KR20050065161A - Wafer alignment method - Google Patents

Wafer alignment method Download PDF

Info

Publication number
KR20050065161A
KR20050065161A KR1020030096929A KR20030096929A KR20050065161A KR 20050065161 A KR20050065161 A KR 20050065161A KR 1020030096929 A KR1020030096929 A KR 1020030096929A KR 20030096929 A KR20030096929 A KR 20030096929A KR 20050065161 A KR20050065161 A KR 20050065161A
Authority
KR
South Korea
Prior art keywords
alignment
wafer
present
lsa
pattern
Prior art date
Application number
KR1020030096929A
Other languages
Korean (ko)
Inventor
권기성
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020030096929A priority Critical patent/KR20050065161A/en
Publication of KR20050065161A publication Critical patent/KR20050065161A/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/682—Mask-wafer alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

본 발명은 반도체 소자 제조 공정 중 리소그래피(lithography) 공정에서 사용되는 웨이퍼 얼라인먼트 방법에 관한 것으로, 특히 검출 신호의 세밀함(sharpness)을 증가시키고, 효율적인 CMP(Chemical Mechanical Polishing)를 수행하기 위하여 LSA KEY를 체크 보드(Check board) 형태로 구성한 웨이퍼 얼라인먼트 방법에 관한 것이다. 본 발명에 따르면 체크 보드 패턴의 얼라인 마크를 이용하여, 웨이퍼 상에 얼라인먼트 빔을 조광하는 단계 및 프로덕트 다이에 상응하는 패턴 밀도를 가지며, 얼라인먼트 빔에 상응하여 생성되는 검출 신호를 검출하는 단계를 포함하는 것을 특징으로 한다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wafer alignment method used in a lithography process in a semiconductor device manufacturing process. In particular, an LSA key is used to increase the sharpness of a detection signal and perform efficient chemical mechanical polishing (CMP). The present invention relates to a wafer alignment method configured in the form of a check board. According to the present invention, the method includes dimming an alignment beam on a wafer using an alignment mark of a check board pattern, and detecting a detection signal having a pattern density corresponding to a product die and generated corresponding to the alignment beam. Characterized in that.

Description

웨이퍼 얼라인먼트 방법{WAFER ALIGNMENT METHOD} Wafer alignment method {WAFER ALIGNMENT METHOD}

본 발명은 반도체 소자 제조 공정 중 리소그래피(lithography) 공정에서 사용되는 웨이퍼 얼라인먼트 방법에 관한 것으로, 특히 LSA KEY를 체크 보드(Check board) 형태로 구성함으로써, 신호의 세밀함(sharpness)을 증가시키고, 효율적인 CMP(Chemical Mechanical Polishing)를 수행할 수 있는 웨이퍼 얼라인먼트 방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wafer alignment method used in a lithography process in a semiconductor device manufacturing process, and in particular, by forming an LSA key in the form of a check board, the signal sharpness is increased and efficient. The present invention relates to a wafer alignment method capable of performing chemical mechanical polishing (CMP).

도 1a 및 도 1b는 종래 기술의 일 실시예에 따른 LSA 공정을 나타낸 도면이다. 종래 기술에 의할 때, 얼라인먼트 방법은 여러 종류가 있으며, 그 중 하나가 레이저 스텝 얼라인먼트(LSA : Laser Step Alignment)이다. 도 1a를 참조하면, 레이저 스텝 얼라인먼트에 따른 얼라인먼트 마크(100), 얼라인먼트 빔(110) 및 검출 신호(120)가 도시되어 있다. 이와 같은 종래 기술은 반복되는 패턴을 레이저로 스캔하여 생성하는 회절광을 이용하여, 반복 패턴의 주기를 신호로 처리하도록 구성된다. 1A and 1B illustrate an LSA process according to one embodiment of the prior art. According to the prior art, there are many kinds of alignment methods, one of which is Laser Step Alignment (LSA). Referring to FIG. 1A, an alignment mark 100, an alignment beam 110, and a detection signal 120 according to laser step alignment are illustrated. Such a prior art is configured to process a period of a repeating pattern as a signal using diffracted light generated by scanning a repeating pattern with a laser.

그러나 종래 기술에 의할 때, 단일 도트 형태의 LSA key는 일정 영역 내의 고립 패턴으로 형성되는 문제점이 있다. 그리고 집적화가 고도화됨에 따라 필수적으로 요구되는 반도체용 연마 공정인 CMP(Chemical Mechanical Polishing)에 상당히 민감하게 반응하는 문제점이 있다. 특히, 상기 종래 기술은 패턴 밀도가 셀과 상당한 오차를 가지는 문제점이 있다.However, according to the prior art, there is a problem in that the LSA key in the form of a single dot is formed in an isolated pattern in a predetermined area. In addition, as integration becomes more advanced, there is a problem of reacting significantly sensitively to chemical mechanical polishing (CMP), which is an essential polishing process for semiconductors. In particular, the prior art has a problem that the pattern density has a significant error with the cell.

도 1b는 종래 기술에 일 실시예에 따른 EGA 공정을 나타낸 도면이다. 도 1b에 도시된 인헨스먼트 글로벌 얼라인먼트(EGA : Enhanced Global Alignment)는 웨이퍼 상의 얼라인먼트 위치를 보다 세밀하기 구하도록 구성되어, 레이저 스텝 얼라인먼트에서 발생하는 문제점인 고립 패턴 형성, CMP에 민감한 반응 등의 문제점을 어느 정도 해소할 수 있으나, 패턴 밀도에 따른 오차 문제는 해결하지 못하고 있다. 1B is a diagram illustrating an EGA process according to an embodiment in the prior art. Enhancement Global Alignment (EGA) shown in FIG. Can be solved to some extent, but the error caused by the pattern density has not been solved.

종래 기술의 문제점을 해결하기 위해 본 발명에서는 LSA Key를 체크 보드(Check board) 형태로 구성함으로써, 패턴의 주기성을 이용하는 LSA의 세밀함을 증가시키고, 대형 사이즈의 반복 패턴을 사용하여 CMP에 대응하도록 구성하였다. In the present invention to solve the problems of the prior art by configuring the LSA key in the form of a check board (Check board), to increase the fineness of the LSA using the periodicity of the pattern, and to respond to the CMP using a repeating pattern of a large size Configured.

상기와 같은 목적을 달성하기 위하여, 본 발명에 따르면 체크 보드 패턴의 얼라인 마크를 이용하여, 웨이퍼 상에 얼라인먼트 빔을 조광하는 단계 및 상기 프로덕트 다이에 상응하는 패턴 밀도를 가지며, 상기 얼라인먼트 빔에 상응하여 생성되는 검출 신호를 검출하는 단계를 포함하는 것을 특징으로 한다. In order to achieve the above object, according to the present invention, by using an alignment mark of a check board pattern, dimming an alignment beam on a wafer and having a pattern density corresponding to the product die, and corresponding to the alignment beam And detecting a detection signal generated by the method.

또한, 본 발명에 따르면, 상기 체크 보드의 크기는 1um에서 10um인 것을 특징으로 한다.In addition, according to the present invention, the size of the check board is characterized in that from 1um to 10um.

또한, 본 발명에 따르면, 상기 체크 보드의 개수는 2개에서 30개인 것을 특징으로 한다. In addition, according to the present invention, the number of the check board is characterized in that two to 30.

또한, 본 발명에 따르면, 상기 체크 보드 패턴은 X축 및 Y축으로 구성된 레이저 스캔을 이용하여 생성하는 것을 특징으로 한다. In addition, according to the present invention, the check board pattern is generated by using a laser scan consisting of the X-axis and Y-axis.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다. DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention.

도 2는 본 발명의 실시예에 따른 웨이퍼 얼라인먼트 방식을 나타낸 도면이다. 스텝퍼에서 사용하고 있는 센서는 여러 가지 종류가 있으나 대체로 광원의 파장에 의해 단파장과 광대역 파장의 센서를 주로 사용할 수 있다. 현재. 대표적인 스텝퍼 메이커인 니콘사(Nikon)의 LSA(Laser Step Alignment)와 FIA(Field Image Alignment) 센서가 있다. LSA는 단파장의 신호를 이용하며, FIA는 비교적 광대역의 신호를 이용하여 얼라인먼트를 실행한다.2 is a view showing a wafer alignment method according to an embodiment of the present invention. There are many types of sensors used in the stepper, but in general, the sensor of short wavelength and broadband wavelength can be mainly used by the wavelength of the light source. Now. There are Nikon's LSA (Laser Step Alignment) and FIA (Field Image Alignment) sensors. LSA uses short-wavelength signals, and FIA performs alignment using relatively wideband signals.

본 발명에 따른 웨이퍼 얼라인먼트 방식은 LSA(Laser Step Alignment)를 수행함에 있어, LSA KEY를 체크 보드(Check board) 형태로 구성하여 신호의 세밀함(sharpness)을 증가시키고, 효율적인 CMP(Chemical Mechanical Polishing)를 수행하도록 구성된다. 도 2를 참조하면, 프로덕트 다이(Product die)(250)에 미리 설정된 X축 방향의 LSA 쉬프트(200) 및 Y축 방향의 LSA 쉬프트(210)가 도시되어 있으며, 상기와 같은 구성에 의하여 형성되는 체크 보드 패턴의 LSA key(230)가 도시되어 있다. 체크 보드 패턴의 LSA key(230) 중에서 1열(231)에서 가지는 주기성은 2열(232)로 진행하기 전에 주기성없는 패턴으로 인하여 검출 신호가 구성되지 아니한다. 이러한 얼라인먼트 방식을 수행하는 장치는 도면에 도시하지 아니한 다음과 같은 구성요소를 포함할 수 있다. He-Ne 레이저와 같은 얼라인먼트 광원을 발생하는 광 발생부. 광원의 빔 형상을 결정하는 빔 쉐이핑부(beam shaping part), 상기 광원을 X축 방향의 LSA 쉬프트(200) 및 Y축 방향의 LSA 쉬프트(210)로 쉬프트하기 위한 광 쉬프터. 상기 빔 쉐이핑부로부터 발생한 광이 빔 가이드부 및 프로젝트 렌즈를 통해 웨이퍼로 입사되도록 하고 웨이퍼로부터 반사된 회절광을 다시 검출기에서 검출할 수 있도록 하는 빔 스프릿터(beam spliter) 및 상기 검출기를 구비한다. 이러한 구성을 가진 본 발명은 일정 간격을 유지하여야하는 기존의 마크에 비하여 도트 자체를 상당히 인접시키므로, 프로덕트 다이(250)와 유사한 패턴 밀도를 구현할 수 있다. 그리고 X축, Y축이 동일한 형태를 가지므로, LSA KEY를 구분하지 아니하고, 동일한 얼라인 마크로 얼라인을 수행할 수 있도록 구성된다.In the wafer alignment method according to the present invention, when performing LSA (Laser Step Alignment), the LSA KEY is configured in the form of a check board to increase the sharpness of the signal, and efficient chemical mechanical polishing (CMP). It is configured to perform. Referring to FIG. 2, the LSA shift 200 in the X-axis direction and the LSA shift 210 in the Y-axis direction are illustrated in the product die 250, and are formed by the above configuration. The LSA key 230 of the check board pattern is shown. In the LSA key 230 of the check board pattern, the periodicity of the first column 231 does not constitute a detection signal due to the non periodicity pattern before proceeding to the second column 232. The apparatus for performing such an alignment scheme may include the following components, which are not shown in the drawings. A light generator that generates an alignment light source such as a He-Ne laser. A beam shaping part for determining a beam shape of a light source, and an optical shifter for shifting the light source to an LSA shift (200) in the X axis direction and an LSA shift (210) in the Y axis direction. And a beam splitter and a detector for allowing the light generated from the beam shaping portion to be incident on the wafer through the beam guide portion and the project lens and to detect the diffracted light reflected from the wafer again. The present invention having such a configuration considerably closes the dots themselves as compared to the existing marks which must be kept at a constant interval, so that a pattern density similar to the product die 250 can be realized. Since the X-axis and the Y-axis have the same shape, it is configured to perform alignment with the same alignment mark without distinguishing the LSA keys.

도 3a 및 도 3b는 본 발명의 실시예에 따른 얼라인빔 및 검출 신호를 나타낸 도면이다. 도 3a에는 본 발명에 따른 얼라인먼트 빔이 도시되어 있으며, 도 3b에는 검출 신호가 도시되어 있다. 종래 니콘 스텝퍼의 경우에는 글로벌 얼라인먼트를 수행하는 경우, 이상적으로는 도 3b의 검출 신호가 출력되어야 하나, 반도체 제조 공정을 거치면서 얼라인먼트 마크의 손상 또는 변형 등으로 인해 비정상적인 신호가 발생하는 경우가 매우 빈번하였다. 그러나 본 발명에 따른 양축 얼라인먼트 방법을 사용하면 실질적으로 도 3b와 같은 신호를 검출할 수 있다. 그리고 본 발명은 많은 수의 검출 신호를 검출할 수 있을 뿐 아니라, 인접 지역의 검출 신호까지 용함으로 검출 신호의 정확성 및 세밀함(sharpness)을 증가시킬 수 있다. 3A and 3B illustrate alignment beams and detection signals according to an embodiment of the present invention. 3a shows an alignment beam according to the invention, and FIG. 3b shows a detection signal. In the case of the conventional Nikon stepper, when the global alignment is performed, the detection signal of FIG. 3B should ideally be output. However, an abnormal signal is frequently generated due to damage or deformation of the alignment mark during the semiconductor manufacturing process. It was. However, using the biaxial alignment method according to the present invention, it is possible to detect a signal substantially as shown in FIG. 3B. In addition, the present invention can not only detect a large number of detection signals, but also increase the accuracy and sharpness of the detection signals by using detection signals in adjacent regions.

도 4는 본 발명의 실시예에 따른 웨이퍼 얼라인먼트 절차를 나타낸 순서도이다.4 is a flowchart illustrating a wafer alignment procedure according to an embodiment of the present invention.

반도체 소자의 제조를 위해서 웨이퍼 상에 소정의 막을 형성하고, 원하는 패턴을 형성하기 위한 리소그래피(lithography) 공정이 진행된다. 리소그래피 공정은 소정의 막이 형성된 웨이퍼 상에 포토 레지스트막을 형성하고, 마스크를 이용하여 상기 포토 레지스트막을 노광 및 현상시킨 후, 포토 레지스트 패턴을 이용하여 상기 웨이퍼 상의 막을 식각하는 공정이다. 상기 노광 공정은 반도체 소자 제조 공정의 정확도를 결정하는 중요한 공정이다. 본 발명에 따른 노광 공정에서 먼저, 포토 레지스트막이 형성된 웨이퍼가 웨이퍼 테이블 상에 로드되면, 마스크와 웨이퍼간의 얼라인먼트가 실시된다. 이하, 상기 얼라인먼트 공정에서 양축 얼라인먼트를 수행하도록 구성된 본 발명을 도 4를 참조하여 설명하기로 한다. In order to manufacture a semiconductor device, a predetermined film is formed on a wafer, and a lithography process for forming a desired pattern is performed. The lithography process is a process of forming a photoresist film on a wafer on which a predetermined film is formed, exposing and developing the photoresist film using a mask, and then etching the film on the wafer using a photoresist pattern. The exposure process is an important process for determining the accuracy of the semiconductor device manufacturing process. In the exposure process according to the present invention, first, when a wafer on which a photoresist film is formed is loaded on a wafer table, alignment between the mask and the wafer is performed. Hereinafter, the present invention configured to perform biaxial alignment in the alignment process will be described with reference to FIG. 4.

먼저, 노광 장치에 웨이퍼를 로딩한 후(S400), 먼저 LSA 센서를 이용하여 얼라인먼트 마크의 X축 위치를 감지한다(S410). 그리고, 연속하여 LSA 센서를 이용하여 얼라인먼트 마크의 Y축 위치를 감지하여(S420) 얼라인먼트 마크의 위치를 감지한다(230). 여기서, X축 위치를 감지한 후, 얼라인먼트 마크의 Y축 위치를 감지하도록 구성하였으나, Y축을 감지한 후, X축을 감지하도록 구성하여도 무방하며, X축과 Y축은 동일한 얼라인 마크를 사용할 수 있다. 얼라인먼트마크의 상태가 양호하면, 즉 웨이퍼의 얼라인먼트가 올바르면 후 공정으로 EGA를 실시할 수 있고, 이러한 얼라인 공정을 수행 한 후, 노광하도록 구성될 수 있다(S430). First, after loading the wafer into the exposure apparatus (S400), first detect the X-axis position of the alignment mark using the LSA sensor (S410). Subsequently, the Y-axis position of the alignment mark is continuously detected using the LSA sensor (S420), and the position of the alignment mark is detected (230). Here, after detecting the X-axis position, it is configured to detect the Y-axis position of the alignment mark, but may be configured to detect the X-axis after detecting the Y-axis, the same alignment mark can be used for the X-axis and Y-axis. have. If the alignment mark is in a good state, that is, the alignment of the wafer is correct, the EGA may be performed in a post process, and after performing the alignment process, it may be configured to expose (S430).

상기와 같이 본 발명은 체크 보드 형태로 구성함으로써, CMP에 대항 영향을 감소시켜, 얼라인의 정밀도를 증가시킬 수 있다. 그리고 본 발명은 많은 수의 시그널을 사용하여 얼라인 정밀도를 더욱 증가시킬 수 있다. 또한 본 발명은 X축 및 Y축의 구분없이 하나의 마크를 사용하여 scribe 내 마크 사용을 감소시킬 수 있는 효과가 있다.As described above, the present invention can be configured in the form of a check board, thereby reducing the impact on CMP and increasing the accuracy of alignment. And the present invention can further increase the alignment accuracy by using a large number of signals. In addition, the present invention has the effect of reducing the use of the mark in the scribe by using a single mark without distinguishing the X-axis and Y-axis.

도 1a는 종래 기술에 따른 LSA 원리를 나타낸 도면.1A shows the LSA principle according to the prior art;

도 1b는 종래 기술에 따른 EGA 원리를 나타낸 도면.1B illustrates the EGA principle according to the prior art.

도 2는 본 발명의 실시예에 따른 웨이퍼 얼라인먼트 방식을 나타낸 도면. 2 is a view showing a wafer alignment method according to an embodiment of the present invention.

도 3a 및 도 3b는 본 발명의 실시예에 따른 얼라인빔 및 검출 신호를 나타낸 도면.3A and 3B illustrate an alignment beam and a detection signal according to an embodiment of the present invention.

도 4는 본 발명의 실시예에 따른 웨이퍼 얼라인먼트 절차를 나타낸 순서도. 4 is a flow chart illustrating a wafer alignment procedure in accordance with an embodiment of the present invention.

Claims (4)

웨이퍼 얼라인먼트 방법에 있어서,In the wafer alignment method, 체크 보드 패턴의 얼라인 마크를 이용하여, 웨이퍼 상에 얼라인먼트 빔을 조광하는 단계; 및Dimming the alignment beam on the wafer using the alignment mark of the check board pattern; And 상기 프로덕트 다이에 상응하는 패턴 밀도를 가지며, 상기 얼라인먼트 빔에 상응하여 생성되는 검출 신호를 검출하는 단계를 포함하는 것을 특징으로 하는 웨이퍼 얼라인먼트 방법. Detecting a detection signal having a pattern density corresponding to the product die, the detection signal being generated corresponding to the alignment beam. 제1항에 있어서, 상기 체크 보드의 크기는 1um에서 10um인 것을 특징으로 하는 웨이퍼 얼라인먼트 방법. The wafer alignment method of claim 1, wherein the check board has a size of about 1 μm to about 10 μm. 제1항에 있어서, 상기 체크 보드의 개수는 2개에서 30개인 것을 특징으로 하는 웨이퍼 얼라인먼트 방법. The wafer alignment method of claim 1, wherein the number of check boards is two to thirty. 제1항에 있어서, 상기 체크 보드 패턴은 X축 및 Y축으로 구성된 레이저 스캔을 이용하여 생성하는 것을 특징으로 하는 웨이퍼 얼라인먼트 방법.The wafer alignment method of claim 1, wherein the check board pattern is generated by using a laser scan composed of X and Y axes.
KR1020030096929A 2003-12-24 2003-12-24 Wafer alignment method KR20050065161A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030096929A KR20050065161A (en) 2003-12-24 2003-12-24 Wafer alignment method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030096929A KR20050065161A (en) 2003-12-24 2003-12-24 Wafer alignment method

Publications (1)

Publication Number Publication Date
KR20050065161A true KR20050065161A (en) 2005-06-29

Family

ID=37256689

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030096929A KR20050065161A (en) 2003-12-24 2003-12-24 Wafer alignment method

Country Status (1)

Country Link
KR (1) KR20050065161A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100722145B1 (en) * 2005-07-19 2007-05-25 강길수 Sinker
KR100818408B1 (en) * 2006-12-26 2008-04-01 동부일렉트로닉스 주식회사 Alignment key for exposure process
KR20150064322A (en) 2013-12-03 2015-06-11 김원근 Sinker for fishing

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100722145B1 (en) * 2005-07-19 2007-05-25 강길수 Sinker
KR100818408B1 (en) * 2006-12-26 2008-04-01 동부일렉트로닉스 주식회사 Alignment key for exposure process
KR20150064322A (en) 2013-12-03 2015-06-11 김원근 Sinker for fishing

Similar Documents

Publication Publication Date Title
US7643961B2 (en) Position detecting device and position detecting method
KR100394585B1 (en) Method and apparatus for overlay measurement
US8518614B2 (en) Mark position detection apparatus
US6600561B2 (en) Apparatus and method for measuring pattern alignment error
US6879393B2 (en) Defect inspection apparatus for phase shift mask
US7056625B2 (en) Focus detection structure
KR20050065161A (en) Wafer alignment method
US5671057A (en) Alignment method
KR100495920B1 (en) Alignment mark for alignment of wafer of semiconductor device
JP4455035B2 (en) Location method
US6662145B1 (en) Method, equipment, and recording medium for controlling exposure accuracy
JP3313543B2 (en) Alignment apparatus and alignment method for exposure apparatus
KR100596270B1 (en) Alignment mark and aligning method
KR100498619B1 (en) Overlay mark of the semiconductor device
KR20050066889A (en) Mark system and estimating method for overlay alignment and mask alignment
KR20030006829A (en) Semiconductor wafer leveling apparatus and exposure equipment with the same
KR100611069B1 (en) Method of compensating for an overlay and an alignment error by an alignment mark
KR100492908B1 (en) Auto focus / flatness adjustment method considering lens aberration effect
KR19990055122A (en) Wafer alignment system of reduced exposure apparatus using multiple alignment light sources
JPS6232612A (en) Alignment mark
JP2006138646A (en) Misregistration measuring instrument and method
JPH02112222A (en) Mark for detecting position
KR20060039644A (en) Manufacturing method of semiconductor device
JPH07333167A (en) Surface state inspection device and exposure device using the inspection device
JPH1022218A (en) Alignment method for board

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination