KR100800783B1 - Overlay mark for fabricating a semiconductor device - Google Patents

Overlay mark for fabricating a semiconductor device Download PDF

Info

Publication number
KR100800783B1
KR100800783B1 KR1020060133671A KR20060133671A KR100800783B1 KR 100800783 B1 KR100800783 B1 KR 100800783B1 KR 1020060133671 A KR1020060133671 A KR 1020060133671A KR 20060133671 A KR20060133671 A KR 20060133671A KR 100800783 B1 KR100800783 B1 KR 100800783B1
Authority
KR
South Korea
Prior art keywords
overlay mark
bar
overlay
mark
dummy pattern
Prior art date
Application number
KR1020060133671A
Other languages
Korean (ko)
Inventor
도문회
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060133671A priority Critical patent/KR100800783B1/en
Application granted granted Critical
Publication of KR100800783B1 publication Critical patent/KR100800783B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

An overlay mark for fabricating a semiconductor device is provided to more precisely define a non-damaged overlay mark by compensating for a pattern density by a dummy pattern so that the damage of a CMP process is avoided wherein a corresponding dummy pattern never generates a noise signal in detecting an overlay mark. An overlay mark(10) is formed on a scribe lane region of a semiconductor wafer, made of four bars(10a) arranged as a quadrilateral box shape. A dummy pattern(20) is recessed on the scribe lane region in the periphery of the overlay mark to compensate for a pattern density so that the overlay mark is not damaged in a CMP process, made of at least two parallel identical straight bars(20a) that are separated from each other by a predetermined interval. The line width of the straight bar is not more than 1/4 times as long as the line width of the bar of the overlay mark. The dummy pattern can be formed outside of each bar of the overlay mark.

Description

반도체 소자 제조를 위한 오버레이 마크{OVERLAY MARK FOR FABRICATING A SEMICONDUCTOR DEVICE}OVERLAY MARK FOR FABRICATING A SEMICONDUCTOR DEVICE}

도 1은 종래의 반도체 웨이퍼상에 오버레이 마크가 형성되는 영역을 보여주는 도면, 1 is a view showing a region where an overlay mark is formed on a conventional semiconductor wafer;

도 2는 종래의 오버레이 마크를 보여주는 평면도, 2 is a plan view showing a conventional overlay mark,

도 3은 본 발명에 따른 오버레이 마크를 보여주는 평면도이다. 3 is a plan view showing an overlay mark according to the present invention.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

10 : 오버레이 마크 10-i : 내측마크10: overlay mark 10-i: inner mark

10-o : 외측마크 10a : 바10-o: outer mark 10a: bar

20 : 더미패턴 20a : 직선바20: dummy pattern 20a: straight bar

d : 다이 s : 스크라이브 레인 영역d: die s: scribe lane area

본 발명은 반도체 소자 제조를 위한 오버레이 마크(overlay mark)에 관한 것으로서, 더욱 상세하게는 CMP(Chemical Mechanical Polishing)시에 오버레이 마크가 손상되는 것을 방지하기 위해 그 주변에 더미패턴(dummy pattern)을 삽입하여 형성하되 해당 더미패턴이 오버레이 마크에 대한 디파인(define)시 간섭되는 노이즈(noise) 신호를 발생하지 않도록 형성하게 되는 반도체 소자 제조를 위한 오버레이 마크에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an overlay mark for manufacturing a semiconductor device. More particularly, a dummy pattern is inserted around the overlay mark to prevent the overlay mark from being damaged during chemical mechanical polishing (CMP). The present invention relates to an overlay mark for manufacturing a semiconductor device in which the dummy pattern is formed so as not to generate an interference signal when the dummy pattern is defined on the overlay mark.

일반적으로, 반도체 소자의 다층 구조를 형성함에 있어, 선행 공정을 통해 하부측에 형성된 서브레이어(sub layer)상의 패턴(pattern)과 현행 공정을 통해 상부측에 형성된 커런트레이어(current layer)상의 패턴간의 위치 정렬(align)은 매우 정확하게 이루어져야만 하며, 따라서 상하 레이어간의 정렬상태가 제대로 실시되었는지를 확인하고 보정하게 되는데, 이때에 오버레이 마크(overlay mark : 정렬마크)를 이용하게 된다. In general, in forming a multilayer structure of a semiconductor device, a pattern between a pattern on a sub layer formed on a lower side through a preceding process and a pattern on a current layer formed on an upper side through a current process. Position alignment should be made very precisely, so that the alignment between the upper and lower layers is checked and corrected. In this case, an overlay mark is used.

해당 오버레이 마크(10)는 도 1에 나타낸 바와 같이, 하나의 웨이퍼상에서 칩(chip)이 형성되는 영역들인 다이(die)(d)와 다이(d) 사이를 분할하면서 해당 다이들(d)의 외측으로 칩이 형성되지 않게 되는 스크라이브 레인(scribe line) 영역(s)상에 형성되게 되며, 주로 박스 인 박스(box in box) 형태로 형성되게 된다. As shown in FIG. 1, the overlay mark 10 divides between the die d and the areas d on which a chip is formed on one wafer, while the dies d are separated from each other. The chip is formed on the scribe line region s where the chip is not formed to the outside, and is mainly formed in the form of a box in box.

이때, 스크라이브 레인 영역(s)상에서 오버레이 마크(10)간의 거리는 100㎛ 정도가 되게 되며, 오버레이 마크(10)로부터 다이(d)측까지의 거리는 그 보다 작은 20㎛ 정도가 되게 된다. At this time, the distance between the overlay marks 10 on the scribe lane area (s) is about 100㎛, the distance from the overlay mark 10 to the die (d) side is about 20㎛ smaller than that.

도 2는 종래의 통상적인 박스 인 박스 형태의 오버레이 마크를 보여준다. 2 shows an overlay mark in the form of a box which is a conventional conventional box.

박스 인 박스 형태의 오버레이 마크(10)는, 이전 공정에서 형성된 서브레이어상에 형성되는 외측마크(10-o)와, 현행 공정에서 형성된 커런트레이어상에 전술한 외측마크(10-o)로부터 이격되는 상대적인 위치에 형성되는 작은 크기의 내측마 크(10-i)로 이루어지게 되며, 이들 마크(10-o, 10-i)는 각각 사각형 박스 형태를 이루도록 배열된 4개의 바(bar)(10a)로 구성되게 된다. The box-in-box overlay mark 10 is spaced apart from the outer mark 10-o formed on the sublayer formed in the previous process and the outer mark 10-o described above on the current layer formed in the current process. It consists of a small size inner mark (10-i) formed at a relative position, these marks (10-o, 10-i) are each four bars (10) arranged to form a rectangular box (10a) Will consist of).

이때, 각 바(10a)는 트렌치(trench) 구조로 함몰되게 형성되게 되며, 각 바(10a)의 선폭(line width)은 1㎛ 정도로 다소 넓게 형성되게 된다. At this time, each bar (10a) is formed to be recessed in a trench (trench) structure, the line width (line width) of each bar (10a) is to be formed slightly wider to about 1㎛.

이러한 오버레이 마크(10)는 오버레이 계측장비를 이용하여 계측하게 되는데, 개략 설명하면, 오버레이 계측장비의 간섭계를 이용하여 중첩된 외측마크(10-o)와 내측마크(10-i)를 스캔(scan)하여, 스캔 영역내에서 광학적인 컨트라스트(contrast) 차에 의해 구별되는 그들의 위치를 검출하고, 그들간의 거리를 측정하는 것에 의해 외측마크(10-o)에 대해 내측마크(10-i)가 어느 정도 쉬프트(shift)되어 정렬이 어긋나 있는지를 측정하게 된다. The overlay mark 10 is measured by using an overlay measuring device. In brief, the overlay mark 10 is scanned using an interferometer of the overlay measuring device to scan the superimposed outer mark 10-o and inner mark 10-i. ), The inner mark 10-i with respect to the outer mark 10-o by detecting their positions distinguished by the optical contrast difference within the scan area and measuring the distance therebetween. It is shifted by a degree to determine whether the alignment is misaligned.

즉, 요약하면, 외측마크(10-o)와 내측마크(10-i) 사이간의 거리들을 측정하여 이들 거리가 동일한지 아닌지를 통해 층간 정렬도를 확인하게 되는 것이며, 이와 같은 오버레이 계측시 검출신호에 대한 간섭신호를 유발하지 않도록 해당 오버레이 마크(10) 주변에는 다른 패턴들이 거의 형성되지 않게 된다. That is, in summary, the distance between the outer mark 10-o and the inner mark 10-i is measured to confirm the degree of interlayer alignment through whether these distances are the same. In order not to cause an interference signal with respect to the overlay mark 10, other patterns are hardly formed.

그러나, 이러한 오버레이 마크(10)는 칩 패턴이 형성되지 않는 빈 영역인 스크라이브 레인 영역(s)상에 다소 넓은 폭으로 형성되게 됨에 따라 그 패턴밀도(pattern density)가 상대적으로 낮게 되고, 그에 대해 다이(d)측은 형성된 칩 패턴에 의해 패턴밀도가 높게 됨으로써, 웨이퍼에 대한 CMP(Chemical Mechanical Polishing : 화학적 기계적 연마)시 해당 패턴밀도 차이로 인해 상대적으로 패턴밀도가 낮은 오버레이 마크(10)가 과연마되어 손상되게 된다. However, as the overlay marks 10 are formed with a rather wide width on the scribe lane area s, which is an empty area where no chip pattern is formed, the pattern density becomes relatively low, and die On the (d) side, the pattern density is increased by the formed chip pattern, so that the overlay mark 10 having a relatively low pattern density is over-polishing due to the difference in pattern density during CMP (Chemical Mechanical Polishing) on the wafer. It will be damaged.

즉, 일 예로, 웨이퍼상에 특정 금속막을 증착하여 형성하고 해당 금속막에 대한 CMP를 실시시, 증착되는 금속막이 칩 패턴이 조밀하게 형성되어 있는 다이 영역에서는 상부측으로 보다 두껍게 쌓이게 되고 상대적으로 단순히 넓은 선폭을 갖는 오버레이 마크(10)의 바(10a) 부분에 대해서는 상부측으로 얇게 쌓이게 된다. That is, for example, when a metal film is formed by depositing a specific metal film on a wafer and CMP is performed on the metal film, the metal film to be deposited is thicker on the upper side in the die region where the chip pattern is densely formed and is relatively simply wide. The bar 10a portion of the overlay mark 10 having the line width is thinly stacked on the upper side.

이에 따라, 이어서 CMP의 광역 평탄화를 실시하게 되면, 금속막이 두껍게 쌓여 있는 다이(d) 영역에 비해 상대적으로 얇게 쌓여 있는 오버레이 마크(10)가 과다하게 연마되게 됨으로써, 해당 오버레이 마크(10)의 바(10a)가 심각하게 어텍(attack)받아 손상되게 되며, 이와 같이 원하지 않는 부분이 연마되는 것을 일명 디싱(dishing)이라 한다. As a result, when the planarization of the CMP is performed, the overlay marks 10, which are relatively thinly stacked, are excessively polished, compared to the die d, where the metal film is thickly stacked. 10a is seriously attacked and damaged, so that unwanted parts are polished, so-called dishing.

물론, 이와 같이 불균일하게 연마되는 것은 연마패드(polishing pad)가 가공 대상물의 표면상의 단차에 의해 경사지도록 위치된 상태에서 연마가 이루어질 수 있기 때문이며, 통상 오버레이 마크(10)의 바(10a)의 에지(edge)부가 과다하게 연마되어 제거되게 된다. Of course, this non-uniform polishing is because polishing can be performed in a state where the polishing pad is positioned to be inclined by a step on the surface of the object to be processed, and usually the edge of the bar 10a of the overlay mark 10 is polished. The edge part is excessively polished and removed.

이와 같이, 오버레이 마크(10)의 바(10a)의 에지부가 과다하게 연마되어 제거되게 되면, 오버레이 계측장비를 이용한 계측시 해당 오버레이 마크(10)로부터의 검출신호가 미약하게 되어 결국 불명확한 컨트라스트에 의해 그 명확한 디파인(define)이 불가능하게 됨으로써, 오버레이 측정이 불가능하게 되고 그에 따라 정렬 불량(align fail)이 발생되게 되어, 제조되는 반도체 소자의 신뢰성 및 생산수율을 저하시키게 된다. As such, when the edge portion of the bar 10a of the overlay mark 10 is excessively polished and removed, the detection signal from the overlay mark 10 becomes weak during measurement using the overlay measuring equipment, resulting in an unclear contrast. This makes it impossible to define fine, thereby making overlay measurement impossible and causing alignment fail, thereby lowering the reliability and production yield of the semiconductor device to be manufactured.

본 발명은 상기와 같은 제반 문제점을 해결하기 위하여 창안된 것으로서, 오버레이 마크 주변에 더미패턴(dummy pattern)을 삽입 형성하여 패턴밀도를 증가시킴으로써 CMP시에 손상되지 않도록 하면서, 해당 더미패턴을 오버레이 계측시 간섭 신호를 최대한 발생하지 않도록 적절히 형성하게 되는 반도체 소자 제조를 위한 오버레이 마크를 제공하는데 그 목적이 있다. The present invention was devised to solve the above problems, and inserts a dummy pattern around the overlay mark to increase the pattern density so that the dummy pattern is not damaged during CMP, while overlay measurement of the dummy pattern is performed. It is an object of the present invention to provide an overlay mark for manufacturing a semiconductor device which is appropriately formed so as not to generate an interference signal as much as possible.

본 발명의 상기 목적과 여러가지 장점은 이 기술분야에 숙련된 사람들에 의해 첨부된 도면을 참조하여 아래에 기술되는 발명의 바람직한 실시예로부터 더욱 명확하게 될 것이다.The above objects and various advantages of the present invention will become more apparent from the preferred embodiments of the invention described below with reference to the accompanying drawings by those skilled in the art.

상술한 목적을 달성하기 위한 본 발명의 반도체 소자 제조를 위한 오버레이 마크는, 반도체 웨이퍼상의 스크라이브 레인 영역상에 형성되되, 사각형 박스 형태를 이루도록 배열되는 4개의 바로 형성되며, 각 바는 트렌치 구조로 함몰되게 형성되는 반도체 소자 제조를 위한 오버레이 마크에 있어서, CMP시 상기 오버레이 마크가 손상되지 않도록 패턴밀도를 보상하기 위해 상기 오버레이 마크 주변의 상기 스크라이브 레인 영역상에 함몰되도록 형성되며, 서로 일정간격 이격되어 평행한 두개 이상의 동일한 직선바로 형성되고, 상기 직선바의 선폭이 상기 오버레이 마크의 상기 바의 선폭에 비해 1/4 이하로 형성되게 되는 더미패턴을 포함하는 것을 특징으로 한다. The overlay mark for manufacturing a semiconductor device of the present invention for achieving the above object is formed on the scribe lane area on the semiconductor wafer, formed of four bars arranged to form a rectangular box, each bar is recessed in a trench structure In the overlay mark for manufacturing a semiconductor device is formed so as to be recessed on the scribe lane area around the overlay mark in order to compensate for the pattern density so that the overlay mark is not damaged during CMP, spaced apart from each other at a constant interval It is characterized by comprising a dummy pattern formed of one or more of the same straight bar, the line width of the straight bar is formed to be 1/4 or less than the line width of the bar of the overlay mark.

바람직하게, 상기 오버레이 마크의 상기 각 바의 외측에 각기 하나씩의 상기 더미패턴이 형성되고, 상기 더미패턴의 상기 직선바는 상기 오버레이 마크의 상기 바에 대해 직교되는 방향으로 길게 형성되며, 상기 오버레이 마크의 수평된 바와 수직된 바가 서로 만나는 모서리부에 대한 외측 영역에는 상기 더미패턴이 형성되지 않게 된다. Preferably, one dummy pattern is formed outside each of the bars of the overlay mark, and the straight bars of the dummy pattern are formed to be elongated in a direction orthogonal to the bars of the overlay mark. The dummy pattern is not formed in the outer region of the corner portion where the horizontal bar and the vertical bar meet each other.

이하, 첨부된 도면을 참조로 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

오버레이 마크(10)는 하나의 웨이퍼상에서 칩이 형성되는 영역인 다이(d)의 외측으로 칩이 형성되지 않게 되는 스크라이브 레인 영역(s)상에 형성되게 되며, 주로 박스 인 박스(box in box) 형태로 형성되게 된다. The overlay mark 10 is formed on the scribe lane area s where the chip is not formed outside the die d, the area where the chip is formed on one wafer, and is mainly a box in box. It will be formed in the form.

즉, 선행 공정과 현행 공정을 통해 각각 상대적인 위치의 외측과 내측에 형성되게 되는 외측마크(10-o)와 내측마크(10-i)로 이루어지게 되며, 이들 마크(10-i, 10-o)는 각각 사각형 박스 형태를 이루도록 배열된 4개의 바(10a)로 구성되게 되고, 각 각 바(10a)는 트렌치 구조로 함몰되되, 그 선폭이 1㎛ 정도로 다소 넓게 형성되게 된다. That is, it consists of the outer mark (10-o) and the inner mark (10-i) to be formed on the outside and the inside of the relative position through the preceding process and the current process, respectively, these marks (10-i, 10-o) ) Are each composed of four bars 10a arranged to form a rectangular box shape, and each bar 10a is recessed in a trench structure, but its line width is somewhat wider to about 1 μm.

그리고, 이러한 오버레이 마크(10)는 오버레이 계측장비를 이용한 계측시에 명확한 검출신호로서 검출되도록 하기 위해 그 주변에는 통상 노이즈(noise) 신호를 유발할 만한 별도의 패턴이 형성되지 않게 된다. In addition, the overlay mark 10 is not formed as a separate pattern to cause a normal noise signal in order to be detected as a clear detection signal at the time of measurement using the overlay measurement equipment.

그러나, 이와 같이 오버레이 마크(10)가 빈 영역인 스크라이브 레인 영역(s)상에 독립적으로 형성되게 됨에 따라 그 패턴밀도가 다소 낮게 되고, 그에 반해 다이(d)측은 형성된 칩 패턴으로 인해 상대적으로 패턴밀도가 높게 됨으로써, CMP시에 패턴밀도 차이에 기인하여 상대적으로 과연마되어 손상되게 된다. However, as the overlay mark 10 is formed on the scribe lane area s which is an empty area as described above, the pattern density becomes slightly lower, whereas the die d side is relatively patterned due to the formed chip pattern. When the density is high, it is relatively over-polishing and damaged due to the difference in pattern density during CMP.

즉, 웨이퍼상에 특정 금속막을 증착하여 형성하고 해당 금속막에 대한 CMP를 실시하는 경우에 있어, 증착되는 금속막이 다이(d) 영역에는 상부측으로 보다 두껍게 쌓이게 되고 오버레이 마크(10)의 상부측에는 상대적으로 얇게 쌓이게 됨으로써, 이후의 CMP시에 금속막이 두껍게 쌓여 있는 다이(d) 영역에 비해 상대적으로 얇게 쌓여 있는 오버레이 마크(10)가 과다하게 연마되어 손상되게 되는 것으로, 이때 주로 그 바(10a)의 에지부가 손상되어 제거되게 되며, 이로써 이후의 오버레이 계측시 손상된 에지부를 통해 불명확한 검출신호가 생성되게 되어 명확히 디파인될 수 없게 됨으로써, 결국 계측이 불가능하게 되고 그에 따라 정렬 불량을 야기하게 된다. That is, in the case where a specific metal film is formed by depositing a wafer on the wafer and CMP is performed on the metal film, the deposited metal film is stacked thicker on the upper side in the die d region and relatively on the upper side of the overlay mark 10. By stacking thinly, the overlay marks 10, which are relatively thin, are excessively polished and damaged in the subsequent CMP compared to the die d, where the metal film is thickly stacked. The edge portion is damaged and removed, thereby causing an unclear detection signal to be generated through the damaged edge portion during subsequent overlay measurement, so that it cannot be clearly defined, which in turn makes the measurement impossible and thus causes misalignment.

이에, 본 발명에서는 도 3에 나타낸 바와 같이, 오버레이 마크(10) 부분의 패턴밀도를 증가시켜 금속막의 증착시 다이(d) 영역과 균일한 정도로 그 상부측에 금속막이 쌓이도록 하기 위해 그 주변의 스크라이브 레인 영역(s)상에 별도의 더미패턴(dummy pattern)(20)을 삽입하여 형성하게 되며, 물론 해당 더미패턴(20)은 함물되도록 형성하게 된다. Thus, in the present invention, as shown in FIG. 3, the pattern density of the overlay mark 10 portion is increased so that the metal film is accumulated on the upper side of the die d region at a uniform level when the metal film is deposited. An additional dummy pattern 20 is inserted into the scribe lane region s, and of course, the dummy pattern 20 is formed to be included.

그러나, 이와 같이 오버레이 마크(10) 주위에 더미패턴(20)을 형성하게 되면, 해당 더미패턴(20)이 또한 오버레이 계측장비를 이용한 계측시에 검출신호를 발생하게 됨으로써, 오버레이 마크(10)로부터 발생되는 검출신호를 간섭하여 오버레이 계측장비에서 분명한 컨트라스트 대비로 오버레이 마크(10)를 명확히 디파인하는 것을 방해하게 된다. However, if the dummy pattern 20 is formed around the overlay mark 10 in this manner, the dummy pattern 20 also generates a detection signal at the time of measurement by using the overlay measuring equipment, and thus, from the overlay mark 10. Interfering with the generated detection signal is to interfere with clearly defining the overlay mark 10 with a clear contrast in the overlay metrology equipment.

따라서, 해당 더미패턴(20)을 적절하게 형성하여 간섭될 노이즈 신호를 발생 하지 않도록 해야 한다. Therefore, the dummy pattern 20 should be properly formed so as not to generate a noise signal to be interfered with.

이를 위해, 우선 해당 더미패턴(20)을 직선바(20a)의 형태로 형성하되, 그 선폭이 오버레이 마크(10)의 바(10a)의 선폭에 비해 대폭 축소되도록 형성하여, 그 직선바(20a)로부터의 검출신호가 오버레이 마크(10)의 바(10a)로부터의 검출신호에 비해 매우 미약하도록 하는 것에 의해 서로 명확한 컨트라스트로 구분될 수 있도록 하게 된다. To this end, the dummy pattern 20 is first formed in the form of a straight bar 20a, but the line width thereof is formed to be significantly reduced compared to the line width of the bar 10a of the overlay mark 10, and the straight bar 20a is formed. By detecting the signal from the bar (10a) is very weak compared to the detection signal from the bar (10a) of the overlay mark 10 can be distinguished from each other with a clear contrast.

즉, 통상 오버레이 마크(10)의 바(10a)는 그 선폭이 1㎛ 정도이므로, 1/4 이하 정도인 0.2㎛ 정도로 형성하게 되면, 0.2㎛에 따른 검출신호는 매우 약하게 되고, 오버레이 마크(10)의 1㎛에 따른 검출신호는 매우 큰 신호강도를 갖게 되므로, 오버레이 마크(10)가 명확히 구별되도록 디파인될 수 있게 된다. That is, since the bar 10a of the overlay mark 10 usually has a line width of about 1 μm, when the bar 10a is formed at about 0.2 μm, which is about 1/4 or less, the detection signal according to 0.2 μm becomes very weak, and the overlay mark 10 Since the detection signal according to 1 μm of) has a very large signal strength, the overlay mark 10 can be defined to clearly distinguish.

실험적으로, 더미패턴(20)의 직선바(20a)의 선폭을 오버레이 마크(10)의 바(10a)의 선폭에 비해 1/3 정도를 형성하여 실시하여 보면, 오버레이 마크(10)의 명확한 컨트라스트를 다소 해치게 되는 것으로 확인되었다. Experimentally, when the line width of the straight bar 20a of the dummy pattern 20 is formed about 1/3 of the line width of the bar 10a of the overlay mark 10, the contrast of the overlay mark 10 is clearly defined. Was found to be somewhat injured.

나아가, 더미패턴(20)은 적절하게 패턴밀도를 보상하여야 하므로 아무래도 두개 이상의 다수개로 형성되게 되며, 이때 다수개의 직선바(20a)는 위치별로 균등하게 위치되어야 하므로 당연히 일정간격씩 이격되어 서로 평행하도록 형성되게 되며, 또한 오버레이 마크(10)가 상하좌우 4개의 바(10a)로 이루어져 있음에 따라 각 바(10a)에 대해 패턴밀도를 보상하도록 각 바(10a)에 대해 하나씩 모두 4개의 더미패턴(20)이 형성되게 된다. Furthermore, the dummy pattern 20 should be properly compensated for the pattern density, so it may be formed in two or more pieces. In this case, since the plurality of straight bars 20a should be equally positioned by positions, the dummy patterns 20 are spaced at regular intervals so as to be parallel to each other. In addition, since the overlay mark 10 is composed of four bars 10a of up, down, left, and right, four dummy patterns (one for each bar 10a) are compensated to compensate the pattern density for each bar 10a. 20) is formed.

또한, 본 발명에 따르면, 더미패턴(20)이 오버레이 마크(10)의 검출에 간섭 되는 것을 보다 완벽하게 방지하기 위하여, 해당 더미패턴(20)을 오버레이 마크(10)의 바(10a)의 외측에 형성하되, 각 더미패턴(20)에 속하는 직선바들(20a)이 해당하는 오버레이 마크(10)의 바(10a)에 대해 직교되는 방향으로 길게 형성되도록 하게 된다. In addition, according to the present invention, in order to more completely prevent the dummy pattern 20 from interfering with the detection of the overlay mark 10, the dummy pattern 20 is outside the bar 10a of the overlay mark 10. Is formed in, so that the straight bar (20a) belonging to each dummy pattern 20 is formed long in the direction orthogonal to the bar (10a) of the corresponding overlay mark (10).

이때, 무엇보다도 직교되는 방향으로 형성하는 것이 중요하게 되는데, 이는 오버레이 마크(10)로부터 검출되는 영상과 더미패턴(20)으로부터 검출되는 영상간의 구별이 명확히 이루어지도록 하기 위함으로, 만약 오버레이 마크(10)의 바(10a)와 더미패턴(20)의 직선바(20a)가 평행하게 된다면 검출되는 영상에서의 바들이 모두 동일방향으로 확인되게 되어 그 구별이 다소 난이할 수 있게 된다. At this time, it is important to form in the orthogonal direction above all, so that the distinction between the image detected from the overlay mark 10 and the image detected from the dummy pattern 20 is made clear, if the overlay mark 10 If the bar 10a of the) and the straight bar 20a of the dummy pattern 20 are parallel to each other, the bars in the detected image are all identified in the same direction, so that the distinction may be somewhat difficult.

이와 같은 맥락에서, 오버레이 마크(10)의 수평된 바(10a)와 수직된 바(10a)가 서로 만나게 되는 모서리부에 대한 외측 영역에는 더미패턴(20)을 아예 형성하지 않게 되며, 만약 해당 영역에 더미패턴(20)을 형성하게 되면, 해당 더미패턴(20)의 직선바(20a)가 인접하는 오버레이 마크(10)의 바(10a)와 평행하게 위치되게 되므로, 이 또한 그 명확한 검출을 방해할 수 있기 때문이다. In this context, the dummy pattern 20 is not formed at the outer region of the corner portion where the horizontal bar 10a and the vertical bar 10a of the overlay mark 10 meet each other. When the dummy pattern 20 is formed on the straight line, the straight bar 20a of the dummy pattern 20 is positioned in parallel with the bar 10a of the adjacent overlay mark 10, which also hinders clear detection thereof. Because you can.

물론, 이와 같이 네 모서리부 외측 영역에 더미패턴(20)을 형성하지 않아도 특별히 CMP시의 디싱 발생과는 전혀 상관이 없게 된다. Of course, even if the dummy pattern 20 is not formed in the four outer corner regions, there is no correlation with dishing during CMP.

덧붙여, 각 더미패턴(20)은 동일한 다수개의 직선바(20a)로 이루어지되, 직선바(20a)간의 이격 거리는 서로 붙을 가능성이 없을 정도로만 이격시키면 된다. In addition, each dummy pattern 20 is composed of the same plurality of straight bars 20a, but the spacing distance between the straight bars 20a may be spaced to such an extent that there is no possibility of sticking to each other.

이로써, 본 발명에 의하면, 더미패턴(20)에 의해 패턴밀도가 보상되어 CMP시의 오버레이 마크(10)의 손상이 방지되게 됨과 아울러, 해당 더미패턴(20)이 오 버레이 마크(10)의 정확한 검출을 전혀 방해하지 않게 되므로, 결국 양호한 상태로 유지되는 오버레이 마크(10)를 명확한 컨트라스트로 검출할 수 있게 되어, 레이어간의 정렬을 원활히 실시할 수 있게 됨에 따라, 제조되는 반도체 소자의 신뢰성 및 생산수율을 향상시킬 수 있게 된다. As a result, according to the present invention, the pattern density is compensated by the dummy pattern 20 to prevent damage to the overlay mark 10 during CMP, and the dummy pattern 20 is applied to the overlay mark 10. Since it does not interfere with accurate detection at all, it is possible to detect the overlay mark 10 that is maintained in a good state with a clear contrast, thereby making it possible to perform layer-to-layer alignment smoothly, thereby increasing the reliability and production of the semiconductor device to be manufactured. The yield can be improved.

이상, 상기 내용은 본 발명의 바람직한 일 실시예를 단지 예시한 것으로 본 발명의 당업자는 본 발명의 요지를 변경시킴이 없이 본 발명에 대한 수정과 변경을 가할 수 있음을 인지해야 한다.In the foregoing description, it should be understood that those skilled in the art can make modifications and changes to the present invention without changing the gist of the present invention as merely illustrative of a preferred embodiment of the present invention.

본 발명에 따르면, 더미패턴에 의해 패턴밀도가 보상되어 CMP시의 손상이 방지되게 됨과 아울러, 해당 더미패턴이 오버레이 마크의 검출시에 전혀 노이즈(noise) 신호를 발생시키지 않게 되므로, 손상되지 않은 양호한 상태의 오버레이 마크를 보다 정확하게 디파인하여 원활한 정렬을 실시할 수 있게 됨으로써, 제조되는 반도체 소자의 신뢰성 및 생산수율을 향상시킬 수 있는 효과가 달성될 수 있다. According to the present invention, the pattern density is compensated by the dummy pattern to prevent damage during CMP, and the dummy pattern does not generate a noise signal at the time of detection of the overlay mark. By finely dividing the overlay mark in the state to enable smooth alignment, an effect of improving the reliability and production yield of the semiconductor device to be manufactured can be achieved.

Claims (4)

반도체 웨이퍼상의 스크라이브 레인 영역(s)상에 형성되되, 사각형 박스 형태를 이루도록 배열되는 4개의 바(10a)로 형성되며, 각 바(10a)는 트렌치 구조로 함몰되게 형성되는 반도체 소자 제조를 위한 오버레이 마크에 있어서, An overlay for manufacturing a semiconductor device, which is formed on a scribe lane region s on a semiconductor wafer, and is formed of four bars 10a arranged to form a rectangular box shape, and each bar 10a is recessed in a trench structure. In the mark, CMP시 상기 오버레이 마크(10)가 손상되지 않도록 패턴밀도를 보상하기 위해 상기 오버레이 마크(10) 주변의 상기 스크라이브 레인 영역(s)상에 함몰되도록 형성되며, 서로 일정간격 이격되어 평행한 두개 이상의 동일한 직선바(20a)로 형성되고, 상기 직선바(20a)의 선폭이 상기 오버레이 마크(10)의 상기 바(10a)의 선폭에 비해 1/4 이하로 형성되게 되는 더미패턴(20)을 포함하는 것을 특징으로 하는 반도체 소자 제조를 위한 오버레이 마크.In order to compensate for the pattern density so that the overlay mark 10 is not damaged during CMP, the overlay mark 10 is formed to be recessed on the scribe lane area s around the overlay mark 10, and the two or more identical parallel to each other are spaced at a predetermined interval. And a dummy pattern 20 formed of a straight bar 20a and having a line width of the straight bar 20a formed to be 1/4 or less than a line width of the bar 10a of the overlay mark 10. Overlay mark for manufacturing a semiconductor device, characterized in that. 제 1 항에 있어서, The method of claim 1, 상기 오버레이 마크(10)의 상기 각 바(10a)의 외측에 각기 하나씩의 상기 더미패턴(20)이 형성되는 것을 특징으로 하는 반도체 소자 제조를 위한 오버레이 마크.Overlay mark for manufacturing a semiconductor device, characterized in that one dummy pattern (20) is formed on the outside of each bar (10a) of the overlay mark (10). 제 2 항에 있어서, The method of claim 2, 상기 더미패턴(20)의 상기 직선바(20a)는 상기 오버레이 마크(10)의 상기 바(10a)에 대해 직교되는 방향으로 길게 형성되는 것을 특징으로 하는 반도체 소자 제조를 위한 오버레이 마크.Overlay mark for manufacturing a semiconductor device, characterized in that the straight bar (20a) of the dummy pattern (20) is formed long in a direction orthogonal to the bar (10a) of the overlay mark (10). 제 2 항 또는 제 3 항에 있어서, The method of claim 2 or 3, 상기 오버레이 마크(10)의 수평된 바(10a)와 수직된 바(10a)가 서로 만나는 모서리부에 대한 외측 영역에는 상기 더미패턴(20)이 형성되지 않는 것을 특징으로 하는 반도체 소자 제조를 위한 오버레이 마크.The overlay for manufacturing a semiconductor device, characterized in that the dummy pattern 20 is not formed in the outer region of the corner portion where the horizontal bar 10a and the vertical bar 10a of the overlay mark 10 meet each other. Mark.
KR1020060133671A 2006-12-26 2006-12-26 Overlay mark for fabricating a semiconductor device KR100800783B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060133671A KR100800783B1 (en) 2006-12-26 2006-12-26 Overlay mark for fabricating a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060133671A KR100800783B1 (en) 2006-12-26 2006-12-26 Overlay mark for fabricating a semiconductor device

Publications (1)

Publication Number Publication Date
KR100800783B1 true KR100800783B1 (en) 2008-02-01

Family

ID=39342292

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060133671A KR100800783B1 (en) 2006-12-26 2006-12-26 Overlay mark for fabricating a semiconductor device

Country Status (1)

Country Link
KR (1) KR100800783B1 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101564312B1 (en) * 2015-07-07 2015-10-29 (주)오로스 테크놀로지 Overlay mark, overlay measurement method and semiconductor device manufacturing method using the overlay mark
CN110231753A (en) * 2019-07-10 2019-09-13 德淮半导体有限公司 Mask and its configuration method, lithography system and photolithography method
CN110488578A (en) * 2019-09-20 2019-11-22 上海华力微电子有限公司 The manufacturing method and mask plate of mask plate
CN112514063A (en) * 2018-08-31 2021-03-16 美光科技公司 Alignment mark method of semiconductor wafer and semiconductor package having alignment mark portion
CN118073326A (en) * 2024-04-18 2024-05-24 深圳市辰中科技有限公司 Dicing channel structure of wafer and photomask

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060066798A (en) * 2004-12-14 2006-06-19 삼성전자주식회사 Mask and semiconductor wafer having overlay align mark
KR20060084922A (en) * 2005-01-21 2006-07-26 삼성전자주식회사 Method of correcting a overlay measurement apparatus

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060066798A (en) * 2004-12-14 2006-06-19 삼성전자주식회사 Mask and semiconductor wafer having overlay align mark
KR20060084922A (en) * 2005-01-21 2006-07-26 삼성전자주식회사 Method of correcting a overlay measurement apparatus

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101564312B1 (en) * 2015-07-07 2015-10-29 (주)오로스 테크놀로지 Overlay mark, overlay measurement method and semiconductor device manufacturing method using the overlay mark
WO2017007072A1 (en) * 2015-07-07 2017-01-12 (주)오로스 테크놀로지 Overlay mark, overlay measurement method using same, and method for manufacturing semiconductor device
CN112514063A (en) * 2018-08-31 2021-03-16 美光科技公司 Alignment mark method of semiconductor wafer and semiconductor package having alignment mark portion
CN112514063B (en) * 2018-08-31 2024-04-09 美光科技公司 Alignment mark method of semiconductor wafer and semiconductor package having alignment mark portion
CN110231753A (en) * 2019-07-10 2019-09-13 德淮半导体有限公司 Mask and its configuration method, lithography system and photolithography method
CN110488578A (en) * 2019-09-20 2019-11-22 上海华力微电子有限公司 The manufacturing method and mask plate of mask plate
CN118073326A (en) * 2024-04-18 2024-05-24 深圳市辰中科技有限公司 Dicing channel structure of wafer and photomask

Similar Documents

Publication Publication Date Title
US7190823B2 (en) Overlay vernier pattern for measuring multi-layer overlay alignment accuracy and method for measuring the same
KR100800783B1 (en) Overlay mark for fabricating a semiconductor device
US6801313B1 (en) Overlay mark, method of measuring overlay accuracy, method of making alignment and semiconductor device therewith
US7449792B2 (en) Pattern registration mark designs for use in photolithography and methods of using the same
US7485975B2 (en) Alignment error measuring mark and method for manufacturing semiconductor device using the same
KR20070018527A (en) overlay apparatus for semiconductor device manufacturing and overlay measuring method the same
KR100427501B1 (en) Semiconductor device manufacturing method
US20080318389A1 (en) Method of forming alignment key of semiconductor device
JP2002025888A (en) Alignment mark, formation method therefor and method for manufacturing semiconductor device
KR100698750B1 (en) Semiconductor device including the overlay mark and the manufacturing method thereof
KR100724189B1 (en) Overlay mark of a semiconductor device
US20240103383A1 (en) Overlay target and overlay method
TWI835363B (en) Semiconductor wafer, processing apparatus for overlay shift and processing method thereof
TWI835455B (en) Process inspection method, process inspection pattern and formation method, and photomask
KR100587035B1 (en) Method for forming align mark of semiconductor wafer
JP5420228B2 (en) Semiconductor device and manufacturing method of semiconductor device
KR20090077554A (en) Align key of semiconductor device and method for measuring alignment using the same
KR20060107653A (en) Semiconductor device having overlay mark of multi-layer
KR100734079B1 (en) Method for measuring overlay in lithography process
KR100579852B1 (en) Method for fabricating metal pattern to prevent form alignment mark shift phenomenon
KR20060069999A (en) Method for measuring overlay
TW202417981A (en) Semiconductor wafer, processing apparatus for overlay shift and processing method thereof
KR100899387B1 (en) Overlay mark of semiconductor device and method for manufacturing thereof
CN115826369A (en) Measurement method, measurement device, and marker
KR100668730B1 (en) Overlay Key of Semiconductor Device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101222

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee