WO2016199539A1 - 基板の検査方法、コンピュータ記憶媒体及び基板検査装置 - Google Patents

基板の検査方法、コンピュータ記憶媒体及び基板検査装置 Download PDF

Info

Publication number
WO2016199539A1
WO2016199539A1 PCT/JP2016/064250 JP2016064250W WO2016199539A1 WO 2016199539 A1 WO2016199539 A1 WO 2016199539A1 JP 2016064250 W JP2016064250 W JP 2016064250W WO 2016199539 A1 WO2016199539 A1 WO 2016199539A1
Authority
WO
WIPO (PCT)
Prior art keywords
defect
substrate
image
processing
substrate image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2016/064250
Other languages
English (en)
French (fr)
Inventor
森　拓也
早川　誠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to KR1020177035063A priority Critical patent/KR102631174B1/ko
Priority to US15/577,354 priority patent/US10539514B2/en
Priority to CN201680033546.4A priority patent/CN107636450B/zh
Priority to SG11201710110TA priority patent/SG11201710110TA/en
Publication of WO2016199539A1 publication Critical patent/WO2016199539A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
    • H10P74/20—Testing or measuring during manufacture or treatment of wafers, substrates or devices characterised by the properties tested or measured, e.g. structural or electrical properties
    • H10P74/203—Structural properties, e.g. testing or measuring thicknesses, line widths, warpage, bond strengths or physical defects
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956—Inspecting patterns on the surface of objects
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501—Semiconductor wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/04—Apparatus for manufacture or treatment
    • H10P72/0448—Apparatus for applying a liquid, a resin, an ink or the like
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/04—Apparatus for manufacture or treatment
    • H10P72/0451—Apparatus for manufacturing or treating in a plurality of work-stations
    • H10P72/0452—Apparatus for manufacturing or treating in a plurality of work-stations characterised by the layout of the process chambers
    • H10P72/0456—Apparatus for manufacturing or treating in a plurality of work-stations characterised by the layout of the process chambers in-line arrangement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/04—Apparatus for manufacture or treatment
    • H10P72/0451—Apparatus for manufacturing or treating in a plurality of work-stations
    • H10P72/0452—Apparatus for manufacturing or treating in a plurality of work-stations characterised by the layout of the process chambers
    • H10P72/0458—Apparatus for manufacturing or treating in a plurality of work-stations characterised by the layout of the process chambers vertical arrangement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/06—Apparatus for monitoring, sorting, marking, testing or measuring
    • H10P72/0604—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/06—Apparatus for monitoring, sorting, marking, testing or measuring
    • H10P72/0616—Monitoring of warpages, curvatures, damages, defects or the like
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/30—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for conveying, e.g. between different workstations
    • H10P72/33—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for conveying, e.g. between different workstations into and out of processing chamber
    • H10P72/3302—Mechanical parts of transfer devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
    • H10P74/23—Testing or measuring during manufacture or treatment of wafers, substrates or devices characterised by multiple measurements, corrections, marking or sorting processes
    • H10P74/235—Testing or measuring during manufacture or treatment of wafers, substrates or devices characterised by multiple measurements, corrections, marking or sorting processes comprising optical enhancement of defects or not-directly-visible states
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
    • H10P74/27—Structural arrangements therefor

Definitions

  • the present invention relates to a method for inspecting a substrate, a readable computer storage medium storing a program for executing the inspection method, and a substrate inspection apparatus.
  • Photolithographic processing for forming a predetermined resist pattern on a wafer includes various processing apparatuses such as a resist coating apparatus for forming a resist film on the wafer, a development processing apparatus for developing the resist film exposed to the predetermined pattern, and a wafer. It is carried out by a coating and developing treatment apparatus equipped with a conveying device for conveying.
  • Such a coating and developing treatment apparatus is provided with an inspection apparatus that performs so-called macro defect inspection on a wafer (Patent Document 1).
  • a wafer that has been subjected to a predetermined process by the coating and developing processing system is imaged by an imaging device such as a CCD line sensor under a predetermined illumination, and a captured image of the wafer is acquired. And the presence or absence of a defect is determined by comparing the acquired captured image with the image of the wafer used as a reference.
  • the present invention has been made in view of the above points, and aims to shorten the time required for identifying the cause of defects in substrate processing.
  • the present invention provides a substrate inspection method for inspecting a substrate that is repeatedly processed along a predetermined transport route by a plurality of different processing apparatuses, wherein any one of the processing apparatuses described above is used.
  • a first imaging step of imaging a surface of the processed substrate to obtain a first substrate image; a substrate that is an imaging target of the first substrate image; and the first processing apparatus A second imaging step of acquiring a second substrate image by imaging the surface of the substrate further processed by a processing apparatus different from the first processing apparatus after the processing; the first substrate image and the first substrate
  • the defect captures the first substrate image.
  • the defect detected from the second substrate image is also detected from the first substrate image.
  • the defect includes a defect cause specifying step for specifying that the defect is caused by a process before acquiring the first substrate image
  • the first substrate image is acquired by imaging the processed substrate surface by the processing apparatus, and the second substrate image is further acquired after the subsequent processing is performed on the same substrate. Then, defect inspection is performed based on the first substrate image and the second substrate image, and it is determined at which point the defect has occurred. Therefore, in identifying the process that caused the defect, The process to be investigated can be narrowed down. Therefore, it is possible to shorten the time required for identifying the cause of the defect in the substrate processing.
  • a readable computer storage medium storing a program that operates on a computer of a control unit that controls the substrate processing system so that the substrate inspection method is executed by the substrate processing system. is there.
  • a substrate inspection apparatus for inspecting a substrate that is repeatedly processed along a predetermined transport route by a plurality of different processing apparatuses, wherein the surface of the substrate processed by the processing apparatus is measured.
  • a first imaging device that captures an image and obtains a first substrate image; and a substrate that is an imaging target of the first substrate image, and is different from the processing device after processing in the processing device
  • a second imaging device for capturing a second substrate image by imaging a surface of the substrate further processed by the processing device; and a substrate defect inspection based on the first substrate image and the second substrate image
  • the defect is determined as the first defect.
  • FIG. 1 is an explanatory diagram showing an outline of a configuration of a substrate processing system 1 including a substrate inspection apparatus according to the present embodiment.
  • elements having substantially the same functional configuration are denoted by the same reference numerals, and redundant description is omitted.
  • the substrate processing system 1 includes a film forming processing apparatus 2 that performs film forming processing on a wafer, a coating and developing processing apparatus 3 that performs photolithography processing on the wafer, and an etching processing apparatus 4 that performs etching processing on the wafer.
  • a planarization apparatus 5 that planarizes the wafer surface by performing CMP (Chemical Mechanical Polishing) on the wafer, a back surface cleaning apparatus 6 that cleans the back surface of the wafer, and a control apparatus 200 that controls the operation of each apparatus, which will be described later.
  • CMP Chemical Mechanical Polishing
  • Examples of the film formation processing apparatus 2 include a plasma CVD apparatus that performs a film formation process on a wafer by plasma processing, a so-called ALD (Atomic Layer Deposition) apparatus that performs a film formation process by supplying a processing gas into a processing container, and the like. Is used.
  • a plasma CVD apparatus that performs a film formation process on a wafer by plasma processing
  • a so-called ALD (Atomic Layer Deposition) apparatus that performs a film formation process by supplying a processing gas into a processing container, and the like. Is used.
  • the coating and developing treatment apparatus 3 includes a cassette station 10 in which a cassette C containing a plurality of wafers W is carried in and out, and a treatment station having a plurality of various treatment apparatuses for performing predetermined processing on the wafers W. 11 and an interface station 13 for transferring the wafer W between the exposure station 12 adjacent to the processing station 11 are integrally connected.
  • the cassette station 10 is provided with a cassette mounting table 20.
  • the cassette mounting table 20 is provided with a plurality of cassette mounting plates 21 on which the cassette C is mounted when the cassette C is carried into and out of the coating and developing treatment apparatus 3.
  • the wafer W is transferred between the film forming apparatus 2, the coating and developing apparatus 3, the etching apparatus 4, the flattening apparatus 5, and the back surface cleaning apparatus 6.
  • the transfer is to transfer a cassette C containing the wafer W. This is done by a device (not shown).
  • the cassette station 10 is provided with a wafer transfer device 23 that is movable on a transfer path 22 extending in the X direction.
  • the wafer transfer device 23 is also movable in the vertical direction and the vertical axis direction ( ⁇ direction), and includes a cassette C on each cassette mounting plate 21 and a delivery device for a third block G3 of the processing station 11 described later.
  • the wafer W can be transferred between the two.
  • the processing station 11 is provided with a plurality of, for example, four blocks G1, G2, G3, and G4 having various devices.
  • the first block G1 is provided on the front side of the processing station 11 (X direction negative direction side in FIG. 2), and the second side is provided on the back side of the processing station 11 (X direction positive direction side in FIG. 2).
  • Block G2 is provided.
  • a third block G3 is provided on the cassette station 10 side (Y direction negative direction side in FIG. 2) of the processing station 11, and the interface station 13 side (Y direction positive direction side in FIG. 2) of the processing station 11 is provided. Is provided with a fourth block G4.
  • a plurality of liquid processing apparatuses for example, a development processing apparatus 30 for developing the wafer W, an antireflection film (hereinafter referred to as “lower antireflection”) under the resist film of the wafer W.
  • a lower antireflection film forming device 31 for forming a film a resist coating device 32 for applying a resist solution to the wafer W to form a resist film, and an antireflection film (hereinafter referred to as “upper reflection” on the resist film of the wafer W).
  • An upper antireflection film forming device 33 for forming an “antireflection film” is arranged in this order from the bottom.
  • the development processing device 30, the lower antireflection film forming device 31, the resist coating device 32, and the upper antireflection film forming device 33 are arranged side by side in the horizontal direction.
  • the number and arrangement of the development processing device 30, the lower antireflection film forming device 31, the resist coating device 32, and the upper antireflection film forming device 33 can be arbitrarily selected.
  • the lower antireflection film forming device 31 for example, spin coating for applying a predetermined coating solution onto the wafer W is performed.
  • spin coating for example, a coating liquid is discharged onto the wafer W from a coating nozzle, and the wafer W is rotated to diffuse the coating liquid to the surface of the wafer W.
  • a peripheral exposure device 42 for exposing the outer peripheral portion is provided side by side in the vertical direction and the horizontal direction. The number and arrangement of the heat treatment apparatus 40, the adhesion apparatus 41, and the peripheral exposure apparatus 42 can be arbitrarily selected.
  • the third block G3 is processed by the inspection device 50 for inspecting the wafer W after being processed by the processing station 11, the plurality of delivery devices 51, 52, 53, 54, 55, and the processing station 11.
  • An inspection device 56 for inspecting the previous wafer W is provided.
  • the fourth block G4 is provided with a plurality of delivery devices 60, 61, 62 in order from the bottom. The configuration of the inspection devices 50 and 56 will be described later.
  • a wafer transfer area D is formed in an area surrounded by the first block G1 to the fourth block G4.
  • a plurality of wafer transfer devices 70 having transfer arms that are movable in the Y direction, the X direction, the ⁇ direction, and the vertical direction are arranged.
  • the wafer transfer device 70 moves in the wafer transfer area D and transfers the wafer W to a predetermined device in the surrounding first block G1, second block G2, third block G3, and fourth block G4. it can.
  • a shuttle transfer device 80 that transfers the wafer W linearly between the third block G3 and the fourth block G4 is provided.
  • the shuttle transport device 80 is linearly movable, for example, in the Y direction in FIG.
  • the shuttle transfer device 80 moves in the Y direction while supporting the wafer W, and can transfer the wafer W between the transfer device 52 of the third block G3 and the transfer device 62 of the fourth block G4.
  • a wafer transfer device 90 is provided next to the third block G3 on the positive side in the X direction.
  • the wafer transfer device 90 has a transfer arm that is movable in the X direction, the ⁇ direction, and the vertical direction, for example.
  • the wafer transfer device 90 moves up and down while supporting the wafer W, and can transfer the wafer W to each delivery device in the third block G3.
  • the interface station 13 is provided with a wafer transfer device 100 and a delivery device 101.
  • the wafer transfer apparatus 100 has a transfer arm that is movable in the Y direction, the ⁇ direction, and the vertical direction, for example.
  • the wafer transfer apparatus 100 can transfer the wafer W between each transfer apparatus, the transfer apparatus 101, and the exposure apparatus 12 in the fourth block G4, for example, by supporting the wafer W on a transfer arm.
  • the inspection apparatus 50 has a casing 150 as shown in FIG.
  • a wafer chuck 151 for holding the wafer W is provided in the casing 150 as shown in FIG.
  • a guide rail 152 extending from one end side (X direction negative direction side in FIG. 5) to the other end side (X direction positive direction side in FIG. 5) is provided on the bottom surface of the casing 150.
  • a drive unit 153 that rotates the wafer chuck 151 and is movable along the guide rail 152 is provided.
  • An imaging unit 160 as a first imaging device is provided on the side surface on the other end side in the casing 150 (X direction positive direction side in FIG. 5).
  • the imaging unit 160 for example, a wide-angle CCD camera is used.
  • a half mirror 161 is provided Near the upper center of the casing 150.
  • the half mirror 161 is provided at a position facing the imaging unit 160 in a state where the mirror surface is inclined 45 degrees upward from the state in which the mirror surface is directed vertically downward toward the imaging unit 160.
  • An illumination device 162 is provided above the half mirror 161.
  • the half mirror 161 and the illumination device 162 are fixed to the upper surface inside the casing 150. Illumination from the illumination device 162 passes through the half mirror 161 and is illuminated downward.
  • the light reflected by the object below the illumination device 162 is further reflected by the half mirror 161 and taken into the imaging unit 160. That is, the imaging unit 160 can capture an image of an object in an irradiation area by the illumination device 162. Then, an image of the wafer W (first substrate image) captured by the imaging unit 160 of the inspection apparatus 50 is input to the control apparatus 200 described later.
  • the inspection device 56 has the same configuration as the inspection device 50, the description of the inspection device 56 is omitted.
  • the imaging unit 160 of the inspection apparatus 56 functions as the second imaging apparatus of the present invention, and the image of the wafer W (second substrate image) captured by the imaging unit 160 of the inspection apparatus 56 is similarly controlled. Input to the device 200.
  • etching processing apparatus 4 for example, an RIE (Reactive Ion Etching) apparatus that performs etching processing on the wafer W by plasma processing, a wet etching processing apparatus that supplies a predetermined chemical solution to the wafer W, or the like is used.
  • RIE Reactive Ion Etching
  • a cleaning brush is brought into contact with the back surface of the wafer W while the wafer W is held, and the brush is moved relative to the wafer W to move the wafer W.
  • the back side is cleaned.
  • the substrate processing system 1 is provided with a control device 200 as shown in FIG.
  • the control device 200 is configured by a computer including a CPU, a memory, and the like, for example, and has a program storage unit (not shown).
  • the program storage unit stores a program for controlling the inspection of the wafer W performed based on the substrate image captured by the inspection apparatuses 50 and 56.
  • the program storage unit controls the operation of the drive systems such as the above-described various processing apparatuses and transfer apparatuses to perform predetermined actions of the substrate processing system 1, that is, photolithography processing and etching processing on the wafer W.
  • a program for realizing various processes such as CMP process and back surface cleaning process is also stored.
  • the program is recorded on a computer-readable storage medium H such as a computer-readable hard disk (HD), a flexible disk (FD), a compact disk (CD), a magnetic optical desk (MO), or a memory card. May have been installed in the control device 200 from the storage medium H.
  • a computer-readable storage medium H such as a computer-readable hard disk (HD), a flexible disk (FD), a compact disk (CD), a magnetic optical desk (MO), or a memory card. May have been installed in the control device 200 from the storage medium H.
  • the control device 200 includes a defect determination unit 210 that determines the presence or absence of defects in the first substrate image and the second substrate image captured by the imaging unit 160 of the inspection devices 50 and 56.
  • a defect information storage unit 211 that stores information on defects detected by the defect determination unit 210, a defect classification unit 212 that classifies defects stored in the defect information storage unit 211, and a substrate processing system 1
  • the transfer route storage unit 213 for storing the transfer route of the wafer W when it is repeatedly processed by each processing apparatus, the transfer route of the wafer stored in the transfer route storage unit 213, and the defect classified by the defect classification unit 212 It has a defect determination table generation unit 214 that generates a defect determination table that associates types with each other, and a defect cause identification unit 215 that identifies a processing apparatus that has caused a defect.
  • the defect determination unit 210 stores an inspection recipe in advance, and the defect determination unit 210 determines the presence or absence of defects in the first substrate image and the second substrate image based on the inspection recipe.
  • the inspection recipe includes, for example, imaging conditions when imaging is performed by the imaging unit 160 and a reference image serving as a reference for defect inspection.
  • the reference image is generated by synthesizing a plurality of substrate images of the wafer W in a state where a predetermined process is performed and having no defect.
  • the reference image is repeatedly processed by the processing apparatus with respect to the same wafer W according to a transfer recipe described later, and is created at each stage where the substrate image is acquired by the imaging unit 160.
  • a plurality of inspection recipes corresponding to are stored. Then, a corresponding inspection recipe is selected based on a conveyance recipe described later, and inspection is performed based on the selected inspection recipe.
  • the defect information storage unit 211 stores information on defects detected in the defect determination performed by the defect determination unit 210 performed for each processing stage on the same wafer W.
  • the defect classification unit 212 classifies the defect into a plurality of types based on the feature amount of the defect information stored in the defect information storage unit 211.
  • the feature amount of the defect information is information such as the size, shape, position, and pixel value (luminance) of the substrate image detected by the defect determination unit 210, for example. Each is classified into a group.
  • the transfer route of the wafer W processed by the substrate processing system 1 is stored in units of each lot Rn (n is an integer of 1 or more), for example, as a transfer recipe TR as shown in FIG. ing.
  • n is an integer of 1 or more
  • the transfer recipe TR As shown in FIG. ing.
  • the number of the processed lot Rn is described, and in the horizontal column, for example, the number of the processing apparatus that has processed the wafer W from the left side to the right side. That is, any number of the film forming processing apparatus 2, the coating and developing processing apparatus 3, the etching processing apparatus 4, the planarization processing apparatus 5, and the back surface cleaning apparatus 6 is described in the order of processing for each lot Rn.
  • the transfer route of the wafer W is not limited to the contents of the present embodiment, and can be arbitrarily set according to the type of processing apparatus installed in the substrate processing system 1.
  • the acquisition of the inspection recipe stored in the defect determination unit 210 and the reference image that is the basis thereof will be further described.
  • the reference image is repeatedly processed on the same wafer W by the processing apparatus according to the transfer recipe TR, and is created at each stage where the substrate image is acquired by the imaging unit 160.
  • stage means when passing through the coating and developing treatment apparatus 3 having the inspection apparatuses 50 and 56 including the imaging unit 160. Therefore, for example, when the wafer W related to the lot R1 is described as an example, the wafer W is first transported from the film forming processing apparatus 2 to the coating and developing processing apparatus 3, and first processed by the inspection apparatus 50 after processing in the coating and developing processing apparatus 3. A first substrate image is acquired.
  • one inspection recipe is prepared based on a reference image created in advance corresponding to the first substrate image at this stage.
  • the wafer W carried out from the coating and developing treatment apparatus 3 is transferred again to the coating and developing treatment apparatus 3 via the back surface cleaning apparatus 6 and the etching processing apparatus 4. Therefore, a second substrate image is acquired by the inspection device 56 from the wafer W carried into the coating and developing treatment device 3.
  • An inspection recipe different from the above-described one inspection recipe is prepared based on a reference image created in advance corresponding to the second substrate image at this stage.
  • the wafer W processed by the coating and developing treatment apparatus 3 is imaged by the inspection apparatus 50, and the first substrate image for the second time is acquired for the same wafer W.
  • the inspection apparatus 56 captures an image of the wafer W that has been carried into the coating / development processing apparatus 3 through the back surface cleaning apparatus 6 and the film forming processing apparatus 2 to obtain a second substrate image for the second time.
  • An inspection recipe is prepared corresponding to the second first substrate image and the second second substrate image, respectively. The reason why the inspection recipe is provided at each stage where the substrate image is acquired by the imaging unit 160 is to improve the accuracy of defect inspection, and the inspection recipe is not necessarily provided at every acquisition stage of the captured image as in the present embodiment. There is no need to provide.
  • a defect determination table DT shown in FIG. 9 in which the transfer recipe TR stored in the transfer route storage unit 213 is associated with the types of defects classified by the defect classification unit 212 is generated. Generated.
  • “Wafer number” shown in the defect determination table DT shown in FIG. 9 means, for example, in which wafer W of the lot Rn a defect is detected. For example, “R1-4” is 4 in lot R1. Means the second wafer.
  • “Substrate image type” means the acquired first substrate image P1 and second substrate image P2, and for example, “P2-1” indicates the second substrate image P2. Of these, it means the one acquired first.
  • “Defect group” means a group En classified for each defect having a similar feature quantity in the defect classification unit 212.
  • FIG. 9 shows a case where, for example, three types of defect groups E1, E2, and E3 are detected. I'm drawing.
  • the “transport route” is a processing device that has passed immediately before the substrate image in which the defect is detected, specifically, the substrate image captured immediately before the substrate image in which the defect is detected, and the defect The number of the processing apparatus that has passed between the detected and the substrate image is described. For example, taking the second board image “P2-4” shown in FIG. 9 as an example, the board image immediately before the second board image “P2-4” is the first board image “P1-4”.
  • the processing apparatus that has passed until the second substrate image P2-4 is acquired is the etching processing apparatus 4 of “4”. I mean. Since the substrate image is always acquired when passing through the coating and developing treatment apparatus 3, the number “3” is not shown in FIG.
  • the defect cause identification unit 215 identifies the processing apparatus that caused the defect when the defect determination unit 210 detects a defect.
  • the defect cause identifying unit 215 when the substrate in which the defect is detected is the second substrate image P2-n, the defect is detected in the first substrate image P1- (n-1) acquired immediately before that. It is first determined whether or not. If the defect detected from the second substrate image P2-n is not detected from the first substrate image P1- (n-1), the defect is detected as the first substrate image P1- (n The process after the acquisition of -1) and before the acquisition of the second substrate image P2-n is identified as the cause.
  • the defect cause identification unit 215 identifies the processing apparatus that caused the defect based on the defect determination table DT.
  • the substrate image “P2-1” of the wafer number “R1-4” and the substrate image “P2-4” of the wafer number “R4-3” in FIG. 9 are classified into the same defect group E1 and are commonly used. It passes through the etching processing device 4. Therefore, it can be estimated that the defect related to the defect group E ⁇ b> 1 is caused by the etching processing apparatus 4. Then, when such defect information is accumulated or the etching processing apparatus 4 is inspected when the defect group E1 is generated and it is confirmed that the cause of the result is almost sure, the cause of the defect occurrence The resulting processing apparatus is specified as the etching processing apparatus 4.
  • a cassette C that stores a plurality of wafers W of the same lot Rn is transferred to the substrate processing system 1, and film formation processing is sequentially performed by the film formation processing apparatus 2, for example.
  • the wafer W on which the film forming process has been completed is carried into the cassette station 10 of the coating and developing treatment apparatus 3 and then transferred to the processing station 11, where the temperature is adjusted by the heat treatment apparatus 40, and then the lower antireflection film forming apparatus 31.
  • a lower antireflection film is formed, and then conveyed to the adhesion device 41 and subjected to an adhesion treatment.
  • the second substrate image may be captured by the inspection device 56 when the substrate is transported to the processing station 11.
  • a resist film is formed on the wafer W by the resist coating device 32, and then an upper antireflection film is formed by the upper antireflection film forming device 33.
  • the wafer W is subjected to a peripheral exposure process by the peripheral exposure apparatus 42 and an exposure process by the exposure apparatus 12.
  • the wafer W is transferred to the development processing apparatus 30 where development processing is performed, and a series of photolithography processing at the processing station 11 is completed.
  • the wafer W that has been subjected to the photolithography process is transferred to the inspection apparatus 50, and the first substrate image P1-1 is acquired by the imaging unit 160 (first imaging step).
  • the wafers W that have been imaged by the inspection apparatus 50 are sequentially accommodated in the cassette C.
  • the defect determination unit 210 of the control device 200 determines the presence / absence of a defect based on the first substrate image P1-1. For example, when it is determined that there is a defect at this time and the degree of the defect is unacceptable, the subsequent processing is stopped for the wafer W accommodated in the cassette C. If the defect is acceptable, the process continues for the wafer W.
  • the wafer W that has been processed by the coating and developing processing apparatus 3 is transferred to a processing apparatus that performs the next process in accordance with the transfer recipe TR, and a predetermined process is performed. Then, the wafer W that has been subjected to the predetermined processing is transferred again to the coating and developing processing apparatus 3, and a series of photolithography processing is performed.
  • the inspection apparatus 56 acquires the second substrate image P2-1 (second imaging step).
  • the defect determination unit 210 determines the presence / absence of a defect based on the second substrate image P2-1. For example, if it is determined that there is a defect at this time and the degree of the defect is unacceptable, the subsequent processing of the wafer W is stopped and accommodated in the cassette C. If the defect is acceptable, the process continues for the wafer W. At the same time, the defect cause identifying unit 215 determines whether or not this defect has been detected in the first substrate image P1-1. For example, when the defect detected from the second substrate image P2-1 is only the defect detected from the first substrate image P1-1, the second substrate image P1-1 is acquired from the acquisition of the first substrate image P1-1. In the processing during the acquisition of the substrate image P2-1, it is specified that no defect has occurred.
  • the defect detected from the second substrate image P2-1 includes a defect that is not detected in the first substrate image P1-1, the defect is not detected in the first substrate image P1-1. It is specified that the error occurred due to processing between acquisition and acquisition of the second substrate image P2-1 (defect cause specifying step).
  • the defect cause identifying unit 215 identifies the processing apparatus that caused the defect based on the defect determination table DT. If the information accumulated in the defect determination table DT is not sufficient, the information is continuously accumulated in the defect determination table DT, and cause identification based on the defect determination table DT is sequentially performed in the defect inspection of the subsequent wafer W. You may go.
  • the processing in various processing apparatuses is repeatedly performed according to the transfer recipe TR, and each time it passes through the coating and developing processing apparatus 3, the substrate image is acquired and the defect inspection is repeatedly performed, thereby completing a series of wafer processing.
  • the substrate processing system 1 captures the surface of the wafer W after processing by various processing apparatuses to acquire the first substrate image P1, and performs subsequent processing on the same wafer W. After that, a second board image P2 is further acquired. Then, defect inspection is performed based on the first substrate image P1 and the second substrate image P2, and it is determined at which point the defect has occurred. Therefore, in identifying the process that caused the defect. The process to be investigated can be narrowed down. Therefore, it is possible to reduce the time required for identifying the cause of the defect in the processing of the substrate processing system 1.
  • the defect determination table generation unit 214 generates a defect determination table DT based on the result of the defect inspection, and the processing apparatus that caused the defect generation is identified based on the defect determination table DT, so that the defect can be quickly detected. It is possible to identify the process that caused the problem and the processing apparatus related thereto.
  • the wafer W determined to have a defect is unloaded by the rework after being unloaded from the substrate processing system 1.
  • the correction is made and the substrate processing system 1 is loaded again.
  • the defect is not solved even if rework is performed, or rework is also performed on a portion having no defect.
  • the present invention by specifying the cause of the defect by the defect cause specifying unit 215, it is possible to efficiently perform the rework processing and improve the yield and productivity of the wafer processing.
  • the common control device 200 is provided for each device in the substrate processing system 1.
  • the film forming processing device 2 the coating and developing processing device 3, the etching processing device 4, and the like.
  • An individual control device (not shown) is provided in the flattening processing device 5 and the back surface cleaning device 6 and each device is locally controlled by the control device so that only necessary information is exchanged with the control device 200. It may be.
  • the defect determination unit 210 inspects each of the first substrate image P1 and the second substrate image P2. However, from the acquisition of the first substrate image P1, the second substrate image P2 is obtained. From the viewpoint of investigating whether or not a defect has occurred in the processing during the acquisition, a difference image between the first substrate image P1 and the second substrate image P2 may be used. In such a case, for example, as shown in FIG. 7, the image storage unit 216 that stores the first substrate image P1 and the second substrate image P2, and the first substrate image P1 and the second substrate image 216 stored in the image storage unit 216, respectively. A difference image generation unit 217 that generates a difference image with respect to the substrate image P2 is provided. An inspection recipe based on a reference image generated by combining the difference images is used.
  • the defect determination unit 210 determines that there is a defect, the process is performed between the acquisition of the first substrate image P1 and the acquisition of the second substrate image P2. It is possible to determine that the problem has occurred. That is, if a defect exists in the first substrate image P1 of the wafer W to be inspected, the defect also exists in the second substrate image, but the first substrate image and the second substrate image By generating the difference image of the substrate image, it is possible to remove the defect originally present in the first substrate image P1 from the difference image. Therefore, it can be determined that the defect on the difference image is caused by processing between the acquisition of the first substrate image P1 and the acquisition of the second substrate image P2. wear.
  • the inspection apparatus 50 that inspects the wafer W before processing in the processing station 11 and the inspection apparatus 56 that inspects the wafer W after processing in the processing station 11 are used.
  • the specifications of each device in the inspection apparatus 50 and the inspection apparatus 56 are the same. That is, if the specifications of each device are the same in the inspection apparatus 50 and the inspection apparatus 56, a difference occurs between the first substrate image P1 and the second substrate image P2 due to the difference in the specifications. You can avoid that. As a result, a more accurate defect inspection can be performed.
  • the imaging unit 160 is provided only in the coating and developing treatment apparatus 3, but the installation location and the number of installations of the imaging unit 160 are not limited to the contents of the present embodiment, and are arbitrary. Can be set. That is, for example, as shown in FIG. 10, an inspection apparatus 220 having the same configuration as the inspection apparatuses 50 and 56 is provided outside the coating and developing treatment apparatus 3, and each inspection apparatus 220 appropriately acquires a substrate image. May be.
  • the image pickup unit 160 is installed only in the coating and developing treatment apparatus 3, as shown in the defect determination table DT of FIG. Since it passes through a plurality of processing devices, it is necessary to accumulate defect information until it can be determined that the specific processing device is the cause of the defect based on the defect determination table DT.
  • the defect is specified by the defect determination table DT. Therefore, the defect information necessary for this is increased.
  • the number of imaging units 160 is increased, for example, a substrate image is acquired every time processing is performed by one processing apparatus, and defect inspection based on the substrate image is performed, the substrate image in which a defect is detected is detected. It is possible to immediately determine that the processing performed immediately before the above is the cause of the defect.
  • the substrate processing system 1 is provided with the film forming processing apparatus 2, the coating and developing processing apparatus 3, the etching processing apparatus 4, the planarization processing apparatus 5, and the back surface cleaning apparatus 6, one by one.
  • the substrate processing system 1 that is actually installed in a clean room, for example, as shown in FIG. 11, a plurality of processing apparatuses 2, 3, 4, 5, and 6 are provided and processing is performed in parallel. There is also.
  • three processing devices 2, 3, 4, 5, and 6 are provided, and the three processing devices are illustrated as modules A, B, and C, respectively.
  • B or C it is necessary to specify either B or C.
  • each wafer W is transferred to the modules A, B, and C of each processing apparatus.
  • Which module is used for processing is stored in the transport recipe TR.
  • the module number of the processing apparatus and the module number are combined, such as “2A” for the module A of the film forming apparatus 2 and “2B” for the module B of the film forming apparatus 2. It indicates which module of the processing device has been processed.
  • the substrate image “P2-1” with the wafer number “R1-4” and the substrate image “P2-4” with the wafer number “R4-3” are classified into the same defect group E1. It is assumed that a defect is detected and passes through the etching processing apparatus 4 in common. In such a case, the defect related to the defect group E1 is estimated to be caused by the etching processing apparatus 4 by the defect cause identifying unit 215 based on the defect determination table DT. Then, the defect cause identifying unit 215 further refers to the transport recipe TR in FIG. Then, the second substrate image P2-1 is acquired when the second substrate image P2-1 is transported to the coating and developing treatment apparatus 3B for the second time, which is indicated by hatching in FIG.
  • the defect cause identifying unit 215 can identify from the information that the module A of the etching processing apparatus 4 is the module that caused the defect.
  • the method for identifying the module causing the defect is not limited to the above method, and those skilled in the art can identify various modules based on the information in the transport recipe TR and the defect determination table DT. I can think of it.
  • the defect determination table generation unit 214 when the defect determination table generation unit 214 generates the defect determination table DT, by acquiring information about each module A, B, C from the transfer recipe TR, the defect determination table DT shown in FIG. Further, it is conceivable to generate a defect determination table DT to which module information is added as shown in FIG. Then, for example, defects classified into the defect group E2 are detected from the substrate images associated with the wafer number “R1-15” and the wafer number “R2-6” shown in FIG. 13, and both wafers are flat.
  • the backside cleaning device 6 passes through the module C, while the wafer “W” with the number “R1-15” passes through the module C and the wafer W with the number “R2-6” passes through the module B. It can be seen that they are processed by different modules.
  • both of the planarization processing devices 5 pass through the module B. Therefore, in the defect cause identifying unit 215, based on the defect determination table shown in FIG. 13, the module B of the planarization processing device 5 that passes in common on both wafers W is the module that caused the defect. Can be identified.
  • the first substrate image and the second substrate image are acquired by different inspection devices 50 and 56, respectively.
  • the first substrate image and the second substrate image are not necessarily different inspection devices. It is not necessary to acquire, and you may make it acquire with the same test
  • the present invention is not limited to such examples. It is obvious for those skilled in the art that various changes or modifications can be conceived within the scope of the idea described in the claims, and these are naturally within the technical scope of the present invention. It is understood.
  • the present invention is not limited to this example and can take various forms.
  • the present invention can also be applied to a case where the substrate is another substrate such as an FPD (flat panel display) other than a wafer or a mask reticle for a photomask.
  • FPD flat panel display

Landscapes

  • General Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • Immunology (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Pathology (AREA)
  • Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

複数種の異なる処理装置で所定の搬送順路に沿って繰り返し処理される基板を検査する方法は、いずれか１の処理装置で処理された基板の表面を撮像して第１の基板画像を取得し、第１の基板画像の撮像対象となった基板であって、且つ１の処理装置での処理後に当該１の処理装置とは別の処理装置でさらに処理された基板の表面を撮像して第２の基板画像を取得し、次いで、第１の基板画像及び第２の基板画像に基づいて欠陥検査を行い、第２の基板画像から検出された欠陥が、第１の基板画像から検出されなかったか否かにより、当該欠陥が、第１の基板画像を取得した後の処理で且つ第２の基板画像を取得する前の処理が原因であるか否かを特定する。

Description

基板の検査方法、コンピュータ記憶媒体及び基板検査装置
（関連出願の相互参照）
　本願は、２０１５年６月８日に日本国に出願された特願２０１５－１１５９４１号に基づき、優先権を主張し、その内容をここに援用する。
　本発明は、基板を検査する方法、当該検査する方法を実行するプログラムを格納した読み取り可能なコンピュータ記憶媒体及び基板検査装置に関する。
　例えば半導体デバイスなどの製造工程においては、基板としての半導体ウェハ（以下、「ウェハ」という。）に対してイオン注入処理、成膜処理、フォトリソグラフィ処理、エッチング処理などの各種処理が行われる。ウェハ上に所定のレジストパターンを形成するフォトリソグラフィ処理は、ウェハ上にレジスト膜を形成するレジスト塗布装置、所定のパターンに露光されたレジスト膜を現像する現像処理装置といった各種処理装置や、ウェハを搬送する搬送装置などを搭載した塗布現像処理装置で行われる。
　このような塗布現像処理装置には、ウェハに対していわゆるマクロ欠陥検査を行う検査装置が設けられている（特許文献１）。マクロ欠陥検査においては、塗布現像処理システムで所定の処理を施されたウェハが、所定の照明下で例えばＣＣＤラインセンサなどの撮像装置により撮像され、当該ウェハの撮像画像が取得される。そして、取得された撮像画像を基準となるウェハの画像と比較することで、欠陥の有無が判定される。
日本国特開２０１２－１０４５９３号公報
　ところで、半導体デバイスの製造工程は、上述のように多数の工程を経るため、塗布現像処理システムで行われるマクロ欠陥検査において欠陥を発見しても、その欠陥がどの工程に起因するものであるかを特定することは容易ではない。そのため、欠陥原因の特定と、その修復に多大な時間を要するという問題があった。
　本発明は、かかる点に鑑みてなされたものであり、基板処理における欠陥原因の特定に要する時間を短縮することを目的としている。
　前記の目的を達成するため、本発明は、複数種の異なる処理装置で所定の搬送順路に沿って繰り返し処理される基板を検査する基板の検査方法であって、前記いずれか１の処理装置で処理された基板の表面を撮像して第１の基板画像を取得する第１の撮像工程と、前記第１の基板画像の撮像対象となった基板であって、且つ前記１の処理装置での処理後に当該１の処理装置とは別の処理装置でさらに処理された当該基板の表面を撮像して第２の基板画像を取得する第２の撮像工程と、前記第１の基板画像及び前記第２の基板画像に基づいて欠陥検査を行って、基板の欠陥の有無を判定する欠陥判定工程と、前記第２の基板画像から検出された欠陥が、前記第１の基板画像から検出されなかった場合には、当該欠陥は前記第１の基板画像を取得した後の処理で且つ前記第２の基板画像を取得する前の処理が原因であると特定し、前記第２の基板画像から検出された欠陥が、前記第１の基板画像からも検出された場合には、当該欠陥は前記第１の基板画像を取得する前の処理が原因であると特定する欠陥原因特定工程と、を有する。
　本発明によれば、処理装置で処理後の基板表面を撮像して第１の基板画像を取得し、同一の基板について後続の処理を行った後にさらに第２の基板画像を取得する。そして、前記第１の基板画像及び前記第２の基板画像に基づいて欠陥検査を行い、欠陥がどの時点で発生したものであるかを判定するので、欠陥の原因となった工程を特定するにあたり、調査対象となる工程を絞り込むことができる。したがって、基板処理における欠陥原因の特定に要する時間を短縮することができる。
　別の観点による本発明は、前記の基板の検査方法を基板処理システムによって実行させるように、当該基板処理システムを制御する制御部のコンピュータ上で動作するプログラムを格納した読み取り可能なコンピュータ記憶媒体である。
　また、別の観点による本発明は、複数種の異なる処理装置で所定の搬送順路に沿って繰り返し処理される基板を検査する基板検査装置であって、前記処理装置で処理された基板の表面を撮像して第１の基板画像を取得する第１の撮像装置と、前記第１の基板画像の撮像対象となった基板であって、且つ前記処理装置での処理後に当該処理装置とは別の処理装置でさらに処理された当該基板の表面を撮像して第２の基板画像を取得する第２の撮像装置と、前記第１の基板画像及び前記第２の基板画像に基づいて基板の欠陥検査を行い、基板の欠陥の有無を判定する欠陥判定部と、前記第２の基板画像から検出された欠陥が、前記第１の基板画像から検出されなかった場合には、当該欠陥は前記第１の基板画像を取得した後の処理が原因であると特定し、前記第２の基板画像から検出された欠陥が、前記第１の基板画像から検出された場合には、当該欠陥は前記第１の基板画像を取得する前の処理が原因であると特定する、欠陥原因特定部と、を有する。
　本発明によれば、基板処理における欠陥原因の特定に要する時間を短縮することができる。
本実施の形態にかかる基板処理システムの構成の概略を示す説明図である。 本実施の形態にかかる基板処理システムの構成の概略を示す平面図である。 本実施の形態にかかる基板処理システムの構成の概略を示す正面図である。 本実施の形態にかかる基板処理システムの構成の概略を示す背面図である。 検査装置の構成の概略を示す横断面図である。 検査装置の構成の概略を示す縦断面図である。 制御装置の構成の概略を模式的に示すブロック図である。 搬送レシピを例示した説明図である。 欠陥判定テーブルを例示した説明図である。 他の実施の形態にかかる基板処理システムの構成の概略を示す説明図である。 各処理装置に複数のモジュールが設けられた場合の基板処理システムの構成の概略を示す説明図である。 他の実施の形態にかかる搬送レシピを例示した説明図である。 他の実施の形態にかかる欠陥判定テーブルを例示した説明図である。
　以下、本発明の実施の形態について説明する。図１は、本実施の形態にかかる基板検査装置を備えた基板処理システム１の構成の概略を示す説明図である。なお、本明細書および図面において、実質的に同一の機能構成を有する要素においては、同一の符号を付することにより重複説明を省略する。
　基板処理システム１は、例えば図１に示すように、ウェハに成膜処理を行う成膜処理装置２、ウェハにフォトリソグラフィ処理を行う塗布現像処理装置３、ウェハにエッチング処理を行うエッチング処理装置４、ウェハにＣＭＰ処理（Ｃｈｅｍｉｃａｌ　Ｍｅｃｈａｎｉｃａｌ　Ｐｏｌｉｓｈｉｎｇ）を行ってウェハ表面を平坦化する平坦化処理装置５、ウェハの裏面を洗浄する裏面洗浄装置６、各装置の動作を制御する、後述の制御装置２００を有している。
　成膜処理装置２としては、例えばプラズマ処理によりウェハに対して成膜処理を行うプラズマＣＶＤ装置や、処理容器内に処理ガスを供給して成膜処理を行ういわゆるＡＬＤ（Ａｔｏｍｉｃ　Ｌａｙｅｒ　Ｄｅｐｏｓｉｔｉｏｎ）装置などが用いられる。
　塗布現像処理装置３は、図２に示すように複数枚のウェハＷを収容したカセットＣが搬入出されるカセットステーション１０と、ウェハＷに所定の処理を施す複数の各種処理装置を備えた処理ステーション１１と、処理ステーション１１に隣接する露光装置１２との間でウェハＷの受け渡しを行うインターフェイスステーション１３とを一体に接続した構成を有している。
　カセットステーション１０には、カセット載置台２０が設けられている。カセット載置台２０には、塗布現像処理装置３の外部に対してカセットＣを搬入出する際に、カセットＣを載置するカセット載置板２１が複数設けられている。なお、成膜処理装置２、塗布現像処理装置３、エッチング処理装置４、平坦化処理装置５及び裏面洗浄装置６の間でのウェハＷの搬送は、ウェハＷを収容したカセットＣを搬送する搬送装置（図示せず）により行われる。
　カセットステーション１０には、図２に示すようにＸ方向に延びる搬送路２２上を移動自在なウェハ搬送装置２３が設けられている。ウェハ搬送装置２３は、上下方向及び鉛直軸周り（θ方向）にも移動自在であり、各カセット載置板２１上のカセットＣと、後述する処理ステーション１１の第３のブロックＧ３の受け渡し装置との間でウェハＷを搬送できる。
　処理ステーション１１には、各種装置を備えた複数例えば４つのブロックＧ１、Ｇ２、Ｇ３、Ｇ４が設けられている。例えば処理ステーション１１の正面側（図２のＸ方向負方向側）には、第１のブロックＧ１が設けられ、処理ステーション１１の背面側（図２のＸ方向正方向側）には、第２のブロックＧ２が設けられている。また、処理ステーション１１のカセットステーション１０側（図２のＹ方向負方向側）には、第３のブロックＧ３が設けられ、処理ステーション１１のインターフェイスステーション１３側（図２のＹ方向正方向側）には、第４のブロックＧ４が設けられている。
　例えば第１のブロックＧ１には、図３に示すように複数の液処理装置、例えばウェハＷを現像処理する現像処理装置３０、ウェハＷのレジスト膜の下層に反射防止膜（以下「下部反射防止膜」という）を形成する下部反射防止膜形成装置３１、ウェハＷにレジスト液を塗布してレジスト膜を形成するレジスト塗布装置３２、ウェハＷのレジスト膜の上層に反射防止膜（以下「上部反射防止膜」という）を形成する上部反射防止膜形成装置３３が下からこの順に配置されている。
　例えば現像処理装置３０、下部反射防止膜形成装置３１、レジスト塗布装置３２、上部反射防止膜形成装置３３は、それぞれ水平方向に３つ並べて配置されている。なお、これら現像処理装置３０、下部反射防止膜形成装置３１、レジスト塗布装置３２、上部反射防止膜形成装置３３の数や配置は、任意に選択できる。
　これら現像処理装置３０、下部反射防止膜形成装置３１、レジスト塗布装置３２、上部反射防止膜形成装置３３では、例えばウェハＷ上に所定の塗布液を塗布するスピンコーティングが行われる。スピンコーティングでは、例えば塗布ノズルからウェハＷ上に塗布液を吐出すると共に、ウェハＷを回転させて、塗布液をウェハＷの表面に拡散させる。
　例えば第２のブロックＧ２には、図４に示すようにウェハＷの加熱や冷却といった熱処理を行う熱処理装置４０や、レジスト液とウェハＷとの定着性を高めるためのアドヒージョン装置４１、ウェハＷの外周部を露光する周辺露光装置４２が上下方向と水平方向に並べて設けられている。これら熱処理装置４０、アドヒージョン装置４１、周辺露光装置４２の数や配置についても、任意に選択できる。
　例えば第３のブロックＧ３には、処理ステーション１１で処理された後のウェハＷを検査する検査装置５０と、複数の受け渡し装置５１、５２、５３、５４、５５、及び処理ステーション１１で処理される前のウェハＷを検査する検査装置５６が設けられている。また、第４のブロックＧ４には、複数の受け渡し装置６０、６１、６２が下から順に設けられている。検査装置５０、５６の構成については後述する。
　図２に示すように第１のブロックＧ１～第４のブロックＧ４に囲まれた領域には、ウェハ搬送領域Ｄが形成されている。ウェハ搬送領域Ｄには、例えばＹ方向、Ｘ方向、θ方向及び上下方向に移動自在な搬送アームを有する、ウェハ搬送装置７０が複数配置されている。ウェハ搬送装置７０は、ウェハ搬送領域Ｄ内を移動し、周囲の第１のブロックＧ１、第２のブロックＧ２、第３のブロックＧ３及び第４のブロックＧ４内の所定の装置にウェハＷを搬送できる。
　また、ウェハ搬送領域Ｄには、第３のブロックＧ３と第４のブロックＧ４との間で直線的にウェハＷを搬送するシャトル搬送装置８０が設けられている。
　シャトル搬送装置８０は、例えば図４のＹ方向に直線的に移動自在になっている。シャトル搬送装置８０は、ウェハＷを支持した状態でＹ方向に移動し、第３のブロックＧ３の受け渡し装置５２と第４のブロックＧ４の受け渡し装置６２との間でウェハＷを搬送できる。
　図２に示すように第３のブロックＧ３のＸ方向正方向側の隣には、ウェハ搬送装置９０が設けられている。ウェハ搬送装置９０は、例えばＸ方向、θ方向及び上下方向に移動自在な搬送アームを有している。ウェハ搬送装置９０は、ウェハＷを支持した状態で上下に移動して、第３のブロックＧ３内の各受け渡し装置にウェハＷを搬送できる。
　インターフェイスステーション１３には、ウェハ搬送装置１００と受け渡し装置１０１が設けられている。ウェハ搬送装置１００は、例えばＹ方向、θ方向及び上下方向に移動自在な搬送アームを有している。ウェハ搬送装置１００は、例えば搬送アームにウェハＷを支持して、第４のブロックＧ４内の各受け渡し装置、受け渡し装置１０１及び露光装置１２との間でウェハＷを搬送できる。
　次に、上述した検査装置５０の構成について説明する。検査装置５０は、図５に示すようにケーシング１５０を有している。ケーシング１５０内には、図６に示すようにウェハＷを保持するウェハチャック１５１が設けられている。ケーシング１５０の底面には、ケーシング１５０内の一端側（図５中のＸ方向負方向側）から他端側（図５中のＸ方向正方向側）まで延伸するガイドレール１５２が設けられている。ガイドレール１５２上には、ウェハチャック１５１を回転させると共に、ガイドレール１５２に沿って移動自在な駆動部１５３が設けられている。
　ケーシング１５０内の他端側（図５のＸ方向正方向側）の側面には、第１の撮像装置としての撮像部１６０が設けられている。撮像部１６０としては、例えば広角型のＣＣＤカメラが用いられる。ケーシング１５０の上部中央付近には、ハーフミラー１６１が設けられている。ハーフミラー１６１は、撮像部１６０と対向する位置に、鏡面が鉛直下方を向いた状態から撮像部１６０の方向に向けて４５度上方に傾斜した状態で設けられている。ハーフミラー１６１の上方には、照明装置１６２が設けられている。ハーフミラー１６１と照明装置１６２は、ケーシング１５０内部の上面に固定されている。照明装置１６２からの照明は、ハーフミラー１６１を通過して下方に向けて照らされる。したがって、照明装置１６２の下方にある物体によって反射した光は、ハーフミラー１６１でさらに反射して、撮像部１６０に取り込まれる。すなわち、撮像部１６０は、照明装置１６２による照射領域にある物体を撮像することができる。そして、検査装置５０の撮像部１６０で撮像されたウェハＷの画像（第１の基板画像）は、後述する制御装置２００に入力される。
　検査装置５６は、検査装置５０と同一の構成を有しているので、検査装置５６についての説明は省略する。なお、検査装置５６の撮像部１６０は、本発明の第２の撮像装置として機能し、検査装置５６の撮像部１６０で撮像されたウェハＷの画像（第２の基板画像）も、同様に制御装置２００に入力される。
　エッチング処理装置４としては、例えば例えばプラズマ処理によりウェハＷに対してエッチング処理を行うＲＩＥ（Ｒｅａｃｔｉｖｅ　Ｉｏｎ　Ｅｃｈｉｎｇ）装置や、ウェハＷに対して所定の薬液を供給するウェットエッチング処理装置などが用いられる。
　また、裏面洗浄装置６では、例えばウェハＷを保持した状態で当該ウェハＷの裏面に対して洗浄用のブラシを接触させ、当該ブラシをウェハＷに対して相対的に移動させることでウェハＷの裏面が洗浄される。
　以上の基板処理システム１には、図１に示すように制御装置２００が設けられている。制御装置２００は、例えばＣＰＵやメモリなどを備えたコンピュータにより構成され、プログラム格納部（図示せず）を有している。プログラム格納部には、検査装置５０、５６で撮像された基板画像に基づいて行われるウェハＷの検査を制御するプログラムが格納されている。これに加えて、プログラム格納部には、上述した各種処理装置や搬送装置などの駆動系の動作を制御して、基板処理システム１の所定の作用、すなわちウェハＷへのフォトリソグラフィ処理、エッチング処理、ＣＭＰ処理、裏面洗浄処理といった各種の処理を実現させるためのプログラムも格納されている。なお、前記プログラムは、例えばコンピュータ読み取り可能なハードディスク（ＨＤ）、フレキシブルディスク（ＦＤ）、コンパクトディスク（ＣＤ）、マグネットオプティカルデスク（ＭＯ）、メモリーカードなどのコンピュータに読み取り可能な記憶媒体Ｈに記録されていたものであって、その記憶媒体Ｈから制御装置２００にインストールされたものであってもよい。
　また、制御装置２００は、図７に示すように、検査装置５０、５６の撮像部１６０で撮像された第１の基板画像、第２の基板画像について欠陥の有無を判定する欠陥判定部２１０と、欠陥判定部２１０で検出された欠陥の情報を記憶する欠陥情報記憶部２１１と、欠陥情報記憶部２１１に記憶された欠陥を複数の種類に分類する欠陥分類部２１２と、基板処理システム１の各処理装置で繰り返し処理される際のウェハＷの搬送順路を記憶する搬送順路記憶部２１３と、搬送順路記憶部２１３に記憶されたウェハの搬送順路と、欠陥分類部２１２で分類された欠陥の種類とを対応づけた欠陥判定テーブルを生成する欠陥判定テーブル生成部２１４と、欠陥発生の原因となった処理装置を特定する欠陥原因特定部２１５と、を有している。
　欠陥判定部２１０には予め検査レシピが記憶されており、欠陥判定部２１０では、この検査レシピに基づいて、第１の基板画像、第２の基板画像についての欠陥の有無が判定される。検査レシピは、例えば撮像部１６０で撮像する際の撮像条件や、欠陥検査の基準となる基準画像により構成されている。基準画像は、所定の処理を行った状態のウェハＷについての基板画像であって欠陥を有さないものを複数合成して生成される。また基準画像は、後述する搬送レシピに従って同一のウェハＷに対して繰り返し処理装置で処理され、撮像部１６０で基板画像が取得される段階ごとに作成され、欠陥判定部２１０には、各基準画像に対応する複数の検査レシピが記憶されている。そして、後述する搬送レシピに基づいて対応する検査レシピを選択し、選択された検査レシピに基づいて検査を行う。
　欠陥情報記憶部２１１には、同一のウェハＷに対して処理の段階ごとに行われる欠陥判定部２１０での欠陥の判定において検出された欠陥の情報がそれぞれ記憶される。
　欠陥分類部２１２では、欠陥情報記憶部２１１に記憶された欠陥情報の特徴量に基づいて、欠陥が複数の種類に分類される。ここで、欠陥情報の特徴量とは、例えば欠陥判定部２１０で検出された欠陥の大きさ、形状、位置、基板画像の画素値（輝度）といった情報であり、これらの特徴量が類似する欠陥ごとにグループに分類される。
　搬送順路記憶部２１３には、基板処理システム１で処理されるウェハＷの搬送順路が、各ロットＲｎ（ｎは１以上の整数）単位で、例えば図８に示すような搬送レシピＴＲとして記憶されている。図８に示す搬送レシピＴＲの縦の行には、処理を行ったロットＲｎの番号が記載され、横の列には、例えば左側から右側に向かってウェハＷの処理を行った処理装置の番号、即ち、成膜処理装置２、塗布現像処理装置３、エッチング処理装置４、平坦化処理装置５、裏面洗浄装置６のいずれかの番号が、各ロットＲｎに対して処理順に記載されている。なお、ウェハＷの搬送順路は本実施の形態の内容に限定されるものではなく、基板処理システム１に設置される処理装置の種類等に応じて任意に設定が可能である。
　ここで、上述した欠陥判定部２１０に記憶される検査レシピ及びそのもととなる基準画像の取得ついてさらに説明する。上述のとおり、基準画像は、搬送レシピＴＲに従って同一のウェハＷに対して繰り返し処理装置で処理され、撮像部１６０で基板画像が取得される段階ごとに作成されるが、「基板画像が取得される段階」とは、撮像部１６０を備えた検査装置５０、５６を有する塗布現像処理装置３を通るときを意味している。そのため、例えばロットＲ１に係るウェハＷを例にして説明すると、当該ウェハＷは先ず成膜処理装置２から塗布現像処理装置３に搬送され、塗布現像処理装置３での処理後に検査装置５０でまず第１の基板画像が取得される。そのため、この段階における第１の基板画像に対応して予め作成された基準画像に基づいて、１の検査レシピが準備されている。また、塗布現像処理装置３から搬出されたウェハＷは、裏面洗浄装置６、エッチング処理装置４を介して再び塗布現像処理装置３に搬送される。したがって、塗布現像処理装置３に搬入されたウェハＷは、検査装置５６で第２の基板画像が取得される。そして、この段階における第２の基板画像に対応して予め作成された基準画像に基づいて、上記の１の検査レシピとはまた異なる検査レシピが準備されている。同様に、第２の基板画像を取得した後には、塗布現像処理装置３で処理されたウェハＷを検査装置５０で撮像して、同一のウェハＷについて２度目の第１の基板画像を取得し、その後、裏面洗浄装置６、成膜処理装置２を通って再び塗布現像処理装置３に搬入されたウェハＷについて検査装置５６で撮像を行い、２度目の第２の基板画像を取得する。そして、２度目の第１の基板画像及び２度目の第２の基板画像に対応してそれぞれ検査レシピが準備されている。なお、撮像部１６０で基板画像が取得される段階ごとに検査レシピを設けるのは、欠陥検査の精度を向上させるためであり、必ずしも本実施の形態のように撮像画像の取得段階ごとに検査レシピを設ける必要はない。
　欠陥判定テーブル生成部２１４では、搬送順路記憶部２１３に記憶されている搬送レシピＴＲと、欠陥分類部２１２で分類された欠陥の種類とを対応づけた、例えば図９に示す欠陥判定テーブルＤＴが生成される。図９に示す欠陥判定テーブルＤＴに示す「ウェハ番号」は、例えばロットＲｎの何番目のウェハＷにおいて欠陥が検出したかを意味しており、例えば「Ｒ１－４」とは、ロットＲ１の４番目のウェハを意味している。「基板画像種類」は、何番目に取得された第１の基板画像Ｐ１、第２の基板画像Ｐ２であるかを意味しており、例えば「Ｐ２－１」は、第２の基板画像Ｐ２のうち、１番目に取得されたものを意味している。「欠陥グループ」は、欠陥分類部２１２で特徴量が類似する欠陥ごとに分類されたグループＥｎを意味しており、図９では例えば３種類の欠陥グループＥ１、Ｅ２、Ｅ３が検出された場合を描図している。また、「搬送ルート」は、欠陥が検出された基板画像が取得される直前に通過した処理装置、具体的には、欠陥が検出された基板画像の直前に撮像された基板画像と、当該欠陥が検出された基板画像との間に通過した処理装置の番号が記載されている。例えば図９に記載されている第２の基板画像「Ｐ２－４」を例にとると、第２の基板画像「Ｐ２－４」の直前の基板画像は第１の基板画像「Ｐ１－４」となるため、この第１の基板画像Ｐ１－４が取得された後に、第２の基板画像Ｐ２－４が取得されるまでに通過した処理装置は「４」のエッチング処理装置４であることを意味している。なお、基板画像の取得に際しては、塗布現像処理装置３を必ず通過するため、図９では、番号「３」については表記を省略している。
　欠陥原因特定部２１５では、欠陥判定部２１０で欠陥が検出されたときに、欠陥発生の原因となった処理装置の特定を行う。欠陥原因特定部２１５では、欠陥が検出された基板が第２の基板画像Ｐ２－ｎであった場合、その直前に取得された第１の基板画像Ｐ１－（ｎ－１）において欠陥が検出されたか否かを先ず判定する。そして、第２の基板画像Ｐ２－ｎから検出された欠陥が、第１の基板画像Ｐ１－（ｎ－１）から検出されなかった場合は、この欠陥は、第１の基板画像Ｐ１－（ｎ－１）が取得された後の処理で且つ第２の基板画像Ｐ２－ｎを取得する前の処理が原因であると特定する。また、第２の基板画像Ｐ２－ｎから検出された欠陥が、第１の基板画像Ｐ１－（ｎ－１）から検出された場合は、この欠陥は、第１の基板画像Ｐ１－（ｎ－１）が取得される前の処理が原因であると特定する。これにより、どの時点、即ちどの処理装置を通過したことにより欠陥が発生したかを特定することができる。
　次に、欠陥原因特定部２１５では、欠陥判定テーブルＤＴに基づいて、欠陥の原因となった処理装置の特定を行う。例えば図９のウェハ番号「Ｒ１－４」の基板画像「Ｐ２－１」と、ウェハ番号「Ｒ４－３」の基板画像「Ｐ２－４」では、同一の欠陥グループＥ１に分類され、共通してエッチング処理装置４を通過している。そのため、欠陥グループＥ１に係る欠陥は、エッチング処理装置４に起因するものであると推定することができる。そして、このような欠陥情報を蓄積したり、欠陥グループＥ１発生時にエッチング処理装置４を検査したりして、結果の原因であることが概ね確からしいことが確認された場合は、欠陥発生の原因となった処理装置をエッチング処理装置４であると特定する。
　次に、以上のように構成された基板処理システム１を用いて行われるウェハＷの処理及びウェハＷの検査方法について説明する。
　先ず、同一ロットＲｎの複数のウェハＷを収納したカセットＣが、基板処理システム１に搬送され、例えば成膜処理装置２で成膜処理が順次行われる。次いで成膜処理が終了したウェハＷは、塗布現像処理装置３のカセットステーション１０に搬入された後に、処理ステーション１１に搬送され、熱処理装置４０で温度調節された後、下部反射防止膜形成装置３１で下部反射防止膜形成が形成され、次いでアドヒージョン装置４１に搬送され、アドヒージョン処理される。なお、処理ステーション１１に搬送された際に、検査装置５６で第２の基板画像を撮像しておいてもよい。
　その後ウェハＷは、レジスト塗布装置３２でレジスト膜が形成され、次に上部反射防止膜形成装置３３で上部反射防止膜が形成される。その後、ウェハＷは周辺露光装置４２で周辺露光処理され、露光装置１２で露光処理される。次にウェハＷは、現像処理装置３０に搬送され、現像処理が行われ、処理ステーション１１での一連のフォトリソグラフィ処理が終了する。フォトリソグラフィ処理を終えたウェハＷは、検査装置５０に搬送され、撮像部１６０により第１の基板画像Ｐ１－１が取得される（第１の撮像工程）。検査装置５０で撮像を終えたウェハＷは、順次カセットＣに収容される。
　それと共に、制御装置２００の欠陥判定部２１０では、第１の基板画像Ｐ１－１に基づいて欠陥の有無が判定される。そして、例えばこの時点で欠陥有と判定され、且つ欠陥の程度が許容できないものである場合、カセットＣに収容された当該ウェハＷについてはその後の処理を中止する。欠陥が許容可能な程度である場合は、そのウェハＷについては引き続き処理が続行される。
　次いで、塗布現像処理装置３で処理を終えたウェハＷは、搬送レシピＴＲに従って次の処理を行う処理装置に搬送されて、所定の処理が行われる。そして、所定の処理が行われたウェハＷは再び塗布現像処理装置３に搬送されて一連のフォトリソグラフィ処理が行われる。塗布現像処理装置３に搬送されたウェハＷは、処理ステーション１１に搬送される際に、検査装置５６で第２の基板画像Ｐ２－１が取得される（第２の撮像工程）。
　そして、欠陥判定部２１０では、第２の基板画像Ｐ２－１に基づいて欠陥の有無が判定される。そして、例えばこの時点で欠陥有と判定された場合であって、その欠陥の程度が許容できないものである場合、当該ウェハＷについてはその後の処理を中止してカセットＣに収容される。欠陥が許容可能な程度である場合は、そのウェハＷについては引き続き処理が続行される。それと共に、欠陥原因特定部２１５では、この欠陥が第１の基板画像Ｐ１－１で検出されたものであったか否かを判定する。そして、例えば第２の基板画像Ｐ２－１から検出された欠陥が第１の基板画像Ｐ１－１で検出されたもののみであった場合、第１の基板画像Ｐ１－１の取得から第２の基板画像Ｐ２－１の取得の間の処理では、特に欠陥が発生していないものと特定する。反対に、第２の基板画像Ｐ２－１から検出された欠陥が第１の基板画像Ｐ１－１で検出されていないものを含んでいた場合、当該欠陥は、第１の基板画像Ｐ１－１の取得から第２の基板画像Ｐ２－１の取得の間の処理に起因して発生したものと特定する（欠陥原因特定工程）。またこの際、欠陥原因特定部２１５では、欠陥判定テーブルＤＴに基づいて、欠陥発生の原因となった処理装置の特定を行う。なお、欠陥判定テーブルＤＴに蓄積されている情報が十分ではない場合は、欠陥判定テーブルＤＴへの情報の蓄積を継続し、後続のウェハＷの欠陥検査において順次欠陥判定テーブルＤＴに基づく原因特定を行ってもよい。
　そして、搬送レシピＴＲに従って各種処理装置での処理を繰り返し行うと共に、塗布現像処理装置３を通過する都度、基板画像を取得して欠陥検査を繰り返し行うことで、一連のウェハ処理が終了する。
　以上の実施の形態によれば、基板処理システム１において各種の処理装置で処理後のウェハＷの表面を撮像して第１の基板画像Ｐ１を取得し、同一のウェハＷについて後続の処理を行った後にさらに第２の基板画像Ｐ２を取得する。そして、第１の基板画像Ｐ１及び第２の基板画像Ｐ２に基づいて欠陥検査を行い、欠陥がどの時点で発生したものであるかを判定するので、欠陥の原因となった工程を特定するにあたり、調査対象となる工程を絞り込むことができる。したがって、基板処理システム１の処理における欠陥原因の特定に要する時間を短縮することができる。
　また、欠陥検査の結果に基づいて欠陥判定テーブル生成部２１４で欠陥判定テーブルＤＴを生成し、欠陥判定テーブルＤＴに基づいて欠陥発生の原因となった処理装置の特定を行うことで、速やかに欠陥の原因となった処理及びそれに係る処理装置を特定することができる。
　なお、例えば基板処理システム１で処理された後のウェハＷを検査装置５０、５６で検査した結果、欠陥有りと判定されたウェハＷについては、基板処理システム１から搬出された後、リワークにより欠陥を修正して再度基板処理システム１に搬入される場合が有る。その場合、その欠陥がどの処理に起因するものであるかを特定できなければ、リワークを行っても当該欠陥が解消されないか、あるいは欠陥のない部分についてもリワークを行ってしまうこととなる。この点、本発明では、欠陥原因特定部２１５により欠陥の原因を特定することで、効率的にリワーク処理を行い、ウェハ処理の歩留まり及び生産性を向上させることができる。
　なお、以上の実施の形態では、基板処理システム１内の各装置に対して共通の制御装置２００が設けられていたが、例えば成膜処理装置２、塗布現像処理装置３、エッチング処理装置４、平坦化処理装置５、裏面洗浄装置６に個別の制御装置（図示せず）を設けると共に当該制御装置により各装置をローカル制御し、制御装置２００との間で必要な情報のやり取りのみを行うようにしてもよい。
　また、以上の実施の形態では、第１の基板画像Ｐ１及び第２の基板画像Ｐ２についてそれぞれ欠陥判定部２１０で検査を行ったが、第１の基板画像Ｐ１の取得から第２の基板画像Ｐ２の取得の間の処理で欠陥が発生したか否かを調べるという観点からは、第１の基板画像Ｐ１及び第２の基板画像Ｐ２との差分画像を用いてもよい。かかる場合、例えば図７に示すように、第１の基板画像Ｐ１及び第２の基板画像Ｐ２を保管する画像保管部２１６と、画像保管部２１６に保管された第１の基板画像Ｐ１と第２の基板画像Ｐ２との差分画像を生成する差分画像生成部２１７が設けられる。そして、検査レシピとしては、この差分画像を合成して生成された基準画像に基づいたものが用いられる。
　そして、差分画像を基準画像とすることで、欠陥判定部２１０で欠陥有りと判定された場合に、その欠陥が第１の基板画像Ｐ１の取得から第２の基板画像Ｐ２の取得の間の処理で発生したものであると判断することが可能となる。即ち、検査対象となるウェハＷの第１の基板画像Ｐ１に欠陥が存在していた場合、その欠陥は第２の基板画像にも存在することとなるが、第１の基板画像と第２の基板画像の差分画像を生成することで、差分画像からは、第１の基板画像Ｐ１に元々存在していた欠陥を除去することができる。したがって、差分画像上の欠陥は、第１の基板画像Ｐ１の取得から第２の基板画像Ｐ２の取得の間の処理に起因するものであると判断できる。
きる。
　以上の実施の形態では、ウェハＷの欠陥を検査するにあたり、処理ステーション１１で処理前のウェハＷを検査する検査装置５０と、処理ステーション１１で処理後のウェハＷを検査する検査装置５６を用いたが、検査装置５０と検査装置５６における各機器の仕様は、同一であることが好ましい。即ち、検査装置５０と検査装置５６で各機器の仕様が同一であれば、その仕様の差に起因して第１の基板画像Ｐ１と第２の基板画像Ｐ２との間に差が生じてしまうことを避けることができる。その結果、より正確な欠陥検査を行うことができる。
　また、以上の実施の形態では、撮像部１６０を塗布現像処理装置３にのみ設けていたが、撮像部１６０の設置場所や設置数は本実施の形態の内容に限定されるものではなく、任意に設定できる。即ち、例えば図１０に示すように、検査装置５０、５６と同一の構成を有する検査装置２２０を塗布現像処理装置３の外部にも設け、各検査装置２２０においても適宜基板画像を取得するようにしてもよい。例えば撮像部１６０が塗布現像処理装置３にのみ設置されている場合、図９の欠陥判定テーブルＤＴに示すように、塗布現像処理装置３から搬出され、再度塗布現像処理装置３に搬入されるまで複数の処理装置を通るので、欠陥判定テーブルＤＴに基づいて特定の処理装置が欠陥原因であると断定できるようになるまでは、欠陥情報を蓄積する必要がある。具体的には、例えば図９の欠陥判定テーブルＤＴのウェハ番号Ｒ１－４の場合のように、「搬送ルート」に記載される処理装置の数が多いと、欠陥判定テーブルＤＴにより欠陥を特定するために必要となる欠陥の情報は多くなる。その一方で、撮像部１６０の設置数を増やし、例えば１の処理装置で処理を行うごとに基板画像を取得し、基板画像に基づく欠陥検査を行うようにすれば、欠陥が検出された基板画像の直前に行われた処理が、当該欠陥の原因であると直ちに判定できるようになる。
　以上の実施の形態では、基板処理システム１に、成膜処理装置２、塗布現像処理装置３、エッチング処理装置４、平坦化処理装置５、裏面洗浄装置６が１つずつ設けられていたが、例えば実際にクリーンルーム内に設置される基板処理システム１においては、例えば図１１に示すように、各処理装置２、３、４、５、６が複数台設けられ、並列的に処理が行われる場合もある。なお、図１１では、各処理装置２、３、４、５、６がそれぞれ３つずつ設けられ、３つの各処理装置をそれぞれモジュールＡ、Ｂ、Ｃとして区別した状態を描図している。かかる場合、欠陥の原因を解消するには、欠陥の原因となった処理装置が各処理装置２、３、４、５、６のいずれかであるかを特定した後に、さらに３つのモジュールＡ、Ｂ、Ｃのいずれかであるかを特定する必要がある。
　そこで、各処理装置に例えば複数のモジュールＡ、Ｂ、Ｃが設けられている場合は、例えば図１２に示すように、各ウェハＷが、搬送された各処理装置のモジュールＡ、Ｂ、Ｃのうちどのモジュールにより処理が行われたかを搬送レシピＴＲに記憶しておく。なお、図１２では、例えば成膜処理装置２のモジュールＡを「２Ａ」と、成膜処理装置２のモジュールＢを「２Ｂ」といったように、処理装置の番号とモジュールの番号を組み合わせて、どの処理装置のどのモジュールで処理されたかを表記している。
　そして、上述の場合と同様に、ウェハ番号「Ｒ１－４」の基板画像「Ｐ２－１」と、ウェハ番号「Ｒ４－３」の基板画像「Ｐ２－４」から同一の欠陥グループＥ１に分類される欠陥が検出され、且つ共通してエッチング処理装置４を通過しているとする。かかる場合、欠陥グループＥ１に係る欠陥は、欠陥判定テーブルＤＴに基づいて、欠陥原因特定部２１５によりエッチング処理装置４に起因するものであると推定される。そして、欠陥原因特定部２１５では、さらに図１２の搬送レシピＴＲを参照する。そうすると、第２の基板画像Ｐ２－１は、図１２に斜線で示す、２回目に塗布現像処理装置３Ｂに搬送された際に取得されたもの（１回目の塗布現像処理装置３Ｃでは、上述のように第１の基板画像Ｐ１－１が取得される）であるため、第１の基板画像Ｐ１－１と第２の基板画像Ｐ２－１との間に行われたエッチング処理は、エッチング処理装置４のモジュールＡによるものであることが分かる。そのため、欠陥原因特定部２１５では、これらの情報から、エッチング処理装置４のうち、モジュールＡが欠陥の原因となったモジュールであると特定することができる。
　なお、欠陥の原因となったモジュールの特定方法は、上記の方法に限られるものではなく、当業者であれば、搬送レシピＴＲ及び欠陥判定テーブルＤＴの情報に基づいて、様々なモジュールの特定方法に想到し得る。一例として、欠陥判定テーブル生成部２１４により欠陥判定テーブルＤＴを生成する際に、搬送レシピＴＲから各モジュールＡ、Ｂ、Ｃについての情報も取得することで、図９に示す欠陥判定テーブルＤＴに、さらにモジュールの情報を追加した欠陥判定テーブルＤＴを、図１３に示すように生成することが考えられる。そして、例えば図１３に示すウェハ番号「Ｒ１－１５」と、ウェハ番号「Ｒ２－６」にかかる基板画像からは、共に欠陥グループＥ２に分類される欠陥が検出されており、両ウェハは共に平坦化処理装置５及び裏面洗浄装置６を通っているものの、裏面洗浄装置６については、番号「Ｒ１－１５」のウェハＷはモジュールＣを、番号「Ｒ２－６」のウェハＷはモジュールＢを通過しており、異なるモジュールにより処理されていることが分かる。その一方で、平坦化処理装置５については、共にモジュールＢを通過している。そのため、欠陥原因特定部２１５では、図１３に示す欠陥判定テーブルに基づいて、両ウェハＷにおいて共通して通過している平坦化処理装置５のモジュールＢが欠陥の原因となったモジュールであると特定することができる。
　なお、以上の実施の形態では、第１の基板画像と第２の基板画像をそれぞれ異なる検査装置５０、５６で取得したが、第１の基板画像と第２の基板画像は必ずしも異なる検査装置で取得する必要はなく、同じ検査装置で取得するようにしてもよい。ただし、ウェハＷの搬送ルートの干渉や、スループットの観点からは、処理ステーション１１で処理される前のウェハＷと、処理後のウェハＷは別箇独立した検査装置で撮像することが好ましい。
　以上、添付図面を参照しながら本発明の好適な実施の形態について説明したが、本発明はかかる例に限定されない。当業者であれば、請求の範囲に記載された思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。本発明はこの例に限らず種々の態様を採りうるものである。本発明は、基板がウェハ以外のＦＰＤ（フラットパネルディスプレイ）、フォトマスク用のマスクレチクルなどの他の基板である場合にも適用できる。
　　１　　基板処理システム
　　２　　成膜処理装置
　　３　　塗布現像処理装置
　　４　　エッチング処理装置
　　５　　平坦化処理装置
　　６　　裏面洗浄装置
　　３０　現像処理装置
　　３１　下部反射防止膜形成装置
　　３２　レジスト塗布装置
　　３３　上部反射防止膜形成装置
　　４０　熱処理装置
　　４１　アドヒージョン装置
　　４２　周辺露光検査装置
　　７０　ウェハ搬送装置
　　１１０　処理容器
　　１５０　撮像部
　　２００　制御装置
　　２１０　欠陥判定部
　　２１１　欠陥情報記憶部
　　２１２　欠陥分類部
　　２１３　搬送順路記憶部
　　２１４　欠陥判定テーブル生成部
　　２１５　欠陥原因特定部
　　Ｗ　　ウェハ
　　ＴＲ　搬送レシピ
　　ＤＴ　欠陥判定テーブル

Claims (7)

  1. 複数種の異なる処理装置で所定の搬送順路に沿って繰り返し処理される基板を検査する基板の検査方法であって、
    前記複数種の異なる処理装置のうちのいずれか１の処理装置で処理された基板の表面を撮像して第１の基板画像を取得する第１の撮像工程と、
    前記第１の基板画像の撮像対象となった基板であって、且つ前記１の処理装置での処理後に当該１の処理装置とは別の処理装置でさらに処理された当該基板の表面を撮像して第２の基板画像を取得する第２の撮像工程と、
    前記第１の基板画像及び前記第２の基板画像に基づいて欠陥検査を行って、基板の欠陥の有無を判定する欠陥判定工程と、
    前記第２の基板画像から検出された欠陥が、前記第１の基板画像から検出されなかった場合には、当該欠陥は前記第１の基板画像を取得した後の処理で且つ前記第２の基板画像を取得する前の処理が原因であると特定し、
    前記第２の基板画像から検出された欠陥が、前記第１の基板画像からも検出された場合には、当該欠陥は前記第１の基板画像を取得する前の処理が原因であると特定する欠陥原因特定工程と、
    を有する。
  2. 請求項１に記載の基板の検査方法において、
    前記処理装置で繰り返し処理される際の前記複数種の異なる処理装置間での基板の搬送順路を搬送順路記憶部に記憶し、
    前記欠陥判定工程及び前記欠陥原因特定工程で検出された欠陥の情報を欠陥情報記憶部に記憶し、
    前記欠陥情報記憶部に記憶された欠陥を複数の種類に分類し、
    前記搬送順路記憶部に記憶された基板の搬送順路と、前記分類された欠陥の種類とを対応づけた欠陥判定テーブルを生成し、
    その後の欠陥判定工程において欠陥が検出されたときは、前記欠陥原因特定工程において、前記前記欠陥判定テーブルに基づいて欠陥発生の原因となった処理装置を特定する。
  3. 請求項２に記載の基板の検査方法において、
    前記欠陥判定工程は、繰り返しの処理毎に同一の基板に対して行われ、
    前記欠陥情報記憶部には、同一の基板に対して繰り返し行われる前記欠陥判定工程で検出された欠陥の情報が記憶される。
  4. 複数種の異なる処理装置で所定の搬送順路に沿って繰り返し処理される基板を検査する基板の検査方法を、基板処理システムによって実行させるように、当該基板処理システムを制御する制御部のコンピュータ上で動作するプログラムを格納した読み取り可能なコンピュータ記憶媒体であって、
    前記基板の検査方法は、
    前記複数種の異なる処理装置のうちのいずれか１の処理装置で処理された基板の表面を撮像して第１の基板画像を取得する第１の撮像工程と、
    前記第１の基板画像の撮像対象となった基板であって、且つ前記１の処理装置での処理後に当該１の処理装置とは別の処理装置でさらに処理された当該基板の表面を撮像して第２の基板画像を取得する第２の撮像工程と、
    前記第１の基板画像及び前記第２の基板画像に基づいて欠陥検査を行って、基板の欠陥の有無を判定する欠陥判定工程と、
    前記第２の基板画像から検出された欠陥が、前記第１の基板画像から検出されなかった場合には、当該欠陥は前記第１の基板画像を取得した後の処理で且つ前記第２の基板画像を取得する前の処理が原因であると特定し、
    前記第２の基板画像から検出された欠陥が、前記第１の基板画像からも検出された場合には、当該欠陥は前記第１の基板画像を取得する前の処理が原因であると特定する欠陥原因特定工程と、
    を有する。
  5. 複数種の異なる処理装置で所定の搬送順路に沿って繰り返し処理される基板を検査する基板検査装置であって、
    前記処理装置で処理された基板の表面を撮像して第１の基板画像を取得する第１の撮像装置と、
    前記第１の基板画像の撮像対象となった基板であって、且つ前記処理装置での処理後に当該処理装置とは別の処理装置でさらに処理された当該基板の表面を撮像して第２の基板画像を取得する第２の撮像装置と、
    前記第１の基板画像及び前記第２の基板画像に基づいて基板の欠陥検査を行い、基板の欠陥の有無を判定する欠陥判定部と、
    前記第２の基板画像から検出された欠陥が、前記第１の基板画像から検出されなかった場合には、当該欠陥は前記第１の基板画像を取得した後の処理が原因であると特定し、
    前記第２の基板画像から検出された欠陥が、前記第１の基板画像から検出された場合には、当該欠陥は前記第１の基板画像を取得する前の処理が原因であると特定する、欠陥原因特定部と、
    を有する。
  6. 請求項５に記載の基板検査装置において、
    前記処理装置で繰り返し処理される際の基板の搬送順路を記憶する搬送順路記憶部と、
    前記欠陥判定部で検出された欠陥の情報を記憶する欠陥情報記憶部と、
    前記欠陥情報記憶部に記憶された欠陥を複数の種類に分類する欠陥分類部と、
    前記搬送順路記憶部に記憶された基板の搬送順路と、前記分類された欠陥の種類とを対応づけた欠陥判定テーブルを生成する欠陥判定テーブル生成部と、をさらに有し、
    前記欠陥原因特定部は、欠陥判定部において欠陥が検出されたときに、前記前記欠陥判定テーブルに基づいて欠陥発生の原因となった処理装置を特定する。
  7. 請求項６に記載の基板検査装置において、
    前記欠陥判定部での欠陥の有無の判定は、繰り返しの処理毎に同一の基板に対して行われ、
    前記欠陥情報記憶部には、同一の基板に対して繰り返し行われる前記欠陥判定部での欠陥の判定により検出された欠陥の情報が記憶される。
PCT/JP2016/064250 2015-06-08 2016-05-13 基板の検査方法、コンピュータ記憶媒体及び基板検査装置 Ceased WO2016199539A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020177035063A KR102631174B1 (ko) 2015-06-08 2016-05-13 기판의 검사 방법, 컴퓨터 기억 매체 및 기판 검사 장치
US15/577,354 US10539514B2 (en) 2015-06-08 2016-05-13 Substrate inspection method, computer storage medium and substrate inspection apparatus
CN201680033546.4A CN107636450B (zh) 2015-06-08 2016-05-13 基板的检查方法、计算机存储介质以及基板检查装置
SG11201710110TA SG11201710110TA (en) 2015-06-08 2016-05-13 Substrate inspection method, computer storage medium and substrate inspection apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015115941A JP6329923B2 (ja) 2015-06-08 2015-06-08 基板の検査方法、コンピュータ記憶媒体及び基板検査装置
JP2015-115941 2015-06-08

Publications (1)

Publication Number Publication Date
WO2016199539A1 true WO2016199539A1 (ja) 2016-12-15

Family

ID=57504829

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/064250 Ceased WO2016199539A1 (ja) 2015-06-08 2016-05-13 基板の検査方法、コンピュータ記憶媒体及び基板検査装置

Country Status (7)

Country Link
US (1) US10539514B2 (ja)
JP (1) JP6329923B2 (ja)
KR (1) KR102631174B1 (ja)
CN (1) CN107636450B (ja)
SG (1) SG11201710110TA (ja)
TW (1) TWI647772B (ja)
WO (1) WO2016199539A1 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6986916B2 (ja) * 2017-10-04 2021-12-22 新東エスプレシジョン株式会社 検査装置及び検査方法
US12032013B2 (en) * 2017-12-27 2024-07-09 Jusung Engineering Co., Ltd. Substrate inspection device and substrate inspection method
US11669955B2 (en) * 2018-06-21 2023-06-06 Tokyo Electron Limited Substrate defect inspection method, storage medium, and substrate defect inspection apparatus
JP7153987B2 (ja) * 2018-06-29 2022-10-17 ダイハツ工業株式会社 塗装欠陥の評価方法
JP7308337B2 (ja) * 2018-08-17 2023-07-13 東京エレクトロン株式会社 異常判定方法及び基板処理システム
CN109273385A (zh) * 2018-09-13 2019-01-25 德淮半导体有限公司 基于机械臂的晶圆缺陷检测方法、机械臂、半导体设备
JP7090005B2 (ja) * 2018-10-05 2022-06-23 東京エレクトロン株式会社 基板処理装置及び検査方法
JP7153521B2 (ja) * 2018-10-05 2022-10-14 東京エレクトロン株式会社 基板処理装置及び検査方法
JP7181068B2 (ja) 2018-11-30 2022-11-30 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置
CN111650813B (zh) * 2019-03-04 2024-04-16 东京毅力科创株式会社 基板处理装置、基板检查装置及方法、以及记录介质
JP2020150155A (ja) * 2019-03-14 2020-09-17 株式会社荏原製作所 基板を研磨するための研磨装置を制御するための制御システム、および研磨方法
TWI848121B (zh) * 2019-06-10 2024-07-11 日商東京威力科創股份有限公司 基板處理裝置、基板檢查方法及記錄媒體
JP7172919B2 (ja) * 2019-09-04 2022-11-16 トヨタ自動車株式会社 工程管理システム及び工程管理方法
CN110945563A (zh) 2019-11-08 2020-03-31 长江存储科技有限责任公司 用于提高产出率的自动评估方法及其评估系统
KR102342827B1 (ko) * 2019-11-18 2021-12-24 그린정보통신(주) 반도체 포토리소그래피 공정의 웨이퍼 결함 검출 시스템
KR20210116271A (ko) * 2020-03-17 2021-09-27 도쿄엘렉트론가부시키가이샤 막 두께 측정 시스템 및 막 두께 측정 방법
TWI770785B (zh) * 2021-01-22 2022-07-11 南亞科技股份有限公司 半導體製造系統、測量裝置及半導體製造方法
JP7648304B2 (ja) * 2021-05-11 2025-03-18 東京エレクトロン株式会社 基板検査方法及び基板検査装置
JP2022189284A (ja) * 2021-06-11 2022-12-22 東京エレクトロン株式会社 基板検査装置、基板検査方法及び記憶媒体
JP7645139B2 (ja) * 2021-06-22 2025-03-13 東京エレクトロン株式会社 検査方法及び検査システム
JP7854299B2 (ja) * 2022-01-05 2026-05-01 東京エレクトロン株式会社 基板分析システム、基板分析方法及び記憶媒体
KR102884864B1 (ko) * 2025-02-21 2025-11-12 (주)청명 비전 부품 검사 장비

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000200356A (ja) * 1999-01-08 2000-07-18 Hitachi Ltd 欠陥分類方法およびその装置
JP2004165395A (ja) * 2002-11-13 2004-06-10 Hitachi High-Technologies Corp 検査データ解析プログラムと検査方法
JP2008164336A (ja) * 2006-12-27 2008-07-17 Olympus Corp 欠陥検査システムおよび方法
JP2014195122A (ja) * 2014-06-17 2014-10-09 Tokyo Electron Ltd 基板処理装置、異常処理部判定方法、プログラム及びコンピュータ記憶媒体

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5085517A (en) * 1989-10-31 1992-02-04 Chadwick Curt H Automatic high speed optical inspection system
JPH10214866A (ja) * 1997-01-28 1998-08-11 Hitachi Ltd 不良解析方法および装置
JPH11237226A (ja) * 1997-11-28 1999-08-31 Hitachi Ltd 欠陥検査装置
WO1999050651A1 (fr) * 1998-03-27 1999-10-07 Hitachi, Ltd. Dispositif de verification de motifs
JP3524819B2 (ja) * 1999-07-07 2004-05-10 株式会社日立製作所 画像比較によるパターン検査方法およびその装置
US7109483B2 (en) * 2000-11-17 2006-09-19 Ebara Corporation Method for inspecting substrate, substrate inspecting system and electron beam apparatus
JP4154156B2 (ja) * 2002-02-08 2008-09-24 ソニーマニュファクチュアリングシステムズ株式会社 欠陥分類検査装置
JP4842513B2 (ja) * 2002-03-12 2011-12-21 オリンパス株式会社 半導体製造方法及びその装置
JP4059429B2 (ja) * 2002-08-29 2008-03-12 大日本スクリーン製造株式会社 分類装置、歩留管理システム、分類方法、基板製造方法およびプログラム
JP2004226717A (ja) * 2003-01-23 2004-08-12 Renesas Technology Corp マスクの製造方法および半導体集積回路装置の製造方法
JP4230838B2 (ja) * 2003-06-27 2009-02-25 株式会社日立ハイテクノロジーズ 欠陥検査装置における検査レシピ設定方法および欠陥検査方法
US7048602B2 (en) * 2003-08-25 2006-05-23 Eastman Kodak Company Correcting potential defects in an OLED device
JP2006214820A (ja) * 2005-02-02 2006-08-17 Yamaha Motor Co Ltd 基板検査装置および基板検査方法
JP2007194262A (ja) * 2006-01-17 2007-08-02 Olympus Corp 欠陥判定システムおよび基板処理システム
JP4728144B2 (ja) * 2006-02-28 2011-07-20 株式会社日立ハイテクノロジーズ 回路パターンの検査装置
NL2003678A (en) * 2008-12-17 2010-06-21 Asml Holding Nv Euv mask inspection system.
JP2010165876A (ja) * 2009-01-15 2010-07-29 Olympus Corp 欠陥関連付け装置、基板検査システム、および欠陥関連付け方法
JP4716148B1 (ja) * 2010-03-30 2011-07-06 レーザーテック株式会社 検査装置並びに欠陥分類方法及び欠陥検出方法
JP5566265B2 (ja) * 2010-11-09 2014-08-06 東京エレクトロン株式会社 基板処理装置、プログラム、コンピュータ記憶媒体及び基板の搬送方法
JP5608575B2 (ja) * 2011-01-19 2014-10-15 株式会社日立ハイテクノロジーズ 画像分類方法および画像分類装置
US8965102B2 (en) * 2012-11-09 2015-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for defect analysis of a substrate
US9466463B1 (en) * 2012-11-20 2016-10-11 Multibeam Corporation Charged particle beam substrate inspection using both vector and raster scanning
CN103604812A (zh) * 2013-10-23 2014-02-26 上海华力微电子有限公司 一种晶片宏观缺陷多点定位方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000200356A (ja) * 1999-01-08 2000-07-18 Hitachi Ltd 欠陥分類方法およびその装置
JP2004165395A (ja) * 2002-11-13 2004-06-10 Hitachi High-Technologies Corp 検査データ解析プログラムと検査方法
JP2008164336A (ja) * 2006-12-27 2008-07-17 Olympus Corp 欠陥検査システムおよび方法
JP2014195122A (ja) * 2014-06-17 2014-10-09 Tokyo Electron Ltd 基板処理装置、異常処理部判定方法、プログラム及びコンピュータ記憶媒体

Also Published As

Publication number Publication date
US20180156739A1 (en) 2018-06-07
CN107636450B (zh) 2020-09-08
JP6329923B2 (ja) 2018-05-23
TWI647772B (zh) 2019-01-11
KR102631174B1 (ko) 2024-01-31
US10539514B2 (en) 2020-01-21
JP2017003358A (ja) 2017-01-05
TW201724305A (zh) 2017-07-01
CN107636450A (zh) 2018-01-26
KR20180015652A (ko) 2018-02-13
SG11201710110TA (en) 2018-01-30

Similar Documents

Publication Publication Date Title
JP6329923B2 (ja) 基板の検査方法、コンピュータ記憶媒体及び基板検査装置
US11513081B2 (en) Substrate inspection method, substrate treatment system, and computer storage medium
JP5566265B2 (ja) 基板処理装置、プログラム、コンピュータ記憶媒体及び基板の搬送方法
JP5409677B2 (ja) 画像作成方法、基板検査方法、その画像作成方法又はその基板検査方法を実行させるためのプログラムを記録した記録媒体及び基板検査装置
US20200111694A1 (en) Substrate warehouse, substrate processing system, and substrate inspection method
WO2014091928A1 (ja) 基板の欠陥検査方法、基板の欠陥検査装置及びコンピュータ記憶媒体
JP6209546B2 (ja) 基板処理システム、欠陥検査方法、プログラム及びコンピュータ記憶媒体
JP5459279B2 (ja) 基板処理装置、基板処理方法及び記憶媒体
JP5837649B2 (ja) 基板処理装置、異常処理部判定方法、プログラム及びコンピュータ記憶媒体
JP6524185B2 (ja) 基板処理システム
JP2013098476A (ja) 基板処理システム、基板搬送方法、プログラム及びコンピュータ記憶媒体
JP6423064B2 (ja) 基板処理システム
KR20230095989A (ko) 휨양 추정 장치 및 휨양 추정 방법
JP2017092306A (ja) 基板処理装置および基板処理方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16807246

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15577354

Country of ref document: US

ENP Entry into the national phase

Ref document number: 20177035063

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 11201710110T

Country of ref document: SG

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16807246

Country of ref document: EP

Kind code of ref document: A1