WO2016188867A1 - Verfahren zur herstellung von optoelektronischen halbleiterbauteilen und optoelektronisches halbleiterbauteil - Google Patents

Verfahren zur herstellung von optoelektronischen halbleiterbauteilen und optoelektronisches halbleiterbauteil Download PDF

Info

Publication number
WO2016188867A1
WO2016188867A1 PCT/EP2016/061317 EP2016061317W WO2016188867A1 WO 2016188867 A1 WO2016188867 A1 WO 2016188867A1 EP 2016061317 W EP2016061317 W EP 2016061317W WO 2016188867 A1 WO2016188867 A1 WO 2016188867A1
Authority
WO
WIPO (PCT)
Prior art keywords
carrier
holes
semiconductor chip
layer
core material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/EP2016/061317
Other languages
English (en)
French (fr)
Inventor
Thomas Schwarz
Andreas Biebersdorf
Dirk Becker
Bernd Barchmann
Björn HOXHOLD
Philipp SCHLOSSER
Andreas Waldschik
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to JP2017558021A priority Critical patent/JP2018521499A/ja
Priority to US15/577,045 priority patent/US10205071B2/en
Publication of WO2016188867A1 publication Critical patent/WO2016188867A1/de
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/855—Optical field-shaping means, e.g. lenses
    • H10H20/856—Reflecting means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/8506—Containers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/858—Means for heat extraction or cooling
    • H10H20/8585—Means for heat extraction or cooling being an interconnection
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/036—Manufacture or treatment of packages
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/036—Manufacture or treatment of packages
    • H10H20/0365—Manufacture or treatment of packages of means for heat extraction or cooling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5434—Dispositions of bond wires the connected ends being on auxiliary connecting means on bond pads, e.g. on other bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/753—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between laterally-adjacent chips

Definitions

  • the invention relates to a method for producing optoelectronic semiconductor components. Beyond that
  • the method is set up for the production of optoelectronic semiconductor components.
  • the semiconductor components are preferably light emitting diodes.
  • the semiconductor components are preferably light emitting diodes.
  • Semiconductor devices configured to emit visible light during operation.
  • a carrier is provided.
  • the carrier has a carrier underside and a carrier top side opposite thereto.
  • the underside of the carrier and the upper side of the carrier are the main sides of the carrier. Preferred are the
  • Carrier base and the carrier top at least
  • the carrier has a metallic core material.
  • the core material is therefore a metal or a metal alloy.
  • Mechanical stability of the carrier is preferably achieved predominantly or solely by the core material.
  • a thickness of the core material is, for example, at least 50 ym or 100 ym and / or at most 1 mm or 0.5 mm or 0.3 mm. Preferably, the thickness is about 0.2 mm.
  • the metal layer is set up to reflect the radiation generated during operation of the optoelectronic semiconductor device.
  • the metal layer is preferably a silver layer, in particular of
  • Silver layer applied to a side facing away from the core material, a dielectric mirror.
  • the dielectric mirror is located directly on the
  • the dielectric mirror has at least two or at least four or at least six and / or at most 20 or 14 alternating layers with different refractive indices.
  • the dielectric mirror may be a so-called Bragg mirror. Also the dielectric
  • the method comprises the step of forming at least two holes through the carrier.
  • the holes range from the
  • holes are meant that, seen in plan view approximately on the carrier top, the holes are surrounded around by a material of the carrier, in particular the core material. In other words, the holes, seen in plan view, lie within the carrier top side and not directly at the edge thereof.
  • the method has the step of producing a ceramic layer at least on the carrier underside. Likewise, the ceramic layer
  • Ceramic layer is, for example, at most 150 ym or 75 ym or 50 ym or 30 ym and / or at least 1 ym or 5 ym.
  • the ceramic layer is preferably a continuous, uninterrupted layer. Specifically, electrical insulation from the core material is provided by the ceramic layer if another component is applied to the ceramic layer.
  • the ceramic is then, for example, an oxide or a nitride of the metal that constitutes the core material
  • metallic contact layers are applied to at least partial regions of the
  • the metallic contact layer in particular on the carrier base and in the
  • the metallic contact layers on the underside of the carrier are for external electrical contacting of the optoelectronic
  • the semiconductor device can then be mechanically and electrically contacted via the electrical contact layers on the underside of the carrier, for example by soldering or by an electrically conductive bonding.
  • the finished optoelectronic semiconductor component is a surface-mountable component, which is also referred to as an SMD component.
  • Carrier top emitting at least one radiation
  • Semiconductor chips are electrically connected to the contact layers.
  • the method comprises at least the following steps, preferably in the
  • the ceramic layer comprising as a constituent the ceramic material
  • Component shapes having a volume emitter as the radiation source rely on the semiconductor chips to be mounted on a reflector having a high reflectivity for the generated radiation for high efficiency.
  • an SMD design is desirable because appropriate designs are easy and flexible to handle. The method described here makes it possible to use supports which, owing to the metal layer and the dielectric layer, can be used
  • the core material is aluminum or an aluminum alloy.
  • the ceramic layer is then formed of aluminum nitride or, preferably, aluminum oxide. The thickness of the
  • Ceramic layer is in particular at most 30 ym.
  • the dielectric mirror comprises alternating layers of silicon dioxide and of titanium dioxide. In order to achieve a high reflectivity even at different angles of incidence of radiation on the dielectric mirror and a high
  • Such a dielectric mirror is also called a chirped mirror.
  • the carrier has a peripheral edge region, which, in plan view of the
  • Carrier top seen around the semiconductor chip all around and forms a closed path around the semiconductor chip around.
  • a mean width of the edge region, seen in plan view, is for example at least 5% or 10% and / or at most 60% or 45% or 30% or 20% of a mean edge length of the semiconductor chip.
  • the carrier, as seen in plan view then has similar dimensions as the semiconductor chip itself.
  • One Diameter of the holes is preferably at most 40% or 55% of the average width of the edge region.
  • the trench runs around the underside of the carrier, seen in plan view, preferably all around.
  • the trench is located all around at one edge of the carrier.
  • a thickness of the carrier is reduced by the trench at the edge.
  • the thickness of the carrier at the peripheral edge is at least 15% or 25% and / or at most 70% or 50% or 40% of an original thickness of the
  • the holes are in the region of the trench.
  • the holes penetrate the carrier in an area already thinned by the trench.
  • the trench has a greater width than the holes.
  • the width of the trench exceeds the diameter of the holes by at least a factor of 1.5 or 2.
  • the trench has a greater width in the region of the holes than in FIG.
  • the holes are then outside the trench, if a trench is present.
  • the circumferential trench preferably has a constant, constant width.
  • step D also formed in the holes and close at the top of the carrier holes. The contact layers are then at the
  • Carrier top prefers only inside the holes and closes flush with remaining areas of the
  • connection areas, in particular for bonding wires in step E) are formed.
  • the semiconductor chip via the bonding wires is electrically connected to the closures of
  • Produced contact layers which preferably extend to the approximately designed as a bonding pads electrical contact areas.
  • a proportion of an area of the electrical contact areas and the electrical contact layers on the carrier top side, seen in plan view, is preferably at most 10% or 2% or 0.3% of a total area of the carrier top.
  • the semiconductor chip is fastened to the carrier top side with a transparent and / or electrically insulating adhesive. This forms the Glue no optical barrier between the semiconductor chip and the metal layer and the dielectric mirror.
  • the adhesive extends over the entire area between the semiconductor chip and the carrier.
  • the adhesive it is possible for the adhesive to be attached in a punctiform manner, for example at corner regions of the semiconductor chip.
  • the substrate is a sapphire substrate.
  • Semiconductor chip to a semiconductor layer sequence, which is set up in operation for generating the radiation. It is possible that the semiconductor layer sequence has grown epitaxially on the substrate.
  • the semiconductor layer sequence is preferably based on a III-V compound semiconductor material.
  • the semiconductor material is, for example, a nitride compound semiconductor material such as Al n In] __ n _ m Ga m N or a phosphide compound semiconductor material such as Al n In] __ n _ m Ga m P or an arsenide compound semiconductor material such as Al n In ] __ n _ m Ga m As, where each 0 ⁇ n ⁇ 1, 0 ⁇ m ⁇ 1 and n + m ⁇ 1.
  • the semiconductor layer sequence may have dopants and additional constituents.
  • the adhesive extends starting from the carrier and the carrier top side as far as a side of the semiconductor chip facing away from the carrier. Thus, locally, a height of the adhesive is then approximately equal to a thickness of the semiconductor chip.
  • the adhesive forms a ramp for electrical connection means.
  • Connecting means is an electrical connection between the electrical contact surfaces of the semiconductor chip and the
  • the electrical connection means is preferably layered in this case, for example, similar to a conductor track.
  • Layered may mean that a thickness of the electrical connection means is at most 20% or 10% or 5% of a mean width of the bonding agent.
  • step D) a metallic growth layer is applied over the entire surface of the ceramic layer on the underside of the support and in the holes.
  • the growth layer is set up to have the
  • the growth layer is produced by sputtering or vapor deposition.
  • the growth layer is locally covered with a protective layer at least on the underside of the carrier.
  • the protective layer may be a photoresist. Through the protective layer is
  • Protective layer uncovered areas of the growth layer are generated. This means that on the protective layer then no or no significant amount of material of the contact layers is deposited.
  • step C the metal layer and the dielectric mirror are removed only in the region of the holes.
  • Carrier top then completely formed by the metal layer and the dielectric mirror.
  • Carrier underside before step D) formed by the metallic core material That is, the core material is then free of the metal layer and the dielectric mirror on the underside of the carrier. This makes it possible that the ceramic layer is produced from the core material.
  • a carrier composite in which a plurality of carriers for the
  • step E the carrier composite is singulated to the carriers. As a result, between adjacent carriers are preferred
  • Separation areas available. In the separation areas can be singulated, for example, by sawing or
  • the trenches which circulate the carriers are present in the separation areas.
  • a plurality of the radiation-emitting elements are located on the upper side of the carrier
  • the semiconductor chips can be electrically driven individually, so that in the carrier then for each of the semiconductor chips at least a separate hole and a separate via are formed. It is the same
  • an optoelectronic semiconductor device is specified.
  • the semiconductor device is manufactured by a method as recited in connection with one or more of the above-mentioned embodiments.
  • the radiation is preferably in the near ultraviolet, visible or near-infrared
  • the at least one semiconductor chip on the carrier top side is electrically connected to the metallic contact layers on the electrical connection means, for example bonding wires, and via the holes in the carrier
  • the semiconductor device is preferably a surface-mountable semiconductor device.
  • FIG. 1 shows an exemplary embodiment of an optoelectronic semiconductor component described here
  • Figure 2 is schematic sectional views of
  • Figures 3 to 6 are schematic sectional views of
  • Figure 1 is an embodiment of a
  • FIG. 1A is a plan view and FIG. 1C is a bottom view.
  • FIG. 1B is a sectional view taken along the dashed-dotted line in FIGS. 1A and 1C.
  • the semiconductor device 1 comprises a carrier 2.
  • the carrier 2 is formed from a core material 24, for example, aluminum, copper, an aluminum alloy or a
  • a metal layer 25 which is formed as a metallic mirror layer.
  • the Metal layer 25 is preferably a silver layer.
  • a Bragg mirror 26 Located on the metal layer 25 is a Bragg mirror 26.
  • the Bragg mirror 26 comprises alternating layers of silicon dioxide and of titanium dioxide.
  • the carrier 2 itself is in particular electrically connected to a carrier underside 21
  • Ceramic layer 4 Through the ceramic layer 4 are two metallic contact layers 91, 92 or at least one of the contact layers 91, 92 of the core material 24th
  • the electrical contact layers 91, 92 extend from the carrier base 21 through the holes 3 to the
  • Semiconductor component 1 externally electrically contactable and mechanically fastened.
  • the LED chip 5 has a substrate 51, on which a semiconductor layer sequence 55 is grown.
  • the substrate 51 is a sapphire substrate and the semiconductor layer sequence 55 is based on AlInGaN.
  • Semiconductor layer sequence 55 comprises at least one active layer for generating light, in particular for generating blue light.
  • On the semiconductor layer sequence 55 are two electrical contact surfaces 56, over which the
  • Semiconductor chip 5 is electrically connected. There are the contact surfaces 56 are connected to the contact layers 91, 92 at the holes 3 via electrical connection means 6 in the form of bonding wires. On the carrier 2, the semiconductor chip 5 is fixed by an adhesive 7.
  • the substrate 51 of the semiconductor chip 5 is a substrate 51 of the semiconductor chip 5
  • the carrier 2 which is in optical communication with the semiconductor chip 5, must have a high reflectivity. This is achieved by the metal layer 25 in combination with the dielectric mirror 26. Furthermore, the adhesive 7 is preferably transparent to the radiation generated by the semiconductor chip 5. Seen in plan view, the carrier 2 rotates with a
  • the edge region 27 has an average width B that is significantly smaller than an average length of edges of the semiconductor chip 5. In this way, a component 1 can be achieved which is approximately limited in plan view to a size of the semiconductor chip 5.
  • a trench 28 is formed all around the underside of the support 21, see also FIG. 1B. Through the trench 28, an edge of the carrier 2 is thinned. In the area of the holes 3, the trench 28 has a broadening, so that the holes 3 are completely within the trench 28.
  • a potting body 8 is applied to the carrier 2 and the semiconductor chip 5, which preferably also in all other embodiments is present.
  • the potting body 8 is produced for example by means of injection molding or transfer molding.
  • the potting body 8 is in direct contact with the electrical connection means 6 and the semiconductor chip 5 and the carrier top 22.
  • the potting body 8 is limited to the carrier top 22, so that the carrier base 21 and / or the holes 3 and the trench 28 free from a material of the potting body 8 are.
  • the potting body 8 may be formed of a transparent, transparent material. It is also possible that the potting 8, a scattering agent, such as in the form of scattering particles, or a phosphor or a
  • the potting body 8 can also be constructed in multiple layers and have different areas with different optical properties, so that approximately clear
  • Semiconductor chip 5 side facing away from the contact layers 91, 92 preferably a layer of a compound metal 94th
  • FIG. 2 illustrates method steps for producing an optoelectronic semiconductor component 1.
  • the carrier 2 is provided.
  • the carrier 2 is provided.
  • FIG. 2B shows that for structuring the
  • a photoresist 12 can optionally also be applied over the entire surface of the carrier top 22.
  • the trenches 28 are made by an isotropic, wet-chemical process. As a result, undercuts are formed on the photoresist layer 12 on the carrier underside 21. In this etching of the trenches 28 in the region of the trenches 28, the
  • Metal layer 25 preferably is not exposed, but remains as a continuous, intact layer.
  • the photoresist 12 on the carrier base 21 and on the carrier top 22 is removed.
  • the photoresist 12 on the carrier top side 22 is detached only in regions which are provided in the subsequent method step for producing the holes 3.
  • the holes 3 are formed through the carrier 2.
  • the holes 3 are limited to the trenches 28. The closer the trenches 28 extend from the carrier underside 21 to the metal layer 25, the less the holes 3 can be produced. For example, the holes 3 by a Laser process generated. When creating the holes 3, ridges 31 can form, in particular on the carrier top 22.
  • Such ridges 31 are optionally subsequently removed, see FIG. 2F1. This is done for example by grinding or polishing.
  • the holes 3 can alternatively be produced by machining such as milling, drilling or punching or by etching.
  • machining such as milling, drilling or punching or by etching.
  • Figure 2F2 The latter is shown in Figure 2F2, as
  • Such etching from the carrier top 22 forth can by a
  • the holes 3 are etched, the holes, starting from the carrier top 22, can taper in the direction of the carrier underside 21 until the holes 3 on the
  • the ceramic layer 4 is produced on the core material 24.
  • Ceramic layer 4 is preferably made of a nanoceramic
  • the ceramic layer 4 is in particular a nanocrystalline aluminum oxide layer with an average grain size, for example, of 10 nm to 20 nm. This allows a high dielectric strength for voltages be achieved up to about 1000 V at a thickness of about 20 ym and a specific thermal conductivity of 15 W / mK.
  • the ceramic layer 4 is preferably produced on all exposed surfaces of the core material 4, ie at the
  • the ceramic layer 4 in particular on the basis of the core material 24, the metal layer 25 and the dielectric mirror 26 also overgrows in the lateral direction. This is possible, in particular, in that the metal layer 25 only has a small thickness of, for example, less than 300 nm, and the dielectric mirror 26 has a thickness of, for example, less than 2 ⁇ m. Thus, a total thickness of the layers 25, 26 can be at most 20% or 10% of a thickness of the ceramic layer 4.
  • a protective film 13 is applied over the entire surface of the carrier top side 22.
  • the protective film 13 covers the holes 3.
  • FIG. 21 it can be seen that over the entire surface of the rear side 21 on the ceramic layer 4 as well as in the holes 3 and on the protective film 13 a growth layer 93 is applied.
  • the growth layer 93 becomes continuous and
  • Growth layer 93 sputtered or vapor-deposited.
  • a thickness of the growth layer 93 is, for example, at least 10 nm or 20 nm and / or at most 200 nm or 100 nm.
  • the growth layer 93 is formed, for example, from TiCu.
  • a protective layer 11 is locally applied to the growth layer 93 on the rear side 21 applied, for example from a photoresist.
  • the protective layer 11 only those areas remain uncovered, which are later covered by the contact layers 91, 92, see also Figure IC.
  • an edge of the carrier 2 is covered by the protective layer 11.
  • Contact layers 91, 92 extend in a constant or nearly constant thickness over all not covered by the protective layer 11 areas of the carrier base 21 and the holes 3.
  • the contact layers 91, 92 are formed from copper, for example.
  • FIG. 2L it can be seen that the protective film 13 as well as the protective film 11 have been removed.
  • the protective film 13 As well as the protective film 11 have been removed.
  • the bonding metal 94 which preferably covers all exposed areas of the contact layers 91, 92, is applied to the contact layers 91, 92.
  • the application of the connecting metal 94 is preferably carried out via electroless, chemical
  • the bonding metal 94 is Ni, Pd and / or Au, which is produced by so-called nickel electroless palladium immersion gold.
  • the connecting metal 94 is then preferably composed of partial layers of Ni, Pd and Au. It is also possible, unlike drawn that also the contact layers 91, 92 of several stacked sublayers
  • the semiconductor chip 5 in particular an LED chip, is adhesively bonded to the carrier top side 22.
  • a thickness of the transparent adhesive 7 between the carrier 2 and the semiconductor chip 5 is preferably at most 10 ⁇ m or 5 ⁇ m or 2 ⁇ m.
  • the contact surfaces 56 of the semiconductor chip 5 are connected via the electrical
  • FIGS. 2A to 20 individual units of the carrier 2 are represented by the vertical dash-dot lines
  • a plurality of such units is preferably combined to form a carrier assembly, so that a plurality of the semiconductor components 1 can be manufactured from a carrier composite.
  • the carrier assembly is divided into separation regions S, so that the semiconductor components 1 are formed.
  • the cutting is done for example by sawing.
  • the thickness of the core material 24 in the trenches 28 and depending on
  • Potting body 8 and on the other hand for the ceramic layer. 4 and the core material 24 are optimized.
  • the potting body and the ceramic layer 4 are preferred
  • the ceramic layer 4 is located both on the carrier base 21 and on the
  • the holes 3 are formed outside of the trenches 28 and, seen in plan view, below the
  • the ceramic layer 4 and the contact layers 91, 92 extend to both main sides of the carrier 2. However, between the core material
  • the metal layer 25 and the dielectric mirror 26 are intact, unlike in Figure 3. Also in accordance with Figure 4, the holes 3 are outside the trenches 28, and, in contrast to Figure 4, the holes 3 within the Trenches 28 may be located, analogous to Figure 1.
  • the electrical contact areas are located between the holes 3 and the semiconductor chip 5.
  • the electrical contact areas are located between the holes 3 and the semiconductor chip 5.
  • Electrical contact areas is particularly preferred because when applying the electrical connection means 6 then the core material 24 can stabilize the metallic contact layers 91, 92 in the region of the electrical contact areas.
  • the electrical contact regions are preferably designed as bonding surfaces, also referred to as bond pads.
  • a ramp is formed by the adhesive 7 from the carrier top side 22 toward a side of the semiconductor chip 5 facing away from the carrier 2.
  • the electrical connection means 6 are applied, which are performed as conductor tracks of the holes 3 to the contact surfaces 56.

Landscapes

  • Led Device Packages (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

In mindestens einer Ausführungsform ist das Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen (1) eingerichtet und umfasst die Schritte: A) Bereitstellen eines Trägers (2), wobei der Träger (2) ein metallisches Kernmaterial (24) aufweist und zumindest an einer Trägeroberseite (22) auf das Kernmaterial (24) eine Metallschicht (25) und darauffolgend ein dielektrischer Spiegel (26) aufgebracht sind, B) Ausbilden von mindestens zwei Löchern (3) durch den Träger (2) hindurch, C) Erzeugen einer Keramikschicht (4) mit einer Dicke von höchstens 100 μm zumindest an einer Trägerunterseite (21) und in den Löchern (3), wobei die Keramikschicht (4) als Komponente das Kernmaterial (24) umfasst, D) Aufbringen von metallischen Kontaktschichten (91, 92) auf zumindest Teilbereiche der Keramikschicht (4) an der Trägerunterseite (21) und in den Löchern (3), sodass durch die Löcher (3) die Trägeroberseite (22) elektrisch mit der Trägerunterseite (21) verbunden wird, und E) Aufbringen zumindest eines Strahlung emittierenden Halbleiterchips (5) auf die Trägeroberseite (22) und elektrisches Verbinden des Halbleiterchips (5) mit den Kontaktschichten (91, 92).

Description

Beschreibung
Verfahren zur Herstellung von optoelektronischen
Halbleiterbauteilen und optoelektronisches Halbleiterbauteil
Es wird ein Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen angegeben. Darüber hinaus werden
entsprechend hergestellte optoelektronische
Halbleiterbauteile angegeben.
Eine zu lösende Aufgabe besteht darin, ein Verfahren
anzugeben, mit dem effizient ein Träger für Halbleiterchips herstellbar ist, der eine hohe Reflektivität für eine im Betrieb erzeugte Strahlung aufweist.
Diese Aufgabe wird unter anderem durch ein Verfahren mit den Merkmalen des Patentanspruchs 1 gelöst. Bevorzugte
Weiterbildungen sind Gegenstand der abhängigen Ansprüche. Gemäß zumindest einer Ausführungsform ist das Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen eingerichtet. Bei den Halbleiterbauteilen handelt es sich bevorzugt um Leuchtdioden. Insbesondere sind die
Halbleiterbauteile dazu eingerichtet, im Betrieb sichtbares Licht zu emittieren.
Gemäß zumindest einer Ausführungsform des Verfahrens wird ein Träger bereitgestellt. Der Träger weist eine Trägerunterseite und eine dieser gegenüberliegenden Trägeroberseite auf. Bei der Trägerunterseite sowie bei der Trägeroberseite handelt es sich um Hauptseiten des Trägers. Bevorzugt sind die
Trägerunterseite und die Trägeroberseite zumindest
stellenweise eben und planar geformt. Gemäß zumindest einer Ausführungsform weist der Träger ein metallisches Kernmaterial auf. Bei dem Kernmaterial handelt es sich also um ein Metall oder um eine Metalllegierung. Eine mechanische Stabilität des Trägers ist bevorzugt überwiegend oder alleine durch das Kernmaterial erreicht. Eine Dicke des Kernmaterials liegt beispielsweise bei mindestens 50 ym oder 100 ym und/oder bei höchstens 1 mm oder 0,5 mm oder 0,3 mm. Bevorzugt liegt die Dicke bei ungefähr 0,2 mm.
Gemäß zumindest einer Ausführungsform ist unmittelbar auf das Kernmaterial zumindest an der Trägeroberseite oder
ausschließlich an der Trägeroberseite eine Metallschicht aufgebracht. Die Metallschicht ist zu einer Reflexion der im Betrieb des optoelektronischen Halbleiterbauteils erzeugten Strahlung eingerichtet. Bevorzugt handelt es sich bei der Metallschicht um eine Silberschicht, insbesondere aus
hochreinem Silber. Gemäß zumindest einer Ausführungsform ist auf der
Silberschicht an einer dem Kernmaterial abgewandten Seite ein dielektrischer Spiegel aufgebracht. Insbesondere befindet sich der dielektrische Spiegel unmittelbar an der
Metallschicht. Der dielektrische Spiegel weist mindestens zwei oder mindestens vier oder mindestens sechs und/oder höchstens 20 oder 14 sich einander abwechselnde Schichten mit unterschiedlichen Brechungsindices auf. Mit anderen Worten kann es sich bei dem dielektrischen Spiegel um einen so genannten Bragg-Spiegel handeln. Auch der dielektrische
Spiegel ist zu einer Reflexion der im Betrieb des
Halbleiterbauteils erzeugten Strahlung eingerichtet. Gemäß zumindest einer Ausführungsform umfasst das Verfahren den Schritt des Ausbildens von mindestens zwei Löchern durch den Träger hindurch. Die Löcher reichen von der
Trägeroberseite bis zur Trägerunterseite. Mit Löchern ist gemeint, dass, in Draufsicht etwa auf die Trägeroberseite gesehen, die Löcher ringsum von einem Material des Trägers, insbesondere dem Kernmaterial, umgeben sind. Mit anderen Worten liegen die Löcher, in Draufsicht gesehen, innerhalb der Trägeroberseite und nicht unmittelbar an deren Rand.
Gemäß zumindest einer Ausführungsform weist das Verfahren den Schritt des Erzeugens einer Keramikschicht zumindest an der Trägerunterseite auf. Ebenso wird die Keramikschicht
bevorzugt in den Löchern geformt. Eine Dicke der
Keramikschicht liegt dabei zum Beispiel bei höchstens 150 ym oder 75 ym oder 50 ym oder 30 ym und/oder bei mindestens 1 ym oder 5 ym. Bei der Keramikschicht handelt es sich bevorzugt um eine durchgehende, ununterbrochene Schicht. Speziell ist durch die Keramikschicht eine elektrische Isolation gegenüber dem Kernmaterial gegeben, falls eine weitere Komponente auf die Keramikschicht aufgebracht wird.
Gemäß zumindest einer Ausführungsform beinhaltet die
Keramikschicht als eine Komponente das Kernmaterial. Mit anderen Worten ist die Keramik dann beispielsweise ein Oxid oder ein Nitrid des Metalls, das das Kernmaterial darstellt
Gemäß zumindest einer Ausführungsform werden metallische Kontaktschichten auf zumindest Teilbereiche der
Keramikschicht aufgebracht. Die metallischen Kontaktschichte werden insbesondere an der Trägerunterseite und in den
Löchern erzeugt. Über die metallischen Kontaktschichten ist durch die Löcher hindurch eine elektrische Verbindung zwischen der Trägeroberseite und der Trägerunterseite
gegeben .
Gemäß zumindest einer Ausführungsform sind die metallischen Kontaktschichten an der Trägerunterseite zu einer externen elektrischen Kontaktierung des optoelektronischen
Halbleiterbauteils eingerichtet. Mit anderen Worten kann das Halbleiterbauteil dann über die elektrischen Kontaktschichten an der Trägerunterseite mechanisch und elektrisch kontaktiert werden, beispielsweise durch Löten oder durch ein elektrisch leitfähiges Kleben. Das heißt, dass es sich bei dem fertig hergestellten optoelektronischen Halbleiterbauteil um ein oberflächenmontierbares Bauteil handelt, welches auch als SMD-Bauteil bezeichnet wird.
Gemäß zumindest einer Ausführungsform wird auf die
Trägeroberseite zumindest ein Strahlung emittierender
Halbleiterchip aufgebracht. Der eine oder die mehreren
Halbleiterchips werden mit den Kontaktschichten elektrisch verbunden.
In mindestens einer Ausführungsform umfasst das Verfahren zumindest die folgenden Schritte, bevorzugt in der
angegebenen Reihenfolge:
A) Bereitstellen eines Trägers mit einer Trägerunterseite und mit einer Trägeroberseite, wobei der Träger ein metallisches Kernmaterial aufweist und zumindest an der Trägeroberseite auf das Kontaktmaterial eine Metallschicht und darauf folgend ein dielektrischer Spiegel aufgebracht sind,
B) Ausbilden von zumindest zwei Löchern durch den Träger hindurch,
C) Erzeugen einer Keramikschicht mit einer Dicke von
höchstens 100 ym zumindest an der Trägerunterseite und in den Löchern, wobei die Keramikschicht als einen Bestandteil das Keramikmaterial umfasst,
D) Aufbringen von metallischen Kontaktschichten auf zumindest Teilbereiche der Keramikschicht an der Trägerunterseite und in den Löchern, so dass durch die Löcher die Trägeroberseite elektrisch mit der Trägerunterseite verbunden wird, und
E) Aufbringen zumindest eines Strahlung emittierenden
Halbleiterchips auf die Trägeroberseite und elektrisches Verbinden des Halbleiterchips mit den Kontaktschichten.
Bauteilformen, die einen Volumenemitter als Strahlungsquelle aufweisen, sind zur Erlangung einer hohen Effizienz darauf angewiesen, dass die Halbleiterchips auf einen Reflektor mit einer hohen Reflektivität für die erzeugte Strahlung montiert werden. Je höher die Reflektivität des Reflektors, desto höher auch die Effizienz des Bauteils. Dabei ist eine SMD- Bauform wünschenswert, da entsprechende Bauformen einfach und flexibel handhabbar sind. Durch das hier beschriebene Verfahren sind Träger verwendbar, die aufgrund der Metallschicht und des dielektrischen
Spiegels eine hohe Reflektivität aufweisen. Durch das
Erzeugen der Keramikschicht unmittelbar an dem und aus dem Kernmaterial des Trägers sind zu einer effizienten
elektrischen Kontaktierung die metallischen Kontaktschichten an dem Träger anbringbar. Hierdurch ist gleichermaßen ein SMD-Bauteil mit einer hohen Reflektivität , einer hohen
Wärmeleitfähigkeit in Richtung weg von dem Halbleiterchip und mit kleinen Bauteilabmessungen erzielbar. Durch die kleinen Bauteilabmessungen ist auch eine Kostenersparnis hinsichtlich des Trägermaterials realisierbar, so dass insgesamt weniger Trägermaterial einzusetzen ist als beispielsweise bei Bauteilen, die auf Leiterrahmen, englisch Leadframes, basieren .
Gemäß zumindest einer Ausführungsform handelt es sich bei dem Kernmaterial um Aluminium oder um eine Aluminiumlegierung. Die Keramikschicht ist dann aus Aluminiumnitrid oder, bevorzugt, aus Aluminiumoxyd geformt. Die Dicke der
Keramikschicht liegt insbesondere bei höchstens 30 ym.
Gemäß zumindest einer Ausführungsform weist der dielektrische Spiegel sich abwechselnde Schichten aus Siliziumdioxid und aus Titandioxid auf. Um eine hohe Reflektivität auch bei unterschiedlichen Auftreffwinkeln von Strahlung auf den dielektrischen Spiegel zu erzielen und um eine hohe
Reflektivität nicht nur bei einer einzigen Wellenlänge zu gewährleisten, ist es möglich, dass sich innerhalb des dielektrischen Spiegels Schichtpaare mit unterschiedlichen Dicken befinden. Ein solcher dielektrischer Spiegel wird auch als gechirpter Spiegel bezeichnet.
Gemäß zumindest einer Ausführungsform weist der Träger einen umlaufenden Randbereich auf, der, in Draufsicht auf die
Trägeroberseite gesehen, den Halbleiterchip ringsum umläuft und eine geschlossene Bahn um den Halbleiterchip herum bildet. Eine mittlere Breite des Randbereichs, in Draufsicht gesehen, liegt beispielsweise bei mindestens 5 % oder 10 % und/oder bei höchstens 60 % oder 45 % oder 30 % oder 20 % einer mittleren Kantenlänge des Halbleiterchips. Mit anderen Worten weist der Träger, in Draufsicht gesehen, dann ähnliche Abmessungen auf wie der Halbleiterchip selbst.
Gemäß zumindest einer Ausführungsform befinden sich die
Löcher, in Draufsicht gesehen, in dem Randbereich. Ein Durchmesser der Löcher beträgt dabei bevorzugt höchstens 40 % oder 55 % der mittleren Breite des Randbereichs.
Gemäß zumindest einer Ausführungsform wird etwa vor dem
Schritt B) an der Trägerunterseite ein Graben ausgebildet. Der Graben umläuft die Trägerunterseite, in Draufsicht gesehen, bevorzugt ringsum. Der Graben befindet sich ringsum an einem Rand des Trägers. Mit anderen Worten ist durch den Graben eine Dicke des Trägers am Rand reduziert. Zum Beispiel ist durch den Graben die Dicke des Trägers an dem umlaufenden Rand auf mindestens 15 % oder 25 % und/oder auf höchstens 70 % oder 50 % oder 40 % einer ursprünglichen Dicke des
Trägers vermindert. Gemäß zumindest einer Ausführungsform liegen die Löcher im Bereich des Grabens. Mit anderen Worten durchdringen die Löcher den Träger in einem Bereich, der durch den Graben bereits gedünnt ist. Der Graben weist dabei eine größere Breite auf als die Löcher. Beispielsweise übersteigt die Breite des Grabens den Durchmesser der Löcher um mindestens einen Faktor 1,5 oder 2. Insbesondere befinden sich die
Löcher, in Draufsicht gesehen, an zwei einander gegenüber liegenden Seiten des Halbleiterchips. Gemäß zumindest einer Ausführungsform weist der Graben im Bereich der Löcher eine größere Breite auf als in
verbleibenden Bereichen. Hierdurch ist erzielbar, dass sich die Löcher, in Draufsicht gesehen, vollständig innerhalb des Grabens befinden.
Gemäß zumindest einer Ausführungsform befinden sich die
Löcher in dem Träger, in Draufsicht auf die Trägeroberseite gesehen, nach dem Schritt E) unterhalb des Halbleiterchips. Bevorzugt befinden sich die Löcher dann auch außerhalb des Grabens, sofern ein Graben vorhanden ist. In diesem Fall weist der umlaufende Graben bevorzugt eine gleichbleibende, konstante Breite auf.
Gemäß zumindest einer Ausführungsform werden die
Kontaktschichten im Schritt D) ebenfalls in den Löchern geformt und verschließen an der Trägeroberseite die Löcher. Die Kontaktschichten befinden sich dann an der
Trägeroberseite bevorzugt nur innerhalb der Löcher und schließt bündig mit verbleibenden Bereichen der
Trägeroberseite ab. Es ist möglich, dass durch die
Verschlüsse der Löcher durch die Kontaktschichten jeweils Anschlussbereiche insbesondere für Bonddrähte im Schritt E) gebildet werden. In diesem Fall ist dann der Halbleiterchip über die Bonddrähte elektrisch mit den Verschlüssen der
Löcher, gebildet durch die Kontaktschichten, verbunden.
Gemäß zumindest einer Ausführungsform befinde sich, in
Draufsicht gesehen, neben dem Halbleiterchip und neben den Löchern elektrische Kontaktbereiche, insbesondere zur
Befestigung für Bonddrähte auf die Trägeroberseite. In den elektrischen Kontaktbereichen werden die elektrischen
Kontaktschichten erzeugt, die sich bevorzugt auf die etwa als Bondpads gestalteten elektrischen Kontaktbereiche erstrecken. Ein Anteil einer Fläche der elektrischen Kontaktbereiche und der elektrischen Kontaktschichten an der Trägeroberseite, in Draufsicht gesehen, liegt bevorzugt bei höchstens 10 % oder 2 % oder 0,3 % einer Gesamtfläche der Trägeroberseite.
Gemäß zumindest einer Ausführungsform ist der Halbleiterchip mit einem transparenten und/oder elektrisch isolierenden Kleber an der Trägeroberseite befestigt. Damit bildet der Kleber keine optische Barriere zwischen dem Halbleiterchip und der Metallschicht sowie dem dielektrischen Spiegel.
Bevorzugt erstreckt sich der Kleber ganzflächig zwischen dem Halbleiterchip und dem Träger. Alternativ ist es möglich, dass der Kleber lediglich punktförmig, beispielsweise an Eckbereichen des Halbleiterchips, angebracht wird.
Gemäß zumindest einer Ausführungsform weist der
Halbleiterchip ein für die emittierte Strahlung durchlässiges Substrat auf. Insbesondere handelt es sich bei dem Substrat um ein Saphirsubstrat.
Gemäß zumindest einer Ausführungsform weist der
Halbleiterchip eine Halbleiterschichtenfolge auf, die im Betrieb zur Erzeugung der Strahlung eingerichtet ist. Es ist möglich, dass die Halbleiterschichtenfolge epitaktisch auf dem Substrat aufgewachsen ist.
Die Halbleiterschichtenfolge basiert bevorzugt auf einem III- V-Verbindungshalbleitermaterial . Bei dem Halbleitermaterial handelt es sich zum Beispiel um ein Nitrid- Verbindungshalbleitermaterial wie AlnIn]__n_mGamN oder um ein Phosphid-Verbindungshalbleitermaterial wie AlnIn]__n_mGamP oder auch um ein Arsenid-Verbindungshalbleitermaterial wie AlnIn]__n_mGamAs, wobei jeweils 0 ^ n < 1, 0 ^ m < 1 und n + m ^ 1 ist. Dabei kann die Halbleiterschichtenfolge Dotierstoffe sowie zusätzliche Bestandteile aufweisen. Der Einfachheit halber sind jedoch nur die wesentlichen Bestandteile des Kristallgitters der Halbleiterschichtenfolge, also AI, As, Ga, In, N oder P, angegeben, auch wenn diese teilweise durch geringe Mengen weiterer Stoffe ersetzt und/oder ergänzt sein können . Gemäß zumindest einer Ausführungsform reicht der Kleber von dem Träger und der Trägeroberseite ausgehend bis an eine dem Träger abgewandte Seite des Halbleiterchips. Somit ist lokal eine Höhe des Klebers dann näherungsweise gleich einer Dicke des Halbleiterchips.
Gemäß zumindest einer Ausführungsform bildet der Kleber eine Rampe für elektrische Verbindungsmittel. Durch die
Verbindungsmittel ist eine elektrische Verbindung zwischen elektrischen Kontaktflächen des Halbleiterchips und den
Löchern mit den Kontaktschichten hergestellt. Das elektrische Verbindungsmittel ist in diesem Fall bevorzugt schichtförmig gestaltet, beispielsweise ähnlich einer Leiterbahn.
Schichtförmig kann bedeuten, dass eine Dicke des elektrischen Verbindungsmittels höchstens 20 % oder 10 % oder 5 % einer mittleren Breite des Verbindungsmittels beträgt.
Gemäß zumindest einer Ausführungsform wird im Schritt D) auf die Keramikschicht an der Trägerunterseite und in den Löchern ganzflächig eine metallische Anwachsschicht aufgebracht. Die Anwachsschicht ist dazu eingerichtet, dass darauf die
Kontaktschichten angewachsen oder aufgebracht werden.
Beispielsweise wird die Anwachsschicht durch Sputtern oder Aufdampfen erzeugt.
Gemäß zumindest einer Ausführungsform wird die Anwachsschicht zumindest an der Trägerunterseite stellenweise mit einer Schutzschicht bedeckt. Bei der Schutzschicht kann es sich um einen Fotolack handeln. Durch die Schutzschicht wird
erreicht, dass die Kontaktschichten nur in von der
Schutzschicht unbedeckten Gebieten der Anwachsschicht erzeugt werden. Das heißt, dass auf der Schutzschicht dann kein oder keine signifikante Menge von Material der Kontaktschichten abgeschieden wird.
Gemäß zumindest einer Ausführungsform bedecken die
Metallschicht und der dielektrische Spiegel vor dem Schritt B) die Trägeroberseite vollständig. Im Schritt C) werden die Metallschicht und der dielektrische Spiegel nur im Bereich der Löcher entfernt. Somit wird auch die verbleibende
Trägeroberseite dann vollständig von der Metallschicht und dem dielektrischen Spiegel gebildet.
Gemäß zumindest einer Ausführungsform wird die
Trägerunterseite vor dem Schritt D) durch das metallische Kernmaterial gebildet. Das heißt, das Kernmaterial ist dann an der Trägerunterseite frei von der Metallschicht und dem dielektrischen Spiegel. Hierdurch ist es möglich, dass aus dem Kernmaterial die Keramikschicht erzeugt wird.
Gemäß zumindest einer Ausführungsform wird ein Trägerverbund bereitgestellt, in dem eine Vielzahl von Trägern für die
Halbleiterbauteile zusammengefasst sind. Nach dem Schritt E) wird der Trägerverbund zu den Trägern vereinzelt. Hierdurch sind zwischen benachbarten Trägern bevorzugt
Separationsbereiche vorhanden. In den Separationsbereichen kann ein Vereinzeln beispielsweise durch ein Sägen oder
Schneiden oder Stanzen erfolgen. Weiterhin bevorzugt sind die Gräben, die die Träger umlaufen, in den Separationsbereichen vorhanden . Gemäß zumindest einer Ausführungsform befinden sich an der Trägeroberseite mehrere der Strahlung emittierenden
Halbleiterchips. Die Halbleiterchips können elektrisch einzeln ansteuerbar sein, so dass in dem Träger dann für jeden der Halbleiterchips zumindest ein eigenes Loch und eine eigene Durchkontaktierung geformt sind. Ebenso ist es
möglich, dass die Halbleiterchips alle zusammen genommen oder in Gruppen zu elektrischen Parallelschaltungen oder
Serienschaltungen zusammengeführt sind. Neben den Strahlung emittierenden Halbleiterchips können weitere Halbleiterchips, beispielsweise für eine Ansteuerung der Strahlung
emittierenden Halbleiterchips oder zum Schutz vor Schäden durch elektrostatische Entladungen, vorhanden sein.
Darüber hinaus wird ein optoelektronisches Halbleiterbauteil angegeben. Das Halbleiterbauteil ist mit einem Verfahren wie in Verbindung mit einer oder mehrerer der oben genannten Ausführungsformen angegeben hergestellt. Merkmale des
Halbleiterbauteils sind daher auch für das Verfahren
offenbart und umgekehrt.
In mindestens einer Ausführungsform weist das
Halbleiterbauteil einen Träger auf, auf dem ein oder mehrere Halbleiterchips angebracht sind, die im Betrieb eine
Strahlung emittieren. Die Strahlung liegt bevorzugt im nahen ultravioletten, im sichtbaren oder im nahinfraroten
Spektralbereich. Der zumindest eine Halbleiterchip an der Trägeroberseite ist über elektrische Verbindungsmittel, beispielsweise Bonddrähte, und über die Löcher in dem Träger elektrisch mit den metallischen Kontaktschichten an der
Trägerunterseite verbunden. Somit handelt es sich bei dem Halbleiterbauteil bevorzugt um ein oberflächenmontierbares Halbleiterbauteil .
Nachfolgend werden ein hier beschriebenes optoelektronisches Halbleiterbauteil und ein hier beschriebenes Verfahren unter Bezugnahme auf die Zeichnung anhand von Ausführungsbeispielen näher erläutert. Gleiche Bezugszeichen geben dabei gleiche Elemente in den einzelnen Figuren an. Es sind dabei jedoch keine maßstäblichen Bezüge dargestellt, vielmehr können einzelne Elemente zum besseren Verständnis übertrieben groß dargestellt sein.
Es zeigen:
Figur 1 ein Ausführungsbeispiel eines hier beschriebenen optoelektronischen Halbleiterbauteils ,
Figur 2 schematische Schnittdarstellungen von
Verfahrensschritten eines hier beschriebenen
Verfahrens zur Herstellung von hier beschriebenen optoelektronischen Halbleiterbauteilen, und
Figuren 3 bis 6 schematische Schnittdarstellungen von
Ausführungsbeispielen von hier beschriebenen optoelektronischen Halbleiterbauteilen.
In Figur 1 ist ein Ausführungsbeispiel eines
optoelektronischen Halbleiterbauteils 1 gezeigt. Dabei stellt Figur 1A eine Draufsicht und Figur IC eine Unteransicht dar. Bei Figur 1B handelt es sich um eine Schnittdarstellung entlang der in den Figuren 1A und IC horizontal verlaufenden Strich-Punkt-Linie .
Das Halbleiterbauteil 1 umfasst einen Träger 2. Der Träger 2 ist gebildet aus einem Kernmaterial 24, das beispielsweise Aluminium, Kupfer, eine Aluminiumlegierung oder eine
Kupferlegierung ist. An einer Trägeroberseite 22 befindet sich direkt an dem Kernmaterial 24 eine Metallschicht 25, die als metallische Spiegelschicht ausgebildet ist. Bei der Metallschicht 25 handelt es sich bevorzugt um eine Silberschicht. Unmittelbar an der Metallschicht 25 befindet sich ein Bragg-Spiegel 26. Beispielsweise umfasst der Bragg- Spiegel 26 einander abwechselnde Schichten aus Siliziumdioxid und aus Titandioxid.
Aufgrund des Kernmaterials 24 ist der Träger 2 selbst insbesondere an einer Trägerunterseite 21 elektrisch
leitfähig. Daher befindet sich an der Trägerunterseite 21 sowie in Löchern 3, die den Träger 2 durchdringen, eine
Keramikschicht 4. Durch die Keramikschicht 4 sind zwei metallische Kontaktschichten 91, 92 oder ist zumindest eine der Kontaktschichten 91, 92 von dem Kernmaterial 24
elektrisch isoliert.
Die elektrischen Kontaktschichten 91, 92 erstrecken sich von der Trägerunterseite 21 durch die Löcher 3 bis an die
Trägeroberseite 22. Dabei sind die Löcher 3 durch die
Kontaktschichten 91, 92 an der Trägeroberseite 22
verschlossen. Über die Kontaktschichten 91, 92 ist das
Halbleiterbauteil 1 extern elektrisch kontaktierbar und mechanisch befestigbar.
An der Trägeroberseite 22 ist ein Leuchtdiodenchip 5
aufgebracht. Der Leuchtdiodenchip 5 weist ein Substrat 51 auf, auf dem eine Halbleiterschichtenfolge 55 aufgewachsen ist. Bevorzugt ist das Substrat 51 ein Saphirsubstrat und die Halbleiterschichtenfolge 55 basiert auf AlInGaN. Die
Halbleiterschichtenfolge 55 umfasst zumindest eine aktive Schicht zur Erzeugung von Licht, insbesondere zur Erzeugung von blauem Licht. An der Halbleiterschichtenfolge 55 befinden sich zwei elektrische Kontaktflächen 56, über die der
Halbleiterchip 5 elektrisch angeschlossen wird. Dabei sind die Kontaktflächen 56 über elektrische Verbindungsmittel 6 in Form von Bonddrähten mit den Kontaktschichten 91, 92 an den Löchern 3 verbunden. An dem Träger 2 ist der Halbleiterchip 5 durch einen Kleber 7 befestigt.
Das Substrat 51 des Halbleiterchips 5 ist
strahlungsdurchlässig. Um eine hohe Effizienz des
Halbleiterbauteils 1 zu erreichen, muss daher der Träger 2, der in optischer Verbindung mit dem Halbleiterchip 5 steht, eine hohe Reflektivität aufweisen. Dies wird erreicht durch die Metallschicht 25 in Kombination mit dem dielektrischen Spiegel 26. Ferner ist der Kleber 7 bevorzugt transparent für die vom Halbleiterchip 5 erzeugte Strahlung. In Draufsicht gesehen umläuft der Träger 2 mit einem
Randbereich 27 ringsum den Halbleiterchip 5, siehe
insbesondere Figur 1A. Der Randbereich 27 weist dabei in der Draufsicht eine mittlere Breite B auf, die deutlich kleiner ist als eine mittlere Länge von Kanten des Halbleiterchips 5. Hierdurch ist ein Bauteil 1 erzielbar, das in der Draufsicht näherungsweise auf eine Größe des Halbleiterchips 5 begrenzt ist .
An der Trägerunterseite 21, siehe Figur IC, sind die
Kontaktschichten 91, 92 durch einen Spalt voneinander
getrennt. Ebenso ist an der Trägerunterseite 21, siehe auch Figur 1B, ringsum ein Graben 28 ausgebildet. Durch den Graben 28 ist ein Rand des Trägers 2 gedünnt. Im Bereich der Löcher 3 weist der Graben 28 eine Verbreiterung auf, so dass sich die Löcher 3 vollständig innerhalb des Grabens 28 befinden.
Optional ist auf den Träger 2 und den Halbleiterchip 5 ein Vergusskörper 8 aufgebracht, der bevorzugt auch in allen anderen Ausführungsbeispielen vorhanden ist. Der Vergusskörper 8 wird beispielsweise mittels Spritzgießens oder Spritzpressens erzeugt. Der Vergusskörper 8 steht in unmittelbarem Kontakt zu den elektrischen Verbindungsmitteln 6 sowie zu dem Halbleiterchip 5 und der Trägeroberseite 22. Bevorzugt ist der Vergusskörper 8 auf die Trägeroberseite 22 beschränkt, so dass die Trägerunterseite 21 und/oder die Löcher 3 sowie der Graben 28 frei von einem Material des Vergusskörpers 8 sind .
Der Vergusskörper 8 kann aus einem strahlungsdurchlässigen, transparenten Material gebildet sein. Ebenso ist es möglich, dass dem Vergusskörper 8 ein Streumittel, etwa in Form von Streupartikeln, oder ein Leuchtstoff oder eine
Leuchtstoffmischung beigegeben ist. Anders als dargestellt kann der Vergusskörper 8 auch mehrschichtig aufgebaut sein und verschiedene Bereiche mit unterschiedlichen optischen Eigenschaften aufweisen, sodass sich etwa klarsichtige
Bereiche mit streuenden Bereichen und/oder
leuchtstoffhaltigen Bereichen abwechseln können.
Um das Halbleiterbauteil 1 effizient elektrisch extern kontaktieren zu können, befindet sich an einer dem
Halbleiterchip 5 abgewandten Seite der Kontaktschichten 91, 92 bevorzugt eine Schicht aus einem Verbindungsmetall 94.
In Figur 2 sind Verfahrensschritte zur Herstellung eines optoelektronischen Halbleiterbauteils 1 illustriert. Gemäß Figur 2A wird der Träger 2 bereitgestellt. An der
Trägerunterseite 21 liegt das Kernmaterial 24 frei. An der Trägeroberseite 22 sind durchgehend die Metallschicht 25 sowie der dielektrische Spiegel 26 aufgebracht. In Figur 2B ist gezeigt, dass zur Strukturierung des
Kernmaterials 24 an der Trägerunterseite 21 stellenweise ein Fotolack 12 aufgebracht wird. Um die Trägeroberseite 22 zu schützen, kann optional auch an der Trägeroberseite 22 ganzflächig ein Fotolack 12 aufgebracht werden.
Gemäß Figur 2C erfolgt das Ausbilden der Gräben 28 in den nicht von dem Fotolack 12 bedeckten Bereichen der
Trägerunterseite 21. Wie in Figur 2C dargestellt, werden die Gräben 28 über ein isotropes, nasschemisches Verfahren hergestellt. Hierdurch bilden sich Hinterschneidungen an der Fotolackschicht 12 an der Trägerunterseite 21. Bei diesem Ätzen der Gräben 28 wird im Bereich der Gräben 28 die
Metallschicht 25 bevorzugt nicht freigelegt, sondern bleibt als durchgehende, intakte Schicht erhalten.
Abweichend von der Darstellung gemäß Figur 2C ist es auch möglich, die Gräben 28 mittels eines gerichteten,
trockenchemischen Ätzens herzustellen.
Nachfolgend wird, wie in Figur 2D dargestellt, der Fotolack 12 an der Trägerunterseite 21 sowie an der Trägeroberseite 22 entfernt. Alternativ ist es möglich, dass der Fotolack 12 an der Trägeroberseite 22 nur in Bereichen abgelöst wird, die im nachfolgenden Verfahrensschritt zur Erzeugung der Löcher 3 vorgesehen sind.
Wie in Figur 2E gezeigt, werden im Bereich der Gräben 28 die Löcher 3 durch den Träger 2 hindurch geformt. Die Löcher 3 sind dabei auf die Gräben 28 beschränkt. Je näher die Gräben 28 von der Trägerunterseite 21 aus an die Metallschicht 25 heranreichen, mit desto weniger Aufwand sind die Löcher 3 herstellbar. Beispielsweise werden die Löcher 3 durch einen Laserprozess erzeugt. Beim Erzeugen der Löcher 3 können sich insbesondere an der Trägeroberseite 22 Grate 31 ausbilden.
Solche Grate 31 werden optional nachfolgend entfernt, siehe Figur 2F1. Dies erfolgt beispielsweise durch ein Schleifen oder Polieren.
Die Löcher 3 können alternativ durch spanende Bearbeitung wie Fräsen, Bohren oder Stanzen oder auch durch Ätzen hergestellt werden. Letzteres ist in Figur 2F2 dargestellt, als
Alternative zum Verfahrensschritt gemäß Figur 2E. Ein solches Ätzen von der Trägeroberseite 22 her kann durch einen
entsprechend strukturierten Fotolack 12 durchgeführt werden. Werden die Löcher 3 geätzt, so können sich die Löcher, ausgehend von der Trägeroberseite 22, in Richtung hin zu der Trägerunterseite 21 verjüngen, bis die Löcher 3 auf die
Gräben 28 treffen.
Wie auch in allen anderen Verfahrensschritten ist es möglich, dass jeweils ein nicht gezeichneter Hilfsträger vorhanden ist, auf dem der Träger 2 oder ein Trägerverbund mit mehreren der Träger 2 aufliegt. Ebenso kann ein solcher Trägerverbund an einem Rand gehaltert oder eingespannt sein. Gemäß dem in Figur 2G dargestellten Verfahrensschritt wird an dem Kernmaterial 24 die Keramikschicht 4 erzeugt. Die
Keramikschicht 4 ist bevorzugt aus einer Nanokeramik
gebildet, beispielsweise wie in der Druckschrift
US 2014/0293554 AI angegeben, deren Offenbarungsgehalt durch Rückbezug mit aufgenommen wird. Die Keramikschicht 4 ist insbesondere eine nanokristalline Aluminiumoxidschicht mit einer mittleren Korngröße zum Beispiel von 10 nm bis 20 nm. Dadurch kann eine hohe Durchschlagsfestigkeit für Spannungen bis zu zirka 1000 V bei einer Dicke von ungefähr 20 ym und einer spezifischen Wärmeleitfähigkeit von 15 W/mK erzielt werden . Die Keramikschicht 4 wird bevorzugt auf allen freiliegenden Flächen des Kernmaterials 4 erzeugt, also an der
Trägerunterseite 21, in den Gräben 28 sowie in den Löchern 3. Es ist möglich, dass die Keramikschicht 4, insbesondere ausgehend von dem Kernmaterial 24, die Metallschicht 25 sowie den dielektrischen Spiegel 26 in lateraler Richtung ebenfalls überwächst. Dies ist insbesondere dadurch möglich, dass die Metallschicht 25 nur eine geringe Dicke von beispielsweise weniger als 300 nm und der dielektrische Spiegel 26 eine Dicke von beispielsweise weniger als 2 ym aufweist. Damit kann eine Gesamtdicke der Schichten 25, 26 bei höchstens 20 % oder 10 % einer Dicke der Keramikschicht 4 liegen.
Zur weiteren Prozessierung wird, wie in Figur 2H gezeigt, auf der Trägeroberseite 22 eine Schutzfolie 13 ganzflächig aufgebracht. Die Schutzfolie 13 deckt die Löcher 3 ab.
In Figur 21 ist zu sehen, dass ganzflächig an der Rückseite 21 auf die Keramikschicht 4 sowie in den Löchern 3 und auf der Schutzfolie 13 eine Anwachsschicht 93 aufgebracht wird. Somit wird die Anwachsschicht 93 durchgehend und
zusammenhängend erzeugt. Beispielsweise wird die
Anwachsschicht 93 aufgesputtert oder aufgedampft. Eine Dicke der Anwachsschicht 93 liegt beispielsweise bei mindestens 10 nm oder 20 nm und/oder bei höchstens 200 nm oder 100 nm. Die Anwachsschicht 93 ist beispielsweise aus TiCu gebildet.
Anschließend wird, siehe Figur 2J, an der Rückseite 21 auf die Anwachsschicht 93 stellenweise eine Schutzschicht 11 aufgebracht, beispielsweise aus einem Fotolack. Durch die Schutzschicht 11 bleiben lediglich diejenigen Bereiche unbedeckt, die später von den Kontaktschichten 91, 92 bedeckt werden, vergleiche hierzu auch Figur IC. Insbesondere ist von der Schutzschicht 11 ein Rand des Trägers 2 bedeckt.
Nachfolgend werden, wie in Figur 2K dargestellt, die
metallischen Kontaktschichten 91, 92 geformt. Zur Erzeugung der Kontaktschichten 91, 92 wird bevorzugt ein galvanisches Verfahren herangezogen. Dadurch ist es möglich, dass die
Kontaktschichten 91, 92 sich in einer konstanten oder nahezu konstanten Dicke über alle nicht von der Schutzschicht 11 bedeckten Bereiche der Trägerunterseite 21 und der Löcher 3 erstrecken. Die Kontaktschichten 91, 92 werden zum Beispiel aus Kupfer geformt.
In Figur 2L ist zu sehen, dass die Schutzfolie 13 sowie die Schutzfolie 11 entfernt wurden. Darüber hinaus ist die
Anwachsschicht 93 aus denjenigen Bereichen entfernt, die zuvor von der Schutzschicht 11 bedeckt waren. Dies erfolgt insbesondere über ein Rückätzen.
Im optionalen Verfahrensschritt der Figur 2M wird auf die Kontaktschichten 91, 92 das Verbindungsmetall 94 aufgebracht, das bevorzugt alle freiliegenden Flächen der Kontaktschichten 91, 92 bedeckt. Das Aufbringen des Verbindungsmetalls 94 erfolgt bevorzugt über stromlose, chemische
Metallbeschichtung, auch als Electroless Plating bezeichnet. Insbesondere handelt es sich bei dem Verbindungsmetall 94 um Ni, Pd und/oder Au, das über so genanntes Nickel Electroless Palladium Immersion Gold erzeugt wird. Das Verbindungsmetall 94 ist dann bevorzugt aus Teilschichten aus Ni, Pd und Au zusammengesetzt. Ebenso ist es möglich, anders als gezeichnet, dass auch die Kontaktschichten 91, 92 aus mehreren, übereinander gestapelten Teilschichten
zusammengesetzt sind. Gemäß Figur 2N wird der Halbleiterchip 5, insbesondere ein LED-Chip, auf die Trägeroberseite 22 aufgeklebt. Eine Dicke des transparenten Klebers 7 zwischen dem Träger 2 und dem Halbleiterchip 5 liegt bevorzugt bei höchstens 10 ym oder 5 ym oder 2 ym.
Im Verfahrensschritt der Figur 20 werden die Kontaktflächen 56 des Halbleiterchips 5 über die elektrischen
Verbindungsmittel 6, gebildet durch Bonddrähte, mit den
Kontaktschichten 91, 92 an den Öffnungen 3 elektrisch
verbunden.
Optional kann, was in Figur 2 nicht illustriert ist, der Vergusskörper, siehe Figur 1, aufgebracht werden. In den Figuren 2A bis 20 sind durch die vertikal verlaufenden Strich-Punkt-Linien einzelne Einheiten des Trägers 2
illustriert. Eine Vielzahl solcher Einheiten ist bevorzugt zu einem Trägerverbund zusammengefasst , so dass eine Vielzahl der Halbleiterbauteile 1 aus einem Trägerverbund heraus gefertigt werden kann.
Gemäß Figur 2P wird der Trägerverbund in Separationsbereichen S zerteilt, so dass die Halbleiterbauteile 1 entstehen. Das Zerteilen erfolgt beispielsweise durch ein Sägen. Je nach der Dicke des Kernmaterials 24 in den Gräben 28 und je nach
Vorhandensein des Vergusskörpers 8 können zwei verschiedene Sägeblatttypen verwendet werden, die einerseits für den
Vergusskörper 8 und andererseits für die Keramikschicht 4 sowie das Kernmaterial 24 optimiert sind. Für den Vergusskörper und die Keramikschicht 4 werden bevorzugt
Schleifblätter mit Diamantkörnern verwendet, wohingegen das vergleichsweise weiche Kernmaterial 24, insbesondere
Aluminium, mit einem gezähnten Sägeblatt zerteilt werden kann. Bei einer sehr geringen verbleibenden Schichtdicke des Kernmaterials 24 in den Gräben 28 kann aber auch nur ein einziges Sägeblatt verwendet werden. Beim Ausführungsbeispiel des Halbleiterbauteils 1, wie in Figur 3 dargestellt, befindet sich die Keramikschicht 4 sowohl an der Trägerunterseite 21 als auch an der
Trägeroberseite 22. Die Löcher 3 sind außerhalb der Gräben 28 geformt und, in Draufsicht gesehen, unterhalb des
Halbleiterchips 5 angebracht. Auch die Kontaktschichten 91,
92 erstrecken sich sowohl auf die Trägeroberseite 22 als auch auf die Trägerunterseite 21. An der Trägeroberseite 22 sind die Metallschicht 25 sowie der dielektrische Spiegel 26 daher bereichsweise entfernt. Gemäß Figur 3 ist die
Halbleiterschichtenfolge 55 dem Träger 2 zugewandt, anders als in den Figuren 1 und 2.
Auch beim Ausführungsbeispiel der Figur 4 erstrecken sich die Keramikschicht 4 sowie die Kontaktschichten 91, 92 auf beide Hauptseiten des Trägers 2. Jedoch zwischen dem Kernmaterial
24 und dem Halbleiterchip 5 sind die Metallschicht 25 und der dielektrische Spiegel 26 intakt, anders als in Figur 3. Auch gemäß Figur 4 befinden sich die Löcher 3 außerhalb der Gräben 28, wobei sich, abweichend von Figur 4, auch die Löcher 3 innerhalb der Gräben 28 befinden können, analog zu Figur 1.
Somit sind gemäß Figur 4 elektrische Kontaktbereiche für das elektrische Verbindungsmittel 6, also insbesondere für Bonddrähte, an derselben Seite des Trägers 2 arrangiert wie der Halbleiterchip 5. Dabei liegen die elektrische
Kontaktbereiche an der Trägeroberseite 22, in Draufsicht gesehen, sowohl neben den Löchern 3 als auch neben dem
Halbleiterchip 5. Bevorzugt befinden sich die elektrischen Kontaktbereiche, in Draufsicht gesehen, zwischen den Löchern 3 und dem Halbleiterchip 5. Eine solche Anordnung der
elektrischen Kontaktbereiche ist besonders bevorzugt, da beim Aufbringen der elektrischen Verbindungsmittel 6 dann das Kernmaterial 24 die metallischen Kontaktschichten 91, 92 im Bereich der elektrischen Kontaktbereiche stabilisieren kann. Die elektrischen Kontaktbereiche sind mit anderen Worten bevorzugt als Bondflächen, auch als Bondpads bezeichnet, gestaltet .
Beim Ausführungsbeispiel der Figur 5 ist durch den Kleber 7 eine Rampe von der Trägeroberseite 22 hin zu einer dem Träger 2 abgewandten Seite des Halbleiterchips 5 gebildet. Auf diese Rampe sind die elektrischen Verbindungsmittel 6 aufgebracht, die wie Leiterbahnen von den Löchern 3 zu den Kontaktflächen 56 geführt sind.
Beim Ausführungsbeispiel der Figur 6 sind mehrere der
Halbleiterchips 5 elektrisch in Serie geschaltet.
Entsprechende Serienschaltungen oder, abweichend hiervon, Parallelschaltungen können auch in Verbindung mit den
Ausführungsbeispielen der Figuren 3 bis 5 verwendet werden.
Die verschiedenen Ausgestaltungen hinsichtlich der
elektrischen Verbindungsmittel 6, der Anzahl der
Halbleiterchips 5, der Gräben 28 sowie der Löcher 3, wie in den verschiedenen Ausführungsbeispielen dargestellt, können miteinander kombiniert werden. Die hier beschriebene Erfindung ist nicht durch die
Beschreibung anhand der Ausführungsbeispiele beschränkt.
Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist .
Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 10 2015 108 345.0, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.
Bezugs zeichenliste
1 optoelektronisches Halbleiterbauteil
2 Träger
21 Trägerunterseite
22 Trägeroberseite
24 Kernmaterial
25 Metallschicht
26 dielektrischer Spiegel
27 Randbereich
28 Graben an der Trägerunterseite
3 Loch
31 Grat
4 Keramikschicht
5 Strahlung emittierender Halbleiterchip 51 Substrat
55 Halbleiterschichtenfolge
56 elektrische Kontaktfläche
6 elektrisches Verbindungsmittel
7 Kleber
8 Vergusskörper
91 metallische Kontaktschicht
92 metallische Kontaktschicht
93 Anwachsschicht
94 Verbindungsmetall
11 Schutzschicht
12 Fotolack
13 Schutzfolie
B Breite des Randbereichs des Trägers
S Separationsbereich

Claims

Patentansprüche
1. Verfahren zur Herstellung von optoelektronischen
Halbleiterbauteilen (1) mit den Schritten:
A) Bereitstellen eines Trägers (2) mit einer
Trägerunterseite (21) und mit einer Trägeroberseite (22), wobei der Träger (2) ein metallisches
Kernmaterial (24) aufweist und zumindest an der
Trägeroberseite (22) auf das Kernmaterial (24) eine Metallschicht (25) und darauffolgend ein dielektrischer
Spiegel (26) aufgebracht sind,
B) Ausbilden von mindestens zwei Löchern (3) durch den Träger (2) hindurch,
C) Erzeugen einer Keramikschicht (4) mit einer Dicke von höchstens 150 ym zumindest an der Trägerunterseite
(21) und in den Löchern (3), wobei die Keramikschicht (4) als Komponente das Kernmaterial (24) umfasst,
D) Aufbringen von metallischen Kontaktschichten (91, 92) auf zumindest Teilbereiche der Keramikschicht (4) an der Trägerunterseite (21) und in den Löchern (3), sodass durch die Löcher (3) die Trägeroberseite (22) elektrisch mit der Trägerunterseite (21) verbunden wird, und
E) Aufbringen zumindest eines Strahlung emittierenden Halbleiterchips (5) auf die Trägeroberseite (22) und elektrisches Verbinden des Halbleiterchips (5) mit den Kontaktschichten (91, 92).
2. Verfahren nach dem vorhergehenden Anspruch,
bei dem das Kernmaterial (24) Aluminium oder eine
Aluminiumlegierung ist und die Keramikschicht (4) im
Schritt D) elektrochemisch mit einer Dicke von
höchstens 75 ym hergestellt wird und aus Aluminiumoxid ist,
wobei die Metallschicht (25) aus Silber gebildet wird und der dielektrische Spiegel (26) sich abwechselnde Si02_Schichten und Ti02_Schichten umfasst.
3. Verfahren nach einem der vorhergehenden Ansprüche,
bei dem, in Draufsicht auf die Trägeroberseite (22) gesehen, der Halbleiterchip (5) ringsum von dem Träger
(2) mit einem umlaufenden Randbereich (27) umgeben ist und sich die Löcher (3) innerhalb des Randbereichs (27) befinden, wobei eine mittlere Breite des Randbereichs
(27) mindestens 10 % und höchstens 60 % einer mittleren Kantenlänge des Halbleiterchips (5) beträgt.
4. Verfahren nach einem der vorhergehenden Ansprüche,
bei dem vor dem Schritt B) an der Trägerunterseite (21) ein Graben (28) ausgebildet wird,
wobei der Graben (28) den Träger (2), in Draufsicht auf die Trägerunterseite (21) gesehen, außen ringsum umläuft und im Bereich des Grabens (28) der Träger (2) auf mindestens 15 % und höchstens 70 ~6 einer
ursprünglichen Trägerdicke gedünnt wird.
5. Verfahren nach dem vorhergehenden Anspruch,
bei dem im Schritt B) die Löcher (3) im Bereich des Grabens (28) an zwei einander gegenüber liegenden
Seiten des Halbleiterchips (5) geformt werden,
wobei der Graben (28) im Bereich der Löcher (3) eine größere Breite aufweist als in verbleibenden Bereichen.
6. Verfahren nach Anspruch 4,
bei dem im Schritt B) die Löcher (3) , in Draufsicht gesehen, unterhalb des Halbeiterchips (5) und außerhalb des Grabens (28) geformt werden und der Graben eine gleichbleibende Breite aufweist.
7. Verfahren nach einem der vorhergehenden Ansprüche,
bei dem im Schritt D) die Kontaktschichten (91, 92) die Löcher (3) an der Trägeroberseite (22) verschließen und diese Verschlüsse der Löcher (3) durch die
Kontaktschichten (91, 92) jeweils Anschlussbereiche für Bonddrähte (6) im Schritt E) darstellen.
8. Verfahren nach einem der vorhergehenden Ansprüche,
bei dem der Halbleiterchip (5) mit einem transparenten, elektrisch isolierenden Kleber (7) an der
Trägeroberseite (22) befestigt wird,
wobei der Halbeiterchip (5) ein für die emittierte Strahlung durchlässiges Substrat (51) aufweist, an dem an einer dem Träger (2) abgewandten Seite eine
Halbleiterschichtenfolge (55) aufgewachsen ist.
9. Verfahren nach dem vorhergehenden Anspruch,
bei dem der Kleber (7) bis an eine dem Träger (2) abgewandte Seite des Halbleiterchips (5) reicht und eine Rampe für schichtförmige, elektrische
Verbindungsmittel (6) zwischen den Löchern (3) und elektrischen Kontaktflächen (56) des Halbleiterchips (5) an dieser Seite bildet.
10. Verfahren nach einem der vorhergehenden Ansprüche,
bei dem im Schritt D) auf die Keramikschicht (4) an der
Trägerunterseite (21) und in den Löchern (3)
ganzflächig eine metallische Anwachsschicht (93) für die Kontaktschichten (91, 92) aufgebracht wird,
wobei anschließend die Anwachsschicht (93) stellenweise mit einer Schutzschicht (11) bedeckt wird, sodass die Kontaktschichten (91, 92) nur in von der Schutzschicht (11) unbedeckten Gebieten der Anwachsschicht (93) erzeugt werden.
Verfahren nach einem der vorhergehenden Ansprüche, bei dem die Metallschicht (25) und der dielektrische Spiegel (26) vor dem Schritt B) an der Trägeroberseite (22) in Draufsicht gesehen neben dem Halbleiterchip (5) und neben den Löchern (3) in elektrischen
Kontaktbereichen für Bonddrähte (6) stellenweise entfernt werden,
wobei in den elektrischen Kontaktbereichen, die auf die Trägeroberseite (22) beschränkt sind, die
Kontaktschichten (91, 92) erzeugt werden.
Verfahren nach einem der Ansprüche 1 bis 10,
bei dem die Metallschicht (25) und der dielektrische
Spiegel (26) vor dem Schritt B) die Trägeroberseite
(22) vollständig bedecken und im Schritt C) die
Metallschicht (25) und der dielektrische Spiegel (26) nur im Bereich der Löcher (3) entfernt werden,
wobei die Trägerunterseite (21) vor dem Schritt D) durch das Kernmaterial (4) gebildet ist und frei von der Metallschicht (25) und dem dielektrischen Spiegel
(26) ist.
Verfahren nach einem der vorhergehenden Ansprüche, bei dem eine Vielzahl von Trägern (2) in einem
Trägerverbund zusammengefasst sind und nach dem Schritt E) der Trägerverbund zu den Trägern (2) vereinzelt wird, indem in Separationsbereichen (S) der
Trägerverbund zerteilt wird. Verfahren nach einem der vorhergehenden Ansprüche, bei dem sich an der Trägeroberseite (22) mehrere der Halbleiterchips (5) befinden, die über Bonddrähte (6) elektrisch in Serie geschaltet sind.
Optoelektronisches Halbleiterbauteil (1) mit
- einem Träger (2) mit einer Trägerunterseite (21) und mit einer Trägeroberseite (22), und
- zumindest einem im Betrieb Strahlung emittierenden Halbleiterchip (5) auf der Trägeroberseite (22), wobei
- der Träger (2) ein metallisches Kernmaterial (24) aufweist und zumindest an der Trägeroberseite (22) auf das Kernmaterial (24) eine Metallschicht (25) und darauffolgend ein dielektrischer Spiegel (26)
aufgebracht sind,
- durch den Träger (2) hindurch mindestens zwei Löcher
(3) geformt sind,
- sich zumindest an der Trägerunterseite (21) und in den Löchern (3) eine Keramikschicht (4) mit einer Dicke von höchstens 100 ym befindet und die Keramikschicht
(4) als eine Komponente das Kernmaterial (24) umfasst,
- auf zumindest Teilbereichen der Trägerunterseite (21) und in den Löchern (3) metallische Kontaktschichten (91, 92) aufgebracht sind, sodass die Trägeroberseite (22) durch die Löcher (3) hindurch elektrisch mit der Trägerunterseite (21) verbunden ist und die
Kontaktschichten (91, 92) an der Trägerunterseite (21) zur externen elektrischen und mechanischen Befestigung des Halbleiterbauteils (1) eingerichtet sind, und
- der Halbleiterchip (5) mittels elektrischer
Verbindungsmittel (6) elektrisch mit den
Kontaktschichten (91, 92) verbunden ist.
PCT/EP2016/061317 2015-05-27 2016-05-19 Verfahren zur herstellung von optoelektronischen halbleiterbauteilen und optoelektronisches halbleiterbauteil Ceased WO2016188867A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017558021A JP2018521499A (ja) 2015-05-27 2016-05-19 オプトエレクトロニクス半導体コンポーネントを生産するための方法およびオプトエレクトロニクス半導体コンポーネント
US15/577,045 US10205071B2 (en) 2015-05-27 2016-05-19 Method of producing optoelectronic semiconductor components, and optoelectronic semiconductor component

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102015108345.0A DE102015108345A1 (de) 2015-05-27 2015-05-27 Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen und optoelektronisches Halbleiterbauteil
DE102015108345.0 2015-05-27

Publications (1)

Publication Number Publication Date
WO2016188867A1 true WO2016188867A1 (de) 2016-12-01

Family

ID=56080395

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2016/061317 Ceased WO2016188867A1 (de) 2015-05-27 2016-05-19 Verfahren zur herstellung von optoelektronischen halbleiterbauteilen und optoelektronisches halbleiterbauteil

Country Status (4)

Country Link
US (1) US10205071B2 (de)
JP (1) JP2018521499A (de)
DE (1) DE102015108345A1 (de)
WO (1) WO2016188867A1 (de)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090166664A1 (en) * 2007-12-28 2009-07-02 Samsung Electro-Mechanics Co., Ltd. High power light emitting diode package and manufacturing method thereof
DE102010045783A1 (de) * 2010-09-17 2012-03-22 Osram Opto Semiconductors Gmbh Trägersubstrat für ein optoelektronisches Bauelement, Verfahren zu dessen Herstellung und optoelektronisches Bauelement
WO2012107755A1 (en) * 2011-02-08 2012-08-16 Cambridge Nanolitic Limited Insulated metal substrate
US20130160978A1 (en) * 2011-12-21 2013-06-27 Samsung Electro-Mechanics Co., Ltd. Heat dissipating substrate and method of manufacturing the same
US20140225139A1 (en) * 2013-02-14 2014-08-14 Samsung Electronics Co., Ltd. Light emitting device package and method of manufacturing the same

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002292924A (ja) 2001-03-30 2002-10-09 Kyocera Corp 光プリンタヘッド
JP3846367B2 (ja) 2002-05-30 2006-11-15 セイコーエプソン株式会社 半導体素子部材及び半導体装置並びにそれらの製造方法、電気光学装置、電子機器
JP2007250805A (ja) 2006-03-16 2007-09-27 Matsushita Electric Ind Co Ltd 表面実装型気密端子
KR100958024B1 (ko) * 2008-08-05 2010-05-17 삼성엘이디 주식회사 발광 다이오드 패키지 및 그 제조방법
US8017963B2 (en) * 2008-12-08 2011-09-13 Cree, Inc. Light emitting diode with a dielectric mirror having a lateral configuration
US8207554B2 (en) * 2009-09-11 2012-06-26 Soraa, Inc. System and method for LED packaging
KR20110048338A (ko) * 2009-11-02 2011-05-11 삼성전기주식회사 광학소자용 패키지 기판 및 그 제조방법
CN102263192B (zh) * 2010-05-31 2016-02-03 精材科技股份有限公司 发光二极管次基板、发光二极管封装及其制造方法
JP5970744B2 (ja) 2011-01-28 2016-08-17 株式会社大真空 電子部品パッケージ用封止部材、電子部品パッケージ、及び電子部品パッケージ用封止部材の製造方法
JP2013038018A (ja) * 2011-08-10 2013-02-21 Panasonic Corp 照明器具
DE202011050976U1 (de) * 2011-08-12 2012-11-15 Alanod Aluminium-Veredlung Gmbh & Co. Kg Hochreflektierendes Trägermaterial für lichtemittierende Dioden und lichtemittierende Vorrichtung mit einem derartigen Trägermaterial
DE102012110774A1 (de) 2012-11-09 2014-05-15 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil
JP2014110332A (ja) 2012-12-03 2014-06-12 Citizen Holdings Co Ltd 半導体発光装置
JP5775060B2 (ja) 2012-12-19 2015-09-09 日本特殊陶業株式会社 セラミック基板及びその製造方法
KR101958418B1 (ko) * 2013-02-22 2019-03-14 삼성전자 주식회사 발광 소자 패키지
US9865783B2 (en) 2013-09-09 2018-01-09 Luminus, Inc. Distributed Bragg reflector on an aluminum package for an LED
JP2017500730A (ja) * 2013-10-24 2017-01-05 ロジャーズ コーポレーション 温度管理回路材料、その製造方法、及びそれから形成された物品
US20150303170A1 (en) * 2014-04-17 2015-10-22 Amkor Technology, Inc. Singulated unit substrate for a semicondcutor device
KR102188500B1 (ko) * 2014-07-28 2020-12-09 삼성전자주식회사 발광다이오드 패키지 및 이를 이용한 조명장치
DE102014116529A1 (de) 2014-11-12 2016-05-12 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090166664A1 (en) * 2007-12-28 2009-07-02 Samsung Electro-Mechanics Co., Ltd. High power light emitting diode package and manufacturing method thereof
DE102010045783A1 (de) * 2010-09-17 2012-03-22 Osram Opto Semiconductors Gmbh Trägersubstrat für ein optoelektronisches Bauelement, Verfahren zu dessen Herstellung und optoelektronisches Bauelement
WO2012107755A1 (en) * 2011-02-08 2012-08-16 Cambridge Nanolitic Limited Insulated metal substrate
US20130160978A1 (en) * 2011-12-21 2013-06-27 Samsung Electro-Mechanics Co., Ltd. Heat dissipating substrate and method of manufacturing the same
US20140225139A1 (en) * 2013-02-14 2014-08-14 Samsung Electronics Co., Ltd. Light emitting device package and method of manufacturing the same

Also Published As

Publication number Publication date
JP2018521499A (ja) 2018-08-02
US10205071B2 (en) 2019-02-12
US20180145234A1 (en) 2018-05-24
DE102015108345A1 (de) 2016-12-01

Similar Documents

Publication Publication Date Title
EP2149161B1 (de) Optoelektronisches bauelement
DE102010027253B4 (de) Optoelektronisches Halbleiterbauteil
EP2612372B1 (de) Leuchtdiodenchip
EP3345225B1 (de) Optoelektronisches halbleiterbauelement und verfahren zu dessen herstellung
DE102012002605B9 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil
WO2012110364A1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung von optoelektronischen halbleiterchips
EP2149160A1 (de) Optoelektronisches bauelement und verfahren zur herstellung einer mehrzahl optoelektronischer bauelemente
WO2010124915A1 (de) Leuchtdiode und verfahren zur herstellung einer leuchtdiode
DE102010034665A1 (de) Optoelektronischer Halbleiterchip und Verfahren zur Herstellung von optoelektronischen Halbleiterchips
DE112005003476T5 (de) Substratentfernungsprozess für LEDs mit hoher Lichtausbeute
DE112015000703B4 (de) Optoelektronisches Halbleiterbauelement
DE102012108879B4 (de) Optoelektronischer Halbleiterchip mit mehreren nebeneinander angeordneten aktiven Bereichen
WO2014019865A1 (de) Verfahren zur herstellung einer mehrzahl von optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
EP2286470A1 (de) Strahlungsemittierendes bauelement und verfahren zur herstellung eines strahlungsemittierenden bauelements
WO2012107289A1 (de) Optoelektronischer halbleiterchip mit verkapselter spiegelschicht
DE102015107593A1 (de) Optoelektronischer Halbleiterchip und Leuchtmittel
EP2279534B1 (de) Led-element mit dünnschicht-halbleiterbauelement auf galliumnitrid-basis
DE102018131775A1 (de) Elektronisches Bauelement und Verfahren zur Herstellung eines elektronischen Bauelements
WO2012089540A1 (de) Verbundsubstrat, halbleiterchip mit verbundsubstrat und verfahren zur herstellung von verbundsubstraten und halbleiterchips
WO2017081181A1 (de) Strahlungsemittierender halbleiterchip, optoelektronisches bauelement mit einem strahlungsemittierenden halbleiterchip und verfahren zur beschichtung eines strahlungsemittierenden halbleiterchips
WO2016198620A1 (de) Verfahren zur herstellung von optoelektronischen konversions-halbleiterchips und verbund von konversions-halbleiterchips
WO2016188867A1 (de) Verfahren zur herstellung von optoelektronischen halbleiterbauteilen und optoelektronisches halbleiterbauteil
EP2380218A2 (de) Optoelektonisches halbleiterbauteil und verfahren zur herstellung eines optoelektronischen halbleiterbauteils
DE102018116327B4 (de) Strahlungsemittierendes Bauteil und Verfahren zur Herstellung eines strahlungsemittierenden Bauteils
WO2014111384A1 (de) Optoelektronischer halbleiterchip

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16724878

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2017558021

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 15577045

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16724878

Country of ref document: EP

Kind code of ref document: A1