WO2016163731A1 - 더미 칩 패키지 및 이를 제조하는 방법 - Google Patents

더미 칩 패키지 및 이를 제조하는 방법 Download PDF

Info

Publication number
WO2016163731A1
WO2016163731A1 PCT/KR2016/003565 KR2016003565W WO2016163731A1 WO 2016163731 A1 WO2016163731 A1 WO 2016163731A1 KR 2016003565 W KR2016003565 W KR 2016003565W WO 2016163731 A1 WO2016163731 A1 WO 2016163731A1
Authority
WO
WIPO (PCT)
Prior art keywords
dummy chip
substrate
bump
dummy
chip body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/KR2016/003565
Other languages
English (en)
French (fr)
Inventor
김재현
박성수
나우철
이은정
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung SDI Co Ltd
Original Assignee
Samsung SDI Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung SDI Co Ltd filed Critical Samsung SDI Co Ltd
Publication of WO2016163731A1 publication Critical patent/WO2016163731A1/ko
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL

Definitions

  • the present invention relates to a dummy chip package, a method of manufacturing the same, and a molding evaluation method using the same. More specifically, the present invention relates to a dummy chip package capable of visually evaluating the gap between bump gap filling and void formation of epoxy molding compound (EMC) and a method of manufacturing the same. will be.
  • EMC epoxy molding compound
  • a semiconductor chip is formed by performing various semiconductor processes on a wafer, and chip bumping, chip back grinding, and chip cutting in order to mount each semiconductor chip on a substrate.
  • the chip is connected to the printed circuit board through the bump of the printed circuit board by mounting the printed circuit board after the process of.
  • the package substrate is a semiconductor chip is mounted, and includes a bump for electrically connecting the semiconductor chip and the substrate and a molding member formed on the substrate to mold the substrate.
  • the molding member is mainly formed of an epoxy molding compound (EMC) to protect the semiconductor chip from external environments such as impact, moisture, and dust. The molding process ensures that the EMC fills the gaps between the bumps in the package and that there are no voids.
  • EMC epoxy molding compound
  • Korean Patent Laid-Open Publication No. 2008-0095677 discloses a flip chip package and a method of manufacturing the package.
  • An object of the present invention is to determine whether the gap gap between the bump (Bump Gap Filling) and the void (Void) is formed in the semiconductor chip package without cross-sectional analysis using ultrasonic imaging equipment (SAT) to solve the above problems
  • the purpose of the present invention is to provide a dummy chip package and a method of manufacturing the same, which can be evaluated in real time to shorten the development period, and are useful in terms of economical and resource saving without discarding expensive semiconductor chips.
  • a dummy chip package includes a dummy chip including a dummy chip body part and a bump formed under the dummy chip body part; A substrate formed under the bump; Wherein the gap between the dummy chip body portion and the substrate is sealed with an epoxy molding compound.
  • the bump may include copper (Cu), have a thickness of about 10 ⁇ m to about 100 ⁇ m, and a diameter of about 50 ⁇ m to about 300 ⁇ m.
  • Cu copper
  • the dummy chip body portion may include an epoxy resin.
  • the dummy chip may be arranged on the substrate with a plurality of single dummy chips spaced apart.
  • the dummy chip body may have a yellow index YI of about 30 to about 100.
  • the substrate comprises an insulating layer; And a conductive layer formed on the insulating layer, wherein the conductive layer may contact the bump.
  • the conductive layer may include copper (Cu), and the insulating layer may include an epoxy resin.
  • a dummy chip package manufacturing method includes forming bumps under a dummy chip body part; Forming a substrate under the bump; And sealing a gap between the dummy chip body portion and the substrate with an epoxy molding compound.
  • the present invention can shorten the development period by evaluating in real time whether the gap between the bumps of the semiconductor chip package (Bump Gap Filling) and the formation of voids (Void) is formed, and replace the semiconductor chip with a disposable dummy chip
  • the present invention provides a dummy chip package and a method of providing the same, which are useful in terms of economics and resource saving, without discarding expensive semiconductor chips.
  • FIG. 1 is a cross-sectional view of a dummy chip package before molding into an epoxy molding compound in the configuration of the present invention.
  • FIG. 2 is a cross-sectional view of a dummy chip package of an embodiment of the present invention.
  • FIG 3 is a cross-sectional view of a dummy chip package of another embodiment of the present invention.
  • FIG. 4 is a cross-sectional view of a dummy chip package of another embodiment of the present invention.
  • FIG. 5 is a plan view of a dummy package having a plurality of dummy chip packages of the present invention.
  • the 'upper' and 'lower' are based on the drawings for convenience, and the 'upper' may be changed to 'lower' and 'upper' according to the viewing time.
  • a "dummy chip” is a dummy as a substitute for a semiconductor chip for testing a semiconductor chip package for evaluating in real time whether a gap between bumps is formed and whether a gap is formed. It includes a chip body and bumps.
  • “dummy chip package” means a substitute for a package in which a semiconductor chip including the dummy chip is mounted.
  • the semiconductor chip package may include a semiconductor chip, a bump on which the semiconductor chip is mounted and electrically connecting the semiconductor chip and the package substrate, and a molding member formed on the substrate to mold the chip and the substrate.
  • the dummy chip package of the present invention also includes a substrate, a dummy chip, and a molding member for molding the dummy chip and the substrate.
  • the molding member is mainly formed by an epoxy molding compound (EMC). Filling the gap (gap) of the flip chip with the epoxy resin composition at the same time encapsulating the chip is one of the mold underfill (Mold Underfill) process.
  • EMC epoxy molding compound
  • FIG. 1 is a cross-sectional view of a dummy chip package before molding with an epoxy molding compound in the configuration of the present invention.
  • the dummy chip package Before molding with the epoxy molding compound, the dummy chip package is formed with a bump and a substrate under the dummy chip body.
  • the dummy chip package 100 before molding the epoxy molding compound may include a dummy chip 150 including a dummy chip body part 110 and a bump 120 formed under the dummy chip body part 110; And a substrate 250 formed under the bump 120.
  • the dummy chip 150 refers to a kind of dummy chip which is mounted on a substrate in place of an actual semiconductor chip during a semiconductor chip package manufacturing process.
  • the dummy chip 150 is a substitute for the semiconductor chip for testing a semiconductor chip package.
  • the dummy chip 150 includes a space excluding the bump 120 formed between the dummy chip body 110 and the substrate, that is, the dummy chip body 110 and the bump ( 120 is used for the purpose of verifying whether the gap (Bump Gap Filling) and the void (Void) formed of the empty space consisting of the array of the substrate 250.
  • the dummy chip 150 includes a dummy chip body 110 and a bump 120.
  • the dummy chip body 110 may be made of a transparent or translucent material.
  • the dummy chip body 110 may include a phenol resin, a silicone resin, an acrylic resin, an epoxy resin, and more specifically, may include an epoxy resin.
  • the epoxy resin may further include at least one of an acid anhydride curing agent and an alcohol to improve transparency.
  • the transparency of the dummy chip body 110 may be confirmed by transmittance.
  • the transmittance was measured using a turbidimeter (model name: NDH 2000) manufactured by Nippon Denshoku Kogyo.
  • the transmittance is light transmittance and may be about 50% to about 90% in the visible light region (eg, wavelength 380nm to 780nm). In the above range, it is possible to visually check whether the gap (Bump Gap Filling) and the void (Void) formed through the dummy chip body portion in real time.
  • the transparency of the dummy chip body 110 may be confirmed by a yellow index.
  • the yellow index (YI) was measured five times on the specimen of the dummy chip body using a color difference meter (device name: CM-3700D) manufactured by Konica Minolta Co., Ltd., and then the average value was applied.
  • the yellow index may be about 30 to about 100. In the above range, the sealing of the gap 140 and the formation of voids through the dummy chip body part have an effect capable of real time.
  • the dummy chip body 110 may have a thickness of about 30 ⁇ m to about 1,600 ⁇ m.
  • the gap 140 may be used as a substitute for a semiconductor chip for a test of whether a gap is formed and a gap is formed.
  • the dummy chip body 110 may be bonded to the substrate 250 by forming a junction 130 at the end of the dummy chip body 110.
  • the junction part 130 may be formed at a corner portion.
  • Junction 130 is preferably a solder paste made of a paste (glue) by mixing the flux with the solder powder may be used, and may also be used as other bonding materials.
  • the bump 120 is used as a connection terminal for connecting the semiconductor chip and the substrate or a connection terminal for exchanging electrical signals with the outside in the semiconductor chip package.
  • the bump 120 constitutes a dummy chip package by connecting means between the dummy chip body 110 and the substrate 250.
  • the bump 120 is formed under the dummy chip body 110 constituting the dummy chip package. It may also be formed on the substrate 250. In more detail, the bump 120 is in contact with the conductive layer 210 of the substrate 250. For example, the bump 120 is formed in direct contact with the conductive layer 210 of the substrate 250. In this case, electrical conduction between the bump 120 and the conductive layer 210 may be good.
  • the "directly contacting" means that no other layer between the bump 120 and the conductive layer 210 is interposed.
  • the bumps 120 are spaced apart from each other at predetermined intervals under the dummy chip body 110.
  • the gap formed by the bump 120, the lower surface of the dummy chip body 110, and the conductive layer 210 of the substrate 250 may be sealed with an epoxy molding compound.
  • the bump 120 is classified into a metal material, a conductive resin in which metal particles are incorporated into the resin, or a resin-metal composite material in which the metal material is coated on the resin surface.
  • the metal may include a conductive metal material such as gold, copper (Cu), nickel (Ni), tin alloy (SnPb, SnAg), and more specifically, may include copper (Cu).
  • the bump 120 may be formed by forming copper (Cu) on one surface of the dummy chip body part 110 to a thickness of about 10 ⁇ m to about 100 ⁇ m, and then aligning and etching the mask.
  • copper (Cu) may be formed on the substrate to a thickness of about 10 ⁇ m to about 100 ⁇ m, and then aligning and etching the mask.
  • the diameter of the bumps is from about 50 ⁇ m to about 300 ⁇ m. In the range of the thickness and diameter of the gap through the dummy chip body portion (Bump Gap Filling) and the confirmation of whether the void (Void) is formed whether there is an effect possible in real time.
  • the UV light source is irradiated according to the circuit mask pattern selected as the solder resist.
  • An exposure process, a development process of removing a portion of the copper layer which is not subjected to the UV light source, and an etching process are performed to etch the copper layer where the solder resist is not formed by etching to selectively expose the copper layer.
  • residues not removed in the exposure and development processes are removed and surface treatment is performed.
  • a metal layer may be further formed under the bump.
  • the bump lower metal layer may include nickel (Ni), palladium (Pd), platinum (Pt), and an alloy thereof, and may be formed by electroplating.
  • bumps may be formed on the dummy chip body 110.
  • the substrate 250 may be a printed circle board (PCB) composed of one, two, or multiple layers.
  • PCB printed circle board
  • the substrate 250 may include an insulating layer 230 and a conductive layer 210 formed on both surfaces of the insulating layer 230.
  • the insulating layer 230 may include a composite material, a phenol resin, a ceramic, etc., in which a matrix resin is impregnated with a reinforcing material.
  • a matrix resin an epoxy resin, a phenol resin, or the like may be used.
  • the reinforcing material glass fiber, glass fiber cloth, paper, or the like may be used.
  • the insulating layer 230 may have a thickness of about 30 ⁇ m to about 1,600 ⁇ m. In the above range, the overall thickness of the substrate may be minimized, high density microcircuit patterns may be realized, and additionally, flexibility of the substrate may be provided.
  • the conductive layer 210 may be formed on one surface or both surfaces of the insulating layer 230. In an embodiment, the conductive layer 210 may be formed only on the insulating layer 230. In another embodiment, the conductive layer 210 may be formed on both upper and lower surfaces of the insulating layer 230. For example, as in the case of FIG. 1, the conductive layer 210 may be formed on both the upper and lower portions of the insulating layer 230.
  • the conductive layer 210 may have a thickness ranging from about 10 ⁇ m to about 100 ⁇ m. It has the effect of improving the pattern density of the circuit wiring formed in the conductive layer in the above range.
  • the material of the conductive layer 210 is a conductive material, and may include at least one of metal, specifically, copper (Cu), gold (Au), aluminum (Al), and silver (Ag), and more specifically, copper. can do.
  • the conductive layer can be formed in a single layer or multiple layers.
  • the conductive layer 210 may be formed with a pattern.
  • the conductive layer may form a conductive layer using a conductive material, and then form a printed circuit pattern through a process such as photoresist coating, exposure, etching, and photoresist strip.
  • a protective layer for protecting the conductive layer may be formed on or under the conductive layer.
  • the protective layer may be formed of a protecting material to prevent corrosion of the conductive layer.
  • the protective layer may be formed of an insulating material so that the conductive layer is not corroded by humidity or moisture.
  • the protective layer may be formed of a solder resist material such as an epoxy resin, which is an insulating ink.
  • external terminals may be formed on the bottom surface (or top surface) of the substrate 250, and the external terminals may be electrically connected to the external device.
  • the dummy chip package 200 may include a dummy chip body 110; A bump 120 formed under the dummy chip body 110; And a substrate 250 formed under the bump 120, and the gap 140 between the dummy chip body 110 and the substrate 250 may be encapsulated with the epoxy molding compound 350.
  • the dummy chip package 300 may include a dummy chip body 110; A bump 120 formed under the dummy chip body 110; And a substrate 250 formed below the bump 120, wherein the gap 140 between the dummy chip body 110 and the substrate 250 and the entire upper surface of the dummy chip body 110 are epoxy molding compound ( 350).
  • the dummy chip package 400 may include a dummy chip body 110; A bump 120 formed under the dummy chip body 110; And a substrate 250 formed under the bump 120, the dummy chip body excluding the gap 140 between the dummy chip body part 110 and the substrate 250, and an upper surface of the dummy chip body part 110.
  • the entire side of the portion 110 may be encapsulated with the epoxy molding compound 350.
  • the thickness of the dummy chip body part, the bump, and the substrate and the number of bumps are arbitrarily shown and may be changed.
  • the dummy chip package of the present invention may be manufactured by mounting a dummy chip, which is used for testing a semiconductor chip package.
  • the gap of the gap (Bump Gap Filling) state through the transparent or semi-transparent dummy chip constituting the dummy chip package And whether voids are formed can be visually observed using an optical microscope. That is, the gap of the gap (Bump Gap Filling) and the formation of the void (Void) can be directly observed without using a real semiconductor chip, without cross-sectional analysis using ultrasonic imaging equipment (SAT: Scanning Acoustic Tomograph) .
  • SAT Scanning Acoustic Tomograph
  • FIG. 5 is a plan view of a dummy chip package having a plurality of single dummy chip packages.
  • a plurality of dummy chip body parts 110 are arranged on the substrate 150, and a junction part 130 may be formed between the dummy chip body part 110 and the substrate 250.
  • the junction part 130 may be formed at a corner portion when the dummy chip body part 110 has a quadrangular shape.
  • the bonding portion 130 may be preferably a solder paste made of a paste in a paste state by mixing the flux with the solder powder.
  • the junction part 130 may check its position and shape by the dummy chip body part 110 of a transparent or translucent material.
  • a plurality of bumps 120 may be formed between the dummy chip body 110 and the substrate 250.
  • a gap gap Bump Gap Filling
  • void Void
  • Method of manufacturing a dummy chip package comprises the steps of forming a bump under the dummy chip body portion; Forming a substrate under the bump; And sealing a gap between the dummy chip body portion and the substrate with an epoxy molding compound.
  • a dummy chip package capable of evaluating in real time whether the gap between the bumps of the semiconductor chip package and the formation of voids is formed.
  • the bump 120 may be formed by forming copper (Cu) on one surface of the dummy chip body part 110 to a thickness of about 10 ⁇ m to about 100 ⁇ m, and then aligning and etching the mask.
  • copper (Cu) may be formed on the substrate to a thickness of about 10 ⁇ m to about 100 ⁇ m, and then aligning and etching the mask.
  • the diameter of the bumps is from about 50 ⁇ m to about 300 ⁇ m.
  • a copper layer is formed on the lower part of the dummy chip body part 110 to a thickness of about 10 ⁇ m to about 100 ⁇ m, and the mask is aligned and etched to form a bump. Done.
  • the process of forming the bumps is not limited thereto.
  • the diameter of the bumps may be between about 50 ⁇ m and about 300 ⁇ m.
  • an epoxy molding compound may be encapsulated only between the dummy chip body portion and the substrate, or the dummy chip body portion may be sealed.
  • the entire gap between the substrate and the upper surface of the dummy chip body is sealed with an epoxy molding compound, or the gap between the dummy chip body and the substrate and the entire side of the dummy chip body except the upper surface of the dummy chip body is sealed with the epoxy molding compound.
  • the dummy chip body part containing epoxy was cut into 10 mm * 10 mm and the thickness thereof was measured five times for each specimen using a color difference meter (device name: CM-3700D) manufactured by Konica Minolta Co., Ltd. as shown in Table 1 below. The average value was then applied.
  • CM-3700D color difference meter

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 더미 칩 몸체부 및 상기 더미 칩 몸체부 하부에 형성된 범프를 포함하는 더미 칩; 및 상기 범프 하부에 형성된 기판; 을 포함하고, 상기 더미 칩 몸체부와 상기 기판 사이의 갭이 에폭시 몰딩 컴파운드로 밀봉된 것을 특징으로 하는 더미 칩 패키지에 관한 발명으로 범프 사이의 갭의 밀봉(Bump Gap Filling) 및 공극(Void) 형성 여부에 대해 실시간으로 평가할 수 있다.

Description

더미 칩 패키지 및 이를 제조하는 방법
본 발명은 더미 칩 패키지, 이를 제조하는 방법 및 이를 이용한 몰딩 평가 방법에 관한 것이다. 보다 구체적으로 에폭시 몰딩 컴파운드(EMC: epoxy molding compound)의 범프 사이의 갭의 밀봉(Bump Gap Filling) 및 공극(Void) 형성 여부에 대해 실시간으로 목시 평가할 수 있는 더미 칩 패키지 및 이를 제조하는 방법에 관한 것이다.
일반적으로 웨이퍼에 여러 가지 반도체 공정을 수행하여 반도체 칩을 형성하고, 각각의 반도체 칩을 기판에 실장하기 위하여 칩 범핑(Chip Bumping), 칩의 후면 가공(Chip Back Grinding), 칩 재단(Chip Sawing)의 공정 후 인쇄회로기판의 실장공정(Mounting)에 의하여 인쇄회로기판의 범프(Bump)를 통해 칩이 인쇄회로기판에 연결된다. 한편, 패키지 기판은 반도체 칩이 실장된 것으로서 반도체 칩과 기판을 전기적으로 연결시키는 범프 및 기판 상부에 형성되어 기판을 몰딩하는 몰딩 부재를 포함한다. 몰딩 부재는 반도체 칩을 충격, 수분, 먼지 등의 외부 환경으로부터 보호할 수 있도록 주로 에폭시 몰딩 컴파운드(EMC: epoxy molding compound)로 형성된다. 몰딩 공정에 의해 패키지에 EMC가 범프 사이의 갭(Gap)을 모두 채워야 하며, 공극(Void)이 없어야 한다. 이러한 EMC로 범프 사이의 갭(Gap)을 채우는 동시에 칩을 캡슐화하는 방법이 몰드 언더필(Molded Underfill) 공정 중의 하나이다. 한편, 이러한 몰드 언더필에 의한 패키지 기판 제조 공정의 실장과 관련하여, 범프 사이의 갭의 밀봉 및 공극 형성 여부의 평가가 필요한데 이러한 평가는 실제 패키지를 분석하고 확인하여야 하므로 상당한 시간과 경비가 소요된다.
이와 관련하여, 한국공개특허 제2008-0095677호는 플립칩 패키지 및 그 패키지 제조방법을 개시하고 있다.
본 발명의 목적은 상술한 문제점을 해결하기 위하여 반도체 칩 패키지를 초음파영상장비(SAT: Scanning Acoustic Tomograph)를 이용한 단면 분석 없이 범프 사이의 갭의 밀봉(Bump Gap Filling) 및 공극(Void) 형성 여부에 대해 실시간으로 평가하여 개발 기간을 단축할 수 있고, 고가의 반도체 칩을 폐기하는 일 없이 경제적 측면, 자원 절감 등의 측면에서 유용한 더미 칩 패키지 및 이를 제조하는 방법을 제공하는데 그 목적이 있다.
본 발명의 일 관점인 더미 칩 패키지는 더미 칩 몸체부 및 상기 더미 칩 몸체부 하부에 형성된 범프를 포함하는 더미 칩; 및 상기 범프 하부에 형성된 기판; 을 포함하고, 상기 더미 칩 몸체부와 상기 기판 사이의 갭이 에폭시 몰딩 컴파운드로 밀봉된다.
상기 범프가 구리(Cu)를 포함하고, 두께가 약 10㎛ 내지 약 100㎛, 직경은 약 50㎛ 내지 약 300㎛일 수 있다.
상기 더미 칩 몸체부는 에폭시 수지를 포함할 수 있다.
상기 더미 칩은 복수의 단일 더미 칩이 간격을 두고 기판 상부에 배열될 수 있다.
상기 더미 칩 몸체부는 황색 지수(YI)가 약 30 내지 약 100일 수 있다.
상기 기판은 절연층; 및 절연층의 상부에 형성되는 도전층을 포함하고, 상기 도전층은 상기 범프에 접할 수 있다.
상기 도전층은 구리(Cu)를 포함하고, 상기 절연층은 에폭시수지를 포함할 수 있다.
본 발명의 다른 관점인 더미 칩 패키지 제조방법은 더미 칩 몸체부 하부에 범프를 형성하는 단계; 상기 범프 하부에 기판을 형성하는 단계; 및 상기 더미 칩 몸체부와 상기 기판 사이의 갭을 에폭시 몰딩 컴파운드로 밀봉하는 단계를 포함한다.
본 발명은 반도체 칩 패키지의 범프 사이의 갭의 밀봉(Bump Gap Filling) 및 공극(Void) 형성 여부에 대한 확인을 실시간으로 평가하여 개발 기간을 단축할 수 있고, 반도체 칩을 1회용 더미 칩으로 대체하여 고가의 반도체 칩을 폐기하는 일 없이 경제적 측면, 자원 절감 등의 측면에서 유용한 더미 칩 패키지 및 이를 제공하는 방법을 제공하였다.
도 1은 본 발명의 구성 중 에폭시 몰딩 컴파운드로 몰딩 되기 전의 더미 칩 패키지의 단면도이다.
도 2는 본 발명의 일 실시예의 더미 칩 패키지의 단면도이다.
도 3은 본 발명의 다른 실시예의 더미 칩 패키지의 단면도이다.
도 4는 본 발명의 또 다른 실시예의 더미 칩 패키지의 단면도이다.
도 5는 본 발명의 더미 칩 패키지가 복수로 구성된 더미 패키지의 평면도이다.
첨부한 도면을 참고하여 실시예에 의해 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성 요소에 대해서는 동일한 도면 부호를 붙였다.
본 명세서에서 '상부'와 '하부'는 편의상 도면을 기준으로 한 것으로, 보는 시각에 따라 '상부'가 '하부'로 '하부'가 '상부'로 변경될 수 있다.
본 명세서에서 "더미 칩(dummy chip)"은 범프 사이의 갭의 밀봉(Bump Gap Filling) 및 공극(Void) 형성 여부에 대한 확인을 실시간으로 평가하기 위한 반도체 칩 패키지 테스트용 반도체 칩의 대용품으로 더미 칩 몸체부와 범프를 포함한다. 그리고, "더미 칩 패키지(dummy chip package)"는 상기 더미 칩을 포함한 반도체 칩이 실장된 패키지의 대용품을 의미한다.
반도체 칩 패키지는 반도체 칩, 반도체 칩이 실장되는 것으로서 반도체 칩과 패키지 기판을 전기적으로 연결시키는 범프, 및 기판 상부에 형성되어 칩과 기판을 몰딩하는 몰딩 부재를 포함할 수 있다. 본 발명의 더미 칩 패키지도 기판, 더미 칩, 및 더미 칩과 기판을 몰딩하는 몰딩 부재를 포함하게 된다.
몰딩 부재는 주로 에폭시 몰딩 컴파운드(EMC: epoxy molding compound)에 의해 형성된다. 이러한 에폭시 수지 조성물로 플립칩의 갭(Gap)을 채우는 동시에 칩을 캡슐화 하는 방법이 몰드 언더필(Molded Underfill) 공정 중의 하나이다.
도 1은 본 발명의 구성으로 에폭시 몰딩 컴파운드로 몰딩 되기 전의 더미 칩 패키지의 단면이다.
에폭시 몰딩 컴파운드로 몰딩하기 전에 더미 칩 패키지는 더미 칩 몸체부 하부에 범프와 기판이 형성된다.
구체적으로 에폭시 몰딩 컴파운드로 몰딩하기 전의 더미 칩 패키지(100)는 더미 칩 몸체부(110) 및 상기 더미 칩 몸체부(110) 하부에 형성된 범프(120)를 포함하는 더미 칩(150); 및 상기 범프(120) 하부에 형성된 기판(250)으로 구성된다.
더미 칩
더미 칩(150)은 반도체 칩 패키지 제조 공정 중 실제 반도체 칩을 대신하여 기판에 실장하게 되는 일종의 모조 칩을 말한다.
더미 칩(150)은 반도체 칩 패키지를 테스트하기 위한 반도체 칩의 대용품으로서, 더미 칩 몸체부(110)와 기판 사이에 형성된 범프(120)를 제외한 공간, 즉 더미 칩 몸체부(110), 범프(120) 및 기판(250)의 배열로 이루어진 빈 공간인 갭(140)의 밀봉(Bump Gap Filling) 및 공극(Void) 형성 여부의 확인 테스트를 위한 목적으로 사용된다.
더미 칩(150)은 더미 칩 몸체부(110)와 범프(120)를 포함한다.
더미 칩 몸체부
더미 칩(150)을 구성하는 더미 칩 몸체부(110)를 통하여, 더미 칩 몸체부(110)와 기판(250) 사이에 형성된 범프(120)를 제외한 갭(140)의 밀봉(Bump Gap Filling) 및 공극(Void) 형성 여부의 확인을 할 수 있다. 이를 위해서 더미 칩 몸체부(110)는 투명 또는 반투명 재질로 이루어질 수 있다. 구체적으로 더미 칩 몸체부(110)는 페놀 수지, 실리콘 수지, 아크릴 수지, 에폭시 수지(epoxy resin)를 포함할 수 있고, 보다 구체적으로 에폭시 수지를 포함할 수 있다. 구체예에서는 상기 에폭시 수지는 투명성을 향상시키기 위하여 산 무수물계 경화제 및 알코올 중 1종 이상을 더 포함할 수 있다.
더미 칩 몸체부(110)의 투명도는 투과율로 확인할 수 있다. 투과율은 Nippon Denshoku Kogyo(주)에서 제조된 탁도계(모델명: NDH 2000)를 이용하여 측정하였다. 투과율은 광 투과율로서, 가시광선 영역(예: 파장 380nm 내지 780nm)에서 약 50% 내지 약 90%일 수 있다. 상기 범위에서 더미 칩 몸체부를 통해 갭(140)의 밀봉(Bump Gap Filling) 및 공극(Void) 형성 여부의 확인이 목시적으로 실시간 가능한 효과가 있다.
더미 칩 몸체부(110)의 투명도는 황색지수로 확인할 수 있다. 황색지수(YI)는 Konica Minolta(주)에서 제조된 색차계(장치명: CM-3700D)를 이용하여 더미 칩 몸체부의 시편에 대해 5회 측정한 후 평균값을 적용하였다. 황색지수는 약 30 내지 약 100일 수 있다. 상기 범위에서 더미 칩 몸체부를 통해 갭(140)의 밀봉 및 공극 형성 여부의 확인이 목시적으로 실시간 가능한 효과가 있다.
더미 칩 몸체부(110)는 두께가 약 30㎛ 내지 약 1,600㎛일 수 있다. 상기 범위에서 갭(140)의 밀봉(Bump Gap Filling) 및 공극(Void) 형성 여부의 확인 테스트를 위한 반도체 칩의 대용품으로 사용될 수 있다.
상기 더미 칩 몸체부(110)는 더미 칩 몸체부(110)의 말단에 접합부(130)가 형성되어 기판(250)과 접합될 수 있다. 더미 칩 몸체부(110)의 평면 형태가 사각형일 경우 접합부(130)는 모서리 부분에 형성될 수 있다. 접합부(130)는 바람직하게 땝납 분말에 플럭스를 혼합하여 페이스트 상태(풀 모양)로 만든 솔더 페이스트가 사용될 수 있으며 다른 접합 재료로도 사용 가능할 수 있다.
범프
범프(120)는 반도체 칩 패키지에서 반도체 칩과 기판의 연결 수단 또는 외부와 전기적 신호를 교환하기 위한 접속단자로서 사용된다. 본 발명에서 범프(120)는 더미 칩 몸체부(110)와 기판(250)의 연결 수단으로 더미 칩 패키지를 구성한다.
범프(120)는 더미 칩 패키지를 구성하는 상기 더미 칩 몸체부(110)의 하부에 형성된다. 또한 기판(250)의 상부에 형성될 수 있다. 구체적으로 범프(120)는 기판(250) 중 도전층(210)과 접하게 된다. 예를 들면, 범프(120)는 기판(250) 중 도전층(210)과 직접적으로 접하여 형성된다. 이러한 경우, 범프(120)와 도전층(210) 간의 전기적 도통이 잘 될 수 있다. 상기 "직접적으로 접하여 형성"은 범프(120)와 도전층(210) 간의 임의의 다른 층이 개재되지 않음을 의미한다.
범프(120)는 더미 칩 몸체부(110)의 하부에 소정의 간격으로 이격되어 형성되어 있다. 이 경우, 범프(120), 더미 칩 몸체부(110)의 하부면, 기판(250) 중 도전층(210)이 이루는 갭은 에폭시 몰딩 컴파운드로 밀봉될 수 있다.
범프(120)는 금속 재료, 수지에 금속 입자가 혼입된 도전성 수지, 또는 수지 표면에 금속 재료를 피복한 수지-금속복합재료로 구별된다. 상기 금속은 구체적으로 금(gold), 구리(Cu), 니켈(Ni), 주석 합금(SnPb, SnAg)과 같은 도전성 금속물질을 포함하며, 더 구체적으로 구리(Cu)를 포함할 수 있다.
구체적으로 범프(120)는 더미 칩 몸체부(110)의 일면에 구리(Cu)를 약 10㎛ 내지 약 100㎛의 두께로 형성한 후 이를 마스크 얼라인하고 에칭하여 형성할 수 있다. 또는 기판 상부에 구리(Cu)를 약 10㎛ 내지 약 100㎛의 두께로 형성한 후 이를 마스크 얼라인하고 에칭하여 형성할 수 있다. 범프의 직경은 약 50㎛ 내지 약 300 ㎛이다. 상기 두께 및 직경의 범위에서 더미 칩 몸체부를 통해 갭(140)의 밀봉(Bump Gap Filling) 및 공극(Void) 형성 여부의 확인이 목시적으로 실시간 가능한 효과가 있다.
보다 구체적으로, 더미 칩 몸체부(110)의 일면 또는 양면이나 기판 상부에 구리층을 형성하고 구리층 위에 솔더 레지스트를 형성한 후, 솔더 레지스트로 선정된 회로 마스크 패턴에 따라 UV의 광원이 조사되는 노광 공정, UV 광원을 받지 못한 구리층 부분을 제거하는 현상 공정, 에칭을 하여 솔더 레지스트가 형성되지 않은 구리층이 부식되는 식각 공정을 진행하여 선택적으로 구리층이 노출되도록 한다. 식각 공정에서 노광 및 현상 공정에서 제거되지 않은 잔류물이 제거되고 표면처리가 이루어진다. 도시되지 않았지만 범프 하부에 금속층이 추가로 형성될 수 있다. 이러한 범프 하부 금속층은 니켈(Ni), 팔라듐(Pd), 백금(Pt) 및 그 합금을 포함할 수 있으며, 전기도금에 의해 형성 될 수 있다.
도 1에 도시되지 않았지만 더미 칩 몸체부(110)의 상부에도 범프가 형성될 수 있다.
기판
기판(250)은 단면, 양면 또는 다층으로 구성된 인쇄회로기판(Printed Circle Board; PCB)일 수 있다.
기판(250)은 구체예로 절연층(230), 및 절연층(230)의 양면에 형성되는 도전층(210)을 포함할 수 있다.
절연층(230)은 매트릭스 수지에 보강재가 함침된 복합재, 페놀수지, 세라믹 등을 포함할 수 있다. 상기 매트릭스 수지는 에폭시 수지, 페놀수지 등이 사용될 수 있다. 상기 보강재로는 유리 섬유, 유리 섬유포, 종이 등이 사용될 수 있다.
절연층(230)의 두께는 약 30㎛ 내지 약 1,600㎛로 형성될 수 있다. 상기 범위에서 기판의 전체 두께를 최소화할 수 있고, 고밀도 미세회로 패턴 구현이 가능하며, 부가적으로 기판의 유연성을 부여할 수 있는 효과를 가지게 된다.
도전층(210)은 절연층(230)의 일면 또는 양면에 형성될 수 있다. 구체예에서는 도전층(210)은 절연층(230)의 상부에만 형성될 수 있다. 또 다른 구체예에서는 상기 도전층(210)은 절연층(230)의 상부와 하부 양면에 형성될 수 있다. 예를 들면, 도 1의 경우와 같이, 도전층(210)은 절연층(230)의 상부 및 하부에 모두 형성될 수 있다.
구체예에서 상기 도전층(210)의 두께는 약 10㎛ 내지 약 100㎛의 범위로 형성될 수 있다. 상기 범위에서 도전층에 형성된 회로배선의 패턴 밀도를 향상시키는 효과를 가지게 된다.
도전층(210)의 재질은 전도성 물질로서, 금속, 구체적으로 구리(Cu), 금(Au), 알루미늄(Al), 은(Ag) 중 적어도 하나를 포함할 수 있으며, 더 구체적으로 구리를 포함할 수 있다. 도전층은 단층 또는 다층으로 형성될 수 있다.
도전층(210)은 패턴이 형성될 수 있다. 예를 들면, 상기 도전층은 전도성 물질로 도전층을 형성한 다음, 감광막 도포, 노광, 에칭, 감광막 스트립 등의 공정을 통해 인쇄회로 패턴을 형성할 수 있다.
도시되지 않았지만 상기 기판은 도전층을 보호하기 위한 보호층이 도전층 상부 또는 하부에 형성될 수 있다. 보호층은 도전층의 부식을 방지하기 위해 보호하는 재질로 형성될 수 있다. 상기 보호층은 상기 도전층이 습도나 수분에 의해 부식되지 않도록 절연성 재질로 형성될 수 있다. 상기 보호층은 절연성 잉크인 예컨대, 에폭시 수지와 같은 솔더 레지스트 재질로 형성될 수 있다.
또한, 도 1에 도시되지 않았지만 기판(250)의 하부면(또는 상부면)에 외부 단자들이 형성될 수 있고 상기 외부 단자들은 외부 장치와 전기적으로 연결될 수 있다.
도 2는 본 발명 일 실시예의 더미 칩 패키지의 단면도이다. 도 2를 참조하면, 본 발명 일실시예의 더미 칩 패키지(200)는 더미 칩 몸체부(110); 더미 칩 몸체부(110) 하부에 형성된 범프(120); 및 범프(120) 하부에 형성된 기판(250)을 포함하고, 더미 칩 몸체부(110)와 기판(250) 간의 갭(140)은 에폭시 몰딩 컴파운드(350)로 봉지될 수 있다.
도 3는 본 발명 다른 실시예의 더미 칩 패키지의 단면도이다. 도 3을 참조하면, 본 발명 또 다른 실시예의 더미 칩 패키지(300)는 더미 칩 몸체부(110); 더미 칩 몸체부(110) 하부에 형성된 범프(120); 및 범프(120) 하부에 형성된 기판(250)을 포함하고, 더미 칩 몸체부(110)와 기판(250) 간의 갭(140)과 더미 칩 몸체부(110)의 상부면 전체가 에폭시 몰딩 컴파운드(350)로 봉지될 수 있다.
도 4는 본 발명 또 다른 실시예의 더미 칩 패키지의 단면도이다. 도 4를 참조하면, 본 발명 또 다른 실시예의 더미 칩 패키지(400)는 더미 칩 몸체부(110); 더미 칩 몸체부(110) 하부에 형성된 범프(120); 및 범프(120) 하부에 형성된 기판(250)을 포함하고, 더미 칩 몸체부(110)와 기판(250) 간의 갭(140), 및 더미 칩 몸체부(110)의 상부면을 제외한 더미 칩 몸체부(110)의 측면 전체가 에폭시 몰딩 컴파운드(350)로 봉지될 수 있다.
도 1 내지 도 4에서 더미 칩 몸체부, 범프, 및 기판의 두께와 범프의 개수는 임의로 도시된 것으로서, 변경될 수 있다.
반도체 칩 패키지 공정을 통해 실제 반도체 칩을 기판에 실장하는 대신 더미 칩을 실장하여 본 발명의 더미 칩 패키지를 제조할 수 있으며 이 더미 칩 패키지는 반도체 칩 패키지 테스트용으로 사용된다.
구체적으로 적용하고자 하는 실제 반도체 패키징 공정을 통해 더미 칩 패키지(목적에 맞는 필요 수량)를 제조한 후, 더미 칩 패키지를 구성하는 투명 또는 반투명 상태의 더미 칩을 통해 갭의 밀봉(Bump Gap Filling) 상태 및 공극(Void) 형성 여부를 목시로 광학 현미경을 이용하여 관찰할 수 있다. 즉, 갭의 밀봉(Bump Gap Filling) 상태 및 공극(Void) 형성 여부를 실제 반도체 칩을 사용하지 않고, 초음파영상장비(SAT: Scanning Acoustic Tomograph) 장비를 이용한 단면 분석 없이 직접 눈으로 관찰할 수 있다.
따라서, 반도체 칩 패키지 제조 공정상 불량 여부를 고가의 반도체 칩을 폐기하는 일없이 확인할 수 있어 경제적 측면에서 비용 절감의 효과를 가져오게 된다.
도 5는 단일 더미 칩 패키지가 복수로 구성된 더미 칩 패키지의 평면도이다. 구체적으로 기판(150)에 복수의 더미 칩 몸체부(110)가 정렬이 되어 있으며 상기 더미 칩 몸체부(110) 및 기판(250)의 사이에 접합부(130)가 형성될 수 있다. 접합부(130)는 더미 칩 몸체부(110)의 평면 형태가 사각형일 경우 모서리 부분에 형성될 수 있다. 접합부(130)는 바람직하게 땝납 분말에 플럭스를 혼합하여 페이스트 상태(풀모양)로 만든 솔더 페이스트가 사용될 수 있다. 접합부(130)는 투명 또는 반투명 재질의 더미 칩 몸체부(110)에 의해 해당 위치 및 형태를 확인할 수 있다. 도시되지 않았지만 상기 더미 칩 몸체부(110)와 상기 기판(250) 사이에는 복수의 범프(120)가 형성된다. 더미 칩을 복수로 기판 상부에 배열하여 더미 칩 패키지를 구성하면 반도체 칩 패키지 제조 공정상 불량 여부에 관한 테스트를 위하여 한번에 복수의 더미 칩 패키지를 이용하여 갭의 밀봉(Bump Gap Filling) 및 공극(Void) 형성 여부에 대한 확인을 실시간으로 평가할 수 있다.
이하, 본 발명의 일 실시예에 따른 더미 칩 패키지의 제조방법을 설명한다.
본 발명의 일 실시예에 따른 더미 칩 패키지의 제조 방법은 더미 칩 몸체부 하부에 범프를 형성하는 단계; 상기 범프 하부에 기판을 형성하는 단계; 및 상기 더미 칩 몸체부와 상기 기판 사이의 갭을 에폭시 몰딩 컴파운드로 밀봉하는 단계를 포함한다. 이러한 제조방법을 통해 반도체 칩 패키지의 범프 사이의 갭의 밀봉(Bump Gap Filling) 및 공극(Void) 형성 여부에 대한 확인을 실시간으로 평가할 수 있는 더미 칩 패키지를 얻을 수 있다.
구체적으로 범프(120)는 더미 칩 몸체부(110)의 일면에 구리(Cu)를 약 10㎛ 내지 약 100㎛의 두께로 형성한 후 이를 마스크 얼라인하고 에칭하여 형성할 수 있다. 또는 기판 상부에 구리(Cu)를 약 10㎛ 내지 약 100㎛의 두께로 형성한 후 이를 마스크 얼라인하고 에칭하여 형성할 수 있다. 범프의 직경은 약 50㎛ 내지 약 300 ㎛이다.
상기 더미 칩 몸체부 하부에 범프를 형성하는 단계에서는 구체적으로 더미 칩 몸체부(110)의 하부에 약 10㎛ 내지 약 100㎛의 두께로 구리층을 형성하고 이를 마스크 얼라인하고 에칭하여 범프를 형성하게 된다. 상기 범프의 형성 공정은 이에 제한되지 않는다. 범프의 직경은 약 50㎛ 내지 약 300㎛일 수 있다.
상기 더미 칩 몸체부와 상기 기판 사이의 갭을 에폭시 몰딩 컴파운드로 밀봉하는 단계에서는 도 2 내지 도 4에 도시된 바와 같이 더미 칩 몸체부와 기판 사이에만 에폭시 몰딩 컴파운드로 봉지되거나, 더미 칩 몸체부와 기판 간의 갭과 더미 칩 몸체부의 상부면 전체가 에폭시 몰딩 컴파운드로 봉지되거나, 또는 더미 칩 몸체부와 기판 간의 갭, 및 더미 칩 몸체부의 상부면을 제외한 더미 칩 몸체부의 측면 전체가 에폭시 몰딩 컴파운드로 봉지될 수 있다.
실시예
하기 실시예에서는 본원발명에 의해 제조된 더미 칩 패키지에 대하여 이하에서 서술하는 측정 방법으로서 하기 표 1의 물성을 평가하였다.
(1) 투과율(%)
에폭시를 포함하는 더미 칩 몸체부를 10mm * 10mm로 자른 후 두께를 하기 표 1과 같이하여 Nippon Denshoku Kogyo(주)에서 제조된 투과율 측정기(Model 명: NDH 2000)에 Loading 후 측정을 하였다. (측정 광원 할로겐 Lamp, 독일(나르바 회사 제품), 20W)
(2) 황색지수(YI)
에폭시를 포함하는 더미 칩 몸체부를 10mm * 10mm로 자른 후 두께를 하기 표1과 같이하여 Konica Minolta(주)에서 제조된 색차계(장치명: CM-3700D)를 이용하여 각 시편에 대해 5회 측정한 후 평균값을 적용하였다.
두께(mm) 투과율(%) 황색지수
실시예 1 0.12 69.60 56.68
실시예 2 0.53 61.93 89.84
실시예 3 1.01 55.02 90.10
이상 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야 한다.

Claims (8)

  1. 더미 칩 몸체부 및 상기 더미 칩 몸체부 하부에 형성된 범프를 포함하는 더미 칩; 및
    상기 범프 하부에 형성된 기판;
    을 포함하고,
    상기 더미 칩 몸체부와 상기 기판 사이의 갭이 에폭시 몰딩 컴파운드로 밀봉된 것을 특징으로 하는 더미 칩 패키지.
  2. 제1항에 있어서, 상기 범프가 구리(Cu)를 포함하고,
    상기 범프가 두께가 약 10㎛ 내지 약 100㎛, 직경은 약 50㎛ 내지 약 300㎛인 것을 특징으로 하는 더미 칩 패키지.
  3. 제1항에 있어서, 상기 더미 칩 몸체부는 에폭시 수지를 포함하는 것을 특징으로 하는 더미 칩 패키지.
  4. 제1항에 있어서, 상기 더미 칩은 복수의 단일 더미 칩이 간격을 두고 기판 상부에 배열된 것을 특징으로 하는 더미 칩 패키지.
  5. 제1항에 있어서, 상기 더미 칩 몸체부는 황색 지수(YI)가 약 30 내지 약 100 인 것을 특징으로 하는 더미 칩 패키지.
  6. 제1항에 있어서, 상기 기판은 절연층; 및 상기 절연층의 상부에 형성된 도전층을 포함하고, 상기 도전층은 상기 범프에 접하는 더미 칩 패키지.
  7. 제6항에 있어서, 상기 도전층은 구리(Cu)를 포함하고, 상기 절연층은 에폭시 수지를 포함하는 더미 칩 패키지.
  8. 더미 칩 몸체부 하부에 범프를 형성하는 단계;
    상기 범프 하부에 기판을 형성하는 단계; 및
    상기 더미 칩 몸체부와 상기 기판 사이의 갭을 에폭시 몰딩 컴파운드로 밀봉하는 단계를 포함하는 더미 칩 패키지 제조방법.
PCT/KR2016/003565 2015-04-10 2016-04-06 더미 칩 패키지 및 이를 제조하는 방법 Ceased WO2016163731A1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150050950A KR20160121732A (ko) 2015-04-10 2015-04-10 더미 칩 패키지, 이를 제조하는 방법, 및 이를 이용한 몰딩 평가 방법
KR10-2015-0050950 2015-04-10

Publications (1)

Publication Number Publication Date
WO2016163731A1 true WO2016163731A1 (ko) 2016-10-13

Family

ID=57072772

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2016/003565 Ceased WO2016163731A1 (ko) 2015-04-10 2016-04-06 더미 칩 패키지 및 이를 제조하는 방법

Country Status (2)

Country Link
KR (1) KR20160121732A (ko)
WO (1) WO2016163731A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220377888A1 (en) * 2021-05-20 2022-11-24 Honeywell Federal Manufacturing & Technologies, Llc Transparent package for use with printed circuit boards
US11944647B2 (en) 2017-06-02 2024-04-02 Juno Therapeutics, Inc. Articles of manufacture and methods for treatment using adoptive cell therapy

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980066687A (ko) * 1997-01-28 1998-10-15 김광호 에폭시 몰딩 컴파운드(emc)의 유동 특성 평가방법
KR20010010860A (ko) * 1999-07-23 2001-02-15 이수남 몰딩후 불량 반도체 패키지 검출 방법
KR20080022454A (ko) * 2006-09-06 2008-03-11 삼성전자주식회사 기판 양면에 검사용 패드를 갖는 반도체 패키지 및검사방법
KR20100011386A (ko) * 2008-07-25 2010-02-03 서경성 반도체 몰드 금형의 세정용 더미
KR20120110456A (ko) * 2011-03-29 2012-10-10 안영진 검사용 더미 기판

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980066687A (ko) * 1997-01-28 1998-10-15 김광호 에폭시 몰딩 컴파운드(emc)의 유동 특성 평가방법
KR20010010860A (ko) * 1999-07-23 2001-02-15 이수남 몰딩후 불량 반도체 패키지 검출 방법
KR20080022454A (ko) * 2006-09-06 2008-03-11 삼성전자주식회사 기판 양면에 검사용 패드를 갖는 반도체 패키지 및검사방법
KR20100011386A (ko) * 2008-07-25 2010-02-03 서경성 반도체 몰드 금형의 세정용 더미
KR20120110456A (ko) * 2011-03-29 2012-10-10 안영진 검사용 더미 기판

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11944647B2 (en) 2017-06-02 2024-04-02 Juno Therapeutics, Inc. Articles of manufacture and methods for treatment using adoptive cell therapy
US20220377888A1 (en) * 2021-05-20 2022-11-24 Honeywell Federal Manufacturing & Technologies, Llc Transparent package for use with printed circuit boards

Also Published As

Publication number Publication date
KR20160121732A (ko) 2016-10-20

Similar Documents

Publication Publication Date Title
US6744125B2 (en) Super thin/super thermal ball grid array package
JP5829025B2 (ja) ウェハレベルの光学素子の取り付け
JP4148932B2 (ja) 半導体装置、半導体モジュール及び半導体装置の製造方法
US8455902B2 (en) Optical device and method for manufacturing optical device, and camera module and endoscope module equipped with optical device
US20080191335A1 (en) Cmos image sensor chip scale package with die receiving opening and method of the same
KR100841499B1 (ko) 반도체 장치 및 그 제조 방법
US20010015009A1 (en) Method of fabricating semiconductor package
JP6473778B2 (ja) 光学的封止構造体
KR20080075450A (ko) 다이 수용 캐비티를 갖는 웨이퍼 레벨 이미지 센서 패키지및 그 방법
KR20080046120A (ko) 다이 수용 공동을 구비한 웨이퍼 레벨 패키지 및 제조 방법
JP2000074993A (ja) 高性能集積回路チップパッケ―ジ
DE102008007237A1 (de) Halbleiter-Bildeinheit mit einer Die-Aufnahmebohrung und Verfahren zu deren Herstellung
JPH01315166A (ja) プラスチック封入材を用いた集積回路パッケージ
TW201327739A (zh) 封裝半導體晶粒的方法
WO2011055984A2 (en) Leadframe and method of manufacuring the same
KR20160121732A (ko) 더미 칩 패키지, 이를 제조하는 방법, 및 이를 이용한 몰딩 평가 방법
CN1201384C (zh) 晶圆级探针卡及其制造方法
JP2005294444A (ja) 半導体装置及びその製造方法、疑似ウェーハ及びその製造方法、並びに半導体装置の実装構造及びその実装方法
KR101060900B1 (ko) 회로 기판의 제조 방법
JP3227777B2 (ja) 回路基板の接続方法
JP3330532B2 (ja) ウェハ一括型測定検査用プローブカード
KR100385088B1 (ko) 멀티칩 반도체 모듈 및 그 제조 방법
US20110057329A1 (en) Electronic device and manufacturing method of electronic device
CN1976013A (zh) 光学半导体器件及其制造方法
JP2000307025A (ja) 電子部品とその製造方法および電子部品実装体

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16776834

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16776834

Country of ref document: EP

Kind code of ref document: A1