WO2016143462A1 - 薄膜トランジスタ基板、表示パネル、レーザーアニール方法 - Google Patents

薄膜トランジスタ基板、表示パネル、レーザーアニール方法 Download PDF

Info

Publication number
WO2016143462A1
WO2016143462A1 PCT/JP2016/054286 JP2016054286W WO2016143462A1 WO 2016143462 A1 WO2016143462 A1 WO 2016143462A1 JP 2016054286 W JP2016054286 W JP 2016054286W WO 2016143462 A1 WO2016143462 A1 WO 2016143462A1
Authority
WO
WIPO (PCT)
Prior art keywords
laser annealing
thin film
substrate
laser
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2016/054286
Other languages
English (en)
French (fr)
Inventor
水村　通伸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
V Technology Co Ltd
Original Assignee
V Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by V Technology Co Ltd filed Critical V Technology Co Ltd
Priority to KR1020177023620A priority Critical patent/KR20170123617A/ko
Priority to CN201680014402.4A priority patent/CN107430990B/zh
Priority to US15/556,728 priority patent/US10026623B2/en
Publication of WO2016143462A1 publication Critical patent/WO2016143462A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P34/00—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices
    • H10P34/40—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices with high-energy radiation
    • H10P34/42—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices with high-energy radiation with electromagnetic radiation, e.g. laser annealing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/064—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms
    • B23K26/0648—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms comprising lenses
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/064—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms
    • B23K26/066—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms by using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0316—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral bottom-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6732—Bottom-gate only TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6745—Polycrystalline or microcrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6746—Amorphous silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H10D86/0223—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials
    • H10D86/0229—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials characterised by control of the annealing or irradiation parameters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/90—Thermal treatments, e.g. annealing or sintering

Definitions

  • laser annealing is performed by selecting a channel region and irradiating laser light in a TFT region arranged for each pixel electrode or subpixel arranged in parallel in a dot matrix.
  • the amorphous silicon layer in the entire channel region is made polysilicon, the charge mobility becomes high, and the reverse current cannot be kept low, and the off-current becomes high. For this reason, the potential holding characteristic is lowered, and a leakage current increases, which causes a problem of increasing power consumption.
  • a pattern of the gate line 3 is formed on the substrate 1A, the gate line 3 is covered with a gate insulating film, and an amorphous silicon layer is laminated thereon. After that, annealing is performed by irradiating a specific portion where the channel region of the TFT 10 is to be formed with laser light.
  • the position along the scanning direction S of the laser annealing portion 10A is determined by the setting pitch P0 set by the scanning speed and the pulse frequency of the laser light L. To increase the throughput, the scanning speed is increased and the pulse frequency is increased. Is increased, a position error is likely to occur along the scan direction S due to a laser oscillation time delay with respect to the pulse signal output. On the other hand, by making the direction of the channel width W orthogonal to the scan direction S, such a position error along the scan direction S causes the positional accuracy of the laser annealing portion 10A along the channel width W direction. No longer affects.

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Electromagnetism (AREA)

Abstract

レーザーアニールのスループット向上を図ること、ＴＦＴのチャネル幅内に高い精度でレーザ光のパターンを照射してレーザーアニールすることで、電荷移動度が高く、且つ高電位保持特性を有し低消費電力のＴＦＴ基板を得る。基板１Ａ上の縦列と横列に沿ってそれぞれ複数の薄膜トランジスタ１０を配列した薄膜トランジスタ基板１であって、各薄膜トランジスタ１０は、チャネル領域を形成するアモルファスシリコン層１３をレーザーアニールしてポリシリコン層としたレーザーアニール部１０Ａを備え、レーザーアニール部１０Ａは、レーザーアニールを行うレーザ光と基板とが相対的に移動するスキャン方向Ｓに沿った設定ピッチで配置され、スキャン方向Ｓに直交する方向に形成されたチャネル幅Ｗ内にチャネル幅よりも狭いレーザーアニール部１０を有する。

Description

薄膜トランジスタ基板、表示パネル、レーザーアニール方法
　本発明は、薄膜トランジスタ基板、その薄膜トランジスタ基板を備える表示パネル、薄膜トランジスタ基板を形成するためのレーザーアニール方法に関するものである。
　薄膜トランジスタ基板は、アクティブマトリクス駆動方式の液晶パネルや有機ＥＬパネルなどの表示パネル基板として、一般に知られており、ドットマトリク状に複数並列された画素電極毎に配置される薄膜トランジスタ（ＴＦＴ：thin film transistor）を備えている。特に、カラー表示を行う表示パネルの場合には、ＲＧＢのサブピクセルが集まって１つの画素になるので、薄膜トランジスタ基板は、画素数の３倍のサブピクセル毎に薄膜トランジスタが配置されている。
　薄膜トランジスタ（以下、ＴＦＴという）としては、近年、スイッチング特性に優れたアモルファスシリコンＴＦＴが用いられている。アモルファスシリコンＴＦＴは、基本的には、ゲート電極上に絶縁膜（ゲート絶縁膜）を介して半導体層であるアモルファスシリコン層が形成され、アモルファスシリコン層上に、ドレイン電極とソース電極が配置され、アモルファスシリコン層上のソース電極とドレイン電極の間にチャネル領域が形成されており、ドレイン電極とソース電極の一方が、透明導電膜によって形成される画素電極に接続されている。
　アモルファスシリコンＴＦＴは、良好なスイッチング特性を有するものの、チャネル領域における電荷移動度が０．５ｃｍ2／Ｖｓと低いのが難点であり、今後更に高密度・高精細化される表示パネルで要求される高電荷移動度には対応しきれない。これに対応するために、ＴＦＴ基板の製造工程において、チャンネル領域になる予定箇所のアモルファスシリコン層にレーザ光を照射して、アモルファスシリコン層を溶融・再結晶化させて、高電荷移動度が得られる多結晶シリコン（ポリシリコン）層を形成するレーザーアニールが行われている。
　レーザーアニールの従来技術としては、下記特許文献１に記載の方法が知られている。これによると、基板上に設定されたＴＦＴ形成領域の縦横いずれか一方の配列方向に基板を搬送しながら、複数のＴＦＴ形成領域に対応して基板の搬送方向と交差する方向に複数のレンズを配置したマイクロレンズアレイを、基板の搬送方向と交差方向に移動して、マイクロレンズアレイのレンズと基板のＴＦＴ形成領域とを位置合わせし、基板が移動してＴＦＴ形成領域がレンズアレイにおける対応レンズの真下に到達したときに、レンズアレイにレーザ光を照射し、複数のレンズによりレーザ光を集光して各ＴＦＴ形成領域のアモルファスシリコン層をアニール処理している。
特開２０１０－２８３０７３号公報
　前述した従来技術では、レーザ光源として５０Ｈｚ程度の繰り返し周波数で発振するパルスレーザが用いられており、高密度又は大画面の基板全面をレーザーアニールするには、相当の作業時間が掛かり、スループットの向上が課題になっている。これに対しては、６０００Ｈｚ程度の高周波数で発振するパルスレーザを用いて、スループット向上を図ることが考えられているが、その場合には、基板の搬送速度（スキャン速度）が速くなり、基板の特定位置に精度良くレーザ光を照射するための位置制御が困難になる。
　一方、レーザーアニールは、ドットマトリクス状に複数並列される画素電極又はサブピクセル毎に配置されるＴＦＴ領域の中で、チャネル領域を選択してレーザ光を照射している。しかしながら、チャネル領域全体のアモルファスシリコン層をポリシリコン化すると、電荷移動度が高くなることに加えて、逆方向電流が低く抑えられなくなり、オフ電流が高くなる。このため、電位保持特性が低くなり、漏洩する電流が多くなるため、消費電力が高くなる問題が生じる。これに対して、チャネル領域内の特定箇所をレーザーアニールすると、レーザ光の照射位置がチャネル幅方向に沿ってばらつくと、ＴＦＴ毎の動作特性にばらつきが生じることになるので、４μｍ程度のチャネル幅内に高い精度でレーザ光のパターンを照射することが必要になる。
　本発明は、このような問題に対処することを課題の一例とするものである。すなわち、レーザーアニールのスループット向上を図ること、ＴＦＴのチャネル幅内に高い精度でレーザ光のパターンを照射してレーザーアニールすることで、電荷移動度が高く、且つ動作特性のばらつきが少ないＴＦＴを得ること、などが本発明の目的である。
　このような目的を達成するために、本発明による薄膜トランジスタ基板は、以下の構成を具備するものである。
　基板上の縦列と横列に沿ってそれぞれ複数の薄膜トランジスタを配列した薄膜トランジスタ基板であって、各薄膜トランジスタは、チャネル領域を形成するアモルファスシリコン層をレーザーアニールしてポリシリコン層としたレーザーアニール部を備え、該レーザーアニール部は、レーザーアニールを行うレーザ光と前記基板とが相対的に移動するスキャン方向に沿った設定ピッチで配置され、前記スキャン方向に直交する方向に形成されたチャネル幅内に該チャネル幅よりも狭い前記レーザーアニール部を有することを特徴とする薄膜トランジスタ基板。
　このような特徴を有する薄膜トランジスタ基板は、レーザーアニールにおいて照射されるレーザ光のパルス周波数を高めて、レーザ光と基板とのスキャン速度を高めた場合に、スキャン方向に沿ってレーザーアニール部に若干の位置がずれが生じたとしても、スキャン方向と直交する方向にチャネル幅が形成されていることで、チャネル幅内に位置精度良くレーザーアニール部を形成することができる。これによって、スキャン速度とレーザ光のパルス周波数を高めてスループット向上を図りながら、電荷移動度が高く、且つ、動作特性のばらつきが少ないＴＦＴ基板を得ることができる。
ＴＦＴ基板の概略構成を示した説明図である。 レーザーアニールの概要を示す説明図である。 本発明の実施形態に係るＴＦＴ基板の構成を示した説明図である。 本発明の実施形態に係るＴＦＴ基板におけるＴＦＴ構造を示した説明図（（ａ）は平面図、（ｂ）が（ａ）におけるＸ－Ｘ断面図）である。
　以下、図面を参照しながら本発明の実施形態を説明する。図１に示すように、ＴＦＴ基板１は、基板上の縦列及び横列に、データ線２とゲート線３がそれぞれ複数形成されており、データ線２とゲート線３との交差部近傍にＴＦＴ１０が形成され、ＴＦＴ１０毎に透明電極形成部４が配置されている。このように、ＴＦＴ基板１は、基板１Ａ上の縦列と横列に沿ってそれぞれ複数のＴＦＴ１０が配列されている。図示の例では、データ線２が幅Ｐ１のピッチを有し、ゲート線３が幅Ｐ２のピッチを有しており、ＴＦＴ１０は、それに応じて、縦列に幅Ｐ１のピッチを有し横列に幅Ｐ２のピッチを有してドットマトリクス状に配列されている。
　ＴＦＴ基板１の製造におけるレーザーアニールは、図１に示すように、基板１Ａ上にゲート線３のパターンを形成し、ゲート線３上をゲート絶縁膜で覆い、その上にアモルファスシリコン層を積層した後、ＴＦＴ１０のチャネル領域が形成される予定の特定箇所に対してレーザ光を照射してアニール処理を行う。
　図２は、レーザーアニールの概要を示している。レーザ光Ｌの照射は、レーザ光照射装置２０によって行われる。レーザ光照射装置２０は、設定されたパルス周波数でレーザ光Ｌを出射するレーザ光源２１と、出射されたレーザ光Ｌを所定の空間に均一照射するためのビームホモジナイザ２２、ミラー等の照射光学系２３、マスク２４、マイクロレンズアレイ２５を備えている。ここでのマスク２４とマイクロレンズアレイ２５は、基板１Ａ上のＴＦＴ１０におけるチャネル領域が形成される予定の特定箇所に応じてた配列パターンを備えている。
　レーザーアニールは、図２に示すように、アモルファスシリコン層が形成された基板１Ａを、基板搬送装置２６によって一軸方向（スキャン方向Ｓ）に沿って搬送しながら、レーザ光源２１からレーザ光Ｌを設定されたパルス周波数で照射して、基板１Ａとレーザ光Ｌを一軸方向に沿ってスキャンする。これにより、マイクロレンズアレイ２５によって集光されたレーザ光Ｌが、基板１Ａ上に複数配列される特定箇所に選択的に照射される。ここでは、基板１Ａを一軸方向に搬送してスキャンする例を示したが、基板１Ａとレーザ光Ｌとは相対的に一軸方向に移動すれば良く、基板１Ａを搬送する換わりにレーザ光Ｌを移動させるようにしてもよい。
　図１に示すように、縦列と横列にマトリクス状に配列されるＴＦＴ１０の特定箇所にレーザ光Ｌを照射するには、マイクロレンズアレイ２５の各レンズ２５Ｌは、１つのＴＦＴ１０における特定箇所に対応するように複数配列されており、基板１Ａとレーザ光Ｌとを一軸方向（スキャン方向Ｓ）に沿ってスキャンしながら、一軸方向に直交する方向（図示Ｎ方向）に沿って、マイクロレンズアレイ２５を移動させ、レーザ光Ｌを、レンズ２５Ｌを通して特定箇所に集光させる。
　図３及び図４は、前述したレーザーアニールを経て形成されたＴＦＴ基板１の構成例を示している。前述したように、ＴＦＴ１０は、データ線２とゲート線３との交差部近傍に形成されており、基本構成として、ゲート電極１１、ゲート絶縁膜１２、チャネル領域を形成するアモルファスシリコン層１３、ソース・ドレイン電極１４，１５、保護層１６を備えており、ソース・ドレイン電極１４が画素又はサブピクセルを形成する透明導電パターン１７に接続されている。このように、ＴＦＴ１０は、基板１Ａ上の縦列と横列に沿ってそれぞれ複数配列された透明導電パターン１７毎に配置されている。
　このＴＦＴ１０は、前述したレーザーアニールによって形成されるレーザーアニール部１０Ａを備えている。このレーザーアニール部１０Ａは、チャネル領域を形成するアモルファスシリコン層１３をレーザーアニールしてポリシリコン層とした部位であり、アモルファスシリコン層１３に対して部分的にポリシリコン層を形成している。
　レーザーアニール部１０Ａは、レーザーアニールを行うレーザ光Ｌと基板１Ａとが相対的に移動するスキャン方向Ｓに沿った設定ピッチＰ０で配置されており、スキャン方向Ｓに直交する方向Ｎに形成されたチャネル幅Ｗ内にレーザ光照射のパターンを有している。スキャン方向Ｓに対して直交する方向Ｎに沿ってチャネル幅Ｗを形成し、そのチャネル幅Ｗ内にレーザーアニール部１０Ａを形成することで、スキャン方向Ｓに沿ってレーザーアニール部１０の形成位置にずれが生じたとしても、チャネル幅Ｗ方向におけるレーザーアニール部１０の位置精度を確保することができる。
　レーザーアニール部１０Ａのスキャン方向Ｓに沿った位置は、スキャンの速度とレーザ光Ｌのパルス周波数で設定される設定ピッチＰ０によって決められるが、スループット向上を目指して、スキャン速度を高くし、パルス周波数を高くすると、パルス信号出力に対するレーザー発振の時間遅れなどが影響して、スキャン方向Ｓに沿って位置誤差が生じやすくなる。これに対して、スキャン方向Ｓに対してチャネル幅Ｗの方向を直交させることで、このようなスキャン方向Ｓに沿った位置誤差がチャネル幅Ｗの方向に沿ったレーザーアニール部１０Ａの位置精度には影響しなくなる。
　レーザーアニール部１０Ａのチャネル幅Ｗ方向の位置精度は、スキャン速度やレーザ光Ｌのパルス周波数とは無関係に、マイクロレンズアレイの機械的な位置調整で高い精度を得ることができる。これによって、レーザーアニール部１０Ａは、スループット向上のために、スキャン速度を高めて、パルス周波数を高めたとしても、それに影響することなく、チャネル幅Ｗ内での位置精度を確保することができる。
　レーザーアニール部１０Ａは、図４に示すように、スキャン方向Ｓに沿った幅Ｍ１がスキャン方向Ｓに直交する方向の幅Ｍ２より長くなるようにし、また、スキャン方向Ｓの長さ（幅Ｍ１）がスキャン方向Ｓに沿ったチャネル幅Ｗの長さ（ソース・ドレイン電極１４，１５の幅Ｗｓ）より長くしている。これにより、スキャン方向Ｓに沿ったレーザーアニール部１０Ａの位置誤差を幅Ｍ１の長さで吸収して、レーザーアニール部１０Ａをチャネル幅Ｗ内に位置することができる。この際、レーザーアニール部１０Ａは、チャネル領域全体を結晶化してポリシリコン層を得ても良いし、チャネル領域内の特定のパターンで結晶化してポリシリコン層を得ても良い。
　このようなレーザーアニール部１０Ａを有するＴＦＴ基板１は、高スキャン速度・高パルス周波数の許容幅を拡げることが可能になり、スループット向上を目指すことができ、その際に形成されるレーザーアニール部１０Ａにチャネル幅方向の位置精度を確保して、ＴＦＴ毎の動作特性のばらつきを抑えることができる。
　以上説明したように、本発明の実施形態に係るＴＦＴ基板１は、ＴＦＴ１０におけるアモルファスシリコン層１３のチャネル領域にポリシリコン層となるレーザーアニール部１０を形成しているので、電荷移動度の高いＴＦＴ１０を得ることができる。
　また、レーザーアニール部１０Ａを形成する際のスキャン方向ＳをＴＦＴ１０のチャネル幅Ｗの方向と直交する方向に設定しているので、レーザーアニールにおいて照射されるレーザ光Ｌのパルス周波数を高めて、レーザ光Ｌと基板１Ａとのスキャン速度を高めた場合に、スキャン方向Ｓに沿ってレーザーアニール部１０Ａに若干の位置がずれが生じたとしても、レーザーアニール部１０Ａのチャネル幅Ｗ方向の位置を高い精度で設定することができる。これによって、スキャン速度とレーザ光のパルス周波数を高めてスループット向上を図りながら、高電位保持特性を有し低消費電力のＴＦＴ基板を得ることができ、ＴＦＴ１０毎の特性のばらつきも抑えることができる。
　このＴＦＴ基板１をアクティブマトリクス基板とする液晶パネルや有機ＥＬパネルなど表示パネルは、高精細化・高密度化されたパネルにおいて、高い生産性と低消費電力を実現することができる。
１：薄膜トランジスタ基板（ＴＦＴ基板），１Ａ：基板，
２：データ線，３：ゲート線，４：透明電極形成部，
１０：薄膜トランジスタ（ＴＦＴ），１０Ａ：レーザーアニール部，
１１：ゲート電極，１２：ゲート絶縁膜，１３：アモルファスシリコン層，
１４，１５：ソース・ドレイン電極，１６：保護層，１７：透明導電パターン，
２０：レーザ光照射装置，２１：レーザ光源，２２：ビームホモジナイザ，
２３：照射光学系，２４：マスク，
２５：マイクロレンズアレイ，２５Ｌ：レンズ，
２６：基板搬送装置，
Ｌ：レーザ光，Ｗ：チャネル幅，Ｓ：スキャン方向，

Claims (9)

  1. 　基板上の縦列と横列に沿ってそれぞれ複数の薄膜トランジスタを配列した薄膜トランジスタ基板であって、
    　各薄膜トランジスタは、チャネル領域を形成するアモルファスシリコン層をレーザーアニールしてポリシリコン層としたレーザーアニール部を備え、
    　該レーザーアニール部は、レーザーアニールを行うレーザ光と前記基板とが相対的に移動するスキャン方向に沿った設定ピッチで配置され、
    　前記スキャン方向に直交する方向に形成されたチャネル幅内に該チャネル幅よりも狭い前記レーザーアニール部を有することを特徴とする薄膜トランジスタ基板。
  2. 　前記設定ピッチは、前記レーザ光と前記基板とが相対的に移動するスキャンの速度とレーザ光のパルス周波数で設定されることを特徴とする請求項１記載の薄膜トランジスタ基板。
  3. 　前記レーザーアニール部は、前記スキャン方向に沿った幅が前記スキャン方向に直交する方向の幅より長いことを特徴とする請求項１又は２記載の薄膜トランジスタ基板。
  4. 　前記レーザーアニール部は、前記スキャン方向の長さが前記スキャン方向に沿った前記チャネル幅の長さより長いことを特徴とする請求項１～３のいずれか１項に記載の薄膜トランジスタ。
  5. 　各薄膜トランジスタは、前記基板上の縦列と横列に沿ってそれぞれ複数配列された透明電極パターン毎に配置され、
    　前記透明電極パターンは、前記スキャン方向に沿った幅が前記スキャン方向に直交する方向の幅より短いことを特徴とする請求項１～４のいずれか１項に記載の薄膜トランジスタ基板。
  6. 　請求項１～５のいずれか１項に記載の薄膜トランジスタ基板を備えた表示パネル。
  7. 　基板とレーザー光とを一軸方向に沿ってスキャンしながら、前記一軸方向に直交する方向に沿って、複数のレンズを配列したマイクロレンズアレイを移動させ、前記レーザ光を、前記レンズを通して、薄膜トランジスタのチャネル領域となる特定箇所に集光させ、前記特定箇所に前記基板上のアモルファスシリコン層をポリシリコン層とするレーザーアニール部を形成する方法であって、
    　前記レーザーアニール部は、前記一軸方向に沿って設定ピッチで配列され、
    　前記スキャンの方向に直交する方向に形成予定のチャネル幅内に所定形状の前記レーザーアニール部が形成されることを特徴とするレーザーアニール方法。
  8. 　前記設定ピッチは、前記スキャンの速度と前記レーザ光のパルス周波数で設定されることを特徴とする請求項７記載のレーザーアニール方法。
  9. 　前記レーザーアニール部は、前記スキャンの方向の長さが前記スキャンの方向に沿った前記チャネル幅の長さより長いことを特徴とする請求項７又は８に記載のレーザーアニール方法。
PCT/JP2016/054286 2015-03-11 2016-02-15 薄膜トランジスタ基板、表示パネル、レーザーアニール方法 Ceased WO2016143462A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020177023620A KR20170123617A (ko) 2015-03-11 2016-02-15 박막 트랜지스터 기판, 표시 패널, 레이저 어닐링 방법
CN201680014402.4A CN107430990B (zh) 2015-03-11 2016-02-15 薄膜晶体管基板、显示面板以及激光退火方法
US15/556,728 US10026623B2 (en) 2015-03-11 2016-02-15 Thin film transistor substrate, display panel, and laser annealing method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015048394A JP6086394B2 (ja) 2015-03-11 2015-03-11 薄膜トランジスタ基板、表示パネル、レーザーアニール方法
JP2015-048394 2015-03-11

Publications (1)

Publication Number Publication Date
WO2016143462A1 true WO2016143462A1 (ja) 2016-09-15

Family

ID=56879435

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/054286 Ceased WO2016143462A1 (ja) 2015-03-11 2016-02-15 薄膜トランジスタ基板、表示パネル、レーザーアニール方法

Country Status (6)

Country Link
US (1) US10026623B2 (ja)
JP (1) JP6086394B2 (ja)
KR (1) KR20170123617A (ja)
CN (1) CN107430990B (ja)
TW (1) TWI678809B (ja)
WO (1) WO2016143462A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190140102A1 (en) 2016-04-25 2019-05-09 Sakai Display Products Corporation Thin film transistor, display device, and thin film transistor manufacturing method
CN111162129A (zh) * 2020-01-21 2020-05-15 京东方科技集团股份有限公司 晶体管及其制备方法、显示基板和显示装置
CN113903653A (zh) * 2020-06-22 2022-01-07 中国科学院微电子研究所 晶圆的处理方法及激光退火装置
TWI887269B (zh) * 2020-09-17 2025-06-21 晶智達光電股份有限公司 雷射封裝結構
CN113325625B (zh) * 2021-06-24 2022-07-29 业成科技（成都）有限公司 显示面板的制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004006725A (ja) * 2002-03-26 2004-01-08 Semiconductor Energy Lab Co Ltd 半導体装置、その作製方法及び設計方法
JP2009026877A (ja) * 2007-07-18 2009-02-05 Sharp Corp 半導体装置及びその製造方法
JP2009289874A (ja) * 2008-05-28 2009-12-10 Sony Corp 薄膜トランジスタおよび表示装置
JP2014120686A (ja) * 2012-12-18 2014-06-30 Japan Steel Works Ltd:The 結晶半導体膜の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3580033B2 (ja) * 1996-06-20 2004-10-20 ソニー株式会社 薄膜半導体装置及びその製造方法とレーザアニール装置
JP3845569B2 (ja) * 2001-11-08 2006-11-15 セイコーエプソン株式会社 薄膜半導体装置及びその製造方法並びに当該装置を備える電子デバイス
KR100462862B1 (ko) * 2002-01-18 2004-12-17 삼성에스디아이 주식회사 티에프티용 다결정 실리콘 박막 및 이를 이용한디스플레이 디바이스
JP5471046B2 (ja) 2009-06-03 2014-04-16 株式会社ブイ・テクノロジー レーザアニール方法及びレーザアニール装置
WO2013051221A1 (ja) * 2011-10-03 2013-04-11 パナソニック株式会社 薄膜素子、薄膜素子アレイ及び薄膜素子の製造方法
WO2013061383A1 (ja) * 2011-10-28 2013-05-02 パナソニック株式会社 薄膜半導体装置及びその製造方法
CN102842619B (zh) * 2012-09-03 2016-08-03 南京中电熊猫液晶显示科技有限公司 一种半导体装置及其制造方法
KR102151751B1 (ko) * 2013-07-19 2020-10-27 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이를 포함하는 유기 발광 표시 장치
US10038098B2 (en) * 2014-11-07 2018-07-31 Sakai Display Products Corporation Method for manufacturing thin film transistor, thin film transistor and display panel
JP6334057B2 (ja) * 2015-03-27 2018-05-30 堺ディスプレイプロダクト株式会社 薄膜トランジスタ及び表示パネル

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004006725A (ja) * 2002-03-26 2004-01-08 Semiconductor Energy Lab Co Ltd 半導体装置、その作製方法及び設計方法
JP2009026877A (ja) * 2007-07-18 2009-02-05 Sharp Corp 半導体装置及びその製造方法
JP2009289874A (ja) * 2008-05-28 2009-12-10 Sony Corp 薄膜トランジスタおよび表示装置
JP2014120686A (ja) * 2012-12-18 2014-06-30 Japan Steel Works Ltd:The 結晶半導体膜の製造方法

Also Published As

Publication number Publication date
CN107430990A (zh) 2017-12-01
US20180061661A1 (en) 2018-03-01
JP6086394B2 (ja) 2017-03-01
TWI678809B (zh) 2019-12-01
KR20170123617A (ko) 2017-11-08
US10026623B2 (en) 2018-07-17
JP2016171116A (ja) 2016-09-23
TW201637204A (zh) 2016-10-16
CN107430990B (zh) 2020-08-14

Similar Documents

Publication Publication Date Title
US10644133B2 (en) Laser annealing method, laser annealing apparatus, and manufacturing process for thin film transistor
CN102044557B (zh) 有机发光二极管显示设备及其制造方法
JP6086394B2 (ja) 薄膜トランジスタ基板、表示パネル、レーザーアニール方法
US10608115B2 (en) Laser beam irradiation device, thin-film transistor, and method of manufacturing thin-film transistor
US10818492B2 (en) Method for manufacturing thin film transistor and mask for use in the manufacturing method
US20200176284A1 (en) Laser irradiation device, method of manufacturing thin film transistor, and projection mask
US11024503B2 (en) Laser annealing device, mask, thin film transistor, and laser annealing method
US10840095B2 (en) Laser irradiation device, thin-film transistor and thin-film transistor manufacturing method
JP3029787B2 (ja) レーザアニール方法および液晶表示装置の製造方法
US7291862B2 (en) Thin film transistor substrate and production method thereof
JPH08201846A (ja) レーザーアニール法及び液晶表示装置
WO2018092218A1 (ja) レーザ照射装置、薄膜トランジスタおよび薄膜トランジスタの製造方法
TWI574307B (zh) 利用順序橫向固化方法之結晶設備
WO2020184153A1 (ja) レーザアニール装置
WO2019111362A1 (ja) レーザ照射装置、レーザ照射方法、および、投影マスク
KR20130050164A (ko) 결정화 장치, 결정화 방법 및 유기 발광 표시 장치의 제조 방법
US20200171601A1 (en) Laser irradiation device, method of manufacturing thin film transistor, program, and projection mask
US20200168642A1 (en) Laser irradiation device, projection mask, laser irradiation method, and program
WO2021181700A1 (ja) レーザアニール装置およびレーザアニール方法
TW201820731A (zh) 雷射照射裝置及薄膜電晶體的製造方法
JP2002231632A (ja) レーザーアニール方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16761434

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20177023620

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 15556728

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16761434

Country of ref document: EP

Kind code of ref document: A1