WO2016142999A1 - 多重化通信システム及び作業機 - Google Patents

多重化通信システム及び作業機 Download PDF

Info

Publication number
WO2016142999A1
WO2016142999A1 PCT/JP2015/056666 JP2015056666W WO2016142999A1 WO 2016142999 A1 WO2016142999 A1 WO 2016142999A1 JP 2015056666 W JP2015056666 W JP 2015056666W WO 2016142999 A1 WO2016142999 A1 WO 2016142999A1
Authority
WO
WIPO (PCT)
Prior art keywords
unit
slave
multiplex
communication
processing unit
Prior art date
Application number
PCT/JP2015/056666
Other languages
English (en)
French (fr)
Inventor
英和 金井
重元 廣田
伸夫 長坂
Original Assignee
富士機械製造株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士機械製造株式会社 filed Critical 富士機械製造株式会社
Priority to PCT/JP2015/056666 priority Critical patent/WO2016142999A1/ja
Priority to EP15884497.7A priority patent/EP3267664B1/en
Priority to CN201580077440.XA priority patent/CN107409151B/zh
Priority to JP2017504324A priority patent/JP6400831B2/ja
Priority to US15/555,650 priority patent/US10348833B2/en
Publication of WO2016142999A1 publication Critical patent/WO2016142999A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L67/00—Network arrangements or protocols for supporting network services or applications
    • H04L67/01—Protocols
    • H04L67/12—Protocols specially adapted for proprietary or special-purpose networking environments, e.g. medical networks, sensor networks, networks in vehicles or remote metering networks
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM]
    • G05B19/4185—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM] characterised by the network communication
    • G05B19/41855—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM] characterised by the network communication by local area network [LAN], network structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/403—Bus networks with centralised control, e.g. polling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/08—Protocols for interworking; Protocol conversion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/18—Multiprotocol handlers, e.g. single devices capable of handling multiple protocols
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/31—From computer integrated manufacturing till monitoring
    • G05B2219/31102—Program network controller, connected devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node

Definitions

  • the present invention relates to a multiplex communication system for connecting industrial networks and a work machine for transmitting data related to mounting work by the multiplex communication system.
  • a work machine for example, an electronic component mounting apparatus used in the FA (Factory Automation) field includes a servo motor or the like as a drive source for operating a movable part such as a mounting head.
  • a serial encoder or the like is used to detect a rotational position necessary for controlling the servo motor.
  • a communication system for transmitting the output of a serial encoder used in such a work machine or the like there is one in which wiring saving is achieved by collectively transmitting the outputs of a plurality of serial encoders to one data line. (For example, patent document 1 etc.).
  • network communication technology represented by the Internet is also used in the FA field, and as an industrial network for the FA field, for example, an industrial Ethernet using Ethernet (registered trademark) technology is called. There is.
  • analog and digital information can be multiplexed on a single transmission line to reduce wiring.
  • an industrial network as a form of control, for example, a slave device that controls various sensors, relays, switches, and the like used in a factory and a master device that performs overall control of the slave device are set. The whole control is performed.
  • this master device and slave device an IP core and ASIC conforming to the standards of each industrial network are prepared, but there are cases where the interface standards are limited and the above-described multiplexed communication is performed. In addition, there is a problem that the data transfer is complicated.
  • the present invention has been made in view of the above problems, and exchanges data between a processing circuit used in an industrial network and a multiprocessing unit that multiplexes and transmits control data transmitted in the industrial network.
  • An object of the present invention is to provide a multiplexing communication system and a work machine that can be appropriately implemented.
  • a multiplexing communication system is a processing circuit that processes control data in an industrial network, and a multiplexing that is generated by multiplexing control data input from the processing circuit
  • a multiplex processing unit that transmits data to other processing circuits, and is connected between the processing circuit and the multiplex processing unit, and artificially generates a signal that conforms to a communication standard in an industrial network and transmits the signal to the processing circuit.
  • a pseudo signal transmission unit that establishes communication with the processing circuit and transfers control data between the multiple processing unit and the processing circuit.
  • industrial network refers to control data such as relays and switches using communication standards such as EtherCAT (registered trademark), MECHATROLINK (registered trademark) -III, and Profinet (registered trademark). It is a network to transmit.
  • EtherCAT registered trademark
  • MECHATROLINK registered trademark
  • Profinet registered trademark
  • the invention according to the present application is not limited to the invention of the multiplexed communication system, and can also be implemented as an invention of a working machine that transmits data related to the mounting work by the multiplexed communication system.
  • a multiplex that can appropriately perform data transfer between a processing circuit used in an industrial network and a multiplex processing unit that multiplexes and transmits control data transmitted in the industrial network.
  • a communication system and a work machine can be provided.
  • the block diagram of the electronic component mounting apparatus with which the multiplexed communication system of a present Example is applied The block diagram which shows schematic structure of a multi-processing part and DUMMY-PHY. The flowchart for demonstrating the operation
  • FIG. 1 schematically shows a system configuration of an electronic component mounting apparatus (hereinafter sometimes abbreviated as “mounting apparatus”) 10 as an example of an apparatus to which the multiplexed communication system of the present application is applied.
  • the mounting apparatus 10 includes a control unit 11, a slider unit 13, and a head unit 15.
  • the mounting device 10 according to the present embodiment is a device that performs mounting work of an electronic component supplied from a supply device (tape feeder or the like) on a circuit board (not shown) based on the control of the control unit 11. .
  • the control unit 11 is composed mainly of a CPU 21, and includes a master 23, an image processing unit 25, and the like.
  • the slider unit 13 is provided with a slave 33 corresponding to the master 23 of the control unit 11.
  • the head unit 15 is provided with a slave 43 corresponding to the master 23.
  • the master 23 generally controls transmission of control data with slaves 33 and 43 connected to an industrial network (for example, EtherCAT (registered trademark)).
  • the master 23 is an IP core used for constructing a logic circuit such as a programmable logic device (PLD), a field programmable gate array (FPGA), or a composite programmable logic device (CPLD).
  • PLD programmable logic device
  • FPGA field programmable gate array
  • CPLD composite programmable logic device
  • the master 23 is not limited to a logic circuit, and may be, for example, an application specific integrated circuit (ASIC) specialized in communication control, or a combination of these and a logic circuit.
  • ASIC application specific integrated circuit
  • the CPU21 inputs the control data etc. which the master 23 collected, and determines the next control content. Further, the CPU 21 outputs control data corresponding to the determined control content to the master 23.
  • the master 23 transmits the control data input from the CPU 21 to each of the slaves 33 and 43 via the industrial network.
  • the slider unit 13 is a driving device that moves the head unit 15 in the X-axis direction and the Y-axis direction above the circuit board carried into the mounting device 10.
  • the slider unit 13 includes a slide mechanism (not shown) for moving the head unit 15 in the X-axis direction and the Y-axis direction.
  • the slider unit 13 has, for example, a linear motor as a drive source for operating the slide mechanism.
  • the slider unit 13 includes a CPU 31 and the like in addition to the slave 33 described above.
  • the CPU 31 executes processing of signals input / output in various elements (such as the relay 35 and the sensor 37) attached to the slider unit 13.
  • the sensor 37 is, for example, a board height sensor that measures the height of the upper surface of the circuit board based on the reference height position set in the mounting apparatus 10.
  • the slave 33 outputs the control data transmitted from the master 23 of the control unit 11 to the CPU 31.
  • the CPU 31 drives and controls the relay 35 and the like based on the input control data. Further, the CPU 31 processes an output signal from the sensor 37 and outputs it to the slave 33 as control data.
  • the slave 33 transmits control data input from the CPU 31 toward the master 23.
  • the head unit 15 includes a CPU 41, a parts camera 48, a mark camera 49, and the like in addition to the slave 43 described above.
  • the CPU 41 executes processing of signals input / output in various elements (such as the relay 45 and the sensor 47) provided in the head unit 15.
  • the slave 43 outputs the control data transmitted from the master 23 of the control unit 11 to the CPU 41. Further, the slave 43 transmits an output signal of the sensor 47 and the like processed by the CPU 41 to the master 23 as control data.
  • the parts camera 48 is a camera that captures an image of an electronic component sucked and held by a suction nozzle (not shown) attached to the head unit 15.
  • the image processing unit 25 of the control unit 11 processes the image data picked up by the parts camera 48 and acquires an error in the holding position of the electronic component in the suction nozzle.
  • the mark camera 49 is a camera for photographing a mark on a circuit board and an electronic component after mounting.
  • the mark camera 49 can image the surface of an arbitrary position on the circuit board by moving the head unit 15 by the slider unit 13.
  • the image processing unit 25 processes the image data captured by the mark camera 49, and acquires information on the circuit board, mounting position errors, and the like.
  • the head unit 15 includes an electromagnetic motor (servo motor or the like) as a drive source for moving the suction nozzle up and down and rotating.
  • the control unit 11 includes a multiprocessing unit 51 and five PHYs 53 to 57 in addition to the CPU 21 described above.
  • the PHY 53 is connected to a PHY 63A included in the slider unit 13 via a LAN cable 81 that complies with, for example, the Gigabit Ethernet (registered trademark) communication standard.
  • the PHY 63 ⁇ / b> B included in the slider unit 13 is connected to the PHY 73 included in the head unit 15 via the LAN cable 83.
  • the multiplex processing unit 51 of the control unit 11 multiplexes and transmits control data and image data of the industrial network by, for example, time division multiplexing (TDM: Time Division Multiplexing).
  • the multiprocessing unit 51 is realized by a logic circuit such as a field programmable gate array (FPGA), for example.
  • the multiplex processing unit 51 transmits and receives multiplexed data to and from the multiplex processing unit 61 of the slider unit 13 and the multiplex processing unit 71 of the head unit 15 through the LAN cables 81 and 83.
  • the parts camera 48 of the head unit 15 outputs captured image data to the multiprocessing unit 71 via the PHY 74 according to an image transmission standard such as GigE-vision (registered trademark).
  • the parts camera 48 performs imaging in response to receiving a trigger signal indicating the start of imaging transmitted from the image processing unit 25 of the control unit 11 via multiplex communication, and the captured image data is multiplexed processing unit. To 71. Similarly, the mark camera 49 outputs the captured image data to the multiprocessing unit 71 via the PHY 75.
  • the multiprocessing unit 71 is connected to the slave 43 via a DUMMY-PHY 77 described later, and control data related to the industrial network is input from the slave 43.
  • the multiplex processing unit 71 multiplexes various data such as image data and control data, and transmits them to the multiplex processing unit 51 (control unit 11) through the LAN cables 81 and 83.
  • the multi-processing unit 51 is connected to the image processing unit 25 via a cable connected to the PHYs 54 and 55.
  • the PHY 54 corresponds to the parts camera 48 of the head unit 15.
  • the PHY 55 corresponds to the mark camera 49.
  • the multiprocessing unit 51 demultiplexes the multiplexed data received from the multiprocessing unit 71 and separates the image data of the parts camera 48.
  • the multiprocessing unit 51 outputs the separated image data to the image processing unit 25 via the PHY 54 in a data format conforming to the GigE-vision (registered trademark) standard.
  • the image processing unit 25 processes the input image data of the parts camera 48 and acquires an error in the holding position of the electronic component.
  • the multiplex processing unit 51 outputs the image data of the mark camera 49 separated from the multiplexed data to the image processing unit 25 via the PHY 55.
  • the multiprocessing unit 51 is connected to the master 23 via two PHYs 56 and 57.
  • the PHY 56 is connected to the master 23.
  • the PHY 57 is connected to the multiprocessing unit 51.
  • the PHYs 56 and 57 are connected by a LAN cable 58, for example.
  • the multiprocessing unit 61 of the slider unit 13 is connected to the slave 33 via each of DUMMY-PHYs 67A and 67B. Then, the master 23 of the control unit 11 constructs an industrial network that transmits and receives control data and the like with devices such as the relay 35 connected to the slaves 33 and 43, and realizes wiring integration (reduction) and the like.
  • the above-described industrial network is, for example, a network that complies with the EtherCAT (registered trademark) standard.
  • the EtherCAT frame transmitted from the master 23 is transmitted so as to circulate through each of the slaves 33 and 43 and is transmitted and received at high speed.
  • the slave 33 performs reading or writing processing on the EtherCAT frame received from the master 23 and transfers the EtherCAT frame to the slave 43 of the head unit 15.
  • the slave 33 copies data from the read data position for the slave 33 set in advance in the EtherCAT frame, and performs processing such as driving the relay 35 according to the content of the copied data.
  • the slave 33 writes information indicating the completion of driving of the relay 35, detection information of the sensor 37, and the like at a data position for writing for the slave 33 set in advance in the EtherCAT frame, and transfers the information to the head unit 15.
  • the slaves 33 and 43 exchange and transmit frames at high speed while performing input / output processing on the EtherCAT frame.
  • FIG. 4 shows a configuration of a mounting apparatus 10A as a comparative example.
  • a PHY 91 is connected to the multiplex processing unit 61 as indicated by a broken line in FIG. 4.
  • the slave 33 is connected to the PHY 92.
  • the PHYs 91 and 92 are connected via an Ethernet (registered trademark) cable 93.
  • the multiplex processing unit 61 and the slave 33 are connected via the two PHYs 91 and 92 and the Ethernet (registered trademark) cable 93.
  • the multiplex processing unit 71 is connected to the slave 43 via two PHYs 91 and 92 and an Ethernet (registered trademark) cable 93.
  • the PHYs 91 and 92 are ICs that function as an interface between a logical layer and a physical layer, for example.
  • the PHY 91 once converts a digital signal input from the multiprocessing unit 61 or the like into an analog signal, and transmits the analog signal to the PHY 92 via the cable 93.
  • the PHY 92 converts the analog signal received from the PHY 91 into a digital signal again and transfers it to the slave 33 or the like.
  • the PHY 92 once converts a digital signal input from the slave 33 or the like into an analog signal and transmits the analog signal to the PHY 91.
  • the PHY 91 converts the received analog signal into a digital signal again, and then transfers it to the multiple processing unit 61 and the like.
  • a slave IP core (such as slave 33) used in EtherCAT (registered trademark) is assumed to be connected to an external device, and such a PHY 92 is provided as an external interface as a standard.
  • EtherCAT registered trademark
  • communication is not started with an external device unless a communication link with the PHYs 91 and 92 is established.
  • the connection is made via two PHYs 91 and 92 and a cable 93. There is a need to.
  • the DUMMY-PHYs 67A, 67B, 77 pseudo-generate a signal that complies with, for example, the MII (Media Independent Interface) communication standard, and the slave 33 , 43 is transmitted to establish communication. Since DUMMY-PHYs 67A, 67B, and 77 have the same configuration, the following description will focus on DUMMY-PHY 67A as a representative.
  • the DUMMY-PHYs 67A, 67B, and 77 are realized by a logic circuit such as a field programmable gate array (FPGA), for example.
  • FPGA field programmable gate array
  • a multiprocessing unit 61, a slave 33, and DUMMY-PHYs 67A and 67B are incorporated in a logic circuit of the same FPGA 60, for example. That is, preferably, the multiprocessing unit 61, the slave 33, and the DUMMY-PHYs 67A and 67B are collectively mounted on the same board of the FPGA 60.
  • FIG. 2 shows a schematic configuration of the DUMMY-PHY 67A and the multiple processing unit 61.
  • the multiplex reception processing unit 101 receives the multiplexed data received from the multiplex processing unit 51, and the demultiplexing unit 103 performs demultiplexing processing of the multiplexed data.
  • the multiplex processing unit 61 outputs the data related to the slave 33 among the data separated by the demultiplexing unit 103 to the MII reception data processing unit 111 of the DUMMY-PHY 67A.
  • the MII interface 113 included in the DUMMY-PHY 67A is an interface connected to the slave 33, and performs communication conforming to the MII standard.
  • the MII reception data processing unit 111 transfers the data input from the demultiplexing unit 103 to the slave 33 via the MII interface 113.
  • the MII transmission data processing unit 115 of the DUMMY-PHY 67A transfers the data transmitted from the slave 33 via the MII interface 113 to the multiplexing unit 105 of the multiplexing processing unit 61.
  • the multiplexing unit 105 multiplexes control data such as the relay 35 connected to the slave 33 and data from another device, and outputs the multiplexed data to the multiplex transmission processing unit 107.
  • the “other device” corresponds to, for example, the sensor 37 included in the slider unit 13 or the parts camera 48 of the head unit 15.
  • the multiplex transmission processing unit 107 transmits the multiplexed data input from the multiplexing unit 105 toward the multiplex processing unit 51 of the control unit 11.
  • the MII interface 113 transmits / receives data transmitted / received to / from the slave 33 as a TXD signal (transmission data) or an RXD signal (reception data) shown in FIG. In addition to this signal, the MII interface 113 transmits and receives various control signals to and from the slave 33. For example, the MII interface 113 transmits a transmission clock signal such as a TX_CLK signal, an MDIO (Media Dependent Input / Output) signal for management control described later, an MDC signal that is the clock signal, and the like.
  • a transmission clock signal such as a TX_CLK signal, an MDIO (Media Dependent Input / Output) signal for management control described later, an MDC signal that is the clock signal, and the like.
  • an external device (multiplex processing unit 61) is required only after a communication link is established with PHYs 91 and 92 (see FIG. 4). Etc.).
  • the PHY 92 is provided with a register indicating whether or not communication with the other PHY 91 is established. Then, the slave 33 transmits an MDIO signal to the PHY 92 and acquires information set in the register of the PHY 92.
  • the slave 33 starts communication with the multiprocessing unit 61 via the PHYs 91 and 92.
  • the slave 33 does not start communication with the multiprocessing unit 61 until a register value indicating communication establishment can be acquired. Therefore, the pseudo signal generation unit 117 of the DUMMY-PHY 67A shown in FIG. 2 transmits an MDIO signal to the slave 33 via the MII interface 113 when establishing multiplexed communication, and establishes communication with the slave 33.
  • FIG. 3 shows the processing procedure of DUMMY-PHY 67A.
  • the mounting apparatus 10 performs configuration in order to construct a logic circuit such as the multiprocessing unit 61 of the FPGA 60.
  • the pseudo signal generation unit 117 sets the register value to the register 117A (see FIG. 2) included in the pseudo signal generation unit 117. Set.
  • the pseudo signal generation unit 117 sets a value indicating link down to the register 117A in a state where the multiplex communication by the multiplex processing unit 61 is not established.
  • the DUMMY-PHY 67A responds with a register value indicating, for example, a link down even if there is an inquiry by the MDIO signal from the slave 33.
  • the pseudo signal generation unit 117 performs lighting control of the link LED indicating the communication state. For example, the pseudo signal generation unit 117 performs control to turn off the link LED on the circuit board in a state where communication is not established.
  • the MII reception data processing unit 111 and the MII transmission data processing unit 115 can control the start or stop of data transfer based on the control of the pseudo signal generation unit 117.
  • the pseudo signal generation unit 117 stops the transfer operations of the MII reception data processing unit 111 and the MII transmission data processing unit 115 in a state where multiplex communication is not established.
  • the pseudo signal generation unit 117 may execute processing in response thereto.
  • the pseudo signal generation unit 117 may execute so-called auto negotiation such as setting an appropriate communication speed in response to setting of the data transfer rate from the slave 33. .
  • the multiplex state notifying unit 109 of the multiplex processing unit 61 shown in FIG. 2 monitors the state of multiplex communication. For example, the multiplex state notifying unit 109 monitors the states of the multiplex reception processing unit 101 and the multiplex transmission processing unit 107 and determines whether multiplex communication has been established. When detecting that the multiplexed communication has been established, the multiplex state notifying unit 109 transmits that fact to the pseudo signal generating unit 117.
  • the multiplex state notifying unit 109 is preferably set to transmit the fact to the pseudo signal generating unit 117 when, for example, multiplex communication with the control unit 11 via the LAN cable 81 (see FIG. 1) is established.
  • the multiplex processing unit 61 includes, for example, a processing unit that performs multiplex communication using the LAN cable 81 (such as the demultiplexing unit 103 and the multiplex state notification unit 109 shown in FIG. 2) and multiplex communication using the LAN cable 83. And a processing unit (not shown). Therefore, the slave 33 communicates with the control unit 11 via the DUMMY-PHY 67A, the processing unit corresponding to the LAN cable 81 of the multiprocessing unit 61, and the PHY 63A.
  • the slave 33 communicates with the head unit 15 via the DUMMY-PHY 67B, the processing unit corresponding to the LAN cable 83 of the multiprocessing unit 61, and the PHY 63B. That is, the multiplex processing unit 61 processes data transmitted through two communication lines therein. Therefore, the multiplex state notifying unit 109 corresponding to DUMMY-PHY 67A notifies the communication state of the LAN cable 81 to the pseudo signal generating unit 117 of DUMMY-PHY 67A. Also, a multi-state notifying unit (not shown) corresponding to DUMMY-PHY 67B notifies the communication state of LAN cable 83 to a pseudo signal generating unit (not shown) of DUMMY-PHY 67B. As a result, even if only the LAN cable 83 is disconnected, if the LAN cable 81 is connected, communication between the master 23 and the slave 33 via the LAN cable 81 is possible.
  • the pseudo signal generation unit 117 maintains the link-down state until a signal indicating that multiplex communication has been established is input from the multiplex state notification unit 109 (S13: NO). .
  • the pseudo signal generating unit 117 sets a value indicating link up in the register 117A (S15).
  • the pseudo signal generation unit 117 responds with a register value indicating link up. Further, the pseudo signal generation unit 117 turns on the link LED on the circuit board to notify the link up state (S15).
  • the pseudo signal generation unit 117 causes the MII reception data processing unit 111 and the MII transmission data processing unit 115 to start transfer processing.
  • the MII transmission data processing unit 115 starts a process of transferring the data received from the slave 33 to the multiplexing unit 105.
  • the MII reception data processing unit 111 starts a process of transferring the data received from the demultiplexing unit 103 to the slave 33.
  • the DUMMY-PHY 67A can appropriately perform data transfer between the multiprocessing unit 61 and the slave 33.
  • the pseudo signal generation unit 117 continues the transfer process by the MII reception data processing unit 111 and the MII transmission data processing unit 115 until the multiplex communication is disconnected (S19: NO).
  • the pseudo signal generating unit 117 executes the link establishment process from S11 again.
  • the multiplex processing unit 61 and the slave 33 can automatically re-establish the link according to the timing at which multiplex communication is restored.
  • the electronic component mounting apparatus 10 is an example of a work machine.
  • the head unit 15 is an example of a movable unit.
  • An electronic component is an example of a workpiece.
  • the master 23 and the slaves 33 and 43 are examples of processing circuits.
  • the pseudo signal generation unit 117 is an example of a pseudo signal transmission unit.
  • the master 23 and the slaves 33 and 43 process control data in an industrial network (for example, EtherCAT (registered trademark)). Control data processed by the master 23 or the like is transmitted / received by multiplexed communication by the multiple processing units 51, 61, 71.
  • the DUMMY-PHY 67A of the slider unit 13 is connected between the multiplex processing unit 61 and the slave 33, generates a pseudo signal conforming to the MII communication standard, and transmits the generated signal to the slave 33 to perform communication. Perform establishment.
  • the DUMMY-PHY 67A establishes communication with the slave 33, and then transfers data between the multiplex processing unit 61 and the slave 33.
  • the pseudo signal generation unit 117 maintains the link-down state until a signal indicating that multiplex communication has been established is input from the multiplex state notification unit 109 (S13: NO in FIG. 3). On the other hand, when the signal indicating that multiplex communication has been established is input from the multiplex state notifying unit 109 (S13: YES), the pseudo signal generating unit 117 responds to the slave 33 with a register value indicating link up. If industrial network communication is started prior to establishment of multiplex communication, control data cannot be transferred between the master 23 and slaves 33 and 43, and an error occurs. On the other hand, in the mounting apparatus 10 according to the present embodiment, since it is confirmed that the multiplex communication has been established, the communication of the industrial network is started.
  • the DUMMY-PHY 67A generates a signal conforming to the MII communication standard used in Ethernet (registered trademark) which is a communication standard widely used in industrial networks. For this reason, such a configuration improves versatility and can be applied to various industrial networks.
  • the present invention is not limited to the above-described embodiments, and various improvements and modifications can be made without departing from the spirit of the present invention.
  • the communication standard applied to the industrial network is not limited to Ethernet (registered trademark), but may be another communication standard.
  • the interface standard is not limited to MII, but may be GMII (Gigabit Media Independent Interface) or RMII (Reduced Media Independent Interface).
  • the multiprocessing unit 61, the slave 33, and the DUMMY-PHYs 67A and 67B are incorporated in the same FPGA 60, but may be separately implemented.
  • two slaves 33 and 43 are connected to one master 23, but the master may be a plurality of two or more, and the slave may be a plurality of three or more.
  • the electronic component mounting apparatus 10 for mounting an electronic component on a circuit board has been described as the working machine in the present application.
  • the working machine in the present application is not limited to this, and other devices such as a screen printing apparatus may be used. It can be applied to a substrate working machine. Further, for example, the present invention may be applied to a working robot that performs assembly work such as a secondary battery (such as a solar battery or a fuel cell).

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Security & Cryptography (AREA)
  • Health & Medical Sciences (AREA)
  • Computing Systems (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • General Health & Medical Sciences (AREA)
  • Medical Informatics (AREA)
  • Communication Control (AREA)
  • Supply And Installment Of Electrical Components (AREA)
  • Small-Scale Networks (AREA)
  • Arrangements For Transmission Of Measured Signals (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Manipulator (AREA)

Abstract

産業用ネットワークに用いられる処理回路と、産業用ネットワークにおいて伝送される制御データを多重化して送信する多重処理部とのデータの受け渡しを適切に実施可能な多重化通信システム及び作業機を提供する。 スレーブ３３は、産業用ネットワーク（例えば、ＥｔｈｅｒＣＡＴ（登録商標））における制御データを処理する。スレーブ３３で処理された制御データは、多重処理部６１による多重化通信で送受信される。ＤＵＭＭＹ－ＰＨＹ６７Ａは、多重処理部６１とスレーブ３３との間に接続され、疑似信号生成部１１７によってＭＩＩ通信の規格に準拠した信号を擬似的に生成し、スレーブ３３に生成した信号を送信して通信の確立を実行する。ＤＵＭＭＹ－ＰＨＹ６７Ａは、スレーブ３３との通信を確立した後、多重処理部６１とスレーブ３３との間でデータの転送を行う。

Description

多重化通信システム及び作業機
　本発明は、産業用ネットワークを接続する多重化通信システム及びその多重化通信システムにより装着作業に拘わるデータを伝送する作業機に関するものである。
　従来、ＦＡ（Factory Automation）分野で使用される作業機（例えば、電子部品装着装置）には、装着ヘッドなどの可動部を動作させるための駆動源として、サーボモータなどを備える。また、サーボモータを制御するのに必要な回転位置を検出するために、シリアルエンコーダなどが使用されている。このような作業機等で使用するシリアルエンコーダの出力を伝送する通信システムとして、複数のシリアルエンコーダの出力を１つのデータ線にまとめて伝送することによって、省配線化が図られているものがある（例えば、特許文献１など）。
　また、インターネットに代表されるネットワーク通信の技術は、ＦＡ分野にも活用されており、ＦＡ分野を対象とした産業用ネットワークとして、例えば、イーサネット（登録商標）技術を使用した産業用イーサネットと呼ばれるものがある。この産業用ネットワークでは、アナログやデジタルの情報を１つの伝送路に多重化して、省配線化を図ることが可能となる。
特許第３１８６４９０号公報
　ところで、上記した作業機において、複数の種類の産業用ネットワークの規格を採用する場合には、各規格に応じたＬＡＮケーブル等が必要となり、配線の本数が増加する。また、この種の作業機では、検査用カメラなどを備える場合があるが、カメラで撮像した画像データなど、データ量が比較的大きいデータを送信したい場合には、産業用ネットワークとは別に、画像データを伝送するためのケーブルが必要となってくる。これに対し、様々な種類のデータを多重化して１つの伝送路にまとめて伝送することが考えられる。
　一方で、産業用ネットワークでは、制御の一形態として、例えば、工場内で使用される各種のセンサ、リレー、スイッチなどの制御を行うスレーブ装置と、スレーブ装置を統括制御するマスター装置とが設定され、全体の制御が行われる。このマスター装置やスレーブ装置には、各産業用ネットワークの規格に準拠したＩＰコアやＡＳＩＣが準備されているが、インターフェースの規格が限定されている場合があり、上記した多重化通信を実施する場合に、データの受け渡しが複雑となる問題があった。
　本発明は、上記の課題に鑑みてなされたものであり、産業用ネットワークに用いられる処理回路と、産業用ネットワークにおいて伝送される制御データを多重化して送信する多重処理部とのデータの受け渡しを適切に実施可能な多重化通信システム及び作業機を提供することを目的とする。
　上記課題を鑑みてなされた本願に開示される技術に係る多重化通信システムは、産業用ネットワークにおける制御データを処理する処理回路と、処理回路から入力された制御データを多重化して生成した多重化データを、他の処理回路に送信する多重処理部と、処理回路と多重処理部との間に接続され、産業用ネットワークにおける通信規格に準拠した信号を疑似的に生成して処理回路に送信し、処理回路との通信を確立して多重処理部と処理回路との間で制御データを転送する疑似信号送信部と、を備えることを特徴とする。なお、ここでいう、「産業用ネットワーク」とは、例えば、ＥｔｈｅｒＣＡＴ（登録商標）、ＭＥＣＨＡＴＲＯＬＩＮＫ（登録商標）－ＩＩＩ、Ｐｒｏｆｉｎｅｔ（登録商標）等の通信規格を用いてリレーやスイッチ等の制御データを伝送するネットワークである。
　また、本願に係る発明は、多重化通信システムの発明に限定されることなく、多重化通信システムによって装着作業に拘わるデータを伝送する作業機の発明としても実施し得るものである。
　本願に開示される技術によれば、産業用ネットワークに用いられる処理回路と、産業用ネットワークにおいて伝送される制御データを多重化して送信する多重処理部とのデータの受け渡しを適切に実施可能な多重化通信システム及び作業機を提供することができる。
本実施例の多重化通信システムが適用される電子部品装着装置のブロック図。 多重処理部及びＤＵＭＭＹ－ＰＨＹの概略構成を示すブロック図。 ＤＵＭＭＹ－ＰＨＹの動作を説明するためのフローチャート。 比較例の電子部品装着装置のブロック図。
　以下、本発明の一実施例について図を参照して説明する。図１は、本願の多重化通信システムを適用する装置の一例としての電子部品装着装置（以下、「装着装置」と略する場合がある）１０のシステム構成を模式的に示している。図１に示すように、装着装置１０は、制御部１１と、スライダ部１３と、ヘッド部１５とを備える。本実施例の装着装置１０は、制御部１１の制御に基づいて、回路基板（図示略）に対して、供給装置（テープフィーダなど）から供給された電子部品の装着作業を実施する装置である。
　制御部１１は、ＣＰＵ２１を主体として構成されており、マスター２３と、画像処理部２５等を有している。スライダ部１３には、制御部１１のマスター２３に対応して、スレーブ３３が設けられている。また、ヘッド部１５には、マスター２３に対応して、スレーブ４３が設けられている。マスター２３は、産業用ネットワーク（例えば、ＥｔｈｅｒＣＡＴ（登録商標））に接続されるスレーブ３３，４３との制御データの伝送を統括的に制御する。マスター２３は、例えば、プログラマブルロジックデバイス（ＰＬＤ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、複合プログラマブルロジックデバイス（ＣＰＬＤ）といった論理回路の構築に使用されるＩＰコアである。また、マスター２３は、論理回路に限らず、例えば、通信制御に特化した特定用途向け集積回路（ＡＳＩＣ）でもよく、これらと論理回路とを組み合わせたものでもよい。
　ＣＰＵ２１は、マスター２３が収集した制御データ等を入力して、次の制御内容を決定する。また、ＣＰＵ２１は、決定した制御内容に応じた制御データを、マスター２３に出力する。マスター２３は、ＣＰＵ２１から入力された制御データを、産業用ネットワークを介してスレーブ３３，４３の各々に送信する。
　スライダ部１３は、装着装置１０に搬入される回路基板の上部において、Ｘ軸方向及びＹ軸方向に向かってヘッド部１５を移動させる駆動装置である。スライダ部１３は、ヘッド部１５をＸ軸方向及びＹ軸方向に移動させるためのスライド機構（図示略）を備えている。スライダ部１３は、このスライド機構を動作させる駆動源として、例えば、リニアモータを有している。
　また、スライダ部１３は、上述したスレーブ３３の他に、ＣＰＵ３１等を有している。ＣＰＵ３１は、スライダ部１３に取り付けられた各種素子（リレー３５やセンサ３７など）において入出力される信号の処理を実行する。センサ３７は、例えば、装着装置１０に設定された基準高さ位置に基づいて、回路基板の上面の高さを計測する基板高さセンサである。スレーブ３３は、制御部１１のマスター２３から送信された制御データを、ＣＰＵ３１に出力する。ＣＰＵ３１は、入力された制御データに基づいてリレー３５等を駆動制御する。また、ＣＰＵ３１は、センサ３７等の出力信号を処理して制御データとしてスレーブ３３に出力する。スレーブ３３は、ＣＰＵ３１から入力される制御データを、マスター２３に向けて送信する。
　ヘッド部１５は、上述したスレーブ４３の他に、ＣＰＵ４１と、パーツカメラ４８と、マークカメラ４９等を有している。ＣＰＵ４１は、ヘッド部１５に設けられた各種素子（リレー４５やセンサ４７など）において入出力される信号の処理を実行する。スレーブ４３は、制御部１１のマスター２３から送信された制御データを、ＣＰＵ４１に出力する。また、スレーブ４３は、ＣＰＵ４１によって処理されたセンサ４７等の出力信号を、制御データとしてマスター２３に向けて送信する。
　パーツカメラ４８は、ヘッド部１５に装着された吸着ノズル（図示略）に吸着保持された電子部品を撮像するカメラである。制御部１１の画像処理部２５は、パーツカメラ４８によって撮像された画像データを処理し、吸着ノズルにおける電子部品の保持位置の誤差等を取得する。また、マークカメラ４９は、回路基板上のマークや実装後の電子部品を撮影するためのカメラである。マークカメラ４９は、スライダ部１３によりヘッド部１５が移動させられることで、回路基板上の任意の位置の表面が撮像可能となる。画像処理部２５は、マークカメラ４９が撮像した画像データを処理し、回路基板に関する情報、実装位置の誤差等を取得する。なお、ヘッド部１５は、吸着ノズルを昇降、自転等させるための駆動源としての電磁モータ（サーボモータなど）を備える。
　次に、上記した産業用ネットワークの制御データやパーツカメラ４８等の画像データを伝送するための多重化通信システムについて説明する。装着装置１０は、制御部１１、スライダ部１３及びヘッド部１５の間のデータ伝送が多重化通信によって行われる。
　図１に示すように、制御部１１は、上述したＣＰＵ２１などの他に、多重処理部５１と、５つのＰＨＹ５３～５７とを有する。ＰＨＹ５３は、スライダ部１３が有するＰＨＹ６３Ａと、例えば、Gigabit Ethernet（登録商標）の通信規格に準拠したＬＡＮケーブル８１を介して接続されている。同様に、スライダ部１３が有するＰＨＹ６３Ｂは、ヘッド部１５が有するＰＨＹ７３と、ＬＡＮケーブル８３を介して接続されている。
　制御部１１の多重処理部５１は、産業用ネットワークの制御データや画像データを、例えば、時分割多重化方式（ＴＤＭ：Time Division Multiplexing）で多重化して送受信する。多重処理部５１は、例えば、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）などの論理回路で実現されている。多重処理部５１は、ＬＡＮケーブル８１，８３を通じて、スライダ部１３の多重処理部６１や、ヘッド部１５の多重処理部７１と、多重化データを送受信する。ヘッド部１５のパーツカメラ４８は、例えば、GigE-vision（登録商標）等の画像伝送規格により、撮像した画像データを、ＰＨＹ７４を介して多重処理部７１に出力する。パーツカメラ４８は、例えば、制御部１１の画像処理部２５から多重通信を介して送信される撮像の開始を示すトリガ信号を受信するのに応じて撮像を行い、撮像した画像データを多重処理部７１に出力する。同様に、マークカメラ４９は、撮像した画像データを、ＰＨＹ７５を介して多重処理部７１に出力する。
　また、多重処理部７１は、後述するＤＵＭＭＹ－ＰＨＹ７７を介してスレーブ４３と接続されており、スレーブ４３から産業用ネットワークに係わる制御データが入力される。多重処理部７１は、画像データや制御データ等の各種データを多重化し、ＬＡＮケーブル８１，８３を通じて多重処理部５１（制御部１１）へ送信する。
　多重処理部５１は、ＰＨＹ５４，５５に接続されたケーブルを介して画像処理部２５と接続されている。ＰＨＹ５４は、ヘッド部１５のパーツカメラ４８に対応している。また、ＰＨＹ５５は、マークカメラ４９に対応している。多重処理部５１は、例えば、多重処理部７１から受信した多重化データを非多重化し、パーツカメラ４８の画像データを分離する。多重処理部５１は、分離した画像データを、GigE-vision（登録商標）の規格に準拠したデータ形式でＰＨＹ５４を介して画像処理部２５に出力する。画像処理部２５は、入力されたパーツカメラ４８の画像データを処理し、電子部品の保持位置の誤差等を取得する。同様に、多重処理部５１は、多重化データから分離したマークカメラ４９の画像データを、ＰＨＹ５５を介して画像処理部２５に出力する。
　また、多重処理部５１は、２つのＰＨＹ５６，５７を介してマスター２３と接続されている。ＰＨＹ５６は、マスター２３に接続されている。ＰＨＹ５７は、多重処理部５１に接続されている。ＰＨＹ５６，５７は、例えば、ＬＡＮケーブル５８で接続されている。スライダ部１３の多重処理部６１は、ＤＵＭＭＹ－ＰＨＹ６７Ａ，６７Ｂの各々を介してスレーブ３３と接続されている。そして、制御部１１のマスター２３は、スレーブ３３，４３に接続されたリレー３５等の機器との制御データ等の送受信を行う産業用ネットワークを構築し、配線の統合（削減）等を実現する。
　より具体的には、上記した産業用ネットワークとは、例えば、ＥｔｈｅｒＣＡＴ（登録商標）の規格に準拠したネットワークである。この産業用ネットワークでは、マスター２３から送信されたＥｔｈｅｒＣＡＴフレームがスレーブ３３，４３の各々を循環する様に伝送され高速に送受信される。例えば、スレーブ３３は、マスター２３から受信したＥｔｈｅｒＣＡＴフレームに読み取り又は書き込み処理を行い、ヘッド部１５のスレーブ４３に転送する。スレーブ３３は、ＥｔｈｅｒＣＡＴフレームに予め設定されるスレーブ３３用の読み取りのデータ位置からデータをコピーし、コピーしたデータの内容に応じてリレー３５の駆動などの処理を行う。また、スレーブ３３は、ＥｔｈｅｒＣＡＴフレームに予め設定されるスレーブ３３用の書き込みのデータ位置にリレー３５の駆動の完了を示す情報やセンサ３７の検出情報などを書き込んでヘッド部１５に転送する。このように、スレーブ３３，４３は、ＥｔｈｅｒＣＡＴフレームに対する入出力処理を行いつつ、フレームを高速に交換して伝送する。
　ここで、比較例の構成について説明する。図４は、比較例としての装着装置１０Ａの構成を示している。装着装置１０Ａは、図４の破線で示すように、多重処理部６１にＰＨＹ９１が接続されている。また、スレーブ３３は、ＰＨＹ９２が接続されている。このＰＨＹ９１，９２は、イーサネット（登録商標）ケーブル９３を介して接続されている。
　従って、多重処理部６１とスレーブ３３とは、２つのＰＨＹ９１，９２及びイーサネット（登録商標）ケーブル９３を介して接続されている。同様に、多重処理部７１は、２つのＰＨＹ９１，９２及びイーサネット（登録商標）ケーブル９３を介して、スレーブ４３と接続されている。このＰＨＹ９１，９２は、例えば、論理層と物理層のインターフェースとして機能するＩＣである。ＰＨＹ９１は、多重処理部６１等から入力されるデジタル信号を、一旦アナログ信号に変換し、ケーブル９３を介してＰＨＹ９２に送信する。そして、ＰＨＹ９２は、ＰＨＹ９１から受信したアナログ信号を、再度デジタル信号に変換してからスレーブ３３等に転送する。同様に、ＰＨＹ９２は、スレーブ３３等から入力されるデジタル信号を、一旦アナログ信号に変換しＰＨＹ９１に送信する。ＰＨＹ９１は、受信したアナログ信号を、再度デジタル信号に変換してから多重処理部６１等に転送する。
　例えば、ＥｔｈｅｒＣＡＴ（登録商標）で使用されるスレーブ用のＩＰコア（スレーブ３３など）では、外部の装置と接続することを前提としており、外部インターフェースとして、このようなＰＨＹ９２が標準で装備されていることが多い。また、このようなＩＰコアでは、ＰＨＹ９１，９２との通信のリンクが確立した後でなければ、外部の装置と通信を開始しない設定となっている。このため、産業用ネットワークに使用されるＩＰコアを活用し、本実施例の多重処理部６１のような外部の装置と接続させたい場合には、２つのＰＨＹ９１，９２及びケーブル９３を介して接続する必要がある。
　これに対し、図１に示す本実施例の装着装置１０では、ＤＵＭＭＹ－ＰＨＹ６７Ａ，６７Ｂ，７７が、例えば、ＭＩＩ（Media Independent Interface）の通信規格に準拠した信号を擬似的に生成し、スレーブ３３，４３に生成した信号を送信して通信の確立を実行する。なお、ＤＵＭＭＹ－ＰＨＹ６７Ａ，６７Ｂ，７７は、同様の構成であるため、以下の説明では、代表してＤＵＭＭＹ－ＰＨＹ６７Ａを中心に説明する。
　ＤＵＭＭＹ－ＰＨＹ６７Ａ，６７Ｂ，７７は、例えば、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）などの論理回路で実現されている。本実施例のスライダ部１３は、多重処理部６１、スレーブ３３及びＤＵＭＭＹ－ＰＨＹ６７Ａ，６７Ｂが、例えば、同一のＦＰＧＡ６０の論理回路内に組み込まれている。つまり、好適には、多重処理部６１、スレーブ３３及びＤＵＭＭＹ－ＰＨＹ６７Ａ，６７Ｂは、ＦＰＧＡ６０の同一の基板上に集約して実装される。
　図２は、ＤＵＭＭＹ－ＰＨＹ６７Ａ及び多重処理部６１の概略構成を示している。多重処理部６１は、例えば、多重処理部５１から受信した多重化データを多重受信処理部１０１が受信し、非多重化部１０３によって多重化データの分離処理を行う。多重処理部６１は、非多重化部１０３が分離したデータのうち、スレーブ３３に係わるデータを、ＤＵＭＭＹ－ＰＨＹ６７ＡのＭＩＩ受信データ処理部１１１に出力する。
　ＤＵＭＭＹ－ＰＨＹ６７Ａが有するＭＩＩインターフェース１１３は、スレーブ３３と接続されるインターフェースであり、ＭＩＩの規格に準拠した通信を行う。ＭＩＩ受信データ処理部１１１は、非多重化部１０３から入力されたデータを、ＭＩＩインターフェース１１３を介してスレーブ３３に転送する。
　また、ＤＵＭＭＹ－ＰＨＹ６７ＡのＭＩＩ送信データ処理部１１５は、ＭＩＩインターフェース１１３を介してスレーブ３３から送信されるデータを、多重処理部６１の多重化部１０５に転送する。多重化部１０５は、スレーブ３３に接続されたリレー３５等の制御データと、他の装置からのデータとを多重化して多重送信処理部１０７に出力する。ここでいう「他の装置」とは、例えば、スライダ部１３が有するセンサ３７やヘッド部１５のパーツカメラ４８などが該当する。多重送信処理部１０７は、多重化部１０５から入力される多重化データを、制御部１１の多重処理部５１に向けて送信する。
　また、ＭＩＩインターフェース１１３は、スレーブ３３と送受信するデータを、図２に示すＴＸＤ信号（送信データ）あるいはＲＸＤ信号（受信データ）として送受信する。また、ＭＩＩインターフェース１１３は、この信号の他に、各種の制御用の信号をスレーブ３３と送受信する。例えば、ＭＩＩインターフェース１１３は、ＴＸ＿ＣＬＫ信号などの送信クロック信号、後述するマネージメント制御用のＭＤＩＯ（Media Dependent Input/Output）信号、そのクロック信号であるＭＤＣ信号などを送信する。
　上述したように、産業用ネットワークで使用されるスレーブ用のＩＰコアでは、ＰＨＹ９１，９２（図４参照）との間で通信のリンクが確立した後でなければ、外部の装置（多重処理部６１など）と通信を開始しない。具体的には、図４に示す場合では、ＰＨＹ９２には、他方のＰＨＹ９１と通信が確立したか否かを示すレジスタが設けられている。そして、スレーブ３３は、ＭＤＩＯ信号をＰＨＹ９２に送信し、ＰＨＹ９２のレジスタに設定された情報を取得する。スレーブ３３は、取得したレジスタ値が通信確立を示す値であった場合に、ＰＨＹ９１，９２を介した多重処理部６１との通信を開始する。一方、スレーブ３３は、通信確立を示すレジスタ値が取得できるまでは、多重処理部６１との通信を開始しない。そこで、図２に示すＤＵＭＭＹ－ＰＨＹ６７Ａの疑似信号生成部１１７は、多重化通信を開始する場合に、ＭＩＩインターフェース１１３を介してＭＤＩＯ信号をスレーブ３３へ送信し、スレーブ３３との通信を確立する。
　図３は、ＤＵＭＭＹ－ＰＨＹ６７Ａの処理手順を示している。
　まず、装着装置１０は、装置本体の電源が投入されると、ＦＰＧＡ６０の多重処理部６１などの論理回路を構築するために、コンフィグレーションを実施する。回路構築が完了すると、図３のステップ（以下、単に「Ｓ」と表記する）１１において、疑似信号生成部１１７は、当該疑似信号生成部１１７が有するレジスタ１１７Ａ（図２参照）に対しレジスタ値を設定する。疑似信号生成部１１７は、多重処理部６１による多重通信が確立されていない状態では、レジスタ１１７Ａに対しリンクダウンを示す値を設定する。この状態では、ＤＵＭＭＹ－ＰＨＹ６７Ａは、スレーブ３３からＭＤＩＯ信号による問い合わせがあっても、例えば、リンクダウンを示すレジスタ値を応答する。また、疑似信号生成部１１７は、通信の状態を示すリンクＬＥＤの点灯制御を実施する。例えば、疑似信号生成部１１７は、通信が確立されていない状態では、回路基板上のリンクＬＥＤを消灯する制御を実行する。
　また、ＭＩＩ受信データ処理部１１１及びＭＩＩ送信データ処理部１１５は、疑似信号生成部１１７の制御に基づいて、データ転送の開始又は停止が制御可能となっている。疑似信号生成部１１７は、多重通信が確立されていない状態では、ＭＩＩ受信データ処理部１１１及びＭＩＩ送信データ処理部１１５の転送動作を停止させる。
　なお、この多重通信が確立されていない状態において、スレーブ３３から各種の問い合わせがあった場合には、疑似信号生成部１１７は、これに応答する処理を実行してもよい。例えば、疑似信号生成部１１７は、データの転送速度についての設定がスレーブ３３から実行された場合には、これに応答して適切な通信速度を設定するなど、いわゆるオートネゴシエーションを実行してもよい。
　図２に示す多重処理部６１の多重状態通知部１０９は、多重通信の状態を監視する。例えば、多重状態通知部１０９は、多重受信処理部１０１及び多重送信処理部１０７の状態を監視し、多重通信が確立したか否かを判定する。多重状態通知部１０９は、多重化通信が確立したことを検出すると、その旨を疑似信号生成部１１７に送信する。
　なお、多重状態通知部１０９は、例えば、ＬＡＮケーブル８１（図１参照）を介した制御部１１との多重通信が確立された場合に、その旨を疑似信号生成部１１７に送信する設定が好ましい。より具体的には、多重処理部６１は、例えば、ＬＡＮケーブル８１による多重通信を行う処理部（図２に示す非多重化部１０３、多重状態通知部１０９等）と、ＬＡＮケーブル８３による多重通信を行う処理部（図示略）とをそれぞれ備えている。従って、スレーブ３３は、ＤＵＭＭＹ－ＰＨＹ６７Ａ、多重処理部６１のＬＡＮケーブル８１に対応する処理部、ＰＨＹ６３Ａを介して制御部１１と通信を行う。また、スレーブ３３は、ＤＵＭＭＹ－ＰＨＹ６７Ｂ、多重処理部６１のＬＡＮケーブル８３に対応する処理部、ＰＨＹ６３Ｂを介してヘッド部１５と通信を行う。つまり、多重処理部６１は、その内部において２系統の通信回線で伝送されるデータを処理する。このため、ＤＵＭＭＹ－ＰＨＹ６７Ａに対応する多重状態通知部１０９は、ＬＡＮケーブル８１の通信状態をＤＵＭＭＹ－ＰＨＹ６７Ａの疑似信号生成部１１７に通知する。また、ＤＵＭＭＹ－ＰＨＹ６７Ｂに対応する多重状態通知部（図示略）は、ＬＡＮケーブル８３の通信状態をＤＵＭＭＹ－ＰＨＹ６７Ｂの疑似信号生成部（図示略）に通知する。これにより、仮にＬＡＮケーブル８３だけが切断された状態でも、ＬＡＮケーブル８１が接続されていれば、マスター２３とスレーブ３３とのＬＡＮケーブル８１を介した通信が可能となる。
　次に、図３に示すＳ１３において、疑似信号生成部１１７は、多重状態通知部１０９から多重通信を確立した旨の信号が入力されるまでは（Ｓ１３：ＮＯ）、リンクダウンの状態を維持する。
　一方で、疑似信号生成部１１７は、多重状態通知部１０９から多重通信を確立した旨の信号が入力されると（Ｓ１３：ＹＥＳ）、レジスタ１１７Ａにリンクアップを示す値を設定する（Ｓ１５）。これにより、疑似信号生成部１１７は、スレーブ３３からＭＤＩＯ信号による問い合わせがあると、リンクアップを示すレジスタ値を応答する。また、疑似信号生成部１１７は、回路基板上のリンクＬＥＤを点灯させてリンクアップの状態を報知する（Ｓ１５）。
　次に、Ｓ１７において、疑似信号生成部１１７は、ＭＩＩ受信データ処理部１１１及びＭＩＩ送信データ処理部１１５に対し、転送処理を開始させる。これにより、ＭＩＩ送信データ処理部１１５は、スレーブ３３から受信したデータを多重化部１０５に転送する処理を開始する。また、ＭＩＩ受信データ処理部１１１は、非多重化部１０３から受信したデータを、スレーブ３３に転送する処理を開始する。このようにして、ＤＵＭＭＹ－ＰＨＹ６７Ａは、多重処理部６１とスレーブ３３との間のデータの受け渡しを、適切に実施することが可能となっている。
　また、疑似信号生成部１１７は、多重通信が切断されるまでは、ＭＩＩ受信データ処理部１１１及びＭＩＩ送信データ処理部１１５による転送処理を継続する（Ｓ１９：ＮＯ）。一方で、疑似信号生成部１１７は、多重状態通知部１０９から多重通信が切断された旨が入力されると、Ｓ１１からのリンクの確立処理を再度実行する。これにより、多重処理部６１と、スレーブ３３とは、多重通信が復帰するタイミングに応じて、自動的にリンクを再確立することが可能となる。
　因みに、電子部品装着装置１０は、作業機の一例である。ヘッド部１５は、可動部の一例である。電子部品は、ワークの一例である。マスター２３及びスレーブ３３，４３は、処理回路の一例である。疑似信号生成部１１７は、疑似信号送信部の一例である。
　以上、詳細に説明した本実施例によれば以下の効果を奏する。
＜効果１＞マスター２３及スレーブ３３，４３は、産業用ネットワーク（例えば、ＥｔｈｅｒＣＡＴ（登録商標））における制御データを処理する。マスター２３等で処理された制御データは、多重処理部５１，６１，７１による多重化通信で送受信される。スライダ部１３のＤＵＭＭＹ－ＰＨＹ６７Ａは、多重処理部６１とスレーブ３３との間に接続され、ＭＩＩ通信の規格に準拠した信号を擬似的に生成し、スレーブ３３に生成した信号を送信して通信の確立を実行する。ＤＵＭＭＹ－ＰＨＹ６７Ａは、スレーブ３３との通信を確立した後、多重処理部６１とスレーブ３３との間でデータの転送を行う。このような構成では、図４に示す装着装置１０Ａが有するＰＨＹ９１，９２及びケーブル９３を必要とせずに、多重処理部６１とスレーブ３３とのデータの受け渡しを適切に実施することが可能となる。また、ＰＨＹの数を減らすことが可能となるため、基板実装面積が減り、装置の小型化が可能となる。また、多重処理部６１とスレーブ３３とのデータの送受信において一旦アナログ信号に変換する処理が省略されるため、制御データの転送時間を短縮することが可能となる。その結果、例えば、ＥｔｈｅｒＣＡＴフレームを産業用ネットワークで循環させる場合に、フレームがネットワークを一周するのに必要な転送時間の短縮が可能となり、接続可能なスレーブ数を増加させることが可能となる。
＜効果２＞疑似信号生成部１１７は、多重状態通知部１０９から多重通信を確立した旨の信号が入力されるまでは（図３のＳ１３：ＮＯ）、リンクダウンの状態を維持する。一方で、疑似信号生成部１１７は、多重状態通知部１０９から多重通信を確立した旨の信号が入力されると（Ｓ１３：ＹＥＳ）、スレーブ３３に対しリンクアップを示すレジスタ値を応答する。ここで、仮に、多重通信の確立よりも先に産業用ネットワークの通信を開始すると、制御データがマスター２３，スレーブ３３，４３間で転送できずエラーが発生する。これに対し、本実施例の装着装置１０では、多重通信が確立したことを確認した後に、産業用ネットワークの通信を開始するため、上記した不具合の発生を防止できる。
＜効果３＞ＤＵＭＭＹ－ＰＨＹ６７Ａは、産業用ネットワークにおいて広く利用されている通信規格であるイーサネット（登録商標）において使用されるＭＩＩ通信の規格に準拠した信号を生成している。このため、このような構成では、汎用性を向上させ、様々な産業用ネットワークに適用することが可能となる。
＜効果４＞スライダ部１３は、多重処理部６１、スレーブ３３及びＤＵＭＭＹ－ＰＨＹ６７Ａ，６７Ｂが同一のＦＰＧＡ６０の論理回路内に組み込まれている。これにより、基板実装面積が減り、装置の小型化が可能となる。
　尚、本発明は上記の実施例に限定されるものではなく、本発明の趣旨を逸脱しない範囲内での種々の改良、変更が可能であることは言うまでもない。
　例えば、産業用ネットワークに適用される通信規格は、イーサネット（登録商標）に限らず、他の通信規格でもよい。また、インターフェースの規格は、ＭＩＩに限らず、ＧＭＩＩ(Gigabit Media Independent Interface)やＲＭＩＩ(Reduced Media Independent Interface)でもよい。
　また、上記実施例では、多重処理部６１，スレーブ３３及びＤＵＭＭＹ－ＰＨＹ６７Ａ，６７Ｂを、同一のＦＰＧＡ６０に組み込んだが、別々に実装してもよい。
　また、上記実施例では、１つのマスター２３に対して２つのスレーブ３３，４３が接続されたが、マスターは２以上の複数でもよく、スレーブも３以上の複数でもよい。
　また、上記実施例では本願における作業機として、電子部品を回路基板に実装する電子部品装着装置１０について説明したが、本願における作業機はこれに限定されるものではなく、スクリーン印刷装置などの他の対基板作業機に適用することができる。また、例えば、二次電池（太陽電池や燃料電池など）等の組立て作業を実施する作業用ロボットに適用してもよい。
１０　電子部品装着装置、１５　ヘッド部、２３　マスター、３３，４３　スレーブ、６１，５１，７１　多重処理部、６７Ａ，６７Ｂ，７７　ＤＵＭＭＹ－ＰＨＹ、１１７　疑似信号生成部、６０　ＦＰＧＡ。

Claims (6)

  1. 　産業用ネットワークにおける制御データを処理する処理回路と、
    　前記処理回路から入力された前記制御データを多重化して生成した多重化データを、他の処理回路に送信する多重処理部と、
    　前記処理回路と前記多重処理部との間に接続され、前記産業用ネットワークにおける通信規格に準拠した信号を疑似的に生成して前記処理回路に送信し、前記処理回路との通信を確立して前記多重処理部と前記処理回路との間で前記制御データを転送する疑似信号送信部と、
    を備えることを特徴とする多重化通信システム。
  2. 　前記疑似信号送信部は、前記多重処理部が、他の多重処理部と前記多重化データを送受信する伝送路の通信を確立したことに応じて、前記処理回路に対する通信の確立処理を開始することを特徴とする請求項１に記載の多重化通信システム。
  3. 　前記産業用ネットワークにおける通信規格は、イーサネット（登録商標）規格であり、
    　前記疑似信号送信部は、ＭＩＩのインターフェースが行う通信規格に準拠した信号を擬似的に生成することを特徴とする請求項１又は請求項２に記載の多重化通信システム。
  4. 　前記処理回路は、プログラマブル論理デバイスの回路を構築するためのＩＰコア、又は通信制御を行うＡＳＩＣであることを特徴とする請求項１乃至請求項３のいずれかに記載の多重化通信システム。
  5. 　前記多重処理部、前記疑似信号送信部、及び前記処理回路は、同一のプログラマブル論理デバイス内に構築された回路であることを特徴とする請求項１乃至請求項３のいずれかに記載の多重化通信システム。
  6. 　可動部によりワークを保持して装着作業を実施する作業機であって、
    　前記装着作業に拘わるデータの伝送を請求項１乃至請求項５のいずれかに記載の多重化通信システムにより伝送することを特徴とする作業機。
PCT/JP2015/056666 2015-03-06 2015-03-06 多重化通信システム及び作業機 WO2016142999A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
PCT/JP2015/056666 WO2016142999A1 (ja) 2015-03-06 2015-03-06 多重化通信システム及び作業機
EP15884497.7A EP3267664B1 (en) 2015-03-06 2015-03-06 Multiplex communication system and work machine
CN201580077440.XA CN107409151B (zh) 2015-03-06 2015-03-06 多路复用通信系统及作业机
JP2017504324A JP6400831B2 (ja) 2015-03-06 2015-03-06 多重化通信システム及び作業機
US15/555,650 US10348833B2 (en) 2015-03-06 2015-03-06 Multiplex communication system and work machine

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2015/056666 WO2016142999A1 (ja) 2015-03-06 2015-03-06 多重化通信システム及び作業機

Publications (1)

Publication Number Publication Date
WO2016142999A1 true WO2016142999A1 (ja) 2016-09-15

Family

ID=56878868

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/056666 WO2016142999A1 (ja) 2015-03-06 2015-03-06 多重化通信システム及び作業機

Country Status (5)

Country Link
US (1) US10348833B2 (ja)
EP (1) EP3267664B1 (ja)
JP (1) JP6400831B2 (ja)
CN (1) CN107409151B (ja)
WO (1) WO2016142999A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018056697A (ja) * 2016-09-27 2018-04-05 富士機械製造株式会社 多重通信装置、多重通信システム及び作業機
WO2019138568A1 (ja) 2018-01-15 2019-07-18 株式会社Ｆｕｊｉ 多重装置、作業機、及び通信の切断方法
WO2020100231A1 (ja) 2018-11-14 2020-05-22 株式会社Ｆｕｊｉ 光通信装置及び作業機

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017069777A (ja) * 2015-09-30 2017-04-06 株式会社日立製作所 通信処理装置、通信方法および通信システム
WO2019186635A1 (ja) * 2018-03-26 2019-10-03 株式会社Ｆｕｊｉ スレーブ、作業機、及びログ情報を記憶する方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015052843A1 (ja) * 2013-10-11 2015-04-16 富士機械製造株式会社 多重化通信システム及び対基板作業機

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3186490B2 (ja) 1995-02-28 2001-07-11 松下電器産業株式会社 多重伝送方式エンコーダ
FI119310B (fi) * 2006-10-02 2008-09-30 Tellabs Oy Menetelmä ja laitteisto aikaleimainformaation siirtämiseksi
CN101060352A (zh) * 2007-05-28 2007-10-24 慈溪市双立电子有限公司 一种电力载波调制解调器
CN101447806B (zh) * 2008-12-25 2012-10-17 慈溪市双立电子有限公司 一种电力线调制解调器
US8641438B2 (en) * 2011-07-11 2014-02-04 Denso Corporation Electronic device having card edge connector
US20130173868A1 (en) * 2011-12-29 2013-07-04 Texas Instruments Incorporated Generation of Activation List for Memory Translation and Memory Access Protection in Industrial Ethernet Standard
CN102540982B (zh) * 2011-12-30 2014-12-10 北京配天技术有限公司 一种运动控制卡和运动控制方法
US8902922B2 (en) * 2012-01-05 2014-12-02 Texas Instruments Incorporated Unified programmable interface for real-time Ethernet
US9544247B2 (en) * 2013-03-15 2017-01-10 Innovasic, Inc. Packet data traffic management apparatus
CN203747820U (zh) * 2013-11-18 2014-07-30 深圳清华大学研究院 基于宽带电力线的调制解调装置
CN104009899B (zh) * 2014-06-17 2018-01-16 四川微迪通信技术有限公司 一种安防图像监控设备开放接入网络的安全保护方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015052843A1 (ja) * 2013-10-11 2015-04-16 富士機械製造株式会社 多重化通信システム及び対基板作業機

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
BECKHOFF: "EtherCAT Slave Controller", SECTION I - TECHNOLOGY, VERSION 2.2, 7 July 2014 (2014-07-07), pages 1 - 96, XP055308866 *
MANEESH SONI: "EtherCAT on Sitara Processors, EtherCAT on Sitara AM 335x ARM Cortex-A8 Microprocessors (Rev. D", TEXAS INSTRUMENTS, January 2015 (2015-01-01), pages 1 - 12, XP055415826 *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018056697A (ja) * 2016-09-27 2018-04-05 富士機械製造株式会社 多重通信装置、多重通信システム及び作業機
WO2019138568A1 (ja) 2018-01-15 2019-07-18 株式会社Ｆｕｊｉ 多重装置、作業機、及び通信の切断方法
JPWO2019138568A1 (ja) * 2018-01-15 2020-10-22 株式会社Ｆｕｊｉ 多重装置、作業機、及び通信の切断方法
US11431551B2 (en) 2018-01-15 2022-08-30 Fuji Corporation Multiplexing device, working machine, and communication disconnection method
WO2020100231A1 (ja) 2018-11-14 2020-05-22 株式会社Ｆｕｊｉ 光通信装置及び作業機
JPWO2020100231A1 (ja) * 2018-11-14 2021-09-02 株式会社Ｆｕｊｉ 光通信装置及び作業機
JP7149342B2 (ja) 2018-11-14 2022-10-06 株式会社Fuji 光通信装置及び作業機

Also Published As

Publication number Publication date
US20180048714A1 (en) 2018-02-15
EP3267664B1 (en) 2019-11-06
US10348833B2 (en) 2019-07-09
JP6400831B2 (ja) 2018-10-03
CN107409151A (zh) 2017-11-28
EP3267664A4 (en) 2018-02-21
CN107409151B (zh) 2020-09-15
EP3267664A1 (en) 2018-01-10
JPWO2016142999A1 (ja) 2017-12-14

Similar Documents

Publication Publication Date Title
JP6400831B2 (ja) 多重化通信システム及び作業機
JP6319749B2 (ja) 対基板作業機
JP6169715B2 (ja) 多重化通信システム及び作業用ロボット
JP4732865B2 (ja) ネットワークを動作させるための方法及び装置
JP6461998B2 (ja) 作業機
JP2013251899A (ja) ２つの主加入者機器と、少なくとも１つの副加入者機器とを有するフィールドバスネットワーク
JP6738696B2 (ja) 多重通信装置及び作業機
JP2011041310A (ja) 信号伝送装置
JP4991274B2 (ja) 通信構造体及び該通信構造体の動作方法
JP6615018B2 (ja) 多重化通信システム及び作業機
JP6858278B2 (ja) 多重装置、作業機、及び通信の切断方法
JP6607818B2 (ja) 多重化通信システム及び作業機
JP6596239B2 (ja) 多重化通信装置
KR20170132737A (ko) 모션 관련 제어 시스템을 위한 중앙집중형 네트워크 연결된 토폴로지
JP6438793B2 (ja) 多重通信装置
JP7149342B2 (ja) 光通信装置及び作業機
JP6539550B2 (ja) 多重通信システム及び画像伝送方法
JP2007116734A (ja) 信号伝送方法及び信号伝送装置
WO2017183169A1 (ja) 対基板作業機

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15884497

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2017504324

Country of ref document: JP

Kind code of ref document: A

REEP Request for entry into the european phase

Ref document number: 2015884497

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 15555650

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE