WO2016117052A1 - 表示システム、表示装置、電子機器及び画像信号伝送方法 - Google Patents

表示システム、表示装置、電子機器及び画像信号伝送方法 Download PDF

Info

Publication number
WO2016117052A1
WO2016117052A1 PCT/JP2015/051515 JP2015051515W WO2016117052A1 WO 2016117052 A1 WO2016117052 A1 WO 2016117052A1 JP 2015051515 W JP2015051515 W JP 2015051515W WO 2016117052 A1 WO2016117052 A1 WO 2016117052A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
image
data
display device
unit
Prior art date
Application number
PCT/JP2015/051515
Other languages
English (en)
French (fr)
Inventor
荒井 豊
Original Assignee
Necディスプレイソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Necディスプレイソリューションズ株式会社 filed Critical Necディスプレイソリューションズ株式会社
Priority to US15/535,787 priority Critical patent/US10460646B2/en
Priority to PCT/JP2015/051515 priority patent/WO2016117052A1/ja
Priority to CN201580074065.3A priority patent/CN107210025B/zh
Priority to JP2016570398A priority patent/JP6462726B2/ja
Publication of WO2016117052A1 publication Critical patent/WO2016117052A1/ja

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/1423Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display
    • G06F3/1446Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display display composed of modules, e.g. video walls
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39Control of the bit-mapped memory
    • G09G5/393Arrangements for updating the contents of the bit-mapped memory
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/08Details of timing specific for flat panels, other than clock recovery
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00Aspects of display data processing
    • G09G2340/04Changes in size, position or resolution of an image
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00Aspects of display data processing
    • G09G2340/10Mixing of images, i.e. displayed pixel being the result of an operation, e.g. adding, on the corresponding input pixels
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00Aspects of display data processing
    • G09G2340/12Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00Aspects of display data processing
    • G09G2340/16Determination of a pixel data signal depending on the signal applied in the previous frame
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00Aspects of the architecture of display systems
    • G09G2360/02Graphics controller able to handle multiple formats, e.g. input or output formats
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00Aspects of the architecture of display systems
    • G09G2360/12Frame memory handling
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00Aspects of data communication
    • G09G2370/10Use of a protocol of communication by packets in interfaces along the display data pipeline
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00Aspects of data communication
    • G09G2370/12Use of DVI or HDMI protocol in interfaces along the display data pipeline
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/18Timing circuits for raster scan displays

Definitions

  • the display device includes a device accommodation slot that can selectively accommodate the first and second board-type devices, and a device-side connector provided at the innermost portion of the device accommodation slot.
  • Each of the first and second board type devices includes a device-side connector, and the device-side connector is electrically connected to the device-side connector in a state of being accommodated in the device accommodation slot.
  • relatively robust and low-density connectors are used for the device-side connector and the device-side connector.
  • an image dividing unit that outputs a plurality of divided image signals having different transmission formats, each representing a plurality of partial images obtained by dividing an original image to be displayed, and the image dividing unit
  • An image combining unit that combines the plurality of output divided image signals and outputs a combined image signal indicating the original image, and a display unit that displays the original image based on the combined image signal.
  • the signal receiving unit 20 receives the image signal S5 from the option board 1 via the connector 2c, and converts the image signal S5 into a format suitable for writing to the memory.
  • the signal receiving unit 20 includes data D1 indicating the first partial image, a clock CLK1 for sampling the data D1, and a data enable signal DE1 indicating a write timing for writing the data D1 to the memory 24. 22 is supplied.
  • the data enable signal DE1 is also supplied to the data reading units 26 and 27.
  • the clock CLK1 may be a clock included in the HDMI signal.
  • the signal receiving unit 20 When the image signal S5 is a display port signal transmitted by the display port transmission method, the signal receiving unit 20 generates a clock CLK1 synchronized with the display port signal.
  • the option board 1 and the display device side substrate 2a in addition to the reduction of the frequency by dividing the image, it is possible to adjust the phase when combining the divided image signals. More specifically, in the case of image division in the signal dividing unit 12 and data format conversion in the signal output units 13 and 14, a phase shift due to delay occurs between the divided image signals S5 and S6 (data D1 and D2). There is. If this phase shift is not corrected, accurate image composition becomes difficult.
  • the data reading units 26 and 27 read out the data D1 ′ and D2 ′ from the memories 24 and 25 using the same clock CLK3 (clock conversion), so that the signal synthesis unit 29 receives the data D1 ′ and D2 'Can be received synchronously.
  • the data reading units 26 and 27 read out data D1 ′ and D2 ′ from the memories 24 and 25 using the later data enable signal of the data enable signals DE1 and DE2 (data enable signal adjustment), Data D1 ′ and D2 ′ can be aligned with the phase of the later data enable signal.
  • combination part 29 can synthesize
  • FIG. 4 schematically shows correction by clock conversion and data enable signal adjustment when a phase shift exceeding one pixel occurs between the data D1 and D2.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Multimedia (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Digital Computer Display Output (AREA)

Abstract

 コネクタや伝送路の帯域不足を解消し、高解像度の画像信号を処理することができる表示システムを提供する。表示システムは、表示装置(2)と、表示装置(2)にコネクタ(2c)を介して電気的に接続される電子機器(1)と、を有する。電子機器(1)は、表示すべき元画像を示す元画像信号を受信し又は生成し、元画像を分割した複数の部分画像それぞれを示す複数の分割画像信号を出力する。表示装置(2)は、電子機器(1)から出力された複数の分割画像信号を合成した合成画像信号に基づいて元画像を表示する。

Description

表示システム、表示装置、電子機器及び画像信号伝送方法
 本発明は、液晶ディスプレイ等の表示装置、表示装置に挿入されるオプションボード等の電子機器、これら表示装置及び電子機器を備えた表示システム、及び画像信号伝送方法に関する。
 最近の表示装置(特に、大型の表示装置)は、インタフェースの拡張や機能拡張のためのオプションスロットを備える。様々な機能を備えたオプションボードが提供されており、ユーザーは、所望の機能を備えたオプションボードをオプションスロットに挿入することができる。オプションボードには、例えば、メディアプレーやパーソナルコンピュータなどの信号発生装置の機能を備えるものもある。
 オプションスロットに挿入されたオプションボードは、コネクタを介して表示装置側基板に電気的に接続される。一般に、表示装置側基板とオプションボードとの接続には、ユーザーによるオプションボードの挿抜作業を考慮して、比較的頑強で低密度のコネクタが用いられている。
 特許文献1には、複数種のボード型機器(オプションボード)を選択的に装着可能な表示装置が記載されている。この表示装置は、第1及び第2のボード型機器を選択的に収容可能な機器収容スロットと、機器収容スロットの最奥部に設けられた装置側コネクタとを有する。第1及び第2のボード型機器はいずれも、機器側コネクタを備え、機器収容スロットに収容した状態で、機器側コネクタが装置側コネクタに電気的に接続される。
 上記の表示装置においても、機器側コネクタ及び装置側コネクタには、比較的頑強で低密度のコネクタが用いられる。
国際公開第2012/114483号
 上述したオプションスロットを備えた表示装置及び特許文献1に記載の表示装置においては、以下のような問題がある。
 近年、表示装置の高解像度化が進み、それに伴い、オプションボードで扱う信号の周波数も高くなってきている。一方、オプションスロットのコネクタは、低密度の接続構造であり、高周波信号に対応していない。よって、オプションボードからオプションスロットのコネクタを介して表示装置側基板に高解像度の画像信号を伝送すると、コネクタの伝送帯域不足のために、画像信号の波形に歪(段付き)が生じる場合がある。
 なお、上記の高解像度化に伴う伝送帯域不足の問題は、オプションスロットのコネクタに限られるものではない。例えば、オプションボードの機能を内蔵した表示装置において、その機能回路と該機能回路からの信号を処理して表示部に出力する処理回路とが伝送路(配線パターン)を介して電気的に接続される場合に、伝送路の帯域不足のために上記歪(段付き)の問題が生じる場合がある。
 また、今後は、表示装置の高解像度化がさらに進むことが予想されることから、上記のコネクタや伝送路の帯域不足は、より重要な問題になってきている。
 本発明の目的は、上記問題を解決し、高解像度の画像信号を処理することができる、表示システム、表示装置、電子機器及び画像信号伝送方法を提供することにある。
 上記目的を達成するため、本発明の一態様によれば、表示装置と、前記表示装置にコネクタを介して電気的に接続される電子機器と、を有する、表示システムであって、前記電子機器は、表示すべき元画像を示す元画像信号を受信し又は生成し、前記元画像を分割した複数の部分画像それぞれを示す複数の分割画像信号を出力し、前記表示装置は、前記電子機器から出力された前記複数の分割画像信号を合成した合成画像信号に基づいて前記元画像を表示する、表示システムが提供される。
 本発明の別の態様によれば、表示すべき元画像を示す元画像信号を受信し又は生成し、前記元画像を分割した複数の部分画像それぞれを示す複数の分割画像信号を出力する電子機器がコネクタを介して電気的に接続される表示装置であって、前記電子機器から出力された前記複数の分割画像信号を合成して前記元画像を示す合成画像信号を出力する画像合成部と、前記合成画像信号に基づいて前記元画像を表示する表示部と、を有する、表示装置が提供される。
 本発明のさらに別の態様によれば、表示すべき元画像を分割した複数の部分画像それぞれを示す、伝送形式が互いに異なる複数の分割画像信号を出力する画像分割部と、前記画像分割部から出力された前記複数の分割画像信号を合成して前記元画像を示す合成画像信号を出力する画像合成部と、前記合成画像信号に基づいて前記元画像を表示する表示部と、を有する、表示装置が提供される。
 本発明のさらに別の態様によれば、コネクタを介して表示装置に電気的に接続される電子機器であって、表示すべき元画像を示す元画像信号を受信し又は生成し、前記元画像を分割した複数の部分画像それぞれを示す複数の分割画像信号を、前記コネクタを介して前記表示装置に送信する、電子機器が提供される。
 本発明の他の態様によれば、表示装置と、前記表示装置にコネクタを介して電気的に接続される電子機器と、を有する表示システムにおいて行われる画像信号伝送方法であって、前記電子機器が、表示すべき元画像を示す元画像信号を受信し又は生成し、前記元画像を分割した複数の部分画像それぞれを示す複数の分割画像信号を出力し、前記表示装置が、前記電子機器から出力された前記複数の分割画像信号を合成した合成画像信号に基づいて前記元画像を表示する、画像信号伝送方法が提供される。
本発明の第1の実施形態である表示システムの主要な構成を示すブロック図である。 図1に示す表示システムのオプションボードの構成例を示すブロック図である。 図1に示す表示システムの表示装置側基板の画像合成部の構成例を示すブロック図である。 図1に示す表示システムにて行われるデータ位相調整の一例を説明するための図である。 図1に示す表示システムにて行われるデータ書き込み動作及びデータ読み出し動作を説明するためのタイミングチャートである。 本発明の第2の実施形態である表示システムのオプションボードの構成例を示すブロック図である。 本発明の第2の実施形態である表示システムの表示装置側基板の画像合成部の構成例を示すブロック図である。
 次に、本発明の実施形態について図面を参照して説明する。
 (第1の実施形態)
 図1は、本発明の第1の実施形態である表示システムの主要な構成を示すブロック図である。
 図1を参照すると、表示システムは、オプションボード1(電子機器)と表示装置2を有する。表示装置2は、液晶ディスプレイ等のデジタルディスプレイであって、表示装置側基板2a、表示部2b及びコネクタ2cを有する。
 コネクタ2cは、オプションスロットのコネクタである。オプションボード1をオプションスロットに挿入することで、オプションボード1がコネクタ2cを介して表示装置側基板2aに電気的に接続される。表示部2bは、液晶パネル等である。
 オプションボード1は、第1の画像(元画像)を示す第1の画像信号を入力とし、第1の画像を複数の部分画像に分割し、該部分画像それぞれを示す複数の分割画像信号を出力する画像分割部を有する。複数の分割画像信号は、伝送方式が同じ信号であっても、伝送方式が互いに異なる信号であってもよい。伝送方式が互いに異なる複数の画像信号は、例えば、HDMI(High-Definition Multimedia Interface)を使用して送信される信号やディスプレイポートを使用して送信される信号などである。
 HDMI(登録商標)は、映像・音声をデジタル信号で伝送する通信インタフェースの標準規格である。このHDMIでは、映像信号とクロック信号が別々に送信される。一方、ディスプレイポートは、液晶ディスプレイなどのデジタルディスプレイ装置のために設計されたデジタル映像出力インタフェースの規格である。このディスプレイポートでは、データ(映像/音声)はパケット化されて送信される。この場合、外部クロックを用いずに、データからクロックが生成される。
 表示装置側基板2aは、オプションボード1から出力された複数の分割画像信号を合成して、第1の画像に対応する第2の画像を示す第2の画像信号を出力する画像合成部を有する。表示部2bは、第2の画像信号に基づいて第2の画像を表示する。
 上記の表示システムによれば、オプションボード1が画像信号を複数の分割画像信号に分割し、各分割画像信号はコネクタ2cを介して表示装置側基板2aにパラレル送信される。この場合、分割前の画像信号と比較して各分割画像信号の周波数は半減するので、コネクタ2cを通過する信号の周波数を低くすることができ、その結果、コネクタ2cの帯域不足による画像信号への影響を抑制することができる。
 次に、オプションボード1及び表示装置側基板2aの具体的な構成について説明する。以下では、一例として、画像を上下又は左右に2分割する形態について説明する。
 図2に、オプションボード1の構成例を示し、図3に、表示装置側基板2aの画像合成部の構成例を示す。
 図2に示すように、オプションボード1は、信号受信部10と、画像分割部11を有する。画像分割部11は、信号分割部12及び信号出力部13、14を有する。
 信号受信部10は、パーソナルコンピュータやメディアプレーヤーなどの外部装置から画像信号S1を受信する。信号受信部10は、画像信号S1を内部で処理し易い形式(専用フォーマット又は既存のフォーマット)に変換した画像信号S2を信号分割部12に供給する。
 信号分割部12は、画像信号S2により示される画像を第1及び第2の部分画像に分割し、第1の部分画像を示す画像信号S3を信号出力部13に供給し、第2の部分画像を示す画像信号S4を信号出力部14に供給する。信号分割部12は、画像を上下に2分割してもよく、また、画像を左右に2分割してもよい。
 信号出力部13は、画像信号S3を伝送すべき形式に変換した画像信号S5を出力する。信号出力部14は、画像信号S4を伝送すべき形式に変換した画像信号S6を出力する。ここで、伝送すべき形式は、HDMIやディスプレイポートなどの伝送形式である。信号出力部13、14は、同じ伝送形式を用いてもよく、また、互いに異なる伝送形式を用いてもよい。
 図3に示すように、表示装置側基板2aは、信号受信部20、21、データ書き込み部22、23、メモリ24、25、データ読み出し部26、27、クロック生成部28及び信号合成部29を有する。
 信号受信部20は、オプションボード1からコネクタ2cを介して画像信号S5を受信し、画像信号S5をメモリへの書き込みに適した形式に変換する。信号受信部20は、第1の部分画像を示すデータD1と、データD1をサンプリングするためのクロックCLK1と、データD1をメモリ24に書き込むための書き込みタイミングを示すデータイネーブル信号DE1とをデータ書き込み部22に供給する。データイネーブル信号DE1は、データ読み出し部26、27にも供給される。
 例えば、画像信号S5がHDMIの伝送方式で送信されたHDMI信号である場合は、クロックCLK1は、HDMI信号に含まれるクロックであってもよい。画像信号S5がディスプレイポートの伝送方式で送信されたディスプレイポート信号である場合は、信号受信部20は、ディスプレイポート信号に同期したクロックCLK1を生成する。
 信号受信部21は、オプションボード1からコネクタ2cを介して画像信号S6を受信し、画像信号S6をメモリへの書き込みに適した形式に変換する。信号受信部21は、第2の部分画像を示すデータD2と、データD2をサンプリングするためのクロックCLK2と、データD2をメモリ25に書き込むための書き込みタイミングを示すデータイネーブル信号DE2とをデータ書き込み部23に供給する。データイネーブル信号DE2は、データ読み出し部26、27にも供給される。
 例えば、画像信号S6がHDMI信号である場合は、クロックCLK2は、HDMI信号に含まれるクロックであってもよい。画像信号S6がディスプレイポート信号である場合は、信号受信部21は、ディスプレイポート信号に同期したクロックCLK2を生成する。
 データ書き込み部22は、データD1をクロックCLK1でサンプリングし、データイネーブル信号DE1により示される書き込みタイミングで、サンプリングしたデータをメモリ24に書き込む。データ書き込み部23は、データD2をクロックCLK2でサンプリングし、データイネーブル信号DE2により示される書き込みタイミングで、サンプリングしたデータをメモリ25に書き込む。メモリ24、25は、半導体メモリ等である。
 クロック生成部28は、クロックCLK3を生成する。クロック生成部28は、クロックCLK3をデータ読み出し部26、27に供給する。クロックCLK1~CLK3の周波数は同じであることが望ましい。
 データ読み出し部26は、データイネーブル信号DE1、DE2のうち、信号波形の立ち上がりタイミングが遅い方のデータイネーブル信号をデータ読み出し用のデータイネーブル信号として用いる。データ読み出し部26は、データ読み出し用のデータイネーブル信号の立ち上がりタイミングで、クロックCLK3に同期してメモリ24からデータD1’を読み出す。データ読み出し部26は、データD1’を示す画像信号S7を信号合成部29に供給する。
 データ読み出し部27は、データイネーブル信号DE1、DE2のうち、信号波形の立ち上がりタイミングが遅い方のデータイネーブル信号をデータ読み出し用のデータイネーブル信号として用いる。データ読み出し部27は、データ読み出し用のデータイネーブル信号の立ち上がりタイミングで、クロックCLK3に同期してメモリ25からデータD2’を読み出す。データ読み出し部27は、データD2’を示す画像信号S8を信号合成部29に供給する。
 信号合成部29は、画像信号S7(データD1’)と画像信号S8(データD2’)を合成して、元の画像(画像信号S2により示される画像)に対応する合成画像を示す画像信号S9を出力する。例えば、データD1’が元画像の左半分のデータであり、データD2’が元画像の右半分のデータである場合は、信号合成部29は、それら左右のデータD1’、D2’を繋ぎあわせた合成画像を示す画像信号S9を出力する。画像信号S9は、図1に示した表示部2に供給される。表示部2は、画像信号S9に基づく画像を表示する。
 データD1、D1’がそれぞれ元画像の左半分のデータであり、データD2、D2’がそれぞれ元画像の右半分のデータである場合、メモリ24、25にデータD1、D2を書き込みながら、メモリ24、25からデータD1’、D2’を読み出すことができる。一方、データD1、D1’がそれぞれ元画像の上半分のデータであり、データD2、D2’がそれぞれ元画像の下半分のデータである場合は、メモリ24、25にデータD1、D2を書き込んだ後、メモリ24からデータD1’を読み出し、その後、メモリ25からデータD2’を読み出す。前者の処理の方が、後者の処理よりも速い。
 上記のオプションボード1及び表示装置側基板2aによれば、画像を分割することによる周波数の削減に加えて、分割画像信号を合成する際の位相調整が可能である。
 具体的に説明すると、信号分割部12での画像分割及び信号出力部13、14でのデータ形式変換において、分割画像信号S5、S6(データD1、D2)の間に遅延による位相ずれが生じる場合がある。この位相ずれを補正しないと、正確な画像合成が困難になる。
 表示装置側基板2aでは、データ読み出し部26、27が同じクロックCLK3を用いてメモリ24、25からデータD1’、D2’を読み出すこと(クロック変換)により、信号合成部29はデータD1’、D2’を同期して受け取ることができる。また、データ読み出し部26、27は、データイネーブル信号DE1、DE2のうちの遅い方のデータイネーブル信号を用いてメモリ24、25からデータD1’、D2’を読み出すこと(データイネーブル信号調整)により、データD1’、D2’を遅い方のデータイネーブル信号の位相に揃えることができる。これにより、信号合成部29は、データD1’、D2’に基づいて元の画像を正確に合成することができる。
 図4に、データD1、D2の間で1画素を超える位相ずれが生じた場合のクロック変換及びデータイネーブル信号調整による補正を模式的に示す。
 図4に示すように、クロックCLK1に同期してデータD1がメモリ24に書き込まれ、クロックCLK2に同期してデータD2がメモリ25に書き込まれる。データD1、D2の間には、1.5クロック分(1.5画素分)の位相ずれが生じている。この1.5クロック分の位相ずれのうち、0.5クロック分の位相ずれβについては、クロック変換を行うことで補正され、1.0クロック分の位相ずれαについては、データイネーブル信号調整を行うことで補正される。
 図5に、データイネーブル信号DE1、DE2のうちの遅い方のデータイネーブル信号DE2を用いた位相補正を模式的に示す。図5に示すように、データイネーブル信号DE2を用いてデータD1’、D2’を読み出すことにより、データD1’、D2’をデータイネーブル信号DE2の位相に揃えることができる。
 以上説明した表示システムは、本発明の一例であり、その構成及び動作は適宜に変更可能である。例えば、以下のような変形が行われてもよい。
 データ読み出し部26、27は、データイネーブル信号DE1、DE2のうちの遅い方のデータイネーブル信号を用いてメモリ24、25からデータD1’、D2’を読み出すように構成されているが、これに限定されない。データ読み出し部26、27は、データイネーブル信号DE1、DE2よりも遅いタイミングのデータイネーブル信号を用いてメモリ24、25からデータD1’、D2’を読み出してもよい。これにより、データD1、D2のメモリ24、25への書き込みタイミングに対して、メモリ24、25からのデータD1’、D2’の読み出しを、十分なマージンを持って実行することができる。
 信号出力部13及び信号受信部20の第1のセットと、信号出力部14及び信号受信部21の第2のセットとを共に、HDMI対応の構造にしてもよい。この場合、クロックCLK1、CLK2は共にHDMI信号のクロックに同期しているので、画素単位での位相ずれが生じるが、1画素以内の位相ずれは起きにくくなる。よって、データイネーブル信号調整が有効である。
 上記第1及び第2のセットを共に、ディスプレイポート対応の構造にしてもよい。この場合は、クロックCLK1、CLK2は同期していないので、1画素以内の位相ずれが起きる場合がある。例えば、0.5画素分や1.5画素分といった位相ずれが生じる場合がある。よって、クロック変換及びデータイネーブル信号調整が有効である。
 上記第1及び第2のセットの一方をHDMI対応の構造とし、他方をディスプレイポート対応の構造にしてもよい。この場合も、1画素以内の位相ずれが起きる場合があるため、クロック変換及びデータイネーブル信号調整が有効である。
 オプションボード1において、信号受信部10に代えて、画像信号S2を生成する信号生成部が設けられてもよい。
 また、オプションボード1において、信号受信部10及び信号分割部12に代えて、分割画像信号S3、S4に対応する2つの画像信号をそれぞれ生成する信号生成部が設けられてもよい。
 (第2の実施形態)
 本発明の第2の実施形態である表示システムは、第1の実施形態と同様、オプションボード1と表示装置2を有するが、表示装置側基板2aが、オプションボード1を認識する点で、第1の実施形態と異なる。図6に、オプションボード1の構成を示し、図7に、表示装置側基板2aの構成を示す。
 図6に示すように、オプションボード1は、図2に示した構成に加えて、オプションボード1を識別するための情報であるID信号(識別情報)を出力するID出力部15(識別情報出力部)を有する。ID出力部15から出力されたID信号は、コネクタ2cを介して表示装置側基板2aに供給される。
 図7に示すように、表示装置側基板2aは、画像合成部30、ID受信部31及びCPUよりなる制御部32を有する。画像合成部30は、図3に示した構成を含む。
 ID受信部31は、コネクタ2cを介してID出力部15と電気的に接続され、ID出力部15からID信号を受信する。ID受信部31は、ID信号を制御部32に供給する。制御部32は、ID信号に基づいてオプションボード1を認識し、画像合成部30の動作を制御する。
 例えば、制御部32は、ID信号に基づいてオプションボード1が図2に示した構造のものであるか否かを判定する。オプションボード1が図2に示した構造のものである場合にのみ、制御部32は、画像合成部30による画像合成動作を行わせる。オプションボード1が図2に示した構造のものでない場合は、制御部32は、所定のメッセージ(例えば、非対応のオプションボードである旨のメッセージ)を表示部2bに表示する。
 本実施形態の表示システムによれば、第1の実施形態で説明した効果に加えて、オプションボードの対応/非対応を判断することができる。
 また、表示装置側基板2aの信号受信部20、21が共にHDMI/ディスプレイポートの切り替えが可能な構成である場合、制御部32は、ID信号に基づいて以下のような制御を行ってもよい。
 信号出力部13、14が共にHDMI対応であるオプションボード1がコネクタ2cを介して表示装置側基板2aに接続された場合、制御部32は、ID信号に基づいてオプションボード1を認識する。オプションボード1を認識した制御部32は、信号受信部20、21を共にHDMIに設定する。
 信号出力部13、14が共にディスプレイポート対応であるオプションボード1がコネクタ2cを介して表示装置側基板2aに接続された場合、制御部32は、ID信号に基づいてオプションボード1を認識する。オプションボード1を認識した制御部32は、信号受信部20、21を共にディスプレイポートに設定する。
 信号出力部13がHDMI対応であり、信号出力部14がディスプレイポート対応であるオプションボード1がコネクタ2cを介して表示装置側基板2aに接続された場合、制御部32は、ID信号に基づいてオプションボード1を認識する。オプションボード1を認識した制御部32は、信号受信部20をHDMIに設定し、信号受信部21をディスプレイポートに設定する。
 信号出力部13がディスプレイポート対応であり、信号出力部14がHDMI対応であるオプションボード1がコネクタ2cを介して表示装置側基板2aに接続された場合、制御部32は、ID信号に基づいてオプションボード1を認識する。オプションボード1を認識した制御部32は、信号受信部20をディスプレイポートに設定し、信号受信部21をHDMIに設定する。
 上記の構成によれば、HDMI対応やディスプレイポート対応のオプションボードを用いることができるので、利便性が向上する。
 本実施形態の表示システムにおいても、第1の実施形態で説明したような変形例を適用することができる。
 (他の実施形態)
 本発明の他の実施形態である表示装置は、オプションボード1に対応する機能を備えた画像分割部を内蔵したものであり、この画像分割部の他に、第1の実施形態で説明した表示装置側基板2a及び表示部2cを有する。画像分割部と表示装置側基板2aは、コネクタ2cではなく、伝送路(配線)を介して電気的に接続されている。画像分割部と表示装置側基板2aは、同一基板上に形成されてもよく、異なる基板に形成されてもよい。
 画像分割部の動作は、第1の実施形態で説明したオプションボード1と同じである。表示装置側基板2a及び表示部2bの動作も、第1の実施形態で説明したとおりである。よって、ここでは、簡単に動作を説明する。
 画像分割部は、パーソナルコンピュータ等の外部装置から第1の画像を示す第1の画像信号を受信する。画像分割部は、第1の画像を複数の部分画像に分割し、該部分画像それぞれを示す、伝送形式が互いに異なる複数の分割画像信号を表示装置側基板2aに供給する。
 表示装置側基板2aは、画像分割部から出力された複数の分割画像信号を合成して、第1の画像に対応する第2の画像を示す第2の画像信号を出力する画像合成部を有する。表示部2bは、第2の画像信号に基づいて第2の画像を表示する。
 本他の実施形態の表示装置によれば、以下のような作用効果を奏する。
 高解像度の第1の画像信号をそのまま表示装置側基板2aに供給すると、伝送路の伝送帯域不足のために、画像信号の波形に歪(段付き)が生じる場合がある。
 画像分割部が第1の画像信号を複数の分割画像信号に分割し、各分割画像信号は表示装置側基板2aにパラレル転送される。この場合、分割前の画像信号と比較して各分割画像信号の周波数は半減するので、伝送路を通過する信号の周波数を低くすることができ、その結果、伝送路の帯域不足による画像信号への影響を抑制することができる。
 本他の実施形態の表示装置においても、第1の実施形態で説明した変形を適宜に適用することができる。
 以上説明した各実施形態において、部分画像は、インターレースで用いられるような部分画像を含んでいてもよい。
 また、各実施形態において、元画像を上下又は左右に2分割することにより、表示装置に備えられたPbP(Picture by Picture)の表示機能を用いて、高解像度の画像を表示できる。
 また、第1及び第2の実施形態において、複数の分割画像信号を互いに異なる伝送形式で出力する構成を採用した場合に、規格化されたコネクタを利用することで、伝送帯域不足の問題を解決することができる。
 また、第1及び第2の実施形態において、分割画像信号の周波数におけるコネクタの損失は、元画像信号の周波数におけるコネクタの損失より小さい。このため、分割画像信号を用いることにより、コネクタによる画像信号への影響を抑制することができる。他の実施形態における伝送路の損失についても、同様のことが言える。
 また、本発明は、以下の付記1~30のような形態をとり得るが、これら形態に限定されない。
[付記1]
 表示装置と、前記表示装置にコネクタを介して電気的に接続される電子機器と、を有する、表示システムであって、
 前記電子機器は、表示すべき元画像を示す元画像信号を受信し又は生成し、前記元画像を分割した複数の部分画像それぞれを示す複数の分割画像信号を出力し、
 前記表示装置は、前記電子機器から出力された前記複数の分割画像信号を合成した合成画像信号に基づいて前記元画像を表示する、表示システム。
[付記2]
 付記1に記載の表示システムにおいて、
 前記複数の分割画像信号の周波数における前記コネクタの損失は、前記元画像信号の周波数における前記コネクタの損失より小さい、表示システム。
[付記3]
 付記1又は2に記載の表示システムにおいて、
 前記電子機器は、前記複数の分割画像信号を互いに異なる伝送形式で出力する、表示システム。
[付記4]
 付記1又は2に記載の表示システムにおいて、
 前記電子機器は、前記複数の分割画像信号を同一の伝送形式で出力する、表示システム。
[付記5]
 付記1乃至4のいずれか1つに記載の表示システムにおいて、
 前記電子機器は、前記元画像を上下又は左右に2分割した一方の部分画像を示す第1の分割画像信号と、他方の部分画像を示す第2の分割画像信号と、を出力し、
 前記表示装置は、前記第1及び第2の分割画像信号を合成して前記元画像を示す合成画像信号を出力する、表示システム。
[付記6]
 付記5に記載の表示システムにおいて、
 前記表示装置は、
 前記第1の分割画像信号により示される、前記一方の部分画像を示す第1のデータが書き込まれる第1のメモリと、
 前記第2の分割画像信号により示される、前記他方の部分画像を示す第2のデータが書き込まれる第2のメモリと、
 前記第1のメモリから前記第1のデータを読み出す第1のデータ読み出し部と、
 前記第2のメモリから前記第2のデータを読み出す第2のデータ読み出し部と、を有し、
 前記第1及び第2のデータ読み出し部は、同一のクロック信号を用いて前記第1及び第2のメモリからの前記第1及び第2のデータの読み出しを行う、表示システム。
[付記7]
 付記6に記載の表示システムにおいて、
 前記表示装置は、
 前記電子機器から前記第1の分割画像信号を受信し、前記第1のデータ、第1のクロック信号及び第1のデータイネーブル信号をそれぞれ出力する第1の信号受信部と、
 前記電子機器から前記第2の分割画像信号を受信し、前記第2のデータ、前記第1のクロック信号と同じ周波数の第2のクロック信号及び第2のデータイネーブル信号をそれぞれ出力する第2の信号受信部と、
 前記第1のデータイネーブル信号により示される書き込みタイミングで前記第1のデータを前記第1のクロック信号に同期して前記第1のメモリに書き込む第1のデータ書き込み部と、
 前記第2のデータイネーブル信号により示される書き込みタイミングで前記第2のデータを前記第2のクロック信号に同期して前記第2のメモリに書き込む第2のデータ書き込み部と、
 前記第1又は第2のクロック信号と同じ周波数の第3のクロック信号を出力するクロック生成部と、をさらに有し、
 前記第1及び第2のデータ読み出し部はそれぞれ、前記第1及び第2のデータイネーブル信号のうちのタイミングが遅い方のデータイネーブル信号、又は前記第1及び第2のデータイネーブル信号のいずれよりもタイミングが遅いデータイネーブル信号を用い、該データイネーブル信号により示される読み出しタイミングで、前記第1及び第2のメモリのうちの対応するメモリから前記第3のクロック信号に基づいてデータを読み出す、表示システム。
[付記8]
 付記1乃至7のいずれか1つに記載の表示システムにおいて、
 前記電子機器は、当該電子機器を識別する識別情報を出力する識別情報出力部を、さらに有し、
 前記表示装置は、前記識別情報に基づいて前記電子機器を認識し、前記複数の分割画像信号を合成する動作を制御する制御部を、さらに有する、表示システム。
[付記9]
 表示すべき元画像を示す元画像信号を受信し又は生成し、前記元画像を分割した複数の部分画像それぞれを示す複数の分割画像信号を出力する電子機器がコネクタを介して電気的に接続される表示装置であって、
 前記電子機器から出力された前記複数の分割画像信号を合成して前記元画像を示す合成画像信号を出力する画像合成部と、
 前記合成画像信号に基づいて前記元画像を表示する表示部と、を有する、表示装置。
[付記10]
 付記9に記載の表示装置において、
 前記複数の分割画像信号の周波数における前記コネクタの損失は、前記元画像信号の周波数における前記コネクタの損失より小さい、表示装置。
[付記11]
 付記9又は10に記載の表示装置において、
 前記画像合成部は、前記電子機器から互いに異なる伝送形式で出力された前記複数の分割画像信号を合成して前記元画像を示す合成画像信号を出力する、表示装置。
[付記12]
 付記9又は10に記載の表示装置において、
 前記画像合成部は、前記電子機器から同一の伝送形式で出力された前記複数の分割画像信号を合成して前記元画像を示す合成画像信号を出力する、表示装置。
[付記13]
 付記9乃至12いずれか1つに記載の表示装置において、
 前記複数の分割画像信号は、前記元画像を上下又は左右に2分割した一方の部分画像を示す第1の分割画像信号と他方の部分画像を示す第2の分割画像信号を含み、
 前記画像合成部は、前記第1及び第2の分割画像信号を合成して前記元画像を示す合成画像信号を出力する、表示装置。
[付記14]
 付記13に記載の表示装置において、
 前記画像合成部は、
 前記第1の分割画像信号により示される、前記一方の部分画像を示す第1のデータが書き込まれる第1のメモリと、
 前記第2の分割画像信号により示される、前記他方の部分画像を示す第2のデータが書き込まれる第2のメモリと、
 前記第1のメモリから前記第1のデータを読み出す第1のデータ読み出し部と、
 前記第2のメモリから前記第2のデータを読み出す第2のデータ読み出し部と、を有し、
 前記第1及び第2のデータ読み出し部は、同一のクロック信号を用いて前記第1及び第2のメモリからの前記第1及び第2のデータの読み出しを行う、表示装置。
[付記15]
 付記14に記載の表示装置において、
 前記画像合成部は、
 前記電子機器から前記第1の分割画像信号を受信し、前記第1のデータ、第1のクロック信号及び第1のデータイネーブル信号をそれぞれ出力する第1の信号受信部と、
 前記電子機器から前記第2の分割画像信号を受信し、前記第2のデータ、前記第1のクロック信号と同じ周波数の第2のクロック信号及び第2のデータイネーブル信号をそれぞれ出力する第2の信号受信部と、
 前記第1のデータイネーブル信号により示される書き込みタイミングで前記第1のデータを前記第1のクロック信号に同期して前記第1のメモリに書き込む第1のデータ書き込み部と、
 前記第2のデータイネーブル信号により示される書き込みタイミングで前記第2のデータを前記第2のクロック信号に同期して前記第2のメモリに書き込む第2のデータ書き込み部と、
 前記第1又は第2のクロック信号と同じ周波数の第3のクロック信号を出力するクロック生成部と、をさらに有し、
 前記第1及び第2のデータ読み出し部はそれぞれ、前記第1及び第2のデータイネーブル信号のうちのタイミングが遅い方のデータイネーブル信号、又は前記第1及び第2のデータイネーブル信号のいずれよりもタイミングが遅いデータイネーブル信号を用い、該データイネーブル信号により示される読み出しタイミングで、前記第1及び第2のメモリのうちの対応するメモリから前記第3のクロック信号に基づいてデータを読み出す、表示装置。
[付記16]
 付記9乃至15のいずれか1つに記載の表示装置において、
 前記電子機器から、当該電子機器を識別する識別情報を受信する受信部と、
 前記識別情報に基づいて前記電子機器を認識し、前記複数の分割画像信号を合成する動作を制御する制御部と、をさらに有する、表示装置。
[付記17]
 表示すべき元画像を分割した複数の部分画像それぞれを示す、伝送形式が互いに異なる複数の分割画像信号を出力する画像分割部と、
 前記画像分割部から出力された前記複数の分割画像信号を合成して前記元画像を示す合成画像信号を出力する画像合成部と、
 前記合成画像信号に基づいて前記元画像を表示する表示部と、を有する、表示装置。
[付記18]
 付記17に記載の表示装置において、
 前記画像分割部及び画像合成部は同一基板上に形成されている、表示装置。
[付記19]
 コネクタを介して表示装置に電気的に接続される電子機器であって、
 表示すべき元画像を示す元画像信号を受信し又は生成し、前記元画像を分割した複数の部分画像それぞれを示す複数の分割画像信号を、前記コネクタを介して前記表示装置に送信する、電子機器。
[付記20]
 付記19に記載の電子機器であって、
 前記複数の分割画像信号の周波数はいずれも、前記元画像信号の周波数より小さい、電子機器。
[付記21]
 付記19又は20に記載の電子機器において、
 前記複数の分割画像信号を互いに異なる伝送形成で前記表示装置に送信する、電子機器。
[付記22]
 付記19乃至21のいずれか1項に記載の電子機器において、
 前記コネクタを介して当該電子機器を識別する識別情報を前記表示装置に送信する識別情報出力部を、さらに有する、電子機器。
[付記23]
 表示装置と、前記表示装置にコネクタを介して電気的に接続される電子機器と、を有する表示システムにおいて行われる画像信号伝送方法であって、
 前記電子機器が、表示すべき元画像を示す元画像信号を受信し又は生成し、前記元画像を分割した複数の部分画像それぞれを示す複数の分割画像信号を出力し、
 前記表示装置が、前記電子機器から出力された前記複数の分割画像信号を合成した合成画像信号に基づいて前記元画像を表示する、画像信号伝送方法。
[付記24]
 付記23に記載の画像信号伝送方法において、
 前記複数の分割画像信号の周波数における前記コネクタの損失は、前記元画像信号の周波数における前記コネクタの損失より小さい、画像信号伝送方法。
[付記25]
 付記23又は24に記載の画像信号伝送方法において、
 前記電子機器が、前記複数の分割画像信号を互いに異なる伝送形式で出力すること、をさらに含む、画像信号伝送方法。
[付記26]
 付記23又は24に記載の画像信号伝送方法において、
 前記電子機器が、前記複数の分割画像信号を同一の伝送形式で出力すること、をさらに含む、画像信号伝送方法。
[付記27]
 付記23乃至26のいずれか1つに記載の画像信号伝送方法において、
 前記電子機器が、前記元画像を上下又は左右に2分割した一方の部分画像を示す第1の分割画像信号と、他方の部分画像を示す第2の分割画像信号と、を出力し、
 前記表示装置が、前記第1及び第2の分割画像信号を合成して前記元画像を示す合成画像信号を出力すること、をさらに含む、画像信号伝送方法。
[付記28]
 付記27に記載の画像信号伝送方法において、
 前記表示装置が、前記第1の分割画像信号により示される、前記一方の部分画像を示す第1のデータを第1のメモリに書き込み、前記第2の分割画像信号により示される、前記他方の部分画像を示す第2のデータを第2のメモリに書き込み、同一のクロック信号を用いて、前記第1及び第2のメモリからの前記第1及び第2のデータを読み出すこと、をさらに含む、画像信号伝送方法。
[付記29]
 付記28に記載の画像信号伝送方法において、
 前記表示装置が、
 前記電子機器から前記第1の分割画像信号を受信し、前記第1のデータ、第1のクロック信号及び第1のデータイネーブル信号をそれぞれ出力し、
 前記電子機器から前記第2の分割画像信号を受信し、前記第2のデータ、前記第1のクロック信号と同じ周波数の第2のクロック信号及び第2のデータイネーブル信号をそれぞれ出力し、
 前記第1のデータイネーブル信号により示される書き込みタイミングで前記第1のデータを前記第1のクロック信号に同期して前記第1のメモリに書き込み、
 前記第2のデータイネーブル信号により示される書き込みタイミングで前記第2のデータを前記第2のクロック信号に同期して前記第2のメモリに書き込み、
 前記第1及び第2のデータイネーブル信号のうちのタイミングが遅い方のデータイネーブル信号、又は前記第1及び第2のデータイネーブル信号のいずれよりもタイミングが遅いデータイネーブル信号を用い、該データイネーブル信号により示される読み出しタイミングで、前記第1及び第2のメモリのうちの対応するメモリから、前記第1又は第2のクロック信号と同じ周波数の第3のクロック信号に基づいてデータを読み出すこと、をさらに含む、画像信号伝送方法。
[付記30]
 付記23乃至29のいずれか1つに記載の画像信号伝送方法において、
 前記電子機器が、当該電子機器を識別する識別情報を出力し、
 前記表示装置が、前記識別情報に基づいて前記電子機器を認識し、前記複数の分割画像信号を合成する動作を制御することを含む、画像信号伝送方法。
1 オプションボード
2 表示装置
2a表示装置側基板
2b 表示部
2c コネクタ
10 信号受信部
11 画像分割部
12 信号分割部
13、14 信号出力部
20、21 信号受信部
22、23 データ書き込み部
24、25 メモリ
26、27 データ読み出し部
 28 クロック生成部
 29 信号合成部

Claims (24)

  1.  表示装置と、前記表示装置にコネクタを介して電気的に接続される電子機器と、を有する、表示システムであって、
     前記電子機器は、表示すべき元画像を示す元画像信号を受信し又は生成し、前記元画像を分割した複数の部分画像それぞれを示す複数の分割画像信号を出力し、
     前記表示装置は、前記電子機器から出力された前記複数の分割画像信号を合成した合成画像信号に基づいて前記元画像を表示する、表示システム。
  2.  請求項1に記載の表示システムにおいて、
     前記複数の分割画像信号の周波数における前記コネクタの損失は、前記元画像信号の周波数における前記コネクタの損失より小さい、表示システム。
  3.  請求項1又は2に記載の表示システムにおいて、
     前記電子機器は、前記複数の分割画像信号を互いに異なる伝送形式で出力する、表示システム。
  4.  請求項1又は2に記載の表示システムにおいて、
     前記電子機器は、前記複数の分割画像信号を同一の伝送形式で出力する、表示システム。
  5.  請求項1乃至4のいずれか1項に記載の表示システムにおいて、
     前記電子機器は、前記元画像を上下又は左右に2分割した一方の部分画像を示す第1の分割画像信号と、他方の部分画像を示す第2の分割画像信号と、を出力し、
     前記表示装置は、前記第1及び第2の分割画像信号を合成して前記元画像を示す合成画像信号を出力する、表示システム。
  6.  請求項5に記載の表示システムにおいて、
     前記表示装置は、
     前記第1の分割画像信号により示される、前記一方の部分画像を示す第1のデータが書き込まれる第1のメモリと、
     前記第2の分割画像信号により示される、前記他方の部分画像を示す第2のデータが書き込まれる第2のメモリと、
     前記第1のメモリから前記第1のデータを読み出す第1のデータ読み出し部と、
     前記第2のメモリから前記第2のデータを読み出す第2のデータ読み出し部と、を有し、
     前記第1及び第2のデータ読み出し部は、同一のクロック信号を用いて前記第1及び第2のメモリからの前記第1及び第2のデータの読み出しを行う、表示システム。
  7.  請求項6に記載の表示システムにおいて、
     前記表示装置は、
     前記電子機器から前記第1の分割画像信号を受信し、前記第1のデータ、第1のクロック信号及び第1のデータイネーブル信号をそれぞれ出力する第1の信号受信部と、
     前記電子機器から前記第2の分割画像信号を受信し、前記第2のデータ、前記第1のクロック信号と同じ周波数の第2のクロック信号及び第2のデータイネーブル信号をそれぞれ出力する第2の信号受信部と、
     前記第1のデータイネーブル信号により示される書き込みタイミングで前記第1のデータを前記第1のクロック信号に同期して前記第1のメモリに書き込む第1のデータ書き込み部と、
     前記第2のデータイネーブル信号により示される書き込みタイミングで前記第2のデータを前記第2のクロック信号に同期して前記第2のメモリに書き込む第2のデータ書き込み部と、
     前記第1又は第2のクロック信号と同じ周波数の第3のクロック信号を出力するクロック生成部と、をさらに有し、
     前記第1及び第2のデータ読み出し部はそれぞれ、前記第1及び第2のデータイネーブル信号のうちのタイミングが遅い方のデータイネーブル信号、又は前記第1及び第2のデータイネーブル信号のいずれよりもタイミングが遅いデータイネーブル信号を用い、該データイネーブル信号により示される読み出しタイミングで、前記第1及び第2のメモリのうちの対応するメモリから前記第3のクロック信号に基づいてデータを読み出す、表示システム。
  8.  請求項1乃至7のいずれか1項に記載の表示システムにおいて、
     前記電子機器は、当該電子機器を識別する識別情報を出力する識別情報出力部を、さらに有し、
     前記表示装置は、前記識別情報に基づいて前記電子機器を認識し、前記複数の分割画像信号を合成する動作を制御する制御部を、さらに有する、表示システム。
  9.  表示すべき元画像を示す元画像信号を受信し又は生成し、前記元画像を分割した複数の部分画像それぞれを示す複数の分割画像信号を出力する電子機器がコネクタを介して電気的に接続される表示装置であって、
     前記電子機器から出力された前記複数の分割画像信号を合成して前記元画像を示す合成画像信号を出力する画像合成部と、
     前記合成画像信号に基づいて前記元画像を表示する表示部と、を有する、表示装置。
  10.  請求項9に記載の表示装置において、
     前記複数の分割画像信号の周波数における前記コネクタの損失は、前記元画像信号の周波数における前記コネクタの損失より小さい、表示装置。
  11.  請求項9又は10に記載の表示装置において、
     前記画像合成部は、前記電子機器から互いに異なる伝送形式で出力された前記複数の分割画像信号を合成して前記元画像を示す合成画像信号を出力する、表示装置。
  12.  請求項9又は10に記載の表示装置において、
     前記画像合成部は、前記電子機器から同一の伝送形式で出力された前記複数の分割画像信号を合成して前記元画像を示す合成画像信号を出力する、表示装置。
  13.  請求項9乃至12いずれか1項に記載の表示装置において、
     前記複数の分割画像信号は、前記元画像を上下又は左右に2分割した一方の部分画像を示す第1の分割画像信号と他方の部分画像を示す第2の分割画像信号を含み、
     前記画像合成部は、前記第1及び第2の分割画像信号を合成して前記元画像を示す合成画像信号を出力する、表示装置。
  14.  請求項13に記載の表示装置において、
     前記画像合成部は、
     前記第1の分割画像信号により示される、前記一方の部分画像を示す第1のデータが書き込まれる第1のメモリと、
     前記第2の分割画像信号により示される、前記他方の部分画像を示す第2のデータが書き込まれる第2のメモリと、
     前記第1のメモリから前記第1のデータを読み出す第1のデータ読み出し部と、
     前記第2のメモリから前記第2のデータを読み出す第2のデータ読み出し部と、を有し、
     前記第1及び第2のデータ読み出し部は、同一のクロック信号を用いて前記第1及び第2のメモリからの前記第1及び第2のデータの読み出しを行う、表示装置。
  15.  請求項14に記載の表示装置において、
     前記画像合成部は、
     前記電子機器から前記第1の分割画像信号を受信し、前記第1のデータ、第1のクロック信号及び第1のデータイネーブル信号をそれぞれ出力する第1の信号受信部と、
     前記電子機器から前記第2の分割画像信号を受信し、前記第2のデータ、前記第1のクロック信号と同じ周波数の第2のクロック信号及び第2のデータイネーブル信号をそれぞれ出力する第2の信号受信部と、
     前記第1のデータイネーブル信号により示される書き込みタイミングで前記第1のデータを前記第1のクロック信号に同期して前記第1のメモリに書き込む第1のデータ書き込み部と、
     前記第2のデータイネーブル信号により示される書き込みタイミングで前記第2のデータを前記第2のクロック信号に同期して前記第2のメモリに書き込む第2のデータ書き込み部と、
     前記第1又は第2のクロック信号と同じ周波数の第3のクロック信号を出力するクロック生成部と、をさらに有し、
     前記第1及び第2のデータ読み出し部はそれぞれ、前記第1及び第2のデータイネーブル信号のうちのタイミングが遅い方のデータイネーブル信号、又は前記第1及び第2のデータイネーブル信号のいずれよりもタイミングが遅いデータイネーブル信号を用い、該データイネーブル信号により示される読み出しタイミングで、前記第1及び第2のメモリのうちの対応するメモリから前記第3のクロック信号に基づいてデータを読み出す、表示装置。
  16.  請求項9乃至15のいずれか1項に記載の表示装置において、
     前記電子機器から、当該電子機器を識別する識別情報を受信する受信部と、
     前記識別情報に基づいて前記電子機器を認識し、前記複数の分割画像信号を合成する動作を制御する制御部と、をさらに有する、表示装置。
  17.  表示すべき元画像を分割した複数の部分画像それぞれを示す、伝送形式が互いに異なる複数の分割画像信号を出力する画像分割部と、
     前記画像分割部から出力された前記複数の分割画像信号を合成して前記元画像を示す合成画像信号を出力する画像合成部と、
     前記合成画像信号に基づいて前記元画像を表示する表示部と、を有する、表示装置。
  18.  請求項17に記載の表示装置において、
     前記画像分割部及び画像合成部は同一基板上に形成されている、表示装置。
  19.  コネクタを介して表示装置に電気的に接続される電子機器であって、
     表示すべき元画像を示す元画像信号を受信し又は生成し、前記元画像を分割した複数の部分画像それぞれを示す複数の分割画像信号を、前記コネクタを介して前記表示装置に送信する、電子機器。
  20.  請求項19に記載の電子機器であって、
     前記複数の分割画像信号の周波数はいずれも、前記元画像信号の周波数より小さい、電子機器。
  21.  請求項19又は20に記載の電子機器において、
     前記複数の分割画像信号を互いに異なる伝送形成で前記表示装置に送信する、電子機器。
  22.  請求項19乃至21のいずれか1項に記載の電子機器において、
     前記コネクタを介して当該電子機器を識別する識別情報を前記表示装置に送信する識別情報出力部を、さらに有する、電子機器。
  23.  表示装置と、前記表示装置にコネクタを介して電気的に接続される電子機器と、を有する表示システムにおいて行われる画像信号伝送方法であって、
     前記電子機器が、表示すべき元画像を示す元画像信号を受信し又は生成し、前記元画像を分割した複数の部分画像それぞれを示す複数の分割画像信号を出力し、
     前記表示装置が、前記電子機器から出力された前記複数の分割画像信号を合成した合成画像信号に基づいて前記元画像を表示する、画像信号伝送方法。
  24.  請求項23に記載の画像信号伝送方法において、
     前記複数の分割画像信号の周波数における前記コネクタの損失は、前記元画像信号の周波数における前記コネクタの損失より小さい、画像信号伝送方法。
PCT/JP2015/051515 2015-01-21 2015-01-21 表示システム、表示装置、電子機器及び画像信号伝送方法 WO2016117052A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US15/535,787 US10460646B2 (en) 2015-01-21 2015-01-21 Display system, display device, electronic apparatus, and image signal transmission method for displaying an original image based on combining divided image signals
PCT/JP2015/051515 WO2016117052A1 (ja) 2015-01-21 2015-01-21 表示システム、表示装置、電子機器及び画像信号伝送方法
CN201580074065.3A CN107210025B (zh) 2015-01-21 2015-01-21 显示系统、显示设备、电子装置和图像信号传输方法
JP2016570398A JP6462726B2 (ja) 2015-01-21 2015-01-21 表示システム、表示装置、電子機器及び画像信号伝送方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2015/051515 WO2016117052A1 (ja) 2015-01-21 2015-01-21 表示システム、表示装置、電子機器及び画像信号伝送方法

Publications (1)

Publication Number Publication Date
WO2016117052A1 true WO2016117052A1 (ja) 2016-07-28

Family

ID=56416618

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/051515 WO2016117052A1 (ja) 2015-01-21 2015-01-21 表示システム、表示装置、電子機器及び画像信号伝送方法

Country Status (4)

Country Link
US (1) US10460646B2 (ja)
JP (1) JP6462726B2 (ja)
CN (1) CN107210025B (ja)
WO (1) WO2016117052A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107610639A (zh) * 2017-08-30 2018-01-19 北京集创北方科技股份有限公司 视频数据的传输方法、传输装置和驱动装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102443203B1 (ko) * 2015-10-27 2022-09-15 삼성전자주식회사 전자 장치 운용 방법 및 이를 지원하는 전자 장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11119722A (ja) * 1997-10-15 1999-04-30 Canon Inc 表示システム
JP2007166204A (ja) * 2005-12-13 2007-06-28 Canon Inc 映像配信装置、表示装置、及びコンピュータプログラム
JP2009168947A (ja) * 2008-01-11 2009-07-30 Oki Semiconductor Co Ltd 表示駆動回路および方法
JP2011066532A (ja) * 2009-09-15 2011-03-31 Toshiba Corp 表示装置本体、個別装置及び表示装置
JP2014003438A (ja) * 2012-06-18 2014-01-09 Sharp Corp 映像表示装置、映像システムおよび映像表示方法
JP2014134755A (ja) * 2012-12-12 2014-07-24 Sharp Corp 表示装置、表示方法、テレビジョン受像機、プログラムおよび記録媒体

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2993243B2 (ja) 1991-12-11 1999-12-20 セイコーエプソン株式会社 パーソナルコンピュータ
JP3204123B2 (ja) 1996-10-15 2001-09-04 日本電気株式会社 オーバレイ方式
JP2003348597A (ja) 2002-05-29 2003-12-05 Sony Corp 画像符号化装置および画像符号化方法
US7460126B2 (en) * 2004-08-24 2008-12-02 Silicon Graphics, Inc. Scalable method and system for streaming high-resolution media
KR100667570B1 (ko) * 2005-04-14 2007-01-12 엘지전자 주식회사 플라즈마 디스플레이 패널, 장치, 패널의 구동 장치 및구동 방법
US7663635B2 (en) 2005-05-27 2010-02-16 Ati Technologies, Inc. Multiple video processor unit (VPU) memory mapping
CN102196234A (zh) * 2007-03-13 2011-09-21 索尼株式会社 接收装置以及接收方法
TWI352317B (en) * 2007-09-20 2011-11-11 Nuvoton Technology Corp Image processing methods and systems
KR100989126B1 (ko) * 2009-02-05 2010-10-20 삼성모바일디스플레이주식회사 전자 영상 기기 및 그 구동 방법
US20130335924A1 (en) 2011-02-23 2013-12-19 Yoshihiro Takechi Option board exchange mechanism in display apparatus, and display apparatus
CN102957842B (zh) * 2011-08-24 2015-07-29 中国移动通信集团公司 一种视频图像处理方法、装置及系统
JP5978574B2 (ja) * 2011-09-12 2016-08-24 ソニー株式会社 送信装置、送信方法、受信装置、受信方法および送受信システム
JP5144802B1 (ja) * 2011-12-28 2013-02-13 シャープ株式会社 表示装置
JP2014003488A (ja) 2012-06-19 2014-01-09 Kyocera Corp 音響伝達装置
TWI560650B (en) * 2012-09-12 2016-12-01 Realtek Semiconductor Corp Image processing method, image output processing method, and image reception processing method
JP2014146924A (ja) * 2013-01-28 2014-08-14 Sony Corp ソース機器、シンク機器、通信システムおよび画像送信方法
CN103347163B (zh) * 2013-06-28 2017-02-08 冠捷显示科技(厦门)有限公司 一种超高清视频图像处理和传送的系统及其方法
JP2015019226A (ja) * 2013-07-10 2015-01-29 キヤノン株式会社 受信装置、制御方法、プログラム及び記録媒体
JP6325886B2 (ja) * 2014-05-14 2018-05-16 オリンパス株式会社 表示処理装置および撮像装置
JP6358847B2 (ja) * 2014-05-14 2018-07-18 オリンパス株式会社 表示処理装置および撮像装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11119722A (ja) * 1997-10-15 1999-04-30 Canon Inc 表示システム
JP2007166204A (ja) * 2005-12-13 2007-06-28 Canon Inc 映像配信装置、表示装置、及びコンピュータプログラム
JP2009168947A (ja) * 2008-01-11 2009-07-30 Oki Semiconductor Co Ltd 表示駆動回路および方法
JP2011066532A (ja) * 2009-09-15 2011-03-31 Toshiba Corp 表示装置本体、個別装置及び表示装置
JP2014003438A (ja) * 2012-06-18 2014-01-09 Sharp Corp 映像表示装置、映像システムおよび映像表示方法
JP2014134755A (ja) * 2012-12-12 2014-07-24 Sharp Corp 表示装置、表示方法、テレビジョン受像機、プログラムおよび記録媒体

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107610639A (zh) * 2017-08-30 2018-01-19 北京集创北方科技股份有限公司 视频数据的传输方法、传输装置和驱动装置

Also Published As

Publication number Publication date
JP6462726B2 (ja) 2019-01-30
CN107210025B (zh) 2019-12-20
US10460646B2 (en) 2019-10-29
CN107210025A (zh) 2017-09-26
US20170352307A1 (en) 2017-12-07
JPWO2016117052A1 (ja) 2017-11-09

Similar Documents

Publication Publication Date Title
JP4623069B2 (ja) 情報処理装置および方法、プログラム、並びに、記録媒体
CN112995735B (zh) 分布式视频显示系统、控制装置及控制方法
JP5916771B2 (ja) 接続デバイスによる使用のためのマルチメディア・データストリームの変換
KR102025026B1 (ko) Lvds 영상신호를 dp 영상신호로 변환하기 위한 방법 및 시스템
WO2013042264A1 (ja) 映像処理装置および映像処理方法
US9386193B2 (en) Signal transmitting device, signal transmitting/receiving device, and image display device
JP6500890B2 (ja) 送信装置、送信方法、受信装置および受信方法
US8462270B2 (en) Digital image transmission apparatus for transmitting video signals having varied clock frequencies
TWI532374B (zh) 訊號傳輸裝置及其傳送器與接收器
JP6462726B2 (ja) 表示システム、表示装置、電子機器及び画像信号伝送方法
US8755410B2 (en) Information processing apparatus, information processing method, and program
JP2000224477A (ja) 映像表示装置および方法
CN113225509B (zh) 一种将ceds视频格式信号转换成hdmi接口信号的装置及方法
JP6027739B2 (ja) 映像処理装置、映像処理方法、映像処理システムおよびプログラム
US20120140118A1 (en) Image output device and image synthesizing method
TWM568008U (zh) 影像訊號轉換裝置
CN107995452B (zh) 一种双屏同步显示的方法
JP2010098539A (ja) ビデオデータ送受信装置
JP3643652B2 (ja) 液晶表示装置
JP2014085473A (ja) 映像処理装置および映像処理方法
JP2013042275A (ja) 集積回路および情報処理装置
KR20070021083A (ko) 정보 신호를 처리하는 장치 및 방법
JP2017037321A (ja) 画像処理装置、その制御方法、および画像表示装置
JP2010014678A (ja) レーダビデオ処理装置
JP2013205759A (ja) 画像処理装置、その制御方法、および画像表示装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15878747

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15535787

Country of ref document: US

ENP Entry into the national phase

Ref document number: 2016570398

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15878747

Country of ref document: EP

Kind code of ref document: A1