WO2016006849A1 - 반도체 발광소자 - Google Patents

반도체 발광소자 Download PDF

Info

Publication number
WO2016006849A1
WO2016006849A1 PCT/KR2015/006541 KR2015006541W WO2016006849A1 WO 2016006849 A1 WO2016006849 A1 WO 2016006849A1 KR 2015006541 W KR2015006541 W KR 2015006541W WO 2016006849 A1 WO2016006849 A1 WO 2016006849A1
Authority
WO
WIPO (PCT)
Prior art keywords
light emitting
electrode
emitting device
semiconductor
semiconductor light
Prior art date
Application number
PCT/KR2015/006541
Other languages
English (en)
French (fr)
Inventor
박은현
전수근
최일균
진근모
Original Assignee
주식회사 세미콘라이트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020140087509A external-priority patent/KR101630371B1/ko
Priority claimed from KR1020140087503A external-priority patent/KR20160008031A/ko
Priority claimed from KR1020140089954A external-priority patent/KR101611479B1/ko
Priority claimed from KR1020140089960A external-priority patent/KR101611477B1/ko
Priority claimed from KR1020140115574A external-priority patent/KR101717990B1/ko
Application filed by 주식회사 세미콘라이트 filed Critical 주식회사 세미콘라이트
Publication of WO2016006849A1 publication Critical patent/WO2016006849A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes

Definitions

  • the present disclosure relates to a semiconductor light emitting device as a whole, and more particularly, to a semiconductor light emitting device having high luminous efficiency.
  • the present invention also relates to a semiconductor light emitting device having a structure in which the long side is aligned with the crystal plane and the short side length reduction is suppressed.
  • the semiconductor light emitting device refers to a semiconductor optical device that generates light through recombination of electrons and holes, for example, a group III nitride semiconductor light emitting device.
  • the group III nitride semiconductor consists of a compound of Al (x) Ga (y) In (1-x-y) N (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ x + y ⁇ 1).
  • GaAs type semiconductor light emitting elements used for red light emission, etc. are mentioned.
  • the semiconductor light emitting device 100 may include a support substrate 105, a light emitting unit 103, and a transparent window layer 102. ), A lower bonding pad electrode 106 and an upper bonding pad electrode 101. Given the length A of the upper surface 110, by increasing the length D of the side surface 111, a technique of reducing the light absorption by the support substrate 105 to increase the luminous efficiency has been proposed.
  • the length D of the side surface 111 is equal to or greater than (A / 2) * tan ( ⁇ c ) ( ⁇ c is the critical angle between the transparent window layer 102 and the outside), so that the support substrate 105 It is reducing the absorption of light.
  • the semiconductor light emitting device 100 based on the light emitted from the semiconductor light emitting device 100, light of the region R1 is emitted through the upper surface 110, and light of the region R2 is totally internally reflected, and the region The light L of R3 is reflected through the side surface 111 or reflected through the upper surface 110 and then emitted through the side surface 111.
  • the angle L of light L is incident on the side surface 111 is ⁇ eb and the angle ⁇ eb is smaller than the critical angle ⁇ c , the light in the region R3 hits the lower surface and is absorbed by the side surface 111 without being absorbed. Is emitted through the outside.
  • This principle can be similarly applied to reducing the length A of the upper surface 110 while leaving the length D of the side surface 111 intact, but the upper bonding pad electrode 101 is present on the upper surface 110. Therefore, there is a limit in reducing the length A of the upper surface 110 by the size of the upper bonding pad electrode 101 (the upper bonding pad electrode 101 having a diameter of 100 ⁇ m is used in this technique).
  • this element also acts as a limitation in reducing the length A of the upper surface 110 (in this technique, the length A of the upper surface 110 is 250 ⁇ m). Is illustrated).
  • the semiconductor light emitting device 200 may include a growth substrate 210 (eg, sapphire, SiC, ZnO), or a buffer layer 220 (eg, GaN), a first semiconductor layer 230 (eg Si-doped GaN), an active layer 240 that generates light using recombination of electrons and holes (eg InGaN / GaN multi-quantum well structure), and a second semiconductor layer ( And a second bonding pad electrode 270 having a reflective film that reflects light generated from the active layer 240 to the growth substrate 210.
  • the bonding pad electrodes 270 and 280 are provided on the opposite side of the growth substrate 210. Although there is a difference from 100, the bonding pad electrodes 270 and 280 need to be provided for electrical connection with the outside, and there is a limit in reducing the length of the top surface of the growth substrate 210.
  • FIG. 5 is a view showing an example of a semiconductor light emitting device disclosed in Japanese Unexamined Patent Publication No. 2009-164423, wherein the semiconductor light emitting device uses a growth substrate 310, a first semiconductor layer 330, recombination of electrons and holes.
  • the non-conductive reflector 390 SiO 2 / TiO 2 , Distributed Bragg Reflector
  • the second bonding pad electrode 370 is further provided.
  • the nonconductive reflecting film between the bonding pad electrodes 370 and 380 and the semiconductor layers 330 and 350. 390 is provided and has the advantage of reducing light absorption by the bonding pad electrodes 370 and 380, but light absorption by the second bonding pad electrode 380 in the plurality of openings 391 is still a problem.
  • a first electrode and a second electrode in electrical communication with the semiconductor layer And a growth substrate provided on an opposite side of the reflective layer on the basis of the plurality of semiconductor layers and having a hexahedron shape, wherein a face of the hexahedron has a lower side and a lower surface on which a plurality of semiconductor layers are formed.
  • a semiconductor light emitting device is provided, including a growth substrate having an upper side facing the upper side and two lateral sides connecting the lower side to the upper side, the upper side having a length of 150 ⁇ m or less.
  • a growth substrate having a lower side on which a plurality of semiconductor layers are formed and an upper side facing the lower surface, wherein an upper surface of the other surface is longer than an upper surface of the one surface;
  • a first electrical connecting portion in electrical communication with the first semiconductor layer, the first electrical connecting portion supplying one of electrons and holes;
  • a second electrical connecting portion penetrating the non-conductive reflecting film to be in electrical communication with the second semiconductor layer and provided away from the first electrical connecting portion in the longitudinal direction of the upper surface of the other surface.
  • a semiconductor light emitting device is provided.
  • each light emitting portion may include: a first semiconductor layer having a first conductivity; A plurality of semiconductor layers in which an active layer for generating light through recombination of electrons and holes and a second semiconductor layer having a second conductivity different from the first conductivity are sequentially stacked; And a reflective layer provided on one side of the plurality of semiconductor layers and reflecting light generated from the active layer.
  • a first electrode provided to be in electrical communication with the first semiconductor layer and supplying one of electrons and holes;
  • a second electrode provided in electrical communication with the second semiconductor layer, the second electrode supplying the other one of electrons and holes; and a growth substrate provided on the opposite side of the reflective layer based on the plurality of semiconductor layers and having a hexahedron shape. It includes a face and the other face, one side is a lower side (a lower side) to form a plurality of semiconductor layers, an upper side facing the lower surface, and two sides connecting the lower surface and the upper surface (lateral sides), the upper surface having a length of 150 ⁇ m or less, the other surface extending from one side of one surface, and a lower side and an upper side facing the lower surface where a plurality of semiconductor layers are formed. ),
  • the upper surface of the other surface is longer than the upper surface of one surface of the growth substrate; there is provided a semiconductor light emitting device comprising a.
  • the first semiconductor layer having a first conductivity, generating light through recombination of electrons and holes
  • a plurality of semiconductor layers in which an active layer and a second semiconductor layer having a second conductivity different from the first conductivity are sequentially stacked;
  • a reflection layer provided on one side of the plurality of semiconductor layers and reflecting light generated from the active layer;
  • a first electrode and a second electrode supplying electrons and holes, wherein at least one of the first electrode and the second electrode is electrically insulated from the plurality of semiconductor layers, and is formed by an electrical connecting portion.
  • a first electrode and a second electrode in electrical communication with the semiconductor layer And a growth substrate provided on an opposite side of the reflective layer on the basis of the plurality of semiconductor layers and having a hexahedron shape, wherein a face of the hexahedron has a lower side and a lower surface on which a plurality of semiconductor layers are formed. It has an opposite upper surface and two lateral sides connecting the lower surface to the upper surface, and the upper surface reduces the internal quantum efficiency compared to the external quantum efficiency when its length is 200 ⁇ m.
  • a semiconductor light-emitting device comprising a; growth substrate having a length of 75 ⁇ m 200 ⁇ m or less so that the increase of.
  • each light emitting portion may include: a first semiconductor layer having a first conductivity; A plurality of semiconductor layers in which an active layer for generating light through recombination of electrons and holes and a second semiconductor layer having a second conductivity different from the first conductivity are sequentially stacked; And a reflective layer provided on one side of the plurality of semiconductor layers and reflecting light generated from the active layer.
  • a first electrode provided to be in electrical communication with the first semiconductor layer and supplying one of electrons and holes;
  • a second electrode provided to be in electrical communication with the second semiconductor layer and supplying the other one of electrons and holes;
  • a growth substrate provided on an opposite side of the reflective layer on the basis of the plurality of semiconductor layers, the growth substrate having a hexahedron shape, and including a face and the other face, and having one surface formed with a plurality of semiconductor layers. (a lower side), an upper side facing the lower surface, and two lateral sides connecting the lower surface and the upper surface, the other surface extending from one side of one surface, and having a plurality of semiconductor layers formed thereon.
  • the upper surface of the other surface includes a growth substrate longer than the upper surface of one surface, a plurality of light emitting parts are arranged in a line in the longitudinal direction of the upper surface of the other surface
  • the length P of each light emitting part in the longitudinal direction of the upper surface of the other surface is provided with a semiconductor light emitting device, characterized in that longer than the length W of each light emitting portion in the longitudinal direction of the upper surface of one surface.
  • the first semiconductor layer having a first conductivity, generating light through recombination of electrons and holes
  • a plurality of semiconductor layers in which an active layer and a second semiconductor layer having a second conductivity different from the first conductivity are sequentially stacked;
  • a reflection layer provided on one side of the plurality of semiconductor layers and reflecting light generated from the active layer;
  • a first electrode and a second electrode supplying electrons and holes, wherein at least one of the first electrode and the second electrode is electrically insulated from the plurality of semiconductor layers, and is formed by an electrical connecting portion.
  • a first electrode and a second electrode in electrical communication with the semiconductor layer And a growth substrate provided on the opposite side of the reflective layer on the basis of the plurality of semiconductor layers, the growth substrate having a hexahedron shape, the lower surface on which the plurality of semiconductor layers are formed, and an upper face facing the lower surface.
  • the other side is longer than one side, and the other side is a side cut parallel to one of the crystal planes of the growth substrate, and the one side is a side cut so as not to be parallel to the crystal planes, and a plurality of adjacent ones from the opposite side of the one side and one side, respectively.
  • the sum of the distances to the side surfaces of the semiconductor layers is equal to or greater than the sum of the distances from the opposite surfaces of the other surface and the opposite surfaces to the side surfaces of the plurality of semiconductor layers, respectively.
  • the first semiconductor layer having a first conductivity, generating light through recombination of electrons and holes
  • a plurality of semiconductor layers in which an active layer and a second semiconductor layer having a second conductivity different from the first conductivity are sequentially stacked;
  • a reflection layer provided on one side of the plurality of semiconductor layers and reflecting light generated from the active layer;
  • a first electrode and a second electrode supplying electrons and holes, wherein at least one of the first electrode and the second electrode is electrically insulated from the plurality of semiconductor layers, and is formed by an electrical connecting portion.
  • One side has a length of 75 ⁇ m or more and 200 ⁇ m or less so that the increase in light extraction efficiency can be offset by the decrease in the internal quantum efficiency compared to the external quantum efficiency when its length is 200 ⁇ m.
  • a semiconductor light emitting device comprising a; a growth substrate which is a surface cut parallel to one of the crystal surfaces of the long growth substrate.
  • 1 to 3 is a view showing an example of a semiconductor light emitting device shown in US Patent No. 5,233,204,
  • FIG. 4 is a view showing an example of a semiconductor light emitting device disclosed in US Patent No. 6,784,463;
  • FIG. 5 is a view showing an example of a semiconductor light emitting device disclosed in Japanese Unexamined Patent Publication No. 2009-164423;
  • FIGS. 6 and 7 are views for explaining one feature of the semiconductor light emitting device according to the present disclosure.
  • FIG. 8 is a view for explaining another feature of the semiconductor light emitting device according to the present disclosure.
  • FIGS. 9 and 10 are views for explaining another feature of the semiconductor light emitting device according to the present disclosure.
  • 11 to 13 is a view showing the relationship between the upper surface and the side according to the refractive index of the growth substrate
  • 15 to 17 are diagrams illustrating an example of a semiconductor light emitting device according to the present disclosure.
  • 17 is a view for explaining another feature of the semiconductor light emitting device according to the present disclosure.
  • FIG. 20 is a view showing still another example of a semiconductor light emitting device according to the present disclosure.
  • 21 is a view showing still another example of a semiconductor light emitting device according to the present disclosure.
  • FIG. 23 is a view for explaining still another example of the semiconductor light emitting device according to the present disclosure.
  • 26 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure.
  • FIG. 27 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure.
  • 29 is a view for explaining an example of contact between an ohmic electrode and an electrical connection portion of a semiconductor light emitting device according to the present disclosure
  • FIG. 30 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure.
  • 31 is a view for explaining still another example of a semiconductor light emitting device according to the present disclosure.
  • 32 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure.
  • 33 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure.
  • 35 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure.
  • 36 is a view for explaining another example of a semiconductor light emitting device according to the present disclosure.
  • FIG. 37 is a view for explaining another example of a semiconductor light emitting device according to the present disclosure.
  • FIG. 38 is a view for explaining an example of a cut plane taken along the line A-A of FIG. 37;
  • 39 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure.
  • FIG. 40 is a view for explaining an example of a cut surface taken along the line B-B in FIG. 39,
  • 41 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure.
  • FIG. 42 is a view for explaining another example of a semiconductor light emitting device according to the present disclosure.
  • FIG. 43 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure.
  • 44 is a view for explaining another example of a semiconductor light emitting device according to the present disclosure.
  • 46 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure.
  • 47 is a view for explaining an example of a method of manufacturing a semiconductor light emitting device according to the present disclosure.
  • 49 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure.
  • FIG. 50 is a view for explaining another example of a semiconductor light emitting device according to the present disclosure.
  • 51 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure.
  • FIG. 52 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure.
  • 53 and 54 are tables for explaining another feature of the semiconductor light emitting device according to the present disclosure.
  • 55 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure.
  • FIG. 57 is a view for explaining one feature of the semiconductor light emitting device described with reference to FIG. 56;
  • FIG. 58 is a view for explaining another feature of the semiconductor light emitting device described in FIG. 56;
  • FIG. 59 is a view showing another example of a semiconductor light emitting device according to the present disclosure.
  • FIG. 60 is a view showing an example of the semiconductor light emitting device shown in FIG. 59 viewed from the reflective layer side;
  • 61 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure.
  • FIG. 62 is a view for explaining an example of a cut plane taken along the line A-A of FIG. 61;
  • FIG. 63 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure.
  • 64 is a view illustrating an example of a crystal of a substrate of the semiconductor light emitting device according to the present disclosure
  • 65 is a view for explaining an example of a direction of a crystal plane and one surface and the other surface;
  • 66 is a view for explaining an example of a method of manufacturing a semiconductor light emitting device according to the present disclosure
  • 67 is a view for explaining examples of a cut plane taken along the line B-B in FIG. 61;
  • 70 is a view for explaining an example of the relationship between the other surface and the crystal surface of the growth substrate
  • 71 is a view for explaining an example of a relationship between one surface and a crystal surface of a growth substrate
  • FIG. 6 is a view showing the semiconductor light emitting device shown in FIG. 1 from above.
  • the semiconductor light emitting device is shown in which the radius r of the bonding pad electrode 101 is 50 ⁇ m and the lengths of the sides 111 and 112 are 250 ⁇ m, respectively. have.
  • FIG. 7 illustrates a lateral type semiconductor light emitting device in which two bonding pad electrodes 401 and 402 are positioned on the same side.
  • the radius of the bonding pad electrodes 401 and 402 is r
  • the lengths of the sides 411 and 412 are (2 + ⁇ 2) r ⁇ 3.414r, respectively.
  • the area ratio of is 2 * ( ⁇ r 2 ) / (3.414r) 2 ⁇ 53.9%, which is difficult to think of as a commercially available device.
  • the length of the sides (411 412) are respectively and 2r (3.414) 2 r / 2, the area ratio of the both are brought similarly to 53.9%.
  • the lengths of the sides 411 and 412 are 119.49 ⁇ m, respectively.
  • the sides 411 and 412 have lengths of 70 ⁇ m and 203.97 ⁇ m, respectively, but these elements do not function as commercial semiconductor light emitting elements.
  • the lengths of the sides 411 and 412 should be 196 ⁇ m even if the area ratio of both is less than or equal to 20%, and in the case of the device on the right side, the length of the side 412 is left as it is.
  • the length of 411 must be increased from 70 ⁇ m to 204 ⁇ m so that the area ratio of both becomes only 18.5%. Therefore, in the case where the bonding pad electrode is placed on top of the semiconductor light emitting element, the length of the short side to 200 mu m or less cannot constitute an efficient element.
  • FIG. 8 is a view for explaining another feature of the semiconductor light emitting device according to the present disclosure.
  • the semiconductor light emitting device according to the present disclosure may include an active layer 40 that generates light using electrons and holes (eg, InGaN / (In)). GaN multi quantum well structure), a growth substrate 10 (eg, Al 2 O 3 ) on which the active layer 40 is grown, and a reflective layer R reflecting light generated from the active layer 40 to the growth substrate 10 side. do. Therefore, since the bonding pad electrode is not provided on the upper surface 110 on which the light is emitted, it is possible to fundamentally remove a design constraint by the bonding pad electrode on the light emitting surface side.
  • FIG. 9 and 10 are views for explaining another feature of the semiconductor light emitting device according to the present disclosure.
  • the length D of the side surface 111 is determined with respect to the length A of the upper surface 110 that is limited in FIG. 3.
  • the semiconductor light emitting device having (A / 2) * tan ( ⁇ c ) or more as shown in FIG. 9, the length B of the upper surface 110 is the upper surface 110 in FIG. 3.
  • a semiconductor light emitting device constructed to be equal to or less than half the length (A; 2D / tan ( ⁇ c )) is proposed.
  • the side surface 111 is a surface formed by scribing and / or braking, and thus is not a perfect flat surface, and is preferably a critical angle because a rough surface for light scattering is formed by laser or etching. Even light incident on the side surface 111 at an incidence angle of ( ⁇ c ) or more may be emitted to the outside through the side surface 111, thereby improving luminous efficiency.
  • the length D of the side surface 111 above (B / 2)) * tan ( ⁇ c ) given in FIG. 9 results in at least the light L in the region R2. A part can directly enter the side surface 111 without hitting the upper surface.
  • the device breaking process In order to cause a problem, it is suitable to have a length of 70 ⁇ m or more and 180 ⁇ m or less, preferably 80 ⁇ m or more and 150 ⁇ m or less.
  • FIG. 11 to 13 are diagrams illustrating a relationship between an upper surface and a side surface according to refractive indices of the growth substrate.
  • the upper surface 110 and the side surfaces 111 are formed when the growth substrate 10 is made of sapphire having a refractive index of about 1.8.
  • the length relationship of is given.
  • the length D of the side surface 111 is 70 ⁇ m
  • the length B of the upper surface 110 must be 102 ⁇ m or less to satisfy the relationship shown in FIG. 9 (in the case of FIG. 9, at the left corner of the growth substrate).
  • the active layer 40 is positioned at a distance from the growth substrate 10, and for the scribing & breaking process, It is common to form a mesa etching surface 31 on the first semiconductor layer 30 by etching the at least the second semiconductor layer 50 and the active layer 40 along the circumference of the device.
  • the total length M of the mesa etching surface 31 is about 20 to 40 ⁇ m (the width of one side is about 10 to 20 ⁇ m), and the distance from the lower surface 113 of the growth substrate 10 to the active layer 40.
  • the length B of the side surface 111 is 70 ⁇ m, considering that the distance to the active layer 40 is 3 to 10 ⁇ m, the upper limit 102 ⁇ m of the length B of the upper surface 110 is 14 ⁇ m. It can be extended to a degree, and considering the total length (M) of the mesa etching surface can also be extended to about 20 ⁇ 40 ⁇ m.
  • the critical angle has an advantage of more than 40 °, it also has the disadvantage that the difference in refractive index with the semiconductor material (for example, GaN) constituting the semiconductor light emitting device is increased. When the refractive index reaches 1.4, the critical angle becomes larger than 45 °, but has the same problem.
  • the semiconductor light emitting device may include a growth substrate 10 (eg, a sapphire substrate) and a first semiconductor layer 30 having an overall hexahedral shape.
  • n-type GaN n-type GaN
  • an active layer 40 that generates light through recombination of electrons and holes eg, an InGaN / (In) GaN multi-quantum well structure
  • p-type GaN p-type GaN
  • a reflective layer R; for example, DBR or ODR of an insulating material such as SiO 2 / TiO 2
  • it includes an electrode 70 and the electrode 80 for supplying electrons and holes.
  • the electrodes 70 and 80 are insulated from the plurality of semiconductor layers 30, 40, and 50, and the plurality of semiconductor layers 30 are formed through electrical connecting portions 71 and 81 formed through the reflective layer R. Electrical communication or connection with (40,50).
  • the electrical connection 81 extends through at least the second semiconductor layer 50 and the active layer 40 to the first semiconductor layer 30.
  • the semiconductor light emitting device may emit light from ultraviolet to infrared rays, depending on the material constituting the semiconductor light emitting device.
  • a current spreading electrode eg, ITO
  • ITO current spreading electrode
  • the electrical connectors 71 and 81 may be formed together with the electrodes 70 and 80, or may be formed separately from the electrodes 70 and 80.
  • An upper surface 12 of the growth substrate 10 may have a lower side 112 on which a plurality of semiconductor layers 30, 40, and 50 are formed, and an upper surface 110 facing the lower surface 112. side, and two lateral sides 111 connecting the lower surface 112 and the upper surface 110.
  • the growth substrate 10 also has another face 13 extending from one side 111 of one side 12, and the other side 13 has a bottom surface on which a plurality of semiconductor layers 30, 40, and 50 are formed ( 113 and an upper surface 114 facing the lower surface 113.
  • the upper surface 110 of the one surface 12 has a length of 150 ⁇ m or less, and thus the features according to the present disclosure described in FIG. 9 are applied as it is.
  • the electrodes 70 and 80 are disposed along the longitudinal direction of the upper surface 114 of the other surface 13, and the upper surface 114 of the other surface 13 is formed longer than the upper surface 110 of the one surface 12, thereby forming a semiconductor. It is possible to determine the light emission amount of the entire light emitting element. Through this configuration, it is possible to remove various constraints caused by the location of the electrodes 70 and 80 on the light emitting side, and furthermore, the electrical connection portion located along the longitudinal direction of the upper surface 110 of at least one surface 12. It is possible to minimize the number of 71 and 81 to reduce the light absorption by them.
  • FIG. 17 is a view for explaining another feature of the semiconductor light emitting device according to the present disclosure.
  • the electrode 70 may be used. This is the result of confirming the luminous efficiency while widening the gap (G; 150 ⁇ m, 300 ⁇ m, 450 ⁇ m, 600 ⁇ m) between the electrode and the electrode 80 (where w is 1200 ⁇ m, c is 600 ⁇ m, and A is 520 ⁇ m).
  • B was used 485 ⁇ m, 410 ⁇ m, 355 ⁇ m, 260 ⁇ m, a large cycle chip was used to ensure the difference in effect).
  • the reflectance can be increased when the electrodes 70 and 80 are made of a metal having high reflectance such as Ag and Al.
  • the electrodes 70 and 80 must also function to dissipate the bonding pads and the semiconductor light emitting device, the size of the electrodes 70 and 80 should be determined in consideration of these factors.
  • the present inventors as in the above experiment, when the non-conductive reflective film R such as DBR is used, the light reflectance by the non-conductive reflective film R decreases as the size of the electrodes 70 and 80 placed thereon is reduced. It was confirmed that this is increased, the results of these experiments provided an opportunity to reduce the size of the electrode (70, 80) to the range that could not be omitted in the prior art in the present disclosure.
  • the semiconductor light emitting device is not provided with a reflective film R, and the electrode 70 is provided. It functions as a reflecting film.
  • the electrode 70 contains a metal having high reflectance such as Al or Ag, it can function as a metal reflecting film.
  • An insulating film 90 (for example, SiO 2 ) is provided to electrically insulate the electrode 80 from the semiconductor layers 30, 40, and 50, and an electrical connection 81 is formed through the insulating film 90. have.
  • the insulating film 90 may be formed over the electrode 70, and the insulating film 90 may be formed of a single layer dielectric film, a plurality of dielectric films, DBR, or omni-directional reflector (ODR). Of course.
  • the semiconductor light emitting device includes a metal reflective film R on a plurality of semiconductor layers 30, 40, and 50, and is formed through an insulating film 90.
  • the electrodes 70 and 80 are electrically insulated from the plurality of semiconductor layers 30, 40 and 50, and then the electrodes 70 and 80 and the plurality of semiconductor layers 30 and 40 are electrically connected through the electrical connections 71 and 81.
  • a structure in which 50 is electrically connected is shown.
  • FIG. 21 is a diagram illustrating another example of a semiconductor light emitting device according to the present disclosure, wherein electrodes 70 and 80 are formed on a reflective film R, and a plurality of electrical connections are arranged along an arrangement direction of the electrodes 70 and 80. (71,71,81) are formed. Of course, a plurality of electrodes 80 may be formed. This is to smoothly supply current to the device as the device becomes longer along the arrangement direction of the electrodes 70 and 80.
  • FIG. 22 is a diagram illustrating still another example of the semiconductor light emitting device according to the present disclosure, and includes a heat dissipation pad 72 separately from the electrodes 70 and 80.
  • heat dissipation pads 72 having no electrical connection can be provided to achieve heat dissipation.
  • FIG. 23 is a view illustrating still another example of the semiconductor light emitting device according to the present disclosure.
  • the semiconductor light emitting device at least one of the first electrode and the second electrode may be provided on the opposite side of the plurality of semiconductor layers with respect to the reflective layer. (flip chip).
  • the top surface of one surface of the growth substrate has a length of 150 ⁇ m or less, and therefore the features according to the present disclosure described in FIG. 9 are applied as is. As described above, the light emission amount and the like can be determined by lengthening the element length.
  • the plurality of second electrical connectors 71 are arranged in the longitudinal direction of the upper surface 114 of the other surface, and the first electrical connector 81 and as the upper surface 110 of one surface of the growth substrate is narrowly formed to 150 ⁇ m or less.
  • the second electrical connections 71 are arranged in a row.
  • the length of the side surface 111 of one surface of the growth substrate is preferably 70 ⁇ m or more and 180 ⁇ m or less, preferably 80 ⁇ m or more and 150 ⁇ m or less.
  • the length of the upper surface 114 of the other surface is about three times as long as the upper surface 110 of one surface, and in some cases, it may be better to form three times or more, and of course, three times or less may be possible.
  • the diameters of the first electrical connecting portion 81 and the second electrical connecting portion 71 may have a diameter of about 20-30 ⁇ m or less.
  • the second electrodes correspond to each of the second electrical connections 71 and are formed apart from each other, and as illustrated in FIG. 17, the second electrodes have a well-selected area ratio or spacing between the electrodes 70 and 80. The brightness is improved by reducing the light absorption loss. This will be described later in FIG. 26.
  • the first electrical connecting portion 81 is provided at one end of the second electrical connecting portion 71 arranged in a row. In some cases, as shown in FIG. 23B, when the device is longer in the long side direction D2, both the first electrical connecting portion 81 and the second electrical connecting portion 71 may be arranged in a row in plurality.
  • FIG. 24 and 25 are views illustrating still another example of the semiconductor light emitting device according to the present disclosure, and an upper surface of one surface of the growth substrate has a length of 150 ⁇ m or less, and accordingly, features according to the present disclosure described in FIG. 9. This applies as is.
  • the second electrical connection 71 is provided at both sides of the first electrical connection 81 (see FIG. 25A), or the electrode is omitted and only the electrical connection 71 and 81 are provided.
  • An example see FIG. 25B is also possible. Therefore, although it may be slightly better in terms of uniformity, the shape of an external electrode electrically connected to the semiconductor light emitting device may be changed.
  • the first electrode 80 and the second electrode 70 are electrodes for electrical connection with the external electrode, and may be connected, soldered or wire bonded to the external electrode.
  • the external electrode may be a conductive portion provided in the submount, a lead frame of the package, an electrical pattern formed on the PCB, and the like, and the external electrode may be provided independently of the semiconductor light emitting device. In the case of soldering, soldering may be performed by dispensing or printing solder on each electrode. As the length of the device increases, the number of electrical connections can be increased to three, four, five, six, and the like.
  • FIG. 26 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure, and the cross-section taken along the line A-A in FIG. 24A is an example.
  • An example of the non-conductive reflecting film R is a non-conductive reflecting film having a multilayer structure.
  • a current diffusion electrode 60 eg, ITO
  • a second electrical connection 71 is formed in the opening 62 formed in the non-conductive reflective film R, and electrically connects the second electrode 70 and the current spreading electrode 60.
  • the first electrical connection 81 formed in the opening 63 is electrically connected to the first semiconductor layer 30 exposed by etching the second semiconductor layer 50 and the active layer 40.
  • the ohmic electrodes 72 and 82 may be used to suppress or lower a rise in operating voltage in electrical conduction between the first electrical connection 81 and the first semiconductor layer 30, the second electrical connection 71, and the current spreading electrode 60. It is formed on the first semiconductor layer 30 and the current diffusion electrode 60 to be in contact with the electrical connection (71, 81), respectively. In order to improve the stability of the electrical connection between the ohmic electrodes 72 and 82 and the electrical connections 71 and 81, the openings 62 and 63 are exposed to the periphery of the ohmic electrodes 72 and 82, and the electrical connections 71 and 82 are provided. 81 may be formed to surround the ohmic electrodes 72 and 82.
  • the nonconductive reflector R may be a distributed bragg reflector (DBR) or an omni-directional reflector (ODR).
  • the non-conductive reflecting film R is formed of a non-conductive material to reduce light absorption by the metal reflecting film.
  • the non-conductive reflecting film R is a dielectric film 91b and a distribution Bragg reflector 91a. ) And the clad film 91c.
  • the dielectric film 91b having a predetermined thickness Prior to the deposition of the distributed Bragg reflector 91a requiring precision, the dielectric film 91b having a predetermined thickness is formed, thereby alleviating the height difference due to the structure such as the ohmic electrodes 72 and 82, thereby the distributed Bragg reflector 91a. It can be manufactured stably, and can also help reflection of light.
  • the material of the dielectric film 91b is suitably SiO 2 , and the thickness thereof is preferably 0.2 ⁇ m to 1.0 ⁇ m.
  • chemical vapor deposition such as plasma enhanced CVD (PECVD) is more advantageous than physical vapor deposition (PVD) such as E-Beam Evaporation. Therefore, in order to secure device reliability, it is desirable to form a dielectric film by chemical vapor deposition.
  • PECVD plasma enhanced CVD
  • PVD physical vapor deposition
  • the distributed Bragg reflector 91a is formed on the dielectric film 91b.
  • the distribution Bragg reflector 91a may be composed of repeated stacking of materials having different reflectances, for example, SiO 2 / TiO 2 , SiO 2 / Ta 2 O 2 , or SiO 2 / HfO.
  • SiO 2 / TiO 2 has good reflection efficiency, and for UV light, SiO 2 / Ta 2 O 2 , or SiO 2 / HfO will have good reflection efficiency.
  • the distribution Bragg reflector 91a is composed of SiO 2 / TiO 2 , an optimization process is performed in consideration of the incident angle and the reflectance according to the wavelength based on an optical thickness of 1/4 of the wavelength of the light emitted from the active layer 40.
  • the thickness of each layer conform to 1/4 optical thickness of the wavelength.
  • the number of combinations is suitable for 4 to 40 pairs.
  • the Distributed Bragg reflector 91a may be a physical vapor deposition (PVD), and in particular, an electron beam deposition (E-Beam Evaporation) or sputtering. It is preferable to form by Sputtering or Thermal Evaporation.
  • the clad film 91c may be made of a metal oxide such as Al 2 O 3 , a dielectric film 91b such as SiO 2 , SiON, MgF, CaF, or the like.
  • the effective refractive index of the distributed Bragg reflector 91a is larger than that of the dielectric film 91b for the reflection and guide of light.
  • the clad film 91c having a refractive index lower than that of the distribution Bragg reflector 91a is introduced, light absorption by the electrodes 70 and 80 may be greatly reduced.
  • the refractive index is selected in this way, the dielectric film 91b-the distributed Bragg reflector 91a-the clad film 91c can be viewed as an optical waveguide.
  • the dielectric film 91b may be made of SiO 2 , and the thickness thereof is appropriately 0.2 ⁇ m to 1.0 ⁇ m.
  • the clad film 91c may also be formed of SiO 2 having a refractive index of 1.46 smaller than the effective refractive index of the distribution Bragg reflector 91a.
  • the dielectric film 91b is omitted from the viewpoint of the overall technical idea of the present disclosure, and is composed of the distributed Bragg reflector 91a and the clad film 91c. There is no reason to rule out this.
  • a case in which a dielectric film 91b made of TiO 2 is used may be considered.
  • the case where the clad film 91c is omitted may also be considered.
  • the dielectric film 91b and the distributed Bragg reflector 91a are designed in consideration of the reflectance of the light traveling substantially in the transverse direction, the clad is distributed even when the distributed Bragg reflector 91a includes the TiO 2 layer on the uppermost layer. It may also be conceivable if the film 91c is omitted.
  • the dielectric film 91b, the distributed Bragg reflector 91a, and the clad film 91c serve as an optical waveguide as the non-conductive reflecting film R, and preferably have a total thickness of 1 to 8 ⁇ m.
  • the distributed Bragg reflector 91a has a higher reflectance as the light closer to the vertical direction reflects approximately 99% or more. However, the light incident at an angle passes through the distribution Bragg reflector 91a and is incident on the clad film 91c or the upper surface of the non-conductive reflecting film R, and the light is almost reflected at the portion not covered by the electrodes 70 and 80. However, part of the light L2 incident on the electrode electrodes 70 and 80 is absorbed.
  • the distance G is changed to 150 um (FIG. 17A), 300 um (FIG. 17B), 450 um (FIG. 17C), and 600 um (FIG. 17D), and the gap between the edge of the light emitting element and the edge of the electrode is changed. Is constant.
  • the distance (W) between the edges of the light emitting device in the direction in which the electrodes face each other is 1200um
  • the vertical length (c) is 600um
  • the width of the electrode (b) is 485,410,335,260um
  • the length of the electrode (a) is constant to 520um Do.
  • the area ratio of the planar area of the light emitting element to the electrode is 0.7, 0.59, 0.48, 0.38, respectively.
  • the electrode spacing is 80 um as a reference, the area ratio is 0.75.
  • the electrode areas were the same, it was found that there was no significant difference in luminance even when the electrode spacing was changed.
  • the graph shown in Fig. 17 shows the results of the experimental examples described in Figs. 17A, 17B, 17C, and 17D.
  • the reference luminance is 100, 106.79 (Fig. 17A), 108.14 (Fig. 17B), and 109.14 (Fig. 17C).
  • the luminance of 111.30 (FIG. 17D) was confirmed. It can be seen that the increase in luminance is considerably high. If the area ratio of the electrode is smaller than 0.38, there may be a further increase in luminance.
  • an embodiment in which the omission of the electrode is omitted or slightly wider than the electrical connection as shown in FIG. 25 (b), or the electrical connection is the reflective layer R Embodiments may be considered in which slightly protrudes from and extends to the function of the electrode.
  • FIG. 27 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure
  • FIG. 28 is a view showing an example of a cross section taken along the line B-B in FIG. 27.
  • the upper surface of one surface of the growth substrate has a length of 150 ⁇ m or less, and thus the features according to the present disclosure described in FIG. 9 are applied as it is.
  • the first ohmic electrode 82 is interposed between the first semiconductor layer 30 and the first electrical connection 81, and the second ohmic electrode 72 is the second electrical connection 71 and the current diffusion electrode 60.
  • the second ohmic electrode 72 extends in the long side direction to diffuse the current better.
  • the number of the second electrical connection 71 and the second electrode 70 may be reduced, as shown in FIG. 27, and as a result, light absorption may be reduced and luminance may be reduced. It may be advantageous for improvement.
  • the semiconductor light emitting device further includes a light absorption prevention film 41.
  • the light absorption prevention film 41 may be formed on the second semiconductor layer 50 to correspond to the second ohmic electrode 72, and may have only a function of reflecting some or all of the light generated in the active layer 40. It may have only a function of preventing current from flowing directly below the two-omic electrode 72, or may have both functions.
  • the light absorption prevention film 41 may be omitted.
  • 29 is a view illustrating an example of contact between an ohmic electrode and an electrical connection unit of a semiconductor light emitting device according to the present disclosure, and an upper surface of one surface has a length of 150 ⁇ m or less, and accordingly, features according to the present disclosure described in FIG. This applies as is. Since the length (short side length) of one surface of the growth substrate is 150 ⁇ m or less and is formed long in the long side direction, the number of electrical connections may be limited in a limited area. Therefore, it is desirable to reduce the resistance of the electrical connection between each electrical connection portion and the plurality of semiconductor layers to facilitate the current supply and to suppress the increase in the operating voltage. In this example, when the openings 62 and 63 (see FIG.
  • the surface of the ohmic electrodes 72 and 82 exposed through the openings 62 and 63 may adversely affect the electrical connection. .
  • Part of one surface of the ohmic electrodes 72 and 82 is removed (see FIG. 28) to remove an adverse effect on the electrical connection, and the electrical connections 71 and 81 are connected to the ohmic electrodes 72 and 82 from which the part is removed. Can be contacted.
  • the second ohmic electrode 72 includes a contact layer 72a, a reflective layer 72b, a diffusion barrier layer 72c, an antioxidant layer 72d, and an etch stop layer 72e that are sequentially formed on the current diffusion electrode 60. Layer).
  • the first ohmic electrode 82 also has a similar structure.
  • the contact layer 72a is preferably made of a material (eg, Cr, Ti, Ni, TiW, Al, Ag, etc.) which makes good electrical contact with the current diffusion electrode 60 (eg, ITO).
  • the reflective layer 72b may be made of a metal having excellent reflectivity (eg, Ag, Al, or a combination thereof) to reflect the light generated by the active layer 40 toward the plurality of semiconductor layers 30, 40, and 50.
  • the reflective layer 72b may be omitted.
  • the diffusion barrier layer 72c may be formed of at least one selected from Ti, Ni, Cr, W, TiW, and the like so as to prevent the material of the reflective layer 72b or the material of the antioxidant layer 72d from diffusing into another layer. If reflectance is desired, Al, Ag or the like can be used. A structure in which a reflective layer and a diffusion barrier layer is repeatedly stacked (for example, Al / Ni / Al / Ni / Al / Ni) is also possible.
  • the antioxidant layer 72d may be made of Au, Pt, or the like, and may be any material as long as it is exposed to the outside and does not oxidize well in contact with oxygen. As the antioxidant layer 72d, Au having good electrical conductivity is mainly used.
  • the etch stop layer 72e is a layer exposed in the dry etching process for forming the opening 62, and in the dry etching process, the etch stop layer 72e protects the ohmic electrode 72, and in particular, damage of the antioxidant layer 72d. prevent.
  • Au is used as the etch stop layer 72e, not only the bonding strength with the non-conductive reflecting film R is weak, but a portion of Au may be damaged or damaged during etching. Therefore, when the etch stop layer 72e is made of a material such as Ni, W, TiW, Cr, Pd, Mo, or the like instead of Au, the bonding strength with the non-conductive reflective film R may be maintained, thereby improving reliability.
  • Substances that are not good for electrical conduction by reacting with the etching gases (eg CF 4 , C 2 F 6 , C 3 F 8 , SF 6 ) in the dry etching process (eg, plasma etching) to form the openings 62 and 63 can be formed.
  • etching gases eg CF 4 , C 2 F 6 , C 3 F 8 , SF 6
  • a subsequent wet etching process removes the etch stop layer 72e corresponding to the openings 62 and 63, and these materials are removed together, and the electrical connection 83 contacts the exposed antioxidant layer 72d.
  • FIG. 30 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure.
  • An upper surface 114 of one surface of the growth substrate 10 has a length of 150 ⁇ m or less, and thus, according to the present disclosure described in FIG. 9. The feature is still applied.
  • the present embodiment includes a metal band dash island type ohmic electrode 72 extending between the plurality of semiconductor layers 30, 40, 50 and the non-conductive reflective film R1 as a second ohmic electrode.
  • the connecting electrode 74 extending over the non-conductive reflecting film R1 is introduced to make a current supply passage at a desired position.
  • An additional insulating film R2 is formed on the non-conductive reflecting film R to cover the connection electrode 74.
  • At least one of the non-conductive reflecting film R1 and the additional insulating film R2 may include an ODR or a DBR to improve reflectance of light.
  • the nonconductive reflecting film R1 includes a dielectric film, a distributed Bragg reflector, and a clad film as described in FIG.
  • the additional insulating film R2 also has a multilayer structure and includes a dielectric film 95b, a distributed Bragg reflector 95a, and a dielectric film 95c, which are sequentially stacked from the nonconductive reflecting film R1.
  • the additional insulating film R2 may also have the light guide structure described above.
  • FIG. 31 is a view illustrating still another example of the semiconductor light emitting device according to the present disclosure.
  • An upper surface of one surface of the growth substrate has a length of 150 ⁇ m or less, and accordingly, the feature according to the present disclosure described in FIG. 9 is applied. .
  • the device of this example has a length of 150 ⁇ m or less in the short side direction, but as shown in FIG. 31A, the first electrical connection 81 is arranged slightly off the line of the second electrical connection 71, or the first electrical connection is shown. It is also possible to arrange the 81 and the second electrical connecting portion 81 in a zigzag, or to arrange the first electrical connecting portion 81 and the second electrical connecting portion 81 in different rows.
  • the second electrode 70 may have a form in which the plurality of second electrical connectors 71 are connected, and even when only a portion of the plurality of second electrical connectors 71 is bonded when bonding to the external electrode.
  • the current may be supplied to both of the plurality of second electrical connectors 71 through the two electrodes 70.
  • the first electrodes 80 may be formed to connect them as well.
  • FIG. 32 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure.
  • An upper surface of one surface of the growth substrate has a length of 150 ⁇ m or less, and accordingly, the feature according to the present disclosure described in FIG. 9 is applied as it is. .
  • the semiconductor light emitting device is bonded to the first electrode 80 and is provided with a first conductive portion 3 for supplying one of electrons and holes, and a second electrode bonded to the second electrode 70 and supplies the other of electrons and holes.
  • the conductive parts 2 and 4, and the fixed part (not shown) to which the 1st conductive part 3 and the 2nd conductive parts 2 and 4 are fixed are included.
  • the first conductive part 3 and the second conductive part 2 and 4 may be arranged according to an arrangement pattern of the first electrode 80 and the second electrode 70 of the semiconductor light emitting device (for example, see FIGS. 23 to 31). Can be formed.
  • the first conductive part 3 is provided between the second conductive parts 2 and 4 accordingly.
  • the electrode 80 and the second electrode 70 are bonded to the first conductive portion 3 and the second conductive portions 2 and 4 by a method such as eutectic bonding or soldering.
  • the second conductive portions 2 and 4 may be separated from each other, or may be integrally patterned to avoid the first conductive portion 3.
  • a plurality of semiconductor light emitting devices may be arranged in series or in parallel, and the first conductive portion 3 and the second conductive portions 2 and 4 may be patterned accordingly.
  • FIG. 33 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure, and may be an example of a cross section taken along the line C-C of FIG. 32.
  • An example is shown in which a semiconductor light emitting element is surface mounted on a printed circuit board including a fixing part 8, a first conductive part 3, and a second conductive part 2, 4.
  • the first conductive portion 3 and the second conductive portions 2 and 4 are metal layers patterned on the printed circuit board.
  • the fixing part 8, the first conductive part 3, and the second conductive part 2, 4 constitute a plate 5.
  • the metal film e.g. Al, Cu
  • insulator film e.g. resin
  • the first conductive part 3 and the second conductive part Plates 5 consisting of 2,4 and fasteners 8 (insulators) connecting and fixing them can be made.
  • a plurality of semiconductor light emitting devices may be mounted in such a plate 5 in series or in parallel.
  • An encapsulation portion 9 covering a plurality of semiconductor light emitting elements is formed.
  • the reflective wall 6 may be formed by printing, dispensing, and curing the white resin on the plate 5 around or around the semiconductor light emitting device.
  • the reflective wall 6 forms a space for accommodating the semiconductor light emitting element, and the encapsulant 9 fills the space and protects the semiconductor light emitting element.
  • the first electrode 80 and the second electrode 70 of the semiconductor light emitting device are bonded to each of the conductive parts 2, 3, and 4 of the plate 5, and may function as a current supply passage and a heat dissipation passage.
  • the reflective wall 6 is formed only as necessary on the upper surface of the plate 5, and there is no unnecessary extension to the lower surface of the plate 5. Therefore, the plate 5 becomes a good heat sink with power transmission.
  • a reflective film may be formed on the upper surface of the plate 5 with a material such as Ag to improve reflectance.
  • the semiconductor light emitting device includes a growth substrate 10, a plurality of light emitting parts 101, 102, 103, 104, and a first electrode formed on the growth substrate 10. Not shown) and a second electrode (not shown).
  • the growth substrate 10 has a hexahedral shape and includes a face 12 and another face 13.
  • One surface 12 has a lower side 112 on which a plurality of semiconductor layers are formed, an upper side 110 opposite to the lower surface, and two lateral sides connecting the lower surface to the upper surface. 13 extends from one side 111 of one side, and has a lower side 113 on which a plurality of semiconductor layers are formed and an upper side 114 opposite to the lower side. 114 is longer than the upper surface 110 of the one surface.
  • the plurality of light emitting portions are arranged in the longitudinal direction D2 of the upper surface 114 of the other surface.
  • the upper surface 110 of one surface of the growth substrate has a length of 150 ⁇ m or less, and thus the features according to the present disclosure described in FIG. 9 are applied as it is.
  • 37 to 52 the upper surface 110 of one surface of the growth substrate has a length of 150 ⁇ m or less, and thus the features according to the present disclosure described in FIG. 9 are applied as it is.
  • the length of one side 111 of one surface of the growth substrate is preferably 70 ⁇ m or more and 180 ⁇ m or less, preferably 80 ⁇ m or more and 150 ⁇ m or less.
  • each light emitting part in the longitudinal direction of the upper surface 114 of the other surface is about three times as long as the upper surface 110 of one surface, and in some cases, may be formed to be three times or more, and of course, three times or less. It is also possible.
  • Each light emitting part includes a plurality of semiconductor layers 30, 40, and 50 and a reflective layer R.
  • the plurality of semiconductor layers 30, 40, and 50 include the first semiconductor layer 30, the active layer 40, and the second semiconductor layer 50, and the reflective layer R includes the plurality of semiconductor layers 30, 40.
  • , 50 is provided on the semiconductor layers 30, 40, 50 on the opposite side of the growth substrate 10 and reflects the light generated by the active layer 40.
  • Each light emitting part is electrically insulated from each other by a trench formed by etching the plurality of semiconductor layers 30, 40, and 50.
  • the first electrode is provided to be in electrical communication with the first semiconductor layer, and supplies one of electrons and holes.
  • the second electrode is provided to be in electrical communication with the second semiconductor layer, and supplies the other one of electrons and holes.
  • the reflective layer R has an insulating property, and at least one of the first electrode and the second electrode is a flip chip provided on the opposite side of the plurality of semiconductor layers with respect to the reflective layer R.
  • a plurality of growth substrates 10 may be formed in one growth substrate 10. It is a good idea to electrically connect the light emitting units 101, 102, 103, and 104 of the light emitting units.
  • FIG. 37 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure
  • FIG. 38 is a view for explaining an example of a cut plane taken along the line A-A of FIG. 37.
  • a plurality of light emitting units are provided in a line in the longitudinal direction D2 of the upper surface 114 of the other surface, and each light emitting unit has a length of the upper surface 114 of the other surface than the longitudinal direction D1 of the upper surface 110 of the one surface. Longer in the direction D2.
  • the semiconductor light emitting device includes a first electrical connector 81, a second electrical connector 71, and a connection electrode 92.
  • the first electrical connection portion 81 penetrates the reflective layer R and is in electrical communication with the exposed first semiconductor layer 30 by etching the second semiconductor layer 50 and the active layer 40.
  • the second electrical connection 71 passes through the reflective layer R and is in electrical communication with the second semiconductor layer 50.
  • the connection electrode 92 is provided on the reflective layer R on the opposite side of the plurality of semiconductor layers, and electrically connects the first semiconductor layer and the second semiconductor layer of two light emitting portions facing each other. In this example, the connection electrode 92 connects the first electrical connection portion 81 and the second electrical connection portion 71 of two light emitting portions facing each other.
  • the plurality of light emitting parts are electrically connected in series, and the first electrode 80 is electrically connected to the first semiconductor layer 30 through the first electrical connection part 81 on the reflective layer R of the light emitting part at one end of the series connection.
  • the second electrode 70 is in electrical communication with the second semiconductor layer 50 through the second electrical connection part 71 on the reflective layer R of the light emitting part at the other end of the series connection.
  • the current diffusion electrode 60 eg, ITO
  • the first ohmic electrode 82, the second electrical connection 71, and the current diffusion electrode 60 interposed between the first electrical connection 81 and the first semiconductor layer 30 to reduce the contact resistance and provide a stable electrical connection.
  • the reflective layer R may include one of a distributed Bragg reflector and an omni-directional reflector (ODR).
  • the reflective layer R is formed between the plurality of light emitting portions, that is, in the trench, and the connection electrode 92 extends on the insulating layer R between the plurality of light emitting portions.
  • connection electrode 92 The electrical connectors 71 and 81 are exposed to be connected to the connection electrode 92, and the electrical connectors 71 and 81 and the connection electrode 92 may be formed separately, or may be integrally formed in one process. In addition, it is also possible to form a metal layer covering the electrical connection (71, 81), and to form the connection electrode 92 to be connected to the metal layer.
  • connection electrode 92 electrically connects the first semiconductor layer 30 and the second semiconductor layer 50 that face each other.
  • the connection electrode 92 is covered by an insulating reflective layer R, and one end of the connection electrode 92 has a first semiconductor layer exposed by etching the second semiconductor layer 50 and the active layer 40 ( 30 is in electrical communication with the other end of the connection electrode 92 is provided between the second semiconductor layer 50 and the reflective layer (R).
  • An insulator 97 is formed between the plurality of light emitting units, and the connection electrode 92 is formed on the insulator.
  • the first electrode 80 is in electrical communication with the first semiconductor layer 30 through the first electrical connection 81 on the reflective layer R of one end of the series connection, the second electrode 70
  • the second semiconductor layer 50 is electrically connected to the second semiconductor layer 50 through the second electrical connection part 71 on the reflective layer R of the other end of the series connection.
  • An auxiliary pad 93 is formed on the reflective layer R of the light emitting unit 103 between the light emitting units at both ends of the series connection for heat dissipation or support.
  • FIG. 41 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure.
  • Each of the light emitting parts includes a second electrode 70 and a second electrical connection part 71. Each light emitting part is etched and exposed.
  • the first ohmic electrode 82 is provided on the first semiconductor layer 30.
  • the connection electrode 92 connects the first ohmic electrode 82 and the second electrode 70 of two light emitting parts facing each other.
  • An insulator 97 is formed between the plurality of light emitting units, and the connection electrode 92 is formed on the insulator.
  • FIG. 42 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure, and an example of the reflective layer R having a multilayer structure is shown.
  • the openings formed in the reflective layer R are exposed to the periphery of the ohmic electrodes 72 and 82, and the electrical connection 71 , 81 may be formed to surround the ohmic electrodes 72 and 82.
  • the reflective layer R is formed of a non-conductive material in order to reduce light absorption by the metal reflective film.
  • An example of the multilayer structure includes a dielectric film 91b, a distributed Bragg reflector 91a, and a clad film 91c. do.
  • the dielectric film 91b having a predetermined thickness Prior to the deposition of the distributed Bragg reflector 91a requiring precision, the dielectric film 91b having a predetermined thickness is formed, thereby alleviating the height difference due to the structure such as the ohmic electrodes 72 and 82, thereby the distributed Bragg reflector 91a. It can be manufactured stably, and can also help reflection of light.
  • the material of the dielectric film 91b is suitably SiO 2 , and the thickness thereof is preferably 0.2 ⁇ m to 1.0 ⁇ m, and the step coverage is used to mitigate the height difference, such as PECVD (Plasma Enhanced CVD). It is preferable to form a dielectric film by chemical vapor deposition.
  • the distributed Bragg reflector 91a is formed on the dielectric film 91b.
  • the distribution Bragg reflector 91a may be composed of repeated stacking of materials having different reflectances, for example, SiO 2 / TiO 2 , SiO 2 / Ta 2 O 2 , or SiO 2 / HfO.
  • SiO 2 / TiO 2 has good reflection efficiency, and for UV light, SiO 2 / Ta 2 O 2 , or SiO 2 / HfO will have good reflection efficiency.
  • the distribution Bragg reflector 91a is composed of SiO 2 / TiO 2 , an optimization process is performed in consideration of the incident angle and the reflectance according to the wavelength based on an optical thickness of 1/4 of the wavelength of the light emitted from the active layer 40.
  • the thickness of each layer conform to 1/4 optical thickness of the wavelength.
  • the number of combinations is suitable for 4 to 40 pairs.
  • the Distribution Bragg reflector 91a is preferably formed by physical vapor deposition (PVD).
  • the clad film 91c may be made of a metal oxide such as Al 2 O 3 , a dielectric film 91b such as SiO 2 , SiON, MgF, CaF, or the like.
  • the effective refractive index of the distribution Bragg reflector 91a is larger than that of the dielectric film 91b and the clad film 91c for the reflection and guide of light.
  • the dielectric film 91b-the distributed Bragg reflector 91a-the clad film 91c can be regarded as an optical waveguide, and light absorption by the electrodes 70 and 80 may be greatly reduced. Can be.
  • the distributed Bragg reflector 91a is composed of SiO 2 / TiO 2
  • the refractive index of SiO 2 is 1.46 and the refractive index of TiO 2 is 2.4
  • the effective refractive index of the distributed Bragg reflector has a value between 1.46 and 2.4.
  • the dielectric film 91b may be made of SiO 2 , and the thickness thereof is appropriately 0.2 ⁇ m to 1.0 ⁇ m.
  • the clad film 91c may also be formed of SiO 2 having a refractive index of 1.46 smaller than the effective refractive index of the distribution Bragg reflector 91a. At least one of the dielectric film and the clad film may be omitted.
  • Each of the light emitting parts includes a plurality of first electrical connecting parts 81 and a plurality of second electrical connecting parts 71.
  • the electrical connection portion 81 and the second electrical connection portion 71 are exposed to the reflective layer R side.
  • a plurality of first electrical connecting portions 81 and a plurality of second electrical connecting portions 71 are arranged in a line in the longitudinal direction D2.
  • the connection electrode 92 connects the plurality of first electrical connectors 81 of one light emitting unit and extends over the reflective layer R formed in the trench to connect the plurality of second electrical connectors 71 of the other light emitting unit.
  • the light absorbing portion may reduce the light absorption loss by narrowing the width of the connection electrode 92.
  • Each of the light emitting units includes a plurality of second electrical connectors 71, and a plurality of second electrical connectors 71 are disposed between the plurality of second electrical connectors 71.
  • 1 is provided with an electrical connection 81 can be a more advantageous structure to improve the uniformity of the density of electrons and holes.
  • the connection electrode 92 connects the plurality of first electrical connection portions 81 of one light emitting portion, extends over the reflective layer R formed in the trench, and connects the plurality of second electrical connection portions 71 of the other light emitting portion.
  • the plurality of light emitting units 101, 102, and 103 are connected in series.
  • Different connecting electrodes 92 and 92 are patterned as if they are interdigitated so as to connect the first electrical connecting portion 81 and the second electrical connecting portion 71 arranged in a row.
  • An extended ohmic electrode 72 is formed on the current spreading electrode to connect with the second electrical connection 71.
  • the electrode 72 extends toward the first electrical connection 81. Therefore, the number of the second electrical connectors 71 is reduced to reduce the light absorption loss due to the metal.
  • a light absorption prevention layer 41 may be added between the second semiconductor layer and the current diffusion electrode to correspond to the extended ohmic electrode 72.
  • each light emitting part is provided with a first electrical connection part 81 and a second electrical connection part 71, and the first electrical connection part 81 and the second electrical connection part 71 are disposed in a diagonal direction.
  • the first electrode 80 connects the first electrical connectors 81 of the plurality of light emitters
  • the second electrode 70 connects the second electrical connectors 71 of the plurality of light emitters.
  • FIG. 47 is a view for explaining an example of a method of manufacturing a semiconductor light emitting device according to the present disclosure
  • FIG. 48 is a view for explaining examples of cut planes taken along line C-C of FIG. 37. 37, 38, 47, and 48, first, on the growth substrate 10, the first semiconductor layer 30, the active layer 40, the second semiconductor layer 50, and the current diffusion electrode ( 60; for example, ITO, and mesa-etched to expose a portion of the first semiconductor layer 30. Mesa etching may be performed prior to forming the current spreading electrode 60.
  • the current spreading electrode 60 can be omitted.
  • a process of electrically insulating the plurality of light emitting parts 101, 102, 103, and 104 together with or separately from the mesa etching process may be performed so that each light emitting part may be electrically insulated from each other by a trench exposing the growth substrate 10.
  • ohmic electrodes 72 and 82 are formed on the current diffusion electrode 60 and the exposed first semiconductor layer 30, respectively. Although the ohmic electrodes 72 and 82 may be omitted, the ohmic electrodes 72 and 82 are preferably provided to suppress an increase in operating voltage and to provide stable electrical contact. Thereafter, the reflective layer R is formed on the current spreading electrode 60.
  • the reflective layer R is formed of an insulating material to reduce light absorption by the metal reflective film, and may preferably have a multilayer structure including a distributed bragg reflector (DBR) or an omni-directional reflector (ODR).
  • DBR distributed bragg reflector
  • ODR omni-directional reflector
  • the first electrical connecting portion 81 and the second electrical connecting portion 71 penetrate the opening to contact the first ohmic electrode 82 and the second ohmic electrode 72, respectively. Is formed.
  • the first electrode 80 and the second electrode 70 are formed to be connected to the first electrical connection 81 and the second electrical connection 71, respectively.
  • the electrical connectors 71 and 81 and the electrodes 70 and 80 may be formed separately, but may be integrally formed in one process.
  • the connection electrode 92 is formed on the reflective layer R.
  • the connection electrode 92 may be formed as described in FIG.
  • the connecting electrode 92 is not between the plurality of semiconductor layers 30, 40, 50 and the reflective layer R, and the plurality of semiconductor layers 30 based on the reflective layer R. It is on the opposite side of (40,50), which is good for reducing light absorption loss. Since light is more likely to leak between the light emitting portions than others, the line width of the connection electrode 92 is preferably as small as possible to reduce light absorption by the metal. Similarly, the area of the first electrode 80 and the second electrode 70 may be reduced as much as possible to reduce the light absorption as long as there is no problem in the function of heat radiation.
  • the semiconductor light emitting device including the plurality of light emitting parts 101, 102, 103, 104 is manufactured by cutting the wafer along the cutting line SL, as shown in FIG. 47. do.
  • the scribing and / or breaking process can proceed. Chemical etching processes may be added.
  • the scribing process can be performed by using a laser or a cutter and applying a laser by focusing on the surface of the substrate 10 or inside the substrate of the semiconductor light emitting device. .
  • neighboring semiconductor light emitting devices may be preliminarily cut along a cutting line SL.
  • the pre-cut semiconductor light emitting device may be completely separated into individual semiconductor light emitting devices through a breaking process performed after the scribing process.
  • the semiconductor light emitting device has a small length of the short side 110 (upper surface of one surface) and a long side 114 (upper surface of the other surface), a method having a small tolerance when cutting is preferable, and a cutter or a laser switch A stealth dicing method can be used that focuses the laser inside the substrate as compared to the method of applying criving.
  • it may be considered to cut parallel to one of the long side and the short side of the crystal surface of the material (eg, sapphire) constituting the growth substrate 10. For example, making the cut surface parallel to the crystal surface of the substrate has a smaller tolerance of the line width of the cut.
  • the tolerance is small in the longitudinal direction D1 of the upper surface 110 of one surface such that the upper surface 110 of one surface has a designed length. Therefore, when the other surface 13 is cut parallel to one of the sapphire crystal surface, the tolerance in the longitudinal direction D1 of the upper surface 110 of one surface is small, so that the length of the upper surface 110 of one surface is unintentionally small. It helps to prevent.
  • the semiconductor light emitting device cut as described above has edges of one surface and the lower surface of the growth substrate being exposed by removing a plurality of semiconductor layers, and the edges of the plurality of semiconductor layers adjacent to the exposed lower surface are removed. 2, the semiconductor layer 50 and the active layer 40 are removed to expose the first semiconductor layer 30.
  • the reflective layer R may be formed to cover the plurality of light emitting parts, the exposed lower surface of the edge, and the exposed first semiconductor layer of the edge.
  • the first semiconductor layer may be formed on the edges of the plurality of semiconductor layers so as not to be etched and exposed.
  • FIG. 41C when the plurality of light emitting portions are separated only by mesa etching and separated by the cutting process, there is no exposure of the lower surface at the edge and the surface where the first semiconductor layer is etched is exposed. Can be.
  • FIG. 49 is a view for explaining another example of a semiconductor light emitting device according to the present disclosure.
  • An electrical device for example, a printed circuit board (PCB)
  • PCB printed circuit board
  • An electrical device may include a plurality of conductive parts 241 and 242 and fixing parts 240 that fix and insulate them. ).
  • An example in which the first electrode 80 and the second electrode 70 at both ends of the series connection are bonded to the conductive parts 241 and 242 formed in an electric element such as a PCB is shown.
  • the encapsulant 210 containing the phosphor may cover the growth substrate and cover the side surfaces of the plurality of light emitting parts.
  • the growth substrate is provided above the first electrode 80 and the second electrode 70 based on the fixing part 540.
  • the phosphor converts wavelengths of light emitted from the plurality of light emitting portions. It is of course also possible to have no phosphor. In this manner, the electric element, the encapsulant, the growth substrate, and the plurality of light emitting portions constitute the semiconductor light emitting element.
  • FIG. 50 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure, and the first electrode 80 and the second electrode 70 are bonded to the plates 241, 242, 243.
  • the plate includes a plurality of conductive parts 241 and 242 and fixing parts 243 that fix and insulate them.
  • the plurality of conductive portions 241 and 242 are exposed upward and downward to become heat sinks and / or current supply passages.
  • the connection electrode 92 may contact the conductive portion of the plate to support the semiconductor light emitting device and become a heat dissipation path.
  • FIG. 51 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure, in which the auxiliary pad 93 of the semiconductor light emitting device shown in FIG. 40 is in contact with the conductive portion and serves as a support and heat dissipation path.
  • FIG. 52 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure, and the first electrode 80 and the second electrode 70 of each light emitting unit are bonded to the plates 241, 242, 243.
  • the first electrode 80, the second electrode 70, and the second electrode 70 are formed on the reflective layer R, respectively, and are electrically connected to the first semiconductor layer and the second semiconductor layer, respectively, by the electrical connection unit. have. Since the first electrode 80 and the second electrode 70 of the light emitting portions facing each other are bonded to each conductive portion, a series connection of the plurality of light emitting portions is achieved by the conductive portion.
  • Such a semiconductor light emitting device is omitted because the connection electrode is reduced light absorption, there is an advantage in the manufacturing process.
  • the dam 250 is formed by printing, dispensing and curing white resin on or around the semiconductor light emitting device.
  • the dam 250 forms a space to accommodate the semiconductor light emitting device and reflects light.
  • the encapsulant 210 fills a space and protects the semiconductor light emitting device.
  • Dam 210 is formed only as necessary on the upper surface of the plate (241,242, 243), there is no unnecessary extension to the lower surface of the plate. Thus, the plate is a good heat sink with power delivery.
  • a reflective film may be formed on a top surface of the plate to improve reflectance.
  • the length D of the side surface 111 is set to the length B of the upper surface 110. If the light absorption in the device is reduced by relatively long compared with the present disclosure, the technical idea is to reduce the light absorption in the device by reducing the length B of the upper surface 110. Increasing the length D of the side surface 111, that is, increasing the thickness of the growth substrate 10 or increasing the thickness of the semiconductor layers 30, 40, 40 reduces the area of the light emitting region, that is, the active layer 40. Does not entail.
  • reducing the length B of the upper surface 110 means that the area of the active layer 40 is reduced, which means that the amount of emitted light is reduced.
  • the inventors have confirmed through experiments that despite the decrease in the length B of the upper surface 110, there is a region where the decrease is not large in the total amount of light emitted from the inside of the device. Hereinafter, this point is examined.
  • the semiconductor light emitting device includes a growth substrate 10, a first semiconductor layer 30, an active layer 40 and a second semiconductor layer 50 that generate light through recombination of electrons and holes,
  • the structure having the reflective layer R reflecting the light generated by the active layer 40 was made.
  • the length of the upper surface 114 (800 ⁇ m) is fixed, and the length of the upper surface 110 (50 ⁇ m, 75 ⁇ m, 100 ⁇ m, 125 ⁇ m, 150 ⁇ m, 175 ⁇ m, 200 ⁇ m, 225 ⁇ m, 250 ⁇ m, 275 ⁇ m,
  • the change of External Quantum Efficiency (EQE) was examined while varying 300 ⁇ m, 325 ⁇ m).
  • External quantum efficiency is defined as the product of internal quantum efficiency (IQE) and light extraction efficiency (LEE).
  • the internal quantum efficiency is related to how much light is generated in the active layer 40, and the light extraction efficiency is related to how much light is emitted to the outside of the device.
  • the current density A / cm 2
  • the received internal quantum efficiency tended to decrease.
  • the length B of the upper surface 110 decreases, the light extraction efficiency tended to increase.
  • the internal quantum efficiency tends to decrease continuously, and in the region where the current density rapidly increases (in this example, 75 ⁇ m or less, current density of 50 A / cm 2 or more).
  • the internal quantum efficiency also decreased sharply at.
  • the light extraction efficiency tended to increase continuously.
  • the external quantum efficiency which is the product of them, tended to increase up to 200 ⁇ m, and there was almost no change after 200 ⁇ m, and as the internal quantum efficiency dropped sharply, the light extraction efficiency increased as the increase was increased. .
  • a plurality of light emitting parts are formed on a growth substrate, and the upper surface 110 of one surface of the growth substrate has a length of 75 ⁇ m or more and 200 ⁇ m or less.
  • the upper surface 114 of the other surface is longer than the upper surface 110 of one surface, and the plurality of light emitting parts are arranged in a line in the longitudinal direction of the upper surface 114. Considering the length of each light emitting portion, the number of light emitting portions, and the width of the trench between the light emitting portions, a suitable length range of the upper surface 114 of the other surface can be found.
  • ⁇ 55 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure.
  • a plurality of light emitting parts are formed on the growth substrate.
  • D I the length of one surface 12 (e.g., the length of the side 111)
  • ⁇ c is the total reflection critical angle of light incident on the upper surface 14 through the growth substrate 10, and as illustrated in FIG.
  • At least a part of the light L totally internally reflected at R2 does not hit the bottom surface 11 of the semiconductor light emitting device, but strikes the side surface 13 of the semiconductor light emitting device.
  • the critical angle ⁇ c is about 35.3 degrees
  • C If A / 2 and the critical angle ⁇ c is greater than 35.3 degrees (eg see FIG. 13), C> A / 2 (see FIG. 55A), and the critical angle ⁇ c is less than 35.3 degrees (eg FIG. 11) , 12) C ⁇ A / 2 (see FIGS. 55B, 55C).
  • the length B of the upper surface 110 of one surface of the growth substrate 10 is equal to or smaller than the larger of 2D / 2 * tan ( ⁇ c ) and (2D) * tan ( ⁇ c ). Is formed.
  • a growth substrate and a plurality of light emitting parts formed on the growth substrate are included, and the features described with reference to FIGS. 9 and 36 to 52, the features described with reference to FIGS. 53 and 54, and FIG. 55 are described. Embodiments in which the described features are combined are possible,
  • an embodiment in which the upper surface length B of one surface of the growth substrate is 150 ⁇ m or less, and less than or equal to the larger of 2D / 2 * tan ( ⁇ c ) and (2D) * tan ( ⁇ c ) will be considered.
  • an embodiment in which the upper surface length B of one surface of the growth substrate is 75 ⁇ m or more and 200 ⁇ m or less, and is equal to or smaller than the larger of 2D / 2 * tan ( ⁇ c ) and (2D) * tan ( ⁇ c )
  • An example can be considered.
  • an embodiment in which the upper surface length B of one surface of the growth substrate is 75 ⁇ m or more and 150 ⁇ m or less may be considered.
  • the semiconductor light emitting device includes a growth substrate, a plurality of light emitting portions formed on the growth substrate, a first electrode, and a second electrode, and are flipped; It is a flip chip.
  • the plurality of light emitting units may be electrically connected in series by examples of the connection electrodes described above.
  • the growth substrate has a shape shown in FIG. 36 and has a longer upper surface than the upper surface of one surface.
  • the length of the upper surface of one surface may be limited to the lengths of the above-described embodiments, but this limitation is not essential.
  • the plurality of light emitting units are arranged in a line in the longitudinal direction D2 of the upper surface of the other surface, and the length P of each light emitting unit in the longitudinal direction D2 of the upper surface 114 of the other surface is the upper surface 110 of the one surface. It is longer than the length W of each light emitting part in the longitudinal direction D1.
  • Each light emitting portion includes a first surface facing the other light emitting portion and having a length W, and a second surface having a length P and directly facing the encapsulant 210 (see FIG. 56).
  • the semiconductor light emitting device may include a first conductive part (not shown) bonded to a first electrode of a light emitting part (eg, 101) at one end of a plurality of light emitting parts connected in series, and of the other end.
  • a second conductive portion (not shown) bonded to the second electrode of the light emitting portion (eg, 105), a fixing portion 230 to which the first conductive portion and the second conductive portion are fixed, and an encapsulant 210 covering the plurality of light emitting portions. ) May be included.
  • One or more growth substrates may be provided so that the plurality of light emitting units are connected in series.
  • the encapsulant 210 may be elongated along the growth substrate (see FIG. 56A), or the encapsulant 210 may be separated from each other.
  • the growth substrates eg, 1,2,3) may be covered (see FIGS. 56B, 56C, 56D).
  • a plurality of light emitting parts formed on the growth substrate may be connected to each other 201 so as to be driven by HV (see FIG. 56B).
  • the plurality of light emitting parts formed on one growth substrate emit light of a first color (eg, blue light), and the plurality of light emitting parts formed on the other growth substrate emit light of a second color (eg, green light) that is different from the first color.
  • a first color eg, blue light
  • a second color eg, green light
  • the encapsulant 210 may include a red phosphor and may be mixed with blue light and green light emitted from a plurality of light emitting parts formed on different growth substrates, thereby producing white light.
  • the growth substrate (eg, 1) emitting blue light and the growth substrate (eg, 2) emitting green light may have different lengths (see FIG. 56D).
  • the plurality of light emitting units are arranged in a row on the growth substrate formed long in the longitudinal direction D2 (see FIG. 36), but each light emitting unit is longer in the longitudinal direction D2, that is, the semiconductor light emitting device satisfies P> W.
  • the degree of loss is reduced, and the length or area of the second surface directly facing the encapsulant 210 containing the phosphor is possible. As a result, the brightness is improved.
  • FIG. 57 is a view for explaining one feature of the semiconductor light emitting device described with reference to FIG. 56, and is a view for comparing the semiconductor light emitting devices including the same number of light emitting parts.
  • FIG. 57A nine light emitting parts are provided at 3 * 3
  • FIG. 57B is provided at nine light emitting parts having W> P at 1 * 9.
  • FIG. 57C nine light emitting parts having W ⁇ P at 1 * 9 are provided.
  • the length of the plurality of light emitting portions provided with n * m and the encapsulating material directly face each other is n (2W) + m (2P).
  • the length of directly facing the encapsulant in FIG. 57C is longer.
  • a plurality of light emitting units are arranged in a row on a growth substrate having L (length of the upper surface of the other surface)> B (length of the upper surface of one surface), and each light emitting unit is P> W.
  • the area facing the encapsulant is longer than that in the case of FIGS. 57a and 57b, resulting in a larger area that can react with the phosphor, resulting in improved luminance.
  • FIG. 58 is a view for explaining another feature of the semiconductor light emitting device described with reference to FIG. 56.
  • the length B of the upper surface 110 of the one surface 12 of the growth substrate is 150 ⁇ m or less as described above.
  • the length B of the upper surface 110 of the one surface 12 of the growth substrate 10 is equal to or smaller than the larger of D / tan ( ⁇ c ) and (2D) * tan ( ⁇ c ), or 75 It may be in the range of ⁇ m to 200 ⁇ m.
  • the length B of the upper surface 110 of the one surface 12 may have a length of these combined conditions, as described above.
  • the driving voltage level of each light emitting unit may vary depending on the specific material and junction voltage used in the light emitting unit. For example, some Group III nitride based light emitters may have a drive voltage in the range of 2.5 to 3.5V.
  • B1 * P1 is preferable to B2 * P2 in order to increase the reaction surface with the phosphor (here, B1 ⁇ B2, P1> P2).
  • B1 ⁇ B2, P1> P2 For example, in view of increasing the reaction surface with the phosphor, even when B is 75 ⁇ m (B1) to 200 ⁇ m (B2), it is preferable to reduce B to about 75 ⁇ m to 150 ⁇ m and to increase P.
  • B is about 100 ⁇ m ⁇ 10 ⁇ m and the P is further increased as close as possible to the peak of EQE presented at 54.
  • FIG. 59 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure.
  • FIG. 60 is a view for explaining an example of the semiconductor light emitting device shown in FIG. 59 as viewed from the reflective layer side.
  • At least one of the first electrode 80 and the second electrode 70 is electrically insulated from the plurality of semiconductor layers, and is in electrical communication with the plurality of semiconductor layers by an electrical connecting portion.
  • at least one of the first electrode and the second electrode is a flip chip provided on the opposite side of the plurality of semiconductor layers with respect to the reflective layer R.
  • the first electrode 80 and the second electrode 70 are provided on the reflective layer R, and are in electrical communication with the first semiconductor layer and the second semiconductor layer through the electrical connection portions 71 and 81, respectively. .
  • the growth substrate 10 is provided on an opposite side of the reflective layer based on the plurality of semiconductor layers, and includes a lower face 11 on which a plurality of semiconductor layers are formed, an upper face 14 facing the lower surface, A face 12 connecting the lower surface 11 and the upper surface 14, another face 13 connecting the lower surface and the upper surface 14, an opposite face to the face 15, And another opposite face to the another face 16.
  • the semiconductor light emitting device has a structure in which a light emitting surface or an active area decreases in a device having long sides and short sides.
  • an interval for cutting is required to suppress problems such as cracks when cutting between the elements affect the individual elements.
  • This spacing results in a reduction of the emitting surface or active area of the device.
  • increasing the spacing on the long side is relatively larger in decreasing the active area than when increasing the spacing on the short side.
  • it is desirable that the short side is small in length to reduce the length reduction due to spacing if possible.
  • the growth substrate 10 depends on the material, in the case of a single crystal sapphire substrate has crystal surfaces. In this example, cuts and gaps are designed in consideration of this crystal plane.
  • the edges of the lower surface 11 have the plurality of semiconductor layers 30, 40, 50 removed, and the edges of the plurality of semiconductor layers corresponding to the edges of the lower surface 11 have the second semiconductor layer 50.
  • the active layer 40 is removed to expose the first semiconductor layer 30.
  • the plurality of semiconductor layers may be mesa-etched to expose the first semiconductor layer at the edge, and the lower surface 11 may be exposed by removing a portion of the bottom of the mesa-etch again.
  • the distances to the side surfaces of the plurality of semiconductor layers are distances a1 and a2 from the one surface 12 and the opposing surface 15 on one surface of the growth substrate to the side surfaces of the first semiconductor layer 30, and the other surface 13 and the growth substrate.
  • the growth substrate 10 is a sapphire substrate, but is not limited to this, and may be applied to a SiC substrate, a GaN substrate, or the like.
  • the other surface 13 is longer than the one surface 12, and the other surface 13 is a surface cut parallel to one of the crystal surfaces of the growth substrate 10. Since the other surface 13 is cut parallel to the cut surface, cracks that may occur when the other surface 13 is formed are propagated along the crystal surface. Therefore, it is advantageous to make the said distance small on the other surface 13 side.
  • One surface 12 is a surface cut so as not to be parallel to the crystal surfaces. It is of course also possible if the one surface 12 is a surface cut parallel to one of the crystal surfaces. For example, if the other surface 13 is parallel to one of the sapphire crystal surfaces, and the one surface 12 and the other surface 13 are formed at approximately orthogonal degrees, the one surface 12 will be formed not to be parallel to the crystal surfaces. .
  • the crack will propagate from the planned cutting plane to the plurality of semiconductor layers. Therefore, in order to suppress the propagation of a problem such as a crack to the plurality of semiconductor layers, it is necessary to increase the distance from one surface 12 and the opposite surface 15 on one surface to a plurality of adjacent semiconductor layers, respectively, to be equal to or larger than the other surface side. desirable. That is, the sum of the distances from the one surface 12 and the opposite surface 15 of one surface to the side surfaces of the adjacent semiconductor layers, respectively, is the sum of the plurality of semiconductor layers adjacent from the other surface 13 and the opposite surface 16 of the other surface, respectively.
  • the distance may be equal to one surface 12 side and the other surface 13 side. Since the length of one surface 12 is small, in order to reduce the interval for cutting during the separation process for each element, the one surface 12, the other surface 13, the opposite surface 15 on one surface, and the opposite surface 16 on the other surface are The surface may be cut by a stealth dicing or laser saw method.
  • the semiconductor light emitting device suppresses the decrease in the length of the one surface 12 in the device having the small length (the length in the direction of D1) of the one surface 12 of the growth substrate 10, and therefore, the decrease in the light emitting area, It is effective in preventing the yield reduction of the device due to cracks or the like.
  • it may have a length of one surface 12 as described in FIGS. 9 to 54.
  • one surface 12 may have a length of 150 ⁇ m or less.
  • the one surface 12 may have a length of 75 ⁇ m or more and 200 ⁇ m or less so that the increase in the light extraction efficiency may be offset by the decrease in the internal quantum efficiency when compared to the external quantum efficiency when the length is 200 ⁇ m.
  • the length B of the one surface 12 may be equal to or smaller than the larger of 2D / 2 * tan ( ⁇ c ) and (2D) * tan ( ⁇ c ). Or combinations thereof.
  • the distance between the lower surface 11 and the upper surface 14 (the height of the one surface 12) may have a length of 70 ⁇ m or more and 180 ⁇ m or less.
  • FIG. 61 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure
  • FIG. 62 is a view for explaining an example of a cut plane taken along the line A-A of FIG. 61.
  • At least one of the first electrical connecting portion 81 and the second electrical connecting portion 71 may be provided, and the plurality of first electrodes 80 and the second electrode 70 correspond to the plurality of electrical connecting portions, respectively. It may be provided.
  • the first electrode may be provided between the second electrodes.
  • the edges of the lower surface 11 of the growth substrate 10 are linearly removed from the second semiconductor layer, the active layer, and the first semiconductor layer, and the distance to the side surfaces of the plurality of semiconductor layers is to the side surfaces of the first semiconductor layer. Distance.
  • non-conductive reflecting film R is a non-conductive reflecting film having a multilayer structure.
  • a current diffusion electrode 60 (eg, ITO) is formed between the second semiconductor layer 50 and the nonconductive reflecting film R to spread current.
  • the ohmic electrodes 72 and 82 may be used to suppress or lower a rise in operating voltage in electrical conduction between the first electrical connection 81 and the first semiconductor layer 30, the second electrical connection 71, and the current spreading electrode 60. It is formed on the first semiconductor layer 30 and the current diffusion electrode 60 to be in contact with the electrical connection (71, 81), respectively.
  • the nonconductive reflector R may be a distributed bragg reflector (DBR) or an omni-directional reflector (ODR).
  • the non-conductive reflecting film R is formed of a non-conductive material to reduce light absorption by the metal reflecting film.
  • the non-conductive reflecting film R is a dielectric film 91b and a distribution Bragg reflector 91a.
  • the clad film 91c Prior to the deposition of the distributed Bragg reflector 91a requiring precision, the dielectric film 91b having a predetermined thickness is formed, thereby alleviating the height difference due to the structure such as the ohmic electrodes 72 and 82, thereby the distributed Bragg reflector 91a.
  • the distributed Bragg reflector 91a is formed on the dielectric film 91b.
  • the distribution Bragg reflector 91a may be composed of repeated stacking of materials having different reflectances, for example, SiO 2 / TiO 2 , SiO 2 / Ta 2 O 2 , or SiO 2 / HfO.
  • SiO 2 / TiO 2 has good reflection efficiency, and for UV light, SiO 2 / Ta 2 O 2 , or SiO 2 / HfO will have good reflection efficiency.
  • the clad film 91c may be made of a metal oxide such as Al 2 O 3 , a dielectric film 91b such as SiO 2 , SiON, MgF, CaF, or the like.
  • the effective refractive index of the distributed Bragg reflector 91a is larger than that of the dielectric film 91b for the reflection and guide of light.
  • the clad film 91c having a refractive index lower than that of the distribution Bragg reflector 91a is introduced, light absorption by the electrodes 70 and 80 may be greatly reduced.
  • the refractive index is selected in this way, the dielectric film 91b-the distributed Bragg reflector 91a-the clad film 91c can be viewed as an optical waveguide.
  • FIG. 63 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure.
  • the growth substrate 10 has a long side (the longitudinal direction of the other surface 13) compared to the short side (the longitudinal direction of the one surface 12). Much longer.
  • a plurality of light emitting portions 101, 102, 103, 104 are formed on the growth substrate 10.
  • Each light emitting part includes a first semiconductor layer, an active layer, and a second semiconductor layer.
  • Each light emitting portion is formed longer in the long side direction D1.
  • the other surface 13 is a surface cut parallel to one of the crystal surfaces of the growth substrate.
  • the sum of the distances from the one surface 12 and the opposite surface 15 of one surface to the side surfaces of a plurality of adjacent semiconductor layers, respectively, is equal to that of the other surface 13 and the other surface. It is characterized by being equal to or larger than the sum of the distances from the opposing face 16 to the side surfaces of the plurality of semiconductor layers adjacent to each other.
  • FIG. 64 is a diagram illustrating an example of a crystal of a substrate of a semiconductor light emitting device according to the present disclosure
  • FIG. 65 is a diagram illustrating an example of directions of a crystal surface, one surface 12, and the other surface 13.
  • Blue and green semiconductor light emitting devices are generally manufactured by epitaxially growing a GaN-based active layer on a sapphire substrate.
  • Sapphire is a crystal having a hexagonal structure symmetry, the schematic structure of the sapphire crystal unit cell is shown in Figure 64b.
  • Sapphire has a lattice constant of 13.001 ⁇ in the C-axis direction and a lattice constant of 4.765 ⁇ in the A-axis direction.
  • the stable low index plane of sapphire is C-plane (0001) with C-axis direction, R-plane inclined 57.6 ° with C-plane, and M- inclined 90 ° with C-plane
  • C-plane (0001) with C-axis direction
  • R-plane inclined 57.6 ° with C-plane and M- inclined 90 ° with C-plane
  • M- inclined 90 ° with C-plane There is a plane and an A-plane.
  • Sapphire substrates are classified according to their surface direction. For example, according to the surface direction of the substrate on which the plurality of semiconductor layers are formed, the C-axis substrate is a substrate whose surface is C-plane, the A-axis substrate is a substrate whose surface is A-plane, and the M-axis substrate has a surface M
  • the substrate is a plane, and the R-axis substrate is a substrate having an R-plane.
  • a sapphire substrate having a C-plane manufactured by cutting a C-axis ingot is used, and a sapphire substrate having an R-plane is frequently used for non-polar GaN growth.
  • one channel of the laser of the cutting device is provided such that the longitudinal direction D2 of the other surface 13 is cut parallel to one of the crystal planes (e.g., M-plane) as shown in FIG.
  • Two channels of the laser can be provided in the longitudinal direction D1 of 12).
  • the one surface 12 is not parallel to the crystal surfaces and may be orthogonal to the flat surface of the wafer (see FIG. 64A).
  • the growth substrate 10 is a single crystal sapphire substrate, a C-plane sapphire substrate may be used, the other surface 13 is parallel to the M-plane [1100] of the single crystal, one surface 12 is A Consider an example parallel to the plane [1120].
  • the other surface 13 may be parallel to other crystal surfaces other than the M-plane, and one surface 12 may also be formed in a direction other than the A-plane.
  • FIG. 66 is a view for explaining an example of a method of manufacturing a semiconductor light emitting device according to the present disclosure
  • FIG. 67 is a view for explaining examples of cut planes taken along line B-B of FIG. 61.
  • first, the first semiconductor layer 30, the active layer 40, the second semiconductor layer 50, and the current diffusion electrode 60 (eg, ITO) are formed on the growth substrate 10.
  • a part of the first semiconductor layer 30 is exposed by mesa etching.
  • Mesa etching may be performed prior to forming the current spreading electrode 60.
  • the current spreading electrode 60 can be omitted.
  • the semiconductor light emitting device may be electrically insulated from each other by a trench exposing the lower surface 11 of the growth substrate 10 by performing a process of electrically insulating the semiconductor light emitting devices with or separately from the mesa etching process. have.
  • a reflective layer R is formed on the current spreading electrode 60 and the exposed first semiconductor layer 30.
  • the reflective layer R is formed of an insulating material to reduce light absorption by the metal reflective film, and may preferably have a multilayer structure including a distributed bragg reflector (DBR) or an omni-directional reflector (ODR).
  • DBR distributed bragg reflector
  • ODR omni-directional reflector
  • an opening is formed in the reflective layer R, and the first electrical connecting portion 81 and the second electrical connecting portion 71 are formed to be in electrical communication with the first semiconductor layer and the second semiconductor layer, respectively, through the opening.
  • the first electrode 80 and the second electrode 70 are formed to be connected to the first electrical connection 81 and the second electrical connection 71, respectively.
  • the electrical connectors 71 and 81 and the electrodes 70 and 80 may be formed separately, but may be integrally formed in one process.
  • the individual semiconductor light emitting devices are manufactured by cutting the wafer along the cutting line SL.
  • the scribing and / or breaking process can proceed. Chemical etching processes may be added.
  • the scribing process can be performed by using a laser or a cutter and applying a laser by focusing on the surface of the substrate 10 or inside the substrate of the semiconductor light emitting device.
  • neighboring semiconductor light emitting devices may be preliminarily cut along a cutting line SL. The pre-cut semiconductor light emitting device may be completely separated into individual semiconductor light emitting devices through a breaking process performed after the scribing process.
  • the semiconductor light emitting device has a shape in which the length of one surface 12 is small and the length of the other surface 13 is long, a method having a small tolerance when cutting is preferable, and a cutter or a conventional laser scribing is applied.
  • a stealth dicing method that focuses the laser inside the substrate can be used as compared to the method.
  • aligning the cut surface with the crystal surface of the growth substrate is advantageous for reducing the width of the cut. Therefore, when the other surface 13 is cut parallel to one of the sapphire crystal faces, it is possible to reduce the interval between the cuts in the longitudinal direction D1 of the one surface 12 so that the length of the one surface 12 is unintentionally small. It is especially good at preventing.
  • the semiconductor light emitting device cut as described above is exposed at the edge of the lower surface 11 of the growth substrate 10 by removing a plurality of semiconductor layers, and the plurality of semiconductors adjacent to the exposed lower surface 11.
  • the second semiconductor layer 50 and the active layer 40 are removed to expose the first semiconductor layer 30.
  • the distance to the side surfaces of the plurality of semiconductor layers is the distance to the side surfaces of the first semiconductor layer.
  • the reflective layer R may be formed to cover the plurality of light emitting parts, the exposed lower surface of the edge, and the exposed first semiconductor layer of the edge. Alternatively, as shown in FIG.
  • the distance to the side surfaces of the plurality of semiconductor layers is the distance to the side surfaces of the first semiconductor layer.
  • the distance to the side surfaces of the plurality of semiconductor layers is the distance to the side surfaces of the second semiconductor layers.
  • FIG. 68 and 69 are diagrams for explaining an example of stealth dicing.
  • a laser technology called stealth dicing is cut from the inside of the wiper, thereby causing debris, device damage, and loss of semiconductor material.
  • This method involves two steps. As shown in FIG. 68, the substrate is focused below the surface of the substrate, and a perforation is made to the wafer by a laser, and the tape attached to the plurality of semiconductor layers is expanded to separate into individual chips.
  • the stealth dicing method as shown in FIG. 69A, perforation occurs only inside the substrate and the surface of the substrate is not damaged.
  • FIG. 69B the spacing or width of the cut is much less than that with stealth dicing (see right of FIG. 69B) than with a blade (see left of FIG. 69B).
  • FIG. 70 is a view for explaining an example of the relationship between the other surface and the crystal surface of the growth substrate.
  • a plurality of semiconductor light emitting devices are formed on a wafer, and an example of a shape is shown when looking at one surface 12 of each device. have.
  • the crystal face 21 of the growth substrate 10 is parallel to the cut line SD (eg, the first channel cut line), showing that the other face 13 is cut alongside the crystal face 21 of one of the crystal faces. . Since cracks propagate substantially along the crystal plane 21, the cut planes 13 and 16 and the side surfaces of the plurality of semiconductor layers as examples of the intervals or widths of the cuts in the longitudinal direction D1 of one surface 12 are shown.
  • the distances e1 and e2 to the side surface of the first semiconductor layer can be made small.
  • FIG. 71 is a view for explaining an example of a relationship between one surface 12 and a crystal surface of a growth substrate, in which a plurality of semiconductor light emitting devices are formed on a wafer, and the shape is one when the other surface 13 of each device is viewed.
  • the crystal surface 22 of the growth substrate 10 is not parallel to the cutting line SD (eg, the second channel cutting line), so that one surface 12 is formed not to be parallel to the crystal surface 22.
  • the cutting lines 12 and 15 and the side surfaces of the plurality of semiconductor layers as examples of the intervals or widths of the cuts in the longitudinal direction D2 of the other surface 13 (FIG. 71).
  • the distances a1 and a2 to the side surface of the first semiconductor layer are larger than the longitudinal direction D1 of the one surface 12.
  • the one surface 12 and the opposite surface 15 of the growth substrate 10 are affected together. Therefore, the sum a1 + a2 of the distances from the one surface 12 and the opposing surface 15 on one surface to the plurality of adjacent semiconductor layers may be within a predetermined allowable value (for example, 40 ⁇ m or less).
  • the sum (a1 + a2) of the distances from one surface 12 and the opposite surface 15 of one surface to the side surfaces of a plurality of adjacent semiconductor layers, respectively, is the other surface 13.
  • a sum (e1 + e2) equal to or larger than the sum of the distances from the opposite surfaces 16 of the other surface to the side surfaces of the plurality of semiconductor layers adjacent to each other.
  • the other surface 13 and the one surface 12 are respectively crystal surfaces. In parallel with the other surface 13 and one surface 12 will not be perpendicular to each other.
  • FIG. 72 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure, in which the fixing part 8, the first conductive part 3, and the second conductive part 2, 4 constitute a plate 5. do.
  • the metal film e.g. Al, Cu
  • insulator film e.g. resin
  • the first conductive part 3 and the second conductive part Plates 5 consisting of 2,4 and fasteners 8 (insulators) connecting and fixing them can be made.
  • a plurality of semiconductor light emitting devices may be mounted on the plate 5 in series or in parallel.
  • An encapsulation portion 9 covering a plurality of semiconductor light emitting elements is formed.
  • the semiconductor light emitting device may be mounted on a PCB or provided in a reflective cup having a cavity.
  • a first semiconductor layer having a first conductivity, an active layer for generating light through recombination of electrons and holes, and a second semiconductor layer having a second conductivity different from the first conductivity are sequentially stacked.
  • a first electrode and a second electrode in electrical communication with the semiconductor layer And a growth substrate provided on an opposite side of the reflective layer on the basis of the plurality of semiconductor layers and having a hexahedron shape, wherein a face of the hexahedron has a lower side and a lower surface on which a plurality of semiconductor layers are formed. And a growth substrate having an upper side facing the upper side and two lateral sides connecting the lower side to the upper side, the upper side having a length of 150 ⁇ m or less.
  • the growth substrate has an another face extending from one side of the one side, the other side has a lower side on which a plurality of semiconductor layers are formed and an upper side opposite to the lower side, The upper surface of the other surface is longer than the upper surface of the one surface semiconductor light emitting device.
  • the semiconductor light emitting device characterized in that the first electrode and the second electrode is provided along the upper surface of the other surface.
  • each of the first electrode and the second electrode has an electrical connection portion.
  • the non-conductive reflector may be made of a distributed bragg reflector (DBR) made of SiO 2 / TiO 2 , and may be made of various insulating materials, dielectric materials, and the like.
  • DBR distributed bragg reflector
  • the growth substrate has an another face extending from one side of the one side, the other side having a lower side and an upper side opposite to the lower surface on which a plurality of semiconductor layers are formed,
  • the first electrode and the second electrode is a semiconductor light emitting device, characterized in that provided along the upper surface of the other surface.
  • a semiconductor light emitting element comprising two sides having a length of 70 ⁇ m or more.
  • the lengths of the two sides are generally the same, but if there is a slight height difference, their average value can be used.
  • a semiconductor light emitting element comprising two side surfaces having a length of 180 mu m or less.
  • a semiconductor light emitting element comprising two sides having a length of 70 ⁇ m or more and 180 ⁇ m or less.
  • a semiconductor light emitting element comprising two sides having a length of 80 ⁇ m or more and 150 ⁇ m or less.
  • a semiconductor light emitting device wherein the growth substrate has a refractive index of 1.5 or more.
  • a semiconductor light emitting element wherein the total reflection critical angle ⁇ c of the growth substrate with respect to air is less than 45 °.
  • a semiconductor light emitting device characterized in that the growth substrate is made of sapphire.
  • the length B of the upper surface is smaller than 2D / 2 * tan ( ⁇ c ), where D is the length of two sides and ⁇ c is the total reflection critical angle.
  • a semiconductor light emitting device wherein the length B of the upper surface is equal to or less than (2D) * tan ( ⁇ c ), where D is the length of two sides and ⁇ c is the total reflection critical angle.
  • the two side surfaces have a length D of 70 ⁇ m or more and 180 ⁇ m or less, at least the second semiconductor layer and the active layer are mesa-etched to expose the first semiconductor layer, and the length B of the upper surface is (2D A semiconductor light emitting device, characterized in that less than / 2 * tan ( ⁇ c ) + M, wherein ⁇ c is the total reflection critical angle, M is the total length of the first semiconductor layer exposed by mesa etching.
  • a first semiconductor layer having a first conductivity, an active layer for generating light through recombination of electrons and holes, and a second semiconductor layer having a second conductivity different from the first conductivity are sequentially stacked.
  • a plurality of semiconductor layers A reflection layer provided on one side of the plurality of semiconductor layers and reflecting light generated from the active layer; A growth substrate provided on an opposite side of the reflective layer on the basis of the plurality of semiconductor layers, the growth substrate having a hexahedron shape, including a face and the other face, and having one surface formed with a plurality of semiconductor layers ( a lower side, an upper side facing the lower surface, and two lateral sides connecting the lower surface and the upper surface, the upper surface having a length of 150 ⁇ m or less, and the other surface is connected from one side of the one surface.
  • a growth substrate having a lower side on which a plurality of semiconductor layers are formed and an upper side facing the lower surface, wherein an upper surface of the other surface is longer than an upper surface of the one surface;
  • a first electrical connecting portion in electrical communication with the first semiconductor layer, the first electrical connecting portion supplying one of electrons and holes;
  • a second electrical connecting portion penetrating the non-conductive reflecting film to be in electrical communication with the second semiconductor layer and provided away from the first electrical connecting portion in the longitudinal direction of the upper surface of the other surface.
  • the present disclosure is not necessarily limited to the hexahedron, and includes a case in which the growth substrate is a polyhedron having a longer side than that of one side.
  • At least one of the first electrical connection part and the second electrical connection part is provided in plural in the longitudinal direction.
  • the reflective layer includes a non-conductive reflecting film, the first electrode provided on the non-conductive reflecting film so as to be connected to the first electrical connection portion; And a second electrode provided on the reflective layer to be connected to the second electrical connection part.
  • a semiconductor light emitting device comprising: an extending type lower electrode extending between the second semiconductor layer and the non-conductive reflecting film and connected to the second electrical connection.
  • (21) a first island type lower electrode interposed between the first semiconductor layer exposed by etching the second semiconductor layer and the active layer and the first electrical connection portion; And a second island bottom electrode interposed between the second semiconductor layer and the second electrical connection portion.
  • the reflective layer includes: a distributed Bragg reflector.
  • a semiconductor light emitting device wherein the first electrical connection part and the second electrical connection part are provided in a line in the longitudinal direction, and at least one of the first electrical connection part and the second electrical connection part is provided in series.
  • a semiconductor light emitting device characterized in that a plurality of second electrical connectors are arranged in a line in the longitudinal direction, and second electrical connectors are provided on both sides of the first electrical connector in the longitudinal direction, respectively.
  • each second electrode is connected to each second electrical connector.
  • connection electrode comprising a plurality of second electrical connections, extending over the reflective layer, connecting the plurality of second electrical connections; An insulating layer formed on the reflective layer; A first electrode formed on the insulating layer and electrically connected to the first electrical connection part through the insulating layer; And a second electrode formed on the insulating layer and electrically connected to the connection electrode through the insulating layer.
  • a plurality of second electrical connectors are arranged in a line in the longitudinal direction, and both electrical terminals are provided on both sides of the first electrical connector in the longitudinal direction, and the second conductive portion electrically connects the second electrodes on both sides. And patterned to avoid the first conductive portion.
  • the length B of the upper surface of one surface is smaller than 2D / 2 * tan ( ⁇ c ), where D is the length of two sides and ⁇ c is the total reflection critical angle.
  • the length B of the upper surface of one surface is less than (2D) * tan ( ⁇ c ), where D is the length of two sides and ⁇ c is the total reflection critical angle.
  • a semiconductor light emitting element comprising two side surfaces having a length of 70 ⁇ m or more.
  • a semiconductor light emitting element comprising two sides having a length of 180 mu m or less.
  • a semiconductor light emitting element comprising two sides having a length of 80 ⁇ m or more and 150 ⁇ m or less.
  • a semiconductor light emitting element wherein the growth substrate is a sapphire substrate.
  • a semiconductor light emitting device comprising: a plurality of light emitting portions, each light emitting portion comprising: a first semiconductor layer having a first conductivity, an active layer for generating light through recombination of electrons and holes, and a second different from the first conductivity A plurality of semiconductor layers in which conductive second semiconductor layers are sequentially stacked; And a reflective layer provided on one side of the plurality of semiconductor layers and reflecting light generated from the active layer.
  • a first electrode provided to be in electrical communication with the first semiconductor layer and supplying one of electrons and holes;
  • a second electrode provided in electrical communication with the second semiconductor layer, the second electrode supplying the other one of electrons and holes; and a growth substrate provided on the opposite side of the reflective layer based on the plurality of semiconductor layers and having a hexahedron shape. It includes a face and the other face, one side is a lower side (a lower side) to form a plurality of semiconductor layers, an upper side facing the lower surface, and two sides connecting the lower surface and the upper surface (lateral sides), the upper surface having a length of 150 ⁇ m or less, the other surface extending from one side of one surface, and a lower side and an upper side facing the lower surface where a plurality of semiconductor layers are formed.
  • the upper surface of the other surface has a growth substrate longer than the upper surface of one surface; and a semiconductor light emitting device comprising a.
  • the present disclosure is not necessarily limited to the hexahedron, and includes a case in which the growth substrate is a polyhedron having a long other surface than one surface.
  • a semiconductor light emitting device characterized in that the reflective layer has insulation, and at least one of the first electrode and the second electrode is a flip chip provided on the opposite side of the plurality of semiconductor layers with respect to the reflective layer.
  • a semiconductor light emitting element characterized in that a plurality of light emitting portions are provided in a line in the longitudinal direction of the upper surface of the other surface, and each light emitting portion is longer in the longitudinal direction of the upper surface of the other surface than the longitudinal direction of the upper surface of the one surface.
  • a semiconductor light emitting device wherein the reflective layer is insulative and includes one of a distributed Bragg reflector and an Omni-Directional Reflector (ODR).
  • ODR Omni-Directional Reflector
  • a connecting electrode electrically connecting the first semiconductor layer and the second semiconductor layer of the two light emitting portions facing each other; wherein the connecting electrode is covered by an insulating reflective layer, and one end of the connecting electrode is second And a semiconductor layer and an active layer are in electrical communication with the exposed first semiconductor layer, and the other end of the connection electrode is provided between the second semiconductor layer and the reflective layer.
  • (42) a first electrical connection passing through the reflective layer and in electrical communication with the first semiconductor layer where the second semiconductor layer and the active layer are etched and exposed; A second electrical connection passing through the reflective layer and in electrical communication with the second semiconductor layer; And a connection electrode provided on an opposite side of the plurality of semiconductor layers with respect to the reflective layer and connecting the first electrical connection part and the second electrical connection part of the two light emitting parts to face each other.
  • the plurality of light emitting parts are electrically connected in series, and the first electrode is provided on the reflective layer of the light emitting part at one end of the serial connection, and the second electrode is provided on the reflective layer of the light emitting part at the other end of the serial connection.
  • a semiconductor light emitting element is provided on the first electrode.
  • a plurality of light emitting parts are electrically connected in series, the first electrode is provided on the reflective layer of the light emitting portion of one end of the series connection, the second electrode is provided on the reflective layer of the light emitting portion of the other end of the series connection, the reflective layer A heat dissipation pad provided on an opposite side of the plurality of semiconductor layers, wherein the heat dissipation pad is provided on the reflective layer of the light emitting portion between the light emitting portion at one end and the light emitting portion at the other end; .
  • the length B of the upper surface of one surface is smaller than 2D / 2 * tan ( ⁇ c ), where D is the length of two sides and ⁇ c is the total reflection critical angle.
  • the length B of the upper surface of one surface is less than (2D) * tan ( ⁇ c ), where D is the length of two sides and ⁇ c is the total reflection critical angle.
  • a semiconductor light emitting element comprising two sides having a length of 70 ⁇ m or more.
  • a semiconductor light emitting element comprising two sides having a length of 180 mu m or less.
  • a semiconductor light emitting element comprising two sides having a length of 80 ⁇ m or more and 150 ⁇ m or less.
  • a growth substrate is a sapphire substrate, and the other surface thereof is parallel to one of the crystal surfaces of sapphire.
  • a semiconductor light emitting device comprising: a plurality of light emitting units, each light emitting unit comprising: a first semiconductor layer having a first conductivity, an active layer for generating light through recombination of electrons and holes, and a second different from the first conductivity A plurality of semiconductor layers in which conductive second semiconductor layers are sequentially stacked; And a reflective layer provided on one side of the plurality of semiconductor layers and reflecting light generated from the active layer.
  • a first electrode provided to be in electrical communication with the first semiconductor layer and supplying one of electrons and holes;
  • a second electrode provided in electrical communication with the second semiconductor layer, the second electrode supplying the other one of electrons and holes; and a growth substrate provided on the opposite side of the reflective layer based on the plurality of semiconductor layers and having a hexahedron shape.
  • one side is a lower side (a lower side) to form a plurality of semiconductor layers, an upper side facing the lower surface, and two sides connecting the lower surface and the upper surface (lateral sides), the other side extends from one side of one side, and has a lower side and an upper side facing the lower surface on which a plurality of semiconductor layers are formed, and the upper side of the other side is A growth substrate longer than the top surface and having a length of 75 ⁇ m or more and 200 ⁇ m or less so that the increase in light extraction efficiency can be offset by the decrease in the internal quantum efficiency compared to the external quantum efficiency when its length is 200 ⁇ m. ;of Semiconductor light emitting device comprising a.
  • a semiconductor light emitting device wherein the length B of the upper surface of one surface is equal to or smaller than the larger of 2D / 2 * tan ( ⁇ c ) and (2D) * tan ( ⁇ c ), where D is The length of the two sides, ⁇ c is the total reflection critical angle).
  • a semiconductor light emitting device comprising: a plurality of light emitting portions, each light emitting portion comprising: a first semiconductor layer having a first conductivity, an active layer for generating light through recombination of electrons and holes, and a second different from the first conductivity A plurality of semiconductor layers in which conductive second semiconductor layers are sequentially stacked; And a reflective layer provided on one side of the plurality of semiconductor layers and reflecting light generated from the active layer.
  • a first electrode provided to be in electrical communication with the first semiconductor layer and supplying one of electrons and holes;
  • a second electrode provided to be in electrical communication with the second semiconductor layer and supplying the other one of electrons and holes;
  • a growth substrate provided on an opposite side of the reflective layer on the basis of the plurality of semiconductor layers, the growth substrate having a hexahedron shape, and including a face and the other face, and having one surface formed with a plurality of semiconductor layers. (a lower side), an upper side facing the lower surface, and two lateral sides connecting the lower surface and the upper surface, the other surface extending from one side of one surface, and having a plurality of semiconductor layers formed thereon.
  • the upper surface of the other surface is longer than the upper surface of one surface
  • the length (B) of the upper surface of one surface is 2D / 2 * tan ( ⁇ c ) and (2D ) * tan ( ⁇ c ) is a semiconductor light emitting device, characterized in that it is less than or equal to the greater than (where D is the length of two sides and ⁇ c is the total reflection critical angle).
  • the length B of the upper surface of one surface is 150 micrometers or less,
  • the semiconductor light emitting element characterized by the above-mentioned.
  • the upper surface of one side has a length of 75 ⁇ m or more and 200 ⁇ m or less so that the increase in light extraction efficiency can be offset by the reduction of the internal quantum efficiency compared to the external quantum efficiency when its length is 200 ⁇ m.
  • a semiconductor light emitting device is
  • a first semiconductor layer having a first conductivity, an active layer for generating light through recombination of electrons and holes, and a second semiconductor layer having a second conductivity different from the first conductivity are sequentially stacked.
  • a first electrode and a second electrode in electrical communication with the semiconductor layer And a growth substrate provided on an opposite side of the reflective layer on the basis of the plurality of semiconductor layers and having a hexahedron shape, wherein a face of the hexahedron has a lower side and a lower surface on which a plurality of semiconductor layers are formed. And a growth substrate having an upper side facing the upper side and two lateral sides connecting the lower side to the upper side, the upper side having a length of 150 ⁇ m or less.
  • the growth substrate has an another face extending from one side of the one side, the other side has a lower side on which a plurality of semiconductor layers are formed and an upper side opposite to the lower side, The upper surface of the other surface is longer than the upper surface of the one surface semiconductor light emitting device.
  • a semiconductor light emitting device characterized in that the first electrode and the second electrode are provided along the upper surface of the other surface.
  • each of the first electrode and the second electrode has an electrical connection portion.
  • the non-conductive reflector may be made of a distributed bragg reflector (DBR) made of SiO 2 / TiO 2 , and may be made of various insulating materials, dielectric materials, and the like.
  • DBR distributed bragg reflector
  • the growth substrate has an another face that extends from one side of the one side, the other side has a lower side and an upper side opposite to the lower side on which a plurality of semiconductor layers are formed,
  • the first electrode and the second electrode is a semiconductor light emitting device, characterized in that provided along the upper surface of the other surface.
  • a semiconductor light emitting device comprising two side surfaces having a length of 70 ⁇ m or more.
  • the lengths of the two sides are generally the same, but if there is a slight height difference, their average value can be used.
  • a semiconductor light emitting element comprising two sides having a length of 180 mu m or less.
  • a semiconductor light emitting element comprising two sides having a length of 70 ⁇ m or more and 180 ⁇ m or less.
  • a semiconductor light emitting element comprising two sides having a length of 80 ⁇ m or more and 150 ⁇ m or less.
  • the growth substrate has a refractive index of 1.5 or more.
  • the length B of the upper surface is smaller than 2D / 2 * tan ( ⁇ c ), wherein D is the length of two sides and ⁇ c is the total reflection critical angle.
  • the length B of the upper surface is a semiconductor light emitting element, characterized in that (2D) * tan ( ⁇ c ) or less (where D is the length of two sides and ⁇ c is the total reflection critical angle).
  • the two sides have a length D of 70 ⁇ m or more and 180 ⁇ m or less, at least the second semiconductor layer and the active layer are mesa-etched to expose the first semiconductor layer, and the length B of the upper surface is (2D A semiconductor light emitting device, characterized in that less than / 2 * tan ( ⁇ c ) + M, wherein ⁇ c is the total reflection critical angle, M is the total length of the first semiconductor layer exposed by mesa etching.
  • a first semiconductor layer having a first conductivity, an active layer for generating light through recombination of electrons and holes, and a second semiconductor layer having a second conductivity different from the first conductivity are sequentially stacked.
  • a first electrode and a second electrode in electrical communication with the semiconductor layer And a growth substrate provided on an opposite side of the reflective layer on the basis of the plurality of semiconductor layers and having a hexahedron shape, wherein a face of the hexahedron has a lower side and a lower surface on which a plurality of semiconductor layers are formed. It has an opposite upper surface and two lateral sides connecting the lower surface to the upper surface, and the upper surface reduces the internal quantum efficiency compared to the external quantum efficiency when its length is 200 ⁇ m. And a growth substrate having a length of 75 ⁇ m or more and 200 ⁇ m or less so that an increase in the number of phases can be offset.
  • a semiconductor light emitting device comprising: a plurality of light emitting portions, each light emitting portion comprising: a first semiconductor layer having a first conductivity, an active layer for generating light through recombination of electrons and holes, and a second different from the first conductivity A plurality of semiconductor layers in which conductive second semiconductor layers are sequentially stacked; And a reflective layer provided on one side of the plurality of semiconductor layers and reflecting light generated from the active layer.
  • a first electrode provided to be in electrical communication with the first semiconductor layer and supplying one of electrons and holes;
  • a second electrode provided to be in electrical communication with the second semiconductor layer and supplying the other one of electrons and holes;
  • a growth substrate provided on an opposite side of the reflective layer on the basis of the plurality of semiconductor layers, the growth substrate having a hexahedron shape, and including a face and the other face, and having one surface formed with a plurality of semiconductor layers. (a lower side), an upper side facing the lower surface, and two lateral sides connecting the lower surface and the upper surface, the other surface extending from one side of one surface, and having a plurality of semiconductor layers formed thereon.
  • the upper surface of the other surface includes a growth substrate longer than the upper surface of one surface, a plurality of light emitting parts are arranged in a line in the longitudinal direction of the upper surface of the other surface And a length P of each light emitting part in the longitudinal direction of the upper surface of the other surface is longer than a length W of each light emitting portion in the longitudinal direction of the upper surface of the one surface.
  • the present disclosure is not necessarily limited to the hexahedron, and includes a case in which the growth substrate is a polyhedron having a long other surface than one surface.
  • the reflective layer has an insulating property, and at least one of the first electrode and the second electrode is a flip chip provided on the opposite side of the plurality of semiconductor layers with respect to the reflective layer.
  • a semiconductor light emitting device comprising the.
  • a semiconductor light emitting element comprising the first conductive portion, the second conductive portion, and the fixed portion forming a printed circuit board.
  • first and second growth substrates separated from each other and covered with an encapsulant; A plurality of first light emitting units formed in a line on the first growth substrate; And a plurality of second light emitting parts formed in a line on the second growth substrate and emitting light of a color different from that of the plurality of first light emitting parts.
  • a semiconductor light emitting device characterized in that the plurality of first light emitting parts emits blue light, the plurality of second light emitting parts emits green light, and the encapsulant contains a red phosphor.
  • a semiconductor light emitting device according to claim 1, wherein the first growth substrate and the second growth substrate have different lengths.
  • a semiconductor light emitting device wherein the reflective layer has insulation and includes one of a distributed bragg reflector and an omni-directional reflector (ODR).
  • ODR omni-directional reflector
  • the reflective layer is: dielectric film; Clad film; And a distributed Bragg reflector interposed between the dielectric film and the cladding film and having a refractive index higher than that of the dielectric film and the cladding film.
  • a connecting electrode electrically connecting the first semiconductor layer and the second semiconductor layer of two light emitting portions facing each other; wherein the connecting electrode is covered by an insulating reflective layer, and one end of the connecting electrode is second And a semiconductor layer and an active layer are in electrical communication with the exposed first semiconductor layer, and the other end of the connection electrode is provided between the second semiconductor layer and the reflective layer.
  • a plurality of light emitting units are electrically connected in series, and a first electrode is provided on the reflective layer of the light emitting unit at one end of the series connection, and a second electrode is provided on the reflective layer of the light emitting unit at the other end of the series connection.
  • a semiconductor light emitting element is provided on the reflective layer of the light emitting unit at one end of the series connection, and a second electrode is provided on the reflective layer of the light emitting unit at the other end of the series connection.
  • the length B of the upper surface of one surface of a growth substrate is 150 micrometers or less,
  • the semiconductor light emitting element characterized by the above-mentioned.
  • the upper surface of one surface of the growth substrate has a length of 75 ⁇ m or more and 200 ⁇ m or less so that the increase in light extraction efficiency can be offset by a decrease in the internal quantum efficiency compared to the external quantum efficiency when its length is 200 ⁇ m.
  • a semiconductor light emitting device characterized in that.
  • the length B of the upper surface of one surface is the same or smaller than 2D / 2 * tan ( ⁇ c ) and (2D) * tan ( ⁇ c ), wherein D is two Sides of the dog, ⁇ c is the total reflection critical angle).
  • a semiconductor light emitting element comprising two side surfaces having a length of 70 ⁇ m or more.
  • a semiconductor light emitting element comprising two sides having a length of 180 mu m or less.
  • a semiconductor light emitting element comprising two side surfaces having a length of 80 ⁇ m or more and 150 ⁇ m or less.
  • a first semiconductor layer having a first conductivity, an active layer for generating light through recombination of electrons and holes, and a second semiconductor layer having a second conductivity different from the first conductivity are sequentially stacked.
  • a first electrode and a second electrode in electrical communication with the semiconductor layer And a growth substrate provided on the opposite side of the reflective layer on the basis of the plurality of semiconductor layers, the growth substrate having a hexahedron shape, the lower surface on which the plurality of semiconductor layers are formed, and an upper face facing the lower surface.
  • the other side is longer than one side, and the other side is a side cut parallel to one of the crystal planes of the growth substrate, and the one side is a side cut so as not to be parallel to the crystal planes, and a plurality of adjacent ones from the opposite side of the one side and one side, respectively.
  • the sum of the distances to the side surfaces of the semiconductor layer is equal to or larger than the sum of the distances from the opposite surface of the other surface and the opposite surface to the side surfaces of the plurality of semiconductor layers, respectively.
  • the reflective layer has an insulating property, and at least one of the first electrode and the second electrode is a flip chip provided on the opposite side of the plurality of semiconductor layers with respect to the reflective layer.
  • a semiconductor light emitting device characterized in that one side and the other side is a stealth dicing or laser saw surface.
  • edges of the lower face have a plurality of semiconductor layers removed, and the edges of the plurality of semiconductor layers corresponding to the edges of a lower face have a first semiconductor layer and an active layer removed therefrom.
  • a semiconductor light emitting element wherein a semiconductor layer is exposed, and a distance to side surfaces of the plurality of semiconductor layers is a distance to side surfaces of the first semiconductor layer.
  • An edge of the lower face is characterized in that the second semiconductor layer, the active layer, and the first semiconductor layer are removed linearly, and the distance to the side surfaces of the plurality of semiconductor layers is the distance to the side surface of the first semiconductor layer.
  • a semiconductor light emitting element is characterized in that the second semiconductor layer, the active layer, and the first semiconductor layer are removed linearly, and the distance to the side surfaces of the plurality of semiconductor layers is the distance to the side surface of the first semiconductor layer.
  • An edge of the lower face (100) is characterized in that the first semiconductor layer is exposed by removing the second semiconductor layer and the active layer, and the distance to the side surfaces of the plurality of semiconductor layers is a distance to the side surface of the second semiconductor layer.
  • a semiconductor light emitting device is characterized in that the first semiconductor layer is exposed by removing the second semiconductor layer and the active layer, and the distance to the side surfaces of the plurality of semiconductor layers is a distance to the side surface of the second semiconductor layer.
  • the growth substrate is a single crystal sapphire substrate, wherein the semiconductor light emitting element, characterized in that the C-plane sapphire substrate.
  • a semiconductor light emitting device characterized in that the other surface is parallel to the M-plane [1100] of a single crystal, and one surface is parallel to the A-plane [1120].
  • a semiconductor light emitting device characterized in that the flat surface and the other surface of the wafer on which the semiconductor light emitting device is formed are parallel.
  • a semiconductor light emitting device characterized in that one surface is orthogonal to the flat surface.
  • the semiconductor light emitting device wherein the reflective layer is insulative and includes one of a distributed bragg reflector and an omni-directional reflector (ODR).
  • ODR omni-directional reflector
  • a first semiconductor layer having a first conductivity, an active layer for generating light through recombination of electrons and holes, and a second semiconductor layer having a second conductivity different from the first conductivity are sequentially stacked.
  • One side has a length of 75 ⁇ m or more and 200 ⁇ m or less so that the increase in light extraction efficiency can be offset by the decrease in the internal quantum efficiency compared to the external quantum efficiency when its length is 200 ⁇ m.
  • a growth substrate which is a surface that is long and is cut parallel to one of the crystal surfaces of the growth substrate.
  • One surface is a surface cut so as not to be parallel to the crystal surfaces, and the sum of distances from one surface and opposing surfaces of one surface to the side surfaces of a plurality of adjacent semiconductor layers, respectively, is adjacent to each other and a plurality of semiconductors adjacent from each other.
  • a semiconductor light emitting element characterized in that it is equal to or greater than the sum of the distances to the sides of the layer.
  • the length B of one side is a semiconductor light emitting device, characterized in that it is the same or smaller than the larger of 2D / 2 * tan ( ⁇ c ) and (2D) * tan ( ⁇ c ), where D is two sides in length, the total reflection critical angle ⁇ c).
  • a semiconductor light emitting element characterized in that the distance between the lower surface and the upper surface (height of one surface) has a length of 70 ⁇ m or more and 180 ⁇ m or less.
  • one semiconductor light emitting device it is possible to improve the light extraction efficiency by reducing the light absorption in the semiconductor light emitting device.
  • a semiconductor light emitting device in which a plurality of light emitting portions formed in a longitudinal direction of the other surface than one surface thereof are connected in series.
  • an electrode structure of various series connection of a plurality of light emitting units is provided.
  • a semiconductor light emitting device having improved luminance by using a non-conductive reflecting film instead of a metal film is provided.
  • Another semiconductor light emitting device provides a semiconductor light emitting device having improved luminance due to a relatively longer length directly facing the phosphor.
  • an electrode structure of various series connection of a plurality of light emitting units is provided.
  • a semiconductor light emitting device having a structure in which the light emitting surface or the active area reduction is small is provided.
  • a semiconductor light emitting device having a structure in which the long side is parallel to the crystal plane and the short side length reduction is suppressed in the device having the short side and the long side.
  • the long side is parallel to the crystal plane and the short side is not parallel to the crystal plane, but the cutting width is larger than the long side to reduce damage due to cracks and the like.
  • a semiconductor light emitting device is provided.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 개시는 복수의 반도체층; 복수의 반도체층의 일 측에 구비되며, 활성층에서 생성된 빛을 반사시키는 반사층; 전자와 정공을 공급하는 제1 전극 및 제2 전극;으로서, 제1 전극 및 제2 전극 중의 적어도 하나는 복수의 반도체층으로부터 전기적으로 절연되어 있으며, 전기적 연결부에 의해 복수의 반도체층과 전기적으로 연통하는 제1 전극 및 제2 전극; 그리고, 복수의 반도체층을 기준으로 반사층의 반대 측에 구비되며, 육면체 형상을 가지는 성장 기판;으로서, 육면체의 일면이 복수의 반도체층이 형성되는 하면, 하면과 대향하는 상면, 및 하면과 상면 이어주는 두 개의 측면을 가지고, 상면이 150㎛이하의 길이를 가지는 성장 기판;을 포함하는 것을 특징으로 반도체 발광소자에 관한 것이다.

Description

반도체 발광소자
본 개시(Disclosure)는 전체적으로 반도체 발광소자{SEMICONDUCTOR LIGHT EMITTING DEVICE}에 관한 것으로, 특히 발광효율을 높인 반도체 발광소자에 관한 것이다. 또한, 장변을 결정면과 나란하게 하여 단변 측 길이 감소를 억제하는 구조를 가지는 반도체 발광소자에 관한 것이다.
여기서, 반도체 발광소자는 전자와 정공의 재결합을 통해 빛을 생성하는 반도체 광소자를 의미하며, 3족 질화물 반도체 발광소자를 예로 들 수 있다. 3족 질화물 반도체는 Al(x)Ga(y)In(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)로 된 화합물로 이루어진다. 이외에도 적색 발광에 사용되는 GaAs계 반도체 발광소자 등을 예로 들 수 있다.
여기서는, 본 개시에 관한 배경기술이 제공되며, 이들이 반드시 공지기술을 의미하는 것은 아니다(This section provides background information related to the present disclosure which is not necessarily prior art).
도 1 내지 도 3은 미국 등록특허공보 제5,233,204호에 제시된 반도체 발광소자의 일 예를 나타내는 도면으로서, 반도체 발광소자(100)는 지지 기판(105), 발광부(103), 투광성 윈도우 층(102), 하부 본딩 패드 전극(106) 그리고 상부 본딩 패드 전극(101)을 포함한다. 상면(110)의 길이(A)가 주어진 상태에서, 측면(111)의 길이(D)를 증가시킴으로써, 지지 기판(105)에 의한 광 흡수를 감소시켜 발광효율을 높이는 기술을 제시하고 있다. 즉, 측면(111)의 길이(D)가 (A/2)*tan(θc) 이상으로 되도록 함으로써(θc는 투광성 윈도우 층(102)과 외부와의 임계각), 지지 기판(105)에 의한 광 흡수를 줄이고 있다. 도 3을 참조하면, 반도체 발광소자(100)에서 발광되는 빛을 기준으로 할 때, 영역(R1)의 빛은 상면(110)을 통해 방출되며, 영역(R2)의 빛은 내부 전반사되고, 영역(R3)의 빛(L)은 측면(111)을 통해서 또는 상면(110)에 반사된 다음 측면(111)을 통해 방출된다. 빛(L)이 측면(111)에 입사하는 각은 θeb이며, 각(θeb)은 임계각(θc)보다 작으므로, 영역(R3)의 빛은 하면에 부딪혀서 흡수됨없이 측면(111)을 통해 외부로 방출된다. 이러한 원리는 측면(111)의 길이(D)를 그대로 둔 상태에서, 상면(110)의 길이(A)를 줄이는 경우에도 마찬가지로 적용될 수 있지만, 상면(110)에는 상부 본딩 패드 전극(101)이 존재하므로, 상부 본딩 패드 전극(101)의 크기에 의해 상면(110)의 길이(A)를 줄이는데는 한계가 있으며(이 기술에서 100㎛ 직경의 상부 본딩 패드 전극(101)이 사용되고 있다.), 또한 상면(110)을 통해서도 일정 이상의 광이 외부로 방출되어야 하므로 이러한 요소 또한 상면(110)의 길이(A)를 줄이는데 제약으로 작용한다(이 기술에서 상면(110)의 길이(A)는 250㎛로 예시되어 있다.).
도 4는 미국 등록특허공보 제6,784,463호에 개시된 반도체 발광소자의 일 예를 나타내는 도면으로서, 반도체 발광소자(200)는 성장 기판(210; 예: 사파이어, SiC, ZnO), 버퍼층(220; 예: GaN), 제1 반도체층(230; 예: Si-doped GaN), 전자와 정공의 재결합을 이용하여 광을 생성하는 활성층(240; 예: InGaN/GaN 다중양자우물구조), 제2 반도체층(250; Mg-doped GaN), 제1 본딩 패드 전극(280) 그리고 활성층(240)에서 생성된 광을 성장 기판(210) 측으로 반사하는 반사막을 가지는 제2 본딩 패드 전극(270)을 포함한다. 도 4에 제시된 반도체 발광소자(200)는 광을 성장 기판(210) 측으로 방출시킨다는 점과 본딩 패드 전극(270,280)이 성장 기판(210) 반대측에 함께 구비된다는 점에서 도 1에 제시된 반도체 발광소자(100)와 차이점이 있으나, 외부와의 전기적 연결을 위해 본딩 패드 전극(270,280)을 구비해야 한다는 점에서는 변함이 없으며, 마찬가지로 성장 기판(210)의 상면 길이를 줄이는데는 한계가 있다.
도 5는 일본 공개특허공보 제2009-164423호에 개시된 반도체 발광소자의 일 예를 나타내는 도면으로서, 반도체 발광소자는 성장 기판(310), 제1 반도체층(330), 전자와 정공의 재결합을 이용하여 광을 생성하는 활성층(340), 제2 반도체층(350), 제1 본딩 패드 전극(380), 전류 확산을 위한 투광성 전극(360; 예: ITO), 그리고 제2 본딩 패드 전극(370)을 포함한다. 추가적으로, 활성층(340)에서 생성된 광을 성장 기판(310) 측으로 반사하는 비도전성 반사막(390; SiO2/TiO2로 된 DBR(Distributed Bragg Reflector)을 더 구비하며, 제2 본딩 패드 전극(370)은 비도전성 반사막(371)에 구비된 복수의 개구(391)를 통해 제2 반도체층(350)과 전기적으로 연통한다. 본딩 패드 전극(370,380)과 반도체층(330,350) 사이에 비도전성 반사막(390)이 구비되며, 본딩 패드 전극(370,380)에 의한 광 흡수를 줄일 수 있는 이점을 가지지만, 복수의 개구(391)에서 제2 본딩 패드 전극(380)에 의한 광 흡수는 여전히 문제가 된다.
이에 대하여 '발명의 실시를 위한 형태'의 후단에 기술한다.
본 개시에 따른 일 태양에 의하면(According to one aspect of the present disclosure), 반도체 발광소자에 있어서, 제1 도전성을 가지는 제1 반도체층, 전자와 정공의 재결합을 통해 빛을 생성하는 활성층 및 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층이 순차로 적층된 복수의 반도체층; 복수의 반도체층의 일 측에 구비되며, 활성층에서 생성된 빛을 반사시키는 반사층; 전자와 정공을 공급하는 제1 전극 및 제2 전극;으로서, 제1 전극 및 제2 전극 중의 적어도 하나는 복수의 반도체층으로부터 전기적으로 절연되어 있으며, 전기적 연결부(an electrical connecting portion)에 의해 복수의 반도체층과 전기적으로 연통하는 제1 전극 및 제2 전극; 그리고, 복수의 반도체층을 기준으로 반사층의 반대 측에 구비되며, 육면체 형상을 가지는 성장 기판;으로서, 육면체의 일면(a face)이 복수의 반도체층이 형성되는 하면(a lower side), 하면과 대향하는 상면(an upper side), 및 하면과 상면 이어주는 두 개의 측면(lateral sides)을 가지고, 상면이 150㎛이하의 길이를 가지는 성장 기판;을 포함하는 것을 특징으로 반도체 발광소자가 제공된다.
본 개시에 따른 다른 하나의 태양에 의하면(According to another aspect of the present disclosure), 반도체 발광소자에 있어서, 제1 도전성을 가지는 제1 반도체층, 전자와 정공의 재결합을 통해 빛을 생성하는 활성층 및 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층이 순차로 적층된 복수의 반도체층; 복수의 반도체층의 일 측에 구비되며, 활성층에서 생성된 빛을 반사시키는 반사층; 복수의 반도체층을 기준으로 반사층의 반대 측에 구비되며, 육면체 형상을 가지는 성장 기판;으로서, 일면(a face) 및 타면(another face)을 포함하며, 일면이 복수의 반도체층이 형성되는 하면(a lower side), 하면과 대향하는 상면(an upper side), 및 하면과 상면 이어주는 두 개의 측면(lateral sides)을 가지고, 상면이 150㎛이하의 길이를 가지며, 타면은 상기 일면의 일 측면으로부터 이어지며, 복수의 반도체층이 형성되는 하면(a lower side) 및 하면과 대향하는 상면(an upper side)을 가지고, 타면의 상면은 상기 일면의 상면보다 긴 성장 기판; 제1 반도체층과 전기적으로 연통되며, 전자와 정공 중 하나를 공급하는 제1 전기적 연결부(a first electrical connecting portion); 그리고 비도전성 반사막을 관통하여 제2 반도체층과 전기적으로 연통되며, 제1 전기적 연결부로부터 타면의 상면의 길이방향으로 떨어져 구비되는 제2 전기적 연결부(a second electrical connecting portion);를 포함하는 것을 특징으로 하는 반도체 발광소자가 제공된다.
본 개시에 따른 또 다른 하나의 태양에 의하면(According to still another aspect of the present disclosure), 반도체 발광소자에 있어서, 복수의 발광부;로서, 각 발광부는: 제1 도전성을 가지는 제1 반도체층, 전자와 정공의 재결합을 통해 빛을 생성하는 활성층 및 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층이 순차로 적층된 복수의 반도체층; 그리고 복수의 반도체층의 일 측에 구비되며 활성층에서 생성된 빛을 반사하는 반사층;을 포함하는 복수의 발광부; 제1 반도체층과 전기적으로 연통하도록 구비되며, 전자와 정공 중 하나를 공급하는 제1 전극; 제2 반도체층과 전기적으로 연통하도록 구비되며, 전자와 정공 중 나머지 하나를 공급하는 제2 전극;그리고 복수의 반도체층을 기준으로 반사층의 반대 측에 구비되며, 육면체 형상을 가지는 성장 기판;으로서, 일면(a face) 및 타면(another face)을 포함하며, 일면이 복수의 반도체층이 형성되는 하면(a lower side), 하면과 대향하는 상면(an upper side), 및 하면과 상면 이어주는 두 개의 측면(lateral sides)을 가지고, 상면이 150㎛이하의 길이를 가지며, 타면은 일면의 일 측면으로부터 이어지며, 복수의 반도체층이 형성되는 하면(a lower side) 및 하면과 대향하는 상면(an upper side)을 가지고, 타면의 상면은 일면의 상면보다 긴 성장 기판;을 포함하는 것을 특징으로 하는 반도체 발광소자가 제공된다.
본 개시에 따른 또 다른 하나의 태양에 의하면(According to still another aspect of the present disclosure), 반도체 발광소자에 있어서, 제1 도전성을 가지는 제1 반도체층, 전자와 정공의 재결합을 통해 빛을 생성하는 활성층 및 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층이 순차로 적층된 복수의 반도체층; 복수의 반도체층의 일 측에 구비되며, 활성층에서 생성된 빛을 반사시키는 반사층; 전자와 정공을 공급하는 제1 전극 및 제2 전극;으로서, 제1 전극 및 제2 전극 중의 적어도 하나는 복수의 반도체층으로부터 전기적으로 절연되어 있으며, 전기적 연결부(an electrical connecting portion)에 의해 복수의 반도체층과 전기적으로 연통하는 제1 전극 및 제2 전극; 그리고, 복수의 반도체층을 기준으로 반사층의 반대 측에 구비되며, 육면체 형상을 가지는 성장 기판;으로서, 육면체의 일면(a face)이 복수의 반도체층이 형성되는 하면(a lower side), 하면과 대향하는 상면(an upper side), 및 하면과 상면을 이어주는 두 개의 측면(lateral sides)을 가지고, 상면은 그 길이가 200㎛일 때의 외부양자효율과 비교하여 내부양자효율의 감소를 광취출효율의 증가가 상쇄할 수 있도록 75㎛이상 200㎛이하의 길이를 가지는 성장 기판;을 포함하는 것을 특징으로 하는 반도체 발광소자가 제공된다.
본 개시에 따른 또 다른 하나의 태양에 의하면(According to still another aspect of the present disclosure), 반도체 발광소자에 있어서, 복수의 발광부;로서, 각 발광부는: 제1 도전성을 가지는 제1 반도체층, 전자와 정공의 재결합을 통해 빛을 생성하는 활성층 및 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층이 순차로 적층된 복수의 반도체층; 그리고 복수의 반도체층의 일 측에 구비되며 활성층에서 생성된 빛을 반사하는 반사층;을 포함하는 복수의 발광부; 제1 반도체층과 전기적으로 연통하도록 구비되며, 전자와 정공 중 하나를 공급하는 제1 전극; 제2 반도체층과 전기적으로 연통하도록 구비되며, 전자와 정공 중 나머지 하나를 공급하는 제2 전극; 그리고 복수의 반도체층을 기준으로 반사층의 반대 측에 구비되며, 육면체 형상을 가지는 성장 기판;으로서, 일면(a face) 및 타면(another face)을 포함하며, 일면이 복수의 반도체층이 형성되는 하면(a lower side), 하면과 대향하는 상면(an upper side), 및 하면과 상면 이어주는 두 개의 측면(lateral sides)을 가지고, 타면은 일면의 일 측면으로부터 이어지며, 복수의 반도체층이 형성되는 하면(a lower side) 및 하면과 대향하는 상면(an upper side)을 가지고, 타면의 상면은 일면의 상면보다 긴 성장 기판;을 포함하며, 복수의 발광부가 타면의 상면의 길이 방향으로 일렬로 배열되며, 타면의 상면의 길이 방향으로 각 발광부의 길이(P)는 일면의 상면의 길이 방향으로 각 발광부의 길이(W)보다 긴 것을 특징으로 하는 반도체 발광소자가 제공된다.
본 개시에 따른 또 다른 하나의 태양에 의하면(According to still another aspect of the present disclosure), 반도체 발광소자에 있어서, 제1 도전성을 가지는 제1 반도체층, 전자와 정공의 재결합을 통해 빛을 생성하는 활성층 및 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층이 순차로 적층된 복수의 반도체층; 복수의 반도체층의 일 측에 구비되며, 활성층에서 생성된 빛을 반사시키는 반사층; 전자와 정공을 공급하는 제1 전극 및 제2 전극;으로서, 제1 전극 및 제2 전극 중의 적어도 하나는 복수의 반도체층으로부터 전기적으로 절연되어 있으며, 전기적 연결부(an electrical connecting portion)에 의해 복수의 반도체층과 전기적으로 연통하는 제1 전극 및 제2 전극; 그리고, 복수의 반도체층을 기준으로 반사층의 반대 측에 구비되며, 육면체 형상을 가지는 성장 기판;으로서, 복수의 반도체층이 형성되는 하면(a lower face), 하면과 대향하는 상면(an upper face), 하면과 상면을 이어주는 일면(a face), 하면과 상면을 이어주는 타면(another face), 일면의 대향면(an opposite face to the face), 및 타면의 대향면(another opposite face to the another face)을 가지며, 타면은 일면보다 길고, 타면은 성장 기판의 결정면들 중 하나와 나란하게 절단된 면이고, 일면은 결정면들과 나란하지 않게 절단된 면이며, 일면 및 일면의 대향면으로부터 각각 인접한 복수의 반도체층의 측면까지의 거리의 합은 타면 및 타면의 대향면으로부터 각각 인접합 복수의 반도체층의 측면까지의 거리의 합과 같거나 큰 것을 특징으로 하는 반도체 발광소자가 제공된다.
본 개시에 따른 또 다른 하나의 태양에 의하면(According to still another aspect of the present disclosure), 반도체 발광소자에 있어서, 제1 도전성을 가지는 제1 반도체층, 전자와 정공의 재결합을 통해 빛을 생성하는 활성층 및 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층이 순차로 적층된 복수의 반도체층; 복수의 반도체층의 일 측에 구비되며, 활성층에서 생성된 빛을 반사시키는 반사층; 전자와 정공을 공급하는 제1 전극 및 제2 전극;으로서, 제1 전극 및 제2 전극 중의 적어도 하나는 복수의 반도체층으로부터 전기적으로 절연되어 있으며, 전기적 연결부(an electrical connecting portion)에 의해 복수의 반도체층과 전기적으로 연통하는 제1 전극 및 제2 전극; 그리고, 복수의 반도체층을 기준으로 반사층의 반대 측에 구비되며, 육면체 형상을 가지는 성장 기판;으로서, 복수의 반도체층이 형성되는 하면(a lower face), 하면과 대향하는 상면(an upper face), 하면과 상면을 이어주는 일면(a face), 하면과 상면을 이어주는 타면(another face), 일면의 대향면(an opposite face to the face), 및 타면의 대향면(another opposite face to the another face)을 가지며, 일면은 그 길이가 200㎛일 때의 외부양자효율과 비교하여 내부양자효율의 감소를 광취출효율의 증가가 상쇄할 수 있도록 75㎛이상 200㎛이하의 길이를 가지며, 타면은 일면보다 길고 성장 기판의 결정면들 중 하나와 나란하게 절단된 면인 성장 기판;을 포함하는 것을 특징으로 하는 반도체 발광소자가 제공된다.
이에 대하여 '발명의 실시를 위한 형태'의 후단에 기술한다.
도 1 내지 도 3은 미국 등록특허공보 제5,233,204호에 제시된 반도체 발광소자의 일 예를 나타내는 도면,
도 4는 미국 등록특허공보 제6,784,463호에 개시된 반도체 발광소자의 일 예를 나타내는 도면,
도 5는 일본 공개특허공보 제2009-164423호에 개시된 반도체 발광소자의 일 예를 나타내는 도면,
도 6 및 도 7은 본 개시에 따른 반도체 발광소자의 일 특징을 설명하기 위한 도면,
도 8은 본 개시에 따른 반도체 발광소자의 또 다른 특징을 설명하기 위한 도면,
도 9 및 도 10은 본 개시에 따른 반도체 발광소자의 또 다른 특징을 설명하기 위한 도면,
도 11 내지 도 13은 성장 기판의 굴절률에 따른 상면과 측면의 관계를 나타내는 도면,
도 14는 본 개시에 따른 반도체 발광소자의 또 다른 특징을 설명하기 위한 도면,
도 15 내지 도 17은 본 개시에 따른 반도체 발광소자의 일 예를 나타내는 도면,
도 17은 본 개시에 따른 반도체 발광소자의 또 다른 특징을 설명하기 위한 도면,
도 18 및 도 19는 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면,
도 20은 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면,
도 21은 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면,
도 22는 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면,
도 23은 본 개시에 따른 반도체 발광소자의 또 다른 예들을 설명하는 도면,
도 24 및 도 25는 본 개시에 따른 반도체 발광소자의 또 다른 예들을 설명하는 도면들,
도 26은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면,
도 27은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면,
도 28은 도 27에서 B-B 선을 따라 취한 단면의 일예를 나타내는 도면,
도 29는 본 개시에 따른 반도체 발광소자의 오믹 전극과 전기적 연결부의 접촉의 일 예를 설명하는 도면,
도 30은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면,
도 31은 본 개시에 따른 반도체 발광소자의 또 다른 예들을 설명하는 도면,
도 32는 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면,
도 33은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면,
도 34는 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면,
도 35는 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면.
도 36은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면,
도 37은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면,
도 38은 도 37의 A-A 선을 따라 취한 절단면의 일 예를 설명하기 위한 도면,
도 39는 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면,
도 40은 도 39에서 B-B 선을 따라 취한 절단면의 일 예를 설명하는 도면,
도 41은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면,
도 42는 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면,
도 43은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면,
도 44는 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면,
도 45는 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면,
도 46은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면,
도 47은 본 개시에 따른 반도체 발광소자의 제조 방법의 일 예를 설명하기 위한 도면,
도 48은 도 37의 C-C 선을 따라 취한 절단면의 예들을 설명하기 위한 도면,
도 49는 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면,
도 50은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면,
도 51은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면,
도 52는 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면,
도 53 및 도 54는 본 개시에 따른 반도체 발광소자의 또 다른 특징을 설명하기 위한 표,
도 55는 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면,
도 56은 본 개시에 따른 반도체 발광소자의 또 다른 예들을 설명하기 위한 도면,
도 57은 도 56에서 설명된 반도체 발광소자의 일 특징을 설명하기 위한 도면,
도 58은 도 56에서 설명된 반도체 발광소자의 다른 특징을 설명하기 위한 도면,
도 59는 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면,
도 60은 도 59에 제시된 반도체 발광소자를 반사층 측으로부터 바라본 일 예를 나타내는 도면,
도 61은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면,
도 62는 도 61의 A-A 선을 따라 취한 절단면의 일 예를 설명하기 위한 도면,
도 63은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면,
도 64는 본 개시에 따른 반도체 발광소자의 기판이 결정의 일 예를 설명하는 도면,
도 65는 결정면과 일면 및 타면의 방향의 일 예를 설명하기 위한 도면,
도 66은 본 개시에 따른 반도체 발광소자의 제조 방법의 일 예를 설명하기 위한 도면,
도 67은 도 61의 B-B 선을 따라 취한 절단면의 예들을 설명하기 위한 도면,
도 68 및 도 69는 스텔스 다이싱(Stealth dicing)의 일 예를 설명하기 위한 도면,
도 70은 성장 기판의 타면과 결정면의 관계의 일 예를 설명하기 위한 도면,
도 71은 성장 기판의 일면과 결정면의 관계의 일 예를 설명하기 위한 도면,
도 72는 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면.
이하, 본 개시를 첨부된 도면을 참고로 하여 자세하게 설명한다(The present disclosure will now be described in detail with reference to the accompanying drawing(s)).
도 6 및 도 7은 본 개시에 따른 반도체 발광소자의 일 특징을 설명하기 위한 도면이다. 도 6은 도 1에 도시된 반도체 발광소자를 위에서 본 도면으로서, 본딩 패드 전극(101)의 반지름(r)이 50㎛이고, 변(111,112)의 길이가 각각 250㎛인 반도체 발광소자가 도시되어 있다. 변(111,112)의 길이가 직경(2r)의 2배, 그러니까 변(111,112)의 길이가 각각 4r(=200㎛)인 경우를 가정한다면, 본딩 패드 전극(101)의 면적은 πr2이고, 반도체 발광소자의 상면 면적은 (4r)*(4r) = 16r2이 되어, 본딩 패드 전극(101)이 차지하는 면적(πr2)이 전체 면적(16r2)의 π/16 = 19.625%에 이르게 되며, 실제 소자의 형성에서 고려되는 메사 식각면 등을 고려한다면, 20% 이상의 비중을 차지하게 된다. 도 7에는 두 개의 본딩 패드 전극(401,402)이 동일 면 측에 위치하는 래터럴 타입(lateral type) 반도체 발광소자가 예시되어 있다. 본딩 패드 전극(401,402)의 반지름이 r인 경우에, 도 7의 좌측에 도시된 반도체 발광소자의 경우에, 변(411,412)의 길이는 각각 (2+√2)r ≒ 3.414r이 되고, 양자의 면적 비는 2*(πr2)/(3.414r)2 ≒ 53.9%에 이르게 되며, 이러한 소자는 상용의 소자로서 생각하기 어렵다. 도 7의 우측에 도시된 반도체 발광소자의 경우에, 변(411,412)의 길이는 각각 2r과 (3.414)2r/2이 되고, 양자의 면적 비는 마찬가지로 53.9%에 이르게 된다. 예를 들어, 현재 반도체 발광소자에서 사용되는 본딩 패드 전극의 최소 직경인 70㎛를 가정하는 경우에, 좌측의 소자의 경우에, 변(411,412)의 길이가 각각 119.49㎛가 되고, 우측의 소자의 경우에, 변(411, 412)의 길이가 각각 70㎛와 203.97㎛가 되지만, 이러한 소자는 상용의 반도체 발광소자로서는 기능하지 못한다. 좌측의 소자의 경우에, 양자의 면적 비가 20%이하로 되려고만 하여도, 변(411,412)의 길이가 196㎛가 되어야 하며, 우측의 소자의 경우에도 변(412)의 길이를 그대로 두고, 변(411)의 길이를 70㎛로부터 204㎛로 늘려야 양자의 면적 비가 겨우 18.5%가 된다. 따라서, 본딩 패드 전극을 반도체 발광소자의 상부에 두는 경우에, 단변의 길이를 200㎛이하로 한다는 것은 효율적인 소자를 구성할 수 없다.
도 8은 본 개시에 따른 반도체 발광소자의 또 다른 특징을 설명하기 위한 도면으로서, 본 개시에 따른 반도체 발광소자는 전자와 정공을 이용하여 빛을 생성하는 활성층(40; 예: InGaN/(In)GaN 다중 양자우물 구조), 활성층(40)이 성장되는 성장 기판(10; 예: Al2O3) 그리고 활성층(40)에서 생성된 빛을 성장 기판(10) 측으로 반사하는 반사층(R)을 포함한다. 따라서 빛이 방출되는 측인 상면(110)에는 본딩 패드 전극이 구비되지 않으므로, 광 방출면 측에서의 본딩 패드 전극에 의한 설계상의 제약을 근본적으로 제거할 수 있게 된다.
도 9 및 도 10은 본 개시에 따른 반도체 발광소자의 또 다른 특징을 설명하기 위한 도면으로서, 도 3에서 제한적인 상면(110)의 길이(A)에 대해 측면(111)의 길이(D)를 (A/2)*tan(θc) 이상이 되도록 한 반도체 발광소자에서 한 걸음 더 나아가, 도 9에 도시된 바와 같이, 상면(110)의 길이(B)가 도 3에서의 상면(110)의 길이(A; 2D/tan(θc))의 절반 이하가 되도록 구성한 반도체 발광소자가 제시되어 있다. 이러한 구성을 통해, 영역(R2)에서 내부 전반사되는 빛(L)의 적어도 일부가 반도체 발광소자의 하면에 부딪히지 않고, 반도체 발광소자의 측면(111)에 부딪히게 된다. 실제 반도체 발광소자에서, 측면(111)은 스크라이빙 및/또는 브레이킹에 의해 형성되는 면이므로, 완전한 평탄면이 아니며, 바람직하게는 레이저 또는 식각을 통해 광 산란을 위한 거친 표면이 형성되므로, 임계각(θc) 이상의 입사각으로 측면(111)에 입사되는 광의 경우에도 측면(111)을 통해 외부로 방출되는 것이 가능하며, 따라서 발광효율을 향상시킬 수 있다. 바람직하게는 상면(110)의 길이(B)를 길이(C = (2D)*tan(θc)) 이하로 함으로써, 영역(R2)의 빛 모두가 상면(110)에 반사된 후 측면(111)으로 입사하도록 하는 것이 가능하다. 도 10에 도시된 바와 같이, 측면(111)의 길이(D)를 도 9에서 주어진 (B/2))*tan(θc) 이상으로 높이면, 영역(R2)에서의 빛(L)의 적어도 일부가 상면에 부딪힘없이 직접 측면(111)으로 입사할 수 있게 된다. 측면(111)의 길이(D)의 상한과 하한에 대해서 살피면, 특별히 제한이 있는 것은 아니지만, 너무 얇으면, 복수의 반도체층을 지지하는데 문제를 야기할 수 있고, 너무 두꺼우면, 소자의 브레이킹 공정에서 문제를 야기할 수 있으므로, 70㎛이상 180㎛이하의 길이를 가지는 것이 적합하며, 바람직하게는 80㎛이상 150㎛이하의 길이를 가진다.
도 11 내지 도 13은 성장 기판의 굴절률에 따른 상면과 측면의 관계를 나타내는 도면으로서, 도 11에는 성장 기판(10)이 굴절률이 1.8 정도인 사파이어로 이루어진 경우에 상면(110)과 측면(111)의 길이 관계가 제시되어 있다. 측면(111)의 길이(D)가 70㎛인 경우에 상면(110)의 길이(B)가 102㎛이하여야 도 9에 제시된 관계를 만족하지만(도 9의 경우에, 성장 기판의 좌측 코너에서 빛이 나오는 것으로 가정하였다.), 도 14에 도시된 바와 같이, 실제 반도체 발광소자의 경우에, 활성층(40)이 성장 기판(10)으로부터 거리를 두고 위치하고, 스크라이빙&브레이킹 공정을 위해, 소자의 둘레를 따라, 적어도 제2 반도체층(50)과 활성층(40)을 에칭하여 제1 반도체층(30)에 메사식각면(31)을 형성하는 것이 일반적이다. 메사식각면(31)의 총 길이(M)가 20~40㎛ 정도(한 쪽의 폭이 10~20㎛ 정도)이고, 성장 기판(10)의 하면(113)에서 활성층(40)에 이르는 거리가 3~10㎛ 정도인 것을 감안하면(이는 3족 질화물 반도체를 기준으로 한 것이며, 반도체 발광소자를 구성하는 물질에 따라 차이가 있을 수 있다. 즉 10㎛이상이 되는 경우도 있을 수 있다.), 측면(111)의 길이(B)가 70㎛인 경우에, 활성층(40)까지의 거리가 3~10㎛인 점을 고려하면 상면(110)의 길이(B)의 상한치 102㎛가 14㎛정도까지 확장될 수 있고, 메사식각면의 총 길이(M)를 고려하면 또한 20~40㎛정도까지 확장될 수 있다. 따라서, 성장 기판(10)의 측면(111)의 길이(D)가 70㎛일 때, 상면(110)의 길이(B)가 150㎛인 경우에도 도 9에서 설명된 관계가 만족될 수 있음을 알 수 있다. 도 12에는 성장 기판(10)의 굴절률이 2인 경우에 상면(110)과 측면(111)의 길이 관계가 제시되어 있다. ZnO가 이러한 굴절률에 근접한다. 도 13에는 성장 기판(10)의 굴절률이 1.5인 경우에 상면(110)과 측면(111)의 길이 관계가 제시되어 있다. 이 경우에 임계각이 40°를 넘는 이점이 있으나, 반도체 발광소자를 이루는 반도체 물질(예: GaN)과의 굴절률의 차이가 커진다는 단점도 함께 가진다. 굴절률이 1.4가 되면 임계각이 45°보다 커지게 되나, 마찬가지의 문제점을 가진다.
도 15 및 도 16은 본 개시에 따른 반도체 발광소자의 일 예를 나타내는 도면으로서, 반도체 발광소자는 전체적으로 육면체 형상을 가지는 성장 기판(10; 예: 사파이어 기판), 제1 반도체층(30; 예: n형 GaN), 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(40; 예: InGaN/(In)GaN 다중양자우물 구조) 및 제2 반도체층(50; p형 GaN), 활성층(40)에서 생성된 빛을 반사시키는 반사층(R; 예: SiO2/TiO2과 같은 절연 물질로 된 DBR 또는 ODR, 유전체막의 반복 적층 구조, 단일층(예: SiO2) 또는 복수층 유전체막 등), 그리고, 전자와 정공을 공급하는 전극(70) 및 전극(80)을 포함한다. 전극(70,80)은 복수의 반도체층(30,40,50)으로부터 절연되어 있으며, 반사층(R)을 관통하여 형성된 전기적 연결부(71,81; Electrical connecting portions)를 통해 복수의 반도체층(30,40,50)과 전기적으로 연통 또는 연결된다. 전기적 연결부(81)는 적어도 제2 반도체층(50)과 활성층(40)을 관통하여 제1 반도체층(30)까지 이어져 있다. 반도체 발광소자의 둘레를 따라 도 14에 도시된 바와 같이, 제1 반도체층(30)이 노출되는 메사식각면(31)을 추가로 구비하는 것이 일반적이며, 복수의 반도체층(30,40,50)은 성장 기판(10)과 제1 반도체층(30) 사이에 버퍼층을 더 포함할 수 있고, 제1 반도체층과 제2 반도체층의 도전성은 서로 바뀔 수 있으며, 필요에 따라 추가의 층들이 구비될 수 있다. 반도체 발광소자는 이를 구성하는 물질에 따라, 자외선부터 적외선까지의 빛을 방출할 수 있다. 또한 반사층(R)과 제2 반도체층(50) 사이에 전류 확산을 위한 전류 확산 전극(예: ITO)을 더 구비할 수 있으며, 전기적 연결부(71,81)와 반도체층(30,50) 사이에 구동 전압을 낮추기 위한 20~30㎛ 정도의 직경을 가지는 오믹 전극을 구비할 수도 있다. 전기적 연결부(71,81)는 전극(70,80)과 함께 형성되어도 좋고, 전극(70,80)과 별도로 형성될 수도 있다. 성장 기판(10)의 일면(12; a face)은 복수의 반도체층(30,40,50)이 형성되는 하면(112; a lower side), 하면(112)과 대향하는 상면(110; an upper side), 및 하면(112)과 상면(110) 이어주는 두 개의 측면(111; lateral sides)을 가진다. 또한 성장 기판(10)은 일면(12)의 일 측면(111)으로부터 이어진 타면(13; another face)을 가지며, 타면(13)은 복수의 반도체층(30,40,50)이 형성되는 하면(113) 및 하면(113)과 대향하는 상면(114)을 가진다.
일면(12)의 상면(110)은 150㎛이하의 길이를 가지며, 따라서 도 9에서 설명된 본 개시에 따른 특징이 그대로 적용된다. 한편 타면(13)의 상면(114)의 길이방향을 따라 전극(70,80)이 배치되며, 타면(13)의 상면(114)을 일면(12)의 상면(110) 보다 길게 형성함으로써, 반도체 발광소자 전체의 발광량을 결정할 수 있게 된다. 이러한 구성을 통해, 광이 방출되는 측에서 전극(70,80)이 위치함으로써 발생하는 여러 제약을 제거할 수 있으며, 나아가 적어도 일면(12)의 상면(110)의 길이방향을 따라 위치되는 전기적 연결부(71,81)의 수를 최소화하여 이들에 의한 광 흡수를 줄이는 것이 가능해진다.
도 17은 본 개시에 따른 반도체 발광소자의 또 다른 특징을 설명하기 위한 도면으로서, DBR과 같은 비도전성 반사막(R) 위에 전극(70,80)을 구비한 반도체 발광소자에 있어서, 전극(70)과 전극(80) 사이의 간격(G; 150㎛, 300㎛, 450㎛, 600㎛)을 넓혀가면서, 발광효율을 확인한 결과이다(여기서, w는 1200㎛, c는 600㎛, A는 520㎛, B는 485㎛, 410㎛, 355㎛, 260㎛이 사용되었으며, 효과상의 차이를 확실히 하기 위해 큰 사이크의 칩이 사용되었다). 일반적으로 전극(70,80)에 의해 빛이 흡수되지만, 전극(70,80)을 Ag, Al과 같이 반사율이 높은 금속으로 구성하는 경우에 반사율을 높일 수 있는 것으로 알려져 왔다. 또한 전극(70,80)은 본딩 패드, 반도체 발광소자의 방열을 위해서도 기능해야 하므로, 이러한 요소를 고려하여 그 크기를 결정해야 한다. 그러나, 본 발명자들은 위 실험에서와 같이, DBR과 같은 비도전성 반사막(R)이 이용되는 경우에 그 위에 놓이는 전극(70,80)의 크기를 줄일수록, 비도전성 반사막(R)에 의한 광 반사율이 높아진다는 것을 확인하였으며, 이러한 실험 결과는 본 개시에서 전극(70,80)의 크기를 종래에 생략할 수 없었던 범위로 줄일 수 있는 일 계기를 제공하였다.
도 18 및 도 19는 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면으로서, 반도체 발광소자는 도 15에 도시된 반도체 발광소자와 달리 반사막(R)이 별도로 구비되지 않고, 전극(70)이 반사막으로 기능한다. 전극(70)이 Al, Ag과 같이 반사율이 높은 금속을 함유함으로써, 금속 반사막으로 기능할 수 있다. 전극(80)과 복수의 반도체층(30,40,50)의 전기적 절연을 위해 절연막(90; 예: SiO2)이 구비되어 있으며, 절연막(90)을 관통하여 전기적 연결부(81)가 형성되어 있다. 절연막(90)이 전극(70) 위로 걸쳐서 형성될 수 있음은 물론이며, 절연막(90)이 단일층의 유전체막, 복수층의 유전체막, DBR, ODR(Omni-Directional Reflector)로 구성될 수 있음도 물론이다.
도 20은 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면으로서, 반도체 발광소자는 복수의 반도체층(30,40,50) 위에 금속 반사막(R)을 구비하며, 절연막(90)을 통해 전극(70,80)을 복수의 반도체층(30,40,50)으로부터 전기적으로 절연한 다음, 전기적 연결부(71,81)를 통해 전극(70,80)과 복수의 반도체층(30,40,50)을 전기적으로 연통시킨 구조가 제시되어 있다.
도 21은 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면으로서, 반사막(R) 위에 전극(70,80)이 형성되어 있으며, 전극(70,80)의 배치 방향을 따라 복수 개의 전기적 연결부(71,71,81)가 형성되어 있다. 전극(80)이 복수 개 형성될 수 있음은 물론이다. 전극(70,80)의 배치 방향을 따라 소자가 길어짐에 따라 소자로의 전류 공급을 원활히 하기 위함이다.
도 22는 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면으로서, 전극(70,80)과 별개로 방열패드(72)가 구비되어 있다. 열방출이 필요한 경우에, 전기적 연결을 갖지 않는 방열패드(72)를 구비함으로써, 열방출을 도모할 수 있다.
도 23은 본 개시에 따른 반도체 발광소자의 또 다른 예들을 설명하는 도면으로서, 반도체 발광소자는 제1 전극 및 제2 전극 중 적어도 하나는 반사층을 기준으로 복수의 반도체층의 반대측에 구비되는 플립칩(flip chip)이다. 성장 기판의 일면의 상면은 150㎛ 이하의 길이를 가지며, 따라서, 도 9에서 설명된 본 개시에 따른 특징이 그대로 적용된다. 전술한 바와 같이, 소자의 길이를 길게 하여 발광량 등을 정할 수 있다. 제2 전기적 연결부(71)가 복수 개가 타면의 상면(114)의 길이방향으로 배열되어 있으며, 성장 기판의 일면의 상면(110)이 150㎛ 이하로 좁게 형성됨에 따라 제1 전기적 연결부(81) 및 제2 전기적 연결부(71)가 일렬로 배열되어 있다. 성장 기판의 일면의 측면(111)의 길이는 70㎛이상 180㎛이하의 길이를 가지는 것이 적합하며, 바람직하게는 80㎛이상 150㎛이하의 길이를 가진다. 예를 들어, 타면의 상면(114)의 길이는 일면의 상면(110)의 3배 정도이며, 경우에 따라서는 3배 이상으로 형성하는 것이 좋을 수도 있으며, 물론 3배 이하도 가능하다.
제1 전기적 연결부(81) 및 제2 전기적 연결부(71)의 직경이 대략 20~30㎛ 정도 또는 그 이하의 직경을 가질 수 있다. 제2 전극은 각 제2 전기적 연결부(71)에 대응하며 서로 떨어져 형성되며, 도 17에서 설명된 바와 같이, 잘 선택된 면적비 또는 전극(70,80) 간격을 가짐으로써 전극(70,80)에 의한 광흡수 손실을 줄여서 휘도가 향상된다. 이에 대해서는 도 26에서 더 후술된다.
제1 반도체층(예: n형 GaN)보다 제2 반도체층(p형 GaN)에서 전류확산이 더 문제되기 때문에 도 23a에 제시된 바와 같이, 제2 전기적 연결부(71)가 더 많이 구비될 수 있으며, 단변 방향(D1; 성장기판의 일면의 상면의 길이방향)으로 2개 정도의 전기적 연결부를 배열하는 것이 불가능한 것은 아니지만, 장변 방향(D2; 성장기판이 타면의 상면의 길이방향)으로 일렬로 배열하여도 전류 공급에 문제가 없으며 광흡수 감소 측면에서 바람직하다. 일렬로 배열된 제2 전기적 연결부(71)의 일렬 측 끝에 제1 전기적 연결부(81)가 구비되어 있다. 경우에 따라서는 도 23b에 제시된 바와 같이, 소자가 장변방향(D2)으로 더 길어지는 경우 제1 전기적 연결부(81) 및 제2 전기적 연결부(71)를 모두 복수 개로 일렬로 배열될 수 있다.
도 24 및 도 25는 본 개시에 따른 반도체 발광소자의 또 다른 예들을 설명하는 도면들로서, 성장 기판의 일면의 상면은 150㎛ 이하의 길이를 가지며, 따라서, 도 9에서 설명된 본 개시에 따른 특징이 그대로 적용된다. 도 23에 제시된 예들과 달리 제1 전기적 연결부(81)의 양측에 각각 제2 전기적 연결부(71)가 구비되어 있거나(도 25a 참조), 전극이 생략되고 전기적 연결부(71,81)만 구비되는 실시예(도 25b 참조)도 가능하다. 따라서, 균일성 측면에서는 조금 나을 수 있지만, 반도체 발광소자와 전기적으로 연결되는 외부전극의 형상 등이 달라질 수 있다. 제1 전극(80) 및 제2 전극(70)은 외부전극과의 전기적 연결용 전극으로서, 외부전극과 유테틱 본딩되거나, 솔더링되거나 와이어 본딩도 가능하다. 외부전극은 서브마운트에 구비된 도통부, 패키지의 리드 프레임, PCB에 형성된 전기 패턴 등일 수 있으며, 반도체 발광소자와 독립적으로 구비된 도선이라면 그 형태에 특별한 제한이 있는 것은 아니다. 솔더링의 경우, 각 전극에 솔더를 디스펜싱 하거나 프린팅하는 등의 방법으로 솔더링할 수 있다. 소자의 길이가 늘어나면 전기적 연결부의 개수도 3개, 4개, 5개, 및 6개 등으로 증가시킬 수 있다.
도 26은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면으로서, 도 24a에서 A-A 선을 따라 취한 단면이 일 예이다. 비도전성 반사막(R)의 예로 다층구조의 비도전성 반사막이 예시되어 있다. 전류확산을 위해 전류 확산 전극(60; 예: ITO)이 제2 반도체층(50)과 비도전성 반사막(R) 사이에 형성되어 있다. 비도전성 반사막(R)에 형성된 개구(62)에 제2 전기적 연결부(71)가 형성되며, 제2 전극(70)과 전류 확산 전극(60)을 전기적으로 연결한다. 개구(63)에 형성된 제1 전기적 연결부(81)는 제2 반도체층(50) 및 활성층(40)이 식각되어 노출된 제1 반도체층(30)과 전기적으로 연결된다. 제1 전기적 연결부(81)와 제1 반도체층(30), 제2 전기적 연결부(71)와 전류 확산 전극(60) 간의 전기적 도통에서 동작전압 상승을 억제 또는 강하하기 위해 오믹 전극(72,82)이 제1 반도체층(30) 및 전류 확산 전극(60) 위에 형성되어 전기적 연결부(71,81)와 각각 접촉한다. 오믹 전극(72,82)과 전기적 연결부(71,81)의 전기적 연결의 안정성을 향상하기 위해 개구(62,63)가 오믹 전극(72,82)의 주변까지 노출하도록 하고, 전기적 연결부(71,81)가 오믹 전극(72,82)을 감싸도록 형성할 수 있다.
비도전성 반사막(R)은 DBR(Distributed Bragg Reflector) 또는 ODR(Omni-Directional Reflector)일 수 있다. 본 예에서 비도전성 반사막(R)은 금속 반사막에 의한 광흡수 감소를 위해 비도전성 물질로 형성되며, 다층 구조의 일 예로, 비도전성 반사막(R)은 유전체막(91b), 분포 브래그 리플렉터(91a) 및 클래드막(91c)을 포함한다.
정밀성을 요하는 분포 브래그 리플렉터(91a)의 증착에 앞서, 일정 두께의 유전체막(91b)을 형성함으로써, 오믹 전극(72,82)과 같은 구조물로 인해 높이차를 완화하여 분포 브래그 리플렉터(91a)를 안정적으로 제조할 수 있게 되며, 빛의 반사에도 도움을 줄 수 있다. 유전체막(91b)의 재질은 SiO2가 적당하며, 그 두께는 0.2㎛ ~ 1.0㎛가 바람직하다. 상기 높이차를 완화하는데(step coverage), 플라즈마 화학 기상 증착법(PECVD; Plasma Enhanced CVD)과 같은 화학 기상 증착법이 전자선 증착법(E-Beam Evaporation) 등과 같은 물리 증착법(PVD; Physical Vapor Deposition)에 비해 유리하므로 소자 신뢰성 확보를 위해 화학 기상 증착법으로 유전체막을 형성하는 것이 바람직하다.
분포 브래그 리플렉터(91a)는 유전체막(91b) 위에 형성된다. 분포 브래그 리플렉터(91a)는 반사율이 다른 물질의 반복 적층, 예를 들어, SiO2/TiO2, SiO2/Ta2O2, 또는 SiO2/HfO의 반복 적층으로 이루어질 수 있으며, Blue 빛에 대해서는 SiO2/TiO2가 반사효율이 좋고, UV 빛에 대해서는 SiO2/Ta2O2, 또는 SiO2/HfO가 반사효율이 좋을 것이다. 분포 브래그 리플렉터(91a)가 SiO2/TiO2로 구성되는 경우 활성층(40)으로부터 나오는 빛의 파장의 1/4의 광학 두께를 기본으로 입사 각도와 파장에 따른 반사율등을 고려해서 최적화 공정을 거치는 것이 바람직하며, 반드시 각 층의 두께가 파장의 1/4 광학 두께를 지켜야 하는 것은 아니다. 그 조합의 수는 4 ~ 40 페어(pairs)가 적합하다. 분포 브래그 리플렉터(91a)가 SiO2/TiO2의 반복적층구조로 이루어지는 경우, 분포 브래그 리플렉터(91a)는 물리 증착법(PVD; Physical Vapor Deposition), 그 중에서도 전자선 증착법(E-Beam Evaporation) 또는, 스퍼터링법(Sputtering) 또는 열 증착법(Thermal Evaporation)에 의해 형성하는 것이 바람직하다.
클래드막(91c)은 Al2O3와 같은 금속 산화물, SiO2, SiON와 같은 유전체막(91b), MgF, CaF, 등의 물질로 이루어질 수 있다. 클래드막(91c)은 λ/4n 내지 3.0㎛의 두께를 가지는 것이 바람직하다. 여기서 λ는 활성층(40)에서 생성된 빛의 파장이고, n은 클래드막(91c)을 이루는 물질의 굴절률이다. λ가 450nm(4500A)인 경우에, 4500/4*1.46 = 771A 이상의 두께로 형성될 수 있다.
빛의 반사 및 가이드를 위해 분포 브래그 리플렉터(91a)의 유효 굴절률이 유전체막(91b)의 굴절률보다 큰 것이 바람직하다. 분포 브래그 리플렉터(91a)보다 낮은 굴절률을 가지는 클래드막(91c)을 도입하면 전극(70,80)에 의한 광흡수가 많이 감소될 수 있다. 이렇게 굴절률을 선택하면 유전체막(91b)-분포 브래그 리플렉터(91a)-클래드막(91c)이 광 웨이브가이드(optical waveguide)로 볼 수 있다. 분포 브래그 리플렉터(91a)가 SiO2/TiO2로 구성되는 경우에, SiO2의 굴절률이 1.46이고, TiO2의 굴절률이 2.4이므로, 분포 브래그 리플렉터의 유효굴절률은 1.46과 2.4 사이의 값을 가진다. 따라서, 유전체막(91b)이 SiO2로 이루어질 수 있으며, 그 두께는 0.2㎛ ~ 1.0㎛가 적당하다. 클래드막(91c)도 분포 브래그 리플렉터(91a)의 유효굴절률보다 작은 1.46의 굴절률을 가지는 SiO2로 형성될 수 있다.
광 웨이브가이드의 관점에서는 바람직하지 않지만, 본 개시의 전체 기술사상의 관점에서, 유전체막(91b)이 생략되는 경우를 생각해 볼 수 있으며, 분포 브래그 리플렉터(91a)와 클래드막(91c)으로 된 구성을 배제할 이유는 없다. 분포 브래그 리플렉터(91a) 대신에 유전체인 TiO2 재질의 유전체막(91b)을 포함하는 경우를 생각해 볼 수도 있을 것이다. 분포 브래그 리플렉터(91a)가 가장 위층에 SiO2 층을 구비하는 경우, 클래드막(91c)을 생략하는 경우 또한 생각해 볼 수 있을 것이다. 또한, 실질적으로 횡방향으로 진행하는 빛의 반사율을 고려해서 유전체막(91b)과 분포 브래그 리플렉터(91a)가 설계된다면, 분포 브래그 리플렉터(91a)가 가장 위층에 TiO2 층을 구비하는 경우에도 클래드막(91c)을 생략하는 경우 또한 생각해 볼 수 있을 것이다.
이와 같이, 유전체막(91b), 분포 브래그 리플렉터(91a) 및 클래드막(91c)은 비도전성 반사막(R)으로서 광 웨이브가이드의 역할을 수행하며, 전체 두께가 1 ~ 8㎛인 것이 바람직하다.
분포 브래그 리플렉터(91a)는 수직 방향에 가까운 빛일 수록 반사율이 높아서, 대략 99% 이상 반사한다. 그러나 비스듬히 입사하는 빛은 분포 브래그 리플렉터(91a)를 통과하며, 클래드 막(91c) 또는 비도전성 반사막(R) 상면에 입사하며, 전극(70,80)에 의해 덮이지 않은 부분에서는 빛이 거의 반사되지만, 전극극(70,80)에 입사하는 빛(L2)은 일부가 흡수된다.
다시 도 17을 참조하면, 간격(G)를 150um(도 17a),300um(도 17b),450um(도 17c),600um(도 17d)로 변경하고, 발광소자의 외곽과 전극의 에지와의 겝은 일정하다. 전극이 서로 대향하는 방향으로 발광소자의 에지 간의 거리(W)는 1200um이고, 세로 길이(c)는 600um이고, 전극의 가로(b)는 485,410,335,260um이고, 전극의 세로(a)는 520um로 일정하다. 발광소자의 평면적과 전극의 면적비는 각각 0.7, 0.59, 0.48, 0.38이된다. 비교 기준으로 전극 간격이 80um인 경우, 면적비는 0.75가 된다. 전극 면적이 동일하면, 전극 간격이 변화해도 휘도에 큰 차이가 없음을 알았다.
도 17에 제시된 그래프는 도 17a,17b,17c,17d에서 설명된 실험예들의 결과를 나타내며, 비교 기준휘도를 100으로 할 때, 106.79(도 17a),108.14(도 17b),109.14(도 17c),111.30(도 17d)의 휘도를 확인하였다. 휘도의 상승이 상당히 높은 것을 확인할 수 있다. 전극의 면적비를 0.38 보다 더 작게 하면 휘도 상승이 더 있을 수 있으며, 이런 측면에서 도 25(b)와 같이 전극의 생략을 생략하거나 전기적 연결부보다 약간 넓게 하는 실시예, 또는 전기적 연결부가 반사층(R)으로부터 약간 돌출되어 전극의 기능까지 하는 실시예를 고려할 수 있다.
도 27은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면이고, 도 28은 도 27에서 B-B 선을 따라 취한 단면의 일 예를 나타내는 도면이다. 성장 기판의 일면의 상면은 150㎛ 이하의 길이를 가지며, 따라서 도 9에서 설명된 본 개시에 따른 특징이 그대로 적용된다. 제1 오믹 전극(82)이 제1 반도체층(30)과 제1 전기적 연결부(81) 사이에 개재되어 있고, 제2 오믹 전극(72)이 제2 전기적 연결부(71)와 전류 확산 전극(60) 사이에 개재되어 있으며, 제2 오믹 전극(72)은 장변 방향으로 길게 뻗어 전류를 더 잘 확산되도록 한다. 이와 같이, 제2 오믹 전극(72)이 길게 뻗음에 따라 도 27에 제시된 바와 같이 제2 전기적 연결부(71) 및 제2 전극(70)의 개수가 감소될 수 있으며, 그 결과 광흡수가 줄어서 휘도 향상에 유리할 수 있다.
반도체 발광소자는 광흡수 방지막(41)을 더 포함한다. 광흡수 방지막(41)은 제2 반도체층(50) 위에 제2 오믹 전극(72)에 대응하여 형성되며, 활성층(40)에서 발생된 빛의 일부 또는 전부를 반사하는 기능만을 가져도 좋고, 제2 오믹 전극(72)으로부터의 바로 아래로 전류가 흐르지 못하도록 하는 기능만을 가져도 좋고, 양자의 기능을 모두 가져도 좋다. 광흡수 방지막(41)은 생략될 수 있다.
도 29는 본 개시에 따른 반도체 발광소자의 오믹 전극과 전기적 연결부의 접촉의 일 예를 설명하는 도면으로서, 일면의 상면은 150㎛ 이하의 길이를 가지며, 따라서 도 9에서 설명된 본 개시에 따른 특징이 그대로 적용된다. 성장 기판의 일면의 길이(단변의 길이)가 150㎛ 이하이고 장변 방향으로 길게 형성되어 있어서 한정된 면적에서 전기적 연결부의 개수도 제한될 수 있다. 따라서 각 전기적 연결부와 복수의 반도체층 간의 전기적 연결부의 저항을 줄여서 전류 공급을 원활하게 하고, 동작전압의 상승을 억제하는 것이 바람직하다. 본 예에서 비도전성 반사막(R)에 개구(62,63; 도 28 참조) 형성시 개구(62,63)로 노출되는 오믹 전극(72,82) 일면에 전기적 연결에 좋지 않은 영향을 미칠 수 있다. 오믹 전극(72,82)의 일면의 일부를 제거하여(도 28 참조) 전기적 연결에 좋지 않은 영향을 제거하고, 전기적 연결부(71,81)는 상기 일부가 제거된 오믹 전극(72,82)과 접촉할 수 있다.
본 예에서는 제2 오믹 전극(72)은 전류 확산 전극(60) 위에 순차로 형성된 접촉층(72a), 반사층(72b), 확산방지층(72c), 산화방지층(72d) 및 식각방지층(72e; 보호층)을 포함한다. 제1 오믹 전극(82)도 이와 동일 유사한 구조를 가진다. 접촉층(72a)은 전류 확산 전극(60; 예: ITO)과의 좋은 전기적 접촉을 이루는 물질(예: Cr, Ti, Ni, TiW, Al, Ag 등)로 이루어지는 것이 바람직하다. 반사층(72b)은 활성층(40)에서 생성된 빛을 복수의 반도체층(30, 40, 50) 측으로 반사하도록 반사율이 우수한 금속(예: Ag, Al 또는 이들의 조합)으로 이루어질 수 있다. 반사층(72b)은 생략될 수 있다. 확산방지층(72c)은 반사층(72b)을 이루는 물질 또는 산화방지층(72d)을 이루는 물질이 다른 층으로 확산되는 것을 방지하도록 Ti, Ni, Cr, W, TiW 등에서 선택된 적어도 하나로 이루질 수 있으며, 높은 반사율이 요구되는 경우에, Al, Ag 등이 사용될 수 있다. 반사층과 확산방지층을 반복적층하는 구조(예: Al/Ni/Al/Ni/Al/Ni)도 가능하다. 산화방지층(72d)은 Au, Pt 등으로 이루어질 수 있고, 외부로 노출되어 산소와 접촉하여 산화가 잘 되지 않는 물질이라면 어떠한 물질이라도 좋다. 산화방지층(72d)으로는 전기 전도도가 좋은 Au가 주로 사용된다. 식각방지층(72e)은 개구(62) 형성을 위한 건식식각공정에서 노출되는 층으로서, 건식식각공정에서 식각방지층(72e)은 오믹 전극(72)을 보호하며 특히, 산화방지층(72d)의 손상을 방지한다. 식각방지층(72e)으로 Au를 사용하는 경우 비도전성 반사막(R)과 접합력이 약할 뿐만 아니라 식각시에 Au의 일부가 손상 또는 훼손될 수 있다. 따라서 식각방지층(72e)은 Au 대신에 Ni, W, TiW, Cr, Pd, Mo 등과 같은 물질로 이루어지면, 비도전성 반사막(R)과의 접합력이 유지되어 신뢰성이 향상될 수 있다. 개구(62,63) 형성을 위한 건식식각공정(예; 플라스마 식각)의 식각가스(예: CF4, C2F6, C3F8, SF6)와 반응하여 전기적 도통에 좋지 않은 물질(예: NiF)이 형성될 수 있다. 이후, 후속되는 다른 습식식각공정에 의해 개구(62,63)에 대응하는 식각방지층(72e)이 제거되며, 이러한 물질이 함께 제거되며, 전기적 연결부(83)가 노출된 산화 방지층(72d)에 접촉하여, 상기 물질로 인한 동작전압 상승 등 문제가 방지된다.
도 30은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면으로서, 성장 기판(10) 일면의 상면(114)은 150㎛ 이하의 길이를 가지며, 따라서 도 9에서 설명된 본 개시에 따른 특징이 그대로 적용된다. 본 예는 도 28에 제시된 실시예와 다르게 복수의 반도체층(30,40,50)과 비도전성 반사막(R1) 사이에 제2 오믹 전극과 같이 길게 뻗는 금속 띠 대시 섬형 오믹 전극(72)가 구비되어 광흡수 손실이 감소되며, 비도전성 반사막 (R1) 위에서 길게 뻗는 연결 전극(74)이 도입되어 원하는 위치에 전류 공급 통로를 만들 수 있도록 한다. 연결 전극(74)을 덮도록 비도전성 반사막(R) 위에 추가의 절연막(R2)이 형성된다. 빛의 반사율 향상을 위해 비도전성 반사막(R1) 및 추가의 절연막 (R2) 중 적어도 하나는 ODR 또는 DBR을 포함할 수 있다. 본 예에서 비도전성 반사막(R1)은 도 26에서 설명된 것과 같은 유전체막, 분포 브래그 리플렉터, 및 클래드막을 포함한다. 또한, 추가의 절연막(R2)도 다층구조를 가지며, 비도전성 반사막(R1)으로부터 차례로 적층된 유전체막(95b), 분포 브래그 리플렉터(95a), 및 유전체막(95c)을 포함한다. 추가의 절연막(R2)도 전술된 광가이드 구조를 가질 수 있다.
도 31은 본 개시에 따른 반도체 발광소자의 또 다른 예들을 설명하는 도면으로서, 성장 기판의 일면의 상면은 150㎛ 이하의 길이를 가지며, 따라서 도 9에서 설명된 본 개시에 따른 특징이 그대로 적용된다. 본 예의 소자는 단변 방향으로 150㎛ 이하의 길이를 가지지만, 도 31a에 제시된 바와 같이, 제2 전기적 연결부(71)의 일렬 상에서 제1 전기적 연결부(81)를 약간 벗어나게 배열하거나, 제1 전기적 연결부(81)와 제2 전기적 연결부(81)를 지그재그로 배열하거나, 제1 전기적 연결부(81)와 제2 전기적 연결부(81)를 서로 다른 열로 배열하는 것도 가능하다. 또 다른 예로, 제2 전극(70)이 복수의 제2 전기적 연결부(71)를 연결하는 형태를 가지는 것도 가능하며, 외부전극과의 본딩시 복수의 제2 전기적 연결부(71) 중 일부만 본딩되어도 제2 전극(70)을 통해 복수의 제2 전기적 연결부(71)로 모두 전류가 공급될 수 있다. 제1 전기적 연결부(81)가 복수인 경우 제1 전극(80)도 마찬가지로 이들을 연결하도록 형성할 수 있다.
도 32는 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면으로서, 성장 기판의 일면의 상면은 150㎛ 이하의 길이를 가지며, 따라서 도 9에서 설명된 본 개시에 따른 특징이 그대로 적용된다. 반도체 발광소자는 제1 전극(80)과 접합되며 전자와 정공 중 하나를 공급하는 제1 도전부(3)와, 제2 전극(70)과 접합되며 전자와 정공 중 나머지 하나를 공급하는 제2 도전부(2,4)와, 제1 도전부(3) 및 제2 도전부(2,4)가 고정되어 있는 고정부(도시되지 않음)를 포함한다. 제1 도전부(3) 및 제2 도전부(2,4)는 반도체 발광소자의 제1 전극(80) 및 제2 전극(70)의 배열 패턴(예: 도 23 내지 도 31 참조)에 따라 형성될 수 있다. 예를 들어, 제1 전극(80) 양측으로 각각 제2 전극(70)이 구비된 경우, 이에 맞추어 제2 도전부(2,4) 사이에 제1 도전부(3)가 구비되며, 제1 전극(80) 및 제2 전극(70)은 제1 도전부(3) 및 제2 도전부(2,4)에 유테틱 본딩, 솔더링 등의 방법으로 본딩된다. 제1 도전부(3)의 양측이 제2 도전부(2,4)는 서로 분리될 수도 있고, 제1 도전부(3)를 피하도록 일체로 패터닝될 수도 있다. 다수의 반도체 발광소자를 직렬 또는 병렬로 배열할 수 있으며, 이에 맞추어 제1 도전부(3) 및 제2 도전부(2,4)가 패터닝될 수 있다.
도 33은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면으로서, 도 32의 C-C 선을 따라 취한 단면의 일 예일 수 있다. 고정부(8), 제1 도전부(3) 및 제2 도전부(2,4)을 포함하는 인쇄회로기판 위에 반도체 발광소자가 표면실장되는 예가 제시되어 있다. 제1 도전부(3) 및 제2 도전부(2,4)는 인쇄회로기판에 패터닝된 금속층이다.
도 34는 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면으로서, 도 32의 C-C 선을 따라 취한 단면의 다른 예일 수 있다. 고정부(8), 제1 도전부(3) 및 제2 도전부(2,4)는 플레이트(5)를 구성한다. 금속막(예: Al,Cu)/절연체막(예; 수지)을 반복적층하고, 이를 적층된 방향과 수직하게 또는 비스듬히 자르면, 금속막으로 된 제1 도전부(3) 및 제2 도전부(2,4)와 이들을 연결 및 고정하는 고정부(8; 절연체)로 이루어진 플레이트(5)가 만들어질 수 있다. 이러한 플레이트(5)에는 도 34에 제시된 바와 같이 복수의 반도체 발광소자를 직렬 또는 병렬로 실장할 수 있다. 복수의 반도체 발광소자를 덮는 봉지부(9)가 형성되어 있다.
도 35는 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면으로서, 도 32의 C-C 선을 따라 취한 단면의 또 다른 예일 수 있다. 반도체 발광소자 주변 또는 둘레에 플레이트(5) 위에 화이트 수지를 프린팅하거나, 디스펜싱하고 경화시켜 반사벽(6)이 형성될 수 있다. 반사벽(6)은 반도체 발광소자를 수용하는 공간을 형성하며, 봉지재(9)는 공간을 채우며 반도체 발광소자를 보호한다. 반도체 발광소자의 제1 전극(80) 및 제2 전극(70)은 플레이트(5)의 각 도전부(2,3,4)에 본딩되며, 전류 공급 통로 및 방열 통로로 기능할 수 있다. 반사벽(6)은 플레이트(5)의 상면에 필요한 만큼만 형성되며, 플레이트(5)의 하면으로 불필요한 연장이 없다. 따라서 플레이트(5)는 전원전달과 함께 좋은 히트싱크가 된다. 또한, 플레이트(5)의 상면에 반사율 향상을 위해 Ag와 같은 물질로 반사막을 형성할 수 있다.
도 36은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면으로서, 반도체 발광소자는 성장 기판(10), 성장 기판(10)에 형성된 복수의 발광부(101,102,103,104), 제1 전극(도시되지 않음) 및 제2 전극(도시되지 않음)을 포함한다. 성장 기판(10)은 육면체 형상을 가지며, 일면(12; a face) 및 타면(13; another face)을 포함한다. 일면(12)은 복수의 반도체층이 형성되는 하면(112; a lower side), 하면과 대향하는 상면(110; an upper side), 및 하면과 상면 이어주는 두 개의 측면(lateral sides)을 가지고, 타면(13)은 일면의 일 측면(111)으로부터 이어지며, 복수의 반도체층이 형성되는 하면(113; a lower side) 및 하면과 대향하는 상면(114; an upper side)을 가지고, 타면의 상면(114)은 상기 일면의 상면(110)보다 길다. 복수의 발광부는 타면의 상면(114)의 길이방향(D2)으로 배열되어 있다.
성장 기판의 일면의 상면(110)은 150㎛ 이하의 길이를 가지며, 따라서 도 9에서 설명된 본 개시에 따른 특징이 그대로 적용된다. 이하, 도 37 내지 52에서 설명되는 실시예들도 성장 기판의 일면의 상면(110)은 150㎛ 이하의 길이를 가지며, 따라서 도 9에서 설명된 본 개시에 따른 특징이 그대로 적용된다. 성장 기판의 일면의 일 측면(111)의 길이는 70㎛이상 180㎛이하의 길이를 가지는 것이 적합하며, 바람직하게는 80㎛이상 150㎛이하의 길이를 가진다. 예를 들어, 타면의 상면(114)의 길이방향으로 각 발광부의 길이는 일면의 상면(110)의 3배 정도이며, 경우에 따라서는 3배 이상으로 형성하는 것이 좋을 수도 있으며, 물론 3배 이하도 가능하다.
각 발광부는 복수의 반도체층(30,40,50) 및 반사층(R)을 포함한다. 복수의 반도체층(30,40,50)은 제1 반도체층(30), 활성층(40), 및 제2 반도체층(50)을 포함하며, 반사층(R)은 복수의 반도체층(30,40,50)을 기준으로 성장 기판(10)의 반대 측에서 복수의 반도체층(30,40,50)에 구비되며 활성층(40)에서 생성된 빛을 반사한다. 각 발광부는 복수의 반도체층(30,40,50)을 식각하여 형성된 트렌치에 의해 서로 전기적으로 절연되어 있다. 제1 전극은 제1 반도체층과 전기적으로 연통하도록 구비되며, 전자와 정공 중 하나를 공급한다. 제2 전극은 제2 반도체층과 전기적으로 연통하도록 구비되며, 전자와 정공 중 나머지 하나를 공급한다. 반사층(R)은 절연성을 가지며, 반도체 발광소자는 제1 전극 및 제2 전극 중 적어도 하나는 반사층(R)을 기준으로 복수의 반도체층의 반대측에 구비되는 플립칩(flip chip)이다.
발광량 증가를 위해 도 15에 제시된 반도체 발광소자의 길이를 늘이는 것을 생각할 수 있지만, 길이방향(D2)으로 전류 확산, HV(high voltage) 구동의 장점을 고려하면, 하나의 성장 기판(10)에 복수의 발광부(101,102,103,104)를 전기적으로 직렬연결하는 것이 좋은 방법이 된다.
도 37은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면이고, 도 38은 도 37의 A-A 선을 따라 취한 절단면의 일 예를 설명하기 위한 도면이다. 본 예에서, 복수의 발광부가 타면의 상면(114)의 길이방향(D2)으로 일렬로 구비되며, 각 발광부는 일면의 상면(110)의 길이방향(D1)보다 타면의 상면(114)의 길이방향(D2)으로 더 길다. 반도체 발광소자는 제1 전기적 연결부(81), 제2 전기적 연결부(71), 및 연결 전극(92)을 포함한다.
제1 전기적 연결부(81)는 반사층(R)을 관통하며, 제2 반도체층(50) 및 활성층(40)이 식각되어 노출된 제1 반도체층(30)과 전기적으로 연통된다. 제2 전기적 연결부(71)는 반사층(R)을 관통하며, 제2 반도체층(50)과 전기적으로 연통된다. 연결 전극(92)은 복수의 반도체층의 반대측에서 반사층(R)에 구비되며, 서로 마주하는 2개의 발광부의 제1 반도체층과 제2 반도체층을 전기적으로 연통시킨다. 본 예에서, 연결 전극(92)은 서로 마주하는 2개의 발광부의 제1 전기적 연결부(81)와 제2 전기적 연결부(71)를 연결한다.
복수의 발광부는 전기적으로 직렬연결되며, 제1 전극(80)은 직렬연결의 일 측 끝의 발광부의 반사층(R) 위에서 제1 전기적 연결부(81)를 통해 제1 반도체층(30)에 전기적으로 연통되고, 제2 전극(70)은 직렬연결의 타 측 끝의 발광부의 반사층(R) 위에서 제2 전기적 연결부(71)를 통해 제2 반도체층(50)에 전기적으로 연통된다. 바람직하게는 제2 반도체층(50)과 반사층(R) 사이에 전류 확산 전극(60; 예: ITO)을 포함할 수 있다. 접촉저항을 감소하고 안정적인 전기적 연결을 위해 제1 전기적 연결부(81)와 제1 반도체층(30) 사이에 개재되는 제1 오믹 전극(82), 제2 전기적 연결부(71)와 전류 확산 전극(60) 사이에 개재되는 제2 오믹 전극(72)을 포함할 수 있다. 반사층(R)은 분포 브래그 리플렉터(Distributed Bragg Reflector) 및 ODR(Omni-Directional Reflector) 중 하나를 포함할 수 있다. 반사층(R)은 복수의 발광부의 사이, 즉 트렌치에도 형성되며, 연결 전극(92)은 복수의 발광부의 사이의 절연층(R) 상에서 뻗는다.
전기적 연결부(71,81)가 노출되어 연결 전극(92)과 연결되며, 전기적 연결부(71,81) 및 연결 전극(92)은 별개로 형성되거나, 일체로 하나의 과정으로 형성될 수 있다. 또한, 전기적 연결부(71,81)를 덮는 금속층을 형성하고, 연결 전극(92)을 금속층과 연결되도록 형성하는 것도 물론 가능하다.
도 39는 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면이고, 도 40은 도 39에서 B-B 선을 따라 취한 절단면의 일 예를 설명하는 도면이다. 연결 전극(92)은 서로 마주하는 2개의 발광부의 제1 반도체층(30)과 제2 반도체층(50)을 전기적으로 연결한다. 연결 전극(92)은 절연성을 가지는 반사층(R)에 의해 덮여 있고, 연결 전극(92)의 일 측 끝은 제2 반도체층(50) 및 활성층(40)이 식각되어 노출된 제1 반도체층(30)과 전기적으로 연통되며, 연결 전극(92)의 타 측 끝은 제2 반도체층(50)과 반사층(R) 사이에 구비된다. 복수의 발광부들 사이에는 절연체(97)가 형성되며, 연결 전극(92)은 절연체 위에 형성된다. 제1 전극(80)은 직렬연결의 일 측 끝의 발광부의 반사층(R) 위에서 제1 전기적 연결부(81)를 통해 제1 반도체층(30)에 전기적으로 연통되고, 제2 전극(70)은 직렬연결의 타 측 끝의 발광부의 반사층(R) 위에서 제2 전기적 연결부(71)를 통해 제2 반도체층(50)에 전기적으로 연통된다. 직렬연결의 양측 끝의 발광부들 사이에 있는 발광부(103)의 반사층(R) 위에는 방열 또는 지지 등을 위한 보조패드(93)가 형성되어 있다.
도 41은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면으로서, 각 발광부에 제2 전극(70), 제2 전기적 연결부(71)가 구비되며, 각 발광부에는 식각되어 노출된 제1 반도체층(30) 위에 제1 오믹 전극(82)이 구비된다. 연결 전극(92)은 서로 마주하는 2개의 발광부의 제1 오믹 전극(82)과 제2 전극(70)을 연결한다. 복수의 발광부들 사이에는 절연체(97)가 형성되며, 연결 전극(92)은 절연체 위에 형성된다.
도 42는 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면으로서, 다층 구조의 반사층(R)의 일 예가 제시되어 있다. 오믹 전극(72,82)과 전기적 연결부(71,81)의 전기적 접속의 안정성을 향상하기 위해 반사층(R)에 형성된 개구에 의해 오믹 전극(72,82)의 주변까지 노출되며, 전기적 연결부(71,81)가 오믹 전극(72,82)을 감싸도록 형성할 수 있다. 본 예에서 반사층(R)은 금속 반사막에 의한 광흡수 감소를 위해 비도전성 물질로 형성되며, 다층 구조의 일 예로, 유전체막(91b), 분포 브래그 리플렉터(91a) 및 클래드막(91c)을 포함한다.
정밀성을 요하는 분포 브래그 리플렉터(91a)의 증착에 앞서, 일정 두께의 유전체막(91b)을 형성함으로써, 오믹 전극(72,82)과 같은 구조물로 인해 높이차를 완화하여 분포 브래그 리플렉터(91a)를 안정적으로 제조할 수 있게 되며, 빛의 반사에도 도움을 줄 수 있다. 유전체막(91b)의 재질은 SiO2가 적당하며, 그 두께는 0.2㎛ ~ 1.0㎛가 바람직하며, 상기 높이차를 완화하는데(step coverage), 플라즈마 화학 기상 증착법(PECVD; Plasma Enhanced CVD)과 같은 화학 기상 증착법으로 유전체막을 형성하는 것이 바람직하다.
분포 브래그 리플렉터(91a)는 유전체막(91b) 위에 형성된다. 분포 브래그 리플렉터(91a)는 반사율이 다른 물질의 반복 적층, 예를 들어, SiO2/TiO2, SiO2/Ta2O2, 또는 SiO2/HfO의 반복 적층으로 이루어질 수 있으며, Blue 빛에 대해서는 SiO2/TiO2가 반사효율이 좋고, UV 빛에 대해서는 SiO2/Ta2O2, 또는 SiO2/HfO가 반사효율이 좋을 것이다. 분포 브래그 리플렉터(91a)가 SiO2/TiO2로 구성되는 경우 활성층(40)으로부터 나오는 빛의 파장의 1/4의 광학 두께를 기본으로 입사 각도와 파장에 따른 반사율등을 고려해서 최적화 공정을 거치는 것이 바람직하며, 반드시 각 층의 두께가 파장의 1/4 광학 두께를 지켜야 하는 것은 아니다. 그 조합의 수는 4 ~ 40 페어(pairs)가 적합하다. 분포 브래그 리플렉터(91a)가 SiO2/TiO2의 반복적층구조로 이루어지는 경우, 분포 브래그 리플렉터(91a)는 물리 증착법(PVD; Physical Vapor Deposition)에 의해 형성하는 것이 바람직하다.
클래드막(91c)은 Al2O3와 같은 금속 산화물, SiO2, SiON와 같은 유전체막(91b), MgF, CaF, 등의 물질로 이루어질 수 있다. 클래드막(91c)은 λ/4n 내지 3.0㎛의 두께를 가지는 것이 바람직하다. 여기서 λ는 활성층(40)에서 생성된 빛의 파장이고, n은 클래드막(91c)을 이루는 물질의 굴절률이다. λ가 450nm(4500A)인 경우에, 4500/4*1.46 = 771A 이상의 두께로 형성될 수 있다.
빛의 반사 및 가이드를 위해 분포 브래그 리플렉터(91a)의 유효 굴절률이 유전체막(91b) 및 클래드막(91c)의 굴절률보다 큰 것이 바람직하다. 이렇게 굴절률을 선택하면 유전체막(91b)-분포 브래그 리플렉터(91a)-클래드막(91c)이 광 웨이브가이드(optical waveguide)로 볼 수 있으며, 전극(70,80)에 의한 광흡수가 많이 감소될 수 있다. 분포 브래그 리플렉터(91a)가 SiO2/TiO2로 구성되는 경우에, SiO2의 굴절률이 1.46이고, TiO2의 굴절률이 2.4이므로, 분포 브래그 리플렉터의 유효굴절률은 1.46과 2.4 사이의 값을 가진다. 따라서, 유전체막(91b)이 SiO2로 이루어질 수 있으며, 그 두께는 0.2㎛ ~ 1.0㎛가 적당하다. 클래드막(91c)도 분포 브래그 리플렉터(91a)의 유효굴절률보다 작은 1.46의 굴절률을 가지는 SiO2로 형성될 수 있다. 유전체막 및 클래드막 중 적어도 하나는 생략하는 것도 가능하다.
도 43은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면으로서, 각 발광부에 복수의 제1 전기적 연결부(81)와 복수의 제2 전기적 연결부(71)가 구비되며, 제1 전기적 연결부(81) 및 제2 전기적 연결부(71)가 반사층(R) 측으로 노출되어 있다. 복수의 제1 전기적 연결부(81)와 복수의 제2 전기적 연결부(71)가 길이방향(D2)으로 일렬로 배열되어 있다. 연결 전극(92)은 하나의 발광부의 복수의 제1 전기적 연결부(81)를 연결하며, 트렌치에 형성된 반사층(R) 위로 뻗어서 다른 하나의 발광부의 복수의 제2 전기적 연결부(71)를 연결한다. 발광부들 사이에서는 연결 전극(92)의 폭을 좁혀서 빛흡수 손실을 줄인다.
도 44는 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면으로서, 각 발광부에는 복수의 제2 전기적 연결부(71)가 구비되며, 복수의 제2 전기적 연결부(71) 사이에 제1 전기적 연결부(81)가 구비되어 전자와 정공의 밀도의 균일성 향상에 더 유리한 구조가 될 수 있다. 한편, 연결 전극(92)은 하나의 발광부의 복수의 제1 전기적 연결부(81)를 연결하며, 트렌치에 형성된 반사층(R) 위로 뻗어서 다른 하나의 발광부의 복수의 제2 전기적 연결부(71)를 연결함으로써 복수의 발광부(101,102,103)가 직렬연결된다. 일렬로 배열된 제1 전기적 연결부(81) 및 제2 전기적 연결부(71)를 연결하도록 서로 다른 연결 전극(92, 92)이 서로 깍지낀 것과 같이 패터닝되어 있다.
도 45는 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면으로서, 전류 확산 전극 위에 제2 전기적 연결부(71)와 접속하는 연장형 오믹 전극(72)이 형성되어 있고, 연장형 오믹 전극(72)은 제1 전기적 연결부(81)를 향하여 뻗어 있다. 따라서 제2 전기적 연결부(71)의 개수가 감소되어 금속에 의한 빛흡수 손실이 작아진다. 또한, 연장형 오믹 전극(72)에 대응하여 제2 반도체층과 전류 확산 전극 사이에는 빛흡수 방지막(41)이 추가될 수 있다.
도 46은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면으로서, 본 예에서 복수의 발광부는 전기적으로 병렬연결된다. 경우에 따라서는 병렬로 복수의 발광부를 발광시키는 것이 필요할 수 있다. 각 발광부에는 제1 전기적 연결부(81) 및 제2 전기적 연결부(71)가 형성되며, 제1 전기적 연결부(81) 및 제2 전기적 연결부(71)는 대각 방향으로 배치되어 있다. 제1 전극(80)은 복수의 발광부의 제1 전기적 연결부(81)를 연결하고, 제2 전극(70)은 복수의 발광부의 제2 전기적 연결부(71)를 연결한다.
도 47은 본 개시에 따른 반도체 발광소자의 제조 방법의 일 예를 설명하기 위한 도면이고, 도 48은 도 37의 C-C 선을 따라 취한 절단면의 예들을 설명하기 위한 도면이다. 도 37, 도 38, 도 47, 및 도 48를 참조하면, 먼저, 성장 기판(10) 상에 제1 반도체층(30), 활성층(40), 제2 반도체층(50), 전류 확산 전극(60; 예: ITO)을 형성하고, 메사식각하여 제1 반도체층(30)의 일부를 노출시킨다. 메사식각은 전류 확산 전극(60) 형성 전에 수행될 수도 있다. 전류 확산 전극(60)은 생략될 수 있다. 메사식각 공정과 함께 또는 별개로 복수의 발광부(101,102,103,104)를 서로 전기적으로 절연시키는 공정이 수행되어 각 발광부는 성장 기판(10)을 노출하는 트렌치에 의해 서로 전기적으로 절연될 수 있다.
이후, 전류 확산 전극(60) 및 노출된 제1 반도체층(30)에 각각 오믹 전극(72,82)을 형성한다. 오믹 전극(72,82)은 생략될 수 있지만 동작전압 상승을 억제하고 안정적인 전기적 접촉을 위해 구비되는 것이 바람직하다. 이후, 전류 확산 전극(60) 위에 반사층(R)을 형성한다. 본 예에서 반사층(R)은 금속 반사막에 의한 광흡수 감소를 위해 절연성 물질로 형성되며, 바람직하게는 DBR(Distributed Bragg Reflector) 또는 ODR(Omni-Directional Reflector)을 포함하는 다층 구조일 수 있다. 이후, 반사층(R)에 개구를 형성하고, 제1 전기적 연결부(81) 및 제2 전기적 연결부(71)가 개구를 관통하여 각각 제1 오믹 전극(82) 및 제2 오믹 전극(72)에 접촉하게 형성된다. 제1 전극(80) 및 제2 전극(70)이 각각 제1 전기적 연결부(81) 및 제2 전기적 연결부(71)와 연결되도록 형성된다. 전기적 연결부(71,81)와 전극(70,80)은 별개로 형성될 수도 있지만, 하나의 과정에서 일체로 형성될 수도 있다. 이와 함께, 복수의 발광부(101,102,103,104) 사이, 즉 트렌치에까지 반사층(R)이 형성되므로 연결 전극(92)은 반사층(R) 위에 형성된다. 이와 다르게, 반사층 형성 전에 도 40에서 설명된 바와 같이 연결 전극(92)이 형성될 수 있다. 도 37 및 도 38에 제시된 예에서는, 연결 전극(92)이 복수의 반도체층(30,40,50)과 반사층(R) 사이에 있지 않고, 반사층(R)을 기준으로 복수의 반도체층(30,40,50)의 반대 측에 있기 때문에 빛흡수 손실을 줄이는데 좋다. 발광부들의 사이는 다른 곳보다 빛이 누설될 가능성이 더 크기 때문에 연결 전극(92)의 선폭을 가능하면 작게 하여 금속에 의한 빛흡수를 줄이는 것이 좋다. 마찬가지로 제1 전극(80) 및 제2 전극(70)의 면적을 방열 등의 기능에 문제가 없는 한 가능하면 줄여서 빛흡수를 줄이는 것이 좋다.
이와 같이, 웨이퍼 상에서 복수의 발광부(101,102,103,104)가 형성된 후, 도 47에 제시된 바와 같이, 절단선(SL)을 따라 웨이퍼를 절단함으로써, 복수의 발광부(101,102,103,104)를 포함하는 반도체 발광소자가 제조된다. 절단에 있어서, 스크라이빙 및/또는 브레이킹 공정이 진행될 수 있다. 화학적 식각공정이 추가될 수도 있다. 예를 들어, 스크라이빙&브레이킹에서, 스크라이빙 공정은 레이저를 또는 커터를 이용하며, 반도체 발광소자의 기판(10) 표면 또는 기판 내부에 초점을 맞춰 레이저를 적용하는 방식으로 수행될 수 있다. 레이저를 이용한 스크라이빙 공정에서, 이웃한 반도체 발광소자들이 절단선(SL)을 따라 반도체 발광소자가 예비적으로 절단될 수 있다. 스크라이빙 공정에 이어 수행되는 브레이킹 공정을 통해 예비적으로 절단된 반도체 발광소자가 개별적인 반도체 발광소자로 완전히 분리될 수 있다.
본 예에 따른 반도체 발광소자는 단변(110; 일면의 상면)의 길이가 작고, 장변(114; 타면의 상면)이 긴 형상을 가지므로 절단시 허용오차가 작은 방법이 바람직하며, 커터나 레이저 스크라이빙을 적용하는 방법에 비해 기판의 내부에 레이저의 초점을 맞추는 스텔스 다이싱(Stealth dicing) 방법이 사용될 수 있다. 또한, 성장 기판(10)을 이루는 물질(예: 사파이어)의 결정면과 장변 및 단변 중 하나를 나란하게 절단하는 것이 고려될 수 있다. 예를 들어, 절단면을 기판의 결정면과 나란하게 하는 것이 절단의 선폭의 허용오차가 작다. 따라서, 일면의 상면(110)이 설계된 길이를 가지도록 일면의 상면(110)의 길이방향(D1)으로 허용오차가 작은 것이 바람직하다. 따라서, 타면(13)이 사파이어의 결정면 중 하나와 나란하도록 절단하면, 일면의 상면(110)의 길이방향(D1)으로 허용오차가 작아서 일면의 상면(110)의 길이가 의도하지 않게 작아지는 것을 방지하는 데 도움이 된다.
이와 같이 절단된 반도체 발광소자는 도 48a에 제시된 바와 같이, 성장 기판의 일면 및 타면의 하면의 가장 자리는 복수의 반도체층이 제거되어 노출되며, 노출된 하면에 인접한 복수의 반도체층의 가장자리는 제2 반도체층(50) 및 활성층(40)이 제거되어 제1 반도체층(30)이 노출된다. 반사층(R)은 복수의 발광부, 복수의 발광부의 사이, 가장자리의 노출된 하면, 및 가장자리의 노출된 제1 반도체층을 덮도록 형성될 수 있다. 이와 다르게, 도 41b에 제시된 것과 같이, 복수의 반도체층의 가장자리에 제1 반도체층이 식각되어 노출되지 않게 형성될 수 있다. 이와 또 다르게, 도 41c에 제시된 것과 같이, 복수의 발광부를 메사식각으로만 구분하고, 절단 공정으로 분리하면, 가장 자리에 하면의 노출이 없고, 제1 반도층이 메삭식각된 면이 노출되게 할 수 있다.
도 49는 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면으로서, 전기소자(예: PCB; printed circuit board)는 복수의 도전부(241,242)와 이들을 고정하며 절연하는 고정부(240)를 포함한다. PCB와 같은 전기소자에 형성된 도전부(241,242)에 직렬연결의 양측 끝의 제1 전극(80) 및 제2 전극(70)이 본딩된 예를 보여준다. 형광체를 함유한 봉지재(210)는 성장 기판을 덮으며, 복수의 발광부의 측면까지 덮을 수 있다. 제1 전극(80) 및 제2 전극(70)보다 성장 기판이 고정부(540)를 기준으로 더 위에 구비된다. 형광체는 복수의 발광부로부터 나온 빛의 파장을 변환한다. 형광체가 없는 것도 물론 가능하다. 이와 같이, 전기소자, 봉지재, 성장 기판, 복수의 발광부가 반도체 발광소자를 구성한다.
도 50은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면으로서, 플레이트(241,242,243)에 제1 전극(80) 및 제2 전극(70)이 본딩되어 있다. 플레이트는 복수의 도전부(241,242)와 이들을 고정하며 절연하는 고정부(243)를 포함한다. 복수의 도전부(241,242)는 상하측으로 노출되어 그대로 히트싱크 및/또는 전류 공급 통로가 된다. 예를 들어, 금속막(예: Al,Cu)/절연체막(예; 수지)을 반복적층하고, 이를 적층된 방향과 수직하게 또는 비스듬히 자르면, 금속막으로 된 복수의 도전부(241,242)와 이들을 연결 및 고정하는 고정부(243; 예: 수지)로 이루어진 플레이트가 만들어질 수 있다. 형광체를 함유하며 성장 기판을 덮는 봉지재(210)가 형성되어 있다. 복수의 발광부의 직렬연결의 일측 끝의 발광부의 제1 전극(80)이 도전부에 본딩되며, 타측 끝의 발광부의 제2 전극(70)이 다른 도전부에 본딩된다. 사이에 있는 발광부는 연결 전극(92)이 또 다른 도전부에 접촉되어 있다. 따라서, 연결 전극(92)은 플레이트의 도전부에 접촉하여 반도체 발광소자를 지지하며 방열 통로가 될 수 있다.
도 51은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면으로서, 도 40에 제시된 반도체 발광소자의 보조패드(93)가 도전부에 접하여 지지 및 방열 통로가 된다.
도 52는 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면으로서, 플레이트(241,242,243) 위에 각 발광부의 제1 전극(80) 및 제2 전극(70)이 본딩되어 있다. 본 예에서는 이와 같이 각 발광부에 제1 전극(80) 빛 제2 전극(70)이 반사층(R) 위에 각각 형성되며 전기적 연결부에 의해 각각 제1 반도체층 및 제2 반도체층과 전기적으로 연통되어 있다. 각 도전부에는 서로 마주보는 발광부들의 제1 전극(80)과 제2 전극(70)이 본딩되므로, 도전부에 의해 복수의 발광부의 직렬연결이 달성된다. 이와 같은 반도체 발광소자는 연결 전극이 생략되어 빛흡수 손실이 감소되며, 제조공정상으로도 유리한 점이 있다.
반도체 발광소자 주변 또는 둘레에 플레이트 위에 화이트 수지를 프린팅하거나, 디스펜싱하고 경화시켜 댐(250)이 형성된다. 댐(250)은 반도체 발광소자를 수용하는 공간을 형성하며 빛을 반사한다. 봉지재(210)는 공간을 채우며 반도체 발광소자를 보호한다. 댐(210)은 플레이트(241,242,243)의 상면에 필요한 만큼만 형성되며, 플레이트의 하면으로 불필요한 연장이 없다. 따라서 플레이트는 전원전달과 함께 좋은 히트싱크가 된다. 또한, 플레이트의 상면에 반사율 향상을 위해 Ag와 같은 물질로 반사막을 형성할 수 있다.
도 53 및 도 54는 본 개시에 따른 반도체 발광소자의 또 다른 특징을 설명하기 위한 표로서, 종래의 반도체 발광소자에서는 측면(111)의 길이(D)를 상면(110)의 길이(B)에 비해 상대적으로 길게 함으로써 소자 내 광흡수를 줄였다면, 본 개시에서는 상면(110)의 길이(B)를 줄임으로써 소자 내 광흡수를 줄이는 것을 기술사상으로 한다. 측면(111)의 길이(D)를 높이는 것, 즉, 성장 기판(10)의 두께를 높이거나 반도체층(30,40,40)의 두께를 높이는 것은 발광 영역 즉, 활성층(40)의 면적 감소를 수반하지 않는다. 그러나, 상면(110)의 길이(B)를 줄인다는 것은 활성층(40)의 면적을 감소시킨다는 것을 의미하여, 이는 발광량이 감소한다는 것을 의미한다. 본 발명자들은 상면(110)의 길이(B) 감소에도 불구하고, 소자 내부로부터 방출되는 총 광량에 감소가 크지 않는 영역이 존재한다는 것을 실험을 통해 확인하였다. 이하, 이 점에 대해 살핀다.
도 15에 도시된 바와 같이, 반도체 발광소자는 성장 기판(10), 제1 반도체층(30), 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(40) 및 제2 반도체층(50), 활성층(40)에서 생성된 빛을 반사시키는 반사층(R)을 가지는 구조로 하였다. 상면(114; 800㎛)의 길이를 고정하고, 상면(110)의 길이(50㎛, 75㎛, 100㎛, 125㎛, 150㎛, 175㎛, 200㎛, 225㎛, 250㎛, 275㎛, 300㎛, 325㎛)를 변경하면서, 외부양자효율(EQE; External Quantum Efficiency)의 변화를 살펴 보았다. 외부양자효율은 내부양자효율(IQE; Internal Quantum Efficiency)과 광취출효율(LEE; Light Extraction Efficiency)의 곱으로 정의된다. 내부양자효율은 얼마나 많은 빛이 활성층(40)에서 생성되느냐와 관련이 있고, 광취출효율은 이렇게 생성된 빛이 얼마나 많이 소자 외부로 방출되느냐와 관련이 있다. 상면(110)의 길이(B)가 감소함에 따라, 활성층(40)의 면적이 감소하고, 활성층(40)의 면적이 감소함에 따라 전류밀도(A/㎠)가 증가하며, 전류밀도의 영향을 받는 내부양자효율은 감소하는 경향을 보였다. 한편, 상면(110)의 길이(B)가 감소함에 따라 광취출효율은 증가하는 경향을 보였다. 그러나, 이들을 통합적으로 살펴본 결과(외부양자효율의 관점에서 파악한 결과), 다음과 같은 결론을 얻게 되었다. 325㎛로부터 상면(110)의 길이가 감소함에 따라, 내부양자효율은 지속적으로 감소하는 경향을 보였으며, 전류밀도가 급격히 증가하는 영역(본 예에서, 75㎛이하, 50A/㎠이상의 전류밀도)에서 내부양자효율 또한 급격히 감소하는 경향을 보였다. 광취출효율은 반대로 지속적으로 상승하는 경향을 보였다. 이들의 곱인 외부양자효율은 200㎛까지 증가하는 경향을 보였으며, 200㎛이후에도 거의 변동이 없다가 내부양자효율이 급격히 떨어지면서, 광취출효율이 그 증가폭이 커지면서 상승함에도 불구하고, 큰 변동을 보였다. 이러한 시뮬레이션 결과는 상면(110)의 길이(B)가 200㎛보다 큰 종래의 반도체 발광소자와 비교하여 상면(110)의 길이(B)가 200㎛이하인 본 개시에 따른 반도체 발광소자로부터 외부로 방출되는 총광량이 동등한 수준을 유지할 수 있다는 것을 의미한다.
본 개시에 따른 반도체 발광소자의 또 다른 예는, 성장 기판에 복수의 발광부가 형성되며, 성장 기판의 일면의 상면(110)은 75㎛이상 및 200㎛이하의 길이를 가진다. 따라서, 도 53 및 도 54에서 설명된 특징을 가진다. 타면의 상면(114)은 일면의 상면(110)보다 길며, 복수의 발광부는 상면(114)의 길이 방향으로 일렬로 배열되어 있다. 각 발광부의 길이, 발광부의 개수 및 발광부 간의 트렌치의 폭을 고려하면 타면의 상면(114)의 적합한 길이 범위를 찾을 수 있다.
도 55는 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면으로서, 본 예에서 성장 기판에 복수의 발광부가 형성된다. 성장 기판(10)의 일면의 상면(110)의 길이(B)가 2D/2*tan(θc) 및 (2D)*tan(θc) 중 큰 것보다 같거나 작게 형성되는 경우(여기서 D는 일면(12)의 길이(예: 측변 111의 길이)이고, θc는 성장 기판(10)을 통해 상면(14)에 입사한 빛의 전반사 임계각), 도 9에서 설명된 바와 같이, 영역(R2)에서 내부 전반사되는 빛(L)의 적어도 일부가 반도체 발광소자의 하면(11)에 부딪히지 않고, 반도체 발광소자의 측면(13)에 부딪히게 된다. 예를 들어, C=(2D)*tan(θc)이고, A/2=2D/2*tan(θc)일 때, 임계각(θc)이 약 35.3도(degree)일 때, C=A/2이고, 임계각(θc)이 35.3도보다 크면(예: 도 13 참조) C > A/2이고(도 55a 참조), 임계각(θc)이 35.3도보다 작으면(예: 도 11, 12 참조) C < A/2이다(도 55b, 55c 참조). C > A/2인 경우 성장 기판이 일면의 상면(110)의 길이(B)가 C보다 작으면 영역(R2)에서 내부 전반사되는 빛(L)이 모두 반도체 발광소자의 측면(13)에 부딪히게 된다. C < A/2인 경우 성장 기판이 일면의 상면(110)의 길이(B)가 A/2보다 작으면 영역(R2)에서 내부 전반사되는 빛(L)의 적어도 일부가 반도체 발광소자의 측면(13)에 부딪히게 된다. 따라서 영역(R2)에서 내부 전반사되는 빛(L)이 모두 하면(11)에 부딪히는 경우에 비하여 광취출효율(LEE; Light Extraction Efficiencies)이 향상된다. 이러한 측면에서 본 예에서 성장 기판(10)의 일면의 상면(110)의 길이(B)가 2D/2*tan(θc) 및 (2D)*tan(θc) 중 큰 것보다 같거나 작게 형성된다.
또 다른 실시예로서, 성장 기판과 성장 기판에 형성된 복수의 발광부를 포함하며, 도 9, 및 도 36 내지 도 52에서 설명된 특징과, 도 53 및 도 54에서 설명된 특징과, 도 55에서 설명된 특징이 조합된 실시예들이 가능하다,
예를 들어, 성장 기판의 일면의 상면 길이(B)가 150㎛ 이하이고, 2D/2*tan(θc) 및 (2D)*tan(θc) 중 큰 것보다 같거나 작은 실시예를 고려할 수 있다. 또 다른 예로, 성장 기판의 일면의 상면 길이(B)가 75㎛ 이상 200㎛ 이하이고, 2D/2*tan(θc) 및 (2D)*tan(θc) 중 큰 것보다 같거나 작은 실시예를 고려할 수 있다. 또 다른 예로, 성장 기판의 일면의 상면 길이(B)가 75㎛ 이상 150㎛ 이하인 실시예를 고려할 수 있다.
도 56은 본 개시에 따른 반도체 발광소자의 또 다른 예들을 설명하기 위한 도면으로서, 반도체 발광소자는 성장 기판, 성장 기판에 형성된 복수의 발광부, 제1 전극, 및 제2 전극을 포함하며, 플립칩(flip chip)이다. 복수의 발광부는 전술된 연결 전극의 예들에 의해 전기적으로 직렬연결될 수 있다. 성장 기판은 예를 들어, 도 36에 제시된 형상을 가지며, 일면의 상면보다 타면의 상면이 길다. 다만, 본 예에서 일면의 상면의 길이는 전술된 실시예들의 길이로 한정될 수도 있지만 반드시 이러한 한정이 필수적인 것은 아니다. 본 예에서 복수의 발광부가 타면의 상면의 길이 방향(D2)으로 일렬로 배열되며, 타면의 상면(114)의 길이 방향(D2)으로 각 발광부의 길이(P)는 일면의 상면(110)의 길이 방향(D1)으로 각 발광부의 길이(W)보다 길다. 각 발광부는 다른 발광부와 대면하며 길이(W)를 가지는 제1 면과, 길이(P)를 가지며 봉지재(210; 도 56 참조)와 직접 대면하는 제2 면을 포함한다.
도 56에 제시된 바와 같이, 본 예에서 반도체 발광소자는 직렬연결된 복수의 발광부의 일측 끝의 발광부(예: 101)의 제1 전극과 접합되는 제1 도전부(도시되지 않음), 타측 끝의 발광부(예: 105)의 제2 전극과 접합되는 제2 도전부(도시되지 않음), 제1 도전부 및 제2 도전부가 고정되는 고정부(230), 복수의 발광부를 덮는 봉지재(210)를 포함할 수 있다.
복수의 발광부가 일렬로 직렬연결되도록 형성된 성장 기판은 하나 이상 구비될 수 있으며, 봉지재(210)는 성장 기판을 따라 길게 형성되거나(도 56a 참조), 봉지재(210)는 서로 떨어져 있는 복수의 성장 기판(예: 1,2,3)을 덮을 수 있다(도 56b, 56c, 56d) 참조). 성장 기판에 형성된 복수의 발광부를 서로 연결(201)하여 더 HV로 구동되도록 할 수도 있다(도 56b 참조). 하나의 성장 기판에 형성된 복수의 발광부는 제1 색의 광(예: 청색광)을 내고, 다른 하나의 성장 기판에 형성된 복수의 발광부는 제1 색과 다른 제2 색의 광(예: 녹색광)을 낼 수 있다. 일 예로, 봉지재(210)는 적색 형광체를 함유하여, 서로 다른 성장 기판에 형성된 복수의 발광부로부터 나오는 청색광, 녹색광과 혼색되어 백색광을 낼 수 있다. 청색광을 내는 성장 기판(예: 1)과, 녹색광을 내는 성장 기판(예: 2)의 길이가 다를 수 있다(도 56d 참조).
이와 같이, 길이 방향(D2; 도 36 참조)으로 길게 형성된 성장 기판 위에 일렬로 복수의 발광부를 배열하되, 각 발광부가 길이 방향(D2)으로 더 길도록, 즉 P>W를 만족하도록 반도체 발광소자를 구성함으로써, 각 발광부의 제1 면 방향으로 나오는 빛이 마주보는 발광부에 흡수 손실되는 정도를 감소하고, 형광체를 함유한 봉지재(210)와 직접 대면하는 제2 면의 길이 또는 면적을 가능한 한 늘려서 결과적으로 휘도가 향상된다.
도 57은 도 56에서 설명된 반도체 발광소자의 일 특징을 설명하기 위한 도면으로서, 동일면적 동일 개수의 발광부를 포함하는 반도체 발광소자들을 비교 위한 도면이다. 도 57a에는 3*3으로 9개의 발광부가 구비되며, 도 57b는 1*9으로 W>P인 9개의 발광부가 구비되며, 도 57c는 1*9으로 W<P인 9개의 발광부가 구비되어 있다. 일반적으로 n*m으로 구비된 복수의 발광부와 봉지재가 직접 대면하는 길이는 외곽의 길이로서, n(2W)+m(2P)가 된다. 도 57c와 같이 한줄로 배열된 경우 외곽 길이는 (2W)+k(2P)이 되며(여기서 k=n*m), 여기서 일반적인 경우를 빼면 [(2W)+k(2P)]-[n(2W)+m(2P)]=[(2W)+n*m(2P)]-[n(2W)+m(2P)]=2(n-1)(mP-W)이 된다. n>2인 도 57a와 도 57c의 경우를 비교하면, 2(n-1)(mP-W)>0으로부터 P>W/m을 만족하면, 도 57c의 경우가 봉지재와 직접 대면하는 길이가 더 긴 것을 알 수 있다. 한편, P<W인 도 57b의 경우와 P>W인 도 57c의 경우를 비교하면, 도 57c의 경우가 봉지재와 직접 대면하는 길이가 더 긴 것을 알 수 있다. 본 예에 따른 반도체 발광소자는 L(타면의 상면의 길이)>B(일면의 상면의 길이)인 성장 기판 위에 복수의 발광부가 일렬로 배열되며, 각 발광부가 P>W이므로 도 57c와 같은 형태가 되고, 도 57a, 도 57b인 경우보다 봉지재와 대면하는 길이가 길기 때문에 형광체와 반응할 수 있는 면적이 더 커서 결과적으로 휘도가 향상된다.
도 58은 도 56에서 설명된 반도체 발광소자의 다른 특징을 설명하기 위한 도면으로서, 본 예에서는 성장 기판의 일면(12)의 상면(110)의 길이(B)가 전술한 바와 같이 150㎛ 이하이거나, 성장 기판(10)의 일면(12)의 상면(110)의 길이(B)가 D/tan(θc) 및 (2D)*tan(θc) 중 큰 것보다 같거나 작게 형성되거나, 75㎛~200㎛의 범위 내일 수 있다. 물론 일면(12)의 상면(110)의 길이(B)는 전술된 바와 같이, 이들의 조합된 조건의 길이를 가질 수 있다.
예를 들어, 일면(12)의 상면(110)의 길이(B)가 75㎛(B1)~200㎛(B2)의 범위로 제한되는 경우, 반도체 발광소자에 IQE가 피크(peak)가 되는 또는, IQE가 포화되는 전류밀도(A/cm2)보다 높은 전류밀도에서 동작하는 것이 보통일 것이다. 따라서, 이러한 적절한 전류밀도를 만족하도록 면적(S) = W*P 또는 B*P이 정해질 수 있고, W 또는 B는 주로 광취출효율(LEE) 측면에서 조절되고, P 또는 L은 주로 전류밀도 조절과 복수의 발광부(101,102,103,104)를 직렬연결하여 HV(high voltage) 구동을 위한 필요에서 조절될 수 있다. 각 발광부의 구동 전압 레벨은 발광부에 사용된 특정 재료 및 접합 전압(junction voltage)에 따라 달라질 수 있다. 예를 들어, 일부 Ⅲ족 질화물 기반의 발광부는 2.5 내지 3.5V 범위의 구동 전압을 가질 수 있다.
면적 B*P이 정해진 경우, 형광체와의 반응면을 증가시키기 위해 B2*P2보다 B1*P1이 바람직하다(여기서, B1<B2, P1>P2). 예를 들어, 형광체와의 반응면 증가 측면에서, B가 75㎛(B1)~200㎛(B2)인 경우에도, B를 75㎛~150㎛ 정도로 작게 하고 P를 증가시키는 것이 좋고, 더 나아가 도 54에서 제시된 EQE의 피크 근처에서 가능하면 작은 사이즈로서 예를 들어, B를 100㎛±10㎛ 정도로 하고 P를 더 증가시키는 실시예도 가능하다.
도 59는 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면이고, 도 60은 도 59에 제시된 반도체 발광소자를 반사층 측으로부터 바라본 일 예를 설명하기 위한 도면으로서, 반도체 발광소자는 복수의 반도체층(30,40,50), 반사층(R), 제1 전극(80), 제2 전극(70), 및 성장 기판(10)을 포함한다. 제1 전극(80) 및 제2 전극(70) 중의 적어도 하나는 복수의 반도체층으로부터 전기적으로 절연되어 있으며, 전기적 연결부(an electrical connecting portion)에 의해 복수의 반도체층과 전기적으로 연통한다. 반도체 발광소자는 제1 전극 및 제2 전극 중 적어도 하나는 반사층(R)을 기준으로 복수의 반도체층의 반대측에 구비되는 플립칩(flip chip)이다. 본 예에서, 제1 전극(80) 및 제2 전극(70)이 반사층(R) 위에 구비되며, 각각 전기적 연결부(71,81)를 통해 제1 반도체층 및 제2 반도체층과 전기적으로 연통된다.
성장 기판(10)은 복수의 반도체층을 기준으로 반사층의 반대 측에 구비되며, 복수의 반도체층이 형성되는 하면(11; a lower face), 하면과 대향하는 상면(14; an upper face), 하면(11)과 상면(14)을 이어주는 일면(12; a face), 하면과 상면(14)을 이어주는 타면(13; another face), 일면의 대향면(15; an opposite face to the face), 및 타면의 대향면(16; another opposite face to the another face)을 가진다.
본 예에 따른 반도체 발광소자는 장변 및 단변을 가지는 소자에서 발광면 또는 엑티브 면적 감소를 줄이는 구조를 가진다. 웨이퍼에 형성된 복수의 발광소자를 개별 소자별로 분리할 때, 소자들 사이에 절단시 크랙 등 문제가 개별 소자에 영향을 주는 것을 억제하기 위해 절단을 위한 간격이 필요하다. 이러한 간격은 소자의 발광면 또는 엑티브 면적의 감소를 초래한다. 특히 단변(D1 방향 변) 및 장변(D2 방향 길이)을 가지는 소자에서는 장변 측에서 상기 간격을 증가하면 단변 측에서 상기 간격을 증가시키는 경우보다 엑티브 면적의 감소가 상대적으로 더 크다. 또한, 단변 측은 길이가 작아서 가능하면 간격으로 인한 길이 감소를 줄이는 것이 바람직하다. 또한, 성장 기판(10)은 재질에 따라 다르지만, 단결정 사파이어 기판의 경우 결정면들을 가진다. 본 예에서는 이 결정면을 고려하여 절단 및 간격을 설계한다.
본 예에서, 하면(11)의 가장자리는 복수의 반도체층(30,40,50)이 제거되어 있고, 하면(11)의 가장자리에 대응하는 복수의 반도체층의 가장자리는 제2 반도체층(50) 및 활성층(40)이 제거되어 제1 반도체층(30)이 노출되어 있다. 예를 들어, 가장 자리에 복수의 반도체층이 제1 반도체층이 노출되도록 메사식각될 수 있고, 메사식각의 바닥의 일부를 다시 제거하여 하면(11)이 노출될 수 있다. 복수의 반도체층의 측면까지 거리는 성장 기판의 일면(12) 및 일면의 대향면(15)으로부터 제1 반도체층(30)의 측면까지 거리(a1,a2)이고, 성장 기판의 타면(13) 및 타면의 대향면(16)으로부터 제1 반도체층(30)의 측면까지 거리(e1,e2)이다. 이러한 거리가 전술한 절단에 있어서 간격이 될 수 있다. 본 예에서, 성장 기판(10)은 사파이어 기판이지만, 이에 한정되지 않고, SiC 기판, GaN 기판 등에도 적용될 수 있다.(Q 확인 부탁 드립니다).
본 예에서, 타면(13)은 일면(12)보다 길고, 타면(13)은 성장 기판(10)의 결정면들 중 하나와 나란하게 절단된 면이다. 타면(13)이 절단면과 나란하게 절단되므로, 타면(13) 형성시 발생할 수 있는 크랙이 결정면을 따라 전파된다. 따라서, 타면(13) 측에서 상기 거리를 작게 하는 데에 유리하다. 일면(12)은 결정면들과 나란하지 않게 절단된 면이다. 일면(12)이 결정면들 중 하나와 나란하게 절단된 면인 경우도 물론 가능하다. 예를 들어, 타면(13)이 사파이어 결정면들 중 하나와 나란하고, 일면(12)과 타면(13)을 대략 직교하도로 형성하는 경우, 일면(12)은 결정면들과 나란하지 않게 형성될 것이다. 이 경우, 일면(12)의 형성시 발생할 수 있는 크랙이 결정면을 따라 전파되면 계획하였던 절단면으로부터 복수의 반도체층 측으로 전파될 염려가 있다. 따라서, 크랙 등의 문제가 복수의 반도체층 측으로 전파되는 것을 억제하기 위해서, 일면(12) 및 일면의 대향면(15)으로부터 각각 인접한 복수의 반도체층까지의 거리를 타면 측과 같거나 크게 하는 것이 바람직하다. 즉, 일면(12) 및 일면의 대향면(15)으로부터 각각 인접한 복수의 반도체층의 측면까지의 거리의 합은 타면(13) 및 타면의 대향면(16)으로부터 각각 인접합 복수의 반도체층의 측면까지의 거리의 합과 같거나 큰 것을 특징으로 가진다. 이러한 특징은 이하 설명되는 실시예들도 가지는 특징이다. 물론 전술한 바와 같이 일면(12)도 결정면들 중 하나와 나란하게 절단되는 경우에는 일면(12) 측과, 타면(13) 측에서 상기 거리를 동일하게 할 수도 있을 것이다. 일면(12)의 길이가 작기 때문에 개별 소자별로 분리 공정시 절단을 위한 상기 간격을 작게 하기 위해 일면(12), 타면(13), 일면의 대향면(15), 타면의 대향면(16)은 스텔스 다이싱(Stealth Dicing) 또는 레이저 쏘오(Laser Saw) 방법으로 절단된 면일 수 있다.
본 예는 특히, 반도체 발광소자는 성장 기판(10)의 일면(12)의 길이(D1 방향 길이)가 작은 소자에서 일면(12)의 길이 감소를 억제하고, 따라서 발광면적의 감소를 억제하고, 크랙 등에 의한 소자의 수율 저하를 방지하는 데에 효과적이다. 예를 들어, 도 9 내지 도 54에서 설명된 바와 같은 일면(12)의 길이를 가질 수 있다. 일 예로, 도 9에서 설명된 바와 같이, 일면(12)은 150㎛이하의 길이를 가질 수 있다. 다른 예로, 일면(12)은 그 길이가 200㎛일 때의 외부양자효율과 비교하여 내부양자효율의 감소를 광취출효율의 증가가 상쇄할 수 있도록 75㎛이상 200㎛이하의 길이를 가질 수 있다. 또 다른 예로, 일면(12)의 길이(B)는 2D/2*tan(θc) 및 (2D)*tan(θc) 중 큰 것과 같거나 작을 수 있다. 또는, 이들의 조합된 예들로 가능하다. 하면(11)과 상면(14) 간의 거리(일면(12)의 높이)는 70㎛이상 180㎛이하의 길이를 가질 수 있다. 이와 같은 타면(13)에 비해 일면(12)의 길이가 작은 소자에 효과적이지만, 큰 사이즈의 소자에도 본 예의 특징이 적용되는 것도 물론 가능하다.
도 61은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면이고, 도 62는 도 61의 A-A 선을 따라 취한 절단면의 일 예를 설명하기 위한 도면이다. 제1 전기적 연결부(81), 및 제2 전기적 연결부(71) 중 적어도 하나가 복수 개 구비될 수 있고, 복수의 전기적 연결부에 각각 대응하여 복수의 제1 전극(80) 및 제2 전극(70)이 구비될 수 있다. 제1 전극은 제2 전극들의 사이에 구비될 수도 있다.
본 예에서 성장 기판(10)의 하면(11)의 가장자리는 제2 반도체층, 활성층, 및 제1 반도체층이 직선형으로 제거되어 있고, 복수의 반도체층의 측면까지 거리는 제1 반도체층의 측면까지 거리이다.
비도전성 반사막(R)의 예로 다층구조의 비도전성 반사막이 예시되어 있다. 전류확산을 위해 전류 확산 전극(60; 예: ITO)이 제2 반도체층(50)과 비도전성 반사막(R) 사이에 형성되어 있다. 제1 전기적 연결부(81)와 제1 반도체층(30), 제2 전기적 연결부(71)와 전류 확산 전극(60) 간의 전기적 도통에서 동작전압 상승을 억제 또는 강하하기 위해 오믹 전극(72,82)이 제1 반도체층(30) 및 전류 확산 전극(60) 위에 형성되어 전기적 연결부(71,81)와 각각 접촉한다.
비도전성 반사막(R)은 DBR(Distributed Bragg Reflector) 또는 ODR(Omni-Directional Reflector)일 수 있다. 본 예에서 비도전성 반사막(R)은 금속 반사막에 의한 광흡수 감소를 위해 비도전성 물질로 형성되며, 다층 구조의 일 예로, 비도전성 반사막(R)은 유전체막(91b), 분포 브래그 리플렉터(91a) 및 클래드막(91c)을 포함한다. 정밀성을 요하는 분포 브래그 리플렉터(91a)의 증착에 앞서, 일정 두께의 유전체막(91b)을 형성함으로써, 오믹 전극(72,82)과 같은 구조물로 인해 높이차를 완화하여 분포 브래그 리플렉터(91a)를 안정적으로 제조할 수 있게 되며, 빛의 반사에도 도움을 줄 수 있다. 분포 브래그 리플렉터(91a)는 유전체막(91b) 위에 형성된다. 분포 브래그 리플렉터(91a)는 반사율이 다른 물질의 반복 적층, 예를 들어, SiO2/TiO2, SiO2/Ta2O2, 또는 SiO2/HfO의 반복 적층으로 이루어질 수 있으며, Blue 빛에 대해서는 SiO2/TiO2가 반사효율이 좋고, UV 빛에 대해서는 SiO2/Ta2O2, 또는 SiO2/HfO가 반사효율이 좋을 것이다. 클래드막(91c)은 Al2O3와 같은 금속 산화물, SiO2, SiON와 같은 유전체막(91b), MgF, CaF, 등의 물질로 이루어질 수 있다. 빛의 반사 및 가이드를 위해 분포 브래그 리플렉터(91a)의 유효 굴절률이 유전체막(91b)의 굴절률보다 큰 것이 바람직하다. 분포 브래그 리플렉터(91a)보다 낮은 굴절률을 가지는 클래드막(91c)을 도입하면 전극(70,80)에 의한 광흡수가 많이 감소될 수 있다. 이렇게 굴절률을 선택하면 유전체막(91b)-분포 브래그 리플렉터(91a)-클래드막(91c)이 광 웨이브가이드(optical waveguide)로 볼 수 있다.
도 63은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면으로서, 성장 기판(10)이 단변(일면(12)의 길이 방향)에 비해 장변(타면(13)의 길이 방향)이 훨씬 길다. 복수의 발광부(101,102,103,104)가 성장 기판(10)에 형성되어 있다. 각 발광부는 제1 반도체층, 활성층 및 제2 반도체층을 포함한다. 각 발광부는 장변 방향(D1)으로 더 길게 형성되어 있다. 일측으로 긴 형태의 소자의 경우 일면(12)의 길이 감소를 더욱 방지하는 방법이 필요하며, 전술된 바와 같이, 타면(13)이 성장 기판의 결정면들 중 하나와 나란하게 절단된 면이며, 일면(12)은 결정면들과 나날하지 않게 절단되 면일 수 있고, 일면(12) 및 일면의 대향면(15)으로부터 각각 인접한 복수의 반도체층의 측면까지의 거리의 합은 타면(13) 및 타면의 대향면(16)으로부터 각각 인접합 복수의 반도체층의 측면까지의 거리의 합과 같거나 큰 것을 특징으로 가진다.
도 64는 본 개시에 따른 반도체 발광소자의 기판이 결정의 일 예를 설명하는 도면이고, 도 65는 결정면과 일면(12) 및 타면(13)의 방향의 일 예를 설명하기 위한 도면이다. 청색과 녹색 계열의 반도체 발광소자는 일반적으로 사파이어 기판 상에 GaN계 활성층을 에피(epi) 성장시켜 제조한다. 사파이어는 육방정계(hexagonal) 구조의 대칭성을 갖는 결정체로, 사파이어 결정 유닛 셀의 개략적인 구조를 도 64b에 나타내었다. 사파이어는 C축 방향으로 13.001Å의 격자상수를 갖고, A축 방향으로 4.765Å의 격자상수를 갖는다. 사파이어의 안정된 로우 인덱스 평면(low index plane)은 C축 방향을 갖는 C-평면(0001)과, C-평면과 57.6° 기울어져 있는 R-평면 과, C-평면과 90° 기울어져 있는 M-평면 과, A-평면이 있다. 사파이어 기판은 면 방향에 따라 기판의 종류가 구분된다. 예를 들어, 복수의 반도체층이 형성되는 기판의 면 방향에 따라 C축 기판은 면이 C-평면인 기판이고, A축 기판은 면이 A-평면인 기판이고, M축 기판은 면이 M-평면인 기판이며, R축 기판은 면이 R-평면인 기판이다.
청색 발광다이오드는 C축 잉곳을 절단하여 제조된 C-평면을 갖는 사파이어 기판이 이용되고, 비극성 GaN 성장을 위해서는 R-평면을 갖는 사파이어 기판이 많이 이용된다. 예를 들어, 타면(13)의 길이 방향(D2)을 도 65에 제시된 바와 같이 결정면들 중 하나(예: M-평면)와 나란하게 절단되도록 절단 장치의 레이저의 1채널을 제공하고, 일면(12)의 길이 방향(D1)으로 레이저의 2채널을 제공할 수 있다. 이 경우, 일면(12)은 결정면들과 나란하지 않게 되며, 웨이퍼의 플랫(flat)면과 직교하게 될 수 있다(도 64a 참조).
일 예로, 성장 기판(10)은 단결정 사파이어 기판으로서, C-평면[0001] 사파이어 기판이 사용될 수 있으며, 타면(13)은 단결정의 M-평면[1100]과 나란하고, 일면(12)은 A-평면[1120]과 나란한 예를 고려할 수 있다. 물론, 타면(13)은 M-평면 이외에 다른 결정면과 나란할 수 있고, 일면(12)도 A-평면이 아닌 다른 방향으로 형성될 수 있다.
도 66은 본 개시에 따른 반도체 발광소자의 제조 방법의 일 예를 설명하기 위한 도면이고, 도 67은 도 61의 B-B 선을 따라 취한 절단면의 예들을 설명하기 위한 도면이다. 도 59 내지 도 67을 참조하면, 먼저, 성장 기판(10) 상에 제1 반도체층(30), 활성층(40), 제2 반도체층(50), 전류 확산 전극(60; 예: ITO)을 형성하고, 메사식각하여 제1 반도체층(30)의 일부를 노출시킨다. 메사식각은 전류 확산 전극(60) 형성 전에 수행될 수도 있다. 전류 확산 전극(60)은 생략될 수 있다. 메사식각 공정과 함께 또는 별개로 복수의 반도체 발광소자를 서로 전기적으로 절연시키는 공정이 수행되어 각 반도체 발광소자는 성장 기판(10)의 하면(11)을 노출하는 트렌치에 의해 서로 전기적으로 절연될 수 있다.
이후, 전류 확산 전극(60) 및 노출된 제1 반도체층(30) 위에 위에 반사층(R)을 형성한다. 본 예에서 반사층(R)은 금속 반사막에 의한 광흡수 감소를 위해 절연성 물질로 형성되며, 바람직하게는 DBR(Distributed Bragg Reflector) 또는 ODR(Omni-Directional Reflector)을 포함하는 다층 구조일 수 있다. 이후, 반사층(R)에 개구를 형성하고, 제1 전기적 연결부(81) 및 제2 전기적 연결부(71)가 개구를 관통하여 각각 제1 반도체층 및 제2 반도체층과 전기적으로 연통하도록 형성된다. 제1 전극(80) 및 제2 전극(70)이 각각 제1 전기적 연결부(81) 및 제2 전기적 연결부(71)와 연결되도록 형성된다. 전기적 연결부(71,81)와 전극(70,80)은 별개로 형성될 수도 있지만, 하나의 과정에서 일체로 형성될 수도 있다.
이와 같이, 웨이퍼 상에서 복수의 반도체 발광소자가 형성된 후, 도 66에 제시된 바와 같이, 절단선(SL)을 따라 웨이퍼를 절단함으로써, 개별 반도체 발광소자가 제조된다. 절단에 있어서, 스크라이빙 및/또는 브레이킹 공정이 진행될 수 있다. 화학적 식각공정이 추가될 수도 있다. 예를 들어, 스크라이빙&브레이킹에서, 스크라이빙 공정은 레이저를 또는 커터를 이용하며, 반도체 발광소자의 기판(10) 표면 또는 기판 내부에 초점을 맞춰 레이저를 적용하는 방식으로 수행될 수 있다. 레이저를 이용한 스크라이빙 공정에서, 이웃한 반도체 발광소자들이 절단선(SL)을 따라 반도체 발광소자가 예비적으로 절단될 수 있다. 스크라이빙 공정에 이어 수행되는 브레이킹 공정을 통해 예비적으로 절단된 반도체 발광소자가 개별적인 반도체 발광소자로 완전히 분리될 수 있다.
본 예에 따른 반도체 발광소자는 일면(12)의 길이가 작고, 타면(13)의 길이가 긴 형상을 가지므로 절단시 허용오차가 작은 방법이 바람직하며, 커터나 종래의 레이저 스크라이빙을 적용하는 방법에 비해 기판의 내부에 레이저의 초점을 맞추는 스텔스 다이싱(Stealth dicing) 방법이 사용될 수 있다.
전술한 바와 같이 절단면을 성장 기판의 결정면과 나란하게 하는 것이 절단의 폭을 작게 하는 데에 유리하다. 따라서, 타면(13)이 사파이어의 결정면 중 하나와 나란하도록 절단하면, 일면(12)의 길이방향(D1)으로 절단의 간격을 작게 할 수 있어서 일면(12)의 길이가 의도하지 않게 작아지는 것을 방지하는 데 특히 좋다.
이와 같이 절단된 반도체 발광소자는 도 67a에 제시된 바와 같이, 성장 기판(10)의 하면(11)의 가장 자리는 복수의 반도체층이 제거되어 노출되며, 노출된 하면(11)에 인접한 복수의 반도체층의 가장자리는 제2 반도체층(50) 및 활성층(40)이 제거되어 제1 반도체층(30)이 노출된다. 이 경우, 복수의 반도체층의 측면까지 거리는 제1 반도체층의 측면까지 거리이다. 반사층(R)은 복수의 발광부, 복수의 발광부의 사이, 가장자리의 노출된 하면, 및 가장자리의 노출된 제1 반도체층을 덮도록 형성될 수 있다. 이와 다르게, 도 67b에 제시된 것과 같이, 하면의 가장자리만 노출되고 복수의 반도체층의 가장자리에 제1 반도체층이 식각되어 노출되지 않게 형성될 수 있다. 이 경우도 복수의 반도체층의 측면까지 거리는 제1 반도체층의 측면까지 거리이다. 이와 또 다르게, 도 67c에 제시된 것과 같이, 복수의 발광부를 메사식각으로만 구분하고, 절단 공정으로 분리하면, 가장 자리에 하면(11)의 노출이 없고, 제1 반도층이 메삭식각된 면이 노출되게 할 수 있다. 이 경우, 복수의 반도체층의 측면까지 거리는 제2 반도체층의 측면까지 거리이다.
도 68 및 도 69는 스텔스 다이싱(Stealth dicing)의 일 예를 설명하기 위한 도면으로서, 스텔스 다이싱으로 불리는 레이저 기술은 와이퍼의 내측으로부터 커팅(cutting)함으로써, 부스러기, 소자 데미지, 반도체 물질의 손실 등의 문제들을 극복할 수 있다. 이 방법은 2 단계를 포함한다. 도 68에 제시된 바와 같이, 기판의 표면 아래 초점이 맞추어지고 레이저에 의해 웨이퍼에 다공 천공이 생기고, 복수의 반도체층 측에 부착되어 있던 테이프를 팽창하여 개별 칩으로 분리한다. 스텔스 다이싱 방법에 의하면, 도 69a에 제시된 바와 같이, 기판 내부에만 다공 천공이 생기고 기판의 표면은 아무런 손상이 없다. 절단의 간격 또는 폭도 도 69b에 제시된 바와 같이, 스텔스 다이싱에 의한 경우(도 69b 우측 참조)가 블레이드로 절단한 경우(도 69b 좌측 참조)보다 훨씬 감소된다.
도 70은 성장 기판의 타면과 결정면의 관계의 일 예를 설명하기 위한 도면으로서, 웨이퍼에 복수의 반도체 발광소자가 형성되어 있고, 각 소자의 일면(12)을 바라볼 때 형상의 일 예가 제시되어 있다. 성장 기판(10)의 결정면(21)은 절단선(SD; 예: 제1 채널 절단선)과 나란하게 되어 있어서, 타면(13)이 결정면들 중 하나의 결정면(21)과 나란하게 절단됨을 보여준다. 크랙이 발생하더라도 거의 결정면(21)을 따라 전파되므로 일면(12)의 길이 방향(D1)으로 절단의 간격, 또는 폭의 예로서 절단면(13,16)과 복수의 반도체층의 측면(도 70의 경우, 제1 반도체층의 측면)까지의 거리(e1,e2)를 작게 할 수 있다. 예를 들어, 기판과 스텔스 다이싱의 얼라인(align)에 있어서 오차가 발생하는 경우, 성장 기판(10)의 타면(13)과 타면의 대향면(16)이 함께 영향을 받으므로, 타면(13)과, 타면의 대향면(16)으로부터 각각 인접한 복수의 반도체층까지 거리의 합(e1+e2)은 정해진 허용치 이내(예: 25㎛ 이하)로 될 수 있다.
도 71은 성장 기판의 일면(12)과 결정면의 관계의 일 예를 설명하기 위한 도면으로서, 웨이퍼에 복수의 반도체 발광소자가 형성되어 있고, 각 소자의 타면(13)을 바라볼 때 형상의 일 예가 제시되어 있다. 성장 기판(10)의 결정면(22)은 절단선(SD; 예: 제2 채널 절단선)과 나란하지 않게 되어 있어서 일면(12)이 결정면(22)과 나란하지 않게 형성되는 것을 보여준다. 크랙이 발생하면 결정면(22)을 따라 전파될 수 있으므로 타면(13)의 길이 방향(D2)으로 절단의 간격, 또는 폭의 예로서 절단면(12,15)과 복수의 반도체층의 측면(도 71의 경우, 제1 반도체층의 측면)까지의 거리(a1,a2)를 일면(12)의 길이 방향(D1)보다는 크게 하는 것이 바람직하다. 예를 들어, 성장 기판(10)과 스텔스 다이싱의 얼라인(align)에 있어서 오차가 발생하는 경우, 성장 기판(10)의 일면(12)과 일면의 대향면(15)이 함께 영향을 받으므로, 일면(12)과, 일면의 대향면(15)으로부터 각각 인접한 복수의 반도체층까지 거리의 합(a1+a2)은 정해진 허용치 이내(예: 40㎛ 이하)로 될 수 있다.
도 70 및 도 71로부터 본 예에서 따른 반도체 발광소자는 일면(12) 및 일면의 대향면(15)으로부터 각각 인접한 복수의 반도체층의 측면까지의 거리의 합(a1+a2)은 타면(13) 및 타면의 대향면(16)으로부터 각각 인접합 복수의 반도체층의 측면까지의 거리의 합(e1+e2)과 같거나 큰 특징을 가진다.
타면(13)뿐만 아니라 일면(12)도 기판의 결정면들 중 하나와 나란하게 형성하는 것도 배제할 필요는 없지만, 사판이어 기판의 결정을 고려하면, 타면(13) 및 일면(12)이 각각 결정면과 나란한 경우 타면(13) 및 일면(12)은 서로 직교하지 않게 될 것이다.
도 72는 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면으로서, 고정부(8), 제1 도전부(3) 및 제2 도전부(2,4)는 플레이트(5)를 구성한다. 금속막(예: Al,Cu)/절연체막(예; 수지)을 반복적층하고, 이를 적층된 방향과 수직하게 또는 비스듬히 자르면, 금속막으로 된 제1 도전부(3) 및 제2 도전부(2,4)와 이들을 연결 및 고정하는 고정부(8; 절연체)로 이루어진 플레이트(5)가 만들어질 수 있다. 이러한 플레이트(5)에는 도 72에 제시된 바와 같이 복수의 반도체 발광소자를 직렬 또는 병렬로 실장할 수 있다. 복수의 반도체 발광소자를 덮는 봉지부(9)가 형성되어 있다. 이외에도 반도체 발광소자는 PCB에 표면실장되거나, 캐비티를 가지는 반사컵 내에 구비될 수도 있다.
이하 본 개시의 다양한 실시 형태에 대하여 설명한다.
(1) 반도체 발광소자에 있어서, 제1 도전성을 가지는 제1 반도체층, 전자와 정공의 재결합을 통해 빛을 생성하는 활성층 및 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층이 순차로 적층된 복수의 반도체층; 복수의 반도체층의 일 측에 구비되며, 활성층에서 생성된 빛을 반사시키는 반사층; 전자와 정공을 공급하는 제1 전극 및 제2 전극;으로서, 제1 전극 및 제2 전극 중의 적어도 하나는 복수의 반도체층으로부터 전기적으로 절연되어 있으며, 전기적 연결부(an electrical connecting portion)에 의해 복수의 반도체층과 전기적으로 연통하는 제1 전극 및 제2 전극; 그리고, 복수의 반도체층을 기준으로 반사층의 반대 측에 구비되며, 육면체 형상을 가지는 성장 기판;으로서, 육면체의 일면(a face)이 복수의 반도체층이 형성되는 하면(a lower side), 하면과 대향하는 상면(an upper side), 및 하면과 상면 이어주는 두 개의 측면(lateral sides)을 가지고, 상면이 150㎛이하의 길이를 가지는 성장 기판;을 포함하는 것을 특징으로 반도체 발광소자.
(2) 성장 기판은 상기 일면의 일 측면으로부터 이어진 타면(another face)을 가지며, 타면은 복수의 반도체층이 형성되는 하면(a lower side) 및 하면과 대향하는 상면(an upper side)을 가지고, 타면의 상면은 상기 일면의 상면보다 긴 것을 특징으로 하는 반도체 발광소자.
(3) 제1 전극과 제2 전극은 타면의 상면을 따라 구비되는 것을 특징으로 하는 반도체 발광소자.
(4) 제1 전극과 제2 전극 각각이 전기적 연결부를 구비하는 것을 특징으로 하는 반도체 발광소자.
(5) 반사층은 비도전성 반사막을 구비하는 것을 특징으로 하는 반도체 발광소자. 예를 들어, 비도전성 반사막은 SiO2/TiO2로 된 DBR(Distributed Bragg Reflector)로 이루어질 수 있으며, 이외에도 다양한 절연성 물질, 유전체 물질 등으로 이루어질 수 있다.
(6) 성장 기판은 상기 일면의 일 측면으로부터 이어진 타면(another face)을 가지며, 타면은 복수의 반도체층이 형성되는 하면(a lower side) 및 하면과 대향하는 상면(an upper side)을 가지고, 제1 전극과 제2 전극은 타면의 상면을 따라 구비되는 것을 특징으로 하는 반도체 발광소자.
(7) 두 개의 측면이 70㎛이상의 길이를 가지는 것을 특징으로 하는 반도체 발광소자. 두 개의 측면의 길이는 일반적으로 동일하나, 약간의 높이차가 있는 경우에, 이들의 평균 값을 이용할 수 있다.
(8) 두 개의 측면이 180㎛이하의 길이를 가지는 것을 특징으로 하는 반도체 발광소자.
(9) 두 개의 측면이 70㎛이상 180㎛이하의 길이를 가지는 것을 특징으로 하는 반도체 발광소자.
(10) 두 개의 측면이 80㎛이상 150㎛이하의 길이를 가지는 것을 특징으로 하는 반도체 발광소자.
(11) 성장 기판은 1.5이상의 굴절률을 가지는 것을 특징으로 하는 반도체 발광소자.
(12) 성장 기판의 공기에 대한 전반사 임계각(θc)이 45°미만인 것을 특징으로 하는 반도체 발광소자.
(13) 성장 기판은 사파이어로 이루어진 것을 특징으로 하는 하는 반도체 발광소자.
(14) 상면의 길이(B)는 2D/2*tan(θc)보다 작은 것을 특징으로 하는 반도체 발광소자(여기서, D는 두 개의 측면의 길이, θc는 전반사 임계각).
(15) 상면의 길이(B)는 (2D)*tan(θc)이하인 것을 특징으로 하는 반도체 발광소자(여기서, D는 두 개의 측면의 길이, θc는 전반사 임계각).
(16) 두 개의 측면이 70㎛이상 180㎛이하의 길이(D)를 가지며, 적어도 제2 반도체층 및 활성층이 메사식각되어 제1 반도체층이 노출되어 있고, 상면의 길이(B)는 (2D/2*tan(θc)+M)보다 작은 것을 특징으로 하는 반도체 발광소자(여기서, θc는 전반사 임계각, M은 메사식각되어 노출된 제1 반도체층의 총 길이).
(17) 반도체 발광소자에 있어서, 제1 도전성을 가지는 제1 반도체층, 전자와 정공의 재결합을 통해 빛을 생성하는 활성층 및 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층이 순차로 적층된 복수의 반도체층; 복수의 반도체층의 일 측에 구비되며, 활성층에서 생성된 빛을 반사시키는 반사층; 복수의 반도체층을 기준으로 반사층의 반대 측에 구비되며, 육면체 형상을 가지는 성장 기판;으로서, 일면(a face) 및 타면(another face)을 포함하며, 일면이 복수의 반도체층이 형성되는 하면(a lower side), 하면과 대향하는 상면(an upper side), 및 하면과 상면 이어주는 두 개의 측면(lateral sides)을 가지고, 상면이 150㎛이하의 길이를 가지며, 타면은 상기 일면의 일 측면으로부터 이어지며, 복수의 반도체층이 형성되는 하면(a lower side) 및 하면과 대향하는 상면(an upper side)을 가지고, 타면의 상면은 상기 일면의 상면보다 긴 성장 기판; 제1 반도체층과 전기적으로 연통되며, 전자와 정공 중 하나를 공급하는 제1 전기적 연결부(a first electrical connecting portion); 그리고 비도전성 반사막을 관통하여 제2 반도체층과 전기적으로 연통되며, 제1 전기적 연결부로부터 타면의 상면의 길이방향으로 떨어져 구비되는 제2 전기적 연결부(a second electrical connecting portion);를 포함하는 것을 특징으로 하는 반도체 발광소자.
본 개시는 성장 기판이 반드시 육면체에 한정되는 것은 아니고, 일 면에 비해 타 면이 긴 다면체인 경우를 포함한다.
(18) 제1 전기적 연결부 및 제2 전기적 연결부 중 적어도 하나는 상기 길이방향으로 복수 개가 구비되는 것을 특징으로 하는 반도체 발광소자.
(19) 반사층은 비도전성 반사막을 포함하며, 제1 전기적 연결부와 연결되도록 비도전성 반사막 위에 구비된 제1 전극; 그리고 제2 전기적 연결부와 연결되도록 반사층 위에 구비된 제2 전극;을 포함하는 것을 특징으로 하는 반도체 발광소자.
(20) 제2 반도체층과 비도전성 반사막 사이에서 뻗으며, 제2 전기적 연결부와 연결된 연장형(extending type) 하부전극;을 포함하는 것을 특징으로 하는 반도체 발광소자.
(21) 제2 반도체층 및 활성층이 식각되어 노출된 제1 반도체층과 제1 전기적 연결부 사이에 개재되는 제1 섬형(island type) 하부전극; 그리고 제2 반도체층과 제2 전기적 연결부 사이에 개재되는 제2 섬형 하부전극;을 포함하는 것을 특징으로 하는 반도체 발광소자.
(22) 반사층은: 분포 브래그 리플렉터(Distributed Bragg Reflector);를 포함하는 것을 특징으로 하는 반도체 발광소자.
(23) 제1 전기적 연결부 및 제2 전기적 연결부가 길이방향으로 일렬로 구비되고, 제1 전기적 연결부 및 제2 전기적 연결부 중 적어도 하나는 복수 개가 연속적으로 구비된 것을 특징으로 하는 반도체 발광소자.
(24) 복수의 제2 전기적 연결부가 길이방향으로 일렬로 배열되고, 길이방향으로 제1 전기적 연결부의 양측에는 각각 제2 전기적 연결부가 구비된 것을 특징으로 하는 반도체 발광소자.
(25) 복수의 제2 전기적 연결부 및 서로 떨어진 복수의 제2 전극;을 포함하며, 각 제2 전극이 각 제2 전기적 연결부에 연결된 것을 특징으로 하는 반도체 발광소자.
(26) 위에서 관찰할 때, 반도체 발광소자의 평면적에 대한 제1 전극 및 제2 전극의 면적의 합이 비율이 0.7 이하인 것을 특징으로 하는 반도체 발광소자.
(27) 제1 전극 및 제2 전극과 떨어져 반사층 위에 구비된 방열패드;를 포함하는 것을 특징으로 하는 반도체 발광소자.
(28) 복수의 제2 전기적 연결부를 포함하며, 반사층 위에서 뻗으며, 복수의 제2 전기적 연결부를 연결하는 연결 전극; 반사층 위에 형성되는 절연층; 절연층 위에 형성되며, 절연층을 관통하여 제1 전기적 연결부에 전기적으로 연결되는 제1 전극; 그리고 절연층 위에 형성되며, 절연층을 관통하여 연결 전극에 전기적으로 연결되는 제2 전극;을 포함하는 것을 특징으로 하는 반도체 발광소자.
(29) 제1 전극과 접합되는 제1 도전부; 제2 전극과 접합되는 제2 도전부; 그리고 제1 도전부 및 제2 도전부가 고정되어 있는 고정부;를 포함하는 것을 특징으로 하는 반도체 발광소자.
(30) 복수의 제2 전기적 연결부가 길이방향으로 일렬로 배열되고, 길이방향으로 제1 전기적 연결부의 양측에는 각각 제2 전기적 연결부가 구비되며, 제2 도전부는 양측의 제2 전극을 전기적으로 연결하며, 제1 도전부를 피하도록 패터닝된 것을 특징으로 하는 반도체 발광소자.
(31) 일면의 상면의 길이(B)는 2D/2*tan(θc)보다 작은 것을 특징으로 하는 반도체 발광소자(여기서, D는 두 개의 측면의 길이, θc는 전반사 임계각).
(32) 일면의 상면의 길이(B)는 (2D)*tan(θc)이하인 것을 특징으로 하는 반도체 발광소자(여기서, D는 두 개의 측면의 길이, θc는 전반사 임계각).
(33) 두 개의 측면이 70㎛이상의 길이를 가지는 것을 특징으로 하는 반도체 발광소자.
(34) 두 개의 측면이 180㎛이하의 길이를 가지는 것을 특징으로 하는 반도체 발광소자.
(35) 두 개의 측면이 80㎛이상 150㎛이하의 길이를 가지는 것을 특징으로 하는 반도체 발광소자.
(36) 성장 기판은 사파이어 기판인 것을 특징으로 하는 반도체 발광소자.
(37) 반도체 발광소자에 있어서, 복수의 발광부;로서, 각 발광부는: 제1 도전성을 가지는 제1 반도체층, 전자와 정공의 재결합을 통해 빛을 생성하는 활성층 및 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층이 순차로 적층된 복수의 반도체층; 그리고 복수의 반도체층의 일 측에 구비되며 활성층에서 생성된 빛을 반사하는 반사층;을 포함하는 복수의 발광부; 제1 반도체층과 전기적으로 연통하도록 구비되며, 전자와 정공 중 하나를 공급하는 제1 전극; 제2 반도체층과 전기적으로 연통하도록 구비되며, 전자와 정공 중 나머지 하나를 공급하는 제2 전극;그리고 복수의 반도체층을 기준으로 반사층의 반대 측에 구비되며, 육면체 형상을 가지는 성장 기판;으로서, 일면(a face) 및 타면(another face)을 포함하며, 일면이 복수의 반도체층이 형성되는 하면(a lower side), 하면과 대향하는 상면(an upper side), 및 하면과 상면 이어주는 두 개의 측면(lateral sides)을 가지고, 상면이 150㎛이하의 길이를 가지며, 타면은 일면의 일 측면으로부터 이어지며, 복수의 반도체층이 형성되는 하면(a lower side) 및 하면과 대향하는 상면(an upper side)을 가지고, 타면의 상면은 일면의 상면보다 긴 성장 기판;을 포함하는 것을 특징으로 하는 반도체 발광소자.
본 개시는 성장 기판이 반드시 육면체에 한정되는 것은 아니고, 일면에 비해 타면이 긴 다면체인 경우를 포함한다.
(38) 반사층은 절연성을 가지며, 제1 전극 및 제2 전극 중 적어도 하나는 반사층을 기준으로 복수의 반도체층의 반대측에 구비되는 플립칩(flip chip)인 것을 특징으로 하는 반도체 발광소자.
(39) 복수의 발광부가 타면의 상면의 길이방향으로 일렬로 구비되며, 각 발광부는 일면의 상면의 길이방향보다 타면의 상면의 길이방향으로 더 긴 것을 특징으로 하는 반도체 발광소자.
(40) 반사층은 절연성을 가지며, 분포 브래그 리플렉터(Distributed Bragg Reflector) 및 ODR(Omni-Directional Reflector) 중 하나를 포함하는 것을 특징으로 하는 반도체 발광소자.
(41) 서로 마주하는 2개의 발광부의 제1 반도체층과 제2 반도체층을 전기적으로 연결하는 연결 전극;으로서, 연결 전극은 절연성을 가지는 반사층에 의해 덮여 있고, 연결 전극의 일 측 끝은 제2 반도체층 및 활성층이 식각되어 노출된 제1 반도체층과 전기적으로 연통되며, 연결 전극의 타 측 끝은 제2 반도체층과 반사층 사이에 구비된 것을 특징으로 하는 반도체 발광소자.
(42) 반사층을 관통하며, 제2 반도체층 및 활성층이 식각되어 노출된 제1 반도체층과 전기적으로 연통되는 제1 전기적 연결부; 반사층을 관통하며, 제2 반도체층과 전기적으로 연통되는 제2 전기적 연결부; 그리고 반사층을 기준으로 복수의 반도체층의 반대측에 구비되며, 서로 마주하는 2개의 발광부의 제1 전기적 연결부와 제2 전기적 연결부를 연결하는 연결 전극;을 포함하는 것을 특징으로 하는 반도체 발광소자.
(43) 복수의 발광부는 전기적으로 직렬연결되며, 직렬연결의 일 측 끝의 발광부의 반사층 위에 제1 전극이 구비되고, 직렬연결의 타 측 끝의 발광부의 반사층 위에 제2 전극이 구비된 것을 특징으로 하는 반도체 발광소자.
(44) 복수의 발광부는 전기적으로 직렬연결되며, 직렬연결의 일 측 끝의 발광부의 반사층 위에 제1 전극이 구비되고, 직렬연결의 타 측 끝의 발광부의 반사층 위에 제2 전극이 구비되며, 반사층을 기준으로 복수의 반도체층의 반대측에 구비된 방열 패드;로서, 일 측 끝의 발광부와 타측 끝의 발광부의 사이의 발광부의 반사층에 구비된 방열 패드;를 포함하는 것을 특징으로 하는 반도체 발광소자.
(45) 제1 전극과 전기적으로 연결되는 제1 도전부; 제2 전극과 전기적으로 연결되는 제2 도전부; 제1 도전부와 제2 도전부를 고정하는 고정부; 그리고 성장 기판을 덮는 봉지재;를 포함하며, 성장 기판이 고정부를 기준으로 제1 전극 및 제2 전극보다 상측에 위치하는 것을 특징으로 하는 반도체 발광소자.
(46) 일면의 상면의 길이(B)는 2D/2*tan(θc)보다 작은 것을 특징으로 하는 반도체 발광소자(여기서, D는 두 개의 측면의 길이, θc는 전반사 임계각).
(47) 일면의 상면의 길이(B)는 (2D)*tan(θc)이하인 것을 특징으로 하는 반도체 발광소자(여기서, D는 두 개의 측면의 길이, θc는 전반사 임계각).
(48) 두 개의 측면이 70㎛이상의 길이를 가지는 것을 특징으로 하는 반도체 발광소자.
(49) 두 개의 측면이 180㎛이하의 길이를 가지는 것을 특징으로 하는 반도체 발광소자.
(50) 두 개의 측면이 80㎛이상 150㎛이하의 길이를 가지는 것을 특징으로 하는 반도체 발광소자.
(51) 성장 기판은 사파이어 기판이며, 타면은 사파이어의 결정면 중 하나와 나란한 것을 특징으로 하는 반도체 발광소자.
(52) 반도체 발광소자에 있어서, 복수의 발광부;로서, 각 발광부는: 제1 도전성을 가지는 제1 반도체층, 전자와 정공의 재결합을 통해 빛을 생성하는 활성층 및 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층이 순차로 적층된 복수의 반도체층; 그리고 복수의 반도체층의 일 측에 구비되며 활성층에서 생성된 빛을 반사하는 반사층;을 포함하는 복수의 발광부; 제1 반도체층과 전기적으로 연통하도록 구비되며, 전자와 정공 중 하나를 공급하는 제1 전극; 제2 반도체층과 전기적으로 연통하도록 구비되며, 전자와 정공 중 나머지 하나를 공급하는 제2 전극;그리고 복수의 반도체층을 기준으로 반사층의 반대 측에 구비되며, 육면체 형상을 가지는 성장 기판;으로서, 일면(a face) 및 타면(another face)을 포함하며, 일면이 복수의 반도체층이 형성되는 하면(a lower side), 하면과 대향하는 상면(an upper side), 및 하면과 상면 이어주는 두 개의 측면(lateral sides)을 가지고, 타면은 일면의 일 측면으로부터 이어지며, 복수의 반도체층이 형성되는 하면(a lower side) 및 하면과 대향하는 상면(an upper side)을 가지고, 타면의 상면은 일면의 상면보다 길고, 일면의 상면은 그 길이가 200㎛일 때의 외부양자효율과 비교하여 내부양자효율의 감소를 광취출효율의 증가가 상쇄할 수 있도록 75㎛이상 200㎛이하의 길이를 가지는 성장 기판;을 포함하는 것을 특징으로 하는 반도체 발광소자.
(53) 일면의 상면의 길이(B)가 2D/2*tan(θc) 및 (2D)*tan(θc) 중 큰 것보다 같거나 작은 것을 특징으로 하는 반도체 발광소자(여기서, D는 두 개의 측면의 길이, θc는 전반사 임계각).
(54) 반도체 발광소자에 있어서, 복수의 발광부;로서, 각 발광부는: 제1 도전성을 가지는 제1 반도체층, 전자와 정공의 재결합을 통해 빛을 생성하는 활성층 및 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층이 순차로 적층된 복수의 반도체층; 그리고 복수의 반도체층의 일 측에 구비되며 활성층에서 생성된 빛을 반사하는 반사층;을 포함하는 복수의 발광부; 제1 반도체층과 전기적으로 연통하도록 구비되며, 전자와 정공 중 하나를 공급하는 제1 전극; 제2 반도체층과 전기적으로 연통하도록 구비되며, 전자와 정공 중 나머지 하나를 공급하는 제2 전극; 그리고 복수의 반도체층을 기준으로 반사층의 반대 측에 구비되며, 육면체 형상을 가지는 성장 기판;으로서, 일면(a face) 및 타면(another face)을 포함하며, 일면이 복수의 반도체층이 형성되는 하면(a lower side), 하면과 대향하는 상면(an upper side), 및 하면과 상면 이어주는 두 개의 측면(lateral sides)을 가지고, 타면은 일면의 일 측면으로부터 이어지며, 복수의 반도체층이 형성되는 하면(a lower side) 및 하면과 대향하는 상면(an upper side)을 가지고, 타면의 상면은 일면의 상면보다 길고, 일면의 상면의 길이(B)가 2D/2*tan(θc) 및 (2D)*tan(θc) 중 큰 것보다 같거나 작은 것을 특징으로 하는 반도체 발광소자(여기서, D는 두 개의 측면의 길이, θc는 전반사 임계각).
(55) 일면의 상면의 길이(B)는 150㎛ 이하인 것을 특징으로 하는 반도체 발광소자.
(56) 일면의 상면은 그 길이가 200㎛일 때의 외부양자효율과 비교하여 내부양자효율의 감소를 광취출효율의 증가가 상쇄할 수 있도록 75㎛이상 200㎛이하의 길이를 가지는 것을 특징으로 하는 반도체 발광소자.
(57) 반도체 발광소자에 있어서, 제1 도전성을 가지는 제1 반도체층, 전자와 정공의 재결합을 통해 빛을 생성하는 활성층 및 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층이 순차로 적층된 복수의 반도체층; 복수의 반도체층의 일 측에 구비되며, 활성층에서 생성된 빛을 반사시키는 반사층; 전자와 정공을 공급하는 제1 전극 및 제2 전극;으로서, 제1 전극 및 제2 전극 중의 적어도 하나는 복수의 반도체층으로부터 전기적으로 절연되어 있으며, 전기적 연결부(an electrical connecting portion)에 의해 복수의 반도체층과 전기적으로 연통하는 제1 전극 및 제2 전극; 그리고, 복수의 반도체층을 기준으로 반사층의 반대 측에 구비되며, 육면체 형상을 가지는 성장 기판;으로서, 육면체의 일면(a face)이 복수의 반도체층이 형성되는 하면(a lower side), 하면과 대향하는 상면(an upper side), 및 하면과 상면 이어주는 두 개의 측면(lateral sides)을 가지고, 상면이 150㎛이하의 길이를 가지는 성장 기판;을 포함하는 것을 특징으로 반도체 발광소자.
(2) 성장 기판은 상기 일면의 일 측면으로부터 이어진 타면(another face)을 가지며, 타면은 복수의 반도체층이 형성되는 하면(a lower side) 및 하면과 대향하는 상면(an upper side)을 가지고, 타면의 상면은 상기 일면의 상면보다 긴 것을 특징으로 하는 반도체 발광소자.
(58) 제1 전극과 제2 전극은 타면의 상면을 따라 구비되는 것을 특징으로 하는 반도체 발광소자.
(59) 제1 전극과 제2 전극 각각이 전기적 연결부를 구비하는 것을 특징으로 하는 반도체 발광소자.
(60) 반사층은 비도전성 반사막을 구비하는 것을 특징으로 하는 반도체 발광소자. 예를 들어, 비도전성 반사막은 SiO2/TiO2로 된 DBR(Distributed Bragg Reflector)로 이루어질 수 있으며, 이외에도 다양한 절연성 물질, 유전체 물질 등으로 이루어질 수 있다.
(61) 성장 기판은 상기 일면의 일 측면으로부터 이어진 타면(another face)을 가지며, 타면은 복수의 반도체층이 형성되는 하면(a lower side) 및 하면과 대향하는 상면(an upper side)을 가지고, 제1 전극과 제2 전극은 타면의 상면을 따라 구비되는 것을 특징으로 하는 반도체 발광소자.
(62) 두 개의 측면이 70㎛이상의 길이를 가지는 것을 특징으로 하는 반도체 발광소자. 두 개의 측면의 길이는 일반적으로 동일하나, 약간의 높이차가 있는 경우에, 이들의 평균 값을 이용할 수 있다.
(63) 두 개의 측면이 180㎛이하의 길이를 가지는 것을 특징으로 하는 반도체 발광소자.
(64) 두 개의 측면이 70㎛이상 180㎛이하의 길이를 가지는 것을 특징으로 하는 반도체 발광소자.
(65) 두 개의 측면이 80㎛이상 150㎛이하의 길이를 가지는 것을 특징으로 하는 반도체 발광소자.
(66) 성장 기판은 1.5이상의 굴절률을 가지는 것을 특징으로 하는 반도체 발광소자.
(67) 성장 기판의 공기에 대한 전반사 임계각(θc)이 45°미만인 것을 특징으로 하는 반도체 발광소자.
(68) 성장 기판은 사파이어로 이루어진 것을 특징으로 하는 하는 반도체 발광소자.
(69) 상면의 길이(B)는 2D/2*tan(θc)보다 작은 것을 특징으로 하는 반도체 발광소자(여기서, D는 두 개의 측면의 길이, θc는 전반사 임계각).
(70) 상면의 길이(B)는 (2D)*tan(θc)이하인 것을 특징으로 하는 반도체 발광소자(여기서, D는 두 개의 측면의 길이, θc는 전반사 임계각).
(71) 두 개의 측면이 70㎛이상 180㎛이하의 길이(D)를 가지며, 적어도 제2 반도체층 및 활성층이 메사식각되어 제1 반도체층이 노출되어 있고, 상면의 길이(B)는 (2D/2*tan(θc)+M)보다 작은 것을 특징으로 하는 반도체 발광소자(여기서, θc는 전반사 임계각, M은 메사식각되어 노출된 제1 반도체층의 총 길이).
(72) 반도체 발광소자에 있어서, 제1 도전성을 가지는 제1 반도체층, 전자와 정공의 재결합을 통해 빛을 생성하는 활성층 및 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층이 순차로 적층된 복수의 반도체층; 복수의 반도체층의 일 측에 구비되며, 활성층에서 생성된 빛을 반사시키는 반사층; 전자와 정공을 공급하는 제1 전극 및 제2 전극;으로서, 제1 전극 및 제2 전극 중의 적어도 하나는 복수의 반도체층으로부터 전기적으로 절연되어 있으며, 전기적 연결부(an electrical connecting portion)에 의해 복수의 반도체층과 전기적으로 연통하는 제1 전극 및 제2 전극; 그리고, 복수의 반도체층을 기준으로 반사층의 반대 측에 구비되며, 육면체 형상을 가지는 성장 기판;으로서, 육면체의 일면(a face)이 복수의 반도체층이 형성되는 하면(a lower side), 하면과 대향하는 상면(an upper side), 및 하면과 상면을 이어주는 두 개의 측면(lateral sides)을 가지고, 상면은 그 길이가 200㎛일 때의 외부양자효율과 비교하여 내부양자효율의 감소를 광취출효율의 증가가 상쇄할 수 있도록 75㎛이상 200㎛이하의 길이를 가지는 성장 기판;을 포함하는 것을 특징으로 하는 반도체 발광소자.
(73) 상기한 예들의 다양한 조합 및 이들을 제조하는 방법.
(74) 반도체 발광소자에 있어서, 복수의 발광부;로서, 각 발광부는: 제1 도전성을 가지는 제1 반도체층, 전자와 정공의 재결합을 통해 빛을 생성하는 활성층 및 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층이 순차로 적층된 복수의 반도체층; 그리고 복수의 반도체층의 일 측에 구비되며 활성층에서 생성된 빛을 반사하는 반사층;을 포함하는 복수의 발광부; 제1 반도체층과 전기적으로 연통하도록 구비되며, 전자와 정공 중 하나를 공급하는 제1 전극; 제2 반도체층과 전기적으로 연통하도록 구비되며, 전자와 정공 중 나머지 하나를 공급하는 제2 전극; 그리고 복수의 반도체층을 기준으로 반사층의 반대 측에 구비되며, 육면체 형상을 가지는 성장 기판;으로서, 일면(a face) 및 타면(another face)을 포함하며, 일면이 복수의 반도체층이 형성되는 하면(a lower side), 하면과 대향하는 상면(an upper side), 및 하면과 상면 이어주는 두 개의 측면(lateral sides)을 가지고, 타면은 일면의 일 측면으로부터 이어지며, 복수의 반도체층이 형성되는 하면(a lower side) 및 하면과 대향하는 상면(an upper side)을 가지고, 타면의 상면은 일면의 상면보다 긴 성장 기판;을 포함하며, 복수의 발광부가 타면의 상면의 길이 방향으로 일렬로 배열되며, 타면의 상면의 길이 방향으로 각 발광부의 길이(P)는 일면의 상면의 길이 방향으로 각 발광부의 길이(W)보다 긴 것을 특징으로 하는 반도체 발광소자.
본 개시는 성장 기판이 반드시 육면체에 한정되는 것은 아니고, 일면에 비해 타면이 긴 다면체인 경우를 포함한다.
(75) 반사층은 절연성을 가지며, 제1 전극 및 제2 전극 중 적어도 하나는 반사층을 기준으로 복수의 반도체층의 반대측에 구비되는 플립칩(flip chip)인 것을 특징으로 하는 반도체 발광소자.
(76) 제1 전극과 전기적으로 연결되는 제1 도전부; 제2 전극과 전기적으로 연결되는 제2 도전부; 제1 도전부와 제2 도전부를 고정하는 고정부; 그리고 형광체를 함유하며, 성장 기판을 덮는 봉지재;를 포함하며, 성장 기판이 고정부를 기준으로 제1 전극 및 제2 전극보다 상측에 위치하며, 각 발광부는 다른 발광부와 대면하며 길이(W)를 가지는 제1 면과, 길이(P)를 가지며 봉지재와 직접 대면하는 제2 면을 포함하는 것을 특징으로 하는 반도체 발광소자.
(77) 제1 도전부 및 제2 도전부는 상하측으로 노출되며, 고정부는 제1 도전부 및 제2 도전부 사이에 개재되어, 제1 도전부, 제2 도전부, 및 고정부가 플레이트(plate)를 이루는 것을 특징으로 하는 반도체 발광소자.
(78) 제1 도전부, 제2 도전부, 및 고정부는 인쇄회로기판을 이루는 것을 특징으로 하는 반도체 발광소자.
(79) 성장 기판의 둘레의 고정부 위에 형성된 댐;을 포함하며, 봉지재는 댐을 채우며 성장 기판을 덮는 것을 특징으로 하는 반도체 발광소자.
(80) 서로 떨어져 있고 봉지재로 덮인 제1 및 제2 성장 기판; 제1 성장 기판에 일렬로 형성된 복수의 제1 발광부; 그리고 제2 성장 기판에 일렬로 형성되며, 복수의 제1 발광부와 다른 색의 광을 내는 복수의 제2 발광부;를 포함하는 것을 특징으로 하는 반도체 발광소자.
(81) 복수의 제1 발광부는 청색광을 내고, 복수의 제2 발광부는 녹색광을 내며, 봉지재는 적색 형광체를 함유하는 것을 특징으로 하는 반도체 발광소자.
(82) 제1 성장 기판 및 제2 성장 기판은 길이가 서로 다른 것을 특징으로 하는 반도체 발광소자.
(83) 반사층은 절연성을 가지며, 분포 브래그 리플렉터(Distributed Bragg Reflector) 및 ODR(Omni-Directional Reflector) 중 하나를 포함하는 것을 특징으로 하는 반도체 발광소자.
(84) 반사층은: 유전체막; 클래드막; 그리고 유전체막과 클래드막의 사이에 개재되며, 유전체막 및 클래드막보다 높은 굴절률을 가지는 분포 브래그 리플렉터;를 포함하는 것을 특징으로 하는 반도체 발광소자.
(85) 서로 마주하는 2개의 발광부의 제1 반도체층과 제2 반도체층을 전기적으로 연결하는 연결 전극;으로서, 연결 전극은 절연성을 가지는 반사층에 의해 덮여 있고, 연결 전극의 일 측 끝은 제2 반도체층 및 활성층이 식각되어 노출된 제1 반도체층과 전기적으로 연통되며, 연결 전극의 타 측 끝은 제2 반도체층과 반사층 사이에 구비된 것을 특징으로 하는 반도체 발광소자.
(86) 반사층을 관통하며, 제2 반도체층 및 활성층이 식각되어 노출된 제1 반도체층과 전기적으로 연통되는 제1 전기적 연결부; 반사층을 관통하며, 제2 반도체층과 전기적으로 연통되는 제2 전기적 연결부; 그리고 복수의 반도체층의 반대측에서 반사층에 구비되며, 서로 마주하는 2개의 발광부의 제1 전기적 연결부와 제2 전기적 연결부를 연결하는 연결 전극;을 포함하는 것을 특징으로 하는 반도체 발광소자.
(87) 복수의 발광부는 전기적으로 직렬연결되며, 직렬연결의 일 측 끝의 발광부의 반사층 위에 제1 전극이 구비되고, 직렬연결의 타 측 끝의 발광부의 반사층 위에 제2 전극이 구비된 것을 특징으로 하는 반도체 발광소자.
(88) 성장 기판의 일면의 상면의 길이(B)는 150㎛ 이하인 것을 특징으로 하는 반도체 발광소자.
(89) 성장 기판의 일면의 상면은 그 길이가 200㎛일 때의 외부양자효율과 비교하여 내부양자효율의 감소를 광취출효율의 증가가 상쇄할 수 있도록 75㎛이상 200㎛이하의 길이를 가지는 것을 특징으로 하는 반도체 발광소자.
(90) 일면의 상면의 길이(B)는 2D/2*tan(θc) 및 (2D)*tan(θc) 중 큰 것과 같거나 작은 것을 특징으로 하는 반도체 발광소자(여기서, D는 두 개의 측면의 길이, θc는 전반사 임계각).
(91) 두 개의 측면이 70㎛이상의 길이를 가지는 것을 특징으로 하는 반도체 발광소자.
(92) 두 개의 측면이 180㎛이하의 길이를 가지는 것을 특징으로 하는 반도체 발광소자.
(93) 두 개의 측면이 80㎛이상 150㎛이하의 길이를 가지는 것을 특징으로 하는 반도체 발광소자.
(94) 반도체 발광소자에 있어서, 제1 도전성을 가지는 제1 반도체층, 전자와 정공의 재결합을 통해 빛을 생성하는 활성층 및 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층이 순차로 적층된 복수의 반도체층; 복수의 반도체층의 일 측에 구비되며, 활성층에서 생성된 빛을 반사시키는 반사층; 전자와 정공을 공급하는 제1 전극 및 제2 전극;으로서, 제1 전극 및 제2 전극 중의 적어도 하나는 복수의 반도체층으로부터 전기적으로 절연되어 있으며, 전기적 연결부(an electrical connecting portion)에 의해 복수의 반도체층과 전기적으로 연통하는 제1 전극 및 제2 전극; 그리고, 복수의 반도체층을 기준으로 반사층의 반대 측에 구비되며, 육면체 형상을 가지는 성장 기판;으로서, 복수의 반도체층이 형성되는 하면(a lower face), 하면과 대향하는 상면(an upper face), 하면과 상면을 이어주는 일면(a face), 하면과 상면을 이어주는 타면(another face), 일면의 대향면(an opposite face to the face), 및 타면의 대향면(another opposite face to the another face)을 가지며, 타면은 일면보다 길고, 타면은 성장 기판의 결정면들 중 하나와 나란하게 절단된 면이고, 일면은 결정면들과 나란하지 않게 절단된 면이며, 일면 및 일면의 대향면으로부터 각각 인접한 복수의 반도체층의 측면까지의 거리의 합은 타면 및 타면의 대향면으로부터 각각 인접합 복수의 반도체층의 측면까지의 거리의 합과 같거나 큰 것을 특징으로 하는 반도체 발광소자.
(95) 반사층은 절연성을 가지며, 제1 전극 및 제2 전극 중 적어도 하나는 반사층을 기준으로 복수의 반도체층의 반대측에 구비되는 플립칩(flip chip)인 것을 특징으로 하는 반도체 발광소자.
(96) 성장 기판은 사파이어 기판인 것을 특징으로 하는 반도체 발광소자.
(97) 일면 및 타면은 스텔스 다이싱(Stealth Dicing) 또는 레이저 쏘오(Laser Saw)된 면인 것을 특징으로 하는 반도체 발광소자.
(98) 하면(the lower face)의 가장자리는 복수의 반도체층이 제거되어 있고, 하면(a lower face)의 가장자리에 대응하는 복수의 반도체층의 가장자리는 제2 반도체층 및 활성층이 제거되어 제1 반도체층이 노출되어 있으며, 복수의 반도체층의 측면까지 거리는 제1 반도체층의 측면까지 거리인 것을 특징으로 하는 반도체 발광소자.
(99) 하면(the lower face)의 가장자리는 제2 반도체층, 활성층, 및 제1 반도체층이 직선형으로 제거되어 있고, 복수의 반도체층의 측면까지 거리는 제1 반도체층의 측면까지 거리인 것을 특징으로 하는 반도체 발광소자.
(100) 하면(the lower face)의 가장자리는 제2 반도체층 및 활성층이 제거되어 제1 반도체층이 노출되어 있으며, 복수의 반도체층의 측면까지 거리는 제2 반도체층의 측면까지 거리인 것을 특징으로 하는 반도체 발광소자.
(101) 성장 기판은 단결정 사파이어 기판으로서, C-평면[0001] 사파이어 기판인 것을 특징으로 하는 반도체 발광소자.
(102) 타면은 단결정의 M-평면[1100]과 나란하고, 일면은 A-평면[1120]과 나란한 것을 특징으로 하는 반도체 발광소자.
(103) 반도체 발광소자가 형성된 웨이퍼(wafer)의 플랫(flat)면과 타면이 나란한 것을 특징으로 하는 반도체 발광소자.
(104) 일면은 플랫(flat)면과 직교하는 것을 특징으로 하는 반도체 발광소자.
(105) 일면 및 일면의 대향면으로부터 각각 인접한 복수의 반도체층의 측면까지의 거리의 합은 40 ㎛이하인 것을 특징으로 하는 반도체 발광소자.
(106) 타면 및 타면의 대향면으로부터 각각 인접한 복수의 반도체층의 측면까지의 거리의 합은 25 ㎛이하인 것을 특징으로 하는 반도체 발광소자.
(107) 반사층은 절연성을 가지며, 분포 브래그 리플렉터(Distributed Bragg Reflector) 및 ODR(Omni-Directional Reflector) 중 하나를 포함하는 것을 특징으로 하는 반도체 발광소자.
(108) 반도체 발광소자에 있어서, 제1 도전성을 가지는 제1 반도체층, 전자와 정공의 재결합을 통해 빛을 생성하는 활성층 및 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층이 순차로 적층된 복수의 반도체층; 복수의 반도체층의 일 측에 구비되며, 활성층에서 생성된 빛을 반사시키는 반사층; 전자와 정공을 공급하는 제1 전극 및 제2 전극;으로서, 제1 전극 및 제2 전극 중의 적어도 하나는 복수의 반도체층으로부터 전기적으로 절연되어 있으며, 전기적 연결부(an electrical connecting portion)에 의해 복수의 반도체층과 전기적으로 연통하는 제1 전극 및 제2 전극; 그리고, 복수의 반도체층을 기준으로 반사층의 반대 측에 구비되며, 육면체 형상을 가지는 성장 기판;으로서, 복수의 반도체층이 형성되는 하면(a lower face), 하면과 대향하는 상면(an upper face), 하면과 상면을 이어주는 일면(a face), 하면과 상면을 이어주는 타면(another face), 일면의 대향면(an opposite face to the face), 및 타면의 대향면(another opposite face to the another face)을 가지며, 일면은 그 길이가 200㎛일 때의 외부양자효율과 비교하여 내부양자효율의 감소를 광취출효율의 증가가 상쇄할 수 있도록 75㎛이상 200㎛이하의 길이를 가지며, 타면은 일면보다 길고 성장 기판의 결정면들 중 하나와 나란하게 절단된 면인 성장 기판;을 포함하는 것을 특징으로 하는 반도체 발광소자.
(109) 일면은 결정면들과 나란하지 않게 절단된 면이며, 일면 및 일면의 대향면으로부터 각각 인접한 복수의 반도체층의 측면까지의 거리의 합은 타면 및 타면의 대향면으로부터 각각 인접합 복수의 반도체층의 측면까지의 거리의 합과 같거나 큰 것을 특징으로 하는 반도체 발광소자.
(110) 일면의 길이(B)는 2D/2*tan(θc) 및 (2D)*tan(θc) 중 큰 것과 같거나 작은 것을 특징으로 하는 반도체 발광소자(여기서, D는 두 개의 측면의 길이, θc는 전반사 임계각).
(111) 하면과 상면 간의 거리(일면의 높이)는 70㎛이상 180㎛이하의 길이를 가지는 것을 특징으로 하는 반도체 발광소자.
본 개시에 따른 하나의 반도체 발광소자에 의하면, 반도체 발광소자 내의 광 흡수를 줄여 광취출효율을 향상할 수 있게 된다.
본 개시에 따른 다른 하나의 반도체 발광소자에 의하면, 일면보다 타면의 길이방향으로 길게 형성된 복수의 발광부가 직렬연결된 반도체 발광소자가 제공된다.
본 개시에 따른 또 다른 하나의 반도체 발광소자에 의하면, 복수의 발광부의 다양한 직렬연결의 전극 구조가 제공된다.
본 개시에 따른 또 다른 하나의 반도체 발광소자에 의하면, 금속막 대신 비도전성 반사막을 사용하여 휘도가 향상된 반도체 발광소자가 제공된다.
본 개시에 따른 또 다른 하나의 반도체 발광소자에 의하면, 형광체와 직접 대면하는 길이가 상대적으로 더 길어서 휘도가 향상된 반도체 발광소자가 제공된다.
본 개시에 따른 또 다른 하나의 반도체 발광소자에 의하면, 복수의 발광부의 다양한 직렬연결의 전극 구조가 제공된다.
본 개시에 따른 또 다른 하나의 반도체 발광소자에 의하면, 발광면 또는 엑티브 면적 감소가 작은 구조를 가지는 반도체 발광소자가 제공된다.
본 개시에 따른 또 다른 하나의 반도체 발광소자에 의하면, 단변 및 장변을 가지는 소자에서 장변을 결정면과 나란하게 하여 단변 측 길이 감소를 억제하는 구조를 가지는 반도체 발광소자가 제공된다.
본 개시에 따른 또 다른 하나의 반도체 발광소자에 의하면, 단변 및 장변을 가지는 소자에서 장변을 결정면과 나란하게 하고 단변을 결정면과 나란하지 않게 하되 절단폭을 장변 측보다 크게 하여 크랙 등에 의한 손상을 감소한 반도체 발광소자가 제공된다.

Claims (40)

  1. 반도체 발광소자에 있어서,
    제1 도전성을 가지는 제1 반도체층, 전자와 정공의 재결합을 통해 빛을 생성하는 활성층 및 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층이 순차로 적층된 복수의 반도체층;
    복수의 반도체층의 일 측에 구비되며, 활성층에서 생성된 빛을 반사시키는 반사층;
    전자와 정공을 공급하는 제1 전극 및 제2 전극;으로서, 제1 전극 및 제2 전극 중의 적어도 하나는 복수의 반도체층으로부터 전기적으로 절연되어 있으며, 전기적 연결부(an electrical connecting portion)에 의해 복수의 반도체층과 전기적으로 연통하는 제1 전극 및 제2 전극; 그리고,
    복수의 반도체층을 기준으로 반사층의 반대 측에 구비되며, 육면체 형상을 가지는 성장 기판;으로서, 육면체의 일면(a face)이 복수의 반도체층이 형성되는 하면(a lower side), 하면과 대향하는 상면(an upper side), 및 하면과 상면 이어주는 두 개의 측면(lateral sides)을 가지고, 상면이 150㎛이하의 길이를 가지는 성장 기판;을 포함하는 것을 특징으로 반도체 발광소자.
  2. 청구항 1에 있어서,
    성장 기판은 상기 일면의 일 측면으로부터 이어진 타면(another face)을 가지며, 타면은 복수의 반도체층이 형성되는 하면(a lower side) 및 하면과 대향하는 상면(an upper side)을 가지고, 타면의 상면은 상기 일면의 상면보다 긴 것을 특징으로 하는 반도체 발광소자.
  3. 청구항 2에 있어서,
    제1 전극과 제2 전극은 타면의 상면을 따라 구비되는 것을 특징으로 하는 반도체 발광소자.
  4. 청구항 3에 있어서,
    제1 전극과 제2 전극 각각이 전기적 연결부를 구비하는 것을 특징으로 하는 반도체 발광소자.
  5. 청구항 1에 있어서,
    반사층은 비도전성 반사막을 구비하는 것을 특징으로 하는 반도체 발광소자.
  6. 청구항 5에 있어서,
    제1 전극과 제2 전극 각각이 전기적 연결부를 구비하는 것을 특징으로 하는 반도체 발광소자.
  7. 청구항 6에 있어서,
    성장 기판은 상기 일면의 일 측면으로부터 이어진 타면(another face)을 가지며, 타면은 복수의 반도체층이 형성되는 하면(a lower side) 및 하면과 대향하는 상면(an upper side)을 가지고,
    제1 전극과 제2 전극은 타면의 상면을 따라 구비되는 것을 특징으로 하는 반도체 발광소자.
  8. 청구항 1에 있어서,
    두 개의 측면이 70㎛이상의 길이를 가지는 것을 특징으로 하는 반도체 발광소자.
  9. 청구항 1에 있어서,
    두 개의 측면이 180㎛이하의 길이를 가지는 것을 특징으로 하는 반도체 발광소자.
  10. 청구항 1에 있어서,
    두 개의 측면이 80㎛이상 150㎛이하의 길이를 가지는 것을 특징으로 하는 반도체 발광소자.
  11. 청구항 1 내지 청구항 10 중의 어느 한 항에 있어서,
    성장 기판은 1.5이상의 굴절률을 가지는 것을 특징으로 하는 반도체 발광소자.
  12. 청구항 1 내지 청구항 10 중의 어느 한 항에 있어서,
    성장 기판의 공기에 대한 전반사 임계각(θc)이 45°미만인 것을 특징으로 하는 반도체 발광소자.
  13. 청구항 1 내지 청구항 10 중의 어느 한 항에 있어서,
    성장 기판은 사파이어로 이루어진 것을 특징으로 하는 하는 반도체 발광소자.
  14. 청구항 1에 있어서,
    상면의 길이(B)는 2D/2*tan(θc)보다 작은 것을 특징으로 하는 반도체 발광소자(여기서, D는 두 개의 측면의 길이, θc는 전반사 임계각).
  15. 청구항 1에 있어서,
    상면의 길이(B)는 (2D)*tan(θc)이하인 것을 특징으로 하는 반도체 발광소자(여기서, D는 두 개의 측면의 길이, θc는 전반사 임계각).
  16. 청구항 14에 있어서,
    두 개의 측면이 70㎛이상의 길이(D)를 가지는 것을 특징으로 하는 반도체 발광소자.
  17. 청구항 14에 있어서,
    두 개의 측면이 180㎛이하의 길이(D)를 가지는 것을 특징으로 하는 반도체 발광소자.
  18. 청구항 14에 있어서,
    두 개의 측면이 70㎛이상 180㎛이하의 길이(D)를 가지는 것을 특징으로 하는 반도체 발광소자.
  19. 청구항 14에 있어서,
    두 개의 측면이 80㎛이상 150㎛이하의 길이(D)를 가지는 것을 특징으로 하는 반도체 발광소자.
  20. 청구항 15에 있어서,
    두 개의 측면이 70㎛이상의 길이(D)를 가지는 것을 특징으로 하는 반도체 발광소자.
  21. 청구항 15에 있어서,
    두 개의 측면이 180㎛이하의 길이(D)를 가지는 것을 특징으로 하는 반도체 발광소자.
  22. 청구항 15에 있어서,
    두 개의 측면이 70㎛이상 180㎛이하의 길이(D)를 가지는 것을 특징으로 하는 반도체 발광소자.
  23. 청구항 15에 있어서,
    두 개의 측면이 80㎛이상 150㎛이하의 길이(D)를 가지는 것을 특징으로 하는 반도체 발광소자.
  24. 청구항 14 내지 청구항 23 중의 어느 한 항에 있어서,
    성장 기판은 상기 일면의 일 측면으로부터 이어진 타면(another face)을 가지며, 타면은 복수의 반도체층이 형성되는 하면(a lower side) 및 하면과 대향하는 상면(an upper side)을 가지고, 타면의 상면은 상기 일면의 상면보다 긴 것을 특징으로 하는 반도체 발광소자.
  25. 청구항 24에 있어서,
    제1 전극과 제2 전극은 타면의 상면을 따라 구비되는 것을 특징으로 하는 반도체 발광소자.
  26. 청구항 25에 있어서,
    제1 전극과 제2 전극 각각이 전기적 연결부를 구비하는 것을 특징으로 하는 반도체 발광소자.
  27. 청구항 14 내지 청구항 23 중의 어느 한 항에 있어서,
    반사층은 비도전성 반사막을 구비하는 것을 특징으로 하는 반도체 발광소자.
  28. 청구항 27에 있어서,
    제1 전극과 제2 전극 각각이 전기적 연결부를 구비하는 것을 특징으로 하는 반도체 발광소자.
  29. 청구항 28에 있어서,
    성장 기판은 상기 일면의 일 측면으로부터 이어진 타면(another face)을 가지며, 타면은 복수의 반도체층이 형성되는 하면(a lower side) 및 하면과 대향하는 상면(an upper side)을 가지고,
    제1 전극과 제2 전극은 타면의 상면을 따라 구비되는 것을 특징으로 하는 반도체 발광소자.
  30. 청구항 14 내지 청구항 23 중의 어느 한 항에 있어서,
    성장 기판은 1.5이상의 굴절률을 가지는 것을 특징으로 하는 반도체 발광소자.
  31. 청구항 14 내지 청구항 23 중의 어느 한 항에 있어서,
    성장 기판의 공기에 대한 전반사 임계각(θc)이 45°미만인 것을 특징으로 하는 반도체 발광소자.
  32. 청구항 14 내지 청구항 23 중의 어느 한 항에 있어서,
    성장 기판은 사파이어로 이루어진 것을 특징으로 하는 하는 반도체 발광소자.
  33. 청구항 32에 있어서,
    성장 기판은 상기 일면의 일 측면으로부터 이어진 타면(another face)을 가지며, 타면은 복수의 반도체층이 형성되는 하면(a lower side) 및 하면과 대향하는 상면(an upper side)을 가지고, 타면의 상면은 상기 일면의 상면보다 긴 것을 특징으로 하는 반도체 발광소자.
  34. 청구항 33에 있어서,
    제1 전극과 제2 전극은 타면의 상면을 따라 구비되는 것을 특징으로 하는 반도체 발광소자.
  35. 청구항 32에 있어서,
    제1 전극과 제2 전극 각각이 전기적 연결부를 구비하는 것을 특징으로 하는 반도체 발광소자.
  36. 청구항 32에 있어서,
    반사층은 비도전성 반사막을 구비하는 것을 특징으로 하는 반도체 발광소자.
  37. 청구항 32에 있어서,
    성장 기판은 상기 일면의 일 측면으로부터 이어진 타면(another face)을 가지며, 타면은 복수의 반도체층이 형성되는 하면(a lower side) 및 하면과 대향하는 상면(an upper side)을 가지고,
    제1 전극과 제2 전극은 타면의 상면을 따라 구비되며,
    제1 전극과 제2 전극 각각이 전기적 연결부를 구비하며,
    반사층은 비도전성 반사막을 구비하는 것을 특징으로 하는 반도체 발광소자.
  38. 청구항 1에 있어서,
    두 개의 측면이 70㎛이상 180㎛이하의 길이(D)를 가지며,
    적어도 제2 반도체층 및 활성층이 메사식각되어 제1 반도체층이 노출되어 있고,
    상면의 길이(B)는 (2D/2*tan(θc)+M)보다 작은 것을 특징으로 하는 반도체 발광소자(여기서, θc는 전반사 임계각, M은 메사식각되어 노출된 제1 반도체층의 총 길이).
  39. 청구항 38에 있어서,
    두 개의 측면이 80㎛이상 150㎛이하의 길이(D)를 가지는 것을 특징으로 하는 반도체 발광소자.
  40. 청구항 39에 있어서,
    성장 기판은 사파이어로 이루어진 것을 특징으로 하는 하는 반도체 발광소자.
PCT/KR2015/006541 2014-07-11 2015-06-26 반도체 발광소자 WO2016006849A1 (ko)

Applications Claiming Priority (12)

Application Number Priority Date Filing Date Title
KR10-2014-0087509 2014-07-11
KR10-2014-0087503 2014-07-11
KR1020140087509A KR101630371B1 (ko) 2014-07-11 2014-07-11 반도체 발광소자
KR1020140087503A KR20160008031A (ko) 2014-07-11 2014-07-11 반도체 발광소자
KR1020140089959 2014-07-16
KR10-2014-0089960 2014-07-16
KR1020140089954A KR101611479B1 (ko) 2014-07-16 2014-07-16 반도체 발광소자
KR10-2014-0089959 2014-07-16
KR1020140089960A KR101611477B1 (ko) 2014-07-16 2014-07-16 반도체 발광소자
KR10-2014-0089954 2014-07-16
KR1020140115574A KR101717990B1 (ko) 2014-09-01 2014-09-01 반도체 발광소자
KR10-2014-0115574 2014-09-01

Publications (1)

Publication Number Publication Date
WO2016006849A1 true WO2016006849A1 (ko) 2016-01-14

Family

ID=55064423

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2015/006541 WO2016006849A1 (ko) 2014-07-11 2015-06-26 반도체 발광소자

Country Status (1)

Country Link
WO (1) WO2016006849A1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100735311B1 (ko) * 2006-04-21 2007-07-04 삼성전기주식회사 발광 다이오드 칩
KR20140011652A (ko) * 2012-07-18 2014-01-29 주식회사 세미콘라이트 반도체 발광소자
KR20140036717A (ko) * 2012-09-18 2014-03-26 엘지이노텍 주식회사 발광 소자

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100735311B1 (ko) * 2006-04-21 2007-07-04 삼성전기주식회사 발광 다이오드 칩
KR20140011652A (ko) * 2012-07-18 2014-01-29 주식회사 세미콘라이트 반도체 발광소자
KR20140036717A (ko) * 2012-09-18 2014-03-26 엘지이노텍 주식회사 발광 소자

Similar Documents

Publication Publication Date Title
WO2017191923A1 (ko) 발광 다이오드
WO2015186972A1 (ko) 반도체 발광소자 및 이의 제조방법
WO2018117382A1 (ko) 고 신뢰성 발광 다이오드
WO2015190817A1 (ko) 반도체 발광소자
WO2017222279A1 (ko) 반도체 소자
WO2016076637A1 (en) Light emitting device
WO2017119743A1 (ko) 반도체 발광소자
WO2017065545A1 (en) Compact light emitting diode chip and light emitting device including the same
WO2015053595A1 (ko) 반도체 발광소자
WO2014119910A1 (ko) 나노구조 반도체 발광소자 제조방법
WO2015065071A1 (ko) 나노구조 반도체 발광소자
WO2014119911A1 (ko) 나노구조 반도체 발광소자
WO2019124843A1 (ko) 칩 스케일 패키지 발광 다이오드
WO2014119909A1 (ko) 나노구조 반도체 발광소자 제조방법
WO2019088763A1 (ko) 반도체 소자
WO2013089459A1 (en) Semiconductor device and method of fabricating the same
WO2018106030A1 (ko) 발광소자
WO2020159068A1 (ko) 발광 다이오드
WO2016047950A1 (en) Light emitting device and method of fabricating the same
WO2018044102A1 (ko) 칩 스케일 패키지 발광 다이오드
WO2017034356A1 (ko) 발광소자 및 이를 포함하는 발광소자 패키지
WO2015122694A1 (ko) 반도체 발광소자
WO2020013563A1 (ko) 발광 소자 및 이의 제조 방법
WO2021133124A1 (ko) Led 디스플레이 장치
WO2019132490A1 (ko) 반도체소자

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15818437

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15818437

Country of ref document: EP

Kind code of ref document: A1