KR20140036717A - 발광 소자 - Google Patents
발광 소자 Download PDFInfo
- Publication number
- KR20140036717A KR20140036717A KR1020120103160A KR20120103160A KR20140036717A KR 20140036717 A KR20140036717 A KR 20140036717A KR 1020120103160 A KR1020120103160 A KR 1020120103160A KR 20120103160 A KR20120103160 A KR 20120103160A KR 20140036717 A KR20140036717 A KR 20140036717A
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- electrode
- light emitting
- semiconductor layer
- layer
- Prior art date
Links
- 239000000758 substrate Substances 0.000 claims abstract description 108
- 239000004065 semiconductor Substances 0.000 claims abstract description 56
- 238000000034 method Methods 0.000 claims description 8
- 239000010410 layer Substances 0.000 description 117
- 239000010953 base metal Substances 0.000 description 30
- 229910000679 solder Inorganic materials 0.000 description 21
- 230000004888 barrier function Effects 0.000 description 12
- 230000001965 increasing effect Effects 0.000 description 10
- 239000012790 adhesive layer Substances 0.000 description 8
- 239000002019 doping agent Substances 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 229910002601 GaN Inorganic materials 0.000 description 6
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 150000002739 metals Chemical class 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 239000011651 chromium Substances 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000002356 single layer Substances 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 229910052594 sapphire Inorganic materials 0.000 description 3
- 239000010980 sapphire Substances 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000002708 enhancing effect Effects 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910002704 AlGaN Inorganic materials 0.000 description 1
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910020068 MgAl Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052596 spinel Inorganic materials 0.000 description 1
- 239000011029 spinel Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/50—Wavelength conversion elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
- Led Device Packages (AREA)
Abstract
실시 예에 따른 발광 소자는, 일정한 두께를 가지는 광 투과성 기판; 상기 기판 상에 배치된 제 1 도전형 반도체층, 상기 제 1 도전형 반도체층 상에 배치된 제2 도전형 반도체층 및 상기 제 1 도전형 반도체층과 상기 제 2 도전형 반도체층 사이에 배치된 활성층을 포함하는 발광 구조물; 상기 제 1 도전형 반도체층 상에 배치된 제 1 전극과 상기 제 2 도전형 반도체층 상에 배치된 제 2 전극; 상기 제 1 전극과 전기적으로 연결된 제 1 전극패드와 상기 제 2 전극과 전기적으로 연결된 제 2 전극패드; 및 상기 제 1 및 제 2 전극패드가 배치된 반-절연체의(semi-insulated) 서브마운트 기판을 포함하고, 상기 기판의 상면의 면적을 기준으로 상기 기판의 상면의 면적과 상기 기판의 측면들의 면적의 비율이 제 1 설정 값과 제 2 설정 값 사이에 포함되도록 상기 두께를 설정한다.
Description
실시 예는 발광 소자에 관한 것으로, 보다 구체적으로 자외선을 발산하는 발광 소자에 관한 것이다.
발광 다이오드(LED)는 p-n 접합 다이오드의 일종으로, 순방향으로 전압이 걸릴 때 단파장광(monochro-matic light)이 방출되는 현상인 전기발광효과(electroluminescence)를 이용한 반도체 소자이다. 즉, 순방향 전압 인가시 n층의 전자와 p층의 정공(hole)이 결합하면서 전조대(conduction band)와 가전대(valance band)의 높이 차이(에너지 갭)에 해당하는 만큼의 에너지를 발산하는데, 발광 다이오드는 에너지를 빛의 형태로 발산한다.
이와 같이, 발광 다이오드는 전자와 정공의 결합을 이용하여 빛을 발산하는데, 이러한 전자와 정공의 결합은 발광 다이오드의 활성층에서 수행된다. 일반적으로, 질화갈륨(GaN), 질화알루미늄(AlN), 질화인듐갈륨(InGaN) 등과 같은 Ⅲ족 질화물은 우수한 물리적, 화학적 특성으로 인해 발광 다이오드에서 사용되고 있다. 구체적으로, Ⅲ족 질화물은 푸른계열의 빛을 발산하는 청색 발광 다이오드(Blue LED)와 자외선을 발산하는 자외선 발광 다이오드(UV LED)에서 많이 사용되고 있다. 다만, 짧은 파장의 빛을 흡수하고, 결정성이 낮은 Ⅲ족 질화물의 특성으로 인해, 자외선 발광 다이오드는 청색 발광 다이오드에 비해 내부 양자 효율이 떨어진다.
그리고, 발광 다이오드는 칩의 구조에 따라 수평구조 발광 다이오드(laterally structured light emitting diodes)와 수직구조 발광 다이오드(vertically structured light emitting diodes)로 분류할 수 있다.
또한, 수평구조 발광 다이오드는 탑-에미트형 발광 다이오드(Top-Emitting Light Emitting Diodes)와 플립칩형 발광 다이오드(Flip-Chip Light Emitting Diodes)로 분류할 수 있다. 이 때, 탑-에미트형 발광 다이오드는 제 2 도전형 반도체층과 접촉하고 있는 오믹 전극층을 통해 빛을 발산하는 구조를 가지나, 플립칩형 발광 다이오드는 사파이어 기판을 통해 빛을 발산하는 구조를 가진다.
즉, 플립칩형 발광 다이오드는 사파이어 기판을 통해 빛이 직접 발산되므로, 사파이어 기판의 특성, 구조 및 형태에 따라 발광 다이오드의 광 추출 효율이 달라질 수 있다.
실시 예는 자외선을 발산하는 발광 소자를 플립칩 형태로 생성하는 경우, 광 추출 효율을 향상시켜 전체적인 외부 양자 효율이 향상된 발광 소자를 제공하는데 있다.
실시 예에 따른 발광 소자는, 일정한 두께를 가지는 광 투과성 기판; 상기 기판 상에 배치된 제 1 도전형 반도체층, 상기 제 1 도전형 반도체층 상에 배치된 제2 도전형 반도체층 및 상기 제 1 도전형 반도체층과 상기 제 2 도전형 반도체층 사이에 배치된 활성층을 포함하는 발광 구조물; 상기 제 1 도전형 반도체층 상에 배치된 제 1 전극과 상기 제 2 도전형 반도체층 상에 배치된 제 2 전극; 상기 제 1 전극과 전기적으로 연결된 제 1 전극패드와 상기 제 2 전극과 전기적으로 연결된 제 2 전극패드; 및 상기 제 1 및 제 2 전극패드가 배치된 반-절연체의(semi-insulated) 서브마운트 기판을 포함하고, 상기 기판의 상면의 면적을 기준으로 상기 기판의 상면의 면적과 상기 기판의 측면들의 면적의 비율이 제 1 설정 값과 제 2 설정 값 사이에 포함되도록 상기 두께를 설정한다.
실시 예에 따르는 발광 소자를 사용하면, 자외선을 발산하는 발광 소자를 플립칩 형태로 생성하는 경우, 전체적인 외부 양자 효율이 향상된 발광 소자를 제공할 수 있다.
도 1은 실시 예에 따른 발광 소자를 나타낸 도면이다.
도 2는 실시예에 따른 도 1의 기판을 입체적으로 나타낸 도면이다.
도 3은 실시예에 따른 도 1의 기판의 두께 변화에 대응하는 광 출력량을 나타낸 도면이다.
도 4는 다른 실시예에 따라 기판의 측면에 존재하는 러프니스를 나타낸 도면이다.
도 5는 다른 실시예에 따라 기판의 측면에 러프니스가 존재하는 경우, 실시예에 따른 도 1의 기판의 두께 변경에 대응하는 광 출력량을 나타낸 도면이다.
도 2는 실시예에 따른 도 1의 기판을 입체적으로 나타낸 도면이다.
도 3은 실시예에 따른 도 1의 기판의 두께 변화에 대응하는 광 출력량을 나타낸 도면이다.
도 4는 다른 실시예에 따라 기판의 측면에 존재하는 러프니스를 나타낸 도면이다.
도 5는 다른 실시예에 따라 기판의 측면에 러프니스가 존재하는 경우, 실시예에 따른 도 1의 기판의 두께 변경에 대응하는 광 출력량을 나타낸 도면이다.
첨부된 도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
본 발명에 따른 실시 예의 설명에 있어서, 각 element의 " 상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두 개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element 사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 "상(위) 또는 하(아래)(on or under)"으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
이하, 첨부된 도면을 참조하여 실시 예에 따른 발광소자를 설명한다.
도 1은 실시 예에 따른 발광소자를 나타낸 도면이다.
도 1을 참조하면, 실시 예에 따른 발광 소자(100)는 칩(chip)(119)과 서브마운트(submount)(127)를 포함할 수 있다.
발광 소자(100)의 칩(119)은, 기판(110)과, 상기 기판(110) 상에 제 1 도전형 반도체층(111)이 배치되고, 활성층(112), 제 2 도전형 반도체층(113)이 순차적으로 적층된 발광 구조물(114)과, 상기 제 2 도전형 반도체층(113) 상에 형성된 제 1 전극(115)과, 상기 제 1 도전형 반도체층(111) 상에 형성된 제 2 전극(117)과, 상기 제 1 전극(115) 상에 형성된 제 1 기저금속(UBM: Under Bumper Metalization)층(116)과, 상기 제 2 전극(117) 상에 형성된 제 2 기저금속(UBM)층(118)을 포함할 수 있다.
발광 소자(100)의 서브마운트(127)는, 서브마운트 기판(120)과, 상기 서브마운트 기판(120)의 제 1 영역(120의 오른쪽 영역) 상에 형성된 제 1 전극패드(121)와, 상기 제 1 전극패드(121) 상에 형성된 제 3 기저금속(UBM)층(122)과, 상기 서브마운트 기판(120)의 제 2 영역(120의 왼쪽 영역) 상에 형성된 제 2 전극패드(124)와, 상기 제 2 전극패드(124) 상에 형성된 제 4 기저금속(UBM)층(125)을 포함할 수 있다.
발광 소자(100)의 칩(119)과 발광 소자(100)의 서브마운트(127)는 제 1 솔더범퍼(solder bumper)(123)와 제 2 솔더범퍼(solder bumper)(126)에 의해서 결합될 수 있다. 보다 구체적으로, 제 1 솔더범퍼(solder bumper)(123)는 상기 칩(119)의 제 1 기저금속층(UBM)(116)과 상기 서브마운트(127)의 제 3 기저금속(UBM)층(122) 사이에 배치되고, 제 2 솔더범퍼(solder bumper)(126)는 상기 칩(119)의 제 2 기저금속(UBM)층(118)과 상기 서브마운트(127)의 제 4 기저금속(UBM)층(125) 사이에 배치될 수 있다.
상기 기판(110)은, 빛이 투과할 수 있는 광 투과 특성을 갖을 수 있다. 이러한 기판(110)은 C면, R면 또는 A면을 주면으로 한 사파이어(Al2O3), 스핀넬(MgAl2O4)과 같은 절연성 기판, SiC(6H, 4H, 3C를 포함함), Si, GaAs, GaN, ZnO, Si, GaP, InP, Ge 등의 반도체 기판들 중 적어도 어느 하나일 수 있다. 그러나, 상기 기판(110)은 상술한 재질의 기판들로 한정되는 것은 아니고, 제 1 도전형 반도체층(111), 활성층(112), 제 2 도전형 반도체층(113)을 순차적으로 성장시킬 수 있는 어떠한 재질의 기판도 포함하는 것으로 이해하여야 할 것이다.
도 2는 실시 예에 따른 도 1의 기판을 입체적으로 나타낸 도면이다. 도 2에 도시된 바와 같이, 상기 기판(110)은 육면체의 형태를 가지며, 상면(A면)은 가로(a) 및 세로(b)의 길이를 가지고, 측면들(B면, C면, D면, E면)은 두께(c)의 길이를 가질 수 있다.
실시 예에서는 상기 기판(110)의 상면(A)을 기준으로 상기 기판(110)의 상면(A)의 면적과 상기 기판(110)의 측면들(B, C, D, E)의 면적의 비율이 제 1 설정 값과 제 2 설정 값 사이에 포함되도록 상기 기판(110)의 두께를 설정할 수 있다. 실시 예에서는 제 1 설정 값과 제 2 설정 값을 각각 0.91과 4.57으로 설정할 수 있다. 또한, 다른 실시 예에서는 두께에 따른 발광량 증가 효율을 고려하여, 제 1 설정 값과 제 2 설정 값을 각각 1.14와 2.86으로 설정할 수 있다.
상기 상면(A)의 면적은 상기 상면의 가로(a)와 세로(b)의 곱이 된다. 실시 예에서는 기판(110)의 가로(a) 길이와 세로(b) 길이를 모두 350μm으로 설정할 수 있다. 실시 예에서, 제 1 설정 값과 제 2 설정 값은 상기 기판(110)의 가로(a) 길이와 세로(b) 길이가 모두 350μm인 경우, 기판의 특성, 현재 사용되는 기판의 수요 및 기판의 제조 공정을 고려하여 설정한 값이다. 따라서, 제 1 설정 값과 제 2 설정 값은 반드시 이에 한정되지 않으며, 기판의 상면의 면적, 기판의 특성, 기판의 수요 및 기판의 제조 공정 등을 고려하여 변경할 수 있다. 예를 들면, 다른 실시예에서와 같이, 두께에 따른 발광량 증가 효율을 고려하여, 제 1 설정 값과 제 2 설정 값을 각각 1.14와 2.86으로 설정할 수도 있다.
상기 기판의 측면들(B면, C면, D면, E면)의 면적은 상기 기판의 각 측면인 B면, C면, D면 및 E면의 합이 된다. 실시예에서 B면와 D면의 면적은 가로(a)와 두께(c)의 곱이 된다. 또한, C면과 E면의 면적은 세로(b)와 두께(c)의 곱이 된다. 이러한 계산 방법에 의해 상기 기판의 측면의 합인 측면들의 면적을 계산할 수 있다. 실시예에서는, 상술한 방법으로 기판의 상면의 면적, 측면들의 면적을 계산하고, 제 1 설정 값과 제 2 설정 값으로 0.91와 4.57을 사용하여, 기판의 두께(c)를 80μm 내지 400μm으로 설정할 수 있다. 또한, 다른 실시예에 따라 제 1 설정 값과 제 2 설정 값으로 1.14와 2.86을 사용하여 기판의 두께(c)를 100μm 내지 250μm으로 설정할 수도 있다.
도 3은 실시예에 따르는 도 1의 기판의 두께 변화에 대응하는 광 출력량을 나타낸 도면이다. 도 3에서 가로축은 기판의 두께를 나타내고, 세로축은 광 출력량을 나타낸다. 상기 광 출력량은 실시예에 따르는 발광 소자에서 발산하는 발광량에 대응한다. 따라서, 도 3의 도면을 통해 실시예에 따르는 기판의 두께의 변경에 대응하는 발광소자의 발광량의 상대적인 크기를 알 수 있다.
도 3에 도시된 바와 같이, 도 3에서는 기판의 두께가 100μm 인 경우의 광 출력을 기준인 1으로 설정하고, 기판의 두께의 변화에 따른 상대적인 광 출력량을 나타내었다. 실시예에 따르는 발광 소자의 발광량은 100μm 에서 1이고, 130μm에서 1.3이고, 150μm에서 1.4이고, 200μm에서 1.5이고, 250μm에서 1.55이다.
도 3에 도시된 바와 같이, 실시예에 따르는 발광 소자는 기판(110)의 두께가 증가됨에 따라 발광량이 점차 증가하지만, 그 증가폭은 두께가 증가될수록 둔화됨을 알 수 있다. 여기서, 발광량의 증가는 발광 소자의 외부 양자 효율이 증가되는 것으로 해석할 수 있다. 실시예에 따르는 발광 소자에서 기판(110)의 두께가 증가하면, 기판(110)의 측면들의 면적이 증가되고, 이에 따라 기판(110)의 측면들을 통해 발산될 수 있는 빛의 양이 증가되기 때문이다. 즉, 기판(110)의 두께가 증가됨에 따라 실시예에 따르는 발광 소자의 외부 양자 효율은 증가한다. 하지만, 기판(110)이 250μm 이상인 경우에는, 발광량의 증가폭이 크지 않으므로, 두께 증가 대비 외부 양자 증가 효율이 크지 않음을 알 수 있다.
도 4는 다른 실시예에 따라 기판의 측면에 존재하는 러프니스를 나타낸 도면이다. 도 4는 도 2에 도시된 기판(110)의 측면인 C면을 정면에서 바라본 도면이다.
도 4에 도시된 바와 같이, 러프니스(roughness)가 존재하는 영역은 X 영역이고, 러프니스(roughness)가 존재하지 않은 영역은 Y영역이다. 러프니스(roughness)는 절단 공정에 의해 생성할 수 있다. 예를 들면, 실시예에 따르는 기판(110)을 절단하는 경우, 도 4의 도면에서 상부로부터 수직으로 x1 길이만큼 절단하고, 기판을 쪼개면, x1 길이 만큼 러프니스(roughness)가 생성될 수 있다. 기판(110)의 측면의 전체 면적은 X+Y이고, 기판의 측면에서 러프니스(roughness)가 존재하는 부분의 면적은 X이므로, 기판의 측면에서 러프니스가 차지하는 비율은 (X/(X+Y))가 된다. 여기서, 러프니스(roughness)는 표면이 거칠고 불규칙적인 것을 의미한다. 이와 같이, 러프니스(roughness)가 기판(110)의 측면에 존재하면, 측면에서 내부로 반사되는 빛의 양이 감소하여, 측면으로부터 발산하는 빛의 양이 증가된다. 따라서, 기판의 측면으로부터 발산되는 빛의 양이 증가되고, 이에 따라 실시예에 따르는 발광 소자의 외부 양자 효율이 향상될 수 있다.
도 5는 다른 실시예에 따라 기판의 측면에 러프니스가 존재하는 경우, 실시예에 따른 도 1의 기판의 두께 변경에 대응하는 광 출력량을 나타낸 도면이다.
도 3과 도 5를 비교하면, 기판(110)의 두께가 동일한 경우, 기판(110)에 러프니스가 존재하면, 광 출력량이 더 증가됨을 알 수 있다. 예를 들면, 도 3에서 기판(110)의 두께가 200μm인 경우 광 출력량이 1.5인 반면에, 반면에 도 5에서는 기판(110)의 두께가 200μm인 경우, 광 출력량은 1.7이다. 이와 같이, 기판(110)에 일정 비율 이상의 러프니스를 포함시켜, 실시예에 따르는 발광 소자의 발광 효율을 증가시킬 수 있다. 이때 기판(110)의 측면에서 러프니스가 차지하는 비율(X/(X+Y))을 20% 내지 80% 의 범위에서 설정할 수 있다. 이러한 러프니스의 비율에 따라 발광량은 최대 20%의 차이가 나게 된다. 실시 예에서는 러프니스의 비율을 20% 내지 80%으로 설정하였으나, 반드시 이에 한정되지 않고, 기판의 제조 공정 기술 및 제조 방법에 따라 달라질 수 있다.
도 1에는 기술되지 않았지만, 버퍼층(미도시)이 상기 기판(110)과 발광 구조물(114) 사이에 배치될 수 있다. 구체적으로, 상기 버퍼층(미도시)은 상기 기판(110) 상에 상기 제 1 도전형 반도체층(111)을 성장시키기 전에 상기 기판(110)과의 격자정합을 향상시키기 위한 층으로, 공정 조건 및 소자 특성에 따라 생략할 수 있다.
상기 제 1 도전형 반도체층(111)은, 예를 들어, n형 반도체층일 수 있고, InXAlYGa1-X-YN 조성식(여기서, 0≤X, 0≤Y, X+Y≤1)을 갖는 반도체 물질로 이루어질 수 있다. 여기서, 제 1 도전형 반도체층(111)의 재질은 반드시 이와 같은 반도체 물질로 한정되지 않는다. 보다 구체적으로, 상기 제 1 도전형 반도체층(111)은 n형 도펀트가 도핑된 GaN층 또는 GaN/AlGaN층으로 이루어질 수 있다. 이때, n형 도펀트는 3×1018/㎤ 이상, 바람직하게는 5×1018/㎤ 이상의 농도로 제 1 도전형 반도체층(300)에 포함될 수 있다. 이와 같이 n형 도펀트를 많이 도핑하면, 순방향 전압(Vf) 및 임계전류를 저하시킬 수 있다. 도펀트의 농도가 상기 범위를 벗어나면 Vf가 거의 낮아지지 않을 것이다. 또한, 제1 도전형 반도체층(111)이 결정성 좋은 u-GaN 위에 형성되면, 고농도의 n형 도펀트를 함유함에도 불구하고 좋은 결정성을 가질 수 있다. n형 도펀트의 농도의 상한을 한정하지 않았음에도 불구하고 좋은 결정성을 보유하기 위해서 상기 상한은 5×1021/㎤ 이하로 하는 것이 바람직하다.
상기 제 1 도전형 반도체층(111)은, 도 1에 도시된 바와 같이, 단층 구조일 수도 있고, 다층 구조일 수도 있다.
상기 제 1 도전형 반도체층(111)은 상기 제 1 전극(115)이 배치된 제 3 영역(111의 오른쪽 영역)과 상기 제 2 전극(117)이 배치된 제 4 영역(111의 왼쪽 영역)으로 구분될 수 있다. 상기 제 3 영역은 발광 면을 정의하고 있으며, 그에 따라, 상기 제 3 영역의 면적은 상기 제 4 영역의 면적보다 크게 형성하여 소자의 휘도 특성을 향상시키도록 구성될 수 있다.
활성층(112)은 제1 도전형 반도체층(111)을 통해서 주입되는 전자(또는 정공)와 이후 형성되는 제2 도전형 반도체층(113)을 통해서 주입되는 정공(또는 전자)이 서로 만나서(Recombination), 활성층(112)의 형성 물질에 따른 에너지 밴드(Energy Band)의 밴드갭(Band Gap) 차이에 의해서 빛을 발산하는 층이다.
활성층(112)은 단일 양자 우물 구조 또는 다중 양자 우물 구조(MQW: Multi Quantum Well)로 형성될 수 있다. 활성층(112)은 InGaN/GaN층을 갖는 MQW일 수 있다.
활성층(112)은 일반적으로 양자 우물층과 장벽층을 포함한다. 여기서, 장벽층과 양자 우물층의 적층 순서는 특정하게 정해지지는 않으나, 양자 우물층부터 적층하여 양자 우물층으로 끝날 수도 있고, 양자 우물층부터 적층하여 장벽층으로 끝날 수도 있다. 또한, 장벽층부터 적층하여 장벽층으로 끝날 수도 있고, 장벽층부터 적층하여 양자 우물층으로 끝날 수도 있다.
제 2 도전형 반도체층(113)은 예를 들어, p형 반도체층으로서, InXAlYGa1 -X- YN 조성식(여기서, 0≤X, 0≤Y, X+Y≤1)을 갖는 반도체 물질일 수 있다.
제 2 도전형 반도체층(113)에는 Mg, Ba 등의 p형 도펀트가 도핑된다. 여기서, p형 도펀트가 Mg이면 p형 특성이 얻어지기 용이하고, 오믹 접촉이 얻어지기 용이하다. Mg의 농도는 1×1018/㎤ 내지 1×1021/㎤, 바람직하게는 5×1019/㎤ 내지 3×1020/㎤, 보다 바람직하게는 1×1020/㎤일 수 있다. Mg 농도가 이 범위이면 좋은 p형 막이 얻어지기 용이하고 Vf를 저하시킬 수 있다.
여기서, 제 2 도전형 반도체층(113)은 단층 구조일 수도 있고, 다층 구조일 수도 있다.
제 1 전극(115)은 상기 제 1 도전형 반도체층(113) 상에 형성된다. 상기 제 1 전극(115)은, 반사전극과 오믹콘택전극 및 투명전극 중 선택된 적어도 하나 이상의 층으로 이루어질 수 있다. 예를 들어, 상기 제 1 전극(115)은, 반사전극과 오믹콘택전극 및 투명전극 중 선택된 어느 하나의 층으로 이루어진 단일층 또는 반사전극 / 오믹콘택전극, 오믹콘택전극 / 투명전극, 오믹콘택전극 / 투명전극 / 반사전극으로 이루어진 다수층으로 공정 조건 및 소자의 특성에 맞게 선택하여 형성 가능하다.
제 2 전극(117)은 상기 제 1 도전형 반도체층(111)의 제 4 영역 상에 형성된다. 상기 제 1 도전형 반도체층(111)의 제 4 영역은 발광 면의 일부가 메사 식각되어 제거된 영역이다. 상기 제 2 전극(117)은, 반사전극과 오믹콘택전극 및 투명전극 중 선택된 적어도 하나 이상의 층으로 이루어질 수 있다. 예를 들어, 상기 제 2 전극(117)은, 반사전극과 오믹콘택전극 및 투명전극 중 선택된 어느 하나의 층으로 이루어진 단일층 또는 반사전극 / 오믹콘택전극, 오믹콘택전극 / 투명전극, 오믹콘택전극 / 투명전극 / 반사전극으로 이루어진 다수층으로 공정 조건 및 소자의 특성에 맞게 선택하여 형성 가능하다.
제 1 기저금속(UBM)층(116)은 상기 제 1 전극(115) 상에 형성된다. 상기 제 1 기저금속(UBM)층(116)은 상기 제 1 솔더범퍼(solder bumper)(123)가 상기 제 1 전극(115)을 통해 상기 발광 구조물(114), 즉 상기 제 2 도전형 반도체층(113), 상기 활성층(112) 및 상기 제1 도전형 반도체층(111)으로 확산되어 상기 발광 소자(100)의 칩 부분이 파괴되는 것을 방지하는 역할을 하고, 또한 상기 제 1 전극(115)과 상기 제 1 솔더범퍼(solder bumper)(123)와의 접착력을 강화시키는 역할을 한다.
제 2 기저금속(UBM)층(118)은 상기 제 1 전극(117) 상에 형성된다. 상기 제 2 기저금속(UBM)층(118)은 상기 제 2 솔더범퍼(solder bumper)(126)가 상기 제 1 전극(117)을 통해 상기 제 1 도전형 반도체층(111)으로 확산되어 상기 발광 소자(100)의 칩 부분이 파괴되는 것을 방지하는 역할을 하고, 또한 상기 제 2 전극(117)과 상기 제 2 솔더범퍼(solder bumper)(126)와의 접착력을 강화시키는 역할을 한다.
상기 제 1 및 제 2 기저금속(UBM)층(116, 118)은, 상기 제 1 전극(115) 또는 상기 제 2 전극(117)과의 접착력을 강화시키기 위한 제 1 접착층(미도시)과, 상기 제 1 또는 제 2 솔더범퍼(123, 126)가 상기 발광 소자(100)의 칩 부분으로 확산되는 것을 방지하기 위한 확산 방지층(미도시)과, 상기 제 1 또는 제 2 솔더범퍼(123, 126)와의 접착력을 강화시키기 위한 제 2 접착층(미도시)을 포함할 수 있다. 여기서, 상기 제 1 접착층(미도시)은 크롬(Cr), 티타늄(Ti)을 포함한 금속 중 하나로 구성될 수 있고, 상기 확산 방지층은 구리(Cu), 텅스텐(W)을 포함한 금속 중 하나로 구성될 수 있고, 제 2 접착층(미도시)은 금(Au), 니켈(Ni)을 포함한 금속 중 하나로 구성될 수 있다.
상기 서브마운트 기판(120)은 실리콘(Si) 기판과 같은 반-절연체의(semi-insulated) 기판일 수 있다. 이때, 상기 서브마운트 기판(120)이 반-절연체의 기판인 경우, 패시베이션 층(passivation layer)을 사용하지 않아도 되기 때문에, 칩으로부터의 열이 서브마운트 기판(120)으로 용이하게 전달될 수 있다.
상기 서브마운트(submount) 기판(120)은 인쇄회로기판(PCB: Printed Circuit Board)으로 대체될 수도 있다. 이러한 상기 서브마운트 기판(120)은 다수의 칩들이 실장되어 광원이나 표시기 등으로 사용될 수 있다.
상기 서브마운트(submount) 기판(120) 상에는 상기 칩의 상기 제1 및 제2 전극(115, 117)과 대향되는 제 1 및 제 2 전극패드(121, 124)가 형성될 수 있다. 구체적으로, 상기 제 1 전극(115)과 대향되는 상기 서브마운트 기판(120) 상의 소정 영역에 상기 제 1 전극패드(121)가 형성되고, 상기 제 2 전극(117)과 대향되는 상기 서브마운트 기판(120) 상의 소정 영역에 상기 제 2 전극패드(124)가 형성될 수 있다. 이때, 상기 제 1 전극패드(121)와 상기 제 2 전극패드(124)는 상기 서브마운트 기판(120) 상에서 소정 거리를 두고 이격된 상태로 배치될 수 있다.
계속해서, 상기 제 1 전극패드(121) 상에는 상기 제 3 기저금속(UBM)층(122)이 상기 제 1 기저금속(UBM)층(116)과 대향되게 배치될 수 있다. 그리고, 상기 제 2 전극패드(124) 상에는 상기 제 4 기저금속(UBM)층(125)이 상기 제 2 기저금속(UBM)층(118)과 대향되게 배치될 수 있다.
여기서, 상기 제 3 및 제 4 기저금속(UBM)층(122, 125)은 상기 제 1 또는 제 2 솔더범퍼(solder bumper)(123, 126)가 상기 제 1 또는 제 2 전극 패드(121, 124)을 통해 상기 서브마운트 기판(120)으로 확산되는 것을 방지하는 역할을 하고, 또한 상기 제 1 또는 제 2 전극 패드(121, 124)과 상기 제 1 또는 제 2 솔더범퍼(solder bumper)(123, 126)와의 접착력을 강화시키는 역할을 한다.
이를 위해, 상기 제 3 및 제 4 기저금속(UBM)층(122, 125)은, 상기 제 1 또는 제 2 전극 패드(121, 125)과의 접착력을 강화시키기 위한 제 1 접착층(미도시)과, 상기 제 1 또는 제 2 솔더범퍼(123, 126)가 상기 서브마운트 기판(120)으로 확산되는 것을 방지하기 위한 확산 방지층(미도시)과, 상기 제 1 또는 제 2 솔더범퍼(123,126)와의 접착력을 강화시키기 위한 제 2 접착층(미도시)을 포함할 수 있다. 여기서, 상기 제 1 접착층(미도시)은 크롬(Cr), 티타늄(Ti)을 포함한 금속 중 하나로 구성될 수 있고, 상기 확산 방지층은 구리(Cu), 텅스텐(W)을 포함한 금속 중 하나로 구성될 수 있고, 제 2 접착층(미도시)은 금(Au), 니켈(Ni)을 포함한 금속 중 하나로 구성될 수 있다.
상기 발광 소자(100)는, 상기 칩과 상기 서브마운트를 하나로 접착시키기 위하여, 상기 칩의 상기 제 1 기저금속(UBM)층(116)과 상기 서브마운트의 상기 제 3 기저금속(UBM)층(122) 사이에 제 1 솔더범퍼(solder bumper)(123)가 형성되어 있다. 그리고, 상기 칩의 상기 제 2 기저금속(UBM)층(118)과 상기 서브마운트의 상기 제 4 기저금속(UBM)층(125) 사이에 제 2 솔더범퍼(solder bumper)(126)가 형성되어 있다.
상기 제 1 및 제 2 솔더범퍼(123,126)는 상기 제 1 내지 제 4 기저금속(UBM)층(116,118,122,125)을 통하여 상기 칩과 상기 서브마운트 사이에 전기적 접촉을 시키면서 상기 칩으로부터 발생되는 열을 상기 서브마운트 기판(120)으로 전달시키기 위한 통로를 제공한다.
상기 제 1 및 제 2 솔더범퍼(123,126)는 일반적으로 납(Pb)과 주석(Sn)이 주성분으로 하는 도전성 금속으로 구성될 수 있으며, 상기 제 1 기저금속(UBM)층(116)과 상기 제 3 기저금속(UBM)층(122) 사이와, 상기 제 2 기저금속(UBM)층(118)과 상기 제 4 기저금속(UBM)층(125) 사이를 플립칩 본딩시키게 된다.
이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시 예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
100 : 발광 소자
110 : 기판 111 : 제 1 도전형 반도체층
112 : 활성층 113 : 제 2 도전형 반도체층
114 : 발광 구조물 115 : 제 1 전극
116 : 제 1 기저금속(UBM: Under Bumper Metalization)층
117 : 제 2 전극 118 : 제 2 기저금속(UBM)층
120 : 서브마운트(submount) 기판 121 : 제 1 전극패드
122 : 제 3 기저금속(UBM)층
123 : 제 1 솔더범퍼(solder bumper)
124 : 제 2 전극패드 125 : 제 4 기저금속(UBM)층
126 : 제 2 솔더범퍼(solder bumper)
110 : 기판 111 : 제 1 도전형 반도체층
112 : 활성층 113 : 제 2 도전형 반도체층
114 : 발광 구조물 115 : 제 1 전극
116 : 제 1 기저금속(UBM: Under Bumper Metalization)층
117 : 제 2 전극 118 : 제 2 기저금속(UBM)층
120 : 서브마운트(submount) 기판 121 : 제 1 전극패드
122 : 제 3 기저금속(UBM)층
123 : 제 1 솔더범퍼(solder bumper)
124 : 제 2 전극패드 125 : 제 4 기저금속(UBM)층
126 : 제 2 솔더범퍼(solder bumper)
Claims (7)
- 일정한 두께를 가지는 광 투과성 기판;
상기 기판 상에 배치된 제 1 도전형 반도체층, 상기 제 1 도전형 반도체층 상에 배치된 제2 도전형 반도체층 및 상기 제 1 도전형 반도체층과 상기 제 2 도전형 반도체층 사이에 배치된 활성층을 포함하는 발광 구조물;
상기 제 1 도전형 반도체층 상에 배치된 제 1 전극과 상기 제 2 도전형 반도체층 상에 배치된 제 2 전극;
상기 제 1 전극과 전기적으로 연결된 제 1 전극패드와 상기 제 2 전극과 전기적으로 연결된 제 2 전극패드; 및
상기 제 1 및 제 2 전극패드가 배치된 반-절연체의(semi-insulated) 서브마운트 기판을 포함하고,
상기 기판의 상면의 면적을 기준으로 상기 기판의 상면의 면적과 상기 기판의 측면들의 면적의 비율이 제 1 설정 값과 제 2 설정 값 사이에 포함되도록 상기 두께를 설정하는, 발광 소자.
- 제 2 항에 있어서, 상기 제 1 설정 값과 상기 제 2 설정 값은,
각각 0.91과 4.57인, 발광 소자.
- 제 1 항에 있어서, 상기 기판의 상면의 가로 길이와 세로 길이는,
각각 350μm인, 발광 소자.
- 제 1 항에 있어서, 상기 두께는,
80μm 내지 400μm의 범위에서 설정되는, 발광 소자.
- 제 1 항에 있어서, 상기 기판의 측면들은,
상기 두께 중 일정 비율의 러프니스를 가지는, 발광 소자.
- 제 5 항에 있어서, 상기 일정 비율은
20% 내지 80%인, 발광 소자.
- 제 1 항에 있어서, 상기 활성층은
파장의 길이가 280nm 이하인 자외선을 발산하는, 발광 소자.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120103160A KR20140036717A (ko) | 2012-09-18 | 2012-09-18 | 발광 소자 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120103160A KR20140036717A (ko) | 2012-09-18 | 2012-09-18 | 발광 소자 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20140036717A true KR20140036717A (ko) | 2014-03-26 |
Family
ID=50645902
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020120103160A KR20140036717A (ko) | 2012-09-18 | 2012-09-18 | 발광 소자 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20140036717A (ko) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016006849A1 (ko) * | 2014-07-11 | 2016-01-14 | 주식회사 세미콘라이트 | 반도체 발광소자 |
| KR20160008032A (ko) * | 2014-07-11 | 2016-01-21 | 주식회사 세미콘라이트 | 반도체 발광소자 |
| KR20160013531A (ko) * | 2016-01-18 | 2016-02-04 | 주식회사 세미콘라이트 | 반도체 발광소자 |
| WO2019182394A1 (ko) * | 2018-03-22 | 2019-09-26 | 엘지이노텍 주식회사 | 반도체 소자 |
-
2012
- 2012-09-18 KR KR1020120103160A patent/KR20140036717A/ko not_active Application Discontinuation
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016006849A1 (ko) * | 2014-07-11 | 2016-01-14 | 주식회사 세미콘라이트 | 반도체 발광소자 |
| KR20160008032A (ko) * | 2014-07-11 | 2016-01-21 | 주식회사 세미콘라이트 | 반도체 발광소자 |
| KR20160013531A (ko) * | 2016-01-18 | 2016-02-04 | 주식회사 세미콘라이트 | 반도체 발광소자 |
| WO2019182394A1 (ko) * | 2018-03-22 | 2019-09-26 | 엘지이노텍 주식회사 | 반도체 소자 |
| US11450788B2 (en) | 2018-03-22 | 2022-09-20 | Lg Innotek Co., Ltd. | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100993085B1 (ko) | 발광 소자, 발광 소자 패키지 및 라이트 유닛 | |
| KR101081135B1 (ko) | 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지 | |
| EP2806471B1 (en) | Light emitting device package | |
| US6573537B1 (en) | Highly reflective ohmic contacts to III-nitride flip-chip LEDs | |
| KR101761385B1 (ko) | 발광 소자 | |
| EP1161772B1 (en) | Iii-nitride light-emitting device with increased light generating capability | |
| KR101666442B1 (ko) | 발광 다이오드 및 이를 포함하는 발광 소자 패키지 | |
| CN110676367B (zh) | 发光二极管 | |
| EP3888139B1 (en) | Interconnects for light emitting diode chips | |
| JP5736479B2 (ja) | 発光素子、発光素子製造方法 | |
| US20130015465A1 (en) | Nitride semiconductor light-emitting device | |
| KR20140049689A (ko) | 발광소자 | |
| US8680565B2 (en) | Light emitting diode and flip-chip light emitting diode package | |
| KR101020974B1 (ko) | 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지 | |
| TW201526282A (zh) | 發光二極體晶片 | |
| KR20140036717A (ko) | 발광 소자 | |
| KR20120002130A (ko) | 플립칩형 발광 소자 및 그 제조 방법 | |
| KR102163956B1 (ko) | 발광소자 및 조명시스템 | |
| KR20140023512A (ko) | 질화물 발광장치 | |
| KR20130028367A (ko) | 발광 다이오드 패키지 | |
| KR101628384B1 (ko) | 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지 | |
| KR102075059B1 (ko) | 발광 소자 및 발광 소자 패키지 | |
| KR20120006348A (ko) | 발광소자 | |
| JP2012054423A (ja) | 発光ダイオード | |
| KR20120035637A (ko) | 발광 소자 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| E601 | Decision to refuse application |