WO2015180450A1 - 低温多晶硅薄膜晶体管及其制备方法和显示器件 - Google Patents
低温多晶硅薄膜晶体管及其制备方法和显示器件 Download PDFInfo
- Publication number
- WO2015180450A1 WO2015180450A1 PCT/CN2014/093770 CN2014093770W WO2015180450A1 WO 2015180450 A1 WO2015180450 A1 WO 2015180450A1 CN 2014093770 W CN2014093770 W CN 2014093770W WO 2015180450 A1 WO2015180450 A1 WO 2015180450A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- thin film
- film transistor
- low temperature
- layer
- polysilicon thin
- Prior art date
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 79
- 239000010409 thin film Substances 0.000 title claims abstract description 58
- 238000002360 preparation method Methods 0.000 title abstract description 9
- 239000010410 layer Substances 0.000 claims abstract description 130
- 238000000034 method Methods 0.000 claims abstract description 47
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 238000005984 hydrogenation reaction Methods 0.000 claims abstract description 24
- 230000008569 process Effects 0.000 claims abstract description 21
- 229910052751 metal Inorganic materials 0.000 claims abstract description 20
- 239000002184 metal Substances 0.000 claims abstract description 20
- 230000004913 activation Effects 0.000 claims abstract description 19
- 239000011229 interlayer Substances 0.000 claims abstract description 19
- 238000000059 patterning Methods 0.000 claims abstract description 15
- 238000004519 manufacturing process Methods 0.000 claims abstract description 10
- 229920005591 polysilicon Polymers 0.000 claims description 68
- 239000010408 film Substances 0.000 claims description 28
- 150000002500 ions Chemical class 0.000 claims description 24
- 239000002131 composite material Substances 0.000 claims description 16
- 238000002425 crystallisation Methods 0.000 claims description 16
- 230000008025 crystallization Effects 0.000 claims description 16
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 14
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 14
- 238000000137 annealing Methods 0.000 claims description 13
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 13
- 238000011282 treatment Methods 0.000 claims description 11
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 10
- 238000005468 ion implantation Methods 0.000 claims description 9
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 8
- 239000002356 single layer Substances 0.000 claims description 8
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 6
- 229910052750 molybdenum Inorganic materials 0.000 claims description 6
- 239000011733 molybdenum Substances 0.000 claims description 6
- 239000010936 titanium Substances 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 6
- 229910052757 nitrogen Inorganic materials 0.000 claims description 5
- 238000009832 plasma treatment Methods 0.000 claims description 5
- -1 boron ions Chemical class 0.000 claims description 4
- 238000005224 laser annealing Methods 0.000 claims description 4
- 229910052796 boron Inorganic materials 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 239000011574 phosphorus Substances 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 238000000151 deposition Methods 0.000 abstract description 6
- 238000001994 activation Methods 0.000 description 18
- 238000010438 heat treatment Methods 0.000 description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 4
- 229910052739 hydrogen Inorganic materials 0.000 description 4
- 239000001257 hydrogen Substances 0.000 description 4
- 239000007790 solid phase Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000008439 repair process Effects 0.000 description 3
- 239000011343 solid material Substances 0.000 description 3
- 229920001621 AMOLED Polymers 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000010884 ion-beam technique Methods 0.000 description 2
- 238000005499 laser crystallization Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 230000007774 longterm Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 101150012579 ADSL gene Proteins 0.000 description 1
- 102100020775 Adenylosuccinate lyase Human genes 0.000 description 1
- 108700040193 Adenylosuccinate lyases Proteins 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
Abstract
一种低温多晶硅薄膜晶体管及其制备方法和显示器件，该低温多晶硅薄膜晶体管的制备方法包括在衬底基板（10）上依次制作缓冲层（20）、有源层（30）、栅绝缘层（40）和栅极（50），形成源漏区域；沉积层间介质层（60），经过图案化处理形成源漏区域的接触孔；同时进行离子激活和氢化处理；沉积源漏金属层，经过图形化处理得到源极（51）和漏极（52）。由于离子激活和氢化处理同时进行，可以缩短制程，从而降低了器件制作的热成本和时间成本。
Description
本发明的实施例涉及一种低温多晶硅薄膜晶体管及其制备方法和显示器件。
低温多晶硅薄膜晶体管(Low Temperature Poly-silicon Thin Film Transistor，简称LTPS TFT)由于具有较高的迁移率和稳定性等优点，已经普遍应用在有源矩阵有机发光显示器(Active Matrix Organic Light Emitting Diode，简称AMOLED)、有源矩阵液晶显示器(Active Matrix Liquid Crystal Display，简称AMLCD)等显示器上。
发明内容
本发明的实施例提供了一种低温多晶硅薄膜晶体管的制备方法，包括：
在衬底基板上依次形成有源层、栅绝缘层和栅极，形成源漏区域；
形成层间介质层，经过图案化处理形成源漏区域的接触孔；
同时进行离子激活和氢化处理；以及
形成源漏金属层，经过图形化处理得到源极和漏极。
在一个示例中，在形成所述有源层之前，在所述衬底基板上形成缓冲层。
在一个示例中，在衬底基板上依次形成所述有源层、所述栅绝缘层和所述栅极，形成所述源漏区域包括：
在所述缓冲层上方形成非晶硅层，并使所述非晶硅层经过晶化处理成为多晶硅层，再对所述多晶硅层进行图案化处理形成所述有源层；
在所述有源层上方形成栅绝缘层；以及
在所述栅绝缘层上方形成栅极金属层，经过图案化处理形成所述栅极。
在一个示例中，所述源漏区域通过离子注入形成。
在一个示例中，所述缓冲层采用等离子体增强化学气相沉积法形成。
在一个示例中，所述非晶硅层采用等离子体增强化学气相沉积法形成。
在一个示例中，所述栅绝缘层采用等离子体增强化学气相沉积法形成。
在一个示例中，所述晶化处理采用准分子激光退火设备进行处理。
在一个示例中，所述栅极金属层和所述源漏金属层的材料包括钼、铝、钛之一，或者钼、铝、钛中任意两者以上构成的复合材料。
在一个示例中，所述离子注入时注入的离子为硼离子或者磷离子。
在一个示例中，所述缓冲层包括氧化硅或氮化硅或二者的复合薄膜。
在一个示例中，所述层间介质层包括氧化硅或氮化硅或二者的复合薄膜。
在一个示例中，所述同时进行离子激活和氢化处理包括：
进行氮等离子处理的同时进行低温退火。
在一个示例中，所述低温退火的温度为350-500℃。
在一个示例中，所述低温退火的时间为20-40分钟。
本发明的实施例还提供了一种采用以上所述的低温多晶硅薄膜晶体管的制备方法制备的低温多晶硅薄膜晶体管，所述低温多晶硅薄膜晶体管包括有源层、栅绝缘层、栅极、层间介质层、源极和漏极。
在一个示例中，所述低温多晶硅薄膜晶体管还包括缓冲层。
在一个示例中，所述缓冲层包括单层的氧化硅或氮化硅或两者的复合膜层。
在一个示例中，所述栅绝缘层或层间介质层包括单层的氧化硅或氮化硅或两者的复合膜层。
本发明的实施例还提供了一种显示器件，包括以上所述的低温多晶硅薄膜晶体管。
图1是本发明实施例一提供的一种低温多晶硅薄膜晶体管的制备方法的步骤流程图；
图2是本发明实施例一的部分示例的步骤流程图；以及
图3显示根据本发明的一个实施例制造的低温多晶硅薄膜晶体管结构示意图。
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在无需创
造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
除非另作定义，本文使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本发明专利申请说明书以及权利要求书中使用的“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“上”、“下”、等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
低温多晶硅薄膜晶体管的制备过程一般是在基板上沉积非晶硅层，再通过热处理等方式使非晶硅熔融结晶以形成具有晶粒结构的多晶硅层，接下来利用多晶硅层作为薄膜晶体管的沟道层，硅的氮氧化物作为栅绝缘层，金属作为栅极，然后以金属栅极为掩膜进行自对准的离子注入形成源漏极，最终完成多晶硅薄膜晶体管的制作。在多晶硅薄膜晶体管的制备过程中，离子注入后会造成多晶硅的晶格损伤，需要后续的激活工艺对注入的离子进行激活并修复多晶硅层的晶格损伤。另外，多晶硅薄膜与栅氧化层的界面存在未成键轨道的悬挂键，是多晶硅晶界的界面态密度增加的很重要的因素，从而导致载流子迁移率下降，阈值电压升高等显示器件的性能退化问题，后续工艺还要通过氢化工艺钝化多晶硅薄膜内部和界面的缺陷。
常用的对多晶硅的受损晶格进行激活的方法为形成层间介质层后进行快速热退火。该方法通常需要将基板加热到600度以上，这种高温工艺容易导致玻璃基板变形并造成层间绝缘层出现裂纹，从而严重影响薄膜晶体管的特性。氢化工艺最常用的方法是制作完成薄膜晶体管(TFT,Thin Film Transistor)后在氢气氛中进行退火或者以氮化硅薄膜为氢来源进行热处理使氢扩散至栅氧化层和多晶硅层。由于这些方法通常需要穿过多层薄膜进入有源层，使得氢的扩散距离很长，因此，为了充分进行氢化，就需要很长的时间进行热处理，增加了工艺成本和时间。同时，长时间的热处理会对TFT器件造成一定的影响，特别是在TFT的尺寸很大的情况下，这种影响会更大。
也就是说，制备低温多晶硅薄膜晶体管需要经过多步热处理工艺包括层间介质层后的离子激活以及TFT制作完成后的氢化处理等，其中常用的激活方法为快速热退火，氢化处理则是在器件完成后进行较长时间的退火，使得低温多晶硅薄膜晶体管的热成本和时间成本较高，而且对于器件的电学特性
提升也会受到限制。
下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。
实施例一
本发明实施例一提供了一种低温多晶硅薄膜晶体管的制备方法，流程图如图1所示，包括以下步骤：
步骤S1、在衬底基板上依次形成缓冲层、有源层、栅绝缘层和栅极，形成源漏区域。
步骤S2、形成层间介质层，经过图案化处理形成源漏区域的接触孔。
步骤S3、同时进行离子激活和氢化处理。
步骤S4、形成源漏金属层，经过图形化处理得到源极和漏极。
与一般的低温多晶硅薄膜晶体管的制备方法相比，本发明实施例的制备方法中，将原本分两次进行的离子激活工艺和氢化工艺合并为一个工艺，缩短整个低温多晶硅薄膜晶体管的制程，避免两个工艺分开进行在离子激活工艺由于高温工艺导致的衬底基板变形，此外，还能避免由于层间绝缘层出现裂纹影响器件的特性。也不再需要氢化工艺单独进行时需要很长的时间进行热处理，节省时间和热源。
在一个示例中，本实施例中步骤S1是在衬底基板上依次形成缓冲层、有源层、栅绝缘层和栅极，形成源漏区域，流程如图2所示，包括以下步骤：
步骤S11、在衬底基板上沉积缓冲层。
步骤S12、在缓冲层上方沉积非晶硅层，并使非晶硅层经过晶化处理成为多晶硅，再对多晶硅进行图案化处理形成有源层。
步骤S13、在有源层上方沉积形成栅绝缘层。
步骤S14、在栅绝缘层上方沉积栅极金属层，经过图案化处理形成栅极。
步骤S15、通过离子注入形成源漏区域。
需要说明的是步骤S11也可以没有，即直接在衬底基板上形成非晶硅层。
在一个示例中，上述步骤S11～S14中形成缓冲层、非晶硅层以及栅绝缘层均采用等离子体增强化学气相沉积法(PECVD,Plasma Enhanced Chemical Vapor Deposition)制作。
在一个示例中，本发明的实施例中的晶化处理可以采用准分子激光退火设备进行处理。多晶硅薄膜的晶化是一种多晶硅薄膜制作的方法，将无序排列的原子经热退火、光退火、高能原子照射等手段变成短程有序排列的原子，
即将非晶结构变成多晶结构。
晶化的方法包括固相晶化和激光晶化。固相晶化是指晶化温度低于非晶固体熔融后结晶的温度，有掺杂或非掺杂固相晶化、金属诱导晶化以及微波诱导晶化等。掺杂或非掺杂固相晶化工艺简单，但是需要的温度较高，需达到600～1000℃，金属诱导晶化由于金属的污染会导致制作得到的多晶硅薄膜晶体管含有金属原子。微波诱导晶化利用微波作用在非晶硅薄膜上使之晶化，需要微波发生设备，成本较高。而激光晶化就是将激光束短时间打在非晶硅薄膜上，使其高温熔化结晶，由于时间很短，衬底基板的温度还没发生变化，即温度保持不变，因此，不会由于衬底基板温度过高导致其变形等问题的出现，避免对衬底基板造成损伤。本发明实施例中采用的准分子激光退火设备采用准分子激光束对基板上的非晶硅膜进行短时间照射，使其再结晶变成多晶硅膜。
在一个示例中，本实施例中的栅极金属层和源漏金属层的材料为钼、铝、钛之一，或者为钼、铝、钛中任意两者以上构成的复合材料。
在一个示例中，离子注入时注入的离子为硼(B)离子或者磷(P)离子。离子注入原理为B离子束或P离子束照射到固体材料以后，受到固体材料的抵抗而速度慢慢减低下来，并最终停留在固体材料中。
在一个示例中，缓冲层为氧化硅或氮化硅或两者的复合膜。
在一个示例中，层间介质层为氧化硅或氮化硅或两者的复合膜。
在一个示例中，步骤S3包括：
进行氮等离子处理的同时进行低温退火。接触孔形成之后紧接着进行离子激活和氢化，中间没有时间间隔，即在一步工艺中同时进行。
低温退火的温度例如为350-500℃，低温退火的时间为20-40分钟。
采用本发明实施例提供的低温多晶硅薄膜晶体管的制备方法，由于将离子激活和氢化工艺合并为一步同时进行，可以缩短低温多晶硅薄膜晶体管的制程，从而降低器件制作的热成本和时间成本。而且，接触孔形成后进行离子激活和氢化工艺，大大缩短了离子激活和氢化的路径，同时氮等离子处理能够有效修补多晶硅薄膜内部和界面的悬挂键，改善多晶硅薄膜的界面特性，因此可以提升离子的激活效率和氢化效果，从而能够有效提高器件的迁移率和开关比等电学特性。
实施例二
本发明实施例二还提供了一种采用实施例一中低温多晶硅薄膜晶体管的制备方法得到的低温多晶硅薄膜晶体管，该低温多晶硅薄膜晶体管包括有源层、栅绝缘层、栅极、源极和漏极。
根据一个实施例，如图3所示，该低温多晶硅薄膜晶体管包括在衬底基板10上形成的缓冲层20、多晶硅有源层30、栅绝缘层40、栅极50、层间介质层60、源极51和漏极52。
衬底基本10例如可以为玻璃、石英或塑料基板。
在衬底基板10上沉积形成的缓冲层20可以为单层的氧化硅21或氮化硅22或两者的复合膜层20。类似地，栅绝缘层40也可以为单层的氧化硅41或氮化硅42或两者的复合膜层40。同样类似地，层间介质层60可以为单层的氧化硅61或氮化硅62或两者的复合膜层60。
图3仅是根据本发明一个实施例的多晶硅薄膜晶体管的示意结构，但是，本发明无意受限于该示例的实施例。本领域技术人员应该理解，根据需要，形成的晶体管可以不限于图中显示的结构细节，还可以是省略或增加某些结构或者细节，例如，缓冲层或栅绝缘层或层间介质层都可以使单层的结构，或者省略其中的一个或两个或者都省略。
此外，虽然本文是以顶栅形结构为例进行说明的，但是，还可以是底栅形结构。当是底栅形结构时，相应的各特征的位置也会做相应的位置关系变化。
本实施例中的低温多晶硅薄膜晶体管也能够实现上述实施例一的有益效果，此处不再赘述。
实施例三
本发明实施例三还提供了一种显示器件，包括实施例二中的低温多晶硅薄膜晶体管。所述显示器件可以为：阵列基板、液晶面板、电子纸、OLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
本发明实施例提供的一种低温多晶硅薄膜晶体管的制备方法，包括在衬底基板上依次形成缓冲层、有源层、栅绝缘层和栅极，形成源漏区域；形成层间介质层，经过图案化处理形成源漏区域的接触孔；同时进行离子激活和氢化处理；形成源漏金属层，经过图形化处理得到源极和漏极。一方面，由于将离子激活和氢化处理合并为一个工艺同时进行，可以缩短低温多晶硅薄
膜晶体管的制程，从而降低了器件制作的热成本和时间成本。另一方面，接触孔形成后进行离子激活和氢化处理，大大缩短离子激活和氢化的路径，氮等离子处理能够有效修补多晶硅薄膜内部和界面的悬挂键，改善多晶硅薄膜的界面特性，因此可以提升离子的激活效率和氢化效果，从而能够有效提高器件的迁移率和开关比等电学特性。
以上实施例仅用于说明本发明，而并非对本发明的限制，有关技术领域的普通技术人员，在不脱离本发明的精神和范围的情况下，还可以做出各种变化和变型，而这样的变化和变形以及等同的技术方案也应属于本发明的范围，本发明的专利保护范围由权利要求限定。
本申请要求于2014年05月27日提交的名称为“一种低温多晶硅薄膜晶体管及其制备方法和显示器件”的中国专利申请No.201410227982.8的优先权，其全文以引用方式合并于本文。
Claims (20)
- 一种低温多晶硅薄膜晶体管的制备方法，包括：在衬底基板上依次形成有源层、栅绝缘层和栅极；形成源漏区域；形成层间介质层，经过图案化处理形成源漏区域的接触孔；同时进行离子激活和氢化处理；以及形成源漏金属层，经过图形化处理得到源极和漏极。
- 如权利要求1所述的低温多晶硅薄膜晶体管的制备方法，还包括：在形成所述有源层之前，在所述衬底基板上形成缓冲层。
- 如权利要求1所述的低温多晶硅薄膜晶体管的制备方法，其中，在所述衬底基板上依次形成所述有源层、所述栅绝缘层和栅极包括：在所述衬底基板上方形成非晶硅层，并使所述非晶硅层经过晶化处理成为多晶硅层，再对所述多晶硅层进行图案化处理形成所述有源层；在所述有源层上方形成栅绝缘层；在所述栅绝缘层上方形成栅极金属层，经过图案化处理形成所述栅极。
- 如权利要求1所述的低温多晶硅薄膜晶体管的制备方法，其中所述源漏区域：通过离子注入形成。
- 如权利要求2所述的低温多晶硅薄膜晶体管的制备方法，其中所述缓冲层采用等离子体增强化学气相沉积法形成。
- 如权利要求2-5任一项所述的低温多晶硅薄膜晶体管的制备方法，其中所述非晶硅层采用等离子体增强化学气相沉积法形成。
- 如权利要求2-6任一项所述的低温多晶硅薄膜晶体管的制备方法，其中所述栅绝缘层采用等离子体增强化学气相沉积法形成。
- 如权利要求3-7任一项所述的低温多晶硅薄膜晶体管的制备方法，其中所述晶化处理采用准分子激光退火设备进行。
- 如权利要求3-8任一项所述的低温多晶硅薄膜晶体管的制备方法，其中所述栅极金属层和源漏金属层的材料包括钼、铝、钛之一，或者钼、铝、钛中任意两者以上构成的复合材料。
- 如权利要求4-9任一项所述的低温多晶硅薄膜晶体管的制备方法，其中所述离子注入过程中注入的离子包括硼离子或者磷离子。
- 如权利要求2-10中任一项所述的低温多晶硅薄膜晶体管的制备方法，其中所述缓冲层包括氧化硅或氮化硅或两者的复合膜。
- 如权利要求1-11中任一项所述的低温多晶硅薄膜晶体管的制备方法，其中所述层间介质层包括氧化硅或氮化硅或两者的复合膜。
- 如权利要求1-12任一项所述的低温多晶硅薄膜晶体管的制备方法，其中，所述同时进行离子激活和氢化处理包括：进行氮等离子处理的同时进行低温退火。
- 如权利要求1-13任一项所述的低温多晶硅薄膜晶体管的制备方法，其中所述低温退火的温度为350-500℃。
- 如权利要求1-14任一项所述的低温多晶硅薄膜晶体管的制备方法，其中所述低温退火的时间为20-40分钟。
- 一种采用权利要求1-15任一项所述的低温多晶硅薄膜晶体管的制备方法制备的低温多晶硅薄膜晶体管，其中所述低温多晶硅薄膜晶体管包括有源层、栅绝缘层、栅极、层间介质层、源极和漏极。
- 如权利要求16所述的低温多晶硅薄膜晶体管，其中所述低温多晶硅薄膜晶体管还包括缓冲层。
- 如权利要求17所述的低温多晶硅薄膜晶体管，其中所述缓冲层包括单层的氧化硅或氮化硅或两者的复合膜层。
- 如权利要求17或18所述的低温多晶硅薄膜晶体管，其中所述栅绝缘层或层间介质层包括单层的氧化硅或氮化硅或两者的复合膜层。
- 一种显示器件，包括权利要求16或19所述的低温多晶硅薄膜晶体管。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410227982.8A CN103985638A (zh) | 2014-05-27 | 2014-05-27 | 一种低温多晶硅薄膜晶体管及其制备方法和显示器件 |
| CN201410227982.8 | 2014-05-27 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| WO2015180450A1 true WO2015180450A1 (zh) | 2015-12-03 |
Family
ID=51277557
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PCT/CN2014/093770 WO2015180450A1 (zh) | 2014-05-27 | 2014-12-13 | 低温多晶硅薄膜晶体管及其制备方法和显示器件 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN103985638A (zh) |
| WO (1) | WO2015180450A1 (zh) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103985638A (zh) * | 2014-05-27 | 2014-08-13 | 京东方科技集团股份有限公司 | 一种低温多晶硅薄膜晶体管及其制备方法和显示器件 |
| CN104485420B (zh) * | 2014-12-24 | 2018-05-15 | 京东方科技集团股份有限公司 | 一种有机薄膜晶体管及其制备方法 |
| CN104979215B (zh) * | 2015-06-23 | 2018-01-02 | 京东方科技集团股份有限公司 | 低温多晶硅薄膜晶体管及其制备方法 |
| CN106098629B (zh) * | 2016-07-21 | 2019-02-19 | 深圳市华星光电技术有限公司 | Tft基板及其制作方法 |
| WO2018232698A1 (zh) * | 2017-06-22 | 2018-12-27 | 深圳市柔宇科技有限公司 | 阵列基板的制作设备及阵列基板的制作方法 |
| CN108336024B (zh) * | 2018-03-12 | 2020-12-04 | 绵阳京东方光电科技有限公司 | 薄膜晶体管的制作方法、显示基板的制作方法及显示器件 |
| CN109065548B (zh) * | 2018-07-17 | 2020-12-29 | 武汉华星光电半导体显示技术有限公司 | 一种阵列基板及其制备方法 |
| CN109411355A (zh) * | 2018-12-03 | 2019-03-01 | 武汉华星光电半导体显示技术有限公司 | 一种薄膜晶体管的制备方法 |
| CN112017946A (zh) * | 2019-05-31 | 2020-12-01 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法、晶体管 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1452250A (zh) * | 2002-04-15 | 2003-10-29 | Lg.飞利浦Lcd有限公司 | 多晶硅薄膜晶体管及其制造方法 |
| CN102683338A (zh) * | 2011-09-13 | 2012-09-19 | 京东方科技集团股份有限公司 | 一种低温多晶硅tft阵列基板及其制造方法 |
| CN103985638A (zh) * | 2014-05-27 | 2014-08-13 | 京东方科技集团股份有限公司 | 一种低温多晶硅薄膜晶体管及其制备方法和显示器件 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070161165A1 (en) * | 2006-01-12 | 2007-07-12 | Toppoly Optoelectronics Corp. | Systems and methods involving thin film transistors |
| JP5243046B2 (ja) * | 2006-01-25 | 2013-07-24 | シャープ株式会社 | 半導体装置の製造方法、及び、半導体装置 |
| KR101256681B1 (ko) * | 2006-12-29 | 2013-04-19 | 엘지디스플레이 주식회사 | 폴리실리콘 박막트랜지스터 |
| CN103107095A (zh) * | 2013-01-25 | 2013-05-15 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、阵列基板、显示装置 |
| TWI518916B (zh) * | 2013-03-25 | 2016-01-21 | 友達光電股份有限公司 | 畫素結構的製造方法及其結構 |
-
2014
- 2014-05-27 CN CN201410227982.8A patent/CN103985638A/zh active Pending
- 2014-12-13 WO PCT/CN2014/093770 patent/WO2015180450A1/zh active Application Filing
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1452250A (zh) * | 2002-04-15 | 2003-10-29 | Lg.飞利浦Lcd有限公司 | 多晶硅薄膜晶体管及其制造方法 |
| CN102683338A (zh) * | 2011-09-13 | 2012-09-19 | 京东方科技集团股份有限公司 | 一种低温多晶硅tft阵列基板及其制造方法 |
| CN103985638A (zh) * | 2014-05-27 | 2014-08-13 | 京东方科技集团股份有限公司 | 一种低温多晶硅薄膜晶体管及其制备方法和显示器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103985638A (zh) | 2014-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2015180450A1 (zh) | 低温多晶硅薄膜晶体管及其制备方法和显示器件 | |
| US9882057B2 (en) | Low temperature poly-silicon thin film transistor and manufacturing method thereof, array substrate and display device | |
| US9673333B2 (en) | P-Si TFT and method for fabricating the same, array substrate and method for fabricating the same, and display device | |
| EP3113217B1 (en) | Low-temperature polycrystalline silicon thin-film transistor, array substrate and manufacturing method therefor | |
| WO2018196087A1 (zh) | 一种阵列基板、显示装置及其制作方法 | |
| US9299808B2 (en) | Manufacturing method of low temperature polysilicon, low temperature polysilicon film and thin film transistor | |
| WO2016004665A1 (zh) | 低温多晶硅的制作方法及使用该方法的tft基板的制作方法与tft基板结构 | |
| WO2016101392A1 (zh) | Amoled背板的制作方法及其结构 | |
| CN107425044B (zh) | 一种柔性显示面板、其制作方法及显示装置 | |
| US11217697B2 (en) | Thin-film transistor and manufacturing method therefor, array substrate and display device | |
| JP2010145984A (ja) | 有機電界発光表示装置及びその製造方法 | |
| US20200168456A1 (en) | Low-temperature polysilicon (ltps), thin film transistor (tft), and manufacturing method of array substrate | |
| JP2006041472A (ja) | 半導体装置およびその製造方法 | |
| WO2016065768A1 (zh) | 低温多晶硅的制作方法及tft基板的制作方法 | |
| WO2015192558A1 (zh) | 低温多晶硅薄膜晶体管、其制备方法及阵列基板与显示装置 | |
| US10192903B2 (en) | Method for manufacturing TFT substrate | |
| JP2007220918A (ja) | レーザアニール方法、薄膜半導体装置及びその製造方法、並びに表示装置及びその製造方法 | |
| CN109638174B (zh) | Oled显示面板及其制作方法 | |
| WO2019000508A1 (zh) | 薄膜晶体管阵列基板及其制备方法、显示装置 | |
| WO2019085096A1 (zh) | 一种柔性oled显示面板的制备方法及柔性oled显示面板 | |
| CN106128940A (zh) | 一种低温多晶硅薄膜的制备方法 | |
| US9837542B2 (en) | Polycrystalline silicon thin-film transistor | |
| WO2016138715A1 (zh) | 低温多晶硅薄膜及薄膜晶体管的制备方法、薄膜晶体管、显示面板及显示装置 | |
| WO2017206215A1 (zh) | 低温多晶硅薄膜晶体管的制作方法 | |
| WO2016074349A1 (zh) | 一种薄膜晶体管和阵列基板的制作方法及相应装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 14893222 Country of ref document: EP Kind code of ref document: A1 |
|
| NENP | Non-entry into the national phase |
Ref country code: DE |
|
| 32PN | Ep: public notification in the ep bulletin as address of the adressee cannot be established |
Free format text: NOTING OF LOSS OF RIGHTS PURSUANT TO RULE 112(1) EPC (EPO FORM 1205A DATED 09/05/2017) |
|
| 122 | Ep: pct application non-entry in european phase |
Ref document number: 14893222 Country of ref document: EP Kind code of ref document: A1 |