WO2015159699A1 - 伝送装置、コントローラ、ならびに伝送装置およびコントローラからなるシステム - Google Patents
伝送装置、コントローラ、ならびに伝送装置およびコントローラからなるシステム Download PDFInfo
- Publication number
- WO2015159699A1 WO2015159699A1 PCT/JP2015/059998 JP2015059998W WO2015159699A1 WO 2015159699 A1 WO2015159699 A1 WO 2015159699A1 JP 2015059998 W JP2015059998 W JP 2015059998W WO 2015159699 A1 WO2015159699 A1 WO 2015159699A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- controller
- transmission
- shared resource
- system shared
- control unit
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
- G06F13/1652—Handling requests for interconnection or transfer for access to memory bus based on arbitration in a multiprocessor architecture
- G06F13/1663—Access to shared memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
- Bus Control (AREA)
- Information Transfer Systems (AREA)
- Computer And Data Communications (AREA)
Abstract
Description
図1は、第1の実施形態にかかる伝送装置およびコントローラからなるシステムの全体構成(概略)を示すブロック図である。
伝送装置20Aは、伝送路40Aを介して送られてくる外部装置からの受信データを、外部装置に対応した受信バッファに格納する。伝送装置20Aは、前述のソケット情報(図2参照)をもっているので、このソケット情報を参照して、受信データの宛先に対応するソケット情報中の受信バッファアドレスで指定される受信バッファに受信データを格納できる。
ここで、コントローラ10から通信命令として受信要求が伝送装置20Aにあると、伝送装置20Aの処理モジュールの1つでありCPU21Aが実行する受信処理モジュールに、受信要求が通知される。なお、受信処理モジュールによる処理は、図3に示す受信処理(前半)と図4に示す受信処理(後半)からなる。
第1の実施形態では、上述の受信処理(後半)において、伝送装置20AのCPU21Aは、資源処理待ちキューから、待ち処理データを取り出す処理の終了後に、連続処理サイズの上限判定(S27)を実施している。この判定に用いる上限サイズは、システム1の動作環境に応じて変えるべきものである。本実施形態では、伝送装置20A,20Bは、上限サイズを変数として保持する。そして、伝送装置20A,20BのCPU21A,21Bは、コントローラ10から通信命令の1つとしてこの上限サイズの変更通知があったとき、連続処理サイズの上限判定で用いる上限サイズを指示された上限サイズに変更する。このように上限サイズを動的に変更可能にすることで、伝送装置20A,20Bは、システムの動作環境の変化に対応可能となる。なお、本実施形態におけるその他の構成は、前述の第1の実施形態と同様である。
上述の第1の実施形態および第2の実施形態は、コントローラ10が伝送装置20A,20Bに要求した受信処理の応答のタイミングを、システム共有資源の空き通知によってコントローラ10が主体となって調整する構成としているが、伝送装置20A,20B側での何らかのイベント発生時に(例えば、コントローラ10以外からの要求があった場合などに)、伝送装置20A,20Bからコントローラ10に必要な処理を要求したい場合がある。第1の実施形態および第2の実施形態における手法では、伝送装置20A,20B側にコントローラ10からの要求中の受信処理がない場合、コントローラ10からシステム共有資源の空き通知がなされない。そこで、本実施形態では、このようなときにコントローラ10からシステム資源の空き通知を受けるために、伝送装置20A,20Bからコントローラ10にシステム共有資源の空き通知開始要求を行う。伝送装置20A,20Bからシステム共有資源の空き通知開始要求を受けたコントローラ10は、要求中の受信処理の有無にかかわらずシステム共有資源の空き通知を継続的に実施する。
Claims (8)
- コントローラとシステムバスを介して接続される伝送装置であって、
前記システムバスを通じた伝送制御を行う第1の伝送制御部と、
前記システムバスを含むシステム共有資源を使用する処理を実行せずに保留し、前記コントローラから前記システム共有資源の空きが通知されたときに、保留している前記システム共有資源を使用する処理を実施する制御部と、
を備える伝送装置。 - 前記制御部は、システム共有資源を使用する処理を保留する際、当該処理に伴う情報を記憶して別処理に移行し、前記システム共有資源の空きタイミングの通知を受けたとき、記憶した前記情報を基に、保留した前記システム共有資源を使用する処理を即時に継続する、請求項1に記載の伝送装置。
- 外部の伝送路との間の伝送制御を行う第2の伝送制御部と、
前記外部の伝送路を介して受信されるデータを蓄積する記憶部と、を備え、
前記制御部は、前記システム共有資源を使用する処理として、前記記憶部に蓄積されたデータのうち、前記コントローラにより要求されたデータを、前記システムバスを介して前記コントローラにより指定された場所に伝送する処理を実施する、請求項2に記載の伝送装置。 - 前記コントローラにより指定されたデータを、前記システムバスを介して前記コントローラにより指定された場所に伝送する処理に対し、連続して伝送するデータサイズの上限値が予め設けられており、
前記制御部は、前記コントローラ側に伝送したデータのサイズが前記上限値に達すると、続く処理を保留する、請求項3に記載の伝送装置。 - 前記制御部は、前記上限値を変数として保持し、前記コントローラから前記上限値の変更指示があったとき、前記上限値を、指示された値に動的に変更する、請求項4に記載の伝送装置。
- 前記制御部は、必要に応じて、前記コントローラに、システム共有資源の空きタイミングの通知の開始要求と、該開始要求により開始されたシステム資源の空きタイミングの通知の停止要求を行う、請求項1に記載の伝送装置。
- システムバスを通じた伝送制御を行う第1の伝送制御部と、前記システムバスを含むシステム共有資源を使用する処理を実行せずに保留し、前記コントローラから前記システム共有資源の空きが通知されたときに、保留している前記システム共有資源を使用する処理を実施する制御部と、を備える伝送装置と前記システムバスを介して接続されるコントローラであって、
前記システム共有資源を使用する処理を前記伝送装置に要求している場合で、自装置が、前記システム共有資源を使用しないときに、前記システム共有資源の空きを前記伝送装置に通知する、コントローラ。 - システムバスを介して接続されたコントローラと伝送装置とからなるシステムであって、
前記伝送装置は、
前記システムバスを通じた伝送制御を行う第1の伝送制御部と、
前記システムバスを含むシステム共有資源を使用する処理を実行せずに保留し、前記コントローラから前記システム共有資源の空きが通知されたときに、保留している前記システム共有資源を使用する処理を実施する制御部と、
を備え、
前記コントローラが、
前記システム共有資源を使用する処理を前記伝送装置に要求している場合で、自装置が、前記システム共有資源を使用しないときに、前記システム共有資源の空きを前記伝送装置に通知するように構成された、
システム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201580001305.7A CN105393233B (zh) | 2014-04-14 | 2015-03-30 | 传输装置、控制器以及由传输装置和控制器构成的系统 |
US15/119,312 US10025750B2 (en) | 2014-04-14 | 2015-03-30 | Transmission device, controller, and system comprising transmission device and controller |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014083067A JP6251112B2 (ja) | 2014-04-14 | 2014-04-14 | 伝送装置およびコントローラ |
JP2014-083067 | 2014-04-14 |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2015159699A1 true WO2015159699A1 (ja) | 2015-10-22 |
Family
ID=54323910
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2015/059998 WO2015159699A1 (ja) | 2014-04-14 | 2015-03-30 | 伝送装置、コントローラ、ならびに伝送装置およびコントローラからなるシステム |
Country Status (4)
Country | Link |
---|---|
US (1) | US10025750B2 (ja) |
JP (1) | JP6251112B2 (ja) |
CN (1) | CN105393233B (ja) |
WO (1) | WO2015159699A1 (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04357548A (ja) * | 1990-09-20 | 1992-12-10 | Matsushita Electric Ind Co Ltd | マルチプロセッサ |
JP2005159705A (ja) * | 2003-11-26 | 2005-06-16 | Ricoh Co Ltd | 画像形成システム |
JP2009032248A (ja) * | 2007-07-03 | 2009-02-12 | Panasonic Corp | 共有メモリを用いたバス通信装置 |
JP2012048707A (ja) * | 2010-08-25 | 2012-03-08 | Lsi Corp | シリアル・アドバンスド・テクノロジー・アタッチメントの性能を改善するための方法および装置 |
WO2013027261A1 (ja) * | 2011-08-23 | 2013-02-28 | 富士通株式会社 | 情報処理装置及びスケジューリング方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08147178A (ja) | 1994-11-24 | 1996-06-07 | Hitachi Ltd | 共有資源アクセス方法および共有資源アクセス装置 |
US5771356A (en) * | 1995-01-04 | 1998-06-23 | Cirrus Logic, Inc. | Apparatus for controlling FIFO buffer data transfer by monitoring bus status and FIFO buffer thresholds |
KR0167938B1 (ko) * | 1995-08-28 | 1999-01-15 | 배순훈 | 데이터 전송망의 통신상태 감지회로 |
US5793994A (en) * | 1996-01-31 | 1998-08-11 | 3Com Corporation | Synchronous event posting by a high throughput bus |
US6438710B1 (en) * | 1999-08-31 | 2002-08-20 | Rockwell Electronic Commerce Corp. | Circuit and method for improving memory integrity in a microprocessor based application |
JP2001236304A (ja) * | 2000-02-21 | 2001-08-31 | Mitsubishi Electric Corp | マイクロコンピュータ |
EP1422628B1 (en) * | 2001-08-02 | 2009-10-28 | Panasonic Corporation | Host apparatus, electronic device, and transmission system control method |
ITTO20060719A1 (it) | 2006-10-06 | 2008-04-07 | Micron Technology Inc | Architettura di registri filtrati per generare segnali per attuatori |
US7774529B2 (en) * | 2007-07-03 | 2010-08-10 | Panasonic Corporation | Bus communication apparatus that uses shared memory |
-
2014
- 2014-04-14 JP JP2014083067A patent/JP6251112B2/ja active Active
-
2015
- 2015-03-30 CN CN201580001305.7A patent/CN105393233B/zh active Active
- 2015-03-30 WO PCT/JP2015/059998 patent/WO2015159699A1/ja active Application Filing
- 2015-03-30 US US15/119,312 patent/US10025750B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04357548A (ja) * | 1990-09-20 | 1992-12-10 | Matsushita Electric Ind Co Ltd | マルチプロセッサ |
JP2005159705A (ja) * | 2003-11-26 | 2005-06-16 | Ricoh Co Ltd | 画像形成システム |
JP2009032248A (ja) * | 2007-07-03 | 2009-02-12 | Panasonic Corp | 共有メモリを用いたバス通信装置 |
JP2012048707A (ja) * | 2010-08-25 | 2012-03-08 | Lsi Corp | シリアル・アドバンスド・テクノロジー・アタッチメントの性能を改善するための方法および装置 |
WO2013027261A1 (ja) * | 2011-08-23 | 2013-02-28 | 富士通株式会社 | 情報処理装置及びスケジューリング方法 |
Also Published As
Publication number | Publication date |
---|---|
CN105393233A (zh) | 2016-03-09 |
US20170124017A1 (en) | 2017-05-04 |
CN105393233B (zh) | 2018-06-26 |
US10025750B2 (en) | 2018-07-17 |
JP6251112B2 (ja) | 2017-12-20 |
JP2015203976A (ja) | 2015-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102245247B1 (ko) | 트리거된 동작을 이용하는 gpu 원격 통신 | |
US11018986B2 (en) | Communication apparatus, communication method, and computer program product | |
US20180329841A1 (en) | Memory access control device and control method of memory access | |
JP5994601B2 (ja) | 並列計算機、並列計算機の制御プログラム及び並列計算機の制御方法 | |
EP2693343A1 (en) | Parallel processing system and parallel processing system operation method | |
CN103197954B (zh) | 信息处理装置和控制信息处理装置的方法 | |
US20220036206A1 (en) | Containerized distributed rules engine | |
WO2016033755A1 (zh) | 任务处理装置、电子设备及方法 | |
JP2023126702A (ja) | 情報処理装置、および、データ転送方法 | |
JP6251112B2 (ja) | 伝送装置およびコントローラ | |
JP2010211458A (ja) | 計算機システム及びi/o制御方法 | |
JP7354361B2 (ja) | 処理装置、処理方法及びプログラム | |
TWI650703B (zh) | 在記憶體內之資料的非同步複製 | |
JP4414447B2 (ja) | 情報処理装置、情報処理システムおよび情報処理方法 | |
JP2005316679A (ja) | 並列演算処理装置 | |
JP4833911B2 (ja) | プロセッサユニットおよび情報処理方法 | |
US20230070242A1 (en) | Highly scalable container network interface operation to reduce startup overhead of functions | |
JP2007219925A (ja) | バス制御装置、バス制御プログラム及び記録媒体 | |
JP2010026575A (ja) | スケジューリング方法およびスケジューリング装置並びにマルチプロセッサシステム | |
WO2019188174A1 (ja) | 情報処理装置 | |
US20190187991A1 (en) | Device, data-processing chain and context-switching method | |
JP6384359B2 (ja) | 分散共有メモリを有する情報処理装置、方法、および、プログラム | |
JP2013200805A (ja) | 信号振り分けシステム、信号振り分け方法及びコンピュータ・プログラム | |
JP6497061B2 (ja) | 情報処理装置およびプログラム | |
US20200327067A1 (en) | Packet processing device, packet processing method, and recording medium |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WWE | Wipo information: entry into national phase |
Ref document number: 201580001305.7 Country of ref document: CN |
|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 15780174 Country of ref document: EP Kind code of ref document: A1 |
|
WWE | Wipo information: entry into national phase |
Ref document number: 15119312 Country of ref document: US |
|
NENP | Non-entry into the national phase |
Ref country code: DE |
|
122 | Ep: pct application non-entry in european phase |
Ref document number: 15780174 Country of ref document: EP Kind code of ref document: A1 |