WO2015156394A1 - 光変調装置、及び光変調方法 - Google Patents

光変調装置、及び光変調方法 Download PDF

Info

Publication number
WO2015156394A1
WO2015156394A1 PCT/JP2015/061255 JP2015061255W WO2015156394A1 WO 2015156394 A1 WO2015156394 A1 WO 2015156394A1 JP 2015061255 W JP2015061255 W JP 2015061255W WO 2015156394 A1 WO2015156394 A1 WO 2015156394A1
Authority
WO
WIPO (PCT)
Prior art keywords
bias voltage
optical
signal
output
bias
Prior art date
Application number
PCT/JP2015/061255
Other languages
English (en)
French (fr)
Inventor
幹夫 米山
広人 川上
小野　隆
松浦　暁彦
片岡　智由
克也 田中
正浩 橘
裕也 大山
Original Assignee
日本電信電話株式会社
Ｎｔｔエレクトロニクス株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電信電話株式会社, Ｎｔｔエレクトロニクス株式会社 filed Critical 日本電信電話株式会社
Priority to CN201580018249.8A priority Critical patent/CN106461984B/zh
Priority to EP15776434.1A priority patent/EP3130958B1/en
Priority to US15/302,145 priority patent/US10090921B2/en
Publication of WO2015156394A1 publication Critical patent/WO2015156394A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/50—Transmitters
    • H04B10/501—Structural aspects
    • H04B10/503—Laser transmitters
    • H04B10/505—Laser transmitters using external modulation
    • H04B10/5053—Laser transmitters using external modulation using a parallel, i.e. shunt, combination of modulators
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/07—Arrangements for monitoring or testing transmission systems; Arrangements for fault measurement of transmission systems
    • H04B10/075—Arrangements for monitoring or testing transmission systems; Arrangements for fault measurement of transmission systems using an in-service signal
    • H04B10/079—Arrangements for monitoring or testing transmission systems; Arrangements for fault measurement of transmission systems using an in-service signal using measurements of the data signal
    • H04B10/0795—Performance monitoring; Measurement of transmission parameters
    • H04B10/07955—Monitoring or measuring power
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/50—Transmitters
    • H04B10/501—Structural aspects
    • H04B10/503—Laser transmitters
    • H04B10/505—Laser transmitters using external modulation
    • H04B10/5057—Laser transmitters using external modulation using a feedback signal generated by analysing the optical output
    • H04B10/50575—Laser transmitters using external modulation using a feedback signal generated by analysing the optical output to control the modulator DC bias
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/50—Transmitters
    • H04B10/516—Details of coding or modulation
    • H04B10/5161—Combination of different modulation schemes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/50—Transmitters
    • H04B10/516—Details of coding or modulation
    • H04B10/54—Intensity modulation
    • H04B10/541—Digital intensity or amplitude modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/36—Modulator circuits; Transmitter circuits
    • H04L27/362—Modulation using more than one carrier, e.g. with quadrature carriers, separately amplitude modulated
    • H04L27/364—Arrangements for overcoming imperfections in the modulator, e.g. quadrature error or unbalanced I and Q levels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/21—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  by interference
    • G02F1/212—Mach-Zehnder type
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/58—Arrangements comprising a monitoring photodetector
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/50—Transmitters
    • H04B10/564—Power control
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J14/00—Optical multiplex systems
    • H04J14/08—Time-division multiplex systems

Definitions

  • the present invention relates to a light modulation device and a light modulation method.
  • This application claims priority on April 11, 2014 based on Japanese Patent Application No. 2014-082274 for which it applied to Japan, and uses the content here.
  • a quadrature amplitude modulation (hereinafter referred to as QAM) signal capable of transmitting a large-capacity optical signal at a low symbol rate
  • QAM quadrature amplitude modulation
  • the simplest QAM method is quaternary QAM, which is called QPSK (Quadrature Phase Shift Keying).
  • QPSK Quadrature Phase Shift Keying
  • the present invention can be used for any multi-level QAM modulator including QPSK, but for the sake of simplicity, only the 16-level QAM scheme will be described herein.
  • the 16-value QAM method is generated with two quaternary drive signals, but the generation of other multi-value QAM signals is realized by changing the multi-value number of drive signals in the embodiment.
  • FIG. 5 is a block diagram showing a configuration of the light modulation device 500p.
  • a modulated optical signal (hereinafter referred to as a CW (Continuous wave) optical signal) is input to the IQ optical modulator 100 and branched into two by the optical coupler 1. Entered.
  • the optical modulation unit 2 and the optical modulation unit 3 are usually MZI (Mach-Zehnder Interferometer) type optical modulators.
  • the optical modulation unit 2 has a function of relatively changing the optical phase and the optical intensity of the optical waveguides 22 and 23 corresponding to the logic of the first four-value data signals Data1 and ⁇ Data1 generated by the drive amplifier 6. and, in the example of FIG. 5, causes a phase shift of ⁇ phi 1.
  • the optical modulation unit 3 also has a function of relatively changing the optical phase and the optical intensity of the optical waveguides 32 and 33 in accordance with the logic of the second quaternary data signals Data2 and ⁇ Data2 generated by the drive amplifier 7. It has, in the example of FIG. 5, causes a phase shift of ⁇ phi 2.
  • a character string for example, a symbol indicated by adding a bar ( ⁇ ) on “Data1” represents a logical negation of “Data1”.
  • a character string is displayed after the bar ( ⁇ ).
  • the described code for example, “ ⁇ Data1” is written.
  • a DC from a bias power source 8p and bias power 9p i.e. DC (Direct Current) voltage ⁇ V bias1 and ⁇ V bias2 is, the electrodes 81a and 81b and the electrode 91a and 91b Applied through.
  • DC Direct Current
  • DC voltage ⁇ V bias1, ⁇ V bias2 is also called a data bias voltage
  • the value of V bias1 and V bias2 are null point of the optical modulator 2 and the light modulator 3 are respectively selected. That is, the data bias voltage V bias1, when the differential voltage of the signal generated by the drive amplifier 6 is zero, the output light of the optical modulator 2 is set to extinction, the data bias voltage V bias2 is When the differential voltage of the signal generated by the drive amplifier 7 is 0, the output light of the light modulation unit 3 is set to be extinguished.
  • the output signal of the optical modulation unit 3 is phase-shifted by ⁇ 3 by the optical phase shifter 4, and is combined (coupled) with the output signal of the optical modulation unit 2 by the optical coupler 5 and output as a 16-level optical QAM signal.
  • ⁇ 3 is ⁇ ⁇ / 2
  • the best waveform is obtained.
  • ⁇ ⁇ / 2 corresponds to 1 ⁇ 4 of the carrier wavelength. Since the carrier wavelength is generally on the order of a micrometer, the phase adjustment by the optical phase shifter 4 is extremely severe. Further, since the optical quality of the optical QAM signal is sensitive to the error of the optical phase shifter 4, it is extremely important to adjust the phase change amount of the optical phase shifter 4 to a correct value. In general, this adjustment is performed by adjusting a bias voltage (hereinafter also referred to as a quadrature bias voltage) V bias3 supplied to the optical phase shifter 4 from the bias power source 10p.
  • V bias voltage hereinafter also referred to as a quadrature bias voltage
  • V 0 V 1> V 1>
  • ⁇ V 1 ⁇ V 0
  • the four types of signal levels indicated by the differential signals (Data2- ⁇ Data2) generated by the drive amplifier 7 are also V 0 , V 1. , ⁇ V 1 , ⁇ V 0 .
  • the optical modulator 2 is an MZI type modulator as described above, and two optical waveguides 22 and 23 are incorporated therein. It is assumed that the data bias voltage Vbias1 is adjusted so that the output of the light modulation unit 2 is extinguished when the voltage of Data1 and the voltage of ⁇ Data1 applied to the two optical waveguides 22 and 23 are both 0. Usually, a reciprocal drive signal is applied to these two optical waveguides 22 and 23.
  • the voltage of Data1 and Data1 each have an amplitude of up to V ⁇ , (Data1- ⁇ Data1) is maximum 2V [pi Is pre-designed to have an amplitude of
  • the light modulation unit 3 has the same configuration as the light modulation unit 2.
  • FIG. 6 is a graph showing the characteristics of the optical modulation device 500p when the bias is appropriate.
  • the electric field E 1 of the output optical signal of the optical modulation unit 2 and V 0 , V 1 , ⁇ V 1 , ⁇ V 0 And the relationship of Vbias1 is shown typically.
  • the horizontal axis represents the sum of the potentials V 0 , V 1 , ⁇ V 1 , ⁇ V 0 of the drive signal and the data bias voltage V bias1
  • the electric field E 1 of the optical signal output from the optical waveguide 104 represents the vertical axis
  • a sine wave is drawn.
  • all non-essential coefficients are omitted.
  • V 0 , V 1 , -V 1 , -V 0 are arranged symmetrically with respect to the null point, and are generated by V 0 , V 1 , -V 1 , -V 0 .
  • the electric fields E 11 , E 12 , E 13 and E 14 of the output optical signal are also arranged symmetrically with respect to the 0 level.
  • the relationship between the electric field E 2 of the output optical signal at the output of the optical modulator 3 and V 0 , V 1 , ⁇ V 1 , ⁇ V 0 and V bias2 is the same as that in FIG.
  • FIG. 7 is a diagram showing a constellation when each bias is appropriate.
  • V bias3 an appropriate value of the orthogonal bias voltage
  • ⁇ 3 ⁇ / 2. Since the optical phases of the output optical signals of the optical modulation unit 2 and the optical modulation unit 3 are orthogonal, the constellation of the output optical signal of the IQ optical modulator 100 has a lattice shape as shown in FIG. What is important here is that the constellation symbols are arranged symmetrically with respect to the origin. This symmetry is common to QAMs other than 16-value QAM.
  • the optical power P total of the 16-value QAM signal is proportional to the sum of the square of the electric field of each symbol of the constellation.
  • P total is expressed as the following formula (1). Note that ⁇ in equation (1) means that the values of K and L are changed within the range of 1 to 4 and summed.
  • V bias1, V bias2, appropriate value of V bias3 is known to vary with time, or temperature changes, this phenomenon is called bias drift.
  • This phenomenon as shown in Non-Patent Document 1, and V bias3 undergoes a bias drift, even theta 3 took the value different from ⁇ / 2, V bias1 and V bias2 is kept optimum value If so, the total of the optical power P total does not change. For this reason, it becomes difficult to detect the drift of Vbias3 .
  • Asymmetric bias dithering provides slow dithering for each of Vbias1 and Vbias2 .
  • ⁇ d is an angular frequency (or angular frequency)
  • t is a variable representing time.
  • the intensity modulation component superimposed on the output light of the IQ optical modulator 100 is synchronized with ⁇ sin ( ⁇ d ⁇ t).
  • V bias2 drifts
  • the intensity modulation component superimposed on the modulator output light is synchronized with ⁇ cos ( ⁇ d ⁇ t).
  • V bias3 the intensity modulation component superimposed on the modulator output light is synchronized with ⁇ sin (2 ⁇ d ⁇ t).
  • the positive and negative signs correspond to the positive and negative of the drift value of each bias.
  • each bias voltage can be maintained appropriately. If the dithering signal is not a sine wave but a square wave, the intensity modulation component to be superimposed on the modulated light is not single but an odd-order harmonic component is further generated, which may be detected synchronously.
  • Non-Patent Document 1 a synchronous detection circuit corresponding to a plurality of frequencies is required.
  • the synchronous detection synchronized with cos ( ⁇ d ⁇ t) and the synchronous detection synchronized with sin ( ⁇ d ⁇ t) are configured by the same synchronous detection circuit although the phase of the reference clock signal needs to be changed by 90 degrees. be able to.
  • the center frequency of a bandpass filter (hereinafter referred to as BPF (Band Path Filter)) in the synchronous detection circuit is arbitrarily changed. It is necessary to have a possible configuration or to prepare another set of synchronous detection circuits having different BPF center frequencies. For this reason, there exists a problem that an apparatus structure becomes complicated and a circuit scale becomes large.
  • BPF Band Path Filter
  • the present invention has been made to solve the above-described problems, and an object of the present invention is to provide an optical modulation device and an optical modulator that can perform synchronous detection at the same frequency when detecting bias voltage drift in optical modulation of a QAM signal. It is to provide a modulation method.
  • an aspect of the present invention is an optical modulation device that performs quadrature amplitude modulation on a continuous optical signal, and modulates one continuous optical signal branched from the continuous optical signal.
  • An I component light modulation unit that performs modulation, a Q component light modulation unit that modulates the other continuous light signal branched from the continuous light signal, an output of the I component light modulation unit, and the Q component light modulation unit
  • An optical phase shifter that gives a phase shift to either or both of the optical outputs, and a first bias voltage that outputs a null point when no drive signal is applied to the I component optical modulator A first bias voltage output unit; a second bias voltage output unit that outputs a second bias voltage so as to be a null point when a drive signal is not applied to the Q component light modulation unit; Phase shift caused by phase shifter A third bias voltage output unit that outputs a third bias voltage for adjusting the optical power, an optical power monitor unit that detects the power of the modulated light modulated by the I
  • a cosine wave signal having the frequency f d / n is used as the dither signal.
  • a sine wave signal of the frequency f d / n is output as the dither signal
  • the frequency f d / m Are output as the dither signal of the first bias voltage
  • the sine wave of the frequency f d / m is output as the dither signal of the second bias voltage.
  • synchronous detection is performed using the cosine wave of the frequency f d / n as a reference clock, and the second bias voltage and the third bias voltage are adjusted.
  • synchronous detection may be performed using the sine wave of the frequency f d / n as a reference clock.
  • the n may be 1 and the m may be 2.
  • the control circuit adjusts the first bias voltage, adjusts the second bias voltage, and adjusts the third bias voltage.
  • the period for adjusting the bias voltage and the order of adjustment are predetermined, and for each period, the corresponding dither signal is output, and the corresponding reference clock signal is output to the synchronous detection circuit. You may make it repeat in order.
  • the first bias voltage output unit increases or decreases the first bias voltage according to a supplied control signal
  • the second bias voltage is output.
  • the voltage output unit increases or decreases the second bias voltage according to the supplied control signal
  • the third bias voltage output unit increases or decreases the third bias voltage according to the supplied control signal
  • a first dither signal applying unit which is connected to the first bias voltage output unit and the control circuit and applies the dither signal output from the control circuit to the first bias voltage
  • the second bias voltage output is connected to the control circuit and applies a dither signal output from the control circuit to the second bias voltage.
  • the control signal including information as to whether or not each bias obtained from the result of the synchronous detection is appropriate is used as the first, second, third corresponding to each period.
  • the dither signal is output to the first and second dither signal applying units corresponding to the respective periods, and the reference clock signal corresponding to the respective periods is supplied to the synchronous detection circuit. You may make it repeat outputting in order.
  • the I component light modulation unit, the Q component light modulation unit, the optical phase shifter, and the optical power monitor unit are on the same optical integrated circuit. May be provided.
  • the control circuit and the synchronous detection circuit are configured by a digital circuit, and the digital circuit is configured by the first bias voltage or the first voltage.
  • a signal having a frequency f d / n (n is a positive integer of 1 or more) is output as a dither signal to be added to the first bias voltage or the second bias voltage.
  • two signals having a frequency f d / m (m is a positive integer equal to or greater than 1 and n ⁇ m) are orthogonal to each other.
  • said means for outputting a dither signal applied to the second bias voltage means for synchronously detecting the component of the frequency f d from the power of the modulated light, the bias of each based on the output of the synchronous detection It may be caused to function as a means for adjusting by increasing or decreasing the pressure.
  • an I component optical modulation unit that modulates one continuous optical signal branched from a continuous optical signal, and the other continuous optical signal branched from the continuous optical signal.
  • an optical modulation device comprising: a Q-component optical modulation unit that performs modulation; and an optical phase shifter that gives a phase shift to the optical phase of one or both of the output of the I-component optical modulation unit and the output of the Q-component optical modulation unit
  • a first bias voltage is output so as to be a null point, and the drive signal is applied to the Q component light modulator.
  • a second bias voltage is output so as to be a null point
  • a third bias voltage for adjusting a phase shift amount generated by the optical phase shifter is output, and the I component optical modulation unit and the Q component are output.
  • Modulated by light modulator If detecting the power of the modulated light, wherein the synchronously detects the component of the frequency f d from the power of the modulated light, wherein the first bias voltage, or to adjust the second bias voltage, the frequency f d /
  • f d / m are output as two dither signals that are added to the first bias voltage and the second bias voltage, respectively.
  • the optical modulation method adjusts the bias voltage by increasing / decreasing the bias voltage based on the output of the synchronous detection.
  • FIG. 1 is a block diagram showing a schematic configuration of a light modulation device 500 according to the first embodiment of the present invention.
  • an optical modulation device that outputs 16-value QAM will be described.
  • an optical modulation device that generates QAM signals having different multi-level numbers by changing the multi-level number of drive signals to a value other than 4 is used.
  • the IQ optical modulator 100 has the internal configuration shown in FIG. 2, and includes an input optical waveguide 101, an optical coupler 1, an optical modulation unit 2, an optical modulation unit 3, and an optical waveguide.
  • 104 an optical waveguide 105, an optical coupler 5, and an optical phase shifter 4.
  • a CW optical signal is supplied to the input optical waveguide 101.
  • the optical coupler 1 is connected to the input optical waveguide 101 and branches the CW optical signal into the optical waveguide 102 and the optical waveguide 103.
  • the light modulation unit 2 is connected to the optical waveguide 102.
  • the light modulation unit 3 is connected to the optical waveguide 103.
  • the optical waveguide 104 and the optical waveguide 105 are connected to the output sides of the light modulation unit 2 and the light modulation unit 3, respectively.
  • the optical coupler 5 multiplexes (combines) the CW optical signals propagating through the optical waveguide 104 and the optical waveguide 105 and outputs them to the output optical waveguide 106.
  • the optical phase shifter 4 is provided in the optical waveguide 105.
  • the IQ light modulator 100 includes an electrode 51, electrodes 61a and 61b, electrodes 71a and 71b, electrodes 81a and 81b, and electrodes 91a and 91b.
  • the optical modulation unit 2 is an MZI type optical modulator, and is connected to the optical waveguide 102.
  • the optical modulation unit 2 further splits the CW optical signal branched by the optical coupler 1 into two.
  • optical waveguides 22 and 23 which are two arms for propagating the CW optical signal branched by the optical coupler 21.
  • the optical modulation unit 2 includes an optical coupler 24 that combines (combines) the CW optical signals of the two optical waveguides 22 and 23 and outputs the combined optical signal to the optical waveguide 104.
  • the light modulation unit 2 is connected to the electrodes 61a and 61b and the electrodes 81a and 81b, and performs optical light according to the drive signal voltage applied from the electrodes 61a and 61b and the data bias voltage applied from the electrodes 81a and 81b.
  • the phase of the CW optical signal propagating through the waveguides 22 and 23 is shifted, that is, the phase is changed by advancing or delaying the phase.
  • the optical modulation unit 3 is an MZI type optical modulator, like the optical modulation unit 2.
  • the optical modulation unit 3 is connected to the optical waveguide 103, and further splits the CW optical signal branched by the optical coupler 1 into two, and the two that propagate the CW optical signal branched by the optical coupler 31.
  • the optical waveguides 32 and 33 which are arms are provided.
  • the optical modulation unit 3 includes an optical coupler 34 that combines (combines) the CW optical signals of the two optical waveguides 32 and 33 and outputs the combined optical signal to the optical waveguide 105.
  • the light modulation unit 3 is connected to the electrodes 71a and 71b and the electrodes 91a and 91b, and performs optical light according to the drive signal voltage applied from the electrodes 71a and 71b and the data bias voltage applied from the electrodes 91a and 91b.
  • the phase of the CW optical signal propagating through the waveguides 32 and 33 is shifted. It is assumed that the optical characteristics of the light modulation unit 2 and the light modulation unit 3 are the same.
  • the optical phase shifter 4 is connected to the electrode 51 and shifts the phase of the CW optical signal propagating through the optical waveguide 105 according to the orthogonal bias voltage applied from the electrode 51.
  • the drive signal electrodes 61a and 61b, and the electrodes 71a and 71b apply positive and negative voltages to the two waveguides. There are a total of four electrodes.
  • This type of IQ light modulator 100 is referred to as a dual drive type.
  • the drive amplifier 6 has one input terminal and two output terminals, a non-inverting output terminal and an inverting output terminal, and the non-inverting output terminal is connected to the electrode 61a.
  • the inverting output terminal is connected to the electrode 61b.
  • the drive amplifier 6 is a differential drive signal and outputs the voltage signals of the first quaternary data signals Data1 and ⁇ Data1 from the non-inverting output terminal and the inverting output terminal, respectively. Note that, as described above, in the drawing, a character string, for example, a symbol indicated by adding a bar ( ⁇ ) on “Data1” represents a logical negation of “Data1”, and the bar ( ⁇ ) is indicated in the text.
  • the drive amplifier 7 has one input terminal and two output terminals, a non-inverting output terminal and an inverting output terminal.
  • the non-inverting output terminal is connected to the electrode 71a, and the inverting output terminal is connected to the electrode 71b.
  • the drive amplifier 7 is a differential drive signal, and outputs the voltage signals of the second quaternary data signals Data2 and ⁇ Data2 from the non-inverted output terminal and the inverted output terminal, respectively.
  • the optical tap 11 is provided in the output optical waveguide 106 of the IQ optical modulator 100, and taps, that is, branches the CW optical signal output from the IQ optical modulator 100.
  • the OE (Optical-Electrical) converter 12 is an example of an optical power monitor function unit that monitors optical power.
  • the OE converter 12 is connected to the optical tap 11, detects the light intensity value of the CW optical signal tapped by the optical tap 11, converts the detected light intensity value into an electrical signal, and outputs the electric signal to the synchronous detection circuit 202.
  • the band required for the OE converter 12 may be about DC to kHz, and may be a value much slower than the baud rate of the drive signal.
  • the synchronous detection circuit 202 is based on a reference clock (RefCLK: Reference Clock) signal supplied from the clock (clk) terminal and is referenced from an electrical signal indicating the light intensity value of the CW optical signal supplied from the data (data) terminal. Synchronous detection is performed on an intensity modulation component synchronized with the clock signal or a higher-order wave of an integral multiple thereof, and information on the synchronous detection result is output.
  • RefCLK Reference Clock
  • the control circuit 200 includes a bias control circuit 210, a synthesizer 211, and a controller 212.
  • the controller 212 has three types of synchronization signals indicating that the adjustment periods of the three bias voltages Vbias1 , Vbias2 , and Vbias3 are switched by time sharing for each predetermined period. Are output to the synthesizer 211 at the same timing.
  • the synthesizer 211 When the first synchronization signal is supplied from the controller 212, the synthesizer 211 generates a cos ( ⁇ d ⁇ t) dither signal and a reference clock signal, and outputs them to the adder 86 and the synchronous detection circuit 202, respectively. In addition, when the second synchronization signal is supplied from the controller 212, the synthesizer 211 generates a dither signal of sin ( ⁇ d ⁇ t) and a reference clock signal, and outputs them to the adder 96 and the synchronous detection circuit 202, respectively. .
  • the synthesizer 211 receives a dither signal of cos ( ⁇ d / 2 ⁇ t) and sin ( ⁇ d / 2 ⁇ t) and sin ( ⁇ d ⁇ t).
  • the reference clock signal is generated.
  • the synthesizer 211 outputs a dither signal of cos ( ⁇ d / 2 ⁇ t) to the adder 86, outputs a dither signal of sin ( ⁇ d / 2 ⁇ t) to the adder 96, and sin ( ⁇ d ⁇ t ) Reference clock signal is output to the synchronous detection circuit 202.
  • the dithering amplitude is set in advance to a magnitude that does not cause signal quality degradation of the 16-value QAM signal.
  • the value of the angular frequency omega d is a sufficiently smaller than the baud rate of the 16 QAM signal, suppressed to at most kHz order.
  • the bias control circuit 210 determines whether V bias1 is larger or smaller than the appropriate value based on the result of synchronous detection from the synchronous detection circuit 202. 8 outputs a control signal. Accordingly, the bias control circuit 210 performs feedback control and adjusts the value of the data bias voltage V bias1 .
  • the bias control circuit 210 determines whether V bias2 is larger or smaller than the appropriate value based on the synchronous detection result from the synchronous detection circuit 202.
  • a control signal is output to the bias power source 9. Accordingly, the bias control circuit 210 performs feedback control and adjusts the value of the data bias voltage V bias2 .
  • the bias control circuit 210 determines whether V bias3 is larger or smaller than the appropriate value based on the synchronous detection result from the synchronous detection circuit 202. By outputting a control signal to the bias power supply 10, feedback control is performed to adjust the value of the orthogonal bias voltage V bias3 . These three bias voltage adjustment processes are switched and repeated in sequence each time a synchronization signal is supplied from the controller 212.
  • Each control signal is information indicating whether or not each bias obtained from the result of synchronous detection is appropriate, and is information for instructing an increase or decrease in voltage.
  • Bias power source 8, 9, and 10 as the bias voltage output unit for outputting a bias voltage, and outputs each data bias voltages V bias1, V bias2, and the quadrature bias voltage V bias3 to the output terminal.
  • the bias power supplies 8, 9, and 10 adjust the voltage by increasing / decreasing the voltage according to the control signal output from the bias control circuit 210.
  • the adders 86 and 96 are an example of a dither signal application function unit that applies a dither signal.
  • the adder 86 adds the dither signal supplied from the synthesizer 211 to the data bias voltage V bias1 output from the bias power supply 8. Output to the differential amplifier 85.
  • the adder 96 outputs the dither signal supplied from the synthesizer 211 to the differential amplifier 95 in addition to the data bias voltage Vbias2 output from the bias power supply 9.
  • the differential amplifier 85 includes an input terminal connected to the adder 86, a non-inverting output terminal connected to the electrode 81a, and an inverting output terminal connected to the electrode 81b.
  • the amplified data bias voltage ⁇ V ′ bias1 is output from the non-inverting output terminal and the inverting output terminal, respectively.
  • CW optical signal propagating through the optical waveguide 22 and 23, the first phase shift is added ' ⁇ theta by bias1' ⁇ V applied respectively by the differential amplifier 85 to the electrode 81a and the electrode 81b.
  • the differential amplifier 95 includes an input terminal connected to the adder 96, a non-inverting output terminal connected to the electrode 91a, and an inverting output terminal connected to the electrode 91b.
  • the differential amplifier 95 outputs the data bias voltage ⁇ V ′ bias2 obtained by differentially amplifying the output of the adder 96 from the non-inverting output terminal and the inverting output terminal, respectively.
  • the CW optical signal propagating through the optical waveguides 32 and 33 is further subjected to a phase shift of ⁇ ⁇ ′ 2 by ⁇ V ′ bias2 applied to the electrodes 91a and 91b by the differential amplifier 95, respectively.
  • Vbias1 and Vbias2 are feedback-controlled using the null points of the light modulator 2 and the light modulator 3 as targets. That, V bias1, when the differential voltage of the signal generated by the drive amplifier 6 is zero, the output light of the optical modulator 2 is controlled so as to quenching, V bias2 is generated by the drive amplifier 7 When the differential voltage of the signal is 0, the output light of the light modulation unit 3 is controlled to be extinguished.
  • the drive amplifier 6 generates the first quaternary data signals Data1 and ⁇ Data1 output from the non-inverted output terminal and the inverted output terminal, respectively, and the drive amplifier 7 generates the non-inverted output terminal and
  • the relationship between the light phase and the light intensity at the output of the light modulation unit 2 and the light modulation unit 3 with respect to the second quaternary data signals Data2 and 2Data2 respectively output from the inverting output terminal will be described.
  • the light modulation unit 2 is driven by the first quaternary data signal Data1 and 1Data1.
  • the light modulator 3 is driven by the second quaternary data signal Data2 and ⁇ Data2.
  • Each of these data signals is a quaternary NRZ (Non Return-to-Zero) signal.
  • the drive amplifier 6 amplifies the first quaternary data signal into two types of normal phase and reverse phase, and generates Data 1 and ⁇ Data 1 that are output to the optical modulation unit 2.
  • the drive amplifier 7 amplifies the second quaternary data signal into two types of normal phase and reverse phase, and generates Data 2 and ⁇ Data 2 that are output to the optical modulation unit 3.
  • the first quaternary data signal Data1 and ⁇ Data1 are respectively applied to the optical waveguides 22 and 23 of the optical modulation unit 2 through the electrodes 61a and 61b, respectively, and for the CW optical signals propagating through the optical waveguides 22 and 23, respectively. It causes a phase shift of ⁇ ⁇ 1.
  • the second quaternary data signal Data2 and ⁇ Data2 are applied to the optical waveguides 32 and 33 of the optical modulation unit 3 through the electrodes 71a and 71b, respectively, and the CW optical signals propagated through the optical waveguides 32 and 33, respectively. each causes a phase shift of ⁇ phi 2 Te.
  • the values of the phase delays ⁇ 1 and ⁇ 2 change corresponding to the four values indicated by each data signal.
  • a 16-value QAM signal is obtained by a combination of the first four-value data signal Data1 and ⁇ Data1 and the second four-value data signal Data2 and ⁇ Data2 input to the drive amplifier 6 and the drive amplifier 7, respectively. Can be generated.
  • the four types of signal levels indicated by the differential signals (Data1 ⁇ ⁇ Data1) generated by the drive amplifier 6 are expressed as V 0 , V 1 , ⁇ V 1 , ⁇ V 0, and V 0 > V 1 > ⁇ V 1. It is assumed that> ⁇ V 0 . Further, as described above, since the optical characteristics of the light modulation unit 2 and the light modulation unit 3 are equal, the four types of signal levels indicated by the differential signals (Data2- ⁇ Data2) generated by the drive amplifier 7 are also represented by V It is represented by 0 , V 1 , -V 1 , -V 0 .
  • Optical modulator 500 performs the data bias voltage V bias1, V bias2, and quadrature bias adjustment by detecting the bias drift of the voltage V bias3, i.e. processing time-sharing to a proper value by increasing or decreasing the value. That is, when adjusting the data bias voltage V bias1 , the control circuit 200 generates a dither signal represented by cos ( ⁇ d ⁇ t), and adds the generated dither signal to the data bias voltage V bias1 .
  • the synchronous detection circuit 202 synchronously detects an intensity modulation component synchronized with cos ( ⁇ d ⁇ t) superimposed on the optical output of the IQ optical modulator 100, and the control circuit 200 makes the result of the synchronous detection zero. Adjust Vbias1 .
  • t is a variable indicating time
  • ⁇ d is an angular frequency
  • the dithering amplitude is set in advance to a magnitude that does not cause signal quality degradation of the 16-value QAM signal.
  • the value of the angular frequency omega d is a sufficiently smaller than the baud rate of the 16 QAM signal, suppressed to at most kHz order.
  • the control circuit 200 When adjusting the data bias voltage V bias2 , the control circuit 200 generates a dither signal represented by sin ( ⁇ d ⁇ t) and adds the generated dither signal to the data bias voltage V bias2 .
  • the synchronous detection circuit 202 synchronously detects an intensity modulation component synchronized with sin ( ⁇ d ⁇ t) superimposed on the optical output of the IQ optical modulator 100, and the control circuit 200 makes the result of the synchronous detection zero. Adjust Vbias2 .
  • the control circuit 200 uses a dither signal represented by cos ( ⁇ d / 2 ⁇ t) and a dither signal represented by sin ( ⁇ d / 2 ⁇ t). And generate Control circuit 200, a dither signal to the data bias voltage V bias1 represented by cos ( ⁇ d / 2 ⁇ t ) was added, the dither signal represented in the data bias voltage V bias2 by sin ( ⁇ d / 2 ⁇ t ) Add
  • the synchronous detection circuit 202 synchronously detects an intensity modulation component synchronized with sin ( ⁇ d ⁇ t) superimposed on the optical output of the IQ optical modulator 100, and the control circuit 200 is orthogonal so that the synchronous detection result becomes zero.
  • the bias voltage V bias3 is adjusted. This process is successively adjusted for Vbias1 , Vbias2 , and Vbias3 . By performing such adjustment, the angular frequency to be detected by the synchronous detection circuit 202 can be limited to one angular frequency of ⁇ d , thereby simplifying the device configuration and reducing the device scale. Is possible.
  • the voltage of Data 1 and ⁇ Data 1 applied to the electrodes 61 a and 61 b by the drive amplifier 6 is applied to the optical waveguides 22 and 23 of the optical modulation unit 2 of the IQ optical modulator 100 and propagates through the optical waveguides 22 and 23. It causes a phase shift of ⁇ phi 1 on the optical signal.
  • the voltage of Data 2 and ⁇ Data 2 applied to the electrodes 71 a and 71 b by the drive amplifier 7 is applied to the optical waveguides 32 and 33 of the optical modulation unit 3 of the IQ optical modulator 100 and propagates through the optical waveguides 32 and 33. It causes a phase shift of ⁇ phi 2 with respect to the optical signal.
  • the controller 212 first outputs the first synchronization signal to the bias control circuit 210 and the synthesizer 211.
  • the synthesizer 211 When the first synchronization signal is supplied, the synthesizer 211 generates a dither signal represented by cos ( ⁇ d ⁇ t) and a reference clock signal, and outputs them to the adder 86 and the synchronous detection circuit 202, respectively.
  • the adder 86 performs dithering by adding a dither signal represented by cos ( ⁇ d ⁇ t) to the data bias voltage V bias1 output from the bias power supply 8 and outputs the dither signal to the differential amplifier 85.
  • the optical modulation unit 2 is ⁇ ⁇ ′ 1 with respect to the optical signal propagating through the optical waveguide 22 and the optical waveguide 23. Add a phase shift of. Optical signals propagating through the optical waveguide 22 and the optical waveguide 23 are combined (coupled) by the optical coupler 24.
  • the bias power supply 9 outputs a DC voltage of V bias2 as a data bias voltage.
  • the adder 96 adds the dither signal supplied from the synthesizer 211 and the data bias voltage V bias2 output from the bias power supply 9 and outputs the result.
  • the data bias voltage V bias2 is output to the differential amplifier 95 as it is.
  • V′bias2 and ⁇ V′bias2 are applied to the electrodes 91a and 91b by the differential amplifier 95, the optical modulation unit 3 is ⁇ ⁇ ′ 2 with respect to the optical signals propagating through the optical waveguide 32 and the optical waveguide 33. Add a phase shift of.
  • Optical signals propagating through the optical waveguide 32 and the optical waveguide 33 are combined (coupled) by the optical coupler 34.
  • the bias power supply 10 outputs a DC voltage of V bias3 as an orthogonal bias voltage.
  • V bias3 quadrature bias voltage
  • the optical phase shifter 4 adds a phase shift of theta 3 against CW optical signal propagating through the optical waveguide 105.
  • ⁇ 3 has a value of ⁇ ⁇ / 2 when V bias3 is optimum, but is not an optimum value when the light modulation device 500 is started up.
  • ⁇ 3 is not necessarily ⁇ ⁇ / 2.
  • the optical coupler 5 multiplexes (combines) the CW optical signals propagating through the optical waveguide 104 and the optical waveguide 105 as a multiplexing unit that generates a QAM signal, generates a QAM signal, and outputs the QAM signal to the output optical waveguide 106. .
  • the OE converter 12 detects the light intensity value of the CW optical signal tapped by the optical tap 11 and outputs it to the synchronous detection circuit 202.
  • the synchronous detection circuit 202 performs synchronous detection from the output of the OE converter 12 on the intensity modulation component synchronized with the cos ( ⁇ d ⁇ t) reference clock signal output from the synthesizer 211.
  • the synchronous detection circuit 202 outputs the result of synchronous detection to the bias control circuit 210.
  • the bias control circuit 210 receives information indicating the result of the synchronous detection, and receives a control signal for adjusting the value of the data bias voltage V bias1 to be output to the bias power supply 8 so that the result of the synchronous detection becomes zero. Output to the bias power source 8. As a result, the data bias voltage V bias1 approaches an appropriate value.
  • the controller 212 sends the second synchronization signal to the bias control circuit 210. Output to the synthesizer 211.
  • the synthesizer 211 When the second synchronization signal is supplied, the synthesizer 211 generates a sin ( ⁇ d ⁇ t) dither signal and a reference clock signal, and outputs them to the adder 96 and the synchronous detection circuit 202, respectively.
  • the dither signal of cos ( ⁇ d ⁇ t) is not applied from the synthesizer 211 to the adder 86.
  • the adder 96 performs dithering by adding a dither signal represented by sin ( ⁇ d ⁇ t) to the data bias voltage V bias2 output from the bias power supply 9 and outputs the dither signal to the differential amplifier 95.
  • V′bias2 and ⁇ V′bias2 are applied to the electrodes 91a and 91b by the differential amplifier 95, the optical modulation unit 3 is ⁇ ⁇ ′ 2 with respect to the optical signals propagating through the optical waveguide 32 and the optical waveguide 33. Add a phase shift of.
  • Optical signals propagating through the optical waveguide 32 and the optical waveguide 33 are combined (coupled) by the optical coupler 34.
  • Bias power source 10 is continuously outputs the DC voltage V bias3 as quadrature bias voltage
  • the optical phase shifter 4 adds a phase shift of theta 3 against CW optical signal propagating through the optical waveguide 105.
  • the optical modulation unit 2 continuously applies a phase shift of ⁇ ⁇ ′ 1 to the optical signals propagating through the optical waveguides 22 and 23, and the optical signal propagating through the optical waveguides 22 and 23 is changed. It is combined (coupled) by the optical coupler 24.
  • the optical coupler 5 multiplexes (combines) the CW optical signals propagating through the optical waveguide 104 and the optical waveguide 105 and outputs them to the output optical waveguide 106.
  • the OE converter 12 detects the light intensity value of the CW optical signal tapped by the optical tap 11 and outputs it to the synchronous detection circuit 202.
  • the synchronous detection circuit 202 performs synchronous detection from the output of the OE converter 12 on the intensity modulation component synchronized with the sin ( ⁇ d ⁇ t) reference clock signal output from the synthesizer 211.
  • the synchronous detection circuit 202 outputs information indicating the result of synchronous detection to the bias control circuit 210.
  • the bias control circuit 210 receives a result of the synchronous detection, and outputs a control signal to be adjusted by increasing / decreasing the value of the data bias voltage Vbias2 to be output to the bias power supply 9 so that the result of the synchronous detection becomes zero. Output to. As a result, the data bias voltage V bias2 approaches an appropriate value.
  • the controller 212 sends the third synchronization signal to the bias control circuit 210.
  • Synthesizer 211 a third when the synchronization signal is supplied, outputs the dither signal cos ( ⁇ d / 2 ⁇ t ) with respect to the adder 86, sin ( ⁇ d / 2 ⁇ respect adder 96
  • the dither signal of t) is output, and the reference clock signal of sin ( ⁇ d ⁇ t) is output to the synchronous detection circuit 202.
  • the bias power supplies 8, 9, and 10 maintain the bias voltage value immediately before the third synchronization signal is transmitted.
  • the adder 86 performs dithering by adding a dither signal represented by cos ( ⁇ d / 2 ⁇ t) to the data bias voltage V bias1 output from the bias power supply 8, and the dithered signal is subjected to a differential amplifier. Output to 85.
  • V ′ bias1 and ⁇ V ′ bias1 are applied to the electrode 81a and the electrode 81b by the differential amplifier 85, the optical modulation unit 2 is ⁇ ⁇ ′ 1 with respect to the optical signal propagating through the optical waveguide 22 and the optical waveguide 23. Add a phase shift of.
  • Optical signals propagating through the optical waveguide 22 and the optical waveguide 23 are combined (coupled) by the optical coupler 24.
  • the adder 96 performs dithering by adding a dither signal represented by sin ( ⁇ d / 2 ⁇ t) to the data bias voltage V bias2 output from the bias power supply 9, and the dithered signal is subjected to a differential amplifier. Output to 95.
  • V ′ bias2 and ⁇ V ′ bias2 are applied to the electrode 91a and the electrode 91b by the differential amplifier 95, the light modulation unit 3 makes ⁇ ⁇ relative to the optical signal propagating through the optical waveguide 32 and the optical waveguide 33. 'A phase shift of 2 is added.
  • Optical signals propagating through the optical waveguide 32 and the optical waveguide 33 are combined (coupled) by the optical coupler 34.
  • the bias power supply 10 continuously outputs a DC voltage of Vbias3 as a quadrature bias voltage.
  • the optical phase shifter 4 causes the CW to propagate through the optical waveguide 105.
  • a phase shift of ⁇ 3 is added to the optical signal.
  • the optical coupler 5 multiplexes (combines) the CW optical signals propagating through the optical waveguide 104 and the optical waveguide 105 and outputs them to the output optical waveguide 106.
  • the OE converter 12 detects the light intensity value of the CW optical signal tapped by the optical tap 11 and outputs it to the synchronous detection circuit 202.
  • the synchronous detection circuit 202 performs synchronous detection from the output of the OE converter 12 on the intensity modulation component synchronized with the sin ( ⁇ d ⁇ t) reference clock signal output from the synthesizer 211.
  • the synchronous detection circuit 202 outputs information indicating the result of synchronous detection to the bias control circuit 210.
  • the bias control circuit 210 receives a result of the synchronous detection, and outputs a control signal to be adjusted by increasing / decreasing the value of the orthogonal bias voltage V bias3 to be output to the bias power supply 10 so that the result of the synchronous detection becomes zero. Output to. As a result, the orthogonal bias voltage V bias3 approaches an appropriate value.
  • each bias By cyclically repeating the three types of adjustment periods, each bias converges to an optimum value, and each bias can be kept at an optimum value even if a bias drift occurs during operation.
  • the application of the dither signal to the adder 96 is stopped during the adjustment period of the bias power supply 8
  • the application of the dither signal to the adder 86 is stopped during the adjustment period of the bias power supply 9.
  • the controller 212 outputs a synchronization signal for each adjustment period.
  • the synthesizer 211 supplies a reference clock signal determined in advance corresponding to each period.
  • the bias control circuit 210 based on the information indicating the synchronous detection result of the synchronous detection circuit 202, the bias power supply 8 corresponding to each period so that the synchronous detection result becomes zero.
  • the bias voltages 9 and 10 are adjusted in order.
  • Adders 86 and 96 apply dithering to the data bias power supplies supplied from bias power supplies 8 and 9, respectively.
  • the synchronous detection circuit 202 detects the drift of the bias power supplies 8, 9, and 10 based on the signal to which the dithering is added and the reference clock signal supplied from the synthesizer 211, and synchronously detects the drift state. As a result, the bias control circuit 210 is fed back. Thereby, the angular frequency to be detected by the synchronous detection circuit 202 can be limited to one angular frequency of ⁇ d , so that the device configuration is simplified and the device scale can be reduced. In other words, each bias can be controlled using asymmetric bias dithering using only a single synchronous detection circuit 202 and without changing the characteristics of the synchronous detection circuit 202.
  • each bias is not an optimum value when the light modulation apparatus 500 is started up as described above.
  • each bias is an optimum value.
  • the bias state monitoring means described in Non-Patent Document 1 requires two types of synchronous detection.
  • the angular frequency to be detected by the synchronous detection circuit 202 is limited to one angular frequency of ⁇ d and the bias state described in Non-Patent Document 1 is used. Since the monitoring means can be realized, the apparatus configuration is simplified and the apparatus scale can be reduced.
  • FIG. 3 is a block diagram showing a configuration of an optical modulation device 500a according to the second embodiment of the present invention.
  • the same components as those in the first embodiment are denoted by the same reference numerals, and different configurations will be described below.
  • the bias control circuit 210, the synthesizer 211, the controller 212, and the synchronous detection circuit 202 of the control circuit 200 of the first embodiment are unified as a digital circuit 300.
  • the digital circuit 300 may be a personal computer, or may be configured by an FPGA (Field Programmable Gate Array) or a DSP (Digital Signal Processor).
  • FPGA Field Programmable Gate Array
  • DSP Digital Signal Processor
  • the light modulation device 500a of the second embodiment includes an A / D (Analog Digital) converter 301 and D / A (Digital Analog) converters 305 and 306.
  • the A / D converter 301 is connected to a location corresponding to the data terminal of the synchronous detection circuit 202 of the OE converter 12 and the digital circuit 300.
  • the D / A converters 305 and 306 are connected to a portion corresponding to the output of the synthesizer 211 of the digital circuit 300 and the adders 86 and 96.
  • the signal supplied to the digital circuit 300 is converted from an analog signal to a digital signal, and the signal output from the digital circuit 300 is converted from a digital signal to an analog signal.
  • the control signal supplied from the bias control circuit 210 to the bias power supplies 8, 9, 10 is an analog signal, and the output voltage at the bias power supplies 8, 9, 10 is changed by a digital circuit.
  • the D / A converter is provided between the bias control circuit 210 and each of the bias power supplies 8, 9, 10.
  • the operation of the light modulation device 500a according to the second embodiment is performed except that the processing performed by the bias control circuit 210, the synthesizer 211, the controller 212, and the synchronous detection circuit 202 in the first embodiment is performed by the digital circuit 300. Is the same as in the first embodiment.
  • the bias control circuit 210, the synthesizer 211, the controller 212, and the synchronous detection circuit 202 can be configured by the digital circuit 300. Therefore, like the first embodiment, it can be limited to a single angular frequency of the angular frequency omega d to be detected by the synchronous detection circuit 202, by configuring the digital circuit 300, further, device configuration Is simplified and the scale of the apparatus can be reduced. That is, a single synchronous detection function may be configured in the digital circuit 300, thereby enabling control of each bias using asymmetric bias dithering. Further, by repeating the adjustment period of these three bias voltages in order, the drift of the three bias voltages can be compensated and the bias voltage can be set to an appropriate value.
  • FIG. 4 is a block diagram showing a configuration of an IQ optical modulator 100b included in the optical modulation device according to the third embodiment of the present invention.
  • the IQ optical modulator 100b of the third embodiment includes an optical coupler 5b and an optical power monitor unit 12b. That is, in the IQ optical modulator 100b, the I component optical modulator 2, the Q component optical modulator 3, the optical phase shifter 4, and the optical power monitor 12b are provided on the same optical integrated circuit.
  • the optical coupler 5 b is connected to the optical waveguide 104 and the optical waveguide 105, and combines (couples) the CW optical signals propagating through the optical waveguide 104 and the optical waveguide 105, and outputs them to the output optical waveguide 106.
  • the optical coupler 5b taps the combined CW optical signal and outputs it to the optical power monitor unit 12b.
  • a device having a function equivalent to that of the above-described OE converter 12 is applied to the optical power monitor unit 12b, and is connected to the optical coupler 5b and the data terminal of the synchronous detection circuit 202.
  • the optical power monitor unit 12b detects the light intensity of the tapped CW optical signal, converts the detected light intensity value into an electric signal, and outputs the converted light intensity value.
  • the optical tap 11 and the OE converter 12 of the first embodiment are built in the IQ optical modulator 100. Therefore, the overall configuration of the optical modulation device of the third embodiment is the same as the optical modulation device 500 of FIG. 1 except that the optical tap 11 and the OE converter 12 are removed, and the IQ optical modulator 100b and the data terminal of the synchronous detection circuit 202 are It becomes the structure with which the optical waveguide which connects is provided.
  • the angular frequency to be detected by the synchronous detection circuit 202 is 1 as ⁇ d as in the first embodiment. It can be limited to one angular frequency.
  • many commercially available light modulation devices have a built-in optical power monitor as in the third embodiment, and by selecting such a product, the device configuration is further simplified and the device scale is reduced. It becomes possible to do. Further, by repeating the adjustment period of these three bias voltages in order, the drift of the three bias voltages can be compensated and the bias voltage can be set to an appropriate value.
  • the 16-level QAM signal is generated.
  • a 4-level QAM signal may be used, and other multi-level QAM may be used. Also good.
  • the present invention can be effectively applied particularly when transmitting a QAM signal having a value higher than four values.
  • a clock signal synthesizer 211 as a clock signal synthesizer 211 generates a angular frequency omega d12 of the dither signal when detecting a drift of the V bias1 or V bias2, the V bias3
  • f d12 ⁇ d12 / 2 ⁇
  • f d3 ⁇ d3
  • Is f d12 f d / n (n is a positive integer greater than or equal to 1)
  • f d3 f d / m (m is a positive integer greater than or equal to 1 and n ⁇ m)
  • the range that n and m can take is a natural number in general, and a desirable range is a natural number that is as small as possible, and a natural number that satisfies the condition of n ⁇ m is selected.
  • the three bias voltage adjustment processes are repeatedly performed in the order of the bias power supply 8, the bias power supply 9, and the bias power supply 10.
  • the present invention is not limited to this order. There is no particular order as long as the adjustment periods are divided.
  • information for identifying the bias power supplies 8, 9, and 10 to be adjusted may be included in the synchronization signal output from the controller 212, and the order may be changed according to user settings.
  • the synthesizer 211 outputs a signal of cos ( ⁇ d ⁇ t) as a dither signal during the adjustment of the data bias voltage V bias1 output from the bias power supply 8. Output.
  • the synchronous detection circuit 202 needs to detect two types of cos ( ⁇ d ⁇ t) and sin ( ⁇ d ⁇ t) as dither signals.
  • cos ( ⁇ d ⁇ t) and sin ( ⁇ d ⁇ t) are signals having the same angular frequency, and therefore the same synchronous detection circuit, that is, the synchronous detection circuit, can be obtained by simply changing the phase by 90 degrees. Detection can be performed only by 202.
  • the dither signal is output for each adjustment period, and therefore the dither signal is set to sin ( ⁇ d ⁇ t) in the adjustment to the bias power supply 8.
  • the synchronous detection circuit 202 performs synchronous detection with a reference clock signal of sin ( ⁇ d ⁇ t) when adjusting any of the bias power supplies 8, 9, and 10. Further, by adopting a configuration opposite to this, the synchronous detection circuit 202 is synchronized using the reference clock signal of cos ( ⁇ d ⁇ t) when any of the bias power supplies 8, 9, and 10 is adjusted. Detection can also be performed.
  • the bias power source 8 has sin ( A dither signal of ⁇ d / 2 ⁇ t) may be added, and a dither signal of cos ( ⁇ d / 2 ⁇ t) may be added to the bias power source 9.
  • the present invention is limited to this embodiment. I can't. Any arrangement may be employed as long as the phase difference between the light modulation unit 2 and the light modulation unit 3 is ⁇ / 2, and the light modulation unit 2 may be disposed at a subsequent stage of the light modulation unit 2. 2 or in front of the light modulation unit 3, or in front of or behind the light modulation units 2 and 3.
  • the IQ optical modulators 100 and 100b are dual drive type modulators as described above, but may be single drive type modulators. Good.
  • the drive signal electrodes are two electrodes 61 and 71, the electrode 61 applies an electric field simultaneously to the two optical waveguides 22 and 23, and the electrode 71 includes the optical waveguides 32 and 33. An electric field is simultaneously applied to two optical waveguides. Due to the anisotropy of these four optical waveguides 22, 23, 32 and 33, the same function as the dual drive type is realized.
  • the quaternary data signals applied to the electrode 61 and the electrode 71 are four types of voltages V 0 , V 1 , ⁇ V 1 , and ⁇ V 0 , and the amplitude of each drive signal is a half wavelength 2 times the voltage is set so as not to exceed 2V [pi.
  • Vbias1 and Vbias2 are differentially applied to the optical modulators 2 and 3, and the dither signal superimposed on these is also differentially applied.
  • the configuration of the present invention is not limited to this embodiment. For stable modulator control, it is desirable to apply these signals differentially.
  • the apparatus may be simplified as a single-phase signal.
  • the dither signal is a cosine wave or a sine wave, but a square wave may be used instead. At this time, a high-order component is generated in the intensity modulation component generated by the dither signal, but the synchronous detection circuit 202 may be configured to detect this high-order component.
  • the digital circuit 300 shown in the second embodiment described above may be realized by a computer as described above.
  • a program for realizing this function may be recorded on a computer-readable recording medium, and the program recorded on this recording medium may be read into a computer system and executed.
  • the “computer system” includes an OS and hardware such as peripheral devices.
  • the “computer-readable recording medium” refers to a storage device such as a flexible medium, a magneto-optical disk, a portable medium such as a ROM or a CD-ROM, and a hard disk incorporated in a computer system.
  • the “computer-readable recording medium” dynamically holds a program for a short time like a communication line when transmitting a program via a network such as the Internet or a communication line such as a telephone line.
  • a volatile memory inside a computer system serving as a server or a client in that case may be included and a program held for a certain period of time.
  • the program may be a program for realizing a part of the above-described functions, and may be a program capable of realizing the functions described above in combination with a program already recorded in a computer system. It may be realized using a programmable logic device such as an FPGA (Field Programmable Gate Array).
  • FPGA Field Programmable Gate Array

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
  • Optical Communication System (AREA)

Abstract

　光変調装置は、Ｉ成分光変調部およびＱ成分光変調部によって変調された変調光のパワーを検出し、変調光のパワーから周波数ｆｄの成分を同期検波し、第１のバイアス電圧、または、第２のバイアス電圧を調整する場合、周波数ｆｄ／ｎ（ｎは、１以上の正の整数）の信号を第１のバイアス電圧、または、第２のバイアス電圧に加えるディザ信号として出力し、第３のバイアス電圧を調整する場合、周波数ｆｄ／ｍ（ｍは、１以上の正の整数であってｎ＜ｍ）の互いに直交する２つの信号をそれぞれ第１のバイアス電圧と第２のバイアス電圧に加えるディザ信号として出力し、同期検波の出力に基づいて各々のバイアス電圧を増減させて調整する。

Description

光変調装置、及び光変調方法
　本発明は、光変調装置、及び光変調方法に関する。
　本願は、２０１４年４月１１日に、日本に出願された特願２０１４－０８２２７４号に基づき優先権を主張し、その内容をここに援用する。
　光伝送システムに用いる伝送符号として、低いシンボルレートで大容量の光信号を送信可能な直交振幅変調(以下、ＱＡＭ（Quadrature amplitude modulation）という)信号が注目されている。最も単純なＱＡＭの方式は４値ＱＡＭであり、ＱＰＳＫ（Quadrature Phase Shift Keying）と呼ばれる。本発明は、ＱＰＳＫを含むあらゆる多値数のＱＡＭ変調器に用いることが可能であるが、簡単のため本明細書では１６値ＱＡＭ方式のみに関して説明を行う。１６値ＱＡＭ方式は２つの４値の駆動信号で生成されるが、他の多値数のＱＡＭ信号を生成は、実施形態中の駆動信号の多値数の変更により実現される。
　図５は、光変調装置５００ｐの構成を示すブロック図である。変調される連続光信号（以下、ＣＷ（Continuous wave）光信号という）が、ＩＱ光変調器１００に入力され、光カプラ１により２つに分岐され、光変調部２と光変調部３とに入力される。光変調部２と光変調部３とは、通常、ＭＺＩ（Mach-Zehnder Interferometer：マッハツェンダ干渉計）型の光変調器である。光変調部２は、駆動アンプ６が生成する第１の４値データ信号Ｄａｔａ１，￣Ｄａｔａ１のロジックに対応して、光導波路２２，２３の光位相及び光強度を相対的に変化させる機能を有し、図５の例では、±φ１の位相シフトを生じさせる。また、光変調部３も、駆動アンプ７が生成する第２の４値データ信号Ｄａｔａ２，￣Ｄａｔａ２のロジックに対応して、光導波路３２および３３の光位相及び光強度を相対的に変化させる機能を有し、図５の例では、±φ２の位相シフトを生じさせる。なお、図５において、文字列、例えば「Ｄａｔａ１」の上にバー（￣）が付与されて示される符号は、「Ｄａｔａ１」の論理否定を表し、本文中ではバー（￣）の後に文字列を記載した符号、例えば、「￣Ｄａｔａ１」と表記される。
　また、光変調部２及び光変調部３に対して、バイアス電源８ｐ及びバイアス電源９ｐから直流、すなわちＤＣ（Direct Current）電圧±Ｖｂｉａｓ１及び±Ｖｂｉａｓ２が、電極８１ａおよび８１ｂならびに電極９１ａおよび９１ｂを通じて印加される。直流電圧±Ｖｂｉａｓ１及び±Ｖｂｉａｓ２が印加されると、光導波路２２および２３ならびに光導波路３２および３３のＣＷ光信号に対して、それぞれ±θ１及び±θ２の位相シフトが加えられる。直流電圧±Ｖｂｉａｓ１、±Ｖｂｉａｓ２は、データバイアス電圧ともいい、Ｖｂｉａｓ１およびＶｂｉａｓ２の値は、それぞれ光変調部２および光変調部３のヌル点が選ばれる。すなわち、データバイアス電圧Ｖｂｉａｓ１は、駆動アンプ６によって生成される信号の差動電圧が０であるときに、光変調部２の出力光が消光するように設定され、データバイアス電圧Ｖｂｉａｓ２は、駆動アンプ７によって生成される信号の差動電圧が０であるときに、光変調部３の出力光が消光するように設定される。
　光変調部３の出力信号は、光位相シフタ４によってθ３の位相シフトが加えられ、光カプラ５により光変調部２の出力信号と合波（結合）され、１６値光ＱＡＭ信号として出力される。
　ここで、θ３が、±π／２であれば、最良の波形が得られる。±π／２というのは、キャリア波長の１／４に相当する。キャリア波長は、一般にマイクロメータのオーダであるため、光位相シフタ４による位相の調整は極めてシビアである。また、光ＱＡＭ信号の光品質は、光位相シフタ４の誤差に敏感であるため、光位相シフタ４の位相変化量を正しい値に調整するのは極めて重要である。一般に、この調整は、バイアス電源１０ｐから光位相シフタ４に供給されるバイアス電圧（以下、直交バイアス電圧ともいう）Ｖｂｉａｓ３を調整することで行われる。
　ここで、駆動アンプ６によって生成される差動信号（Ｄａｔａ１－￣Ｄａｔａ１）が示す４種類の信号レベルを、Ｖ０、Ｖ１、－Ｖ１、－Ｖ０と表し、Ｖ０＞Ｖ１＞－Ｖ１＞－Ｖ０であるとする。一般に、光変調部２と光変調部３の光学特性は同等であるので、駆動アンプ７によって生成される差動信号（Ｄａｔａ２－￣Ｄａｔａ２）が示す４種類の信号レベルも、Ｖ０、Ｖ１、－Ｖ１、－Ｖ０と表される。また、駆動アンプ６と駆動アンプ７の差動出力の最大振幅は、光変調部２と光変調部３の半波長電圧Ｖπを超えないように予め設定する。したがって、２Ｖπ≧Ｖ０－（－Ｖ０）＝２Ｖ０となる。
　ここで、上記の半波長電圧Ｖπについて説明する。光変調部２は、前述したようにＭＺＩ型変調器であり、２つの光導波路２２，２３が組み込まれている。２つの光導波路２２，２３に加わるＤａｔａ１の電圧と￣Ｄａｔａ１の電圧が共に０であるときに、光変調部２の出力が消光するようデータバイアス電圧Ｖｂｉａｓ１が調整されているとする。通常、これら２つの光導波路２２，２３には、相反的な駆動信号が印加される。例えば、Ｄａｔａ１＝Ｖｘ、￣Ｄａｔａ１＝－Ｖｘに変化した場合に、光変調部２の光出力が最大強度に達するならば、２Ｖｘを光変調部２の半波長電圧Ｖπという。Ｄａｔａ１＝－Ｖｘ、￣Ｄａｔａ１＝Ｖｘに変化したときにも、光変調部２の光出力は、最大強度に達し、この場合は、Ｄａｔａ１＝Ｖｘ、￣Ｄａｔａ１＝－Ｖｘの場合と比較して、光出力の光位相はπだけ異なる。光変調部２は、この性質を利用して光の位相を変更するため、Ｄａｔａ１及び￣Ｄａｔａ１の電圧は、各々最大でＶπの振幅を持ち、（Ｄａｔａ１―￣Ｄａｔａ１）は、最大で２Ｖπの振幅を有するように予め設計されている。光変調部３も、光変調部２と同様の構成となる。
　図６は、バイアスが適正である場合の光変調装置５００ｐの特性を示すグラフであり、光変調部２の出力光信号の電場Ｅ１と、Ｖ０、Ｖ１、－Ｖ１、－Ｖ０及びＶｂｉａｓ１の関係を模式的に示す。駆動信号駆動信号の電位Ｖ０、Ｖ１、－Ｖ１、－Ｖ０とデータバイアス電圧Ｖｂｉａｓ１の和を横軸にとり、光導波路１０４の出力光信号の電場Ｅ１を縦軸にとると、正弦波が描かれる。ただし、説明を簡単にするため、本質的でない係数は全て省略している。データバイアス電圧が適正な場合は、Ｖ０、Ｖ１、－Ｖ１、－Ｖ０はヌル点に対して対称的に並び、またＶ０、Ｖ１、－Ｖ１、－Ｖ０によって生成される出力光信号の電場Ｅ１１、Ｅ１２、Ｅ１３、Ｅ１４も０レベルに対して対称的に並ぶ。光変調部３の出力における出力光信号の電場Ｅ２と、Ｖ０、Ｖ１、－Ｖ１、－Ｖ０及びＶｂｉａｓ２の関係も、図６と同様の関係となる。
　図７は、各バイアスが適正であるときのコンスタレーションを示す図である。適切な値の直交バイアス電圧Ｖｂｉａｓ３が、光位相シフタ４に印加されている場合は、θ３＝π／２となる。光変調部２及び光変調部３の出力光信号の光位相は、直交するので、ＩＱ光変調器１００の出力光信号のコンスタレーションは、図７に示すような格子状となる。ここで重要なことは、コンスタレーションの各シンボルの配置が、原点に対して対称的に並ぶということである。この対称性は、１６値ＱＡＭ以外のＱＡＭでも共通する性質である。なお、Ｅ１とＥ２は、θ３＝π／２が保たれている場合には直交するので、Ｅ１をＩｎ－Ｐｈａｓｅ成分（同相成分）、Ｅ２をＱｕａｄｒａｒｕｒｅ－Ｐｈａｓｅ成分（直交成分）と呼び、それぞれ、Ｉ成分、Ｑ成分と略して表記される。
　１６値ＱＡＭ信号の光パワーＰｔｏｔａｌは、コンスタレーションの各シンボルの電場の２乗の和に比例する。Ｐｔｏｔａｌは、以下の式（１）のように表される。なお、式（１）におけるΣは、Ｋ及びＬの値を１から４までの範囲で変更して和をとることを意味する。
Figure JPOXMLDOC01-appb-M000001
 　　　　　　　　　　　　　　　　　　
　ところで、上記した３つのバイアス電圧Ｖｂｉａｓ１、Ｖｂｉａｓ２、Ｖｂｉａｓ３の適正値は、時間の経過、あるいは温度変化とともに変化することが知られており、この現象は、バイアスドリフトと呼ばれている。この現象について、非特許文献１において示されているように、Ｖｂｉａｓ３がバイアスドリフトを起こして、θ３がπ／２と異なる値をとったとしても、Ｖｂｉａｓ１及びＶｂｉａｓ２が最適値を保っているならば、光パワーＰｔｏｔａｌの合計は変わらない。このため、Ｖｂｉａｓ３のドリフトを検出するのは困難となる。
　これに対し、非特許文献１に記載の非対称バイアスディザリングの技術を用いて、Ｖｂｉａｓ１及びＶｂｉａｓ２にディザリングを施すことにより、Ｖｂｉａｓ３のドリフトを検出することが可能となる。非対称バイアスディザリングでは、Ｖｂｉａｓ１及びＶｂｉａｓ２の各々に低速のディザリングを与える。ここで、Ｖｂｉａｓ１に加えるディザ信号と、Ｖｂｉａｓ２に加えるディザ信号とは、周波数は同一であるが位相を相互に９０°ずらす。仮に、Ｖｂｉａｓ１に加えるディザ信号と、Ｖｂｉａｓ２に加えるディザ信号とを各々ｃｏｓ（ωｄ×ｔ）、ｓｉｎ（ωｄ×ｔ）と記載するとする。ここで、ωｄは、角振動数（または、角周波数）であり、ｔは、時間を表す変数である。
　各バイアス電圧のいずれかがドリフトを起こすと、ＩＱ光変調器１００の出力光の強度にはディザ信号の周波数ｆｄ（＝ωｄ／２π）に対応した強度変調成分が現れる。非特許文献１に記載されているように、Ｖｂｉａｓ１がドリフトを起こすとＩＱ光変調器１００の出力光に重畳される強度変調成分は±ｓｉｎ（ωｄ×ｔ）に同期する。これに対し、Ｖｂｉａｓ２がドリフトを起こすと変調器出力光に重畳される強度変調成分は±ｃｏｓ（ωｄ×ｔ）に同期する。また、Ｖｂｉａｓ３がドリフトを起こすと変調器出力光に重畳される強度変調成分は±ｓｉｎ（２ωｄ×ｔ）に同期する。ここで、正負の符号は、各バイアスのドリフト値の正負に対応する。
　この性質を利用して、各バイアスのドリフトを補償し、バイアス電圧を適正な値に修正することが可能となる。すなわち、変調器出力光の強度をωｄまたは2ωｄの角振動数で同期検波を行い、同期検波結果が０となるよう、バイアス電圧Ｖｂｉａｓ１、Ｖｂｉａｓ２、Ｖｂｉａｓ３にフィードバックを与えることにより、バイアスドリフトが生じても各バイアス電圧を適正に保つことが可能となる。ディザリングの信号が正弦波ではなく方形波であれば、変調光に重畳される強度変調成分は単一ではなく奇数次の高調波成分が更に生じるが、これを同期検波してもよい。
H.Kawakami, E.Yoshida and Y.Miyamoto, "Asymmetric dithering technique for bias condition monitoring in optical QPSK modulator", Electronics Letters 18th (March 2010), vol.46, no.6, pp.430-431.
　しかしながら、非特許文献１に記載されている構成では、複数の周波数に対応した同期検波回路が必要となる。ｃｏｓ（ωｄ×ｔ）に同期した同期検波と、ｓｉｎ（ωｄ×ｔ）に同期した同期検波とは、リファレンスクロック信号の位相を９０度変える必要はあるものの同一の同期検波回路で構成することができる。これに対して、ｓｉｎ（２ωｄ×ｔ）に同期した同期検波をも行うためには、同期検波回路内のバンドパスフィルタ（以下、ＢＰＦ（Band Path Filter）という）の中心周波数を任意に変更可能な構成とするか、または、ＢＰＦの中心周波数が異なる同期検波回路をもう１セット用意する必要がある。このため、装置構成が複雑となり、回路規模が大きくなるという問題がある。
　本発明は、上記問題を解決すべくなされたもので、その目的は、ＱＡＭ信号の光変調においてバイアス電圧のドリフトを検出する場合、同一の周波数で同期検波を可能とする光変調装置、及び光変調方法を提供することにある。
　上記問題を解決するために、本発明の一態様は、連続光信号に対して直交振幅変調を行う光変調装置であって、前記連続光信号から分岐された一方の連続光信号に対して変調を行うＩ成分光変調部と、前記連続光信号から分岐された他方の連続光信号に対して変調を行うＱ成分光変調部と、前記Ｉ成分光変調部の出力と前記Ｑ成分光変調部の出力のどちらかまたは両方の光位相に位相シフトを与える光位相シフタと、前記Ｉ成分光変調部に駆動信号が印加されていない場合にヌル点となるように第１のバイアス電圧を出力する第１のバイアス電圧出力部と、前記Ｑ成分光変調部に駆動信号が印加されていない場合にヌル点となるように第２のバイアス電圧を出力する第２のバイアス電圧出力部と、前記光位相シフタによって生じる位相シフト量を調整する第３のバイアス電圧を出力する第３のバイアス電圧出力部と、前記Ｉ成分光変調部および前記Ｑ成分光変調部によって変調された変調光のパワーを検出する光パワーモニタ部と、前記変調光のパワーから周波数ｆｄの成分を同期検波する同期検波回路と、前記第１のバイアス電圧、または、前記第２のバイアス電圧を調整する場合、周波数ｆｄ／ｎ（ｎは、１以上の正の整数）の信号を前記第１のバイアス電圧、または、前記第２のバイアス電圧に加えるディザ信号として出力し、前記第３のバイアス電圧を調整する場合、周波数ｆｄ／ｍ（ｍは、１以上の正の整数であってｎ＜ｍ）の互いに直交する２つの信号をそれぞれ前記第１のバイアス電圧と前記第２のバイアス電圧に加えるディザ信号として出力し、前記同期検波の出力に基づいて各々のバイアス電圧を増減させて調整する制御回路と、を備える光変調装置である。
　また、本発明の一態様は、上記に記載の光変調装置において、前記制御回路は、前記第１のバイアス電圧を調整する場合、前記周波数ｆｄ／ｎの余弦波の信号を前記ディザ信号として出力し、前記第２のバイアス電圧を調整する場合、前記周波数ｆｄ／ｎの正弦波の信号を前記ディザ信号として出力し、前記第３のバイアス電圧を調整する場合、前記周波数ｆｄ／ｍの余弦波を前記第１のバイアス電圧のディザ信号として出力し、かつ前記周波数ｆｄ／ｍの正弦波を前記第２のバイアス電圧のディザ信号として出力し、前記同期検波回路は、前記第１、第２、第３のバイアス電圧を調整する場合、前記周波数ｆｄ／ｎの余弦波をリファレンスクロックとして同期検波を行い、前記第２のバイアス電圧及び前記第３のバイアス電圧を調整する場合、前記周波数ｆｄ／ｎの正弦波をリファレンスクロックとして同期検波を行うようにしてもよい。
　また、本発明の一態様は、上記に記載の光変調装置において、前記ｎは１であり、前記ｍは２であるとしてもよい。
　また、本発明の一態様は、上記に記載の光変調装置において、前記制御回路は、前記第１のバイアス電圧を調整する期間と、前記第２のバイアス電圧を調整する期間と、前記第３のバイアス電圧を調整する期間と、調整の順番とを予め定めており、各々の期間ごとに、対応する前記ディザ信号を出力し、かつ対応するリファレンスクロック信号を前記同期検波回路に出力することを順番に繰り返すようにしてもよい。
　また、本発明の一態様は、上記に記載の光変調装置において、前記第１のバイアス電圧出力部は、供給される制御信号にしたがって前記第１のバイアス電圧を増減させ、前記第２のバイアス電圧出力部は、供給される制御信号にしたがって前記第２のバイアス電圧を増減させ、前記第３のバイアス電圧出力部は、供給される制御信号にしたがって前記第３のバイアス電圧を増減させ、前記第１のバイアス電圧出力部と前記制御回路とに接続され、前記制御回路から出力されるディザ信号を前記第１のバイアス電圧に加える第１のディザ信号印加部と、前記第２のバイアス電圧出力部と前記制御回路とに接続され、前記制御回路から出力されるディザ信号を前記第２のバイアス電圧に加える第２のディザ信号印加部と、を備え、前記制御回路は、前記各々の期間ごとに、前記同期検波の結果から得られる各バイアスが適正であるか否かの情報を含む前記制御信号を、前記各々の期間に対応する前記第１、第２、第３のバイアス電源に出力し、前記ディザ信号を前記各々の期間に対応する前記第１、第２のディザ信号印加部に出力し、前記各々の期間に対応する前記リファレンスクロック信号を前記同期検波回路に出力することを順番に繰り返すようにしてもよい。
　また、本発明の一態様は、上記に記載の光変調装置において、前記Ｉ成分光変調部と前記Ｑ成分光変調部と前記光位相シフタと前記光パワーモニタ部とが同一の光集積回路上に備えられるようにしてもよい。
　また、本発明の一態様は、上記に記載の光変調装置において、前記制御回路及び前記同期検波回路は、ディジタル回路で構成され、前記ディジタル回路を、前記第１のバイアス電圧、または、前記第２のバイアス電圧を調整する場合、周波数ｆｄ／ｎ（ｎは、１以上の正の整数）の信号を前記第１のバイアス電圧、または、前記第２のバイアス電圧に加えるディザ信号として出力する手段、前記第３のバイアス電圧を調整する場合、周波数ｆｄ／ｍ（ｍは、１以上の正の整数であってｎ＜ｍ）の互いに直交する２つの信号をそれぞれ前記第１のバイアス電圧と前記第２のバイアス電圧に加えるディザ信号として出力する手段、前記変調光のパワーから周波数ｆｄの成分を同期検波する手段、前記同期検波の出力に基づいて各々のバイアス電圧を増減させて調整する手段として機能させるようにしてもよい。
　また、本発明の一態様は、連続光信号から分岐された一方の連続光信号に対して変調を行うＩ成分光変調部と、前記連続光信号から分岐された他方の連続光信号に対して変調を行うＱ成分光変調部と、前記Ｉ成分光変調部の出力と前記Ｑ成分光変調部の出力のどちらかまたは両方の光位相に位相シフトを与える光位相シフタとを備える光変調装置による光変調方法であって、前記Ｉ成分光変調部に駆動信号が印加されていない場合にヌル点となるように第１のバイアス電圧を出力し、前記Ｑ成分光変調部に駆動信号が印加されていない場合にヌル点となるように第２のバイアス電圧を出力し、前記光位相シフタによって生じる位相シフト量を調整する第３のバイアス電圧を出力し、前記Ｉ成分光変調部および前記Ｑ成分光変調部によって変調された変調光のパワーを検出し、前記変調光のパワーから周波数ｆｄの成分を同期検波し、前記第１のバイアス電圧、または、前記第２のバイアス電圧を調整する場合、周波数ｆｄ／ｎ（ｎは、１以上の正の整数）の信号を前記第１のバイアス電圧、または、前記第２のバイアス電圧に加えるディザ信号として出力し、前記第３のバイアス電圧を調整する場合、周波数ｆｄ／ｍ（ｍは、１以上の正の整数であってｎ＜ｍ）の互いに直交する２つの信号をそれぞれ前記第１のバイアス電圧と前記第２のバイアス電圧に加えるディザ信号として出力し、前記同期検波の出力に基づいて各々のバイアス電圧を増減させて調整する光変調方法である。
　この発明によれば、光ＱＡＭ信号に重畳されたディザ信号成分を同期検波して複数のバイアス電圧のドリフトを各々検出して補正する構成が、単一の周波数ｆｄのみを用いた同期検波を行うことにより実現可能となる。
本発明の第１実施形態の光変調装置の構成を示すブロック図である。 同実施形態のＩＱ光変調器の構成を示すブロック図である。 本発明の第２実施形態の光変調装置の構成を示すブロック図である。 本発明の第３実施形態の光変調装置の構成を示すブロック図である。 従来の光変調装置の構成を示すブロック図である。 バイアスドリフトが発生していないときの光変調装置の特性を示すグラフである。 バイアスドリフトが発生していないときのコンスタレーションを示すグラフである。
（第１実施形態）
　以下、本発明の実施形態について図面を参照して説明する。
　図１は、本発明の第１実施形態による光変調装置５００の概略構成を示すブロック図である。ここでは、１６値ＱＡＭを出力する光変調装置について説明を行うが、駆動信号の多値数を４以外の値に変更することにより、異なる多値数のＱＡＭ信号を生成する光変調装置とすることもできる。
　光変調装置５００において、ＩＱ光変調器１００は、図２に示す内部構成を有しており、入力光導波路１０１と、光カプラ１と、光変調部２と、光変調部３と、光導波路１０４及び光導波路１０５と、光カプラ５と、光位相シフタ４とを備える。入力光導波路１０１にはＣＷ光信号が供給される。光カプラ１は、入力光導波路１０１に接続され、ＣＷ光信号を光導波路１０２と光導波路１０３とに分岐する。光変調部２は、光導波路１０２に接続される。光変調部３は、光導波路１０３に接続される。光導波路１０４及び光導波路１０５は、光変調部２及び光変調部３の出力側にそれぞれ接続される。光カプラ５は、光導波路１０４と光導波路１０５とを伝播するＣＷ光信号を合波（結合）して出力光導波路１０６へ出力する。光位相シフタ４は、光導波路１０５に設けられる。また、ＩＱ光変調器１００は、電極５１、電極６１ａ，６１ｂ、電極７１ａ，７１ｂ、電極８１ａ，８１ｂ、及び電極９１ａ，９１ｂを備える。
　ＩＱ光変調器１００において、光変調部２は、ＭＺＩ型の光変調器であり、光導波路１０２に接続され、光カプラ１によって分岐されたＣＷ光信号をさらに２つに分岐する光カプラ２１と、光カプラ２１によって分岐されたＣＷ光信号を伝播させる２つのアームである光導波路２２および２３とを備える。また、光変調部２は、２つの光導波路２２および２３のＣＷ光信号を合波（結合）して光導波路１０４に出力する光カプラ２４を備える。また、光変調部２は、電極６１ａ，６１ｂ及び電極８１ａ，８１ｂに接続され、電極６１ａ，６１ｂから印加される駆動信号電圧と、電極８１ａ，８１ｂから印加されるデータバイアス電圧とに応じて光導波路２２，２３を伝播するＣＷ光信号の位相をシフト、すなわち位相を進めたり遅らせたりして位相を変化させる。
　光変調部３は、光変調部２と同様にＭＺＩ型の光変調器である。光変調部３は、光導波路１０３に接続され、光カプラ１によって分岐されたＣＷ光信号をさらに２つに分岐する光カプラ３１と、光カプラ３１によって分岐されたＣＷ光信号を伝播させる２つのアームである光導波路３２，３３とを備える。また、光変調部３は、２つの光導波路３２および３３のＣＷ光信号を合波（結合）して光導波路１０５に出力する光カプラ３４を備える。また、光変調部３は、電極７１ａ，７１ｂ及び電極９１ａ，９１ｂに接続され、電極７１ａ，７１ｂから印加される駆動信号電圧と、電極９１ａ，９１ｂから印加されるデータバイアス電圧とに応じて光導波路３２，３３を伝播するＣＷ光信号の位相をシフトさせる。なお、光変調部２と光変調部３の光学特性は同等であるものとする。
　光位相シフタ４は、電極５１に接続され、電極５１から印加される直交バイアス電圧に応じて光導波路１０５を伝播するＣＷ光信号の位相をシフトさせる。
　なお、図１及び図２に示したＩＱ光変調器１００は、各駆動信号用の電極６１ａ，６１ｂ、及び電極７１ａ，７１ｂが２つの導波路に正負の相反する電圧を印加する構成となっており、合計４つの電極が存在する。このようなタイプのＩＱ光変調器１００をデュアル駆動型という。
　図１に戻り、光変調装置５００において、駆動アンプ６は、１つの入力端子と、非反転出力端子及び反転出力端子の２つの出力端子を有し、非反転出力端子が、電極６１ａに接続され、反転出力端子が、電極６１ｂに接続される。また、駆動アンプ６は、差動の駆動信号であって、第１の４値データ信号Ｄａｔａ１，￣Ｄａｔａ１の電圧信号をそれぞれ非反転出力端子及び反転出力端子から出力する。なお、前述したように、図面において、文字列、例えば「Ｄａｔａ１」の上にバー（￣）が付与されて示される符号は、「Ｄａｔａ１」の論理否定を表し、本文中ではバー（￣）の後に文字列を記載した符号、例えば、「￣Ｄａｔａ１」と表記される。
　駆動アンプ７は、１つの入力端子と、非反転出力端子及び反転出力端子の２つの出力端子を有し、非反転出力端子が、電極７１ａに接続され、反転出力端子が、電極７１ｂに接続される。また、駆動アンプ７は、差動の駆動信号であって、第２の４値データ信号Ｄａｔａ２，￣Ｄａｔａ２の電圧信号をそれぞれ非反転出力端子及び反転出力端子から出力する。
　光タップ１１は、ＩＱ光変調器１００の出力光導波路１０６に設けられ、ＩＱ光変調器１００から出力されるＣＷ光信号をタップ、すなわち分岐させる。ＯＥ（Optical Electrical）コンバータ１２は、光パワーをモニタする光パワーモニタ機能部の一例である。ＯＥコンバータ１２は、光タップ１１に接続され、光タップ１１によってタップされたＣＷ光信号の光強度値を検出し、検出した光強度値を電気信号に変換して同期検波回路２０２に出力する。ＯＥコンバータ１２に必要な帯域は、ＤＣ～ｋＨｚ程度でよく、駆動信号のボーレートより、はるかに低速な値にしてもよい。同期検波回路２０２は、クロック（clk）端子から供給されるリファレンスクロック（ＲｅｆＣＬＫ：Reference Clock）信号に基づいて、データ（data）端子から供給されるＣＷ光信号の光強度値を示す電気信号からリファレンスクロック信号に同期した強度変調成分、またはその整数倍の高次波を同期検波し、同期検波結果の情報を出力する。
　制御回路２００は、バイアス制御回路２１０、シンセサイザ２１１、コントローラ２１２を備える。制御回路２００において、コントローラ２１２は、Ｖｂｉａｓ１、Ｖｂｉａｓ２、Ｖｂｉａｓ３の３つのバイアス電圧の調整期間をタイムシェアリングで切り替えることを示す３種類の同期信号を予め定められる期間ごとにバイアス制御回路２１０とシンセサイザ２１１に同じタイミングで出力する。
　シンセサイザ２１１は、コントローラ２１２から第１の同期信号が供給されると、ｃｏｓ（ωｄ×ｔ）のディザ信号およびリファレンスクロック信号を生成して加算器８６と同期検波回路２０２に各々出力する。また、シンセサイザ２１１は、コントローラ２１２から第２の同期信号が供給されると、ｓｉｎ（ωｄ×ｔ）のディザ信号およびリファレンスクロック信号を生成して加算器９６と同期検波回路２０２に各々出力する。また、シンセサイザ２１１は、コントローラ２１２から第３の同期信号が供給されると、ｃｏｓ（ωｄ／２×ｔ）とｓｉｎ（ωｄ／２×ｔ）のディザ信号とｓｉｎ（ωｄ×ｔ）のリファレンスクロック信号とを生成する。シンセサイザ２１１は、ｃｏｓ（ωｄ／２×ｔ）のディザ信号を加算器８６に出力し、ｓｉｎ（ωｄ／２×ｔ）のディザ信号を加算器９６に出力し、ｓｉｎ（ωｄ×ｔ）のリファレンスクロック信号を同期検波回路２０２に出力する。なお、ディザリングの振幅は、１６値のＱＡＭ信号の信号品質劣化を生じさせない大きさに予め設定される。角振動数ωｄの値は、１６値ＱＡＭ信号のボーレートより十分小さい値とし、たかだかｋＨｚオーダに抑える。
　バイアス制御回路２１０は、コントローラ２１２から第１の同期信号が供給されると、同期検波回路２０２からの同期検波結果をもとに、Ｖｂｉａｓ１が適正値より大きいか小さいかを判断してバイアス電源８に制御信号を出力する。これにより、バイアス制御回路２１０は、フィードバック制御を行いデータバイアス電圧Ｖｂｉａｓ１の値の調整を行う。また、バイアス制御回路２１０は、コントローラ２１２から第２の同期信号が供給されると、同期検波回路２０２からの同期検波結果をもとに、Ｖｂｉａｓ２が適正値より大きいか小さいかを判断してバイアス電源９に制御信号を出力する。これにより、バイアス制御回路２１０は、フィードバック制御を行いデータバイアス電圧Ｖｂｉａｓ２の値の調整を行う。また、バイアス制御回路２１０は、コントローラ２１２から第３の同期信号が供給されると、同期検波回路２０２からの同期検波結果をもとに、Ｖｂｉａｓ３が適正値より大きいか小さいかを判断してバイアス電源１０に制御信号を出力することにより、フィードバック制御を行い直交バイアス電圧Ｖｂｉａｓ３の値の調整を行う。これら３つのバイアス電圧の調整処理は、コントローラ２１２から同期信号が供給されるごとに切り替えて順に繰り返される。なお、各制御信号は、同期検波の結果から得られる各バイアスが適正であるか否かを示す情報であり、電圧の増加あるいは減少を指示する情報である。
　バイアス電源８，９、及び１０は、バイアス電圧を出力するバイアス電圧出力部として、それぞれデータバイアス電圧Ｖｂｉａｓ１，Ｖｂｉａｓ２、及び直交バイアス電圧Ｖｂｉａｓ３を出力端子に出力する。また、バイアス電源８，９、及び１０は、バイアス制御回路２１０から出力される制御信号にしたがって電圧を増減させて調整する。
　加算器８６，９６は、ディザ信号を印加するディザ信号印加機能部の一例であり、加算器８６は、シンセサイザ２１１から供給されるディザ信号をバイアス電源８が出力するデータバイアス電圧Ｖｂｉａｓ１に加えて差動アンプ８５に出力する。加算器９６は、シンセサイザ２１１から供給されるディザ信号をバイアス電源９が出力するデータバイアス電圧Ｖｂｉａｓ２に加えて差動アンプ９５に出力する。
　差動アンプ８５は、加算器８６に接続される入力端子と、電極８１ａに接続される非反転出力端子と、電極８１ｂに接続される反転出力端子とを備え、加算器８６の出力を差動増幅したデータバイアス電圧±Ｖ’ｂｉａｓ１をそれぞれ非反転出力端子及び反転出力端子から出力する。光導波路２２，２３を伝播するＣＷ光信号は、差動アンプ８５によって電極８１ａと電極８１ｂにそれぞれ印加される±Ｖ’ｂｉａｓ１によって±θ’１の位相シフトが追加される。
　差動アンプ９５は、加算器９６に接続される入力端子と、電極９１ａに接続される非反転出力端子と、電極９１ｂに接続される反転出力端子とを備える。差動アンプ９５は、加算器９６の出力を差動増幅したデータバイアス電圧±Ｖ’ｂｉａｓ２をそれぞれ非反転出力端子及び反転出力端子から出力する。光導波路３２，３３を伝播するＣＷ光信号は、更に、差動アンプ９５によって電極９１ａと電極９１ｂにそれぞれ印加される±Ｖ’ｂｉａｓ２によって±θ’２の位相シフトが追加される。
　なお、上記において、Ｖｂｉａｓ１とＶｂｉａｓ２は、それぞれ光変調部２と光変調部３のヌル点をターゲットとしてフィードバック制御される。すなわち、Ｖｂｉａｓ１は、駆動アンプ６によって生成される信号の差動電圧が０であるときに、光変調部２の出力光が消光するように制御され、Ｖｂｉａｓ２は、駆動アンプ７によって生成される信号の差動電圧が０であるときに、光変調部３の出力光が消光するように制御される。
　ここで、駆動アンプ６が生成して、非反転出力端子および反転出力端子から各々出力される第１の４値データ信号Ｄａｔａ１および￣Ｄａｔａ１と、駆動アンプ７が生成して、非反転出力端子および反転出力端子から各々出力される第２の４値データ信号Ｄａｔａ２および￣Ｄａｔａ２とに対する光変調部２および光変調部３の出力における光位相と光強度との関係について説明する。光変調部２は、第１の４値データ信号Ｄａｔａ１および￣Ｄａｔａ１により駆動される。光変調部３は、第２の４値データ信号Ｄａｔａ２および￣Ｄａｔａ２により駆動される。これらのデータ信号は、各々、４値のＮＲＺ（Non Return-to-Zero）信号である。駆動アンプ６は、第１の４値データ信号を正相及び逆相の２種類に増幅して光変調部２に出力するＤａｔａ１，￣Ｄａｔａ１を生成する。駆動アンプ７は、第２の４値データ信号を正相及び逆相の２種類に増幅して光変調部３に出力するＤａｔａ２，￣Ｄａｔａ２を生成する。
　第１の４値データ信号Ｄａｔａ１および￣Ｄａｔａ１は、各々電極６１ａおよび電極６１ｂを通じて光変調部２の光導波路２２および２３に各々印加され、光導波路２２および２３を伝播するＣＷ光信号に対してそれぞれ±φ１の位相シフトを生じさせる。また、第２の４値データ信号Ｄａｔａ２および￣Ｄａｔａ２は、各々電極７１ａおよび電極７１ｂを通じて光変調部３の光導波路３２および３３に各々印加され、光導波路３２および３３を伝播するＣＷ光信号に対してそれぞれ±φ２の位相シフトを生じさせる。位相遅延φ１及びφ２の値は、各データ信号が示す４つの値に対応して変化する。これにより、駆動アンプ６と駆動アンプ７とのそれぞれに入力する第１の４値データ信号Ｄａｔａ１および￣Ｄａｔａ１と、第２の４値データ信号Ｄａｔａ２および￣Ｄａｔａ２との組み合わせによって１６値のＱＡＭ信号を生成することができる。
　駆動アンプ６によって生成される差動信号（Ｄａｔａ１－￣Ｄａｔａ１）が示す４種類の信号レベルを、Ｖ０、Ｖ１、－Ｖ１、－Ｖ０と表し、Ｖ０＞Ｖ１＞－Ｖ１＞－Ｖ０であるものとする。また、前述の通り、光変調部２と光変調部３の光学特性は同等であるので、駆動アンプ７によって生成される差動信号（Ｄａｔａ２－￣Ｄａｔａ２）が示す４種類の信号レベルも、Ｖ０、Ｖ１、－Ｖ１、－Ｖ０で表される。このとき、駆動アンプ６と駆動アンプ７の差動出力の最大振幅は、上述した半波長電圧Ｖπを超えないように光変調部２及び光変調部３の各々において設定する。したがって、２Ｖπ≧Ｖ０－（－Ｖ０）＝２Ｖ０となる。
（バイアス電圧調整手法の概略）
　光変調装置５００によるバイアス電圧の調整の手法について説明する。光変調装置５００は、データバイアス電圧Ｖｂｉａｓ１，Ｖｂｉａｓ２、及び直交バイアス電圧Ｖｂｉａｓ３のバイアスドリフトを検出して調整、すなわち値を増減させて適正な値にする処理をタイムシェアリングで行う。すなわち、データバイアス電圧Ｖｂｉａｓ１の調整を行う際には、制御回路２００が、ｃｏｓ（ωｄ×ｔ）で表されるディザ信号を生成し、生成したディザ信号をデータバイアス電圧Ｖｂｉａｓ１に加える。同期検波回路２０２は、ＩＱ光変調器１００の光出力に重畳されるｃｏｓ（ωｄ×ｔ）に同期した強度変調成分を同期検波し、制御回路２００が、同期検波の結果が０となるようＶｂｉａｓ１を調整する。ここで、ｔは、時間を示す変数であり、ωｄは、角振動数であり、リファレンスクロック信号の周波数ｆｄとの関係は、ｆｄ＝ωｄ／２πとなる。また、ディザリングの振幅は、１６値のＱＡＭ信号の信号品質劣化を生じさせない大きさに予め設定される。角振動数ωｄの値は、１６値ＱＡＭ信号のボーレートより十分小さい値とし、たかだかｋＨｚオーダに抑える。
　データバイアス電圧Ｖｂｉａｓ２の調整を行う際には、制御回路２００が、ｓｉｎ（ωｄ×ｔ）で表されるディザ信号を生成し、生成したディザ信号をデータバイアス電圧Ｖｂｉａｓ２に加える。同期検波回路２０２は、ＩＱ光変調器１００の光出力に重畳されるｓｉｎ（ωｄ×ｔ）に同期した強度変調成分を同期検波し、制御回路２００が、同期検波の結果が０となるようＶｂｉａｓ２を調整する。
　直交バイアス電圧Ｖｂｉａｓ３の調整を行う際には、制御回路２００が、ｃｏｓ（ωｄ／２×ｔ）で表されるディザ信号と、ｓｉｎ（ωｄ／２×ｔ）で表されるディザ信号とを生成する。制御回路２００は、データバイアス電圧Ｖｂｉａｓ１にｃｏｓ（ωｄ／２×ｔ）で表されるディザ信号を加え、データバイアス電圧Ｖｂｉａｓ２にｓｉｎ（ωｄ／２×ｔ）で表されるディザ信号を加える。同期検波回路２０２は、ＩＱ光変調器１００の光出力に重畳されるｓｉｎ（ωｄ×ｔ）に同期した強度変調成分を同期検波し、制御回路２００は、同期検波結果が０となるよう直交バイアス電圧Ｖｂｉａｓ３を調整する。この処理をＶｂｉａｓ１、Ｖｂｉａｓ２、Ｖｂｉａｓ３について順次調整し続ける。
　このような調整を行うことにより、同期検波回路２０２で検出すべき角振動数をωｄという１つの角振動数に限定することができるため、装置構成が簡略化され、装置規模を縮小することが可能となる。
（バイアス電圧を調整する処理）
　図１及び図２を参照して、光変調装置５００によるバイアス電圧Ｖｂｉａｓ１、Ｖｂｉａｓ２、Ｖｂｉａｓ３を調整する処理について説明する。
　ＣＷ光信号が、入力光導波路１０１を伝播してＩＱ光変調器１００に供給されると、ＣＷ光信号は、光カプラ１によって光導波路１０２と光導波路１０３とに分岐され、それぞれ光変調部２と光変調部３に伝播する。光変調部２に供給されるＣＷ光信号は、光カプラ２１により光導波路２２と光導波路２３とに分岐され、光変調部３に供給されるＣＷ光信号は、光カプラ３１により光導波路３２と光導波路３３とに分岐される。駆動アンプ６によって、電極６１ａ，６１ｂに印加されるＤａｔａ１，￣Ｄａｔａ１の電圧は、ＩＱ光変調器１００の光変調部２の光導波路２２，２３に印加され、光導波路２２，２３を伝播するＣＷ光信号に対して±φ１の位相シフトを生じさせる。駆動アンプ７によって、電極７１ａ，７１ｂに印加されるＤａｔａ２，￣Ｄａｔａ２の電圧は、ＩＱ光変調器１００の光変調部３の光導波路３２，３３に印加され、光導波路３２，３３を伝播するＣＷ光信号に対して±φ２の位相シフトを生じさせる。
（バイアス電源８の調整）
　光変調装置５００の立ち上げ時において、バイアス電源８、バイアス電源９、及びバイアス電源１０が出力するデータバイアス電圧Ｖｂｉａｓ１、Ｖｂｉａｓ２、直交バイアス電圧Ｖｂｉａｓ３は最適値ではないため、バイアスドリフトの有無に関わらず調整が必要となる。コントローラ２１２は、最初に、第１の同期信号をバイアス制御回路２１０とシンセサイザ２１１に出力する。
　シンセサイザ２１１は、第１の同期信号が供給されると、ｃｏｓ（ωｄ×ｔ）で表されるディザ信号とリファレンスクロック信号を生成し、加算器８６と、同期検波回路２０２に各々出力する。加算器８６は、バイアス電源８が出力するデータバイアス電圧Ｖｂｉａｓ１にｃｏｓ（ωｄ×ｔ）で表されるディザ信号を加えるディザリングを行い差動アンプ８５に出力する。差動アンプ８５によって電極８１ａと電極８１ｂにＶ’ｂｉａｓ１と－Ｖ’ｂｉａｓ１が印加されると、光変調部２は、光導波路２２と光導波路２３を伝播する光信号に対して±θ’１の位相シフトを加える。光導波路２２と光導波路２３とを伝播する光信号が光カプラ２４により合波（結合）される。
　バイアス電源９は、データバイアス電圧としてＶｂｉａｓ２の直流電圧を出力する。加算器９６は、シンセサイザ２１１から供給されるディザ信号と、バイアス電源９が出力するデータバイアス電圧Ｖｂｉａｓ２とを加算して出力する。なお、バイアス電源８の調整期間の間、加算器９６には、ディザ信号が供給されないため、そのままデータバイアス電圧Ｖｂｉａｓ２が差動アンプ９５に出力される。差動アンプ９５によって電極９１ａと電極９１ｂにＶ’ｂｉａｓ２と－Ｖ’ｂｉａｓ２が印加されると、光変調部３は、光導波路３２と光導波路３３を伝播する光信号に対して±θ’２の位相シフトを加える。光導波路３２と光導波路３３とを伝播する光信号が光カプラ３４により合波（結合）される。
　バイアス電源１０は、直交バイアス電圧としてＶｂｉａｓ３の直流電圧を出力する。電極５１に直交バイアス電圧Ｖｂｉａｓ３が印加されると、光位相シフタ４は、光導波路１０５を伝播するＣＷ光信号に対してθ３の位相シフトを加える。前述の通り、θ３は、Ｖｂｉａｓ３が最適である場合、±π／２の値となるが、光変調装置５００の立ち上げ時においては、最適値ではないため、バイアスドリフトの有無に関わらずθ３は±π／２とは限らない。光カプラ５は、ＱＡＭ信号を生成する合波部として、光導波路１０４と光導波路１０５とを伝播するＣＷ光信号を合波（結合）してＱＡＭ信号を生成して出力光導波路１０６に出力する。
　ＯＥコンバータ１２は、光タップ１１によってタップされたＣＷ光信号の光強度値を検出して同期検波回路２０２に出力する。同期検波回路２０２は、シンセサイザ２１１が出力するｃｏｓ（ωｄ×ｔ）のリファレンスクロック信号に同期した強度変調成分をＯＥコンバータ１２の出力から同期検波する。同期検波回路２０２は、同期検波の結果をバイアス制御回路２１０に出力する。バイアス制御回路２１０は、同期検波の結果を示す情報を受けて、当該同期検波の結果が０になるようにバイアス電源８に出力させるデータバイアス電圧Ｖｂｉａｓ１の値を増減させて調整する制御信号をバイアス電源８に出力する。その結果、データバイアス電圧Ｖｂｉａｓ１は適正値に近づく。
（バイアス電源９の調整）
　予め定められる一定の期間が経過して、バイアス電源８の調整期間が終了し、バイアス電源９のデータバイアス電圧を調整する期間になると、コントローラ２１２は、第２の同期信号をバイアス制御回路２１０とシンセサイザ２１１に出力する。シンセサイザ２１１は、第２の同期信号が供給されると、ｓｉｎ（ωｄ×ｔ）のディザ信号とリファレンスクロック信号を生成し、加算器９６と同期検波回路２０２に各々出力する。なお、バイアス電源９の調整期間の間、シンセサイザ２１１から加算器８６に対してｃｏｓ（ωｄ×ｔ）のディザ信号は印加されない。また、この時点ではバイアス電源８，９，１０は、第２の同期信号が送信される直前のバイアス電圧値を維持している。加算器９６は、バイアス電源９が出力するデータバイアス電圧Ｖｂｉａｓ２にｓｉｎ（ωｄ×ｔ）で表されるディザ信号を加えるディザリングを行い差動アンプ９５に出力する。差動アンプ９５によって電極９１ａと電極９１ｂにＶ’ｂｉａｓ２と－Ｖ’ｂｉａｓ２が印加されると、光変調部３は、光導波路３２と光導波路３３を伝播する光信号に対して±θ’２の位相シフトを加える。光導波路３２と光導波路３３とを伝播する光信号が光カプラ３４により合波（結合）される。
　バイアス電源１０は、直交バイアス電圧としてＶｂｉａｓ３の直流電圧を継続して出力しており、光位相シフタ４は、光導波路１０５を伝播するＣＷ光信号に対してθ３の位相シフトを加える。光変調部２は、光導波路２２と光導波路２３を伝播する光信号に対して継続して±θ’１の位相シフトを加えており、光導波路２２と光導波路２３とを伝播する光信号が光カプラ２４により合波（結合）される。光カプラ５は、光導波路１０４と光導波路１０５とを伝播するＣＷ光信号を合波（結合）して出力光導波路１０６に出力する。ＯＥコンバータ１２は、光タップ１１によってタップされたＣＷ光信号の光強度値を検出して同期検波回路２０２に出力する。同期検波回路２０２は、シンセサイザ２１１が出力するｓｉｎ（ωｄ×ｔ）のリファレンスクロック信号に同期した強度変調成分をＯＥコンバータ１２の出力から同期検波する。同期検波回路２０２は、同期検波の結果を示す情報をバイアス制御回路２１０に出力する。バイアス制御回路２１０は、同期検波の結果を受けて、当該同期検波の結果が０になるようにバイアス電源９に出力させるデータバイアス電圧Ｖｂｉａｓ２の値を増減させて調整する制御信号をバイアス電源９に出力する。その結果、データバイアス電圧Ｖｂｉａｓ２は適正値に近づく。
（バイアス電源１０の調整）
　予め定められる一定の期間が経過して、バイアス電源９の調整期間が終了し、バイアス電源１０のデータバイアス電圧を調整する期間になると、コントローラ２１２は、第３の同期信号をバイアス制御回路２１０とシンセサイザ２１１に出力する。シンセサイザ２１１は、第３の同期信号が供給されると、加算器８６に対してｃｏｓ（ωｄ／２×ｔ）のディザ信号を出力し、加算器９６に対してｓｉｎ（ωｄ／２×ｔ）のディザ信号を出力し、同期検波回路２０２に、ｓｉｎ（ωｄ×ｔ）のリファレンスクロック信号を出力する。この時点ではバイアス電源８，９，１０は、第３の同期信号が送信される直前のバイアス電圧値を維持している。
　加算器８６は、バイアス電源８が出力するデータバイアス電圧Ｖｂｉａｓ１にｃｏｓ（ωｄ／２×ｔ）で表されるディザ信号を加えるディザリングを行い、ディザリングが行われた信号を差動アンプ８５に出力する。差動アンプ８５によって電極８１ａと電極８１ｂにＶ’ｂｉａｓ１と－Ｖ’ｂｉａｓ１が印加されると、光変調部２は、光導波路２２と光導波路２３を伝播する光信号に対して±θ’１の位相シフトを加える。光導波路２２と光導波路２３とを伝播する光信号が光カプラ２４により合波（結合）される。
　加算器９６は、バイアス電源９が出力するデータバイアス電圧Ｖｂｉａｓ２にｓｉｎ（ωｄ／２×ｔ）で表されるディザ信号を加えるディザリングを行い、ディザリングが行われた信号を差動アンプ９５に出力する。差動アンプ９５によって電極９１ａと電極９１ｂにＶ’ｂｉａｓ２と－Ｖ’ｂｉａｓ２とが印加されると、光変調部３は、光導波路３２と光導波路３３とを伝播する光信号に対して±θ’２の位相シフトが加えられる。光導波路３２と光導波路３３とを伝播する光信号が光カプラ３４により合波（結合）される。
　バイアス電源１０は、直交バイアス電圧としてＶｂｉａｓ３の直流電圧を継続して出力しており、電極５１に直交バイアス電圧Ｖｂｉａｓ３が印加されると、光位相シフタ４は、光導波路１０５を伝播するＣＷ光信号に対してθ３の位相シフトを加える。光カプラ５は、光導波路１０４と光導波路１０５とを伝播するＣＷ光信号を合波（結合）して出力光導波路１０６に出力する。ＯＥコンバータ１２は、光タップ１１によってタップされたＣＷ光信号の光強度値を検出して同期検波回路２０２に出力する。同期検波回路２０２は、シンセサイザ２１１が出力するｓｉｎ（ωｄ×ｔ）のリファレンスクロック信号に同期した強度変調成分をＯＥコンバータ１２の出力から同期検波する。同期検波回路２０２は、同期検波の結果を示す情報をバイアス制御回路２１０に出力する。バイアス制御回路２１０は、同期検波の結果を受けて、当該同期検波の結果が０になるようにバイアス電源１０に出力させる直交バイアス電圧Ｖｂｉａｓ３の値を増減させて調整する制御信号をバイアス電源１０に出力する。その結果、直交バイアス電圧Ｖｂｉａｓ３は適正値に近づく。
　上記３種類の調整期間をサイクリックに繰り返すことにより、各バイアスは最適値に収束し、また、運用中にバイアスドリフトが発生しても、各バイアスを最適な値に保つことが可能となる。上記の第1実施形態では、バイアス電源８の調整期間中には加算器９６へのディザ信号の印加を停止し、バイアス電源９の調整期間中には加算器８６へのディザ信号の印加を停止しているが、バイアス電源８の調整期間中にも加算器９６へｓｉｎ（ωｄ×ｔ）のディザ信号を印加し、バイアス電源９の調整期間中にも加算器８６へｃｏｓ（ωｄ×ｔ）のディザ信号を印加する構成としてもよい。このような構成をとっても、ｓｉｎ（ωｄ×ｔ）とｃｏｓ（ωｄ×ｔ）との直交性により、同期検波回路における相互干渉は理論上は存在せず、バイアスのモニタリングに影響は出ない。このような構成をとることにより、バイアス制御回路２１０から加算器８６または加算器９６に至る結線には全ての期間において何らかのディザ信号が流れている状態となるから、電位が不定になる期間はなく、電位をグランドレベルに保持する回路を省くことができるという効果がある。
　上記の第１実施形態では、コントローラ２１２が、調整を行う期間ごとに同期信号を出力するようにしている。シンセサイザ２１１は、当該同期信号が供給されると、各々の期間に対応して予め定められるリファレンスクロック信号を供給する。バイアス制御回路２１０は、当該同期信号が供給されると、同期検波回路２０２の同期検波結果を示す情報に基づいて、同期検波の結果が０になるように各々の期間に対応するバイアス電源８，９および１０のバイアス電圧の調整を順に行う。また、加算器８６および９６は、それぞれバイアス電源８および９から供給されるデータバイアス電源に対してディザリングを加える。同期検波回路２０２は、当該ディザリングが加えられた信号と、シンセサイザ２１１から供給されるリファレンスクロック信号とに基づいて、バイアス電源８，９，１０のドリフトを検出して、ドリフトの状態を同期検波結果としてバイアス制御回路２１０にフィードバックする構成とした。これにより、同期検波回路２０２で検出すべき角振動数をωｄという１つの角振動数に限定することができるため、装置構成が簡略化され、装置規模を縮小することが可能となる。すなわち、単一の同期検波回路２０２のみを用いて、かつその同期検波回路２０２の特性を変更することなく、非対称バイアスディザリングを用いた各バイアスの制御が可能となる。また、これらの３つのバイアス電圧の調整の期間を順番に繰り返し続けることにより、バイアスドリフトが生じた際にも、３つのバイアス電圧のドリフトを補償し、各バイアス値は常に最適な状態に保たれることになる。すなわち、光ＱＡＭ信号に重畳されたディザ信号成分を同期検波して複数のバイアス電圧のドリフトを各々検出して補正する構成が、単一の周波数ｆｄのみを用いた同期検波を行うことにより実現可能となる。
　また、一般に、光変調装置５００の立ち上げ時には各バイアスは最適値ではないことは上述した通りであるが、上記の第１実施形態の構成によるバイアス電圧調整処理を行うことにより各バイアスは最適値に収束することになる。
　また、非特許文献１に記載したバイアス状態のモニタ手段では２種類の周波数の同期検波が必要であった。これに対して、上記の第１実施形態の構成では同期検波回路２０２で検出すべき角振動数をωｄという１つの角振動数に限定したうえで、非特許文献１に記載したバイアス状態のモニタ手段を実現することができるため、装置構成が簡略化され、装置規模を縮小することが可能となる。
（第２実施形態）
　図３は、本発明の第２実施形態による光変調装置５００ａの構成を示すブロック図である。第２実施形態において、第１実施形態と同一の構成については、同一の符号を付し、以下、異なる構成について説明する。第２実施形態では、第１実施形態の制御回路２００のバイアス制御回路２１０、シンセサイザ２１１、及びコントローラ２１２と、同期検波回路２０２をディジタル回路３００として一元化して構成する。ディジタル回路３００は、パーソナルコンピュータでもよいし、ＦＰＧＡ（Field Programmable Gate Array）やＤＳＰ（Digital Signal Processor）で構成されていてもよい。また、第２実施形態の光変調装置５００ａは、Ａ／Ｄ(Analog Digital)コンバータ３０１、Ｄ／Ａ(Digital Analog)コンバータ３０５、３０６を備える。Ａ／Ｄコンバータ３０１は、ＯＥコンバータ１２とディジタル回路３００の同期検波回路２０２のdata端子に相当する箇所に接続される。
　Ｄ／Ａコンバータ３０５，３０６は、ディジタル回路３００のシンセサイザ２１１の出力に相当する箇所と、加算器８６，９６とに接続される。
　これにより、ディジタル回路３００へ供給される信号は、アナログ信号からディジタル信号に変換され、また、ディジタル回路３００が出力する信号は、ディジタル信号からアナログ信号に変換される。なお、第１実施形態において、バイアス制御回路２１０がバイアス電源８，９，１０に供給する制御信号がアナログ信号であり、バイアス電源８，９，１０における出力電圧の変更がディジタル回路で行われる場合には、同様にＤ／Ａコンバータをバイアス制御回路２１０と各バイアス電源８，９，１０との間に備える構成となる。第２実施形態による光変調装置５００ａの動作は、第１実施形態においてバイアス制御回路２１０、シンセサイザ２１１、コントローラ２１２、同期検波回路２０２によって行われていた処理がディジタル回路３００によって行われることになる以外は、第１実施形態と同様である。
　上記の第２実施形態の構成により、バイアス制御回路２１０、シンセサイザ２１１、コントローラ２１２、及び同期検波回路２０２を、ディジタル回路３００によって構成することができる。したがって、第１実施形態と同様に、同期検波回路２０２で検出すべき角振動数をωｄという１つの角振動数に限定することができ、ディジタル回路３００により構成することで、更に、装置構成が簡略化され、装置規模を縮小することが可能となる。すなわち、ディジタル回路３００において単一の同期検波の機能を構成すればよく、それにより、非対称バイアスディザリングを用いた各バイアスの制御が可能となる。また、これらの３つのバイアス電圧の調整の期間を順番に繰り返し続けることにより、３つのバイアス電圧のドリフトを補償し、バイアス電圧を適正な値にすることが可能となる。
（第３実施形態）
　図４は、本発明の第３実施形態による光変調装置に含まれるＩＱ光変調器１００ｂの構成を示すブロック図である。第３実施形態において、第１実施形態と同一の構成については、同一の符号を付し、以下、異なる構成について説明する。
　第３実施形態のＩＱ光変調器１００ｂは、光カプラ５ｂ、光パワーモニタ部１２ｂを備える。すなわち、ＩＱ光変調器１００ｂでは、Ｉ成分の光変調部２とＱ成分の光変調部３と光位相シフタ４と光パワーモニタ部１２ｂとが同一の光集積回路上に備えられている。光カプラ５ｂは、光導波路１０４と光導波路１０５とに接続され、光導波路１０４と光導波路１０５とを伝播するＣＷ光信号を合波（結合）して出力光導波路１０６に出力する。また、光カプラ５ｂは、合波したＣＷ光信号をタップして光パワーモニタ部１２ｂに出力する。光パワーモニタ部１２ｂは、例えば、上述したＯＥコンバータ１２と同等の機能の機器が適用され、光カプラ５ｂと、同期検波回路２０２のdata端子とに接続される。光パワーモニタ部１２ｂは、タップされたＣＷ光信号の光強度を検出し、検出した光強度値を電気信号に変換して変換された光強度値を出力する。すなわち、第１実施形態の光タップ１１とＯＥコンバータ１２とがＩＱ光変調器１００に内蔵された構成となる。したがって、第３実施形態の光変調装置の全体構成は、図１の光変調装置５００において、光タップ１１とＯＥコンバータ１２とが除かれ、ＩＱ光変調器１００ｂと同期検波回路２０２のdata端子とを接続する光導波路が備えられる構成となる。
　上記の第３実施形態の構成により、光タップ１１とＯＥコンバータ１２を構成から除くことができるため、第１実施形態と同様に、同期検波回路２０２で検出すべき角振動数をωｄという１つの角振動数に限定することができる。また、市販の光変調装置では、第３実施形態のように光パワーモニタを内蔵しているものが多く、このような製品を選択することで、更に、装置構成を簡略化し、装置規模を縮小することが可能となる。また、これらの３つのバイアス電圧の調整の期間を順番に繰り返し続けることにより、３つのバイアス電圧のドリフトを補償し、バイアス電圧を適正な値にすることが可能となる。
　なお、上記の第１、第２、第３実施形態において、１６値ＱＡＭ信号を生成する構成として説明したが、４値ＱＡＭ信号であってもよく、また、それ以外の多値ＱＡＭであってもよい。また、本発明は、特に、４値よりも多値のＱＡＭ信号を送信するにあたり、有用に適用することができる。
　また、上記の第１、第２、第３実施形態において、シンセサイザ２１１が生成するクロック信号として、Ｖｂｉａｓ１またはＶｂｉａｓ２のドリフトを検出する場合のディザ信号の角振動数ωｄ１２と、Ｖｂｉａｓ３のドリフトを検出する場合のディザ信号の角振動数ωｄ３との関係を、ωｄ１２＝ωｄ３×２としているが、ωｄ１２＝ωｄ３×ｘ（ｘは１以外の正の整数）であってもよい。また、シンセサイザ２１１が生成するリファレンスクロック信号の周波数としての関係は、任意に選択される周波数ｆｄを基準とした場合、ｆｄ１２（＝ωｄ１２／２π）と、ｆｄ３（＝ωｄ３）とは、ｆｄ１２＝ｆｄ／ｎ（ｎは、１以上の正の整数）であり、ｆｄ３＝ｆｄ／ｍ（ｍは、１以上の正の整数であり、ｎ＜ｍ）という関係で表されることになる。なお、ｎとｍのとり得る範囲は自然数全般であり、望ましい範囲はできるだけ小さな自然数で、かつ前述のｎ＜ｍとなる条件の自然数が選択されることになる。
　また、上記の第１、第２、第３実施形態において、３つのバイアス電圧の調整処理をバイアス電源８、バイアス電源９、バイアス電源１０の順に繰り返し行うとしているが、この順番に限られるものではなく、調整期間が分かれていればどのような順でもよい。例えば、コントローラ２１２から出力される同期信号に調整対象のバイアス電源８，９，１０を識別する情報を含めておき、ユーザの設定によって順番を変更するようにしてもよい。
　また、上記の第１、第２、第３実施形態において、バイアス電源８が出力するデータバイアス電圧Ｖｂｉａｓ１の調整を行う期間において、ディザ信号としてｃｏｓ（ωｄ×ｔ）の信号をシンセサイザ２１１が出力する。そのため、同期検波回路２０２では、ディザ信号として、ｃｏｓ（ωｄ×ｔ）と、ｓｉｎ（ωｄ×ｔ）の２種類を検波する必要がある。尤も上述したようにｃｏｓ（ωｄ×ｔ）とｓｉｎ（ωｄ×ｔ）は、同じ角振動数の信号であるため位相を９０度変更するだけで、同一の同期検波回路、すなわち同期検波回路２０２のみで検波することができる。ところで、本発明による第１、第２、第３実施形態では、調整期間ごとにディザ信号を出力しているため、バイアス電源８に対する調整においてもディザ信号をｓｉｎ（ωｄ×ｔ）とすることが可能である。その場合、同期検波回路２０２は、バイアス電源８，９，１０のいずれの調整を行う場合にもｓｉｎ（ωｄ×ｔ）のリファレンスクロック信号で同期検波を行うことになる。また、これとは逆の構成とすることにより、バイアス電源８，９，１０のいずれの調整を行う場合にも、ｃｏｓ（ωｄ×ｔ）のリファレンスクロック信号を用いて同期検波回路２０２が同期検波を行うようにすることもできる。また、バイアス電源１０が出力する直交バイアス電圧Ｖｂｉａｓ３を調整する際に、バイアス電源８とバイアス電源９に供給するディザ信号は、位相が直交していればよいため、バイアス電源８に、ｓｉｎ（ωｄ／２×ｔ）のディザ信号を加え、バイアス電源９に、ｃｏｓ（ωｄ／２×ｔ）のディザ信号を加えるようにしてもよい。
　また、上記の第１、第２、第３実施形態において、光位相シフタ４は、ＩＱ光変調器１００、１００ｂにおいて、光変調部３の後段に配置されており、光位相シフタ４が、θ３（＝π／２）の位相シフトを行うことで、光変調部２がＩ成分、光変調部３がＱ成分の変調を行う構成となっているが、本発明は当該実施の形態に限られない。光変調部２と光変調部３の位相差がπ／２になればどのような配置であってもよく、光変調部２の後段に配置されていてもよく、後段ではなく、光変調部２または光変調部３の前段に備えられていてもよく、また、双方の光変調部２，３の前段または後段に備えてもよい。
　また、上記の第１、第２、第３実施形態において、ＩＱ光変調器１００、１００ｂは、前述したように、デュアル駆動型の変調器であるが、シングル駆動型の変調器であってもよい。シングル駆動型の場合、駆動信号用電極が電極６１と電極７１の２つとなり、電極６１が、光導波路２２，２３の２つの光導波路に同時に電界を加え、電極７１が光導波路３２，３３の２つの光導波路に同時に電界を加える。これら４つの光導波路２２，２３，３２，３３の異方性により、デュアル駆動型と同様の機能を実現することになる。この構成であっても、電極６１及び電極７１に与えられる４値のデータ信号はＶ０、Ｖ１、－Ｖ１、－Ｖ０の４種類の電圧であり、各駆動信号の振幅は半波長電圧の２倍、2Ｖπを超えないように設定される。
　また、上記の第１、第２、第３実施形態において、Ｖｂｉａｓ１およびＶｂｉａｓ２は差動で光変調部２，３に印加されており、かつこれらに重畳されているディザ信号もまた差動で光変調部２，３に印加されているが、本発明の構成は、当該実施の形態に限られない。安定した変調器制御のためにはこれらの信号は差動で印加することが望ましいが、変調信号が比較的単純な場合はこれらを単相の信号として装置を簡略化してもよい。
　また、上記の第１、第２、第３実施形態において、ディザ信号を余弦波または正弦波としているが、方形波で代用してもよい。このとき、ディザ信号によって発生する強度変調成分には高次成分が発生するが、同期検波回路２０２はこの高次成分を検出する構成としても良い。
　上述した第２実施形態で示すディジタル回路３００を、上述の通りコンピュータで実現するようにしてもよい。その場合、この機能を実現するためのプログラムをコンピュータ読み取り可能な記録媒体に記録して、この記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行することによって実現してもよい。なお、ここでいう「コンピュータシステム」とは、ＯＳや周辺機器等のハードウェアを含むものとする。また、「コンピュータ読み取り可能な記録媒体」とは、フレキシブルディスク、光磁気ディスク、ＲＯＭ、ＣＤ－ＲＯＭ等の可搬媒体、コンピュータシステムに内蔵されるハードディスク等の記憶装置のことをいう。さらに「コンピュータ読み取り可能な記録媒体」とは、インターネット等のネットワークや電話回線等の通信回線を介してプログラムを送信する場合の通信線のように、短時間の間、動的にプログラムを保持するもの、その場合のサーバやクライアントとなるコンピュータシステム内部の揮発性メモリのように、一定時間プログラムを保持しているものも含んでもよい。また上記プログラムは、前述した機能の一部を実現するためのものであってもよく、さらに前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるものであってもよく、ＦＰＧＡ（Field Programmable Gate Array）等のプログラマブルロジックデバイスを用いて実現されるものであってもよい。
　以上、この発明の実施形態について図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計等も含まれる。
６　駆動アンプ
７　駆動アンプ
８　バイアス電源
９　バイアス電源
１０　バイアス電源
１１　光タップ
１２　ＯＥコンバータ
５１　電極
６１ａ，６１ｂ　電極
７１ａ，７１ｂ　電極
８１ａ，８１ｂ　電極
９１ａ，９１ｂ　電極
８５　差動アンプ
８６　加算器
９５　差動アンプ
９６　加算器
１００　ＩＱ光変調器
１０１　入力光導波路
１０６　出力光導波路
２００　制御回路
２０２　同期検波回路
２１０　バイアス制御回路
２１１　シンセサイザ
２１２　コントローラ
５００　光変調装置

Claims (8)

  1. 　連続光信号に対して直交振幅変調を行う光変調装置であって、
    　前記連続光信号から分岐された一方の連続光信号に対して変調を行うＩ成分光変調部と、
    　前記連続光信号から分岐された他方の連続光信号に対して変調を行うＱ成分光変調部と、
    　前記Ｉ成分光変調部の出力と前記Ｑ成分光変調部の出力のどちらかまたは両方の光位相に位相シフトを与える光位相シフタと、
    　前記Ｉ成分光変調部に駆動信号が印加されていない場合にヌル点となるように第１のバイアス電圧を出力する第１のバイアス電圧出力部と、
    　前記Ｑ成分光変調部に駆動信号が印加されていない場合にヌル点となるように第２のバイアス電圧を出力する第２のバイアス電圧出力部と、
    　前記光位相シフタによって生じる位相シフト量を調整する第３のバイアス電圧を出力する第３のバイアス電圧出力部と、
    　前記Ｉ成分光変調部および前記Ｑ成分光変調部によって変調された変調光のパワーを検出する光パワーモニタ部と、
    　前記変調光のパワーから周波数ｆｄの成分を同期検波する同期検波回路と、
    　前記第１のバイアス電圧、または、前記第２のバイアス電圧を調整する場合、周波数ｆｄ／ｎ（ｎは、１以上の正の整数）の信号を前記第１のバイアス電圧、または、前記第２のバイアス電圧に加えるディザ信号として出力し、前記第３のバイアス電圧を調整する場合、周波数ｆｄ／ｍ（ｍは、１以上の正の整数であってｎ＜ｍ）の互いに直交する２つの信号をそれぞれ前記第１のバイアス電圧と前記第２のバイアス電圧に加えるディザ信号として出力し、前記同期検波の出力に基づいて各々のバイアス電圧を増減させて調整する制御回路と、
    　を備える光変調装置。
  2. 　前記制御回路は、
    　前記第１のバイアス電圧を調整する場合、前記周波数ｆｄ／ｎの余弦波の信号を前記ディザ信号として出力し、前記第２のバイアス電圧を調整する場合、前記周波数ｆｄ／ｎの正弦波の信号を前記ディザ信号として出力し、前記第３のバイアス電圧を調整する場合、前記周波数ｆｄ／ｍの余弦波を前記第１のバイアス電圧のディザ信号として出力し、かつ前記周波数ｆｄ／ｍの正弦波を前記第２のバイアス電圧のディザ信号として出力し、
    　前記同期検波回路は、
    　前記第１、第２、第３のバイアス電圧を調整する場合、前記周波数ｆｄ／ｎの余弦波をリファレンスクロックとして同期検波を行い、前記第２のバイアス電圧及び前記第３のバイアス電圧を調整する場合、前記周波数ｆｄ／ｎの正弦波をリファレンスクロックとして同期検波を行う
    　請求項１に記載の光変調装置。
  3. 　前記ｎは１であり、前記ｍは２である
    　請求項１または２に記載の光変調装置。
  4. 　前記制御回路は、
    　前記第１のバイアス電圧を調整する期間と、前記第２のバイアス電圧を調整する期間と、前記第３のバイアス電圧を調整する期間と、調整の順番とを予め定めており、各々の期間ごとに、対応する前記ディザ信号を出力し、かつ対応するリファレンスクロック信号を前記同期検波回路に出力することを順番に繰り返す
    　請求項１から３のいずれか１つに記載の光変調装置。
  5. 　前記第１のバイアス電圧出力部は、供給される制御信号にしたがって前記第１のバイアス電圧を増減させ、
    　前記第２のバイアス電圧出力部は、供給される制御信号にしたがって前記第２のバイアス電圧を増減させ、
    　前記第３のバイアス電圧出力部は、供給される制御信号にしたがって前記第３のバイアス電圧を増減させ、
    　前記第１のバイアス電圧出力部と前記制御回路とに接続され、前記制御回路から出力されるディザ信号を前記第１のバイアス電圧に加える第１のディザ信号印加部と、
    　前記第２のバイアス電圧出力部と前記制御回路とに接続され、前記制御回路から出力されるディザ信号を前記第２のバイアス電圧に加える第２のディザ信号印加部と、を備え、
    　前記制御回路は、
    　前記各々の期間ごとに、前記同期検波の結果から得られる各バイアスが適正であるか否かの情報を含む前記制御信号を、前記各々の期間に対応する前記第１、第２、第３のバイアス電源に出力し、前記ディザ信号を前記各々の期間に対応する前記第１、第２のディザ信号印加部に出力し、前記各々の期間に対応する前記リファレンスクロック信号を前記同期検波回路に出力することを順番に繰り返す
    　請求項４に記載の光変調装置。
  6. 　前記Ｉ成分光変調部と前記Ｑ成分光変調部と前記光位相シフタと前記光パワーモニタ部とが同一の光集積回路上に備えられる
    　請求項１から５のいずれか１つに記載の光変調装置。
  7. 　前記制御回路及び前記同期検波回路は、
    　ディジタル回路で構成され、前記ディジタル回路を、
    　前記第１のバイアス電圧、または、前記第２のバイアス電圧を調整する場合、周波数ｆｄ／ｎ（ｎは、１以上の正の整数）の信号を前記第１のバイアス電圧、または、前記第２のバイアス電圧に加えるディザ信号として出力する手段、
    　前記第３のバイアス電圧を調整する場合、周波数ｆｄ／ｍ（ｍは、１以上の正の整数であってｎ＜ｍ）の互いに直交する２つの信号をそれぞれ前記第１のバイアス電圧と前記第２のバイアス電圧に加えるディザ信号として出力する手段、
    　前記変調光のパワーから周波数ｆｄの成分を同期検波する手段、
    　前記同期検波の出力に基づいて各々のバイアス電圧を増減させて調整する手段
    　として機能させる請求項１から６のいずれか１つに記載の光変調装置。
  8. 　連続光信号から分岐された一方の連続光信号に対して変調を行うＩ成分光変調部と、前記連続光信号から分岐された他方の連続光信号に対して変調を行うＱ成分光変調部と、前記Ｉ成分光変調部の出力と前記Ｑ成分光変調部の出力のどちらかまたは両方の光位相に位相シフトを与える光位相シフタとを備える光変調装置による光変調方法であって、
    　前記Ｉ成分光変調部に駆動信号が印加されていない場合にヌル点となるように第１のバイアス電圧を出力し、
    　前記Ｑ成分光変調部に駆動信号が印加されていない場合にヌル点となるように第２のバイアス電圧を出力し、
    　前記光位相シフタによって生じる位相シフト量を調整する第３のバイアス電圧を出力し、
    　前記Ｉ成分光変調部および前記Ｑ成分光変調部によって変調された変調光のパワーを検出し、
    　前記変調光のパワーから周波数ｆｄの成分を同期検波し、
    　前記第１のバイアス電圧、または、前記第２のバイアス電圧を調整する場合、周波数ｆｄ／ｎ（ｎは、１以上の正の整数）の信号を前記第１のバイアス電圧、または、前記第２のバイアス電圧に加えるディザ信号として出力し、
    　前記第３のバイアス電圧を調整する場合、周波数ｆｄ／ｍ（ｍは、１以上の正の整数であってｎ＜ｍ）の互いに直交する２つの信号をそれぞれ前記第１のバイアス電圧と前記第２のバイアス電圧に加えるディザ信号として出力し、
    　前記同期検波の出力に基づいて各々のバイアス電圧を増減させて調整する
    　光変調方法。
PCT/JP2015/061255 2014-04-11 2015-04-10 光変調装置、及び光変調方法 WO2015156394A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201580018249.8A CN106461984B (zh) 2014-04-11 2015-04-10 光调制装置以及光调制方法
EP15776434.1A EP3130958B1 (en) 2014-04-11 2015-04-10 Light modulation device and light modulation method
US15/302,145 US10090921B2 (en) 2014-04-11 2015-04-10 Light modulation device and light modulation method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-082274 2014-04-11
JP2014082274A JP6059678B2 (ja) 2014-04-11 2014-04-11 光変調装置、及び光変調方法

Publications (1)

Publication Number Publication Date
WO2015156394A1 true WO2015156394A1 (ja) 2015-10-15

Family

ID=54287965

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/061255 WO2015156394A1 (ja) 2014-04-11 2015-04-10 光変調装置、及び光変調方法

Country Status (5)

Country Link
US (1) US10090921B2 (ja)
EP (1) EP3130958B1 (ja)
JP (1) JP6059678B2 (ja)
CN (1) CN106461984B (ja)
WO (1) WO2015156394A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017082349A1 (ja) * 2015-11-12 2017-05-18 日本電信電話株式会社 光送信器及びバイアス電圧の制御方法
US11086187B2 (en) * 2017-03-15 2021-08-10 Nokia Solutions & Networks Oy Bias control of optical modulators

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6568234B2 (ja) * 2015-05-04 2019-08-28 深▲せん▼▲ぱ▼格精密系統有限公司 光変調器のバイアス電圧を自動制御する方法及び装置
US10263707B2 (en) * 2015-09-22 2019-04-16 Intel Corporation Electro-optical modulator with differential bias control
JP6249031B2 (ja) * 2016-03-18 2017-12-20 住友大阪セメント株式会社 光変調器、及び光変調器を用いた光送信装置
JP6627640B2 (ja) * 2016-05-16 2020-01-08 富士通株式会社 光送信機
US10042190B2 (en) * 2016-06-10 2018-08-07 Futurewei Technologies, Inc. Second order detection of two orthogonal dithers for I/Q modulator bias control
US10509243B2 (en) * 2017-03-15 2019-12-17 Elenion Technologies, Llc Bias control of optical modulators
JP6900764B2 (ja) * 2017-04-27 2021-07-07 富士通株式会社 光送信機
JP6826198B2 (ja) * 2017-07-14 2021-02-03 日本電信電話株式会社 バイアス制御回路及びバイアス制御方法
JP2019074612A (ja) * 2017-10-13 2019-05-16 富士通株式会社 光送信器、光伝送装置、及び光送信器の制御方法
US10833840B2 (en) * 2018-05-07 2020-11-10 ZaiNar, Inc. Methods for nanosecond-scale time synchronization over a network
JP7295377B2 (ja) * 2019-01-17 2023-06-21 日本電信電話株式会社 光送信器及び光送信器の制御方法
JP7218652B2 (ja) * 2019-03-28 2023-02-07 住友大阪セメント株式会社 光制御素子
CN110166141B (zh) * 2019-05-07 2020-08-21 中国电子科技集团公司第三十八研究所 一种光调制器偏置电压的协商控制装置及方法
WO2021117159A1 (ja) * 2019-12-11 2021-06-17 日本電信電話株式会社 バイアス電圧調整装置、及びｉｑ光変調システム
CN112260762B (zh) * 2020-10-15 2021-05-04 上海敏桥信息科技有限公司 一种物联网数据安全信号传输系统
CN113204133B (zh) * 2021-04-21 2023-06-30 北京航天控制仪器研究所 一种基于fpga的电光调制器偏置电压自动控制装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007082094A (ja) * 2005-09-16 2007-03-29 Fujitsu Ltd 光送信装置および光通信システム
EP2148235A1 (en) * 2008-07-25 2010-01-27 Huawei Technologies Co., Ltd. Method and device for controlling the bias voltage of a phase-shift-keying optical modulator
US8041228B2 (en) * 2005-11-25 2011-10-18 Alcatel Lucent Fiber optical transmission system, transmitter and receiver for DQPSK modulated signals and method for stabilizing the same
JP2012217127A (ja) * 2011-03-30 2012-11-08 Mitsubishi Electric Corp 光送信器、光通信システムおよび光送信方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3299101B2 (ja) * 1995-12-15 2002-07-08 日本電気株式会社 波長多重光通信装置
KR100381014B1 (ko) * 2000-11-01 2003-04-26 한국전자통신연구원 선형 광 변조기를 이용하여 진폭 잡음을 억제시킨 광 세기변조 장치 및 그 방법
JP4646048B2 (ja) * 2001-03-02 2011-03-09 日本電気株式会社 単一側波帯信号光の生成方法および単一側波帯信号光の生成回路
EP1727301B1 (en) * 2004-03-17 2018-05-16 Nippon Telegraph And Telephone Corporation Optical transmission system, optical transmission device and optical reception device of optical transmission system
CN101043269B (zh) * 2006-03-22 2011-01-05 富士通株式会社 I-q正交调制发射机及其i-q路间相位偏置的监测装置和方法
JP5168685B2 (ja) * 2007-09-18 2013-03-21 独立行政法人情報通信研究機構 直交振幅変調信号発生装置
JP5035075B2 (ja) * 2008-03-31 2012-09-26 富士通株式会社 光変調器の制御方法および制御装置
US9020361B2 (en) * 2009-09-08 2015-04-28 Nippon Telegraph And Telephone Corporation Optical signal transmitter, and bias voltage control method
EP2541806B1 (en) * 2010-02-25 2018-03-28 Mitsubishi Electric Corporation Optical transmitter
JP5946312B2 (ja) * 2011-05-23 2016-07-06 日本オクラロ株式会社 光出力モジュール、光送受信機、及び光伝送システム
US9116368B2 (en) * 2011-08-22 2015-08-25 Nippon Telegraph And Telephone Corporation Optical modulation device and bias voltage control method
WO2013042175A1 (en) * 2011-09-22 2013-03-28 Nec Corporation Optical output device and method for contorolling an optical transmitter
WO2013094216A1 (ja) * 2011-12-22 2013-06-27 日本電信電話株式会社 光変調器
WO2014034047A1 (ja) * 2012-08-28 2014-03-06 日本電気株式会社 光送信機、バイアス電圧制御方法
WO2014112516A1 (ja) * 2013-01-15 2014-07-24 日本電信電話株式会社 コヒーレント通信システム、通信方法、および送信方法
US9264144B2 (en) * 2013-10-22 2016-02-16 Zte Corporation Transmission and reception of quad-subcarrier orthogonal frequency division multiplexed signals
JP6304262B2 (ja) * 2013-12-13 2018-04-04 富士通株式会社 マルチキャリア光伝送システム、マルチキャリア光伝送方法、光送信器、及び、光受信器
JP6613761B2 (ja) * 2015-09-24 2019-12-04 富士通株式会社 光伝送システム、波長可変光フィルタの制御装置及び制御方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007082094A (ja) * 2005-09-16 2007-03-29 Fujitsu Ltd 光送信装置および光通信システム
US8041228B2 (en) * 2005-11-25 2011-10-18 Alcatel Lucent Fiber optical transmission system, transmitter and receiver for DQPSK modulated signals and method for stabilizing the same
EP2148235A1 (en) * 2008-07-25 2010-01-27 Huawei Technologies Co., Ltd. Method and device for controlling the bias voltage of a phase-shift-keying optical modulator
JP2012217127A (ja) * 2011-03-30 2012-11-08 Mitsubishi Electric Corp 光送信器、光通信システムおよび光送信方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
HIROTO KAWAKAMI ET AL.: "Auto Bias Control Technique Based on Asymmetric Bias Dithering for Optical QPSK Modulation", JOURNAL OF LIGHTWAVE TECHNOLOGY, vol. 30, no. 7, pages 962 - 968, XP055230132 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017082349A1 (ja) * 2015-11-12 2017-05-18 日本電信電話株式会社 光送信器及びバイアス電圧の制御方法
CN108351541A (zh) * 2015-11-12 2018-07-31 日本电信电话株式会社 光发送器及偏置电压的控制方法
JPWO2017082349A1 (ja) * 2015-11-12 2018-08-16 日本電信電話株式会社 光送信器及びバイアス電圧の制御方法
US10313015B2 (en) 2015-11-12 2019-06-04 Nippon Telegraph And Telephone Corporation Optical transmitter and bias voltage control method
US11086187B2 (en) * 2017-03-15 2021-08-10 Nokia Solutions & Networks Oy Bias control of optical modulators

Also Published As

Publication number Publication date
CN106461984A (zh) 2017-02-22
EP3130958A1 (en) 2017-02-15
JP2015203737A (ja) 2015-11-16
EP3130958B1 (en) 2019-07-17
US20170117961A1 (en) 2017-04-27
US10090921B2 (en) 2018-10-02
CN106461984B (zh) 2019-07-16
EP3130958A4 (en) 2017-11-01
JP6059678B2 (ja) 2017-01-11

Similar Documents

Publication Publication Date Title
JP6059678B2 (ja) 光変調装置、及び光変調方法
JP5261779B2 (ja) 光信号送信器、及びバイアス電圧制御方法
JP5748370B2 (ja) 光変調装置及びバイアス電圧制御方法
CN108351541B (zh) 光发送器及偏置电压的控制方法
EP2197165B1 (en) Efficient QAM signal generation
JP6620409B2 (ja) 光送信器、光伝送システム、及び光通信制御方法
JP2008187223A (ja) 光位相変調器の制御法
JP2009134047A (ja) 光変調装置
WO2019013278A1 (ja) バイアス制御回路及びバイアス制御方法
JP2007267001A (ja) 分散予等化光送信器
JP5671130B1 (ja) 光送信機及び制御方法
JP5873054B2 (ja) 光送信器、及び光信号生成方法
JP5411538B2 (ja) 光マルチキャリア発生装置及び方法及び光マルチキャリア発生装置を用いた光マルチキャリア送信装置
JP4809270B2 (ja) 光送信装置及び方法
JP5466200B2 (ja) 光変調回路
JP7335528B2 (ja) バイアス電圧調整装置、及びｉｑ光変調システム
US11385483B2 (en) Linearization and reduction of modulated optical insertion loss for quadrature optical modulator
JP2019184844A (ja) 光変調器のバイアス制御回路および光送信器
Lu et al. Reconfigurable multilevel transmitter using monolithically integrated quad Mach-Zehnder IQ modulator for optical 16-QAM and 8-PSK generation
JP6073672B2 (ja) 光変調装置
JP5885297B2 (ja) 様々な変調形式の光信号を生成する装置および方法
JP6475567B2 (ja) 光送信器
WO2016161598A1 (zh) 一种数字信号处理器、发送器和系统

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15776434

Country of ref document: EP

Kind code of ref document: A1

REEP Request for entry into the european phase

Ref document number: 2015776434

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2015776434

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 15302145

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE