WO2015125199A1 - 表示装置およびその駆動方法 - Google Patents

表示装置およびその駆動方法 Download PDF

Info

Publication number
WO2015125199A1
WO2015125199A1 PCT/JP2014/006423 JP2014006423W WO2015125199A1 WO 2015125199 A1 WO2015125199 A1 WO 2015125199A1 JP 2014006423 W JP2014006423 W JP 2014006423W WO 2015125199 A1 WO2015125199 A1 WO 2015125199A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
driver
pixel circuits
cascade
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2014/006423
Other languages
English (en)
French (fr)
Inventor
孝幸 有馬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Joled Inc
Original Assignee
Joled Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Joled Inc filed Critical Joled Inc
Priority to JP2016503797A priority Critical patent/JP6311171B2/ja
Priority to US15/118,256 priority patent/US9892667B2/en
Publication of WO2015125199A1 publication Critical patent/WO2015125199A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2085—Special arrangements for addressing the individual elements of the matrix, other than by driving respective rows and columns in combination
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
    • G09G3/325—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror the data current flowing through the driving transistor during a setting phase, e.g. by using a switch for connecting the driving transistor to the data driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G09G2320/0646—Modulation of illumination source brightness and image signal correlated to each other
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection
    • G09G2330/045—Protection against panel overheating
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/08—Fault-tolerant or redundant circuits, or circuits in which repair of defects is prepared
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/10—Dealing with defective pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Definitions

  • the present disclosure relates to a display device, and more particularly, to a display device using a light emitting element that emits light according to an electric current and a driving method thereof.
  • ACF is a material formed in a tape shape by mixing conductive particles with an adhesive.
  • the ACF is sandwiched between the terminals of different substrates and thermocompression bonded to electrically connect the terminals in the vertical direction via the conductive particles and at the same time insulate the terminals on the same substrate. Then, the substrates are bonded together by curing the adhesive.
  • Such an ACF connection can be used as an alternative to the connection by a connector, and enables connection with a multi-pin, low profile and narrow pitch compared to the connector.
  • both ends of the COF substrate are thermocompression bonded and ACF connection is made between the printed circuit board and the COF substrate, and the COF substrate and the display panel substrate, it is difficult to obtain a high connection strength.
  • the COF substrate is flexible, it has a certain degree of rigidity. Therefore, for example, when the COF substrate is repeatedly distorted due to thermal expansion or contraction of each substrate, the end portion of the COF substrate that has been thermocompression bonded may be peeled off by the strain stress.
  • Patent Document 1 discloses a technique for preventing the film end portion of the COF substrate from being peeled off from the printed circuit board or the liquid crystal display panel. That is, by providing an opening in the COF substrate, the rigidity of the COF film is weakened, the flexibility is increased, the strain stress is reduced, and peeling is prevented.
  • the present disclosure provides a display device that detects peeling between a COF substrate and a printed circuit board, and a driving method thereof.
  • a display device includes a display panel substrate having a plurality of pixel circuits arranged in a matrix, a plurality of film substrates connected to the display panel substrate, and the display panel substrate or A driver IC for display driving having a shift register, mounted on the film substrate, a printed circuit board having a wiring connected to the plurality of film substrates and cascading the driver ICs, and the most upstream of the cascade connection A control unit that supplies a predetermined signal to the cascade input terminal of the driver IC that is positioned, and monitors the signal of the cascade output terminal of at least one driver IC that is positioned downstream of the driver IC that is positioned on the most upstream side.
  • the display device in the present disclosure it is possible to detect peeling between the COF substrate and the printed circuit board.
  • FIG. 1 is a block diagram illustrating a configuration example of a display device and a pixel circuit in Embodiment 1.
  • FIG. 2 is a diagram illustrating a configuration example of various substrates and wirings of the display device according to the first embodiment and a more detailed configuration example of the control unit.
  • 3A is a diagram illustrating an example of mounting various substrates in the display device in Embodiment 1.
  • FIG. 3B is a cross-sectional view showing a BB cross section in FIG. 3A.
  • 4A is a development view of a mounting example of a substrate constituting the display device in Embodiment 1.
  • FIG. 4B is an enlarged view of a portion A in FIG. 4A.
  • FIG. 5 is an enlarged view of a portion C in FIG. FIG.
  • FIG. 6A is a flowchart showing the operation of the control unit.
  • FIG. 6B is a flowchart illustrating the operation of the control unit.
  • FIG. 7 is a diagram illustrating a configuration example of various substrates and wirings of the display device according to the second embodiment.
  • FIG. 8 is a diagram illustrating a product example of the display device.
  • FIG. 1 is a block diagram illustrating a configuration example of a display device and a pixel circuit in Embodiment 1.
  • the display device 1 in FIG. 1 includes a display panel substrate 20, gate drive circuits 12a and 12b, a source drive circuit 14, a control unit 30, and a panel power supply unit 32.
  • the display panel substrate 20 includes a plurality of pixel circuits 16 arranged in a matrix.
  • the plurality of pixel circuits 16 are formed on the display panel substrate 20 by a semiconductor process.
  • the material of the display panel substrate 20 is a resin such as glass or acrylic.
  • the plurality of pixel circuits 16 are arranged in n rows and m columns. n and m differ depending on the size and resolution of the display unit. For example, when the pixel circuit 16 corresponding to the RGB three primary colors is adjacent in a row at a resolution called HD (High Definition), n is at least 1080 rows and m is at least 1920 ⁇ 3 columns.
  • HD High Definition
  • Each pixel circuit 16 constitutes a light emitting pixel of any of the three primary colors RGB.
  • the pixel circuit 16 includes a light emitting element 41, a drive transistor 42, an enable switch 43, a scan switch 44, a capacitive element 45, a REF switch 46, and an INI switch 47.
  • the pixel circuits 16 belonging to the i-th (i is an integer from 1 to n) -th row are connected to the ENB (i) signal line, the REF (i) signal line, the INI (i) signal line, and the SCN (i) signal line. Connected. To these signal lines, an enable signal, a REF control signal, an INI control signal, and a scan signal are supplied from the gate drive circuits 12a and 12b.
  • the pixel circuit 16 belonging to the jth column (j is an integer from 1 to m) is connected to the D (j) signal line.
  • a voltage corresponding to the luminance to be emitted is supplied from the source drive circuit 14 to the D (j) signal line.
  • the ENB (i) signal line transmits an enable signal for controlling light emission and non-light emission of the pixel circuits 16 belonging to the i-th row.
  • the enable signal controls ON / OFF of the enable switch 43 in the corresponding pixel circuit 16.
  • the SCN (i) signal line transmits a scan signal (also referred to as a write signal) that controls writing of pixel data to the pixel circuits 16 belonging to the i-th row.
  • the scan signal controls on / off of the scan switch 44 in the corresponding pixel circuit 16.
  • the REF (i) signal line transmits a REF control signal for controlling the supply of the reference voltage to the pixel circuits 16 belonging to the i-th row.
  • This REF control signal controls on / off of the REF switch 46 in the corresponding pixel circuit 16.
  • the INI (i) signal line transmits an INI control signal for controlling the supply of the initialization voltage to the pixel circuits 16 belonging to the i-th row.
  • This INI control signal controls ON / OFF of the INI switch 47 in the corresponding pixel circuit 16.
  • the D (j) signal line is a data line that transmits a voltage representing the brightness of the pixel as pixel data to the pixel circuit 16 belonging to the jth column. This pixel data is supplied from the D (j) signal line to the capacitive element 45 via the scan switch 44 under the control of the scan signal.
  • the light emitting element 41 is an organic EL element, which is an example of a light emitting element called OLED (Organic Light Emitting Diode), and emits light with brightness according to the magnitude of the current flowing through it.
  • OLED Organic Light Emitting Diode
  • the anode of the light emitting element 41 is connected to the source of the driving transistor 42, and the cathode of the light emitting element 41 is connected to the power supply line VEL.
  • the drive transistor 42 is a driver that supplies current to the light emitting element 41.
  • the gate of the drive transistor 42 is connected to one electrode of the capacitive element 45, and the source is connected to the other electrode of the capacitive element 45 and the anode of the light emitting element 41.
  • a voltage held in the capacitive element 45 that is, a voltage representing the brightness of the pixel is applied between the gate and the source of the driving transistor 42. Accordingly, the drive transistor 42 supplies the light emitting element 41 with an amount of current corresponding to the voltage of the capacitor 45.
  • the enable switch 43 is a switch transistor that turns on and off the current supply to the light emitting element 41 by the driving transistor 42.
  • the enable switch 43 is turned on and off according to the enable signal.
  • the enable signal enables and disables light emission of the pixel circuit 16 for each row of the plurality of pixel circuits 16 in a matrix. That is, when the ENB signal line is at a high level, the enable switch 43 is in an on state and supplies the voltage VTFT to the drive transistor 42. In addition, when the enable signal line is at a low level, the enable switch 43 is in an off state and cuts off the supply of the voltage VTFT to the drive transistor 42.
  • the scan switch 44 is a switch transistor for writing a voltage representing the brightness of the pixel to the capacitive element 45 as pixel data.
  • the scan signal is a write signal for selecting a plurality of pixel circuits 16 in a matrix form in units of rows and writing a voltage representing luminance to the pixel circuits 16 belonging to the selected row. That is, when the SCN signal line is at a high level, the scan switch 44 is in an on state, and the voltage of the data line is written into the capacitor 45 as pixel data. When the SCN signal line is at a low level, the scan switch 44 is off, and the connection between the scan signal line and the capacitor 45 is electrically cut off.
  • the capacitive element 45 holds a voltage representing the brightness of the pixel between the gate and source of the driving transistor 42 as pixel data.
  • the REF switch 46 is a switch transistor for applying a reference voltage VREF to one electrode of the capacitive element 45.
  • the INI switch 47 is a switch transistor for applying the initialization voltage VINI to the other electrode of the capacitive element 45.
  • the REF switch 46 and the INI switch 47 are used for a threshold compensation operation in which the capacitor 45 holds a voltage corresponding to the actual threshold voltage of the drive transistor 42 to which the capacitor 45 is connected. More specifically, the threshold compensation operation refers to an operation for compensating for a threshold shift of a driving transistor in a plurality of pixel circuits.
  • the maximum threshold voltage (that is, the maximum value when a threshold value shift occurs) in the capacitive element 45. Voltage). Further, by passing a current through the driving transistor 42 while the light emitting element 41 is not emitting light, the set initial voltage is lowered to a voltage corresponding to the actual threshold voltage of the driving transistor 42. Up to here is the threshold voltage compensation operation. Thereby, the capacitive element 45 holds a voltage corresponding to the actual threshold voltage of the corresponding drive transistor 42. In this state, writing is performed so that the voltage of pixel data is added to the capacitive element 45.
  • the threshold voltage compensation operation is an operation for compensating for a variation in threshold value due to a threshold shift as a change with time between the pixel circuits 16, and every time pixel data is written to the capacitive element 45. It is executed immediately before that.
  • the display panel substrate 20 shown in FIG. 1 has a circuit configuration as described above.
  • the gate drive circuits 12a and 12b drive the same gate signal to the display panel substrate 20 at the same timing. This is to suppress signal deterioration due to the wiring capacity of each signal line in a large display device. In a small display device, only one gate driving circuit 12 is required.
  • the gate signal is a signal input to the gate of each switch transistor in the pixel circuit 16.
  • the gate signal there are four types of gate signals: an enable signal, a REF control signal, an INI control signal, and a scan signal.
  • the gate drive circuit 12a controls the ENB (1) signal line to ENB (n) signal line, SCN (i) signal line to SCN (n) signal line, REF (1) signal line to REF ( n)
  • the signal line, INI (1) signal line to INI (n) signal line is scanned.
  • the gate drive circuit 12a outputs an enable signal, a scan signal, a REF control signal, and an INI control signal for each row of the pixel circuit.
  • the gate drive circuit 12b has the same configuration as the gate drive circuit 12a, and outputs the same signal as the gate drive circuit 12a at the same timing.
  • the source drive circuit 14 supplies a voltage representing the brightness of the pixels belonging to each column to the D (1) signal line to the D (m) signal line based on the video signal input from the control unit 30. That is, a voltage representing the brightness of each pixel is supplied from the D (1) signal line to the D (m) signal line. The supplied voltage is written into the pixel circuit 16 belonging to the row selected by the scan signal line.
  • the video signal input from the control unit 30 to the source drive circuit 14 is input as digital serial data for each of the three primary colors of RGB, for example, converted into parallel data in units of rows within the source drive circuit 14, and Converted to analog data in units.
  • a large display device may be provided with two source driving circuits on the upper and lower sides and output the same signal at the same timing.
  • the control unit 30 controls the operation of the entire display device.
  • the control unit 30 instructs the gate driving circuits 12a and 12b to start scanning in accordance with the vertical synchronizing signal and horizontal synchronizing signal of the video signal from the outside, and supplies the digital serial data to the source driving circuit 14. To do.
  • the panel power supply unit 32 supplies various voltages to each pixel circuit 16 of the display panel substrate 20.
  • the various voltages referred to here are VTFT, VEL, VREF, and VINI in the pixel circuit example shown in FIG.
  • the panel power supply unit 32 can turn on and off the supply of the voltages under the control of the control unit 30.
  • FIG. 2 is a diagram showing a configuration example of various substrates and wirings of the display device according to the first embodiment and a more detailed configuration example of the control unit.
  • FIG. 3A is a diagram showing an example of mounting various substrates in the display device in Embodiment 1.
  • FIG. 4A is a development view of a mounting example of various boards shown in FIG. 3A.
  • FIG. 3A, and FIG. 4A represent the back surface opposite to the display surface of the display device 1 of FIG.
  • the left-right arrangement relationship is not reversed with respect to FIG. That is, the left side of these figures corresponds to the left side of FIG. 1, and the right side of these figures corresponds to the right side of FIG.
  • the display device 1 includes a display panel substrate 20, printed circuit boards 23a to 23d and 24a to 24d, a plurality of COF substrates 34a, 34b, 35a and 35b, and a control unit. 30 and a panel power supply unit 32.
  • the control unit 30 includes a TCON 95, a microcomputer 31, and a control signal generation unit 33.
  • the control unit 30 is mounted on one of the printed boards 23a to 23d, the printed boards 24a to 24d, or another printed board.
  • the panel power supply part 32 is mounted on another printed circuit board.
  • FIG. 1 the correspondence between FIG. 1 and FIGS. 2, 3A and 4A will be described.
  • 1 corresponds to a plurality of COF boards 34a, printed boards 23a, and printed boards 23b arranged on the left side of the display panel board 20 in FIGS. 2, 3A, and 4A.
  • FIGS. 2, 3A, and 3B corresponds to the plurality of COF substrates 34b, the printed circuit board 23c, and the printed circuit board 23d arranged on the right side of the display panel substrate 20 in FIGS. 2, 3A, and 3B.
  • 1 corresponds to a plurality of COF boards 35a, printed boards 24a, and printed boards 24b arranged on the upper side 20 of FIGS. 2, 3A, and 3B.
  • FIG. 1 shows only one source driving circuit 14 on the upper side of the display panel substrate 20, in FIGS. 2, 3A, and 4A, the source driving circuit 14 is connected to the upper side of the display panel substrate 20. The case where two are provided on the lower side is illustrated.
  • the plurality of COF substrates 35b, the printed circuit board 24c, and the printed circuit board 24d arranged on the lower side of the display panel substrate 20 correspond to another source driving circuit (that is, the lower side that is not shown in FIG. 1).
  • the COF substrates 34a and 34b are simply expressed as the COF substrate 34.
  • the COF substrates 35a and 35b are similarly expressed as the COF substrate 35.
  • the printed boards 23a to 23d and the printed boards 24a to 24d are referred to as a printed board 23 and a printed board 24, respectively.
  • the display panel substrate 20 has a plurality of pixel circuits 16 arranged in a matrix as shown in FIG.
  • the display panel substrate 20 is connected to a plurality of COF substrates 34a, 34b, 35a, 35b at the outer periphery of the display surface.
  • the COF substrate 34 is a film substrate on which a display driving gate driver IC 121 having a shift register is mounted.
  • the display panel substrate 20 and the printed circuit board 23 or 24 are interposed for connection.
  • FIG. 3B is a sectional view showing a BB section in FIG. 3A.
  • the COF substrate 34 and the printed circuit board 23c are thermocompression bonded with an ACF (Anisotropic Conductive Film) interposed therebetween, so that the terminals (that is, the pads of the display panel substrate 20) are interposed between the conductive particles in the ACF.
  • the pads of the COF substrate 34 are electrically connected to each other and the terminals in the same substrate are insulated and bonded by curing the adhesive.
  • a connection point 39 in a broken circle in FIG. 3B is a connection point by ACF between one pad of the COF substrate 34 and one pad of the display panel substrate 20.
  • COF substrate 34 and the display panel substrate 20 are similarly joined by thermocompression bonding with the ACF interposed therebetween.
  • FIG. 4B is an enlarged view of a portion A in FIG. 4A.
  • the COF substrate 34 is a film substrate on which the gate driver IC 121 is mounted. Pad rows are formed on both sides of the COF substrate 34 across the gate driver IC 121.
  • the pad row on the display panel substrate 20 side of the COF substrate 34 is connected to the gate signal output terminal of the gate driver IC 121 by wiring.
  • the pad row connected to the gate signal terminal is connected to the above-described ENB (i) signal line, SCN (i) signal line, REF (i) signal line, and INI (i) signal line of the display panel substrate 20. Connected through.
  • the pad row on the printed circuit board 23 side of the COF substrate 34 is wired to a cascade input terminal for cascade connection, a cascade output terminal, a clock signal input terminal, and the like of the gate driver IC 121.
  • This bad row is connected to the printed circuit board 23 via a connection point 39.
  • the cascade connection of the gate driver IC 121 means that the shift register in the gate driver IC 121 and the shift register in the gate driver IC 121 of the adjacent COF substrate 34 are connected in series.
  • FIG. 5 is an enlarged view of a portion C in FIG.
  • the gate driver IC 121 includes four shift registers 122 for scanning and driving the four signals to the display panel substrate 20 as gate signals.
  • Each of the shift registers 122 includes a shift register circuit composed of K FFs (Flip Flop) connected in series, and an output that drives the output signal of each stage of the shift register circuit to the outside as a gate signal by increasing the drive capability of the output signal. And a buffer.
  • Each of the shift registers 122 is a shift register of K (for example, K is 180) stages, and has a cascade input terminal Ci, a cascade output terminal Co, and K gate signal output terminals o1 to oK as shown in FIG. .
  • the original signal of the enable signal is input from the TCON 95 through the gate signal line 94b (FIG. 2) to the leftmost shift register 122 cascade input terminal Ci in FIG.
  • the shift register 122 performs a shift operation in synchronization with the clock signal. For example, an enable signal is output from the gate signal output terminal o1 corresponding to the first-stage FF at the first rising edge of the clock signal. Shift operation is performed. By this shift operation, the row of the pixel circuits 16 on the display panel substrate 20 is scanned.
  • an enable signal is output from the gate signal output terminal oK corresponding to the K-th stage FF at the rising edge of the K-th clock of the clock signal.
  • the cascade output terminal Co outputs the same signal as the gate signal output terminal oK.
  • the cascade output terminal Co is connected to the cascade input terminal Ci of the leftmost shift register 122 of the COF board 34b adjacent to the downstream side of the cascade connection via the connection point 39, the wiring on the printed circuit board 23 and the other connection point 39. Is input.
  • the printed circuit board 23 has wiring that cascade-connects the leftmost shift register 122 in the gate driver IC 121 of the plurality of COF substrates 34b.
  • K is 180 and the number of display rows is 1080
  • six gate driver ICs 121 are cascade-connected.
  • the leftmost shift register 122 of each of the six gate driver ICs 121 is cascade-connected (here, the same as the series connection), and functions as one long shift register. That is, the gate signal output terminals (o1 to oK) ⁇ 6 of the leftmost shift register 122 in the six gate driver ICs 121 scan the ENB (1) signal line to ENB (n) for the enable signal.
  • the cascade output terminal of the gate driver IC 121 located at the most downstream position of the cascade connection is connected to the TCON 95 via the return signal line 96b as shown in FIG.
  • the TCON 95 can detect an abnormality in wiring connection such as peeling.
  • the return signal lines 96a and 96b only need to be connected to the cascade output terminal of at least one driver IC located downstream from the driver IC located upstream of the cascade connection.
  • the enable signal is cascade-connected in the plurality of gate driver ICs 121 as described above.
  • the second shift register 122 from the left in the six gate driver ICs 121 is the same except that it corresponds to the REF control signal.
  • the third shift register 122 from the left in the six gate driver ICs 121 is the same except that it corresponds to the INI control signal.
  • the fourth shift register 122 from the left in the six gate driver ICs 121 is the same except that it corresponds to the scan signal.
  • the gate drive circuit 12a is the same as the gate drive circuit 12b. That is, each of the plurality (for example, six) of COF substrates 34a is connected to the display panel substrate 20 and mounted with a display driving gate driver IC 121 having a shift register.
  • the printed boards 23a and 23b are connected to these COF boards 34a and have wirings that cascade-connect the gate driver ICs 121.
  • the control unit 30 supplies a gate signal to the cascade input terminal of the gate driver IC 121 located at the most upstream of the cascade connection via the gate signal line 94a, and returns the signal at the cascade output terminal of the gate driver IC 121 located at the most downstream. Monitoring is performed via the signal line 96a.
  • control unit 30 Next, the configuration of the control unit 30 will be described.
  • the TCON 95 in the control unit 30 receives a predetermined signal (for example, via the gate signal line 94a) to the cascade input terminal of the gate driver IC 121 located in the uppermost stream of the cascade connection in the plurality of COF substrates 34a in the gate drive circuit 12a.
  • Gate signal and the signal at the cascade output terminal of the gate driver IC 121 located on the most downstream side is monitored via the return signal line 96a.
  • the TCON 95 supplies a predetermined signal to the cascade input terminal of the gate driver IC 121 located at the most upstream of the cascade connection in the plurality of COF substrates 34b via the gate signal line 94b.
  • a gate signal is supplied, and the signal at the cascade output terminal of the gate driver IC 121 located on the most downstream side is monitored via the return signal line 96b.
  • the microcomputer 31 When the microcomputer 31 receives the monitoring result of the TCON 95 and an abnormality is detected, the microcomputer 31 stops the gate signal, stops the power supply from the panel power supply unit 32 to the display panel substrate 20, and the like.
  • the control signal generation unit 33 generates various control signals for controlling each unit of the display device 1 (for example, a tuner, a signal reception unit from a remote controller, an audio signal output unit, etc.).
  • control unit 30 may not monitor the signal of the cascade output terminal to be monitored from the gate driver IC 121 located at the most downstream side.
  • the signal may be a signal at the cascade output terminal of all the gate driver ICs 121 connected in cascade, or may be the cascade output terminal of the gate driver IC 121 at an intermediate position in the cascade connection. That is, the control unit 30 only needs to monitor the signal at the cascade output terminal of at least one gate driver IC located downstream from the gate driver IC located upstream.
  • FIG. 6A is a flowchart example showing the above operation by the TCON 95 in the control unit 30.
  • the TCON 95 sets a normal code in a register in the TCON 95 (S60).
  • This register may be one of general-purpose registers in the TCON 95 or a dedicated register.
  • the setting of the normal code is initialization of the register, and may be executed only once, for example, when the display device 1 is activated. If the normal code is determined to be all bits 0, for example, it can also be used for register clear in the initialization operation.
  • the TCON 95 supplies a gate signal or a test signal to the gate signal line 94a and the gate signal line 94b at the same timing (S62). Simultaneously with or prior to the supply of the gate signal or test signal, a clock signal for shift operation is also supplied to the gate drive circuits 12a and 12b.
  • the gate signal is an enable signal, a REF control signal, an INI control signal, and four scan signals, and the gate signal may be output in a normal display operation. Further, a test signal having a specific signal pattern may be output during a period when the normal display operation is not performed.
  • the period during which the normal display operation is not performed may be, for example, when the display device 1 is activated, a video signal switching period (for example, a channel switching period, a video input source switching period), or the like.
  • the test signal pattern may be the same signal pattern as the gate signal in normal display, a signal pattern with a constant period such as a clock signal, or a specific signal pattern.
  • the panel power supply unit 32 may be controlled to stop automatically.
  • the TCON 95 waits for a certain period of time from the output of the gate signal or the test signal (S64). This fixed period is the time until the gate signal or test signal appears on the return signal lines 96a and 96b through the shift operation of the gate drive circuits 12a and 12b. Specifically, (the total shift of the gate drive circuit 12) This is a time corresponding to (number of stages) ⁇ (one period of the shift clock signal).
  • the TCON 95 receives signals from the return signal lines 96a and 96b (S66). Further, the TCON 95 compares the signal pattern of the transmitted gate signal or test signal with the received signal pattern (S68). The TCON 95 determines that it is normal if it matches (S70: Yes) and terminates the processing. If it does not match (S70: No), it determines that it is abnormal and sets an abnormal code in the register (S72).
  • the abnormality code may be, for example, 8 bits including 4 bits corresponding to the four signals on the return signal line 96a and 4 bits corresponding to the four signals on the return signal line 96b. Each bit may take a value of 0 if normal and 1 if abnormal. In this way, the abnormal code can indicate which of the gate drive circuit 12a and the gate drive circuit 12b is abnormal and which of the four signal lines is abnormal.
  • the TCON 95 can detect an abnormality in wiring connection such as peeling of the COF substrate 34, and can further indicate the detected abnormality by an abnormality code.
  • FIG. 6B is a flowchart showing an operation example by the control of the microcomputer 31 in the control unit 30.
  • the microcomputer 31 polls the register in the TCON 95 (S74). That is, the microcomputer 31 reads out the register periodically or when a predetermined event occurs. Further, the microcomputer 31 determines whether or not the read data is normal (S76). The microcomputer 31 ends this process when the determination result is normal. Further, when the determination result is abnormal, the microcomputer 31 prohibits the output of the enable signal thereafter, that is, to enable and disable the light emission of the pixel circuit 16 for each row of the plurality of pixel circuits 16. The TCON 95 is instructed to fix the enable signal to a level indicating disable (S78). Further, the microcomputer 31 controls the panel power supply unit 32 so as to stop the power supply to the power supply line that supplies the voltage VTFT to the plurality of pixel circuits 16 (S80).
  • control unit 30 can prevent abnormal display, abnormal heat generation, breakage, and the like of the display device due to the gate signal not being properly supplied when an abnormality in wiring connection such as peeling occurs.
  • the microcomputer 31 may perform the following (1) to (5) instead of the above steps S78 and S80.
  • the microcomputer 31 sets the level of the enable signal to Instructs TCON 95 to fix to a level indicating disable.
  • a gate signal determined to be abnormal is a write signal (that is, a scan signal) for selecting a plurality of pixel circuits 16 in units of rows and writing a voltage representing luminance to the pixel circuits 16 belonging to the selected row.
  • the microcomputer 31 controls the panel power supply unit 32 so as to stop power supply to the power supply line that supplies power to the plurality of pixel circuits 16.
  • a gate signal determined to be abnormal is a write signal (that is, a scan signal) for selecting a plurality of pixel circuits 16 in units of rows and writing a voltage that expresses luminance to the pixel circuits 16 belonging to the selected row.
  • the microcomputer 31 fixes the level of the enable signal for enabling and disabling the light emission of the pixel circuit 16 for each row of the plurality of pixel circuits 16 to a level indicating disable.
  • the gate signal determined to be abnormal is selected by selecting the enable signal for enabling and disabling the light emission of the pixel circuit for each row of the plurality of pixel circuits 16 and the plurality of pixel circuits 16 in units of rows.
  • a write signal (that is, a scan signal) for writing a voltage representing luminance to the pixel circuits 16 belonging to the row, and a reference voltage setting signal (that is, a REF control signal) that applies a reference voltage to the pixel circuit 16 for each row of the plurality of pixel circuits 16.
  • an initial voltage setting signal that is, an INI control signal
  • the microcomputer 31 disables the level of the enable signal.
  • the panel power supply is fixed so that the power supply to the power supply line that supplies the voltage VTFT to the plurality of pixel circuits 16 is stopped. Controlling the section 32.
  • the microcomputer 31 enables the enable signal, the enable signal, and the write signal.
  • the panel power supply unit 32 is controlled to stop power supply to each.
  • an abnormality in wiring connection such as peeling between the COF substrate 34 and the printed circuit board 23 can be detected, and details of the detected abnormality can be indicated by an abnormality code. Furthermore, when a wiring connection abnormality such as peeling occurs, it is possible to prevent an abnormal display, abnormal heat generation, damage, etc. of the display device due to the gate signal not being supplied appropriately.
  • the return signal line 96b may connect the cascade output terminal of at least one of the gate driver ICs 121 connected in cascade to the TCON 95.
  • the return signal line 96b may connect each of the cascade output terminals of all the gate driver ICs 121 from the most upstream to the most downstream to the TCON 95.
  • the cascade output terminals of the plurality of gate driver ICs 121 selected from the cascade-connected gate driver ICs 121 may be connected to the TCON 95.
  • the microcomputer 31 can detect in more detail which gate driver IC 121 of the cascade-connected gate driver ICs 121 is normal and which gate driver IC 121 is abnormal. . In this way, for example, if the microcomputer 31 can detect that only one of the most upstream is normal and the downstream is abnormal, K microcomputers corresponding to the most upstream gate driver IC 121 are detected. A message informing the user of an abnormality can be displayed for the pixel circuit rows.
  • the present invention is not limited to this and is similar to the above.
  • the TCON 95 may generate an interrupt signal to the microcomputer 31 in S72.
  • the microcomputer 31 can omit S74 and S76 and execute S78 and S80 as interrupt processing.
  • Embodiment 2 Next, the display device in Embodiment 2 will be described.
  • FIG. 7 is a diagram showing a configuration example of various substrates and wirings of the display device in this embodiment. This figure is different from FIG. 2 in that data signal lines 97a and 97b and return signal lines 98a and 98b are added. Hereinafter, different points will be mainly described.
  • the data signal lines 97a and 97b are signal lines that are not shown in FIG. 2, and are pixel data included in a video signal from a tuner in the display device or from the outside and to be supplied to the pixel circuit.
  • This data signal line 97a is connected to the cascade input terminal of the COF substrate 35a located at the head of the display column.
  • the source driver ICs 141 in the plurality of COF substrates 35a are cascade-connected. That is, the cascade output terminals of the source driver ICs 141 in the plurality of COF substrates 35a are connected to the cascade input terminals of the source driver ICs 141 in the adjacent downstream COF substrate 35a via the printed circuit board 24.
  • Each of the source driver ICs 141 includes, for example, a shift register, a latch circuit that latches pixel data output in parallel from the shift register, and m that converts pixel data of the latch circuit into an analog value (m is the number of columns of the pixel circuit)
  • a plurality of digital-analog converters and an output buffer for outputting analog values output from the digital-analog converters to the D (1) signal line to the D (m) signal line.
  • the return signal line 98a is connected to the TCON 95 from the cascade output terminal of the source driver IC 141 in the COF substrate 35a located on the most downstream side of the cascade connection, and feeds back pixel data to the TCON 95.
  • the TCON 95 detects a wiring connection abnormality such as peeling of the COF substrate 35a by monitoring the signal of the return signal line 98a.
  • the detected abnormality is written in the register as an abnormality code indicating a connection abnormality of the COF board 35a.
  • This register may be the same as the register described in FIG. 6A or may be a different register.
  • the microcomputer 31 polls the register, and when an abnormal code is set, the level of the enable signal is fixed to a level indicating disable or a power supply line for supplying power to the plurality of pixel circuits 16
  • the power supply unit is controlled so as to stop the power supply to.
  • the display device not only detects connection abnormality such as peeling of the COF substrate 34 on which the source driver IC 141 is mounted, but also causes connection abnormality such as peeling of the COF substrate 35 on which the source driver IC 141 is mounted. Can be detected.
  • connection abnormality such as peeling of the COF substrate 34 on which the source driver IC 141 is mounted
  • connection abnormality such as peeling of the COF substrate 35 on which the source driver IC 141 is mounted.
  • a wiring connection abnormality such as peeling occurs, it is possible to prevent an abnormal display, abnormal heat generation, breakage, or the like of the display device due to an inadequate supply of a gate signal or a data signal.
  • the return signal line 98a may connect the cascade output terminal of at least one of the source driver ICs 141 connected in cascade with the TCON 95.
  • the return signal line 98a may connect each of the cascade output terminals of all the source driver ICs 141 from the most upstream to the most downstream and the TCON 95.
  • the cascade output terminals of the plurality of source driver ICs 141 selected from the cascade-connected source driver ICs 141 may be connected to the TCON 95.
  • the microcomputer 31 can detect in more detail which source driver IC 141 of the cascade-connected source driver IC 141 is normal and which source driver IC 141 is abnormal. .
  • K microcomputers corresponding to one source driver IC 141 of the most upstream are detected.
  • a message informing the user of an abnormality can be displayed for the pixel circuit rows.
  • the present invention is not limited to this and is the same as described above.
  • the TCON 95 compares the signals on the return signal lines 96a, 96b, 98a, and 98b with the original signals output by the TCON 95 on the gate signal lines 94a and 94b and the data signal lines 97a and 97b. Therefore, the wiring abnormality such as peeling is determined.
  • the present invention is not limited to this.
  • the TCON 95 may determine whether the signal is normal or abnormal depending on whether or not the signals of the return signal lines 96a, 96b, 98a, and 98b are changing.
  • each signal of the return signal lines 96a, 96b, 98a, 98b is determined to be normal if there is a change in signal level in a period of one frame period or more in normal display, and is determined to be abnormal if there is no change. Also good.
  • the return signal lines 96a and 96b are not limited to the gate signals described above, but may be signals transmitted by cascade connection of the gate driver IC 121.
  • a clock signal for shift operation supplied to the gate driver IC 121 may be used.
  • the return signal lines 98a and 968 are not limited to the data signals described above, but may be signals transmitted by cascade connection of the source driver IC 141.
  • a clock signal for shift operation supplied to the source driver IC 141 may be used.
  • a display device includes a display panel substrate having a plurality of pixel circuits arranged in a matrix, a plurality of film substrates connected to the display panel substrate, A driver IC for display driving having a shift register, mounted on the display panel substrate or the film substrate, a printed circuit board connected to the plurality of film substrates and having wiring for cascading the driver ICs, and the cascade connection For supplying a predetermined signal to the cascade input terminal of the driver IC located at the most upstream side of the driver IC and monitoring the signal at the cascade output terminal of at least one driver IC located downstream from the driver IC located at the most upstream side A part.
  • the driver IC is, for example, the gate driver IC 121 or the source driver IC 141.
  • the film substrate is, for example, a COF substrate 34a, 34b or a COF substrate 35a, 35b.
  • connection abnormality such as peeling of the film substrate can be detected.
  • control unit may compare the predetermined signal with the signal of the cascade output terminal, and may determine that an abnormality occurs if they do not match.
  • the predetermined signal is an enable signal for enabling and disabling light emission of the pixel circuit for each row of the plurality of pixel circuits, and when the control unit determines that there is an abnormality, The power supply unit may be controlled to stop power supply to a power supply line that supplies power to the pixel circuit.
  • the predetermined signal is an enable signal for enabling and disabling light emission of the pixel circuit for each row of the plurality of pixel circuits, and when the control unit determines that there is an abnormality, the enable signal The level may be fixed to a level indicating disable.
  • the predetermined signal is a write signal for selecting the plurality of pixel circuits in units of rows, and writing a voltage representing luminance to the pixel circuits belonging to the selected row, and the control section
  • the power supply unit may be controlled to stop power supply to a power supply line that supplies power to the plurality of pixel circuits.
  • the predetermined signal is a write signal that is selected in units of rows of the plurality of pixel circuits and writes a voltage representing luminance to the pixel circuits belonging to the selected row, and the control unit
  • the level of the enable signal for enabling and disabling the light emission of the pixel circuit for each row of the plurality of pixel circuits may be fixed to a level indicating disable.
  • the predetermined signal belongs to a selected row selected for each row of the plurality of pixel circuits, an enable signal for enabling and disabling light emission of the pixel circuits for each row of the plurality of pixel circuits.
  • a write signal for writing a voltage representing luminance to the pixel circuit a reference voltage setting signal for applying a reference voltage to the pixel circuit for each row of the plurality of pixel circuits, and an initial value for the pixel circuit for each row of the plurality of pixel circuits
  • the power supply unit may be controlled to stop power supply to a power supply line that supplies power to the plurality of pixel circuits.
  • the predetermined signal is a signal representing pixel data to be supplied to one of the plurality of pixel circuits, and when the control unit determines that there is an abnormality, the row of the plurality of pixel circuits.
  • the level of the enable signal for enabling and disabling the light emission of the pixel circuit is fixed to a level indicating disable or the power supply to the power supply line that supplies power to the plurality of pixel circuits is stopped. In this way, the power supply unit may be controlled.
  • the printed circuit board includes a wiring for cascading the driver ICs of the film substrate corresponding to the one side and a wiring for cascading the driver ICs of the film substrate corresponding to the other side, and the control unit
  • the same predetermined signal is applied to the cascade input terminal of the most upstream driver IC among the driver ICs corresponding to the one side and the cascade input terminal of the most upstream driver IC among the driver ICs corresponding to the other side at the same timing.
  • the cascade output terminal of the driver IC downstream of the most upstream driver IC corresponding to the one side and the other side A respective signal cascade output terminal of the downstream side of the driver IC may be monitored than the most upstream of the driver IC to be.
  • a display device driving method includes a display panel substrate having a plurality of pixel circuits arranged in a matrix, a plurality of film substrates connected to the display panel substrate, and the display panel substrate.
  • a display device driving method comprising: a driver IC for display driving having a shift register mounted on the film substrate; and a printed circuit board having a wiring connected to the plurality of film substrates and cascading the driver ICs.
  • connection abnormality such as peeling of the film substrate can be detected.
  • the display device and the driving method thereof have been described based on the embodiment, but the present disclosure is not limited to this embodiment.
  • the technology in the present disclosure is not limited to these, and can also be applied to embodiments in which changes, replacements, additions, omissions, and the like have been made as appropriate.
  • various modifications conceived by those skilled in the art have been made in this embodiment, and forms constructed by combining components in different embodiments are also within the scope of one or more aspects. Contained within.
  • the driver IC is mounted on the display panel substrate as well as the configuration using the film substrate in which the driver IC is mounted on the film (COF configuration), and the driver IC is mounted on the film substrate. May not be mounted (COG (Chip On Glass) configuration).
  • the display device described above can be used as a flat panel display device as shown in FIG. 8, for example.
  • the present invention can be applied to all electronic devices having a display device such as a television receiver, a personal computer, and a mobile phone.
  • the display panel described above is not limited to an organic EL display device, and may be a flat panel display device such as a liquid crystal display device or a PDP (Plasma Display Panel) display device.
  • a flat panel display device such as a liquid crystal display device or a PDP (Plasma Display Panel) display device.
  • the present disclosure can be used for a display device such as a television receiver or a display of an information device.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

ＣＯＦ基板とプリント基板との間の剥離を検出する表示装置およびその駆動方法を提供する。表示装置は、行列状に配置された複数の画素回路を有する表示パネル基板（２０）と、表示パネル基板に接続された複数のＣＯＦ基板（３４ａ）と、表示パネル基板またはＣＯＦ基板に実装された、シフトレジスタを有する表示駆動用のゲートドライバＩＣ（１２１）と、複数のＣＯＦ基板に接続され、ゲートドライバＩＣをカスケード接続する配線を有するプリント基板（２３ａ、２３ｂ）と、カスケード接続の最上流に位置するゲートドライバＩＣのカスケード入力端子に所定の信号を供給し、最上流に位置するゲートドライバＩＣよりも下流側に位置する少なくとも１つのゲートドライバＩＣのカスケード出力端子の信号を監視する制御部（３０）とを備える。

Description

表示装置およびその駆動方法
　本開示は、表示装置に関し、特に電流に応じて発光する発光素子を用いた表示装置およびその駆動方法に関する。
　近年、液晶表示装置や有機ＥＬ表示装置などのフラットパネル表示装置において、表示パネル基板と、ドライバＩＣを搭載したＣＯＦ（Chip On Film）基板との接続、および、ＣＯＦ基板とプリント基板との接続に異方性導電フィルムＡＣＦ（Anisotropic Conductive Film）を用いた熱圧着が利用されている。ここで、ＡＣＦとは、接着剤に導電性粒子を混ぜ合わせてテープ状に形成した材料である。ＡＣＦ接続では、異なる基板の端子部の間にＡＣＦを挟んで熱圧着することにより、導電性粒子を介して上下方向の端子間を電気的に接続するのと同時に同一基板内の端子間を絶縁し、接着剤の硬化により基板同士を接合する。このようなＡＣＦ接続はコネクタによる接続の代替として使用でき、コネクタに比べ多ピン、低背、狭ピッチでの接続を可能にする。
　ところが、ＣＯＦ基板の両端部を熱圧着してプリント基板とＣＯＦ基板、ＣＯＦ基板と表示パネル基板とにＡＣＦ接続すると、大きい接続強度を得ることが難しい。しかも、ＣＯＦ基板はフレキシブルであるといっても、ある程度の剛性を有している。そのため、例えば、それぞれの基板の熱伸縮その他の原因によってＣＯＦ基板に歪みが繰り返し生じると、その歪み応力によってＣＯＦ基板の熱圧着された端部が剥離する恐れがある。
　この点、特許文献１は、ＣＯＦ基板のフィルム端部がプリント基板や液晶表示パネルから剥離するのを防止する技術を開示している。すなわち、ＣＯＦ基板に開口部を設けることによりＣＯＦのフィルムの剛性を弱め、柔軟性を増して歪み応力を低減させ、剥離防止を図っている。
特開２００８－１８５９７８号公報
　しかしながら、特に、大型の表示パネルでは熱伸縮による歪も大きくなり、ＣＯＦ基板とプリント基板とが剥離する可能性があり、剥離した場合には、画素表示用の制御信号が適切に供給されないことから表示パネルの異常表示、異常発熱、破損等が生じ得るという問題がある。
　本開示は、ＣＯＦ基板とプリント基板との間の剥離を検出する表示装置およびその駆動方法を提供する。
　上記課題を解決するために本開示における表示装置は、行列状に配置された複数の画素回路を有する表示パネル基板と、前記表示パネル基板に接続された複数のフィルム基板と、前記表示パネル基板または前記フィルム基板に実装された、シフトレジスタを有する表示駆動用のドライバＩＣと、前記複数のフィルム基板に接続され、前記ドライバＩＣをカスケード接続する配線を有するプリント基板と、前記カスケード接続の最上流に位置するドライバＩＣのカスケード入力端子に所定の信号を供給し、前記最上流に位置するドライバＩＣよりも下流側に位置する少なくとも１つのドライバＩＣのカスケード出力端子の信号を監視する制御部とを備える。
　この構成によれば、フィルム基板（つまりＣＯＦ基板）とプリント基板との間の剥離を検出することができる。
　本開示における表示装置によれば、ＣＯＦ基板とプリント基板との間の剥離を検出することができる。
図１は、実施の形態１における表示装置および画素回路の構成例を示すブロック図である。 図２は、実施の形態１における表示装置の各種基板および配線の構成例と制御部のより詳細な構成例とを示す図である。 図３Ａは、実施の形態１における表示装置における各種基板の実装例を示す図である。 図３Ｂは、図３ＡにおけるＢ－Ｂ断面を示す断面図である。 図４Ａは、実施の形態１における表示装置を構成する基板の実装例の展開図である。 図４Ｂは、図４ＡにおけるＡ部の拡大図である。 図５は、図２におけるＣ部の拡大図である。 図６Ａは、制御部の動作を示すフローチャートである。 図６Ｂは、制御部の動作を示すフローチャートである。 図７は、実施の形態２における表示装置の各種基板および配線の構成例を示す図である。 図８は、表示装置の製品例を示す図である。
　（実施の形態）
　以下、適宜図面を参照しながら、実施の形態を詳細に説明する。但し、必要以上に詳細な説明は省略する場合がある。例えば、既によく知られた事項の詳細説明や実質的に同一の構成に対する重複説明を省略する場合がある。これは、以下の説明が不必要に冗長になるのを避け、当業者の理解を容易にするためである。また、各図は、必ずしも各寸法あるいは各寸法比等を厳密に図示したものではない。
　なお、発明者は、当業者が本開示を十分に理解するために添付図面および以下の説明を提供するのであって、これらによって請求の範囲に記載の主題を限定することを意図するものではない。また、以下で説明する実施の形態は、いずれも本開示の好ましい１具体例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、ステップ、ステップの順序などは、一例であり、本開示を限定する趣旨ではない。以下の実施の形態における構成要素のうち、独立請求項に記載されていない構成要素については、本開示の課題を達成するのに必ずしも必要ではないが、より好ましい形態を構成するものとして説明される。
　［１．表示装置の構成］
　図１は、実施の形態１における表示装置および画素回路の構成例を示すブロック図である。同図の表示装置１は、表示パネル基板２０、ゲート駆動回路１２ａ、１２ｂ、ソース駆動回路１４、制御部３０、パネル電源供給部３２を備える。
　［１－１．表示パネル基板の概略構成］
　まず、表示パネル基板２０の回路構成例について説明する。
　表示パネル基板２０は、行列状に配置された複数の画素回路１６を備える。複数の画素回路１６は、半導体プロセスによって表示パネル基板２０に形成されている。表示パネル基板２０の素材は、ガラス、またはアクリル等の樹脂である。
　複数の画素回路１６は、ｎ行ｍ列に配置されている。ｎ、ｍは、表示部のサイズおよび解像度により異なる。例えば、ＨＤ（Ｈｉｇｈ Ｄｅｆｉｎｉｔｉｏｎ）と呼ばれる解像度で、行内にＲＧＢ３原色に対応する画素回路１６が隣接する場合、ｎは少なくとも１０８０行であり、ｍは少なくとも１９２０×３列である。
　各画素回路１６は、ＲＧＢ三原色の何れかの発光画素を構成する。画素回路１６は、発光素子４１、駆動トランジスタ４２、イネーブルスイッチ４３、スキャンスイッチ４４、容量素子４５、ＲＥＦスイッチ４６、ＩＮＩスイッチ４７を備える。
　また、ｉ（ｉは１～ｎの整数）番目の行に属する画素回路１６は、ＥＮＢ（ｉ）信号線、ＲＥＦ（ｉ）信号線、ＩＮＩ(ｉ)信号線、ＳＣＮ（ｉ）信号線に接続される。これらの信号線には、イネーブル信号、ＲＥＦ制御信号、ＩＮＩ制御信号、スキャン信号がゲート駆動回路１２ａ、１２ｂから供給される。
　また、ｊ（ｊは１～ｍの整数）番目の列に属する画素回路１６は、Ｄ（ｊ）信号線に接続される。Ｄ（ｊ）信号線には、発光すべき輝度に応じた電圧がソース駆動回路１４から供給される。
　ＥＮＢ（ｉ）信号線は、ｉ番目の行に属する画素回路１６の発光および非発光を制御するイネーブル信号を伝達する。イネーブル信号は、該当する画素回路１６内のイネーブルスイッチ４３のオンおよびオフを制御する。
　ＳＣＮ（ｉ）信号線は、ｉ番目の行に属する画素回路１６への画素データの書き込みを制御するスキャン信号（書き込み信号とも呼ぶ）を伝達する。スキャン信号は、該当する画素回路１６内のスキャンスイッチ４４のオンおよびオフを制御する。
　ＲＥＦ（ｉ）信号線は、ｉ番目の行に属する画素回路１６への基準電圧の供給を制御するＲＥＦ制御信号を伝達する。このＲＥＦ制御信号は、該当する画素回路１６内のＲＥＦスイッチ４６のオンおよびオフを制御する。
　ＩＮＩ（ｉ）信号線は、ｉ番目の行に属する画素回路１６への初期化電圧の供給を制御するＩＮＩ制御信号を伝達する。このＩＮＩ制御信号は、該当する画素回路１６内のＩＮＩスイッチ４７のオンおよびオフを制御する。
　Ｄ（ｊ）信号線は、ｊ番目の列に属する画素回路１６への、画素の明るさを表す電圧を画素データとして伝達するデータ線である。この画素データは、スキャン信号の制御によって、Ｄ（ｊ）信号線からスキャンスイッチ４４を介して容量素子４５に与えられる。
　以下、上記各種信号線の名称中の（ｉ）、（ｊ）は、特に画素回路１６の位置を特定しない場合には表記を省略する。
　図１の画素回路１６において、発光素子４１は、有機ＥＬ素子であり、ＯＬＥＤ（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）とも呼ばれる発光素子の一例であり、自身を流れる電流の大きさに応じた明るさで発光する。発光素子４１のアノードは駆動トランジスタ４２のソースに接続され、発光素子４１のカソードは電源線ＶＥＬに接続されている。
　駆動トランジスタ４２は、発光素子４１に電流を供給するドライバである。駆動トランジスタ４２のゲートには容量素子４５の一方の電極に接続され、ソースは容量素子４５の他方の電極および発光素子４１のアノードに接続される。この接続により、駆動トランジスタ４２のゲートとソースとの間には容量素子４５に保持された電圧つまり画素の明るさを表す電圧が印加される。これにより、駆動トランジスタ４２は、容量素子４５の電圧に応じた量の電流を発光素子４１に供給する。
　イネーブルスイッチ４３は、駆動トランジスタ４２による発光素子４１への電流供給をオンおよびオフするスイッチトランジスタである。イネーブルスイッチ４３は、イネーブル信号に従ってオンおよびオフする。イネーブル信号は、行列状の複数の画素回路１６の行毎に画素回路１６の発光をイネーブルおよびディスエーブルする。つまり、ＥＮＢ信号線がハイレベルのときにイネーブルスイッチ４３は、オン状態であり駆動トランジスタ４２に電圧ＶＴＦＴを供給する。また、イネーブル信号線がローレベルのときに、イネーブルスイッチ４３は、オフ状態であり駆動トランジスタ４２への電圧ＶＴＦＴの供給を遮断する。
　スキャンスイッチ４４は、容量素子４５に画素の明るさを表す電圧を画素データとして書き込むためのスイッチトランジスタである。スキャン信号は、行列状の複数の画素回路１６を行単位に選択し、選択された行に属する画素回路１６に輝度を表す電圧を書き込むための書き込み信号である。つまり、ＳＣＮ信号線がハイレベルのときに、スキャンスイッチ４４はオン状態でありデータ線の電圧を画素データとして容量素子４５に書き込む。また、ＳＣＮ信号線がローレベルのときに、スキャンスイッチ４４はオフであり、スキャン信号線と容量素子４５との接続を電気的に遮断する。
　容量素子４５は、駆動トランジスタ４２のゲート－ソース間に画素の明るさを表す電圧を画素データとして保持する。
　ＲＥＦスイッチ４６は、基準電圧ＶＲＥＦを容量素子４５の一方の電極に与えるためのスイッチトランジスタである。また、ＩＮＩスイッチ４７は、初期化電圧ＶＩＮＩを容量素子４５の他方の電極に与えるためのスイッチトランジスタである。ＲＥＦスイッチ４６およびＩＮＩスイッチ４７は、容量素子４５に、それが接続された駆動トランジスタ４２の実際のしきい値電圧に相当する電圧を保持させるしきい値補償動作に用いられる。より詳しくは、しきい値補償動作とは、複数の画素回路における駆動トランジスタのしきい値シフトを補償する動作をいう。そのため、まず、基準電圧ＶＲＥＦおよび初期化電圧ＶＩＮＩを用いて、しきい値電圧補償動作の初期電圧として、容量素子４５に最大しきい値電圧（つまり、しきい値シフトが起きた場合の最大値とみなされる電圧）を設定する。さらに、発光素子４１が非発光の状態で駆動トランジスタ４２に電流を流すことによって、設定された初期電圧を駆動トランジスタ４２の実際のしきい値電圧に相当する電圧にまで低下させる。ここまでが、しきい値電圧補償動作である。これにより、容量素子４５は、対応する駆動トランジスタ４２の実際のしきい値電圧に相当する電圧を保持する。この状態で、容量素子４５へ画素データの電圧を上乗せするように書き込む。
　このように、しきい値電圧補償動作は、画素回路１６間における経時変化としてのしきい値シフトによるしきい値のばらつきを補償するための動作であり、容量素子４５への画素データの書き込み毎に、その直前に実行される。
　図１に示した表示パネル基板２０は以上のように回路構成されている。
　［１－２．表示パネル基板２０以外の構成］
　次に、表示パネル基板２０周辺の構成について説明する。
　ゲート駆動回路１２ａ、１２ｂは、表示パネル基板２０に対して同じゲート信号を同じタイミングで駆動する。これは、大型の表示装置における各信号線の配線容量による信号劣化を抑制するためである。小型の表示装置ではゲート駆動回路１２は１つだけでよい。
　ここで、ゲート信号とは、画素回路１６内の各スイッチトランジスタのゲートに入力される信号をいう。図１の画素回路１６の場合、ゲート信号は、イネーブル信号、ＲＥＦ制御信号、ＩＮＩ制御信号、スキャン信号の４種類である。
　ゲート駆動回路１２ａは、制御部３０の制御に従って、ＥＮＢ（１）信号線～ＥＮＢ（ｎ）信号線、ＳＣＮ（ｉ）信号線～ＳＣＮ（ｎ）信号線、ＲＥＦ（１）信号線～ＲＥＦ（ｎ）信号線、ＩＮＩ(１)信号線～ＩＮＩ（ｎ）信号線を走査する。言い換えれば、ゲート駆動回路１２ａは、画素回路の行単位に、イネーブル信号、スキャン信号、ＲＥＦ制御信号、ＩＮＩ制御信号を出力していく。
　ゲート駆動回路１２ｂは、ゲート駆動回路１２ａと同じ構成であり、ゲート駆動回路１２ａと同じ信号を同じタイミングで出力する。
　ソース駆動回路１４は、制御部３０から入力される映像信号に基づいて、Ｄ（１）信号線～Ｄ（ｍ）信号線に、それぞれの列に属する画素の明るさを表す電圧を供給する。つまり、Ｄ（１）信号線からＤ（ｍ）信号線にそれぞれの画素の明るさを表す電圧を供給する。供給された電圧は、スキャン信号線により選択された行に属する画素回路１６に書き込まれる。また、制御部３０からソース駆動回路１４に入力される映像信号は、例えば、ＲＧＢ３原色の色毎のデジタルシリアルデータとして入力され、ソース駆動回路１４内部で行単位のパラレルデータに変換され、さらに行単位のアナログデータに変換される。
　なお、ソース駆動回路１４は、図１では１つだけ図示しているが、大型の表示装置では上下に２つのソース駆動回路を備え、同じ信号を同じタイミングで出力してもよい。
　制御部３０は、表示装置全体の動作を制御する。外部からの映像信号の垂直同期信号、水平同期信号に従って、制御部３０は、ゲート駆動回路１２ａ、１２ｂに対して走査の開始を指示し、ソース駆動回路１４に対して上記のデジタルシリアルデータを供給する。
　パネル電源供給部３２は、表示パネル基板２０の各画素回路１６に各種電圧を供給する。ここでいう各種電圧は、図１に示した画素回路例では、ＶＴＦＴ、ＶＥＬ、ＶＲＥＦ、ＶＩＮＩである。パネル電源供給部３２は、制御部３０の制御により、上記電圧のそれぞれの供給をオンおよびオフすることが可能である。
　以上のように表示パネル基板２０の機能的な構成について説明した。
　［１－３．表示装置における各種基板および配線の構成と制御部の構成］
　続いて、表示装置を構成する各種基板および配線の構成例と制御部の構成について説明する。
　図２は、実施の形態１における表示装置の各種基板および配線の構成例と制御部のより詳細な構成例とを示す図である。また、図３Ａは、実施の形態１における表示装置における各種基板の実装例を示す図である。図４Ａは、図３Ａに示した各種基板の実装例の展開図である。
　なお、図２、図３Ａ、図４Ａは、図１の表示装置１の表示面とは反対の裏面を表している。なお、これらの図では参照の便宜上、図１に対して左右の配置関係を裏返しにしていない。つまり、これらの図の左側は図１の左側に対応し、これらの図の右側は図１の右側に対応するものとする。
　図２、図３Ａ、図４Ａに示すように、表示装置１は、表示パネル基板２０と、プリント基板２３ａ～２３ｄ、２４ａ～２４ｄと、複数のＣＯＦ基板３４ａ、３４ｂ、３５ａ、３５ｂと、制御部３０と、パネル電源供給部３２とを備える。制御部３０は、ＴＣＯＮ９５、マイコン３１、制御信号生成部３３を備える。制御部３０は、プリント基板２３ａ～２３ｄ、プリント基板２４ａ～２４ｄの何れか、または他のプリント基板に実装されている。また、パネル電源供給部３２は、別のプリント基板に実装されている。
　まず、図１と、図２、図３Ａおよび図４Ａとの対応関係を説明する。
　図１のゲート駆動回路１２ａは、図２、図３Ａ、図４Ａにおける表示パネル基板２０の左辺側に配列された複数のＣＯＦ基板３４ａ、プリント基板２３ａおよびプリント基板２３ｂに対応する。
　図１のゲート駆動回路１２ｂは、図２、図３Ａ、図３Ｂにおける表示パネル基板２０の右辺側に配列されたにおける複数のＣＯＦ基板３４ｂ、プリント基板２３ｃおよびプリント基板２３ｄに対応する。
　図１のソース駆動回路１４は、図２、図３Ａ、図３Ｂにおける２０の上辺側に配列された複数のＣＯＦ基板３５ａ、プリント基板２４ａおよびプリント基板２４ｂに対応する。
　また、図１ではソース駆動回路１４を表示パネル基板２０の上辺側の１つしか図示していないが、図２、図３Ａ、図４Ａでは、ソース駆動回路１４が表示パネル基板２０の上辺側および下辺側に２つ備える場合を図示している。表示パネル基板２０の下辺側に配列された複数のＣＯＦ基板３５ｂ、プリント基板２４ｃおよびプリント基板２４ｄは、もう１つの（つまり図１では図示されていない下辺側の）ソース駆動回路に対応する。
　次に、各種基板と、その接続について説明する。以下の説明において、ＣＯＦ基板３４ａ、３４ｂの位置を特に特定しない場合には、単にＣＯＦ基板３４と表記する。ＣＯＦ基板３５ａ、３５ｂも同様にＣＯＦ基板３５と表記する。プリント基板２３ａ～２３ｄ、プリント基板２４ａ～２４ｄについても同様に、プリント基板２３、プリント基板２４と表記する。
　表示パネル基板２０は、図１に示したように行列状に配置された複数の画素回路１６を有する。表示パネル基板２０は、表示面の外周部において複数のＣＯＦ基板３４ａ、３４ｂ、３５ａ、３５ｂと接続される。
　ＣＯＦ基板３４は、シフトレジスタを有する表示駆動用のゲートドライバＩＣ１２１が実装されたフィルム基板である。表示パネル基板２０とプリント基板２３または２４と接続に介在する。
　図３Ｂ、図４Ｂを用いこの接続について説明する。
　図３Ｂは、図３ＡにおけるＢ－Ｂ断面を示す断面図である。図３Ｂのように、ＣＯＦ基板３４とプリント基板２３ｃは、ＡＣＦ（Anisotropic Conductive Film）を挟んで熱圧着されることにより、ＡＣＦ内の導電性粒子を介して端子間（つまり表示パネル基板２０のパッドとＣＯＦ基板３４のパッド間）を電気的に接続するのと同時に同一基板内の端子間を絶縁し、接着剤の硬化により接合されている。図３Ｂの破線の丸内の接続箇所３９は、ＣＯＦ基板３４の１つのパッドと表示パネル基板２０の１つのパッドとのＡＣＦによる接続箇所である。
　また、ＣＯＦ基板３４と表示パネル基板２０も、同様にＡＣＦを挟んで熱圧着により接合されている。
　図４Ｂは、図４ＡにおけるＡ部の拡大図である。図４Ｂのように、ＣＯＦ基板３４は、ゲートドライバＩＣ１２１が実装されたフィルム基板である。ＣＯＦ基板３４のゲートドライバＩＣ１２１を挟む両辺にはパッド列が形成されている。
　ＣＯＦ基板３４における表示パネル基板２０側のパッド列は、ゲートドライバＩＣ１２１のゲート信号出力端子と配線接続されている。ゲート信号端子に配線接続されたパッド列は、表示パネル基板２０の上述したＥＮＢ（ｉ）信号線、ＳＣＮ（ｉ）信号線、ＲＥＦ（ｉ）信号線、ＩＮＩ(ｉ)信号線に接続箇所３９を介して接続される。
　ＣＯＦ基板３４におけるプリント基板２３側のパッド列は、ゲートドライバＩＣ１２１のカスケード接続用のカスケード入力端子、カスケード出力端子、クロック信号入力端子等と配線接続されている。このバッド列は、接続箇所３９を介してプリント基板２３に接続される。ここで、ゲートドライバＩＣ１２１のカスケード接続とは、ゲートドライバＩＣ１２１内部のシフトレジスタと、隣接するＣＯＦ基板３４のゲートドライバＩＣ１２１内のシフトレジスタとを直列に接続することをいう。
　［１－４．ＣＯＦ基板３４内のドライバＩＣの接続］
　ゲートドライバＩＣ１２１の接続についてさらに図５を用いて詳細に説明する。図５は、図２におけるＣ部の拡大図である。
　同図において、ＴＣＯＮ９５から出力されるゲート信号は、イネーブル信号、ＲＥＦ制御信号、スキャン信号、ＩＮＩ制御信号の４つであるものとする。ゲートドライバＩＣ１２１は、この４つの信号をゲート信号として表示パネル基板２０に走査および駆動するため４つのシフトレジスタ１２２を有する。シフトレジスタ１２２のそれぞれは、直列接続されたＫ個のＦＦ（Flip Flop）により構成されるシフトレジスタ回路と、シフトレジスタ回路各段の出力信号の駆動能力を高めてゲート信号として外部に駆動する出力バッファとを有する。シフトレジスタ１２２のそれぞれは、Ｋ（例えばＫは１８０）段のシフトレジスタであって、同図のように、カスケード入力端子Ｃｉ、カスケード出力端子Ｃｏ、Ｋ個のゲート信号出力端子ｏ１～ｏＫを有する。
　まず、ゲート駆動回路１２ｂにおける４つのゲート信号のうちイネーブル信号に関するゲートドライバＩＣ１２１のカスケード接続について説明する。
　同図の最も左のシフトレジスタ１２２カスケード入力端子Ｃｉには、ＴＣＯＮ９５からゲート信号線９４ｂ（図２）を介してイネーブル信号の原信号が入力される。シフトレジスタ１２２は、クロック信号に同期してシフト動作を行い、例えば、クロック信号の１番目の立ち上がりエッジにより１段目のＦＦに対応するゲート信号出力端子ｏ１からイネーブル信号が出力され、立ち上がりエッジ毎にシフト動作を行う。このシフト動作によって、表示パネル基板２０の画素回路１６の行を走査する。
　さらに、クロック信号のＫ番目のクロックの立ち上がりエッジによりＫ段目のＦＦに対応するゲート信号出力端子ｏＫからイネーブル信号が出力される。カスケード出力端子Ｃｏは、ゲート信号出力端子ｏＫと同じ信号を出力する。このカスケード出力端子Ｃｏは、カスケード接続の下流側に隣接するＣＯＦ基板３４ｂの最も左のシフトレジスタ１２２のカスケード入力端子Ｃｉに、接続箇所３９、プリント基板２３上の配線および他の接続箇所３９を介して入力される。
　このようにして、プリント基板２３は、複数のＣＯＦ基板３４ｂのゲートドライバＩＣ１２１内の最も左のシフトレジスタ１２２をカスケード接続する配線を有している。例えば、Ｋが１８０で、表示行が１０８０行の場合、６つのゲートドライバＩＣ１２１がカスケード接続される。このカスケード接続により、６つのゲートドライバＩＣ１２１それぞれの最も左のシフトレジスタ１２２はカスケード接続（ここでは直列接続と同じ）されて、長い１本のシフトレジスタとして機能する。すなわち、６つのゲートドライバＩＣ１２１における最も左のシフトレジスタ１２２のゲート信号出力端子（ｏ１～ｏＫ）×６は、ＥＮＢ（１）信号線～ＥＮＢ（ｎ）にイネーブル信号を走査する。
　さらに、カスケード接続の最下流の位置するゲートドライバＩＣ１２１のカスケード出力端子は、図２に示すように戻り信号線９６ｂを介してＴＣＯＮ９５に接続される。ＴＣＯＮ９５は戻り信号線９６ｂを監視することにより、剥離等を配線接続の異常を検出することができる。なお、戻り信号線９６ａ、９６ｂは、カスケード接続の最上流に位置するドライバＩＣよりも下流側に位置する少なくとも１つのドライバＩＣのカスケード出力端子に接続されていればよい。
　ゲート駆動回路１２ｂにおける４つのゲート信号のうちイネーブル信号は、以上のように複数のゲートドライバＩＣ１２１においてカスケード接続される。
　カスケード接続をネーブル信号について説明したが、図５に示すように、６つのゲートドライバＩＣ１２１内の左から２つ目のシフトレジスタ１２２は、ＲＥＦ制御信号に対応する点以外は同様である。６つのゲートドライバＩＣ１２１内の左から３つ目のシフトレジスタ１２２もＩＮＩ制御信号に対応する点以外は同様である。また、６つのゲートドライバＩＣ１２１内の左から４つ目のシフトレジスタ１２２もスキャン信号に対応する点以外は同様である。
　また、ゲート駆動回路１２ａもゲート駆動回路１２ｂと同様である。すなわち、複数の（例えば６つ）ＣＯＦ基板３４ａのそれぞれは、表示パネル基板２０に接続され、シフトレジスタを有する表示駆動用のゲートドライバＩＣ１２１が実装されている。プリント基板２３ａおよび２３ｂは、これらのＣＯＦ基板３４ａに接続され、ゲートドライバＩＣ１２１をカスケード接続する配線を有している。制御部３０は、カスケード接続の最上流に位置するゲートドライバＩＣ１２１のカスケード入力端子にゲート信号線９４ａを介してゲート信号を供給し、最下流に位置するゲートドライバＩＣ１２１のカスケード出力端子の信号を戻り信号線９６ａを介して監視する。
　続いて制御部３０の構成について説明する。
　制御部３０内のＴＣＯＮ９５は、ゲート駆動回路１２ａ内の複数のＣＯＦ基板３４ａ内の、カスケード接続の最上流に位置するゲートドライバＩＣ１２１のカスケード入力端子にゲート信号線９４ａを介して所定の信号（例えばゲート信号）を供給し、最下流に位置するゲートドライバＩＣ１２１のカスケード出力端子の信号を戻り信号線９６ａを介して監視する。
　また、ＴＣＯＮ９５は、ゲート駆動回路１２ｂに対しても同様に、複数のＣＯＦ基板３４ｂ内の、カスケード接続の最上流に位置するゲートドライバＩＣ１２１のカスケード入力端子にゲート信号線９４ｂを介して所定の信号（例えばゲート信号）を供給し、最下流に位置するゲートドライバＩＣ１２１のカスケード出力端子の信号を戻り信号線９６ｂを介して監視する。
　マイコン３１は、ＴＣＯＮ９５の監視結果を受けて、異常が検出された場合には、ゲート信号の停止、パネル電源供給部３２から表示パネル基板２０への電源供給の停止等を行う。
　制御信号生成部３３は、表示装置１の各部（例えばチューナー、リモコンからの信号受信部、音声信号出力部等）を制御する各種の制御信号を生成する。
　なお、制御部３０は、監視すべきカスケード出力端子の信号は、最下流に位置するゲートドライバＩＣ１２１でなくてもよい。例えば、カスケード接続の全てのゲートドライバＩＣ１２１のカスケード出力端子の信号でもよいし、カスケード接続の中間的な位置のゲートドライバＩＣ１２１のカスケード出力端子でもよい。つまり、制御部３０は、最上流に位置するゲートドライバＩＣよりも下流側に位置する少なくとも１つのゲートドライバＩＣのカスケード出力端子の信号を監視すればよい。
　［２．動作］
　以上のように構成された表示装置における、ＣＯＦ基板３４の剥離を検出する動作例を説明する。この動作例は、主に制御部３０内のＴＣＯＮ９５およびマイコン３１によりなされる。
　図６Ａは、制御部３０内のＴＣＯＮ９５による上記動作を示すフローチャート例である。
　まず、ＴＣＯＮ９５は、ＴＣＯＮ９５内のレジスタに正常コードを設定する（Ｓ６０）。このレジスタはＴＣＯＮ９５内の汎用レジスタの１つでよいし、専用のレジスタでもよい。正常コードの設定は、当該レジスタの初期化であって、例えば表示装置１の起動時に１回だけ実行すればよい。正常コードは、例えば全ビット０と定めれば、初期化動作におけるレジスタクリアと兼用できる。
　次に、ＴＣＯＮ９５は、ゲート信号線９４ａおよびゲート信号線９４ｂにゲート信号またはテスト信号を同じタイミングで供給する（Ｓ６２）。ゲート信号またはテスト信号の供給と同時にまたは先に、ゲート駆動回路１２ａおよび１２ｂにシフト動作用のクロック信号も供給する。ゲート信号は、図５の例ではイネーブル信号、ＲＥＦ制御信号、ＩＮＩ制御信号、スキャン信号４つであり、通常の表示動作におけるゲート信号の出力を兼用してもよい。また、通常の表示動作をしていない期間に特定の信号パターンを有するテスト信号を出力してもよい。通常の表示動作をしていない期間は、例えば、表示装置１の起動時、表示装置１における映像信号の切り替え期間（例えば、チャネル切り替え期間、映像入力源の切り替え期間）などでよい。また、テスト信号のパターンは、通常表示におけるゲート信号と同じ信号パターンでもよいし、クロック信号のような一定周期の信号パターンでもよいし、特定の信号パターンを有していればよい。
　また、ＥＮＢ信号線に対応するカスケード入力端子にテスト信号を出力してから監視が完了するまでの期間は、表示画面に予測不能な表示がされない制御することが望ましく、例えばＶＴＦＴ電源の供給を一時的に停止するようパネル電源供給部３２を制御すればよい。
　また、ＥＮＢ信号線以外に対応するカスケード入力端子にテスト信号を出力してから監視が完了するまでの期間についても、表示画面に予測不能な表示がされない制御することが望ましく、例えばイネーブル信号をインアクティブに維持すればよい。
　次に、ＴＣＯＮ９５は、ゲート信号またはテスト信号の出力から一定時間の経過を待つ（Ｓ６４）。この一定期間は、ゲート信号またはテスト信号が、ゲート駆動回路１２ａおよび１２ｂのシフト動作を経て戻り信号線９６ａおよび９６ｂに現れるまでに時間であり、具体的には、（ゲート駆動回路１２の全シフト段数）×（シフトクロック信号の１周期）に相当する時間である。
　一定時間経過時に、ＴＣＯＮ９５は、戻り信号線９６ａおよび９６ｂからの信号を受信する（Ｓ６６）。さらに、ＴＣＯＮ９５は、送信したゲート信号またはテスト信号の信号パターンと、受信した信号パターンとが一致するかどうか比較する（Ｓ６８）。ＴＣＯＮ９５は、一致する場合（Ｓ７０：Ｙｅｓ）は正常と判断し処理を終了し、一致しない場合（Ｓ７０：Ｎｏ）は異常と判断し上記のレジスタに異常コードを設定する（Ｓ７２）。異常コードは、例えば、戻り信号線９６ａの４つの信号に対応する４ビットと、戻り信号線９６ｂの４つの信号に対応する４ビットとを含む８ビットとしてもよい。各ビットは正常なら０、異常なら１の値をとるようにすればよい。こうすれば、異常コードは、ゲート駆動回路１２ａとゲート駆動回路１２ｂのどちらで異常が生じたのか、４つの信号線のうちどの信号に異常が生じたのかを示すことができる。
　このようにＴＣＯＮ９５は、ＣＯＦ基板３４の剥離等の配線接続の異常を検出し、さらに、検出した異常を異常コードにより示すことができる。
　続いて、ＴＣＯＮ９５の上記処理を受けてマイコン３１が行う処理について説明する。
　図６Ｂは、制御部３０内のマイコン３１の制御による動作例を示すフローチャートである。まず、マイコン３１は、ＴＣＯＮ９５内の上記のレジスタをポーリングする（Ｓ７４）。すなわち、マイコン３１は、周期的にまたは所定のイベント発生時に上記のレジスタを読み出す。さらに、マイコン３１は、読み出したデータが正常か否かを判定する（Ｓ７６）。マイコン３１は、判定結果が正常である場合にはこの処理を終了する。また、マイコン３１は、判定結果が異常である場合には、それ以降のイネーブル信号の出力を禁止する、つまり、複数の画素回路１６の行毎に画素回路１６の発光をイネーブルおよびディスエーブルするためのイネーブル信号を、ディスエーブルを示すレベルに固定するようにＴＣＯＮ９５に指示する（Ｓ７８）。さらに、マイコン３１は、複数の画素回路１６に電圧ＶＴＦＴを供給する電源線への電力供給を停止するようにパネル電源供給部３２を制御する（Ｓ８０）。
　これにより、制御部３０は、剥離等の配線接続の異常が発生したときに、ゲート信号が適切に供給されないことに起因する表示装置の異常表示、異常発熱および破損等を防止することができる。
　なお、上記のステップＳ７８、Ｓ８０の代わりに、マイコン３１は、次の（１）～(５)を行ってもよい。
　（１）異常と判定されたゲート信号が、複数の画素回路１６の行毎に画素回路１６の発光をイネーブルおよびディスエーブルするためのイネーブル信号である場合、マイコン３１は、イネーブル信号のレベルを、ディスエーブルを示すレベルに固定するようにＴＣＯＮ９５に指示を出す。
　（２）異常と判定されたゲート信号が、複数の画素回路１６を行単位に選択し、選択された行に属する画素回路１６に輝度を表す電圧を書き込むための書き込み信号（つまりスキャン信号）である場合、マイコン３１は、複数の画素回路１６に電源を供給する電源線への電力供給を停止するようにパネル電源供給部３２を制御する。
　（３）異常と判定されたゲート信号が、複数の画素回路１６を行単位に選択し、選択された行に属する画素回路１６に輝度を現す電圧を書き込むための書き込み信号（つまりスキャン信号）である場合、マイコン３１は、複数の画素回路１６の行毎に画素回路１６の発光をイネーブルおよびディスエーブルするためのイネーブル信号のレベルを、ディスエーブルを示すレベルに固定する。
　（４）異常と判定されたゲート信号が、複数の画素回路１６の行毎に画素回路の発光をイネーブルおよびディスエーブルするためのイネーブル信号、複数の画素回路１６を行単位に選択し、選択された行に属する画素回路１６に輝度を表す電圧を書き込むための書き込み信号（つまりスキャン信号）、複数の画素回路１６の行毎に画素回路１６に基準電圧を与える基準電圧設定信号（つまりＲＥＦ制御信号）、および、前記複数の画素回路の行毎に画素回路に初期電圧を与える初期電圧設定信号（つまりＩＮＩ制御信号）のいずれかである場合、マイコン３１は、イネーブル信号のレベルを、ディスエーブルを示すレベルに固定し、または、複数の画素回路１６に電圧ＶＴＦＴを供給する電源線への電力供給を停止するようにパネル電源供給部３２を制御する。
　（５）異常と判定されたゲート信号が、イネーブル信号、書き込み信号（つまりスキャン信号）、ＲＥＦ制御信号、および、ＩＮＩ制御信号のいずれかである場合、マイコン３１は、イネーブル信号、イネーブル信号、書き込み信号（つまりスキャン信号）、ＲＥＦ制御信号、および、ＩＮＩ制御信号のそれぞれレベルを、ディスエーブルを示すレベルに固定し、さらに複数の画素回路１６に電圧ＶＴＦＴ、ＶＲＥＦ、ＶＩＮＩ、ＶＥＬを供給する電源線それぞれへの電力供給を停止するようにパネル電源供給部３２を制御する。
　［３．作用効果］
　本実施の形態における表示装置によれば、ＣＯＦ基板３４とプリント基板２３との間の剥離等の配線接続の異常を検出することができ、検出した異常の詳細を異常コードにより示すことができる。さらに、剥離等の配線接続の異常が発生したときに、ゲート信号が適切に供給されないことに起因する表示装置の異常表示、異常発熱および破損等を防止することができる。
　なお、実施の形態１において、戻り信号線９６ｂが、カスケード接続の最下流のゲートドライバＩＣ１２１のカスケード出力端子に接続される例を説明したが、これに限らない。つまり、戻り信号線９６ｂは、カスケード接続されたゲートドライバＩＣ１２１のうち少なくとも１つのゲートドライバＩＣ１２１のカスケード出力端子とＴＣＯＮ９５とを接続すればよい。例えば、戻り信号線９６ｂは、最上流から最下流までの全てのゲートドライバＩＣ１２１のカスケード出力端子のそれぞれとＴＣＯＮ９５とを接続するようにしてもよい。また、カスケード接続されたゲートドライバＩＣ１２１から選択された複数のゲートドライバＩＣ１２１のカスケード出力端子とＴＣＯＮ９５とを接続してもよい。
　戻り信号線９６ｂを複数本備えることにより、マイコン３１は、カスケード接続されたゲートドライバＩＣ１２１のどのゲートドライバＩＣ１２１までが正常なのか、どのゲートドライバＩＣ１２１から異常なのかを、より詳しく検出することができる。こうすれば、例えば、マイコン３１は、最上流の１つだけが正常であり、それより下流が異常であると検出できた場合には、最上流の１個のゲートドライバＩＣ１２１に対応するＫ個の画素回路行に対して、ユーザに異常を知らせるメッセージを表示することができる。
　戻り信号線９６ａについても、カスケード接続の最下流のゲートドライバＩＣ１２１のカスケード出力端子に接続される例を説明したが、これに限らず、上記と同様である。
　また、図６Ａにおいて、ＴＣＯＮ９５は、Ｓ７２においてマイコン３１への割り込み信号を発生するようにしてもよい。こうすれば、マイコン３１は、Ｓ７４とＳ７６を省略して、割り込み処理としてＳ７８、Ｓ８０を実行することができる。
　（実施の形態２）
　次に、実施の形態２における表示装置について説明する。
　図７は、本実施の形態における表示装置の各種基板および配線の構成例を示す図である。同図は、図２と比べて、データ信号線９７ａ、９７ｂ、戻り信号線９８ａ、９８ｂが追加されている点が異なる。以下異なる点を中心に説明する。
　データ信号線９７ａ、９７ｂは、図２では図示を省略していた信号線であり、表示装置内のチューナーから、または外部からの映像信号に含まれる画素データであって画素回路に供給すべき画素データを、ＴＣＯＮ９５からソース駆動回路１４に供給する信号線である。このデータ信号線９７ａは、表示列の先頭に位置するＣＯＦ基板３５ａのカスケード入力端子に接続される。複数のＣＯＦ基板３５ａ内のソースドライバＩＣ１４１にカスケード接続される。つまり、複数のＣＯＦ基板３５ａ内のソースドライバＩＣ１４１のカスケード出力端子は、隣接する下流側のＣＯＦ基板３５ａ内のソースドライバＩＣ１４１のカスケード入力端子にプリント基板２４を介して接続される。
　ソースドライバＩＣ１４１のそれぞれは、例えば、シフトレジスタと、シフトレジスタから並列出力される画素データをラッチするラッチ回路と、ラッチ回路の画素データをアナログ値に変換するｍ（ｍは画素回路の列数）個のデジタル－アナログ変換器と、デジタル－アナログ変換器から出力されるアナログ値をＤ（１）信号線～Ｄ（ｍ）信号線に出力する出力バッファとを有する。
　表示パネル基板２０の上辺に位置する複数のソースドライバＩＣ１４１がカスケード接続されることにより、それらのソースドライバＩＣ１４１内のシフトレジスタは直列に接続され、ｍ段の長い１本のシフトレジスタを構成する。
　戻り信号線９８ａは、カスケード接続の最下流に位置するＣＯＦ基板３５ａ内のソースドライバＩＣ１４１のカスケード出力端子からＴＣＯＮ９５に接続され、画素データをＴＣＯＮ９５にフィードバックする。
　ＴＣＯＮ９５は、戻り信号線９８ａの信号を監視することにより、ＣＯＦ基板３５ａの剥離等の配線接続の異常を検出する。検出された異常は、レジスタにＣＯＦ基板３５ａの接続異常を示す異常コードとして書き込まれる。このレジスタは、図６Ａで説明したレジスタと同じであってもよいし、別のレジスタであってもよい。
　マイコン３１は、当該レジスタをポーリングし、異常コードが設定されている場合には、イネーブル信号のレベルを、ディスエーブルを示すレベルに固定し、または、複数の画素回路１６に電源を供給する電源線への電力供給を停止するように電源供給部を制御する。
　以上、図７の戻り信号線９８ａに関して説明したが、図７の戻り信号線９８ｂに関しても同様である。すなわち、表示パネル基板２０の下辺側のＣＯＦ基板３５ｂについても同様である。
　このように実施の形態２における表示装置は、ソースドライバＩＣ１４１を実装するＣＯＦ基板３４の剥離等の接続異常を検出するだけでなく、ソースドライバＩＣ１４１を実装するＣＯＦ基板３５の剥離等の接続異常も検出することができる。さらに、剥離等の配線接続の異常が発生したときに、ゲート信号またはデータ信号が適切に供給されないことに起因する表示装置の異常表示、異常発熱および破損等を防止することができる。
　なお、実施の形態２において、戻り信号線９８ａが、カスケード接続の最下流のソースドライバＩＣ１４１のカスケード出力端子に接続される例を説明したが、これに限らない。つまり、戻り信号線９８ａは、カスケード接続されたソースドライバＩＣ１４１のうち少なくとも１つのソースドライバＩＣ１４１のカスケード出力端子とＴＣＯＮ９５とを接続すればよい。例えば、戻り信号線９８ａは、最上流から最下流までの全てのソースドライバＩＣ１４１のカスケード出力端子のそれぞれとＴＣＯＮ９５とを接続するようにしてもよい。また、カスケード接続されたソースドライバＩＣ１４１から選択された複数のソースドライバＩＣ１４１のカスケード出力端子とＴＣＯＮ９５とを接続してもよい。
　戻り信号線９８ａを複数本備えることにより、マイコン３１は、カスケード接続されたソースドライバＩＣ１４１のどのソースドライバＩＣ１４１までが正常なのか、どのソースドライバＩＣ１４１から異常なのかを、より詳しく検出することができる。こうすれば、例えば、マイコン３１は、最上流の１つだけが正常であり、それより下流が異常であると検出できた場合には、最上流の１個のソースドライバＩＣ１４１に対応するＫ個の画素回路行に対して、ユーザに異常を知らせるメッセージを表示することができる。
　戻り信号線９８ｂについても、カスケード接続の最下流のソースドライバＩＣ１４１のカスケード出力端子に接続される例を説明したが、これに限らず、上記と同様である。
　なお、各実施の形態において、ＴＣＯＮ９５は、戻り信号線９６ａ、９６ｂ、９８ａ、９８ｂの信号と、ゲート信号線９４ａ、９４ｂ、データ信号線９７ａ、９７ｂにＴＣＯＮ９５が出力した元の信号とを比較することによって剥離等の配線異常を判定しているが、これに限らない。例えば、ＴＣＯＮ９５は、戻り信号線９６ａ、９６ｂ、９８ａ、９８ｂそれぞれの信号が変化しているか否かによって正常か異常かを判定してもよい。例えば、戻り信号線９６ａ、９６ｂ、９８ａ、９８ｂのそれぞれ信号が、通常表示において１フレーム期間以上の期間において信号レベルの変化がある場合は正常と判断し、変化がない場合は異常と判断してもよい。
　また、戻り信号線９６ａ、９６ｂは、上記のゲート信号に限らず、ゲートドライバＩＣ１２１のカスケード接続により伝達される信号であればよい。例えば、ゲートドライバＩＣ１２１に供給されるシフト動作用のクロック信号であってもよい。
　戻り信号線９８ａ、９６８は、上記のデータ信号に限らず、ソースドライバＩＣ１４１のカスケード接続により伝達される信号であればよい。例えば、ソースドライバＩＣ１４１に供給されるシフト動作用のクロック信号であってもよい。
　以上説明してきたように、本開示の１態様に係る表示装置は、行列状に配置された複数の画素回路を有する表示パネル基板と、前記表示パネル基板に接続された複数のフィルム基板と、前記表示パネル基板または前記フィルム基板に実装された、シフトレジスタを有する表示駆動用のドライバＩＣと、前記複数のフィルム基板に接続され、前記ドライバＩＣをカスケード接続する配線を有するプリント基板と、前記カスケード接続の最上流に位置するドライバＩＣのカスケード入力端子に所定の信号を供給し、前記最上流に位置するドライバＩＣよりも下流側に位置する少なくとも１つのドライバＩＣのカスケード出力端子の信号を監視する制御部とを備える。ここで、ドライバＩＣは、例えばゲートドライバＩＣ１２１またはソースドライバＩＣ１４１である。また、フィルム基板は、例えばＣＯＦ基板３４ａ、３４ｂまたはＣＯＦ基板３５ａ、３５ｂである。
　この構成によれば、フィルム基板の剥離等の接続異常を検出することができる。
　ここで、前記制御部は、前記所定の信号と前記カスケード出力端子の信号とを比較し、一致しない場合は異常と判定してもよい。
　この構成によれば、配線接続が正常か異常かを判定することができる。
　ここで、前記所定の信号は、前記複数の画素回路の行毎に画素回路の発光をイネーブルおよびディスエーブルするためのイネーブル信号であり、前記制御部は、異常と判定されたとき、前記複数の画素回路に電源を供給する電源線への電力供給を停止するように前記電源供給部を制御してもよい。
　この構成によれば、イネーブル信号のカスケード接続が異常である場合に、複数の画素回路への電源供給を停止するので、配線異常に起因する異常発熱および破損等を防止することができる。
　ここで、前記所定の信号は、前記複数の画素回路の行毎に画素回路の発光をイネーブルおよびディスエーブルするためのイネーブル信号であり、前記制御部は、異常と判定されたとき、前記イネーブル信号のレベルを、ディスエーブルを示すレベルに固定してもよい。
　この構成によれば、イネーブル信号のカスケード接続が異常である場合に、複数の画素回路への電源供給を停止するので、配線異常に起因する異常表示を防止することができる。
　ここで、前記所定の信号は、前記複数の画素回路を行単位に選択し、選択された行に属する画素回路に輝度を表す電圧を書き込むための書き込み信号であり、前記制御部は、異常と判定されたとき、前記複数の画素回路に電源を供給する電源線への電力供給を停止するように電源供給部を制御してもよい。
　この構成によれば、書き込み信号（つまりスキャン信号）のカスケード接続が異常である場合に、複数の画素回路への電源供給を停止するので、配線異常に起因する異常発熱および破損等を防止することができる。
　ここで、前記所定の信号は、前記複数の画素回路の行単位に選択し、選択された行に属する画素回路に輝度を表す電圧を書き込むための書き込み信号であり、前記制御部は、異常と判定されたとき、前記複数の画素回路の行毎に画素回路の発光をイネーブルおよびディスエーブルするためのイネーブル信号のレベルを、ディスエーブルを示すレベルに固定してもよい。
　この構成によれば、書き込み信号（つまりスキャン信号）のカスケード接続が異常である場合に、複数の画素回路への電源供給を停止するので、配線異常に起因する異常表示を防止することができる。
　ここで、前記所定の信号は、前記複数の画素回路の行毎に画素回路の発光をイネーブルおよびディスエーブルするためのイネーブル信号、前記複数の画素回路の行単位に選択し選択された行に属する画素回路に輝度を表す電圧を書き込むための書き込み信号、前記複数の画素回路の行毎に画素回路に基準電圧を与える基準電圧設定信号、および、前記複数の画素回路の行毎に画素回路に初期電圧を与える初期電圧設定信号を含み、前記制御部は、前記所定の信号の何れかが異常であると判定されたとき、前記イネーブル信号のレベルを、ディスエーブルを示すレベルに固定し、または、前記複数の画素回路に電源を供給する電源線への電力供給を停止するように電源供給部を制御してもよい。
　この構成によれば、いずれかのゲート信号におけるカスケード接続が異常である場合に、配線異常に起因する異常表示、異常発熱および破損等を防止することができる。
　ここで、前記所定の信号は、前記複数の画素回路の１つに供給すべき画素データを表す信号であり、前記制御部は、異常であると判定されたとき、前記複数の画素回路の行毎に画素回路の発光をイネーブルおよびディスエーブルするためのイネーブル信号のレベルを、ディスエーブルを示すレベルに固定し、または、前記複数の画素回路に電源を供給する電源線への電力供給を停止するように電源供給部を制御してもよい。
　この構成によれば、画素データを表す信号のカスケード接続が異常である場合に、複数の画素回路への電源供給を停止するので、配線異常に起因する異常表示を防止し、または、異常発熱および破損等を防止することができる。
　ここで、前記複数のフィルム基板の一部は、前記表示パネル基板の一辺の表面側に接続され、前記複数のフィルム基板の他の一部は、前記一辺に対向する他辺の表面側に接続され、前記プリント基板は、前記一辺に対応するフィルム基板の前記ドライバＩＣをカスケード接続する配線と、前記他辺に対応するフィルム基板の前記ドライバＩＣをカスケード接続する配線とを有し、前記制御部は、前記一辺に対応するドライバＩＣのうち最上流のドライバＩＣのカスケード入力端子、および、前記他辺に対応するドライバＩＣのうち最上流のドライバＩＣのカスケード入力端子に同じ所定の信号を同じタイミングで供給し、前記一辺に対応する最上流のドライバＩＣよりも下流側のドライバＩＣのカスケード出力端子、および、前記他辺に対応する最上流のドライバＩＣよりも下流側のドライバＩＣのカスケード出力端子のそれぞれの信号を監視してもよい。
　この構成によれば、表示パネル基板の一辺と他辺のそれぞれにおいてフィルム基板の剥離等の接続異常を検出することができる。
　また、本開示の１態様における表示装置の駆動方法は、行列状に配置された複数の画素回路を有する表示パネル基板と、前記表示パネル基板に接続された複数のフィルム基板と、前記表示パネル基板または前記フィルム基板に実装された、シフトレジスタを有する表示駆動用のドライバＩＣと、前記複数のフィルム基板に接続され、前記ドライバＩＣをカスケード接続する配線を有するプリント基板とを備える表示装置の駆動方法であって、前記カスケード接続の最上流に位置するドライバＩＣのカスケード入力端子に所定の信号を供給するステップと、前記最上流に位置するドライバＩＣよりも下流側に位置する少なくとも１つのドライバＩＣのカスケード出力端子の信号を監視するステップとを有する。
　この構成によれば、フィルム基板の剥離等の接続異常を検出することができる。
　以上、表示装置およびその駆動方法について、実施の形態に基づいて説明したが、本開示は、この実施の形態に限定されるものではない。本開示における技術は、これらに限定されず、適宜、変更、置き換え、付加、省略などを行った実施の形態にも適用可能である。本開示の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したものや、異なる実施の形態における構成要素を組み合わせて構築される形態も、一つまたは複数の態様の範囲内に含まれる。
　また、上述した表示装置については、フィルム上にドライバＩＣが実装されたフィルム基板を用いた構成（ＣＯＦ構成）だけではなく、表示パネル基板上にドライバＩＣが実装され、フィルム基板上にはドライバＩＣが実装されていない構成（ＣＯＧ（Chip On Glass）構成）でもよい。
　また、上述した表示装置については、例えば図８に示すようなフラットパネルディスプレイ装置として利用することができる。また、テレビ受像機、パーソナルコンピュータ、携帯電話機など、表示装置を有するあらゆる電子機器に適用することができる。
　なお、上述した表示パネルは、有機ＥＬ表示装置に限らず、例えば、液晶表示装置、ＰＤＰ（Plasma Display Panel）表示装置などのフラットパネル表示装置でもよい。
　本開示は、テレビ受像機、情報機器のディスプレイなどの表示装置に利用できる。
１　表示装置
１２、１２ａ、１２ｂ　ゲート駆動回路
１４　ソース駆動回路
１６　画素回路
２０　表示パネル基板
２３、２３ａ～２３ｄ　プリント基板
２４、２４ａ～２４ｄ　プリント基板
３０　制御部
３１　マイコン
３２　パネル電源供給部
３３　制御信号生成部
３４、３４ａ、３４ｂ　ＣＯＦ基板
３５、３５ａ、３５ｂ　ＣＯＦ基板
３９　接続箇所
４１　発光素子
４２　駆動トランジスタ
４３　イネーブルスイッチ
４４　スキャンスイッチ
４５　容量素子４５
４６　ＲＥＦスイッチ
４７　ＩＮＩスイッチ
９４ａ、９４ｂ　ゲート信号線
９５　ＴＣＯＮ９５
９６ａ、９６ｂ　戻り信号線
９７ａ、９７ｂ　データ信号線
９８ａ、９８ｂ　戻り信号線
１２１　ゲートドライバＩＣ
１２２　シフトレジスタ
１４１　ソースドライバＩＣ
Ｃｉ　カスケード入力端子
Ｃｏ　カスケード出力端子
ｏ１～ｏＫ　ゲート信号出力端子

Claims (10)

  1. 　行列状に配置された複数の画素回路を有する表示パネル基板と、
    　前記表示パネル基板に接続された複数のフィルム基板と、
    　前記表示パネル基板または前記フィルム基板に実装された、シフトレジスタを有する表示駆動用のドライバＩＣと、
    　前記複数のフィルム基板に接続され、前記ドライバＩＣをカスケード接続する配線を有するプリント基板と、
    　前記カスケード接続の最上流に位置するドライバＩＣのカスケード入力端子に所定の信号を供給し、前記最上流に位置するドライバＩＣよりも下流側に位置する少なくとも１つのドライバＩＣのカスケード出力端子の信号を監視する制御部と
    を備える表示装置。
  2. 　前記制御部は、前記所定の信号と前記カスケード出力端子の信号とを比較し、一致しない場合は異常と判定する
    請求項１に記載の表示装置。
  3. 　前記所定の信号は、前記複数の画素回路の行毎に画素回路の発光をイネーブルおよびディスエーブルするためのイネーブル信号であり、
    　前記制御部は、異常と判定されたとき、前記複数の画素回路に電源を供給する電源線への電力供給を停止するように電源供給部を制御する
    請求項２に記載の表示装置。
  4. 　前記所定の信号は、前記複数の画素回路の行毎に画素回路の発光をイネーブルおよびディスエーブルするためのイネーブル信号であり、
    　前記制御部は、異常と判定されたとき、前記イネーブル信号のレベルを、ディスエーブルを示すレベルに固定する
    請求項２に記載の表示装置。
  5. 　前記所定の信号は、前記複数の画素回路を行単位に選択し、選択された行に属する画素回路に輝度を表す電圧を書き込むための書き込み信号であり、
    　前記制御部は、異常と判定されたとき、前記複数の画素回路に電源を供給する電源線への電力供給を停止するように電源供給部を制御する
    請求項２に記載の表示装置。
  6. 　前記所定の信号は、前記複数の画素回路の行単位に選択し、選択された行に属する画素回路に輝度を表す電圧を書き込むための書き込み信号であり、
    　前記制御部は、異常と判定されたとき、前記複数の画素回路の行毎に画素回路の発光をイネーブルおよびディスエーブルするためのイネーブル信号のレベルを、ディスエーブルを示すレベルに固定する
    請求項２に記載の表示装置。
  7. 　前記所定の信号は、前記複数の画素回路の行毎に画素回路の発光をイネーブルおよびディスエーブルするためのイネーブル信号、前記複数の画素回路の行単位に選択し選択された行に属する画素回路に輝度を表す電圧を書き込むための書き込み信号、前記複数の画素回路の行毎に画素回路に基準電圧を与える基準電圧設定信号、および、前記複数の画素回路の行毎に画素回路に初期電圧を与える初期電圧設定信号を含み、
    　前記制御部は、前記所定の信号の何れかが異常であると判定されたとき、前記イネーブル信号のレベルを、ディスエーブルを示すレベルに固定し、または、前記複数の画素回路に電源を供給する電源線への電力供給を停止するように電源供給部を制御する
    請求項２に記載の表示装置。
  8. 　前記所定の信号は、前記複数の画素回路の１つに供給すべき画素データを表す信号であり、
    　前記制御部は、異常であると判定されたとき、前記複数の画素回路の行毎に画素回路の発光をイネーブルおよびディスエーブルするためのイネーブル信号のレベルを、ディスエーブルを示すレベルに固定し、または、前記複数の画素回路に電源を供給する電源線への電力供給を停止するように電源供給部を制御する
    請求項２に記載の表示装置。
  9. 　前記複数のフィルム基板の一部は、前記表示パネル基板の一辺の表面側に接続され、前記複数のフィルム基板の他の一部は、前記一辺に対向する他辺の表面側に接続され、
    　前記プリント基板は、前記一辺に対応するフィルム基板の前記ドライバＩＣをカスケード接続する配線と、前記他辺に対応するフィルム基板の前記ドライバＩＣをカスケード接続する配線とを有し、
    　前記制御部は、
    　前記一辺に対応するドライバＩＣのうち最上流のドライバＩＣのカスケード入力端子、および、前記他辺に対応するドライバＩＣのうち最上流のドライバＩＣのカスケード入力端子に同じ所定の信号を同じタイミングで供給し、
    　前記一辺に対応する最上流のドライバＩＣよりも下流側のドライバＩＣのカスケード出力端子、および、前記他辺に対応する最上流のドライバＩＣよりも下流側のドライバＩＣのカスケード出力端子のそれぞれの信号を監視する
    請求項１～７のいずれか１項に記載の表示装置。
  10. 　行列状に配置された複数の画素回路を有する表示パネル基板と、
    　前記表示パネル基板に接続された複数のフィルム基板と、
    　前記表示パネル基板または前記フィルム基板に実装された、シフトレジスタを有する表示駆動用のドライバＩＣと、
    　前記複数のフィルム基板に接続され、前記ドライバＩＣをカスケード接続する配線を有するプリント基板と
    を備える表示装置の駆動方法であって、
    　前記カスケード接続の最上流に位置するドライバＩＣのカスケード入力端子に所定の信号を供給するステップと、
    　前記最上流に位置するドライバＩＣよりも下流側に位置する少なくとも１つのドライバＩＣのカスケード出力端子の信号を監視するステップと
    を有する表示装置の駆動方法。
PCT/JP2014/006423 2014-02-19 2014-12-24 表示装置およびその駆動方法 Ceased WO2015125199A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016503797A JP6311171B2 (ja) 2014-02-19 2014-12-24 表示装置
US15/118,256 US9892667B2 (en) 2014-02-19 2014-12-24 Display device and method for driving same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014029728 2014-02-19
JP2014-029728 2014-02-19

Publications (1)

Publication Number Publication Date
WO2015125199A1 true WO2015125199A1 (ja) 2015-08-27

Family

ID=53877740

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/006423 Ceased WO2015125199A1 (ja) 2014-02-19 2014-12-24 表示装置およびその駆動方法

Country Status (3)

Country Link
US (1) US9892667B2 (ja)
JP (1) JP6311171B2 (ja)
WO (1) WO2015125199A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2017033844A1 (ja) * 2015-08-27 2018-06-28 シャープ株式会社 表示装置およびその電源制御方法
CN109243347A (zh) * 2018-10-31 2019-01-18 合肥鑫晟光电科技有限公司 栅极驱动器的检测电路及显示装置
JP2019128470A (ja) * 2018-01-25 2019-08-01 セイコーエプソン株式会社 電気光学装置、および電子機器
JP2020024316A (ja) * 2018-08-08 2020-02-13 株式会社Ｊｏｌｅｄ 表示装置及び表示装置の検査方法
JP2020115173A (ja) * 2019-01-17 2020-07-30 シャープ株式会社 表示装置
JP2021001943A (ja) * 2019-06-20 2021-01-07 株式会社ジャパンディスプレイ 液晶表示装置
CN115047662A (zh) * 2015-08-31 2022-09-13 乐金显示有限公司 透明显示设备及其制造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102705336B1 (ko) * 2016-10-06 2024-09-12 삼성디스플레이 주식회사 표시 장치
JP6917806B2 (ja) * 2017-06-30 2021-08-11 株式会社ジャパンディスプレイ 表示装置
CN113674714B (zh) * 2021-08-23 2023-04-21 京东方科技集团股份有限公司 驱动电路板、显示模组及其制作方法、显示装置
CN115035828B (zh) * 2022-05-25 2025-08-12 深圳创维－Rgb电子有限公司 显示终端画面自检的处理方法、装置、设备及存储介质
CN115116398A (zh) * 2022-07-15 2022-09-27 京东方科技集团股份有限公司 显示面板的驱动方法及显示装置
KR20240157156A (ko) * 2023-04-24 2024-11-01 삼성디스플레이 주식회사 표시 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006227238A (ja) * 2005-02-17 2006-08-31 Sony Corp 表示装置、表示方法
JP2009015281A (ja) * 2007-07-02 2009-01-22 Silicon Touch Technology Inc フラットパネルディスプレイのピクセル状態を検出するための方法及びそのディスプレイドライバ
JP2013160999A (ja) * 2012-02-07 2013-08-19 Sharp Corp 駆動制御装置、それを備える表示装置、および駆動制御方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07152014A (ja) 1993-11-29 1995-06-16 Sanyo Electric Co Ltd 画像表示装置のドライバ回路
TWI345188B (en) * 2006-08-16 2011-07-11 Au Optronics Corp Display device, shift register array and method for driving a pixel array
JP2008185978A (ja) 2007-01-31 2008-08-14 Funai Electric Co Ltd 液晶モジュール
JP2009003155A (ja) 2007-06-21 2009-01-08 Hitachi Displays Ltd 表示装置
US9443608B2 (en) 2012-04-25 2016-09-13 Joled Inc. Shift register having multiple output units connected in cascade as display device scan line driving circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006227238A (ja) * 2005-02-17 2006-08-31 Sony Corp 表示装置、表示方法
JP2009015281A (ja) * 2007-07-02 2009-01-22 Silicon Touch Technology Inc フラットパネルディスプレイのピクセル状態を検出するための方法及びそのディスプレイドライバ
JP2013160999A (ja) * 2012-02-07 2013-08-19 Sharp Corp 駆動制御装置、それを備える表示装置、および駆動制御方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2017033844A1 (ja) * 2015-08-27 2018-06-28 シャープ株式会社 表示装置およびその電源制御方法
US10553174B2 (en) 2015-08-27 2020-02-04 Sharp Kabushiki Kaisha Display device and power supply control method therefor
CN115047662A (zh) * 2015-08-31 2022-09-13 乐金显示有限公司 透明显示设备及其制造方法
JP2019128470A (ja) * 2018-01-25 2019-08-01 セイコーエプソン株式会社 電気光学装置、および電子機器
JP2020024316A (ja) * 2018-08-08 2020-02-13 株式会社Ｊｏｌｅｄ 表示装置及び表示装置の検査方法
CN109243347A (zh) * 2018-10-31 2019-01-18 合肥鑫晟光电科技有限公司 栅极驱动器的检测电路及显示装置
WO2020088176A1 (zh) * 2018-10-31 2020-05-07 京东方科技集团股份有限公司 栅极驱动器的检测电路、阵列基板、显示装置及其检测方法
US11238763B2 (en) 2018-10-31 2022-02-01 Hefei Xinsheng Optoelectronics Technology Co., Ltd. Detection circuit of gate driver, array substrate, display device and detection method thereof
JP2020115173A (ja) * 2019-01-17 2020-07-30 シャープ株式会社 表示装置
JP2021001943A (ja) * 2019-06-20 2021-01-07 株式会社ジャパンディスプレイ 液晶表示装置

Also Published As

Publication number Publication date
JPWO2015125199A1 (ja) 2017-03-30
US20170186349A1 (en) 2017-06-29
US9892667B2 (en) 2018-02-13
JP6311171B2 (ja) 2018-04-18

Similar Documents

Publication Publication Date Title
JP6311171B2 (ja) 表示装置
JP5778485B2 (ja) パネル表示装置のデータドライバ
KR102249807B1 (ko) 표시장치 및 전원제어장치
CN106847085B (zh) 显示装置
US20050205877A1 (en) Display device having driving circuit
JP6263718B2 (ja) 画像表示装置及び表示制御方法
CN203259745U (zh) 一种拼接屏
KR20180014328A (ko) 표시장치, 게이트 드라이버 및 게이트 드라이버의 구동 방법
US20170076694A1 (en) Driver integrated circuit (ic) chip and display device having the same
CN101261376A (zh) 显示面板、显示装置与其驱动方法
US10403197B2 (en) Gate driver IC, chip-on-film substrate, and display apparatus
KR20090067627A (ko) 액정표시장치용 검사장치 및 그 제어방법
KR20170003284A (ko) 컨트롤러, 유기발광표시패널, 유기발광표시장치 및 그 구동 방법
KR102689613B1 (ko) 표시장치와 그 불량 감지 방법
JP4698953B2 (ja) 表示装置
US12513990B2 (en) Light emitting display apparatus
US20200143762A1 (en) Display driving device, display device and display module
CN117475914A (zh) 一种亮度补偿电路、补偿方法和显示装置
KR102652558B1 (ko) 표시장치
JP2014038185A (ja) 表示装置
US10573221B2 (en) Display apparatus
US11967287B2 (en) Column driver integrated circuit for low-power driving and devices including the same
TWI550590B (zh) 資料驅動器、資料驅動器之驅動方法及顯示面板之驅動方法
KR101232511B1 (ko) 레벨 쉬프터 및 이를 이용한 액정표시장치
WO2024240258A1 (zh) 显示模组、显示装置及显示模组的控制方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14882870

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15118256

Country of ref document: US

ENP Entry into the national phase

Ref document number: 2016503797

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14882870

Country of ref document: EP

Kind code of ref document: A1