WO2015111259A1

WO2015111259A1 - 圧電発電モジュール、およびリモートコントローラ

Info

Publication number: WO2015111259A1
Application number: PCT/JP2014/077670
Authority: WO
Inventors: 睦弘堀口; 講平高橋
Original assignee: 株式会社村田製作所
Priority date: 2014-01-22
Filing date: 2014-10-17
Publication date: 2015-07-30
Also published as: US20160315563A1; EP3098959A4; EP3098959B1; CN105850026A; CN105850026B; JP6103077B2; EP3098959A1; JPWO2015111259A1; US10014801B2

Abstract

　整流回路（３）は、圧電素子（１）の発電電圧（Ｖｐｅ）を整流して直流電圧（Ｖｒｃ）を生成し、負荷（７）へ供給する。ロードスイッチ制御回路（５）は、整流回路（３）の出力端子対の高電位側及び低電位側と接続された電源ノード（Ｎｃ１，Ｎｃ２）を備え、ロードスイッチ制御信号（Ｓ６）を出力してロードスイッチ（６）の導通状態と遮断状態とを切り替える。ロードスイッチ（６）は、ロードスイッチ制御回路（５）の電源ノード（Ｎｃ１，Ｎｃ２）と、出力ノード（Ｎ１，Ｎ２）との間に配置される。負荷（７）は、ロードスイッチ（６）が導通状態となった後に、整流回路（３）が出力する直流電圧（Ｖｒｃ）を受けて開始した処理が終了すると、出力ポート信号（Ｓｐ）で、圧電素子（１）と並列に接続されている放電スイッチ（２）を導通状態に設定する。圧電素子（１）の残留電荷は、放電スイッチ（２）により零リセットされる。

Description

圧電発電モジュール、およびリモートコントローラ

　本発明は、圧電発電モジュール、およびそれを搭載したリモートコントローラに関し、例えば、圧電素子に加えられた機械的エネルギーを電気的エネルギーに変換し、処理回路へ電力を供給する圧電発電モジュール、およびそれを搭載したリモートコントローラに関する。

　電池を必要としない圧電素子を内蔵する電源装置に関し、その発電効率を向上させる構成が提案されている。例えば、国際公開第２００３／０２５９６９号（特許文献１）には、圧電素子に歪を加えることで発電する発電部と、その発電部が出力する交流電圧を整流して直流電圧を出力する整流手段と、を備える発電装置を開示する。圧電素子が生成する交流電圧は、ダイオードブリッジおよび平滑コンデンサからなる整流手段で、整流および平滑され、直流電圧に変換される構成が開示されている。

国際公開第２００３／０２５９６９号

　図７および図８に本願発明の比較例を示す。圧電発電モジュール１００Ｒは、圧電素子１、整流回路３、平滑コンデンサ４、ロードスイッチ制御回路５、ロードスイッチ６、出力ノードＮ１、および出力ノードＮ２を備える。出力ノードＮ１および出力ノードＮ２間には、負荷７が接続されている。このように、全波整流回路である整流回路３を介して圧電素子１が生成する電荷を負荷７に移動させる構成では、圧電素子１への押圧動作、および圧電素子１への押圧が開放される動作の両方において、電荷を後段に供給することができる。すなわち、圧電素子１が変形していない状態の電位である基準電位に対して、圧電素子１が変形する際に得られる正の電位と、圧電素子１が変形した状態の電位である基準電位に対して、圧電素子１が変形していない状態になる際に得られる負の電位との両方で、圧電素子１が生成する電荷を後段に供給することができる。

　しかしながら、例えば、負荷７として半導体集積回路を備えるシステムでは、圧電素子１が変形する際にある閾値電圧を超えると、発電電圧は通常駆動可能な最低電圧以下ではハイインピーダンス状態となり、圧電素子の出力電圧はある電圧でバイアスされる。このため、引き続き圧電素子の変形が通常の状態に戻る際に得られる電荷を後段に供給しようとした場合に、発電可能な電圧が小さくなってしまう。さらに、発電効率を上げるため、平滑コンデンサ４よりも圧電素子１の容量を大きくすると、最悪の場合、電圧がロードスイッチ６が動作する閾値電圧に到達できない。このため、圧電素子への押圧動作、および圧電素子への押圧が開放される動作の両方において、安定した駆動ができないという問題があった。

　本発明に基づく圧電発電モジュールは、第１の端子および第２の端子を有する圧電素子と、前記圧電素子と並列に接続されている放電機構と、前記第１の端子、第２の端子におのおの接続されている入力端子対と、直流電圧を出力する出力端子対とを有する整流回路と、前記整流回路の一方の出力端子と接続されている第１の入力端子と、前記整流回路の他方の出力端子と接続されている第２の入力端子と、スイッチ制御信号を出力する出力端子とを有するスイッチ制御回路と、前記スイッチ制御回路の第１の入力端子と第２の入力端子に対して並列に接続されている容量素子と、前記整流回路の一方の出力端子に接続され、前記スイッチ制御信号に応答して導通状態と遮断状態とを切り替える第１のスイッチと、を備え、前記第１のスイッチが導通状態となった後に、前記放電機構が導通状態となる。

　この構成では、圧電素子の両端電圧を基準電位とする放電機構が圧電素子と並列に設けられており、圧電素子への押圧状態が変化する前に、放電機構が導通状態となる。従って、直流電圧は、圧電素子への押圧動作、および圧電素子への押圧が開放される動作の両方において、第１のスイッチの切り替えに必要な閾値電圧まで上昇する。そのため、圧電素子への押圧動作、および圧電素子への押圧が開放される動作の両方において、安定した駆動が可能な圧電発電モジュールが実現される。

　好ましくは、前記第１のスイッチの後段に負荷を有し、前記負荷の処理終了後に、前記放電機構が導通状態となる。これより、より発電の効率が良好になる。

　好ましくは、前記圧電素子の静電容量は、前記容量素子の静電容量以上である。これより、一回の動作あたりの発電量が向上するため、より発電の効率が良好になる。

　好ましくは、前記放電機構は、第２のスイッチである。
　好ましくは、前記放電機構は、負荷から出力される制御信号によって導通状態と遮断状態とを切り替える。

　好ましくは、制御信号を出力する制御回路をさらに備え、前記放電機構は、前記第１のスイッチの導通状態に基づいて制御回路から出力される制御信号によって導通状態と遮断状態とを切り替える。これより、圧電発電モジュールをより効率よく制御できる。

　本発明に基づくリモートコントローラは、圧電発電モジュールと、ＲＦ回路とを備え、前記負荷は、前記第１のスイッチから前記直流電圧が供給されると、前記ＲＦ回路が処理を実行し、前記処理終了後、前記放電機構が導通状態となる。

　この構成では、圧電素子の両端電圧を基準電位とする放電機構が圧電素子と並列に設けられており、圧電素子への押圧状態が変化する前に、放電機構が導通状態となる。従って、直流電圧は、圧電素子への押圧動作、および圧電素子への押圧が開放される動作の両方において、第１のスイッチの切り替えに必要な閾値電圧まで上昇する。そのため、圧電素子への押圧動作、および圧電素子への押圧が開放される動作の両方において、安定した駆動が可能な負荷へ、必要な電源電圧を供給することが可能なリモートコントローラが実現される。

　圧電素子への押圧動作、および圧電素子への押圧が開放される動作の両方において、安定した駆動が可能な圧電発電モジュール、およびリモートコントローラが実現される。

実施の形態１に係る圧電発電モジュールの回路図である。実施の形態１に係る圧電発電モジュールが備える圧電素子への押圧状態と発生電荷との関係を説明する断面図である。実施の形態１の変形例に係る圧電素子の断面図である。実施の形態１に係る圧電発電モジュールが備えるロードスイッチ制御回路の回路図である。実施の形態１に係る圧電発電モジュールの処理フローを説明するフローチャートである。実施の形態１に係る圧電発電モジュールの動作を説明するタイミング図である。比較例に係る圧電発電モジュールの回路図である。比較例に係る圧電発電モジュールの動作を説明するタイミング図である。実施の形態２に係る圧電発電モジュールの回路図である。実施の形態２に係る圧電発電モジュールの処理フローを説明するフローチャートである。実施の形態２に係る圧電発電モジュールの動作を説明するタイミング図である。

　以下、図面を参照しつつ、実施の形態について説明する。実施の形態の説明において、個数、量などに言及する場合、特に記載ある場合を除き、必ずしもその個数、量などに限定されない。実施の形態の図面において、同一の参照符号や参照番号は、同一部分または相当部分を表わすものとする。また、実施の形態の説明において、同一の参照符号等を付した部分等に対しては、重複する説明は繰り返さない場合がある。

　＜実施の形態１＞
　図１は、実施の形態１に係る圧電発電モジュール１００の回路図である。

　圧電発電モジュール１００は、圧電素子１、放電スイッチ２、整流回路３、平滑コンデンサ４、ロードスイッチ制御回路５、ロードスイッチ６、出力ノードＮ１、出力ノードＮ２、および入力ノードＮｐを備える。

　出力ノードＮ１および出力ノードＮ２間には、負荷７が接続される。負荷７は、例えば、ＲＦ回路、またはマイクロコンピュータ等の処理回路である。それら処理回路は、圧電発電モジュール１００の出力ノードＮ１および出力ノードＮ２から電源電圧が供給され、離れた位置にある電子機器を制御する信号（識別コードＩＤ等）を出力する。従って、圧電発電モジュール１００に負荷７を接続することで、リモートコントローラまたはワイヤレススイッチが実現される。なお、放電スイッチ２が本願の放電機構に相当する。平滑コンデンサ４が本願の容量素子に相当する。ロードスイッチ制御回路５が本願のスイッチ制御回路に相当する。ロードスイッチ６が本願の第１のスイッチに相当する。

　図２は、実施の形態１に係る圧電発電モジュール１００が備える圧電素子１への押圧状態と発生電荷との関係を説明する断面図である。

　図２（ａ）は、応力が加えられていない圧電素子１の状態を模式的に示す断面図である。圧電素子１は、圧電体１Ｃと金属板１Ｄとを有する。圧電体１Ｃは、平板状の形状を有し、例えばチタン酸ジルコン酸鉛系セラミックスからなる。圧電体１Ｃの一方主面には電極１Ａが設けられ、他方主面には電極１Ｂが設けられている。圧電素子１は、電極１Ｂを介して金属板１Ｄと圧電体１Ｃとが電気的に接合されている。電極１Ａは、第１の信号線Ｔｐｅ１と接続され、金属板１Ｄは、第２の信号線Ｔｐｅ２と接続される。図２（ｂ）に示すように、圧電素子１は両端が支持部１Ｅによって保持されている。圧電素子１は、図２（ｂ）に示す矢印方向に加えられた応力を受け、分極している。なお、電極１Ａが本願の圧電素子の第１の端子に相当する。電極１Ｂが本願の圧電素子の第２の端子に相当する。

　図２（ｂ）に、荷重が加えられている状態の圧電素子１の断面図を模式的に示す。圧電素子１の中央部を押圧する（応力を加える）ことで、機械的エネルギーが電気的エネルギーに変換される。図２（ｂ）は、圧電素子１の圧電体１Ｃが押圧による変形で分極し、第１の信号線Ｔｐｅ１と接続された電極１Ａに正電荷が帯電し、第２の信号線Ｔｐｅ２と接続された電極１Ｂに負電荷が帯電する様子が示される。

　図２（ｃ）に、圧電素子１への押圧開放中、即ち、圧電素子１に加えられていた応力が開放され、図２（ｂ）から図２（ａ）の状態に復帰中の様子を示す。押圧開放中の圧電素子１において、圧電体１Ｃは、第１の信号線Ｔｐｅ１と接続された電極１Ａに負電荷が帯電し、第２の信号線Ｔｐｅ２と接続された電極１Ｂに正電荷が帯電する様子が示される。

　圧電素子１を押圧する（応力を加える）と、第１の信号線Ｔｐｅ１の電位は、第２の信号線Ｔｐｅ２の電位に対して上昇する。そして、第１の信号線Ｔｐｅ１には、発電電圧Ｖｐｅが生成する。以下において、押圧されている間に発生する発電電圧Ｖｐｅを、”正電圧の発電電圧Ｖｐｅ”と、記載する場合がある。一方、圧電素子１への押圧を開放する（応力を開放する）と、第１の信号線Ｔｐｅ１の電位は、第２の信号線Ｔｐｅ２の電位に対して降下し、第２の信号線Ｔｐｅ２には、発電電圧Ｖｐｅが生成する。以下において、押圧開放中に発生する発電電圧Ｖｐｅを、”負電圧の発電電圧Ｖｐｅ”と、記載する場合がある。即ち、圧電素子１の押圧および押圧開放に応答して、第１の信号線Ｔｐｅ１および第２の信号線Ｔｐｅ２間には、交流電圧が発生する。

　図１の放電スイッチ２は、圧電素子１と並列に接続され、入力ノードＮｐに入力される出力ポート信号Ｓｐに応答して、その導通状態が制御される。放電スイッチ２は電子スイッチである。

　整流回路３は、ダイオードブリッジで構成される、一般的な全波整流回路であり、その入力端子対の一方は、第１の信号線Ｔｐｅ１と接続され、入力端子対の他方は、第２の信号線Ｔｐｅ２と接続される。整流回路３の出力端子対間には、平滑コンデンサ４が接続される。整流回路３の入力端子対に印加された発電電圧Ｖｐｅは、ダイオードブリッジで全波整流、さらに平滑コンデンサ４で平滑されて、直流電圧Ｖｒｃに変換され、直流電圧が整流回路３の出力端子対から出力される。整流回路３の出力端子対のうち、低電位側は、ＧＮＤに設定される。

　ロードスイッチ制御回路５の電源ノードＮｃ１は、整流回路３の出力端子対の高電位側と接続され、電源ノードＮｃ２は、整流回路３の出力端子対の低電位側と接続される。電源ノードＮｃ２は、出力ノードＮ２と接続される。ロードスイッチ制御回路５は、ロードスイッチ６の出力端子からロードスイッチ制御信号Ｓ６を出力し、ロードスイッチ６の導通状態と遮断状態とを切り替える。

　ロードスイッチ６の一端および他端は、それぞれ、ロードスイッチ制御回路５の電源ノードＮｃ１および出力ノードＮ１と接続される。なお、ロードスイッチ６を電源ノードＮｃ１および出力ノードＮ１間に配置する代わりに、ロードスイッチ６を電源ノードＮｃ２および出力ノードＮｃ２間に配置しても良い。

　図４は、図１の圧電発電モジュール１００が備えるロードスイッチ制御回路５の回路図である。

　ロードスイッチ制御回路５は、例えば、ＣＭＯＳ回路で構成される。ロードスイッチ制御回路５は、電源ノードＮｃ１と接続されている第１の入力端子と、電源ノードＮｃ２と接続されている第２の入力端子と、出力端子とを備える。ロードスイッチ制御回路５は、電源ノードＮｃ１と電源ノードＮｃ２との間に、電源ノードＮｃ１側から順に直列接続された抵抗Ｒ１、抵抗Ｒ２、及び抵抗Ｒ３を備える。また、ロードスイッチ制御回路５は、例えば電子スイッチであるスイッチ５１と、例えばバンドギャップリファレンスである比較電圧生成回路５３と、例えばオペアンプである比較回路５２とを備える。

　抵抗Ｒ１の一方端は、電源ノードＮｃ１に接続され、他方端は、抵抗Ｒ２の一方端に接続されている。抵抗Ｒ２の一方端は、抵抗Ｒ１の他方端に接続され、他方端は、抵抗Ｒ３の一方端に接続されている。抵抗Ｒ３の一方端は、抵抗Ｒ２の他方端に接続され、他方端は、電源ノードＮｃ２に接続されている。スイッチ５１は、一方端が電源ノードＮｃ１に接続され、他方端が抵抗Ｒ１の他方端に接続されている。比較電圧生成回路５３は、入力端子が電源ノードＮｃ２に接続され、出力端子が比較回路５２の反転入力端子に接続されている。比較回路５２は非反転入力端子が抵抗Ｒ３の一方端に接続され、出力端子がスイッチ５１及びロードスイッチ６に接続されている。

　ロードスイッチ制御回路５は、電源ノードＮｃ１および電源ノードＮｃ２間に印加される直流電圧Ｖｒｃの増減に応じて、出力するロードスイッチ制御信号Ｓ６の論理レベルを変化させる。ロードスイッチ制御信号Ｓ６の論理レベルがハイレベル、およびロウレベルに設定された場合、ロードスイッチ６は、それぞれ、導通状態（オン状態）および遮断状態（オフ状態）に設定される。

　ロードスイッチ６が導通状態に設定されると、出力ノードＮ１および出力ノードＮ２間に生成された直流電圧Ｖｒｃは、負荷７に供給される。負荷７の電流消費に従い、平滑コンデンサ４が蓄積する電荷量は次第に減少し、直流電圧Ｖｒｃの値を低下させる。なお、圧電素子１が変位していない状態の第２の信号線Ｔｐｅ２の電位が、本願の基準電位ＧＮＤに相当する。

　ロードスイッチ制御回路５は、電源ノードＮｃ１および電源ノードＮｃ２間に入力される直流電圧Ｖｒｃの変化に対し、出力されるロードスイッチ制御信号Ｓ６の論理レベルの変化がヒステリシス特性を有するように設定される。そのヒステリシス特性は、比較回路５２が出力するロードスイッチ制御信号Ｓ６により、スイッチ５１の導通状態を切り替えることで実現される。

　直流電圧Ｖｒｃの値が零から閾値電圧Ｖｔｈまで上昇すると、ロードスイッチ６は、オフ状態からオン状態へ遷移する。その後、負荷７への電流供給に伴い、直流電圧Ｖｒｃの値が閾値電圧Ｖｔｈより低い閾値電圧Ｖｔｌまで降下すると、ロードスイッチ６は、導通状態から遮断状態に遷移する。

　スイッチ５１が遮断状態の場合、直流電圧Ｖｒｃは、電源ノードＮｃ１および電源ノードＮｃ２間に直列接続された抵抗Ｒ１、抵抗Ｒ２、および抵抗Ｒ３で分圧される。比較回路５２は、抵抗Ｒ３の両端間の電位と、比較電圧生成回路５３が生成する電位を比較し、ロードスイッチ制御信号Ｓ６の論理レベルを決定する。抵抗Ｒ１～Ｒ３の値、および比較電圧の値は、閾値電圧Ｖｔｈ（図１参照）が目的の値となるように、適宜設定される。直流電圧Ｖｒｃの値が閾値電圧Ｖｔｈを超えると、比較回路５２は、ロードスイッチ制御信号Ｓ６の論理レベルをロウレベルからハイレベルに変化させる。このロードスイッチ制御信号Ｓ６の変化に応答して、ロードスイッチ６は、導通状態に設定され、出力ノードＮ１および出力ノードＮ２間に直流電圧Ｖｒｃが印加される（図１参照）。

　ロードスイッチ制御信号Ｓ６がハイレベルに設定されると、抵抗Ｒ１と並列接続されているスイッチ５１も導通状態に設定され、電源ノードＮｃ１の電圧（直流電圧Ｖｒｃ）は、抵抗Ｒ２および抵抗Ｒ３で分圧される。スイッチ５１が遮断状態にある場合と比較し、抵抗Ｒ３の両端間の電圧の値が増加するため、直流電圧Ｖｒｃの値が閾値電圧Ｖｔｈよりも低い閾値電圧Ｖｔｌに到達した時に、比較回路５２は、ロードスイッチ制御信号Ｓ６の論理レベルを、ハイレベルからロウレベルに変化させる。このロードスイッチ制御信号Ｓ６の変化に応答して、ロードスイッチ６は遮断状態に設定され、出力ノードＮ１への直流電圧Ｖｒｃの供給は停止される。

　図５は、図１の圧電発電モジュール１００の処理フローを説明するフローチャートである。

　図５および図１を参照して、圧電発電モジュール１００の処理フローを説明する。
　圧電素子１の押圧（正電圧の発電電圧Ｖｐｅが発生）、または圧電素子１の押圧開放（負電圧の発電電圧Ｖｐｅが発生）が行われることで、整流回路３の入力端子対間に発電電圧Ｖｐｅが印加される（ステップＳ１１）。整流回路３で整流された発電電圧Ｖｐｅは、平滑コンデンサ４で平滑され、直流電圧Ｖｒｃが生成される（ステップＳ１２）。ロードスイッチ制御回路５は、印加される直流電圧Ｖｒｃの値が、閾値電圧Ｖｔｈに達したか否かを判定する（ステップＳ１３）。

　直流電圧Ｖｒｃの値が閾値電圧Ｖｔｈより小さい場合（ステップＳ１３で、”ＮＯ”）、ロードスイッチ６は遮断状態に設定され、整流回路３は、平滑コンデンサ４の蓄電を継続する。直流電圧Ｖｒｃの値が閾値電圧Ｖｔｈに達すると（ステップＳ１３で、”ＹＥＳ”）、ロードスイッチ制御回路５は、ロードスイッチ制御信号Ｓ６で、ロードスイッチ６を導通状態に設定する（ステップＳ１４）。

　直流電圧Ｖｒｃは、ロードスイッチ６および出力ノードＮ１を経由して、負荷７へ供給され、負荷７は、電子機器への信号送信処理を実行する（ステップＳ１５）。その後、負荷７は、入力ノードＮｐへ出力ポート信号Ｓｐを出力する。放電スイッチ２は、その出力ポート信号Ｓｐに応答して、導通状態に設定され、第１の信号線Ｔｐｅ１および第２の信号線Ｔｐｅ２を短絡する。その時点で圧電素子１が蓄積していた電荷は、圧電素子１の内部で放電され、発電電圧Ｖｐｅの値は零になる（ステップＳ１６）。

　ロードスイッチ制御回路５は、印加される直流電圧Ｖｒｃの値と閾値電圧Ｖｔｌの大小を比較する（ステップＳ１７）。直流電圧Ｖｒｃの値が閾値電圧Ｖｔｌ以上の場合（ステップＳ１７で、”ＮＯ”）、ロードスイッチ６の導通状態を維持する。直流電圧Ｖｒｃの値が閾値電圧Ｖｔｌより小さくなると（ステップＳ１７で、”ＹＥＳ”）、ロードスイッチ制御回路５は、ロードスイッチ制御信号Ｓ６で、ロードスイッチ６を遮断状態に設定する（ステップＳ１８）。ロードスイッチ６が遮断状態に設定されると、負荷７への直流電圧Ｖｒｃの供給が停止され、負荷７はパワーダウンする。

　図６は、図１の圧電発電モジュール１００の動作を説明するタイミング図である。
　図６および図１を参照して、圧電発電モジュール１００の動作を説明する。図６において、横軸は時刻を、縦軸は発電電圧Ｖｐｅ等の電圧や信号を、模式的に示す。図６に示される圧電発電モジュール１００の動作は、１）押圧期間Ｔ１０に亘る、圧電素子１への押圧、２）押圧維持期間Ｔ２０に亘る、圧電素子１への押圧維持、および３）押圧開放期間Ｔ３０に亘る、圧電素子１の押圧開放、の連続する３つの期間における動作に分けられる。

　（押圧期間Ｔ１０）
　時刻ｔ０に圧電素子１の押圧を開始すると、圧電素子１が発生する発電電圧Ｖｐｅの増加に伴い、整流回路３が出力する直流電圧Ｖｒｃも、増加する。時刻ｔ０に開始された圧電素子１の押圧期間中、圧電素子１は、正電圧の発電電圧Ｖｐｅを出力し、時刻ｔ１には、発電電圧Ｖｐｅおよび直流電圧Ｖｒｃの値は、閾値電圧Ｖｔｈに達する。直流電圧Ｖｒｃの値が閾値電圧Ｖｔｈに達すると、ロードスイッチ制御回路５は、ロードスイッチ制御信号Ｓ６の論理レベルをロウレベルＬからハイレベルＨに変化させる。このロードスイッチ制御信号Ｓ６の変化に応答して、ロードスイッチ６は、導通状態となり、圧電発電モジュール１００は、負荷７へ、直流電圧Ｖｒｃの供給を開始する。

　時刻ｔ１以降、負荷７は、平滑コンデンサ４が蓄積する電荷を消費して、所定の処理（電子機器への信号送信処理）を実行し、時刻ｔ２までには、その処理を終了させ、時刻ｔ２以降は、アイドル状態を維持する。時刻ｔ３に、直流電圧Ｖｒｃの値が閾値電圧Ｖｔｌに達すると、ロードスイッチ制御回路５は、ロードスイッチ制御信号Ｓ６をロウレベルＬに変化させてロードスイッチ６を遮断状態に設定し、負荷７への直流電圧Ｖｒｃの供給を停止する。

　一方、発電電圧Ｖｐｅの変化は、以下の通りである。時刻ｔ１に、信号送信処理を開始した負荷７は、時刻ｔ２に、その処理を完了すると、入力ノードＮｐへ出力ポート信号Ｓｐを出力する。放電スイッチ２は、この出力ポート信号Ｓｐに応答して、遮断状態から導通状態に設定される。すると、第１の信号線Ｔｐｅ１および第２の信号線Ｔｐｅ２は短絡され、その時点で圧電素子１が蓄積していた電荷は、放電され、時刻ｔ２以降、発電電圧Ｖｐｅの値は、急速に零に達する。一方、直流電圧Ｖｒｃは、アイドル状態にある負荷への電力供給により、徐々に低下する。

　（押圧維持期間Ｔ２０）
　押圧維持期間Ｔ２０とは、圧電素子１に一定の応力が印加される期間であり、例えば、一方向から押圧された圧電素子１が、他方向側に配置された固定部に押しつけられ、圧電素子１に発生する歪量がほとんど変化しない状態に維持される期間である。図６は、押圧維持期間Ｔ２０の開始前に、上述の放電スイッチ２により、発電電圧Ｖｐｅが零に設定されており、負荷への電力供給がなされていない様子を示す。前述のとおり、押圧期間Ｔ２０では、直流電圧Ｖｒｃはあらかじめ定められている閾値電圧Ｖｔｌをまで徐々に低下する。

　直流電圧ＶｒｃがＶｔｌに到達する時刻ｔ３において、ロードスイッチ制御回路５はロードスイッチ制御信号Ｓ６をハイレベルＨからロウレベルＬに変化させる。これにより、負荷７への直流電圧Ｖｒｃの供給が停止され、入力ノードＮｐに印加される出力ポート信号Ｓｐの電位は、負荷７が設定していたハイレベルＨから、プルダウン抵抗（図示せず）により設定される、ロウレベルＬへ変化する。

　（押圧開放期間Ｔ３０）
　時刻ｔ４に、圧電素子１への押圧が開放されると、圧電素子１は、負電圧の発電電圧Ｖｐｅを出力し、整流回路３は、その負電圧の発電電圧Ｖｐｅを整流し、直流電圧Ｖｒｃを出力する。時刻ｔ５に、発電電圧Ｖｐｅおよび直流電圧Ｖｒｃが、それぞれ、負の閾値電圧Ｖｔｈおよび（正の）閾値電圧Ｖｔｈに達すると、負荷７の電流消費に起因して、直流電圧Ｖｒｃの値と、発電電圧Ｖｐｅの絶対値は減少に転じる。押圧期間Ｔ１０と同様に、時刻ｔ５以降、負荷７は信号送信処理を開始し、時刻ｔ６に、その処理を完了すると、入力ノードＮｐへ出力ポート信号Ｓｐを出力する。

　放電スイッチ２は、この出力ポート信号Ｓｐに応答して、第１の信号線Ｔｐｅ１および第２の信号線Ｔｐｅ２間を短絡し、時刻ｔ６以降、発電電圧Ｖｐｅの値は、急速に零に達する。なお、時間Ｔ３および時間Ｔ４は、それぞれ、時間Ｔ１および時間Ｔ２と対応し、それらの重複説明は、省略する。

　上述の通り、圧電発電モジュール１００によれば、圧電素子１の押圧期間および押圧開放期間の両期間において、圧電発電モジュール１００の出力ノードＮ１および出力ノードＮ２間に接続された負荷７へ、電源電圧を供給することが可能となる。

　図７は、図１の圧電発電モジュール１００の比較例に係る圧電発電モジュール１００Ｒの回路図である。

　図７において、図１と同一の符号が付されたものは、同一の構成または機能を備え、それらの重複説明は省略される。図７の圧電発電モジュール１００Ｒは、図１の圧電発電モジュール１００の効果を説明するための比較例であり、図１の圧電発電モジュール１００から、放電スイッチ２、入力ノードＮｐ、および出力ポート信号Ｓｐを削除した構成に相当する。即ち、圧電発電モジュール１００Ｒにおいて、負荷７の処理動作完了後に、圧電素子１の放電は行われないことになる。

　図８は、図７の圧電発電モジュール１００Ｒの動作を説明するタイミング図である。
　図８および図７を参照して、圧電発電モジュール１００Ｒの動作を説明する。

　（押圧期間Ｔ１０）
　図８において、時刻ｔ０から時刻ｔ３の期間における直流電圧Ｖｒｃの波形は、図６における同期間の直流電圧Ｖｒｃの波形と同じである。即ち、時刻ｔ０に圧電素子１への押圧を開始すると、時刻ｔ１には、発電電圧Ｖｐｅおよび直流電圧Ｖｒｃの値は、ともに、閾値電圧Ｖｔｈに達する。時刻ｔ１以降、負荷７は、信号送信処理の実行後にアイドル状態となり、時刻ｔ３には、直流電圧Ｖｒｃの値は、閾値電圧Ｖｔｌに達する。

　図６において、時刻ｔ２以降、発電電圧Ｖｐｅは、導通状態に設定された放電スイッチ２により急激に零にまで低下する。一方、図８においては、時刻ｔ２以降、発電電圧Ｖｐｅの波形は、直流電圧Ｖｒｃと同一の波形となる。これは、圧電発電モジュール１００Ｒが、圧電素子１を放電する放電スイッチ２を備えていないためである。

　（押圧維持期間Ｔ２０）
　さらに、図６において、時刻ｔ２以降、零に低下した発電電圧Ｖｐｅの値は、圧電素子１への押圧が開放される時刻ｔ４まで、零が維持される。一方、図８においては、発電電圧Ｖｐｅおよび直流電圧Ｖｒｃの値は、時刻ｔ３以降、閾値電圧Ｖｔｌより若干大きい電圧値に維持される。これは、押圧維持期間Ｔ２０に亘り、圧電素子１が発生する発電電圧Ｖｐｅが、整流回路３を経由して、平滑コンデンサ４に印加されるためである。

　（押圧開放期間Ｔ３０）
　時刻ｔ４に、圧電素子１への押圧が開放されると、圧電素子１は、閾値電圧Ｖｔｌを若干上回る値の正電圧の発電電圧Ｖｐｅを保持している状態から、負電圧の発電電圧Ｖｐｅの出力を開始し、第２の信号線Ｔｐｅ２には、閾値電圧Ｖｔｈに相当する電圧が発生する。しかしながら、時刻ｔ４において、第２の信号線Ｔｐｅ２には、閾値電圧Ｖｔｌより若干大きい電圧値が発生しているため、整流回路３に入力される圧電素子１の負電圧の発電電圧Ｖｐｅは、零を若干下回る程度である。

　従って、圧電素子１は、すでに閾値電圧Ｖｔｌ以上に充電されている平滑コンデンサ４を充電することができず、直流電圧Ｖｒｃの値は、閾値電圧Ｖｔｈに達することは無い。その結果、ロードスイッチ６の遮断状態が維持され、負荷７は信号送信処理を実行することができない。

　実施の形態１に係る圧電発電モジュール１００の効果を説明する。
　圧電発電モジュール１００において、整流回路３は、押圧期間Ｔ１０に亘り、圧電素子１の押圧により発生する正電圧の発電電圧Ｖｐｅを整流し、直流電圧Ｖｒｃを出力する。直流電圧Ｖｒｃの値が、閾値電圧Ｖｔｈを超えると、ロードスイッチ６は導通状態に設定され、負荷７への直流電圧Ｖｒｃの供給が開始される。負荷７の処理動作完了後、圧電素子１と並列接続される放電スイッチ２は、負荷７が出力する出力ポート信号Ｓｐに応答して、第１の信号線Ｔｐｅ１および第２の信号線Ｔｐｅ２間を短絡し、圧電素子１の発電電圧Ｖｐｅの値は、零にリセットされる。

　その後、整流回路３は、押圧開放期間Ｔ３０に亘り、圧電素子１の押圧開放により発生する負電圧の発電電圧Ｖｐｅを整流し、直流電圧Ｖｒｃを出力する。圧電素子１が負電圧の発電電圧Ｖｐｅを発生する前に、圧電素子１の圧電電圧Ｖｐｅは、放電スイッチ２により零にリセットされているため、圧電素子１が出力する発電電圧Ｖｐｅの値は、押圧期間Ｔ１０の場合と同様に、負荷７の動作に必要な閾値電圧Ｖｔｈまで上昇する。

　従って、負荷７は、押圧期間Ｔ１０に引き続き、押圧開放期間Ｔ３０においても、目的とする処理動作を実行することが出来る。例えば、照明スイッチのディマー制御や、ブラインドの開閉制御等を、圧電素子１に対する連続する１回の押圧および押圧開放動作で、行うことが出来る。

　＜実施の形態１の変形例＞
　図３は、図２の圧電素子１の他の例に係る圧電素子１１の断面図である。

　図３において、図２と同一の符号が付されたものは、同一構成または機能を有し、重複説明は省略する。図３において、圧電素子１１は、押圧中に、各圧電体１１Ｃが対面する面で、同一の極性を有する電荷が発生するように圧電体１１Ｃを積層した構成を有する。圧電体１１を積層構成とすることで、圧電素子１１が生成する電荷量が増加し、負荷７（図１参照）を、より長い時間駆動することが可能となる。

　＜実施の形態２＞
　図９は、実施の形態２に係る圧電発電モジュール２００の回路図である。

　図９において、図１と同一の符号が付されたものは、同一の構成または機能を有し、それらの重複説明は省略される。図９に示される圧電発電モジュール２００は、放電スイッチ２の導通状態の制御を、負荷７が出力する出力ポート信号Ｓｐに代えて、放電スイッチ制御回路８が出力する放電スイッチ制御信号Ｓ２に基づき行うものである。従って、圧電発電モジュール２００は、図１の圧電発電モジュール１００が備える入力ノードＮｐを有しない。

　放電スイッチ制御回路８は、整流回路３が出力する直流電圧Ｖｒｃの供給を受けて動作し、ロードスイッチ制御信号Ｓ６の立ち下がりエッジに応答して、所定のパルス幅を有するワンショットパルスを、放電スイッチ制御信号Ｓ２として出力する。放電スイッチ２は、放電スイッチ制御信号Ｓ２がハイレベルに設定される時間に亘り、導通状態に設定され、第１の信号線Ｔｐｅ１および第２の信号線Ｔｐｅ２間を短絡する。

　図１０は、図９の圧電発電モジュール２００の処理フローを説明するフローチャートである。

　図１０および図９を参照して、圧電発電モジュール２００の処理フローを説明する。なお、ステップＳ２１～ステップＳ２５は、それぞれ、図５に示されるステップＳ１１～ステップＳ１５と同一である。

　圧電素子１の押圧（正電圧の発電電圧Ｖｐｅが発生）、または圧電素子１の押圧開放（負電圧の発電電圧Ｖｐｅが発生）が行われることで、整流回路３の入力端子対間に発電電圧Ｖｐｅが印加される（ステップＳ２１）。整流回路３で整流された発電電圧Ｖｐｅは、平滑コンデンサ４で平滑され、直流電圧Ｖｒｃが生成される（ステップＳ２２）。ロードスイッチ制御回路５は、印加される直流電圧Ｖｒｃの値が、閾値電圧Ｖｔｈに達したか否かを判定する（ステップＳ２３）。

　直流電圧Ｖｒｃの値が閾値電圧Ｖｔｈより小さい場合（ステップＳ２３で、”ＮＯ”）、ロードスイッチ６は遮断状態に設定され、整流回路３は、平滑コンデンサ４の蓄電を継続する。直流電圧Ｖｒｃの値が閾値電圧Ｖｔｈに達すると（ステップＳ２３で、”ＹＥＳ”）、ロードスイッチ制御回路５は、ロードスイッチ制御信号Ｓ６で、ロードスイッチ６を導通状態に設定する（ステップＳ２４）。

　直流電圧Ｖｒｃは、ロードスイッチ６および出力ノードＮ１を経由して、負荷７へ供給され、負荷７は、電子機器への信号送信処理を実行する（ステップＳ２５）。ロードスイッチ制御回路５は、印加される直流電圧Ｖｒｃの値と閾値電圧Ｖｔｌの大小を比較する（ステップＳ２６）。直流電圧Ｖｒｃの値が閾値電圧Ｖｔｌ以上の場合（ステップＳ２６で、”ＮＯ”）、ロードスイッチ６の導通状態を維持する。直流電圧Ｖｒｃの値が閾値電圧Ｖｔｌより小さくなると（ステップＳ２６で、”ＹＥＳ”）、ロードスイッチ制御回路５は、ロードスイッチ制御信号Ｓ６で、ロードスイッチ６を遮断状態に設定する（ステップＳ２７）。

　ロードスイッチ６が遮断状態に設定されると、放電スイッチ制御回路８は、放電スイッチ制御信号Ｓ２にワンショットパルスを生成して、所定時間、放電スイッチ２を導通状態に設定し、圧電素子１の電荷を放電させる（ステップＳ２８）。この放電により、圧電素子１の発電電圧Ｖｐｅの値は、零にリセットされる。

　図１１は、図１０の圧電発電モジュール２００の動作を説明するタイミング図である。
　図１１および図９を参照して、圧電発電モジュール２００の動作を説明する。図１１において、横軸は、時刻を、縦軸は、発電電圧Ｖｐｅ等の電圧波形や信号波形を、模式的に示す。

　時刻ｔ０に圧電素子１の押圧を開始すると、圧電素子１が発生する発電電圧Ｖｐｅの増加に伴い、整流回路３が出力する直流電圧Ｖｒｃも、増加する。時刻ｔ０に開始された圧電素子１の押圧期間中、圧電素子１は、正電圧の発電電圧Ｖｐｅを出力し、時刻ｔ１には、発電電圧Ｖｐｅおよび直流電圧Ｖｒｃの値は、閾値電圧Ｖｔｈに達する。

　直流電圧Ｖｒｃの値が閾値電圧Ｖｔｈに達すると、ロードスイッチ制御回路５は、ロードスイッチ制御信号Ｓ６の論理レベルをロウレベルからハイレベルに変化させる。このロードスイッチ制御信号Ｓ６の変化に応答して、ロードスイッチ６は、導通状態となり、圧電発電モジュール２００は、負荷７へ、直流電圧Ｖｒｃの供給を開始する。

　時刻ｔ１以降、負荷７は、平滑コンデンサ４が蓄積する電荷を消費して、電子機器への信号送信処理を実行する。時刻ｔ２に、直流電圧Ｖｒｃの値が閾値電圧Ｖｔｌに達すると、ロードスイッチ制御回路５は、ロードスイッチ制御信号Ｓ６を、ハイレベルＨからロウレベルＬに変化させてロードスイッチ６を遮断状態に設定し、負荷７への直流電圧Ｖｒｃの供給を停止する。時刻ｔ０から時刻ｔ２の期間において、直流電圧Ｖｒｃおよび発電電圧Ｖｐｅの値は、同様に変化する。

　時刻ｔ２におけるロードスイッチ制御信号Ｓ６の論理レベルの変化に応答して、放電スイッチ制御回路８は、時刻ｔ３から時刻ｔ３Ａに亘る時間Ｔ２のパルス幅を有するワンショットパルスを放電スイッチ制御信号Ｓ２に生成する。放電スイッチ２は、この放電スイッチ制御信号Ｓ２に応答して、時間Ｔ２に亘り、第１の信号線Ｔｐｅ１および第２の信号線Ｔｐｅ２間を短絡する。その結果、発電電圧Ｖｐｅの値は、時刻ｔ３における閾値電圧Ｖｔｌから、時刻ｔ３Ａには、零まで急速に低下する。押圧開放期間Ｔ３０が開始する時刻ｔ４まで、直流電圧Ｖｒｃおよび発電電圧Ｖｐｅの値は、それぞれ、閾値電圧Ｖｔｌおよび零を維持する。

　時刻ｔ４に、圧電素子１への押圧が開放されると、圧電素子１は、負電圧の発電電圧Ｖｐｅを出力し、整流回路３は、その負電圧の発電電圧Ｖｐｅを整流して平滑コンデンサ４を充電し、直流電圧Ｖｒｃを出力する。時刻ｔ５に、発電電圧Ｖｐｅおよび直流電圧Ｖｒｃが、それぞれ、閾値電圧Ｖｔｈおよび負の閾値電圧Ｖｔｈ（－Ｖｔｈ）に達すると、負荷７の電流消費に起因して、直流電圧Ｖｒｃの値と、発電電圧Ｖｐｅの絶対値は減少に転じる。

　時刻ｔ１以降と同様に、時刻ｔ５以降、負荷７は信号送信処理を開始する。時刻ｔ６に、直流電圧Ｖｒｃが閾値電圧Ｖｔｌに達すると、ロードスイッチ制御信号Ｓ６の論理レベルは、ハイレベルＨからロウレベルＬに変化する。その変化に応答して、放電スイッチ制御回路８は、放電スイッチ制御信号Ｓ２に、時間Ｔ４のパルス幅を有するワンショットパルスを生成する。この放電スイッチ制御信号Ｓ２に応答して、放電スイッチ２は、第１の信号線Ｔｐｅ１および第２の信号線Ｔｐｅ２間を短絡し、時刻ｔ７以降、発電電圧Ｖｐｅの値は、急速に零まで上昇する。

　圧電発電モジュール２００によれば、負荷７による放電スイッチ２の制御を必要とせず、圧電発電モジュール２００が備える整流回路３が出力する直流電圧Ｖｒｃの値に基づき、放電スイッチ２の制御が可能となる。これにより、出力ポート信号の出力機能を有しない負荷７に対しても、圧電素子１への押圧および押圧開放の両動作において、必要な電源電圧を供給することが可能となる。

　なお、上述の実施形態では、圧電素子はチタン酸ジルコン酸鉛系セラミックスからなっているが、これに限るものではない。例えば、ニオブ酸カリウムナトリウム系及びアルカリニオブ酸系セラミックス等の非鉛系圧電体セラミックスの圧電材料などからなっていてもよい。

　なお、上述の実施形態では、圧電素子１の支持構造は、２つの支持部１Ｅによる支持となっているが、これに限るものではない。例えば、圧電素子１の一端を片持ち梁で保持し、自由端となる他端に応力を加える構成でも良い。また、圧電素子１を棒状の形状とし、その一端を片持ち梁で保持し、他端に応力を加える構成としても良い。つまり、圧電素子１の支持形態は、押圧により変形可能な構成であれば良い。

　今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなく請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

　１　圧電素子、１Ａ，１Ｂ　電極、１Ｃ　圧電体、１Ｄ　金属板、１Ｅ　支持部、２　放電スイッチ、３　整流回路、４　平滑コンデンサ、５　ロードスイッチ制御回路、６　ロードスイッチ、７　負荷、８　放電スイッチ制御回路、１１　圧電素子、１１Ｃ　圧電体、５１　スイッチ、５２　比較回路、５３　比較電圧生成回路、１００，１００Ｒ，２００　圧電発電モジュール、Ｎ１，Ｎ２　出力ノード、Ｎｃ１，Ｎｃ２　電源ノード、Ｎｐ　入力ノード、Ｒ１，Ｒ２，Ｒ３　抵抗、Ｓ２　放電スイッチ制御信号、Ｓ６　ロードスイッチ制御信号、Ｓｐ　出力ポート信号、Ｔｐｅ１　第１の信号線、Ｔｐｅ２　第２の信号線、Ｖｐｅ　発電電圧、Ｖｒｃ　直流電圧、Ｖｔｈ，Ｖｔｌ　閾値電圧。

Claims

　第１の端子および第２の端子を有する圧電素子と、
　前記圧電素子と並列に接続されている放電機構と、
　前記第１の端子、第２の端子におのおの接続されている入力端子対と、直流電圧を出力する出力端子対とを有する整流回路と、
　前記整流回路の一方の出力端子と接続されている第１の入力端子と、前記整流回路の他方の出力端子と接続されている第２の入力端子と、スイッチ制御信号を出力する出力端子とを有するスイッチ制御回路と、
　前記スイッチ制御回路の第１の入力端子と第２の入力端子に対して並列に接続されている容量素子と、
　前記整流回路の一方の出力端子に接続され、前記スイッチ制御信号に応答して導通状態と遮断状態とを切り替える第１のスイッチと、
を備え、
　前記第１のスイッチが導通状態となった後に、前記放電機構が導通状態となる、圧電発電モジュール。
　前記第１のスイッチの後段に負荷を有し、
　前記負荷の処理終了後に、前記放電機構が導通状態となる、請求項１に記載の圧電発電モジュール。
　前記圧電素子の静電容量は、前記容量素子の静電容量以上である、請求項１または請求項２に記載の圧電発電モジュール。
　前記放電機構は、第２のスイッチである、請求項１ないし請求項３のいずれか１項に記載の圧電発電モジュール。
　前記放電機構は、負荷から出力される制御信号によって導通状態と遮断状態とを切り替える、請求項１ないし請求項４のいずれか１項に記載の圧電発電モジュール。
　制御信号を出力する制御回路をさらに備え、
　前記放電機構は、前記第１のスイッチの導通状態に基づいて制御回路から出力される制御信号によって導通状態と遮断状態とを切り替える、請求項１ないし請求項５のいずれか１項に記載の圧電発電モジュール。
　請求項１ないし請求項６のいずれか１項に記載の圧電発電モジュールと、ＲＦ回路とを備え、
　前記負荷は、前記第１のスイッチから前記直流電圧が供給されると、前記ＲＦ回路が処理を実行し、
　前記処理終了後、前記放電機構が導通状態となる、リモートコントローラ。