WO2015089964A1 - 薄膜晶体管及其制备方法、阵列基板及其制备方法、以及显示装置 - Google Patents

薄膜晶体管及其制备方法、阵列基板及其制备方法、以及显示装置 Download PDF

Info

Publication number
WO2015089964A1
WO2015089964A1 PCT/CN2014/075499 CN2014075499W WO2015089964A1 WO 2015089964 A1 WO2015089964 A1 WO 2015089964A1 CN 2014075499 W CN2014075499 W CN 2014075499W WO 2015089964 A1 WO2015089964 A1 WO 2015089964A1
Authority
WO
WIPO (PCT)
Prior art keywords
metal oxide
electrode
photoresist
drain electrode
active layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/CN2014/075499
Other languages
English (en)
French (fr)
Inventor
姜春生
刘威
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to US14/424,721 priority Critical patent/US9698166B2/en
Publication of WO2015089964A1 publication Critical patent/WO2015089964A1/zh
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass

Definitions

  • the present invention relates to the field of display technologies, and in particular, to a thin film transistor (TFT) and a method of fabricating the same, an array substrate including the same, a method for fabricating the same, and a display substrate including the array substrate.
  • TFT thin film transistor
  • TFTs Thin film transistors
  • the carrier mobility of the oxide TFT is as high as 10 cm 2 /Vs, which is about 10 times that of the former, and the oxide TFT can be prepared by a sputtering process, and the material of the i material is changed upon introduction. You can do it without changing your existing production line.
  • each pixel unit of the OLED array substrate includes two thin film transistors: a switching TFT and a driving TFT.
  • Driving TFT The drain electrode of the Switching TFT needs to be electrically connected to the gate electrode of the Driving TFT.
  • the method for fabricating the bottom-gate thin film transistor of the OLED array substrate includes seven patterning processes, that is, using seven masks, for example, including the following steps Sl1 to S17.
  • Step Sl i a gate electrode 102 of a Switching TFT and a germanium electrode 102 of a Driving TFT are formed on the base substrate 101, and a gate insulating layer (GI) 103 is deposited on the gate electrode 102 and the gate electrode 102'.
  • GI gate insulating layer
  • the process of forming the gate electrode 102 and the germanium electrode 102' includes: forming a gate electrode layer film, and forming a pattern including the germanium electrode 102 and the gate electrode 102' by a one-time patterning process (IMask).
  • IMask one-time patterning process
  • Step S12 forming an active layer 104 on the germanium insulating layer 103.
  • the material of the active layer may be indium gallium zinc oxide (IGZO).
  • the process of forming the active layer 104 includes: forming an active layer film, and forming a pattern including an active layer by a single patterning process (2 Mask).
  • the step forms an Etch Stop Layer (ESL) 105 on the active layer 104.
  • the process of forming the etch stop layer 105 includes: forming an etched ffi barrier film, and forming a pattern including the engraved barrier layer 105 by a single patterning process (3 Mask).
  • Steps An opening for connecting the gate electrode 102' of the Driving TFT and the drain electrode of the subsequently formed Switching TFT is formed on the gate insulating layer 103 above the * electrode of the Driving TTT.
  • the process of forming the opening includes: forming a gate insulating layer pattern including the opening by a patterning process (4Mask).
  • Step The source electrode 1061 and the drain electrode 1062 are formed on the substrate on which the above steps are completed.
  • the process of forming the source electrode 1061 and the drain electrode 1062 includes forming a source/drain film, and forming a pattern including the source electrode 1061 and the drain electrode 1062 by a single patterning process (5Mask).
  • Step A protective layer (PVX) 107 is deposited, and an opening for connecting the gate electrode 102 of the Driving TFT and the drain electrode 1062 of the Switch TFT is formed on the drain electrode 1062 of the Switch TFT and the protective layer 107 over the gate electrode of the Driving TFT.
  • the process of forming the opening includes: forming a pattern of the protective layer including the opening by a patterning process (6Mask).
  • Step S17 forming a conductive pattern 108 on the protective layer 107, and the conductive pattern may be made of radium tin oxide (ITO).
  • ITO radium tin oxide
  • the process of forming the conductive pattern 108 includes: forming a transparent conductive film, and forming a pattern including the conductive pattern 108 by a patterning process (7Mask).
  • FIG. 2 is a schematic flow chart showing another method of fabricating a bottom gate thin film transistor of an OLED column substrate in the prior art. As shown in Fig. 2, the method includes six patterning processes, that is, using six masks, for example, including the following steps S2i to S26.
  • Step S21 A gate electrode 202 of a Switching TFT and a gate electrode 202' of a Driving TFT are formed on the base substrate 201, and a gate insulating layer (GI) 203 is deposited on the germanium electrode 202 and the gate electrode 202'.
  • GI gate insulating layer
  • the process of forming the gate electrode 202 and the germanium electrode 202' includes: forming a gate electrode layer film, and forming a pattern including the electrode electrode 202 and the cell electrode 202' by a one-time patterning process (IMask).
  • IMask one-time patterning process
  • Step S22 forming an active layer 204 on the gate insulating layer 203.
  • the process of forming the active layer 204 includes: forming an active layer film by one patterning process (2) Mask) forms a pattern including an active layer.
  • Step S23 forming an etch stop layer 205 on the active layer 204.
  • the process of forming the etch stop layer 205 includes: forming an engraved barrier film, and forming a pattern including the etched ffi barrier layer 205 by a single patterning process (3 Mask).
  • Step S24 The source electrode 2061 and the drain electrode 2062 are formed.
  • the process of forming the source electrode 2061 and the drain electrode 2062 includes forming a source/drain film, and forming a pattern including the source electrode 2061 and the drain electrode 2062 by a patterning process (4Mask).
  • Step S25 forming a protective layer 207, and performing via etching on the protective layer 207, and the different engraving ratios of different atmospheres in the atmosphere environment adopted by the ffi-etching process ensure the drain electrode (Drain) 2062 of the Switching TFT Under the premise that the metal is not etched away, the insulating layer 203 on the gate electrode 202' of the Driving TFT is cleaned and an opening for connecting the gate electrode 202' of the Dnving TFT and the drain electrode 2062 of the Switching TFT is formed.
  • Step S26 A conductive pattern 208 is formed on the protective layer 207.
  • the process of forming the conductive pattern 208 includes: forming a transparent conductive film, and forming a pattern including the conductive pattern 208 by a single patterning process (6 Mask).
  • the present invention provides a thin film transistor, a method for fabricating the same, an array substrate, a method for fabricating the same, and a display device to solve the problem of the complicated TFT preparation process.
  • a method for fabricating a thin film transistor comprising:
  • a pattern including a source electrode, a drain electrode, and an active layer by one patterning process, wherein the source electrode, the drain electrode, and the active layer are disposed in the same layer, and the active layer is located at the source electrode and the drain Between the poles.
  • forming the pattern including the source electrode, the drain electrode, and the active layer by one patterning process includes:
  • Forming a metal oxide conductor film Forming a photoresist layer covering the metal oxide conductor film, exposing and developing the photoresist layer by a half exposure technique to form a photoresist retention region corresponding to the source electrode region and the drain electrode region, corresponding to active a photoresist semi-reserved region of the layer region, and a photoresist removal region;
  • the photoresist is stripped to expose the source electrode, the drain electrode, and the active layer between the source and drain electrodes.
  • forming the pattern including the source electrode, the drain electrode, and the active layer by a monolithic process includes:
  • a photoresist layer covering the metal oxide semiconductor film Forming a photoresist layer covering the metal oxide semiconductor film, exposing and developing the photoresist layer by a half exposure technique to form a photoresist semi-reserved region corresponding to the source electrode region and the drain electrode region, corresponding to active a photoresist retention region of the layer region, and a photoresist removal region;
  • the metal oxide semiconductor film is ion-implanted so that the metal oxide semiconductor film corresponding to the source electrode region and the drain electrode region becomes a conductor to form a source electrode and a drain electrode; and the active layer is protected by a photoresist and is still a semiconductor;
  • the method further includes:
  • the forming of the metal oxide conductor film or the forming of the metal oxide semiconductor film is: forming a metal oxide conductor film or a metal oxide semiconductor film on the electrode insulating layer.
  • a method of fabricating a thin film transistor array substrate includes: forming a pattern including a source electrode, a drain electrode, a pixel electrode, and an active layer by one patterning process, wherein the source electrode, the drain electrode, the pixel electrode, and the active layer are disposed in the same layer, and the A source layer is between the source electrode and the drain electrode.
  • forming the pattern including the source electrode, the drain electrode, the pixel electrode, and the active layer by one patterning process includes:
  • a photoresist layer covering the metal oxide conductor film, exposing and developing the photoresist layer by a half exposure technique to form a photoresist retention region corresponding to the source electrode region, the drain electrode region and the pixel electrode region , a photoresist semi-reserved area corresponding to the active layer region, and a photoresist removal region;
  • the metal oxide conductor film corresponding to the active layer region becomes a semiconductor, forming an active layer; the source electrode, the drain electrode and the pixel electrode are protected by a photoresist, and are still conductors;
  • the photoresist layer is exposed, developed and shaped, and the photoresist of the source electrode region, the drain electrode region and the active layer is left to form a protective layer, and the photoresist of the pixel electrode region is removed.
  • forming the pattern including the source electrode, the drain electrode, and the active layer by a monolithic process includes:
  • a photoresist layer covering the metal oxide semiconductor film Forming a photoresist layer covering the metal oxide semiconductor film, exposing and developing the photoresist layer by a half exposure technique to form a photoresist semi-reserved region corresponding to the source electrode region, the drain electrode region and the pixel electrode, a photoresist retention region corresponding to the active layer region, and a photoresist removal region;
  • the metal oxide semiconductor film is ion-implanted, and the metal oxide semiconductor film corresponding to the source electrode region, the drain electrode region and the pixel electrode region becomes a conductor, and the source electrode, the drain electrode and the pixel electrode are formed; and the active layer is protected by photoresist , still semiconductor; and
  • the method further includes:
  • the metal oxide semiconductor thin film or the metal oxide semiconductor thin film is formed by forming a metal oxide conductive film or a metal oxide semiconductor thin film on the gate insulating layer.
  • a thin film transistor including a gate electrode, a gate insulating layer, an active layer, a source electrode, and a drain electrode, the active layer and the source electrode, the drain electrode is provided The same layer is disposed and located between the source electrode and the drain electrode.
  • the material of the active layer is a metal oxide semiconductor material
  • the material of the source electrode and the drain electrode is a metal oxide conductor material
  • the active layer is formed by ion implantation of a metal oxide conductor film in a region between the source electrode and the drain electrode, or the source electrode and the drain electrode pass
  • the metal oxide semiconductor thin film on both sides of the active layer is formed by ion implantation.
  • a thin film transistor column substrate including a gate electrode, a gate insulating layer, an active layer, a source electrode, a drain electrode, and a pixel electrode, the active layer and the source electrode is provided
  • the drain electrode and the pixel electrode are disposed in the same layer.
  • the material of the active layer is a metal oxide semiconductor material
  • the material of the source electrode and the drain electrode is a metal oxide conductor material
  • the active layer is formed by ion implantation of a metal oxide conductor film in a region between the source electrode and the drain electrode, or the source electrode and the drain electrode pass
  • the metal oxide semiconductor thin film on both sides of the active layer is formed by ion implantation.
  • the array substrate includes:
  • a gate insulating layer formed on the electrode electrode; An active layer, a source electrode, a drain electrode, and a pixel electrode formed on the » insulating layer; and a protective layer formed over the active layer, the source electrode, and the drain electrode.
  • a display device comprising the above thin film transistor array substrate.
  • the pattern of the source electrode, the drain electrode and the active layer of the TFT formed by one patterning process reduces the number of patterning processes in the preparation process of the thin film transistor, and simplifies the preparation process.
  • the pattern of the source electrode, the drain electrode, the pixel electrode and the active layer of the TFT column substrate is formed by one patterning process, which reduces the number of patterning processes in the preparation process of the TFT array substrate, and simplifies the preparation process.
  • FIG. 1 is a schematic flow chart showing a method of fabricating a bottom gate thin film transistor of an OLED array substrate in the prior art.
  • FIG. 2 is a schematic flow chart showing another method for fabricating a bottom gate type thin film transistor of an OLED array substrate in the prior art.
  • Fig. 3 is a flow chart showing a method of fabricating a thin film transistor column substrate according to Embodiment 1 of the present invention.
  • 4 is a schematic structural view of a thin film transistor array substrate according to Embodiment 2 of the present invention.
  • a method of fabricating a thin film transistor comprising: forming a pattern including a source electrode, a drain electrode, and an active layer by a patterning process, wherein the source electrode, the drain electrode, and the active layer The layers are disposed in the same layer, and the active layer is located between the source electrode and the drain electrode.
  • the source electrode, the drain electrode, and the active layer disposed in the same layer can be formed in the following two ways.
  • the pattern forming the source electrode, the drain electrode, and the active layer by one patterning process may include the following steps A1 to E1.
  • Step Ah forms a metal oxide conductor film.
  • Step B1 forming a photoresist layer covering the metal oxide conductor film, exposing and developing the photoresist layer by a half exposure technique to form a photoresist retention region corresponding to the source electrode region and the drain electrode region, corresponding to A photoresist semi-reserved region of the active layer region, and a photoresist removal region.
  • the thickness of the photoresist layer of the source electrode region and the drain electrode region is greater than the thickness of the photoresist layer of the active layer region.
  • Step C etching the metal oxide conductor film, and the metal oxide conductor film of the photoresist removal region is removed.
  • Step D1 ion-implanting the metal oxide conductor film so that the metal oxide conductor film corresponding to the active layer region becomes a semiconductor to form an active layer; the source electrode and the drain electrode are protected by a photoresist, and are still conductors.
  • the thickness of the photoresist layer in the source electrode region and the drain electrode region is large, the source electrode region and the drain electrode region are blocked by the photoresist layer during ion implantation, and the thickness of the photoresist layer in the active layer region is larger. Thin, corresponding metal oxide conductor film is implanted with a metal element to form a semiconductor.
  • Step E1 The photoresist is stripped to expose the source electrode, the drain electrode, and the active layer between the source electrode and the drain electrode.
  • the pattern forming the source electrode, the drain electrode, and the active layer by the one-time process may include the following steps A2 to E2.
  • Step A2 forming a metal oxide semiconductor film.
  • Step B2 forming a photoresist layer covering the metal oxide semiconductor film, exposing and developing the photoresist layer by a half exposure technique to form a photoresist semi-reserved region corresponding to the source electrode region and the drain electrode region, Corresponding to the photoresist retention area of the active layer region, and the photoresist removal region.
  • the thickness of the photoresist layer in the active layer region is greater than the thickness of the photoresist layer in the source electrode region and the drain electrode region.
  • Step C2 etching the metal oxide semiconductor thin film, the metal oxide semiconductor thin film of the photoresist removal region is removed.
  • Step D2 performing ion implantation on the metal oxide semiconductor film so that the metal oxide semiconductor film corresponding to the source electrode region and the drain electrode region becomes a conductor to form a source electrode and a drain electrode; and the photoresist is protected on the active layer, ⁇ semiconductor.
  • the active layer region is photoresist by ion implantation.
  • the layer is blocked, and the thickness of the photoresist layer of the source electrode region and the drain electrode region is thin, and the corresponding metal oxide semiconductor film is implanted with a metal element to form a conductor.
  • Step E2 The photoresist is stripped to expose the source electrode, the drain electrode, and the active layer between the source and drain electrodes.
  • the metal oxide may be, for example, indium zinc oxide (IZO), indium tin oxide (yttrium), zinc oxide, tin oxide or the like.
  • IZO indium zinc oxide
  • yttrium indium tin oxide
  • zinc oxide tin oxide or the like.
  • the ion-implanted metal may be, for example, tin (Sn) or zinc (Zn).
  • the photoresist may be, for example, a resin.
  • the method before the forming the metal oxide conductor film or before forming the metal oxide semiconductor film, the method further includes: forming a pattern of the gate electrode on the substrate by one patterning process; A cabinet insulating layer is formed on the cabinet electrode.
  • the forming the metal oxide conductor film or the forming the metal oxide semiconductor film is specifically: forming a metal oxide conductor film or a metal oxide semiconductor film on the gate insulating layer.
  • the above preparation method requires only two patterning processes to complete the preparation of the thin film transistor, reducing the number of patterning processes and simplifying the preparation process.
  • a method for fabricating a thin film transistor array substrate comprising: forming a pattern including a source electrode, a drain electrode, a pixel electrode, and an active layer by a patterning process, wherein The source electrode, the drain electrode, the pixel electrode, and the active layer are disposed in the same layer, and the active layer is located between the source electrode and the drain electrode.
  • the source electrode, the drain electrode, the pixel electrode, and the active layer disposed in the same layer can be formed in the following two ways.
  • the pattern forming the source electrode, the drain electrode, the pixel electrode, and the active layer by one patterning process may include the following steps A3 to E3.
  • Step A3 Forming a metal oxide conductor film.
  • Step B3 forming a photoresist layer covering the metal oxide conductor film, exposing and developing the photoresist layer by a half exposure technique to form a photoresist corresponding to the source electrode region, the drain electrode region and the pixel electrode region a reserved area, a photoresist semi-reserved area corresponding to the active layer region, and a photoresist removal area.
  • the thickness of the photoresist layer of the source electrode region and the drain electrode region is greater than that of the active layer region The thickness of the glue layer.
  • Step C3 etching the metal oxide conductor film, and the metal oxide conductor film of the photoresist removal region is removed.
  • Step D3 performing ion implantation on the metal oxide conductor film so that the metal oxide conductor film corresponding to the active layer region becomes a semiconductor to form an active layer; the source electrode, the drain electrode and the pixel electrode are protected by photoresist, and are still conductor.
  • the thickness of the photoresist layer in the source electrode region and the drain electrode region is large, the source electrode region and the drain electrode region are blocked by the photoresist layer during ion implantation, and the thickness of the photoresist layer in the active layer region is larger. Thin, corresponding metal oxide conductor film is implanted with a metal element to form a semiconductor.
  • Step E3 exposing, developing and shaping the photoresist layer, leaving the photoresist of the source electrode region, the drain electrode region and the active layer to form a protective layer, and removing the photoresist of the pixel electrode region.
  • the pattern forming the source electrode, the drain electrode, and the active layer by the primary formation process may include the following steps A4 to E4.
  • Step A4 forming a metal oxide semiconductor film.
  • Step B4 forming a photoresist layer covering the metal oxide semiconductor film, exposing and developing the photoresist layer by a half exposure technique to form a photoresist half corresponding to the source electrode region, the drain electrode region and the pixel electrode a reserved area, a photoresist retention area corresponding to the active layer region, and a photoresist removal area.
  • the thickness of the photoresist layer in the active layer region is greater than the thickness of the photoresist layer in the source electrode region and the drain electrode region.
  • Step C4 etching the metal oxide semiconductor thin film, the metal oxide semiconductor thin film of the photoresist removal region is removed.
  • Step D4 performing ion implantation on the metal oxide semiconductor film to form a metal oxide semiconductor film corresponding to the source electrode region, the drain electrode region and the pixel electrode region as a conductor, forming a source electrode, a drain electrode and a pixel electrode; The photoresist is protected and remains a semiconductor.
  • the thickness of the photoresist layer in the active layer region is large, the active layer region is blocked by the photoresist layer during ion implantation, and the thickness of the photoresist layer in the source electrode region and the drain electrode region is relatively thin, corresponding to
  • the metal oxide semiconductor film is implanted with a metal element to form a conductor.
  • Step E4 exposing, developing and shaping the photoresist layer, leaving the photoresist of the source electrode region, the drain electrode region and the active layer to form a protective layer, and removing the photoresist of the pixel electrode region.
  • the curing of the developed photoresist layer in the above embodiments means: heating the developed photoresist layer to volatilize the organic solvent in the photoresist layer, and performing liquid lithography. The glue layer is cured.
  • the metal oxide may be, for example, indium zinc oxide (ITO), indium tin oxide ( ⁇ ?), zinc oxide, tin oxide, or the like;
  • the ion-implanted metal may be, for example, tin (Sn) or zinc (Zii);
  • the photoresist may be, for example, a resin.
  • the method before the forming the metal oxide conductor film or before forming the metal oxide semiconductor film, the method further includes: forming a pattern including the gate electrode on the substrate by one patterning process; An » insulating layer is formed on the » electrode.
  • the forming the metal oxide semiconductor thin film or the forming the metal oxide semiconductor thin film is specifically: forming a metal oxide conductor film or a metal oxide semiconductor thin film on the » insulating layer.
  • a thin film transistor including a gate electrode, a gate insulating layer, an active layer, a source electrode, and a drain electrode is provided, wherein the active layer and the source electrode The drain electrode is disposed in the same layer and is located between the source electrode and the drain electrode.
  • the material of the active layer is a metal oxide semiconductor material, and the material of the source electrode and the drain electrode is a metal oxide conductor material.
  • the active layer is formed by ion implantation of a conductive metal oxide film in a region between the source electrode and the drain electrode, or the source electrode and the drain electrode are through a pair
  • the metal oxide semiconductor thin film on both sides of the active layer is formed by ion implantation.
  • a thin film transistor array substrate includes a gate electrode, a gate insulating layer, an active layer, a source electrode, a drain electrode, and a pixel electrode, wherein the active layer and the The source electrode, the drain electrode, and the pixel electrode are disposed in the same layer.
  • the material of the active layer is a metal oxide semiconductor material, and the material of the source electrode and the drain electrode is a metal oxide conductor material.
  • the active layer is formed by ion implantation of a conductive metal oxide film in a region between the source electrode and the drain electrode, or the source electrode and the drain electrode are through a pair
  • the metal oxide semiconductor thin film on both sides of the active layer is formed by ion implantation.
  • the array substrate may include, for example:
  • a display device including the above-described thin film transistor column substrate is provided.
  • the structure and working principle of the array substrate are the same as those in the above embodiments, and will not be further described herein.
  • the structure of other parts of the display device can refer to the prior art, and will not be described in detail.
  • the display device of the present invention may be, for example, a liquid crystal panel, an electronic paper, an OLED (Organic Light Emitting Diode) panel, a liquid crystal television, a liquid crystal display, a digital photo frame, a mobile phone, a tablet computer, or the like, or any display product or component. .
  • each pixel unit of the OLED array substrate includes two thin film transistors, a switching TFT and a driving TFT, wherein the drain electrode of the Switching TFT needs to be electrically connected to the gate electrode of the driving TFT, and the following embodiments
  • the Switching TFT is actually formed simultaneously with the Driving TFT, and the preparation process is similar to that of the Driving TFT, and will not be described in detail.
  • 3 is a schematic flow chart of a method for fabricating a bottom-gate thin film transistor array substrate of an OLED column substrate according to Embodiment 1 of the present invention. As shown in FIG. 3, the method includes:
  • a substrate 301 is provided in step S3 h.
  • Step S32 forming a gate electrode 302 on the base substrate 301.
  • the method of forming the gate electrode 302 includes: forming a thin film of a pole electrode layer, and forming a pattern including the electrode electrode 302 by a patterning process (IMask).
  • IMask a patterning process
  • Step S33 forming a gate insulating layer (GI) 303 on the gate electrode 302: and in the gate An opening (not shown) for connecting the drain electrode pattern of the gate electrode 302 and the subsequently formed Switching TFT is formed on the edge layer 303.
  • GI gate insulating layer
  • the method of forming the opening includes: forming a gate insulating layer pattern including the opening by a patterning process (2Mask).
  • Step S34 A metal oxide conductor film 401 is formed on the gate insulating layer 303.
  • the metal oxide conductor film 401 may be deposited by a sputtering technique, and the metal oxide may be, for example, IZO.
  • Step S35 coating a photoresist layer covering the metal oxide conductor film, exposing and developing the photoresist layer by using a halftone mask to form a corresponding source electrode region, a drain electrode region, and a pixel. a photoresist retention region 402 of the electrode region, a photoresist semi-retention region 403 corresponding to the active layer region, and a photoresist removal region (not shown); etching the metal oxide conductor film, the light The metal oxide conductor film of the glue removal zone is removed.
  • an L5 ⁇ 2.5 micron thick photoresist layer may be spin-coated on the metal oxide conductor film 401.
  • the thickness of the photoresist layer of the source electrode region and the drain electrode region is greater than the thickness of the photoresist layer of the active layer region.
  • a photoresist retention region 402 corresponding to the source electrode region and the drain electrode region, a photoresist half-retention region 403 corresponding to the active layer region, and a photoresist removal region are formed by one patterning process (3Mask).
  • Step S36 performing ion implantation on the metal oxide conductor film 401 so that the metal oxide conductor film corresponding to the active layer region becomes a semiconductor, forming the active layer 304; and lithography over the source electrode 305, the drain electrode 306, and the pixel electrode 307 Glue protection, still a conductor.
  • the ion-implanted metal element may be, for example, Sn.
  • the thickness of the photoresist layer in the source electrode region and the drain electrode region is large, the source electrode region and the drain electrode region are blocked by the photoresist layer during ion implantation, and the thickness of the photoresist layer in the active layer region is larger. Thin, corresponding metal oxide conductor film is implanted with a metal element to form a semiconductor.
  • Step S37 exposing, developing and shaping the photoresist layer, leaving the photoresist of the source electrode region, the drain electrode region and the active layer, forming a protective layer 308, removing the photoresist of the pixel electrode region, and exposing the pixel Electrode 307.
  • the method for shaping treatment comprises: heating the exposed photoresist layer at 230 degrees Celsius for 1 hour to remove the organic solvent in the photoresist layer, thereby curing the photoresist layer to form a protective layer. .
  • the method of forming the protective layer includes: forming a protective layer by one patterning process (4Mask).
  • the metal oxide is simultaneously used as the source electrode, the drain electrode, the material of the pixel electrode, and the material of the active layer are formed on the surface of the gate insulating layer at one time, thereby reducing the source/drain electrode metal material and the pixel electrode.
  • the separate deposition, exposure, development, and etching processes of the material reduce the number of patterning processes.
  • the preparation of the existing etched insulating layer is reduced, that is, the process of depositing, exposing, developing, and etching the etched insulating layer is reduced, and the resin layer for the ffi barrier is used as a material of the protective layer, thereby eliminating the need for Extra thousands of craftsmanship.
  • FIG. 4 is a schematic structural view of a thin film transistor array substrate according to Embodiment 2 of the present invention. As shown in FIG. 4, the array substrate is prepared by the preparation method in the above Embodiment 1, and the thin film transistor array substrate includes;
  • Substrate substrate 301 Substrate substrate 301 ;
  • a protective layer 308 is formed over the source electrode 305 and the drain electrode 306.

Landscapes

  • Thin Film Transistor (AREA)

Abstract

提供一种薄膜晶体管、阵列基板及其制备方法、显示装置，涉及显示技术领域。所述薄膜晶体管的制备方法包括：通过一次构图工艺形成包括源电极（305）、漏电极（306）和有源层（304）的图形，其中，所述源电极（305）、漏电极（306）和有源层（304）同层设置，所述有源层（304）位于所述源电极（305）、所述漏电极（306）之间。

Description

本发明涉及显示技术领域， 尤其涉及一种薄膜晶体管 （TFT) 及其制备 方法、 包括该薄膜晶体管的阵列基板及其制备方法， 以及包括该阵列基板的 显不装直。
目前， 以液晶显示装置（LCD)和有机发光二极管显示装置（OLED)为 代表的平板显示器向着大尺寸、 高分辨的方向发展， 薄膜晶体管 （TFT) 作 为平板显示行业的关键控制部件,其性能显得更加重要。与非晶硅 TFT相比， 氧化物 TFT的载流子迁移率高达 10cm2/Vs， 是前者的 10倍左右， 并且， 氧 化物 TFT可通过溅射工艺制备， 导入时改变其 i材的材料即可， 无需改变现 有的生产线。
对于底栅型氧化物薄膜晶体管， 一般采用以下制备方法。
图 1为现有技术中的 OLED 列基板的底栅型薄膜晶体管的制备方法的 一流程示意图， 所述 OLED阵列基板的每个像素单元包括两个薄膜晶体管： 开关 TFT ( Switching TFT)和驱动 TFT ( Driving TFT )。其中， Switching TFT 的漏电极需要与 Driving TFT的栅电极电连接。如图 1所示， OLED阵列基板 的底栅型薄膜晶体管的制备方法包括 7 次构图工艺， 即使用 7 次掩膜板 (mask) , 例如包括如下步骤 Sl i〜S17。
步骤 Sl i :在衬底基板 101上形成 Switching TFT的栅电极 102以及 Driving TFT的欐电极 102，，并在栅电极 102和栅电极 102'上沉积栅绝缘层（GI)103。
形成栅电极 102和欐电极 102'的过程包括： 形成栅电极层薄膜， 通过一 次构图工艺 （IMask) 形成包括欐电极 102和栅电极 102'的图形。
步骤 S12: 在欐绝缘层 103上形成有源层 104， 有源层的材质可以为铟镓 锌氧化物 （IGZO)。
形成有源层 104 的过程包括： 形成有源层薄膜， 通过一次构图工艺 （2 Mask) 形成包括有源层的图形。 步骤 在有源层 104上形成刻蚀阻挡层（Etch Stop Layer, ESL) 105。 形成刻蚀阻挡层 105的过程包括： 形成刻蚀 ffi挡层薄膜， 通过一次构图 工艺 （3 Mask) 形成包括刻馊阻挡层 105的图形。
步骤 在 Driving TTT的 *电极上方的栅绝缘层 103上形成用于连接 Driving TFT的栅电极 102'及后续形成的 Switching TFT的漏电极的开口。
形成该开口的过程包括： 通过一次构图工艺 （4Mask) 形成包括该开口 的栅绝缘层图形。
步骤 在完成上述步骤的基板上形成源电极 1061、 漏电极 1062。 形成源电极 1061和漏电极 1062的过程包括:形成源漏层薄膜， 通过一次 构图工艺 （5Mask) 形成包括源电极 1061和漏电极 1062的图形。
步骤 沉积保护层 （PVX) 107， 并在 Switch TFT的漏电极 1062以 及 Driving TFT的栅电极上方的保护层 107上形成用于连接 Driving TFT的栅 电极 102，和 Switch TFT的漏电极 1062的开口。
形成该开口的过程包括： 通过一次构图工艺 （6Mask) 形成包括该开口 的保护层的图形。
步骤 S17: 在保护层 107上形成导电图形 108， 导电图形的材质可以为镭 锡氧化物 （ITO)。
形成导电图形 108的过程包括： 形成透明导电薄膜， 通过一次构图工艺 (7Mask) 形成包括导电图形 108的图形。
图 2为现有技术中的 OLED 列基板的底栅型薄膜晶体管的制备方法的 另一流程示意图。 如图 2所示， 所述方法包括 6 次构图工艺， 即使用 6次掩 膜板 （mask) , 例如包括如下步骤 S2i〜S26。
步骤 S21 : 在衬底基板 201 上形成 Switching TFT 的栅电极 202 以及 Driving TFT的栅电极 202'，并在欐电极 202和栅电极 202'上沉积栅绝缘层（GI) 203。
形成栅电极 202和欐电极 202'的过程包括： 形成栅电极层薄膜， 通过一 次构图工艺 （IMask) 形成包括極电极 202和櫥电极 202'的图形。
歩骤 S22: 在栅绝缘层 203上形成有源层 204。
形成有源层 204 的过程包括： 形成有源层薄膜， 通过一次构图工艺 （2 Mask) 形成包括有源层的图形。
步骤 S23 : 在有源层 204上形成刻蚀阻挡层 205。
形成刻蚀阻挡层 205的过程包括： 形成刻馊阻挡层薄膜， 通过一次构图 工艺 （3 Mask) 形成包括刻蚀 ffi挡层 205的图形。
步骤 S24: 形成源电极 2061和漏电极 2062。
形成源电极 2061和漏电极 2062的过程包括:形成源漏层薄膜， 通过一次 构图工艺 （4Mask) 形成包括源电极 2061和漏电极 2062的图形。
步骤 S25: 形成保护层 207， 并对保护层 207上进行过孔刻蚀， 利 ffi千刻 工艺采用的气氛环境对不同金属的不同刻馊比，在保证 Switching TFT的漏电 极 （Drain) 2062的金属未被刻蚀掉的前提下， 将 Driving TFT的栅电极 202' 上的櫥绝缘层 203 刻馊干净并形成用于连接 Dnving TFT 的栅电极 202'及 Switching TFT的漏电极 2062的开口。
步骤 S26: 在保护层 207上形成导电图形 208。
形成导电图形 208的过程包括： 形成透明导电薄膜， 通过一次构图工艺 ( 6 Mask) 形成包括导电图形 208的图形。
上述两个制备方法需要采用 6次或 7次构图工艺才能完成 TFT的制备， 工艺流程复杂。
有鉴于此， 本发明提供一种薄膜晶体管及其制备方法、 阵列基板及其制 备方法、 以及显示装置， 以解决现有的 TFT制备工艺流程复杂的问题。
为解决上述技术问题， 根据本发明的一个实施例， 提供一种薄膜晶体管 的制备方法， 所述方法包括；
通过一次构图工艺形成包括源电极、 漏电极和有源层的图形， 其中， 所 述源电极、 漏电极和有源层同层设置， 且所述有源层位于所述源电极和所述 漏电极之间。
在一个示例中， 所述通过一次构图工艺形成包括源电极、 漏电极和有源 层的图形包括：
形成金属氧化物导体薄膜； 形成覆盖所述金属氧化物导体薄膜的光刻胶层， 采^半曝光技术对所述 光刻胶层曝光、 显影， 形成对应源电极区和漏电极区的光刻胶保留区， 对应 有源层区的光刻胶半保留区， 以及光刻胶去除区；
刻蚀所述金属氧化物导体薄膜， 所述光刻胶去除区的金属氧化物导体薄 膜被去除；
对金属氧化物导体薄膜进行离子注入， 使有源层区对应的金属氧化物导 体薄膜成为半导体， 形成有源层； 源电极和漏电极上方有光刻胶保护， 为 导体； 以及
剥离光刻胶， 露出源电极、 漏电极以及源电极和漏电极之间的有源层。 在另一个示例中， 所述通过一次构工艺形成包括源电极、 漏电极和有源 层的图形包括：
形成金属氧化物半导体薄膜；
形成覆盖所述金属氧化物半导体薄膜的光刻胶层， 采用半曝光技术对所 述光刻胶层曝光、 显影， 形成对应源电极区和漏电极区的光刻胶半保留区， 对应有源层区的光刻胶保留区， 以及光刻胶去除区；
刻蚀所述金属氧化物半导体薄膜， 所述光刻胶去除区的金属氧化物半导 体薄膜被去除；
对金属氧化物半导体薄膜进行离子注入， 使源电极区和漏电极区对应的 金属氧化物半导体薄膜成为导体， 形成源电极和漏电极； 有源层上方有光刻 胶保护， 仍为半导体； 以及
剥离光刻胶， 露出源电极、 漏电极以及源电极和漏电极之间的有源层。 在另一个示例中， 所述形成金属氧化物导体薄膜之前或者所述形成金属 氧化物半导体薄膜之前还包括：
通过一次构图工艺， 在所述衬底基板上形成栅电极的图形； 以及 在所述栅电极上形成栅绝缘层，
其中， 所述形成金属氧化物导体薄膜或者所述形成金属氧化物半导体薄 膜为： 在所述極绝缘层上形成金属氧化物导体薄膜或者金属氧化物半导体薄 膜。
根据本发明的另一个实施例，提供一种薄膜晶体管阵列基板的制备方法， 所述方法包括： 通过一次构图工艺形成包括源电极、 漏电极、 像素电极和有 源层的图形， 其中， 所述源电极、 漏电极、 像素电极和有源层同层设置， 且 所述有源层位于所述源电极和所述漏电极之间。
在一个示例中， 所述通过一次构图工艺形成包括源电极、 漏电极、 像素 电极和有源层的图形包括：
形成金属氧化物导体薄膜；
形成覆盖所述金属氧化物导体薄膜的光刻胶层， 采^半曝光技术对所述 光刻胶层曝光、 显影， 形成对应源电极区、 漏电极区和像素电极区的光刻胶 保留区， 对应有源层区的光刻胶半保留区， 以及光刻胶去除区；
刻蚀所述金属氧化物导体薄膜， 所述光刻胶去除区的金属氧化物导体薄 膜被去除；
对金属氧化物导体薄膜进行离子注入， 有源层区对应的金属氧化物导体 薄膜成为半导体， 形成有源层； 源电极、 漏电极和像素电极上方有光刻胶保 护， 仍为导体； 以及
对所述光刻胶层进行曝光、 显影及定形， 保留源电极区、 漏电极区和有 源层的光刻胶， 形成保护层， 去除像素电极区的光刻胶。
在另一个示例中， 所述通过一次构工艺形成包括源电极、 漏电极和有源 层的图形包括：
形成金属氧化物半导体薄膜；
形成覆盖所述金属氧化物半导体薄膜的光刻胶层， 采用半曝光技术对所 述光刻胶层曝光、 显影， 形成对应源电极区、 漏电极区和像素电极的光刻胶 半保留区， 对应有源层区的光刻胶保留区， 以及光刻胶去除区；
刻蚀所述金属氧化物半导体薄膜， 所述光刻胶去除区的金属氧化物半导 体薄膜被去除；
对金属氧化物半导体薄膜进行离子注入， 源电极区、 漏电极区和像素电 极区对应的金属氧化物半导体薄膜成为导体， 形成源电极、 漏电极和像素电 极； 有源层上方有光刻胶保护， 仍为半导体； 以及
对所述光刻胶层进行曝光、 显影及定形， 保留源电极区、 漏电极区和有 源层的光刻胶， 形成保护层， 去除像素电极区的光刻胶。 在另一个示例中， 所述形成金属氧化物导体薄膜之前或者所述形成金属 氧化物半导体薄膜之前还包括：
通过一次构图工艺， 在所述衬底基板上形成包括櫥电极的图形； 以及 在所述栅电极上形成栅绝缘层，
其中， 所述形成金属氧化物半导体薄膜或者所述形成金属氧化物半导体 薄膜为： 在所述栅绝缘层上形成金属氧化物导体薄膜或者金属氧化物半导体 薄膜。
根据本发明的再一个实施例， 提供一种薄膜晶体管， 其包括栅电极、 栅 极绝缘层、 有源层、 源电极和漏电极， 所述有源层与所述源电极、 所述漏电 极同层设置且位于所述源电极和所述漏电极之间。
在一个示例中， 所述有源层的材质为金属氧化物半导体材料， 所述源电 极和所述漏电极的材质为金属氧化物导体材料。
在另一个示例中， 所述有源层是通过对所述源电极和所述漏电极之间区 域的金属氧化物导体薄膜进行离子注入形成的， 或者所述源电极和所述漏电 极是通过对所述有源层两侧区域的金属氧化物半导体薄膜进行离子注入形成 的。
根据本发明的再一个实施例， 提供一种薄膜晶体管 列基板， 其包括栅 电极、 栅极绝缘层、 有源层、 源电极、 漏电极和像素电极， 所述有源层与所 述源电极、 所述漏电极、 所述像素电极同层设置。
在一个示例中， 所述有源层的材质为金属氧化物半导体材料， 所述源电 极和所述漏电极的材质为金属氧化物导体材料。
在另一个示例中， 所述有源层是通过对所述源电极和所述漏电极之间区 域的金属氧化物导体薄膜进行离子注入形成的， 或者所述源电极和所述漏电 极是通过对所述有源层两侧区域的金属氧化物半导体薄膜进行离子注入形成 的。
在另一个示例中， 所述阵列基板包括：
衬底基板；
形成于所述衬底基板上的栅电极；
形成于所述極电极上的栅绝缘层； 形成于所述 »绝缘层上的有源层、 源电极、 漏电极及像素电极； 以及 形成于所述有源层、 源电极及漏电极上方的保护层。
根据本发明的另一个实施例， 提供一种显示装置， 其包括上述薄膜晶体 管阵列基板。
本发明的上述技术方案的有益效果如下：
通过一次构图工艺形成 TFT的源电极、 漏电极和有源层的图形， 减少了 薄膜晶体管制备过程中构图工艺的次数， 简化了制备流程。
通过一次构图工艺形成 TFT 列基板的源电极、 漏电极、 像素电极和有 源层的图形， 减少了 TFT阵列基板制备过程中构图工艺的次数， 简化了制备 流程。
图 1为现有技术中的 OLED阵列基板的底栅型薄膜晶体管的制备方法的 一流程示意图。
图 2为现有技术中的 OLED阵列基板的底栅型薄膜晶体管制备方法的另 一流程示意图。
图 3为本发明实施例 1的薄膜晶体管 列基板的制备方法的流程示意图。 图 4为本发明实施例 2的薄膜晶体管阵列基板的结构示意图。
在本发明的一个实施例中， 提供一种薄膜晶体管的制备方法， 包括； 通 过一次构图工艺形成包括源电极、 漏电极和有源层的图形， 其中， 所述源电 极、 漏电极和有源层同层设置， 且所述有源层位于所述源电极和所述漏电极 之间。
具体的， 可以通过以下两种方式形成同层设置的源电极、 漏电极和有源 层。
( 1 )所述通过一次构图工艺形成包括源电极、漏电极和有源层的图形可 以包括以下步骤 A1〜E1。
步骤 Ah 形成金属氧化物导体薄膜。 步骤 Bl : 形成覆盖所述金属氧化物导体薄膜的光刻胶层， 采用半曝光技 术对所述光刻胶层曝光、 显影， 形成对应源电极区和漏电极区的光刻胶保留 区， 对应有源层区的光刻胶半保留区， 以及光刻胶去除区。
曝光显影后， 源电极区和漏电极区的光刻胶层的厚度大于有源层区的光 刻胶层的厚度。
步骤 C 刻蚀所述金属氧化物导体薄膜， 所述光刻胶去除区的金属氧化 物导体薄膜被去除。
步骤 D1 : 对金属氧化物导体薄膜进行离子注入， 使有源层区对应的金属 氧化物导体薄膜成为半导体， 形成有源层； 源电极和漏电极上方有光刻胶保 护， 仍为导体。
由于源电极区和漏电极区的光刻胶层的厚度较大， 离子注入时， 源电极 区和漏电极区被光刻胶层阻挡住， 而有源层区的光刻胶层的厚度较薄， 对应 的金属氧化物导体薄膜被注入金属元素， 形成半导体。
步骤 El : 剥离光刻胶， 露出源电极、 漏电极以及源电极和漏电极之间的 有源层。
(2)所述通过一次构工艺形成包括源电极、漏电极和有源层的图形可以 包括以下歩骤 A2~E2。
步骤 A2; 形成金属氧化物半导体薄膜。
步骤 B2: 形成覆盖所述金属氧化物半导体薄膜的光刻胶层， 采用半曝光 技术对所述光刻胶层曝光、 显影， 形成对应源电极区和漏电极区的光刻胶半 保留区， 对应有源层区的光刻胶保留区， 以及光刻胶去除区。
曝光显影后， 有源层区的光刻胶层的厚度大于源电极区和漏电极区的光 刻胶层的厚度。
步骤 C2: 刻蚀所述金属氧化物半导体薄膜， 所述光刻胶去除区的金属氧 化物半导体薄膜被去除。
步骤 D2; 对金属氧化物半导体薄膜进行离子注入， 使源电极区和漏电极 区对应的金属氧化物半导体薄膜成为导体， 形成源电极和漏电极； 有源层上 方有光刻胶保护， ^为半导体。
由于有源层区的光刻胶层的厚度较大， 离子注入时， 有源层区被光刻胶 层阻挡住， 而源电极区和漏电极区的光刻胶层的厚度较薄， 对应的金属氧化 物半导体薄膜被注入金属元素， 形成导体。
步骤 E2: 剥离光刻胶， 露出源电极、 漏电极以及源电极和漏电极之间的 有源层。
上述实施例中：
所述金属氧化物例如可以为氧化铟锌（IZO)、氧化铟锡（ΠΌ：)、氧化锌、 氧化锡等。
离子注入的金属例如可以为锡 （Sn) 或锌 （Zn) 等。
所述光刻胶例如可以为树脂。
此外， 上述实施例中， 在所述形成金属氧化物导体薄膜之前或者所述形 成金属氧化物半导体薄膜之前还可以包括： 通过一次构图工艺， 在所述衬底 基板上形成栅电极的图形； 在所述櫥电极上形成櫥绝缘层。 其中， 所述形成 金属氧化物导体薄膜或者所述形成金属氧化物半导体薄膜具体为： 在所述栅 绝缘层上形成金属氧化物导体薄膜或者金属氧化物半导体薄膜。
丛上述描述可以看出， 上述制备方法仅需要两次构图工艺， 便可完成薄 膜晶体管的制备， 减少了构图工艺的次数， 简化了制备流程。
在本发明的另一实施例中， 提供一种薄膜晶体管阵列基板的制备方法， 所述方法包括： 通过一次构图工艺形成包括源电极、 漏电极、 像素电极和有 源层的图形， 其中， 所述源电极、 漏电极、 像素电极和有源层同层设置， 且 所述有源层位于所述源电极和所述漏电极之间。
具体的， 可以通过以下两种方式形成同层设置的源电极、 漏电极、 像素 电极和有源层。
( 1 )所述通过一次构图工艺形成包括源电极、 漏电极、 像素电极和有源 层的图形可以包括以下步骤 A3〜E3。
步骤 A3 : 形成金属氧化物导体薄膜。
步骤 B3 : 形成覆盖所述金属氧化物导体薄膜的光刻胶层， 采用半曝光技 术对所述光刻胶层曝光、 显影， 形成对应源电极区、 漏电极区和像素电极区 的光刻胶保留区， 对应有源层区的光刻胶半保留区， 以及光刻胶去除区。
曝光显影后， 源电极区和漏电极区的光刻胶层的厚度大于有源层区的光 刻胶层的厚度。
步骤 C3 : 刻蚀所述金属氧化物导体薄膜， 所述光刻胶去除区的金属氧化 物导体薄膜被去除。
步骤 D3 : 对金属氧化物导体薄膜进行离子注入， 使有源层区对应的金属 氧化物导体薄膜成为半导体， 形成有源层； 源电极、 漏电极和像素电极上方 有光刻胶保护， 仍为导体。
由于源电极区和漏电极区的光刻胶层的厚度较大， 离子注入时， 源电极 区和漏电极区被光刻胶层阻挡住， 而有源层区的光刻胶层的厚度较薄， 对应 的金属氧化物导体薄膜被注入金属元素， 形成半导体。
步骤 E3 : 对所述光刻胶层进行曝光、 显影及定形， 保留源电极区、 漏电 极区和有源层的光刻胶， 形成保护层， 去除像素电极区的光刻胶。
( 2 )所述通过一次构工艺形成包括源电极、漏电极和有源层的图形可以 包括以下歩骤 A4~E4。
步骤 A4; 形成金属氧化物半导体薄膜。
步骤 B4: 形成覆盖所述金属氧化物半导体薄膜的光刻胶层， 采用半曝光 技术对所述光刻胶层曝光、 显影， 形成对应源电极区、 漏电极区和像素电极 的光刻胶半保留区， 对应有源层区的光刻胶保留区， 以及光刻胶去除区。
曝光显影后， 有源层区的光刻胶层的厚度大于源电极区和漏电极区的光 刻胶层的厚度。
步骤 C4: 刻蚀所述金属氧化物半导体薄膜， 所述光刻胶去除区的金属氧 化物半导体薄膜被去除。
步骤 D4; 对金属氧化物半导体薄膜进行离子注入， 使源电极区、 漏电极 区和像素电极区对应的金属氧化物半导体薄膜成为导体， 形成源电极、 漏电 极和像素电极； 有源层上方有光刻胶保护， 仍为半导体。
由于有源层区的光刻胶层的厚度较大， 离子注入时， 有源层区被光刻胶 层阻挡住， 而源电极区和漏电极区的光刻胶层的厚度较薄， 对应的金属氧化 物半导体薄膜被注入金属元素， 形成导体。
歩骤 E4: 对所述光刻胶层进行曝光、 显影及定形， 保留源电极区、 漏电 极区和有源层的光刻胶， 形成保护层， 去除像素电极区的光刻胶。 上述实施例中的对显影后的光刻胶层进行定形 （Curing) 的含义为： 对 显影后的光刻胶层进行加热处理， 使光刻胶层中的有机溶剂挥发， 使液态的 光刻胶层固化。
上述实施例中：
所述金属氧化物例如可以为氧化铟锌 αζο)、氧化铟锡 στο)、氧化锌、 氧化锡等；
离子注入的金属例如可以为锡 ( Sn) 或锌 (Zii ) 等；
所述光刻胶例如可以为树脂。
此外， 上述实施例中， 在所述形成金属氧化物导体薄膜之前或者所述形 成金属氧化物半导体薄膜之前还包括： 通过一次构图工艺， 在所述衬底基板 上形成包括栅电极的图形； 在所述 »电极上形成 »绝缘层。 其中， 所述形成 金属氧化物半导体薄膜或者所述形成金属氧化物半导体薄膜具体为： 在所述 »绝缘层上形成金属氧化物导体薄膜或者金属氧化物半导体薄膜。
在本发明的另一实施例中， 提供一种薄膜晶体管， 其包括栅电极、 栅极 绝缘层、 有源层、 源电极和漏电极， 其中， 所述有源层与所述源电极、 所述 漏电极同层设置且位于所述源电极和所述漏电极之间。
所述有源层的材质为金属氧化物半导体材料， 所述源电极和所述漏电极 的材质为金属氧化物导体材料。
具体的， 所述有源层是通过对所述源电极和所述漏电极之间区域的导体 金属氧化物薄膜进行离子注入形成的， 或者， 所述源电极和所述漏电极是通 过对所述有源层两侧区域的金属氧化物半导体薄膜进行离子注入形成的。
在本发明的另一实施例中， 提供一种薄膜晶体管阵列基板， 其包括栅电 极、 栅极绝缘层、 有源层、 源电极、 漏电极和像素电极， 其中， 所述有源层 与所述源电极、 所述漏电极、 所述像素电极同层设置。
所述有源层的材质为金属氧化物半导体材料， 所述源电极和所述漏电极 的材质为金属氧化物导体材料。
具体的， 所述有源层是通过对所述源电极和所述漏电极之间区域的导体 金属氧化物薄膜进行离子注入形成的， 或者， 所述源电极和所述漏电极是通 过对所述有源层两侧区域的金属氧化物半导体薄膜进行离子注入形成的。 在一个示例中， 所述阵列基板例如可以包括：
衬底基板；
形成于所述衬底基板上的栅电极；
形成于所述櫥电极上的栅绝缘层；
形成于所述 »绝缘层上的有源层、 源电极、 漏电极及像素电极； 以及 形成于所述有源层、 源电极、 漏电极上方的保护层。
在本发明的另一实施例中， 提供一种显示装置， 其包括上述薄膜晶体管 列基板。 其中， 阵列基板的结构以及工作原理同上述实施例， 在此不再赘 述。另外，显示装置其他部分的结构可以参考现有技术，对此不再详细描述。 本发明的显示装置例如可以为： 液晶面板、 电子纸、 OLED ( Organic Light Emitting Diode,有机发光二极管）面板、液晶电视、液晶显示器、数码相框、 手机、 平板电脑等任何具有显示功能的产品或部件。
为使本发明要解决的技术问题、 技术方案和优点更加清楚， 下面将结合 图及具体实施例进行详细描述。 下面以 OLED阵列基板的底栅型薄膜晶体 管阵列基板的制备方法为例， 对本发明实施例的薄膜晶体管阵列基板的制备 方法进行详细说明。
需要说明的是， OLED 阵列基板的每个像素单元包括两个薄膜晶体管， Switching (开关） TFT和 Driving (驱动） TFT， 其中 Switching TFT的漏电 极需要与 Driving TFT的栅电极电连接， 以下实施例中为方便说明， 仅示出了 阵列基板中的 Driving TFT的制备方法， Switching TFT实际上是与 Driving TFT同时形成， 其制备过程与 Driving TFT类似， 不再详细描述。 图 3为本发明实施例 1的 OLED 列基板的底栅型薄膜晶体管阵列基板 的制备方法的流程示意图， 如图 3所示， 所述方法包括：
步骤 S3 h 提供一衬底基板 301。
步骤 S32: 在所述衬底基板 301上形成栅电极 302。
形成栅电极 302 的方法包括： 形成極电极层薄膜， 通过一次构图工艺 ( IMask) 形成包括極电极 302的图形。
步骤 S33 : 在所述栅电极 302上形成栅绝缘层 （GI) 303： 并在所述栅绝 缘层 303上形成用于连接所述栅电极 302和后续形成的 Switching TFT的漏电 极图形的开口 （图未示出）。
形成该开口的方法包括： 通过一次构图工艺 （2Mask) 形成包括该开口 的栅绝缘层图形。
步骤 S34: 在所述栅绝缘层 303上形成金属氧化物导体薄膜 401。
具体的， 可以通过溅射（Sputter)技术沉积金属氧化物导体薄膜 401， 该 金属氧化物例如可以为 IZO。
步骤 S35 : 涂布覆盖所述金属氧化物导体薄膜的光刻胶层， 釆用半曝光 技术（halftone mask)对所述光刻胶层曝光、 显影， 形成对应源电极区、 漏电 极区、像素电极区的光刻胶保留区 402，对应有源层区的光刻胶半保留区 403， 以及光刻胶去除区（图未示出）； 刻蚀所述金属氧化物导体薄膜， 所述光刻胶 去除区的金属氧化物导体薄膜被去除。
具体的， 可以在所述金属氧化物导体薄膜 401上旋涂 L5〜2.5微米厚的 光刻胶层。
曝光显影后， 源电极区和漏电极区的光刻胶层的厚度大于有源层区的光 刻胶层的厚度。
本步骤中， 通过一次构图工艺 （3Mask) 形成对应源电极区和漏电极区 的光刻胶保留区 402， 对应有源层区的光刻胶半保留区 403， 以及光刻胶去除 区。
步骤 S36: 对金属氧化物导体薄膜 401进行离子注入， 使有源层区对应 的金属氧化物导体薄膜成为半导体， 形成有源层 304; 源电极 305、 漏电极 306及像素电极 307上方有光刻胶保护， 仍为导体。
具体的， 离子注入的金属元素例如可以为 Sn。
由于源电极区和漏电极区的光刻胶层的厚度较大， 离子注入时， 源电极 区和漏电极区被光刻胶层阻挡住， 而有源层区的光刻胶层的厚度较薄， 对应 的金属氧化物导体薄膜被注入金属元素， 形成半导体。
步骤 S37: 对所述光刻胶层进行曝光、 显影及定形， 保留源电极区、 漏 电极区和有源层的光刻胶， 形成保护层 308， 去除像素电极区的光刻胶， 露 出像素电极 307。 具体的， 所述定形处理的方法包括： 在 230摄氏度下， 对曝光显影后的 光刻胶层加热 1个小时， 去除光刻胶层中的有机溶剂， 使得光刻胶层固化， 形成保护层。
形成所述保护层的方法包括： 通过一次构图工艺（4Mask)形成保护层。 本实施例中， 将金属氧化物同时作为源电极、 漏电极、 像素电极的 料 和有源层的材料一次性形成在栅绝缘层的表面， 从而减少了源 /漏电极金属材 料、 像素电极的材料的分别沉积、 曝光、 显影、 刻蚀的工艺， 减少了构图工 艺的次数。 此外， 减少了现有的刻蚀绝缘层的制备， 即减少了刻蚀绝缘层的 沉积、 曝光、 显影、 刻蚀的工艺， 将用于 ffi挡的树脂层作为保护层的材料， 从而不需要额外的千刻工艺。
实施例 2
图 4为本发明实施例 2的薄膜晶体管阵列基板的结构示意图。 如图 4所 示， 所述阵列基板采 上述实施例 1 中的制备方法制备而成， 所述薄膜晶体 管阵列基板包括；
衬底基板 301 ;
形成于所述衬底基板上的栅电极 302;
形成于所述 *电极图形上的 *绝缘层 303 ;
形成于所述栅绝缘层上的有源层 304、源电极 305、漏电极 306及像素电 极 307; 以及
形成于所述源电极 305、 漏电极 306上方的保护层 308。
以上所述仅是本发明的优选实施方式， 应当指出， 对于本技术领域的普 通技术人员来说， 在不脱离本发明所述原理的前提下， 还可以作出若千改进 和润饰， 这些改进和润饰也应视为本发明的保护范围。

Claims

1 . 一种薄膜晶体管的制备方法， 其特征在于， 所述方法包括： 通过一次构图工艺形成包括源电极、 漏电极和有源层的图形， 其中， 所 述源电极、 漏电极和有源层同层设置， 且所述有源层位于所述源电极和所述 漏电极之间。
2. 如权利要求 1所述的薄膜晶体管的制备方法， 其特征在于， 所述通过 一次构图工艺形成包括源电极、 漏电极和有源层的图形包括：
形成金属氧化物导体薄膜；
形成覆盖所述金属氧化物导体薄膜的光刻胶层， 采 ffi半曝光技术对所述 光刻胶层曝光、 显影， 形成对应源电极区和漏电极区的光刻胶保留区， 对应 有源层区的光刻胶半保留区， 以及光刻胶去除区；
刻蚀所述金属氧化物导体薄膜， 所述光刻胶去除区的金属氧化物导体薄 膜被去除；
对金属氧化物导体薄膜进行离子注入， 使有源层区对应的金属氧化物导 体薄膜成为半导体， 形成有源层； 源电极和漏电极上方有光刻胶保护， 仍为 导体； 以及
剥离光刻胶， 露出源电极、 漏电极以及源电极和漏电极之间的有源层。
3. 如权利要求 1所述的薄膜晶体管的制备方法， 其特征在于， 所述通过 一次构工艺形成包括源电极、 漏电极和有源层的图形包括：
形成金属氧化物半导体薄膜；
形成覆盖所述金属氧化物半导体薄膜的光刻胶层， 采用半曝光技术对所 述光刻胶层曝光、 显影， 形成对应源电极区和漏电极区的光刻胶半保留区， 对应有源层区的光刻胶保留区， 以及光刻胶去除区；
刻蚀所述金属氧化物半导体薄膜， 所述光刻胶去除区的金属氧化物半导 体薄膜被去除；
对金属氧化物半导体薄膜进行离子注入， 使源电极区和漏电极区对应的 金属氧化物半导体薄膜成为导体， 形成源电极和漏电极； 有源层上方有光刻 胶保护， 仍为半导体； 以及 剥离光刻胶， 露出源电极、 漏电极以及源电极和漏电极之间的有源层。
4. 如权利要求 2或 3所述的薄膜晶体管的制备方法， 其特征在于： 所述形成金属氧化物导体薄膜之前或者所述形成金属氧化物半导体薄膜 之前还包括：
通过一次构图工艺， 在所述衬底基板上形成栅电极的图形； 以及 在所述栅电极上形成栅绝缘层，
其中， 所述形成金属氧化物导体薄膜或者所述形成金属氧化物半导体薄 膜为： 在所述櫥绝缘层上形成金属氧化物导体薄膜或者金属氧化物半导体薄 膜。
5. 一种薄膜晶体管阵列基板的制备方法， 其特征在于， 所述方法包括： 通过一次构图工艺形成包括源电极、 漏电极、 像素电极和有源层的图形， 其 中， 所述源电极、 漏电极、 像素电极和有源层同层设置， ϋ所述有源层位于 所述源电极和所述漏电极之间。
6. 如权利要求 5 所述的薄膜晶体管阵列基板的制备方法， 其特征在于， 所述通过一次构图工艺形成包括源电极、 漏电极、 像素电极和有源层的图形 包括：
形成金属氧化物导体薄膜；
形成覆盖所述金属氧化物导体薄膜的光刻胶层， 采 半曝光技术对所述 光刻胶层曝光、 显影， 形成对应源电极区、 漏电极区和像素电极区的光刻胶 保留区， 对应有源层区的光刻胶半保留区， 以及光刻胶去除区；
刻蚀所述金属氧化物导体薄膜， 所述光刻胶去除区的金属氧化物导体薄 膜被去除；
对金属氧化物导体薄膜进行离子注入， 使有源层区对应的金属氧化物导 体薄膜成为半导体， 形成有源层； 源电极、 漏电极和像素电极上方有光刻胶 保护， 仍为导体； 以及
对所述光刻胶层进行曝光、 显影及定形， 保留源电极区、 漏电极区和有 源层的光刻胶， 形成保护层， 去除像素电极区的光刻胶。
7. 如权利要求 5所述的薄膜晶体管的制备方法， 其特征在于， 所述通过 一次构工艺形成包括源电极、 漏电极和有源层的图形包括： 形成金属氧化物半导体薄膜；
形成覆盖所述金属氧化物半导体薄膜的光刻胶层， 采用半曝光技术对所 述光刻胶层曝光、 显影， 形成对应源电极区、 漏电极区和像素电极的光刻胶 半保留区， 对应有源层区的光刻胶保留区， 以及光刻胶去除区；
刻蚀所述金属氧化物半导体薄膜， 所述光刻胶去除区的金属氧化物半导 体薄膜被去除；
对金属氧化物半导体薄膜进行离子注入， 使源电极区、 漏电极区和像素 电极区对应的金属氧化物半导体薄膜成为导体， 形成源电极、 漏电极和像素 电极； 有源层上方有光刻胶保护， 为半导体； 以及
对所述光刻胶层进行曝光、 显影及定形， 保留源电极区、 漏电极区和有 源层的光刻胶， 形成保护层， 去除像素电极区的光刻胶。
8. 如权利要求 6或 7所述的薄膜晶体管阵列基板的制备方法， 其特征在 于：
所述形成金属氧化物导体薄膜之前或者所述形成金属氧化物半导体薄膜 之前还包括；
通过一次构图工艺， 在所述衬底基板上形成包括 *电极的图形； 以及 在所述栅电极上形成栅绝缘层，
其中， 所述形成金属氧化物半导体薄膜或者所述形成金属氧化物半导体 薄膜为： 在所述栅绝缘层上形成金属氧化物导体薄膜或者金属氧化物半导体 薄膜。
9. 一种薄膜晶体管， 包括栅电极、 栅极绝缘层、 有源层、 源电极和漏电 极， 其特征在于， 所述有源层与所述源电极、 所述漏电极同层设置且位于所 述源电极和所述漏电极之间。
10. 如权利要求 9所述的薄膜晶体管， 其特征在于， 所述有源层的材质 为金属氧化物半导体材料， 所述源电极和所述漏电极的材质为金属氧化物导
11. 如权利要求 10所述的薄膜晶体管， 其特征在于， 所述有源层是通过 对所述源电极和所述漏电极之间区域的金属氧化物导体薄膜进行离子注入形 成的， 或者所述源电极、 所述漏电极是通过对所述有源层两侧区域的金属氧 化物半导体薄膜进行离子注入形成的。
12. —种薄膜晶体管阵列基板， 包括櫥电极、 栅极绝缘层、 有源层、 源 电极、 漏电极和像素电极， 其特征在于， 所述有源层与所述源电极、 所述漏 电极、 所述像素电极同层设置。
】3. 如权利要求】 2所述的薄膜晶体管阵列基板， 其特征在于， 所述有源 层的材质为金属氧化物半导体材料， 所述源电极和所述漏电极的材质为金属 氧化物导体 料。
14. 如权利要求 13所述的薄膜晶体管阵列基板， 其特征在于， 所述有源 层是通过对所述源电极和所述漏电极之间区域的金属氧化物导体薄膜进行离 子注入形成的， 或者所述源电极和所述漏电极是通过对所述有源层两侧区域 的金属氧化物半导体薄膜进行离子注入形成的。
15. 如权利要求 12所述的薄膜晶体管阵列基板， 其特征在于， 所述阵列 基板包括：
衬底基板；
形成于所述衬底基板上的栅电极；
形成于所述栅电极上的栅绝缘层；
形成于所述 *绝缘层上的有源层、 源电极、 漏电极及像素电极； 以及 形成于所述有源层、 源电极及漏电极上方的保护层。
16. 一种显示装置， 其特征在于， 包括如权利要求 12- 15任一项所述的薄 膜晶体管阵列基板。
PCT/CN2014/075499 2013-12-18 2014-04-16 薄膜晶体管及其制备方法、阵列基板及其制备方法、以及显示装置 Ceased WO2015089964A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US14/424,721 US9698166B2 (en) 2013-12-18 2014-04-16 Thin film transistor, method for manufacturing thin film transistor, array substrate, method for manufacturing array substrate, and display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201310701255.6A CN103700707B (zh) 2013-12-18 2013-12-18 薄膜晶体管、阵列基板及其制备方法、显示装置
CN201310701255.6 2013-12-18

Publications (1)

Publication Number Publication Date
WO2015089964A1 true WO2015089964A1 (zh) 2015-06-25

Family

ID=50362179

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2014/075499 Ceased WO2015089964A1 (zh) 2013-12-18 2014-04-16 薄膜晶体管及其制备方法、阵列基板及其制备方法、以及显示装置

Country Status (3)

Country Link
US (1) US9698166B2 (zh)
CN (1) CN103700707B (zh)
WO (1) WO2015089964A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103700707B (zh) * 2013-12-18 2018-12-11 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制备方法、显示装置
CN103928343B (zh) * 2014-04-23 2017-06-20 深圳市华星光电技术有限公司 薄膜晶体管及有机发光二极管显示器制备方法
CN103972300B (zh) * 2014-05-14 2015-09-30 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示装置
TW201606999A (zh) * 2014-08-01 2016-02-16 中華映管股份有限公司 畫素結構及其製造方法
CN104600083B (zh) * 2015-01-29 2018-01-02 京东方科技集团股份有限公司 薄膜晶体管阵列基板及其制备方法、显示面板和显示装置
CN104701264B (zh) * 2015-03-25 2018-04-10 京东方科技集团股份有限公司 一种有机发光二极管显示面板及其制作方法、显示装置
CN105226015B (zh) * 2015-09-28 2018-03-13 深圳市华星光电技术有限公司 一种tft阵列基板及其制作方法
CN106783869B (zh) * 2016-09-07 2019-11-22 武汉华星光电技术有限公司 薄膜晶体管阵列基板及其制造方法
US10228495B2 (en) * 2016-09-08 2019-03-12 Goodrich Corporation Apparatus and methods of electrically conductive optical semiconductor coating
US10126656B2 (en) * 2016-09-08 2018-11-13 Goodrich Corporation Apparatus and methods of electrically conductive optical semiconductor coating
CN108064414A (zh) * 2016-11-23 2018-05-22 深圳市柔宇科技有限公司 阵列基板的制造方法
CN108206182A (zh) * 2017-12-28 2018-06-26 深圳市华星光电半导体显示技术有限公司 阵列基板及其制造方法
CN109256464A (zh) * 2018-11-08 2019-01-22 深圳市万普拉斯科技有限公司 Oled显示装置
CN109904210B (zh) * 2019-03-27 2021-08-24 合肥鑫晟光电科技有限公司 一种显示基板及其制作方法、显示装置
CN110690167A (zh) * 2019-08-28 2020-01-14 晟光科技股份有限公司 一种基于tft阵列基板的制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101794049A (zh) * 2009-01-30 2010-08-04 三星移动显示器株式会社 平板显示装置及其制造方法
CN102629588A (zh) * 2011-12-13 2012-08-08 京东方科技集团股份有限公司 阵列基板的制造方法
CN102651343A (zh) * 2012-03-16 2012-08-29 京东方科技集团股份有限公司 一种阵列基板的制作方法、阵列基板及显示装置
CN102810558A (zh) * 2012-08-07 2012-12-05 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制作方法和液晶显示器
CN103295962A (zh) * 2013-05-29 2013-09-11 京东方科技集团股份有限公司 阵列基板及其制作方法，显示装置
CN103700707A (zh) * 2013-12-18 2014-04-02 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制备方法、显示装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101267499B1 (ko) * 2005-08-18 2013-05-31 삼성디스플레이 주식회사 박막 트랜지스터 기판의 제조 방법 및 그에 의해 제조된박막 트랜지스터
KR100846974B1 (ko) * 2006-06-23 2008-07-17 베이징 보에 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 Ｔｆｔ ｌｃｄ 어레이 기판 및 그 제조 방법
CN102034751B (zh) * 2009-09-24 2013-09-04 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
KR20120118600A (ko) * 2011-04-19 2012-10-29 삼성디스플레이 주식회사 감광성 조성물 및 이를 이용한 표시장치용 기판의 제조 방법
US8709922B2 (en) * 2011-05-06 2014-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102636927B (zh) * 2011-12-23 2015-07-29 京东方科技集团股份有限公司 阵列基板及其制造方法
KR102072800B1 (ko) * 2012-11-29 2020-02-04 삼성디스플레이 주식회사 박막 트랜지스터의 제조 방법, 이를 포함하는 유기 발광 표시 장치의 제조 방법 및 이를 통해 제조된 박막 트랜지스터
KR102131195B1 (ko) * 2013-07-16 2020-07-08 삼성디스플레이 주식회사 박막 트랜지스터를 포함하는 표시 기판 및 이의 제조 방법
KR102075530B1 (ko) * 2013-09-11 2020-02-11 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그 제조방법, 및 이를 포함하는 표시장치
CN203631563U (zh) * 2013-12-18 2014-06-04 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及显示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101794049A (zh) * 2009-01-30 2010-08-04 三星移动显示器株式会社 平板显示装置及其制造方法
CN102629588A (zh) * 2011-12-13 2012-08-08 京东方科技集团股份有限公司 阵列基板的制造方法
CN102651343A (zh) * 2012-03-16 2012-08-29 京东方科技集团股份有限公司 一种阵列基板的制作方法、阵列基板及显示装置
CN102810558A (zh) * 2012-08-07 2012-12-05 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制作方法和液晶显示器
CN103295962A (zh) * 2013-05-29 2013-09-11 京东方科技集团股份有限公司 阵列基板及其制作方法，显示装置
CN103700707A (zh) * 2013-12-18 2014-04-02 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制备方法、显示装置

Also Published As

Publication number Publication date
US9698166B2 (en) 2017-07-04
CN103700707A (zh) 2014-04-02
CN103700707B (zh) 2018-12-11
US20160035756A1 (en) 2016-02-04

Similar Documents

Publication Publication Date Title
CN103700707A (zh) 薄膜晶体管、阵列基板及其制备方法、显示装置
CN103219391B (zh) 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN103354218B (zh) 阵列基板及其制作方法和显示装置
CN103383945B (zh) 一种阵列基板、显示装置及阵列基板的制造方法
CN103700665B (zh) 金属氧化物薄膜晶体管阵列基板及其制作方法、显示装置
CN102709327B (zh) 氧化物薄膜晶体管及其制作方法、阵列基板和显示装置
WO2015096394A1 (zh) 薄膜晶体管的制备方法、阵列基板的制备方法及阵列基板
WO2015100898A1 (zh) 薄膜晶体管、tft阵列基板及其制造方法和显示装置
CN103489921B (zh) 一种薄膜晶体管及其制造方法、阵列基板及显示装置
CN103579115B (zh) 互补式薄膜晶体管及其制备方法、阵列基板、显示装置
WO2014127645A1 (zh) 薄膜晶体管及其制作方法和显示器件
WO2014190712A1 (zh) 阵列基板及其制作方法，显示装置
WO2013026360A1 (zh) 有机薄膜晶体管阵列基板及其制作方法和显示装置
CN103412450A (zh) 阵列基板及其制作方法和显示装置
JP2017520914A (ja) 薄膜トランジスタおよびその製造方法、アレイ基板、並びに表示装置
CN102637648B (zh) 薄膜晶体管液晶显示器、阵列基板及其制造方法
CN103887245A (zh) 一种阵列基板的制造方法
WO2015096307A1 (zh) 氧化物薄膜晶体管、显示器件、及阵列基板的制造方法
KR20120131120A (ko) 유기 ｔｆｔ 어레이 기판 및 그 제조 방법
WO2015100859A1 (zh) 阵列基板及其制造方法和显示装置
CN103489874B (zh) 阵列基板及其制备方法、显示装置
CN105118864A (zh) 薄膜晶体管及其制作方法、显示器件
CN203456471U (zh) 一种薄膜晶体管、阵列基板及显示装置
CN203631563U (zh) 薄膜晶体管、阵列基板及显示装置
WO2014117444A1 (zh) 阵列基板及其制作方法、显示装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 14424721

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14872301

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

32PN Ep: public notification in the ep bulletin as address of the adressee cannot be established

Free format text: NOTING OF LOSS OF RIGHTS PURSUANT TO RULE 112(1) EPC (EPO FORM 1205A DATED 02.11.2016)

122 Ep: pct application non-entry in european phase

Ref document number: 14872301

Country of ref document: EP

Kind code of ref document: A1