WO2015089952A1 - 制备准soi源漏多栅器件的方法 - Google Patents

制备准soi源漏多栅器件的方法 Download PDF

Info

Publication number
WO2015089952A1
WO2015089952A1 PCT/CN2014/074361 CN2014074361W WO2015089952A1 WO 2015089952 A1 WO2015089952 A1 WO 2015089952A1 CN 2014074361 W CN2014074361 W CN 2014074361W WO 2015089952 A1 WO2015089952 A1 WO 2015089952A1
Authority
WO
WIPO (PCT)
Prior art keywords
gate
layer
drain
source
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/CN2014/074361
Other languages
English (en)
French (fr)
Inventor
黄如
樊捷闻
黎明
杨远程
宣浩然
吴汉明
卜伟海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
Original Assignee
Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University filed Critical Peking University
Priority to US15/026,396 priority Critical patent/US20160247726A1/en
Publication of WO2015089952A1 publication Critical patent/WO2015089952A1/zh
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/023—Manufacture or treatment of FETs having insulated gates [IGFET] having multiple independently-addressable gate electrodes influencing the same channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H10D30/6211—Fin field-effect transistors [FinFET] having fin-shaped semiconductor bodies integral with the bulk semiconductor substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H10D62/116—Dielectric isolations, e.g. air gaps adjoining the input or output regions of field-effect devices, e.g. adjoining source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H10D64/01332—Making the insulator
    • H10D64/01336—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid
    • H10D64/0134—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid with a treatment, e.g. annealing, after the formation of the insulator and before the formation of the conductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01358—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being a Group III-V material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/013—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/017—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/011—Manufacture or treatment comprising FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/24—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials
    • H10P50/242—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials of Group IV materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
    • H10P50/282—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials
    • H10P50/283—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials by chemical means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/06—Planarisation of inorganic insulating materials
    • H10P95/062—Planarisation of inorganic insulating materials involving a dielectric removal step
    • H10P95/064—Planarisation of inorganic insulating materials involving a dielectric removal step the removal being chemical etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/014—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/17—Isolation regions comprising dielectric materials formed using trench refilling with dielectric materials, e.g. shallow trench isolations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials

Definitions

  • the present invention relates to a method of fabricating a quasi-SOI source-drain multi-gate device, and is a field of ultra-large scale integrated circuit fabrication technology. Background technique
  • the existing quasi-SOI source-drain multi-gate structure device preparation process generally forms a quasi-SOI isolation layer by thermal oxidation, has a high thermal budget, and cannot be well applied to large-scale integrated manufacturing; Restricted on silicon substrate materials, it is not well extended to high mobility semiconductor substrates such as germanium or tri-five materials.
  • the method for preparing a quasi-SOI source-drain multi-gate device provided by the invention simultaneously solves the above two problems, the preparation process has better compatibility and expandability, and further, the multi-gate structure has good grid control performance. Compared with the existing planar quasi-SOI source and drain device fabrication process, it has smaller leakage current and lower power consumption. Summary of the invention
  • the present invention provides a method for preparing a quasi-SOI source-drain multi-gate device, which has better compatibility and expandability, and further has a multi-gate structure with good gate control performance.
  • the method for preparing a quasi-SOI source-drain multi-gate device sequentially includes the following steps:
  • the STI backfill material being an insulating medium, forming an STI isolation layer by chemical vapor deposition (CVD), chemical mechanical polishing (CMP), and etching, the first semiconductor substrate
  • CVD chemical vapor deposition
  • CMP chemical mechanical polishing
  • etching the first semiconductor substrate
  • the height of the Fin strip is HI;
  • a gate dielectric layer and a gate material layer on the substrate sequentially depositing a gate dielectric layer and a gate material layer on the substrate, and forming a gate stacked structure by photolithography and etching using a front gate process or a back gate process, wherein the gate stack structure formed by the front gate process is a true gate
  • the gate stack structure formed by the back gate process is a dummy gate
  • the recessed source/drain structure is a U-shaped recess source/drain structure, a sag-type recess source/drain structure or an S-type recess source/drain structure; 6) depositing a quasi-SOI source-drain isolation layer by CVD, and then The quasi-SOI source-drain isolation layer is planarized by CMP, stopped on the gate material layer, and then etched back by etching or isotropic wet etching back drifting the quasi-SOI source-drain isolation layer, in the recessed source-drain structure Forming a quasi-SOI source/drain isolation layer having a thickness of H5, wherein a material of the quasi-SOI source/drain isolation layer is different from a material of the first layer sidewall spacer;
  • the first semiconductor substrate is a group of semiconductor materials or a group of three or five semiconductor materials, wherein: the group of semiconductor materials are silicon, germanium or germanium silicon, and three or five semiconductors.
  • the material is gallium arsenide or indium arsenide.
  • the etching described above in the method of preparing a quasi-SOI source-drain multi-gate device is anisotropic dry etching
  • the barrier layer may be etched by using a photoresist or a hard mask, and the hard mask may be silicon oxide or silicon nitride.
  • the hard mask remaining on the top of the strip of the first semiconductor substrate Fin may be selected to form a double gate structure device, or the hard mask on the top of the Fin strip of the first semiconductor material may be finally formed.
  • Triple gate structure device After performing the STI isolation in the step 2), the hard mask remaining on the top of the strip of the first semiconductor substrate Fin may be selected to form a double gate structure device, or the hard mask on the top of the Fin strip of the first semiconductor material may be finally formed.
  • the step 3) further comprises the steps of: first thermally forming a layer of oxide on the substrate as a gate dielectric layer, followed by low pressure chemical vapor deposition (LPCVD) deposition and CMP planarization to form a gate material layer, and then employing Forming a gate hard mask layer by LPCVD, finally etching and etching the gate dielectric layer, the gate material layer and the gate hard mask layer to form a gate stack structure;
  • the gate dielectric may be the first formed by oxidation and subsequent annealing An oxide and an oxynitride of a semiconductor substrate, or a dielectric material having a high dielectric constant formed by ALD, alumina, yttria or yttria, and may also be oxides and oxynitrides of the first semiconductor substrate and A composition of a high dielectric constant dielectric material;
  • the gate material is polysilicon formed by CVD, or a conductive material formed by ALD or PVD, specifically titanium nitride, tantalum
  • the doping structure for forming the source-drain extension region adopts an implantation technique of a conventional beam line ion implantation technique, a plasma doping technique, or Monolayer deposition doping technique; the material of the first layer sidewall on both sides of the gate stack is silicon nitride, which is formed by CVD and anisotropic dry etching.
  • the U-shaped recess source-drain structure in the step 5) is etched so that the Fin strip of the first semiconductor substrate is Full etching, the etching depth is H1, and the etching depth below the bottom of the Fin strip is H2; the source-drain structure of the crucible recess is continued to use the TMAH etching solution based on the source-drain structure of the U-shaped recess Anisotropic wet etching of the first semiconductor substrate, the etching depth is H3, and when H3 is greater than H2, a germanium-type recessed source-drain structure is formed; the S-shaped recessed source-drain structure is the basis of the source-drain structure of the U-shaped recess First, a second layer of sidewalls having a width L2 is formed by CVD and anisotropic dry etching.
  • the material of the second sidewall spacer is different from the material of the first sidewall spacer and has a 1:5 for the first semiconductor material.
  • the anisotropic dry etching selection ratio is followed by the isotropic dry etching of the first semiconductor substrate, the longitudinal etching depth is H4, the lateral etching width is L3, and the S-shaped depression is formed when L3 is greater than L2. Source-drain structure, simultaneously through isotropic wet etching Off the second spacer layer.
  • the etch depth of the source-drain structure of the U-shaped recess is ⁇ 2
  • the etch depth of the source-drain structure of the ⁇ -shaped recess is H2+H3
  • the etch depth of the source-drain structure of the S-type recess is H2+H4.
  • the etch depth H5 of the U-shaped recess source/drain structure is smaller than the etch depth of the U-shaped recess source/drain structure,
  • the etching depth of the source-drain structure of the germanium-shaped recess or the etching depth of the source-drain structure of the S-shaped recess makes the window of the recessed source/drain extension area have a window, and the epitaxial process can be followed to form source-drain contact.
  • step 6 of the method for preparing a quasi-SOI source-drain multi-gate device the material of the quasi-SOI source/drain isolation layer is different from the material of the first layer sidewall spacer, and silicon oxide or alumina having better thermal conductivity may be selected. .
  • the material of the in-situ doped epitaxial second semiconductor in the step 7) is the same as or different from the material of the first semiconductor, and the in-situ doping epitaxial
  • the second semiconductor material forms a CMOS source and drain, and may perform P-type doping on the PMOS or N-type doping the MOS;
  • the annealing activation mode used in the step 7) is selected from one or more of the following modes: Annealing, rapid thermal annealing, blaze annealing, and laser annealing.
  • I. forming a Fin strip-shaped active region on a silicon substrate by photolithography and etching a) forming a first layer of silicon oxide on the silicon substrate by thermal oxidation as a buffer layer of silicon nitride; b) The first layer of silicon oxide is LPCVD first layer of silicon nitride as a CMP stop layer; c) photolithography and anisotropic dry etching of the first layer of silicon nitride and the first layer of silicon oxide to form a hard silicon Fin strip Mask layer
  • II. Perform STI formation of STI isolation layer a) deposit a second layer of silicon oxide by high density plasma chemical vapor deposition (HDPCVD) as an STI trench backfill material; b) planarize the second layer of silicon oxide by CMP, stop at The first layer of silicon nitride; c) anisotropic dry etching of the second layer of silicon oxide, the height of the Fin strip of the silicon substrate after etching is HI; d) isotropic wet etching to remove the first layer of nitride Silicon and a first layer of silicon oxide.
  • HDPCVD high density plasma chemical vapor deposition
  • the recessed source/drain structure may be a U-shaped recess source/drain structure, a sag-shaped recess source/drain structure or an s-type recess source/drain structure, and the recessed source and drain extends by controlling the etch depth of the recessed source/drain structure Area reserved window
  • etching the silicon substrate by anisotropic dry etching the Fin strip of the silicon substrate is completely etched, the etching depth is H1, and the etching depth below the bottom of the Fin strip is H2, forming a U-shaped recess source-drain structure,
  • the etch depth of the source-drain structure of the U-shaped recess is H2;
  • the etch depth of the source-drain structure of the recess is the sum of H2 and H3;
  • the isotropic dry etching process is removed; then the silicon substrate is etched by isotropic dry etching, the longitudinal etching depth is H4, the lateral etching width is L3, and when L3 is larger than L2, the S-shaped concave source-drain structure is formed, and at the same time Isotropic wet etching removes the fourth layer of silicon oxide (
  • the second layer of sidewall spacers; the etch depth of the source-drain structure of the S-type recess is the sum of H2 and H4.
  • a quasi-SOI source-drain isolation layer over the recessed source-drain structure a) depositing a first layer of alumina by LPCVD as a quasi-SOI source-drain spacer material; b) planarizing the first layer of alumina by CMP, stopping On the second layer of silicon nitride (gate hard mask layer); c) anisotropic dry etching of the first layer of alumina, stopping on the second layer of silicon oxide (STI silicon oxide); d) isolating the first layer of alumina by isotropic wet etching to form a thickness of H5
  • the SOI source-drain isolation layer, the quasi-SOI source-drain isolation layer formed on the U-shaped recess source-drain structure satisfies H5 less than H2, and the quasi-SOI source-drain isolation layer formed on the yt-type recess source-drain structure satisfies H5 less than H2 and The sum of H3, the quasi-SOI source-d
  • the invention has the following technical effects:
  • the method for preparing a quasi-SOI source-drain multi-gate device provided by the invention has the characteristics of good gate control performance of the multi-gate structure, and has more advantages than the existing planar quasi-SOI source-drain device preparation process. Small leakage current and lower power consumption.
  • the preparation process provided by the present invention overcomes the shortcomings of the existing thermal budget of the preparation process of the quasi-SOI source-drain multi-gate structure device and can only adopt the limitation of the silicon substrate material, and has a small thermal budget;
  • the process can be compatible with traditional CMOS processes; it can also be applied to semiconductor materials such as germanium, germanium silicon and tri-five, other than silicon; it is beneficial to large-scale integrated circuit manufacturing.
  • FIGS. 1 to 22 are schematic diagrams showing the structure of a device formed in a specific implementation flow of a quasi-SOI source-drain silicon multi-gate device according to the present invention, wherein:
  • Figure 1 is a schematic view showing the structure of a device after forming a silicon Fin strip.
  • FIG. 2 is a schematic view showing the structure of a device after forming an STI isolation layer by STI.
  • 3 is a schematic view showing the structure of a device after forming a gate stacked structure with a gate hard mask.
  • 4 is a schematic view showing the structure of the device after forming the first layer of sidewalls on both sides of the gate stack structure.
  • Fig. 5 is a schematic view showing the structure of a device after forming a U-shaped recessed source/drain structure.
  • Figure 6 is a cross-sectional view of Figure 5 taken along the line AA.
  • FIG. 7 is a schematic view showing the structure of a device after forming a germanium-type recessed source/drain structure.
  • FIG. 8 is a cross-sectional view of Figure 7 taken along the line AA.
  • FIG. 9 is a schematic view showing the structure of the device after forming the second layer sidewall in the process of forming the S-type recess source/drain structure.
  • Figure 10 is a cross-sectional view of Figure 9 taken along the line AA.
  • FIG. 11 is a schematic view showing the structure of the device after removing the second layer sidewall in the process of forming the S-type recess source/drain structure.
  • Figure 12 is a cross-sectional view of Figure 11 taken along the line AA.
  • Figure 13 is a schematic view showing the structure of a device after forming a quasi-SOI source-drain isolation layer on a U-shaped recess source-drain structure.
  • Figure 14 is a cross-sectional view of Figure 13 taken along the line AA.
  • Fig. 15 is a schematic view showing the structure of a device after forming a quasi-SOI source/drain isolation layer on a source-drain structure of a germanium-type recess.
  • Figure 16 is a cross-sectional view of Figure 15 taken along the line AA.
  • Fig. 17 is a schematic view showing the structure of a device after forming a quasi-SOI source/drain isolation layer on a source-drain structure of an S-type recess.
  • Figure 18 is a cross-sectional view of Figure 17 taken along the line AA.
  • Figure 19 is a schematic view showing the structure of the device after in-situ doping of the source and drain and annealing.
  • FIG. 20 is a schematic view showing the structure of the device after the dummy gate is removed in the gate-last process.
  • Figure 21 is a schematic view showing the structure of a device after reforming a high-k metal gate.
  • Figure 22 is a schematic view showing the structure of a device after forming a contact and a metal interconnection. In Figure 1 to Figure 22:
  • Figure 23 is an illustration of the materials used. BEST MODE FOR CARRYING OUT THE INVENTION
  • the present invention will be described in detail by way of specific embodiments with reference to the accompanying drawings, and a process scheme for the preparation of a quasi-S0I source-drain multi-gate device proposed by the present invention is specifically provided, but the scope of the present invention is not limited in any way.
  • the specific implementation steps of preparing a quasi-S0I source-drain multi-gate device through a gate-last process on a silicon substrate are as follows:
  • a first layer of silicon oxide 2 of 100 A is formed on the silicon substrate 1 by thermal oxidation as a buffer layer of silicon nitride.
  • a 500 A first layer of silicon nitride 3 was deposited by LPCVD on the first layer of silicon oxide as a CMP stop layer.
  • the silicon substrate 3000A is anisotropically dry etched to form a silicon Fin strip 4, and the width of the silicon Fin strip after etching is 10 nm, as shown in FIG. 5.
  • the second layer of silicon oxide 5 is planarized by CMP and stopped on the first layer of silicon nitride 3.
  • a 50 A third layer of silicon oxide 6 is formed on the silicon substrate by thermal oxidation as a dummy gate dielectric layer.
  • a first layer of polysilicon 7 of 2000A is deposited by LPCVD as a dummy gate material layer.
  • a 500A second layer of silicon nitride 8 is deposited by LPCVD as a gate hard mask layer.
  • FIG. 6 is a cross-sectional view of FIG. 5 taken along the line AA.
  • a fourth layer of silicon oxide 12 of 300 A is deposited by LPCVD as a second layer of sidewall material.
  • Fig. 11 is a cross-sectional view of Fig. 11 in the direction of the tangential direction of AA.
  • a first layer of alumina 14 of 5000 A is deposited by LPCVD as a quasi-SOI source-drain spacer material.
  • the first layer of aluminum oxide 14 is planarized by CMP and stopped on the second layer of silicon nitride 8 (gate hard mask layer). 25. Anisotropic dry etching of the first layer of aluminum oxide 14 of 1250A is stopped on the second layer of silicon oxide 5, i.e., STI silicon oxide.
  • FIG. 14 is a cross-sectional view in the tangential direction of FIG. 13; for the ⁇ -shaped recessed source-drain structure, H5 ⁇ H2 + H3 should be satisfied, as shown in FIG. 15, FIG. 16 is a tangent line in FIG. A cross-sectional view in the direction; for the S-shaped recessed source-drain structure, H5 ⁇ H2 + H4 should be satisfied, as shown in Fig. 17, and Fig. 18 is a cross-sectional view of Fig. 17 in the direction of the tangential direction of AA.
  • the previous dummy gate should be removed to re-deposit the high-k metal gate, including:
  • the first layer of polysilicon 7, which is 1000A, is removed by isotropic wet etching using a TMAH solution; that is, a dummy gate material layer;
  • the third layer of silicon oxide 6, which is a 50A layer, is removed by isotropic wet etching using a hydrofluoric acid solution, as shown in FIG. 20;
  • the first metal gate 17 is planarized by CMP and stopped on the fifth layer of silicon oxide 16, as shown in FIG.

Landscapes

  • Thin Film Transistor (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)

Abstract

一种制备准SOI源漏多栅器件的方法，属于超大规模集成电路制造技术领域，该方法依次包括如下步骤：在第一半导体衬底（1）上形成Fin条形状的有源区（4）；形成STI隔离层（5）；淀积栅介质层（6）和栅材料层（7），形成栅叠层结构；形成源漏延伸区的掺杂结构；形成凹陷源漏结构（10、11、13）；形成准SOI源漏隔离层（14）；原位掺杂外延第二半导体材料源漏（15），并进行退火激活；将假栅去掉，重新进行高k金属栅（17）的淀积；形成接触和金属互联。该方法可有效降低泄漏电流，减小器件的功耗，具有较小的热预算，且工艺简单，能与传统CMOS工艺兼容，还能应用到除硅以外的半导体材料，有利于应有到大规模集成电路制造中。

Description

制备准 SOI源漏多栅器件的方法 相关申请的交叉引用
本申请要求于 2013年 12月 18日提交的中国专利申请 （201310696063.0) 的优 先权， 其全部内容通过引用合并于此。 技术领域 本发明涉及一种制备准 SOI源漏多栅器件的方法， 属于超大规模集成电路制造 技术领域。 背景技术
当今半导体制造业在摩尔定律的指导下迅速发展， 在不断提高集成电路的性能 和集成密度的同时， 需要尽可能的减小功耗。制备高性能， 低功耗的超短沟器件是未 来半导体制造业的焦点。 当进入到 22纳米技术节点以后， 为了克服上述问题， 多栅 结构器件由于其优秀的短沟道控制能力和弹道输运能力，成为了当今半导体器件中的 热点。 Intel的 22纳米产品中已经应用了这一结构，并显示出高性能和低功耗的优点。 另一方面，准 SOI源漏器件通过在源漏两端增加绝缘隔离层，使得泄漏电流进一步减 小， 特别是针对超低功耗器件领域， 拥有巨大的潜力。 但是， 目前现有的准 SOI源漏多栅结构器件制备工艺， 一般通过热氧化形成准 SOI隔离层， 具有较高的热预算， 不能很好的应用到大规模集成制造中； 而且现有工 艺限制在硅衬底材料上， 不能很好地拓展到锗或三五族材料等高迁移率半导体衬底 上。 本发明提供的制备准 SOI源漏多栅器件的方法同时解决了上述两个问题， 制备 工艺具有更好的兼容性和扩展性， 更进一步地， 其具有多栅结构栅控性能好的特点， 相比现有的平面准 SOI源漏器件制备工艺， 具有更小的泄漏电流和更低的功耗。 发明内容
为了解决上述问题， 本发明提供一种制备准 SOI源漏多栅器件的方法， 所述方 法的制备工艺具有更好的兼容性和扩展性， 更进一步地， 具有多栅结构栅控性能好的 特点，相比现有的平面准 SOI源漏器件制备工艺，具有更小的泄漏电流和更低的功耗。 所述制备准 SOI源漏多栅器件的方法依次包括如下步骤：
1 ) 通过光刻和刻蚀， 以第一半导体材料为衬底， 在其上形成 Fin条形状的有源 区；
2) 进行 STI形成 STI隔离层， 所述 STI的回填材料为绝缘介质， 通过化学气相 淀积技术 （CVD)、 化学机械抛光技术 （CMP) 和刻蚀形成 STI隔离层， 第一半导体 衬底的 Fin条的高度为 HI ;
3 ) 在衬底上依次淀积栅介质层和栅材料层， 采用前栅工艺或者后栅工艺通过光 刻和刻蚀形成栅叠层结构，其中前栅工艺形成的栅叠层结构为真栅，后栅工艺形成的 栅叠层结构为假栅；
4) 通过注入技术形成源漏延伸区的掺杂结构， 并在栅叠层结构两侧形成宽度为 L1的第一层侧墙；
5 ) 形成凹陷源漏结构， 所述凹陷源漏结构为 U型凹陷源漏结构、 ∑型凹陷源漏 结构或者 S型凹陷源漏结构； 6)通过 CVD淀积准 SOI源漏隔离层， 再通过 CMP平坦化所述准 SOI源漏隔离 层， 停止在栅材料层上， 然后通过刻蚀回刻或者各向同性湿法腐蚀回漂所述准 SOI 源漏隔离层， 在凹陷源漏结构的上面形成厚度为 H5的准 SOI源漏隔离层， 其中所述 准 SOI源漏隔离层的材料与第一层侧墙的材料不同；
7) 原位掺杂外延第二半导体材料源漏， 并进行退火激活； 8) 将作为假栅牺牲层的栅叠层结构去掉， 重新进行高 k金属栅的淀积， 包括： 首先通过各向同性湿法腐蚀去掉假栅牺牲层， 其次通过原子层淀积（ALD)重新形成 具有高介电常数的栅介质层，然后通过 ALD或者物理气相淀积物理气相淀积（PVD) 重新形成栅材料层， 最后通过 CMP平坦化栅材料层；
9) 形成接触和金属互联。 上述制备准 SOI源漏多栅器件的方法中， 所述第一半导体衬底为四族半导体材 料或者三五族半导体材料， 其中： 四族半导体材料为硅、 锗或锗硅， 三五族半导体材 料为砷化镓或砷化铟。 优选地， 以上制备准 SOI源漏多栅器件的方法中所述的刻蚀为各向异性干法刻 蚀方法，可以采用光刻胶或者硬掩膜为阻挡层进行刻蚀，其中的硬掩膜可为氧化硅或 者氮化硅。 在所述步骤 2)进行 STI隔离之后， 可选择保留第一半导体衬底 Fin条顶部的硬 掩膜则最终形成双栅结构器件，或者去除第一半导体材料 Fin条顶部的硬掩膜则最终 形成三栅结构器件。 所述步骤 3 )进一步包括如下步骤： 首先热氧化在衬底上形成一层氧化物作为栅 介质层， 其次采用低压化学气相淀积 （LPCVD) 淀积并 CMP平坦化形成栅材料层， 然后采用 LPCVD淀积形成栅硬掩膜层， 最后光刻和刻蚀栅介质层、 栅材料层和栅硬 掩膜层形成栅叠层结构； 其中： 栅介质可以是通过氧化和后续退火形成的第一半导体 衬底的氧化物和氮氧化合物， 或者是通过 ALD形成的具有高介电常数的介质材料氧 化铝、氧化铪或氧化钇，还可以是第一半导体衬底的氧化物和氮氧化合物及高介电常 数介质材料的组合物； 栅材料为通过 CVD形成的多晶硅， 或者是通过 ALD或 PVD 形成的导电材料， 具体为氮化钛、 氮化钽、 钛或铝。
所述制备准 SOI源漏多栅器件的方法中的步骤 4) 中， 可选地， 形成源漏延伸 区的掺杂结构采用的注入技术为传统束线离子注入技术、等离子体掺杂技术或者单分 子层淀积掺杂技术； 所述栅叠层两侧的第一层侧墙的材料为氮化硅， 通过 CVD和各 向异性干法刻蚀而形成。
所述制备准 SOI源漏多栅器件的方法中的步骤 5 ) 中， 进一步地， 所述步骤 5 ) 中的 U型凹陷源漏结构是通过刻蚀，使得第一半导体衬底的 Fin条被完全刻蚀，刻蚀 深度为 Hl， Fin条底部以下的刻蚀深度为 H2而形成； 所述∑型凹陷源漏结构是在所 述 U型凹陷源漏结构的基础上继续使用 TMAH腐蚀液采用各向异性湿法腐蚀第一半 导体衬底， 腐蚀深度为 H3， 当 H3 大于 H2时形成∑型凹陷源漏结构； 所述 S型凹 陷源漏结构是在所述 U型凹陷源漏结构的基础上， 首先通过 CVD和各向异性干法刻 蚀形成宽度为 L2的第二层侧墙， 第二层侧墙的材料与第一层侧墙的材料不同且对第 一半导体材料具有 1 :5以上的各向异性干法刻蚀选择比， 其次通过各向同性干法刻蚀 第一半导体衬底， 纵向刻蚀深度为 H4， 横向刻蚀宽度为 L3， 当 L3大于 L2时形成 S 型凹陷源漏结构， 同时通过各向同性湿法腐蚀去掉第二层侧墙。 所述 U 型凹陷源漏结构的刻蚀深度为 Η2， ∑ 型凹陷源漏结构的刻蚀深度为 H2+H3 , S型凹陷源漏结构的刻蚀深度为 H2+H4。 在制备准 SOI源漏多栅器件的方 法中， 所述 U型凹陷源漏结构的刻蚀深度 H5均小于 U型凹陷源漏结构的刻蚀深度、 ∑型凹陷源漏结构的刻蚀深度或者 S型凹陷源漏结构的刻蚀深度，使得凹陷源漏延伸 区预留有窗口， 后续能够进行外延工艺形成源漏接触。 所述制备准 SOI源漏多栅器件的方法中的步骤 6) 中， 准 SOI源漏隔离层的材 料与第一层侧墙的材料不同， 可选氧化硅或具有更好导热性的氧化铝。 所述制备准 SOI源漏多栅器件的方法中， 可选地， 所述步骤 7) 中的原位掺杂 外延第二半导体的材料与第一半导体的材料相同或者不同，原位掺杂外延第二半导体 材料形成 CMOS源漏， 可对 PMOS进行 P型掺杂或者对 MOS进行 N型掺杂； 所 述步骤 7) 中采用的退火激活方式选自下列方式中的一种或多种： 炉退火、 快速热退 火、 闪耀退火和激光退火。 以硅衬底作为第一半导体衬底为例， 本发明制备准 SOI源漏硅多栅器件的技术 方案包括如下步骤：
I. 通过光刻和刻蚀， 在硅衬底上形成 Fin条形状的有源区 a) 通过热氧化在硅衬底上形成第一层氧化硅， 作为氮化硅的缓冲层； b) 在第一层氧化硅上 LPCVD第一层氮化硅， 作为 CMP停止层； c) 光刻和各向异性干法刻蚀第一层氮化硅和第一层氧化硅， 形成硅 Fin条的硬 掩膜层；
d) 各向异性干法刻蚀硅衬底， 形成硅 Fin条。 II. 进行 STI形成 STI隔离层 a)通过高密度等离子体化学气相淀积（HDPCVD)淀积第二层氧化硅， 作为 STI 槽回填材料； b) 通过 CMP平坦化第二层氧化硅， 停止在第一层氮化硅上； c) 各向异性干法刻蚀第二层氧化硅， 刻蚀后硅衬底 Fin条的高度为 HI ; d) 各向同性湿法腐蚀去掉第一层氮化硅和第一层氧化硅。
III. 在硅衬底上淀积栅介质层和栅材料层， 通过后栅工艺形成作为假栅牺牲层的 栅叠层结构 a) 通过热氧化在硅衬底上形成第三层氧化硅， 作为假栅介质层； b) 通过 LPCVD淀积第一层多晶硅， 作为假栅材料层； c) CMP平坦化第一层多晶硅； d) 通过 LPCVD淀积第二层氮化硅， 作为栅硬掩膜层； e)通过光刻和各向异性干法刻蚀第二层氮化硅、第一层多晶硅和第三层氧化硅， 形成栅叠层结构。 IV. 通过注入技术形成源漏延伸区的掺杂结构， 并在栅叠层两侧形成宽度为 L1 的第一层侧墙 a) 通过注入源漏延伸区形成掺杂结构； b) 通过 LPCVD淀积第三层氮化硅， 淀积厚度为 Ll， 作为第一层侧墙材料； c) 通过各向异性干法刻蚀第三层氮化硅， 利用过刻蚀工艺把硅衬底 Fin条两侧 的氮化硅去除， 形成栅叠层结构两侧的第一层侧墙， 第一层侧墙的宽度为 Ll。
V. 形成凹陷源漏结构， 凹陷源漏结构可为 U型凹陷源漏结构、 ∑型凹陷源漏结 构或者 s型凹陷源漏结构，通过控制凹陷源漏结构的刻蚀深度使得凹陷源漏延伸区预 留有窗口
a)通过各向异性干法刻蚀硅衬底，硅衬底的 Fin条被完全刻蚀，刻蚀深度为 Hl， Fin条底部以下的刻蚀深度为 H2， 形成 U型凹陷源漏结构， U型凹陷源漏结构的刻 蚀深度为 H2; b)在 U型凹陷源漏结构的基础上， 通过湿法腐蚀， 腐蚀深度为 H3， 当 H3大于 H2时形成∑型凹陷源漏结构， ∑型凹陷源漏结构的刻蚀深度为 H2与 H3之和； c) 或者在 U型凹陷源漏结构的基础上， 首先通过 LPCVD淀积第四层氧化硅， 淀积厚度为 L2， 作为第二层侧墙的材料； 其次通过各向异性干法刻蚀第四层氧化硅， 形成宽度为 L2的第二层侧墙， 第二层侧墙的目的是保护源漏延伸区不被后续各向同 性干法刻蚀工艺去除； 然后通过各向同性干法刻蚀硅衬底， 纵向刻蚀深度为 H4， 横 向刻蚀宽度为 L3， 当 L3大于 L2时形成 S型凹陷源漏结构， 同时通过各向同性湿 法腐蚀去除第四层氧化硅 （第二层侧墙）； S型凹陷源漏结构的刻蚀深度为 H2与 H4 之和。
VI. 在凹陷源漏结构的上面形成准 SOI源漏隔离层 a) 通过 LPCVD淀积第一层氧化铝， 作为准 SOI源漏隔离层材料； b) 通过 CMP平坦化第一层氧化铝， 停止在第二层氮化硅上 （栅硬掩膜层）； c) 各向异性干法刻蚀第一层氧化铝， 停止在第二层氧化硅 （STI氧化硅） 上； d)通过各向同性湿法腐蚀第一层氧化铝， 形成厚度为 H5的准 SOI源漏隔离层， 在 U型凹陷源漏结构的上面形成的准 SOI源漏隔离层满足 H5小于 H2， 在∑型凹陷 源漏结构的上面形成的准 SOI源漏隔离层满足 H5小于 H2与 H3之和， 在 S型凹陷 源漏结构的上面形成的准 SOI源漏隔离层满足 H5小于 H2与 H4之和。
VII. 通过形成凹陷源漏结构时预留的凹陷源漏延伸区的外延窗口， 原位掺杂外 延 P型锗硅源漏， 并通过激光退火和快速热退火激活
VIII. 去掉作为假栅牺牲层的栅叠层结构， 重新进行高 k金属栅的淀积 a) 通过 LPCVD淀积第五层氧化硅， 作为第零隔离介质层； b)通过 CMP平坦化第五层氧化硅、第二层氮化硅和第三层氮化硅， 停止在第一 层多晶硅 （假栅材料层） 上； c) 通过各向同性湿法腐蚀去除第一层多晶硅 （假栅材料层）； d) 通过各向同性湿法腐蚀去除第三层氧化硅 （假栅介质层）； e) 通过原位蒸汽氧化形成界面层； f) 通过 ALD淀积第一层高介电常数介质 （真栅介质层）； g) 通过 ALD淀积第一层金属功函数 （真栅功函数调节层）； h) 通过 PVD淀积第一层金属栅 （真栅材料层）； i) 通过 CMP平坦化第一层金属栅， 停止在第五层氧化硅上。
IX. 形成接触和金属互联。 本发明具有以下技术效果： 本发明提供的制备准 SOI源漏多栅器件的方法， 具有多栅结构栅控性能好的特 点，相比现有的平面准 SOI源漏器件制备工艺，其具有更小的泄漏电流和更低的功耗。 同时，本发明提供的制备工艺克服了现有的准 SOI源漏多栅结构器件制备工艺热预算 较高的不足和只能采用硅衬底材料的限制，其具有较小的热预算； 且制备工艺能与传 统 CMOS工艺兼容； 还能应用到除硅以外的如锗、 锗硅和三五族等半导体材料； 有 利于应有到大规模集成电路制造中。 附图说明
图 1~22为本发明制备准 SOI源漏硅多栅器件具体实施流程中形成的器件结构示 意图， 其中：
图 1为形成硅 Fin条之后的器件结构示意图。
图 2为通过 STI形成 STI隔离层之后的器件结构示意图。 图 3为形成带栅硬掩膜的栅叠层结构之后的器件结构示意图。 图 4为形成栅叠层结构两侧的第一层侧墙之后的器件结构示意图。 图 5为形成 U型凹陷源漏结构之后的器件结构示意图。 图 6为图 5在 AA切线方向上的剖面图。 图 7为形成∑型凹陷源漏结构之后的器件结构示意图。
图 8为图 7在 AA切线方向上的剖面图。 图 9为形成 S型凹陷源漏结构过程中形成第二层侧墙之后的器件结构示意图。 图 10为图 9在 AA切线方向上的剖面图。 图 11为形成 S型凹陷源漏结构过程中去除第二层侧墙之后的器件结构示意图。 图 12为图 11在 AA切线方向上的剖面图。 图 13为在 U型凹陷源漏结构上形成准 SOI源漏隔离层之后的器件结构示意图。 图 14为图 13在 AA切线方向上的剖面图。 图 15为在∑型凹陷源漏结构上形成准 SOI源漏隔离层之后的器件结构示意图。 图 16为图 15在 AA切线方向上的剖面图。 图 17为在 S型凹陷源漏结构上形成准 SOI源漏隔离层之后的器件结构示意图。 图 18为图 17在 AA切线方向上的剖面图。 图 19为原位掺杂外延源漏并退火激活后的器件结构示意图。 图 20为后栅工艺中去除假栅之后的器件结构示意图。
图 21为重新形成高 k金属栅之后的器件结构示意图。 图 22为形成接触和金属互联之后的器件结构示意图。 在图 1〜图 22中：
1一硅衬底； 2 第一层氧化硅 （氮化硅的缓冲层）； 3 第一层氮化硅 （CMP 的 停止层）； 4一硅 Fin条； 5—第二层氧化硅（STI槽回填材料）； 6—第三层氧化硅（假 栅栅介质层）； 7-第一层多晶硅 （假栅栅材料层）； 8—第二层氮化硅 （栅硬掩膜层）； 9 第三层氮化硅 （第一层侧墙）； 10-U型凹陷源漏结构； 11-Σ型凹陷源漏结构； 12- 第四层氧化硅（第二层侧墙）； 13-S型凹陷源漏结构； 14-第一层氧化铝（凹陷源漏隔 离材料）； 15-外延源漏； 16-第五层氧化硅 （第零隔离介质层）； 17-铝。 图 23为所用材料的说明。 具体实施方式 下面结合附图， 通过具体实施例详细说明本发明， 具体给出实现本发明提出的 制备准 S0I源漏多栅器件的一个工艺方案， 但不以任何方式限制本发明的范围。 在硅衬底上通过后栅工艺制备准 S0I源漏多栅器件的具体实施步骤如下：
1. 通过热氧化在硅衬底 1上形成 100 A的第一层氧化硅 2，作为氮化硅的缓冲层。
2. 在第一层氧化硅上通过 LPCVD淀积 500 A的第一层氮化硅 3， 作为 CMP停 止层。
3. 光刻和各向异性干法刻蚀 500A的第一层氮化硅 3和 100 A的第一层氧化硅 2， 形成硅 Fin条硬掩膜层。
4. 各向异性干法刻蚀硅衬底 3000A, 形成硅 Fin条 4， 刻蚀后硅 Fin条的宽度为 10nm, 如图 1所示。 5. 通过 HDPCVD淀积 8000 A的第二层氧化硅 5， 作为 STI槽回填材料。
6. 通过 CMP平坦化第二层氧化硅 5， 停止在第一层氮化硅 3上。
7. 各向异性干法刻蚀 900 A 的第二层氧化硅 5， 刻蚀后硅 Fin 条的高度为 Hl=30nm。
8. 浓磷酸溶液 170°C各向同性湿法腐蚀去掉 500A的第一层氮化硅 3， 氢氟酸溶 液各向同性湿法腐蚀去掉 100 A的第一层氧化硅 2， 如图 2所示。
9. 通过热氧化在硅衬底上形成 50A的第三层氧化硅 6， 作为假栅介质层。
10. 通过 LPCVD淀积 2000A的第一层多晶硅 7， 作为假栅材料层。 11. 通过 CMP平坦化第一层多晶硅 7， 至厚度为 1000 A。
12. 通过 LPCVD淀积 500A的第二层氮化硅 8， 作为栅硬掩膜层。
13. 光刻和各向异性干法刻蚀 500 A的第二层氮化硅 8、 1000A的第一层多晶硅 6和 50A的第三层氧化硅 6， 形成栅叠层结构， 栅长为 30nm， 如图 3所示。 14. 源漏延伸区离子注入，注入 As，剂量为 lel5cm-2，能量为 5keV，角度为 10°， 分四次注入， 形成掺杂。
15. 通过 LPCVD 淀积第三层氮化硅 9， 作为第一层侧墙材料， 淀积厚度为
16. 各向异性干法刻蚀 600A的第三层氮化硅 9，利用过刻蚀把硅 Fin条两侧的第 三层氮化硅 9去除， 形成栅叠层结构两侧的第一层侧墙， 侧墙宽度为 300A， 如图 4 所示。
17. 各向异性干法刻蚀硅衬底， 总刻蚀深度为 HI + H2 =600 A， 硅 Fin条被完全 刻蚀， 刻蚀深度为 Hl=30nm， 硅 Fin条底部以下的刻蚀深度为 H2=300 A， 形成 U型 的凹陷源漏结构 10， 如图 5所示， 图 6为图 5在 AA切线方向上的剖面图。 18. 各向异性湿法腐蚀硅衬底， 腐蚀深度为 Η3=50θΑ， 满足 H3 > H2, 形成∑型 凹陷源漏结构 11， 如图 7所示， 图 8为图 7在 AA切线方向上的剖面图。
19. 通过 LPCVD淀积 300A的第四层氧化硅 12， 作为第二层侧墙材料。
20. 各向异性干法刻蚀 600A的第四层氧化硅 12， 形成保护源漏延伸区不被后续 各向同性干法刻蚀工艺去除的第二层侧墙， 侧墙宽度为 300A， 如图 9所示， 图 10为 图 9在 AA切线方向上的剖面图。
21. 各向同性干法刻蚀硅衬底， 纵向刻蚀深度为 H4=500A， 横向刻蚀宽度为 L2=600A， 满足 L2 > L1， 形成 S型凹陷源漏结构 13。
22. 各向同性湿法腐蚀去除 300A的第四层氧化硅 12 (第二层侧墙）， 如图 11所 示， 图 12为图 11在 AA切线方向上的剖面图。 23. 通过 LPCVD淀积 5000A的第一层氧化铝 14， 作为准 SOI源漏隔离层材料。
24. 通过 CMP平坦化第一层氧化铝 14， 停止在第二层氮化硅 8 (栅硬掩膜层） 上。 25. 各向异性干法刻蚀 1250A的第一层氧化铝 14， 停止在第二层氧化硅 5上， 也即 STI氧化硅上。
26. 盐酸各向同性湿法腐蚀 200A的第一层氧化铝 14， 腐蚀深度应小于 H2， 形 成准 SOI源漏隔离层， 隔离层厚度为 H5， 对于 U型凹陷源漏结构， 应满足 H5 < H2， 如图 13所示， 图 14为图 13切线方向上的剖面图； 对于∑型凹陷源漏结构， 应满足 H5 < H2 + H3 , 如图 15所示， 图 16为图 15在 AA切线方向上的剖面图； 对于 S型 凹陷源漏结构， 应满足 H5 < H2 + H4， 如图 17所示， 图 18为图 17在 AA切线方向 上的剖面图。
27. 通过之前预留的源漏延伸区外延窗口，原位掺杂外延 500A P型锗硅源漏 15。 28. 通过激光退火， 温度为 1200°C， 时间为 lms。
29. 通过快速热退火， 起始温度和终止温度为 400°C， 峰值温度为 900°C， 上升 温度为 200°C/s， 下降温度为 150°C/s， 如图 19所示。 采用后栅工艺， 应去掉之前的假栅， 重新进行高 k金属栅的淀积， 包括：
30. 通过 LPCVD淀积 5000A的第五层氧化硅 16， 作为第零隔离介质层； 31. 通过 CMP平坦化第五层氧化硅 16、 第二层氮化硅 8和第三层氮化硅 9， 停 止在第一层多晶硅 7 (栅材料层） 上；
32. 采用 TMAH溶液通过各向同性湿法腐蚀去除 1000A的第一层多晶硅 7， 也 即假栅材料层；
33. 采用氢氟酸溶液通过各向同性湿法腐蚀去除 50A的第三层氧化硅 6， 也即假 栅介质层， 如图 20所示；
34. 通过原位蒸汽氧化形成 10A的氧化硅界面层；
35. 通过 ALD淀积第一层高介电常数介质， 20A的氧化铪， 也即真栅介质层；
36. 通过 ALD淀积第一层金属功函数， 50A的氮化钛， 也即真栅功函数调节层；
37. 通过 PVD淀积第一层金属栅， 2000A的铝 17; 也即真栅材料层；
38. 通过 CMP平坦化第一层金属栅 17， 停止在第五层氧化硅 16上， 如图 21所
39. 最后， 形成接触和金属互联， 如图 22所示。 上面描述的实施例并非用于限定本发明， 任何本领域的技术人员， 在不脱离本 发明的精神和范围内，可做各种的更动和润饰， 因此本发明的保护范围视权利要求范 围所界定。

Claims

权 利 要 求
1. 一种制备准 SOI源漏多栅器件的方法， 其特征在于， 依次包括如下步骤: ( 1 ) 通过光刻和刻蚀， 以第一半导体材料为衬底， 在其上形成 Fin条形状 的有源区；
(2) 通过进行 STI形成 STI隔离层， 所述 STI的回填材料为绝缘介质， 通 过化学气相淀积技术、 化学机械抛光技术和刻蚀形成 STI隔离层， 衬底的 Fin条 的高度为 HI ;
(3 ) 在衬底上依次淀积栅介质层和栅材料层， 采用前栅工艺或者后栅工艺 通过光刻和刻蚀形成栅叠层结构， 其中前栅工艺形成的栅叠层结构为真栅， 后栅 工艺形成的栅叠层结构为假栅；
(4) 通过注入技术形成源漏延伸区的掺杂结构， 并在栅叠层结构两侧形成 宽度为 L1的第一层侧墙；
( 5 ) 形成 U型、 ∑型或 S型凹陷源漏结构；
(6) 通过化学气相淀积技术淀积准 SOI源漏隔离层， 再通过化学机械抛光 技术平坦化所述准 SOI源漏隔离层，停止在栅材料层上，然后通过刻蚀回刻或者 各向同性湿法腐蚀回漂所述准 SOI源漏隔离层，在凹陷源漏结构的上面形成厚度 为 H5的准 SOI源漏隔离层，其中所述准 SOI源漏隔离层的材料与第一层侧墙的 材料不同；
(7) 原位掺杂外延第二半导体材料， 形成源漏， 进行退火激活；
( 8)若步骤 （3 )采用前栅工艺， 直接进入步骤 （9); 若采用后栅工艺， 则 将作为假栅牺牲层的栅叠层结构去掉， 重新进行高 k金属栅的淀积， 具体为首先 通过各向同性湿法腐蚀去掉假栅牺牲层，其次通过原子层淀积重新形成具有高介 电常数的栅介质层，然后通过原子层淀积或者物理气相淀积物理气相淀积重新形 成栅材料层， 最后通过化学机械抛光技术平坦化栅材料层；
(9) 形成接触和金属互联。
2. 如权利要求 1所述制备准 SOI源漏多栅器件的方法， 其特征在于， 所述 第一半导体材料为四族半导体材料或者三五族半导体材料。 3. 如权利要求 1所述制备准 SOI源漏多栅器件的方法， 其特征在于， 所述 刻蚀为各向异性干法刻蚀方法，所述各向异性干法刻蚀以光刻胶或者硬掩膜为阻 挡层进行刻蚀， 其中的硬掩膜为氧化硅或者氮化硅。
4. 如权利要求 1所述制备准 SOI源漏多栅器件的方法， 其特征在于， 在所 述步骤 （2) 进行 STI隔离之后， 保留衬底 Fin条顶部的硬掩膜， 最终形成双栅 结构器件； 或者去除衬底 Fin条顶部的硬掩膜， 最终形成三栅结构器件。
5. 如权利要求 1所述制备准 SOI源漏多栅器件的方法， 其特征在于， 所述 步骤 （3 ) 包括如下步骤： 首先热氧化在衬底上形成一层氧化物作为栅介质层， 其次采用低压化学气相淀积并化学机械抛光技术平坦化形成栅材料层，然后采用 低压化学气相淀积形成栅硬掩膜层， 最后光刻和刻蚀栅介质层、栅材料层和栅硬 掩膜层形成栅叠层结构； 其中： 栅介质是通过氧化和后续退火形成的衬底材料的 氧化物或氮氧化合物， 或者是通过原子层淀积形成的高介电常数介质材料， 或者 是衬底材料的氧化物或氮氧化合物与高介电常数介质材料的组合物；栅材料为通 过化学气相淀积技术形成的多晶硅，或者是通过原子层淀积或物理气相淀积物理 气相淀积形成的导电材料， 所述导电材料为氮化钛、 氮化钽、 钛或铝。
6. 如权利要求 1所述制备准 SOI源漏多栅器件的方法， 其特征在于， 所述 步骤 （4) 形成源漏延伸区的掺杂结构采用的注入技术为束线离子注入技术、 等 离子体掺杂技术或者单分子层淀积掺杂技术；所述栅叠层两侧的第一层侧墙的材 料为氮化硅， 通过化学气相淀积技术和各向异性干法刻蚀而形成。
7. 如权利要求 1所述制备准 SOI源漏多栅器件的方法， 其特征在于， 所述 步骤 （5 ) 中的 U型凹陷源漏结构是通过刻蚀， 使得衬底的 Fin条被完全刻蚀， 刻蚀深度为 Hl， Fin条底部以下的刻蚀深度为 H2而形成； 所述∑型凹陷源漏结 构是在所述 U型凹陷源漏结构的基础上继续使用 TMAH腐蚀液采用各向异性湿 法腐蚀衬底， 腐蚀深度为 H3， 当 H3 大于 H2时形成； 所述 S型凹陷源漏结构 是在所述 U型凹陷源漏结构的基础上， 首先通过化学气相淀积技术和各向异性 干法刻蚀形成宽度为 L2的第二层侧墙， 第二层侧墙的材料与第一层侧墙的材料 不同且对其第一半导体材料具有 1 :5以上的各向异性干法刻蚀选择比， 其次通过 各向同性干法刻蚀衬底， 纵向刻蚀深度为 H4， 横向刻蚀宽度为 L3， 当 L3大于 L2时形成， 同时通过各向同性湿法腐蚀去掉第二层侧墙。
8. 如权利要求 1或权利要求 7所述制备准 SOI源漏多栅器件的方法， 其特 征在于， 所述 U型凹陷源漏结构的刻蚀深度为 Η2， ∑型凹陷源漏结构的刻蚀深 度为 H2+H3 , S型凹陷源漏结构的刻蚀深度为 H2+H4, 所述 U型凹陷源漏结构 的刻蚀深度 H5小于凹陷源漏结构的刻蚀深度，使得凹陷源漏延伸区预留有窗口。
9. 如权利要求 1所述制备准 SOI源漏多栅器件的方法， 其特征在于， 所述 步骤 （6) 中准 SOI源漏隔离层的材料为氧化硅或氧化铝。
10. 如权利要求 1所述制备准 SOI源漏多栅器件的方法， 其特征在于， 步骤 (7) 中所述第二半导体材料与步骤 （1 ) 中所述第一半导体材料相同或者不同， 原位掺杂外延第二半导体材料形成 CMOS源漏， 对 PMOS进行 P型掺杂或者对 MOS进行 N型掺杂； 所述步骤（7) 中采用的退火激活方式选自下列方式中的 一种或多种： 炉退火、 快速热退火、 闪耀退火和激光退火。
PCT/CN2014/074361 2013-12-18 2014-03-31 制备准soi源漏多栅器件的方法 Ceased WO2015089952A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/026,396 US20160247726A1 (en) 2013-12-18 2014-03-31 Method for fabricating a quasi-soi source-drain multi-gate device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201310696063.0 2013-12-18
CN201310696063.0A CN103700593B (zh) 2013-12-18 2013-12-18 制备准soi源漏多栅器件的方法

Publications (1)

Publication Number Publication Date
WO2015089952A1 true WO2015089952A1 (zh) 2015-06-25

Family

ID=50362083

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2014/074361 Ceased WO2015089952A1 (zh) 2013-12-18 2014-03-31 制备准soi源漏多栅器件的方法

Country Status (3)

Country Link
US (1) US20160247726A1 (zh)
CN (1) CN103700593B (zh)
WO (1) WO2015089952A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160064529A1 (en) * 2013-03-28 2016-03-03 Peking University Method for fabricating multi-gate structure device with source and drain having quasi-soi structure

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106611780A (zh) * 2015-10-27 2017-05-03 上海新昇半导体科技有限公司 量子阱器件及其形成方法
CN107293588A (zh) * 2016-03-30 2017-10-24 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
US11018225B2 (en) * 2016-06-28 2021-05-25 International Business Machines Corporation III-V extension by high temperature plasma doping
CN106653677A (zh) * 2016-09-22 2017-05-10 东莞市联洲知识产权运营管理有限公司 一种soi片的制备方法
US10269940B2 (en) * 2017-06-30 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US10840355B2 (en) * 2018-05-01 2020-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Increasing source/drain dopant concentration to reduced resistance
US12191145B2 (en) * 2022-06-07 2025-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and formation method thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1581431A (zh) * 2003-08-14 2005-02-16 三星电子株式会社 多结构的硅鳍形及制造方法
CN103151269A (zh) * 2013-03-28 2013-06-12 北京大学 制备源漏准soi多栅结构器件的方法
US20130175621A1 (en) * 2012-01-11 2013-07-11 Tong-Yu Chen Finfet structure and method for making the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1581431A (zh) * 2003-08-14 2005-02-16 三星电子株式会社 多结构的硅鳍形及制造方法
US20130175621A1 (en) * 2012-01-11 2013-07-11 Tong-Yu Chen Finfet structure and method for making the same
CN103151269A (zh) * 2013-03-28 2013-06-12 北京大学 制备源漏准soi多栅结构器件的方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160064529A1 (en) * 2013-03-28 2016-03-03 Peking University Method for fabricating multi-gate structure device with source and drain having quasi-soi structure
US9356124B2 (en) * 2013-03-28 2016-05-31 Peking University Method for fabricating multi-gate structure device with source and drain having quasi-SOI structure

Also Published As

Publication number Publication date
CN103700593A (zh) 2014-04-02
US20160247726A1 (en) 2016-08-25
CN103700593B (zh) 2016-02-17

Similar Documents

Publication Publication Date Title
US20230028568A1 (en) Source/drain contacts for non-planar transistors
CN103681355B (zh) 制备准soi源漏场效应晶体管器件的方法
KR102050779B1 (ko) 반도체 소자 및 이의 제조 방법
KR101802715B1 (ko) 반도체 디바이스의 제조 방법
CN111180513B (zh) 半导体器件及其形成方法
WO2015089952A1 (zh) 制备准soi源漏多栅器件的方法
US20150024561A1 (en) Method for fabricating a finfet in a large scale integrated circuit
CN104253046B (zh) 鳍式场效应晶体管及其形成方法
CN109979986B (zh) 半导体器件及其形成方法
CN110648915B (zh) 半导体器件及其形成方法
CN104733315B (zh) 半导体结构的形成方法
CN105513965B (zh) 晶体管的形成方法
US9356124B2 (en) Method for fabricating multi-gate structure device with source and drain having quasi-SOI structure
CN105826364B (zh) 晶体管及其形成方法
CN106952959A (zh) 一种锗硅沟道鳍式场效应晶体管及其制备方法
CN106098783B (zh) 一种鳍式场效应晶体管及其制备方法
CN106898553A (zh) 一种鳍式场效应晶体管及其制备方法
CN105576024A (zh) 半导体结构及其形成方法
CN106558493A (zh) 鳍式场效应管的形成方法
CN106206306B (zh) 鳍式场效应晶体管及其形成方法
CN104347413B (zh) 一种制作FinFET半导体器件的方法
US20250234610A1 (en) Low-resistance source/drain features
CN103681324A (zh) Mos晶体管的制作方法
CN103165509B (zh) 准绝缘体上硅场效应晶体管的制备方法
CN104078355A (zh) 鳍式场效应晶体管的形成方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14872136

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15026396

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

32PN Ep: public notification in the ep bulletin as address of the adressee cannot be established

Free format text: NOTING OF LOSS OF RIGHTS PURSUANT TO RULE 112(1) EPC (EPO FORM 1205 DATED 24.08.2016)

122 Ep: pct application non-entry in european phase

Ref document number: 14872136

Country of ref document: EP

Kind code of ref document: A1