WO2015083249A1 - 多層配線基板およびその製造方法 - Google Patents

多層配線基板およびその製造方法 Download PDF

Info

Publication number
WO2015083249A1
WO2015083249A1 PCT/JP2013/082541 JP2013082541W WO2015083249A1 WO 2015083249 A1 WO2015083249 A1 WO 2015083249A1 JP 2013082541 W JP2013082541 W JP 2013082541W WO 2015083249 A1 WO2015083249 A1 WO 2015083249A1
Authority
WO
WIPO (PCT)
Prior art keywords
multilayer
wiring board
ring
annular
solder
Prior art date
Application number
PCT/JP2013/082541
Other languages
English (en)
French (fr)
Inventor
智子 依田
樫村　隆司
秦　昌平
伸一郎 遠矢
孝之 尾野
Original Assignee
株式会社日立製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社日立製作所 filed Critical 株式会社日立製作所
Priority to PCT/JP2013/082541 priority Critical patent/WO2015083249A1/ja
Publication of WO2015083249A1 publication Critical patent/WO2015083249A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4638—Aligning and fixing the circuit boards before lamination; Detecting or measuring the misalignment after lamination; Aligning external circuit patterns or via connections relative to internal circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09136—Means for correcting warpage
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/1059—Connections made by press-fit insertion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0126—Dispenser, e.g. for solder paste, for supplying conductive paste for screen printing or for filling holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/306—Lead-in-hole components, e.g. affixing or retention before soldering, spacing means
    • H05K3/308—Adaptations of leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor

Definitions

  • the present invention relates to a multilayer wiring board and a manufacturing technique thereof, and more particularly to a multilayer wiring board manufactured by bonding substrates together.
  • Midplanes laminate boards, also called backplanes
  • backplanes are high-speed systems that distribute signals from modules that are components of each function to other modules inside the housing of the information processing device. It is a high multilayer printed circuit board for transmission.
  • the midplane signal transmission speed of 10 Gbps is put to practical use and is expected to reach 25 Gbps or more in the next generation.
  • FIG. 25 shows a schematic structure of a device in which signals are mutually transmitted via the midplane inside the server casing, which was examined by the present inventors.
  • a server blade 105 which is a component of the apparatus, is connected to the front surface of the midplane 300, and a management module 106, a switch module, a fan module, a power supply module unit, and the like are connected to the back surface.
  • the midplane 300 is a multilayer printed circuit board (multilayer wiring board) composed of, for example, 24 layers, and has a structure for obtaining electrical connection with each device via the press-fit connector 103.
  • the press-fit connector 103 has a structure in which a spring-type press-fit pin 104 is inserted into a through-through hole 102 (hereinafter also referred to as a through-TH) of the midplane 300 to achieve electrical connection.
  • Patent Documents 1, 2, and 3 disclose techniques for manufacturing the multilayer printed circuit board (multilayer wiring board) by bonding the substrates together by a vacuum press or the like.
  • the substrates are bonded to each other by forming solder on the annular electrode on the through-hole electrode (wiring in the through-hole).
  • solder may enter the through hole (through hole) on the substrate side, resulting in poor solder shape and poor solder connection.
  • the resin for the adhesive that adheres the substrates causes the solder to flow away, resulting in poor solder connection shape and open defects.
  • An object of the present invention is to provide a multilayer wiring board and a technique capable of improving the reliability in its manufacture.
  • a multilayer wiring board includes a first multilayer substrate including a first annular electrode formed on the front and back surfaces and a plurality of through-hole wirings that electrically connect the first annular electrodes on the front and back surfaces.
  • a second multilayer substrate including a second annular electrode formed on the back surface and a plurality of through-hole wirings that electrically connect the second annular electrodes on the front and back surfaces.
  • the multilayer wiring board includes an annular conductive member that electrically connects the first annular electrode of the first multilayer substrate and the second annular electrode of the second multilayer substrate, and the annular conductive member in plan view.
  • An annular insulating member provided on the inner side of the conductive member. Furthermore, the first multilayer substrate and the second multilayer substrate are bonded via an adhesive, and the annular conductive member and the annular insulating member are interposed between the first multilayer substrate and the second multilayer substrate. And are arranged.
  • the manufacturing method of the multilayer wiring board of this invention is (a) the 1st multilayer board provided with the 1st annular electrode formed in the front and back, and the 2nd provided with the 2nd annular electrode formed in the front and back. Preparing a multilayer substrate; (b) aligning the first multilayer substrate and the second multilayer substrate so that the first annular electrode and the second annular electrode face each other. is there. (C) electrically connecting the first annular electrode and the second annular electrode by an annular conductive member; and (d) connecting the first multilayer substrate and the second multilayer substrate with an adhesive. And joining them. Further, in the step (c), the first annular electrode and the second annular electrode are electrically connected in a state where the annular insulating member is disposed inside the annular conductive member.
  • the reliability of the multilayer wiring board can be improved.
  • the yield in manufacturing the multilayer wiring board can be improved.
  • FIG. 1 It is sectional drawing which shows an example of the structure of the multilayer wiring board of Embodiment 1 of this invention. It is a partial top view which shows an example of the structure of the cyclic
  • FIG. 6 is a cross-sectional view showing a structure after applying an adhesive in the lower multilayer substrate shown in FIG. 5. It is sectional drawing which shows the structure at the time of screw-fixing a lower multilayer board
  • FIG. 10 is a cross-sectional view showing the structure after the reflow heating of the lower multilayer substrate and the upper multilayer substrate shown in FIG. 9.
  • FIG. 17 is a cross-sectional view showing a structure in which a solder resist film is formed on the surface of the multilayer substrate shown in FIG. 16. It is sectional drawing which shows the structure of the multilayer substrate prepared in manufacture of the multilayer wiring board of the 1st modification of Embodiment 3 of this invention. It is sectional drawing which shows the structure which formed the soldering resist film on the cyclic
  • FIG. 21 is a cross-sectional view showing a structure in which a solder resist film is formed on the surface of the multilayer substrate shown in FIG. 20 and metal pins are solder-connected on the annular electrode.
  • It is sectional drawing which shows the structure of the multilayer wiring board of the 3rd modification of Embodiment 3 of this invention. It is a figure which shows an example of each area
  • the constituent elements are not necessarily indispensable unless otherwise specified and clearly considered essential in principle. Needless to say.
  • FIG. 1 is a cross-sectional view showing an example of the structure of the multilayer wiring board according to the first embodiment of the present invention.
  • FIG. 2 shows the structure of the annular insulating member and spacer member on the annular electrode in manufacturing the multilayer wiring board shown in FIG.
  • FIG. 3 is a partial plan view showing an example in which a solder paste is printed on the annular electrode shown in FIG. 1 and a spacer member is printed.
  • the multilayer wiring board 101 of the first embodiment shown in FIG. 1 is formed by bonding two multilayer boards, and is, for example, a high multilayer board having 20 or more layers.
  • the configuration of the multilayer wiring board 101 of the first embodiment will be described.
  • the upper multilayer printed wiring board (first multilayer board) 109 and the lower multilayer printed wiring board (second multilayer board) 110 are made of an adhesive. It is joined (bonded) through 202 layers.
  • ring-shaped solder annular conductive member formed on the ring-shaped electrode (annular electrode) 118 of each of the through-hole electrodes 126a and 126b. 200 is electrically connected.
  • the upper multilayer printed wiring board 109 is formed with a plurality of first ring electrodes (first annular electrodes) 118a on each of the front surface 109a and the back surface 109b, and the first rings on the front and back surfaces thereof.
  • Each of the electrode electrodes 118a is electrically connected by a through-hole wiring 125a that is a plurality of through-hole wirings.
  • second ring electrodes (second annular electrodes) 118b are formed on the front surface 110a and the back surface 110b, respectively, on the lower multilayer printed wiring board 110, and the second of the front and back surfaces thereof are the second.
  • Each of the ring-shaped electrodes 118b is electrically connected by a through-hole wiring 125b that is a plurality of through-hole wirings.
  • the first ring-shaped electrode 118a on the back surface 109b of the upper multilayer printed wiring board 109 and the second ring-shaped electrode 118b on the front surface 110a of the lower multilayer printed wiring board 110 are ring-shaped solder. 200 is electrically connected.
  • the through holes electrically connected by the ring-shaped solder 200 have a structure that penetrates from the front surface 101a to the back surface 101b of the multilayer wiring board 101. (Through TH) 102.
  • the through TH 102 in the multilayer wiring board 101 is a hole penetrating from the front surface 101a side to the back surface 101b side. Accordingly, the ring-shaped electrode 118 on the front surface 101a side where the through TH 102 is formed, and the ring-shaped electrode 118 on the back surface 101b side are formed of the through-hole wiring 125a, the first ring-shaped electrode 118a, the ring-shaped solder 200, The second ring electrode 118b is electrically connected to the through hole wiring 125b.
  • a ring-shaped solder resist 117 that is an annular insulating member is provided at a position inside the ring-shaped solder 200 in a plan view.
  • the multilayer wiring board 101 of the first embodiment has a through TH 102 in which the upper through-hole electrode 126a and the lower through-hole electrode 126b are electrically connected via the ring-shaped solder 200.
  • a plurality are provided.
  • the ring-shaped solder 200 shown in FIG. 3 is disposed between the multilayer printed wiring board 109 and the multilayer printed wiring board 110, and the ring-shaped solder 200 is further ring-shaped inside the ring-shaped solder 200.
  • a solder resist 117 is arranged.
  • the through-hole electrode 126a of the multilayer printed wiring board 109 includes a first ring electrode 118a formed on the front and back surfaces thereof and a through-hole wiring 125a that connects the first ring electrodes 118a on the front and back surfaces.
  • the through-hole electrode 126b of the multilayer printed wiring board 110 includes a second ring-shaped electrode 118b formed on the front and back surfaces and a through-hole wiring 125b that connects the second ring-shaped electrode 118b on the front and back surfaces.
  • the multilayer wiring board 101 is also provided with a plurality of non-penetrating THs 111 that do not penetrate from the front surface 101a to the back surface 101b.
  • These non-penetrating THs (through-holes) 111 are holes that penetrate each of the upper multilayer printed wiring board 109 and the lower multilayer printed wiring board 110, but are not penetrated by the multilayer wiring board 101 as a whole. is there.
  • the non-penetrating TH 111 is formed as the through-hole electrodes 126a and 126b in each of the multilayer printed wiring board 109 and the multilayer printed wiring board 110, the non-penetrating TH 111 is on the back surface 101b side of the press-fit connector 103 mounted on the front surface 101a side. Another press-fit connector 103 can be mounted at the position.
  • the server blade 105 is connected to the surface 101a side of the multilayer wiring board 101 via press-fit pins 104 and 104a.
  • the press-fit pin 104 is a pin having a short length that is connected to the non-penetrating TH 111 of the multilayer wiring board 101, while the press-fit pin 104a is a pin having a long length that is connected to the penetrating TH 102 of the multilayer wiring board 101. is there.
  • a management module 106, a switch module, a fan module, a power supply module unit, and the like are connected to the back surface 101b side of the multilayer wiring board 101 through press-fit pins 104 having a short length.
  • the multilayer wiring board 101 shown in FIG. 1 has a structure for obtaining electrical connection with each device via the press-fit connector 103.
  • the press-fit connector 103 has a structure for electrical connection by inserting spring-type press-fit pins 104 and 104 a into the through TH 102 and the non-through TH 111 of the multilayer wiring board 101.
  • the opening portion of the hole may be closed with a sealing material 204 such as resin or a solder resist 203, or a solder paste 107 described later may be embedded in the hole by printing or the like.
  • the through-hole electrode 126a embedded with the solder paste 107 and the through-hole electrode 126b With the solder material 201, the through-hole electrode 126a of the upper multilayer printed wiring board 109 and the through hole of the lower multilayer printed wiring board 110 are connected. It is also possible to electrically connect the hole electrode 126b.
  • FIG. 2 shows a structure in which a ring-shaped solder resist 117 is formed on a part of the ring-shaped electrode 118 of the penetrating TH 102 and a spacer member 112 is disposed next to the ring-shaped solder resist 117.
  • FIG. 3 shows a structure in which the ring-shaped solder 200 is formed (printed) on the outer side of the ring-shaped solder resist 117 on the ring-shaped electrode 118 of the through TH 102, and the spacer member 112 is arranged next to the solder. . That is, a ring-shaped solder resist (circular) 117 is formed at a position inside the ring-shaped solder 200 in the ring-shaped electrode 118.
  • the ring-shaped electrode 118 is, for example, a copper electrode
  • the ring-shaped solder 108 is, for example, an electrode formed by printing a Sn-A 3 Ag-0.5 Cu solder (lead-free solder) paste.
  • the spacer member 112 is preferably a resin paste, a metal paste, a metal washer or the like, and may be a member that can be formed thin and is relatively hard. By interposing (arranging) the spacer member 112 between the multilayer printed wiring board 109 and the multilayer printed wiring board 110, a gap between the upper and lower substrates can be secured, and the ring-shaped solder 200 is deformed. Can be prevented.
  • the ring-shaped electrode 118 is electrically connected to the opposite ring-shaped electrode 118 and the ring-shaped solder 200 when the two substrates are bonded together.
  • the ring-shaped solder resist 117 prevents a later-described solder paste 107 printed in a ring shape from flowing into the penetration TH 102 during the process of melting and bonding.
  • the ring-shaped solder resist 117 is formed on the ring-shaped electrode 118 inside the ring-shaped solder paste 107, thereby preventing the solder from melting and flowing into the through TH 102 during reflow. it can.
  • the ring-shaped solder resist 117 is preferably formed at a location about 30 to 150 ⁇ m away from the inner wall of the penetration TH 102 depending on the printing accuracy. Further, on the outside of the ring-shaped solder resist 117, a copper foil by etching or a copper electrode by plating (a part of the ring-shaped electrode 118) is formed with a width of about 75 to 500 ⁇ m.
  • solder resist 203 is formed in a region around the ring-shaped solder paste 107 and a region around the spacer member 112.
  • the solder resist 203 formed on the ring-shaped electrode 118 is formed by a so-called SMD (Solder Musk Defined) method in which the solder resist 203 is formed so as to partially cover the ring-shaped electrode 118. (See FIG. 4).
  • SMD solder Mask Defined
  • FIG. 4 is a cross-sectional view showing the structure after solder paste printing and spacer member printing in the lower multilayer board shown in FIG. 1
  • FIG. 5 shows the structure after reflow heating in the lower multilayer board shown in FIG. It is sectional drawing.
  • 6 is a sectional view showing the structure after solder paste printing and spacer member printing on the upper multilayer board of the multilayer wiring board shown in FIG. 1
  • FIG. 9 is a cross-sectional view showing the structure when the lower multilayer substrate and the upper multilayer substrate are screw-fixed
  • FIG. 10 shows the structure after the reflow heating of the lower multilayer substrate and the upper multilayer substrate shown in FIG. It is sectional drawing shown.
  • a printed wiring board 110 is prepared.
  • the solder paste 107 is formed by printing in a ring shape as shown in FIG. 3 (ring shape). Solder 200). A ring-shaped solder resist 117 is formed inside the ring-shaped solder paste 107.
  • a spacer member 112 is disposed at a location away from the solder paste 107. Further, in a region around the ring-shaped solder paste 107 (ring-shaped solder 200) and a region around the spacer member 112, A solder resist 203 is formed.
  • through-hole wirings (through-hole wirings) 125a for electrically connecting the first ring-shaped electrodes (first annular electrodes) 118a formed on the front surface 109a and the back surface 109b shown in FIG. 6 are provided.
  • a multilayer printed wiring board 109 is prepared.
  • the solder paste 107 is formed in a ring shape by printing.
  • a ring-shaped solder resist 117 is formed inside the ring-shaped solder paste 107.
  • solder paste 107 Sn— 3Ag-0.5Cu solder (lead-free solder) is preferably used as the solder of the solder paste 107, but is not limited thereto.
  • solder resist 203 is formed in a region around the ring-shaped solder paste 107.
  • a reflow process is performed to heat and melt the solder paste 107.
  • ring-shaped solder (annular conductive member) 108 is formed on the second ring-shaped electrode 118b and the first ring-shaped electrode 118a, respectively.
  • the lower multilayer printed wiring board 110 shown in FIGS. 4 and 5 does not have to perform the reflow process of the solder paste 107. This is because the lower multilayer printed wiring board 110 moves less during assembly than the upper multilayer printed wiring board 109.
  • solder paste 107 of the upper multilayer printed wiring board 109 is reflow-treated. Whether or not to perform the reflow processing on the lower multilayer printed wiring board 110 is selected and determined in accordance with the requirements for manufacturing the board.
  • the solder paste 107 of the upper multilayer printed wiring board 109 is subjected to reflow processing, the solder is rounded and rounded, so that it is possible to suppress the scattering of the solder during assembly. Further, the process can be omitted by not performing the reflow process of the solder paste 107 of the lower multilayer printed wiring board 110.
  • an underfill (resin, adhesive) 122 for inter-board filling is provided. Apply on the substrate.
  • the underfill 122 is disposed on the lower multilayer printed wiring board 110.
  • the underfill 122 it is preferable to employ, for example, an ultraviolet ray (hereinafter referred to as UV) delayed curing type adhesive.
  • the ultraviolet delayed curing type adhesive is an adhesive (resin) that starts to cure after being delayed (for example, about 5 minutes) by the irradiation of ultraviolet 115. That is, when the ultraviolet ray 115 is irradiated, the adhesive starts to harden after a desired time (for example, about 5 minutes) has elapsed since the irradiation.
  • the resin for interlayer filling is delayed, that is, the crosslinking reaction of the polymer compound as the adhesive component starts, so that the time for starting the curing can be shifted after the solder fusion connection. . That is, the order is such that curing of the resin for filling the interlayer is started after the solder is melted.
  • thermosetting resin underfill 122
  • underfill 122 a UV curing / thermosetting resin
  • the upper multilayer printed wiring board 109 and the lower multilayer printed wiring board 110 are installed on the dedicated jig 120, thereby aligning the upper and lower substrates.
  • the first ring-shaped electrode 118a of the multilayer printed wiring board 109 and the second ring-shaped electrode 118b of the multilayer printed wiring board 110 are aligned.
  • alignment is performed with the spacer member 112 disposed between the multilayer printed wiring board 109 and the multilayer printed wiring board 110.
  • fixing screws 113 having a length straddling the multilayer printed wiring board 109 and the multilayer printed wiring board 110 are used, and the two substrates are fixed by the fixing screws 113 and the nuts 114.
  • solder paste 107 of the multilayer printed wiring board 109 and the ring-shaped solder 108 of the multilayer printed wiring board 110 are melted by reflow processing. Then, the first ring-shaped electrode 118a of the multilayer printed wiring board 109 and the second ring-shaped electrode 118b of the multilayer printed wiring board 110 are electrically connected by a ring-shaped solder 200 (see FIG. 10).
  • a ring-shaped solder is formed inside the ring-shaped solder paste 107 (ring-shaped solder 200).
  • a resist 117 is formed. Therefore, even if the solder is melted, the ring-shaped solder resist 117 becomes a wall, so that the solder can be prevented from flowing into the through TH 102.
  • the underfill 122 is an ultraviolet ray delayed curing type adhesive
  • the first ring-shaped electrode 118 a of the multilayer printed wiring board 109 and the second ring-shaped electrode 118 b of the multilayer printed wiring board 110 are connected by the ring-shaped solder 200. After being electrically connected, the multilayer printed wiring board 109 and the multilayer printed wiring board 110 are joined via the underfill 122.
  • the multilayer printed wiring board 109 and the multilayer printed wiring board 110 are joined by the underfill 122, and the fixing screw 113 and the nut 114 having a length straddling the two boards are Fixed by.
  • the ring-shaped solder resist 117 is formed on the second ring-shaped electrode 118b of the multilayer printed wiring board 110 inside the ring-shaped solder paste 107. Yes. Thereby, even if the solder flows out in the step of bonding the substrates, the ring-shaped solder resist 117 becomes a wall, so that it is possible to prevent the solder from flowing into the through TH 102. It should be noted that the same effect can be obtained with respect to the upper multilayer printed wiring board 109 for preventing the solder from flowing into the through TH 102 described above.
  • the ring-shaped solder resist 117 serves as a wall, it is possible to prevent the resin from rising at the time of interlayer connection, that is, the flow of the underfill 122 into the through TH 102.
  • the reliability of the multilayer wiring substrate 101 can be improved, and further, high transmission quality can be improved.
  • the yield in the production of the multilayer wiring board 101 can be improved.
  • thermocompression process of a method of embedding a conductive portion such as solder in the adhesive layer and simultaneously press-bonding in the bonding process of the substrates is used.
  • thermocompression bonding process it is necessary to evacuate the substrate sandwiched between the plates of the vacuum thermocompression bonding apparatus, apply pressure by controlling the magnitude and timing of the pressure, and heat it. Specifically, it is necessary to perform temporary pressing until the temperature of the process becomes equal to or higher than the melting point of solder or the like and the solder is melted, and then perform main pressing to fill the gap between the multilayer substrates.
  • a vacuum thermocompression bonding apparatus capable of forming a high multi-layer substrate requires a large-scale press device, piping and other facilities and energy.
  • the substrates are bonded together using a solder reflow device used in the substrate assembly process, and the molten solder is integrated with the other solder to form a cylindrical shape. become.
  • the resin as the adhesive 202 may be applied before the solder melting step or may be injected later. Further, it may be liquid or solid. This makes it possible to reduce the number of processes and the costs associated with the production apparatus.
  • the inter-layer filling resin (adhesive 202) flows into the through holes of the laminated multilayer boards (multilayer printed wiring boards 109 and 110). It can be avoided.
  • the interlayer connection height between the upper and lower substrates can be secured by the spacer member 112. Furthermore, by using solder paste printing and screw fixing to a dedicated jig 120, a large-scale vacuum press apparatus can be used. Also, a bonded substrate (multilayer wiring substrate 101) can be formed.
  • the electrical performance and reliability of the multilayer wiring board 101 can be increased, and the multilayer wiring board 101 can be formed at low cost.
  • the multilayer wiring board 101 is formed by bonding (bonding) two multilayer boards (the multilayer printed wiring board 109 and the multilayer printed wiring board 110), the penetration TH 102 and the non-penetration TH 111 are formed. They can be mixed and formed.
  • modules and server blades can be connected with high density on the front and back surfaces of the multilayer wiring board 101.
  • FIG. 11 is a cross-sectional view showing a structure when the lower multilayer substrate and the upper multilayer substrate are fixed by screws in the production of the multilayer wiring substrate according to the second embodiment of the present invention.
  • 12 is a cross-sectional view showing the structure after the reflow heating of the lower multilayer substrate and the upper multilayer substrate shown in FIG. 11, and
  • FIG. 13 is a view between the lower multilayer substrate and the upper multilayer substrate shown in FIG. It is sectional drawing which shows an adhesive material filling state.
  • the multilayer wiring board 101 of the second embodiment has the same structure as that of the multilayer wiring board 101 of the first embodiment. However, in the manufacturing method, the multilayer printed wiring board 109 and the multilayer printed wiring board 110 are attached. After the alignment, an underfill (adhesive) 123 is filled between the two substrates.
  • the ring-shaped solder 108 is formed on the first ring-shaped electrode 118a of the multilayer printed wiring board 109, while the ring-shaped solder paste 107 is formed on the second ring-shaped electrode 118b of the multilayer printed wiring board 110.
  • Two formed substrates are prepared. Then, the upper multilayer printed wiring board 109 and the lower multilayer printed wiring board 110 are aligned.
  • the first ring-shaped electrode 118a of the multilayer printed wiring board 109 and the second ring-shaped electrode 118b of the multilayer printed wiring board 110 are aligned.
  • alignment is performed with the spacer member 112 disposed between the multilayer printed wiring board 109 and the multilayer printed wiring board 110.
  • fixing screws 113 having a length straddling the multilayer printed wiring board 109 and the multilayer printed wiring board 110 are used, and the two substrates are fixed by the fixing screws 113 and the nuts 114.
  • a ring-shaped solder resist is formed on the inner surface of the ring-shaped solder paste 107 (ring-shaped solder 200) on the second ring-shaped electrode 118b on the surface 110a of the lower multilayer printed wiring board 110. 117 is formed.
  • the two substrates are placed on the dedicated jig 120, and in this state, they are heated by a reflow process to melt the solder on the upper and lower substrates.
  • solder paste 107 of the multilayer printed wiring board 109 and the ring-shaped solder 108 of the multilayer printed wiring board 110 are melted by reflow processing. Then, the first ring-shaped electrode 118 a of the multilayer printed wiring board 109 and the second ring-shaped electrode 118 b of the multilayer printed wiring board 110 are electrically connected by the ring-shaped solder 200.
  • a ring-shaped solder is formed inside the ring-shaped solder paste 107 (ring-shaped solder 200).
  • a resist 117 is formed. Therefore, even if the solder is melted, the ring-shaped solder resist 117 becomes a wall, so that the solder can be prevented from flowing into the through TH 102. It should be noted that the same effect can be obtained with respect to the upper multilayer printed wiring board 109 with respect to the prevention of the inflow of solder into the through TH 102 described above.
  • an underfill (adhesive, resin) 123 for interlayer filling is formed on the multilayer printed wiring board 109 in advance as shown in FIG. It injects from the injection hole 121 previously prepared.
  • these nozzles 116 are inserted into the injection hole 121 using a coating device, a syringe 124, and the like, and the underfill 123 is inserted between the multilayer printed wiring board 109 and the multilayer printed wiring board 110 through the nozzle 116. Fill and fill.
  • the two substrates are heated to about 80-110 ° C. This heating can accelerate the filling speed and spread of the underfill 123 to be filled.
  • thermosetting combined resin may be used as the underfill 123.
  • the multilayer printed wiring board 109 and the multilayer printed wiring board 110 are joined via the underfill 123.
  • the multilayer printed wiring board 109 and the multilayer printed wiring board 110 are joined by the underfill 123, and further, the fixing screw 113 and the nut 114 having a length straddling the two substrates are used. Fixed.
  • the same effect as that of the first embodiment can also be obtained by the method of manufacturing the multilayer wiring board of the second embodiment. That is, since the ring-shaped solder resist 117 is formed inside the ring-shaped solder paste 107, the ring-shaped solder resist 117 becomes a wall even when the solder flows out in the substrate bonding process. Inflow of solder can be prevented.
  • the underfill 123 is injected between the two substrates after the solder connection, the ring-shaped solder 108 becomes a wall, and as a result, the underfill 123 can be prevented from flowing into the through TH 102.
  • the occurrence of poor connection between the ring-shaped electrodes 118 can be prevented, so that the reliability of the multilayer wiring board 101 can be improved.
  • FIG. 14 is a cross-sectional view showing an example of the structure of the multilayer substrate prepared in the manufacture of the multilayer wiring board according to Embodiment 3 of the present invention
  • FIG. 15 shows a structure in which resin paste is filled in the penetration TH of the multilayer substrate shown in FIG. It is sectional drawing shown.
  • 16 is a sectional view showing a structure in which plating is formed on the annular electrode of the multilayer substrate shown in FIG. 15.
  • FIG. 17 is a sectional view showing a structure in which a solder resist film is formed on the surface of the multilayer substrate shown in FIG. is there.
  • Embodiment 3 describes the non-penetrating TH 111 in the multilayer wiring board 101 shown in FIG. 1 of Embodiment 1.
  • the non-through TH 111 is inserted when the press-fit pin 104 (104a) shown in FIG. 1 is not inserted into the through hole (through TH 102 or non-through TH 111). There are cases.
  • the server blade 105 is connected to the front side, and the management module 106, switch module, fan module, power supply module unit, and the like are connected to the back side.
  • the multilayer printed wiring board 109 (or the multilayer printed wiring board 110) shown in FIG. 14 is filled with the paste material 205 that is a metal-filled resin for hole filling shown in FIG. Further, as shown in FIG. 16, a cover plating 206 serving as an electrode is formed thereon. Further, as shown in FIG. 17, a solder resist 203 may be formed on the substrate surface.
  • the press-fit pins 104 are inserted into the non-penetrating TH 111 shown in FIG. 17, so that the underfills 122 and 123 at the time of forming the bonded substrate flow into the through holes. should not be done. Therefore, it has a structure to prevent resin inflow.
  • FIG. 18 is a cross-sectional view showing the structure of the multilayer substrate prepared in the manufacture of the multilayer wiring substrate of the first modification of the third embodiment of the present invention.
  • FIG. 19 is a solder resist film on the annular electrode of the multilayer substrate shown in FIG. It is sectional drawing which shows the structure which formed.
  • FIG. 20 is a cross-sectional view showing the structure of the multilayer substrate prepared in the manufacture of the multilayer wiring substrate of the second modification of the third embodiment of the present invention.
  • 21 is a cross-sectional view showing a structure in which a solder resist film is formed on the surface of the multilayer substrate shown in FIG. 20, and metal pins are solder-connected to the annular electrode
  • FIG. 22 is a diagram of Embodiment 3 of the present invention. It is sectional drawing which shows the structure of the multilayer wiring board of a 3rd modification.
  • a solder resist 203 is formed, and the through hole is closed by the solder resist 203 to prevent the resin from flowing into the non-through TH111.
  • the solder resist 203 may be formed using a film or may be formed by printing.
  • the second modification shown in FIGS. 20 and 21 is to close the through hole with a sealing material 204 such as an I / O pin or a resin pin. Thereby, the resin inflow to the non-penetrating TH 111 can be prevented.
  • a sealing material 204 such as an I / O pin or a resin pin.
  • the sealing material 204 when a metal is used as the sealing material 204, it is preferable to solder-connect the sealing material 204.
  • the resin material can be bonded.
  • UV curing, laser welding, or the like can be applied, and a composite material can also be applied.
  • the third modification shown in FIG. 22 shows an example in which through-hole embedding with a paste material 205 and through-hole sealing with a lid plating 206, a solder resist 203 and a sealing material 204 are combined. . Of these, it is desirable to form the most effective through-hole seal.
  • FIG. 23 is a diagram showing an example of each region in the multilayer wiring board according to the fourth embodiment of the present invention, where (a) is a plan view showing an end region, and (b) is a side view showing a warped state of the substrate. It is. Furthermore, FIG. 24 is a figure which shows an example of the multilayer wiring board of Embodiment 4 of this invention, (a) is sectional drawing which shows the solder connection state of an up-and-down board, (b) shows the planar size of an annular electrode. It is a top view.
  • the multilayer wiring board 101 is a board having a relatively large plane area (for example, about 500 mm ⁇ 600 mm), and therefore, it is preferable to take measures against warping.
  • FIG. 23A shows regions of the end portions 135 and 136 and the central portion 137 in the plan view of the multilayer wiring substrate 101, respectively.
  • hatched regions are the end portions 135 and 136.
  • a region inside the end portions 135 and 136 is a central portion 137.
  • the end portions 135 and 136 in the multilayer wiring board 101 are substantially each of a long side (side along the longitudinal direction 134) and a short side (side along the width direction 133) on the main surface (surface 110a shown in FIG. 1). It is an area that is divided into six equal parts and enters the inside by the width corresponding to the six equal parts from the outer peripheral edge at each side. A region other than the end portions 135 and 136, that is, a region inside the end portions 135 and 136 is a central portion 137.
  • a line passing through the centers of two opposing sides in the longitudinal direction 134 is defined as a first center line 131, and a line passing through the centers of the two opposing sides in the width direction 133 is second.
  • the center line 132 is used.
  • a warp 140 increases in the longitudinal direction 134 from the central portion 137 to the end portion 136. easy.
  • the application amount of the ring-shaped solder paste 107 shown in FIGS. 4 and 6 is changed to the multilayer wiring board 101 (multilayer printed wiring as shown in FIG. 24A).
  • the amount of application to the ring-shaped electrodes 118 provided at the end portions 135 and 136 is larger than the ring-shaped electrode 118 shown in FIG. 1 provided at the central portion 137 of the plates 109 and 110).
  • the bump-shaped solder 142a, 142b of each electrode at the end portions 135, 136 is formed based on the amount of solder applied to form the bump-shaped solder 141 of each electrode at the central portion 137.
  • the amount of solder applied is greater.
  • end portions 135 and 136 are also closer to the outer peripheral ends of the end portions 135 and 136 by increasing the amount of solder applied to form the bump-like solder 142b at the position of the end portion outer side 139 than the end portion inner side 138. The reliability of the solder connection at the location can be increased.
  • the adjustment (control) of the amount of solder applied to the end portions 135 and 136 and the central portion 137 is such that the planar size (for example, diameter) of the ring-shaped electrode 118 is directed toward the outer peripheral end. It becomes easy to control by enlarging as it increases.
  • the planar size of the ring electrode 118 provided at the end 136 (135) is larger than the planar size of the ring electrode 118 provided at the central portion 137. Further, also in the end portion 136 (135), the planar size of the ring electrode 118 at the position of the end portion outer side 139 is larger than that of the end portion inner side 138.
  • the solder application amount and the solder size can be easily adjusted (controlled).
  • the amount of solder paste 107 applied on ring-shaped electrode 118 of multilayer wiring board 101 is set to have more ends 135 and 136 than the central part 137 of the board.
  • the height of the ring-shaped solder 200 after reflow can be controlled by adjusting the amount of printed solder on the ring-shaped electrode 118 according to the location of the substrate.
  • the reliability and quality of the multilayer wiring board 101 can be improved.
  • solder interlayer connection that absorbs the warpage of the board.
  • the case where the shape of the ring-shaped solder resist in plan view is circular, but it is not limited to a circle but may be a polygon such as a rectangle.
  • the multilayer wiring board 101 having the number of layers of the multilayer wiring board 101 is described as an example, but the number of layers is not limited to 20 or more. Any multilayer wiring board having a plurality of layers as described above can be applied.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

　多層配線基板およびその製造における信頼性を向上させる。多層プリント配線板１１０のリング状電極上のリング状はんだ１０８の内側にリング状ソルダレジスト１１７が配置されたことにより、基板の貼り合わせ工程でリング状はんだ１０８が流れ出てもリング状ソルダレジスト１１７が壁となる。これにより、スルーホール内へのはんだの流入を防ぐことができ、はんだ接続部での接続不良の発生を防ぐことができる。その結果、多層配線基板の信頼性を向上できる。

Description

多層配線基板およびその製造方法
　本発明は、多層配線基板およびその製造技術に関し、特に、基板同士の貼り合わせによって製造される多層配線基板に関する。
　近年、通信機器等のインターフェースの高速化に伴い、ルータ、サーバ、ＲＡＩＤ（Redundant Arrays of Inexpensive Disks)等の情報処理装置のデータ転送の帯域は、３年で２倍の大容量化・高速化が進んでいる。これら情報処理装置の中に配置されるミッドプレーン（バックプレーンとも呼ばれる中継基板）は、情報処理装置の筐体内部に機能ごとの構成要素であるモジュールから出た信号を他のモジュールへ分配する高速伝送用の高多層プリント基板である。
　ミッドプレーンの信号の伝送速度は１０Ｇｂｐｓが実用化され、次世代では２５Ｇｂｐｓかそれ以上に達すると予想される。これに伴い、サーバの高密度化と情報処理装置のラック内部のミッドプレーンの高速伝送への対応化は急務である。したがって、今後、サーバのミッドプレーンでは、これにプレスフィットコネクタ（ピン付きコネクタ）で接続されるブレード等のモジュールの高密度実装の要請が高い。
　ここで、本願発明者が検討した、サーバの筐体内部のミッドプレーンを介して信号が相互伝送される機器の概略構造を図２５に示す。例えば、ミッドプレーン３００には装置の構成要素であるサーバブレード１０５が表面に接続され、裏面にマネジメントモジュール１０６、スイッチモジュール、ファンモジュール、電源モジュールユニット等が接続される。
　ミッドプレーン３００は、例えば２４層からなる多層プリント基板（多層配線基板）であり、プレスフィットコネクタ１０３を介して各機器との電気的接続を得る構造となっている。また、プレスフィットコネクタ１０３はバネ型のプレスフィットピン１０４を、ミッドプレーン３００の貫通スルーホール１０２（以降、貫通ＴＨともいう）に挿入することにより電気的接続を図る構造である。
　上記多層プリント基板（多層配線基板）を、真空プレス等による基板同士の貼り合わせを用いて製造する技術が、特許文献１，２および３に開示されている。
特開２００５－１１６８１１号公報 特開２００２－６４２７２号公報 特開２００１－１７７０００号公報
　上述の貼り合わせの技術では、スルーホール電極（貫通孔内配線）上の環状の電極に、はんだを形成して基板同士の貼り合せを行っている。そして、貼り合わせ工程では、その加圧力により、基板側のスルーホール（貫通孔）に、はんだが入り込んではんだの形状不良が発生し、はんだ接続不良に至ることがある。
　さらに、貼り合わせ工程での加圧力により、基板同士を接着する接着材用の樹脂がはんだを押し流し、はんだ接続部の形状不良やオープン不良を引き起こす。
　その結果、多層配線基板の信頼性や歩留りが低下することが課題となっている。
　本発明の目的は、多層配線基板およびその製造における信頼性を向上させることができる技術を提供することにある。
　本発明の上記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
　本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
　本発明の多層配線基板は、表裏面に形成された第１環状電極と上記表裏面の第１環状電極を電気的に接続する複数の貫通孔内配線とを備えた第１多層基板と、表裏面に形成された第２環状電極と上記表裏面の第２環状電極を電気的に接続する複数の貫通孔内配線とを備えた第２多層基板と、を有するものである。また、上記多層配線基板は、上記第１多層基板の上記第１環状電極と上記第２多層基板の上記第２環状電極とを電気的に接続する環状導電性部材と、平面視で上記環状導電性部材の内側に設けられた環状絶縁性部材と、を有している。さらに、上記第１多層基板と上記第２多層基板とは接着材を介して接合され、上記第１多層基板と上記第２多層基板との間に、上記環状導電性部材と上記環状絶縁性部材とが配置されている。
　また、本発明の多層配線基板の製造方法は、（ａ）表裏面に形成された第１環状電極を備えた第１多層基板と、表裏面に形成された第２環状電極を備えた第２多層基板とを準備する工程、（ｂ）上記第１環状電極と上記第２環状電極とが対向するように上記第１多層基板と上記第２多層基板とを位置合わせする工程、を有するものである。また、（ｃ）上記第１環状電極と上記第２環状電極とを環状導電性部材によって電気的に接続する工程、（ｄ）上記第１多層基板と上記第２多層基板とを接着材を介して接合する工程、を有している。さらに、上記（ｃ）工程において、上記環状導電性部材の内側に環状絶縁性部材を配置した状態で上記第１環状電極と上記第２環状電極とを電気的に接続する。
　本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
　多層配線基板の信頼性を向上させることができる。また、多層配線基板の製造における歩留りを向上させることができる。
本発明の実施の形態１の多層配線基板の構造の一例を示す断面図である。 図１に示す多層配線基板の製造における環状電極上の環状絶縁性部材およびスペーサ部材の構造の一例を示す部分平面図である。 図１に示す環状電極上にはんだペーストを印刷し、かつスペーサ部材を印刷した状態を示す部分平面図である。 図１に示す多層配線基板の下側多層基板においてはんだペースト印刷およびスペーサ部材印刷後の構造を示す断面図である。 図４に示す下側多層基板におけるリフロー加熱後の構造を示す断面図である。 図１に示す多層配線基板の上側多層基板においてはんだペースト印刷およびスペーサ部材印刷後の構造を示す断面図である。 図６に示す上側多層基板におけるリフロー加熱後の構造を示す断面図である。 図５に示す下側多層基板において接着材塗布後の構造を示す断面図である。 下側多層基板と上側多層基板とをねじ固定する際の構造を示す断面図である。 図９に示す下側多層基板と上側多層基板とをリフロー加熱した後の構造を示す断面図である。 本発明の実施の形態２の多層配線基板の製造において下側多層基板と上側多層基板とをねじ固定する際の構造を示す断面図である。 図１１に示す下側多層基板と上側多層基板とをリフロー加熱した後の構造を示す断面図である。 図１２に示す下側多層基板と上側多層基板との間への接着材充填状態を示す断面図である。 本発明の実施の形態３の多層配線基板の製造において準備する多層基板の構造の一例を示す断面図である。 図１４に示す多層基板の貫通ＴＨに樹脂ペーストを充填した構造を示す断面図である。 図１５に示す多層基板の環状電極上にめっきを形成した構造を示す断面図である。 図１６に示す多層基板の表面にソルダレジスト膜を形成した構造を示す断面図である。 本発明の実施の形態３の第１変形例の多層配線基板の製造において準備する多層基板の構造を示す断面図である。 図１８に示す多層基板の環状電極上にソルダレジスト膜を形成した構造を示す断面図である。 本発明の実施の形態３の第２変形例の多層配線基板の製造において準備する多層基板の構造を示す断面図である。 図２０に示す多層基板の表面上にソルダレジスト膜を形成し、かつ環状電極上に金属ピンをはんだ接続した構造を示す断面図である。 本発明の実施の形態３の第３変形例の多層配線基板の構造を示す断面図である。 本発明の実施の形態４の多層配線基板における各領域の一例を示す図であり、（ａ）は端部の領域を示す平面図、（ｂ）は基板の反り状態を示す側面図である。 本発明の実施の形態４の多層配線基板の一例を示す図であり、（ａ）は上下基板のはんだ接続状態を示す断面図、（ｂ）は環状電極の平面サイズを示す平面図である。 比較例の多層配線基板の構造を示す断面図である。
　以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
　さらに、以下の実施の形態では便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。
　また、以下の実施の形態において、要素の数など（個数、数値、量、範囲などを含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。
　また、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
　また、以下の実施の形態において、構成要素等について、「Ａからなる」、「Ａよりなる」、「Ａを有する」、「Ａを含む」と言うときは、特にその要素のみである旨明示した場合等を除き、それ以外の要素を排除するものでないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲等についても同様である。
　以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、図面をわかりやすくするために平面図であってもハッチングを付す場合がある。
　＜実施の形態１＞
　図１は本発明の実施の形態１の多層配線基板の構造の一例を示す断面図、図２は図１に示す多層配線基板の製造における環状電極上の環状絶縁性部材およびスペーサ部材の構造の一例を示す部分平面図、図３は図１に示す環状電極上にはんだペーストを印刷し、かつスペーサ部材を印刷した状態を示す部分平面図である。
　図１に示す本実施の形態１の多層配線基板１０１は、２枚の多層基板を貼り合わせて形成したものであり、例えば、層数が２０層以上の高多層基板である。
　本実施の形態１の多層配線基板１０１の構成について説明すると、上側の多層プリント配線板（第１多層基板）１０９と、下側の多層プリント配線板（第２多層基板）１１０とが、接着材２０２の層を介して接合されている（貼り合わせられている）。
　そして、多層プリント配線板１０９と多層プリント配線板１１０との層間接続部として、スルーホール電極１２６ａ，１２６ｂそれぞれのリング状電極（環状電極）１１８上に形成されたリング状はんだ（環状導電性部材）２００を介して電気的に接続されている。
　ここで、上側の多層プリント配線板１０９には、その表面１０９ａと裏面１０９ｂのそれぞれに複数の第１リング状電極（第１環状電極）１１８ａが形成されており、これらの表裏面の第１リング状電極１１８ａのそれぞれは、複数の貫通孔内配線であるスルーホール配線１２５ａによって電気的に接続されている。
　同様に、下側の多層プリント配線板１１０にも、その表面１１０ａと裏面１１０ｂのそれぞれに複数の第２リング状電極（第２環状電極）１１８ｂが形成されており、これらの表裏面の第２リング状電極１１８ｂのそれぞれは、複数の貫通孔内配線であるスルーホール配線１２５ｂによって電気的に接続されている。
　そして、多層配線基板１０１では、上側の多層プリント配線板１０９の裏面１０９ｂの第１リング状電極１１８ａと、下側の多層プリント配線板１１０の表面１１０ａの第２リング状電極１１８ｂとがリング状はんだ２００によって電気的に接続されている。
　そこで、多層配線基板１０１において、上記リング状はんだ２００によって電気的に接続されたスルーホールは、多層配線基板１０１の表面１０１ａから裏面１０１ｂまで貫通した構造となっており、このスルーホールを貫通スルーホール（貫通ＴＨ）１０２と呼ぶ。
　すなわち、多層配線基板１０１における貫通ＴＨ１０２は、表面１０１ａ側から裏面１０１ｂ側まで貫通した孔である。したがって、貫通ＴＨ１０２が形成されている表面１０１ａ側のリング状電極１１８と、裏面１０１ｂ側のリング状電極１１８とが、スルーホール配線１２５ａと、第１リング状電極１１８ａと、リング状はんだ２００と、第２リング状電極１１８ｂと、スルーホール配線１２５ｂとを介して電気的に接続されている。
　さらに、多層配線基板１０１には、上記貫通ＴＨ１０２が形成された第１リング状電極１１８ａおよび第２リング状電極１１８ｂにおいて、多層プリント配線板１０９と多層プリント配線板１１０との間に、図３に示すように、平面視でリング状はんだ２００の内側の位置に、環状絶縁性部材であるリング状ソルダレジスト１１７が設けられている。
　すなわち、本実施の形態１の多層配線基板１０１には、上側のスルーホール電極１２６ａと下側のスルーホール電極１２６ｂとが、リング状はんだ２００を介して電気的に接続されるような貫通ＴＨ１０２が複数設けられている。そして、これらの複数の貫通ＴＨ１０２のそれぞれにおいて、多層プリント配線板１０９と多層プリント配線板１１０との間に図３に示すリング状はんだ２００が配置され、さらにこのリング状はんだ２００の内側にリング状ソルダレジスト１１７が配置されている。
　なお、多層プリント配線板１０９のスルーホール電極１２６ａは、その表裏面に形成された第１リング状電極１１８ａと、表裏面の第１リング状電極１１８ａを繋ぐスルーホール配線１２５ａとからなる。
　同様に、多層プリント配線板１１０のスルーホール電極１２６ｂは、その表裏面に形成された第２リング状電極１１８ｂと、表裏面の第２リング状電極１１８ｂを繋ぐスルーホール配線１２５ｂとからなる。
　また、図１に示すように、多層配線基板１０１には、その表面１０１ａから裏面１０１ｂまでは貫通していない非貫通ＴＨ１１１も複数設けられている。これらの非貫通ＴＨ（スルーホール）１１１は、上側の多層プリント配線板１０９および下側の多層プリント配線板１１０のそれぞれでは貫通しているが、多層配線基板１０１全体としては貫通していない孔である。
　ただし、非貫通ＴＨ１１１は、多層プリント配線板１０９と多層プリント配線板１１０のそれぞれではスルーホール電極１２６ａ，１２６ｂとして形成されているため、表面１０１ａ側に搭載されたプレスフィットコネクタ１０３の裏面１０１ｂ側の位置には別のプレスフィットコネクタ１０３を搭載することができる。
　なお、多層配線基板１０１の表面１０１ａ側には、サーバブレード１０５がプレスフィットピン１０４，１０４ａを介して接続されている。プレスフィットピン１０４は、多層配線基板１０１の非貫通ＴＨ１１１に接続する、長さが短いピンであり、一方、プレスフィットピン１０４ａは、多層配線基板１０１の貫通ＴＨ１０２に接続する長さが長いピンである。
　また、多層配線基板１０１の裏面１０１ｂ側には、マネジメントモジュール１０６、スイッチモジュール、ファンモジュール、電源モジュールユニット等が、長さが短いプレスフィットピン１０４を介して接続されている。
　すなわち、図１に示す多層配線基板１０１は、プレスフィットコネクタ１０３を介して各機器との電気的接続を得る構造となっている。また、プレスフィットコネクタ１０３はバネ型のプレスフィットピン１０４，１０４ａを、多層配線基板１０１の貫通ＴＨ１０２や非貫通ＴＨ１１１に挿入することにより、電気的接続を図る構造となっている。
　なお、多層配線基板１０１の非貫通ＴＨ１１１には、孔が塞がれた状態のスルーホールが存在している。例えば、樹脂等の封止材２０４、あるいはソルダレジスト２０３によって孔の開口部分を塞いでもよいし、孔に印刷等によって後述するはんだペースト１０７を埋め込んでもよい。
　はんだペースト１０７を埋め込んだスルーホール電極１２６ａとスルーホール電極１２６ｂとをはんだ材２０１で接続することにより、上側の多層プリント配線板１０９のスルーホール電極１２６ａと、下側の多層プリント配線板１１０のスルーホール電極１２６ｂとを電気的に接続することも可能である。
　次に、図２および図３に示すリング状ソルダレジストとスペーサ部材について説明する。
　図２は、貫通ＴＨ１０２のリング状電極１１８上の一部にリング状ソルダレジスト１１７が形成され、かつその隣にスペーサ部材１１２が配置された構造を示している。
　また、図３は、貫通ＴＨ１０２のリング状電極１１８上においてリング状ソルダレジスト１１７の外側にリング状はんだ２００が形成（印刷）され、かつその隣にスペーサ部材１１２が配置された構造を示している。すなわち、リング状電極１１８においてリング状はんだ２００の内側の位置にリング状ソルダレジスト（円形）１１７が形成された構造となっている。
　ここで、リング状電極１１８は、例えば、銅電極であり、また、リング状はんだ１０８は、例えば、Ｓｎ- ３Ａｇ-0.5Ｃｕはんだ（鉛フリーはんだ）ペーストを印刷して形成した電極である。
　また、スペーサ部材１１２は、樹脂ペーストあるいは金属ペーストもしくは金属ワッシャー等が好ましく、薄く形成することが可能で、かつ比較的硬質な部材であればよい。多層プリント配線板１０９と多層プリント配線板１１０との間にスペーサ部材１１２を介在（配置）させることにより、上下の基板の間の隙間を確保することができ、リング状はんだ２００が変形することを防止できる。
　また、リング状電極１１８は、２枚の基板を貼り合わせる際に、対向するリング状電極１１８とリング状はんだ２００を介して電気的に接続される。その際、リング状に印刷された後述するはんだペースト１０７が、溶融し、かつ貼り合せるプロセスの途中で貫通ＴＨ１０２に流れ込むのを、リング状ソルダレジスト１１７が壁となって防止する。
　すなわち、リング状電極１１８上において、リング状のはんだペースト１０７の内側の位置にリング状ソルダレジスト１１７が形成されていることにより、リフロー時にはんだが溶融して貫通ＴＨ１０２内に流れ込むのを防ぐことができる。
　なお、図２に示すように、リング状ソルダレジスト１１７は貫通ＴＨ１０２の内壁から、印刷精度によるが、３０～１５０μｍ程度離れた場所に形成することが好ましい。さらに、リング状ソルダレジスト１１７の外側に、エッチングによる銅箔またはメッキによる銅製の電極（リング状電極１１８の一部）が、７５～５００μｍ程度の幅で形成されている。
　また、リング状のはんだペースト１０７の周囲の領域、およびスペーサ部材１１２の周囲の領域には、ソルダレジスト２０３が形成されている。
　ここで、リング状電極１１８上に形成されるソルダレジスト２０３は、ソルダレジスト２０３がリング状電極１１８を部分的に覆う形となるように形成される、所謂ＳＭＤ（Solder Musk Defined)方式で形成する（図４参照）。ＳＭＤ方式を採用することにより、はんだペースト印刷時のはんだの塗布量のばらつきを小さくすることができ、良好なリング状はんだ２００を形成することができる。
　次に、本実施の形態１の多層配線基板の製造方法について説明する。
　図４は図１に示す多層配線基板の下側多層基板においてはんだペースト印刷およびスペーサ部材印刷後の構造を示す断面図、図５は図４に示す下側多層基板におけるリフロー加熱後の構造を示す断面図である。また、図６は図１に示す多層配線基板の上側多層基板においてはんだペースト印刷およびスペーサ部材印刷後の構造を示す断面図、図７は図６に示す上側多層基板におけるリフロー加熱後の構造を示す断面図、図８は図５に示す下側多層基板において接着材塗布後の構造を示す断面図である。さらに、図９は下側多層基板と上側多層基板とをねじ固定する際の構造を示す断面図、図１０は図９に示す下側多層基板と上側多層基板とをリフロー加熱した後の構造を示す断面図である。
　まず、図４に示す表面１１０ａと裏面１１０ｂとに形成された第２リング状電極（第２環状電極）１１８ｂを電気的に接続する複数のスルーホール配線（貫通孔内配線）１２５ｂを備えた多層プリント配線板１１０を準備する。
　ここで、多層プリント配線板１１０の表面１１０ａのスルーホール電極１２６ｂの第２リング状電極１１８ｂ上には、はんだペースト１０７が、図３に示すようにリング状に印刷によって形成されている（リング状はんだ２００のこと）。そして、リング状のはんだペースト１０７の内側には、リング状ソルダレジスト１１７が形成されている。
　また、はんだペースト１０７から離れた箇所にはスペーサ部材１１２が配置されており、さらに、リング状のはんだペースト１０７（リング状はんだ２００）の周囲の領域、およびスペーサ部材１１２の周囲の領域には、ソルダレジスト２０３が形成されている。
　同様に、図６に示す表面１０９ａと裏面１０９ｂとに形成された第１リング状電極（第１環状電極）１１８ａを電気的に接続する複数のスルーホール配線（貫通孔内配線）１２５ａを備えた多層プリント配線板１０９を準備する。
　ここで、多層プリント配線板１０９の表面１０９ａのスルーホール電極１２６ａの第１リング状電極１１８ａ上には、はんだペースト１０７がリング状に印刷によって形成されている。そして、リング状のはんだペースト１０７の内側には、リング状ソルダレジスト１１７が形成されている。
　なお、はんだペースト１０７のはんだは、例えば、Ｓｎ- ３Ａｇ-0.5Ｃｕはんだ（鉛フリーはんだ）を用いることが好ましいが、これに限るものではない。
　また、リング状のはんだペースト１０７の周囲の領域には、ソルダレジスト２０３が形成されている。
　その後、図５および図７に示すように、リフロー処理を行ってはんだペースト１０７を加熱し、溶融する。これにより、第２リング状電極１１８ｂ上および第１リング状電極１１８ａ上にそれぞれリング状はんだ（環状導電性部材）１０８を形成する。
　ただし、図４，５に示す下側の多層プリント配線板１１０は、はんだペースト１０７のリフロー処理を行わなくてもよい。これは、上側の多層プリント配線板１０９に比べて、下側の多層プリント配線板１１０は、組み立てにおいて移動が少ないためである。
　したがって、少なくとも上側の多層プリント配線板１０９のはんだペースト１０７がリフロー処理されていればよい。下側の多層プリント配線板１１０のリフロー処理を行うか否かは、基板製造上の要求に合わせて選択して決める。
　なお、上側の多層プリント配線板１０９のはんだペースト１０７がリフロー処理されていることにより、はんだは角が取れて丸くなっているため、組み立て時のはんだの飛散を抑制することができる。また、下側の多層プリント配線板１１０のはんだペースト１０７のリフロー処理を行わないことにより、工程を省略することができる。
　次に、上側の多層プリント配線板１０９上の電極接続用のリング状のはんだペースト１０７をリフロー処理した後に、図８に示すように、基板間充填用のアンダーフィル（樹脂、接着材）１２２を基板上に塗布する。
　つまり、上側の多層プリント配線板１０９と下側の多層プリント配線板１１０とを位置合わせする前に、下側の多層プリント配線板１１０上にアンダーフィル１２２を配置する。
　このアンダーフィル１２２として、例えば紫外線（以降ＵＶと記す）遅延硬化型の接着材を採用することが好ましい。紫外線遅延硬化型の接着材は、紫外線１１５の照射によりその時点から遅延（例えば、５分程度）して（遅れて）硬化を開始する接着材（樹脂）である。つまり、紫外線１１５を照射した際に、その照射時から所望時間（例えば、５分程度）が経過した後に硬化が始まる接着材である。
　したがって、ＵＶ照射を行った後、遅れて層間充填用の樹脂の硬化、すなわち接着成分である高分子化合物の架橋反応が始まるので、硬化開始の時間をはんだ溶融接続の後にずらすことが可能である。つまり、はんだが溶融した後に、層間充填用の樹脂の硬化を開始するような順序とする。
　これにより、はんだリフロー処理後にアンダーフィル１２２の硬化が始まるため、はんだが阻害されて形状変化が起こり、はんだ接続不良に至るようなことを抑制することができる。
　なお、ＵＶ硬化／熱硬化併用型の樹脂（アンダーフィル１２２）を用いててもよい。
　その後、図９に示すように、上側の多層プリント配線板１０９と下側の多層プリント配線板１１０とを専用の治具１２０に対して設置し、これにより、上下の基板の位置合わせを行う。この時、多層プリント配線板１０９の第１リング状電極１１８ａと、多層プリント配線板１１０の第２リング状電極１１８ｂとが対向するように位置を合わせる。
　さらに、多層プリント配線板１０９と多層プリント配線板１１０との間にスペーサ部材１１２を配置した状態で位置合わせを行う。
　ここでは、位置決めピン１１９によって位置決めを行い、そして固定用ネジ１１３によって固定を行う。基板の固定では、多層プリント配線板１０９と多層プリント配線板１１０とに跨がる長さの固定用ネジ１１３を用い、固定用ネジ１１３とナット１１４とによって２枚の基板を固定する。
　この状態で、リフロー処理により加熱して上下の基板のはんだを溶融する。
　ここでは、リフロー処理によって多層プリント配線板１０９のはんだペースト１０７と、多層プリント配線板１１０のリング状はんだ１０８とを溶融する。そして、多層プリント配線板１０９の第１リング状電極１１８ａと、多層プリント配線板１１０の第２リング状電極１１８ｂとをリング状はんだ２００（図１０参照）によって電気的に接続する。
　この時、下側の多層プリント配線板１１０の表面１１０ａの第２リング状電極１１８ｂ上には、図３に示すように、リング状のはんだペースト１０７（リング状はんだ２００）の内側にリング状ソルダレジスト１１７が形成されている。したがって、はんだが溶融してもリング状ソルダレジスト１１７が壁となるため、貫通ＴＨ１０２へのはんだの流れ込みを防ぐことができる。
　そして、アンダーフィル１２２が紫外線遅延硬化型の接着材であるため、多層プリント配線板１０９の第１リング状電極１１８ａと、多層プリント配線板１１０の第２リング状電極１１８ｂとがリング状はんだ２００によって電気的に接続された後、多層プリント配線板１０９と多層プリント配線板１１０とがアンダーフィル１２２を介して接合される。
　これにより、図１０に示すように多層プリント配線板１０９と多層プリント配線板１１０とが、アンダーフィル１２２によって接合され、さらに２枚の基板に跨がる長さの固定用ネジ１１３とナット１１４とによって固定される。
　本実施の形態１の多層配線基板およびその製造方法によれば、多層プリント配線板１１０の第２リング状電極１１８ｂ上に、リング状のはんだペースト１０７の内側にリング状ソルダレジスト１１７が形成されている。これにより、基板の貼り合わせ工程ではんだが流れ出てもリング状ソルダレジスト１１７が壁となるため、貫通ＴＨ１０２内へのはんだの流入を防ぐことができる。なお、上述の貫通ＴＨ１０２内へのはんだの流入防止については、上側の多層プリント配線板１０９についても同様の作用効果を得ることができる。
　これにより、リング状電極１１８におけるはんだ接続部での接続不良の発生を防ぐことができる。
　また、リング状ソルダレジスト１１７が壁となるため、層間接続時の樹脂上がり、すなわちアンダーフィル１２２の貫通ＴＨ１０２内への流入も防ぐことができる。
　以上により、上側と下側の基板のリング状電極１１８同士における接続不良の発生を防止できるため、多層配線基板１０１の信頼性を向上させることができ、さらに、高伝送品質を向上させることができる。
　また、多層配線基板１０１の製造における歩留りを向上させることができる。
　なお、図２５に示す比較例のミッドプレーン３００の製造では、基板の貼り合わせ工程において、接着材層中にはんだ等の導電部を埋め込み、そして同時圧着する工法の熱圧着プロセスを用いている。
　上述の熱圧着プロセスでは、真空熱圧着装置の定板に挟まれた基板を真空引きし、圧力の大きさとタイミングをコントロールして圧力を掛け、加熱する必要がある。具体的には、プロセスの温度がはんだ等の融点以上になり、はんだが溶融するまでは仮プレスで行い、その後に本プレスを行い、樹脂を多層基板間の隙間に充填させる必要がある。
　例えば、高多層基板を形成可能な真空熱圧着装置は大掛かりなプレス装置、配管等の設備、エネルギーが必要である。
　これに対し、本実施の形態１の多層配線基板１０１においては、基板の組み立てプロセスで用いるはんだリフロー装置を用いて基板同士を貼り合せ、その時に溶融したはんだが他方のはんだと一体化して円筒状になる。このため、熱圧着プロセスにおいて圧力コントロールや、圧着タイミングの調整が不要となる。接着材２０２である樹脂は、このはんだ溶融工程の前に塗布してもよいし、後から注入してもよい。さらには、液状でもよいし、固形状でもよい。これにより工程数ならびに生産装置に関わるコストの削減を図ることが可能になる。
　すなわち、基板の貼り合わせ工程において、高額なプレス機を用いた真空雰囲気での貼り合わせを行わず、接着材２０２（アンダーフィル１２２）の圧着のみが基板の形成プロセスの主要プロセスとなるため、多層配線基板１０１の製造コストの低減化を図ることができる。
　また、リング状ソルダレジスト１１７とリング状はんだ２００とが形成されていることにより、貼り合わせ多層基板（多層プリント配線板１０９，１１０）のスルーホールへの層間充填樹脂（接着材２０２）の流入を回避することができる。
　その結果、プレスフィットピン挿入のためのスペースを確保することができる。
　また、上下基板の層間接続高さは、スペーサ部材１１２によって確保することができ、さらに、はんだペースト印刷と専用の治具１２０へのねじ固定とによって、規模の大きな真空プレス装置を使用しなくても貼り合わせ基板（多層配線基板１０１）を形成することができる。
　これにより、多層配線基板１０１の電気性能や信頼性を高くすることができ、さらに、低コストで多層配線基板１０１を形成することができる。
　また、多層配線基板１０１は、２枚の多層基板（多層プリント配線板１０９と多層プリント配線板１１０）を貼り合わせて（接合して）形成したものであるため、貫通ＴＨ１０２と非貫通ＴＨ１１１とを混在させて形成することができる。
　これにより、多層配線基板１０１の表裏面において、モジュールやサーバブレード等を高密度に接続することができる。
　＜実施の形態２＞
　図１１は本発明の実施の形態２の多層配線基板の製造において下側多層基板と上側多層基板とをねじ固定する際の構造を示す断面図である。さらに、図１２は図１１に示す下側多層基板と上側多層基板とをリフロー加熱した後の構造を示す断面図、図１３は図１２に示す下側多層基板と上側多層基板との間への接着材充填状態を示す断面図である。
　本実施の形態２の多層配線基板１０１は、その構造は、実施の形態１の多層配線基板１０１と同様であるが、その製造方法において、多層プリント配線板１０９と多層プリント配線板１１０とを貼り合わせた後に、２枚の基板間にアンダーフィル（接着材）１２３を充填するものである。
　したがって、本実施の形態２では、多層配線基板１０１の製造方法において、実施の形態１と異なる部分のみについて説明する。
　図１１に示すように、多層プリント配線板１０９の第１リング状電極１１８ａにリング状はんだ１０８が形成され、一方、多層プリント配線板１１０の第２リング状電極１１８ｂにリング状のはんだペースト１０７が形成された２枚の基板を準備する。そして、上側の多層プリント配線板１０９と、下側の多層プリント配線板１１０とを位置合わせする。
　この時、多層プリント配線板１０９の第１リング状電極１１８ａと、多層プリント配線板１１０の第２リング状電極１１８ｂとが対向するように位置を合わせる。
　さらに、多層プリント配線板１０９と多層プリント配線板１１０との間にスペーサ部材１１２を配置した状態で位置合わせを行う。
　ここでは、位置決めピン１１９によって位置決めを行い、そして固定用ネジ１１３によって固定を行う。基板の固定では、多層プリント配線板１０９と多層プリント配線板１１０とに跨がる長さの固定用ネジ１１３を用い、固定用ネジ１１３とナット１１４とによって２枚の基板を固定する。
　なお、下側の多層プリント配線板１１０の表面１１０ａの第２リング状電極１１８ｂ上には、図３に示すように、リング状のはんだペースト１０７（リング状はんだ２００）の内側にリング状ソルダレジスト１１７が形成されている。
　そして、図１２に示すように、２枚の基板を専用の治具１２０に対して設置し、この状態で、リフロー処理により加熱して上下の基板のはんだを溶融する。
　ここでは、リフロー処理によって多層プリント配線板１０９のはんだペースト１０７と、多層プリント配線板１１０のリング状はんだ１０８とを溶融する。そして、多層プリント配線板１０９の第１リング状電極１１８ａと、多層プリント配線板１１０の第２リング状電極１１８ｂとをリング状はんだ２００によって電気的に接続する。
　この時、下側の多層プリント配線板１１０の表面１１０ａの第２リング状電極１１８ｂ上には、図３に示すように、リング状のはんだペースト１０７（リング状はんだ２００）の内側にリング状ソルダレジスト１１７が形成されている。したがって、はんだが溶融してもリング状ソルダレジスト１１７が壁となるため、貫通ＴＨ１０２へのはんだの流れ込みを防ぐことができる。なお、上述の貫通ＴＨ１０２内へのはんだの流入防止については、上側の多層プリント配線板１０９についても、同様の作用効果を得ることができる。
　そして、基板上の電極接続用のはんだをリフロー処理して加熱した後、図１３に示すように、層間充填用のアンダーフィル（接着材、樹脂）１２３を、予め多層プリント配線板１０９上に形成しておいた注入孔１２１から注入する。
　例えば、塗布装置やシリンジ１２４等を用いてこれらのノズル１１６を注入孔１２１に差し込み、ノズル１１６を介してアンダーフィル１２３を層間、すなわち、多層プリント配線板１０９と多層プリント配線板１１０との間に注入・充填する。
　その際、２枚の基板は８０～１１０℃程度に加熱されていることが望ましい。この加熱は、充填されるアンダーフィル１２３の充填速度や拡がりを加速させることができる。
　また、基板の表面を予めプラズマ洗浄することも有効である。さらに、アンダーフィル１２３として、ＵＶ硬化／熱硬化併用型の樹脂を用いてもよい。
　これにより、多層プリント配線板１０９と多層プリント配線板１１０とがアンダーフィル１２３を介して接合される。
　すなわち、図１３に示すように多層プリント配線板１０９と多層プリント配線板１１０とが、アンダーフィル１２３によって接合され、さらに２枚の基板に跨がる長さの固定用ネジ１１３とナット１１４とによって固定される。
　なお、本実施の形態２の多層配線基板の製造方法によっても、実施の形態１の効果と同様の効果を得ることができる。すなわち、リング状のはんだペースト１０７の内側にリング状ソルダレジスト１１７が形成されていることにより、基板の貼り合わせ工程ではんだが流れ出てもリング状ソルダレジスト１１７が壁となるため、貫通ＴＨ１０２内へのはんだの流入を防ぐことができる。
　これにより、リング状電極１１８におけるはんだ接続部での接続不良の発生を防ぐことができる。
　また、はんだ接続後に、２枚の基板間にアンダーフィル１２３を注入するため、リング状はんだ１０８が壁となり、その結果、アンダーフィル１２３の貫通ＴＨ１０２内への流入を防ぐことができる。
　以上により、リング状電極１１８同士における接続不良の発生を防止できるため、多層配線基板１０１の信頼性を向上させることができる。
　なお、本実施の形態２の多層配線基板の製造方法によって得られるその他の効果については、実施の形態１のものと同様であるため、その重複説明は省略する。
　＜実施の形態３＞
　図１４は本発明の実施の形態３の多層配線基板の製造において準備する多層基板の構造の一例を示す断面図、図１５は図１４に示す多層基板の貫通ＴＨに樹脂ペーストを充填した構造を示す断面図である。また、図１６は図１５に示す多層基板の環状電極上にめっきを形成した構造を示す断面図、図１７は図１６に示す多層基板の表面にソルダレジスト膜を形成した構造を示す断面図である。
　本実施の形態３は、実施の形態１の図１に示す多層配線基板１０１における非貫通ＴＨ１１１について説明するものである。
　なお、非貫通ＴＨ１１１には、図１４～図１７に示すように、スルーホール（貫通ＴＨ１０２または非貫通ＴＨ１１１）に、図１に示すプレスフィットピン１０４（１０４ａ）が挿入されない場合と、挿入される場合とがある。挿入される場合は、図１に示すように、表面側にサーバブレード１０５が、裏面側にマネジメントモジュール１０６、スイッチモジュール、ファンモジュール、電源モジュールユニット等が接続される場合である。
　上述の挿入されない場合、図１４に示す多層プリント配線板１０９（または多層プリント配線板１１０）に、図１５に示す孔埋め用の金属入り樹脂であるペースト材２０５を充填し、かつ硬化する。さらに、図１６に示すように、その上に電極となる蓋めっき２０６を形成する。また、図１７に示すように基板表面にソルダレジスト２０３を形成してもよい。
　一方、上述の挿入される場合、図１７に示す非貫通ＴＨ１１１にはプレスフィットピン１０４（図１参照）が挿入されるため、貼り合せ基板の形成時のアンダーフィル１２２，１２３がスルーホールに流入してはならない。そのため、樹脂流入を防止する構造を保有している。
　そこで、変形例として、スルーホールへの樹脂流入を防止する構造について説明する。
　図１８は本発明の実施の形態３の第１変形例の多層配線基板の製造において準備する多層基板の構造を示す断面図、図１９は図１８に示す多層基板の環状電極上にソルダレジスト膜を形成した構造を示す断面図である。さらに、図２０は本発明の実施の形態３の第２変形例の多層配線基板の製造において準備する多層基板の構造を示す断面図である。また、図２１は図２０に示す多層基板の表面上にソルダレジスト膜を形成し、かつ環状電極上に金属ピンをはんだ接続した構造を示す断面図、図２２は本発明の実施の形態３の第３変形例の多層配線基板の構造を示す断面図である。
　まず、図１８および図１９に示す第１変形例は、ソルダレジスト２０３を形成し、ソルダレジスト２０３によってスルーホールを塞いで非貫通ＴＨ１１１への樹脂流入を防止するものである。
　なお、ソルダレジスト２０３の形成は、フィルムを用いて形成してもよく、あるいは印刷によって形成してもよい。
　また、図２０および図２１に示す第２変形例は、例えばＩ／Ｏピンや樹脂ピン等の封止材２０４によってスルーホールを塞ぐものである。これによって、非貫通ＴＨ１１１への樹脂流入を防止することができる。
　なお、封止材２０４として、金属を採用する場合、封止材２０４をはんだ接続することが好適であり、また、樹脂材料を採用する場合、上記樹脂材料を接着することも可能である。あるいは、ＵＶ硬化やレーザー溶着等も適用することができ、さらに複合材料の適用も可能である。
　また、図２２に示す第３変形例は、ペースト材２０５によるスルーホールの埋込みや、蓋めっき２０６、ソルダレジスト２０３および封止材２０４によるスルーホール封止を組み合わせた場合の例を示すものである。これらの中で最も効果的なスルーホール封止を形成することが望ましい。
　＜実施の形態４＞
　図２３は本発明の実施の形態４の多層配線基板における各領域の一例を示す図であり、（ａ）は端部の領域を示す平面図、（ｂ）は基板の反り状態を示す側面図である。さらに、図２４は本発明の実施の形態４の多層配線基板の一例を示す図であり、（ａ）は上下基板のはんだ接続状態を示す断面図、（ｂ）は環状電極の平面サイズを示す平面図である。
　本実施の形態４では、多層配線基板１０１（多層プリント配線板１０９，１１０）の反り対策について説明する。多層配線基板１０１は、平面積が比較的大きな基板（例えば、５００ｍｍ×６００ｍｍ程度）であり、したがって、反りに対しても対策が施されている方が好ましい。
　図２３（ａ）は多層配線基板１０１の平面視における端部１３５，１３６、および中央部１３７の領域をそれぞれ示している。図２３（ａ）中、ハッチングを付した領域が端部１３５，１３６である。そして、端部１３５，１３６の内側の領域が中央部１３７となっている。
　多層配線基板１０１における端部１３５，１３６は、主面（図１に示す表面１１０ａ）において、長辺（長手方向１３４に沿った辺）、短辺（幅方向１３３に沿った辺）それぞれを略６等分し、各辺において外周端から上記６等分の幅だけ内側に入り込んだ領域である。そして、端部１３５，１３６以外の領域、すなわち、端部１３５，１３６の内側の領域を中央部１３７としている。図２３（ａ）に示す多層配線基板１０１では、長手方向１３４の対向する２辺の中心を通る線を第１中心線１３１とし、幅方向１３３の対向する２辺の中心を通る線を第２中心線１３２とする。
　このような多層配線基板１０１（多層プリント配線板１０９，１１０）においては、図２３（ｂ）に示すように、例えば長手方向１３４において中央部１３７から端部１３６に向かうにつれて反り１４０が大きく形成され易い。
　そこで、本実施の形態４の多層配線基板１０１では、図４や図６に示すリング状のはんだペースト１０７の塗布量を、図２４（ａ）に示すように、多層配線基板１０１（多層プリント配線板１０９，１１０）の中央部１３７に設けられた図１に示すリング状電極１１８より、端部１３５，１３６に設けられたリング状電極１１８への塗布量を多くしている。
　すなわち、図２４（ａ）に示すように、中央部１３７における各電極のバンプ状はんだ１４１を形成するはんだの塗布量より、端部１３５，１３６における各電極のバンプ状はんだ１４２ａ，１４２ｂを形成するはんだの塗布量の方が多くなっている。
　これにより、中央部１３７より端部１３５，１３６の方が基板の反り１４０が大きくても、はんだ接続不良を引き起こすことなく、端部１３５，１３６においても良好なはんだ接続を実現することができる。
　さらに、各端部１３５，１３６においても、端部内側１３８より端部外側１３９の位置のバンプ状はんだ１４２ｂを形成するはんだの塗布量を多くすることにより、端部１３５，１３６の外周端に近い箇所でのはんだ接続の信頼性を高めることができる。
　なお、端部１３５，１３６や中央部１３７におけるはんだの塗布量の調整（制御）は、図２４（ｂ）に示すように、リング状電極１１８の平面サイズ（例えば、直径）を外周端に向かうにつれて大きくすることにより、制御し易くなる。
　すなわち、多層配線基板１０１において、端部１３６（１３５）に設けられたリング状電極１１８の平面サイズは、中央部１３７に設けられたリング状電極１１８の平面サイズより大きい。さらに、端部１３６（１３５）においても、端部内側１３８より端部外側１３９の位置のリング状電極１１８の平面サイズの方が大きい。
　これら基板の平面視での位置に応じて平面サイズが異なったリング状電極１１８を形成しておくことにより、はんだ塗布量やはんだサイズを調整し易く（制御し易く）することができる。
　本実施の形態４の多層配線基板１０１の製造方法によれば、多層配線基板１０１のリング状電極１１８上でのはんだペースト１０７の塗布量を、基板の中央部１３７より端部１３５，１３６を多くすることにより、基板において反りが発生していてもはんだ接続における不良の発生を防止することができる。
　言い換えると、リング状電極１１８上における印刷はんだ量を基板の場所に応じて調節することにより、リフロー後のリング状はんだ２００の高さを制御することができる。
　これにより、平面積の大きな多層配線基板１０１（例えば、５００ｍｍ×６００ｍｍ程度）の反りに対しても追従可能な電極接続を実現することができる。
　その結果、多層配線基板１０１の信頼性、および品質を向上させることができる。
　すなわち、はんだ印刷形状、はんだサイズ等を最適化することにより、基板の反りを吸収したはんだ層間接続を行うことができる。
　以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
　なお、本発明は上記した実施の形態に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施の形態は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。
　また、ある実施の形態の構成の一部を他の実施の形態の構成に置き換えることが可能であり、また、ある実施の形態の構成に他の実施の形態の構成を加えることも可能である。また、各実施の形態の構成の一部について、他の構成の追加、削除、置換をすることが可能である。なお、図面に記載した各部材や相対的なサイズは、本発明を分かりやすく説明するため簡素化・理想化しており、実装上はより複雑な形状となる。
　上記実施の形態１，２では、リング状ソルダレジストの平面視の形状が、円形の場合を説明したが、円形に限らず、四角形等の多角形であってもよい。
　また、上記実施の形態１，２では、多層配線基板１０１の層数が２０層以上の多層配線基板を一例として取り上げて説明したが、層数は２０以上に限定されるものではなく、２層以上の複数の層を有した多層配線基板であれば、全て適用可能である。
　１０１　多層配線基板
１０１ａ　表面
１０１ｂ　裏面
　１０２　貫通スルーホール（ＴＨ）
　１０３　プレスフィットコネクタ
　１０４，１０４ａ　プレスフィットピン
　１０５　サーバブレード
　１０６　マネジメントモジュール
　１０７　はんだペースト
　１０８　リング状はんだ（環状導電性部材）
　１０９　多層プリント配線板（第１多層基板）
１０９ａ　表面
１０９ｂ　裏面
　１１０　多層プリント配線板（第２多層基板）
１１０ａ　表面
１１０ｂ　裏面
　１１１　非貫通スルーホール（ＴＨ）
　１１２　スペーサ部材
　１１３　固定用ネジ
　１１４　ナット
　１１５　紫外線
　１１６　ノズル
　１１７　リング状ソルダレジスト（環状絶縁性部材）
　１１８　リング状電極（環状電極）
１１８ａ　第１リング状電極（第１環状電極）
１１８ｂ　第２リング状電極（第２環状電極）
　１１９　位置決めピン
　１２０　治具
　１２１　注入孔
　１２２，１２３　アンダーフィル（接着材）
　１２４　シリンジ
１２５ａ，１２５ｂ　スルーホール配線（貫通孔内配線）
１２６ａ，１２６ｂ　スルーホール電極
　１３１　第１中心線
　１３２　第２中心線
　１３３　幅方向
　１３４　長手方向
　１３５，１３６　端部
　１３７　中央部
　１３８　端部内側
　１３９　端部外側
　１４０　反り
　１４１，１４２ａ，１４２ｂ　バンプ状はんだ
　２００　リング状はんだ（環状導電性部材）
　２０１　はんだ材
　２０２　接着材
　２０３　ソルダレジスト
　２０４　封止材
　２０５　ペースト材
　２０６　蓋めっき
　３００　ミッドプレーン

Claims (13)

  1. 　表裏面にそれぞれ形成された第１環状電極と、前記表裏面の第１環状電極を電気的に接続する複数の貫通孔内配線とを備えた第１多層基板と、
    　表裏面にそれぞれ形成された第２環状電極と、前記表裏面の第２環状電極を電気的に接続する複数の貫通孔内配線とを備えた第２多層基板と、
    　前記第１多層基板の前記表裏面のうちの何れかの面の前記第１環状電極と、前記第２多層基板の前記表裏面のうちの何れかの面の前記第２環状電極とを電気的に接続する環状導電性部材と、
    　平面視で前記環状導電性部材の内側に設けられた環状絶縁性部材と、
    　を有し、
    　前記第１多層基板と前記第２多層基板とは接着材を介して接合され、前記第１多層基板と前記第２多層基板との間に、前記環状導電性部材と前記環状絶縁性部材とが配置されている、多層配線基板。
  2. 　請求項１に記載の多層配線基板において、
    　前記第１多層基板と前記第２多層基板との間にスペーサ部材が配置されている、多層配線基板。
  3. 　請求項１に記載の多層配線基板において、
    　前記第１多層基板と前記第２多層基板とが、前記第１多層基板と前記第２多層基板とに跨がる長さのネジによって固定されている、多層配線基板。
  4. 　請求項１に記載の多層配線基板において、
    　前記第１多層基板および前記第２多層基板は、貫通孔が塞がれた前記貫通孔内配線を有している、多層配線基板。
  5. 　（ａ）表裏面に形成された第１環状電極を電気的に接続する複数の貫通孔内配線を備えた第１多層基板と、表裏面に形成された第２環状電極を電気的に接続する複数の貫通孔内配線を備えた第２多層基板とを準備する工程、
    　（ｂ）前記第１環状電極と前記第２環状電極とが対向するように前記第１多層基板と前記第２多層基板とを位置合わせする工程、
    　（ｃ）前記第１環状電極と前記第２環状電極とを環状導電性部材によって電気的に接続する工程、
    　（ｄ）前記第１多層基板と前記第２多層基板とを接着材を介して接合する工程、
    　を有し、
    　前記（ｃ）工程において、前記環状導電性部材の内側に環状絶縁性部材を配置した状態で前記第１環状電極と前記第２環状電極とを電気的に接続する、多層配線基板の製造方法。
  6. 　請求項５に記載の多層配線基板の製造方法において、
    　前記第１多層基板と前記第２多層基板との間にスペーサ部材を配置した状態で、前記（ｃ）工程において、前記第１環状電極と前記第２環状電極とを電気的に接続する、多層配線基板の製造方法。
  7. 　請求項５に記載の多層配線基板の製造方法において、
    　前記（ｂ）工程で前記第１多層基板と前記第２多層基板とを位置合わせする前に、前記第２多層基板上に前記接着材を配置する、多層配線基板の製造方法。
  8. 　請求項５に記載の多層配線基板の製造方法において、
    　前記（ｃ）工程後の前記（ｄ）工程で前記第１多層基板と前記第２多層基板との間に前記接着材を充填する、多層配線基板の製造方法。
  9. 　請求項５に記載の多層配線基板の製造方法において、
    　前記（ｃ）工程での前記環状導電性部材の塗布量を、前記第１または第２多層基板の中央部に設けられた環状電極より、端部に設けられた前記環状電極に対して多くする、多層配線基板の製造方法。
  10. 　請求項５に記載の多層配線基板の製造方法において、
    　前記第１および前記第２多層基板の端部に設けられた環状電極の平面サイズは、中央部に設けられた前記環状電極の平面サイズより大きい、多層配線基板の製造方法。
  11. 　請求項５に記載の多層配線基板の製造方法において、
    　前記接着材は、紫外線照射により所望時間が経過した後に硬化を開始する接着材である、多層配線基板の製造方法。
  12. 　請求項５に記載の多層配線基板の製造方法において、
    　前記（ｃ）工程後、前記第１多層基板と前記第２多層基板とを、前記第１多層基板と前記第２多層基板とに跨がる長さのネジによって固定する、多層配線基板の製造方法。
  13. 　請求項５に記載の多層配線基板の製造方法において、
    　前記環状導電性部材として、はんだを用いる、多層配線基板の製造方法。
PCT/JP2013/082541 2013-12-04 2013-12-04 多層配線基板およびその製造方法 WO2015083249A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/JP2013/082541 WO2015083249A1 (ja) 2013-12-04 2013-12-04 多層配線基板およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2013/082541 WO2015083249A1 (ja) 2013-12-04 2013-12-04 多層配線基板およびその製造方法

Publications (1)

Publication Number Publication Date
WO2015083249A1 true WO2015083249A1 (ja) 2015-06-11

Family

ID=53273045

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/082541 WO2015083249A1 (ja) 2013-12-04 2013-12-04 多層配線基板およびその製造方法

Country Status (1)

Country Link
WO (1) WO2015083249A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3322264A4 (en) * 2015-07-08 2019-03-06 Alps Electric Co., Ltd. HIGH FREQUENCY MODULE
DE102022119084A1 (de) 2022-07-29 2024-02-01 Rolls-Royce Deutschland Ltd & Co Kg Leiterplattenanordnung

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5381958A (en) * 1976-12-27 1978-07-19 Fujitsu Ltd Method of producing multilayer printed board
JPS54161069A (en) * 1978-06-12 1979-12-20 Fujitsu Ltd Antiifluidization method of solder
JPH0284368U (ja) * 1988-12-17 1990-06-29
JPH0360097A (ja) * 1989-07-27 1991-03-15 Japan Radio Co Ltd 多層プリント配線基板の製造方法
JPH0653658A (ja) * 1992-08-19 1994-02-25 Cmk Corp 多層プリント配線板
JPH10135276A (ja) * 1996-11-01 1998-05-22 Fuji Xerox Co Ltd エリアアレイ半導体装置、プリント基板及びスクリーンマスク
JP2001119114A (ja) * 1999-10-21 2001-04-27 Ricoh Co Ltd 実装構造及び実装方法
JP2004241468A (ja) * 2003-02-04 2004-08-26 Yokogawa Electric Corp 多層プリント配線板とその製造方法
JP2005294496A (ja) * 2004-03-31 2005-10-20 Matsushita Electric Ind Co Ltd 配線基板の連結構造体及びその製造方法
JP2010245075A (ja) * 2009-04-01 2010-10-28 Shimada Phys & Chem Ind Co Ltd プリント配線板

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5381958A (en) * 1976-12-27 1978-07-19 Fujitsu Ltd Method of producing multilayer printed board
JPS54161069A (en) * 1978-06-12 1979-12-20 Fujitsu Ltd Antiifluidization method of solder
JPH0284368U (ja) * 1988-12-17 1990-06-29
JPH0360097A (ja) * 1989-07-27 1991-03-15 Japan Radio Co Ltd 多層プリント配線基板の製造方法
JPH0653658A (ja) * 1992-08-19 1994-02-25 Cmk Corp 多層プリント配線板
JPH10135276A (ja) * 1996-11-01 1998-05-22 Fuji Xerox Co Ltd エリアアレイ半導体装置、プリント基板及びスクリーンマスク
JP2001119114A (ja) * 1999-10-21 2001-04-27 Ricoh Co Ltd 実装構造及び実装方法
JP2004241468A (ja) * 2003-02-04 2004-08-26 Yokogawa Electric Corp 多層プリント配線板とその製造方法
JP2005294496A (ja) * 2004-03-31 2005-10-20 Matsushita Electric Ind Co Ltd 配線基板の連結構造体及びその製造方法
JP2010245075A (ja) * 2009-04-01 2010-10-28 Shimada Phys & Chem Ind Co Ltd プリント配線板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3322264A4 (en) * 2015-07-08 2019-03-06 Alps Electric Co., Ltd. HIGH FREQUENCY MODULE
DE102022119084A1 (de) 2022-07-29 2024-02-01 Rolls-Royce Deutschland Ltd & Co Kg Leiterplattenanordnung

Similar Documents

Publication Publication Date Title
US9320154B2 (en) Method of manufacturing an interlayer connection substrate
KR101027711B1 (ko) 다층 배선 기판의 제조 방법
CN101911852B (zh) 多层印刷布线板及利用该布线板的安装体
JP2011091448A (ja) 配線基板および半導体装置
KR20020033522A (ko) 덴드라이트 상호접속을 이용하여 박판에 대한 박막의 부착
US20130133936A1 (en) Bonded Board and Manufacturing Method Thereof
KR20130007415A (ko) 적층 회로 기판의 제조 방법 및 적층 회로 기판
JP2014192476A (ja) プリント基板の半田実装方法及び半田実装構造
JP2007266111A (ja) 半導体装置、それを用いた積層型半導体装置、ベース基板、および半導体装置の製造方法
TW201309143A (zh) 用以固定一球狀柵格陣列至一印刷線路板的系統及方法
JP4854770B2 (ja) プリント基板ユニット及び電子機器
US20070037432A1 (en) Built up printed circuit boards
WO2015083249A1 (ja) 多層配線基板およびその製造方法
JP2008141136A (ja) 多層配線基板及び素子搭載装置
JP5229401B2 (ja) 電子部品内蔵樹脂基板および電子回路モジュール
WO2015049770A1 (ja) 層間接続基板およびその製造方法
CN108781513B (zh) 配线基板、电子装置以及配线基板的制造方法
JP5667023B2 (ja) 集合配線基板および電子装置の実装方法
JP5018399B2 (ja) 回路基板の製造方法
JP2016171123A (ja) 層間接続基板およびその製造方法
JP5515210B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2008210825A (ja) 電子部品の実装構造及びその実装方法
JP2016012607A (ja) 貼り合わせ基板およびその製造方法
JP2015103760A (ja) チップコンデンサの搭載方法およびそれを用いたチップコンデンサ付き配線基板の製造方法ならびにチップコンデンサ接続パッド付き配線基板
US20230041747A1 (en) Stud bumped printed circuit assembly

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13898866

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13898866

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP