WO2015068448A1 - 窒化物半導体 - Google Patents

窒化物半導体 Download PDF

Info

Publication number
WO2015068448A1
WO2015068448A1 PCT/JP2014/072883 JP2014072883W WO2015068448A1 WO 2015068448 A1 WO2015068448 A1 WO 2015068448A1 JP 2014072883 W JP2014072883 W JP 2014072883W WO 2015068448 A1 WO2015068448 A1 WO 2015068448A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
composition
algan
gan
nitride semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2014/072883
Other languages
English (en)
French (fr)
Inventor
雄史 井上
淳 小河
伸之 伊藤
信明 寺口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2015546317A priority Critical patent/JP6064051B2/ja
Priority to CN201480056167.8A priority patent/CN105637620B/zh
Priority to US15/032,398 priority patent/US9660068B2/en
Publication of WO2015068448A1 publication Critical patent/WO2015068448A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/473—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT
    • H10D30/4732—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT using Group III-V semiconductor material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/351—Substrate regions of field-effect devices
    • H10D62/357—Substrate regions of field-effect devices of FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/81—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation
    • H10D62/815—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW]
    • H10D62/8161—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW] potential variation due to variations in composition or crystallinity, e.g. heterojunction superlattices
    • H10D62/8162—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW] potential variation due to variations in composition or crystallinity, e.g. heterojunction superlattices having quantum effects only in the vertical direction, i.e. layered structures having quantum effects solely resulting from vertical potential variation
    • H10D62/8164—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW] potential variation due to variations in composition or crystallinity, e.g. heterojunction superlattices having quantum effects only in the vertical direction, i.e. layered structures having quantum effects solely resulting from vertical potential variation comprising only semiconductor materials 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2905—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3214—Materials thereof being Group IIIA-VA semiconductors
    • H10P14/3216—Nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3242—Structure
    • H10P14/3244—Layer structure
    • H10P14/3251—Layer structure consisting of three or more layers
    • H10P14/3252—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
    • H10P14/3416—Nitrides

Definitions

  • the present invention relates to a nitride semiconductor. Specifically, the present invention relates to a structure of a channel layer for improving the lifetime of a nitride semiconductor device.
  • a structure using a heterojunction composed of AlGaN and GaN is generally used.
  • a buffer layer made of a nitride semiconductor formed on a substrate such as sapphire or Si, a channel layer generally made of GaN formed on the buffer layer, and on the GaN channel layer
  • a barrier layer made of AlGaN formed on the substrate a source electrode and a drain electrode that form ohmic contact with a two-dimensional electron gas region formed at the interface between the AlGaN barrier layer and the GaN channel layer, the source electrode and the drain electrode And a gate electrode formed between the two.
  • a “semiconductor electronic device” disclosed in Japanese Patent Laid-Open No. 2005-85852 (Patent Document 1).
  • a buffer layer a GaN electron transit layer (500 nm), an AlGaN electron supply layer (20 nm), and a GaN contact layer are sequentially stacked on a GaN intervening layer formed on a silicon substrate.
  • the buffer layer is formed by alternately laminating single or plural first layers made of GaN and single or plural second layers made of AlGaN.
  • Patent Document 1 has the following problems.
  • FIG. 6 an AlGaN layer having a small lattice constant that does not cause stress relaxation is formed on a GaN layer (a GaN electron transit layer in Patent Document 1) having a substantially bulk lattice constant in which stress is relaxed. (AlGaN electron supply layer in Document 1) is formed.
  • the piezoelectric polarization Ppe is generated by the difference in the spontaneous polarization Psp between the GaN layer and the AlGaN layer and the AlGaN layer on the GaN layer being distorted by the stress + ⁇ in the plane.
  • 2-dimensional electron gas (2DEG) is formed at the interface.
  • 2DHG two-dimensional hole gas
  • an object of the present invention is to provide a nitride semiconductor capable of suppressing the generation of two-dimensional hole gas when using a superlattice buffer layer in which AlGaN layers having different compositions are alternately laminated.
  • the nitride semiconductor of the present invention is A substrate, An initial growth layer formed on the substrate; A buffer layer formed on the initial growth layer; A superlattice buffer layer formed on the buffer layer; A channel layer composed of a plurality of layers formed on the superlattice buffer layer; A barrier layer formed on the channel layer,
  • the superlattice buffer layer includes a high Al-containing layer having a thickness a having a composition of Al x Ga 1-x N (0.5 ⁇ x ⁇ 1.0), and Al y Ga 1-y N (0 ⁇ y A low Al content layer having a thickness b having a composition of ⁇ 0.3) is alternately laminated.
  • the channel layer is joined to the superlattice buffer layer, and is formed by laminating at least an Al z Ga 1-z N layer and a GaN layer sequentially from the superlattice buffer layer side.
  • the Al composition of the Al z Ga 1-z N layer is characterized by being the same as the average Al composition of the superlattice buffer layer.
  • the barrier layer includes an Al w Ga 1-w N layer,
  • the Al composition w in the Al w Ga 1-w N layer is larger than the Al composition z in the Al z Ga 1-z N layer of the channel layer.
  • the range of thickness a of the high Al-containing layer in the superlattice buffer layer is 1 nm ⁇ a ⁇ 5 nm, and the range of thickness b of the low Al-containing layer is 22 nm ⁇ b ⁇ 30 nm.
  • the channel layer joined to the AlGaN superlattice buffer layer is divided into an Al z Ga 1-z N layer and a GaN layer in this order from the AlGaN superlattice buffer layer side.
  • the Al composition of the Al z Ga 1-z N layer are the same as the average Al composition of the AlGaN superlattice buffer layer. Therefore, the Al z Ga 1-z N layer can be regarded as having substantially the same lattice constant as that of the AlGaN superlattice buffer layer, which is equivalent to one AlGaN layer whose stress is relaxed. Therefore, it is possible to suppress the formation of a two-dimensional hole gas due to distortion caused by the stress of ⁇ at the interface between the AlGaN superlattice buffer layer and the Al z Ga 1-z N layer.
  • the Al z Ga 1-z N layer formed on the superlattice buffer layer compensates for the two-dimensional hole gas formed between the superlattice buffer layer and the GaN layer, and leaks. It is possible to reduce the current.
  • FIG. 2 is a cross-sectional view of a nitride semiconductor epitaxial wafer different from FIG. 1. It is a figure which shows the CV measurement result of HEMT using the nitride semiconductor epitaxial wafer shown in FIG. It is a figure which shows the mechanism of 2D electron gas production
  • FIG. 1 is a cross-sectional view of a nitride semiconductor epitaxial wafer as the nitride semiconductor of the present embodiment.
  • an AlN initial growth layer 2 made of AlN and having a thickness of 100 nm, and an Al 0.2 Ga 0.8 N buffer layer 3 having a thickness of 20 nm are sequentially formed on an Si substrate 1.
  • a superlattice buffer layer 4 having a repetition period of 100 periods in which an AlN layer having a thickness of 4 nm and an Al 0.1 Ga 0.9 N layer having a thickness of 23 nm are alternately stacked is formed.
  • a channel layer 5 composed of a plurality of layers is formed on the superlattice buffer layer 4.
  • the channel layer 5 is formed by laminating an Al z Ga 1-z N layer 6 and a GaN channel region 7 which is the GaN layer in this order.
  • the Al composition z in the Al z Ga 1-z N layer 6 of the channel layer 5 is such that the superlattice buffer layer 4 has a composition of Al x Ga 1-x N (0.5 ⁇ x ⁇ 1.0).
  • a high Al-containing layer having a thickness of “a (nm)” and a low Al-containing layer having a thickness of “b (nm)” having a composition of Al y Ga 1-y N (0 ⁇ y ⁇ 0.3) Are given by the following formula (1).
  • z (a * x + b * y) / (a + b) (1)
  • the Al 0.23 Ga 0.77 N layer 6 is grown with a thickness of 1 ⁇ m.
  • a GaN channel region 7 is grown with a thickness of 20 nm on the Al 0.23 Ga 0.77 N layer 6 to form a channel layer 5.
  • the thickness “a” of the Al x Ga 1-x N layer (0.5 ⁇ x ⁇ 1.0) which is the high Al content layer in the superlattice buffer layer 4 is 1 nm ⁇ a ⁇ 5 nm.
  • the thickness “b” of the Al y Ga 1-y N layer (0 ⁇ y ⁇ 0.3), which is the low Al content layer, is preferably 22 nm ⁇ b ⁇ 30 nm. The reason is as follows.
  • the superlattice buffer layer 4 is formed by repeatedly laminating the Al x Ga 1-x N layer, which is the high Al-containing layer, and the Al y Ga 1-y N layer, which is the low Al-containing layer.
  • the difference between the thickness “a” of the high Al-containing layer and the thickness “b” of the low Al-containing layer needs to be at least 17 nm or more. It is. Furthermore, it is necessary to make the thickness “a” of the high Al-containing layer that is easily warped thinner than the thickness “b” of the low Al-containing layer that is not easily warped.
  • the superlattice buffer layer 4 approaches the same structure as the case where the low Al-containing layer is a single layer film, and the warp is effectively prevented. It cannot be suppressed.
  • the thickness “b” of the low Al-containing layer exceeds 30 nm, the superlattice buffer layer 4 approaches a configuration equivalent to the single-layer film of the low Al-containing layer, and the warpage is effectively suppressed. Can not. Therefore, it is effective to set the thickness “a” of the high Al-containing layer and the thickness “b” of the low Al-containing layer from the above ranges.
  • the Al composition “w” of the Al w Ga 1-w N barrier layer 8 is desirably larger than the Al composition “z” of the Al z Ga 1-z N layer 6 in the channel layer 5. The reason is as follows.
  • Al It is necessary to generate a larger strain at the interface between the w Ga 1-w N barrier layer 8 and the GaN channel region 7 than at the interface between the GaN channel region 7 and the Al z Ga 1-z N layer 6.
  • a The Al composition “w” of the l w Ga 1-w N barrier layer 8 needs to be larger than the Al composition “z” of the Al z Ga 1-z N layer 6 in the channel layer 5.
  • an AlN intermediate layer (not shown) made of AlN may be grown between the GaN channel region 7 and the AlGaN barrier layer 8 in order to improve mobility.
  • a GaN cap layer (not shown) made of GaN may be grown on the AlGaN barrier layer 8.
  • an Al x Ga 1-x N (0.5 ⁇ x ⁇ 1.0) high Al-containing layer having a thickness of a and an Al y Ga 1-y N (0 ⁇ y ⁇ 0.0. 3) a low Al-containing layer is, on the AlGaN superlattice buffer layer 4 which is formed by alternately stacking, Al z Ga 1-z N layer 6 and the GaN channel region Al composition is given by the formula (1) 7 is formed in this order.
  • an AlGaN layer 6 having the same Al composition as the average Al composition of the superlattice is formed on the AlGaN superlattice buffer layer 4.
  • a nitride semiconductor epitaxial wafer can be obtained.
  • the present invention is not limited to this combination.
  • FIG. 2 shows the CV measurement (capacitance measurement) result of the HEMT formed using the obtained nitride semiconductor epitaxial wafer.
  • FIG. 2A shows the case of this embodiment using a combination of a GaN channel region 7 and an AlGaN layer 6 as the channel layer 5.
  • FIG. 2B shows a comparative example in which only the GaN layer is used as the channel layer.
  • the horizontal axis “au” represents a relative distance in the substrate direction with respect to the surface of the wafer.
  • a bias voltage is applied by the LCR meter 12 between the gate electrode G of the HEMT 10 and the stage 11 as shown in FIG.
  • FIG. 2 (b) when only GaN is used as the channel layer, a carrier concentration peak 13 is observed between the GaN layer and the superlattice layer, and the presence of a two-dimensional hole gas. It suggests.
  • FIG. 2A in which an AlGaN layer 6 having the same Al composition as the average Al composition of the superlattice is formed on the superlattice buffer layer 4, the carrier of the two-dimensional hole gas is absorbed. No peak is seen, indicating that the generation of two-dimensional hole gas is suppressed.
  • AlGaN having the same Al composition as the average Al composition of the superlattice between the AlGaN superlattice buffer layer 4 and the GaN channel region 7.
  • Layer 6 is formed.
  • the AlGaN superlattice buffer layer 4 in which AlGaN layers having different Al compositions are alternately grown can be considered equivalent to one AlGaN layer whose stress is relaxed.
  • the AlGaN layer 6 formed on the one AlGaN layer whose stress is relaxed has the same Al composition as the average Al composition of the superlattice buffer layer 4 equivalent to one AlGaN layer whose stress is relaxed. Therefore, it can be considered that the lattice constant is substantially equal to that of the superlattice buffer layer 4. Therefore, it is possible to suppress the formation of the two-dimensional hole gas due to the distortion caused by the stress ⁇ at the interface between the superlattice buffer layer 4 and the AlGaN layer 6.
  • the AlGaN layer 6 formed on the superlattice buffer layer 4 compensates for the two-dimensional hole gas formed between the superlattice buffer layer 4 and the GaN layer, thereby reducing the leakage current. It can be made possible.
  • FIG. 4 is a cross-sectional view of a nitride semiconductor epitaxial wafer as the nitride semiconductor of the present embodiment.
  • an AlN initial growth layer 22 made of AlN and having a thickness of 100 nm and an Al 0.2 Ga 0.8 N buffer layer 23 having a thickness of 20 nm are sequentially formed on an Si substrate 21.
  • a superlattice buffer layer 24 having a repetition cycle of 100 cycles in which an AlN layer having a thickness of 3 nm and an Al 0.1 Ga 0.9 N layer having a thickness of 25 nm are alternately stacked is formed.
  • a channel layer 25 composed of a plurality of layers is formed on the superlattice buffer layer 24.
  • the channel layer 25 is formed by laminating an Al z Ga 1-z N layer 26, an Al composition gradient AlGaN layer 27, and a GaN channel region 28 as the GaN layer in this order.
  • the Al composition z in the Al z Ga 1-z N layer 26 of the channel layer 25 is such that the superlattice buffer layer 24 has a composition of Al x Ga 1-x N (0.5 ⁇ x ⁇ 1.0).
  • the Al 0.2 Ga 0.8 N layer 26 is grown with a thickness of 1 ⁇ m.
  • an Al composition graded AlGaN layer 27 having a thickness of 100 nm is grown on the Al 0.2 Ga 0.8 N layer 26 with the Al composition graded sequentially from 0.2 to 0 from the Si substrate 21 side. Further, the GaN channel region 28 is grown with a thickness of 20 nm, and the channel layer 25 is formed.
  • the thickness “a” of Al x Ga 1-x N (0.5 ⁇ x ⁇ 1.0), which is the high Al-containing layer in the superlattice buffer layer 24, is 1 nm. ⁇ a ⁇ 5 nm, and the thickness “b” of Al y Ga 1-y N (0 ⁇ y ⁇ 0.3), which is the low Al-containing layer, is 22 nm ⁇ b ⁇ 30 nm. Therefore, the difference between the thickness “a” of the high Al-containing layer and the thickness “b” of the low Al-containing layer is set to at least 17 nm or more to effectively suppress the warp of the resulting nitride semiconductor epitaxial wafer. Can do.
  • Al 0.4 Ga 0.6 N of the AlGaN barrier layer 29 continues in thickness 15nm is grown.
  • an AlN intermediate layer (not shown) made of AlN may be grown between the GaN channel region 28 and the AlGaN barrier layer 29 in order to improve mobility.
  • a GaN cap layer (not shown) made of GaN may be grown on the AlGaN barrier layer 29.
  • the AlGaN layer 26 the Al composition gradient AlGaN layer 27 and the GaN channel whose Al composition is given by the above formula (1)
  • the channel layer 25 is formed by growing the regions 28 in this order.
  • the AlGaN layer 26 having the same Al composition as the average Al composition of the superlattice is formed on the AlGaN superlattice buffer layer 24.
  • a nitride semiconductor epitaxial wafer can be obtained.
  • the present invention is not limited to this combination.
  • FIG. 5 shows the CV measurement result in the HEMT formed using the obtained nitride semiconductor epitaxial wafer.
  • FIG. 5A shows the case of this embodiment using a combination of the GaN channel region 28, the Al composition gradient AlGaN layer 27, and the AlGaN layer 26 as the channel layer 25.
  • FIG. 5B shows a comparative example in which only the GaN layer is used as the channel layer.
  • the CV measurement method is the same as that in the first embodiment (FIG. 3).
  • an Al z Ga 1-z N layer having the same Al composition z as the average Al composition of the superlattice is formed on the AlGaN superlattice buffer layer 24. 26 is formed. Therefore, as in the case of the first embodiment described above, two-dimensional holes formed between the superlattice buffer layer 24 and the GaN layer by the AlGaN layer 26 formed on the superlattice buffer layer 24. Gas compensation can be performed to reduce the leakage current.
  • an Al composition gradient AlGaN layer 27 is formed between the AlGaN layer 26 and the GaN channel region 28 as the channel layer 25.
  • GaN layer (GaN channel region 28) having a lattice constant of 2 is required. In that case, the GaN channel region 28 is laminated on the AlGaN layer 26, and a structure in which a two-dimensional hole gas is formed as shown in FIG.
  • the distortion generated in the GaN channel region 28 is generated.
  • a larger strain can be generated at the interface between the Al w Ga 1-w N barrier layer 29 and the GaN channel region 28 than at the interface between the GaN channel region 28 and the Al composition gradient AlGaN layer 27. Electron gas can be generated.
  • the Al composition “w” of the Al w Ga 1-w N barrier layer 29 is the Al composition of the Al z Ga 1-z N layer 26 in the channel layer 25. In order to generate a two-dimensional electron gas, it is desirable to make it larger than z ”.
  • nitride semiconductor chip as another example of the nitride semiconductor can be obtained by dicing the nitride semiconductor epitaxial wafer in each of the above embodiments.
  • the nitride semiconductor of the present invention is Substrates 1, 21; Initial growth layers 2 and 22 formed on the substrates 1 and 21; Buffer layers 3 and 23 formed on the initial growth layers 2 and 22; Superlattice buffer layers 4, 24 formed on the buffer layers 3, 23; Channel layers 5, 25 comprising a plurality of layers formed on the superlattice buffer layers 4, 24; Barrier layers 8 and 29 formed on the channel layers 5 and 25, and
  • the superlattice buffer layers 4 and 24 include a high Al-containing layer having a thickness a and a composition of Al x Ga 1-x N (0.5 ⁇ x ⁇ 1.0), and Al y Ga 1-y N ( And a low Al-containing layer having a thickness b having a composition of 0 ⁇ y ⁇ 0.3) is alternately laminated.
  • the channel layers 5 and 25 are joined to the superlattice buffer layers 4 and 24, and at least the Al z Ga 1-z N layers 6 and 26 and the GaN layer 7 in this order from the superlattice buffer layers 4 and 24 side. , 28 are laminated and formed,
  • the Al composition of the Al z Ga 1-z layers 6 and 26 is characterized by being the same as the average Al composition of the superlattice buffer layers 4 and 24.
  • the AlGaN superlattice buffer layers 4 and 24 are equivalent to the AlGaN layer whose stress is relaxed. Therefore, when the channel layers 5 and 25 that are joined to the AlGaN superlattice buffer layers 4 and 24 are formed of only the GaN layer, the GaN channel layer formed on the AlGaN layer in which the stress is relaxed is more than the AlGaN layer. However, since the lattice constant is large, it is distorted on the tensile side due to the stress - ⁇ , and two-dimensional hole gas (2DHG) is formed at the interface.
  • 2DHG two-dimensional hole gas
  • the channel layers 5 and 25 joined to the superlattice buffer layers 4 and 24 are arranged in order from the superlattice buffer layers 4 and 24 side by Al z Ga 1-z layers 6 and 26 and GaN layers 7 and 28, and the Al composition of the Al z Ga 1-z layers 6 and 26 is the same as the average Al composition of the AlGaN superlattice buffer layers 4 and 24. Therefore, the Al z Ga 1-z layers 6 and 26 can be regarded as having substantially the same lattice constant as the AlGaN superlattice buffer layers 4 and 24, which are equivalent to one AlGaN layer whose stress is relaxed. Therefore, it is possible to suppress the formation of two-dimensional hole gas due to distortion caused by stress - ⁇ at the interface between the AlGaN superlattice buffer layers 4 and 24 and the Al z GaN 1-z layers 6 and 26. it can.
  • the Al z Ga 1-z layers 6 and 26 formed on the superlattice buffer layers 4 and 24 are formed between the superlattice buffer layers 4 and 24 and the GaN layers 7 and 28. It is possible to compensate for the dimensional hole gas and to reduce the leakage current.
  • the barrier layer 8 includes an Al w Ga 1-w N layer 8,
  • the Al composition w in the Al w Ga 1-w N layer 8 is larger than the Al composition z in the Al z Ga 1-z layer 6 of the channel layer 5.
  • the Al composition w in the Al w Ga 1-w N layer 8 is set to a value larger than the Al composition z in the Al z Ga 1-z layer 6 of the channel layer 5. Yes. Therefore, the interface between the Al w Ga 1-w N layer 8 of the barrier layer 8 and the GaN layer 7 of the channel layer 5 is closer than the interface between the GaN layer 7 and the Al z Ga 1-z layer 6. A large strain can be generated, and a two-dimensional electron gas can be formed at the interface.
  • the range of the thickness a of the high Al-containing layer in the superlattice buffer layers 4 and 24 is 1 nm ⁇ a ⁇ 5 nm, and the range of the thickness b of the low Al-containing layer is 22 nm ⁇ b ⁇ 30 nm.
  • the difference between the thickness “a” of the high Al-containing layer and the thickness “b” of the low Al-containing layer in the AlGaN superlattice buffer layers 4, 24 is at least 17 nm or more.
  • the thickness “a” of the high Al-containing layer which is easily warped is made thinner than the thickness “b” of the low Al-containing layer which is difficult to warp, thereby effectively suppressing the warp of the resulting nitride semiconductor. be able to.

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

　窒化物半導体は、基板(１)上に形成された初期成長層(２)と、上記初期成長層(２)上に形成されたバッファ層(３)と、上記バッファ層(３)上に形成され超格子バッファ層(４)と、上記超格子バッファ層(４)上に形成された複数の層からなるチャネル層(５)と、上記チャネル層(５)上に形成された障壁層(８)とを備え、上記超格子バッファ層(４)は、ＡlｘＧa１－ｘＮ(０.５≦ｘ≦１.０)の組成からなる厚さａの高Ａl含有層と、ＡlｙＧa１－ｙＮ(０≦ｙ≦０.３)の組成からなる厚さｂの低Ａl含有層とを交互に積層して形成されており、上記チャネル層(５)は、上記超格子バッファ層(４)と接合すると共に、超格子バッファ層(４)の側から順に、ＡlｚＧa１－ｚＮ層(６)とＧaＮ層(７)とが積層されて形成されており、上記ＡlｚＧa１－ｚ層(６)のＡl組成は上記超格子バッファ層(４)の平均Ａl組成と同じである。

Description

窒化物半導体
　この発明は、窒化物半導体に関する。詳しくは、窒化物半導体デバイスの寿命を改善するためのチャネル層の構造に関するものである。
　窒化物半導体を用いた電子デバイスとしては、一般的にＡlＧaＮとＧaＮとからなるヘテロ接合を用いた構造が使用されている。
　具体的な構造としては、サファイアやＳi等の基板の上に形成された窒化物半導体からなるバッファ層、上記バッファ層上に形成された一般的にはＧaＮからなるチャネル層、上記ＧaＮチャネル層上に形成されたＡlＧaＮからなる障壁層、上記ＡlＧaＮ障壁層と上記ＧaＮチャネル層との界面に形成された２次元電子ガス領域とオーミック接触を形成するソース電極およびドレイン電極、上記ソース電極と上記ドレイン電極との間に形成されたゲート電極からなっている。
　サファイア基板やＳiＣ基板上に窒化物半導体を形成する場合には、あまり大きな問題とはならないが、熱膨張係数が窒化物半導体よりも小さいＳi基板を用いた場合には、窒化物半導体層の成長後に下に凸の形状に反ってしまい、更には結晶そのものに応力によりクラックが形成される。そのために、電子デバイスの形成に適さない。
　Ｓi基板と窒化物半導体との熱膨張係数差を緩和する方法として、特開２００５‐８５８５２号公報(特許文献１)に開示された「半導体電子デバイス」がある。この半導体電子デバイスでは、シリコン基板上に形成されたＧaＮ介在層の上に、バッファ層,ＧaＮ電子走行層(５００ｎｍ),ＡlＧaＮ電子供給層(２０ｎｍ)およびＧaＮコンタクト層が順次積層されている。ここで、上記バッファ層は、ＧaＮから成る単一または複数の第１の層と、ＡlＧaＮから成る単一または複数の第２の層とが、この順で交互に積層されて構成されている。このように、上記バッファ層として材質が異なる第１の層と第２の層とを挿入することによって、下側から伝播する転位欠陥の方向を曲げて成長方向への伝播を抑止するようにしている。
　しかしながら、上記従来の特許文献１に開示された半導体電子デバイスにおいては、以下のような問題がある。
　ここで、窒化物半導体における２次元電子ガス生成のメカニズムを図６に示す。図６において、応力が緩和されて略バルクの格子定数を有するＧaＮ層(上記特許文献１におけるＧaＮ電子走行層)の上に、応力緩和が起こらない薄さの格子定数が小さいＡlＧaＮ層(上記特許文献１におけるＡlＧaＮ電子供給層)が形成されている。この場合には、ＧaＮ層とＡlＧaＮ層との自発分極Ｐspの差と、ＧaＮ層上のＡlＧaＮ層が面内で応力＋σにより歪むこととによって、ピエゾ分極Ｐpeが発生する。その結果、界面に２次元電子ガス(２ＤＥＧ：２‐dimensional electron gas)が形成される。
　同じ原理によって、図７に示すように、異なるＡl組成を有するＡlＧaＮ層を交互に成長したバッファ層(上記特許文献１におけるＧaＮ(Ａl組成＝０)/ＡlＧaＮ(１≧Ａl組成＞０)バッファ層)を１つの平均的な塊として考えた場合に、応力が緩和したＡlＧaＮ層と等価と考えることが可能である。したがって、この応力が緩和したＡlＧaＮ層の上に形成されたＧaＮ層(上記特許文献１におけるＧaＮ電子走行層)は、ＡlＧaＮ層よりも格子定数が大きいことから、図６の場合とは逆に応力－σにより歪み、界面に２次元正孔ガス(２ＤＨＧ：２‐dimensional hole gas)が形成されることになる。
　このようにして電子デバイス中に発生した２次元正孔ガスはリーク電流の原因となり、デバイス特性の低下を引き起こすと言う問題がある。
特開２００５‐８５８５２号公報
　そこで、この発明の課題は、異なる組成のＡlＧaＮ層を交互に繰り返し積層してなる超格子バッファ層を用いた場合における２次元正孔ガスの発生を抑制できる窒化物半導体を提供することにある。
　上記課題を解決するため、この発明の窒化物半導体は、
　基板と、
　上記基板上に形成された初期成長層と、
　上記初期成長層上に形成されたバッファ層と、
　上記バッファ層上に形成され超格子バッファ層と、
　上記超格子バッファ層上に形成された複数の層からなるチャネル層と、
　上記チャネル層上に形成された障壁層と
を備え、
　上記超格子バッファ層は、ＡlｘＧa１－ｘＮ(０.５≦ｘ≦１.０)の組成からなる厚さａの高Ａl含有層と、ＡlｙＧa１－ｙＮ(０≦ｙ≦０.３)の組成からなる厚さｂの低Ａl含有層とが交互に積層されて形成されており、
　上記チャネル層は、上記超格子バッファ層と接合すると共に、上記超格子バッファ層の側から順に、少なくともＡlｚＧa１－ｚＮ層とＧaＮ層とが積層されて形成されており、
　上記ＡlｚＧa１－ｚＮ層のＡl組成は、上記超格子バッファ層の平均Ａl組成と同じである
ことを特徴としている。
　また、一実施の形態の窒化物半導体では、
　上記チャネル層の上記ＡlｚＧa１－ｚＮ層におけるＡl組成ｚは、以下の式
　　　ｚ＝(ａ×ｘ＋ｂ×ｙ)/(ａ＋ｂ)
で与えられる。
　また、一実施の形態の窒化物半導体では、
　上記障壁層はＡlｗＧa１－ｗＮ層を含んでおり、
　上記ＡlｗＧa１－ｗＮ層におけるＡl組成ｗは、上記チャネル層の上記ＡlｚＧa１－ｚＮ層におけるＡl組成ｚよりも大きい値である。
　また、一実施の形態の窒化物半導体では、
　上記超格子バッファ層における上記高Ａl含有層の厚さａの範囲は１ｎｍ≦ａ≦５ｎｍであり、上記低Ａl含有層の厚さｂの範囲は２２ｎｍ≦ｂ≦３０ｎｍである。
　以上より明らかなように、この発明の窒化物半導体は、ＡlＧaＮ超格子バッファ層と接合するチャネル層を、上記ＡlＧaＮ超格子バッファ層の側から順にＡlｚＧa１－ｚＮ層とＧaＮ層とを積層して形成すると共に、上記ＡlｚＧa１－ｚＮ層のＡl組成を上記ＡlＧaＮ超格子バッファ層の平均Ａl組成と同じにしている。したがって、上記ＡlｚＧa１－ｚＮ層は、応力が緩和した一つのＡlＧaＮ層と等価である上記ＡlＧaＮ超格子バッファ層と格子定数が略等しいと見なすことができる。そのため、上記ＡlＧaＮ超格子バッファ層と上記ＡlｚＧa１－ｚＮ層との界面に、－σの応力による歪みが生じて２次元正孔ガスが形成されることを抑制することができる。
　したがって、上記超格子バッファ層の上に形成されたＡlｚＧa１－ｚＮ層によって、上記超格子バッファ層とＧaＮ層との間に形成される２次元正孔ガスの補償を行って、リーク電流の低減を可能にすることができるのである。
この発明の窒化物半導体としての窒化物半導体エピタキシャルウエハにおける断面図である。 図１に示す窒化物半導体エピタキシャルウエハを用いたＨＥＭＴのＣ‐Ｖ測定結果を示す図である。 Ｃ‐Ｖ測定方法を示す図である。 図１とは異なる窒化物半導体エピタキシャルウエハにおける断面図である。 図４に示す窒化物半導体エピタキシャルウエハを用いたＨＥＭＴのＣ‐Ｖ測定結果を示す図である。 ２次元電子ガス生成のメカニズムを示す図である。 ２次元正孔ガス生成のメカニズムを示す図である。
　以下、この発明を図示の実施の形態により詳細に説明する。
　・第１実施の形態
　図１は、本実施の形態の上記窒化物半導体としての窒化物半導体エピタキシャルウエハにおける断面図である。図１において、Ｓi基板１上に、ＡlＮからなる厚さ１００ｎｍのＡlＮ初期成長層２、厚さ２０ｎｍのＡl０.２Ｇa０.８Ｎバッファ層３が順次形成されている。引き続き、４ｎｍ厚さのＡlＮ層と２３ｎｍ厚さのＡl０.１Ｇa０.９Ｎ層とを交互に繰り返して積層する繰り返し周期が１００周期である超格子バッファ層４が形成されている。
　引き続いて、上記超格子バッファ層４上に、複数の層から成るチャネル層５が形成されている。このチャネル層５は、ＡlｚＧa１－ｚＮ層６と上記ＧaＮ層であるＧaＮチャネル領域７とが、この順に積層されて構成されている。
　ここで、上記チャネル層５のＡlｚＧa１－ｚＮ層６におけるＡl組成ｚは、超格子バッファ層４が、ＡlｘＧa１－ｘＮ(０.５≦ｘ≦１.０)の組成からなる厚さ「ａ(ｎｍ)」の高Ａl含有層と、ＡlｙＧa１－ｙＮ(０≦ｙ≦０.３)の組成からなる厚さ「ｂ(ｎｍ)」の低Ａl含有層とが、交互に積層されて形成されているとした場合に、次式(１)で与えられる。
　　　　　　ｚ＝(ａ×ｘ＋ｂ×ｙ)/(ａ＋ｂ)　…（１）
　したがって、本実施の形態においては、ＡlｚＧa１－ｚＮ層６のＡl組成ｚは、
　　　　　　ｚ＝(４×１＋２３×０.１)/(４＋２３)＝０.２３
となり、Ａl０.２３Ｇa０.７７Ｎ層６が厚さ１μｍで成長されることになる。
　その後、上記Ａl０.２３Ｇa０.７７Ｎ層６上に、厚さ２０ｎｍでＧaＮチャネル領域７を成長して、チャネル層５が形成されるのである。
　ここで、上記超格子バッファ層４における上記高Ａl含有層であるＡlｘＧa１－ｘＮ層(０.５≦ｘ≦１.０)の厚さ「ａ」は１ｎｍ≦a≦５ｎｍであり、上記低Ａl含有層であるＡlｙＧa１－ｙＮ層(０≦ｙ≦０.３)の厚さ「ｂ」は２２ｎｍ≦ｂ≦３０ｎｍであることが望ましい。それは、以下の理由による。
　すなわち、上記高Ａl含有層であるＡlｘＧa１－ｘＮ層と低Ａl含有層であるＡlｙＧa１－ｙＮ層とを繰り返し積層して超格子バッファ層４を形成する場合、得られる窒化物半導体エピタキシャルウエハの反りを効果的に抑制するためには、上記高Ａl含有層の厚さ「ａ」と上記低Ａl含有層の厚さ「ｂ」との差は、少なくとも１７ｎｍ以上が必要である。さらに、反り易い上記高Ａl含有層の厚さ「ａ」を、反り難い上記低Ａl含有層の厚さ「ｂ」よりも薄くする必要がある。その場合、上記高Ａl含有層の厚さ「ａ」が１ｎｍを下回ると、超格子バッファ層４は上記低Ａl含有層が単層膜である場合と同等の構成に近づき、反りを効果的に抑制することはできない。また、上記低Ａl含有層の厚さ「ｂ」が３０ｎｍを上回ると、超格子バッファ層４は上記低Ａl含有層の単層膜と同等の構成に近づき、反りを効果的に抑制することはできない。そこで、上記高Ａl含有層の厚さ「ａ」および上記低Ａl含有層の厚さ「ｂ」を、上述の範囲内から設定することが有効なのである。
　そうした後に、上記チャネル層５のＧaＮチャネル領域７上に、引き続き厚さ１５ｎｍでＡl０.４Ｇa０.６ＮのＡlＧaＮ障壁層８が成長されている。ここで、ＡlｗＧa１－ｗＮ障壁層８のＡl組成「ｗ」は、チャネル層５におけるＡlｚＧa１－ｚＮ層６のＡl組成「ｚ」よりも大きいことが望ましい。それは、以下の理由による。
　すなわち、本実施の形態により得られる窒化物半導体エピタキシャルウエハを用いて、ＨＥＭＴ(High Electron Mobility Transistor：高電子移動度トランジスタを形成する場合には、図６に示すように、ＡlｗＧa１－ｗＮ障壁層８とＧaＮチャネル領域７との界面に応力＋σによる歪みを発生させて上記界面に２次電子ガスを形成させる必要がある。その場合、ＡlｚＧa１－ｚＮ層６上にＧaＮチャネル領域７が積層されているため、図７に示すように、ＧaＮチャネル領域７とＡlｚＧa１－ｚＮ層６との界面に応力－σによる歪みが発生することになる。そのため、ＡlｗＧa１－ｗＮ障壁層８とＧaＮチャネル領域７との界面には、ＧaＮチャネル領域７とＡlｚＧa１－ｚＮ層６との界面よりも大きな歪みを発生させる必要がある。したがって、ＡlｗＧa１－ｗＮ障壁層８のＡl組成「ｗ」を、チャネル層５におけるＡlｚＧa１－ｚＮ層６のＡl組成「ｚ」よりも大きくする必要がある。
　場合によっては、移動度改善のために、ＧaＮチャネル領域７とＡlＧaＮ障壁層８との間に、ＡlＮからなるＡlＮ中間層(図示せず)を成長させてもよい。また、ＡlＧaＮ障壁層８の上にＧaＮからなるＧaＮキャップ層(図示せず)を成長させても差し支えない。
　こうして、厚さがａのＡlｘＧa１－ｘＮ(０.５≦ｘ≦１.０)高Ａl含有層と、厚さがｂのＡlｙＧa１－ｙＮ(０≦ｙ≦０.３)低Ａl含有層とが、交互に積層されて形成されたＡlＧaＮ超格子バッファ層４上に、Ａl組成が上記式(１)で与えられるＡlｚＧa１－ｚＮ層６とＧaＮチャネル領域７とがこの順序で成長されて成るチャネル層５が形成された、換言すれば、ＡlＧaＮ超格子バッファ層４上に上記超格子の平均Ａl組成と同じＡl組成を有するＡlＧaＮ層６が形成された、窒化物半導体エピタキシャルウエハが得られるのである。
　尚、本実施の形態においては、上記チャネル層５としてＡlＧaＮ層６とＧaＮチャネル領域７との組み合わせを用いているが、この組み合わせに限定されるものではない。
　図２は、得られた窒化物半導体エピタキシャルウエハを用いて形成された上記ＨＥＭＴでのＣ‐Ｖ測定(容量測定)結果を示す。但し、図２(a)は、チャネル層５として、ＧaＮチャネル領域７とＡlＧaＮ層６との組み合わせを用いた本実施の形態の場合である。また、図２(b)は、チャネル層として、ＧaＮ層のみを用いた比較例の場合である。尚、図中の横軸「au」は、上記ウエハの表面を基準とした基板方向への相対的な距離を表す。
　ここで、上記Ｃ‐Ｖ測定では、図３に示すように、ＨＥＭＴ１０のゲート電極Ｇとステージ１１との間に、ＬＣＲメータ１２によってバイアス電圧を印加している。
　図２(b)から明らかなように、上記チャネル層としてＧaＮのみを用いた場合には、上記ＧaＮ層と超格子層の間にキャリア濃度のピーク１３が見られ、２次元正孔ガスの存在を示唆している。これに対して、超格子バッファ層４上に上記超格子の平均Ａl組成と同じＡl組成を有するＡlＧaＮ層６が形成された図２(a)の場合には、２次元正孔ガスによるキャリアのピークは見られず、２次元正孔ガスの発生が抑制されていることを示している。
　以上のように、本実施の形態の窒化物半導体エピタキシャルウエハによれば、上記ＡlＧaＮ超格子バッファ層４とＧaＮチャネル領域７との間に、上記超格子の平均Ａl組成と同じＡl組成を有するＡlＧaＮ層６を形成している。
　この場合、異なるＡl組成を有するＡlＧaＮ層を交互に成長した上記ＡlＧaＮ超格子バッファ層４を、応力が緩和した１つのＡlＧaＮ層と等価と考えることができる。そして、この応力が緩和した１つのＡlＧaＮ層の上に形成されたＡlＧaＮ層６は、上記応力が緩和した一つのＡlＧaＮ層と等価である超格子バッファ層４の平均Ａl組成と同じＡl組成を有しているため、超格子バッファ層４と格子定数が略等しいと見なすことができる。したがって、超格子バッファ層４とＡlＧaＮ層６との界面に、応力－σによる歪みが生じて２次元正孔ガスが形成されることを抑制することができるのである。
　したがって、上記超格子バッファ層４の上に形成されたＡlＧaＮ層６によって、超格子バッファ層４とＧaＮ層との間に形成される２次元正孔ガスの補償を行って、リーク電流の低減を可能にすることができるのである。
　・第２実施の形態
　図４は、本実施の形態の上記窒化物半導体としての窒化物半導体エピタキシャルウエハにおける断面図である。図４において、Ｓi基板２１上に、ＡlＮからなる厚さ１００ｎｍのＡlＮ初期成長層２２、厚さ２０ｎｍのＡl０.２Ｇa０.８Ｎバッファ層２３が順次形成されている。続いて、３ｎｍ厚さのＡlＮ層と２５ｎｍ厚さのＡl０.１Ｇa０.９Ｎ層とを交互に繰り返して積層する繰り返し周期が１００周期である超格子バッファ層２４が形成されている。
　引き続いて、上記超格子バッファ層２４上に、複数の層から成るチャネル層２５が形成されている。このチャネル層２５は、ＡlｚＧa１－ｚＮ層２６とＡl組成傾斜ＡlＧaＮ層２７と上記ＧaＮ層としてのＧaＮチャネル領域２８とが、この順に積層されて構成されている。
　ここで、上記チャネル層２５のＡlｚＧa１－ｚＮ層２６におけるＡl組成ｚは、超格子バッファ層２４が、ＡlｘＧa１－ｘＮ(０.５≦ｘ≦１.０)の組成からなる厚さ「ａ(ｎｍ)」の高Ａl含有層と、ＡlｙＧa１－ｙＮ(０≦ｙ≦０.３)の組成からなる厚さが「ｂ(ｎｍ)」の低Ａl含有層とが、交互に積層されて形成されているとした場合に、上記式(１)で与えられる。
　したがって、本実施の形態においては、ＡlｚＧa１－ｚＮ層２６のＡl組成ｚは、
　　　　　　ｚ＝(３×１＋２５×０.１)/(３＋２５)＝０.２０
となり、Ａl０.２Ｇa０.８Ｎ層２６が厚さ１μｍで成長されることになる。
　その後、上記Ａl０.２Ｇa０.８Ｎ層２６上に、Ａl組成をＳi基板２１側から順次０.２から０まで傾斜させた、厚さ１００ｎｍのＡl組成傾斜ＡlＧaＮ層２７を成長し、さらに厚さ２０ｎｍでＧaＮチャネル領域２８を成長して、チャネル層２５が形成されるのである。
　ここで、本実施の形態においても、上記超格子バッファ層２４における上記高Ａl含有層であるＡlｘＧa１－ｘＮ(０.５≦ｘ≦１.０)の厚さ「ａ」は１ｎｍ≦a≦５ｎｍであり、上記低Ａl含有層であるＡlｙＧa１－ｙＮ(０≦ｙ≦０.３)の厚さ「ｂ」は２２ｎｍ≦ｂ≦３０ｎｍである。したがって、高Ａl含有層の厚さ「ａ」と低Ａl含有層の厚さ「ｂ」との差を、少なくとも１７ｎｍ以上にして、得られる窒化物半導体エピタキシャルウエハの反りを効果的に抑制することができる。
　そうした後に、上記チャネル層２５のＧaＮチャネル領域２８上に、引き続き厚さ１５ｎｍでＡl０.４Ｇa０.６ＮのＡlＧaＮ障壁層２９が成長されている。
　場合によっては、移動度改善のために、ＧaＮチャネル領域２８とＡlＧaＮ障壁層２９との間に、ＡlＮからなるＡlＮ中間層(図示せず)を成長させてもよい。また、ＡlＧaＮ障壁層２９の上にＧaＮからなるＧaＮキャップ層(図示せず)を成長させても差し支えない。
　こうして、厚さがａのＡlｘＧa１－ｘＮ(０.５≦ｘ≦１.０)高Ａl含有層と、厚さがｂのＡlｙＧa１－ｙＮ(０≦ｙ≦０.３)低Ａl含有層とが、交互に積層されて形成されたＡlＧaＮ超格子バッファ層２４上に、Ａl組成が上記式(１)で与えられるＡlＧaＮ層２６とＡl組成傾斜ＡlＧaＮ層２７とＧaＮチャネル領域２８とがこの順に成長されて成るチャネル層２５が形成された、換言すれば、ＡlＧaＮ超格子バッファ層２４上に上記超格子の平均Ａl組成と同じＡl組成を有するＡlＧaＮ層２６が形成された、窒化物半導体エピタキシャルウエハが得られるのである。
　尚、本実施の形態においては、上記チャネル層２５としてＡlＧaＮ層２６とＡl組成傾斜ＡlＧaＮ層２７とＧaＮチャネル領域２８との組み合わせを用いているが、この組み合わせに限定されるものではない。
　図５は、得られた窒化物半導体エピタキシャルウエハを用いて形成された上記ＨＥＭＴでの上記Ｃ‐Ｖ測定結果を示す。但し、図５(a)は、チャネル層２５として、ＧaＮチャネル領域２８とＡl組成傾斜ＡlＧaＮ層２７とＡlＧaＮ層２６との組み合わせを用いた本実施の形態の場合である。また、図５(b)は、チャネル層として、ＧaＮ層のみを用いた比較例の場合である。
　ここで、上記Ｃ‐Ｖ測定方法は、上記第１実施の形態の場合(図３)と同様である。
　図５(b)から明らかなように、上記チャネル層としてＧaＮのみを用いた場合には、上記ＧaＮ層と超格子層の間にキャリア濃度のピーク３０が見られ、２次元正孔ガスの存在を示唆している。これに対して、超格子バッファ層２４上に上記超格子の平均Ａl組成と同じＡl組成を有するＡlＧaＮ層２６が形成された図５(a)の場合には、２次元正孔ガスによるキャリアのピークは見られず、２次元正孔ガスの発生が抑制されていることを示している。
　上述したように、本実施の形態の窒化物半導体エピタキシャルウエハにおいては、上記ＡlＧaＮ超格子バッファ層２４上に、上記超格子の平均Ａl組成と同じＡl組成ｚを有するＡlｚＧa１－ｚＮ層２６を形成している。したがって、上述の第１実施の形態の場合と同様に、超格子バッファ層２４の上に形成されたＡlＧaＮ層２６によって、超格子バッファ層２４とＧaＮ層との間に形成される２次元正孔ガスの補償を行って、リーク電流の低減を可能にすることができるのである。
　さらに、本実施の形態においては、上記チャネル層２５として、ＡlＧaＮ層２６およびＧaＮチャネル領域２８の間にＡl組成傾斜ＡlＧaＮ層２７を形成している。チャネル層２５には、２次元電子ガスを生成するために、図６に示すように、応力緩和が起こらない薄さの格子定数が小さいＡlＧaＮ層(ＡlＧaＮ障壁層２９)とヘテロ接合を形成するバルクの格子定数を有するＧaＮ層(ＧaＮチャネル領域２８)が必要である。その場合には、ＡlＧaＮ層２６上にＧaＮチャネル領域２８が積層されることになり、図７に示すような２次元正孔ガスが形成される構造となる。
　そこで、上記ＡlｚＧa１－ｚＮ層２６とＧaＮチャネル領域２８との間に、Ａl組成をＳi基板２１側から順次ｚから０まで傾斜させたＡl組成傾斜ＡlＧaＮ層２７を形成することによって、ＧaＮチャネル領域２８に生ずる歪みを緩和して、界面に２次元正孔ガスが発生するのを抑制するのである。
　したがって、本実施の形態によれば、上記第１実施の形態の場合よりも更なるリーク電流の低減を可能にすることができるのである。
　上述のように、本実施の形態においては、上記ＡlｚＧa１－ｚＮ層２６とＧaＮチャネル領域２８との間にＡl組成傾斜ＡlＧaＮ層２７を形成することによって、ＧaＮチャネル領域２８に生ずる歪みを緩和するようにしている。したがって、ＡlｗＧa１－ｗＮ障壁層２９とＧaＮチャネル領域２８との界面には、ＧaＮチャネル領域２８とＡl組成傾斜ＡlＧaＮ層２７との界面よりも大きな歪みを発生させることができ、２次元電子ガスを発生させることができる。
　但し、上記第１実施の形態の場合と同様に、上記ＡlｗＧa１－ｗＮ障壁層２９のＡl組成「ｗ」を、チャネル層２５におけるＡlｚＧa１－ｚＮ層２６のＡl組成「ｚ」よりも大きくすることが、２次元電子ガスを発生させる上では望ましい。
　尚、上記各実施の形態における窒化物半導体エピタキシャルウェハをダイシングすることにより、上記窒化物半導体の他の例としての窒化物半導体チップを得ることができる。
　以上のごとく、この発明の窒化物半導体は、
　基板１,２１と、
　上記基板１,２１上に形成された初期成長層２,２２と、
　上記初期成長層２,２２上に形成されたバッファ層３,２３と、
　上記バッファ層３,２３上に形成され超格子バッファ層４,２４と、
　上記超格子バッファ層４,２４上に形成された複数の層からなるチャネル層５,２５と、
　上記チャネル層５,２５上に形成された障壁層８,２９と
を備え、
　上記超格子バッファ層４,２４は、ＡlｘＧa１－ｘＮ(０.５≦ｘ≦１.０)の組成からなる厚さａの高Ａl含有層と、ＡlｙＧa１－ｙＮ(０≦ｙ≦０.３)の組成からなる厚さｂの低Ａl含有層とが交互に積層されて形成されており、
　上記チャネル層５,２５は、上記超格子バッファ層４,２４と接合すると共に、上記超格子バッファ層４,２４の側から順に、少なくともＡlｚＧa１－ｚＮ層６,２６とＧaＮ層７,２８とが積層されて形成されており、
　上記ＡlｚＧa１－ｚ層６,２６のＡl組成は、上記超格子バッファ層４,２４の平均Ａl組成と同じである
ことを特徴としている。
　ＡlＧaＮ超格子バッファ層４,２４は、応力が緩和したＡlＧaＮ層と等価と考えることが可能である。したがって、ＡlＧaＮ超格子バッファ層４,２４と接合するチャネル層５,２５をＧaＮ層のみで形成した場合には、上記応力が緩和したＡlＧaＮ層の上に形成されたＧaＮチャネル層は、ＡlＧaＮ層よりも格子定数が大きいことから応力－σにより引っ張り側に歪み、界面に２次元正孔ガス(２ＤＨＧ)が形成される。
　上記構成によれば、超格子バッファ層４,２４と接合するチャネル層５,２５を、上記超格子バッファ層４,２４の側から順にＡlｚＧa１－ｚ層６,２６とＧaＮ層７,２８とを積層して形成すると共に、上記ＡlｚＧa１－ｚ層６,２６のＡl組成をＡlＧaＮ超格子バッファ層４,２４の平均Ａl組成と同じにしている。したがって、上記ＡlｚＧa１－ｚ層６,２６は、応力が緩和した一つのＡlＧaＮ層と等価である上記ＡlＧaＮ超格子バッファ層４,２４と格子定数が略等しいと見なすことができる。そのため、上記ＡlＧaＮ超格子バッファ層４,２４とＡlｚＧa１－ｚ層６,２６との界面に、応力－σによって歪みが生じて２次元正孔ガスが形成されることを抑制することができる。
　したがって、上記超格子バッファ層４,２４の上に形成されたＡlｚＧa１－ｚ層６,２６によって、上記超格子バッファ層４,２４とＧaＮ層７,２８との間に形成される２次元正孔ガスの補償を行って、リーク電流の低減を可能にすることができるのである。
　また、一実施の形態の窒化物半導体では、
　上記チャネル層５,２５の上記ＡlｚＧa１－ｚ層６,２６におけるＡl組成ｚは、以下の式
　　　ｚ＝(ａ×ｘ＋ｂ×ｙ)/(ａ＋ｂ)
で与えられる。
　この実施の形態によれば、上記チャネル層５,２５における上記ＡlｚＧa１－ｚ層６,２６のＡl組成ｚを、式「ｚ＝(ａ×ｘ＋ｂ×ｙ)/(ａ＋ｂ)」で与えるようにしている。したがって、上記ＡlｚＧa１－ｚ層６,２６のＡl組成を、上記超格子バッファ層４,２４の平均Ａl組成と同じにすることができる。
　また、一実施の形態の窒化物半導体では、
　上記障壁層８はＡlｗＧa１－ｗＮ層８を含んでおり、
　上記ＡlｗＧa１－ｗＮ層８におけるＡl組成ｗは、上記チャネル層５の上記ＡlｚＧa１－ｚ層６におけるＡl組成ｚよりも大きい値である。
　得られる窒化物半導体を用いてＨＥＭＴを形成する場合には、上記障壁層８のＡlｗＧa１－ｗＮ層８と上記チャネル層５のＧaＮ層７との界面に応力＋σによって歪みを発生させて上記界面に２次元電子ガスを形成させる必要がある。その場合、上記チャネル層５はＡlｚＧa１－ｚ層６上にＧaＮ層７が積層されて形成されているため、上記ＧaＮ層７とＡlｚＧa１－ｚ層６との界面に応力－σによって歪みが発生することになる。そのため、上記障壁層８のＡlｗＧa１－ｗＮ層８と上記チャネル層５のＧaＮ層７との界面には、上記ＧaＮ層７と上記ＡlｚＧa１－ｚ層６との界面よりも大きな歪みを発生させる必要がある。
　この実施の形態によれば、上記ＡlｗＧa１－ｗＮ層８におけるＡl組成ｗは、上記チャネル層５の上記ＡlｚＧa１－ｚ層６におけるＡl組成ｚよりも大きい値に設定されている。したがって、上記障壁層８のＡlｗＧa１－ｗＮ層８と上記チャネル層５のＧaＮ層７との界面には、上記ＧaＮ層７と上記ＡlｚＧa１－ｚ層６との界面よりも大きな歪みを発生させることができ、上記界面に２次元電子ガスを形成させることができるのである。
　また、一実施の形態の窒化物半導体では、
　上記超格子バッファ層４,２４における上記高Ａl含有層の厚さａの範囲は１ｎｍ≦ａ≦５ｎｍであり、上記低Ａl含有層の厚さｂの範囲は２２ｎｍ≦ｂ≦３０ｎｍである。
　この実施の形態によれば、上記ＡlＧaＮ超格子バッファ層４,２４における上記高Ａl含有層の厚さ「ａ」と上記低Ａl含有層の厚さ「ｂ」との差を、少なくとも１７ｎｍ以上にすると共に、反り易い上記高Ａl含有層の厚さ「ａ」を、反り難い上記低Ａl含有層の厚さ「ｂ」よりも薄くして、得られる窒化物半導体の反りを効果的に抑制することができる。
　１,２１…Ｓi基板、
　２,２２…ＡlＮ初期成長層、
　３,２３…ＡlＧaＮバッファ層、
　４,２４…超格子バッファ層、
　５,２５…チャネル層、
　６,２６…ＡlｚＧa１－ｚＮ層、
　７,２８…ＧaＮチャネル領域、
　８,２９…ＡlＧaＮ障壁層、
１０…ＨＥＭＴ、
１１…ステージ、
１２…ＬＣＲメータ、
１３,３０…キャリア濃度ピーク、
２７…Ａl組成傾斜ＡlＧaＮ層。

Claims (4)

  1. 　基板(１,２１)と、
    　上記基板(１,２１)上に形成された初期成長層(２,２２)と、
    　上記初期成長層(２,２２)上に形成されたバッファ層(３,２３)と、
    　上記バッファ層(３,２３)上に形成され超格子バッファ層(４,２４)と、
    　上記超格子バッファ層(４,２４)上に形成された複数の層からなるチャネル層(５,２５)と、
    　上記チャネル層(５,２５)上に形成された障壁層(８,２９)と
    を備え、
    　上記超格子バッファ層(４,２４)は、ＡlｘＧa１－ｘＮ(０.５≦ｘ≦１.０)の組成からなる厚さａの高Ａl含有層と、ＡlｙＧa１－ｙＮ(０≦ｙ≦０.３)の組成からなる厚さｂの低Ａl含有層とが交互に積層されて形成されており、
    　上記チャネル層(５,２５)は、上記超格子バッファ層(４,２４)と接合すると共に、上記超格子バッファ層(４,２４)の側から順に、少なくともＡlｚＧa１－ｚＮ層(６,２６)とＧaＮ層(７,２８)とが積層されて形成されており、
    　上記ＡlｚＧa１－ｚＮ層(６,２６)のＡl組成は、上記超格子バッファ層(４,２４)の平均Ａl組成と同じである
    ことを特徴とする窒化物半導体。
  2. 　請求項１に記載の窒化物半導体において、
    　上記チャネル層(５,２５)の上記ＡlｚＧa１－ｚＮ層(６,２６)におけるＡl組成ｚは、以下の式
    　　　ｚ＝(ａ×ｘ＋ｂ×ｙ)/(ａ＋ｂ)
    で与えられる
    ことを特徴とする窒化物半導体。
  3. 　請求項１または請求項２に記載の窒化物半導体において、
    　上記障壁層(８)はＡlｗＧa１－ｗＮ層を含んでおり、
    　上記ＡlｗＧa１－ｗＮ層(８)におけるＡl組成ｗは、上記チャネル層(５)の上記ＡlｚＧa１－ｚＮ層(６)におけるＡl組成ｚよりも大きい値である
    ことを特徴とする窒化物半導体。
  4. 　請求項１から請求項３までの何れか一つに記載の窒化物半導体において、
    　上記超格子バッファ層(４,２４)における上記高Ａl含有層の厚さａの範囲は１ｎｍ≦ａ≦５ｎｍであり、上記低Ａl含有層の厚さｂの範囲は２２ｎｍ≦ｂ≦３０ｎｍである
    ことを特徴とする窒化物半導体。
PCT/JP2014/072883 2013-11-06 2014-09-01 窒化物半導体 Ceased WO2015068448A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2015546317A JP6064051B2 (ja) 2013-11-06 2014-09-01 窒化物半導体
CN201480056167.8A CN105637620B (zh) 2013-11-06 2014-09-01 氮化物半导体
US15/032,398 US9660068B2 (en) 2013-11-06 2014-09-01 Nitride semiconductor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013230356 2013-11-06
JP2013-230356 2013-11-06

Publications (1)

Publication Number Publication Date
WO2015068448A1 true WO2015068448A1 (ja) 2015-05-14

Family

ID=53041232

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/072883 Ceased WO2015068448A1 (ja) 2013-11-06 2014-09-01 窒化物半導体

Country Status (4)

Country Link
US (1) US9660068B2 (ja)
JP (1) JP6064051B2 (ja)
CN (1) CN105637620B (ja)
WO (1) WO2015068448A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106711212A (zh) * 2016-12-31 2017-05-24 华南理工大学 基于Si衬底AlGaN/GaN异质结基的增强型HEMT器件及其制造方法
US11581269B2 (en) 2019-10-17 2023-02-14 Samsung Electronics Co., Ltd. Semiconductor thin film structures and electronic devices including the same

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170207303A1 (en) * 2015-04-03 2017-07-20 Hermes-Epitek Corp. Semiconductor multilayer structure
US10586701B2 (en) * 2016-02-26 2020-03-10 Sanken Electric Co., Ltd. Semiconductor base having a composition graded buffer layer stack
US9768258B1 (en) * 2016-03-17 2017-09-19 Infineon Technologies Austria Ag Substrate structure, semiconductor component and method
WO2018120363A1 (zh) * 2016-12-31 2018-07-05 华南理工大学 基于Si衬底的GaN基增强型HEMT器件及其制造方法
JP2021144993A (ja) * 2020-03-10 2021-09-24 富士通株式会社 半導体装置
CN111599854A (zh) * 2020-06-04 2020-08-28 芜湖启迪半导体有限公司 一种3C-SiC外延结构
CN115020481B (zh) * 2022-06-08 2025-10-17 世创微(福建)电子有限公司 一种氮化物外延层及其制备方法与功率射频器件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011023642A (ja) * 2009-07-17 2011-02-03 Sharp Corp エピタキシャルウェハ
WO2011055774A1 (ja) * 2009-11-06 2011-05-12 日本碍子株式会社 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の製造方法
WO2011102044A1 (ja) * 2010-02-16 2011-08-25 日本碍子株式会社 エピタキシャル基板およびエピタキシャル基板の製造方法
WO2011155496A1 (ja) * 2010-06-08 2011-12-15 日本碍子株式会社 エピタキシャル基板およびエピタキシャル基板の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3960957B2 (ja) 2003-09-05 2007-08-15 古河電気工業株式会社 半導体電子デバイス
JP5580009B2 (ja) * 2009-08-28 2014-08-27 日本碍子株式会社 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の作製方法
EP2555232A4 (en) * 2010-03-24 2014-12-10 Ngk Insulators Ltd EPITACTICAL SUBSTRATE FOR A SEMICONDUCTOR ELEMENT AND SEMICONDUCTOR ELEMENT
JP2011258782A (ja) * 2010-06-10 2011-12-22 Covalent Materials Corp 窒化物半導体基板
EP2600394B1 (en) * 2010-07-29 2017-12-27 NGK Insulators, Ltd. Epitaxial substrate for semiconductor element and production method thereof
EP2610898B1 (en) * 2010-08-25 2020-11-25 NGK Insulators, Ltd. Method for fabricating epitaxial substrate for semiconductor device, and method for fabricating semiconductor device
JP2012109344A (ja) * 2010-11-16 2012-06-07 Rohm Co Ltd 窒化物半導体素子および窒化物半導体パッケージ
CN103828030B (zh) * 2012-08-10 2017-11-10 日本碍子株式会社 半导体元件、hemt元件、以及半导体元件的制造方法
JP2014072431A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011023642A (ja) * 2009-07-17 2011-02-03 Sharp Corp エピタキシャルウェハ
WO2011055774A1 (ja) * 2009-11-06 2011-05-12 日本碍子株式会社 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の製造方法
WO2011102044A1 (ja) * 2010-02-16 2011-08-25 日本碍子株式会社 エピタキシャル基板およびエピタキシャル基板の製造方法
WO2011155496A1 (ja) * 2010-06-08 2011-12-15 日本碍子株式会社 エピタキシャル基板およびエピタキシャル基板の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106711212A (zh) * 2016-12-31 2017-05-24 华南理工大学 基于Si衬底AlGaN/GaN异质结基的增强型HEMT器件及其制造方法
US11581269B2 (en) 2019-10-17 2023-02-14 Samsung Electronics Co., Ltd. Semiconductor thin film structures and electronic devices including the same

Also Published As

Publication number Publication date
US20160254378A1 (en) 2016-09-01
CN105637620A (zh) 2016-06-01
US9660068B2 (en) 2017-05-23
JP6064051B2 (ja) 2017-01-18
CN105637620B (zh) 2018-11-20
JPWO2015068448A1 (ja) 2017-03-09

Similar Documents

Publication Publication Date Title
JP6064051B2 (ja) 窒化物半導体
CN103715245B (zh) 半导体装置
JP5706102B2 (ja) 窒化物半導体素子
JP3960957B2 (ja) 半導体電子デバイス
US8969880B2 (en) Epitaxial substrate and method for manufacturing epitaxial substrate
JP2005158889A (ja) 半導体素子形成用板状基体及びこの製造方法及びこれを使用した半導体素子
JP5100427B2 (ja) 半導体電子デバイス
US20130026486A1 (en) Epitaxial substrate and method for manufacturing epitaxial substrate
US8853829B2 (en) Epitaxial substrate for semiconductor device, method for manufacturing epitaxial substrate for semiconductor device, and semiconductor device
JP2007088426A (ja) 半導体電子デバイス
WO2011024754A1 (ja) Iii族窒化物半導体積層ウェハ及びiii族窒化物半導体デバイス
US20130020583A1 (en) Epitaxial substrate and method for manufacturing epitaxial substrate
US20170323960A1 (en) Epitaxial wafer, semiconductor device, method for producing epitaxial wafer, and method for producing semiconductor device
WO2017069087A1 (ja) ＳｉＣ層を備えた化合物半導体基板
JP2009260296A (ja) 窒化物半導体エピタキシャルウエハ及び窒化物半導体素子
JP2012109344A (ja) 窒化物半導体素子および窒化物半導体パッケージ
KR101599618B1 (ko) 반도체 장치
JP4908886B2 (ja) 半導体装置
JP5689245B2 (ja) 窒化物半導体素子
JP2015103665A (ja) 窒化物半導体エピタキシャルウエハおよび窒化物半導体
US9530846B2 (en) Nitride semiconductor substrate
JP5776344B2 (ja) 半導体装置
CN106796870A (zh) 氮化物半导体和氮化物半导体的制造方法
US9401420B2 (en) Semiconductor device
JP5064808B2 (ja) 半導体電子デバイス

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14859638

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2015546317

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 15032398

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14859638

Country of ref document: EP

Kind code of ref document: A1