WO2015046483A1 - 複合基板およびその製造方法 - Google Patents

複合基板およびその製造方法 Download PDF

Info

Publication number
WO2015046483A1
WO2015046483A1 PCT/JP2014/075802 JP2014075802W WO2015046483A1 WO 2015046483 A1 WO2015046483 A1 WO 2015046483A1 JP 2014075802 W JP2014075802 W JP 2014075802W WO 2015046483 A1 WO2015046483 A1 WO 2015046483A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
semiconductor
support substrate
activation
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2014/075802
Other languages
English (en)
French (fr)
Inventor
秀樹 松下
勝信 北田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to US15/025,830 priority Critical patent/US9754815B2/en
Priority to JP2015514261A priority patent/JP6068626B2/ja
Publication of WO2015046483A1 publication Critical patent/WO2015046483A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K20/00—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19—Preparing inhomogeneous wafers
    • H10P90/1904—Preparing vertically inhomogeneous wafers
    • H10P90/1906—Preparing SOI wafers
    • H10P90/1914—Preparing SOI wafers using bonding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/181—Semiconductor-on-insulator [SOI] isolation regions, e.g. buried oxide regions of SOI wafers

Definitions

  • the present invention relates to a composite substrate having a semiconductor portion and a manufacturing method thereof.
  • the room temperature bonding method is applied to the formation of the SOS structure, a metal such as Fe is mixed between the substrates at the time of bonding, and this metal diffuses to the silicon side which becomes the functional layer of the semiconductor element, and the semiconductor element There was a possibility of adversely affecting the operation.
  • This is not limited to the room-temperature bonding method, and the casing and internal components that maintain the bonding environment are generally formed of a metal such as SUS. Therefore, when the surfaces to be bonded are activated, they are derived from SUS at the same time. This is because the components (mainly Fe) are mixed.
  • casing the chamber of a vacuum device can be illustrated, for example.
  • the present invention has been conceived under the above circumstances, and an object of the present invention is to provide a composite substrate that suppresses the diffusion of metal into the semiconductor portion and a method for manufacturing the same.
  • An embodiment of the composite substrate of the present invention is present at an interface between a support substrate made of an insulating material, a semiconductor portion arranged to be superimposed on the support substrate, the support substrate and the semiconductor portion, and Ni and And interfacial inclusions containing Fe at a ratio such that the ratio of Ni to Fe is 0.4 or more.
  • the embodiment of the composite substrate manufacturing method of the present invention includes a preparation process, an activation process, a metal supply process, a bonding process, and a thinning process.
  • a preparation step a support substrate made of an insulating material and a single crystal semiconductor substrate are prepared.
  • the activation step the main surface of the support substrate and the main surface of the semiconductor substrate are each irradiated with a FAB gun to activate both main surfaces.
  • the semiconductor substrate is activated in a state where it is not opposed to the support substrate.
  • the metal supply step at least one of the activated main surface of the support substrate and the main surface of the semiconductor substrate is a metal element excluding main components of the material constituting the support substrate and the semiconductor substrate, and Ni and Fe Supply metal containing.
  • the activated main surface of the semiconductor substrate and the main surface of the support substrate are brought into contact with each other at room temperature to bond them.
  • the semiconductor substrate is thinned from the other main surface of the semiconductor substrate to form the semiconductor substrate as a semiconductor portion.
  • the present invention it is possible to provide a composite substrate and a method for manufacturing the same, in which the metal present at the bonding interface is prevented from diffusing into the semiconductor portion.
  • (A) is a top view which shows schematic structure of the composite substrate which concerns on one embodiment of this invention
  • (b) is the fragmentary sectional view which looked at the composite substrate
  • (c) is sectional drawing of a composite substrate. is there.
  • (A)-(c) is sectional drawing which shows the manufacturing process of the manufacturing method of the composite substrate which concerns on one Embodiment of this invention.
  • (A)-(d) is sectional drawing which shows the manufacturing process of the manufacturing method of the composite substrate based on one Embodiment of this invention following FIG. (A),
  • (b) is sectional drawing explaining an activation process.
  • FIG. 1A is a plan view showing a schematic configuration of a composite substrate 1 according to one embodiment of the present invention
  • FIG. 1B is a partial cross-sectional view of the composite substrate 1
  • FIG. 1C is a composite substrate.
  • the composite substrate 1 includes a support substrate 10 and a semiconductor unit 20.
  • the support substrate 10 is a single crystal made of an insulating material.
  • a piezoelectric substrate mainly composed of lithium tantalate, aluminum oxide single crystal (sapphire), silicon carbide, or the like can be used.
  • an example using a sapphire substrate having a 6-inch diameter R surface will be described.
  • the semiconductor part 20 is a single crystal layer made of a semiconductor material.
  • a semiconductor material for forming the semiconductor portion 20 Si, GaN, GaAs or the like can be used. In this example, an example using Si will be described.
  • the semiconductor portion 20 has the entire main surface bonded to the support substrate 10.
  • an interface inclusion 30 exists at the interface between the support substrate 10 and the semiconductor unit 20.
  • the interface inclusion 30 contains Fe and Ni, and the composition is controlled so that the ratio of the number of Ni atoms to Fe is 0.4 or more. This indicates that when Fe and Ni are contained at the same time, the proportion of Ni is greatly increased from the general stoichiometric ratio of SUS.
  • the interface inclusion 30 exists in a very minute region, its illustration is omitted in the drawing.
  • the “interface” between the support substrate 10 and the semiconductor unit 20 refers to a region having a thickness of 5 nm from the junction where the support substrate 10 and the semiconductor unit 20 are in contact toward the semiconductor unit 20 side.
  • the ratio of the abundance of Fe and Ni can be determined by the number of atoms per unit area existing at the interface.
  • the interface inclusions 30 are metal atoms composed of metal elements other than the main components (Al, Si) constituting the support substrate 10 and the semiconductor portion 20, such as Cr, Cu, etc., C, Ar Etc. may be included.
  • the number of atoms per unit area of each atom at the interface should be measured by ICP-MS (Inductively-Coupled-Plasma-Mass-Spectrometry), SIMS (Secondary-Ion-Mass-Spectrometry), etc. Can do. More specifically, by ICP-MS, a part of the semiconductor portion 20 on the support substrate 10 is dissolved in an etching solution by a certain volume, the amount of metal atoms is measured, and the total amount of the interface region is within 5 nm from the interface. And the density in the plane direction may be obtained.
  • ICP-MS Inductively-Coupled-Plasma-Mass-Spectrometry
  • SIMS Secondary-Ion-Mass-Spectrometry
  • the composite substrate 1 in which the metal component ratio is controlled it is possible to prevent the metal from diffusing into the semiconductor portion 20 and the metal from aggregating at the interface. This will be described in detail below.
  • the metal atoms at the bonding interface function as an adhesive when bonding two members made of different materials, and are necessary for realizing the bonding.
  • metal atoms may adhere due to the vacuum process or the like. There is a possibility that such metal atoms may diffuse and move from the bonding surface to the semiconductor portion 20 that forms the semiconductor element. In this case, the performance as a semiconductor element is affected and the reliability is also lowered.
  • the metal atoms are often derived from SUS that is generally used for the support substrate 10, the handling of the semiconductor unit 20, the joining apparatus for joining the two, and the like.
  • the ratio of Fe becomes high, and the ratio of Fe and Ni is about 10: 1. That is, the ratio of Ni to Fe is about 0.1.
  • the proportion of Fe increases, metal atoms aggregate and easily segregate in the interface region.
  • the amount of Ni exceeds the solid solution amount of the semiconductor part 20, an intermetallic compound is formed between the semiconductor part 20 and the material constituting the semiconductor part 20, and the electrical activity is increased. What is necessary is just to make it less than a solution amount.
  • the abundance of Si is less than 10 15 atoms / cm 2 so as not to form silicide.
  • a support substrate 10 is prepared.
  • the support substrate 10 is not particularly limited as long as it is a single crystal made of an insulating material.
  • a sapphire substrate can be exemplified.
  • a single crystal semiconductor base substrate 20X is prepared.
  • a semiconductor base substrate 20X formed of silicon (Si) is prepared.
  • the dopant concentration of the semiconductor base substrate 20X is set to a relatively high concentration.
  • a material containing boron which is a p-type dopant, at a concentration of 1 ⁇ 10 18 atoms / cm 3 or more and 1 ⁇ 10 21 atoms / cm 3 or less can be exemplified.
  • silicon is epitaxially grown on the upper surface of the semiconductor base substrate 20X on the arrow D1 direction side to form a semiconductor layer 20Y as shown in FIG.
  • a thermal chemical vapor deposition method thermal CVD method
  • a gaseous silicon compound is passed through the surface of the semiconductor base substrate 20X and thermally decomposed while it is heated while the semiconductor base substrate 20X is heated.
  • Various methods such as these can be adopted. Since the semiconductor layer 20Y is epitaxially grown on the silicon substrate, lattice defects can be reduced as compared with the case where the semiconductor layer 20Y is epitaxially grown on the sapphire substrate.
  • the semiconductor layer 20Y a semiconductor layer with less dopant than the semiconductor base substrate 20X can be used.
  • the semiconductor layer 20Y is formed so that the dopant concentration gradually decreases from the semiconductor base substrate 20X side to the upper surface side.
  • the upper surface portion of the semiconductor layer 20Y is formed to have a relatively low dopant concentration (for example, less than 1 ⁇ 10 16 atoms / cm 3 ).
  • non-doped silicon is silicon that is simply not doped with the intention of impurities, and is not limited to intrinsic silicon that does not contain impurities.
  • the semiconductor layer 20Y of the present embodiment employs p-type silicon and is formed so that the dopant concentration of the upper surface portion is low.
  • the dopant concentration of the semiconductor layer 20Y can be controlled by adjusting the amount of impurities supplied during the epitaxial growth. By making this impurity supply zero, non-doped silicon can be formed. Further, the dopant concentration may be gradually changed by reducing the diffusion of the dopant generated during the epitaxial growth.
  • the semiconductor substrate 20Z in which the semiconductor layer 20Y is formed on the semiconductor base substrate 20X is prepared.
  • the main surface 10a of the support substrate 10 and the main surface 20a of the semiconductor substrate 20Z are each irradiated with a beam by a FAB (Fast Atom Beam) gun. Then, both main surfaces 10a and 20a are activated.
  • a FAB gun for example, a gun that emits a neutral atom beam of Ar is used.
  • the metal constituting the interface inclusion 30 is supplied to at least one of the main surface 10a of the activated support substrate 10 and the main surface 20a of the semiconductor substrate 20Z.
  • the metal includes Ni and Fe, and excludes an element constituting the main component of the support substrate 10 and an element constituting the main component of the semiconductor substrate 20Z.
  • Al and Si are excluded, and for example, Fe, Ni, Cr, Ni, Cu and the like can be exemplified.
  • the ratio of Ni to Fe is 0.3 or more. In this example, it was set to 0.4 or more.
  • This metal supply step may be performed simultaneously with the activation step or subsequent to the activation step.
  • Such a metal may be supplied by including a desired amount in the activated atmosphere in advance, or a metal supplier (such as a metal plate containing Fe and Ni) in the activated atmosphere. And a desired amount may be supplied by etching (sputtering).
  • the metal supply body can be substituted by a vacuum chamber, a stage for holding the support substrate 10 and the semiconductor substrate 20Z, or the like.
  • etching the same FAB gun as in the activation step may be used. This metal supply step may be performed simultaneously with the activation step or subsequent to the activation step.
  • the abundance ratio of Ni to Fe can be controlled by adjusting the supply amount of each atom.
  • the supply amount can be adjusted by sputtering more metal supplier made of Ni than metal supplier made of Fe.
  • the activation process and the metal supply process are performed simultaneously, and at least the semiconductor substrate 20Z and the support substrate 10 and the semiconductor substrate 20Z are in the chamber of the vacuum apparatus. It can also be realized by individually activating in a state where they do not face each other (non-opposing state).
  • the non-opposing state means physically non-facing or non-facing temporally.
  • Both main surfaces 10a and 20a of the support substrate 10 and the semiconductor substrate 20Z are at the same time an FAB gun. In the state of being irradiated and activated at the same time, it means a state where they are not opposed to each other.
  • FIG. 4 shows a case where the support substrate 10 is also activated in a non-opposing state.
  • the metal is supplied by sputtering one metal supplier that has a higher ratio of Fe than Ni, it is activated by individually irradiating the FAB gun in a non-opposing state.
  • the inventors have confirmed through experiments that the Ni ratio can be dramatically increased.
  • the ratio of Ni to Fe can also be controlled by the FAB gun irradiation method.
  • the degree of activation differs between the semiconductor substrate 20Z and the support substrate 10 made of a material whose surface state is stable at room temperature. And it is thought that the supply amount of the metal in the activated state affects the metal amount and metal composition of the interface inclusions 30. For this reason, as described above, it is necessary to ensure a non-opposing state with respect to the semiconductor substrate 20Z having a higher degree of activation than the support substrate 10.
  • one main surface 20 a of the semiconductor substrate 20 ⁇ / b> Z is irradiated with a FAB gun, and then, as shown in FIG.
  • the two activations are temporally separated to realize the “non-opposing state”.
  • the other may be physically isolated in a standby chamber in the vacuum apparatus, or may be isolated by sequentially entering the vacuum apparatus.
  • the present invention is not limited to this example.
  • the support substrate 10 and the semiconductor substrate 20 may be arranged to face each other with a shield interposed therebetween, and the FAB gun may be irradiated at the same time.
  • the “non-opposing state” can be physically realized by the shield.
  • a ceramic material having high stability with respect to the FAB gun can be employed.
  • Room temperature means room temperature, but it means that heating is not actively performed, and a temperature increase associated with the activation / bonding process is allowed. Specifically, a temperature of 10 ° C. or higher and 150 ° C. or lower is also included.
  • the semiconductor substrate 20Z is thinned from the other main surface 20b side (D2 direction side in the drawing) of the semiconductor substrate 20Z shown in FIG. 3C, and as shown in FIG.
  • the semiconductor unit 20 is used.
  • the thickness of the semiconductor base substrate 20X is reduced.
  • various methods such as abrasive polishing, chemical etching, and ion beam etching can be employed, and a plurality of methods may be combined.
  • the thinned semiconductor base substrate 20X is further etched with an etchant to reduce the thickness of the semiconductor layer 20Y together with the thinned semiconductor base substrate 20X.
  • This etching can be performed by employing a selective etching solution in which the etching rate varies greatly depending on the difference in dopant concentration.
  • the selective etching solution include a mixed solution of hydrofluoric acid, nitric acid, and acetic acid, and a mixed solution of hydrofluoric acid, nitric acid, and water.
  • a mixed solution of hydrofluoric acid, nitric acid, and acetic acid is employed as an etching solution.
  • etching proceeds when the dopant concentration is high, but when the dopant concentration is low, 7 ⁇ 10 17 atoms / cm 3 to 2 ⁇ 10 18 atoms / It is adjusted so that the etching rate is remarkably reduced with cm 3 as a boundary.
  • Other methods for selective etching include an electric field etching method in about 5% hydrogen fluoride solution, a pulse electrode anodizing method in KOH solution, and the like.
  • the semiconductor layer 20Y is etched halfway through the transition region where the dopant concentration is gradually changing.
  • the semiconductor layer whose thickness is reduced by etching is referred to as a semiconductor portion 20. Examples of the thickness of the semiconductor unit 20 include a range of several hundred nanometers to about 2 microns.
  • the composite substrate 1 shown in FIG. 1 can be manufactured through the above steps.
  • the amount of metal atoms constituting the interface inclusions 30 may be 1 ⁇ 10 12 atoms / cm 2 or less.
  • the amount of the interfacial inclusion 30 is adjusted as described above and the support substrate 10 and the semiconductor portion 20 are directly joined by activating them at room temperature, the support substrate 10 and the semiconductor portion 20 are joined together. Even if heated later, the metal does not segregate in the interface region. Although the mechanism is unknown, it is presumed that the amount of metal atoms constituting the interface inclusions 30 and the presence of unbonded dangling bonds remaining after bonding at the bonding interface are related.
  • the FAB gun for joining the support substrate 10 and the semiconductor unit 20 is irradiated with the support substrate 10 and the semiconductor. It is realizable by performing separately with the part 20 in a non-opposing state.
  • the FAB gun irradiated on one side simultaneously etched a member located around one side, and the etching was performed. There is a risk that suspended matter will adhere to the other.
  • the FAB gun by irradiating the FAB gun in a non-facing state, it is possible to suppress the floating metal atoms etched with the activation of one surface from adhering to the other activated surface. . Thereby, the metal atom amount used as the interface inclusion 30 can be made low.
  • the distance between the FAB gun and the support substrate 10 and the semiconductor unit 20 can be shortened, It is also effective to make the irradiation angle with respect to the support substrate 10 and the semiconductor part 20 close to 90 °.
  • the amount of the interface inclusions 30 is 1 ⁇ 10 10 atoms / cm 2 or more, the interface inclusions 30 remain due to a mismatch between the lattice constant of the support substrate 10 and the lattice constant of the semiconductor portion 20 in the bonding step. It is possible to stabilize dangling bonds.
  • the ratio of Ni to Fe may be increased when the amount of the interfacial inclusion 30 is small or the amount of Fe is small.
  • the bonding can be maintained by reducing the amount of Fe and suppressing metal diffusion while increasing the proportion of Ni.
  • the ratio of Ni to Fe is 5 or more
  • the ratio of Ni to Fe is 0. It has been confirmed that by using 5 to 2 or more, metal diffusion can be suppressed while joining can be maintained.
  • Ar may be included as the interface inclusions 30. In that case, Ar can getter Fe, and diffusion of Fe into the semiconductor portion 20 can be suppressed.
  • the amount of Ar per unit area is larger than the amount of Fe and smaller than the amount of atoms constituting the semiconductor portion 20.
  • the number of atoms per unit area of the elements constituting the semiconductor unit 20 is 1.35 ⁇ 10 15 atoms / cm 2 when calculated from the abundance constituting one atomic layer of Si. . If the semiconductor part 20 is a compound semiconductor, the value is the sum of the number of atoms per unit of each element constituting the compound.
  • the upper limit of the amount of Ar is set to 1.35 ⁇ 10 15 atoms / cm 2 , it is preferably 1 ⁇ 10 14 atoms / cm 2 or less. In this case, it is possible to satisfactorily suppress the occurrence of lattice defects or the like in the semiconductor portion 20. More preferably, it is preferable to set it as 5 * 10 ⁇ 13 > atoms / cm ⁇ 2 > or less. This is because if the amount of surplus Ar is large relative to the amount of metal, there is a risk that Ar serves as a nucleus to form an amorphous part. With this configuration, Fe can be gettered and the crystallinity of the semiconductor portion 20 can be maintained.
  • the main surface 10a of the support substrate 10 and the main surface 20a of the semiconductor substrate 20Z are irradiated with a FAB gun to activate both main surfaces 10a and 20a.
  • the irradiation energy of the FAB gun is not particularly mentioned, but the irradiation energy may be varied.
  • the inventors repeated experiments and found that the degree of activation required for bonding differs between the support substrate 10 and the semiconductor substrate 20Z. The reason is not clear, but the following mechanism can be considered. In the first place, if the semiconductor substrates 20Z are joined together, they can be joined easily. However, it has been difficult to join the semiconductor substrate 20Z and a dissimilar material such as sapphire. For this reason, bonding has been realized by including metal in the bonding interface. Inferring from these phenomena, it is considered that it is difficult to activate a material made of a material whose surface state is stable at room temperature. From this, when bonding the support substrate 10 to the semiconductor substrate 20Z, it is considered that the degree of activation of the bonding partner has a greater influence on the bonding than the degree of activation of itself.
  • the support substrate 10 is an insulating substrate, and the surface state is stable at room temperature.
  • the degree of activation of the semiconductor substrate 20Z which is a bonding partner is important. That is, it is preferable that the degree of activation of the semiconductor substrate 20Z is higher than the degree of activation of the support substrate 10. More specifically, the degree of activation of the semiconductor substrate 20Z needs to be equal to or higher than that used in a general room temperature bonding method, and on the contrary, the degree of activation of the support substrate 10 is a general room temperature bonding. Bonding is achieved even if the degree of activation used in the method is significantly lower. These are the results of repeatedly confirming the bonding test after the support substrate 10 and the semiconductor substrate 20Z are activated by changing the activation degree individually.
  • the “activation degree” can be inferred from the output of the FAB gun, the distance between the FAB gun and the surface of the object to be irradiated, etc. at the time of cumulative irradiation.
  • the activation process is performed by dividing it into a first activation process and a second activation process. That is, in the first activation process, at least the main surface 20a of the semiconductor substrate 20Z is activated. At this time, activation is performed by irradiating the FAB gun while maintaining a state not facing the main surface 10a of the support substrate 10.
  • the second activation process is performed.
  • the surface (main surface 10a) of the support substrate 10 is activated by irradiating the FAB gun under a condition that the integrated irradiation energy is smaller than that in the first activation step.
  • the energy from the FAB gun that actually reaches the surface to be activated is different from the value of the irradiation conditions of the FAB gun.
  • the energy that actually reaches the surface to be activated depends on the product of the acceleration voltage and irradiation time of the FAB gun.
  • the integrated irradiation energy in the second activation step is the integrated irradiation energy (second value) necessary for removing carbon and hydrogen adsorbed on the surface (main surface 10a) of the support substrate 10.
  • the value is between the integrated irradiation energy (first value), which is a general activation condition, and is closer to the second value. More specifically, it is set to a value equivalent to or slightly exceeding the second value.
  • the acceleration voltage of the FAB gun for irradiation in the second activation process is set to about 1/3 to 2/3 and the irradiation time is set to about 1/10 to 1/3 as compared with the irradiation in the first activation process. It has been confirmed that high bonding strength is achieved.
  • first activation step and the second activation step may be performed simultaneously, or the second activation step may be performed after the first activation step.
  • the second activation process is performed following the first activation process.
  • the suspended suspended matter generated in the first activation process reaches the surface (main surface 10a) of the support substrate 10. Even so, it is difficult to adsorb because it is not activated. Moreover, even if it adsorb
  • the main surface 20a of the semiconductor substrate 20Z activated in the first activation step is exposed in an activated state in the vacuum chamber. For this reason, the floating substance in the vacuum chamber is easily attached (adsorbed) to the main surface 20a of the activated semiconductor substrate 20Z. Therefore, an additional irradiation step may be provided, and a step of irradiating the FAB gun again to remove deposits on the surface and then joining the two may be performed.
  • the integrated irradiation energy of the FAB gun in the additional irradiation step may be substantially the same as the conditions in the second activation step. Such an additional irradiation step may be performed simultaneously with the second activation step.
  • the second activation process and the additional irradiation process it is possible to suppress the abundance of foreign substances and interface inclusions.
  • the main surface 20a of the semiconductor substrate 20Z is simultaneously irradiated with the FAB gun, so that the number of foreign matters having a size of 0.12 to 0.5 ⁇ m is mainly applied. It was confirmed that the number was 100 or less in the surface 20a.
  • the support substrate 10 and the semiconductor substrate 20Z are activated and bonded with general irradiation energy in the room temperature bonding method, it is confirmed that 1000 or more foreign matters are attached.
  • the bonding strength can be ensured by irradiating the main surface 20a of the semiconductor substrate 20Z with the FAB gun again in the additional irradiation step.
  • the second activation step if only the support substrate 10 is irradiated with the FAB gun, the sputtered atoms float in the vacuum chamber and reattach to the surface of the activated semiconductor substrate 20Z. There was a risk of lowering. This becomes prominent when time elapses after the activation until the two are joined.
  • the main irradiation of the semiconductor substrate 20Z is performed in the additional irradiation step. It is effective to irradiate the surface 20a with the FAB gun again.
  • the second irradiation is performed with a smaller acceleration voltage or a shorter time than the first irradiation. This is because the constituent member containing metal is newly sputtered by the second irradiation, and the increase of metal atoms is suppressed.
  • the second irradiation of the FAB gun has a small acceleration voltage, it is sufficient for reactivation of the surface once activated. That is, the dangling bonds are formed by cutting the atomic bonds of the semiconductor substrate 20Z by the first irradiation of the FAB gun, and the C, H, etc. adhering to the dangling bonds are only removed by the second irradiation. The degree of conversion can be increased.
  • the FAB gun When the additional irradiation step is performed simultaneously with the second activation step, the FAB gun may be irradiated with the support substrate 10 and the semiconductor substrate 20Z facing each other. Even in this case, since the integrated irradiation energy estimated by the product of the acceleration voltage of the FAB gun and the irradiation time is smaller in the second irradiation than in the first irradiation, the metal present at the interface Bonding is possible with a small atomic weight. For example, compared to the first irradiation, the acceleration voltage of the FAB gun for the second irradiation is set to about 1/3 to 2/3 and the irradiation time is set to about 1/10 to 1/3, thereby reducing the amount of metal atoms. It was confirmed that a high bonding strength was achieved while maintaining the effect. Further, it has been confirmed that the ratio of metal can be maintained while the ratio of Ni is kept high.
  • the irradiation of the FAB gun in the second activation process may be in a non-opposing state.
  • the activation surfaces can be joined immediately after activation by setting the second irradiation time of the FAB gun to about 1/10 to 1/3 of the first irradiation time. Can do.
  • the time from the activation of the main surface 10a of the support substrate 10 and the main surface 20a of the semiconductor substrate 20Z in the activation process to the bonding of the main surfaces 10a and 20a to each other in the bonding process is within 5 minutes. This is because the bonding strength decreases with time.
  • the bonding strength was 300 kg / cm 2 .
  • the bonding strength after leaving for 5 minutes after irradiation with the FAB gun was greatly reduced to 10 to 50 kg / cm 2 .
  • the irradiation time and irradiation intensity of the FAB gun there are no particular restrictions on the irradiation time and irradiation intensity of the FAB gun, but the irradiation time may be shortened. This is because as the irradiation time becomes longer, the arithmetic average roughness of the irradiated surface becomes larger, and there is a possibility that bonding becomes difficult in the subsequent bonding step.
  • the irradiation time of the FAB gun is preferably within 5 minutes. More preferably, it may be within 1 minute.
  • the irradiation time of the FAB gun is shortened, the activation becomes insufficient, and there is a possibility that the bonding becomes difficult in the subsequent bonding process. Therefore, this is compensated by increasing the irradiation intensity of the FAB gun.
  • the actual activation degree can be estimated from the amount of Ar present. It has been confirmed that even when the irradiation time is shortened, bonding can be reliably performed when the Ar amount is 5 ⁇ 10 12 atoms / cm 2 or more, more preferably 1.5 ⁇ 10 13 atoms / cm 2 or more.
  • the amount of Ar is preferably set to 1 ⁇ 10 14 atoms / cm 2 or less.
  • the irradiation intensity is set so that the Ar amount on the activated surface is 5 ⁇ 10 12 atoms / cm 2 or more and 1 ⁇ 10 14 atoms / cm 2 or less. You only have to set it.
  • Such an Ar amount can be measured by TXRF (total reflection X-ray fluorescence analysis).
  • the composite substrates of Examples 1 to 4 were manufactured based on the above-described composite substrate 1 and the steps of the first manufacturing method described above. In addition, composite substrates of Comparative Examples 1 and 2 in which the amount of metal in the interface inclusions 30 was varied were also manufactured.
  • a sapphire substrate was used as the support substrate 10, and single crystal silicon was used as the semiconductor portion 20.
  • a room temperature bonding apparatus as a bonding apparatus, activation of the bonding surface was performed with an FAB gun. Note that the stage for fixing the vacuum chamber, the substrate and the like of the room temperature bonding apparatus is made of SUS and also serves as a metal supply body. Moreover, the activation process and the metal supply process were performed simultaneously.
  • the conditions of the activation process and the metal supply process of the joint surface between the support substrate 10 and the semiconductor unit 20 (semiconductor substrate 20X) were as follows.
  • Example 1 FAB gun irradiation condition: acceleration voltage 1.0 kV, current 100 mA, irradiation time 5 minutes
  • Activation condition non-opposing state (when one is activated, the other is moved to another space, thereby making it non-temporally and physically The opposite state was realized.
  • FAB gun irradiation conditions acceleration voltage 1.8 kV, current 100 mA, irradiation time 5 minutes
  • Activation conditions non-opposing state
  • Example 3 After activation under the same conditions as in Example 2, an additional FAB gun was irradiated under the following conditions.
  • FAB gun irradiation conditions accelerating voltage 1.0 kV, current 100 mA, irradiation time 5 minutes
  • Activation conditions opposite state (arranged facing each other and irradiated simultaneously. The same applies hereinafter)
  • Example 4 After activation under the same conditions as in Example 2, an additional FAB gun was irradiated under the following conditions.
  • FAB gun irradiation conditions acceleration voltage 1.0 kV, current 100 mA, irradiation time 1 minute Activation conditions: opposite state (Comparative Example 1)
  • FAB gun irradiation conditions acceleration voltage 1.0 kV, current 100 mA, irradiation time 1 minute Activation conditions: opposite state (Comparative Example 2)
  • FAB gun irradiation conditions acceleration voltage 1.8 kV, current 100 mA, irradiation time 5 minutes
  • Activation conditions opposite state
  • the metal atom density (unit: 10 12 atoms / cm 2 ) and the composition ratio (Cr: Fe: Ni) of Cr, Fe, and Ni constituting SUS as the metal supplier were as follows.
  • the metal atom density is described in the order of Cr / Fe / Ni.
  • Example 1 Metal atom density 1.8 / 4.4 / 31, composition ratio 0.41: 1: 7.05
  • Example 2 Metal atom density 1.2 / 4.4 / 30, composition ratio 0.27: 1: 6.82
  • Example 3 Metal atom density 6.5 / 27/43, composition ratio 0.24: 1: 1.59
  • Example 4 Metal atom density 24/110/63, composition ratio 0.22: 1: 0.57
  • Comparative Example 1 Metal atom density 44/190/34, composition ratio 0.23: 1: 0.18
  • Comparative Example 2 Metal atom density 37/160/45, composition ratio 0.23: 1: 0.28
  • the bonding strength of the composite substrates of Examples 3 and 4 and Comparative Examples 1 and 2 was measured.
  • the bonding strength was measured by using a thin pin adhesion strength measuring device Romulus manufactured by QUAD GROUP and using a stud pin with a diameter of 2.7 mm and a load of 0.5 kg / s.
  • the composite substrates of Examples 1 and 2 had lower bonding strength than the composite substrates of Examples 3 and 4. This is presumably due to the fact that the non-opposing state is realized by separating the activation conditions in terms of time. That is, it is considered that the activity of the previously activated surface was lowered during bonding. Therefore, in order to obtain the same bonding strength as in Examples 3 and 4 while maintaining the metal amount and metal ratio in Examples 1 and 2, the non-opposing state is separated physically only as an activation condition. It is effective to realize this. In other words, it is effective to create a physically non-opposing state and activate them simultaneously. “Physically non-opposing” may be arranged in parallel in a plan view, or a shielding plate or the like may be interposed in an opposed state.

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

　本発明の複合基板１によれば、絶縁性材料からなる支持基板１０と、前記支持基板１０上に重ね合わされて配置された半導体部２０と、前記支持基板１０と前記半導体部２０との界面に存在し、ＮｉおよびＦｅを、Ｆｅに対するＮｉの比率が０．４以上となる割合で含む界面介在物３０と、を含む。これにより、界面介在物３０が半導体部２０へ拡散することのない、信頼性の高い複合基板を提供することができる。

Description

複合基板およびその製造方法
　本発明は、半導体部を有する複合基板およびその製造方法に関する。
　近年、半導体素子の性能向上を図るべく、寄生容量を減らす技術の開発が進められている。この寄生容量を減らす技術として、ＳＯＳ（Silicon On Sapphire）構造がある。
　このＳＯＳ構造を異種材料からなる基板を貼り合せることで製造する方法がある。異種材料からなる基板を貼り合せる方法として、常温接合方法を例示できる。このような常温接合方法の基本的な技術内容は、例えば特許第２７９１４２９号に記載されている。特許第２７９１４２９号では、２つの基板の表面を活性化させ、互いに接触させることで異なる材料からなる基板を互いに接合している。
　しかし、常温接合方法をＳＯＳ構造を形成する際に適用すると、接合した際に基板間にＦｅ等の金属が混入し、この金属が半導体素子の機能層となるシリコン側に拡散し、半導体素子の動作に悪影響を及ぼす虞があった。これは、常温接合方法に限定されず、接合環境を保持する筐体及び内部構成部材が一般的にＳＵＳ等の金属で形成されているため、接合する表面を活性化するときに同時にＳＵＳ由来の成分（主にＦｅ）が混入することによる。ここで、筐体としては例えば真空装置のチャンバーを例示できる。
　また、異なる材料からなる基板を互いに接続するために、接合界面に積極的に金属を介在させる技術も知られている（例えば、特許第４１６２０９４号参照）。
　本発明は、上述の事情のもとで考え出されたものであって、半導体部への金属の拡散を抑制した複合基板およびその製造方法を提供することを目的とする。
　本発明の複合基板の実施形態は、絶縁性材料からなる支持基板と、前記支持基板上に重ね合わされて配置された半導体部と、前記支持基板と前記半導体部との界面に存在し、ＮｉおよびＦｅを、Ｆｅに対するＮｉの比率が０．４以上となる割合で含む界面介在物と、を含む。
　本発明の複合基板の製造方法の実施形態は、準備工程と活性化工程と金属供給工程と接合工程と薄層化工程とを備える。準備工程では、絶縁性材料からなる支持基板と、単結晶の半導体基板とを準備する。活性化工程では、前記支持基板の主面および前記半導体基板の主面のそれぞれにＦＡＢガンを照射して両主面を活性化する。なお、前記半導体基板は、前記支持基板と対向しない状態で活性化する。金属供給工程では、活性化した前記支持基板の主面および前記半導体基板の主面の少なくとも一方に、前記支持基板および前記半導体基板を構成する材料の主成分を除く金属元素であってＮｉおよびＦｅを含む金属を供給する。接合工程では、活性化した前記半導体基板の主面と前記支持基板の主面とを常温で接触させて両者を接合する。薄層化工程では、前記半導体基板の他方主面から前記半導体基板を薄層化して、前記半導体基板を半導体部とする。
　本発明によれば、接合界面に存在する金属が半導体部に対して拡散することを抑制した複合基板およびその製造方法を提供することができる。
（ａ）は本発明の１つの実施形態に係る複合基板の概略構成を示す平面図であり、（ｂ）は複合基板を斜視した部分断面図であり、（ｃ）は複合基板の断面図である。 （ａ）～（ｃ）は本発明の１つの実施形態に係る複合基板の製造方法の製造工程を示す断面図である。 （ａ）～（ｄ）は、図２に続く本発明の１つの実施形態に係る複合基板の製造方法の製造工程を示す断面図である。 （ａ），（ｂ）は、活性化工程を説明する断面図である。
　（複合基板）
　本発明の複合基板に実施形態の一例について、図面を参照しつつ説明する。
　図１（ａ）は本発明の１つの実施形態に係る複合基板１の概略構成を示す平面図であり、（ｂ）は複合基板１を斜視した部分断面図であり、（ｃ）は複合基板１の断面図である。
　複合基板１は支持基板１０と半導体部２０とからなる。支持基板１０は絶縁性材料からなる単結晶体である。支持基板１０の形成材料としては、タンタル酸リチウムを主成分とする圧電基板、酸化アルミニウム単結晶（サファイア）、炭化シリコンなどを用いることができる。本実施形態ではＲ面の直径６インチのサファイア基板を用いた例で説明する。
　半導体部２０は半導体材料からなる単結晶層である。半導体部２０を形成する半導体材料としては、Ｓｉ、ＧａＮ、ＧａＡｓ等を用いることができる。この例ではＳｉを用いた例で説明する。半導体部２０は、その主面の全面が支持基板１０に貼り合わされている。
　ここで、支持基板１０と半導体部２０との界面には界面介在物３０が存在する。界面介在物３０は、Ｆｅ，Ｎｉを含み、Ｆｅに対するＮｉの原子数の割合が０．４以上となるように組成を制御している。これは、Ｆｅ，Ｎｉを同時に含む場合に、ＳＵＳの一般的な化学量論比よりもＮｉの割合が大幅に増えていることを示す。なお、界面介在物３０は非常に微小な領域に存在するため、図中においてその例示を省略している。
　ここで、支持基板１０と半導体部２０との「界面」は、支持基板１０と半導体部２０とが接触する接合部から半導体部２０側に向けた厚み５ｎｍの領域をさすものとする。この界面に存在する単位面積当たりの原子数でＦｅ，Ｎｉの存在量の比率を求めることができる。
　なお、界面介在物３０は、Ｆｅ，Ｎｉ以外に、支持基板１０及び半導体部２０を構成する主成分（Ａｌ，Ｓｉ）を除く金属元素からなる金属原子、例えばＣｒ，Ｃｕ等や、Ｃ，Ａｒ等を含んでいてもよい。
　界面における各原子の単位面積当たりの原子数は、ＩＣＰ－ＭＳ（Inductively Coupled Plasma Mass Spectrometry：誘導結合プラズマ質量分析装置），ＳＩＭＳ（Secondary Ion Mass Spectrometry：二次イオン質量分析法）等で測定することができる。より具体的にはＩＣＰ－ＭＳにより、支持基板１０上の半導体部２０の一部を一定体積だけエッチング液に溶解させ、金属原子の量を測定し、その全量が界面から厚み５ｎｍ以内の界面領域に存在するものと仮定し、面方向における密度を求めればよい。このような仮定は、本実施形態により得た複合基板の複数について厚み方向における金属原子の分布状態を観察・測定した結果、最も金属量が多い場合でも、半導体部２０のうち、支持基板１０側の５ｎｍ以内の領域（界面）に存在し、それ以外の領域には殆ど拡散していないことを確認したことによる。また、各元素の存在量は深さ方向において分布を有していてもよい。なお、ＩＣＰ－ＭＳに代えて、ＳＩＭＳの深さ方向分析により測定してもよい。
　このように、金属成分比を制御した複合基板１によれば、半導体部２０へ金属が拡散したり、界面において金属が凝集したりすることを抑制することができる。このことについて、以下に詳述する。
　接合界面における金属原子は、異なる材料からなる２つの部材を接合するときに接着材として働き、接合を実現するために必要と考えられている。一方で、支持基板１０と半導体部２０との表面を活性化して接合するためにイオンガンやＦＡＢガンを照射するときには、その真空プロセス等により金属原子が付着することがある。このような金属原子が接合面から半導体素子を作り込む半導体部２０に拡散・移動してしまう虞がある。この場合には、半導体素子としての性能に影響を及ぼし信頼性も低下する。
　発明者が実験を重ねた結果、金属原子としてＦｅを含む場合には、Ｆｅが、接合後に凝集したり、半導体部２０内に拡散したりすることが分かった。これに対してＮｉは、接合後に凝集したり、半導体部２０内に拡散したりしにくいことが分かった。言い換えると、半導体部２０の内部において、Ｆｅは電気的に活性が高く、Ｎｉは電気的に活性が低いと言える。
　ここで、金属原子は、支持基板１０，半導体部２０のハンドリング，両者を接合するための接合装置等に一般的に用いられるＳＵＳ由来である場合が多いと推測される。この場合には、Ｆｅの割合が高くなり、ＦｅとＮｉとの比率は１０：１程度となる。すなわち、ＮｉのＦｅに対する比率は０．１程度となる。このように、Ｆｅの割合が高くなると、金属原子同士が凝集し界面領域において偏析しやすくなることが分かった。
　そこで、金属原子のうちＮｉの割合を高めることにより、界面領域における凝集・偏析および半導体部２０への拡散を抑制しつつ、接合強度を維持できることを見出した。
　なお、Ｎｉの存在量は、半導体部２０の固溶量を超えると、半導体部２０を構成する材料との間に金属間化合物を形成し、電気的な活性が高まるため、半導体部２０の固溶量未満とすればよい。この例ではシリサイドを形成しないようにＳｉの存在密度である、１０１５ａｔｏｍｓ／ｃｍ２未満とする。
　（複合基板の第１の製造方法）
　本発明の複合基板の製造方法の実施形態の一例について、図面を参照しつつ、説明する。
　（準備工程）
　まず、図２（ａ）に示したように、支持基板１０を準備する。支持基板１０は、絶縁性材料からなる単結晶体であれば特に限定されないが、例えばサファイア基板を例示できる。次に、図２（ｂ）に示すように、単結晶の半導体ベース基板２０Ｘを準備する。この例では、シリコン（Ｓｉ）で形成された半導体ベース基板２０Ｘを準備する。この半導体ベース基板２０Ｘのドーパント濃度は、比較的高濃度となるようにする。例えば、ｐ型のドーパントであるホウ素を１×１０１８ａｔｏｍｓ／ｃｍ３以上１×１０２１ａｔｏｍｓ／ｃｍ３以下の濃度で含むものが例示できる。
　次に、半導体ベース基板２０Ｘの矢印Ｄ１方向側の上面に、シリコンをエピタキシャル成長させ、図２（ｃ）に示したように半導体層２０Ｙを形成する。このエピタキシャル成長の方法としては、半導体ベース基板２０Ｘを加熱しながら、この半導体ベース基板２０Ｘの表面に気体状のシリコン化合物を通過させて熱分解させて成長させる熱化学気相成長法（熱ＣＶＤ法）などの種々の方法を採用できる。この半導体層２０Ｙは、シリコン基板の上にエピタキシャル成長させているので、サファイア基板の上にエピタキシャル成長させた場合に比べて格子欠陥を少なくすることができる。
　この半導体層２０Ｙとしては、半導体ベース基板２０Ｘよりもドーパントが少ないものを採用できる。この半導体層２０Ｙは、半導体ベース基板２０Ｘ側から上面側に向かって、ドーパント濃度が徐々に薄くなるように形成される。この半導体層２０Ｙの上面部は、相対的に低濃度のドーパント濃度（例えば、１×１０１６ａｔｏｍｓ／ｃｍ３未満）となるように形成される。ここで「ノンドープのシリコン」としているものは、単に不純物を意図してドープしないシリコンであって、不純物を含まない真性シリコンに限られるものではない。本実施形態の半導体層２０Ｙは、ｐ型のシリコンを採用し、上面部のドーパント濃度が低濃度となるように形成する。この半導体層２０Ｙのドーパント濃度は、エピタキシャル成長させる際の不純物の供給量を調整することで制御できる。この不純物の供給をゼロにすることで、ノンドープのシリコンを形成することができる。また、エピタキシャル成長させる際に生じるドーパントの拡散減少によって、ドーパント濃度の徐々に変化させてもよい。
　このようにして、半導体ベース基板２０Ｘ上に半導体層２０Ｙが形成された半導体基板２０Ｚを準備する。
　（活性化工程）
　次に、図３（ａ）に示したように、支持基板１０の主面１０ａおよび半導体基板２０Ｚの主面２０ａ（半導体層２０Ｙの表面）に、それぞれＦＡＢ（Fast Atom Beam）ガンによりビームを照射して、両主面１０ａ，２０ａを活性化する。ＦＡＢガンとしては、例えば、Ａｒの中性原子ビームを照射するものを用いる。このように両主面１０ａ，２０ａを活性化することで、両主面１０ａ，２０ａにはダングリングボンドが形成される。
　（金属供給工程）
　次に、図３（ｂ）に示すように、活性化した支持基板１０の主面１０ａと半導体基板２０Ｚの主面２０ａとのうち、少なくとも一方に界面介在物３０を構成する金属を供給する。ここで金属とは、ＮｉおよびＦｅを含み、支持基板１０の主成分を構成する元素、半導体基板２０Ｚの主成分を構成する元素を除くものとする。具体的には、この例ではＡｌ、Ｓｉを除くものとなり、例えば、Ｆｅ，Ｎｉと、Ｃｒ，Ｎｉ，Ｃｕ等とを例示することができる。ここで、ＮｉのＦｅに対する存在比率は０．３以上としている。この例では０．４以上とした。なお、この金属供給工程は、活性化工程と同時に、または活性化工程に続いて行えばよい。
　このような金属は、活性化を行なった雰囲気中に予め所望の量含ませることで供給させてもよいし、活性化を行なった雰囲気中に金属供給体（Ｆｅ，Ｎｉを含む金属プレート等）を配置し、これをエッチング（スパッタリング）することで所望の量を供給してもよい。金属供給体は例えば真空チャンバーや、支持基板１０および半導体基板２０Ｚ保持するステージ等で代用することもできる。エッチングには、活性化工程と同様のＦＡＢガンを用いてもよい。なお、この金属供給工程は、活性化工程と同時に、または活性化工程に続いて行えばよい。
　ＮｉのＦｅに対する存在比率は、各原子の供給量を調整することで制御することができる。例えば、Ｎｉからなる金属供給体をＦｅからなる金属供給体よりも多くスパッタリングすることで、供給量を調整できる。
　また、図４（ａ），（ｂ）に示すように、活性化工程と金属供給工程とを同時に行ない、かつ、少なくとも半導体基板２０Ｚを、支持基板１０と半導体基板２０Ｚとが真空装置のチャンバー内で互いに対向しない状態（非対向状態）で個別に活性化することでも実現することができる。ここで、非対向状態とは、物理的に非対向としたり、時間的に非対向としたりするものであり、支持基板１０と半導体基板２０Ｚとの両主面１０ａ，２０ａが、同時にＦＡＢガンが照射され、かつ、同時に活性化している状態では対向しない状態をさす。なお、図４においては、支持基板１０の活性化も非対向状態で行なっている場合を示している。
　これは、理由は明らかではないが、Ｎｉに比べてＦｅの比率が高い１つの金属供給体をスパッタリングすることにより金属を供給したとしても、非対向状態で、個別にＦＡＢガンを照射し活性化することにより、Ｎｉの比率を飛躍的に高めることができることを発明者が実験により確かめている。
　具体例として、金属供給体としてＳＵＳを用いた場合を例に説明する。ＳＵＳの組成では、ＮｉのＦｅに対する存在比率は０．１程度であり、かつＮｉ，Ｆｅのスパッタ収率に大差はないことから、通常、ＳＵＳをスパッタリングすればＳＵＳの組成に応じた金属原子が活性化された表面に供給される。実際に、支持基板１０と半導体基板２０Ｚとを向い合わせて配置し、かつ、同時に活性化したときには、周辺のステージを金属供給体としてこれをスパッタリングして、接合界面にＮｉとＦｅを供給するものとなる。この場合に、支持基板１０と半導体基板２０Ｚとの両活性化表面の金属原子量を分析すると、Ｎｉ、Ｆｅともに、ＳＵＳの組成に応じた存在量となっていることを確認した。
　これに対して、支持基板１０と半導体基板２０Ｚとに対して非対向状態で個別にＦＡＢガンを照射して活性化したときの活性化表面の金属原子量を分析すると、ＦｅよりもＮｉを多く含むことが確認できた。すなわち、ＮｉのＦｅに対する比率を１以上とすることができることを確認できた。このように、ＦＡＢガン照射方法によっても、Ｎｉに対するＦｅの比率を制御することができる。
　ここで、特に半導体基板２０Ｚを非対向状態で活性化することの必要性について説明する。
　すなわち、ＦＡＢガンを照射したときに、半導体基板２０Ｚと常温で表面状態が安定している材料からなる支持基板１０とでは活性化される度合いが異なる。そして、活性化している状態における金属の供給量が界面介在物３０の金属量及び金属組成に影響を及ぼすと考えられる。このため、支持基板１０よりも活性化度が高くなる半導体基板２０Ｚに対しては、上述の通り、非対向状態を確保する必要がある。
　なお、図４に示す例では、図４（ａ）に示すように、半導体基板２０Ｚの一主面２０ａにＦＡＢガンを照射した後に、図４（ｂ）に示すように、支持基板１０の一主面１０ａにＦＡＢガンを照射することで、２つの活性化を時間的に分離することで「非対向状態」を実現している。なお、一方を活性化するときに他方は真空装置内の待機室にて物理的に隔離してもよいし、順次真空装置内に投入することで両者を隔離してもよい。
　ただし、この例に限定されず、例えば、同一の真空装置内において、支持基板１０と半導体基板２０とを遮蔽体を挟んで対向配置し、同時にＦＡＢガンを照射してもよい。この場合には、遮蔽体により物理的に「非対向状態」を実現することができる。このような遮蔽体は、例えば、ＦＡＢガンに対して安定性の高いセラミック材料等を採用することができる。
　（接合工程）
　次に、図３（ｃ）に示すように、活性化し、かつ金属が供給された支持基板１０の主面１０ａと半導体基板２０Ｚの主面２０ａとを常温で接触させて両者を接合する。常温とは室温を意図するが、積極的に加熱を行なわないことを意味し、活性化・接合過程に伴う温度上昇は許容するものとする。具体的には１０℃以上１５０℃以下の温度も含むものとする。
　この接合工程において、支持基板１０の主面１０ａと半導体基板２０Ｚの主面２０ａとの間に所定量、所定比率のＮｉ，Ｆｅを含む界面介在物３０が存在する。
　（薄層化工程）
　次に、図３（ｃ）に示す半導体基板２０Ｚの他方主面２０ｂ側（図のＤ２方向側）から半導体基板２０Ｚを薄層化して、図３（ｄ）に示すように、半導体基板２０Ｚを半導体部２０とする。
　具体的には、まず、半導体ベース基板２０Ｘの厚みを薄くする。この厚みを薄くする加工方法としては、例えば砥粒研磨、化学エッチング、イオンビームエッチングなど種々のものが採用でき、複数の方法を組み合わせてもよい。
　次に、薄くした半導体ベース基板２０Ｘに対して、さらにエッチング液でエッチングし、薄くした半導体ベース基板２０Ｘとともに半導体層２０Ｙの厚みを薄くする。このエッチングでは、ドーパント濃度の違いによってエッチングの速度が大きく変化する、選択性のエッチング液を採用することで可能となる。この選択性のエッチング液としては、例えばフッ酸、硝酸、および酢酸の混合液、ならびにフッ酸、硝酸、および水の混合液などが挙げられる。本実施形態では、フッ酸、硝酸、および酢酸の混合液をエッチング液として採用する。このエッチング液は、ｐ型シリコンを採用している本実施形態において、ドーパント濃度が高い場合はエッチングが進行するが、ドーパント濃度が低くなると７×１０１７ａｔｏｍｓ／ｃｍ３～２×１０１８ａｔｏｍｓ／ｃｍ３を境にしてエッチング速度が著しく低下するように調整されている。なお、選択性のエッチングをする他の方法としては、５％程度のフッ化水素溶液内での電界エッチング法、ＫＯＨ溶液でのパルス電極陽極酸化法などが挙げられる。この半導体層２０Ｙは、ドーパント濃度が徐々に変化している遷移領域の途中までエッチングされることとなる。ここでは、エッチングによって厚みが薄くなった半導体層を、半導体部２０とする。この半導体部２０の厚みとしては、例えば数百ナノメートルから２ミクロン程度の範囲が挙げられる。
　以上のような工程を経ることにより、図１に示す複合基板１を製造することができる。
　（変形例：界面介在物の量）
　上述の複合基板１において、界面介在物３０を構成する金属原子量を１×１０１２ａｔｏｍｓ／ｃｍ２以下としてもよい。界面介在物３０の量を上述の通りに調整し、かつ、支持基板１０と半導体部２０とを常温で活性化することにより直接接合する場合には、たとえ支持基板１０と半導体部２０とを接合後に加熱したとしても、界面領域に金属が偏析することがない。メカニズムは不明であるが、界面介在物３０を構成する金属原子量と、接合界面に接合後にも残存する未結合のダングリングボンドの存在が関係するものと推察される。
　ＮｉとＦｅとの存在比率を制御しつつ、このような金属原子量を実現する場合には、界面領域における偏析を抑制した上で、半導体部２０への金属原子の拡散も抑制することができる。
　これにより、半導体部２０への金属原子の影響を抑制した複合基板１を提供することができる。
　このように、界面介在物３０の量を１×１０１２ａｔｏｍｓ／ｃｍ２以下とするためには、支持基板１０と半導体部２０とを接合するためのＦＡＢガンに照射を、支持基板１０と半導体部２０とを非対向状態で個別に行なうことにより実現することができる。支持基板１０と半導体部２０との活性化すべき表面を互いに向い合わせ、同時にＦＡＢガンを照射する場合は、一方に照射したＦＡＢガンが同時に一方の周囲に位置する部材をエッチングし、そのエッチングされた浮遊物が他方に付着する虞がある。これに対して、非対向状態でＦＡＢガンを照射することにより、一方の表面の活性化に伴いエッチングされた浮遊金属原子が、他方の活性化された表面に付着することを抑制することができる。これにより、界面介在物３０となる金属原子量を低くすることができる。
　また、ＦＡＢガンが支持基板１０および半導体部２０以外の意図しない構成部材に照射されることを抑制するために、ＦＡＢガンと支持基板１０および半導体部２０との距離を短くしたり、ＦＡＢガンの支持基板１０および半導体部２０に対する照射角度を９０°に近くしたりすることも有効である。
　なお、界面介在物３０の量は１×１０１０ａｔｏｍｓ／ｃｍ２以上とすると、界面介在物３０により接合工程において支持基板１０の格子定数と半導体部２０の格子定数とのミスマッチに起因して残存するダングリングボンドを安定化することができる。
　（変形例２：ＮｉとＦｅとの存在比と存在量）
　上述の複合基板１において、界面介在物３０の存在量が少ないときやＦｅ量が少ないとき程、ＮｉのＦｅに対する比率を高めてもよい。この場合には、Ｆｅの量を削減して金属拡散を抑制する一方で、Ｎｉの割合を高めることで接合を維持できる。例えば、Ｆｅが１０１０ａｔｏｍｓ／ｃｍ２オーダーの場合には、ＮｉのＦｅに対する比率を５以上とし、Ｆｅが１０１１ａｔｏｍｓ／ｃｍ２オーダーの前半の場合には、ＮｉのＦｅに対する比率を０．５～２以上とすることにより、金属の拡散を抑制する一方で、接合を維持できることを確認している。
　（変形例３：その他）
　上述の複合基板１において、界面介在物３０としてＡｒを含有させてもよい。その場合には、ＡｒがＦｅをゲッタリングすることができ、Ｆｅが半導体部２０へ拡散することを抑制することができる。このようなＡｒの単位面積当たりの存在量としては、Ｆｅの存在量よりも多く、半導体部２０を構成する原子の存在量より少なくする。半導体部２０を構成する元素の単位面積当たりの原子数は、本実施例の場合には、Ｓｉの１原子層を構成する存在量から求めると、１．３５×１０１５ａｔｏｍｓ／ｃｍ２である。仮に半導体部２０が化合物半導体の場合には、化合物を構成する元素のそれぞれの単位当たりの原子数を足し合わせた値となる。
　なお、Ａｒ量の上限は、１．３５×１０１５ａｔｏｍｓ／ｃｍ２としたが、１×１０１４ａｔｏｍｓ／ｃｍ２以下であることが好ましい。この場合には半導体部２０の格子欠陥等の発生を良好に抑制することができるからである。さらに好ましくは、５×１０１３ａｔｏｍｓ／ｃｍ２以下とすることが好ましい。金属量に対して余剰のＡｒが多いと、Ａｒが核となってアモルファス部を形成する虞があるからである。このように構成することで、Ｆｅをゲッタリングすることができるとともに、半導体部２０の結晶性を保つことができる。
　（複合基板の第２の製造方法）
　上述の第１の製造方法の例では、支持基板１０の主面１０ａと半導体基板２０Ｚの主面２０ａ（半導体層２０Ｙの表面）とをＦＡＢガンを照射して、両主面１０ａ，２０ａを活性化する場合について、ＦＡＢガンの照射エネルギーについては特に言及していないが、照射するエネルギーを異ならせたりしてもよい。
　発明者らが実験を繰り返したところ、接合に要する活性化度が支持基板１０と半導体基板２０Ｚとで異なることを見出した。理由は定かではないが、以下のメカニズムが考えられる。そもそも半導体基板２０Ｚ同志の接合であれば容易に接合することができる。しかしながら、半導体基板２０Ｚとサファイアのような異種材料とを接合するのは困難であった。このため接合界面に金属を含ませて接合を実現してきた。これらの現象から推察すると、常温で表面状態が安定している材料からなるものは、活性化させることが困難であると考えられる。このことから、支持基板１０を半導体基板２０Ｚに接合する場合には、自身の活性化の度合いよりも接合する相手の活性化度が接合に影響をより多く与えるものと考えられる。
　ここで、支持基板１０は、絶縁基板であり表面状態が常温で安定している。このため、接合相手である半導体基板２０Ｚの活性化度が重要となってくる。すなわち、半導体基板２０Ｚの活性化度を支持基板１０の活性化度に比べ高くすることが好ましい。より詳細には、半導体基板２０Ｚの活性化度は、一般的な常温接合方法で用いられる活性化度と同等かそれ以上必要であり、反対に支持基板１０の活性化度は一般的な常温接合方法で用いられる活性化度に比べて著しく低くても接合は実現される。これらは、支持基板１０と半導体基板２０Ｚとで個々に活性化度を変えて活性化させた後に接合試験を繰り返し確認したものである。ここで、「活性化度」はＦＡＢガンの出力や積算照射時、ＦＡＢガンと被照射物表面との距離等から推察することができる。
　上述のような知見を踏まえ、本例においては、活性化する工程を第１活性化工程と、第２活性化工程とに分けて行なう。すなわち、第１活性化工程においては、少なくとも半導体基板２０Ｚの主面２０ａを活性化させる。このとき、支持基板１０の主面１０ａとは対向しない状態を保ってＦＡＢガンを照射することにより活性化を行なう。
　これにより、通常の常温接合装置による接合に要する一般的な条件の強度および時間でＦＡＢガンを照射しても、ＦＡＢガン照射に伴いエッチングされた浮遊物が支持基板１０の主面１０ａに付着することがない。
　次に、第２活性化工程を行なう。第２活性化工程は、支持基板１０の表面（主面１０ａ）を、第１活性化工程におけるＦＡＢガン照射に比べて積算照射エネルギーが小さくなるような条件でＦＡＢガンを照射させて活性化するものである。ここで、活性化すべき表面に実際に到達するＦＡＢガンからのエネルギーは、ＦＡＢガンの照射条件の値とは異なる。ただし、活性化すべき表面に実際に到達するエネルギーは、ＦＡＢガンの加速電圧，照射時間の積に応じたものになる。このため、以下、加速電圧と照射時間との積を、積算照射エネルギー推測値（単に、積算照射エネルギーということもある）とする。具体的には、第２活性化工程における積算照射エネルギーは、支持基板１０の表面（主面１０ａ）に吸着している炭素や水素を除去するのに必要な積算照射エネルギー（第２値）と、一般的な活性化条件である積算照射エネルギー（第１値）との間の値であって、かつ、第２値に近い側の値とする。より具体的には、第２値と同等か若干超える程度の値とする。例えば、第１活性化工程における照射に比べて第２活性化工程における照射のＦＡＢガンの加速電圧を１／３～２／３程度とし、照射時間を１／１０～１／３程度とすることで、高い接合強度を実現することを確認できている。
　支持基板１０の活性化を第２活性化工程で行なうことにより、接合に必要なＦＡＢガン照射条件に調整することができる。すなわち、半導体基板２０Ｚの活性化条件と異ならせることができる。これにより、不要のエッチング浮遊物を発生することを抑制することができ、金属の存在量を抑制することができるものとなる。
　ここで、第１活性化工程と第２活性化工程とを同時に行なってもよいし、第１活性化工程の後に第２活性化工程を行なってもよい。この例では、第１活性化工程に続いて第２活性化工程を行なっている。
　このように、第１活性化工程と第２活性化工程とを時間的に分離することにより、仮に第１活性化工程において発生したエッチング浮遊物が支持基板１０の表面（主面１０ａ）に到達したとしても、活性化がされていない状態のため吸着されにくい。また、仮に吸着しても、その後の第２活性化工程において吸着物を除去することができる。これにより、界面に不要の介在物が混入することを抑制することができる。
　さらに、第１活性化工程において活性化された半導体基板２０Ｚの主面２０ａは、真空チャンバー内において活性化された状態で露出していることとなる。このため、活性化された半導体基板２０Ｚの主面２０ａに真空チャンバー内の浮遊物が付着（吸着）しやすい状態となる。そこで、追加照射工程を設け、再度ＦＡＢガンを照射して、表面の付着物を除去してから両者を接合する工程を行なってもよい。追加照射工程におけるＦＡＢガンの積算照射エネルギーは、第２活性化工程における条件と略同一とすればよい。このような追加照射工程は第２活性化工程と同時に行なってもよい。
　第２活性化工程および追加照射工程を行なうことで、異物や界面の介在物の存在量を抑制することができるものとなる。具体的には、このように、第２活性化工程において半導体基板２０Ｚの主面２０ａにも同時にＦＡＢガンを照射することにより、０．１２～０．５μｍの大きさの異物の付着数が主面２０ａの面内において１００個以下となることを確認した。なお、常温接合方法において一般的な照射エネルギーで支持基板１０と半導体基板２０Ｚとを活性化して接合したときには、１０００個以上の異物が付着していることを確認している。
　また、追加照射工程において半導体基板２０Ｚの主面２０ａに再度ＦＡＢガンを照射することにより、接合強度を確保することができる。第２活性化工程において、仮にＦＡＢガンを支持基板１０のみに照射すると、スパッタリングされた原子が真空チャンバー内を浮遊して、活性化された半導体基板２０Ｚの表面に再付着してしまい、接合強度を低下させてしまう虞があった。これは、活性化させた後に両者を接合するまでに時間が経過する場合に顕著となる。このため、特に、活性化すべき２つの表面を非対向状態で活性化させる場合であって、この非対向状態を時間的に分離することで実現するときに、追加照射工程において半導体基板２０Ｚの主面２０ａに再度ＦＡＢガンを照射することが有効となる。そして、ＦＡＢガンの照射条件は、２回目の照射を１回目の照射に比べて小さい加速電圧または短い時間で行なっている。２回目の照射により、金属を含む構成部材が新たにスパッタリングされて、金属原子が増加することを抑制するためである。このようにＦＡＢガンの２回目の照射が小さい加速電圧であったとしても、一度活性化した表面の再活性化には十分である。すなわち、ＦＡＢガンの１回目の照射で半導体基板２０Ｚの原子結合を切断してダングリングボンドを形成し、２回目の照射ではダングリングボンドに付着したＣ、Ｈ等を除去するのみにして、活性化度を高めることができる。
　なお、追加照射工程を第２活性化工程と同時に行なう場合には、ＦＡＢガンの照射を、支持基板１０と半導体基板２０Ｚとを対向させた状態で行なってもよい。この場合であっても、ＦＡＢガンの加速電圧と照射時間との積で推測される積算照射エネルギーを、１回目の照射に比べて２回目の照射で小さくしているので、界面に存在する金属原子量を少なくしたまま接合可能である。例えば、１回目の照射に比べて２回目の照射のＦＡＢガンの加速電圧を１／３～２／３程度とし、照射時間を１／１０～１／３程度とすることで、金属原子量を削減する効果を維持しつつ、高い接合強度を実現することを確認した。また、金属の比率もＮｉの割合を高いまま維持することができることを確認している。
　もちろん、第２活性化工程におけるＦＡＢガンの照射を非対向状態としてもよい。この場合であっても、ＦＡＢガンの２回目の照射時間を１回目の照射時間に比べて１／１０～１／３程度にすることで、活性化後すぐに活性化面同士を接合させることができる。
　（変形例）
　上述の例では活性化工程において、支持基板１０の主面１０ａと半導体基板２０Ｚの主面２０ａとを活性化させてから、接合工程において、両主面１０ａ，２０ａを互いに接合させるまでの時間について特に制限を設けなかったが、両主面１０ａ，２０ａを活性化させてから接合するまでの間の時間は、５分以内とすることが好ましい。時間の経過とともに、接合強度が低下するからである。
　なお、ＦＡＢガン照射直後に支持基板１０と半導体基板２０Ｚとを接合させたときには、その接合強度は３００ｋｇ／ｃｍ2であった。これに対して、ＦＡＢガン照射後、５分放置した後に接合した接合強度は１０～５０ｋｇ／ｃｍ2と大きく低下していることを確認した。
　また、上述の例では、活性化工程において、ＦＡＢガンの照射時間，照射強度について特に制限を設けなかったが、照射時間を短くしてもよい。照射時間が長くなると、照射面の算術平均粗さが大きくなり、後の接合工程において接合が困難になる虞があるからである。また、活性化した状態で真空装置内に浮遊するＦｅやＮｉ等の浮遊原子が多く付着し、内部に入り込む虞もある。このため、ＦＡＢガンの照射時間は５分以内とすることが好ましい。より好ましくは、１分以内とするとよい。
　一方で、ＦＡＢガンの照射時間を短くすると、活性化が不十分になり、後の接合工程において接合が困難になる虞がある。そこで、ＦＡＢガンの照射強度を強めることでこれを補うものとする。具体的には、ＦＡＢガンとしてＡｒの中性子を用いる場合には、Ａｒの存在量により実際の活性化度を推測することができる。照射時間を短くしても、Ａｒ量が、５×１０１２ａｔｏｍｓ／ｃｍ２以上、より好ましくは１．５×１０１３ａｔｏｍｓ／ｃｍ２以上とすることで確実に接合できることを確認している。ここで、半導体基板２０Ｚの結晶性を良好に保つために、Ａｒ量は１×１０１４ａｔｏｍｓ／ｃｍ２以下とすることが好ましい。以上より、５分以下の照射時間で活性化する場合には、活性化面におけるＡｒ量を５×１０１２ａｔｏｍｓ／ｃｍ２以上、１×１０１４ａｔｏｍｓ／ｃｍ２以下となるように照射強度を設定すればよい。なお、このようなＡｒ量はＴＸＲＦ（全反射蛍光Ｘ線分析法）により測定することができる。半導体基板２０ＺへのＦＡＢガン照射を、第１活性化工程と追加照射工程とに分けて行なうときには、特に第１活性化工程におけるＦＡＢガン照射条件を上述の通りとすればよい。
　上述の複合基板１および上述の第１の製造方法の工程に基づき、実施例１～４の複合基板を製造した。また、界面介在物３０の金属量を異ならせた比較例１，２の複合基板も製造した。
　いずれの例も、支持基板１０としてサファイア基板、半導体部２０として単結晶シリコンを用いた。接合装置としては常温接合装置を用いて、ＦＡＢガンにて接合面の活性化を行なった。なお、常温接合装置の真空チャンバー，基板等を固定するステージはＳＵＳからなり、金属供給体としての役割も兼ね備えている。また、活性化工程と金属供給工程とは同時に行なった。
　支持基板１０と半導体部２０（半導体基板２０Ｘ）との接合面の活性化工程および金属供給工程の条件は以下の通りとした。
　（実施例１）
ＦＡＢガン照射条件：加速電圧　１．０ｋＶ，電流　１００ｍＡ，照射時間　５分
　活性化条件　　　　：非対向状態（一方を活性化するときに他方を別空間に移動させることにより、時間的・物理的に非対向状態を実現した。以下同じ。）
　（実施例２）
ＦＡＢガン照射条件：加速電圧　１．８ｋＶ，電流　１００ｍＡ，照射時間　５分
　活性化条件　　　　：非対向状態
　（実施例３）
　実施例２と同条件で活性化したのちに、追加で以下の条件でＦＡＢガンを照射した。
ＦＡＢガン照射条件：加速電圧　１．０ｋＶ，電流　１００ｍＡ，照射時間　５分
　活性化条件　　　　：対向状態（互いに向かい合わせて配置し、同時に照射した。以下、同じ）
　（実施例４）
　実施例２と同条件で活性化したのちに、追加で以下の条件でＦＡＢガンを照射した。
ＦＡＢガン照射条件：加速電圧　１．０ｋＶ，電流　１００ｍＡ，照射時間　１分
　活性化条件　　　　：対向状態
　（比較例１）
ＦＡＢガン照射条件：加速電圧　１．０ｋＶ，電流　１００ｍＡ，照射時間　１分
　活性化条件　　　　：対向状態
　（比較例２）
ＦＡＢガン照射条件：加速電圧　１．８ｋＶ，電流　１００ｍＡ，照射時間　５分
　活性化条件　　　　：対向状態
　このような条件で活性化工程および金属供給工程を行なった後に、ＴＸＲＦ（全反射蛍光Ｘ線分析法）にて接合前の支持基板１０および半導体部２０の接合面の金属量を測定した。なお、ＴＸＲＦはテクノス社製のＴＲＥＸ６３０を用いた。
　その結果、金属供給体としてのＳＵＳを構成するＣｒ，Ｆｅ，Ｎｉの金属原子密度（単位：１０１２ａｔｏｍｓ／ｃｍ２），構成比（Ｃｒ：Ｆｅ：Ｎｉ）は以下の通りであった。なお、金属原子密度はＣｒ／Ｆｅ／Ｎｉの順に記載している。
　実施例１：金属原子密度　1.8／4.4／31，構成比　0.41：１：7.05
　実施例２：金属原子密度　1.2／4.4／30，構成比　0.27：１：6.82
　実施例３：金属原子密度　6.5／27／43， 構成比　0.24：１：1.59
　実施例４：金属原子密度　24／110／63， 構成比　0.22：１：0.57
　比較例１：金属原子密度　44／190／34， 構成比　0.23：１：0.18
　比較例２：金属原子密度　37／160／45， 構成比　0.23：１：0.28
　この結果、同じ金属供給体（ＳＵＳ）を用いても、活性化の方法を変えることで、Ｎｉのみの比率を制御できることが分かった。なお、Ｃｒの比率は活性化の手法に依存しないことも確認できた。さらに、実施例１，２と実施例３，４とを比較すると、一回非対向状態で活性化することで、その後対向状態でＦＡＢガンを照射してもＮｉ比率をＳＵＳの組成に比べ高い状態を維持できることを確認した。なお、実施例３と実施例４とを比較すると、ＦＡＢガンの照射時間を長くすることで、界面介在物３０を構成する金属量が多くなることを確認した。
　続いて、実施例３，４，比較例１，２の複合基板の接合強度を測定した。接合強度はＱＵＡＤ　ＧＲＯＵＰ社製の薄膜密着強度測定機Ｒｏｍｕｌｕｓを用い、直径２．７ｍｍのＳｔｕｄ　ｐｉｎを使用して、荷重を０．５ｋｇ／ｓとして測定した。その結果、いずれの複合基板も８５６～９６５ｋｇ／ｃｍ２の接合強度を有し、Ｆｅの比率を下げても従来と同等の接合強度を実現できることを確認した。
　なお、実施例１，２の複合基板は、実施例３，４の複合基板に比べて接合強度が低かった。これは、非対向状態を、活性化条件として時間的にも分離することで実現したことによるものと推察される。すなわち、先に活性化された表面の活性度が接合時に低下したことによるものと考えられる。このため、実施例１，２の金属量および金属比率を維持した上で実施例３、４と同等の接合強度を得るためには、非対向状態を、活性化条件として物理的のみに分離することで実現することが有効である。言い換えると、物理的に非対向の状態を作り、同時に活性化することが有効である。「物理的に非対向」とは、平面視で並列配置させたり、対向させた状態で間に遮蔽板等を介在させたりすればよい。
　また、実施例１～４の複合基板の界面状態を断面ＴＥＭ観察で確認したところ、金属の偏析、中間層等の存在は確認されなかった。
１・・・・複合基板
１０・・・支持基板
１０ａ・・主面
２０・・・半導体部
２０ａ・・主面
３０・・・界面介在物

Claims (7)

  1. 　絶縁性材料からなる支持基板と、
    前記支持基板上に重ね合わされて配置された半導体部と、
    前記支持基板と前記半導体部との界面に存在し、ＮｉおよびＦｅを、Ｆｅに対するＮｉの比率が０．４以上となる割合で含む界面介在物と、を含む複合基板。
  2. 　前記界面介在物は、１０１２ａｔｏｍｓ／ｃｍ２以下の密度で存在する、請求項１記載の複合基板。
  3. 　前記界面介在物は、ＮｉおよびＦｅを、Ｆｅに対するＮｉの比率が１以上となる割合で含む、請求項１または２に記載の複合基板。
  4. 　絶縁性材料からなる支持基板と、単結晶の半導体基板とを準備する準備工程と、
    　前記支持基板の主面および前記半導体基板の主面のそれぞれにＦＡＢガンを照射して両主面を活性化する活性化工程であって、前記半導体基板を前記支持基板と対向しない状態で活性化する活性化工程と、
    　活性化した前記支持基板の主面および前記半導体基板の主面の少なくとも一方に、前記支持基板および前記半導体基板を構成する材料の主成分を除く金属元素であってＮｉおよびＦｅを含む金属を供給する金属供給工程と、
    　活性化した前記半導体基板の主面と前記支持基板の主面とを常温で接触させて両者を接合する接合工程と、
    　前記半導体基板の他方主面から前記半導体基板を薄層化して、前記半導体基板を半導体部とする薄層化工程と、を含む複合基板の製造方法。
  5. 　前記活性化工程と前記金属供給工程とを同時に行なう、請求項４に記載の複合基板の製造方法。
  6. 　前記活性化工程は、前記半導体基板を前記支持基板と対向させない状態で前記ＦＡＢガンで活性化させる第１活性化工程と、前記支持基板を前記第１活性化工程における前記ＦＡＢガン照射に比べて積算照射エネルギーが小さくなるような条件で前記ＦＡＢガンを照射させて活性化する第２活性化工程と、を含む、請求項４または５に記載の複合基板の製造方法。
  7. 　前記第１活性化工程の後であって、前記接合工程の前において、前記半導体基板に前記第１活性化工程における前記ＦＡＢガン照射に比べて積算照射エネルギーが小さくなるような条件で前記ＦＡＢガンを照射させる追加照射工程と、を含む、請求項６に記載の複合基板の製造方法。
PCT/JP2014/075802 2013-09-30 2014-09-29 複合基板およびその製造方法 Ceased WO2015046483A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US15/025,830 US9754815B2 (en) 2013-09-30 2014-09-29 Composite substrate and method for producing same
JP2015514261A JP6068626B2 (ja) 2013-09-30 2014-09-29 複合基板およびその製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2013-203049 2013-09-30
JP2013203049 2013-09-30
JP2014-063553 2014-03-26
JP2014063553 2014-03-26

Publications (1)

Publication Number Publication Date
WO2015046483A1 true WO2015046483A1 (ja) 2015-04-02

Family

ID=52743607

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/075802 Ceased WO2015046483A1 (ja) 2013-09-30 2014-09-29 複合基板およびその製造方法

Country Status (3)

Country Link
US (1) US9754815B2 (ja)
JP (1) JP6068626B2 (ja)
WO (1) WO2015046483A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021174967A (ja) * 2020-04-30 2021-11-01 京セラ株式会社 接合基板の製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5926401B2 (ja) * 2013-05-31 2016-05-25 京セラ株式会社 複合基板およびその製造方法
WO2018175981A1 (en) * 2017-03-23 2018-09-27 Georgia Tech Research Corporation A method of manufacture using complementary conductivity-selective wet-etching techniques for iii-nitride materials and devices

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007324195A (ja) * 2006-05-30 2007-12-13 Mitsubishi Heavy Ind Ltd 常温接合によるデバイス、デバイス製造方法ならびに常温接合装置
JP2010287718A (ja) * 2009-06-11 2010-12-24 Sumitomo Electric Ind Ltd 貼り合わせ基板及び貼り合わせ基板の製造方法
WO2012105473A1 (ja) * 2011-01-31 2012-08-09 ボンドテック株式会社 接合基板作製方法、接合基板、基板接合方法、接合基板作製装置、及び基板接合体

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2791429B2 (ja) 1996-09-18 1998-08-27 工業技術院長 シリコンウェハーの常温接合法
JP4623451B2 (ja) * 1997-07-30 2011-02-02 忠弘 大見 半導体基板及びその作製方法
JP4172806B2 (ja) * 2006-09-06 2008-10-29 三菱重工業株式会社 常温接合方法及び常温接合装置
JP5460871B2 (ja) * 2011-02-25 2014-04-02 京セラ株式会社 複合基板、電子部品、ならびに複合基板および電子部品の製造方法
EP2822026B1 (en) * 2012-02-29 2018-03-14 Kyocera Corporation Composite substrate

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007324195A (ja) * 2006-05-30 2007-12-13 Mitsubishi Heavy Ind Ltd 常温接合によるデバイス、デバイス製造方法ならびに常温接合装置
JP2010287718A (ja) * 2009-06-11 2010-12-24 Sumitomo Electric Ind Ltd 貼り合わせ基板及び貼り合わせ基板の製造方法
WO2012105473A1 (ja) * 2011-01-31 2012-08-09 ボンドテック株式会社 接合基板作製方法、接合基板、基板接合方法、接合基板作製装置、及び基板接合体

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021174967A (ja) * 2020-04-30 2021-11-01 京セラ株式会社 接合基板の製造方法
JP7514649B2 (ja) 2020-04-30 2024-07-11 京セラ株式会社 接合基板の製造方法

Also Published As

Publication number Publication date
JPWO2015046483A1 (ja) 2017-03-09
US9754815B2 (en) 2017-09-05
US20160247712A1 (en) 2016-08-25
JP6068626B2 (ja) 2017-01-25

Similar Documents

Publication Publication Date Title
CN107484431B (zh) 半导体基板的制造方法
JP5730393B2 (ja) 複合基板およびその製造方法
JP5926401B2 (ja) 複合基板およびその製造方法
CN114975096B (zh) 键合材料和制备方法以及半导体器件
JP5922782B2 (ja) デバイスの製造方法
JP6068626B2 (ja) 複合基板およびその製造方法
JP2019012756A (ja) 半導体素子基板の製造方法
CN110663097A (zh) 半导体元件基板的制造方法
JP2015176986A (ja) 複合基板の製造方法
JP6185474B2 (ja) 複合基板およびその製造方法
JP2015126052A (ja) 複合基板の製造方法
JP5598321B2 (ja) 半導体デバイスの製造方法
JP2010287731A (ja) 基板生産物の製造方法、基板生産物、及び半導体デバイス
JP2002118242A (ja) 半導体部材の製造方法
JP2013232499A (ja) 複合基板
JP2021097173A (ja) 接合ウェーハ及びその製造方法
JP6162381B2 (ja) 複合基板
JP2014049581A (ja) 複合基板および複合基板の製造方法
JP6114063B2 (ja) 複合基板
JP2015032588A (ja) 複合基板およびその製造方法
KR20130049591A (ko) 박막 접합 기판 제조방법
JP2013207212A (ja) 複合基板の製造方法および複合基板

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2015514261

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14848417

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15025830

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14848417

Country of ref document: EP

Kind code of ref document: A1