WO2015040907A1 - 垂直共振器型面発光レーザの製造方法 - Google Patents

垂直共振器型面発光レーザの製造方法 Download PDF

Info

Publication number
WO2015040907A1
WO2015040907A1 PCT/JP2014/066114 JP2014066114W WO2015040907A1 WO 2015040907 A1 WO2015040907 A1 WO 2015040907A1 JP 2014066114 W JP2014066114 W JP 2014066114W WO 2015040907 A1 WO2015040907 A1 WO 2015040907A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
layer
heat
current confinement
heat transfer
Prior art date
Application number
PCT/JP2014/066114
Other languages
English (en)
French (fr)
Inventor
聡 大久保
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to TW103128016A priority Critical patent/TWI621316B/zh
Publication of WO2015040907A1 publication Critical patent/WO2015040907A1/ja
Priority to US15/069,029 priority patent/US10115612B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04254—Electrodes, e.g. characterised by the structure characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18308—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement
    • H01S5/18311—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement using selective oxidation
    • H01S5/18313—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement using selective oxidation by oxidizing at least one of the DBR layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/185—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only horizontal cavities, e.g. horizontal cavity surface-emitting lasers [HCSEL]
    • H01S5/187—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only horizontal cavities, e.g. horizontal cavity surface-emitting lasers [HCSEL] using Bragg reflection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/305—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure
    • H01S5/3054—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure p-doping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34313—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer having only As as V-compound, e.g. AlGaAs, InGaAs
    • H01S5/3432—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer having only As as V-compound, e.g. AlGaAs, InGaAs the whole junction comprising only (AI)GaAs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/176—Specific passivation layers on surfaces other than the emission facet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3211—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures characterised by special cladding layers, e.g. details on band-discontinuities

Definitions

  • a vertical cavity surface emitting laser (VCSEL: Vertical Cavity Surface Emitting Laser) is a laser device that outputs laser light in a direction perpendicular to a substrate surface by forming an optical resonator in a direction perpendicular to the substrate surface.
  • VCSEL Vertical Cavity Surface Emitting Laser
  • a current confinement structure is formed in order to concentrate the current in the light emitting region.
  • an opening structure formed by oxidizing the outer peripheral side of an AlAs (aluminum arsenic) layer is used as the current confinement structure.
  • the AlAs layer is oxidized by holding the substrate on which the laminate (oxidation target) formed into a mesa shape so that the AlAs layer is exposed on the side surface in heated steam at 400 to 500 ° C. Executed.
  • the temperature distribution in the substrate is preferably within ⁇ 1 ° C.
  • Patent Document 1 A method described in Japanese Patent Application Laid-Open No. 2011-18876 (Patent Document 1) is known as a method for making the temperature distribution in the substrate uniform.
  • the upper surface of the heat radiating plate on which the substrate is placed is processed into a spherical shape following the warp during the thermal oxidation of the substrate on which the oxidation target is formed.
  • Patent Document 1 The method described in the above Japanese Unexamined Patent Publication No. 2011-18876 (Patent Document 1) has the following problems. First, since the amount of warpage of the substrate varies depending on the temperature of the substrate, it is difficult to accurately grasp the amount of warpage during heating oxidation. Further, the amount of warpage of the substrate varies depending on the structure of the epitaxial film formed on the substrate and the growth conditions thereof, and thus varies depending on the product type (model number). For this reason, in order to implement
  • the amount of warpage of the substrate is about 20 ⁇ m. Therefore, when a space of about several hundred ⁇ m is provided between the heat sink and the substrate and heated by radiant heat, the amount of warpage of the substrate is a value that can be ignored sufficiently, and the upper surface of the heat sink is processed into a spherical surface. do not have to.
  • the inventors of the present invention have a problem when a space is provided between the heat sink and the substrate and the substrate is heated by radiant heat from the heat sink. In order to reflect it as it is, it was found that the temperature distribution of the heat sink. This is because the heat radiating plate is usually heated by a heating wire provided inside the heater device, so that a considerable temperature distribution is generated in the heat radiating plate due to the arrangement of the heating wire. However, in the above Patent Document 1, no consideration is given to the temperature distribution of the heat sink.
  • the present invention provides a method for manufacturing a vertical cavity surface emitting laser, and includes a stacked body including first and second reflecting mirror layers, an active layer, and an oxidized layer serving as a current confinement structure on a substrate.
  • the step of forming the current confinement structure includes a step of holding the substrate along the heat equalizing plate placed on the heat transfer member and being spaced apart from the heat equalizing plate, and the heat equalization by heating the heat transfer member. Heating the substrate with radiant heat from the plate.
  • the temperature distribution of the heat transfer member is made uniform by the heat equalizing plate, the oxidation in a state where the temperature uniformity in the substrate surface is higher becomes possible.
  • the material of the soaking plate is pyrolytic graphite.
  • Pyrolytic graphite has anisotropy of thermal conductivity as described above.
  • the step of holding the substrate includes a step of supporting a peripheral portion of the substrate by a spacer attached to the heat transfer member.
  • the thermal conductivity of the spacer is preferably smaller than the thermal conductivity in the vertical direction of the soaking plate.
  • the heat transfer member and the soaking plate are provided in an oxidation furnace.
  • the step of heating the substrate is performed in a state where the inside of the oxidation furnace is decompressed.
  • heating the substrate under reduced pressure heating of the substrate due to heat conduction through the gas is suppressed, and the substrate is heated mainly by heat radiation from the soaking plate 41, so that the temperature uniformity of the substrate is improved. It can be further increased.
  • the temperature distribution in the substrate can be made more uniform than before.
  • FIG. 1 is a plan view schematically showing the configuration of a VCSEL.
  • FIG. 2 is a diagram schematically showing a cross-sectional structure along the line II-II in FIG.
  • FIG. 3 is an enlarged view of a part of FIG. 2 and 3 are schematic diagrams, and the thickness of each layer in the drawings is not proportional to the actual thickness of the device.
  • the VCSEL 1 is disposed inside the substrate 10, the semiconductor multilayer reflector layers 11, 15, the clad layers 12, 14, the active layer 13, and the semiconductor multilayer reflector layer 15.
  • the current confinement layer 16, the anode electrode layer 19, and the cathode electrode layer 20 are provided.
  • a GaAs (gallium arsenide) semiconductor substrate exhibiting N-type conductivity is used as the substrate 10.
  • a cathode electrode layer (back electrode layer) 20 is formed on the back surface of the substrate 10.
  • a non-doped GaAs substrate exhibiting semi-insulating properties may be used as the substrate 10.
  • the cathode electrode layer 20 is formed on the surface of the DBR layer 11.
  • a semiconductor multilayer reflector (DBR: Distributed Bragg Reflector) layer 11 made of a compound semiconductor having N-type conductivity is formed on the substrate 10.
  • the DBR layer 11 includes, for example, a structure in which Al 0.15 Ga 0.85 As and Al 0.9 Ga 0.1 As are alternately stacked by an optical film thickness ⁇ / 4 ( ⁇ represents a wavelength).
  • Si silicon
  • Si is doped to give an N-type conductivity, and its concentration is, for example, 2 to 3 ⁇ 10 18 [cm ⁇ 3 ].
  • Si coordinates to a Ga (Al) site and easily becomes a donor.
  • the active region for generating laser light is formed on the DBR layer 11.
  • the active region includes the clad layers 12 and 14 and the active layer 13 having an optical gain sandwiched between the clad layers 12 and 14.
  • a multiple quantum well (MQW) in which a quantum well layer and a barrier layer are stacked in multiple layers is formed.
  • the active layer 13 is a non-doped region where impurities are not introduced.
  • the cladding layers 12 and 14 can be non-doped or partially doped depending on the design of the resistance value of the device.
  • a part of the cladding layers 12 and 14 in contact with the N-type and P-type DBR layers 11 and 15 are doped with impurities having the same conductivity type as the adjacent DBR layers 11 and 15.
  • An upper DBR layer 15 made of a compound semiconductor having a P-type conductivity is formed on the active region.
  • the upper DBR layer 15 constitutes an optical resonator together with the lower DBR layer 11.
  • the DBR layer 15 is made of Al 0.15 Ga 0.85 As and Al 0.9 Ga 0.1 As alternately with an optical film thickness ⁇ / 4, for example, in the same manner as the DBR layer 11 on the lower layer side (substrate side).
  • C carbon
  • concentration is, for example, 2 to 3 ⁇ 10 18 [cm ⁇ 3 ].
  • C is easily coordinated to the As site and becomes an acceptor.
  • a moisture-proof insulating film 21 (also referred to as a moisture-resistant film) is formed on an epitaxial multilayer film having a mesa post structure. An opening is formed in the insulating film 21 above the mesa post so that the surface of the DBR layer 15 is exposed.
  • An anode electrode layer 19 (ring electrode layer) is connected to the exposed surface of the DBR layer 15.
  • a pad electrode 23 for bonding is connected to the anode electrode layer 19.
  • a polyimide pattern 22 is provided between the pad electrode 23 and the DBR layer 11 in order to reduce parasitic capacitance.
  • the current confinement layer 16 is formed inside the first low-refractive index layer constituting the DBR layer 15, but may be arranged closer to the active layer 13 such as the inside of the cladding layer 14. Is possible. Therefore, more generally speaking, the current confinement layer 16 is disposed in the DBR layer 15 or between the DBR layer 15 and the active layer 13. Alternatively, the current confinement layer 16 can be disposed on the substrate 10 side with respect to the active layer 13, and may be disposed inside the DBR layer 11 or between the DBR layer 11 and the active layer 13.
  • FIGS. 5 to 11 are cross-sectional views schematically showing a VCSEL manufacturing process.
  • FIG. 12 is a flowchart showing a VCSEL manufacturing process.
  • a method for manufacturing the VCSEL 1 shown in FIGS. 1 to 4 will be described with reference to FIGS.
  • the DBR layer 11 showing the N-type conductivity is first formed on the GaAs substrate 10 (step S100 in FIG. 12).
  • the DBR layer 11 is formed in 30 to 40 layers with a pair of optical film thicknesses such that the high refractive region and the low refractive region are each ⁇ / 4.
  • about 2 ⁇ 10 18 [cm ⁇ 3 ] is introduced with Si as an impurity.
  • an active layer 13 including a quantum well (QW) is formed on the N-type DBR layer 11 so as to be sandwiched between the cladding layers 12 and 14 (steps S105 to S115 in FIG. 12).
  • the thickness and material of the active layer 13 and the cladding layers 12 and 14 can be appropriately adjusted according to the oscillation wavelength.
  • GaAs can be used as the material of the active layer 13 and the oscillation wavelength can be adjusted to 850 nm.
  • an oxidized layer to be the current confinement layer 16 is formed in the first low refractive index layer in contact with the cladding layer.
  • step S125 in FIG. 12 then, by increasing the Al composition X 0.95 or more, Al X Ga (1-X) as layer as the layer to be oxidized (where 0 .95 ⁇ X ⁇ 1) is formed while introducing C (carbon) of about 2 to 3 ⁇ 10 18 [cm ⁇ 3 ] (step S125 in FIG. 12).
  • the layer to be oxidized that should become the current confinement layer 16 is distorted due to volume shrinkage during the oxidation treatment, it is desirable that the layer be 40 nm or less in order to suppress the influence of the strain.
  • the oxidized layer may be formed at a position near the upper layer or at a position near the lower layer in the first low refractive index layer.
  • the epitaxial multilayer film (laminated body) formed on substrate 10 as described above is processed into a mesa post pattern of, for example, ⁇ 30 ⁇ m to form a current confinement structure (step S135 in FIG. 12).
  • the mesa post pattern is formed by photolithography and dry etching techniques. The dry etching needs to be performed until at least the side surface of the oxidized layer to be the current confinement layer 16 is exposed. In the case of FIG. 6, the dry etching is performed to a depth at which the surface of the lower DBR layer 11 is exposed.
  • the substrate with the epitaxial multilayer film processed into the mesa post pattern is heated to 450 ° C. or higher in a water vapor atmosphere, so that the oxidized film to be the current confinement layer 16 is changed to its outer peripheral portion.
  • the oxidation portion 17 is formed by selectively advancing oxidation from (step S140 in FIG. 12). The oxidation time is adjusted so that the unoxidized portion 18 in the central portion becomes ⁇ 10 ⁇ m.
  • a silicon nitride film or a silicon oxide film is formed as moisture-resistant film 21 (step S145 in FIG. 12).
  • a technique such as CVD or sputtering can be applied.
  • an opening for the contact electrode layer is formed by photolithography and dry etching (step S150 in FIG. 12).
  • a P-type contact electrode layer (anode electrode layer) 19 is formed in the opening at the top of the mesa post, for example, by photolithography and vapor deposition (step S155 in FIG. 12).
  • a laminated film made of Ti (titanium), Pt (platinum), and Au (gold) can be used.
  • polyimide pattern 22 is formed for the purpose of capacity reduction under pad electrode 23 (step S160 in FIG. 12).
  • pad electrode 23 connected to P-type contact electrode layer 19 is formed by, for example, photolithography and sputtering film formation (step S165 in FIG. 12).
  • the back electrode layer 20 is formed (step S170 in FIG. 12).
  • the back electrode layer 20 for example, a laminated film made of Au, Ge, and Ni can be used.
  • the VCSEL 1 is completed by performing an annealing process (step S175 in FIG. 12) for making ohmic contact between the electrode layers 19 and 20 and the semiconductor layer.
  • step S140 in FIG. 12 a method for forming a current confinement layer by heating steam oxidation
  • the pipe 51 is connected to a water vapor supply source 55 via a valve 53 and is connected to a nitrogen supply source 56 via a valve 54.
  • a mixed gas of water vapor and nitrogen can be supplied into the chamber 59.
  • the pipe 52 is used as an exhaust hole, and the gas in the chamber is exhausted through the valve 57.
  • the pipe 52 may be connected to an exhaust device (for example, a vacuum pump) via the valve 57.
  • FIG. 14 is a cross-sectional view schematically showing an enlarged main part of the substrate heating mechanism 40 shown in FIG.
  • substrate heating mechanism 40 includes heat transfer members 42, 43, a heat equalizing plate 41 placed on heat transfer member 42, and spacer 44 attached to heat transfer member 42. And a heater device 45 that heats the heat transfer member 43.
  • the heat transfer members 42 and 43 are made of an isotropic material, for example, an isotropic carbon material.
  • the thermal conductivity of the isotropic carbon material is, for example, 110 W / (K ⁇ m).
  • FIG. 14 shows a structure in which two plate-like heat transfer members 42 and 43 are overlapped, but these may be formed as one structure.
  • the lower surface side of the heat transfer member 43 (the side opposite to the substrate SUB to be heated) is heated by the heater device 45.
  • the heater device 45 may be a hot plate in which the heating wire 46 is embedded, or may be a lamp heater.
  • the soaking plate 41 is placed on the upper plane of the heat transfer member 42.
  • the soaking plate 41 is made of an anisotropic material whose thermal conductivity in the surface direction is higher than that in the vertical direction.
  • pyrolytic graphite PG: Pyrolytic Graphite
  • the thermal conductivity of the PG material is, for example, 350 W / (K ⁇ m) in the plane direction and 2 W / (K ⁇ m) in the vertical direction. In this case, the ratio between the thermal conductivity in the plane direction and the thermal conductivity in the vertical direction is 175: 1.
  • the heat conductivity in the surface direction of the heat equalizing plate 41 is larger than the heat conductivity of the heat transfer member 42, and the heat conductivity in the vertical direction of the heat equalizing plate 41 is considerably smaller than the heat conductivity of the heat transfer member 42. It is desirable.
  • the spacer 44 is attached to the heat transfer member 42 and supports the peripheral edge of the substrate SUB.
  • the thermal conductivity of the spacer 44 is isotropic and is smaller than the thermal conductivity in the vertical direction of the soaking plate 41. desirable.
  • a ceramic material having a thermal conductivity of 1.6 W / (K ⁇ m) can be used as the spacer 44.
  • step S205 when heating steam oxidation is performed under reduced pressure, pressure reduction in the oxidation furnace chamber 59 is started (step S205), and thereafter, supply of a mixed gas of water vapor and nitrogen into the chamber 59 is started (step S205). Step S210).
  • the pressure in the chamber 59 is determined by the balance between the supply amount of the mixed gas of water vapor and nitrogen and the exhaust amount.
  • step S205 is not executed.
  • the supply of the mixed gas of water vapor and nitrogen into the chamber 59 is started with the valve of the pipe 51 open (step S210).
  • heating of the heat transfer member 43 by the heater device 45 is started.
  • the amount of heat applied to the heat transfer member 43 from the heater device 45 (more specifically, the amount of current flowing through the heating wire 46) is feedback-controlled according to the temperature detection value at a specific position of the substrate (sample).
  • the temperature at a specific position (for example, the center position) of the substrate is controlled to be a predetermined set temperature between 450 ° C. and 500 ° C.
  • step S220 When a predetermined oxidation time has elapsed since the heater was turned on, the supply of water vapor is stopped (step S220), and the heating by the heater device 45 is turned off (step S225). Thereafter, when the sample is cooled to near room temperature, the sample is taken out from the oxidation furnace chamber 59.
  • the stacked body including the DBR layers 11 and 15, the cladding layers 12 and 14, the active layer 13, and the oxidized layer to be the current confinement layer 16 is processed into a mesa post shape.
  • the laminate may be processed into a recess structure.
  • an oxidation portion is formed so as to surround an unoxidized portion by the progress of oxidation from the side surface of the oxidized layer that should become the current confinement layer 16.

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Semiconductor Lasers (AREA)

Abstract

　垂直共振器型面発光レーザの製造方法は、第１および第２の反射鏡層（１１，１５）、活性層（１３）、ならびに電流狭窄構造となる被酸化層（１６）を含む積層体を基板上に形成するステップと、少なくとも被酸化層（１６）の側面が露出するように、積層体を加工するステップと、積層体を加工した後に、被酸化層（１６）を側面から酸化させることによって電流狭窄構造を形成するステップとを備える。上記の電流狭窄構造を形成するステップは、伝熱部材（４２）上に載置された均熱板（４１）に沿うとともに均熱板（４１）から離間させて基板（ＳＵＢ）を保持するステップと、伝熱部材（４２）を加熱することによって均熱板（４２）からの輻射熱で基板（ＳＵＢ）を加熱するステップとを含む。

Description

垂直共振器型面発光レーザの製造方法
　この発明は、垂直共振器型面発光レーザの製造方法に関する。
　垂直共振器型面発光レーザ（ＶＣＳＥＬ：Vertical　Cavity　Surface　Emitting　Laser）は、基板面と垂直方向に光共振器を形成することにより、基板面と垂直方向にレーザ光を出力するレーザ装置である。通常、ＶＣＳＥＬでは、電流を発光領域に集中させるために電流狭窄構造が形成される。
　電流狭窄構造として多くの場合、ＡｌＡｓ（アルミニウム・ヒ素）層の外周側を酸化させることによって形成された開口構造が利用される。具体的には、ＡｌＡｓ層が側面に露出するようにメサ型に加工した積層体（酸化対象物）が形成された基板を４００～５００℃の加熱水蒸気中に保持することによってＡｌＡｓ層の酸化が実行される。この場合、基板内の温度分布は±１℃以内であることが望ましい。
　基板内の温度分布を均一化させる方法として、特開２０１１－１８８７６号公報（特許文献１）に記載された方法が知られている。この文献の方法では、酸化対象物が形成された基板の加熱酸化時における反りに倣って、基板が載置される放熱板の上部表面が球面状に加工される。
特開２０１１－１８８７６号公報
　上記の特開２０１１－１８８７６号公報（特許文献１）に記載の方法には以下の問題がある。まず、基板の反り量は、基板の温度によって異なるので、加熱酸化時の反り量を正確に把握することは難しい。さらに、基板の反り量は基板上に形成されるエピタキシャル膜の構造やその成長条件によっても異なるため、製品の種類（型番）ごとに異なる大きさとなる。このため、上記の文献の方法を実現するためには、製品の種類ごとに上部表面の曲率が異なる放熱板を準備する必要があることになり、容易でない。
　そもそも、基板の反り量は２０μｍ程度である。したがって、放熱板と基板との間に数百μｍ程度のスペースを設けて、輻射熱によって加熱する場合には、基板の反り量は十分に無視できる値であり、放熱板の上面をわざわざ球面に加工する必要はない。
　この発明の発明者らは、放熱板と基板との間にスペースを設けて放熱板からの輻射熱によって基板を加熱する場合に問題となるのは、基板の温度分布が放熱板上面の温度分布をそのまま反映するために、放熱板の温度分布であることを見出した。通常、放熱板はヒータ装置の内部に設けられた電熱線によって加熱されるので、電熱線の配置によって放熱板にかなりの温度分布が生じることになるからである。ところが、上記の特許文献１では、この放熱板の温度分布について何ら考慮されていない。
　この発明は、上記の問題を考慮してなされたものであり、その目的は、垂直共振器型面発光レーザの製造において、加熱酸化の方法によって電流狭窄層を形成する際に、従来よりも基板内の温度分布を均一化することである。
　この発明は一局面において垂直共振器型面発光レーザの製造方法であって、第１および第２の反射鏡層、活性層、ならびに電流狭窄構造となる被酸化層を含む積層体を基板上に形成するステップと、少なくとも被酸化層の側面が露出するように、積層体をメサ状に加工するステップと、積層体をメサ状に加工した後に、被酸化層を側面から酸化させることによって電流狭窄構造を形成するステップとを備える。上記の電流狭窄構造を形成するステップは、伝熱部材上に載置された均熱板に沿うとともに均熱板から離間させて基板を保持するステップと、伝熱部材を加熱することによって均熱板からの輻射熱で基板を加熱するステップとを含む。
　上記の製造方法によれば、伝熱部材の温度分布が均熱板によって均一化されるので、基板面内の温度の均一性がより高い状態での酸化が可能になる。
　好ましくは、均熱板は、面方向の熱伝導率が垂直方向の熱伝導率よりも大きい異方性材料によって構成される。上記のような異方性材料を均熱板に用いることによって、伝熱部材に温度分布が生じていたとしても均熱板内での温度分布を効果的に抑制することができる。
　好ましくは、均熱板の材料は、パイロリティック・グラファイトである。パイロリティック・グラファイトは上記のような熱伝導率の異方性を有している。
　好ましくは、上記の基板を保持するステップは、伝熱部材に取り付けられたスペーサによって基板の周縁部を支持するステップを含む。この場合、スペーサの熱伝導率は、均熱板の垂直方向の熱伝導率よりも小さいことが好ましい。上記の構成によって、スペーサを介した熱伝導によって基板が加熱されることを抑制することができる。
　好ましくは、上記の伝熱部材および均熱板は酸化炉内に設けられる。上記の基板を加熱するステップは、酸化炉内を減圧した状態で実行される。減圧下で基板を加熱することにより、気体を介した熱伝導による基板の加熱が抑制され、主として均熱板４１からの熱輻射によって基板が加熱されるようになるので、基板の温度均一性をさらに高めることができる。
　したがって、この発明によれば、直共振器型面発光レーザの製造において、加熱酸化の方法によって電流狭窄層を形成する際に、従来よりも基板内の温度分布を均一化することができる。
ＶＣＳＥＬの構成を模式的に示す平面図である。 図１のＩＩ－ＩＩ線に沿った断面構造を模式的に示す図である。 図２の一部を拡大した図である。 図３の各層のＡｌ組成の分布図である。 ＶＣＳＥＬの作製プロセスにおいて、多層のエピタキシャル膜を模式的に示す断面図である。 ＶＣＳＥＬの作製プロセスにおいて、メサポスト構造の形成を模式的に示す断面図である。 ＶＣＳＥＬの作製プロセスにおいて、電流狭窄層の外周部の酸化を模式的に示す断面図である。 ＶＣＳＥＬの作製プロセスにおいて、耐湿膜の形成を模式的に示す断面図である。 ＶＣＳＥＬの作製プロセスにおいて、コンタクト電極の形成を模式的に示す断面図である。 ＶＣＳＥＬの作製プロセスにおいて、ポリイミドパターンの形成を模式的に示す断面図である。 ＶＣＳＥＬの作製プロセスにおいて、パッド電極の形成を模式的に示す断面図である。 ＶＣＳＥＬの作製プロセスを示すフローチャートである。 酸化炉の構成を模式的に示す断面図である。 図１３に示す基板加熱機構４０の要部を拡大して模式的に示した断面図である。 加熱水蒸気酸化工程（図１２のステップＳ１４０）の手順を示すフローチャートである。
　以下、実施形態について図面を参照して詳しく説明する。以下では、ＶＣＳＥＬの構成およびその製造方法について説明した後、この発明の特徴である基板加熱の方法について詳しく説明する。なお、以下の説明において、同一または相当する部分には同一の参照符号を付して、その説明を繰返さない場合がある。
　［ＶＣＳＥＬの構成］
　図１は、ＶＣＳＥＬの構成を模式的に示す平面図である。図２は、図１のＩＩ－ＩＩ線に沿った断面構造を模式的に示す図である。図３は、図２の一部を拡大した図である。なお、図２および図３に示す断面図は模式図であって、図中の各層の厚みは実際のデバイスの厚みと比例関係にない。
　図１～図３を参照して、ＶＣＳＥＬ１は、基板１０と、半導体多層膜反射鏡層１１，１５と、クラッド層１２，１４と、活性層１３と、半導体多層膜反射鏡層１５の内部に設けられた電流狭窄層１６と、アノード電極層１９と、カソード電極層２０とを含む。
　この実施形態では、基板１０としてＮ型の導電型を示すＧａＡｓ（ガリウム・ヒ素）半導体基板が用いられる。基板１０の裏面にカソード電極層（裏面電極層）２０が形成される。なお、図１～図３の場合と異なるが、基板１０として半絶縁性を示すノンドープのＧａＡｓ基板を用いることもできる。この場合には、カソード電極層２０は、ＤＢＲ層１１の表面に形成される。
　基板１０上には、Ｎ型の導電型を示す化合物半導体で構成された半導体多層膜反射鏡（ＤＢＲ：Distributed　Bragg　Reflector）層１１が形成される。ＤＢＲ層１１は、たとえばＡｌ0.15Ｇａ0.85ＡｓとＡｌ0.9Ｇａ0.1Ａｓとを光学膜厚λ／４ずつ（λは波長を表す）交互に積層した構造を含む。Ｎ型の導電型を与えるためにＳｉ（シリコン）がドーピングされており、その濃度は、たとえば２～３×１０18［ｃｍ-3］である。ＳｉはＧａ（Ａｌ）サイトに配位してドナーになりやすい。
　なお、ＡｌXＧａ(1-X)Ａｓ（アルミニウム・ガリウム・ヒ素）は、ＧａＡｓとＡｌＡｓとの混晶半導体であり、Ａｌ組成（Ｘ）が高いほどエネルギーギャップが広く、屈折率は低くなる。Ａｌ組成（Ｘ）に応じて格子定数がほとんど変化しないために、あらゆるＡｌ組成（Ｘ）のＡｌXＧａ(1-X)Ａｓ膜をＧａＡｓ基板上にエピタキシャル成長可能である。この明細書では、Ａｌ組成（Ｘ）を特定しない場合には、ＡｌＧａＡｓと記載する場合がある。
　ＤＢＲ層１１の上に、レーザ光を発生する活性領域が形成される。活性領域は、クラッド層１２，１４と、クラッド層１２，１４に挟まれた光学利得を有する活性層１３とによって構成される。活性層１３には、量子井戸層と障壁層とを多重に積層した多重量子井戸（ＭＱＷ：Multiple　Quantum　Well）が形成される。活性層１３は、不純物を導入しないノンドープ領域である。
　クラッド層１２，１４は、デバイスの抵抗値の設計に応じて、ノンドープにすることも部分的にドープすることもできる。本実施形態では、Ｎ型およびＰ型ＤＢＲ層１１，１５に接するクラッド層１２，１４の一部に、隣接するＤＢＲ層１１，１５と同じ導電型の不純物をドープしている。
　活性領域の上に、Ｐ型の導電型を示す化合物半導体で構成された上層側のＤＢＲ層１５が形成される。上層側のＤＢＲ層１５は、下層側のＤＢＲ層１１とともに光共振器を構成する。ＤＢＲ層１５は、電流狭窄層１６を除いて、下層側（基板側）のＤＢＲ層１１と同様に、たとえばＡｌ0.15Ｇａ0.85ＡｓとＡｌ0.9Ｇａ0.1Ａｓとを光学膜厚λ／４ずつ交互に積層した構造を含む。Ｐ型の導電型を与えるために、Ｃ（カーボン）がドーピングされており、その濃度は、たとえば２～３×１０18［ｃｍ-3］である。ＣはＡｓサイトに配位してアクセプタになりやすい。
　ここで、導電型を上記と逆にして、基板１０をＰ型半導体基板にし、下層側のＤＢＲ層１１の導電型をＰ型にし、上層側のＤＢＲ層１５の導電型をＮ型としてもよい。なお、この明細書において第１および第２の導電型と記載した場合には、第１および第２の導電型のうち一方がＰ型であり、他方がＮ型である。
　さらに、上層側のＤＢＲ層１５の一部に、活性領域に効率よく電流を注入し、レンズ効果をもたらす電流狭窄層１６が形成される。図３に示すように、電流狭窄層１６は中心部分の未酸化部１８とその周囲のほぼ絶縁体の酸化部１７とを有する。この構造は、電流狭窄層１６となるべき被酸化層を０．９５≦Ｘ≦１のＡｌXＧａ(1-X)Ａｓで形成し（Ｘ＝１の場合、すなわちＡｌＡｓを含む）、被酸化層を含むエピタキシャル多層膜をメサポスト形状に加工した後に、加熱水蒸気雰囲気下で被酸化層を周囲から選択的に酸化させることによって得られる。中心部分の未酸化部１８のみが電流経路となるので、活性領域に効率よく電流を注入できる。
　図１、図２に示すようにメサポスト構造を有するエピタキシャル多層膜上には、防湿用の絶縁膜２１（耐湿膜とも称する）が形成されている。メサポスト上部の絶縁膜２１にはＤＢＲ層１５の表面が露出するような開口が形成される。露出したＤＢＲ層１５の表面には、アノード電極層１９（リング電極層）が接続される。アノード電極層１９にはボンディング用のパッド電極２３が接続される。パッド電極２３とＤＢＲ層１１との間には、寄生容量を低減するためにポリイミドパターン２２が設けられている。
　［Ａｌ組成分布］
　図４は、図３の各層のＡｌ組成の分布図である。図４の縦軸はＡｌXＧａ(1-X)ＡｓのＡｌ含有量（Ｘ）を示し、横軸はＶＣＳＥＬの深さ方向を任意単位（ＡＵ）で示す。Ｘ＝０の場合はＧａＡｓを意味し、Ｘ＝１の場合はＡｌＡｓを意味する。
　図４を参照して、ＤＢＲ層１１，１５では、Ａｌ含有量が多い低屈折率層とＡｌ含有量が少ない高屈折率層とが交互に積層されている。ＤＢＲ層１１，１５のうちクラッド層１２，１４に隣接する領域が第１番目の低屈折率層に相当する。図４の場合、電流狭窄層１６は、ＤＢＲ層１５の第１番目の低屈折率層内で、最も活性層１３から離間した位置に形成される。電流狭窄層１６を第１番目の低屈折率層内でより下層側（たとえば、クラッド層１４に隣接する位置）に配置してもよい。Ｐ型ドープ領域３１は、ＤＢＲ層１５からクラッド層１４の一部にまで達する。
　なお、電流狭窄層１６は、ＤＢＲ層１５を構成する第１番目の低屈折率層の内部に形成されていたが、クラッド層１４の内部など、より活性層１３に近い位置に配置することも可能である。したがって、より一般的に言えば、電流狭窄層１６は、ＤＢＲ層１５の内部またはＤＢＲ層１５と活性層１３との間に配置される。あるいは、電流狭窄層１６は、活性層１３よりも基板１０側に配置することも可能であり、ＤＢＲ層１１の内部またはＤＢＲ層１１と活性層１３との間に配置してもよい。
　［ＶＣＳＥＬの作製プロセス］
　図５～図１１は、ＶＣＳＥＬの作製プロセスを模式的に示す断面図である。図１２は、ＶＣＳＥＬの作製プロセスを示すフローチャートである。以下、図５～図１２を参照して、図１～図４で示したＶＣＳＥＬ１の作製方法について説明する。
　図５を参照して、半導体基板１０（ここでは、Ｎ型ＧａＡｓ基板）上に、多層のエピタキシャル膜１１～１６を形成する。エピタキシャル膜の形成はＭＯＣＶＤ（Metal　Organic　Chemical　Vapor　Deposition）またはＭＢＥ（Molecular　Beam　Epitaxy）などの手法が好適である。
　具体的に、ＧａＡｓ基板１０上に、まずＮ型の導電型を示すＤＢＲ層１１を形成する（図１２のステップＳ１００）。ＤＢＲ層１１は、高屈折領域、低屈折領域がそれぞれλ／４となる光学膜厚を１ペアとして、３０～４０層形成する。高屈折材料としてＡｌXＧａ(1-X)ＡｓでＸ＝０．１程度のものが、低屈折材料としてＡｌXＧａ(1-X)ＡｓでＸ＝０．９程度のものが利用できる。Ｎ型の導電型を得るために、Ｓｉを不純物として２×１０18［ｃｍ-3］程度導入する。
　次にＮ型ＤＢＲ層１１の上に、クラッド層１２，１４に挟まれた形で量子井戸（ＱＷ：Quantum　Well）を含む活性層１３を形成する（図１２のステップＳ１０５～Ｓ１１５）。活性層１３およびクラッド層１２，１４は、発振波長に応じて適宜、その膜厚および材料を調整することができる。たとえば、活性層１３の材料としてはＧａＡｓを利用し、発振波長が８５０ｎｍとなるように調整できる。
　次にクラッド層１４の上に、Ｐ型ＤＢＲ層１５，１５Ａを形成する（図１２のステップＳ１２０～Ｓ１３０）。Ｐ型ＤＢＲ層１５，１５ＡもＮ型ＤＢＲ層１１と同様に、高屈折領域および低屈折領域がそれぞれλ／４となる光学膜厚を１ペアとして２０層程度形成する。高屈折材料としてＡｌXＧａ(1-X)ＡｓでＸ＝０．１程度のものが、低屈折材料としてＡｌXＧａ(1-X)ＡｓでＸ＝０．９程度のものが利用できる。Ｐ型の導電型を得るために、Ｃを不純物として２×１０18［ｃｍ-3］程度導入する。
　ただし、図１～図４に示す構造の場合には、クラッド層１４に接する第１番目の低屈折率層に電流狭窄層１６となるべき被酸化層が形成される。具体的には、例えば、クラッド層１４の上にＡｌXＧａ(1-X)Ａｓ層１５Ａ（ただし、Ｘ＝０．６５）を２～３×１０18［ｃｍ-3］程度のＣ（カーボン）を導入しながら形成し（図１２のステップＳ１２０）、次に、Ａｌ組成Ｘを０．９５以上に増加させることにより、被酸化層としてＡｌXＧａ(1-X)Ａｓ層（ただし、０．９５≦Ｘ≦１）を２～３×１０18［ｃｍ-3］程度のＣ（カーボン）を導入しながら形成する（図１２のステップＳ１２５）。
　電流狭窄層１６となるべき被酸化層は、酸化処理を行うときの体積収縮により歪が発生するので、歪の影響を抑えるために４０ｎｍ以下にすることが望ましい。この被酸化層は、図４で説明したように、第１番目の低屈折率層中で上層寄りの位置に形成しても、下層寄りの位置に形成してもよい。
　図６を参照して、上記のように基板１０上に形成したエピタキシャル多層膜（積層体）を、電流狭窄構造を形成するため、たとえばφ３０μｍのメサポストパターンに加工する（図１２のステップＳ１３５）。メサポストパターンは、フォトリソグラフィーおよびドライエッチングの手法で形成する。ドライエッチングは、少なくとも電流狭窄層１６となるべき被酸化層の側面が露出するまで行う必要があり、図６の場合には下層側のＤＢＲ層１１の表面が露出する深さまで行っている。
　図７を参照して、次に、メサポストパターンに加工されたエピタキシャル多層膜付き基板を水蒸気雰囲気中で４５０℃以上に加熱することで、電流狭窄層１６となるべき被酸化膜をその外周部から選択的に酸化を進行させることにより、酸化部１７を形成する（図１２のステップＳ１４０）。酸化時間は、中心部分の未酸化部１８がφ１０μｍとなるように調整する。
　図８を参照して、次に、耐湿膜２１として、窒化シリコン膜または酸化シリコン膜を形成する（図１２のステップＳ１４５）。耐湿膜２１の形成は、ＣＶＤまたはスパッタなどの手法が適用可能である。メサポストの上部には、コンタクト電極層用の開口が、フォトリソグラフィーおよびドライエッチングの手法で形成される（図１２のステップＳ１５０）。
　図９を参照して、次に、メサポスト上部の開口部に、たとえばフォトリソグラフィーおよび蒸着によりＰ型コンタクト電極層（アノード電極層）１９を形成する（図１２のステップＳ１５５）。Ｐ型コンタクト電極層１９として、たとえば、Ｔｉ（チタン）、Ｐｔ（白金）、およびＡｕ（金）からなる積層膜を利用することができる。
　図１０を参照して、次に、パッド電極２３下の容量低減の目的でポリイミドパターン２２を形成する（図１２のステップＳ１６０）。図１１を参照して、次に、Ｐ型コンタクト電極層１９と接続するパッド電極２３を、たとえばフォトリソグラフィーおよびスパッタリング製膜の手法で形成する（図１２のステップＳ１６５）。
　その後、図１～図３に示すように、基板１０の厚みを調整した後に裏面電極層２０を形成する（図１２のステップＳ１７０）。裏面電極層２０として、たとえば、Ａｕ、Ｇｅ、およびＮｉからなる積層膜を用いることができる。さらに、各電極層１９，２０と半導体層とのオーミックコンタクトをとるためのアニール処理（図１２のステップＳ１７５）を行うことで、ＶＣＳＥＬ１が完成する。
　［電流狭窄構造の形成方法の詳細］
　次に、本発明の特徴的部分である加熱水蒸気酸化による電流狭窄層の形成方法（図１２のステップＳ１４０）について説明する。
　図１３は、酸化炉の構成を模式的に示す断面図である。図１３を参照して、酸化炉５０は、チャンバ５９と、チャンバ５９内に設けられた基板加熱機構４０と、チャンバ５９の壁を貫通する配管５１，５２とを含む。
　配管５１は、バルブ５３を介して水蒸気供給源５５に接続されるとともに、バルブ５４を介して窒素供給源５６に接続される。これによって、チャンバ５９内に水蒸気と窒素との混合ガスを供給することができる。
　配管５２は、排気孔として用いられ、バルブ５７を介してチャンバ内のガスが排気される。なお、チャンバ５９内を減圧する場合には、配管５２を、バルブ５７を介して排気装置（たとえば、真空ポンプ）に接続してもよい。
　図１４は、図１３に示す基板加熱機構４０の要部を拡大して模式的に示した断面図である。図１３および図１４を参照して、基板加熱機構４０は、伝熱部材４２，４３と、伝熱部材４２上に載置された均熱板４１と、伝熱部材４２に取り付けられたスペーサ４４と、伝熱部材４３を加熱するヒータ装置４５とを含む。
　伝熱部材４２，４３は、熱伝導率が等方性の材料によって形成され、たとえば、等方性カーボン材によって形成される。等方性カーボン材の熱伝導率は、たとえば、１１０Ｗ／（Ｋ・ｍ）である。なお、図１４には、２枚の板状の伝熱部材４２，４３が重ねられた構造が示されているが、これらを一つの構造体として形成しても構わない。
　伝熱部材４３の下面側（加熱対象の基板ＳＵＢと反対側）がヒータ装置４５によって加熱される。ヒータ装置４５は、電熱線４６が埋め込まれたホットプレートであってもよいし、ランプヒータであってもよい。
　均熱板４１は、伝熱部材４２の上部平面上に載置される。均熱板４１は、その面方向の熱伝導率が垂直方向の熱伝導率よりも高い異方性材料によって構成される。均熱板４１の材料として、たとえば、パイロリティック・グラファイト（ＰＧ：Pyrolytic　Graphite）を用いることができる。ＰＧ材の熱伝導率は、たとえば、面方向に３５０Ｗ／（Ｋ・ｍ）であり、垂直方向に２Ｗ／（Ｋ・ｍ）である。この場合、面方向の熱伝導率と垂直方向の熱伝導率の比は１７５：１である。また、均熱板４１の面方向の熱伝導率は伝熱部材４２の熱伝導率よりも大きく、均熱板４１の垂直方向の熱伝導率は伝熱部材４２の熱伝導率よりもかなり小さいことが望ましい。
　スペーサ４４は、伝熱部材４２に取り付けられ、基板ＳＵＢの周縁部を支持する。スペーサ４４を介した熱伝導による基板ＳＵＢの加熱を抑制するために、スペーサ４４の熱伝導率は、等方的であり、かつ、均熱板４１の垂直方向の熱伝導率よりも小さいのが望ましい。スペーサ４４として、たとえば、熱伝導率１．６Ｗ／（Ｋ・ｍ）のセラミック材料を用いることができる。
　基板加熱機構４０の各部の厚みは、一例として、伝熱部材４２の厚みｂを２．７ｍｍとし、均熱板４１の厚みａを２ｍｍとすることができる。この場合、伝熱部材４３の上面から基板ＳＵＢの下面までの距離ｃ（スペーサの高さ）を５ｍｍとすれば、均熱板４１と基板ＳＵＢとの間に０．３ｍｍのスペースを形成することができる。これによって、基板ＳＵＢは、均熱板４１からの輻射熱で加熱される。
　図１５は、加熱水蒸気酸化工程（図１２のステップＳ１４０）の手順を示すフローチャートである。図１３および図１５を参照して、まず、加熱対象となる試料（基板上の多層体がメサポスト状に加工されたもの）が酸化炉チャンバ５９内の基板加熱機構４０の所定の位置に（すなわち、図１４のスペーサ４４上に）固定される（ステップＳ２００）。
　次に、減圧下で加熱水蒸気酸化を行う場合には、酸化炉チャンバ５９内の減圧を開始し（ステップＳ２０５）、その後、水蒸気と窒素との混合ガスをチャンバ５９内への供給を開始する（ステップＳ２１０）。水蒸気および窒素の混合ガスの供給量と排気量とのバランスによってチャンバ５９内の圧力が決まる。減圧下で加熱することにより、気体を介した熱伝導による基板加熱が抑制され、主として均熱板４１からの熱輻射によって基板が加熱されるようになるので、基板の温度均一性をさらに高めることができる。
　一方、大気圧下で加熱水蒸気酸化を行う場合には、ステップＳ２０５は実行されない。この場合、配管５１のバルブを開放した状態で、水蒸気と窒素との混合ガスのチャンバ５９内への供給が開始される（ステップＳ２１０）。
　チャンバ５９内が水蒸気雰囲気になるとともに、減圧下での酸化の場合にはチャンバ内の圧力が所定値になったら、ヒータ装置４５による伝熱部材４３の加熱が開始される。ヒータ装置４５から伝熱部材４３に与えられる熱量（より具体的には、電熱線４６を流れる電流量）は、基板（試料）の特定位置での温度検出値に応じてフィードバック制御される。具体的には、基板の特定位置（たとえば、中心位置）での温度が４５０℃～５００℃の間の所定設定温度となるように制御される。
　ヒータをオンしてから、所定の酸化時間が経過したら、水蒸気の供給が停止され（ステップＳ２２０）、ヒータ装置４５による加熱がオフされる（ステップＳ２２５）。その後、試料が室温近くまで冷却されると、試料が酸化炉チャンバ５９内から取り出される。
　［比較実験の結果］
　上記の均熱板４１の効果を確認するため、図１４に示す基板加熱機構４０の構成において均熱板４１を設けた場合（条件１）と均熱板４１を設けなかった場合（条件２）とで、基板温度の面内分布を比較する実験を行った。基板温度は、基板の中心から４０ｍｍφ以内の複数個所で測定した。条件１と条件２とで基板温度の平均値が等しくなるようにヒータ装置４５の出力を設定したところ、均熱板４１を設けた場合の（条件１）の標準偏差σは１．２℃であったのに対し、均熱板４１を設けない場合（条件２）の標準偏差σは３．９℃となった。すなわち、均熱板４１を設けることによって標準偏差が約１／３になっており、均熱板４１による基板温度の均一化の効果が確認された。
　[効果］
　以上の実施形態によれば、伝熱部材４２の上部表面に均熱板４１を載置することにより、ヒータ装置４５から伝熱部材４２、４３を介した熱伝導によって伝達された熱は、均熱板４１内で均一化される。その後、均熱板４１からの輻射熱によって基板ＳＵＢが加熱されるので、基板面内の温度をより均一化することができる。これによって、電流狭窄層１６となる被酸化層（ＡｌXＧａ(1-X)Ａｓ層、ただし、０．９５≦Ｘ≦１）の酸化速度を面内で一定にすることができ、図３の未酸化部１８および酸化部１７の寸法の面内でのばらつきを抑制することができる。
　［変形例］
　上記の実施形態では、ＤＢＲ層１１，１５、クラッド層１２，１４、活性層１３、および電流狭窄層１６となるべき被酸化層を含む積層体をメサポスト状に加工した。これに代えてリセス構造に積層体を加工してもよい。リセス構造の場合も、電流狭窄層１６となるべき被酸化層の側面から酸化が進行することによって、未酸化部を取り囲むように酸化部が形成される。
　今回開示された実施形態はすべての点で例示であって制限的なものでないと考えられるべきである。この発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
　１　ＶＣＳＥＬ、１０　基板、１１，１５　半導体多層膜反射鏡層（ＤＢＲ層）、１２，１４　クラッド層、１３　活性層、１６　電流狭窄層、１７　酸化部、１８　未酸化部、１９　コンタクト電極層（アノード電極層）、２０　裏面電極層（カソード電極層）、２１　耐湿膜（絶縁膜）、２２　ポリイミドパターン、２３　パッド電極、２５　高抵抗領域、３０　Ｎ型ドープ領域、３１　Ｐ型ドープ領域、４０　基板加熱機構、４１　均熱板、４２，４３　伝熱部材、４４　スペーサ、４５　ヒータ装置、４６　電熱線、５０　酸化炉、５５　水蒸気供給源、５６　窒素供給源、５９　チャンバ。

Claims (5)

  1. 　第１および第２の反射鏡層、活性層、ならびに電流狭窄構造となる被酸化層を含む積層体を基板上に形成するステップと、
    　少なくとも前記被酸化層の側面が露出するように、前記積層体を加工するステップと、
    　前記積層体を加工した後に、前記被酸化層を側面から酸化させることによって電流狭窄構造を形成するステップとを備え、
    　前記電流狭窄構造を形成するステップは、
    　伝熱部材上に載置された均熱板に沿うとともに前記均熱板から離間させて前記基板を保持するステップと、
    　前記伝熱部材を加熱することによって前記均熱板からの輻射熱で前記基板を加熱するステップとを含む、垂直共振器型面発光レーザの製造方法。
  2. 　前記均熱板は、面方向の熱伝導率が垂直方向の熱伝導率よりも大きい異方性材料によって構成される、請求項１に記載の垂直共振器型面発光レーザの製造方法。
  3. 　前記均熱板の材料は、パイロリティック・グラファイトである、請求項２に記載の垂直共振器型面発光レーザの製造方法。
  4. 　前記基板を保持するステップは、前記伝熱部材に取り付けられたスペーサによって前記基板の周縁部を支持するステップを含み、
    　前記スペーサの熱伝導率は、前記均熱板の垂直方向の熱伝導率よりも小さい、請求項２または３に記載の垂直共振器型面発光レーザの製造方法。
  5. 　前記伝熱部材および前記均熱板は酸化炉内に設けられ、
    　前記基板を加熱するステップは、前記酸化炉内を減圧した状態で実行される、請求項１～４のいずれか１項に記載の垂直共振器型面発光レーザの製造方法。
PCT/JP2014/066114 2013-09-17 2014-06-18 垂直共振器型面発光レーザの製造方法 WO2015040907A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW103128016A TWI621316B (zh) 2013-09-17 2014-08-15 垂直共振腔面射型雷射之製造方法
US15/069,029 US10115612B2 (en) 2013-09-17 2016-03-14 Manufacturing method for vertical cavity surface emitting laser

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-191860 2013-09-17
JP2013191860 2013-09-17

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US15/069,029 Continuation US10115612B2 (en) 2013-09-17 2016-03-14 Manufacturing method for vertical cavity surface emitting laser

Publications (1)

Publication Number Publication Date
WO2015040907A1 true WO2015040907A1 (ja) 2015-03-26

Family

ID=52688570

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/066114 WO2015040907A1 (ja) 2013-09-17 2014-06-18 垂直共振器型面発光レーザの製造方法

Country Status (3)

Country Link
US (1) US10115612B2 (ja)
TW (1) TWI621316B (ja)
WO (1) WO2015040907A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI636562B (zh) * 2016-12-30 2018-09-21 英屬開曼群島商錼創科技股份有限公司 顯示裝置
CN106898945B (zh) * 2017-03-15 2024-02-20 西安炬光科技股份有限公司 一种可实现波长稳定的高功率半导体激光器封装结构
JP2018157065A (ja) * 2017-03-17 2018-10-04 住友電気工業株式会社 面発光半導体レーザ
US10103040B1 (en) * 2017-03-31 2018-10-16 Asm Ip Holding B.V. Apparatus and method for manufacturing a semiconductor device
CN114899706A (zh) * 2018-01-09 2022-08-12 苏州乐琻半导体有限公司 表面发射激光器器件和包括其的发光器件

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0870007A (ja) * 1994-08-30 1996-03-12 Dainippon Screen Mfg Co Ltd 基板の熱処理装置
JP2003324048A (ja) * 2002-04-26 2003-11-14 Kyocera Corp ウェハ加熱装置
JP2007242850A (ja) * 2006-03-08 2007-09-20 Nec Corp 半導体製造装置及び半導体製造方法
JP2010129894A (ja) * 2008-11-28 2010-06-10 Ricoh Co Ltd 酸化装置、酸化方法、面発光レーザ素子、面発光レーザアレイ、光走査装置、画像形成装置、光伝送モジュール及び光伝送システム
JP2011018876A (ja) * 2009-06-09 2011-01-27 Ricoh Co Ltd 面発光レーザ素子の製造方法、光走査装置、画像形成装置及び酸化装置
WO2012092026A2 (en) * 2010-12-29 2012-07-05 Twin Creeks Technologies, Inc. A method and apparatus for forming a thin lamina

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6809035B2 (en) * 2002-08-02 2004-10-26 Wafermasters, Inc. Hot plate annealing
US7981700B2 (en) * 2005-02-15 2011-07-19 Ricoh Company, Ltd. Semiconductor oxidation apparatus and method of producing semiconductor element
US9048270B2 (en) * 2007-03-08 2015-06-02 Joseph M. Wander Apparatus and method for heating semiconductor wafers via microwaves
TWI403050B (zh) * 2008-06-03 2013-07-21 Ricoh Co Ltd 垂直共振腔面射型雷射（ｖｃｓｅｌ），ｖｃｓｅｌ陣列裝置，光學掃描設備及影像形成設備
US8268645B2 (en) 2010-12-29 2012-09-18 Twin Creeks Technologies, Inc. Method and apparatus for forming a thin lamina
US8173452B1 (en) 2010-12-29 2012-05-08 Twin Creeks Technologies, Inc. Method to form a device by constructing a support element on a thin semiconductor lamina
US8536448B2 (en) 2010-12-29 2013-09-17 Gtat Corporation Zener diode within a diode structure providing shunt protection
US8435804B2 (en) 2010-12-29 2013-05-07 Gtat Corporation Method and apparatus for forming a thin lamina
US9099514B2 (en) * 2012-03-21 2015-08-04 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer holder with tapered region
US20140231012A1 (en) * 2013-02-15 2014-08-21 Dainippon Screen Mfg, Co., Ltd. Substrate processing apparatus
JP6428466B2 (ja) * 2014-06-23 2018-11-28 東京エレクトロン株式会社 基板処理方法、基板処理装置、基板処理システム及び記憶媒体
US10269614B2 (en) * 2014-11-12 2019-04-23 Applied Materials, Inc. Susceptor design to reduce edge thermal peak

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0870007A (ja) * 1994-08-30 1996-03-12 Dainippon Screen Mfg Co Ltd 基板の熱処理装置
JP2003324048A (ja) * 2002-04-26 2003-11-14 Kyocera Corp ウェハ加熱装置
JP2007242850A (ja) * 2006-03-08 2007-09-20 Nec Corp 半導体製造装置及び半導体製造方法
JP2010129894A (ja) * 2008-11-28 2010-06-10 Ricoh Co Ltd 酸化装置、酸化方法、面発光レーザ素子、面発光レーザアレイ、光走査装置、画像形成装置、光伝送モジュール及び光伝送システム
JP2011018876A (ja) * 2009-06-09 2011-01-27 Ricoh Co Ltd 面発光レーザ素子の製造方法、光走査装置、画像形成装置及び酸化装置
WO2012092026A2 (en) * 2010-12-29 2012-07-05 Twin Creeks Technologies, Inc. A method and apparatus for forming a thin lamina

Also Published As

Publication number Publication date
TWI621316B (zh) 2018-04-11
US20160197455A1 (en) 2016-07-07
US10115612B2 (en) 2018-10-30
TW201513507A (zh) 2015-04-01

Similar Documents

Publication Publication Date Title
WO2015040907A1 (ja) 垂直共振器型面発光レーザの製造方法
KR102248153B1 (ko) 수직 공동 면 발광 레이저 웨이퍼, 수직 공동 면 발광 레이저 및 면 발광 레이저의 박형화된 웨이퍼
JP4184769B2 (ja) 面発光型半導体レーザ及びその製造方法
JP5326677B2 (ja) 半導体レーザおよびその製造方法
JP2008053353A (ja) 面発光レーザアレイ、それに用いられる面発光レーザ素子および面発光レーザアレイの製造方法
WO2015033649A1 (ja) 垂直共振器型面発光レーザおよびその製造方法
JP2015103727A (ja) 垂直共振器型面発光レーザの製造方法
US6858519B2 (en) Atomic hydrogen as a surfactant in production of highly strained InGaAs, InGaAsN, InGaAsNSb, and/or GaAsNSb quantum wells
JP6004063B1 (ja) 面発光型半導体レーザ素子の製造方法
WO2015011966A1 (ja) 垂直共振器型面発光レーザおよびその製造方法
WO2016009911A1 (ja) 垂直共振器型面発光レーザの製造方法
US10186832B2 (en) Method for fabricating surface emitting laser
JPWO2005074080A1 (ja) 面発光レーザ及びその製造方法
JP4124017B2 (ja) 面発光型半導体レーザ素子の製造方法
JP6164620B2 (ja) 酸化装置
JP6520454B2 (ja) 垂直共振器型面発光レーザの製造方法
JP5477728B2 (ja) 面発光レーザアレイ
JP6930077B2 (ja) 積層体、発光装置、光源ユニット、レーザ装置、点火装置
TWI268031B (en) Vertical cavity surface emitting laser and method for fabricating the same
JP2003133303A (ja) ウエハ酸化装置及び半導体素子の作製方法
JP2015028995A (ja) 面発光レーザアレイ及びその製造方法
JP2006040943A (ja) 面発光レーザ作製用酸化装置
TWI701719B (zh) 製造半導體元件的方法
TWI662597B (zh) 製造半導體元件的方法
JPH10200210A (ja) 面発光レーザの製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14846186

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14846186

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP