WO2014196759A1 - 기판 재생 방법 및 재생 기판 - Google Patents

기판 재생 방법 및 재생 기판 Download PDF

Info

Publication number
WO2014196759A1
WO2014196759A1 PCT/KR2014/004717 KR2014004717W WO2014196759A1 WO 2014196759 A1 WO2014196759 A1 WO 2014196759A1 KR 2014004717 W KR2014004717 W KR 2014004717W WO 2014196759 A1 WO2014196759 A1 WO 2014196759A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
substrate
restoring
crystallinity
surface roughness
Prior art date
Application number
PCT/KR2014/004717
Other languages
English (en)
French (fr)
Inventor
한창석
김화목
고미소
이아람차
서대웅
Original Assignee
서울바이오시스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울바이오시스 주식회사 filed Critical 서울바이오시스 주식회사
Publication of WO2014196759A1 publication Critical patent/WO2014196759A1/ko
Priority to US14/958,793 priority Critical patent/US9859108B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02032—Preparing bulk and homogeneous wafers by reclaiming or re-processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H01L21/0265—Pendeoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/34—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being on the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds

Definitions

  • the present invention relates to a substrate regeneration method and a regeneration substrate, and more particularly, to a growth substrate regeneration method separated from a nitride based epi layer and a substrate regenerated thereby.
  • a technique of separating the substrate from the epi layer is used.
  • a gallium nitride-based vertical light emitting diode may be manufactured by growing an epitaxial layer including n-type and p-type semiconductor layers on a growth substrate, and then separating the growth substrate. By attaching a support substrate having a higher thermal conductivity than the growth substrate to the epitaxial layer, the luminous efficiency can be improved.
  • a technique of using a growth substrate for epi layer growth, and then attaching the growth substrate and another supporting substrate to the epi layer and separating the growth substrate from the epi layer in consideration of the operating characteristics of the device may be used.
  • the growth substrate may be separated into an epi layer using techniques such as laser lift off, chemical lift off or lift off using thermal or mechanical stress. Techniques for lifting off the growth substrate may be referred to, for example, Korean Patent Publication No. 10-2012-0094483.
  • the separated growth substrate may be reused as a substrate for growing the epitaxial layer, thereby reducing the substrate manufacturing cost.
  • the conventional sapphire substrate it was not required to reuse the separated substrate as the growth substrate.
  • relatively expensive growth substrates such as gallium nitride substrates, aluminum gallium substrates or silicon carbide substrates, are very expensive, so it is necessary to reuse the separated substrates.
  • polishing using a chemical mechanical polishing technique leaves scratches on the surface of the growth substrate and thus makes it difficult to be reused as a growth substrate and may cause cracks in the substrate.
  • the problem to be solved by the present invention is to provide an improved substrate regeneration method which can reuse a substrate separated from an epi layer and a substrate regenerated thereby.
  • Another problem to be solved by the present invention is a method of providing a regenerated substrate suitable for growing an epi layer without generating defects that hinder crystal growth on the surface of the regenerated substrate such as scratches and the substrate regenerated thereby To provide.
  • Another problem to be solved by the present invention is to provide a substrate regeneration method which can prevent a crack from occurring during the regeneration of the substrate.
  • Another object of the present invention is to provide a method for providing a regenerated substrate suitable for growing an epi layer without damaging the side or the back side of the substrate separated from the epi layer, and a regenerated substrate thereby.
  • a substrate regeneration method includes preparing a substrate having a surface separated from an epi layer.
  • the separated surface includes protrusions and recesses, the protrusions being relatively flat relative to the recesses.
  • a crystalline recovery layer is grown on the separated surface.
  • the crystalline recovery layer is grown in the protrusions.
  • a surface roughness improving layer is grown to have a continuous surface on the crystalline restoring layer.
  • a recycled substrate having a flat surface without removing the surface separated from the epi layer using physical polishing or chemical etching techniques. Therefore, it is possible to provide a regenerated substrate suitable for epi layer growth without cracking or scratching the substrate separated from the epi layer, and further having a flat surface without damaging the side or back side of the substrate separated from the epi layer.
  • a recycled substrate can be provided.
  • the crystallinity restoring layer and the surface roughness improving layer may be grown as a gallium nitride based semiconductor layer. Furthermore, the surface roughness improving layer may be grown under a higher growth temperature and a lower growth pressure than the crystallinity restoring layer.
  • the crystallinity restoring layer is grown in the temperature range of 1000 to 1060 °C, the pressure range of 300 to 500 torr and the V / III ratio range of 200 to 400, the surface roughness improving layer is a temperature range of 1080 to 1140 °C And a pressure range of 100 to 200 torr and a V / III ratio range of 50 to 250.
  • the surface separated from the epi layer has a poor crystallinity. Therefore, by growing the crystallinity restoring layer, the crystallinity of the substrate surface is improved once. Subsequently, by growing a surface roughness improving layer on the crystallinity restoring layer, an epitaxial growth surface having relatively good crystallinity can be provided.
  • the crystallinity restoring layer and the surface roughness improving layer may be formed of undoped GaN.
  • the undoped layer may have relatively good crystallinity as compared to the doped layer.
  • the crystallinity restoring layer and the surface roughness improving layer are not necessarily limited to the undoped layer, and impurities may be doped into at least one of them.
  • the substrate having the separated surface may have a sacrificial layer including a surface etched by electrochemical etching on the surface, and the protrusion and the recess are formed in the sacrificial layer.
  • the crystalline recovery layer may be directly grown on the sacrificial layer.
  • the substrate having the separated surface may further include an etch stop layer for preventing electrochemical etching under the sacrificial layer.
  • the sacrificial layer may include a portion etched by electrochemical etching, and the concave portion may be a portion etched by electrochemical etching. The portion etched by the electrochemical etching is formed in advance before separating the substrate from the epi layer.
  • the sacrificial layer may include a gallium nitride based semiconductor layer doped with n-type impurities, and the etch stop layer may include an undoped gallium nitride based semiconductor layer.
  • the etch stop layer prevents the lower substrate under the etch stop layer from being etched when the sacrificial layer is etched by electrochemical etching.
  • the crystallinity restoring layer may grow in the thickness direction and laterally grow toward the upper side of the recess.
  • the crystalline restoring layer is not grown on the concave surface, but on the protrusion surface.
  • a first cavity surrounded by the surface of the substrate and the crystalline recovery layer may be formed on the recess and under the crystalline recovery layer.
  • a second cavity surrounded by the crystalline recovery layer and the surface roughness improving layer may be formed on the cavity. The second cavity is located in the thickness region of the crystalline recovery layer.
  • the protrusion and the recess may be regularly arranged, and the protrusion may have a stripe shape, an island shape, or a mesh shape.
  • the substrate having the separated surface includes a lower substrate positioned below the separated surface.
  • the lower substrate may be a gallium nitride substrate, but is not limited thereto, and may be an aluminum gallium substrate or a silicon carbide substrate.
  • expensive substrates such as gallium nitride substrates, aluminum gallium substrates, and silicon carbide substrates can be reused as growth substrates, thereby reducing manufacturing costs of gallium nitride-based semiconductor devices.
  • a regeneration substrate includes a lower substrate; A sacrificial layer disposed on the lower substrate and having a protrusion and a recess; A crystalline restoring layer on the sacrificial layer; And a surface roughness improving layer positioned on the crystallinity restoring layer and having a continuous surface.
  • the sacrificial layer may include a gallium nitride based semiconductor layer doped with n-type impurities.
  • the sacrificial layer may be n-type GaN.
  • the regeneration substrate may further include an etch stop layer positioned between the lower substrate and the sacrificial layer.
  • the etch stop layer may include a gallium nitride based semiconductor layer having a lower impurity concentration than the sacrificial layer, for example, an undoped gallium nitride based semiconductor layer.
  • the crystallinity restoring layer and the surface roughness improving layer may include an undoped gallium nitride-based semiconductor layer.
  • the crystalline restoring layer may cover the protrusions and recesses of the sacrificial layer to form a first cavity on the recesses.
  • the crystalline recovery layer may have a second cavity therein that is continued from the first cavity.
  • the crystallinity restoring layer and the surface roughness improving layer may be repeatedly formed two or more times, and thus the first lower substrate may be reused two or more times.
  • the second sacrificial layer may include a gallium nitride based semiconductor layer doped with n-type impurities similar to the first sacrificial layer.
  • the substrate separated from the epi layer can be reused, thereby reducing the manufacturing cost of a semiconductor device such as a light emitting diode. Furthermore, it is possible to provide a regenerated substrate suitable for growing an epi layer without generating defects that hinder crystal growth on the surface of the regenerated substrate such as scratches. In addition, since no physical force is applied to regenerate the substrate, it is possible to prevent the substrate from causing cracks during regeneration. In addition, since the substrate is regenerated from the epi layer using a growth technique, it is not necessary to remove the surface of the separated substrate by chemical etching, and thus does not damage the side or the back side of the substrate separated from the epi layer.
  • FIG. 1 and 2 are cross-sectional views illustrating a method of regenerating a substrate separated from an epi layer according to an embodiment of the present invention.
  • 3 to 5 are plan views illustrating a mask pattern used to separate the growth substrate.
  • FIGS. 6 are graphs showing growth temperatures and growth pressure profiles for explaining the growth method of the formation restoring layer and the surface roughness improving layer.
  • FIG. 7 is a cross-sectional view for describing a method of regenerating a substrate separated from an epitaxial layer according to another exemplary embodiment of the present invention.
  • FIG. 8 (a) is a surface photograph of a GaN substrate before epilayer growth, (b) is a surface photograph of a substrate regenerated using a general CMP technique, and (c) and (d) are respectively regenerated according to an embodiment of the present invention. Photographs of the surface of the substrate.
  • Embodiments of the present invention include growing nitride semiconductor layers (epi layer) on a growth substrate and then separating the substrate from the epi layer to provide a separate substrate.
  • the epi layer separated from the growth substrate may be used to manufacture a semiconductor device such as a light emitting diode, and the separated substrate may be regenerated as a substrate for growing the epi layer.
  • FIG. 1 is a cross-sectional view illustrating a process of providing a substrate separated from an epitaxial epi layer grown on a growth substrate
  • FIG. 2 is a cross-sectional view illustrating a process of regenerating a separated substrate.
  • the etch stop layer 120 and the sacrificial layer 125 are grown on the lower substrate 110.
  • the lower substrate 110 is not particularly limited as long as it is a growth substrate for growing a gallium nitride based semiconductor layer.
  • the lower substrate 110 may be a relatively expensive growth substrate such as a GaN substrate, an AlN substrate, or a silicon carbide (SiC) substrate.
  • the lower substrate 110 may include a polar, nonpolar or semipolar substrate.
  • the etch stop layer 120 may include an undoped gallium nitride based semiconductor layer, for example, undoped GaN
  • the sacrificial layer 125 may include an n type gallium nitride based semiconductor layer doped with n type impurities. have.
  • the etch stop layer 120 and the sacrificial layer 125 may be grown on the lower substrate 110 using, for example, metalorganic chemical vapor deposition (MOCVD) technology.
  • MOCVD metalorganic chemical vapor deposition
  • the etch stop layer 120 may be grown without intentional doping of impurities.
  • the etch stop layer 125 may be formed of a gallium nitride-based GaN layer doped with Si having a relatively high impurity concentration, such as 1E17 to 1E19 / cm 3 .
  • the nitride-based semiconductor layers described below may be grown using MOCVD techniques, such as the etch stop layer 120 and the sacrificial layer 125, and the description thereof is not described.
  • the mask pattern 130 is formed on the sacrificial layer 125.
  • the mask pattern 130 may be formed, for example, with a thickness of about 5 nm to 10 ⁇ m of SiN or SiO 2 .
  • the mask pattern 130 may have a stripe shape, and as shown in FIG. 3B, stripes extending in different directions may cross each other.
  • the mask pattern 130 is an intaglio pattern, and as shown in FIG.
  • the opening region may have a hexagonal shape, or as shown in FIG. 5B, the opening region may be formed. It may have a rhombus shape.
  • the mask pattern 130 may also be an embossed pattern having a circular mask area or an intaglio pattern having an circular opening area.
  • the width of the mask region of the mask pattern 130 is larger than the interval between the mask regions, that is, the width of the opening region, is preferable for the growth of the crystallinity restoring layer and the growth of the surface roughness improving layer described later.
  • the width of the mask region may range from 6 to 10 ⁇ m and the width of the opening region may range from 3 to 5 ⁇ m.
  • the sacrificial layer 125 is partially etched using electrochemical etching (ECE) to form micropores 150 in the sacrificial layer 125.
  • ECE electrochemical etching
  • the growth substrate 110 and the cathode electrode (eg, Pt electrode) on which the sacrificial layer 125 is formed are immersed in an ECE solution, and then a positive voltage is applied to the sacrificial layer 125 and a negative electrode is applied to the cathode electrode. It is performed by applying a voltage of the, it is possible to adjust the size of the micro-pores 150 by adjusting the molar concentration, the process time and the applied voltage of the ECE solution.
  • the ECE solution may be an electrolyte solution, for example, an electrolyte solution including oxalic acid, HF or NaOH.
  • the sacrificial layer 125 may be partially etched by one-step electrochemical etching (ECE) that continuously applies the same voltage, for example, a voltage in the range of 10 to 60V.
  • ECE electrochemical etching
  • the present invention is not limited thereto, and may be partially etched by two-step electrochemical etching (ECE) that initially applies a relatively low voltage and then applies a relatively high voltage.
  • FIG. 1B shows micropores 152 and 154 formed by two-step electrochemical etching, and micropores 152 are formed in one step of applying a relatively low voltage, and relatively large micropores. 154 is formed in two steps of applying a relatively high voltage.
  • step 1 applies a voltage of 8 to 9V and step 2 Electrochemical etching may be performed by applying a voltage of 15 ⁇ 17V.
  • the surface of the n-type gallium nitride-based semiconductor layer 125 can maintain a relatively good crystallinity, and the relatively large pores 154 inside the sacrificial layer 125 ) Can be formed, which is advantageous for subsequent processes.
  • epitaxial layers such as the first nitride semiconductor layer 160, the active layer 170, and the second nitride semiconductor layer 180 are grown using the sacrificial layer 125 as a seed.
  • the epi layers cover not only the sacrificial layer 125 but also the mask pattern 130 by horizontal growth.
  • the first nitride semiconductor layer 160 may be a single layer, but is not limited thereto and may be a multilayer.
  • the first nitride semiconductor layer 160 may include a nitride semiconductor layer doped with a first conductivity type impurity, such as a III-N-based compound semiconductor doped with n-type impurity, such as (Al, In, Ga) N. It may be formed of a series of nitride semiconductor layer, it may include a gallium nitride layer.
  • the first nitride semiconductor layer 160 may include an undoped layer that is not intentionally doped with impurities.
  • the active layer 170 may be formed of a III-N-based compound semiconductor, for example, an (Al, Ga, In) N semiconductor layer, and a single quantum well structure or a well layer (not shown) and a barrier layer (not shown) are alternately formed. It may be a stacked multiple quantum well structure.
  • a III-N-based compound semiconductor for example, an (Al, Ga, In) N semiconductor layer, and a single quantum well structure or a well layer (not shown) and a barrier layer (not shown) are alternately formed. It may be a stacked multiple quantum well structure.
  • the second nitride semiconductor layer 180 includes a III-N-based compound semiconductor doped with a second conductivity type impurity, such as a P-type impurity, for example, an (Al, Ga, In) N-based group III nitride semiconductor layer.
  • a second conductivity type impurity such as a P-type impurity, for example, an (Al, Ga, In) N-based group III nitride semiconductor layer.
  • a second conductivity type impurity such as a P-type impurity, for example, an (Al, Ga, In) N-based group III nitride semiconductor layer.
  • a P-type impurity for example, an (Al, Ga, In) N-based group III nitride semiconductor layer.
  • it may include a GaN layer.
  • the micropores 152 and 154 merge with each other and grow to form a cavity 150a.
  • the cavity 150a is formed to connect adjacent mask regions of the mask pattern 130 with each other.
  • the interface between the sacrificial layer 125 and the first nitride semiconductor layer 160 remains, but the cavity 150a is formed of the sacrificial layer 125 and the first nitride semiconductor layer ( 160 may be an interface.
  • the substrate 110 is separated from the epi layers 160, 170, and 180.
  • the substrate 110 may be separated from the epi layers 160, 170, 180 using chemical lift off or stress lift off techniques.
  • the etching solution such as NaOH, BOE or HF
  • the substrate 110 may be separated from the epi layers 160, 170, and 180 by the chemical angle used.
  • the etching solution penetrates into the region between the sacrificial layer 125 and the first nitride semiconductor layer 160 through the cavity 150a and etches the mask pattern 130, or the mask pattern 130 and the epi layer 160. GaN is etched at the interface. Accordingly, the etch stop layer 110 and the sacrificial layer 125 together with the lower substrate 110 are separated from the epi layers 160, 170, and 180. In this case, the mask pattern 130 may remain on the sacrificial layer 125. The remaining mask pattern 130 is additionally removed by wet etching.
  • the substrate 110 may be separated from the epi layers 160, 170, 180 using physical stress instead of using a chemical solution. That is, after the cavity 150a is formed, the sacrificial layer 125 and the first nitride semiconductor layer 160 may be separated by applying stress to the mask pattern 130, and the mask remaining on the sacrificial layer 125 may be removed. The pattern 130 may be removed using wet etching.
  • the surface of the substrate separated from the epi layers 160, 170, 180 has a protrusion 125a and a recess 125b, as shown in FIG. 1 (d).
  • the protrusion 125a corresponds to the mask area of the mask pattern 130 and thus has a relatively flat surface than the recess 125b.
  • the arrangement of the protrusions 125a is determined according to the shape of the mask pattern 130 described above. Therefore, when the mask pattern 130 is formed in a stripe, island or mesh shape, the protrusion 125a also has a stripe, island or mesh shape, and the protrusion 125a and the recess 125b are regularly arranged.
  • the support substrate (not shown) using conventional techniques on the epi layers 160, 170, 180. May not be used).
  • a semiconductor device such as a light emitting diode may be manufactured by using the separated epi layers 160, 170, and 180.
  • the substrate regeneration method according to the present invention is characterized by using the sacrificial layer 125 in a separated state without removing the sacrificial layer 125 on the surface of the substrate separated from the epitaxial layer using mechanical polishing or chemical etching. .
  • crystals are formed on the surface of the separated substrate having the protrusion 125 a and the recess 125 b, for example, the surface of the sacrificial layer 125 as described with reference to FIG. 1 (d).
  • the castle restoring layer 210 is grown. Since the sacrificial layer 125 located on the surface of the separated substrate is relatively poor in crystal quality, it is difficult to grow epitaxial layers directly thereon. Thus, the crystallinity restoring layer 210 is grown to provide a surface on which crystallinity is restored.
  • the crystallinity restoring layer 210 may grow in the thickness direction as well as in the lateral direction. As the crystalline recovery layer 210 grows in the lateral direction, the first cavity 251 is formed to cover the upper region of the recess 125b. However, growth of the crystalline recovery layer 210 may be terminated before the crystalline recovery layers 210 grown on the adjacent protrusions 125a merge with each other. Thus, the crystallinity restoring layer 210 may have an opening 210a communicating therewith through the recess 125b.
  • the surface roughness improving layer 220 is grown on the crystallinity restoring layer 210.
  • the surface roughness improving layer 220 is grown at a temperature higher than the growth temperature of the crystalline recovery layer 210 and is grown at a pressure lower than the growth pressure of the crystalline recovery layer 210.
  • the surface roughness improving layer 220 has a relatively lateral growth and a continuous surface, and also fills the openings 210a in the crystallinity restoring layer 210.
  • a second cavity 252 connected to the first cavity 251 is formed in the crystalline recovery layer 210.
  • the second cavity 252 may have a shape in which the width of the second cavity 252 is narrowed upward from the first cavity 251.
  • a good surface is provided by the surface roughness improving layer 220 to complete the regenerated substrate.
  • the crystallinity restoring layer 210 and the surface roughness enhancing layer 220 may be formed without impurity doping to improve crystallinity, but are not necessarily limited thereto.
  • the recycled substrate may be reused as a growth substrate for growing epitaxial layers such as epitaxial layers 160, 170, and 180.
  • 2C shows that the second sacrificial layer 225 is formed on the recycled substrate.
  • the second sacrificial layer 225 may be formed of a gallium nitride based semiconductor layer doped with n-type impurities, for example, n-type GaN.
  • the surface roughness improving layer 220 is an undoped layer, it may function as an etch stop layer.
  • an etch stop layer may be further formed on the surface roughness improving layer 220 before the second sacrificial layer 225 is formed.
  • a mask pattern 130 forming process, an electrochemical etching process, an epitaxial layer growth process, and a substrate separation process are performed again. Can be prepared.
  • FIG. 6 is graphs illustrating a growth temperature (a) and a growth pressure (b) profile for explaining a growth method of the formation restoration layer 210 and the surface roughness improving layer 220.
  • the substrate separated from the epi layer is loaded into the chamber and the substrate is heated to raise the growth temperature to the first temperature T1.
  • the first temperature T1 may be in the range of 1000 to 1060 ° C.
  • the source gas is injected to grow the crystalline recovery layer 210.
  • the crystalline recovery layer is grown at the first pressure (P1).
  • the first pressure P1 may be 300 to 500 torr, and the V / III ratio may be in the range of 200 to 400.
  • Crystalline recovery layer 210 is preferably grown under a constant temperature (T1) and a constant pressure (P1), but is not necessarily limited thereto.
  • the first temperature T1 and the first pressure P1 may be varied within the above range.
  • the chamber is raised from the first temperature T1 to the second temperature T2, and the chamber is heated from the first pressure P1 to the second pressure P2.
  • the surface roughness improving layer 220 is grown while lowering the pressure.
  • the second temperature T2 may be in the range of 1080 to 1140 ° C.
  • the second pressure P2 may be 100 to 200 torr
  • the V / III ratio may be 50 to 250.
  • the surface roughness improving layer 220 is grown while the growth temperature and the growth pressure are changed, but are not limited thereto, and the surface roughness improving layer 220 may be grown under a constant temperature and a constant pressure. have.
  • the growth conditions of the surface roughness improving layer 220 are gradually changed by changing the growth temperature and the growth pressure of the surface roughness improving layer 220 from the growth temperature T1 and the growth pressure T2 of the crystallinity restoring layer 210. Can be changed to provide a better surface.
  • the sacrificial layer 225 may be continuously grown in the same chamber.
  • the sacrificial layer 225 may be grown at a third temperature between the first temperature T1 and the second temperature T2 and at a second pressure P2.
  • the crystalline recovery layer 210 and the surface roughness enhancement layer 220 it is possible to provide a regenerated substrate without mechanical polishing or chemical etching of the substrate surface separated from the epi layer.
  • FIG. 7 is a cross-sectional view for describing a substrate reproducing method according to still another embodiment of the present invention.
  • the embodiment of FIG. 2 grows the epi layers 160, 170 and 180 on the lower substrate 110 and separates the lower substrate 110 from the epi layers 160, 170 and 180.
  • the method of regenerating the lower substrate 110 has been described.
  • the epitaxial layer is grown by using the once regenerated substrate, and the substrate is separated from the epilayers. There is.
  • the mask pattern formation, the electrochemical etching, and the substrate separation process are repeated again.
  • a separate substrate is provided on which a sacrificial layer 225 having protrusions and recesses is formed on the surface.
  • a second crystalline recovery layer 310 and a second surface roughness improving layer 320 are grown on the separated substrate.
  • the second crystallinity restoring layer 310 and the second surface roughness improving layer 320 may be grown using the growth conditions of the first crystallinity restoring layer 210 and the first surface roughness improving layer 220 described above. have. Accordingly, a substrate that has been regenerated twice is provided, and the third sacrificial layer 325 is formed on the regenerated substrate, and the epi layer growth process may be repeated again.
  • the substrate recycled twice has been described, but the number of regeneration may be higher.
  • FIG. 8 (a) is a surface photograph of a GaN substrate before epilayer growth, (b) is a surface photograph of a substrate regenerated using a general CMP technique, and (c) and (d) are respectively regenerated according to an embodiment of the present invention. Photographs of the surface of the substrate.
  • FIG. 8 (b) shows the surface photograph after removing the sacrificial layer 125 using the CMP technique, and it can be seen that scratches are formed considerably more than the GaN substrate before epi layer growth. These scratches will adversely affect the crystal quality of the epilayer grown on the substrate in the future.
  • FIG. 8 (c) and 8 (d) show the surfaces after the crystalline recovery layer 210 and the surface roughness enhancement layer 220 are grown directly on the sacrificial layer 125 of the substrate separated from the epi layer.
  • . 8 (c) and 8 (d) show the growth of the crystalline recovery layer 210 and the surface roughness improving layer 220 under the same growth conditions except for the growth time of the surface roughness improving layer.
  • FIG. 8 (d) increases the surface roughness improving layer growth time by three times as compared with the case of FIG. 8 (c).

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Led Devices (AREA)

Abstract

기판 재생 방법 및 재생 기판이 개시된다. 이 기판 재생 방법은, 에피층으로부터 분리된 표면을 갖는 기판을 준비하는 것을 포함한다. 분리된 표면은 돌출부와 오목부를 포함하고, 돌출부는 오목부에 비해 상대적으로 평탄하다. 분리된 표면 상에 결정성 복원층이 성장된다. 결정성 복원층은 돌출부에서 성장된다. 나아가, 결정성 복원층 상에 연속적인 표면을 갖도록 표면 거칠기 향상층이 성장된다. 이에 따라, 물리적인 연마나 화학적인 식각 기술을 이용하지 않으면서 평탄한 표면을 갖는 재생 기판을 제공할 수 있다.

Description

기판 재생 방법 및 재생 기판
본 발명은 기판 재생 방법 및 재생 기판에 관한 것으로, 특히 질화물계 에피층으로부터 분리된 성장 기판 재생 방법 및 그것에 의해 재생된 기판에 관한 것이다.
기판 상에 에피층을 성장한 후, 기판을 에피층으로부터 분리하는 기술이 이용되고 있다. 예를 들어, 질화갈륨계 수직형 발광 다이오드는 성장 기판 상에 n형 및 p형 반도체층들을 포함하는 에피층을 성장한 후, 성장 기판을 분리하여 제조될 수 있다. 성장 기판보다 열 전도율이 높은 지지 기판을 에피층에 부착함으로써 발광 효율을 개선할 수 있다.
이와 같이, 에피층 성장을 위해 성장 기판을 사용하고, 그 후, 소자의 동작특성을 고려하여 성장 기판과 다른 지지 기판을 에피층에 부착하고 성장 기판을 에피층으로부터 분리하는 기술이 이용될 수 있다. 상기 성장 기판은 예컨대 레이저 리프트 오프, 케미컬 리프트 오프 또는 열적 또는 기계적 스트레스를 이용한 리프트 오프 등의 기술을 이용하여 에피층으로 분리될 수 있다. 성장 기판을 리프트 오프하는 기술은 예컨대 대한민국공개특허공보 제10-2012-0094483호 등을 참조할 수 있다.
이때, 분리된 성장 기판은 다시 에피층을 성장하기 위한 기판으로 재사용될 수 있으며, 따라서 기판 제조 비용을 절감할 수 있다. 종래의 사파이어 기판의 경우, 분리된 기판을 성장 기판으로 재사용하는 것이 크게 요구되지 않았다. 그러나 상대적으로 가격이 비싼 성장기판들, 예컨대 질화갈륨 기판, 알루미늄 갈륨 기판이나 탄화실리콘 기판 등은 기판 자체의 가격이 워낙 비싸기 때문에, 분리된 기판을 재사용할 필요가 있다.
한편, 에피층으로부터 분리된 기판은 대부분 그 표면이 매끄럽지 못하다. 이에 따라, 분리된 기판을 에피층 성장을 위한 성장 기판으로 재사용하기 위해 기판을 재생하는 기술이 필요하다. 현재 연구되고 있는 기술은 에피층으로부터 분리된 기판의 표면을 화학기계적 연마 기술을 이용하여 평탄화하는 것이다.
그러나, 화학기계적 연마 기술을 이용한 연마는 성장 기판의 표면에 스크래치들을 남기고 따라서 성장 기판으로 재사용되는 것을 어렵게 만들며, 나아가 기판에 크랙을 유발할 수 있다.
한편, 에피층으로부터 분리된 기판의 표면을 화학적인 방법을 이용하여 식각하는 기술이 또한 연구되고 있다. 그러나, 기판 상면을 화학적으로 식각하여 표면을 평탄화하기 어려울 뿐만 아니라, 기판의 측면이나 뒷면이 식각되는 문제가 발생될 수 있다
본 발명이 해결하고자 하는 과제는, 에피층으로부터 분리된 기판을 재사용할 수 있는 개선된 기판 재생 방법 및 그것에 의해 재생된 기판을 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는, 스크래치와 같이 재생된 기판의 표면에서 결정 성장을 방해하는 결함을 발생시키지 않으면서 에피층을 성장시키기에 적합한 재생 기판을 제공하는 방법 및 그것에 의해 재생된 기판을 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는, 기판을 재생하는 도중에 기판에 크랙을 유발하는 것을 방지할 수 있는 기판 재생 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는, 에피층으로부터 분리된 기판의 측면이나 뒷면을 손상시키지 않으면서 에피층을 성장시키기에 적합한 재생 기판을 제공하는 방법 및 그것에 의해 재생된 기판을 제공하는 것이다.
본 발명의 일 태양에 따른 기판 재생 방법은, 에피층으로부터 분리된 표면을 갖는 기판을 준비하는 것을 포함한다. 상기 분리된 표면은 돌출부와 오목부를 포함하고, 상기 돌출부는 상기 오목부에 비해 상대적으로 평탄하다. 상기 분리된 표면 상에 결정성 복원층이 성장된다. 상기 결정성 복원층은 상기 돌출부에서 성장된다. 나아가, 상기 결정성 복원층 상에 연속적인 표면을 갖도록 표면 거칠기 향상층이 성장된다.
이에 따라, 물리적인 연마나 화학적인 식각 기술을 이용하여 에피층으로부터 분리된 표면을 제거하지 않으면서 평탄한 표면을 갖는 재생 기판을 제공할 수 있다. 따라서, 에피층으로부터 분리된 기판에 크랙이나 스크래치를 발생시키지 않고 에피층 성장에 적합한 재생 기판을 제공할 수 있으며, 더욱이 에피층으로부터 분리된 기판의 측면이나 뒷면을 손상시키지 않으면서 평판한 표면을 갖는 재생 기판을 제공할 수 있다.
상기 결정성 복원층 및 상기 표면 거칠기 향상층은 질화갈륨계 반도체층으로 성장될 수 있다. 나아가, 상기 표면 거칠기 향상층은 상기 결정성 복원층에 비해 높은 성장 온도 및 낮은 성장 압력하에서 성장될 수 있다. 또한, 상기 결정성 복원층은 1000 내지 1060℃의 온도범위 및 300 내지 500 torr의 압력 범위 및 200~400의 Ⅴ/Ⅲ 비율 범위에서 성장되고, 상기 표면 거칠기 향상층은 1080 내지 1140℃의 온도범위 및 100 내지 200 torr의 압력 범위 및 50~250의 Ⅴ/Ⅲ 비율 범위에서 성장될 수 있다.
에피층으로부터 분리된 표면은 결정성이 좋지 않은 상태를 갖는다. 따라서, 결정성 복원층을 성장시킴으로써 일단 기판 표면의 결정성을 향상시킨다. 이어서, 상기 결정성 복원층 상에 표면 거칠기 향상층을 성장시킴으로써 상대적으로 양호한 결정성을 갖는 에피층 성장면을 제공할 수 있다.
상기 결정성 복원층 및 상기 표면 거칠기 향상층은 언도프트 GaN으로 형성될 수 있다. 불순물이 도핑된 층에 비해 언도프트층이 상대적으로 양호한 결정성을 가질 수 있다. 그러나 상기 결정성 복원층 및 상기 표면 거칠기 향상층이 반드시 언도프트층에 한정되는 것은 아니며 적어도 어느 하나에 불순물이 도핑될 수도 있다.
한편, 상기 분리된 표면을 갖는 기판은 표면에 전기화학식각에 의해 식각된 면을 포함하는 희생층을 가질 수 있으며, 상기 돌출부 및 오목부는 상기 희생층에 형성되어 있다. 또한, 상기 결정성 복원층은 상기 희생층 상에 직접 성장될 수 있다.
몇몇 실시예들에 있어서, 상기 분리된 표면을 갖는 기판은 상기 희생층 하부에 전기화학식각을 방지하기 위한 식각 방지층을 더 포함할 수 있다. 상기 희생층은 전기화학식각에 의해 식각된 부분을 포함할 수 있으며, 상기 오목부가 전기화학식각에 의해 식각된 부분일 수 있다. 상기 전기화학식각에 의해 식각된 부분은 기판을 에피층으로부터 분리하기 전에 미리 형성된다.
상기 희생층은 n형 불순물이 도핑된 질화갈륨계 반도체층을 포함할 수 있으며, 상기 식각 방지층은 언도프트 질화갈륨계 반도체층을 포함할 수 있다. 상기 식각 방지층은 상기 희생층이 전기화학식각에 의해 식각될 때 상기 식각 방지층 아래의 하부 기판이 식각되는 것을 방지한다.
한편, 상기 결정성 복원층은 두께 방향으로 성장함과 아울러 상기 오목부 상부측으로 측면성장할 수 있다. 상기 결정성 복원층은 오목부 표면에서 성장되지 않으며 돌출부 표면에서 성장된다. 결정성 복원층이 측면성장됨에 따라 상기 오목부 상부 및 상기 결정성 복원층 아래에 상기 기판 표면과 상기 결정성 복원층으로 둘러싸인 제1 공동이 형성될 수 있다. 나아가, 상기 공동 상부에 결정성 복원층 및 표면 거칠기 향상층으로 둘러싸인 제2 공동이 형성될 수 있다. 제2 공동은 결정성 복원층의 두께 영역 내에 위치한다.
한편, 상기 돌출부와 오목부는 규칙적으로 배열될 수 있으며, 상기 돌출부의 형상은 스트라이프 형상, 아일랜드 형상 또는 메쉬 형상으로 형성될 수 있다.
또한, 상기 분리된 표면을 갖는 기판은 상기 분리된 표면 하부에 위치하는 하부 기판을 포함한다. 상기 하부 기판은 질화갈륨 기판일 수 있으나, 이에 한정되는 것은 아니며, 알루미늄 갈륨 기판 또는 탄화실리콘 기판일 수도 있다. 특히, 질화갈륨 기판, 알루미늄 갈륨 기판 및 탄화실리콘 기판과 같이 가격이 비싼 기판을 성장 기판으로 재사용할 수 있어 질화갈륨계 반도체 소자의 제조 비용을 절감할 수 있다.
본 발명의 다른 태양에 따른 재생 기판은, 하부 기판; 상기 하부 기판 상에 위치하며, 돌출부와 오목부를 갖는 희생층; 상기 희생층 상에 위치하는 결정성 복원층; 및 상기 결정성 복원층 상에 위치하며 연속적인 표면을 갖는 표면 거칠기 향상층을 포함한다. 이에 따라, 표면에 스크래치와 같은 결함이 없는 재생 기판을 제공할 수 있으며, 따라서 그 위에 양호한 결정 품질을 갖는 에피층을 성장할 수 있다.
상기 희생층은 n형 불순물이 도핑된 질화갈륨계 반도체층을 포함할 수 있다. 또한, 상기 희생층은 n형 GaN일 수 있다. 나아가, 상기 재생 기판은 상기 하부 기판과 상기 희생층 사이에 위치하는 식각 방지층을 더 포함할 수 있다. 상기 식각 방지층은 상기 희생층에 비해 불순물 농도가 낮은 질화갈륨계 반도체층, 예컨대, 언도프트 질화갈륨계 반도체층을 포함할 수 있다.
또한, 상기 결정성 복원층 및 상기 표면 거칠기 향상층은 언도프트 질화갈륨계 반도체층을 포함할 수 있다. 상기 결정성 복원층은 상기 희생층의 돌출부 및 오목부를 덮어 상기 오목부 상에 제1 공동을 형성할 수 있다. 또한, 상기 결정성 복원층은 내부에 상기 제1 공동에서 이어진 제2 공동을 가질 수 있다.
한편, 상기 재생 기판은, 상기 표면 거칠기 향상층 상에 위치하며, 돌출부와 오목부를 갖는 제2 희생층; 상기 제2 희생층 상에 위치하는 제2 결정성 복원층; 및 상기 제2 결정성 복원층 상에 위치하며 연속적인 표면을 갖는 제2 표면 거칠기 향상층을 더 포함할 수 있다. 결정성 복원층 및 표면거칠기 향상층은 2회 이상 반복하여 형성될 수 있으며, 따라서 최초의 하부 기판은 2회 이상 재사용될 수 있다.
상기 제2 희생층은 제1 희생층과 유사하게 n형 불순물이 도핑된 질화갈륨계 반도체층을 포함할 수 있다.
본 발명의 실시예들에 따르면, 에피층으로부터 분리된 기판을 재사용할 수 있어 발광 다이오드와 같은 반도체 소자의 제조 비용을 절감할 수 있다. 나아가, 스크래치와 같이 재생된 기판의 표면에서 결정 성장을 방해하는 결함을 발생시키지 않으면서 에피층을 성장시키기에 적합한 재생 기판을 제공할 수 있다. 또한, 기판을 재생하기 위해 물리적인 힘을 가하지 않기 때문에, 기판을 재생하는 도중에 기판에 크랙을 유발하는 것을 방지할 수 있다. 또한, 에피층으로부터 성장 기술을 이용하여 기판을 재생하기 때문에, 분리된 기판의 표면을 화학적 식각으로 제거할 필요가 없으며, 따라서, 에피층으로부터 분리된 기판의 측면이나 뒷면을 손상시키지 않는다.
도 1 및 도 2는 본 발명의 일 실시예에 따른 에피층으로부터 분리된 기판을 재생하는 방법을 설명하기 위한 단면도들이다.
도 3 내지 도 5는 성장 기판을 분리하기 위해 사용되는 마스크 패턴을 설명하기 위한 평면도들이다.
도 6은 결성성 복원층 및 표면 거칠기 향상층의 성장 방법을 설명하기 위한 성장 온도 및 성장 압력 프로파일을 나타내는 그래프들이다.
도 7은 본 발명의 또 다른 실시예에 따른 에피층으로부터 분리된 기판을 재생하는 방법을 설명하기 위한 단면도들이다.
도 8 (a)는 에피층 성장 전의 GaN 기판의 표면 사진, (b)는 일반적인 CMP 기술을 이용하여 재생된 기판의 표면 사진, (c) 및 (d)는 각각 본 발명의 실시예에 따라 재생된 기판의 표면 사진들이다.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 동일한 참조번호는 동일한 구성요소를 나타내며, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수 있다.
본 발명의 실시예들은 성장 기판 상에 질화물 반도체층들(에피층)을 성장시킨 후, 에피층으로부터 기판을 분리하여 분리된 기판을 제공하는 것을 포함한다. 상기 성장 기판에서 분리된 에피층은 발광 다이오드와 같은 반도체 소자를 제조하기 위해 사용될 수 있으며, 한편, 상기 분리된 기판은 에피층을 성장하기 위한 기판으로 재생될 수 있다.
도 1은 성장 기판 상에 성장된 에피층 에피층으로부터 분리된 기판을 제공하는 공정을 보여주는 단면도들이고, 도 2는 분리된 기판을 재생하는 과정을 설명하기 위한 단면도들이다.
우선, 도 1(a)를 참조하면, 하부 기판(110) 상에 식각 방지층(120) 및 희생층(125)이 성장된다. 하부 기판(110)은 질화갈륨계 반도체층을 성장시키기 위한 성장 기판이면 특별히 한정되지 않는다. 특히, 하부 기판(110)은 GaN 기판, AlN 기판 또는 실리콘 카바이드(SiC) 기판과 같이 상대적으로 고가의 성장 기판일 수 있다. 또한, 하부 기판(110)은 극성, 비극성 또는 반극성 기판을 포함할 수 있다.
한편, 식각 방지층(120)은 언도프트 질화갈륨계 반도체층, 예컨대 언도프트 GaN을 포함할 수 있으며, 상기 희생층(125)은 n형 불순물이 도핑된 n형 질화갈륨계 반도체층을 포함할 수 있다. 식각 방지층(120) 및 희생층(125)은 예컨대 MOCVD(metalorganic chemical vapour deposition) 기술을 이용하여 하부 기판(110) 상에 성장될 수 있다.
식각 방지층(120)은 의도적인 불순물 도핑없이 성장될 수 있다. 한편, 식각 방지층(125)은 상대적으로 높은 불순물 농도 예컨대 1E17~1E19/cm3 의 Si이 도핑된 질화갈륨계, 예컨대 GaN층으로 형성될 수 있다. 이하에 설명하는 질화물 계열의 반도체층들은 식각 방지층(120) 및 희생층(125)과 같이 MOCVD 기술을 이용하여 성장될 수 있으며, 이에 대해 별도의 언급은 하지 않는다.
한편, 희생층(125) 상에 마스크 패턴(130)이 형성된다. 마스크 패턴(130)은 예컨대 SiN 또는 SiO2로 약 5nm~10㎛ 범위 내의 두께로 형성될 수 있다. 마스크 패턴(130)은 도 3(a)에 도시한 바와 같이 각 마스크 영역이 스트라이프 형상을 가질 수 있으며, 또한, 도 3(b)에 도시한 바와 같이 서로 다른 방향으로 연장하는 스트라이프들이 교차하는 형상을 가질 수 있다. 이와 달리, 상기 마스크 패턴(130)은 양각 패턴으로서, 도 4(a)에 도시한 바와 같이, 마스크 영역이 육각형 형상을 가질 수 있으며, 또는 도 5(a)에 도시한 바와 같이, 마스크 영역이 마름모 형상을 가질 수 있다. 이와 달리, 상기 마스크 패턴(130)은 음각 패턴으로서, 도 4(b)에 도시한 바와 같이, 개구부 영역이 육각형 형상을 가질 수 있으며, 또는 도 5(b)에 도시한 바와 같이, 개구부 영역이 마름모 형상을 가질 수 있다. 상기 마스크 패턴(130)은 또한 마스크 영역이 원형 형상인 양각 패턴 또는 개구부 영역이 원형 형상인 음각 패턴일 수도 있다. 마스크 패턴(130)의 마스크 영역의 폭이 마스크 영역 사이의 간격, 즉, 개구부 영역의 폭보다 큰 것이 뒤에서 설명하는 결정성 복원층의 성장 및 표면 거칠기 향상층의 성장을 위해 바람직하다. 예를 들어, 마스크 영역의 폭은 6~10㎛ 범위이고 개구부 영역의 폭은 3~5㎛ 범위일 수 있다.
도 1(b)를 참조하면, 전기화학 식각(electro chemical etching; ECE)을 이용하여 희생층(125)을 부분적으로 식각하여 희생층(125) 내에 미세기공들(150)을 형성한다.
상기 전기화학 식각 공정은 희생층(125)이 형성된 성장 기판(110)과 음극 전극(예, Pt 전극)을 ECE 용액에 담근 후, 희생층(125)에 양의 전압을 인가하고 음극 전극에 음의 전압을 인가하여 수행되며, ECE 용액의 몰농도, 공정 시간 및 인가 전압을 조절하여 미세 기공들(150)의 크기를 조절할 수 있다.
상기 ECE 용액은 전해질 용액일 수 있으며, 예컨대, 옥살산(oxalic acid), HF 또는 NaOH를 포함하는 전해질 용액일 수 있다.
본 실시예에 있어서, 희생층(125)은 동일 전압, 예컨대 10~60V 범위의 전압을 연속하여 인가하는 1단계 전기화학 식각(ECE)에 의해 부분적으로 식각될 수 있다. 그러나, 이에 한정되는 것은 아니며, 초기에 상대적으로 낮은 전압을 인가하고, 그 후, 상대적으로 높은 전압을 인가하는 2단계 전기화학 식각(ECE)에 의해 부분적으로 식각될 수 있다. 도 1(b)는 2단계 전기화학 식각에 의해 형성된 미세기공들(152, 154)을 나타내고 있으며, 미세기공(152)은 상대적으로 낮은 전압을 인가하는 1단계에서 형성되고, 상대적으로 큰 미세기공(154)은 상대적으로 높은 전압을 인가하는 2단계에서 형성된다. 예를 들어, 20℃의 0.3M 옥살산 용액을 이용하여 6E18/cm3의 Si 도핑 농도를 갖는 n형 GaN의 희생층(125)에 대해, 1단계는 8~9V의 전압을 인가하고, 2단계는 15~17V의 전압을 인가하여 전기화학 식각이 수행될 수 있다.
2단계 전기화학 식각을 이용함으로써, n형 질화갈륨계 반도체층(125)의 표면은 상대적으로 양호한 결정성을 유지할 수 있으며, 아울러, 희생층(125)의 내부에 상대적으로 큰 미세 기공들(154)을 형성할 수 있어 후속 공정에 유리하다.
도 1(c)를 참조하면, 상기 희생층(125)을 씨드로 사용하여 제1 질화물 반도체층(160), 활성층(170) 및 제2 질화물 반도체층(180) 등의 에피층들이 성장된다. 에피층들은 수평 성장에 의해 희생층(125) 뿐만 아니라 마스크 패턴(130)을 덮는다.
제1 질화물 반도체층(160)은 단일층일 수도 있으나, 이에 한정되는 것은 아니며, 다중층일 수도 있다. 예를 들어, 제1 질화물 반도체층(160)은 제1 도전형의 불순물이 도핑된 질화물 반도체층, 예컨대 n형 불순물이 도핑된 Ⅲ-N 계열의 화합물 반도체, 예컨대 (Al, In, Ga)N 계열의 질화물 반도체층으로 형성될 수 있으며, 질화갈륨층을 포함할 수 있다. 또한, 상기 제1 질화물 반도체층(160)은 의도적으로 불순물이 도핑되지 않은 언도프트 층을 포함할 수도 있다.
활성층(170)은 Ⅲ-N 계열의 화합물 반도체, 예컨대 (Al, Ga, In)N 반도체층으로 형성될 수 있으며, 단일 양자웰 구조 또는 웰층(미도시)과 장벽층(미도시)이 교대로 적층된 다중 양자웰 구조일 수 있다.
상기 제2 질화물 반도체층(180)은 제2 도전형 불순물, 예컨대, P형 불순물이 도핑된 Ⅲ-N 계열의 화합물 반도체, 예컨대 (Al, Ga, In)N 계열의 Ⅲ족 질화물 반도체층을 포함하며, 예컨대 GaN층을 포함할 수 있다.
한편, 상기 에피층들(160, 170, 180)을 성장하는 동안, 미세기공들(152, 154)이 서로 합쳐지고 또한 성장하여 공동(150a)이 형성된다. 상기 공동(150a)은 상기 마스크 패턴(130)의 인접한 마스크 영역들을 서로 연결하도록 형성된다. 도 1(c)에 있어서, 희생층(125)과 제1 질화물 반도체층(160) 사이의 계면이 잔류하는 것으로 표시하였으나, 상기 공동(150a)이 희생층(125)과 제1 질화물 반도체층(160)의 계면이 될 수 있다.
도 1(d)를 참조하면, 에피층들(160, 170, 180)로부터 기판(110)이 분리된다. 기판(110)은 케미컬 리프트 오프 또는 스트레스 리프트 오프 기술을 이용하여 에피층들(160, 170, 180)로부터 분리될 수 있다.
일 실시예에서, NaOH, BOE 또는 HF 등의 식각 용액을 이용한 화학식각에 의해 에피층들(160, 170, 180)로부터 기판(110)이 분리될 수 있다. 식각 용액은 공동(150a)을 통해 희생층(125)과 제1 질화물 반도체층(160) 사이의 영역으로 침투하며, 마스크 패턴(130)을 식각하거나, 마스크 패턴(130)과 에피층(160)의 계면에서 GaN을 식각한다. 이에 따라, 하부 기판(110)과 함께 식각 방지층(110) 및 희생층(125)이 에피층들(160, 170, 180)로부터 분리된다. 이때, 마스크 패턴(130)이 희생층(125) 상에 잔류할 수 있다. 잔류하는 마스크 패턴(130)은 추가적으로 습식 식각을 하여 제거된다.
다른 실시예에서, 화학용액을 이용하는 대신 물리적 스트레스를 이용하여 에피층들(160, 170, 180)로부터 기판(110)이 분리될 수 있다. 즉, 공동(150a)이 형성된 후, 마스크 패턴(130)에 스트레스를 인가하여 희생층(125)과 제1 질화물 반도체층(160)을 분리할 수 있으며, 희생층(125) 상에 잔류하는 마스크 패턴(130)은 습식 식각을 이용하여 제거될 수 있다.
에피층들(160, 170, 180)로부터 분리된 기판의 표면은, 도 1(d)에 도시한 바와 같이, 돌출부(125a)와 오목부(125b)를 갖는다. 돌출부(125a)는 마스크 패턴(130)의 마스크 영역에 해당되며 따라서 오목부(125b)에 비해 상대적으로 평탄한 표면을 갖는다. 돌출부(125a)의 배열은 앞서 설명한 마스크 패턴(130)의 형상에 따라 결정된다. 따라서, 마스크 패턴(130)이 스트라이프, 아일랜드 또는 메쉬 형상으로 형성된 경우, 돌출부(125a) 또한, 스트라이프, 아일랜드 또는 메쉬 형상을 가지며, 돌출부(125a)와 오목부(125b)가 규칙적으로 배열된다.
한편, 본 실시예에 있어서, 에피층들(160, 170, 180)로부터 기판(110)을 분리하기 전에, 에피층들(160, 170, 180) 상에 통상의 기술을 이용하여 지지 기판(도시하지 않음)을 형성할 수 있다. 또한, 분리된 에피층들(160, 170, 180)를 이용하여 발광 다이오드와 같은 반도체 소자가 제작될 수 있다.
이제, 도 2를 참조하여 기판 재생 방법에 대해 설명한다. 본 발명에 따른 기판 재생 방법은 에피층으로부터 분리된 기판 표면의 희생층(125)을 기계적 연마나 화학적 식각을 이용하여 제거하지 않고, 분리된 상태의 희생층(125)을 사용하는 것에 특징이 있다.
우선, 도 2(a)를 참조하면, 도 1(d)를 참조하여 설명한 바와 같이 돌출부(125a)와 오목부(125b)를 갖는 분리된 기판의 표면, 예컨대 희생층(125)의 표면에 결정성 복원층(210)을 성장한다. 분리된 기판의 표면에 위치하는 희생층(125)은 결정 품질이 상대적으로 좋지 않기 때문에, 그 위에 에피층들을 직접 성장시키는 것이 곤란하다. 따라서, 결정성 복원층(210)을 성장시켜 결정성이 회복된 표면을 제공한다.
결정성 복원층(210)은 두께 방향으로 성장함과 아울러 측면방향으로도 성장될 수 있다. 결정성 복원층(210)이 측면방향으로 성장함에 따라 오목부(125b)의 상부 영역을 덮어 제1 공동(251)을 형성한다. 다만, 인접한 돌출부(125a)에서 성장된 결정성 복원층(210)들이 서로 합쳐지기 전에 결정성 복원층(210)의 성장이 종료될 수 있다. 따라서, 상기 결정성 복원층(210)은 그것을 통해 오목부(125b)로 연통하는 개구부(210a)를 가질 수 있다.
이어서, 표면 거칠기 향상층(220)이 결정성 복원층(210) 상에 성장된다. 뒤에서 다시 설명하지만, 표면 거칠기 향상층(220)은 결정성 복원층(210)의 성장온도보다 높은 온도에서 성장되고, 결정성 복원층(210)의 성장압력보다 낮은 압력에서 성장된다. 이에 따라, 표면 거칠기 향상층(220)은 측면 성장이 상대적으로 우세하여 연속적인 표면을 갖게 되며, 또한, 결정성 복원층(210) 내의 개구부들(210a)을 채운다. 따라서, 결정성 복원층(210) 내에 제1 공동(251)에 연결된 제2 공동(252)이 형성된다. 도면에 도시한 바와 같이, 제2 공동(252)은 제1 공동(251)에서 위로 갈수록 폭이 좁아지는 형상을 가질 수 있다.
상기 표면 거칠기 향상층(220)에 의해 양호한 표면이 제공됨으로써 재생 기판이 완성된다.
결정성 복원층(210) 및 표면 거칠기 향상층(220)은 결정성을 개선하기 위해 불순물 도핑없이 형성될 수 있으나, 이에 반드시 한정되는 것은 아니다.
상기 재생 기판은 에피층들(160, 170, 180)과 같은 에피층을 성장하기 위한 성장 기판으로 재사용될 수 있다. 도 2(c)는 재생 기판 상에 제2 희생층(225)이 형성된 것을 나타낸다. 제2 희생층(225)은 제1 희생층(125)과 마찬가지로 n형 불순물이 도핑된 질화갈륨계 반도체층, 예컨대 n형 GaN으로 형성될 수 있다. 상기 표면 거칠기 향상층(220)이 언도프트층인 경우, 식각 방지층으로 기능할 수 있다. 다른 실시예에서, 상기 제2 희생층(225)을 형성하기 전에 표면 거칠기 향상층(220) 상에 식각 방지층이 추가로 형성될 수도 있다.
상기 제2 희생층(225) 상에 도 1(a)를 참조하여 설명한 바와 같이 마스크 패턴(130) 형성 공정, 전기화학식각 공정, 에피층 성장 공정 및 기판 분리 공정 등이 다시 수행되어 발광 다이오드가 제조될 수 있다.
도 6은 결성성 복원층(210) 및 표면 거칠기 향상층(220)의 성장 방법을 설명하기 위한 성장 온도(a) 및 성장 압력(b) 프로파일을 나타내는 그래프들이다.
도 6(a) 및 도 6(b)를 참조하면, 에피층으로부터 분리된 기판을 챔버에 로딩하고 기판을 가열하여 성장 온도를 제1 온도(T1)로 올린다. 제1 온도(T1)는 1000~1060℃ 범위 내일 수 있다. 제1 온도(T1)에 도달한 후, 소스 가스를 주입하여 결정성 복원층(210)을 성장한다. 이때, 결정성 복원층은 제1 압력(P1)에서 성장된다. 제1 압력(P1)은 300~500 torr일 수 있으며, V/Ⅲ 비율은 200~400의 범위 내일 수 있다.
결정성 복원층(210)은 일정한 온도(T1) 및 일정한 압력(P1) 하에서 성장되는 것이 바람직하나, 반드시 이에 한정되는 것은 아니다. 제1 온도(T1) 및 제1 압력(P1)이 위 범위 내에서 변동될 수도 있다.
한편, 결정성 복원층(210)이 성장된 후, 제1 온도(T1)에서 제2 온도(T2)로 성장 온도를 올리면서, 그리고 제1 압력(P1)에서 제2 압력(P2)으로 챔버 압력을 내리면서 표면 거칠기 향상층(220)이 성장된다. 제2 온도(T2)는 1080~1140℃의 범위일 수 있으며, 제2 압력(P2)은 100~200 torr일 수 있고, V/Ⅲ 비율은 50~250일 수 있다.
본 실시예에서, 성장 온도 및 성장 압력이 변하는 동안 표면 거칠기 향상층(220)이 성장되는 것으로 설명하였지만, 이에 한정되는 것은 아니며, 일정한 온도 및 일정한 압력하에서 표면 거칠기 향상층(220)이 성장될 수도 있다. 다만, 표면 거칠기 향상층(220)의 성장 온도 및 성장 압력을 결정성 복원층(210)의 성장 온도(T1) 및 성장 압력(T2)에서부터 변화시킴으로서 표면 거칠기 향상층(220)의 성장 조건을 점차적으로 변화시킬 수 있어 더욱 양호한 표면을 제공할 수 있다.
상기 표면 거칠기 향상층(220) 성장이 완료된 후, 연속해서 희생층(225)이 동일 챔버 내에서 성장될 수 있다. 희생층(225)은 제1 온도(T1)와 제2 온도(T2) 사이의 제3 온도, 그리고, 제2 압력(P2)에서 성장될 수 있다.
본 실시예에 따르면, 결정성 복원층(210) 및 표면 거칠기 향상층(220)을 채택함으로써, 에피층으로부터 분리된 기판 표면을 기계적 연마나 화학적 식각없이 재생 기판을 제공할 수 있다.
도 7은 본 발명의 또 다른 실시예에 따른 기판 재생 방법을 설명하기 위한 단면도이다.
도 7을 참조하면, 도 2의 실시예는 하부 기판(110) 상에 에피층들(160, 170, 180)을 성장시키고 에피층들(160, 170, 180)에서 하부 기판(110)을 분리한 후, 하부 기판(110)을 재생하는 방법을 설명하였으나, 본 실시예에서는 한 번 재생된 기판을 이용하여 에피층들을 성장시키고 에피층들에서 기판을 분리한 후, 다시 기판을 재생하는 것에 차이가 있다.
즉, 도 2(c)에 도시한 바와 같은 희생층(225) 상에, 도 1을 참조하여 설명한 바와 같이, 마스크 패턴 형성, 전기화학식각, 기판 분리 공정을 다시 반복한다. 이에 따라, 돌출부와 오목부를 갖는 희생층(225)가 표면에 형성된 분리된 기판이 제공된다. 그 후, 상기 분리된 기판 상에 제2 결정성 복원층(310) 및 제2 표면 거칠기 향상층(320)을 성장시킨다. 제2 결정성 복원층(310) 및 제2 표면 거칠기 향상층(320)은 앞서 설명한 제1 결정성 복원층(210) 및 제1 표면 거칠기 향상층(220)의 성장 조건을 이용하여 성장될 수 있다. 이에 따라, 2회 재생된 기판이 제공되며, 이 재생 기판 상에 다시 제3 희생층(325)이 형성되고, 다시 에피층 성장 공정이 반복될 수 있다.
본 실시예에서, 2회 재생된 기판을 설명하였지만, 재생 회수는 더 많을 수도 있다.
(실험예)
도 8 (a)는 에피층 성장 전의 GaN 기판의 표면 사진, (b)는 일반적인 CMP 기술을 이용하여 재생된 기판의 표면 사진, (c) 및 (d)는 각각 본 발명의 실시예에 따라 재생된 기판의 표면 사진들이다.
도 8(b)는 희생층(125)을 CMP 기술을 이용하여 제거한 후의 표면 사진을 나타내는데, 에피층 성장 전의 GaN 기판에 비해 스크래치들이 상당히 많이 형성된 것을 확인할 수 있다. 이러한 스크래치들은 향후 기판 상에 성장되는 에피층의 결정 품질에 나쁜 영향을 미칠 것이다.
한편, 도 8(c)와 도 8(d)는 에피층으로부터 분리된 기판의 희생층(125) 상에 직접 결정성 복원층(210) 및 표면 거칠기 향상층(220)을 성장한 후의 표면을 나타낸다. 도 8(c)와 도 8(d)는 표면 거칠기 향상층의 성장 시간을 제외하면 서로 동일한 성장 조건에서 결정성 복원층(210) 및 표면 거칠기 향상층(220)을 성장시킨 것이다. 여기서, 도 8(d)는 도 8(c)의 경우에 비해 표면 거칠기 향상층 성장 시간을 3배 증가시킨 것이다.
도 8(c) 및 도 8(d) 모두 CMP 기술을 이용한 재생 기판에 비해 양호한 표면을 갖는다. 또한 표면 거칠기 향상층의 성장 시간을 증가시며 그 두께를 증가시킴에 따라 표면이 더욱 양호하게 되는 것을 알 수 있다.
앞서, 다양한 실시예들에 대해 설명하였지만, 본 발명은 특정 실시예에 한정되는 것으로 이해되어서는 안 된다. 또한, 특정 실시예에서 설명된 구성요소는 본 발명의 기술적 사상을 벗어나지 않는 한 다른 실시예에도 적용될 수 있다.

Claims (21)

  1. 에피층으로부터 분리된 표면을 갖는 기판을 준비하되, 상기 분리된 표면은 돌출부와 오목부를 포함하고, 상기 돌출부는 상기 오목부에 비해 상대적으로 평탄하고,
    상기 분리된 표면 상에 결정성 복원층을 성장하되, 상기 결정성 복원층은 상기 돌출부에서 성장되고;
    상기 결정성 복원층 상에 연속적인 표면을 갖도록 표면 거칠기 향상층을 성장하는 것을 포함하는 기판 재생 방법.
  2. 청구항 1에 있어서,
    상기 결정성 복원층 및 상기 표면 거칠기 향상층은 질화갈륨계 반도체층으로 성장되되,
    상기 표면 거칠기 향상층은 상기 결정성 복원층에 비해 높은 성장 온도 및 낮은 성장 압력하에서 성장되는 기판 재생 방법.
  3. 청구항 2에 있어서,
    상기 결정성 복원층은 1000 내지 1060℃의 온도범위 및 300 내지 500 torr의 압력 범위 및 200~400의 Ⅴ/Ⅲ 비율 범위에서 성장되고, 상기 표면 거칠기 향상층은 1080 내지 1140℃의 온도범위 및 100 내지 200 torr의 압력 범위 및 50~250의 Ⅴ/Ⅲ 비율 범위에서 성장되는 성장기판 재생 방법.
  4. 청구항 3에 있어서,
    상기 결정성 복원층 및 상기 표면 거칠기 향상층은 언도프트 GaN으로 형성되는 성장기판 재생 방법.
  5. 청구항 1에 있어서,
    상기 분리된 표면을 갖는 기판은 표면에 전기화학식각에 의해 식각된 면을 포함하는 희생층을 갖고,
    상기 돌출부 및 오목부는 상기 희생층에 형성되며,
    상기 결정성 복원층은 상기 희생층 상에 직접 성장되는 기판 재생 방법.
  6. 청구항 5에 있어서,
    상기 분리된 표면을 갖는 기판은 상기 희생층 하부에 전기화학식각을 방지하기 위한 식각 방지층을 더 포함하는 기판 재생 방법.
  7. 청구항 6에 있어서,
    상기 희생층은 n형 불순물이 도핑된 질화갈륨계 반도체층을 포함하고, 상기 식각 방지층은 언도프트 질화갈륨계 반도체층을 포함하는 기판 재생 방법.
  8. 청구항 1에 있어서,
    상기 결정성 복원층은 두께 방향으로 성장함과 아울러 상기 오목부 상부측으로 측면성장하는 기판 재생 방법.
  9. 청구항 8에 있어서,
    상기 오목부 상부 및 상기 결정성 복원층 아래에 상기 기판 표면과 상기 결정성 복원층으로 둘러싸인 제1 공동이 형성되는 기판 재생 방법.
  10. 청구항 9에 있어서,
    상기 공동 상부에 결정성 복원층 및 표면 거칠기 향상층으로 둘러싸인 제2 공동이 형성되는 기판 재생 방법.
  11. 청구항 1에 있어서,
    상기 돌출부는 스트라이프 형상, 아일랜드 형상 또는 메쉬 형상으로 형성된 기판 재생 방법.
  12. 청구항 1 내지 청구항 11의 어느 한 항에 있어서,
    상기 분리된 표면을 갖는 기판은 상기 분리된 표면 하부에 위치하는 하부 기판을 포함하되, 상기 하부 기판은 질화갈륨 기판인 기판 재생 방법.
  13. 하부 기판;
    상기 하부 기판 상에 위치하며, 돌출부와 오목부를 갖는 희생층;
    상기 희생층 상에 위치하는 결정성 복원층; 및
    상기 결정성 복원층 상에 위치하며 연속적인 표면을 갖는 표면 거칠기 향상층을 포함하는 재생 기판.
  14. 청구항 13에 있어서,
    상기 희생층은 n형 불순물이 도핑된 질화갈륨계 반도체층을 포함하는 재생 기판.
  15. 청구항 14에 있어서,
    상기 하부 기판과 상기 희생층 사이에 위치하는 식각 방지층을 더 포함하는 재생 기판.
  16. 청구항 15에 있어서,
    상기 식각 방지층은 언도프트 질화갈륨계 반도체층을 포함하는 재생 기판.
  17. 청구항 13에 있어서,
    상기 결정성 복원층 및 상기 표면 거칠기 향상층은 언도프트 질화갈륨계 반도체층인 재생 기판.
  18. 청구항 13에 있어서,
    상기 결정성 복원층은 상기 희생층의 돌출부 및 오목부를 덮어 상기 오목부 상에 제1 공동을 형성하는 재생 기판.
  19. 청구항 18에 있어서,
    상기 결정성 복원층은 내부에 상기 제1 공동에서 이어진 제2 공동을 갖는 재생 기판.
  20. 청구항 13에 있어서,
    상기 표면 거칠기 향상층 상에 위치하며, 돌출부와 오목부를 갖는 제2 희생층;
    상기 제2 희생층 상에 위치하는 제2 결정성 복원층; 및
    상기 제2 결정성 복원층 상에 위치하며 연속적인 표면을 갖는 제2 표면 거칠기 향상층을 더 포함하는 재생 기판.
  21. 청구항 20에 있어서,
    상기 제2 희생층은 n형 불순물이 도핑된 질화갈륨계 반도체층을 포함하는 재생 기판.
PCT/KR2014/004717 2013-06-03 2014-05-27 기판 재생 방법 및 재생 기판 WO2014196759A1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US14/958,793 US9859108B2 (en) 2013-06-03 2015-12-03 Substrate regeneration method and regenerated substrate

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2013-0063578 2013-06-03
KR20130063578A KR20140142040A (ko) 2013-06-03 2013-06-03 기판 재생 방법 및 재생 기판

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US14/958,793 Continuation US9859108B2 (en) 2013-06-03 2015-12-03 Substrate regeneration method and regenerated substrate

Publications (1)

Publication Number Publication Date
WO2014196759A1 true WO2014196759A1 (ko) 2014-12-11

Family

ID=52008345

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2014/004717 WO2014196759A1 (ko) 2013-06-03 2014-05-27 기판 재생 방법 및 재생 기판

Country Status (3)

Country Link
US (1) US9859108B2 (ko)
KR (1) KR20140142040A (ko)
WO (1) WO2014196759A1 (ko)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5753038A (en) * 1992-06-08 1998-05-19 Air Products And Chemicals, Inc. Method for the growth of industrial crystals
JP2001168042A (ja) * 1999-12-13 2001-06-22 Mitsubishi Cable Ind Ltd 半導体結晶の製造方法
US20050186764A1 (en) * 2004-02-20 2005-08-25 National Chiao Tung University Method for lifting offGaN pseudomask epitaxy layerusing wafer bonding way
JP2006237074A (ja) * 2005-02-22 2006-09-07 Sanyo Electric Co Ltd 窒化物系半導体素子の製造方法及び窒化物系半導体素子
JP2008110895A (ja) * 2006-10-31 2008-05-15 Mitsubishi Cable Ind Ltd 窒化物半導体結晶の製造方法
KR20130041620A (ko) * 2011-10-17 2013-04-25 서울옵토디바이스주식회사 에피층과 성장 기판 분리 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1367150B1 (en) * 2001-02-14 2009-08-19 Toyoda Gosei Co., Ltd. Production method for semiconductor crystal and semiconductor luminous element
KR100705181B1 (ko) * 2004-03-16 2007-04-06 주식회사 엘지화학 나노 크기의 반구형 볼록부를 갖는 기판 또는 전극을이용한 고효율 유기 발광 소자 및 이의 제조 방법
US20070138505A1 (en) * 2005-12-12 2007-06-21 Kyma Technologies, Inc. Low defect group III nitride films useful for electronic and optoelectronic devices and methods for making the same
JP5180050B2 (ja) * 2008-12-17 2013-04-10 スタンレー電気株式会社 半導体素子の製造方法
US8000371B2 (en) * 2009-09-22 2011-08-16 Palo Alto Research Center Incorporated Vertical surface emitting semiconductor device
US9000464B2 (en) * 2012-03-01 2015-04-07 Design Express Limited Semiconductor structure for substrate separation and method for manufacturing the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5753038A (en) * 1992-06-08 1998-05-19 Air Products And Chemicals, Inc. Method for the growth of industrial crystals
JP2001168042A (ja) * 1999-12-13 2001-06-22 Mitsubishi Cable Ind Ltd 半導体結晶の製造方法
US20050186764A1 (en) * 2004-02-20 2005-08-25 National Chiao Tung University Method for lifting offGaN pseudomask epitaxy layerusing wafer bonding way
JP2006237074A (ja) * 2005-02-22 2006-09-07 Sanyo Electric Co Ltd 窒化物系半導体素子の製造方法及び窒化物系半導体素子
JP2008110895A (ja) * 2006-10-31 2008-05-15 Mitsubishi Cable Ind Ltd 窒化物半導体結晶の製造方法
KR20130041620A (ko) * 2011-10-17 2013-04-25 서울옵토디바이스주식회사 에피층과 성장 기판 분리 방법

Also Published As

Publication number Publication date
KR20140142040A (ko) 2014-12-11
US9859108B2 (en) 2018-01-02
US20160155628A1 (en) 2016-06-02

Similar Documents

Publication Publication Date Title
CN104221170B (zh) 用于分离外延层与生长基板的方法及使用其的半导体器件
JP6234787B2 (ja) 基板再生方法及び再生基板
WO2012093757A1 (ko) 템플레이트, 그 제조방법 및 이를 이용한 수직형 질화물 반도체 발광소자의 제조방법
WO2013048179A1 (en) Substrate having concave-convex pattern, light-emitting diode including the substrate, and method for fabricating the diode
WO2014061906A1 (ko) 성장 기판 분리 방법, 발광 다이오드 제조 방법 및 그것에 의해 제조된 발광 다이오드
WO2010085042A2 (en) Semiconductor device, light emitting device and method for manufacturing the same
KR20140128672A (ko) 기판 재생 방법
WO2014133267A1 (en) Method of fabricating nitride substrate
WO2010036002A2 (ko) 단결정 기판의 제조방법, 이에 의해 제조된 단결정 기판, 상기 단결정 기판을 포함하는 발광소자, 및 이의 제조방법
WO2014084500A1 (ko) 기판 분리 방법 및 이를 이용한 발광 다이오드 칩 제조 방법
WO2015012513A1 (en) Method of fabricating light emitting device
WO2012118250A1 (ko) 패턴화된 격자 완충층을 이용한 질화물계 발광소자 및 그 제조 방법
WO2009093846A2 (ko) 발광소자의 제조방법
WO2013157875A1 (ko) 고효율 발광다이오드 제조방법
WO2014196759A1 (ko) 기판 재생 방법 및 재생 기판
WO2016159614A1 (en) Uv light emitting device
KR101984934B1 (ko) 기판 재생 방법 및 재생 기판
US20100119845A1 (en) Manufacturing method of nitride crystalline film, nitride film and substrate structure
KR20230146070A (ko) 양자 효율이 증가된 질화인듐갈륨 발광 다이오드들
WO2012118246A1 (ko) 실리콘 기판을 이용한 질화물계 발광소자 및 그 제조 방법
KR20140047870A (ko) 성장 기판 분리 방법, 발광 다이오드 제조 방법 및 그것에 의해 제조된 발광 다이오드
WO2012148039A1 (en) Semiconductor substrate and method of fabricating the same
KR20140011071A (ko) 질화물 반도체층과 성장 기판 분리 방법
WO2015102344A1 (ko) 질화물 반도체 발광소자 및 그 제조 방법
WO2014104602A1 (ko) 마스크 패턴을 이용한 기판 분리 방법 및 반도체 소자 제조 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14807859

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14807859

Country of ref document: EP

Kind code of ref document: A1