WO2014185293A1 - コンデンサのシミュレーション方法およびコンデンサの非線形等価回路モデル - Google Patents

コンデンサのシミュレーション方法およびコンデンサの非線形等価回路モデル Download PDF

Info

Publication number
WO2014185293A1
WO2014185293A1 PCT/JP2014/062156 JP2014062156W WO2014185293A1 WO 2014185293 A1 WO2014185293 A1 WO 2014185293A1 JP 2014062156 W JP2014062156 W JP 2014062156W WO 2014185293 A1 WO2014185293 A1 WO 2014185293A1
Authority
WO
WIPO (PCT)
Prior art keywords
voltage
capacitor
vdc
equivalent circuit
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2014/062156
Other languages
English (en)
French (fr)
Inventor
日高　青路
敦 櫻木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2015506028A priority Critical patent/JP5773101B2/ja
Priority to CN201480027885.2A priority patent/CN105229644B/zh
Priority to KR1020157032477A priority patent/KR101616037B1/ko
Publication of WO2014185293A1 publication Critical patent/WO2014185293A1/ja
Priority to US14/934,902 priority patent/US10650180B2/en
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations

Definitions

  • the present invention relates to a capacitor simulation method for simulating nonlinear characteristics when a DC voltage is applied to a capacitor, and a nonlinear equivalent circuit model of the capacitor used for the simulation.
  • this kind of electronic component simulation method and equivalent circuit model are used for circuit simulation in electronic circuit design.
  • a circuit simulator such as SPICE (Simulation Program with Integrated Circuit Circuit) is used, and some circuit simulators can be used on a website of an electronic component manufacturer.
  • SPICE Simulation Program with Integrated Circuit Circuit
  • a user accesses a homepage site of an electronic component manufacturer through a network from a terminal such as a personal computer and uses a circuit simulator.
  • Patent Document 1 Conventionally, as this kind of simulation method and equivalent circuit model, for example, there is a capacitor disclosed in Patent Document 1.
  • a given frequency characteristic of a capacitor is input, and in a second step, a frequency-independent resistance (R) and capacitance (C ), An RC circuit, an RL circuit, and an RCL circuit are formed as an equivalent circuit model as a circuit that can be simulated in the time domain using the inductance (L).
  • R frequency-independent resistance
  • C capacitance
  • An RC circuit, an RL circuit, and an RCL circuit are formed as an equivalent circuit model as a circuit that can be simulated in the time domain using the inductance (L).
  • an evaluation function for determining the accuracy of the equivalent circuit model formed in the second step is synthesized, and in the fourth step, the evaluation function synthesized in the third step is minimized.
  • the circuit constant is determined.
  • Patent Literature 1 an equivalent circuit model capable of performing simulation in the time domain of a capacitor whose impedance is shown in the frequency domain with the above configuration is derived, and the electrical characteristics of the capacitor in the frequency domain or in the time domain are expressed as follows: Predict by circuit simulation.
  • Patent Document 2 Conventionally, as an inductor simulation method and an equivalent circuit model, for example, there is one disclosed in Patent Document 2.
  • the mutual inductance Lm between the inductance L0 and the inductance L1 with respect to the direct current is added to the series circuit of the inductance L1 and the resistance R1 considering the skin effect of the inner conductor.
  • an equivalent circuit model is used in which an inductance L0 for DC and a DC resistance Rdc1 of the internal conductor are connected in series.
  • the inductance and resistance of the external electrode are simultaneously considered, the inductance Ls of the external electrode is connected in series with the inductance L0, and the DC resistance Rdc2 of the external electrode is connected to the DC resistance Rdc1 of the internal conductor.
  • a series circuit in which a parasitic capacitance Cp of a dielectric constituting the chip of the multilayer chip inductor and a resistor Rp representing a loss of the dielectric are connected in series is connected in parallel inside the equivalent elements Ls and Rdc2 of the external electrodes. Is done.
  • Patent Document 2 an error that occurs between circuit design and actual circuit performance is suppressed by circuit simulation using the above-described equivalent circuit model.
  • the ideal C circuit model is represented by an equivalent circuit having one capacitance element C as a circuit element, as shown in FIG.
  • the voltage v applied to both ends of the capacitance element C is expressed as follows when the time-varying signal voltage and noise voltage applied to both ends are represented as v ac and the DC bias voltage applied to both ends is represented as V dc. ).
  • v v ac + V dc (1)
  • an arithmetic circuit is constructed as shown in FIG.
  • the capacitance element C is converted into a non-linear voltage control voltage source UA3 controlled by the DC bias voltage Vdc .
  • the total voltage v applied across the capacitor passes through the low-pass filters L1 and R1 having extremely low cut-off frequency via the linear voltage control voltage source E1, thereby obtaining the DC bias voltage V dc.
  • the non-linear voltage control voltage source UA3 supplied to the non-linear voltage control voltage source UA3.
  • the differential voltage dv / dt is performed by supplying the total voltage v to the input terminal of the differential device UA1 through the linear voltage control voltage source E2.
  • the output voltage v1 of the differentiation device UA1 is input to the three-terminal multiplication device UA2 together with the output voltage (C (V dc )) of the non-linear voltage control voltage source UA3 substituting the capacitance element C, so that multiplication (C (V dc ) ⁇ dv / dt) is performed.
  • the multiplication result is output to the output terminal of the multiplication device UA2. Since the output voltage v2 of the multiplication device UA2 is equal to the product of the current i flowing through the capacitor and the unit resistance, the output voltage v2 is replaced with a capacitor by using the linear voltage control current source G controlled by the output voltage v2.
  • Such an ideal C circuit model is not suitable for circuit simulation because the difference from the impedance characteristics of actual parts, especially in the high frequency band, is too large, but it is convenient for the initial stage of circuit design or prediction of circuit characteristics. It is.
  • the broadband high-accuracy equivalent circuit model disclosed in Patent Document 3 is applied to MLCC (multilayer ceramic capacitor) simulation.
  • MLCC multilayer ceramic capacitor
  • FIG. 5B of the same document an equivalent circuit model having a circuit configuration shown in FIG.
  • FIG. 5A of the same document considers the thickness of the plurality of internal electrodes 20 of the multilayer chip capacitor 10, and the electromagnetic effect on the upper surface 22 and the lower surface 24 of each of the plurality of internal electrodes 20.
  • the electromagnetic effect of one side surface 26 and the other side surface 28 of the plurality of internal electrodes 20 and the open end surface 30 is also taken into consideration.
  • the values of various circuit elements in this equivalent circuit are all changed by the DC bias voltage.
  • the characteristic change of each circuit element due to the DC bias voltage is expressed by a polynomial, and an equivalent circuit model of MLCC when this characteristic change is expected is shown in FIG.
  • a differentiation device in addition to a differentiation device, a multiplication device, a 3-terminal or 4-terminal addition device, a division device and a 5-terminal addition device are also used.
  • Such a broadband high-accuracy model that anticipates a characteristic change due to a DC bias voltage can obtain good simulation accuracy in a wide frequency band.
  • the approximation formula reflecting the dependence of the DC bias includes an odd-numbered power clause, so that the case where the sign of the DC bias is reversed cannot be dealt with.
  • the model has a polarity problem. Further, when the value of the DC bias suddenly changes, there is a problem that the value is converted into a divergent value.
  • the present invention has been made to solve such problems,
  • the equivalent circuit of the capacitor is expressed using passive circuit elements,
  • the characteristic change rate of the passive circuit element when a DC voltage is applied is expressed as an approximate function with the voltage as a variable based on the actual measurement value. Refer to the voltage applied to the capacitor, and apply the DC voltage based on the characteristic change rate calculated by the approximate function corresponding to the referenced voltage and the no-application current that flows to the passive circuit element when no DC voltage is applied.
  • the control current source connected in parallel to the passive circuit element with a variable voltage generates a differential current between the applied current and non-applied current flowing in the passive circuit element when a DC voltage is applied, and the differential current is applied to the non-applied current.
  • a capacitor simulation method that simulates the nonlinear characteristics of a capacitor when a DC voltage is applied is constructed.
  • a passive circuit element representing an equivalent circuit of a capacitor, Voltage reference means for referring to the voltage applied to the capacitor;
  • the characteristic change rate of the passive circuit element when a DC voltage is applied an approximate function that expresses the voltage as a variable based on the actual measurement value, and the characteristic change rate calculated corresponding to the voltage referenced by the voltage reference means, and the DC voltage
  • a differential current between the applied current and the non-application current that flows through the passive circuit element when a DC voltage is applied is generated.
  • a control current source connected in parallel to the circuit element to form a nonlinear equivalent circuit model of the capacitor.
  • the characteristic change rate of the passive circuit element when a DC voltage is applied is expressed by an approximate function using the voltage to be referenced as a variable based on the actual measurement value. . Therefore, the characteristic change rate of the passive circuit element is calculated by this approximate function according to the voltage to be referred to.
  • the applied current that flows to the passive circuit element when the DC voltage is applied can be obtained by causing the difference current between the applied current and the non-applied current to flow simultaneously with the non-applied current that flows to the passive circuit element when the DC voltage is not applied, Can be sought.
  • the control current source generates a differential current between the application current and non-application current, and a passive circuit element is connected in parallel to the control current source.
  • the difference current to the non-application current the application current of the passive circuit element can be simulated.
  • the characteristic change rate of the passive circuit element is calculated by an approximation function with reference to the voltage applied to the capacitor, and a differential current is generated by the control current source based on the characteristic change rate and the non-applied current.
  • a simulation capable of dynamically following the applied voltage can be performed.
  • the nonlinear equivalent circuit model of the capacitor can be obtained by simply causing the differential current to be combined with the non-application current by using the control current source with reference to the non-application current.
  • the control current source from the circuit model, it is possible to easily obtain an equivalent circuit model of the capacitor corresponding to the non-application current, that is, when no DC voltage is applied.
  • the present invention is characterized in that the approximate function is given as an even function in a polynomial format that does not include an odd-order power term.
  • the approximate function is expressed in a polynomial format that does not include an odd-order power term, unlike the conventional capacitor simulation, when the sign of the DC bias is reversed or the value of the DC bias is Even in the case of a sudden change, the characteristic change rate of the passive circuit element is appropriately approximated by an approximation function.
  • the present invention is characterized in that the voltage applied to the capacitor is referred to at both ends of the equivalent circuit, and the non-application current is referred to at the input end or output end of the passive circuit element.
  • the instantaneous voltage generated at both ends of the circuit in the equivalent circuit model or the passive voltage in the equivalent circuit model is calculated by referring to the instantaneous current generated at the input end or output end of the circuit element. For this reason, the voltage used for the calculation of the differential current and the non-application current are referred to without time delay, and the transient response analysis of the nonlinear characteristics of the capacitor can be performed at high speed and with high accuracy.
  • the passive circuit element connected in parallel to the control current source is a capacitive element alone, a parallel circuit of a capacitive element and a resistive element, or a parallel circuit of a capacitive element, a resistive element, and an inductive element. It is characterized by that.
  • the characteristics of the passive circuit element when a DC voltage is not applied are represented by the capacitive element alone, the parallel circuit of the capacitive element and the resistive element, or the parallel circuit of the capacitive element, the resistive element, and the inductive element. Is done. And by connecting a control current source in parallel to these circuits, characteristics when a DC voltage of a passive circuit element is applied are simulated.
  • the present invention is characterized in that a plurality of parallel circuits of a control current source and passive circuit elements are connected in series.
  • the simple parallel circuit of the control current source and the passive circuit element is simply connected in series, and the number of series increases, so that the simulation accuracy of the equivalent circuit model can be improved. Therefore, an equivalent circuit model with high simulation accuracy can be configured regularly and with good visibility. Further, since a plurality of parallel circuits of the control current source and the passive circuit element are simply connected in series, the characteristics of the passive circuit element when a DC voltage is applied can be simulated by a systematic calculation procedure.
  • the present invention is characterized in that the equivalent circuit includes a passive circuit element whose characteristics do not change when a DC voltage is applied to the capacitor.
  • an equivalent circuit model is configured by combining a passive circuit element whose characteristics are changed by application of a DC voltage and a passive circuit element whose characteristics are not changed by application of a DC voltage.
  • the simulation can be made more accurate and the frequency band of the simulation can be widened.
  • the present invention also provides: A first step of inputting a capacitor type; A second step of inputting a voltage applied to the capacitor or a current flowing through the capacitor; A characteristic change calculated by referring to the voltage applied to the capacitor by the voltage or current input in the second step and corresponding to the reference voltage by an approximation function prepared in advance for the type of capacitor input in the first step
  • the differential current is generated by the control current source based on the rate and the non-application current, and the non-application current is combined with the differential current, thereby simulating the nonlinear characteristic of the capacitor when the DC voltage is applied.
  • a computer program that implements any one of the above-described capacitor simulation methods or functions a nonlinear equivalent circuit model of any of the above-described capacitors is configured.
  • the type of capacitor to be simulated and the value of the voltage applied to the capacitor or the current flowing to the capacitor are input to the computer program.
  • the differential current is caused to flow in parallel with the non-application current of the passive circuit element, and the simulation is automatically performed. Therefore, the user of this simulation method or this nonlinear equivalent circuit model can input the value of the type of capacitor to be simulated and the voltage applied to the capacitor or the current to be passed to the computer program. Can be performed with high accuracy and ease. As a result, even a general user who does not have specialized knowledge about circuit simulation can accurately and easily perform an accurate circuit simulation of an electronic circuit using a capacitor.
  • the present invention is configured to use a computer program that accesses a server including the computer program via an Internet network and uses the computer program from a terminal connected to the Internet network.
  • the user can easily use the computer program by accessing a server including the computer program from a terminal connected to the Internet network. Therefore, it is possible to provide a large number of users with the capacitor simulation method and the capacitor nonlinear equivalent circuit model according to the present invention.
  • the capacitor simulation method and the nonlinear equivalent circuit model of the capacitor that can dynamically simulate the nonlinear characteristics of the capacitor when a DC voltage is applied with high accuracy can be easily obtained. Can be provided.
  • FIG. (A) is a passive equivalent circuit model when no DC voltage is applied to the capacitor according to the first embodiment of the present invention
  • (b) is a nonlinear equivalent circuit model of the capacitor when DC voltage is applied according to the first embodiment
  • FIG. (A) is a non-linear equivalent circuit model of a capacitor when a DC voltage is applied, expressed using the variable resistance element R X1 (Vdc) and the variable capacitance element C X1 (Vdc)
  • (b) is the first embodiment.
  • It is a circuit diagram which shows the nonlinear equivalent circuit model of the capacitor
  • (A) is a characteristic calculated from the passive equivalent circuit model shown in FIG. 1 (a), with respect to the frequency characteristic for the magnitude MagZ of the impedance Z of the capacitor calculated from the nonlinear equivalent circuit model shown in FIG. 1 (b).
  • the graph shown in comparison with (b) shows the frequency characteristics of the equivalent series resistance ESR of the capacitor calculated from the nonlinear equivalent circuit model shown in FIG. 1 (b), from the passive equivalent circuit model shown in FIG. 1 (a). It is a graph shown in comparison with the calculated characteristic.
  • (A) is a passive equivalent circuit model when no DC voltage is applied to the capacitor according to the second embodiment of the present invention
  • (b) is a nonlinear equivalent circuit of the capacitor when DC voltage is applied according to the second embodiment.
  • FIG. 4B is a graph showing the frequency characteristics of the equivalent series resistance ESR of the capacitor calculated from the nonlinear equivalent circuit model shown in FIG. 4B, from the passive equivalent circuit model shown in FIG. It is a graph shown in comparison with the calculated characteristic.
  • (A), (b), (c) are passive circuit elements that are used in the passive equivalent circuit model in each embodiment of the present invention and represent characteristics when the DC voltage Vdc is not applied
  • (d), (d) e) and (f) are diagrams showing a configuration of a passive circuit element representing a nonlinear characteristic when a DC voltage Vdc is applied, which is used in the nonlinear equivalent circuit model in each embodiment.
  • (A) is an impedance expansion type passive equivalent circuit model including passive circuit elements r, c and l whose characteristics are not changed by application of the DC voltage Vdc to the capacitor, and (b) is the passive circuit element r.
  • C, l is a circuit diagram showing an impedance expansion type nonlinear equivalent circuit model configured to include. It is a circuit diagram of the nonlinear equivalent circuit model in the 3rd Embodiment of this invention which represented the nonlinear equivalent circuit model shown in FIG.8 (b) in general form.
  • FIG. 10 is a circuit diagram showing a specific example of an impedance expansion type equivalent circuit model of a capacitor according to a fourth embodiment of the present invention, which is configured by combining passive circuit elements whose characteristics are not changed by application of a DC voltage Vdc. .
  • FIG. 10 is a graph showing the calculated values calculated using the equivalent circuit model shown in FIG. 10 for the magnitude ZZ of the capacitor impedance Z and the equivalent series resistance ESR when no DC voltage Vdc is applied in comparison with the measured values. is there. It is a circuit diagram for demonstrating the application rule used when correct
  • (A) is a graph showing the capacitance change rate kc of the capacitor as an approximate function of the DC voltage Vdc applied to the capacitor, and (b) is the DC voltage applied to the capacitor. It is a graph represented as an approximate function of Vdc.
  • (A) is a passive equivalent circuit model when no DC voltage is applied to the capacitor in the fourth embodiment, based on the equivalent circuit model shown in FIG. 10, and (b) is also based on the equivalent circuit model shown in FIG.
  • FIG. 10 is a circuit diagram showing a nonlinear equivalent circuit model of a capacitor when a DC voltage is applied in the fourth embodiment.
  • (A) is a graph showing the calculated value calculated using the equivalent circuit model shown in FIG. 14 with respect to the magnitude MagZ of the impedance Z of the capacitor, and (b) is the equivalent series resistance of the capacitor. It is a graph which compares the calculated value calculated using the equivalent circuit model shown in FIG. 14, and measured value about ESR.
  • FIG. 1A is a passive equivalent circuit model when no DC voltage is applied to the capacitor in the first embodiment
  • FIG. 1B is a nonlinear equivalent circuit of the capacitor when DC voltage is applied in the first embodiment. It is a circuit diagram which shows a model.
  • the series circuit of the resistance element R 1 and the capacitor element C 1 constitute a passive circuit elements representing an equivalent circuit of a capacitor as a target of simulation.
  • an AC voltage Vac on which no DC voltage Vdc is superimposed is applied as a voltage V to the passive circuit elements R 1 and C 1 by the LTspice voltage source model V 0 .
  • an AC voltage Vac superimposed with a DC voltage Vdc is applied as a voltage V to the passive circuit elements L 1 and R 1 by the LTspice voltage source model V 1 .
  • the circuit constant of the capacitive element C 1 in each equivalent circuit was set to 8 [ ⁇ F]
  • the circuit constant of the resistance element R 1 was set to 2.5 [m ⁇ ]
  • the DC applied voltage Vdc was set to 6 [V].
  • These voltage source models V n0 , V n1 , V R1 , and V C1 are components for convenience in LTspice set in order to measure the current at each location, and the set voltage V is set to 0 [V]. Used as an ammeter.
  • the control current sources B R1 and B C1 shown in FIG. 5B are circuit constant change rates of the passive circuit elements R 1 and C 1 , that is, characteristic change rates k R1 (Vdc) and k C1 (Vdc), and no application
  • characteristic change rates k R1 (Vdc) and k C1 (Vdc) and no application
  • differential currents ⁇ I R1 and ⁇ I C1 between the applied currents I R1 (Vdc) and I C1 (Vdc) and the no-application currents I R1 and I C1 are obtained. generate.
  • Non-application time of the current I R1, I C1 is the voltage source model V R1, V C1, but is referenced at the input of the passive circuit elements R 1, C 1, at the output of passive circuit elements R 1, C 1 You may make it refer.
  • the characteristic change rates k C1 (Vdc) and k R1 (Vdc) are the circuit constants when the DC voltage Vdc is applied to the circuit constants of the passive circuit elements R 1 and C 1 when the DC voltage Vdc is not applied. Is the ratio.
  • the non-application currents I R1 and I C1 are currents that flow through the passive circuit elements R 1 and C 1 when the DC voltage Vdc is not applied.
  • the application currents I R1 (Vdc) and I C1 (Vdc) are This is the current that flows through the passive circuit elements R 1 and C 1 when the DC voltage Vdc is applied. As shown in the figure, these control current sources B R1 and B C1 are connected in parallel to passive circuit elements R 1 and C 1 whose characteristics are changed by application of a DC voltage Vdc.
  • the passive circuit elements R 1 and C 1 in each equivalent circuit model represent invariable ones whose circuit constants do not depend on the DC applied voltage Vdc, and the voltage fluctuations due to the characteristic changes are the control current sources B R1 and B C1.
  • the control current sources B R1 and B C1 are components of LTspice treated as a behavioral current source model in LTspice, and their own values depend on the voltage Vref to be referenced and the non-application currents I R1 and I C1. To be determined.
  • the voltage V applied across the capacitor by the voltage source models V 0 and V 1 is referred to by the control current sources B R1 and B C1
  • the DC voltage Vdc of the voltage V is the reference voltage Vref.
  • the control current sources B R1 and B C1 constitute voltage reference means for referring to the voltage Vref applied to the capacitor to be simulated.
  • the reference voltage Vref may be referred to with reference to both the DC voltage Vdc and the AC voltage Vac.
  • the capacitive element C 1 is applied DC voltage
  • the variable capacitance element C X1 (Vdc) whose resistance value varies depending on the value of Vdc, and the resistance element R 1 are variable resistance elements R X1 (Vdc) whose resistance value varies depending on the value of the DC applied voltage Vdc.
  • a resistive element R 2 is connected in parallel to the capacitive element C 1
  • a variable resistive element R X1 (Vdc) and an inductive element L 2 are connected in series.
  • V V 1 + V 2
  • I V 1 / R 2 + C X1 (Vdc) ⁇ dV 1 / dt ... (5)
  • I V 2 / R X1 (Vdc) (6)
  • variable capacitance element C X1 (Vdc) whose circuit constant is changed by the application of the DC voltage Vdc is controlled by the control current source B C treated as a behavioral current source model in LTspice as shown in FIG. and expressed as a parallel circuit of a capacitor C 1.
  • the variable resistor element R X1 (Vdc) which changes the circuit constant by application of the DC voltage Vdc, as shown in FIG. 2 (b), the control current source B R and the resistor element to be treated as behavioral source model in LTspice It expressed as a parallel circuit of R 1.
  • the capacitive element C 1 and the resistive element R 1 are the same as those in FIG. 1, and represent circuit elements whose circuit constants do not depend on the DC applied voltage Vdc.
  • Controlled current source B C is the variation of the current generated in the capacitor C 1 by application of the DC voltage Vdc, is generated as differential current [Delta] I C1 according to the value of the applied DC voltage Vdc (Vdc).
  • Controlled current source B R is the variation of the current generated in the resistor element R 1 by application of the DC voltage Vdc, it is generated as differential current ⁇ I R1 (Vdc) according to the value of the DC voltage Vdc.
  • the equivalent capacitance model of the variable capacitance element C X1 (Vdc) and the variable resistance element R X1 (Vdc) is converted into the equivalent model as described above, so that the circuit shown in FIG. It is replaced with the nonlinear equivalent circuit model of this embodiment shown. That is, the series circuit of the variable capacitance element C X1 (Vdc) and the variable resistance element R X1 (Vdc) shown in FIG. 2A has a control current source BC and a capacitance as shown in FIG. A circuit in which a parallel circuit of a control current source BR and a resistance element R 1 is connected in series to a parallel circuit of the element C 1 is replaced.
  • the characteristic change rate k C1 (Vdc) is for circuit constants C 1 of passive circuit elements C 1 at the time of no application of the DC voltage Vdc, the ratio of the circuit constants C X1 is supplied, the DC voltage Vdc (Vdc) Yes, it is expressed by the following equation (10).
  • k C1 (Vdc) C X1 (Vdc) / C 1 (10)
  • control current source B C multiplies the value obtained by subtracting 1 from the characteristic change rate k C1 (Vdc) by the non-application current I C1 , that is, the characteristic change rate k. based on C1 (Vdc) and non-application time of the current I C1, to generate a differential current ⁇ I C1 (Vdc) applied when current I C1 and (Vdc) and application of no voltage when current I C1.
  • Controlled current source B R by multiplying the non-application time of the current I R1 to the value obtained by subtracting 1 from the inverse of (11) as shown in the formula, characteristic change rate k R1 (Vdc), that is, the characteristic change based on the rate k R1 (Vdc) and non-application time of the current I R1, applied during current I R1 (Vdc) and to generate a differential current ⁇ I R1 (Vdc) of the non-application time of the current I R1.
  • characteristic change rate k R1 (Vdc) that is, the characteristic change based on the rate k R1 (Vdc) and non-application time of the current I R1, applied during current I R1 (Vdc) and to generate a differential current ⁇ I R1 (Vdc) of the non-application time of the current I R1.
  • the approximate function exp (f (x)) is expressed as described later (see FIG. 13) using the reference voltage Vref applied to the capacitor as a variable x based on the actually measured value.
  • the approximate function exp (f (x)) is given as an even function in a polynomial format that does not include an odd-order power term.
  • an equivalent circuit of the capacitor is represented by using a series circuit of passive circuit elements R 1 and C 1 , and a nonlinear equivalent circuit model shown in FIG. 1B is constructed. Then, an approximate function using the reference voltage Vref as a variable x based on the actual measurement values of the characteristic change rates k R1 (Vdc) and k C1 (Vdc) of the passive circuit elements R 1 and C 1 when the DC voltage Vdc is applied. Express as exp (f (x)). Next, the reference voltage Vref is referred to by the control current sources B R1 and B C1 connected in parallel to the passive circuit elements R 1 and C 1 , and the approximate function exp (f (x)) is used to obtain the reference voltage.
  • Characteristic change rates k R1 (Vdc) and k C1 (Vdc) are calculated corresponding to Vref. Further, the passive circuit elements R 1, non-application time of the current flowing through the C 1 I R1, I C1 as measured by a voltage source model V R1, V C1, referred to by the control current source B R1, B C1. Based on the characteristic change rates k R1 (Vdc), k C1 (Vdc) and the non-application currents I R1 , I C1 , the application currents I R1 (Vdc), I C1 are controlled by the control current sources B R1 , B C1.
  • FIG. 3A shows the frequency characteristic of the magnitude MagZ of the impedance Z of the capacitor calculated from the nonlinear equivalent circuit model shown in FIG. It is a graph which compares and shows the frequency characteristic about the same magnitude
  • the horizontal axis of the graph represents the frequency [Hz], and the vertical axis represents the value [ ⁇ ] of the magnitude MagZ.
  • FIG. 3B shows the frequency characteristic of the equivalent series resistance ESR of the capacitor calculated from the nonlinear equivalent circuit model shown in FIG. 1B when the nonlinear characteristic of the capacitor is simulated as described above. It is a graph which compares and shows the frequency characteristic about the equivalent series resistance ESR calculated from the passive equivalent circuit model shown to a). The horizontal axis of the graph represents the frequency [Hz], and the vertical axis represents the value [ ⁇ ] of the equivalent series resistance ESR.
  • the frequency characteristic A1 for the magnitude MagZ of the impedance is such that the value of MagZ is greater than the frequency characteristic A0 when no DC voltage is applied by applying the DC voltage Vdc,
  • the impedance fluctuates due to the application of the DC voltage Vdc.
  • the characteristics of the equivalent series resistance ESR shown in FIG. in the high frequency range, the characteristics of the equivalent series resistance ESR shown in FIG.
  • the frequency characteristic B1 for the equivalent series resistance ESR is also greater than the frequency characteristic B0 when the DC voltage Vdc is not applied due to the application of the DC voltage Vdc. It fluctuates due to the application of the DC voltage Vdc.
  • the value of the equivalent series resistance ESR is a constant value regardless of the frequency.
  • k C1 (Vdc) is represented by an approximate function exp (f (x)) with the reference voltage Vref applied to the capacitor as a variable x based on the actually measured value. Therefore, the characteristic change rates k R1 (Vdc) and k C1 (Vdc) shown in the equations (10) and (12) are calculated by this approximate function exp (f (x)) according to the voltage Vref to be referred to. Is done.
  • the applied currents I R1 (Vdc) and I C1 (Vdc) are the non-applied currents I R1 and I C1 , and the differential currents ⁇ I R1 (Vdc) and ⁇ I shown in the equations (9) and (11), respectively. It can be obtained by co-flowing C1 (Vdc). Therefore, based on the characteristic change rates k R1 (Vdc) and k C1 (Vdc) and the non-application currents I R1 and I C1 , the differential current ⁇ I R1 (Vdc) is generated by the control current sources B R and B C.
  • ⁇ I C1 (Vdc) passive circuit elements R 1 , C 1 are connected in parallel to the control current sources B R , B C , and the differential currents ⁇ I R1 (Vdc), ⁇ I C1 (Vdc) are not marked.
  • the pressure during the current I R1, I C1 be to cocurrent
  • passive circuit elements R 1, C 1 of the application time of the current I R1 (Vdc) can be simulated I C1 and (Vdc).
  • the characteristic change rates k R1 (Vdc) and k C1 (Vdc) of the passive circuit elements R 1 and C 1 are calculated by the approximation function exp (f (x)) with reference to the voltage Vref applied to the capacitor, and the characteristic change Based on the ratios k R1 (Vdc), k C1 (Vdc) and the non-application currents I R1 , I C1 , the control current sources B R , B C give the differential current ⁇ I R1 shown in the formulas (9) and (11).
  • (Vdc), ⁇ I C1 (Vdc) it is possible to perform a simulation capable of dynamically following an arbitrary DC applied voltage Vdc.
  • non-linear equivalent circuit model of the capacitor as described above, non-application time of the current I R1, I C1 based on the, non-application time of the current I R1, I C1 to the differential current ⁇ I R1 (Vdc), ⁇ I C1 ( Vdc) can be obtained by simply causing the control current sources B R and B C to simultaneously flow, and conversely, by excluding the control current sources B R and B C from the nonlinear equivalent circuit model shown in FIG.
  • the equivalent circuit model of the capacitor shown in FIG. 1A corresponding to the non-application currents I R1 and I C1 that is, when the DC voltage Vdc is not applied, can be easily obtained.
  • the approximate function exp (f (x)) is expressed by an even function of a polynomial form that does not include an odd-order power term. Therefore, unlike the conventional capacitor simulation, the characteristic change rates k R1 (Vdc), k C1 (when the sign of the DC bias is reversed or when the value of the DC bias changes suddenly, etc. Vdc) is appropriately approximated by an approximation function exp (f (x)).
  • the reference voltage Vref or non-application currents I R1 and I C1 are set separately from the equivalent circuit model and calculated.
  • the instantaneous voltage generated at both ends of the circuit in the equivalent circuit model or the instantaneous current generated at the input terminal or output terminal of the passive circuit elements R 1 and C 1 in the equivalent circuit model is referred to, and the differential current ⁇ I R1 (Vdc ), ⁇ I C1 (Vdc) is calculated.
  • the reference voltage Vref used in the calculation of the differential currents ⁇ I R1 (Vdc) and ⁇ I C1 (Vdc) and the non-application currents I R1 and I C1 are referred to without time delay, and a transient response analysis of the nonlinear characteristics of the capacitor is performed. Can be performed at high speed and with high accuracy.
  • FIG. 4A shows a passive equivalent circuit model when no DC voltage is applied to the capacitor according to the second embodiment of the present invention
  • FIG. 4B shows a capacitor when DC voltage is applied according to the second embodiment.
  • It is a circuit diagram which shows the nonlinear equivalent circuit model of. In the figure, the same or corresponding parts as in FIG.
  • a parallel circuit of the capacitive element C 2 and the resistive element R 2 is connected in series with the series circuit of the resistive element R 1 and the capacitive element C 1.
  • a passive circuit element representing an equivalent circuit of a capacitor to be simulated is configured.
  • the resistive element R 2 is a resistive element whose circuit constant does not depend on the DC applied voltage Vdc. in parallel with R 2, a control current source B R which is treated as a behavioral current source model is connected.
  • the capacitive element C 2 the control current source B C where the circuit constant is treated as a behavioral source model in parallel with the capacitive element C 2, which does not depend on the applied DC voltage Vdc is connected.
  • these controlled current source B R and B C are connected in parallel, as shown in FIG. 5 (b), it can be expressed as one of the control current source (B R + B C).
  • the current value generated by the controlled current source (B R + B C) is the sum of the values of the currents each control current source B C and B R are generated.
  • control current source B R1 is connected in parallel to the resistor element R 1
  • control current source B C1 , the capacitor element C 2 and the resistor element R 2 are connected in parallel to the capacitor element C 1.
  • a control current source B C2 corresponding to the control current source (B R + B C ) shown in FIG. 5B is connected in parallel with the parallel circuit. That is, in each equivalent circuit model in the second embodiment, the parallel circuit of the control current source B R1 and the passive circuit element R 1 , the parallel circuit of the control current source B C1 and the passive circuit element C 1 , and the control current A plurality of the source B C2 and the parallel circuit of the passive circuit elements C 2 and R 2 are connected in series.
  • the passive equivalent circuit model shown in FIG. 4 (a) the AC voltage Vac to DC voltage Vdc is not applied, as a voltage V across the equivalent circuit by a voltage source model V 0 Applied.
  • the AC voltage Vac to DC voltage Vdc is applied, it is applied to both ends of the equivalent circuit by a voltage source model V 1 as the voltage V.
  • the circuit constant of the capacitive element C 1 in each equivalent circuit is 8 [ ⁇ F]
  • the circuit constant of the resistive element R 1 is 2.5 [m ⁇ ]
  • the circuit constant of the capacitive element C 2 is 1 [mF]
  • the resistive element circuit constants of R 2 is 10 [m ⁇ ]
  • the DC voltage applied Vdc was set to 6 [V].
  • the control current source B R1 shown in FIG. 4B is based on the characteristic change rate k R1 (Vdc) of the resistance element R 1 and the non-application current I R1 , as in the simulation method of the first embodiment. resistive elements R 1 applied during the current I R1 (Vdc) and to generate a differential current ⁇ I R1 (Vdc) of the non-application time of the current I R1.
  • controlled current source B C based on the capacitive element C 1 characteristic change rate k C1 (Vdc) and non-application time of the current I C1, similarly to the control current source B R1, applied during current of the capacitor C 1 I C1 (Vdc) and to generate a difference current [Delta] I C1 of the non-application time of the current I C1 (Vdc).
  • controlled current source B C2 the capacitance element C 2 of the characteristic change rate k C2 (Vdc) and a resistor R 2 of characteristic change rate k R2 (Vdc), and, no application during current of the capacitor C 2 I C2 and based on the non-application time of the current I R2 of the resistance element R 2, upon application of the capacitive element C 2 current I C1 and (Vdc) and the difference current [Delta] I C1 of the non-application time of the current I C1 (Vdc), the resistance element generating an R applied during current I R2 of the 2 (Vdc) and application of no voltage when current I R2 and the differential current ⁇ I R1 (Vdc) and the difference current [Delta] I C1 in conjunction with (Vdc) + ⁇ I R1 (Vdc ).
  • 6A is calculated from the frequency characteristic of the magnitude MagZ of the impedance Z of the capacitor calculated from the nonlinear equivalent circuit model shown in FIG. 4B and the passive equivalent circuit model shown in FIG. It is a graph which compares and shows the frequency characteristic about the same magnitude
  • the horizontal axis of the graph represents the frequency [Hz], and the vertical axis represents the value [ ⁇ ] of the magnitude MagZ.
  • FIG. 6B shows the frequency characteristic of the equivalent series resistance ESR of the capacitor calculated from the nonlinear equivalent circuit model shown in FIG. 4B and the same equivalent calculated from the passive equivalent circuit model shown in FIG. It is a graph which compares and shows the frequency characteristic about series resistance ESR.
  • the horizontal axis of the graph represents the frequency [Hz], and the vertical axis represents the value [ ⁇ ] of the equivalent series resistance ESR.
  • the frequency characteristic C1 for the magnitude MagZ of the impedance is the same as that of the frequency characteristic A1 shown in the graph of FIG. 3A by applying the DC voltage Vdc.
  • the value is larger than the frequency characteristic C0 when no DC voltage is applied, and the impedance varies with the application of the DC voltage Vdc.
  • the characteristics of the equivalent series resistance ESR shown in FIG. in the high frequency region, the characteristics of the equivalent series resistance ESR shown in FIG.
  • the frequency characteristic D1 for the equivalent series resistance ESR is also similar to the frequency characteristic B1 shown in the graph of FIG. 3B by applying the DC voltage Vdc.
  • a simple parallel circuit of the control current source B R1 and the passive circuit element R 1 , the control current source B C1 and the passive circuit element A simple parallel circuit of the circuit element C 1 and a simple parallel circuit of the control current source B C2 and the passive circuit elements C 2 and R 2 are simply connected in series, and the number of series increases, so that the equivalent circuit model Simulation accuracy is increased. Therefore, an equivalent circuit model with high simulation accuracy can be configured regularly and with good visibility.
  • the DC voltage Vdc is not applied by forming the passive circuit element by a single circuit of the capacitive element C as shown in FIG.
  • the characteristics of the passive circuit elements are shown.
  • the control current source B is connected in parallel to this circuit to simulate the characteristics when the DC voltage Vdc of the passive circuit element is applied. did.
  • the passive circuit element is configured by the parallel circuit of the capacitive element C and the resistive element R, so that the direct current
  • the control current source B is connected in parallel to the parallel circuit, thereby simulating the characteristics when the DC voltage Vdc of the passive circuit element is applied. I did.
  • the passive circuit element may be configured by a parallel circuit of the inductive element L, the capacitive element C, and the resistive element R.
  • the nonlinear equivalent circuit model is configured by connecting a control current source B in parallel to this parallel circuit.
  • the control current source B is connected in parallel to the passive circuit elements R, L, and C whose characteristics are changed by the application of the DC voltage Vdc. Since the control current source B is not connected to the elements r and l, characteristics when the DC voltage Vdc is applied to the capacitor are simulated.
  • each equivalent circuit model can also be configured as an admittance expansion type by connecting passive circuit elements in parallel.
  • FIG. 9 is a circuit diagram of the nonlinear equivalent circuit model in the third embodiment of the present invention, in which the nonlinear equivalent circuit model shown in FIG. 8B is represented in a general form.
  • parts that are the same as or correspond to those in FIG. 8B are assigned the same reference numerals, and descriptions thereof are omitted.
  • the equivalent circuit of the capacitor is represented by using passive circuit elements Rx, Lx, Cx and rx, lx, cx.
  • a nonlinear equivalent circuit model like this is constructed.
  • the subscript x is similarly attached to each circuit element.
  • the characteristic change rates k RX (Vref), k CX (Vref), and k LX (Vref) of the passive circuit elements Rx, Cx, and Lx when the DC voltage Vdc is applied are measured based on the measured values.
  • non-application currents I RX , I CX , and I LX flowing through the passive circuit elements Rx, Cx, and Lx are referred to by the control current source B X.
  • the control current source B X causes the application current I Difference current ⁇ I RX (Vref), ⁇ I CX (Vref), ⁇ I LX (Vref) between RX (Vref), I CX (Vref), I LX (Vref) and no-application current I RX , I CX , I LX Is generated as the correction current, and the differential currents ⁇ I RX (Vref), ⁇ I CX (Vref), and ⁇ I LX (Vref) are caused to flow in parallel with the non-application currents
  • the passive circuit elements Rx, Cx, Lx whose characteristics are changed by application of the DC voltage Vdc and the passive circuit elements whose characteristics are not changed by application of the DC voltage Vdc. Since the equivalent circuit model is configured by combining rx, cx, and lx, it is possible to further increase the accuracy of the simulation of the nonlinear characteristics of the capacitor and to widen the frequency band of the simulation.
  • FIG. 10 shows a specific example of the impedance expansion type equivalent circuit model of the capacitor according to the fourth embodiment of the present invention, which is configured by combining passive circuit elements rx, cx, and lx whose characteristics do not change by application of the DC voltage Vdc. It is a circuit diagram which shows a typical example. 10 that are the same as or correspond to those in FIG. 9 are assigned the same reference numerals, and descriptions thereof are omitted.
  • the circuit elements at element positions 1 to 3 in this impedance expansion type equivalent circuit model constitute a main resonance circuit, and the frequency characteristics near the main resonance frequency of the capacitor to be simulated are fitted to the actual characteristics.
  • the circuit elements at the element positions 4 to 8 constitute a capacitive circuit, and the frequency characteristics of the capacitive band of the capacitor to be simulated are fitted to the actual characteristics.
  • the circuit elements at the element positions 9 and 10 constitute the sub-resonance circuit A, and the circuit elements at the element positions 14 and 15 constitute the sub-resonance circuit B. Fit.
  • the circuit elements at the element positions 11 to 13 constitute an inductive circuit, and the frequency characteristics of the inductive band of the capacitor to be simulated are fitted to the actual characteristics.
  • the scale has the power of 10 above.
  • the measured value of the magnitude MagZ is indicated by a solid characteristic line e0
  • the calculated value is indicated by a broken characteristic line E0
  • the measured value of the equivalent series resistance ESR is indicated by a solid characteristic line f0
  • the calculated value is indicated by a broken characteristic line F0. Indicated.
  • the rate of change of the characteristic values of the passive circuit elements R, C, and L that change when the DC voltage Vdc is applied to the capacitor is based on the rate of change of the characteristic caused by the material of the capacitor dielectric. And expressed as a dimensionless coefficient. Then, in accordance with a predetermined application rule, the characteristic value of the circuit element constituting the main resonance circuit, sub-resonance circuit A, B, capacitive circuit or inductive circuit is a value corresponding to the DC voltage Vdc applied to the capacitor. To correct.
  • the dimensionless coefficient is a value of the DC voltage Vdc applied to the capacitor based on one or both of the capacitance change rate Kc and the dielectric loss change rate Kd of the capacitor measured by applying the DC voltage Vdc to the capacitor.
  • the capacitance element C or the resistance element R whose characteristic value changes according to application is represented.
  • the application rule is a rule of multiplying the characteristic value of the circuit element whose characteristic value changes according to the DC voltage Vdc applied to the capacitor when the DC voltage Vdc is not applied by a dimensionless coefficient.
  • the correction of the characteristic value includes the capacitance value of the capacitive element C whose capacitance value changes according to the DC voltage Vdc when no DC voltage is applied, and the DC voltage of the resistive element R whose resistance value changes according to the DC applied voltage Vdc. This is performed by multiplying the resistance value during heating by a dimensionless coefficient according to the application rule. This dimensionless coefficient multiplication in the application rule is performed by multiplying and dividing one or a combination of the capacitance change rate Kc and the dielectric loss change rate Kd as follows.
  • FIG. 12 is a circuit diagram showing this application rule. 12 that are the same as or correspond to those in FIG. 10 are assigned the same reference numerals, and descriptions thereof are omitted.
  • Characteristic change of the capacitor C 2 caused by the application of the DC voltage Vdc is caused due to the material of the dielectric.
  • the main resonant circuit formed by the circuit elements of the element positions 1-3 it is necessary to correct the characteristic of the capacitive element C 2 in accordance with the applied voltage of the DC voltage Vdc.
  • the application rule in this correction employing the application rule I for multiplying the rate of change of capacity Kc in the capacitance of the capacitor C 2.
  • the dimensionless coefficient is set to the capacity change rate Kc.
  • the dimensionless coefficient is set to a value obtained by dividing the capacitance change rate Kc by the dielectric loss change rate Kd.
  • the application rule dimensionless coefficients in the correction of the resistance element R 4 ⁇ R 8, the resistance value of the resistance element R 4 ⁇ R 8 multiplied by the dielectric loss change rate Kd, application rule is divided by the rate of change of capacity Kc Adopt III.
  • the dimensionless coefficient is set to a value obtained by dividing the dielectric loss change rate Kd by the capacitance change rate Kc.
  • the elements whose characteristics change due to the material of the dielectric due to the application of the DC voltage Vdc are the capacitive elements C 9 and C 10 . Therefore, in the sub-resonance circuit A, it is necessary to correct the characteristics of the capacitive elements C 9 and C 10 according to the applied voltage of the DC voltage Vdc.
  • an application rule for the dimensionless coefficient in this correction an application rule IV for multiplying the capacitance values of the capacitive elements C 9 and C 10 by the capacitance change rate Kc is adopted. In this case, the dimensionless coefficient is set to the capacity change rate Kc.
  • the circuit elements constituting the inductive circuit at the element positions 11 to 13 do not change in characteristics due to the material of the dielectric. Therefore, in the inductive circuit, it is not necessary to correct the characteristics according to the applied voltage of the DC voltage Vdc.
  • the circuit elements constituting the sub-resonance circuit B at the element positions 14 and 15 do not change in characteristics due to the material of the dielectric. Therefore, even in the sub-resonance circuit B, it is not necessary to correct the characteristics according to the applied voltage of the DC voltage Vdc.
  • the equivalent series capacitance ESC of the capacitor was calculated by the following equation (15), and the dielectric loss tan ⁇ was calculated by the following equation (16).
  • Im (Z) represents the imaginary part of the impedance Z of the capacitor
  • Re (Z) represents the real part of the impedance Z.
  • Table 2 below shows the equivalent series capacitance C [ ⁇ F], dielectric loss tan ⁇ [%], and capacitance change rate Kc [ ⁇ ] and dielectric loss for these characteristic values when no DC voltage is applied.
  • the change rate Kd [ ⁇ ] is shown.
  • the capacitance change rate Kc and the dielectric loss change rate Kd are dimensionless quantities having no dimension, and [-] indicates that they are dimensionless.
  • FIG. 13 (a) is a graph showing the capacitance change rate kc of the capacitor shown in Table 2 as an approximate function of the DC voltage Vdc applied to the capacitor.
  • FIG. 5B is a graph showing the dielectric loss change rate Kd of the capacitor shown in Table 2 as an approximate function of the DC voltage Vdc applied to the capacitor.
  • the horizontal axis represents the DC applied voltage (DC bias voltage) [V]
  • the vertical axis represents the capacitance change rate Kc [ ⁇ ] and the dielectric loss change rate Kd [ ⁇ ].
  • the approximate function of the capacitance change rate Kc is represented by the characteristic line H1
  • the approximate function of the dielectric loss change rate Kd is represented by the characteristic line H2.
  • a square mark plot p is a measured value of the capacitance change rate Kc and the dielectric loss change rate Kd shown in Table 2.
  • Characteristic lines H1 and H2 connecting the plots p are derived based on the measured values, and in the present embodiment, represented by the exponential function exp (f (x)) as described above, and include odd-order power terms. Expressed with no polynomial form even function.
  • the capacity change rate Kc and the dielectric loss change rate Kd as approximate functions in this way, the capacity change for any continuous DC voltage Vdc between the measured values discretely measured as shown in Table 2
  • the rate Kc and the dielectric loss change rate Kd can be complemented, and a dimensionless coefficient for any continuous DC voltage Vdc can be obtained. Therefore, the characteristic change rates k R1 (Vdc) and k C1 (Vdc) are calculated by multiplying the dimensionless coefficient thus determined by the characteristic values of the resistance element R and the capacitance element C as described above.
  • FIG. 14A is a passive equivalent circuit model when no DC voltage is applied to the capacitor in the fourth embodiment, based on the equivalent circuit model shown in FIG. 10, and FIG. 14B is an equivalent circuit model shown in FIG. It is a circuit diagram which shows the nonlinear equivalent circuit model of the capacitor
  • the same or corresponding parts as those in FIGS. 4 and 10 are denoted by the same reference numerals, and the description thereof is omitted.
  • the control current source B X shown in FIG. 10 is excluded. Further, in the nonlinear equivalent circuit model shown in FIG. 14B, voltage source models V RX , V CX , and V LX that measure the current flowing through the resistance element R X , the capacitance element C X , and the induction element L X are provided as ammeters. It has been. Also in each equivalent circuit model in the fourth embodiment, similarly to each equivalent circuit model in the second embodiment shown in FIG. 4, the control current source B X and the passive circuit elements R X , C X , L X A plurality of parallel circuits are connected in series. Further, similarly to the equivalent circuit model in the third embodiment shown in FIG. 9, the passive circuit elements r X , c X and l X whose characteristics are not changed by application of the DC voltage Vdc to the capacitor are configured. Yes.
  • the passive equivalent circuit model shown in FIG. 14 (a) the AC voltage Vac to DC voltage Vdc is not applied is applied as a voltage V to the circuit by a voltage source model V 0 .
  • the AC voltage Vac to DC voltage Vdc is applied, it is applied to the circuit by a voltage source model V 1 as the voltage V.
  • the approximation function exp (f (x)) representing the characteristic line H1 shown in FIG.
  • the characteristic change rates k RX (Vdc), k CX (Vdc), and k LX (Vdc) of the circuit elements R X , C X , and L X are calculated.
  • the control current source B X performs the first implementation based on the calculated characteristic change rates k RX (Vdc), k CX (Vdc), k LX (Vdc) and the non-application currents I RX , I CX , I LX.
  • FIG. 15A shows a calculated value calculated using the equivalent circuit model shown in FIG. 14 for the magnitude MagZ of the impedance Z of the capacitor when the DC voltage Vdc of 6.3 [V] of the rated voltage is applied. It is a graph which shows by comparing with a measured value. The horizontal axis of the graph represents the frequency [Hz], and the vertical axis represents the value [ ⁇ ] of the magnitude MagZ.
  • a measured value of magnitude MagZ with a DC applied voltage Vd of 0 [V] is indicated by a solid characteristic line E0
  • a measured value with a DC applied voltage Vdc of 6.3 [V] is indicated by a solid characteristic line E1.
  • the calculated value of the magnitude MagZ and the DC applied voltage Vdc of 6.3 [V] is indicated by a broken characteristic line E2.
  • FIG. 15B shows the calculated value calculated using the equivalent circuit model shown in FIG. 14 for the equivalent series resistance ESR of the capacitor when a DC voltage Vdc of 6.3 [V] is applied. It is a graph shown in comparison. The horizontal axis of the graph represents the frequency [Hz], and the vertical axis represents the value [ ⁇ ] of the equivalent series resistance ESR.
  • the measured value of the equivalent series resistance ESR when the DC applied voltage Vdc is 0 [V] is indicated by a solid characteristic line F0
  • the measured value when the DC applied voltage Vdc is 6.3 [V] is indicated by a solid characteristic line F1.
  • the calculated value of the equivalent series resistance ESR when the DC applied voltage Vdc is 6.3 [V] is indicated by a broken characteristic line F2.
  • the calculated values of the magnitude Z of the impedance Z and the equivalent series resistance ESR when each DC voltage Vdc is applied are 100 [Hz] to 8.5 [GHz]. Good agreement with each measurement over the entire band.
  • each equivalent circuit model is applied to LTspice provided by Linear Technology Corporation.
  • the circuit simulator to be applied is not limited to this.
  • the present invention can be similarly applied to other circuit circuit simulators such as MicrowaIe Office provided by Applied Wae Research (AWR) and ADS provided by Agilent Technologies Inc. (Agilent).
  • the capacitor simulation method and the capacitor nonlinear equivalent circuit model of each embodiment described above can be easily used by using the following computer program.
  • the computer program includes a first step, a second step, and a third step.
  • the first step the type of capacitor used for electronic circuit design is input.
  • the second step the voltage V applied to the capacitor or the current I flowing to the capacitor is input.
  • the third step the voltage V applied to the capacitor is measured by the voltage V or current I input in the second step, and the reference voltage Vref is referred to.
  • the computer program implements the capacitor simulation method of each of the above-described embodiments or causes the non-linear equivalent circuit model of the capacitor of each of the above-described embodiments to function by arithmetic processing that executes these steps.
  • the type of capacitor to be simulated and the voltage V applied to the capacitor or the value of the current I flowing to the capacitor are input to the computer program, so that the nonlinear characteristics of the input type of capacitor are:
  • the computer program causes the differential currents ⁇ I RX (Vref), ⁇ I CX (Vref), ⁇ I LX (Vref) to flow in parallel to the no-application currents I RX , I CX , I LX of the passive circuit elements Rx, Cx, Lx. Simulated automatically.
  • the user of this simulation method or this nonlinear equivalent circuit model can input the value of the type of capacitor to be simulated and the voltage V applied to the capacitor or the current I to be passed through the capacitor to the computer program.
  • Circuit simulation can be performed with high accuracy and ease. As a result, even a general user who does not have specialized knowledge about circuit simulation can accurately and easily perform an accurate circuit simulation of an electronic circuit using a capacitor.
  • the computer program can be used from a terminal such as a personal computer connected to the Internet network by accessing a server such as an electronic component manufacturer having the computer program via the Internet network. According to this configuration, the user can easily use the computer program by accessing a server including the computer program from a terminal connected to the Internet network. Therefore, it is possible to provide a large number of users with the capacitor simulation method and the capacitor nonlinear equivalent circuit model according to each of the above embodiments.
  • Rx, Lx, Cx, r, l, c passive circuit elements
  • B X ... controlled current source (behavioral source model) V nX , V RX , V CX ... Voltage source model (ammeter) V 0 , V 1 ... Voltage source model R X1 (Vdc) ... Variable resistance element C X1 (Vdc) ... Variable induction element

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Data Mining & Analysis (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Pure & Applied Mathematics (AREA)
  • Databases & Information Systems (AREA)
  • Software Systems (AREA)
  • Mathematical Optimization (AREA)
  • Mathematical Analysis (AREA)
  • Computational Mathematics (AREA)
  • Algebra (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Filters And Equalizers (AREA)
  • Networks Using Active Elements (AREA)

Abstract

　直流電圧印加時の非線形特性を精度高く動的にシミュレート可能なコンデンサのシミュレーション方法および非線形等価回路モデルを単純な構成で簡単に提供する。このために本発明は、コンデンサの等価回路を受動回路素子Ｒ１，Ｃ１の直列回路を使って表す。また、直流電圧Ｖdcの印加時における受動回路素子Ｒ１，Ｃ１の特性変化率ｋＲ１(Ｖdc)，ｋＣ１(Ｖdc)を実測値を基に近似関数exp(f(x))として表す。受動回路素子Ｒ１，Ｃ１に並列に接続される制御電流源ＢＲ１，ＢＣ１により、参照電圧Ｖrefが参照され、参照電圧Ｖrefに対応して特性変化率ｋＲ１(Ｖdc)，ｋＣ１(Ｖdc)が算出される。そして、特性変化率ｋＲ１(Ｖdc)，ｋＣ１(Ｖdc)および無印加時電流ＩＲ１，ＩＣ１に基づいて、差分電流ΔＩＲ１(Ｖdc)，ΔＩＣ１(Ｖdc)が発生させられ、無印加時電流ＩＲ１，ＩＣ１に併流させられることで、非線形特性がシミュレートされる。

Description

コンデンサのシミュレーション方法およびコンデンサの非線形等価回路モデル
　本発明は、コンデンサの直流電圧印加時の非線形特性をシミュレートするコンデンサのシミュレーション方法、およびそのシミュレートをする際に用いられるコンデンサの非線形等価回路モデルに関するものである。
　従来、この種の電子部品のシミュレーション方法および等価回路モデルは、電子回路設計における回路シミュレート時に用いられている。回路シミュレートには、ＳＰＩＣＥ（Simulation Program with Integrated Circuit Empahsis）等の回路シミュレータが用いられ、回路シミュレータの中には、電子部品製造メーカのホームページサイトにおいて利用することが出来るものもある。利用者は、パーソナルコンピュータ等の端末からインターネット網を通じて電子部品製造メーカのホームページサイトにアクセスし、回路シミュレータを利用する。
　従来、この種のシミュレーション方法および等価回路モデルとしては、例えば、特許文献１に開示されたコンデンサについてのものがある。
　このシミュレーションでは、同文献の図１に示されるように、第１のステップにおいて、コンデンサの与えられた周波数特性を入力し、第２のステップにおいて、周波数に依存しない抵抗（Ｒ）、キャパシタンス（Ｃ）、インダクタンス（Ｌ）を用いた、時間領域でのシミュレーションが可能な回路として、ＲＣ回路、およびＲＬ回路と、ＲＣＬ回路のいずれかを等価回路モデルとして形成する。そして、第３のステップにおいて、第２のステップで形成した等価回路モデルの精度を判定するための評価関数を合成し、第４のステップにおいて、第３のステップで合成した評価関数を最小化することによって回路定数を決定する。
　特許文献１では、上記の構成により、周波数領域でインピーダンスを示されたコンデンサの、時間領域でのシミュレーションが可能な等価回路モデルを導出し、コンデンサの周波数領域または時間領域での電気的特性を、回路シミュレーションによって予測する。
　また、従来、インダクタのシミュレーション方法および等価回路モデルとして、例えば、特許文献２に開示されたものがある。
　このシミュレーションでは、同文献の図１（Ｃ）に示されるように、内部導体の表皮効果を考慮するインダクタンスＬ１とレジスタンスＲ１の直列回路に、直流に対するインダクタンスＬ０とインダクタンスＬ１との間の相互インダクタンスＬｍが並列接続され、これに直流に対するインダクタンスＬ０と内部導体の直流抵抗Ｒｄｃ１とが直列に接続された等価回路モデルが使用される。この等価回路モデルでは、さらに、外部電極のインダクタンス及びレジスタンスが同時に考慮され、インダクタンスＬ０に直列に外部電極のインダクタンスＬｓが直列に接続されると共に、内部導体の直流抵抗Ｒｄｃ１に外部電極の直流抵抗Ｒｄｃ２が直列に接続される。また、積層チップインダクタのチップを構成する誘電体の寄生キャパシタンスＣｐと、誘電体の損失を表す抵抗Ｒｐとを直列に接続した直列回路が、外部電極の等価素子Ｌｓ，Ｒｄｃ２の内側に並列に接続される。
　特許文献２では、上記の等価回路モデルを使用した回路シミュレーションにより、回路設計と実際の回路性能との間に発生する誤差を抑制している。
　また、従来、コンデンサのシミュレーション方法および等価回路モデルとして、例えば、特許文献３に開示された理想Ｃ回路モデルおよび広帯域高精度等価回路モデルを用いたものがある。
　理想Ｃ回路モデルは、同文献の図１（Ａ）に示されるように、一つのキャパシタンスエレメントＣを回路素子とする等価回路で表される。キャパシタンスエレメントＣの両端に印加される電圧ｖは、その両端に印加された時間変化する信号電圧とノイズ電圧をｖａｃ、両端に印加されたＤＣバイアス電圧をＶｄｃとした場合、次の（１）式に表される。
ｖ＝ｖａｃ＋Ｖｄｃ　 …（１）
　キャパシタンスエレメントＣがＤＣバイアス電圧Ｖｄｃによって変化する特性は、次の（２）式に示される多項式で表現される。
Ｃ＝Ｃ（Ｖｄｃ）
＝Ｃ０＋Ｃ１Ｖｄｃ＋Ｃ２Ｖｄｃ ２＋Ｃ３Ｖｄｃ ３＋Ｃ４Ｖｄｃ ４＋Ｃ５Ｖｄｃ ５＋Ｃ６Ｖｄｃ ６＋…
…（２）
　また、キャパシタンスエレメントＣに流れる電流ｉは、次の（３）式に表される。
ｉ＝Ｃ（Ｖｄｃ）・ｄｖ／ｄｔ　…（３）
　この（３）式を計算するため、同文献の図１（Ｂ）に示されるように演算回路が構築される。この演算回路では、キャパシタンスエレメントＣが、ＤＣバイアス電圧Ｖｄｃによりコントロールされるノンリニア電圧制御電圧源ＵＡ３に変換される。また、コンデンサの両端に印加された総電圧ｖが、リニア電圧制御電圧源Ｅ１を経由して、極めて低いカットオフ周波数を持つローパスフィルタＬ１及びＲ１を通過することで、ＤＣバイアス電圧Ｖｄｃが得られ、ノンリニア電圧制御電圧源ＵＡ３に与えられる。また、総電圧ｖが、リニア電圧制御電圧源Ｅ２を通じて微分デバイスＵＡ１の入力端子に供給されることで、微分ｄｖ／ｄｔが行われる。また、微分デバイスＵＡ１の出力電圧ｖ１が、キャパシタンスエレメントＣを代替するノンリニア電圧制御電圧源ＵＡ３の出力電圧（Ｃ（Ｖｄｃ））と共に、３端子乗算デバイスＵＡ２に入力されることで、乗算（Ｃ（Ｖｄｃ）・ｄｖ／ｄｔ）が行われる。これにより、乗算デバイスＵＡ２の出力端子に乗算結果が出力される。乗算デバイスＵＡ２の出力電圧ｖ２は、コンデンサに流れている電流ｉと単位抵抗の積に等しいので、出力電圧ｖ２により制御されるリニア電圧制御電流源Ｇを用いて、コンデンサと置き換えられる。
　このような理想Ｃ回路モデルは、実際の部品のインピーダンス特性との差、特に高周波帯域における差が大き過ぎるため、回路シミュレーションには相応しくないが、回路設計の初期段階もしくは回路特性の予測には便利である。
　また、特許文献３に開示された広帯域高精度等価回路モデルは、ＭＬＣＣ（積層セラミックコンデンサ）のシミュレーションに適用される。このシミュレーションでは、同文献の図５（Ａ）に示される回路構成の等価回路モデルが使用される。同文献の図５（Ｂ）に示されるように、積層チップコンデンサ１０では、複数の内部電極２０が積層されており、交互に電極の引き出しが行われている。同文献の図５（Ａ）に示される等価回路は、積層チップコンデンサ１０の複数の内部電極２０の厚みを考慮したものであり、複数の内部電極２０のそれぞれ上面２２及び下面２４における電磁効果のほか、複数の内部電極２０の一方の側面２６及び他方の側面２８と、オープン端面３０の電磁効果も考慮したものである。
　この等価回路における各種回路素子の値は、すべてＤＣバイアス電圧により変化する。ＤＣバイアス電圧による各回路素子の特性変化は多項式によって表現され、この特性変化を見込んだ場合のＭＬＣＣの等価回路モデルは、同文献の図１２に示される。このモデルでは、微分デバイス、乗算デバイス、３端子や４端子の加算デバイスなどの他、除算デバイスと５端子の加算デバイスも使用される。ＤＣバイアス電圧による特性変化を見込んだこのような広帯域高精度モデルは、広い周波数帯域において良好なシミュレーション精度を得ることができる。
特開２００２－２５９４８２号公報 特開２０１０－２０４８６９号公報 特開２０１２－１５０５７９号公報
　コンデンサやインダクタといった電子部品は、その静電容量やインダクタンスといった特性値が、重畳印加されるＤＣバイアス電圧や直流電流によって変化し、その変化は回路シミュレーションに無視できないものとなる。しかしながら、特許文献１や特許文献２に開示された上記従来の電子部品のシミュレーション方法に用いられる等価回路モデルは、いずれも抵抗素子Ｒ、誘導素子Ｌおよび容量素子Ｃの受動回路素子だけの組合せによって構成されており、ＤＣバイアス電圧または直流電流が重畳印加されたときに電子部品に生じる特性変化が反映されない。
　また、特許文献３に開示された上記従来の電子部品のシミュレーション方法では、電圧源モデルや電流源モデルが等価回路モデルに用いられることで、ＤＣバイアス電圧が重畳印加されたときに電子部品に生じる特性変化が反映されている。しかしながら、この等価回路モデルは、微分、乗算、加算等の演算回路を含んだ複雑な構成をしているため、ある規則に則って規則的に等価回路モデルを導出することができず、等価回路モデルの導出作業は極めて難しい。また、このような複雑な構成をしているため、回路の動作を読むことも難しく、回路の見通しが悪いものとなっている。さらに、（２）式に示されるように、直流バイアスの依存性を反映する近似式に奇数次のべき条項が含まれるため、直流バイアスの符号が逆になった場合に対応することができず、モデルに極性の問題が生じる。また、直流バイアスの値が突発的に変化すると、発散した値に変換される問題も生じる。
　本発明はこのような課題を解決するためになされたもので、
コンデンサの等価回路を受動回路素子を使って表し、
直流電圧印加時における受動回路素子の特性変化率を実測値を基に電圧を変数とする近似関数として表し、
コンデンサにかかる電圧を参照し、参照した電圧に対応して近似関数により算出される特性変化率、および直流電圧無印加時に受動回路素子に流れる無印加時電流に基づいて、直流電圧の印加によって特性が変化する受動回路素子に並列に接続される制御電流源により、直流電圧印加時に受動回路素子に流れる印加時電流と無印加時電流との差分電流を発生させ、無印加時電流に差分電流を併流させることで、
コンデンサの直流電圧印加時の非線形特性をシミュレートするコンデンサのシミュレーション方法を構成した。
　また、コンデンサの等価回路を表す受動回路素子と、
コンデンサにかかる電圧を参照する電圧参照手段と、
直流電圧印加時における受動回路素子の特性変化率を実測値を基に電圧を変数として表す近似関数により、電圧参照手段によって参照される電圧に対応して算出される特性変化率、および直流電圧無印加時に受動回路素子に流れる無印加時電流に基づいて、直流電圧印加時に受動回路素子に流れる印加時電流と無印加時電流との差分電流を発生させる、直流電圧の印加によって特性が変化する受動回路素子に並列に接続される制御電流源と
を備えて、コンデンサの非線形等価回路モデルを構成した。
　本構成のコンデンサのシミュレーション方法およびコンデンサの非線形等価回路モデルにおいては、直流電圧印加時における受動回路素子の特性変化率が、実測値を基に、参照する電圧を変数とした近似関数により表される。従って、受動回路素子の特性変化率は、参照する電圧に応じて、この近似関数により算出される。また、直流電圧印加時に受動回路素子に流れる印加時電流は、直流電圧無印加時に受動回路素子に流れる無印加時電流に、印加時電流と無印加時電流との差分電流を併流させることで、求めることができる。このため、上記の特性変化率および無印加時電流に基づいて、制御電流源により、印加時電流と無印加時電流との差分電流を発生させ、制御電流源に受動回路素子を並列に接続してこの差分電流を無印加時電流に併流させることで、受動回路素子の印加時電流をシミュレートすることができる。
　すなわち、コンデンサにかかる電圧を参照して近似関数により受動回路素子の特性変化率を算出し、特性変化率および無印加時電流に基づいて制御電流源により差分電流を発生させることで、任意の直流印加電圧に対して動的に追従可能なシミュレーションをすることができる。この結果、コンデンサの直流電圧印加時の非線形特性を精度高く動的にシミュレートすることが可能なコンデンサのシミュレーション方法およびコンデンサの非線形等価回路モデルを単純な構成で簡単に提供することができる。また、コンデンサの非線形等価回路モデルは、上記のように、無印加時電流を基準にして、無印加時電流に差分電流を制御電流源によって単に併流させることで得られるので、逆に、本等価回路モデルから制御電流源を除外することで、無印加時電流に対応した、つまり、直流電圧が印加されない場合のコンデンサの等価回路モデルを簡単に得ることができる。
　また、本発明は、差分電流が、差分電流をΔＩ、無印加時電流をＩ０、近似関数を参照する電圧ｘを変数とする関数exp(f(x))とした場合に、次式
ΔＩ＝Ｉ０×[exp(f(x))－１]
の関数形で与えられることを特徴とする。
　本構成によれば、参照する電圧ｘの値がゼロのときには、指数関数である関数exp(f(x))の値が１になり、無印加時電流Ｉ０に乗算される係数[exp(f(x))－１]の値がゼロになるので、差分電流ΔＩの値もゼロとなる。また、参照する電圧ｘの値がゼロでないときには、関数exp(f(x))の値が１より大きくなり、無印加時電流Ｉ０に乗算される係数[exp(f(x))－１]の値がゼロより大きくなる。このため、実用時に即して差分電流ΔＩの値が算出され、参照する電圧ｘの値がゼロでないときには、差分電流ΔＩが電圧ｘに対応して必ず算出されてコンデンサの特性がシミュレートされ、コンデンサの定性理解に供される。
　また、本発明は、近似関数が奇数次のべき乗項を含まない多項式形式の偶関数で与えられることを特徴とする。
　本構成によれば、近似関数が奇数次のべき乗項を含まない多項式形式で表現されるため、従来のコンデンサのシミュレーションとは異なり、直流バイアスの符号が逆になった場合や直流バイアスの値が突発的に変化した場合などにも、受動回路素子の特性変化率は近似関数によって適切に近似される。
　また、本発明は、コンデンサにかかる電圧が等価回路の両端で参照され、無印加時電流が受動回路素子の入力端または出力端で参照されることを特徴とする。
　本構成によれば、参照する電圧または無印加時電流を等価回路モデルと別に設定して計算する方式とは異なり、等価回路モデル内でその回路両端に生じる瞬時電圧、または等価回路モデル内の受動回路素子の入力端もしくは出力端に生じる瞬時電流が参照されて、差分電流の演算が行われる。このため、差分電流の演算に用いられる電圧および無印加時電流は時間遅れなく参照され、コンデンサの非線形特性についての過渡応答解析を高速に高精度で行うことが可能となる。
　また、本発明は、制御電流源に並列に接続される受動回路素子が、容量素子単体、または容量素子と抵抗素子との並列回路、または容量素子と抵抗素子と誘導素子との並列回路であることを特徴とする。
　本構成によれば、直流電圧が印加されない場合の受動回路素子の特性は、容量素子単体、または容量素子と抵抗素子との並列回路、または容量素子と抵抗素子と誘導素子との並列回路によって表される。そして、これら回路に並列に制御電流源が接続されることで、受動回路素子の直流電圧が印加される場合の特性がシミュレートされる。
　また、本発明は、制御電流源と受動回路素子との並列回路が複数直列に接続されることを特徴とする。
　本構成によれば、制御電流源と受動回路素子との簡単な並列回路が単に直列に接続され、その直列数が増えることで、等価回路モデルのシミュレート精度が高められる。このため、シミュレート精度の高い等価回路モデルを、規則的で見通しよく構成することができる。また、制御電流源と受動回路素子との並列回路を複数直列に接続するだけなので、系統的な演算手続によって受動回路素子の直流電圧印加時の特性をシミュレートすることができる。
　また、本発明は、等価回路が、コンデンサへの直流電圧の印加によって特性が変化しない受動回路素子を含んで構成されることを特徴とする。
　本構成によれば、直流電圧の印加によって特性が変化する受動回路素子と、直流電圧の印加によって特性が変化しない受動回路素子とが組み合わされて等価回路モデルが構成されるので、コンデンサの非線形特性のシミュレーションをさらに高精度化すると共に、シミュレーションの周波数帯域を広帯域化することが可能となる。
　また、本発明は、
コンデンサの種類を入力する第１のステップと、
コンデンサへ印加する電圧またはコンデンサへ流す電流を入力する第２のステップと、
第２のステップで入力された電圧または電流によってコンデンサにかかる電圧を参照し、第１のステップで入力された種類のコンデンサについて予め用意された近似関数により参照電圧に対応して算出される特性変化率、および無印加時電流に基づいて、制御電流源によって差分電流を発生させ、無印加時電流に差分電流を併流させることで、コンデンサの直流電圧印加時の非線形特性をシミュレートする第３のステップとを備え、
上記のいずれかのコンデンサのシミュレーション方法を実施する、または上記のいずれかのコンデンサの非線形等価回路モデルを機能させるコンピュータプログラムを構成した。
　本構成によれば、シミュレートするコンデンサの種類、およびコンデンサへ印加する電圧またはコンデンサへ流す電流の値がコンピュータプログラムに入力されることで、入力された種類のコンデンサの非線形特性は、コンピュータプログラムにより、受動回路素子の無印加時電流に差分電流が併流させられて自動的にシミュレーションされる。このため、本シミュレーション方法または本非線形等価回路モデルの利用者は、シミュレートするコンデンサの種類、およびコンデンサへ印加する電圧またはコンデンサへ流す電流の値をコンピュータプログラムに入力するだけで、的確な回路シミュレーションを高精度かつ簡単に行える。この結果、回路シミュレートに関する専門知識を持たない一般の利用者であっても、コンデンサを用いた電子回路の的確な回路シミュレーションを高精度かつ簡単に行える。
　また、本発明は、前記コンピュータプログラムを備えるサーバにインターネット網を介してアクセスし、インターネット網に接続された端末から前記コンピュータプログラムを使用するコンピュータプログラムの使用方法を構成した。
　本構成によれば、利用者は、インターネット網に接続された端末から前記コンピュータプログラムを備えるサーバにアクセスすることで、前記コンピュータプログラムを容易に使用することが出来る。このため、本発明によるコンデンサのシミュレーション方法およびコンデンサの非線形等価回路モデルを多数の利用者に提供することが可能になる。
　本発明によれば、上記のように、コンデンサの直流電圧印加時の非線形特性を精度高く動的にシミュレートすることが可能なコンデンサのシミュレーション方法およびコンデンサの非線形等価回路モデルを単純な構成で簡単に提供することができる。
（ａ）は、本発明の第１の実施の形態におけるコンデンサの直流電圧無印加時の受動等価回路モデル、（ｂ）は第１の実施の形態における直流電圧印加時のコンデンサの非線形等価回路モデルを示す回路図である。 （ａ）は、可変抵抗素子ＲＸ１(Ｖdc)および可変容量素子ＣＸ１(Ｖdc)を使って表される直流電圧印加時のコンデンサの非線形等価回路モデル、（ｂ）は、第１の実施の形態において可変抵抗素子ＲＸ１(Ｖdc)および可変容量素子ＣＸ１(Ｖdc)が等価モデル化されて表される、直流電圧印加時のコンデンサの非線形等価回路モデルを示す回路図である。 （ａ）は、図１（ｂ）に示す非線形等価回路モデルから算出されるコンデンサのインピーダンスＺの大きさＭａｇＺについての周波数特性を、図１（ａ）に示す受動等価回路モデルから算出される特性と比較して示すグラフ、（ｂ）は、図１（ｂ）に示す非線形等価回路モデルから算出されるコンデンサの等価直列抵抗ＥＳＲの周波数特性を、図１（ａ）に示す受動等価回路モデルから算出される特性と比較して示すグラフである。 （ａ）は、本発明の第２の実施の形態におけるコンデンサの直流電圧無印加時の受動等価回路モデル、（ｂ）は、第２の実施の形態における直流電圧印加時のコンデンサの非線形等価回路モデルを示す回路図である。 （ａ）は、第２の実施の形態において、制御電流源ＢＲを用いて直流電圧印加時の非線形特性が表された抵抗素子Ｒ１と、制御電流源ＢＣを用いて直流電圧印加時の非線形特性が表された容量素子Ｃ１との並列回路、（ｂ）は、１つの制御電流源（ＢＲ＋ＢＣ）を用いて直流電圧印加時の非線形特性が表された、抵抗素子Ｒ１と容量素子Ｃ１との並列回路である。 （ａ）は、図４（ｂ）に示す非線形等価回路モデルから算出されるコンデンサのインピーダンスＺの大きさＭａｇＺについての周波数特性を、図４（ａ）に示す受動等価回路モデルから算出される特性と比較して示すグラフ、（ｂ）は、図４（ｂ）に示す非線形等価回路モデルから算出されるコンデンサの等価直列抵抗ＥＳＲの周波数特性を、図４（ａ）に示す受動等価回路モデルから算出される特性と比較して示すグラフである。 （ａ）、（ｂ）、（ｃ）は、本発明の各実施の形態における受動等価回路モデルで使用される、直流電圧Ｖdcが印加されない場合の特性を表す受動回路素子、（ｄ）、（ｅ）、（ｆ）は、各実施の形態における非線形等価回路モデルで使用される、直流電圧Ｖdcが印加される場合の非線形特性を表す受動回路素子の構成を示す図である。 （ａ）は、コンデンサへの直流電圧Ｖdcの印加によって特性が変化しない受動回路素子ｒ，ｃ，ｌを含んで構成されるインピーダンス展開型受動等価回路モデル、（ｂ）は、これら受動回路素子ｒ，ｃ，ｌを含んで構成されるインピーダンス展開型非線形等価回路モデルを示す回路図である。 図８（ｂ）に示す非線形等価回路モデルを一般形にして表した、本発明の第３の実施の形態における非線形等価回路モデルの回路図である。 直流電圧Ｖdcの印加によって特性が変化しない受動回路素子が組み合わされて構成された、本発明の第４の実施の形態におけるコンデンサのインピーダンス展開型等価回路モデルの具体的な一例を示す回路図である。 直流電圧Ｖdcの無印加時におけるコンデンサのインピーダンスＺの大きさＭａｇＺと等価直列抵抗ＥＳＲとについて、図１０に示した等価回路モデルを使って計算した計算値を、測定値と比較して示すグラフである。 第４の実施の形態におけるコンデンサのインピーダンス展開型等価回路モデルを構成する回路素子の特性を補正する際に用いられる適用ルールを説明するための回路図である。 （ａ）は、コンデンサの容量変化率ｋｃを、コンデンサへ印加される直流電圧Ｖdcの近似関数として表したグラフ、（ｂ）は、コンデンサの誘電損失変化率Ｋdを、コンデンサへ印加される直流電圧Ｖdcの近似関数として表したグラフである。 （ａ）は、図１０に示す等価回路モデルに基づく、第４の実施の形態におけるコンデンサの直流電圧無印加時の受動等価回路モデル、（ｂ）は、同じく図１０に示す等価回路モデルに基づく、第４の実施の形態における直流電圧印加時のコンデンサの非線形等価回路モデルを示す回路図である。 （ａ）は、コンデンサのインピーダンスＺの大きさＭａｇＺについて、図１４に示した等価回路モデルを使って計算した計算値を測定値と比較して示すグラフ、（ｂ）は、コンデンサの等価直列抵抗ＥＳＲについて、図１４に示した等価回路モデルを使って計算した計算値を測定値と比較して示すグラフである。
　次に、本発明によるコンデンサのシミュレーション方法およびコンデンサの非線形等価回路モデルを、リニアテクノロジー社が提供するＬＴspiceに適用した実施の形態について、説明する。
　図１（ａ）は、第１の実施の形態におけるコンデンサの直流電圧無印加時の受動等価回路モデル、同図（ｂ）は第１の実施の形態における直流電圧印加時のコンデンサの非線形等価回路モデルを示す回路図である。
　各等価回路モデルにおける、抵抗素子Ｒ１と容量素子Ｃ１との直列回路は、シミュレーションの対象とするコンデンサの等価回路を表す受動回路素子を構成する。同図（ａ）に示す受動等価回路モデルでは、直流電圧Ｖdcが重畳していない交流電圧Ｖacが、ＬＴspiceの電圧源モデルＶ０によって受動回路素子Ｒ１，Ｃ１に電圧Ｖとして印加される。また、同図（ｂ）に示す非線形等価回路モデルでは、直流電圧Ｖdcが重畳した交流電圧Ｖacが、ＬＴspiceの電圧源モデルＶ１によって受動回路素子Ｌ１，Ｒ１に電圧Ｖとして印加される。ここで、各等価回路における容量素子Ｃ１の回路定数は８[μＦ]、抵抗素子Ｒ１の回路定数は２．５[ｍΩ]、直流印加電圧Ｖdcは６[Ｖ]に設定した。
　同図（ａ）に示す受動等価回路モデルにおける電圧源モデルＶｎ０、および同図（ｂ）に示す非線形等価回路モデルにおける電圧源モデルＶｎ１，ＶＲ１，ＶＣ１は、等価回路モデルにおける各箇所に流れる電流Ｉを計測する。これら電圧源モデルＶｎ０，Ｖｎ１，ＶＲ１，ＶＣ１は、それぞれの箇所における電流を計測するために設定した、ＬＴspiceにおける便宜上のコンポーネントであり、設定電圧Ｖが０[Ｖ]に設定されて電流計として代用される。
　同図（ｂ）に示す制御電流源ＢＲ１，ＢＣ１は、受動回路素子Ｒ１，Ｃ１の回路定数の変化率すなわち特性変化率ｋＲ１(Ｖdc)，ｋＣ１(Ｖdc)、および無印加時電流ＩＲ１，ＩＣ１に基づいて、後述するように、印加時電流ＩＲ１(Ｖdc)，ＩＣ１(Ｖdc)と無印加時電流ＩＲ１，ＩＣ１との差分電流ΔＩＲ１，ΔＩＣ１を発生させる。無印加時電流ＩＲ１，ＩＣ１は、電圧源モデルＶＲ１，ＶＣ１により、受動回路素子Ｒ１，Ｃ１の入力端で参照されるが、受動回路素子Ｒ１，Ｃ１の出力端で参照されるようにしてもよい。ここで、特性変化率ｋＣ１(Ｖdc)，ｋＲ１(Ｖdc)は、直流電圧Ｖdcの無印加時における受動回路素子Ｒ１，Ｃ１の回路定数に対する、直流電圧Ｖdcの印加時における回路定数の比である。また、無印加時電流ＩＲ１，ＩＣ１は、直流電圧Ｖdcの無印加時に受動回路素子Ｒ１，Ｃ１に流れる電流であり、印加時電流ＩＲ１(Ｖdc)，ＩＣ１(Ｖdc)は、直流電圧Ｖdcの印加時に受動回路素子Ｒ１，Ｃ１に流れる電流である。これら制御電流源ＢＲ１，ＢＣ１は、図示するように、直流電圧Ｖdcの印加によって特性が変化する受動回路素子Ｒ１，Ｃ１に並列に接続される。
　各等価回路モデルにおける受動回路素子Ｒ１，Ｃ１は、その回路定数が直流印加電圧Ｖdcに依存しない不変のものを表しており、その特性変化による電圧変動分は制御電流源ＢＲ１，ＢＣ１によって表される。制御電流源ＢＲ１，ＢＣ１は、ＬＴspiceにおいてビヘイビア電流源モデルとして扱われるＬＴspiceのコンポーネントであり、参照する電圧Ｖrefおよび無印加時電流ＩＲ１，ＩＣ１に依存して、それ自身の値が従属的に決定される。本実施の形態では、電圧源モデルＶ０，Ｖ１によりコンデンサの両端に印加される電圧Ｖが、制御電流源ＢＲ１，ＢＣ１によって参照され、電圧Ｖのうちの直流電圧Ｖdcが参照電圧Ｖrefとされる。制御電流源ＢＲ１，ＢＣ１は、シミュレーションの対象とするコンデンサにかかる電圧Ｖrefを参照する電圧参照手段を構成する。なお、本実施形態では、電圧Ｖのうちの直流電圧Ｖdcだけを参照しているが、直流電圧Ｖdcと交流電圧Ｖacとの双方を参照して参照電圧Ｖrefとするようにしてもよい。
　直流電圧Ｖdcの印加によって容量素子Ｃ１と抵抗素子Ｒ１の回路定数が変化する場合、本来であれば、図２（ａ）の回路図に示すように、容量素子Ｃ１は、直流印加電圧Ｖdcの値に依存して容量値が可変する可変容量素子ＣＸ１(Ｖdc)、抵抗素子Ｒ１は、直流印加電圧Ｖdcの値に依存して抵抗値が変化する可変抵抗素子ＲＸ１(Ｖdc)、と表される。ここで、容量素子Ｃ１には抵抗素子Ｒ２が並列に接続され、可変抵抗素子ＲＸ１(Ｖdc)と誘導素子Ｌ２とが直列に接続されているものとする。これら抵抗素子Ｒ２および誘導素子Ｌ２は、直流電圧Ｖdcの印加によって回路定数が変化せず、不変であるものとする。このため、回路図における抵抗素子Ｒ２および誘導素子Ｌ２の素子記号には、可変容量素子ＣＸ１(Ｖdc)および可変抵抗素子ＲＸ１(Ｖdc)と異なり、可変を示す矢印が無い。
　この回路の入力端子に図示するように直流電流Ｉが流れ、可変容量素子ＣＸ１(Ｖdc)と抵抗素子Ｒ２との並列回路に電圧Ｖ１、可変抵抗素子ＲＸ１(Ｖdc)に電圧Ｖ２が生じるものと仮定する。この場合、回路の入出力端子間に生じる電圧Ｖ、および回路に流れる電流Ｉは、それぞれ次の（４）式および（５），（６）式によって表される。
Ｖ＝Ｖ１＋Ｖ２　　…（４）
Ｉ＝Ｖ１／Ｒ２＋ＣＸ１(Ｖdc)・ｄＶ１／ｄｔ　…（５）
Ｉ＝Ｖ２／ＲＸ１(Ｖdc)　…（６）
　本実施形態では、直流電圧Ｖdcの印加によって回路定数が変化する可変容量素子ＣＸ１(Ｖdc)を、図２（ｂ）に示すように、ＬＴspiceでビヘイビア電流源モデルとして扱われる制御電流源ＢＣと容量素子Ｃ１との並列回路として表す。また、直流電圧Ｖdcの印加によって回路定数が変化する可変抵抗素子ＲＸ１(Ｖdc)を、図２（ｂ）に示すように、ＬＴspiceでビヘイビア電流源モデルとして扱われる制御電流源ＢＲと抵抗素子Ｒ１との並列回路として表す。この容量素子Ｃ１および抵抗素子Ｒ１は、図１におけるものと同じであり、その回路定数が直流印加電圧Ｖdcに依存しない不変のものを表している。
　制御電流源ＢＣは、直流電圧Ｖdcの印加によって容量素子Ｃ１に生じる電流の変動分を、直流印加電圧Ｖdcの値に応じて差分電流ΔＩＣ１(Ｖdc)として発生させる。制御電流源ＢＲは、直流電圧Ｖdcの印加によって抵抗素子Ｒ１に生じる電流の変動分を、直流電圧Ｖdcの値に応じて差分電流ΔＩＲ１(Ｖdc)として発生させる。
　可変容量素子ＣＸ１(Ｖdc)および可変抵抗素子ＲＸ１(Ｖdc)を上記のように等価モデル化することで、本来的には図２（ａ）に示される回路は、図２（ｂ）に示す本実施形態の非線形等価回路モデルに置き換えられる。つまり、図２（ａ）に示される可変容量素子ＣＸ１(Ｖdc)と可変抵抗素子ＲＸ１(Ｖdc)との直列回路は、図２（ｂ）に示すように、制御電流源ＢＣと容量素子Ｃ１との並列回路に制御電流源ＢＲと抵抗素子Ｒ１との並列回路を直列に接続した回路に置き換えられる。
　この場合、非線形等価回路モデルに流れる電流Ｉは、制御電流源ＢＣ，ＢＲが発生させる差分電流ΔＩＣ１(Ｖdc)，ΔＩＲ１(Ｖdc)を用いて、次の（７）式，（８）式によって表される。
Ｉ＝Ｖ１／Ｒ２＋Ｃ１・ｄＶ１／ｄｔ＋ΔＩＣ１(Ｖdc)　…（７）
Ｉ＝Ｖ２／Ｒ１＋ΔＩＲ１(Ｖdc)　…（８）
　また、差分電流ΔＩＣ１(Ｖdc)は、容量素子Ｃ１の印加時電流ＩＣ１(Ｖdc)と無印加時電流ＩＣ１との差であるから、容量素子Ｃ１の特性変化率ｋＣ１(Ｖdc)を用いて、次の（９）式によって表される。
ΔＩＣ１(Ｖdc)
＝ＩＣ１(Ｖdc)－ＩＣ１
＝（ＣＸ１(Ｖdc)－Ｃ１）・ｄＶ１／ｄｔ
＝（ｋＣ１(Ｖdc)－１）・Ｃ１・ｄＶ１／ｄｔ
＝（ｋＣ１(Ｖdc)－１）・ＩＣ１　　　…（９）
　ここで、特性変化率ｋＣ１(Ｖdc)は、直流電圧Ｖdcの無印加時における受動回路素子Ｃ１の回路定数Ｃ１に対する、直流電圧Ｖdcの印加時における回路定数ＣＸ１(Ｖdc)の比であり、次の（１０）式によって表される。
ｋＣ１(Ｖdc)＝ＣＸ１(Ｖdc)／Ｃ１　　…（１０）
　制御電流源ＢＣは、（９）式に示されるように、特性変化率ｋＣ１(Ｖdc)から１を減算した値に無印加時電流ＩＣ１を乗算することで、つまり、特性変化率ｋＣ１(Ｖdc)および無印加時電流ＩＣ１に基づいて、印加時電流ＩＣ１(Ｖdc)と無印加時電流ＩＣ１との差分電流ΔＩＣ１(Ｖdc)を発生させる。
　また、差分電流ΔＩＲ１(Ｖdc)は、抵抗素子Ｒ１の印加時電流ＩＲ１(Ｖdc)と無印加時電流ＩＲ１との差であるから、抵抗素子Ｒ１の特性変化率ｋＲ１(Ｖdc)を用いて、次の（１１）式によって表される。
ΔＩＲ１(Ｖdc)
＝ＩＲ１(Ｖdc)－ＩＲ１
＝（１／ＲＸ１(Ｖdc)－１／Ｒ１）・Ｖ２
＝（１／ｋＲ１(Ｖdc)－１）・Ｖ２／Ｒ１
＝（１／ｋＲ１(Ｖdc)－１）・ＩＲ１　　　…（１１）
　ここで、特性変化率ｋＲ１(Ｖdc)は、直流電圧Ｖdcの無印加時における受動回路素子Ｒ１の回路定数Ｒ１に対する、直流電圧Ｖdcの印加時における回路定数ＲＸ１(Ｖdc)の比であり、次の（１２）式によって表される。
ｋＲ１(Ｖdc)＝ＲＸ１(Ｖdc)／Ｒ１　　…（１２）
　制御電流源ＢＲは、（１１）式に示されるように、特性変化率ｋＲ１(Ｖdc)の逆数から１を減算した値に無印加時電流ＩＲ１を乗算することで、つまり、特性変化率ｋＲ１(Ｖdc)および無印加時電流ＩＲ１に基づいて、印加時電流ＩＲ１(Ｖdc)と無印加時電流ＩＲ１との差分電流ΔＩＲ１(Ｖdc)を発生させる。
　特性変化率ｋＣ１(Ｖdc)，ｋＲ１(Ｖdc)は、近似関数exp(f(x))により、参照電圧Ｖref（＝Ｖdc）に対応して算出される。近似関数exp(f(x))は、実測値を基に、コンデンサにかかる参照電圧Ｖrefを変数ｘとして、後述するように（図１３参照）、表される。本実施形態では、近似関数exp(f(x))は、奇数次のべき乗項を含まない多項式形式の偶関数で与えられる。また、（９）式および（１１）式で表される差分電流ΔＩＣ１(Ｖdc)，ΔＩＲ１(Ｖdc)は、この近似関数exp(f(x))を用いて次の（１３）式および（１４）式の関数形で与えられる。
ΔＩＣ１(Ｖdc)＝[exp(f(x))－１]・ＩＣ１　　…（１３）
ΔＩＲ１(Ｖdc)＝[exp(f(x))－１]・ＩＲ１　　…（１４）
　本実施の形態のコンデンサのシミュレーション方法では、まず、コンデンサの等価回路を受動回路素子Ｒ１，Ｃ１の直列回路を使って表し、図１（ｂ）に示す非線形等価回路モデルを構築する。そして、直流電圧Ｖdcの印加時における受動回路素子Ｒ１，Ｃ１の特性変化率ｋＲ１(Ｖdc)，ｋＣ１(Ｖdc)を、実測値を基に、参照電圧Ｖrefを変数ｘとする近似関数exp(f(x))として表す。次に、受動回路素子Ｒ１，Ｃ１に並列に接続される制御電流源ＢＲ１，ＢＣ１により、参照電圧Ｖrefが参照され、近似関数exp(f(x))が用いられて、参照電圧Ｖrefに対応して特性変化率ｋＲ１(Ｖdc)，ｋＣ１(Ｖdc)が算出される。また、電圧源モデルＶＲ１，ＶＣ１によって計測される受動回路素子Ｒ１，Ｃ１に流れる無印加時電流ＩＲ１，ＩＣ１が、制御電流源ＢＲ１，ＢＣ１によって参照される。そして、特性変化率ｋＲ１(Ｖdc)，ｋＣ１(Ｖdc)および無印加時電流ＩＲ１，ＩＣ１に基づいて、制御電流源ＢＲ１，ＢＣ１により、印加時電流ＩＲ１(Ｖdc)，ＩＣ１(Ｖdc)と無印加時電流ＩＲ１，ＩＣ１との差分電流ΔＩＲ１(Ｖdc)，ΔＩＣ１(Ｖdc)が発生させられ、無印加時電流ＩＲ１，ＩＣ１に差分電流ΔＩＲ１(Ｖdc)，ΔＩＣ１(Ｖdc)が併流させられることで、コンデンサの直流電圧Ｖdcの印加時の非線形特性がシミュレートされる。
　図３（ａ）は、上記のようにコンデンサの非線形特性がシミュレートされて、図１（ｂ）に示す非線形等価回路モデルから算出されるコンデンサのインピーダンスＺの大きさＭａｇＺについての周波数特性と、図１（ａ）に示す受動等価回路モデルから算出される同大きさＭａｇＺについての周波数特性とを、比較して示すグラフである。同グラフの横軸は周波数[Ｈｚ]、縦軸は大きさＭａｇＺの値[Ω]を表す。また、実線で示す周波数特性Ａ１は非線形等価回路モデルから算出される、直流印加電圧Ｖdc＝６[Ｖ]のときの特性、破線で示す周波数特性Ａ０は受動等価回路モデルから算出される、直流印加電圧Ｖdc＝０のときの特性である。
　図３（ｂ）は、上記のようにコンデンサの非線形特性がシミュレートされて、図１（ｂ）に示す非線形等価回路モデルから算出されるコンデンサの等価直列抵抗ＥＳＲの周波数特性と、図１（ａ）に示す受動等価回路モデルから算出される同等価直列抵抗ＥＳＲについての周波数特性とを、比較して示すグラフである。同グラフの横軸は周波数[Ｈｚ]、縦軸は等価直列抵抗ＥＳＲの値[Ω]を表す。また、実線で示す周波数特性Ｂ１は非線形等価回路モデルから算出される、直流印加電圧Ｖdc＝６[Ｖ]のときの特性、破線で示す周波数特性Ｂ０は受動等価回路モデルから算出される、直流印加電圧Ｖdc＝０のときの特性である。
　図３（ａ）のグラフに示されるように、インピーダンスの大きさＭａｇＺについての周波数特性Ａ１は、直流電圧Ｖdcの印加によってＭａｇＺの値が直流電圧無印加時の周波数特性Ａ０より大きくなっており、直流電圧Ｖdcの印加によってインピーダンスが変動している。また、高周波域では、図３（ｂ）に示す等価直列抵抗ＥＳＲの特性に漸近する。また、図３（ｂ）のグラフに示されるように、等価直列抵抗ＥＳＲについての周波数特性Ｂ１も、直流電圧Ｖdcの印加によってＥＳＲの値が直流電圧無印加時の周波数特性Ｂ０より大きくなっており、直流電圧Ｖdcの印加によって変動している。しかし、周波数特性Ｂ１およびＢ０ともに、等価直列抵抗ＥＳＲの値は周波数に依らずに一定値となっている。
　このような第１の実施の形態によるコンデンサのシミュレーション方法およびコンデンサの非線形等価回路モデルにおいては、上記のように、直流電圧Ｖdcの印加時における受動回路素子Ｒ１，Ｃ１の特性変化率ｋＲ１(Ｖdc)，ｋＣ１(Ｖdc)が、実測値を基に、コンデンサにかかる参照電圧Ｖrefを変数ｘとした近似関数exp(f(x))により表される。従って、（１０）式，（１２）式に示される特性変化率ｋＲ１(Ｖdc)，ｋＣ１(Ｖdc)は、参照する電圧Ｖrefに応じて、この近似関数exp(f(x))により算出される。また、印加時電流ＩＲ１(Ｖdc)，ＩＣ１(Ｖdc)は、無印加時電流ＩＲ１，ＩＣ１に、（９）式，（１１）式に示される差分電流ΔＩＲ１(Ｖdc)，ΔＩＣ１(Ｖdc)を併流させることで、求めることができる。このため、上記の特性変化率ｋＲ１(Ｖdc)，ｋＣ１(Ｖdc)および無印加時電流ＩＲ１，ＩＣ１に基づいて、制御電流源ＢＲ，ＢＣにより、差分電流ΔＩＲ１(Ｖdc)，ΔＩＣ１(Ｖdc)を発生させ、制御電流源ＢＲ，ＢＣに受動回路素子Ｒ１，Ｃ１を並列に接続して、この差分電流ΔＩＲ１(Ｖdc)，ΔＩＣ１(Ｖdc)を無印加時電流ＩＲ１，ＩＣ１に併流させることで、受動回路素子Ｒ１，Ｃ１の印加時電流ＩＲ１(Ｖdc)，ＩＣ１(Ｖdc)をシミュレートすることができる。
　すなわち、コンデンサにかかる電圧Ｖrefを参照して近似関数exp(f(x))により受動回路素子Ｒ１，Ｃ１の特性変化率ｋＲ１(Ｖdc)，ｋＣ１(Ｖdc)を算出し、特性変化率ｋＲ１(Ｖdc)，ｋＣ１(Ｖdc)および無印加時電流ＩＲ１，ＩＣ１に基づいて制御電流源ＢＲ，ＢＣにより（９）式，（１１）式に示される差分電流ΔＩＲ１(Ｖdc)，ΔＩＣ１(Ｖdc)を発生させることで、任意の直流印加電圧Ｖdcに対して動的に追従可能なシミュレーションをすることができる。この結果、コンデンサの直流電圧印加時の非線形特性を精度高く動的にシミュレートすることが可能なコンデンサのシミュレーション方法およびコンデンサの非線形等価回路モデルを単純な構成で簡単に提供することができる。また、コンデンサの非線形等価回路モデルは、上記のように、無印加時電流ＩＲ１，ＩＣ１を基準にして、無印加時電流ＩＲ１，ＩＣ１に差分電流ΔＩＲ１(Ｖdc)，ΔＩＣ１(Ｖdc)を制御電流源ＢＲ，ＢＣによって単に併流させることで得られるので、逆に、図１（ｂ）に示される非線形等価回路モデルから制御電流源ＢＲ，ＢＣを除外することで、無印加時電流ＩＲ１，ＩＣ１に対応した、つまり、直流電圧Ｖdcが印加しない場合の、図１（ａ）に示されるコンデンサの等価回路モデルを簡単に得ることができる。
　また、第１の実施の形態によるコンデンサのシミュレーション方法およびコンデンサの非線形等価回路モデルによれば、参照電圧Ｖrefの値がゼロ（ｘ＝０）のときには、指数関数である近似関数exp(f(x))の値が１になり、無印加時電流ＩＲ１，ＩＣ１に乗算される、（１３）式および（１４）式に示される係数[exp(f(x))－１]の値がゼロになるので、差分電流ΔＩＲ１(Ｖdc)，ΔＩＣ１(Ｖdc)の値もゼロとなる。また、参照電圧Ｖrefの値がゼロでないときには、近似関数exp(f(x))の値が１より大きくなり、無印加時電流ＩＲ１，ＩＣ１に乗算される係数[exp(f(x))－１]の値がゼロより大きくなるため、差分電流ΔＩＲ１(Ｖdc)，ΔＩＣ１(Ｖdc)が参照電圧Ｖrefに対応して必ず算出されてコンデンサの特性がシミュレートされ、コンデンサの定性理解に供される。
　また、第１の実施の形態によるコンデンサのシミュレーション方法およびコンデンサの非線形等価回路モデルによれば、近似関数exp(f(x))が奇数次のべき乗項を含まない多項式形式の偶関数で表現されるため、従来のコンデンサのシミュレーションとは異なり、直流バイアスの符号が逆になった場合や直流バイアスの値が突発的に変化した場合などにも、特性変化率ｋＲ１(Ｖdc)，ｋＣ１(Ｖdc)は近似関数exp(f(x))によって適切に近似される。
　また、第１の実施の形態によるコンデンサのシミュレーション方法およびコンデンサの非線形等価回路モデルによれば、参照電圧Ｖrefまたは無印加時電流ＩＲ１，ＩＣ１を等価回路モデルと別に設定して計算する方式とは異なり、等価回路モデル内の回路両端に生じる瞬時電圧、または等価回路モデル内の受動回路素子Ｒ１，Ｃ１の入力端もしくは出力端に生じる瞬時電流が参照されて、差分電流ΔＩＲ１(Ｖdc)，ΔＩＣ１(Ｖdc)の演算が行われる。このため、差分電流ΔＩＲ１(Ｖdc)，ΔＩＣ１(Ｖdc)の演算に用いられる参照電圧Ｖrefおよび無印加時電流ＩＲ１，ＩＣ１は時間遅れなく参照され、コンデンサの非線形特性についての過渡応答解析を高速に高精度で行うことが可能となる。
　図４（ａ）は、本発明の第２の実施の形態におけるコンデンサの直流電圧無印加時の受動等価回路モデル、同図（ｂ）は、第２の実施の形態における直流電圧印加時のコンデンサの非線形等価回路モデルを示す回路図である。なお、同図において図１と同一または相当する部分には同一符号を付してその説明は省略する。
　第２の実施の形態における受動等価回路モデルおよび非線形等価回路モデルでは、抵抗素子Ｒ１と容量素子Ｃ１との直列回路に直列に、容量素子Ｃ２と抵抗素子Ｒ２との並列回路が接続されて、シミュレーションの対象とするコンデンサの等価回路を表す受動回路素子が構成されている。
　容量素子Ｃ２と抵抗素子Ｒ２との並列回路は、非線形等価モデル化すると、図５（ａ）に示すように、抵抗素子Ｒ２については、回路定数が直流印加電圧Ｖdcに依存しない抵抗素子Ｒ２に並列に、ビヘイビア電流源モデルとして扱われる制御電流源ＢＲが接続される。また、容量素子Ｃ２については、回路定数が直流印加電圧Ｖdcに依存しない容量素子Ｃ２に並列にビヘイビア電流源モデルとして扱われる制御電流源ＢＣが接続される。しかし、並列に接続されるこれら制御電流源ＢＲおよびＢＣは、図５（ｂ）に示すように、１つの制御電流源（ＢＲ＋ＢＣ）として表すことができる。ただし、制御電流源（ＢＲ＋ＢＣ）の発生する電流値は、各制御電流源ＢＣおよびＢＲが発生する電流の値の和となる。
　従って、図４（ｂ）に示す非線形等価回路モデルでは、抵抗素子Ｒ１に並列に制御電流源ＢＲ１、容量素子Ｃ１に並列に制御電流源ＢＣ１、容量素子Ｃ２と抵抗素子Ｒ２との並列回路に並列に、図５（ｂ）に示す制御電流源（ＢＲ＋ＢＣ）に相当する制御電流源ＢＣ２が接続されている。すなわち、この第２の実施の形態における各等価回路モデルでは、制御電流源ＢＲ１および受動回路素子Ｒ１の並列回路と、制御電流源ＢＣ１および受動回路素子Ｃ１の並列回路と、制御電流源ＢＣ２および受動回路素子Ｃ２，Ｒ２の並列回路とが複数直列に接続されている。また、容量素子Ｃ２の入力端には電圧源モデルＶＣ２、抵抗素子Ｒ２の入力端には電圧源モデルＶＲ２が接続されて、容量素子Ｃ２および抵抗素子Ｒ２に流れる電流が電圧源モデルＶＣ２およびＶＲ２によって計測される。
　この第２の実施の形態においても、図４（ａ）に示す受動等価回路モデルでは、直流電圧Ｖdcが印加していない交流電圧Ｖacが、電圧源モデルＶ０によって等価回路の両端に電圧Ｖとして印加される。また、同図（ｂ）に示す非線形等価回路モデルでは、直流電圧Ｖdcが印加した交流電圧Ｖacが、電圧源モデルＶ１によって等価回路の両端に電圧Ｖとして印加される。ここで、各等価回路における容量素子Ｃ１の回路定数は８[μＦ]、抵抗素子Ｒ１の回路定数は２．５[ｍΩ]、容量素子Ｃ２の回路定数は１[ｍＦ]、抵抗素子Ｒ２の回路定数は１０[ｍΩ]、直流印加電圧Ｖdcは６[Ｖ]に設定した。
　図４（ｂ）に示す制御電流源ＢＲ１は、抵抗素子Ｒ１の特性変化率ｋＲ１(Ｖdc)および無印加時電流ＩＲ１に基づいて、第１の実施形態のシミュレーション方法と同様に、抵抗素子Ｒ１の印加時電流ＩＲ１(Ｖdc)と無印加時電流ＩＲ１との差分電流ΔＩＲ１(Ｖdc)を発生させる。また、制御電流源ＢＣ１は、容量素子Ｃ１の特性変化率ｋＣ１(Ｖdc)および無印加時電流ＩＣ１に基づいて、制御電流源ＢＲ１と同様に、容量素子Ｃ１の印加時電流ＩＣ１(Ｖdc)と無印加時電流ＩＣ１との差分電流ΔＩＣ１(Ｖdc)を発生させる。また、制御電流源ＢＣ２は、容量素子Ｃ２の特性変化率ｋＣ２(Ｖdc)および抵抗素子Ｒ２の特性変化率ｋＲ２(Ｖdc)、並びに、容量素子Ｃ２の無印加時電流ＩＣ２および抵抗素子Ｒ２の無印加時電流ＩＲ２に基づいて、容量素子Ｃ２についての印加時電流ＩＣ１(Ｖdc)と無印加時電流ＩＣ１との差分電流ΔＩＣ１(Ｖdc)と、抵抗素子Ｒ２についての印加時電流ＩＲ２(Ｖdc)と無印加時電流ＩＲ２との差分電流ΔＩＲ１(Ｖdc)とを併せた差分電流ΔＩＣ１(Ｖdc)＋ΔＩＲ１(Ｖdc)を発生させる。
　図６（ａ）は、図４（ｂ）に示す非線形等価回路モデルから算出されるコンデンサのインピーダンスＺの大きさＭａｇＺについての周波数特性と、図４（ａ）に示す受動等価回路モデルから算出される同大きさＭａｇＺについての周波数特性とを、比較して示すグラフである。同グラフの横軸は周波数[Ｈｚ]、縦軸は大きさＭａｇＺの値[Ω]を表す。また、実線で示す周波数特性Ｃ１は非線形等価回路モデルから算出される、直流印加電圧Ｖdc＝６[Ｖ]のときの特性、破線で示す周波数特性Ｃ０は受動等価回路モデルから算出される、直流印加電圧Ｖdc＝０のときの特性である。
　図６（ｂ）は、図４（ｂ）に示す非線形等価回路モデルから算出されるコンデンサの等価直列抵抗ＥＳＲの周波数特性と、図４（ａ）に示す受動等価回路モデルから算出される同等価直列抵抗ＥＳＲについての周波数特性とを、比較して示すグラフである。同グラフの横軸は周波数[Ｈｚ]、縦軸は等価直列抵抗ＥＳＲの値[Ω]を表す。また、実線で示す周波数特性Ｄ１は非線形等価回路モデルから算出される、直流印加電圧Ｖdc＝６[Ｖ]のときの特性、破線で示す周波数特性Ｄ０は受動等価回路モデルから算出される、直流印加電圧Ｖdc＝０のときの特性である。
　図６（ａ）のグラフに示されるように、インピーダンスの大きさＭａｇＺについての周波数特性Ｃ１も、図３（ａ）のグラフに示される周波数特性Ａ１と同様に、直流電圧Ｖdcの印加によってＭａｇＺの値が直流電圧無印加時の周波数特性Ｃ０より大きくなっており、直流電圧Ｖdcの印加によってインピーダンスが変動している。また、高周波域では、図６（ｂ）に示す等価直列抵抗ＥＳＲの特性に漸近する。また、図６（ｂ）のグラフに示されるように、等価直列抵抗ＥＳＲについての周波数特性Ｄ１も、図３（ｂ）のグラフに示される周波数特性Ｂ１と同様に、直流電圧Ｖdcの印加によってＥＳＲの値が直流電圧無印加時の周波数特性Ｄ０より大きくなっており、直流電圧Ｖdcの印加によって変動している。しかし、周波数特性Ｄ１およびＤ０ともに、図３（ｂ）のグラフに示される周波数特性Ｂ１およびＢ０と異なり、等価直列抵抗ＥＳＲの値が周波数によって変化し、周波数特性を持つ値となっている。
　このような第２の実施の形態によるコンデンサのシミュレーション方法およびコンデンサの非線形等価回路モデルによれば、制御電流源ＢＲ１および受動回路素子Ｒ１の簡単な並列回路と、制御電流源ＢＣ１および受動回路素子Ｃ１の簡単な並列回路と、制御電流源ＢＣ２および受動回路素子Ｃ２，Ｒ２の簡単な並列回路とが単に直列に接続され、その直列数が増えることで、等価回路モデルのシミュレート精度が高められる。このため、シミュレート精度の高い等価回路モデルを、規則的で見通しよく構成することができる。また、制御電流源ＢＲ１、ＢＣ１、ＢＣ２と受動回路素子Ｒ１、Ｃ１、Ｃ２，Ｒ２とによる各並列回路を複数直列に接続するだけなので、系統的な演算手続によって受動回路素子Ｒ１、Ｃ１、Ｃ２，Ｒ２の直流電圧印加時の特性をシミュレートすることができる。
　なお、上記の第１の実施の形による受動等価回路モデルでは、図７（ａ）に示すように、容量素子Ｃの単体の回路によって受動回路素子を構成することで、直流電圧Ｖdcが印加されない場合の受動回路素子の特性を表した。そして、非線形等価回路モデルでは、図７（ｄ）に示すように、この回路に並列に制御電流源Ｂを接続することで、受動回路素子の直流電圧Ｖdcが印加される場合の特性をシミュレートした。また、上記の第２の実施の形態による受動等価回路モデルでは、図７（ｂ）に示すように、容量素子Ｃと抵抗素子Ｒとの並列回路によっても受動回路素子を構成することで、直流電圧Ｖdcが印加されない場合の受動回路素子の特性を表した。そして、非線形等価回路モデルでは、図７（ｅ）に示すように、この並列回路に並列に制御電流源Ｂを接続することで、受動回路素子の直流電圧Ｖdcが印加される場合の特性をシミュレートした。
　さらに、図７（ｃ）に示す受動等価回路モデルのように、誘導素子Ｌと容量素子Ｃと抵抗素子Ｒとの並列回路で受動回路素子を構成するようにしてもよい。この場合、非線形等価回路モデルは、図７（ｆ）に示すように、この並列回路に並列に制御電流源Ｂが接続されて構成される。このように受動回路素子を構成しても、直流電圧Ｖdcが印加されない場合の受動回路素子の特性は、誘導素子Ｌと容量素子Ｃと抵抗素子Ｒとの並列回路によって表される。そして、この回路に並列に制御電流源Ｂが接続されることで、コンデンサに直流電圧Ｖdcが印加される場合の特性がシミュレートされる。
　また、上記の第１の実施形態並びに第２の実施形態では、全ての受動回路素子Ｃ１，Ｒ１、Ｃ２，Ｒ２が、直流電圧Ｖdcの印加によってその特性が変化する場合について、説明した。しかし、図８（ａ）に示すインピーダンス展開型受動等価回路モデルのように、直流電圧Ｖdcの印加によって特性が変化する受動回路素子Ｒ，Ｌ，Ｃに加えて、コンデンサへの直流電圧Ｖdcの印加によって特性が変化しない受動回路素子ｒ，ｌを含んで、等価回路が構成されるようにしてもよい。直流電圧Ｖdcの印加によって特性が変化するかしないかは、実際の測定値の分析によって決定される。この場合、図８（ｂ）に示すインピーダンス展開型非線形等価回路モデルでは、直流電圧Ｖdcの印加によって特性が変化する受動回路素子Ｒ，Ｌ，Ｃに並列に制御電流源Ｂが接続され、受動回路素子ｒ，ｌに制御電流源Ｂが接続されないことで、コンデンサに直流電圧Ｖdcが印加される場合の特性がシミュレートされる。また、ここでは、等価回路モデルをインピーダンス展開型に構成した場合について説明しているが、受動回路素子を並列に接続してアドミッタンス展開型に各等価回路モデルを構成することも可能である。
　図９は、図８（ｂ）に示す非線形等価回路モデルを一般形にして表した、本発明の第３の実施の形態における非線形等価回路モデルの回路図である。なお、図９において図８（ｂ）と同一または相当する部分には同一符号を付してその説明は省略する。
　図９に示す一般形の非線形等価回路モデルを使用したコンデンサのシミュレーション方法では、まず、コンデンサの等価回路を受動回路素子Ｒｘ，Ｌｘ，Ｃｘおよびｒｘ，ｌｘ，ｃｘを使って表し、同図に示すような非線形等価回路モデルを構築する。ここで、各回路素子に付される添え字ｘ（ｘ＝１，２，３，…）は、図の左端の回路素子を１番として、左端から右端へ向けて順番に同図のように付される素子位置１，２，３，…を表す。以下、各回路素子について同様に添え字ｘを付す。また、容量素子ｃｘは、抵抗素子ｒおよび誘導素子ｌと同様、インダクタへの直流電圧Ｖdcの重畳によって特性が変化しない受動回路素子である。次に、図１におけるものと同様な電圧源モデルＶ１により、交流電圧Ｖacに直流電圧Ｖdcが印加した電圧Ｖ（＝Ｖdc＋Ｖac）を、非線形等価回路モデルの両端の端子ｎ１およびｎ２間に印加する。
　電圧Ｖは、ＳＴＥＰ１において、受動回路素子Ｒｘ，Ｃｘ，Ｌｘに並列に接続される制御電流源Ｂｘにより、直流電圧Ｖdcが参照電圧Ｖrefとして参照される（Ｖref＝Ｖdc）。なお、ここでは、電圧Ｖのうちの直流電圧Ｖdcだけを参照しているが、直流電圧Ｖdcと交流電圧Ｖacとの双方を参照するようにしてもよい。次に、ＳＴＥＰ２において、直流電圧Ｖdcの印加時における受動回路素子Ｒｘ，Ｃｘ，Ｌｘの特性変化率ｋＲＸ(Ｖref)，ｋＣＸ(Ｖref)，ｋＬＸ(Ｖref)を、測定値を基に、参照電圧Ｖrefを変数ｘとする近似関数exp(f(x))として表す。そして、制御電流源ＢＸにより、近似関数exp(f(x))が用いられて、参照電圧Ｖrefに対応して特性変化率ｋＲＸ(Ｖref)，ｋＣＸ(Ｖref)，ｋＬＸ(Ｖref)が算出される。
　次に、ＳＴＥＰ３において、制御電流源ＢＸにより、受動回路素子Ｒｘ，Ｃｘ，Ｌｘに流れる無印加時電流ＩＲＸ，ＩＣＸ，ＩＬＸが参照される。そして、特性変化率ｋＲＸ(Ｖref)，ｋＣＸ(Ｖref)，ｋＬＸ(Ｖref)および無印加時電流ＩＲＸ，ＩＣＸ，ＩＬＸに基づいて、制御電流源ＢＸにより、印加時電流ＩＲＸ(Ｖref)，ＩＣＸ(Ｖref)，ＩＬＸ(Ｖref)と無印加時電流ＩＲＸ，ＩＣＸ，ＩＬＸとの差分電流ΔＩＲＸ(Ｖref)，ΔＩＣＸ(Ｖref)，ΔＩＬＸ(Ｖref)が補正電流として発生させられ、無印加時電流ＩＲＸ，ＩＣＸ，ＩＬＸに差分電流ΔＩＲＸ(Ｖref)，ΔＩＣＸ(Ｖref)，ΔＩＬＸ(Ｖref)が併流させられることで、コンデンサの直流電圧Ｖdcの印加時の非線形特性がシミュレートされる。
　このような第３の実施の形態によるコンデンサのシミュレーションによれば、直流電圧Ｖdcの印加によって特性が変化する受動回路素子Ｒｘ，Ｃｘ，Ｌｘと、直流電圧Ｖdcの印加によって特性が変化しない受動回路素子ｒｘ，ｃｘ，ｌｘとが組み合わされて等価回路モデルが構成されるので、コンデンサの非線形特性のシミュレーションをさらに高精度化すると共に、シミュレーションの周波数帯域を広帯域化することが可能となる。
　図１０は、直流電圧Ｖdcの印加によって特性が変化しない受動回路素子ｒｘ，ｃｘ，ｌｘが組み合わされて構成された、本発明の第４の実施の形態におけるコンデンサのインピーダンス展開型等価回路モデルの具体的な一例を示す回路図である。なお、図１０において図９と同一または相当する部分には同一符号を付してその説明は省略する。
　このインピーダンス展開型等価回路モデルにおける素子位置１～３の回路素子は、主共振回路を構成し、シミュレートするコンデンサの主共振周波数付近の周波数特性を実際の特性にフィッティングする。また、素子位置４～８の回路素子は、容量性回路を構成し、シミュレートするコンデンサの容量性帯域の周波数特性を実際の特性にフィッティングする。また、素子位置９，１０の回路素子は副共振回路Ａ、素子位置１４，１５の回路素子は副共振回路Ｂを構成し、シミュレートするコンデンサの副共振周波数付近の周波数特性を実際の特性にフィッティングする。また、素子位置１１～１３の回路素子は、誘導性回路を構成し、シミュレートするコンデンサの誘導性帯域の周波数特性を実際の特性にフィッティングする。
　以下の表１は、直流電圧Ｖdcの無印加時（Ｖdc＝０[Ｖ]）のときに導出される、図１０に示す各回路素子の回路定数を示している。
Figure JPOXMLDOC01-appb-T000001
　上記表の左欄のＮｏは回路素子の上記素子位置１～１５を示し、各素子位置に対応して、抵抗素子Ｒ，ｒ[ｍΩ]、容量素子Ｃ，ｃ[μＦ]および誘導素子Ｌ，ｌ[ｐＨ]の各回路定数が示されている。また、各回路定数は１０の累乗値で表されており、例えば５．８１Ｅ＋０３は５．８１×１０３(＝５．８１×１０００)を表し、「Ｅ」は底の１０、＋０３は指数を表す。また、１．０１Ｅ－０５は同様に１．０１×１０-５(＝１．０１×０．００００１)を表す。
　図１１は、直流電圧Ｖdcの無印加時（Ｖdc＝０[Ｖ]）におけるコンデンサのインピーダンスＺの大きさＭａｇＺと等価直列抵抗ＥＳＲとについて、図１０に示した等価回路モデルを使って計算した計算値を、測定値と比較して示すグラフである。同グラフの横軸は周波数[Ｈｚ]、縦軸は大きさＭａｇＺおよび等価直列抵抗ＥＳＲの値[Ω]を表す。ここで、目盛りには上記の１０の累乗値が振ってある。また、大きさＭａｇＺの測定値は実線の特性線ｅ０、計算値は破線の特性線Ｅ０で示され、等価直列抵抗ＥＳＲの測定値は実線の特性線ｆ０、計算値は破線の特性線Ｆ０で示される。
　同グラフに示されるように、インピーダンスＺの大きさＭａｇＺおよび等価直列抵抗ＥＳＲの計算値は、共に、１００[Ｈｚ]～８．５[ＧＨｚ]の全帯域にわたって良好に測定値にフィッテイングしていることが確認された。
　また、上述の特性のフィッティングでは、コンデンサへの直流電圧Ｖdcの印加によって変化する受動回路素子Ｒ，Ｃ，Ｌの特性値の変化率を、コンデンサの誘電体の材質に起因する特性変化率を基にして、無次元係数として表す。そして、所定の適用ルールに従い、上記の主共振回路、副共振回路Ａ，Ｂ、容量性回路または誘導性回路を構成する回路素子の特性値を、コンデンサへ印加される直流電圧Ｖdcに応じた値に補正する。
　本実施の形態では、無次元係数は、コンデンサへ直流電圧Ｖdcを印加して測定されるコンデンサの容量変化率Ｋcおよび誘電損失変化率Ｋdの一方または双方を基に、コンデンサへの直流電圧Ｖdcの印加に応じて特性値が変化する容量素子Ｃまたは抵抗素子Ｒについて表される。適用ルールは、コンデンサへ印加される直流電圧Ｖdcに応じて特性値が変化する回路素子の、直流電圧Ｖdcの無印加時における特性値に、無次元係数を掛け合わすルールである。特性値の補正は、直流電圧Ｖdcに応じて容量値が変化する容量素子Ｃの直流電圧無印加時における容量値、および直流印加電圧Ｖdcに応じて抵抗値が変化する抵抗素子Ｒの直流電圧無印加時における抵抗値に、適用ルールに従って無次元係数を掛け合わせて行われる。適用ルールにおけるこの無次元係数の掛け合わせは、容量変化率Ｋcおよび誘電損失変化率Ｋdの一方または双方の組合わせを、次のように乗算、除算することで、行われる。
　図１２はこの適用ルールを示す回路図である。なお、図１２において図１０と同一または相当する部分には同一符号を付してその説明は省略する。
　直流電圧Ｖdcの印加による容量素子Ｃ２の特性変化は、誘電体の材質に起因して起きる。従って、素子位置１～３の回路素子で構成される主共振回路では、直流電圧Ｖdcの印加電圧に応じて容量素子Ｃ２の特性を補正する必要がある。この補正における適用ルールには、容量素子Ｃ２の容量値に容量変化率Ｋcを乗算する適用ルールＩを採用する。この場合、無次元係数は容量変化率Ｋcに設定されることとなる。
　容量性回路を構成する素子位置４～８の回路素子は全て、直流電圧Ｖdcの印加により、誘電体の材質に起因して特性が変化する。従って、容量性回路では、直流電圧Ｖdcの印加電圧に応じて抵抗素子Ｒ４～Ｒ８および容量素子Ｃ４～Ｃ８の全回路素子の特性を補正する必要がある。
　容量素子Ｃ４～Ｃ８の補正における無次元係数の適用ルールには、容量素子Ｃ４～Ｃ８の容量値に容量変化率Ｋcを乗算し、誘電損失変化率Ｋdで除算する適用ルールIIを採用する。この場合、無次元係数は容量変化率Ｋcを誘電損失変化率Ｋdで除算した値に設定されることとなる。また、抵抗素子Ｒ４～Ｒ８の補正における無次元係数の適用ルールには、抵抗素子Ｒ４～Ｒ８の抵抗値に誘電損失変化率Ｋdを乗算し、容量変化率Ｋcで除算する適用ルールIIIを採用する。この場合、無次元係数は誘電損失変化率Ｋdを容量変化率Ｋcで除算した値に設定されることとなる。
　素子位置９，１０の副共振回路Ａの回路素子のうち、直流電圧Ｖdcの印加により誘電体の材質に起因して特性が変化する要素は、容量素子Ｃ９，Ｃ１０である。従って、副共振回路Ａでは、直流電圧Ｖdcの印加電圧に応じて容量素子Ｃ９，Ｃ１０の特性を補正する必要がある。この補正における無次元係数の適用ルールには、容量素子Ｃ９，Ｃ１０の容量値に容量変化率Ｋcを乗算する適用ルールIVを採用する。この場合、無次元係数は容量変化率Ｋcに設定されることとなる。
　素子位置１１～１３の誘導性回路を構成する各回路素子は、誘電体の材質に起因する特性変化が起きない。従って、誘導性回路では、直流電圧Ｖdcの印加電圧に応じて特性を補正する必要はない。素子位置１４，１５の副共振回路Ｂを構成する各回路素子も、誘電体の材質に起因する特性変化が起きない。従って、副共振回路Ｂでも、直流電圧Ｖdcの印加電圧に応じて特性を補正する必要はない。
　また、実際の測定値から、コンデンサの等価直列容量ＥＳＣを次の（１５）式により、誘電損失tanδを次の（１６）式により計算した。ここで、Ｉｍ（Ｚ）はコンデンサのインピーダンスＺの虚部、Ｒｅ（Ｚ）はインピーダンスＺの実部を表す。
Figure JPOXMLDOC01-appb-M000002
Figure JPOXMLDOC01-appb-M000003
　以下の表２は、この計算によって求めたコンデンサの等価直列容量Ｃ[μＦ]、誘電損失tanδ[％]、並びにこれらの直流電圧無印加時の特性値に対する容量変化率Ｋc[－]および誘電損失変化率Ｋd[－]を示す。容量変化率Ｋcおよび誘電損失変化率Ｋdは次元を持たない無次元量であり、[－]はこれらが無次元であることを表している。
Figure JPOXMLDOC01-appb-T000004
　図１３（ａ）は、上記の表２に示されるコンデンサの容量変化率ｋｃを、コンデンサへ印加される直流電圧Ｖdcの近似関数として表したグラフである。また、同図（ｂ）は、表２に示されるコンデンサの誘電損失変化率Ｋdを、コンデンサへ印加される直流電圧Ｖdcの近似関数として表したグラフである。
　これらグラフの横軸は直流印加電圧(DC bias voltage)[Ｖ]、縦軸は、それぞれ容量変化率Ｋc[－]および誘電損失変化率Ｋd[－]である。また、容量変化率Ｋcの近似関数は特性線Ｈ１、誘電損失変化率Ｋdの近似関数は特性線Ｈ２で表される。また、四角印のプロットｐは、表２に示される容量変化率Ｋcおよび誘電損失変化率Ｋdの測定値である。各プロットｐを結ぶ特性線Ｈ１，Ｈ２は、この測定値を基に導出され、本実施の形態では前述のように指数関数exp(f(x))で表され、奇数次のべき乗項を含まない多項式形式の偶関数で表現される。
　容量変化率Ｋcおよび誘電損失変化率Ｋdがこのように近似関数として表されることにより、表２のように離散して測定される測定値間の、連続した任意の直流電圧Ｖdcについての容量変化率Ｋcおよび誘電損失変化率Ｋdを補完することが出来、連続した任意の直流電圧Ｖdcについての無次元係数を求めることが出来る。従って、このように求めた無次元係数を適用ルールに従って上述のように抵抗素子Ｒおよび容量素子Ｃの特性値に掛け合わせて特性変化率ｋＲ１(Ｖdc)，ｋＣ１(Ｖdc)を算出することで、連続した任意の直流電圧Ｖdcに対する等価回路モデルの導出と、導出したこの等価回路モデルを用いた、本実施の形態による差分電流ΔＩＲＸ(Ｖref)，ΔＩＣＸ(Ｖref)，ΔＩＬＸ(Ｖref)を併流させる回路特性の計算が可能になる。
　図１４（ａ）は、図１０に示す等価回路モデルに基づく、第４の実施の形態におけるコンデンサの直流電圧無印加時の受動等価回路モデル、図１４（ｂ）は、同じく図１２に示す等価回路モデルに基づく、第４の実施の形態における直流電圧印加時のコンデンサの非線形等価回路モデルを示す回路図である。なお、同図において図４および図１０と同一または相当する部分には同一符号を付してその説明は省略する。
　第４の実施の形態における図１４（ａ）に示す受動等価回路モデルでは、図１０では示されていた制御電流源ＢＸが除かれている。また、図１４（ｂ）に非線形等価回路モデルでは、抵抗素子ＲＸ，容量素子ＣＸ，誘導素子ＬＸを流れる電流を計測する電圧源モデルＶＲＸ、ＶＣＸ，ＶＬＸが電流計として設けられている。この第４の実施の形態における各等価回路モデルでも、図４に示される第２の実施の形態における各等価回路モデルと同様、制御電流源ＢＸと受動回路素子ＲＸ，ＣＸ，ＬＸとの並列回路が複数直列に接続されている。また、図９に示される第３の実施の形態における等価回路モデルと同様、コンデンサへの直流電圧Ｖdcの印加によって特性が変化しない受動回路素子ｒＸ，ｃＸ，ｌＸを含んで構成されている。
　この第４の実施の形態においても、図１４（ａ）に示す受動等価回路モデルでは、直流電圧Ｖdcが印加していない交流電圧Ｖacが、電圧源モデルＶ０によって回路に電圧Ｖとして印加される。また、同図（ｂ）に示す非線形等価回路モデルでは、直流電圧Ｖdcが印加した交流電圧Ｖacが、電圧源モデルＶ１によって回路に電圧Ｖとして印加される。
　図１４に示す等価回路モデルを用いたコンデンサのシミュレーションにおいても、まず、図１３（ａ）に示す特性線Ｈ１を表す近似関数exp(f(x))を使い、参照電圧Ｖrefに対応して受動回路素子ＲＸ，ＣＸ，ＬＸの特性変化率ｋＲＸ(Ｖdc)，ｋＣＸ(Ｖdc)，ｋＬＸ(Ｖdc)を算出する。制御電流源ＢＸは、算出した特性変化率ｋＲＸ(Ｖdc)，ｋＣＸ(Ｖdc)，ｋＬＸ(Ｖdc)および無印加時電流ＩＲＸ，ＩＣＸ，ＩＬＸに基づいて、第１の実施形態のシミュレーション方法と同様にして、印加時電流ＩＲＸ(Ｖdc)，ＩＣＸ(Ｖdc)，ＩＬＸ(Ｖdc)と無印加時電流ＩＲＸ，ＩＣＸ，ＩＬＸとの差分電流ΔＩＲＸ(Ｖdc)，ΔＩＣＸ(Ｖdc)，ΔＩＬＸ(Ｖdc)を発生させる。
　図１５（ａ）は、定格電圧の６．３[Ｖ]の直流電圧Ｖdcを印加した時におけるコンデンサのインピーダンスＺの大きさＭａｇＺについて、図１４に示した等価回路モデルを使って計算した計算値を測定値と比較して示すグラフである。同グラフの横軸は周波数[Ｈｚ]、縦軸は大きさＭａｇＺの値[Ω]を表す。大きさＭａｇＺの、直流印加電圧Ｖdが０[Ｖ]の測定値は実線の特性線Ｅ０、直流印加電圧Ｖdcが６．３[Ｖ]の測定値は実線の特性線Ｅ１で示される。また、大きさＭａｇＺの、直流印加電圧Ｖdcが６．３[Ｖ]の計算値は破線の特性線Ｅ２で示される。
　図１５（ｂ）は、同じく６．３[Ｖ]の直流電圧Ｖdcを印加した時におけるコンデンサの等価直列抵抗ＥＳＲについて、図１４に示した等価回路モデルを使って計算した計算値を測定値と比較して示すグラフである。同グラフの横軸は周波数[Ｈｚ]、縦軸は等価直列抵抗ＥＳＲの値[Ω]を表す。等価直列抵抗ＥＳＲの、直流印加電圧Ｖdcが０[Ｖ]の測定値は実線の特性線Ｆ０、直流印加電圧Ｖdcが６．３[Ｖ]の測定値は実線の特性線Ｆ１で示される。また、等価直列抵抗ＥＳＲの、直流印加電圧Ｖdcが６．３[Ｖ]の計算値は破線の特性線Ｆ２で示される。
　同各グラフに示されるように、インピーダンスＺの大きさＭａｇＺおよび等価直列抵抗ＥＳＲの、各直流電圧Ｖdcが印加されたときの計算値は、共に、１００[Ｈｚ]～８．５[ＧＨｚ]の全帯域にわたり、各測定値に良好に一致している。
　すなわち、第４の実施形態における図１４に示すコンデンサの等価回路モデルを用いたシミュレーションによっても、直流印加電圧Ｖdcに応じて変動するコンデンサの特性を広帯域かつ高精度に再現してシミュレートすることが可能であり、第１から第３の各実施形態と同様な作用効果が奏される。
　なお、上記の各実施の形態では、各等価回路モデルをリニアテクノロジー社が提供するＬＴspiceに適用した場合について説明したが、適用する回路シミュレータはこれに限定されることはない。例えば、Applied WaＩe Reserch社(AWR社)が提供するMicrowaＩe Officeや、Agilent Technologies Inc.社(Agilent社) が提供するADSといった他の回路回路シミュレータにも同様に適用することができる。
　上述した各実施の形態のコンデンサのシミュレーション方法およびコンデンサの非線形等価回路モデルは、次のコンピュータプログラムを用いることで、簡単に利用することが出来る。このコンピュータプログラムは、第１のステップと第２のステップと第３のステップとを備える。第１のステップでは、電子回路設計に用いるコンデンサの種類を入力する。第２のステップでは、コンデンサへ印加する電圧Ｖまたはコンデンサへ流す電流Ｉを入力する。第３のステップでは、第２のステップで入力された電圧Ｖまたは電流Ｉによってコンデンサにかかる電圧Ｖを計測して、参照電圧Ｖrefを参照する。そして、第１のステップで入力された種類のコンデンサについて予め用意された近似関数exp(f(x))により参照電圧Ｖrefに対応して算出される特性変化率ｋＲＸ(Ｖref)，ｋＣＸ(Ｖref)，ｋＬＸ(Ｖref)、および無印加時電流ＩＲＸ，ＩＣＸ，ＩＬＸに基づき、制御電流源ＢＸによって参照電圧Ｖrefに応じて差分電流ΔＩＲＸ(Ｖref)，ΔＩＣＸ(Ｖref)，ΔＩＬＸ(Ｖref)を発生させ、無印加時電流ＩＲＸ，ＩＣＸ，ＩＬＸに併流させることで、コンデンサの直流電圧印加時の非線形特性をシミュレートする。コンピュータプログラムは、これら各ステップを実行する演算処理により、上記の各実施形態のコンデンサのシミュレーション方法を実施する、または上記の各実施形態のコンデンサの非線形等価回路モデルを機能させる。
　本構成によれば、シミュレートするコンデンサの種類、およびコンデンサへ印加する電圧Ｖまたはコンデンサへ流す電流Ｉの値が、コンピュータプログラムに入力されることで、入力された種類のコンデンサの非線形特性は、コンピュータプログラムにより、受動回路素子Ｒｘ，Ｃｘ，Ｌｘの無印加時電流ＩＲＸ，ＩＣＸ，ＩＬＸに差分電流ΔＩＲＸ(Ｖref)，ΔＩＣＸ(Ｖref)，ΔＩＬＸ(Ｖref)が併流させられて自動的にシミュレーションされる。このため、本シミュレーション方法または本非線形等価回路モデルの利用者は、シミュレートするコンデンサの種類、およびコンデンサへ印加する電圧Ｖまたはコンデンサへ流す電流Ｉの値をコンピュータプログラムに入力するだけで、的確な回路シミュレーションを高精度かつ簡単に行える。この結果、回路シミュレートに関する専門知識を持たない一般の利用者であっても、コンデンサを用いた電子回路の的確な回路シミュレーションを高精度かつ簡単に行える。
　また、上記のコンピュータプログラムは、上記コンピュータプログラムを備える電子部品製造メーカなどのサーバにインターネット網を介してアクセスすることで、インターネット網に接続されたパーソナルコンピュータ等の端末から使用することが出来る。本構成によれば、利用者は、インターネット網に接続された端末から上記コンピュータプログラムを備えるサーバにアクセスすることで、上記コンピュータプログラムを容易に使用することが出来る。このため、上記の各実施の形態によるコンデンサのシミュレーション方法およびコンデンサの非線形等価回路モデルを多数の利用者に提供することが可能になる。
　Ｒｘ，Ｌｘ，Ｃｘ，ｒ，ｌ，ｃ…受動回路素子
　ＢＸ…制御電流源（ビヘイビア電流源モデル）
　ＶｎＸ，ＶＲＸ，ＶＣＸ…電圧源モデル（電流計）
　Ｖ０，Ｖ１…電圧源モデル
　ＲＸ１(Ｖdc)…可変抵抗素子
　ＣＸ１(Ｖdc)…可変誘導素子

Claims (11)

  1. 　コンデンサの等価回路を受動回路素子を使って表し、
    　直流電圧印加時における前記受動回路素子の特性変化率を実測値を基に電圧を変数とする近似関数として表し、
    　前記コンデンサにかかる電圧を参照し、参照した電圧に対応して前記近似関数により算出される前記特性変化率、および直流電圧無印加時に前記受動回路素子に流れる無印加時電流に基づいて、直流電圧の印加によって特性が変化する前記受動回路素子に並列に接続される制御電流源により、直流電圧印加時に前記受動回路素子に流れる印加時電流と前記無印加時電流との差分電流を発生させ、前記無印加時電流に前記差分電流を併流させることで、
    　コンデンサの直流電圧印加時の非線形特性をシミュレートするコンデンサのシミュレーション方法。
  2. 　コンデンサの等価回路を表す受動回路素子と、
    　前記コンデンサにかかる電圧を参照する電圧参照手段と、
    　直流電圧印加時における前記受動回路素子の特性変化率を実測値を基に電圧を変数として表す近似関数により、前記電圧参照手段によって参照される電圧に対応して算出される前記特性変化率、および直流電圧無印加時に前記受動回路素子に流れる無印加時電流に基づいて、直流電圧印加時に前記受動回路素子に流れる印加時電流と前記無印加時電流との差分電流を発生させる、直流電圧の印加によって特性が変化する前記受動回路素子に並列に接続される制御電流源と
    　を備えて構成されるコンデンサの非線形等価回路モデル。
  3. 　前記差分電流は、前記差分電流をΔＩ、前記無印加時電流をＩ０、前記近似関数を参照する電圧ｘを変数とする関数exp(f(x))とした場合に、次式
    ΔＩ＝Ｉ０×[exp(f(x))－１]
    の関数形で与えられる
    　ことを特徴とする請求項１に記載のコンデンサのシミュレーション方法または請求項２に記載のコンデンサの非線形等価回路モデル。
  4. 　前記近似関数は奇数次のべき乗項を含まない多項式形式の偶関数で与えられることを特徴とする請求項１または請求項３に記載のコンデンサのシミュレーション方法または請求項２または請求項３に記載のコンデンサの非線形等価回路モデル。
  5. 　前記コンデンサにかかる電圧は前記等価回路の両端で参照され、前記無印加時電流は前記受動回路素子の入力端または出力端で参照されることを特徴とする請求項１または請求項３または請求項４に記載のコンデンサのシミュレーション方法または請求項２から請求項４のいずれか１項に記載のコンデンサの非線形等価回路モデル。
  6. 　前記制御電流源に並列に接続される前記受動回路素子は、容量素子単体、または容量素子と抵抗素子との並列回路、または容量素子と抵抗素子と誘導素子との並列回路であることを特徴とする請求項１または請求項３から請求項５のいずれか１項に記載のコンデンサのシミュレーション方法または請求項２から請求項５のいずれか１項に記載のコンデンサの非線形等価回路モデル。
  7. 　前記制御電流源と前記受動回路素子との並列回路が複数直列に接続されることを特徴とする請求項１または請求項３から請求項６のいずれか１項に記載のコンデンサのシミュレーション方法または請求項２から請求項６のいずれか１項に記載のコンデンサの非線形等価回路モデル。
  8. 　前記等価回路は、直流電圧の印加によって特性が変化しない前記受動回路素子を含んで構成されることを特徴とする請求項１または請求項３から請求項７のいずれか１項に記載のコンデンサのシミュレーション方法または請求項２から請求項７のいずれか１項に記載のコンデンサの非線形等価回路モデル。
  9. 　請求項２から請求項８のいずれか１項に記載のコンデンサの非線形等価回路モデルを用いてコンデンサの直流電圧印加時の非線形特性をシミュレートするコンデンサのシミュレーション方法。
  10. 　前記コンデンサの種類を入力する第１のステップと、
    　前記コンデンサへ印加する電圧または前記コンデンサへ流す電流を入力する第２のステップと、
    　前記第２のステップで入力された電圧または電流によって前記コンデンサにかかる電圧を参照し、前記第１のステップで入力された種類の前記コンデンサについて予め用意された前記近似関数により参照電圧に対応して算出される前記特性変化率、および前記無印加時電流に基づいて、前記制御電流源によって前記差分電流を発生させ、前記無印加時電流に前記差分電流を併流させることで、前記コンデンサの直流電圧印加時の非線形特性をシミュレートする第３のステップとを備え、
    　請求項１または請求項３から請求項９のいずれか１項に記載のコンデンサのシミュレーション方法を実施する、または請求項２から請求項８のいずれか１項に記載のコンデンサの非線形等価回路モデルを機能させるコンピュータプログラム。
  11. 　前記コンピュータプログラムを備えるサーバにインターネット網を介してアクセスし、インターネット網に接続された端末から前記コンピュータプログラムを使用する請求項１０に記載のコンピュータプログラムの使用方法。
PCT/JP2014/062156 2013-05-14 2014-05-02 コンデンサのシミュレーション方法およびコンデンサの非線形等価回路モデル Ceased WO2014185293A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2015506028A JP5773101B2 (ja) 2013-05-14 2014-05-02 コンデンサのシミュレーション方法並びにコンデンサのシミュレーション装置およびその使用方法
CN201480027885.2A CN105229644B (zh) 2013-05-14 2014-05-02 电容器的仿真方法及电容器的非线性等效电路模型
KR1020157032477A KR101616037B1 (ko) 2013-05-14 2014-05-02 콘덴서의 시뮬레이션 방법 및 콘덴서의 비선형 등가 회로 모델
US14/934,902 US10650180B2 (en) 2013-05-14 2015-11-06 Capacitor simulation method and capacitor nonlinear equivalent circuit model

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013102541 2013-05-14
JP2013-102541 2013-05-14

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US14/934,902 Continuation US10650180B2 (en) 2013-05-14 2015-11-06 Capacitor simulation method and capacitor nonlinear equivalent circuit model

Publications (1)

Publication Number Publication Date
WO2014185293A1 true WO2014185293A1 (ja) 2014-11-20

Family

ID=51898272

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/062156 Ceased WO2014185293A1 (ja) 2013-05-14 2014-05-02 コンデンサのシミュレーション方法およびコンデンサの非線形等価回路モデル

Country Status (5)

Country Link
US (1) US10650180B2 (ja)
JP (1) JP5773101B2 (ja)
KR (1) KR101616037B1 (ja)
CN (1) CN105229644B (ja)
WO (1) WO2014185293A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018060516A (ja) * 2016-09-30 2018-04-12 太陽誘電株式会社 コンデンサの等価回路の構築方法，シミュレーション方法及びその装置
JP2018160132A (ja) * 2017-03-23 2018-10-11 太陽誘電株式会社 等価回路の構築方法，シミュレーション方法及びその装置
CN119442659A (zh) * 2024-10-30 2025-02-14 广东电网有限责任公司 电流在导电介质中的属性预测方法、装置和处理器

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106909751A (zh) * 2016-12-14 2017-06-30 成都海威华芯科技有限公司 一种应用于mmic设计的热电耦合模型建立方法
CN106786587B (zh) * 2017-02-14 2019-05-03 上海华虹宏力半导体制造有限公司 降低电阻性元件网络谐波的方法
US10755015B2 (en) * 2017-08-21 2020-08-25 Semiconductor Components Industries, Llc Agnostic model of semiconductor devices and related methods
KR102041686B1 (ko) * 2017-12-06 2019-11-27 삼성전기주식회사 인덕터 등가 회로를 저장하는 저장 장치 및 인덕터 등가 회로를 제공하는 서버
CN111027271A (zh) * 2019-11-04 2020-04-17 华北电力大学 直流电网非线性组件的电磁暂态等效建模方法
JP7276284B2 (ja) * 2020-08-27 2023-05-18 株式会社村田製作所 積層コンデンサのシミュレーションモデルの生成方法、および、積層コンデンサのシミュレーション方法
CN112949239B (zh) * 2021-03-22 2023-07-21 梁文毅 一种基于层次化模型的非线性迭代仿真方法
CN119853224B (zh) * 2025-03-19 2025-06-10 江西铜业技术研究院有限公司 一种电容去离子装备的节能控制方法、系统及介质

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006163606A (ja) * 2004-12-03 2006-06-22 Nec Toppan Circuit Solutions Inc 回路設計支援方法、回路設計支援システム、装置及びプログラム
WO2012090602A1 (ja) * 2010-12-29 2012-07-05 株式会社村田製作所 等価回路モデル，プログラム及び記録媒体

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910000368B1 (ko) * 1984-09-12 1991-01-24 마쯔시다덴기산교 가부시기가이샤 비선형 신호처리장치
JPH04183005A (ja) * 1990-11-16 1992-06-30 Sumitomo Electric Ind Ltd 高周波発振回路
JP3050309B2 (ja) * 1998-06-17 2000-06-12 日本電気株式会社 モデリング方法およびシミュレーション方法
US6832182B1 (en) * 1999-04-08 2004-12-14 Transim Technology Corporation Circuit simulator
JP4507421B2 (ja) 2001-02-27 2010-07-21 パナソニック株式会社 受動素子の等価回路モデル導出方法、シミュレータ、及び記憶媒体
JP3558074B2 (ja) * 2001-12-10 2004-08-25 株式会社村田製作所 測定誤差の補正方法、電子部品の良否判定方法および電子部品特性測定装置
US20030182639A1 (en) * 2002-03-25 2003-09-25 International Business Machines Corporation Circuit simulator system and method
US20030188267A1 (en) * 2002-03-29 2003-10-02 International Business Machines Corporation Circuit and method for modeling I/O
US7263477B2 (en) * 2003-06-09 2007-08-28 Cadence Design Systems, Inc. Method and apparatus for modeling devices having different geometries
TWI276811B (en) * 2004-05-26 2007-03-21 Sanyo Electric Co Recording medium with equivalent circuit model of storage element stored, recording medium for deriving program, deriving device, recording medium for simulation program, simulation device, design method, and method and device for deciding quality
US7383140B2 (en) * 2004-08-16 2008-06-03 National Instruments Corporation Capacitance, inductance and impedance measurements using multi-tone stimulation and DSP algorithms
US20060217948A1 (en) * 2005-03-23 2006-09-28 Tdk Corporation Component for a simulation tool
JP4378371B2 (ja) * 2006-09-29 2009-12-02 Ｔｄｋ株式会社 積層コンデンサ
JP4010515B1 (ja) 2007-03-26 2007-11-21 株式会社パワーシステム キャパシタ等価回路の定数設定方法及び設定支援システム
JP2009099913A (ja) * 2007-10-19 2009-05-07 Nec Tokin Corp 多端子型固体電解コンデンサ
US8120891B2 (en) * 2007-12-17 2012-02-21 Murata Manufacturing Co., Ltd. Multilayer capacitor having low equivalent series inductance and controlled equivalent series resistance
CN102150165B (zh) * 2008-09-30 2013-07-17 日立金属株式会社 电感元件的直流叠加特性的分析方法及电磁场模拟装置
JP5121757B2 (ja) 2009-03-02 2013-01-16 太陽誘電株式会社 積層チップインダクタの等価回路モデルの回路定数解析方法及び回路シミュレーション方法
EP2491612B1 (en) * 2009-10-19 2017-08-02 Nuvera Fuel Cells, LLC Battery state-of-charge management method
JP5475563B2 (ja) * 2010-06-15 2014-04-16 太陽誘電株式会社 積層チップコンデンサの回路定数解析プログラム及び回路定数解析装置
US8710810B1 (en) * 2010-06-23 2014-04-29 Volterra Semiconductor Corporation Systems and methods for DC-to-DC converter control
JP2012150579A (ja) 2011-01-17 2012-08-09 Taiyo Yuden Co Ltd コンデンサの回路シミュレーションモデル及びその構築方法，回路シミュレーション方法及び回路シミュレータ
US8886507B2 (en) * 2011-07-13 2014-11-11 General Electric Company Methods and systems for simulating circuit operation
JP5573868B2 (ja) * 2012-03-07 2014-08-20 株式会社村田製作所 等価回路作成方法、等価回路作成プログラム及び等価回路作成装置
JP5861774B2 (ja) * 2012-04-04 2016-02-16 株式会社村田製作所 コンデンサの等価回路モデルの導出方法
US8972913B1 (en) * 2012-08-29 2015-03-03 Invarian, Inc. Concurrent multiparameter simulation system
US10664562B2 (en) * 2013-02-24 2020-05-26 Fairchild Semiconductor Corporation and University of Connecticut Battery state of charge tracking, equivalent circuit selection and benchmarking
US20140375334A1 (en) * 2013-06-21 2014-12-25 Hamilton Sundstrand Corporation Systems and methods for selecting circuit element values for a hybrid active power filter operating over a variable frequency
JP6148630B2 (ja) 2014-02-13 2017-06-14 ブリヂストンフローテック株式会社 加締装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006163606A (ja) * 2004-12-03 2006-06-22 Nec Toppan Circuit Solutions Inc 回路設計支援方法、回路設計支援システム、装置及びプログラム
WO2012090602A1 (ja) * 2010-12-29 2012-07-05 株式会社村田製作所 等価回路モデル，プログラム及び記録媒体

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
TSUYOSHI HORIGOME: "Musho Tool de Model Sakusei & Tuning Nyumon Denshi Kairo Simulator LTspice de Jitsuhakei o Saigen! Dai 2 Kai Buhin: Denkai Condenser Oyo: Seiryu/Dengen Kairo", TRANSISTOR GIJUTSU, vol. 48, no. 8, 1 August 2011 (2011-08-01), pages 154 - 160 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018060516A (ja) * 2016-09-30 2018-04-12 太陽誘電株式会社 コンデンサの等価回路の構築方法，シミュレーション方法及びその装置
JP7063552B2 (ja) 2016-09-30 2022-05-09 太陽誘電株式会社 コンデンサの等価回路の構築方法，シミュレーション方法及びその装置
JP2018160132A (ja) * 2017-03-23 2018-10-11 太陽誘電株式会社 等価回路の構築方法，シミュレーション方法及びその装置
JP7043178B2 (ja) 2017-03-23 2022-03-29 太陽誘電株式会社 受動素子の等価回路のシミュレーション方法及びその装置
CN119442659A (zh) * 2024-10-30 2025-02-14 广东电网有限责任公司 电流在导电介质中的属性预测方法、装置和处理器
CN119442659B (zh) * 2024-10-30 2025-12-05 广东电网有限责任公司 电流在导电介质中的属性预测方法、装置和处理器

Also Published As

Publication number Publication date
CN105229644B (zh) 2018-08-17
KR101616037B1 (ko) 2016-04-27
US20160063159A1 (en) 2016-03-03
JP5773101B2 (ja) 2015-09-02
JPWO2014185293A1 (ja) 2017-02-23
CN105229644A (zh) 2016-01-06
US10650180B2 (en) 2020-05-12
KR20150133296A (ko) 2015-11-27

Similar Documents

Publication Publication Date Title
JP5773101B2 (ja) コンデンサのシミュレーション方法並びにコンデンサのシミュレーション装置およびその使用方法
JP5773102B2 (ja) インダクタのシミュレーション方法並びにインダクタのシミュレーション装置およびその使用方法
Elwy et al. All possible topologies of the fractional-order Wien oscillator family using different approximation techniques
US8718987B2 (en) Circuit simulation model of capacitor, constructing method of simulation model, method of circuit simulation, circuit simulator
US9563728B2 (en) Equivalent circuit model, program, and recording medium
Jakubowska et al. Analysis of the transient state in a series circuit of the class RL β C α
Myderrizi et al. DXCCII-based grounded inductance simulators and filter applications
EP2835749B1 (en) Method for deriving capacitor equivalent circuit model
Kapoulea et al. Realizations of simple fractional-order capacitor emulators with electronically-tunable capacitance
WO2017000585A1 (zh) 一种电路仿真方法和装置
CN107706908B (zh) 一种基于端口阻抗零极点匹配的电力系统交流网络分频段等值方法
US20180096088A1 (en) Method of constructing and method of simulating equivalent circuit for capacitor, and simulation device therefor
Cao et al. Parametric modeling of microwave passive components using combined neural networks and transfer functions in the time and frequency
JP7063552B2 (ja) コンデンサの等価回路の構築方法，シミュレーション方法及びその装置
US20140074449A1 (en) Scalable power model calibration
Satish et al. Determination and comparison of temperature coefficient of standard inductors by measuring change in inductance and resistances
Elwakil et al. Indirect realization of the imaginary resistor jR
Sandoval-Ibarra et al. Design of 2nd order low-pass active filters by preserving the physical meaning of design variables
WO2015015910A1 (ja) 印加交流電圧を考慮したコンデンサの静電容量値決定方法およびプログラム
Tarunkumar et al. Operational Amplifier-Based Fractional Device of Order s±0.5
Liang et al. Rational modeling of on-chip inductor by vector fitting
CN105929239B (zh) 一种非正弦交流电路中无源元件参数的定量检测和定性识别方法
Tschoban et al. Comparison of methods for impedance modeling of power distribution networks

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201480027885.2

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14798143

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2015506028

Country of ref document: JP

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 20157032477

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14798143

Country of ref document: EP

Kind code of ref document: A1