WO2014173589A1 - Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip - Google Patents

Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip Download PDF

Info

Publication number
WO2014173589A1
WO2014173589A1 PCT/EP2014/055527 EP2014055527W WO2014173589A1 WO 2014173589 A1 WO2014173589 A1 WO 2014173589A1 EP 2014055527 W EP2014055527 W EP 2014055527W WO 2014173589 A1 WO2014173589 A1 WO 2014173589A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer sequence
semiconductor layer
carrier composite
laser radiation
carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/EP2014/055527
Other languages
English (en)
French (fr)
Inventor
Andreas PLÖSSL
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of WO2014173589A1 publication Critical patent/WO2014173589A1/de
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0133—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials
    • H10H20/01335—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials the light-emitting regions comprising nitride materials
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/40—Removing material taking account of the properties of the material involved
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/50—Working by transmitting the laser beam through or within the workpiece
    • B23K26/53—Working by transmitting the laser beam through or within the workpiece for modifying or reforming the material inside the workpiece, e.g. for producing break initiation cracks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • H01S5/0203—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0213—Sapphire, quartz or diamond based substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H10H20/824—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • H10H20/825—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP containing nitrogen, e.g. GaN
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/16—Composite materials
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/16—Composite materials
    • B23K2103/166—Multilayered materials
    • B23K2103/172—Multilayered materials wherein at least one of the layers is non-metallic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic materials other than metals or composite materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/036—Manufacture or treatment of packages

Definitions

  • the method is used to produce an optoelectronic semiconductor chip.
  • the semiconductor chip is preferably a light
  • the method comprises the step of providing a carrier assembly.
  • the carrier assembly comprises a plurality of individual carriers for the semiconductor chips.
  • the individual carriers are mechanically firmly connected to each other.
  • the carrier composite is particularly preferably one
  • the carrier assembly and thus also the carrier for the semiconductor chips are each formed of sapphire.
  • the method has the step of applying a semiconductor layer sequence to the carrier composite.
  • the application is particularly preferably an epitaxial growth.
  • the carrier composite and thus the sapphire wafer are then a growth substrate for the semiconductor layer sequence.
  • Carrier composite be applied, for example by means of soldering, gluing or Waferbonden.
  • the semiconductor layer sequence is preferably based on a III-V compound semiconductor material.
  • the semiconductor material is, for example, a nitride compound semiconductor material such as Al n In] __ n _ m Ga m N or a phosphide compound semiconductor material such as Al n In] __ n _ m Ga m P or an arsenide compound semiconductor material such as Al n In ] __ n _ m Ga m As, where each 0 ⁇ n ⁇ 1, 0 ⁇ m ⁇ 1 and n + m ⁇ 1.
  • the semiconductor layer sequence may have dopants and additional constituents.
  • the method comprises the step of dividing the carrier composite and the
  • the step of splitting the carrier composite comprises the substep of producing a plurality of selectively etchable material changes in the carrier composite. This generation of material changes takes place in the separation areas preferably by a
  • Laser pulses of the laser radiation are in particular femtosecond pulses, picosecond pulses or
  • Carrier composite then takes place for example by non-linear optical effects in the material, caused by high intensities of the laser radiation in a focal point of the laser radiation.
  • the dicing of the carrier composite comprises the step of wet-chemical etching of the material changes. This wet chemical etching step follows the step of generating the
  • etching become special preferably selectively, for example with an etch selectivity of at least 1: 1000 or at least 1: 5000, only the
  • the method is configured for producing a plurality of optoelectronic semiconductor chips and comprises at least the following steps:
  • Step C) comprises at least the following
  • Laser radiation wherein the laser radiation has a wavelength at which the carrier composite is transparent
  • Sapphire is used as a growth substrate for semiconductor devices in both high frequency and high frequency applications
  • Optoelectronics used While sapphire in the form of silicon on sapphire disks is often used in high-frequency technology as a support for a thin silicon layer for the actual components, optoelectronics uses sapphire as a growth substrate for compound semiconductor materials such as AlGalnN.
  • the mechanical separation of sapphire requires relatively wide separation trenches, which are of the Semiconductor layer sequence are to be freed, in particular before separation to avoid damage to the semiconductor layer sequence.
  • These separation trenches typically have a width in the order of 50 ⁇ . These trenches represent a lost chip area which leads to higher ones
  • Isolated semiconductor chips in an at least two-stage process.
  • material changes are induced by laser writing.
  • Material changes are efficiently etchable in a second step. Since the laser writing can be a so-called in-volume selective laser etching, ISLE for short, virtually any shaped separating regions and thus side surfaces and shapes of the semiconductor chips can be produced in the carrier assembly. In addition, such separation areas have a narrow width, so that the for the
  • Semiconductor layer sequence of semiconductor chips useable surface of a wafer increases.
  • the ISLE method can be carried out, for example, as described in the publication Hörstmann-Jungemann et al. in Journal of Laser Micro-Nano Engineering, Volume 5, No. 2, Volume 2010, pages 145-149. The disclosure of this document is incorporated by reference.
  • the semiconductor layer sequence is also removed in a narrow strip next to the separation regions in which the laser radiation is irradiated.
  • a width of the strip lies at the separating regions in which the
  • Separation areas themselves, at least 1 ⁇ or 2.5 ⁇ or 5 ⁇ or 7.5 ⁇ . Alternatively or additionally, this width is at most 35 ⁇ or 20 ⁇ or 15 ⁇ .
  • Optoelectronic semiconductor chips seen in plan view of a main radiation side, at least two corners, in which meet edges of the semiconductor chip with an angle of 90 °. Preferably, this angle deviates from 90 ° by at least 15 °, 25 ° or 35 ° and / or by at most 75 °, 65 ° or 55 °. In other words, the semiconductor chips then, seen in plan view, no rectangular basic shape.
  • lateral surfaces of the carriers are provided with a roughening in step C).
  • the side surfaces are, for example, such boundary surfaces of the carrier, which the carrier in directions transverse to a
  • the side surfaces can each be completely or only partially provided with a roughening. Furthermore, it is possible that only some of the side surfaces or all
  • the roughening is arranged to improve a light extraction efficiency out of the carrier.
  • the roughening preferably an average roughness, also referred to as R a , of at least 0.25 ⁇ or 0.5 ⁇ on.
  • R a average roughness
  • the average roughness is at most 5 ⁇ or 3 ⁇ or 2 ⁇ .
  • the laser radiation is guided in the separation regions in a zigzag pattern.
  • the individual laser pulses are then not on a straight line and / or not in a common plane.
  • the separation area may be shaped as a three-dimensional zigzag pattern.
  • the term three-dimensional zigzag pattern may mean that the laser radiation is guided similar to the surface of a napkin foam or an egg carton. Such three-dimensional structures, whose
  • Main extension directions lie along the separation areas are specifically realized by an ISLE method.
  • the roughening on the side surfaces can be generated.
  • the laser pulses by such a guiding of the laser pulses, the roughening on the side surfaces can be generated.
  • the separation areas are then arranged obliquely to the growth direction. It is possible that there is exactly one angle of the separation regions to the growth direction per side surface, or that the side surfaces, along the growth direction, have several
  • the angle of the separation regions to the growth direction is at least 10 ° or 15 ° or 25 ° or 35 °. Alternatively or additionally, this angle is at most 80 ° or 75 ° or 65 ° or 55 °.
  • the separation regions are then composed of at least two subregions which have a mean angle to each other of> 0 °.
  • Separation areas are semiconductor chips with a trapezoidal cross-section feasible.
  • Separation regions shows from a rear side of the carrier composite preferably in the direction of the semiconductor layer sequence and can be an upper side of the carrier composite on which the
  • the laser radiation is irradiated from the rear side of the carrier composite facing away from the semiconductor layer sequence. This makes it possible that no or no significant proportion of the laser radiation used reaches the semiconductor layer sequence.
  • the mirror layer may be a metal mirror, such as based on aluminum or silver, or also be a Bragg mirror with a succession of alternating low and high refractive index layers.
  • a mechanical integrity of the carrier composite does not become
  • a volume of the material change produced, for example, at least 0.05 ⁇ 3 or 0.8 ⁇ 3 or 5 ⁇ 3 and / or at most 100 ⁇ 3 or 50 ⁇ 3 or 25 ⁇ 3 or 10 ⁇ . 3 Due to these comparatively small volumes, the separation area can be specifically and precisely shaped. The size of the volume is
  • the power density is at most 1 x ⁇ - w / cm 2 or 5 x
  • an average pulse duration of the pulses of the laser radiation is at most 50 ns or 15 ns or 5 ns. Furthermore, the pulse duration can be at most 1 ns or 500 ps or 5 ps. Alternatively or additionally, the average pulse duration is at least 50 fs or 1 ps or 10 ps or 750 ps.
  • this is done
  • a proportion of hydrofluoric acid, FH for short, is for example at least 15% or 30% and / or at most 70% or 60%.
  • An etching time can vary depending on the thickness of the
  • Carrier composite in this process step amount to several hours.
  • hydrofluoric acid it is also possible to use certain alkalis.
  • the carrier composite prior to the dicing step, is thinned, such as by grinding.
  • the thickness of the carrier composite is in the finished semiconductor chip and preferably in the step of
  • crystal quality of the sapphire is reduced.
  • the laser irradiation converts the crystalline sapphire into amorphous or small-grain polycrystalline alumina.
  • selective etching is possible because the material of reduced crystal quality is one um several orders of magnitude lower stability to corrosive materials may have as sapphire itself.
  • an optoelectronic semiconductor chip is specified.
  • the optoelectronic semiconductor chip is fabricated by a method as recited in connection with one or more of the above embodiments.
  • the semiconductor chip has a semiconductor layer sequence based on AlInGaN, which comprises at least one active zone for generating radiation.
  • the semiconductor layer sequence is grown on a support made of sapphire. Side surfaces of the carrier have a roughening in places or over the entire surface.
  • Semiconductor layer sequence is from the side surfaces
  • Figure 1 is a schematic representation of one here
  • FIG. 2 shows schematic plan views of exemplary embodiments of optoelectronic semiconductor chips described here
  • FIG. 3 is schematic sectional views of FIG
  • FIG. 1 shows a method for producing a
  • a carrier composite 11 is provided.
  • Carrier composite 11 is a sapphire wafer.
  • temporary auxiliary carriers may be used in the method step according to FIG. 1A or in subsequent method steps, not shown.
  • a semiconductor layer sequence 2 is epitaxially grown on a top side 72 opposite a rear side 7.
  • a growth direction G of the semiconductor layer sequence 2 is oriented perpendicular to the top side 72.
  • Semiconductor layer sequence 2 comprises at least one active zone for generating electromagnetic radiation
  • the semiconductor layer sequence 2 On a side facing away from the carrier assembly 11, the semiconductor layer sequence 2 has a main radiation side 9. It is possible that at the main radiation side 9 in Process step according to Figure 1B or in a subsequent process step structuring to improve a Lichtauskoppelung is generated.
  • the semiconductor layer sequence 2 extends over the entire carrier composite 11
  • Areas 5 preferably surround the partial regions of the semiconductor layer sequence 2 produced in this method step, in each case around and in the manner of a frame.
  • a width of the regions 5 is in particular at most 20 ⁇ .
  • Semiconductor layer sequence 2 along the growth direction G is for example at least 2 ⁇ and / or at
  • a protective layer 8 can be applied to the structured semiconductor layer sequence 2.
  • Protective layer 8 may be a temporary protective layer which is removed in a later process step. It is also possible that the protective layer 8
  • the protective layer 8 is adapted to the
  • Semiconductor layer sequence 2 from mechanical damage, from contamination and in particular from an etchant, to be used in a subsequent singulation step. Notwithstanding the representation, it is also possible for the semiconductor layer sequence 2 to reach the separation regions S.
  • the carrier assembly 11 may be thinned, for example, by grinding.
  • devices for electrically contacting the semiconductor layer sequence 2 can be attached to the semiconductor layer sequence 2 and / or to the carrier assembly 11.
  • electrical contact devices such as printed conductors or bond pads are not drawn in each case.
  • a pulsed laser radiation L symbolized by an arrow, is preferably radiated from the rear side 7 into separation regions S.
  • the separating regions S preferably completely penetrate the carrier composite 11 and are furthermore preferably of the
  • Each pulse of the laser radiation L changes a specific focus volume in the carrier assembly 11.
  • the sapphire of the support composite 11 is locally converted by the laser radiation L in the focus volume in amorphous alumina, which is easier to etch.
  • the separation areas S are determined by the individual pulses of
  • Laser radiation L scanned. As a result of this rastering, a shape of the separating regions S is largely freely determinable. It has the laser radiation L has a wavelength for which the carrier assembly 11 and preferably also the
  • the laser radiation L preferably does not significantly impair a mechanical integrity of the carrier assembly 11, so that the carrier assembly 11 remains manageable as a whole even after the step according to FIG. 1D.
  • a mirror layer 6 is applied in places at the back 7. Individual subregions of the mirror layer 6 are uniquely associated with the subregions of the semiconductor layer sequence 2.
  • the separation areas S are free of the
  • Mirror layer 6 It is possible that the mirror layer 6 projects beyond the semiconductor layer sequence 2 in a lateral direction. Notwithstanding the representation, the mirror layer 6 can also be continuous on the back 7
  • Protective layer can also be in all others
  • the dicing to the individual semiconductor chips 10 takes place, as illustrated in FIG. 1F.
  • wet-chemical etching in particular by hydrofluoric acid, the material changed by the laser radiation L is etched away in the separation regions S.
  • the weggeussiten areas have the same shape, which was scanned with the pulses of the laser radiation L in the process step of Figure 1D.
  • a roughening 4 can be selectively generated on side surfaces 3 of the individual carriers 1 of the semiconductor chips 10. By this roughening 4 is a
  • the semiconductor chips 10 have a triangular basic shape.
  • FIG. 2B shows a hexagonal basic shape and in FIG. 2C a parallelogram-shaped basic shape. Deviating from this, it is not comparable with FIG. 2D
  • the semiconductor chips 10 are designed arcuate in FIG 2D. Such semiconductor chips 10 can be used for example in car headlights.
  • the basic shape of the semiconductor chips 10 is selected in each case so that a high fill factor can be realized. This is the case with the base areas shown. As a result, the manufacturing costs are reduced.
  • Semiconductor chips 10 each have a trapezoidal cross section.
  • the separation regions S are designed in V-shape and point towards the semiconductor layer sequence 2. Such a shape on the one hand, a high fill factor of
  • the semiconductor chips 10 have a
  • Roughening 4 be provided. The same applies to all other embodiments.
  • the separation areas S are straight line sections seen in cross-section.
  • the side surfaces 3 have a first region oriented parallel to the growth direction G and a second region oblique to the growth direction G
  • the separation region S is seen in cross-section then in the form of a Y, wherein an opening of the Y to the back 7 has.
  • the separation region S is designed in the form of an X, seen in cross section. In other words, taking away from the back 7, a width of the carrier 1 first to and then again from.
  • Such versatile side surfaces 3 are formed by the method of Figure 1, in particular by the scanning with the laser radiation L and the subsequent etching,

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Oil, Petroleum & Natural Gas (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)
  • Led Devices (AREA)

Abstract

In mindestens einer Ausführungsform ist das Verfahren zur Herstellung von optoelektronischen Halbleiterchips (10) eingerichtet und umfasst die Schritte: A) Bereitstellen eines Trägerverbunds (11), der ein Saphirwafer ist, B) Aufbringen einer Halbleiterschichtenfolge (2) auf den Trägerverbund (11), und C) Zerteilen des Trägerverbunds (11) und der Halbleiterschichtenfolge (2) zu den einzelnen Halbleiterchips (10). Der Schritt C) umfasst hierbei: D) Erzeugen je einer Vielzahl von selektiv ätzbaren Materialveränderungen in dem Trägerverbund (11) in Trennbereichen (s) durch eine fokussierte, gepulste Laserstrahlung (L), wobei die Laserstrahlung (L) eine Wellenlänge aufweist, bei der der Trägerverbund (11) transparent ist, und E) nasschemisches Ätzen der Materialveränderungen, sodass der Trägerverbund (11) zu einzelnen Trägern (1) für die Halbleiterchips (2) vereinzelt wird.

Description

Beschreibung
Verfahren zur Herstellung eines optoelektronischen
Halbleiterchips und optoelektronischer Halbleiterchip
Es wird ein Verfahren zur Herstellung eines
optoelektronischen Halbleiterchips angegeben. Darüber hinaus wird ein entsprechend hergestellter Halbleiterchip angegeben. Eine zu lösende Aufgabe besteht darin, ein Verfahren
anzugeben, mit dem Halbleiterchips effizient und
vielgestaltig herstellbar sind.
Diese Aufgabe wird unter anderem durch ein Verfahren und durch einen Halbleiterchip mit den Merkmalen der unabhängigen Patentansprüche gelöst. Bevorzugte Weiterbildungen sind
Gegenstand der abhängigen Ansprüche.
Gemäß zumindest einer Ausführungsform dient das Verfahren zum Herstellen eines optoelektronischen Halbleiterchips. Bei dem Halbleiterchip handelt es sich bevorzugt um ein Licht
emittierendes Bauteil wie eine Leuchtdiode, kurz LED, oder auch um eine Laserdiode, kurz LD. Gemäß zumindest einer Ausführungsform umfasst das Verfahren den Schritt des Bereitstellens eines Trägerverbunds. Der Trägerverbund umfasst eine Vielzahl von einzelnen Trägern für die Halbleiterchips. In dem Trägerverbund sind die einzelnen Träger mechanisch fest miteinander verbunden. Es handelt sich bei dem Trägerverbund besonders bevorzugt um einen
Saphirwafer. Mit anderen Worten ist der Trägerverbund und sind somit auch die Träger für die Halbleiterchips jeweils aus Saphir gebildet. Gemäß zumindest einer Ausführungsform weist das Verfahren den Schritt des Aufbringens einer Halbleiterschichtenfolge auf den Trägerverbund auf. Bei dem Aufbringen handelt es sich besonders bevorzugt um ein epitaktisches Aufwachsen. Mit anderen Worten handelt es sich dann bei dem Trägerverbund und somit bei dem Saphirwafer um ein Aufwachssubstrat für die Halbleiterschichtenfolge. Alternativ hierzu kann die
Halbleiterschichtenfolge auch anderweitig auf den
Trägerverbund aufgebracht sein, beispielsweise mittels Löten, Kleben oder Waferbonden.
Die Halbleiterschichtenfolge basiert bevorzugt auf einem III- V-Verbindungshalbleitermaterial . Bei dem Halbleitermaterial handelt es sich zum Beispiel um ein Nitrid- Verbindungshalbleitermaterial wie AlnIn]__n_mGamN oder um ein Phosphid-Verbindungshalbleitermaterial wie AlnIn]__n_mGamP oder auch um ein Arsenid-Verbindungshalbleitermaterial wie AlnIn]__n_mGamAs, wobei jeweils 0 ^ n < 1, 0 ^ m < 1 und n + m ^ 1 ist. Dabei kann die Halbleiterschichtenfolge Dotierstoffe sowie zusätzliche Bestandteile aufweisen. Der Einfachheit halber sind jedoch nur die wesentlichen Bestandteile des Kristallgitters der Halbleiterschichtenfolge, also AI, As, Ga, In, N oder P, angegeben, auch wenn diese teilweise durch geringe Mengen weiterer Stoffe ersetzt und/oder ergänzt sein können .
Gemäß zumindest einer Ausführungsform umfasst die
Halbleiterschichtenfolge mindestens eine aktive Zone zur Erzeugung einer elektromagnetischen Strahlung. Bei der aktiven Zone kann es sich um einen pn-Übergang oder um eine Quantentopfstruktur handeln. Gemäß zumindest einer Ausführungsform umfasst das Verfahren den Schritt des Zerteilens des Trägerverbunds und der
Halbleiterschichtenfolge zu den einzelnen Halbleiterchips. Das Zerteilen insbesondere des Trägerverbunds erfolgt hierbei in Trennbereichen, die zwischen benachbarten Halbleiterchips ausgebildet sind. Es ist möglich, dass beim Zerteilen die Trennbereiche vollständig entfernt oder aufgelöst werden.
Gemäß zumindest einer Ausführungsform umfasst der Schritt des Zerteilens des Trägerverbunds den Unterschritt des Erzeugens einer Vielzahl von selektiv ätzbaren Materialveränderungen in dem Trägerverbund. Dieses Erzeugen von Materialveränderungen erfolgt in den Trennbereichen bevorzugt durch eine
fokussierte und gepulste Laserstrahlung. Bei den
Laserimpulsen der Laserstrahlung handelt es sich insbesondere um Femtosekundenimpulse, um Pikosekundenimpulse oder um
Nanosekundenimpulse .
Gemäß zumindest einer Ausführungsform weist die
Laserstrahlung eine Wellenlänge auf, bei der der
Trägerverbund und/oder die Halbleiterschichtenfolge
strahlungsdurchlässig, insbesondere klarsichtig und
transparent, sind. Eine Einwirkung auf das Material des
Trägerverbunds erfolgt dann beispielsweise durch nicht- lineare optische Effekte in dem Material, hervorgerufen durch hohe Intensitäten der Laserstrahlung in einem Fokuspunkt der LaserStrahlung .
Gemäß zumindest einer Ausführungsform umfasst das Zerteilen des Trägerverbunds den Schritt des nasschemischen Ätzens der Materialveränderungen. Dieser Schritt des nasschemischen Ätzens folgt dem Schritt des Erzeugens der
Materialveränderungen nach. Beim Ätzen werden besonders bevorzugt selektiv, beispielsweise mit einer Ätzselektivität von mindestens 1:1000 oder mindestens 1:5000, nur die
Bereiche mit den Materialveränderungen des Trägerverbunds geätzt und nicht das verbleibende Material des
Trägerverbunds .
In mindestens einer Ausführungsform ist das Verfahren zur Herstellung von mehreren optoelektronischen Halbleiterchips eingerichtet und umfasst zumindest die folgenden Schritte:
A) Bereitstellen eines Trägerverbunds, der ein Saphirwafer ist,
B) Aufbringen einer bevorzugt auf AlInGaN basierenden
Halbleiterschichtenfolge mit mindestens einer aktiven Zone zur Erzeugung einer elektromagnetischen Strahlung auf den Trägerverbund, und
C) Zerteilen des Trägerverbunds und der
Halbleiterschichtenfolge zu den einzelnen Halbleiterchips in den Trennbereichen zwischen benachbarten Halbleiterchips.
Der Schritt C) umfasst hierbei mindestens die folgenden
Unterschritte :
D) Erzeugen je einer Vielzahl von selektiv ätzbaren
Materialveränderungen in dem Trägerverbund in den
Trennbereichen durch eine fokussierte, gepulste
Laserstrahlung, wobei die Laserstrahlung eine Wellenlänge aufweist, bei der der Trägerverbund transparent ist, und
E) nasschemisches Ätzen der Materialveränderungen, sodass der Trägerverbund zu einzelnen Trägern für die Halbleiterchips vereinzelt wird. Die einzelnen Verfahrensschritte werden bevorzugt in der angegebenen Reihenfolge durchgeführt.
Saphir wird als Wachstumssubstrat für Halbleiterbauteile sowohl in der Hochfrequenztechnik als auch in der
Optoelektronik eingesetzt. Während in der Hochfrequenztechnik Saphir in der Form von Silicon on sapphire-Scheiben oftmals als Träger einer dünnen Siliziumschicht für die eigentlichen Bauteile eingesetzt wird, nutzt die Optoelektronik Saphir als Wachstumssubstrat für Verbindungs-Halbleitermaterialien wie AlGalnN.
Zum Vereinzeln der Bauteile, die im Scheibenverbund oder im Waferverbund hergestellt sind, ist wegen der großen Härte von Saphir im Wesentlichen nur Ritzen und Brechen praktikabel. Das Ritzen erfolgt hierbei insbesondere an mit einem Laser erzeugten thermisch induzierten Anrissen. Bedingt durch das Brechen ist Saphir im Wesentlichen nur entlang von Geraden teilbar. Um Ausbrüche und Beschädigungen an Ecken zu
vermeiden oder zu reduzieren, müssen die Bruchgeraden im Wesentlichen rechtwinklig zueinander geführt sein. Daher sind, in Draufsicht gesehen, lediglich rechteckige
Grundflächen der Halbleiterchips praktikabel. Andere
Grundformen bieten jedoch Vorteile bei der Lichtauskopplung und sind in vielen Anwendungen für optoelektronische
Halbleiterbauteile erwünscht. Ferner führt das Brechen zu vergleichsweise glatten Bruchfacetten, die typisch
stufenartig geformt sind. An glatten Bruchfacetten jedoch erfährt ein hoher Strahlungsanteil eine Totalreflexion, was eine Lichtauskoppeleffizienz reduzieren kann.
Schließlich erfordert das mechanische Trennen von Saphir verhältnismäßig breite Trenngräben, die von der Halbleiterschichtenfolge insbesondere vor dem Vereinzeln zu befreien sind, um Schäden an der Halbleiterschichtenfolge zu vermeiden. Diese Trenngräben weisen typisch eine Breite in der Größenordnung von 50 μιη auf. Es stellen diese Trenngräben eine verlorene Chipfläche dar, die zu höheren
Herstellungskosten der Halbleiterchips führt.
Bei dem hier beschriebenen Verfahren werden die
Halbleiterchips in einem zumindest zweistufigen Prozess vereinzelt. Im ersten Schritt werden Materialveränderungen durch ein Laserschreiben induziert. Diese
Materialveränderungen sind in einem zweiten Schritt effizient ätzbar. Da es sich bei dem Laserschreiben um ein so genanntes In-volume Selective Laser Etching, kurz ISLE, handeln kann, sind im Trägerverbund nahezu beliebig geformte Trennbereiche und damit Seitenflächen und Formen der Halbleiterchips fertigbar. Außerdem weisen solche Trennbereiche eine nur geringe Breite auf, sodass sich die für die
Halbleiterschichtenfolge der Halbleiterchips nutzbare Fläche eines Wafers erhöht.
Das ISLE-Verfahren kann beispielsweise durchgeführt werden, wie in der Druckschrift Hörstmann-Jungemann et al . in Journal of Laser Micro-Nano Engineering, Volume 5, No . 2, Jahrgang 2010, Seiten 145 - 149, angegeben. Der Offenbarungsgehalt dieser Druckschrift wird durch Rückbezug aufgenommen.
Gemäß zumindest einer Ausführungsform wird die
Halbleiterschichtenfolge vor dem Schritt des Zerteilens an den Trennbereichen teilweise oder vollständig entfernt.
Insbesondere wird die Halbleiterschichtenfolge auch in einem schmalen Streifen neben den Trennbereichen, in denen die Laserstrahlung eingestrahlt wird, entfernt. Gemäß zumindest einer Ausführungsform liegt eine Breite des Streifens an den Trennbereichen, in denen die
Halbleiterschichtenfolge entfernt wird, oder der
Trennbereiche selbst, bei mindestens 1 μιη oder 2,5 μιη oder 5 μιη oder 7,5 μιη. Alternativ oder zusätzlich beträgt diese Breite höchstens 35 μιη oder 20 μιη oder 15 μιη.
Gemäß zumindest einer Ausführungsform weisen die
optoelektronischen Halbleiterchips, in Draufsicht auf eine Strahlungshauptseite gesehen, je mindestens zwei Ecken auf, in denen sich Kanten der Halbleiterchips mit einem Winkel 90° treffen. Bevorzugt weicht dieser Winkel von 90° um mindestens 15°, 25° oder 35° ab und/oder um höchstens 75°, 65° oder 55°. Mit anderen Worten weisen die Halbleiterchips dann, in Draufsicht gesehen, keine rechteckige Grundform auf. Beispielsweise ist die Grundform der Halbleiterchips
dreieckig oder sechseckig. Auch runde Grundformen, die keinem Polygonzug entsprechen, sind realisierbar.
Gemäß zumindest einer Ausführungsform werden im Schritt C) Seitenflächen der Träger mit einer Aufrauung versehen. Die Seitenflächen sind beispielsweise solche Begrenzungsflächen des Trägers, die den Träger in Richtungen quer zu einer
Wachstumsrichtung der Halbleiterschichtenfolge begrenzen. Es können die Seitenflächen jeweils vollständig oder auch nur teilweise mit einer Aufrauung versehen sein. Ferner ist es möglich, dass nur einige der Seitenflächen oder alle
Seitenflächen eine Aufrauung aufweisen.
Gemäß zumindest einer Ausführungsform ist die Aufrauung zu einer Verbesserung einer Lichtauskoppeleffizienz aus dem Träger heraus eingerichtet. Hierzu weist die Aufrauung bevorzugt eine mittlere Rauheit, auch als Ra bezeichnet, von mindestens 0,25 μιη oder 0,5 μιη auf. Alternativ oder
zusätzlich liegt die mittlere Rauheit bei höchstens 5 μιη oder 3 μιη oder 2 μιη.
Gemäß zumindest einer Ausführungsform wird die Laserstrahlung in den Trennbereichen in einem Zickzackmuster geführt. Mit anderen Worten liegen die einzelnen Laserimpulse dann nicht auf einer Geraden und/oder nicht in einer gemeinsamen Ebene. Der Trennbereich kann als dreidimensionales Zickzackmuster geformt sein. Der Begriff dreidimensionales Zickzackmuster kann bedeuten, dass die Laserstrahlung ähnlich der Oberfläche eines Noppenschaumstoffs oder eines Eierkartons geführt wird. Solche dreidimensionalen Strukturen, deren
Haupterstreckungsrichtungen entlang der Trennbereiche liegen, sind speziell durch ein ISLE-Verfahren realisierbar.
Insbesondere ist durch ein solches Führen der Laserimpulse die Aufrauung an den Seitenflächen erzeugbar. Gemäß zumindest einer Ausführungsform weisen die
Trennbereiche, in einem Querschnitt parallel zur
Wachstumsrichtung der Halbleiterschichtenfolge gesehen, einen Winkel # 0° zur Wachstumsrichtung der
Halbleiterschichtenfolge auf. Mit anderen Worten sind die Trennbereiche dann schräg zur Wachstumsrichtung angeordnet. Es ist möglich, dass pro Seitenfläche genau ein Winkel der Trennbereiche zur Wachstumsrichtung vorliegt oder dass die Seitenflächen, entlang der Wachstumsrichtung, mehrere
Abschnitte aufweisen, die unterschiedliche Winkel aufzeigen. Auch gekrümmte und nicht eben geformte Bereiche der
Seitenflächen sind realisierbar. Gemäß zumindest einer Ausführungsform liegt der Winkel der Trennbereiche zur Wachstumsrichtung bei mindestens 10° oder 15° oder 25° oder 35°. Alternativ oder zusätzlich beträgt dieser Winkel höchstens 80° oder 75° oder 65° oder 55°.
Gemäß zumindest einer Ausführungsform weisen die
Trennbereiche, im Querschnitt parallel zur Wachstumsrichtung der Halbleiterschichtenfolge gesehen, eine V-Form auf. Mit anderen Worten sind die Trennbereiche dann aus mindestens zwei Unterbereichen zusammengesetzt, die einen mittleren Winkel zueinander von > 0° aufweisen. Durch solche
Trennbereiche sind Halbleiterchips mit einem trapezförmigen Querschnitt realisierbar. Eine Spitze der V-Form der
Trennbereiche zeigt von einer Rückseite des Trägerverbunds her bevorzugt in Richtung hin zur Halbleiterschichtenfolge und kann eine Oberseite des Trägerverbunds, auf der die
Halbleiterschichtenfolge aufgebracht ist, berühren. Außerdem ist es möglich, dass die Trennbereiche, im Querschnitt gesehen, symmetrisch zur Wachstumsrichtung gestaltet sind.
Gemäß zumindest einer Ausführungsform wird die Laserstrahlung von der der Halbleiterschichtenfolge abgewandten Rückseite des Trägerverbunds her eingestrahlt. Hierdurch ist es möglich, dass keine oder kein signifikanter Anteil der verwendeten Laserstrahlung in die Halbleiterschichtenfolge gelangt .
Gemäß zumindest einer Ausführungsform wird zwischen dem
Schritt des Erzeugens und dem Schritt des Ätzens der
Materialveränderungen eine Spiegelschicht ganzflächig oder stellenweise auf der Rückseite des Trägerverbunds
aufgebracht. Bei der Spiegelschicht kann es sich um einen Metallspiegel, etwa basierend auf Aluminium oder Silber, oder auch um einen Bragg-Spiegel mit einer Abfolge von Schichten mit abwechselnd niedrigem und hohem Brechungsindex handeln.
Gemäß zumindest einer Ausführungsform wird im Schritt des Erzeugens der Materialveränderungen durch die Laserstrahlung eine mechanische Integrität des Trägerverbunds nicht
zerstört. Es ist dabei möglich, dass eine Festigkeit des Trägerverbunds durch die Laserstrahlung höchstens so weit reduziert wird, dass der Trägerverbund noch als
zusammenhängendes Werkstück handhabbar ist. Hierdurch
reduziert sich ein Herstellungsaufwand. Es ist dabei nicht ausgeschlossen, dass temporäre Hilfsträger Verwendung finden, um den Trägerverbund mechanisch zu stabilisieren. Gemäß zumindest einer Ausführungsform werden, gerechnet pro Impuls der Laserstrahlung, je inselförmige
Materialveränderungen erzeugt. Pro Impuls beträgt ein Volumen der erzeugten Materialveränderung beispielsweise mindestens 0,05 μη3 oder 0,8 μη3 oder 5 μη3 und/oder höchstens 100 μη3 oder 50 μη3 oder 25 μη3 oder 10 μη3. Bedingt durch diese vergleichsweise kleinen Volumina lässt sich der Trennbereich gezielt und genau formen. Die Größe des Volumens ist
beispielsweise durch die Stärke der Fokussierung der
Laserstrahlung, durch die verwendeten Impulsdauern und
Impulsenergien einstellbar.
Gemäß zumindest einer Ausführungsform weist eine
Leistungsdichte der Laserstrahlung bei der
Materialveränderung einen Wert von mindestens 2 x 1013 W/ oder 5 x 1013 W/cm auf. Alternativ oder zusätzlich liegt die Leistungsdichte bei höchstens 1 x ΙΟ-^ w/cm2 oder 5 x
1014 W/cm2 oder 2,5 x 10l4 W/cm2. Gemäß zumindest einer Ausführungsform liegt eine mittlere Impulsdauer der Impulse der Laserstrahlung bei höchstens 50 ns oder 15 ns oder 5 ns . Weiterhin kann die Impulsdauer bei höchstens 1 ns oder 500 ps oder 5 ps liegen. Alternativ oder zusätzlich beträgt die mittlere Impulsdauer mindestens 50 fs oder 1 ps oder 10 ps oder 750 ps .
Gemäß zumindest einer Ausführungsform erfolgt das
nasschemische Ätzen mit einem Flusssäure-Wasser-Gemisch. Ein Anteil der Flusssäure, kurz FH, liegt beispielsweise bei mindestens 15 % oder 30 % und/oder bei höchstens 70 % oder 60 %. Eine Ätzdauer kann, abhängig von der Dicke des
Trägerverbunds in diesem Verfahrensschritt, mehrere Stunden betragen. Alternativ zu Flusssäure ist es auch möglich, bestimmte Laugen einzusetzen.
Gemäß zumindest einer Ausführungsform wird vor dem Schritt des Zerteilens der Trägerverbund gedünnt, etwa durch ein Schleifen. Bevorzugt liegt die Dicke des Trägerverbunds im fertigen Halbleiterchip und bevorzugt im Schritt des
Zerteilens bei mindestens 50 μιη oder 80 μιη oder 100 μιη und/oder bei höchstens 500 μιη oder 300 μιη oder 200 μιη oder 150 μιη. Durch das Dünnen vor dem Schritt des Zerteilens lässt sich die Ätzzeit reduzieren.
Gemäß zumindest einer Ausführungsform wird beim Bestrahlen mit den Laserimpulsen eine Kristallqualität des Saphirs herabgesetzt. Insbesondere wird durch die Laserbestrahlung der kristalline Saphir in amorphes oder mit einer kleinen Korngröße polykristallines Aluminiumoxid umgewandelt. Durch diese Umwandlung ist ein selektives Ätzen möglich, da das Material mit der verminderten Kristallqualität eine um mehrere Größenordnungen geringere Stabilität gegenüber ätzenden Materialien aufweisen kann als Saphir selbst.
Darüber hinaus wird ein optoelektronischer Halbleiterchip angegeben. Der optoelektronische Halbleiterchip wird mit einem Verfahren hergestellt, wie in Verbindung mit einer oder mehrerer der oben genannten Ausführungsformen angegeben.
Merkmale des Verfahrens sind daher auch für den
Halbleiterchip offenbart und umgekehrt.
In mindestens einer Ausführungsform weist der Halbleiterchip eine auf AlInGaN basierende Halbleiterschichtenfolge auf, die mindestens eine aktive Zone zur Strahlungserzeugung umfasst. Die Halbleiterschichtenfolge ist auf einem Träger aus Saphir aufgewachsen. Seitenflächen des Trägers weisen stellenweise oder ganzflächig eine Aufrauung auf. Die
Halbleiterschichtenfolge ist von den Seitenflächen
beabstandet . Nachfolgend werden ein hier beschriebenes Verfahren und ein hier beschriebener optoelektronischer Halbleiterchip unter Bezugnahme auf die Zeichnung anhand von Ausführungsbeispielen näher erläutert. Gleiche Bezugszeichen geben dabei gleiche Elemente in den einzelnen Figuren an. Es sind dabei jedoch keine maßstäblichen Bezüge dargestellt, vielmehr können einzelne Elemente zum besseren Verständnis übertrieben groß dargestellt sein.
Es zeigen:
Figur 1 eine schematische Darstellung eines hier
beschriebenen Verfahrens zur Herstellung von hier beschriebenen optoelektronischen Halbleiterchips in Schnittdarstellungen,
Figur 2 schematische Draufsichten auf Ausführungsbeispiele von hier beschriebenen optoelektronischen Halbleiterchips, und
Figur 3 schematische Schnittdarstellungen von
Ausführungsbeispielen von hier beschriebenen optoelektronischen Halbleiterchips .
In Figur 1 ist ein Verfahren zur Herstellung eines
optoelektronischen Bauteils 10 illustriert. Gemäß Figur 1A wird ein Trägerverbund 11 bereitgestellt. Bei dem
Trägerverbund 11 handelt es sich um einen Saphirwafer. Zu einer mechanischen Unterstützung können im Verfahrensschritt gemäß Figur 1A oder auch in nachfolgenden Verfahrensschritten jeweils temporäre Hilfsträger Verwendung finden, nicht dargestellt .
Beim Verfahrensschritt, wie in Figur 1B gezeichnet, wird an einer einer Rückseite 7 gegenüberliegenden Oberseite 72 eine Halbleiterschichtenfolge 2 epitaktisch aufgewachsen. Eine Wachstumsrichtung G der Halbleiterschichtenfolge 2 ist senkrecht zur Oberseite 72 orientiert. Die
Halbleiterschichtenfolge 2 umfasst zumindest eine aktive Zone zur Erzeugung einer elektromagnetischen Strahlung,
insbesondere von sichtbarem Licht. Es basiert die
Halbleiterschichtenfolge 2 auf AlInGaN.
An einer dem Trägerverbund 11 abgewandten Seite weist die Halbleiterschichtenfolge 2 eine Strahlungshauptseite 9 auf. Es ist möglich, dass an der Strahlungshauptseite 9 im Verfahrensschritt gemäß Figur 1B oder in einem nachfolgenden Verfahrensschritt eine Strukturierung zur Verbesserung einer Lichtauskoppelung erzeugt wird. Die Halbleiterschichtenfolge 2 erstreckt sich über den gesamten Trägerverbund 11
durchgehend und in einer im Rahmen der Herstellungstoleranzen gleichen Materialzusammensetzung hinweg.
Beim Verfahrensschritt gemäß Figur IC wird die
Halbleiterschichtenfolge 2 in Bereichen 5 entfernt. In diesen Bereichen 5 wird in späteren Verfahrensschritten das
Vereinzeln zu den Halbleiterchips 10 durchgeführt. Die
Bereiche 5 umgeben die in diesem Verfahrensschritt erzeugten Teilgebiete der Halbleiterschichtenfolge 2 bevorzugt jeweils ringsum und rahmenartig. Eine Breite der Bereiche 5 liegt insbesondere bei höchstens 20 μιη. Eine Dicke der
Halbleiterschichtenfolge 2 entlang der Wachstumsrichtung G liegt beispielsweise bei mindestens 2 μιη und/oder bei
höchstens 12 μιη. Optional kann auf die strukturierte Halbleiterschichtenfolge 2 eine Schutzschicht 8 aufgebracht werden. Bei der
Schutzschicht 8 kann es sich um eine temporäre Schutzschicht handeln, die in einem späteren Verfahrensschritt entfernt wird. Ebenso ist es möglich, dass die Schutzschicht 8
permanent an der Halbleiterschichtenfolge und im fertigen Halbleiterchip 10 verbleibt. Anders als dargestellt können auch mehrere Schutzschichten als Stapel aufgebracht werden. Ebenso abweichend von der Darstellung ist es nicht zwingend erforderlich, dass die Schutzschicht 8 Bereiche zwischen den Teilgebieten mit der Halbleiterschichtenfolge 2 ausspart. Die Schutzschicht 8 ist dazu eingerichtet, die
Halbleiterschichtenfolge 2 vor mechanischen Beschädigungen, vor einer Verschmutzung und insbesondere vor einem Ätzmittel, das in einem nachfolgenden Vereinzelungsschritt verwendet wird, zu schützen. Abweichend von der Darstellung ist es auch möglich, dass die Halbleiterschichtenfolge 2 bis an die Trennbereiche S heranreicht.
In einem optionalen, nicht gezeigten Verfahrensschritt kann der Trägerverbund 11 zum Beispiel durch Schleifen gedünnt werden. Ferner können an der Halbleiterschichtenfolge 2 und/oder an dem Trägerverbund 11 Einrichtungen zu einer elektrischen Kontaktierung der Halbleiterschichtenfolge 2 angebracht werden. Zu einer Vereinfachung der Darstellungen sind elektrische Kontakteinrichtungen wie Leiterbahnen oder Bondpads jeweils nicht gezeichnet. Beim Verfahrensschritt gemäß Figur 1D wird bevorzugt von der Rückseite 7 her eine gepulste Laserstrahlung L, symbolisiert durch einen Pfeil, in Trennbereichen S eingestrahlt. Die Trennbereiche S durchdringen den Trägerverbund 11 bevorzugt vollständig und sind weiterhin bevorzugt von der
Halbleiterschichtenfolge 2 beabstandet. Es liegen die
Trennbereiche S an der Oberseite 72 in den Bereichen 5, in denen die Halbleiterschichtenfolge 2 entfernt wurde.
Durch jeden Impuls der Laserstrahlung L wird ein bestimmtes Fokusvolumen in dem Trägerverbund 11 verändert.
Beispielsweise wird der Saphir des Trägerverbunds 11 durch die Laserstrahlung L lokal in dem Fokusvolumen in amorphes Aluminiumoxid umgewandelt, das leichter ätzbar ist. Die Trennbereiche S werden durch die einzelnen Impulse der
Laserstrahlung L abgerastert. Durch dieses Rastern ist eine Gestalt der Trennbereiche S weitestgehend frei bestimmbar. Es weist die Laserstrahlung L eine Wellenlänge auf, für die der Trägerverbund 11 und bevorzugt auch die
Halbleiterschichtenfolge 2 sowie die Schutzschicht 8
durchlässig sind. Durch die Laserstrahlung L wird eine mechanische Integrität des Trägerverbunds 11 bevorzugt nicht signifikant beeinträchtigt, sodass der Trägerverbund 11 auch nach dem Schritt gemäß Figur 1D als Gesamtes handhabbar bleibt . Im optionalen Verfahrensschritt, wie in Figur IE gezeichnet, wird an der Rückseite 7 stellenweise eine Spiegelschicht 6 aufgebracht. Einzelne Teilgebiete der Spiegelschicht 6 sind eineindeutig den Teilgebieten der Halbleiterschichtenfolge 2 zugeordnet. Die Trennbereiche S sind frei von der
Spiegelschicht 6. Es ist möglich, dass die Spiegelschicht 6 jeweils die Halbleiterschichtenfolge 2 in einer lateralen Richtung überragt. Abweichend von der Darstellung kann die Spiegelschicht 6 auch durchgehend auf der Rückseite 7
aufgebracht werden. Weiterhin optional kann sich an der
Spiegelschicht 6 eine weitere, nicht gezeichnete
Schutzschicht befinden, um Schäden an der Spiegelschicht, etwa während des nasschemischen Ätzens, zu verhindern. Eine solche Spiegelschicht 6 und/oder eine solche weitere
Schutzschicht kann auch in allen anderen
Ausführungsbeispielen vorhanden sein.
Das Zerteilen zu den einzelnen Halbleiterchips 10 erfolgt, wie in Figur 1F illustriert. Durch ein nasschemisches Ätzen, insbesondere durch Flusssäure, wird in den Trennbereichen S das durch die Laserstrahlung L veränderte Material weggeätzt. Die weggeätzten Areale weisen dieselbe Form auf, die mit den Impulsen der Laserstrahlung L im Verfahrensschritt gemäß Figur 1D abgerastert wurde. Durch ein solches Ätzen ist an Seitenflächen 3 der einzelnen Träger 1 der Halbleiterchips 10 eine Aufrauung 4 gezielt erzeugbar. Durch diese Aufrauung 4 ist eine
Lichtauskoppeleffizienz aus den Halbleiterchips 10 heraus steigerbar .
In Figur 2 sind jeweils schematische Draufsichten auf
Halbleiterchips 10 vor dem Vereinzeln gezeigt. Durch das Verfahren, wie in Verbindung mit Figur 1 illustriert, sind
Halbleiterchips 10 mit im Prinzip beliebigen Grundflächen, in Draufsicht gesehen, realisierbar. Insbesondere ist es nicht erforderlich, die für ein Brechen erforderlichen
KristallOrientierungen einzuhalten .
Gemäß Figur 2A weisen die Halbleiterchips 10 eine dreieckige Grundform auf. In Figur 2B ist eine sechseckige Grundform gezeigt und in Figur 2C eine parallelogrammförmige Grundform. Abweichend hiervon ist es, vergleiche Figur 2D, nicht
erforderlich, dass die Halbleiterchips 10 geradlinig
verlaufende Kanten und Begrenzungsflächen aufweisen, in
Draufsicht gesehen. So sind die Halbleiterchips 10 gemäß Figur 2D bogenförmig gestaltet. Solche Halbleiterchips 10 können beispielsweise in Autoscheinwerfern eingesetzt werden.
Bevorzugt ist die Grundform der Halbleiterchips 10 jeweils so gewählt, dass ein hoher Füllfaktor realisierbar ist. Dies ist bei den gezeigten Grundflächen jeweils der Fall. Hierdurch sind die Herstellungskosten reduzierbar.
Im Zusammenhang mit Figur 3 sind Querschnitte von
Halbleiterchips 10 dargestellt, wie mit dem Verfahren gemäß Figur 1 hergestellt. Gemäß Figur 3A weisen die
Halbleiterchips 10 jeweils einen trapezförmigen Querschnitt auf. Die Trennbereiche S sind in V-Form gestaltet und weisen hin zu der Halbleiterschichtenfolge 2. Durch eine solche Formgebung ist einerseits ein hoher Füllfaktor der
Halbleiterschichtenfolge 2 auf dem Saphir-Aufwachssubstrat erzielbar. Andererseits ist durch einen Winkel A von 0° zur Wachstumsrichtung G eine erhöhte Auskoppeleffizienz
erreichbar .
Gemäß Figur 3B weisen die Halbleiterchips 10 einen
parallelogrammförmigen Querschnitt auf. Wie auch in allen anderen Ausführungsbeispielen ist es möglich, dass nur einige Seitenflächen 3b des Trägers 1 mit der Aufrauung 4 versehen sind und andere Seitenflächen 3a nicht. Anders als
dargestellt kann aber auch die Seitenfläche 3a mit der
Aufrauung 4 versehen sein. Entsprechendes gilt für alle anderen Ausführungsbeispiele. Die Trennbereiche S sind im Querschnitt gesehen Geradenabschnitte.
Bei den Halbleiterchips 1, wie in Figur 3C illustriert, weisen die Seitenflächen 3 einen ersten Bereich auf, der parallel zur Wachstumsrichtung G orientiert ist, und einen zweiten Bereich, der schräg zur Wachstumsrichtung G
ausgerichtet ist. Einer oder beide dieser Bereiche können mit einer Aufrauung 4 versehen sein. Der Trennbereich S ist im Querschnitt gesehen dann in Form eines Y ausgebildet, wobei eine Öffnung des Y zur Rückseite 7 weist. Beim Ausführungsbeispiel gemäß Figur 3D ist der Trennbereich S in Form eines X gestaltet, im Querschnitt gesehen. Mit anderen Worten nimmt, in Richtung weg von der Rückseite 7, eine Breite des Trägers 1 zuerst zu und anschließend wieder ab .
Derartig vielseitig formbare Seitenflächen 3 sind durch das Verfahren gemäß Figur 1, insbesondere durch das Abrastern mit der Laserstrahlung L und das nachfolgende Ätzen,
realisierbar .
Die hier beschriebene Erfindung ist nicht durch die
Beschreibung anhand der Ausführungsbeispiele beschränkt.
Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist .
Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 10 2013 104 270.8, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.
Bezugs zeichenliste
Träger
Halbleiterschichtenfolge
Seitenflächen der Träger
Aufrauung
Bereich mit entfernter Halbleiterschichtenfolge Spiegelschicht
Rückseite des Trägerverbunds
Oberseite des Trägerverbunds
Schutzschicht
Strahlungshauptseite
optoelektronischer Halbleiterchip
Trägerverbünd
Winkel
Wachstumsrichtung
LaserStrahlung
Trennbereich

Claims

Patentansprüche
Verfahren zur Herstellung von mehreren
optoelektronischen Halbleiterchips (10) mit den
Schritten :
A) Bereitstellen eines Trägerverbunds (11), der ein Saphirwafer ist,
B) Aufbringen einer Halbleiterschichtenfolge (2) mit mindestens einer aktiven Zone zur Erzeugung einer elektromagnetischen Strahlung auf den Trägerverbund (11), und
C) Zerteilen des Trägerverbunds (11) und der
Halbleiterschichtenfolge (2) zu den einzelnen
Halbleiterchips (10) in Trennbereichen (S) zwischen benachbarten Halbleiterchips (10),
wobei der Schritt C) umfasst:
D) Erzeugen je einer Vielzahl von selektiv ätzbaren Materialveränderungen in dem Trägerverbund (11) in den Trennbereichen (S) durch eine fokussierte, gepulste Laserstrahlung (L) , wobei die Laserstrahlung (L) eine Wellenlänge aufweist, bei der der Trägerverbund (11) transparent ist, sowie nachfolgend
E) nasschemisches Ätzen der Materialveränderungen, sodass der Trägerverbund (11) zu einzelnen Trägern (1) für die Halbleiterchips (10) vereinzelt wird.
Verfahren nach dem vorhergehenden Anspruch,
wobei
- die Halbleiterschichtenfolge (2) auf AlInGaN basiert und epitaktisch auf den Trägerverbund (11) aufgewachsen wird,
- vor dem Schritt C) die Halbleiterschichtenfolge (2) teilweise oder vollständig aus den Trennbereichen (S) entfernt wird, und
- nach dem Schritt E) , in Draufsicht gesehen, die
Halbleiterchips (10) je mindestens zwei Ecken
aufweisen, in denen sich Kanten der Halbleiterchips (10) mit einem Winkel ungleich 90° treffen.
Verfahren nach einem der vorhergehenden Ansprüche, bei dem die Trennbereiche (S) , im Querschnitt gesehen, V-förmig und symmetrisch zur Wachstumsrichtung (G) gestaltet sind.
Verfahren nach einem der vorhergehenden Ansprüche, bei dem ein Bereich (5) an den Trennbereichen (11), in dem die Halbleiterschichtenfolge (2) vor dem Schritt C) entfernt wird, eine Breite zwischen einschließlich 1 ym und 20 ym aufweist.
Verfahren nach einem der vorhergehenden Ansprüche, bei dem durch die Trennbereiche (S) im Schritt C)
Seitenflächen (3) der Träger (1) geformt werden, wobei an den Seitenflächen (3) eine Aufrauung (4) geformt wird.
Verfahren nach dem vorhergehenden Anspruch,
wobei die Aufrauung (4) eine mittlere Rauheit zwischen einschließlich 0,25 ym und 3 ym aufweist.
Verfahren nach einem der vorhergehenden Ansprüche, bei dem im Schritt E) die Laserstrahlung (L) in den Trennbereichen (S) je in einem zweidimensionalen
Zickzack-Muster geführt wird.
Verfahren nach einem der vorhergehenden Ansprüche, bei dem die Trennbereiche (S) , im Querschnitt gesehen, in einem Winkel (A) ungleich 0° zu einer
Wachstumsrichtung (G) der Halbleiterschichtenfolge (2) verlaufen .
Verfahren nach dem vorhergehenden Anspruch,
bei dem Winkel (A) zwischen einschließlich 15° und 75° liegt und durch den Schritt D) bestimmt wird.
Verfahren nach einem der vorhergehenden Ansprüche, bei dem
- die Laserstrahlung (L) von einer der
Halbleiterschichtenfolge (2) abgewandten Rückseite (7) des Trägerverbunds (11) her eingestrahlt wird,
- zwischen den Schritten D) und E) eine Spiegelschicht (6) ganzflächig oder stellenweise auf der Rückseite (7) aufgebracht wird, und
- im Schritt D) eine mechanische Integrität des
Trägerverbunds (11) erhalten bleibt.
Verfahren nach einem der vorhergehenden Ansprüche, bei dem
- die Materialveränderungen, pro Impuls der
Laserstrahlung (L) , ein Volumen zwischen einschließlich 0,25 ym-3 und 50 ym^ aufweisen,
- eine Leistungsdichte der Laserstrahlung (L) bei der Materialveränderung zwischen einschließlich 2 x 1013 W/cm^ und 5 x lO^ W/cm^ liegt,
- eine mittlere Impulsdauer der Impulse der
Laserstrahlung (L) bei höchstens 50 ns liegt, und
- im Schritt D) das Ätzen mit Flusssäure erfolgt.
Verfahren nach einem der vorhergehenden Ansprüche, bei dem vor dem Schritt C) der Trägerverbund (11) gedünnt wird, sodass eine Dicke des Trägerverbunds (11) nach dem Dünnen zwischen einschließlich 80 ym und
300 ym liegt.
13. Verfahren nach einem der vorhergehenden Ansprüche,
bei dem durch die Impulse der Laserstrahlung (L) je inselförmige Materialveränderungen mit einer im
Vergleich zu nicht bestrahlten Teilen des
Trägerverbunds (11) reduzierten Kristallqualität erzeugt werden, wobei benachbarte Materialveränderungen überlappen oder sich berühren.
14. Optoelektronischer Halbleiterchip (10), der mit einem Verfahren nach einem der vorherigen Ansprüche
hergestellt ist,
wobei
- der Halbleiterchip (10) eine auf AlInGaN basierende Halbleiterschichtenfolge (2) mit zumindest einer aktiven Zone zur Strahlungserzeugung umfasst,
- die Halbleiterschichtenfolge (2) auf einem Träger (1) aus Saphir aufgewachsen ist,
- Seitenflächen (3) des Trägers (1) eine Aufrauung (4) mit einer mittleren Rauheit zwischen einschließlich 0,25 ym und 3 ym aufweisen, und
- die Halbleiterschichtenfolge (2) nicht bis an die Seitenflächen heranreicht.
PCT/EP2014/055527 2013-04-26 2014-03-19 Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip Ceased WO2014173589A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102013104270.8 2013-04-26
DE201310104270 DE102013104270A1 (de) 2013-04-26 2013-04-26 Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip

Publications (1)

Publication Number Publication Date
WO2014173589A1 true WO2014173589A1 (de) 2014-10-30

Family

ID=50289690

Family Applications (2)

Application Number Title Priority Date Filing Date
PCT/EP2014/055527 Ceased WO2014173589A1 (de) 2013-04-26 2014-03-19 Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
PCT/EP2014/055528 Ceased WO2014173590A1 (de) 2013-04-26 2014-03-19 Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip

Family Applications After (1)

Application Number Title Priority Date Filing Date
PCT/EP2014/055528 Ceased WO2014173590A1 (de) 2013-04-26 2014-03-19 Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip

Country Status (4)

Country Link
US (1) US9680049B2 (de)
CN (1) CN105122472B (de)
DE (2) DE102013104270A1 (de)
WO (2) WO2014173589A1 (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014110071A1 (de) 2014-07-17 2016-01-21 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil
JP6265175B2 (ja) * 2015-06-30 2018-01-24 日亜化学工業株式会社 半導体素子の製造方法
JP2017135246A (ja) * 2016-01-27 2017-08-03 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
DE102016111058A1 (de) 2016-06-16 2017-12-21 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Laserdiodenbarrens und Laserdiodenbarren
DE102016124526A1 (de) * 2016-12-15 2018-06-21 Osram Opto Semiconductors Gmbh Bauteil mit einem optoelektronischen Bauelement
JP6669144B2 (ja) * 2016-12-16 2020-03-18 日亜化学工業株式会社 発光素子の製造方法
DE102017100997A1 (de) * 2017-01-19 2018-07-19 Osram Opto Semiconductors Gmbh Halbleiterlaser und Verfahren zur Herstellung eines solchen Halbleiterlasers
JP6504194B2 (ja) * 2017-03-31 2019-04-24 日亜化学工業株式会社 発光素子の製造方法
US10497838B2 (en) * 2018-04-12 2019-12-03 Osram Opto Semiconductors Gmbh Method for producing an optic device, optic device and assembly comprising such an optic device
DE102018111319A1 (de) 2018-05-11 2019-11-14 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements
DE102021119999A1 (de) * 2021-08-02 2023-02-02 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterlaser und projektor

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003030271A2 (de) * 2001-09-28 2003-04-10 Osram Opto Semiconductors Gmbh Strahlungsemittierender halbleiterchip, verfahren zu dessen herstellung und strahlungsemittierendes bauelement
JP2012016726A (ja) * 2010-07-08 2012-01-26 Mitsubishi Chemicals Corp 窒化物材料の加工方法、半導体機能素子の製造方法、半導体発光素子の製造方法、半導体発光素子アレイ、半導体発光素子およびレーザ加工装置
WO2012060619A2 (ko) * 2010-11-03 2012-05-10 (주)버티클 반도체 소자 및 그 제조 방법
KR20120102897A (ko) * 2011-03-09 2012-09-19 한국기계연구원 레이저를 이용한 웨이퍼의 국부적 비정질화를 선행한 이방성 에칭방법 및 이를 이용한 다이싱 방법 및 드릴링 방법
US20130023076A1 (en) * 2011-07-21 2013-01-24 Hamamatsu Photonics K.K. Method for manufacturing light-emitting device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI327340B (en) * 2004-10-07 2010-07-11 Showa Denko Kk Production method for semiconductor device
DE102005041064B4 (de) * 2005-08-30 2023-01-19 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Oberflächenmontierbares optoelektronisches Bauelement und Verfahren zu dessen Herstellung
US20070298529A1 (en) * 2006-05-31 2007-12-27 Toyoda Gosei, Co., Ltd. Semiconductor light-emitting device and method for separating semiconductor light-emitting devices
JP4903179B2 (ja) 2007-04-23 2012-03-28 サムソン エルイーディー カンパニーリミテッド． 発光装置及びその製造方法
DE102008010512A1 (de) 2008-02-22 2009-08-27 Osram Opto Semiconductors Gmbh Optoelektronisches Bauteil und Verfahren zur Herstellung eines optoelektronischen Bauteils
US20100015782A1 (en) 2008-07-18 2010-01-21 Chen-Hua Yu Wafer Dicing Methods
US8216867B2 (en) * 2009-06-10 2012-07-10 Cree, Inc. Front end scribing of light emitting diode (LED) wafers and resulting devices
JP5643036B2 (ja) * 2010-09-14 2014-12-17 株式会社ディスコ 光デバイスウエーハの加工方法
CN102130253B (zh) * 2011-01-27 2012-12-26 广东银雨芯片半导体有限公司 一种高出光效率的led晶片及其制造方法
US8912025B2 (en) * 2011-11-23 2014-12-16 Soraa, Inc. Method for manufacture of bright GaN LEDs using a selective removal process

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003030271A2 (de) * 2001-09-28 2003-04-10 Osram Opto Semiconductors Gmbh Strahlungsemittierender halbleiterchip, verfahren zu dessen herstellung und strahlungsemittierendes bauelement
JP2012016726A (ja) * 2010-07-08 2012-01-26 Mitsubishi Chemicals Corp 窒化物材料の加工方法、半導体機能素子の製造方法、半導体発光素子の製造方法、半導体発光素子アレイ、半導体発光素子およびレーザ加工装置
WO2012060619A2 (ko) * 2010-11-03 2012-05-10 (주)버티클 반도체 소자 및 그 제조 방법
EP2637222A2 (de) * 2010-11-03 2013-09-11 Verticle, Inc. Halbleiterbauelement und herstellungsverfahren dafür
KR20120102897A (ko) * 2011-03-09 2012-09-19 한국기계연구원 레이저를 이용한 웨이퍼의 국부적 비정질화를 선행한 이방성 에칭방법 및 이를 이용한 다이싱 방법 및 드릴링 방법
US20130023076A1 (en) * 2011-07-21 2013-01-24 Hamamatsu Photonics K.K. Method for manufacturing light-emitting device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
MAREN HÖRSTMANN-JUNGEMANN ET AL: "3D-Microstructuring of Sapphire using fs-Laser Irradiation and Selective Etching", JOURNAL OF LASER MICRO/NANOENGINEERING, vol. 5, no. 2, 2010, pages 145 - 149, XP055117400, DOI: 10.2961/jlmn.2010.02.0009 *

Also Published As

Publication number Publication date
US9680049B2 (en) 2017-06-13
WO2014173590A1 (de) 2014-10-30
CN105122472A (zh) 2015-12-02
US20160027959A1 (en) 2016-01-28
DE112014002166A5 (de) 2016-01-07
DE102013104270A1 (de) 2014-10-30
CN105122472B (zh) 2018-06-05

Similar Documents

Publication Publication Date Title
DE102013104270A1 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102010030358B4 (de) Verfahren zum Abtrennen einer Substratscheibe
DE112013005634B4 (de) Verfahren zum Vereinzeln eines Verbundes in Halbleiterchips und Halbleiterchip
DE102010020625B4 (de) Verfahren zur Herstellung eines kantenemittierenden Halbleiterlasers
DE112016000546T5 (de) Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterbauelement
DE112010002423T5 (de) Front end-anreissen von leuchtdioden (led; light emitting diode)-wafern und resultierende geräte
DE112013006065B4 (de) Verfahren zur Herstellung von Halbleiter-Laserelementen und Halbleiter-Laserelement
DE102011112904A1 (de) Lichtemittierende Vorrichtungsstruktur und Verfahren zur Herstellung derselben
DE112008001614T5 (de) Halbleiterlichtemissionsvorrichtung und Verfahren zu ihrer Herstellung
DE102013107967B4 (de) Optoelektronischer Halbleiterchip, optoelektronisches Bauelement und Verfahren zur Herstellung einer Mehrzahl von optoelektronischen Halbleiterchips
DE112016000371B4 (de) Verfahren zur Herstellung einer Mehrzahl von Halbleiterchips und Halbleiterchip
WO2013060578A1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips
EP2091116A2 (de) Verfahren zur Herstellung eines Halbleiterlasers sowie Halbleiterlaser
DE102021121684A1 (de) Verfahren zum Vereinzeln von Halbleiterbauelementen
WO2025172159A1 (de) Laservorrichtung und verfahren
DE112015002498B4 (de) Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung
EP2223333A2 (de) Verfahren zur herstellung von halbleiterchips und halbleiterchip
WO2016008805A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterbauteils und optoelektronisches halbleiterbauteil
WO2014026951A1 (de) Verfahren zur herstellung eines halbleiter-laserelements und halbleiter-laserelement
WO2014095353A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
WO2018019846A1 (de) Strahlungsemittierender halbleiterchip, verfahren zur herstellung einer vielzahl strahlungsemittierender halbleiterchips, strahlungsemittierendes bauelement und verfahren zur herstellung eines strahlungsemittierenden bauelements
WO2015011028A1 (de) Optoelektronischer halbleiterchip, halbleiterbauelement und verfahren zur herstellung von optoelektronischen halbleiterchips
DE102016112584B4 (de) Halbleiterchip, Verfahren zur Herstellung eines Halbleiterchips und Vorrichtung mit einer Mehrzahl von Halbleiterchips
WO2016091759A1 (de) Halbleiterbauelement und verfahren zur herstellung einer mehrzahl von halbleiterbauelementen
WO2020078744A1 (de) Halbleiterlaser und herstellungsverfahren für halbleiterlaser

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14711961

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14711961

Country of ref document: EP

Kind code of ref document: A1