KR20120102897A - 레이저를 이용한 웨이퍼의 국부적 비정질화를 선행한 이방성 에칭방법 및 이를 이용한 다이싱 방법 및 드릴링 방법 - Google Patents

레이저를 이용한 웨이퍼의 국부적 비정질화를 선행한 이방성 에칭방법 및 이를 이용한 다이싱 방법 및 드릴링 방법 Download PDF

Info

Publication number
KR20120102897A
KR20120102897A KR1020110020782A KR20110020782A KR20120102897A KR 20120102897 A KR20120102897 A KR 20120102897A KR 1020110020782 A KR1020110020782 A KR 1020110020782A KR 20110020782 A KR20110020782 A KR 20110020782A KR 20120102897 A KR20120102897 A KR 20120102897A
Authority
KR
South Korea
Prior art keywords
wafer
laser
etching
anisotropic etching
silicon
Prior art date
Application number
KR1020110020782A
Other languages
English (en)
Other versions
KR101222489B1 (ko
Inventor
신동식
서정
최상규
Original Assignee
한국기계연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국기계연구원 filed Critical 한국기계연구원
Priority to KR1020110020782A priority Critical patent/KR101222489B1/ko
Publication of KR20120102897A publication Critical patent/KR20120102897A/ko
Application granted granted Critical
Publication of KR101222489B1 publication Critical patent/KR101222489B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching
    • H01L21/30608Anisotropic liquid etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Laser Beam Processing (AREA)

Abstract

본 발명은 레이저를 이용한 웨이퍼의 국부적 비정질화를 선행한 에칭방법 및 이를 이용한 다이싱 방법 및 드릴링 방법에 관한 것으로, 특히 웨이퍼의 일면에 코팅층을 형성하는 단계와, 상기 웨이퍼에 레이저를 조사하여 상기 코팅층은 제거하면서 웨이퍼는 비정질화시키거나, 상기 코팅층은 제거하면서 웨이퍼의 두께 중 설정 부분은 비정질화시키고 나머지 부분은 가공하는 단계와, 상기 웨이퍼의 레이저가공 부위를 에칭하는 단계를 포함하는 것을 특징으로 하는 레이저를 이용한 웨이퍼의 국부적 비정질화를 선행한 에칭방법을 개시한다.

Description

레이저를 이용한 웨이퍼의 국부적 비정질화를 선행한 이방성 에칭방법 및 이를 이용한 다이싱 방법 및 드릴링 방법{Method for Wafer Dicing and Drilling through Anisotropic Etching after Local Amorphization using Laser Beam}
본 발명은 다이싱 또는 드릴링 작업시에 웨이퍼의 치핑(chipping) 방지, 파티클 생성 방지 등을 목적으로 웨이퍼 다이싱 전에 칩 간의 절단 영역인 다이싱 라인, 혹은 스트리트(street)에 레이저를 이용한 웨이퍼의 국부적 비정질화를 실현하는 이방성 에칭방법 및 이를 이용한 다이싱 방법과 드릴링 방법에 관한 것이다.
기존의 다이싱(Wafer Dicing) 공정은 쏘잉(sawing)이라고도 하며 반도체 생산 공정 가운데 웨이퍼 제조 공정과 패키징 공정 사이에 위치하여 웨이퍼를 개별 칩 단위로 분리하는 공정이며, 가장 일반적인 다이싱의 개념은 웨이퍼를 다이아몬드 블레이드를 사용하여 절단하는 것이다.
반도체 칩이 고집적화 되어감에 따라 칩 간의 절단 영역인 다이싱 라인, 혹은 스트리트(street)가 점점 미세해지고, 이에 따라 보다 정밀한 다이싱 기술과 이를 행할 수 있는 장치의 개발이 요구되고 있다. 반도체 웨이퍼의 직경은 70년대 말 4inch(100mm)에서 5inch, 6inch, 8inch로 점점 증가하였고 현재는 8inch에서 12inch로 대체되어 가고 있는 시점이다.
따라서 스마트 카드 등에 사용되는 초박형 칩이나 12inch(300mm) 대구경 웨이퍼에 대응하는 웨이퍼 다이싱 장비의 필요성이 높아지고, CSP(Chip Scale Package), BGA(Ball Grid Array) 등 웨이퍼 레벨 패키지의 개발과 함께 실리콘의 절단 뿐만 아니라 몰딩 수지와 에폭시 수지 등을 동시에 절단할 수 있는 기술도 요구되고 있다.
한편, 초박형 웨이퍼의 경우, 치핑(chipping) 억제가 최대의 과제인데 그것은 칩이 얇아지면 치핑(chipping)의 허용범위도 작아지기 때문이다.
이를 위한 종래의 방법을 도 1에 도시하였다. 도 1을 참조하면 세 가지 다이싱 방법이 있는데, 쏘우 다이싱(Saw dicing)법은 블레이드로 웨이퍼를 절단하는 것인데, 블레이드의 모양과 관련하여서는 주로 블레이드의 에지 부분의 형태의 변화가 주목할 만하다. 즉, 주로 절삭시의 저항을 줄이고 치핑을 억제할 수 있도록 다양한 모양의 변화가 시도되어 왔으나, 여전히 치핑은 발생하고 파티클이 발생되며 브레이킹 공정을 요구한다.
레이저 다이싱(Laser dicing)법은 쏘우 다이싱법에 비해 양방향 가공이 가능하므로 가공속도가 뛰어난 장점이 있고, 다이싱 라인의 선폭을 줄일 수 있어 칩의 생산량을 늘릴 수 있으나, 여전히 파티클이 발생하고 열적영향부가 발생하여 응력이 존재하며 브레이킹 후 에지가 발생되는 문제점이 있다.
스텔스 다이싱(Stealth dicing)법은 상기 쏘우 다이싱법과 레이저 다이싱법에 비해 가장 우수한 다이싱이라 할 수 있지만, 확장방식의 브레이킹 장치가 필요하고, 브레이킹시 파티클이 발생하며, 레이저에 의한 열응력이 존재할 수 있고, 에지가 날카로워 기계적 응력 발생을 야기하는 문제점이 있다.
본 발명의 목적은 다이싱 또는 드릴링 작업시에 웨이퍼의 치핑(chipping) 방지, 파티클 생성 방지, 에지 방지 등을 위해 웨이퍼 다이싱 전에 칩 간의 절단 영역인 다이싱 라인, 혹은 스트리트(street)에 레이저를 이용한 웨이퍼의 국부적 비정질화를 실현하는 에칭방법을 제공하는데 있다.
상기와 같은 목적을 달성하기 위하여 본 발명은 웨이퍼의 일면에 코팅층을 형성하는 단계와; 상기 웨이퍼에 레이저를 조사하여, 상기 코팅층은 제거하면서 웨이퍼는 비정질화시키거나, 상기 코팅층은 제거하면서 웨이퍼의 두께 중 설정 부분은 비정질화시키고 나머지 부분은 제거하는 단계와; 상기 웨이퍼의 레이저가공 부위를 에칭하는 단계;를 포함하는 것을 특징으로 하는 레이저를 이용한 웨이퍼의 국부적 비정질화를 선행한 에칭방법을 개시한다.
본 발명에 의하면, 종래의 기계가공에 비하여 웨이퍼의 치핑(chipping)이 방지되고, 파티클들이 발생하지 않으며, 브레이킹 공정이 필요 없거나 간단해진다.
또한, 종래의 레이저 가공공정에 비하여 열적영향부를 배제할 수 있고, 이로 인한 응력이 존재하지 않으며, 파티클들이 발생하지 않고, 브레이킹 후 날카롭게 형성되던 에지를 발생시키지 않는다.
또한, 비정질화된 부분은 기존의 결정부분에 비해 에칭성능이 10배 이상 우수하여 이방성 에칭(anisotropic etching)이 가능해지는 장점을 갖는다.
도 1은 종래의 여러 형태의 다이싱 법을 도시한 도면,
도 2는 본 발명의 일실시예에 따른 에칭 방법을 나타낸 도면,
도 3은 본 발명의 다른 실시예에 따른 에칭 방법을 나타낸 도면,
도 4는 종래의 스텔스 다이싱 법의 레이저 출력과 본 발명의 레이저 출력에 따른 웨이퍼에 미치는 열적영향부를 비교한 도면.
본 발명은 레이저를 이용한 웨이퍼의 국부적 비정질화를 선행한 에칭방법 및 이를 이용한 다이싱 방법 및 드릴링 방법에 관한 것이다.
레이저를 이용한 웨이퍼의 국부적 비정질화를 선행한 에칭방법(이하, '에칭방법'이라 함)은 (a) 웨이퍼(10)의 일면에 코팅층(20)을 형성하는 단계와; (b) 상기 웨이퍼(10)에 레이저를 조사하여, 상기 코팅층(20)은 제거하면서 웨이퍼(10)는 비정질화시키거나, 상기 코팅층(20)은 제거하면서 웨이퍼(10)의 두께 중 설정 부분은 비정질화시키고 나머지 부분은 제거하는 단계와; (c) 상기 웨이퍼(10)의 레이저가공 부위를 에칭하는 단계;를 포함한다.
여기서, 상기 코팅층(20)은 감광성 고분자(PR), 질화규소(SiN), 산화규소(SiO2) 중 어느 하나인 것을 특징으로 한다.
또한, 상기 웨이퍼(10)는 실리콘, 또는 사파이어인 것을 특징으로 한다.
또한, 상기 웨이퍼(10)가 사파이어이면, 상기 (b)단계의 레이저는 웨이퍼(10)를 투과하며 집속이 된 영역에서 비선형 흡수가 이루어지는 자외선(UV), 또는 가시광선영역의 파장이며, 출력밀도는 비선형 흡수가 가능한 1012W/cm2 이상을 만족하는 15ps급 이하의 극초단 펄스급인 것을 특징으로 한다.
또한, 상기 웨이퍼(10)가 실리콘이면, 상기 (b)단계의 레이저는 웨이퍼(10)를 투과하며 집속이 된 영역에서 비선형 흡수가 이루어지는 근적외선(NIR)영역의 파장이고, 출력밀도는 비선형 흡수가 가능한 1012W/cm2 이상을 만족하는 15ps급 이하의 극초단 펄스급인 것을 특징으로 한다.
또한, 상기 웨이퍼(10)가 실리콘이고, 상기 (c)단계가 습식 에칭일 경우, 상기 (c)단계의 에칭의 주재료는 수산화 칼륨(KOH), 또는 수산화테트라메틸암모늄(TMAH)인 것을 특징으로 한다.
또한, 상기 웨이퍼(10)가 사파이어이고, 상기 (c)단계가 습식 에칭일 경우, 상기 (c)단계의 에칭의 주재료는 인산(H3PO4), 불산(HF), 인산과 불산을 혼합한 용액 중 어느 하나인 것을 특징으로 한다.
또한, 상기 웨이퍼(10)가 실리콘이고, 상기 (c)단계가 건식 에칭인 경우, 상기 (c)단계의 에칭의 주재료는 4불화탄소(CF4), 불화메탄(CHF3), 3불화질소(NF3), 브롬수소(HBr), 염소(Cl), 2불화크세논(XeF2), 3불화염소(ClF3), 프레온12(CCl2F2) 중 어느 하나인 것을 특징으로 하고, 상기 선택된 주재료는 산소(O2), 아르곤(Ar), 질소(N2), 크세논(Xe) 중 어느 하나를 혼합하거나, 둘 이상을 혼합한 것을 특징으로 한다.
또한, 상기 웨이퍼(10)가 사파이어이고, 상기 (c)단계가 건식 에칭인 경우, 상기 (c)단계의 에칭의 주재료는 3염화붕소(BCl3), 염소(Cl2), 아르곤(Ar) 중 어느 하나이거나, 둘 이상을 혼합한 혼합가스인 것을 특징으로 한다.
구체적으로, 본 발명의 일실시예에 따른 에칭방법은 도 2에 도시한 바와 같이 (a) 내지 (c)의 단계를 포함하는데,
(a)단계는 웨이퍼(10)의 일면에 코팅층(20)을 형성하는 단계로서, 웨이퍼(10)는 전자제품용 칩(예컨대, 메모리)의 재료로서는 실리콘 웨이퍼가 적합하고, LED용 칩의 재료로서는 사파이어 웨이퍼가 주요 적용 대상이다. 그리고 LED용 칩의 재료로서 사파이어 외에도 갈륨나이트라이드(GaN) 및 실리콘 카바이드(SiC) 웨이퍼가 향후에 적용이 될 가능성이 있다.
한편, 코팅층(20)은 감광성 고분자(PR: Photoresist), 또는 산화규소(SiO2), 질화규소(SiN) 디포지션 중 어느 하나일 수 있는데, 상기 (c)단계가 습식 또는 건식 에칭일 경우에는 PR이고, 상기 (c)단계가 습식 에칭이면서 때로는 250℃까지 가열하는 경우도 발생하므로 이때는 웨이퍼에 일반 감광성 고분자(PR) 대신 질화규소(SiN) 또는 산화규소(SiO2)를 코팅하는 것이 바람직하다(감광성 고분자(PR)는 약 100℃ 이상에서 분해됨).
(b)단계는 상기 웨이퍼(10)에 레이저(L)를 조사하여 상기 코팅층(20)을 제거하면서 웨이퍼(10)는 비정질화시키는 단계로서, 코팅층(20)이 하측을 향하도록 웨이퍼(10)를 뒤집고, 웨이퍼(10)의 상방향에서 레이저(L)를 조사하되, 코팅층(20)은 제거하면서 동시에 웨이퍼(10)는 비정질화시킨다.
여기서, 레이저의 파장은 기본적으로는 웨이퍼(10)를 투과하며 집속이 된 영역에서 비선형 흡수가 이루어지는 파장이 적합(예컨대, 웨이퍼(10)가 실리콘인 경우는 근적외선(NIR) 파장, 사파이어인 경우는 자외선(UV) 또는 녹색(Green) 파장의 레이저가 바람직함)하다. 한편, 웨이퍼(10)의 코팅층(20)이 감광성 고분자(PR)일 경우는 흡수가 될 수 있는 파장을 사용하여야 하며, 감광성 고분자(PR) 또한 레이저 파장에 흡수가 될 수 있는 재료를 선택해서 형성하여야 한다.
바람직한 적용예로서 레이저의 자외선 파장에 적합한 감광성 고분자로서 AZ Electronic Materials사의 AZ5214E가 있으며 이외에도 AZ1500, AZ3300, AZP4000계열 등이 있다.
레이저의 출력밀도는 비선형 흡수가 가능한 1012W/cm2 이상이 바람직하다.
레이저의 펄스폭은 상기 출력밀도를 만족하기 위한 100ns급이면 되나 바람직하게는 극초단 펄스급(15ps급 이하) 레이저가 유리한데, 이는 도 4 및 아래의 표1에 나타낸 바와 같이 재료의 열적반응을 최소화할 수 있기 때문이다. 즉, 피코초 레이저는 5W이하의 낮은 평균출력으로도 가공이 가능하므로 기존의 공정에서 20W급의 가공에 의해 발생하던 열적영향부가 줄어든다.
Figure pat00001
(c)단계는 상기 웨이퍼(10)의 레이저가공 부위를 에칭하는 단계로서, 습식 에칭과 건식 에칭일 수 있다.
여기서, (c)단계가 습식 에칭이고, (a)단계에서의 웨이퍼(10)가 실리콘이면 레이저가공 부위를 에칭하는 주재료는 수산화 칼륨(KOH), 또는 수산화테트라메틸암모늄(TMAH)이 적합하고, (c)단계가 습식 에칭이고, 웨이퍼(10)가 사파이어이면 레이저가공 부위를 에칭하는 주재료는 인산(H3PO4), 불산(HF), 인산과 불산을 혼합한 혼합용액 중 어느 하나인 것이 적합하다.
한편, (c)단계가 건식 에칭이고, (a)단계에서의 웨이퍼(10)가 실리콘이면, 레이저가공 부위를 에칭하는 주재료는 불화탄소(CF4), 불화메탄(CHF3), 3불화질소(NF3), 브롬수소(HBr), 염소(Cl), 2불화크세논(XeF2), 3불화염소(ClF3), 프레온12(CCl2F2) 중 어느 하나인 것이 적합하고, 여기에 산소(O2), 아르곤(Ar), 질소(N2), 크세논(Xe)중 어느 하나를 혼합하거나, 둘 이상을 혼합하여 사용할 수 있으며, (c)단계가 건식 에칭이고, (a)단계에서의 웨이퍼(10)가 사파이어이면, 레이저가공 부위를 에칭하는 주재료는 3염화붕소(BCl3), 염소(Cl2), 아르곤(Ar) 중 어느 하나이거나, 둘 이상을 혼합한 혼합가스인 것이 적합하다.
본 발명의 다른 실시예에 따른 에칭방법은 도 3에 도시한 바와 같이 (a) 내지 (c)의 단계를 포함하는데, 상기 일실시예에서와 같은 (a) 및 (c)단계를 포함하고, 다만 (b)단계에서 레이저가공되는 웨이퍼(10) 부위가 다른 것이 특징이다. 즉, 웨이퍼(10)의 두께 중 T1만큼의 두께는 비정질화시키고, T2만큼의 두께 및 코팅층(20)은 제거, 즉 가공한다. 도 3의 경우는 웨이퍼 전체를 비정질화하는 경우에 비하여 높은 에너지가 필요하지만 미리 사파이어에 홈이 나 있는 경우 에칭율이 더욱 상승하는 효과가 발생한다. 에칭율이 상승하는 이유로서는 홈이 형성이 되면서 거친표면 특성으로 인하여 에칭액의 내부침투가 더욱 용이하게 되기 때문이다.
상기와 같은 일실시예 및 다른 실시예에서의 웨이퍼(10)에 대한 레이저가공으로 비정질화된 부분(11,12)은 결정부분에 비해 에칭성능이 10배 이상 우수하며, 에칭시 비정질화된 부분(11,12)을 따라 에칭이 이루어지는데 이에 따라 기존의 공정에서와 같이 동방성에칭이 이루어지는 것을 방지할 수 있고, 이방성 에칭이 가능하다.
한편, 본 발명에서의 다이싱 방법과 드릴링 방법은 상기 일실시예 및 다른 실시예의 에칭방법을 포함하며, 이로 인해 다이싱 및 드릴링 시 치핑 및 파티클 발생이 방지된다.
10: 웨이퍼 20: 코팅층
L: 레이저

Claims (12)

  1. (a) 웨이퍼(10)의 일면에 코팅층(20)을 형성하는 단계와;
    (b) 상기 웨이퍼(10)에 레이저를 조사하여, 상기 코팅층(20)은 제거하면서 웨이퍼(10)는 비정질화시키거나, 상기 코팅층(20)은 제거하면서 웨이퍼(10)의 두께 중 설정 부분은 비정질화시키고 나머지 부분은 제거하는 단계와;
    (c) 상기 웨이퍼(10)의 레이저가공 부위를 에칭하는 단계;
    를 포함하는 것을 특징으로 하는 레이저를 이용한 웨이퍼의 국부적 비정질화를 선행한 이방성 에칭방법.
  2. 제 1항에 있어서,
    상기 코팅층(20)은 감광성 고분자(PR), 질화규소(SiN), 산화규소(SiO2) 중 어느 하나인 것을 특징으로 하는 레이저를 이용한 웨이퍼의 국부적 비정질화를 선행한 이방성 에칭방법.
  3. 제 2항에 있어서,
    상기 웨이퍼(10)는 실리콘, 또는 사파이어인 것을 특징으로 하는 레이저를 이용한 웨이퍼의 국부적 비정질화를 선행한 이방성 에칭방법.
  4. 제 3항에 있어서,
    상기 웨이퍼(10)가 사파이어이면, 상기 (b)단계의 레이저는 웨이퍼를 투과하며 집속이 된 영역에서 비선형 흡수가 이루어지는 자외선(UV), 또는 녹색(Green) 파장이며,
    출력밀도는 비선형 흡수가 가능한 1012W/cm2 이상을 만족하는 15ps급 이하의 극초단 펄스급인 것을 특징으로 하는 레이저를 이용한 웨이퍼의 국부적 비정질화를 선행한 이방성 에칭방법.
  5. 제 3항에 있어서,
    상기 웨이퍼(10)가 실리콘이면, 상기 (b)단계의 레이저는 웨이퍼를 투과하며 집속이 된 영역에서 비선형 흡수가 이루어지는 근적외선(NIR) 파장이고,
    출력밀도는 비선형 흡수가 가능한 1012W/cm2 이상을 만족하는 15ps급 이하의 극초단 펄스급인 것을 특징으로 하는 레이저를 이용한 웨이퍼의 국부적 비정질화를 선행한 이방성 에칭방법.
  6. 제 3항에 있어서,
    상기 웨이퍼(10)가 실리콘이고, 상기 (c)단계가 습식 에칭일 경우,
    상기 (c)단계의 에칭의 주재료는 수산화 칼륨(KOH), 또는 수산화테트라메틸암모늄(TMAH)인 것을 특징으로 하는 레이저를 이용한 웨이퍼의 국부적 비정질화를 선행한 이방성 에칭방법.
  7. 제 3항에 있어서,
    상기 웨이퍼(10)가 사파이어이고, 상기 (c)단계가 습식 에칭일 경우,
    상기 (c)단계의 에칭의 주재료는 인산(H3PO4), 불산(HF), 인산과 불산을 혼합한 혼합용액 중 어느 하나인 것을 특징으로 하는 레이저를 이용한 웨이퍼의 국부적 비정질화를 선행한 이방성 에칭방법.
  8. 제 3항에 있어서,
    상기 웨이퍼(10)가 실리콘이고, 상기 (c)단계가 건식 에칭인 경우,
    상기 (c)단계의 에칭의 주재료는 4불화탄소(CF4), 불화메탄(CHF3), 3불화질소(NF3), 브롬수소(HBr), 염소(Cl), 2불화크세논(XeF2), 3불화염소(ClF3), 프레온12(CCl2F2) 중 어느 하나인 것을 특징으로 하는 레이저를 이용한 웨이퍼의 국부적 비정질화를 선행한 이방성 에칭방법.
  9. 제 8항에 있어서,
    상기 선택된 주재료는 산소(O2), 아르곤(Ar), 질소(N2), 크세논(Xe) 중 어느 하나를 혼합하거나, 둘 이상을 혼합한 것을 특징으로 하는 레이저를 이용한 웨이퍼의 국부적 비정질화를 선행한 이방성 에칭방법.
  10. 제 3항에 있어서,
    상기 웨이퍼(10)가 사파이어이고, 상기 (c)단계가 건식 에칭인 경우,
    상기 (c)단계의 에칭의 주재료는 3염화붕소(BCl3), 염소(Cl2), 아르곤(Ar) 중 어느 하나이거나, 둘 이상을 혼합한 혼합가스인 것을 특징으로 하는 레이저를 이용한 웨이퍼의 국부적 비정질화를 선행한 이방성 에칭방법.
  11. 제 1항 내지 제 10항 중 어느 한 항의 에칭방법을 포함하는 다이싱 방법.
  12. 제 1항 내지 제 10항 중 어느 한 항의 에칭방법을 포함하는 드릴링 방법.
KR1020110020782A 2011-03-09 2011-03-09 레이저를 이용한 웨이퍼의 국부적 비정질화를 선행한 이방성 에칭방법 및 이를 이용한 다이싱 방법 및 드릴링 방법 KR101222489B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110020782A KR101222489B1 (ko) 2011-03-09 2011-03-09 레이저를 이용한 웨이퍼의 국부적 비정질화를 선행한 이방성 에칭방법 및 이를 이용한 다이싱 방법 및 드릴링 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110020782A KR101222489B1 (ko) 2011-03-09 2011-03-09 레이저를 이용한 웨이퍼의 국부적 비정질화를 선행한 이방성 에칭방법 및 이를 이용한 다이싱 방법 및 드릴링 방법

Publications (2)

Publication Number Publication Date
KR20120102897A true KR20120102897A (ko) 2012-09-19
KR101222489B1 KR101222489B1 (ko) 2013-01-15

Family

ID=47111107

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110020782A KR101222489B1 (ko) 2011-03-09 2011-03-09 레이저를 이용한 웨이퍼의 국부적 비정질화를 선행한 이방성 에칭방법 및 이를 이용한 다이싱 방법 및 드릴링 방법

Country Status (1)

Country Link
KR (1) KR101222489B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014173590A1 (de) * 2013-04-26 2014-10-30 Osram Opto Semiconductors Gmbh Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
WO2019240455A1 (ko) * 2018-06-15 2019-12-19 주식회사 엘지화학 비정질 박막의 제조방법
KR20200019929A (ko) * 2017-07-26 2020-02-25 가부시기가이샤 디스코 기판을 프로세싱하는 방법
KR20210142753A (ko) * 2019-04-18 2021-11-25 3디 글래스 솔루션즈 인코포레이티드 고효율 다이 다이싱 및 릴리스
CN114682905A (zh) * 2022-04-24 2022-07-01 北京理工大学 一种超快激光加工和调制可重构多阶图案化存储的方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040086725A (ko) * 2002-02-25 2004-10-12 가부시기가이샤 디스코 반도체 웨이퍼의 분할 방법
KR101506355B1 (ko) * 2007-05-25 2015-03-26 하마마츠 포토닉스 가부시키가이샤 절단용 가공방법
JP5312761B2 (ja) 2007-08-09 2013-10-09 浜松ホトニクス株式会社 切断用加工方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014173590A1 (de) * 2013-04-26 2014-10-30 Osram Opto Semiconductors Gmbh Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
WO2014173589A1 (de) * 2013-04-26 2014-10-30 Osram Opto Semiconductors Gmbh Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
CN105122472A (zh) * 2013-04-26 2015-12-02 欧司朗光电半导体有限公司 用于制造光电子半导体芯片的方法和光电子半导体芯片
US20160027959A1 (en) * 2013-04-26 2016-01-28 Osram Opto Semiconductors Gmbh Method for Producing an Optoelectronic Semiconductor Chip and Optoelectronic Semiconductor Chip
US9680049B2 (en) 2013-04-26 2017-06-13 Osram Opto Semiconductors Gmbh Method for producing an optoelectronic semiconductor chip and optoelectronic semiconductor chip
KR20200019929A (ko) * 2017-07-26 2020-02-25 가부시기가이샤 디스코 기판을 프로세싱하는 방법
WO2019240455A1 (ko) * 2018-06-15 2019-12-19 주식회사 엘지화학 비정질 박막의 제조방법
US11680311B2 (en) 2018-06-15 2023-06-20 Lg Chem, Ltd. Method for producing amorphous thin film
KR20210142753A (ko) * 2019-04-18 2021-11-25 3디 글래스 솔루션즈 인코포레이티드 고효율 다이 다이싱 및 릴리스
KR20220165795A (ko) * 2019-04-18 2022-12-15 3디 글래스 솔루션즈 인코포레이티드 고효율 다이 다이싱 및 릴리스
CN114682905A (zh) * 2022-04-24 2022-07-01 北京理工大学 一种超快激光加工和调制可重构多阶图案化存储的方法
CN114682905B (zh) * 2022-04-24 2023-11-10 北京理工大学 一种超快激光加工和调制可重构多阶图案化存储的方法

Also Published As

Publication number Publication date
KR101222489B1 (ko) 2013-01-15

Similar Documents

Publication Publication Date Title
JP6513082B2 (ja) ダイの破壊強度を高め、側壁を平滑化するためのレーザスクライビング及びプラズマエッチング
US9076860B1 (en) Residue removal from singulated die sidewall
KR102365042B1 (ko) 높은 다이 파괴 강도 및 매끈한 측벽을 위한 레이저 스크라이빙 및 플라즈마 에칭
US8975163B1 (en) Laser-dominated laser scribing and plasma etch hybrid wafer dicing
TWI659461B (zh) 使用具有藉由真空層疊之遮罩應用的混成雷射與電漿蝕刻方法之晶圓切割
TWI646593B (zh) 使用混合式雷射劃線及電漿蝕刻方式切割晶圓伴隨著用以增進遮罩蝕刻抗性的遮罩電漿處理
TWI644353B (zh) 使用具中間反應性後遮罩開口清潔的混合式雷射劃線及電漿蝕刻手段之晶圓切割
TWI698954B (zh) 切割晶圓背側上具有焊料凸塊的晶圓
CN108701651B (zh) 使用分裂光束激光划线工艺与等离子体蚀刻工艺的混合式晶片切割方法
TWI635570B (zh) 利用具有中間非反應性柱狀遮罩開口清潔之複合式雷射劃線與電漿蝕刻方法的晶圓切割
KR102377901B1 (ko) 회전 빔 레이저 스크라이빙 프로세스 및 플라즈마 식각 프로세스를 사용하는 하이브리드 웨이퍼 다이싱 접근법
JP7109564B2 (ja) マルチパスレーザスクライビングプロセスとプラズマエッチングプロセスを使用したハイブリッドウエハダイシングアプローチ
TWI647783B (zh) 用於切割晶圓的方法與載具
KR101222489B1 (ko) 레이저를 이용한 웨이퍼의 국부적 비정질화를 선행한 이방성 에칭방법 및 이를 이용한 다이싱 방법 및 드릴링 방법
TWI642509B (zh) 使用時間控制的雷射劃線製程及電漿蝕刻之混合式晶圓切割方法與系統
KR20200085947A (ko) 레이저 및 플라즈마 에칭을 이용하는 웨이퍼 다이싱을 위한 균일한 마스킹
TWI607526B (zh) 切割包含複數個積體電路之基板的方法
JP7470104B2 (ja) 中間ブレークスルー処理を用いたハイブリッドレーザスクライビング及びプラズマエッチング手法を使用するウエハダイシング
TWI667709B (zh) 用於改良晶圓塗佈處理之烘烤工具
TW201517152A (zh) 用於使用雷射刻劃及電漿蝕刻之晶圓切割的交替遮蔽及雷射刻劃方法
KR101207459B1 (ko) 레이저로 웨이퍼의 국부적 크랙을 발생시켜 에칭하는 전기장 에칭방법 및 이를 이용한 다이싱 방법 및 드릴링 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151208

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161207

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171204

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181211

Year of fee payment: 7