DE102021121684A1

DE102021121684A1 - Verfahren zum Vereinzeln von Halbleiterbauelementen

Info

Publication number: DE102021121684A1
Application number: DE102021121684.2A
Authority: DE
Inventors: Tobias Dörsam; Frank Dimroth; Puzant Baliozian; Armin Richter
Original assignee: Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Current assignee: Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority date: 2021-08-20
Filing date: 2021-08-20
Publication date: 2023-02-23
Also published as: WO2023021002A1; EP4388593A1

Abstract

Die Erfindung betrifft ein Verfahren zum Vereinzeln von Halbleiterbauelementen (5), mit einem Verfahrensschritt A mit Bereitstellen eines Halbleiterwerkstücks (1) mit einem Trägersubstrat (2) und mit einer Mehrzahl von Halbleiterbauelementen (5), wobei die Halbleiterbauelemente (5) zumindest eine an einer Vorderseite des Trägersubstrats (2) angeordnete funktionale Halbleiterschicht (3), welche als III-V-Verbindungshalbleiter ausgebildet ist, und zumindest eine an einer Rückseite des Trägersubstrats (2) angeordnete metallische Rückseitenkontaktierungsschicht (4) aufweisen, und mit einem Verfahrensschritt B mit Durchtrennen des Halbleiterwerkstücks (1) entlang einer Mehrzahl von Trennstrecken, um die Halbleiterbauelemente (5) zu Vereinzeln. Wesentlich ist, dass Verfahrensschritt B folgende Verfahrensschritte umfasst: in einem Verfahrensschritt B1 wird an der Rückseite des Trägersubstrats (2) entlang der Trennstrecken die metallische Rückseitenkontaktierungsschicht (4) der Halbleiterbauelemente (5) durchtrennt und zumindest in Teilbereichen der Trennstrecken wird ein Trenngraben (9) an der Rückseite des Trägersubstrats (2) mittels Ablation durch Laserstrahlung erzeugt und in einem Verfahrensschritt B2 erfolgt entlang der Trennstrecken ein Durchtrennen des Trägersubstrats (2) durch Energieeintrag in das Trägersubstrat (2) mittels Laserstrahlung, wobei das Trägersubstrat (2) unterhalb der Schmelztemperatur des Trägersubstrats (2) erwärmt wird. Die Erfindung betrifft weiterhin ein vereinzeltes Halbleiterbauelement (2).

Description

Die Erfindung betrifft ein Verfahren zum Vereinzeln von Halbleiterbauelementen gemäß Oberbegriff des Anspruchs 1 sowie ein Halbleiterbauelement gemäß Anspruch 14.
Zur Herstellung kleinflächiger Halbleiterbauelemente wird eine Vielzahl von Halbleiterbauelementen an einem Trägersubstrat ausgebildet und anschließend das Trägersubstrat zerteilt, um die Halbleiterbauelemente zu vereinzeln.
Die vorliegende Erfindung betrifft ein Verfahren zum Vereinzeln von III-V-Halbleiterbauelementen. Solche III-V-Halbleiterbauelemente weisen zumindest eine funktionale Halbleiterschicht auf, welche als III-V-Verbindungshalbleiter ausgebildet ist.
Typische III-V-Halbleiterbauelemente sind photovoltaische Solarzellen, insbesondere Konzentratorsolarzellen zur Beaufschlagung mit konzentrierter Strahlung, insbesondere konzentriertem Sonnenlicht oder Solarzellen zur Signal- und/oder Leistungsübertragung mittels Laserstrahlung. Solche Solarzellen können für terrestrische Anwendungen oder zum Einsatz im Weltraum, insbesondere auf Satelliten ausgebildet sein.
Ebenso sind Strahlung emittierende III-V-Halbleiterbauelemente bekannt, insbesondere Licht emittierende Dioden.
Als Standardprozess zum Vereinzeln von III-V-Halbleiterbauelementen werden Wafersägen für ein Trennschleifverfahren verwendet. Hierbei sind typischerweise Diamanten in ein Schleifblatt aus Kunststoff oder Metall eingelassen. Mit einer typischen Geschwindigkeit von 5 bis 10 mm/s wird das Schleifblatt relativ zu dem Halbleiterwerkstück bewegt, um entlang von Trennstrecken das Halbleiterwerkstück zu zerteilen und die Halbleiterbauelemente zu vereinzeln. Hierbei erfolgt unter Wasserkühlung ein Materialabtrag, der zur Vereinzelung führt.
Der Sägevorgang bewirkt einen Materialabtrag von mehreren 100 µm Breite, sodass eine entsprechende Beabstandung der Halbleiterbauelemente auf dem Trägersubstrat notwendig ist und die Flächenausnutzung begrenzt.
Darüber hinaus entstehen durch den Sägeprozess Mikrorisse, welche insbesondere die elektrisch aktiven Schichten beschädigen und zu Kurzschlüssen führen können. Bei III-V-Solarzellen wurde eine deutliche Verschlechterung der Kennlinien und des Wirkungsgrades der Solarzellen durch Kurzschlüsse am Rand nach dem Sägeprozess festgestellt. Aus diesem Grund ist es bekannt, zum Schutz der funktionalen Halbleiterschichten, insbesondere der III-V-Verbindungshalbleiterschicht, vor dem Vereinzeln in einem Ätzverfahren die funktionalen Schichten durch Ätzgräben, sogenannte Mesagräben, zu separieren. Die Mesagräben weisen eine größere Breite als die Breite des Sägegrabens auf, sodass bei der nachfolgenden Vereinzelung mittels Wafersägen kein Kontakt zwischen Sägeblatt und den funktionalen Halbleiterschichten erfolgt.
Durch Kombination des Ausbildens von Mesagräben und der Vereinzelung mittels Wafersägen kann zwar eine Verringerung des Wirkungsgrades aufgrund von Randschädigungen vermieden oder zumindest verringert werden, der Prozess ist jedoch aufwendig und somit kostenintensiv und darüber hinaus sind die Halbleiterbauelemente aufgrund der Breite der Mesagräben nochmals weiter voneinander zu beabstanden, sodass sich eine nochmals geringere Ausnutzung der Fläche des Trägersubstrats ergibt.
Der Erfindung liegt daher die Aufgabe zugrunde, ein Verfahren zum Vereinzeln von Halbleiterbauelementen und ein Halbleiterbauelement zur Verfügung zu stellen, welches eine geringere Beabstandung der Halbleiterbauelemente auf dem Trägersubstrat erfordert und dennoch eine erhebliche Beeinträchtigung der elektronischen Güte der Halbleiterbauelemente durch beim Trennvorgang entstehende Randschädigungen vermeidet.
Gelöst ist diese Aufgabe durch ein Verfahren zum Vereinzeln vom Halbleiterbauelementen gemäß Anspruch 1 sowie einem Halbleiterbauelement gemäß Anspruch 14. Vorteilhafte Ausgestaltungen finden sich in den abhängigen Ansprüchen. Das erfindungsgemäße Verfahren ist bevorzugt zur Ausbildung des erfindungsgemäßen Halbleiterbauelementes ausgebildet, insbesondere einer vorteilhaften Ausführungsform hiervon. Das erfindungsgemäße Halbleiterbauelement wird bevorzugt mittels des erfindungsgemäßen Verfahrens hergestellt, insbesondere einer vorteilhaften Ausführungsform hiervon.
Das erfindungsgemäße Verfahren zum Vereinzeln von Halbleiterbauelementen weist folgende Verfahrensschritte A und B auf:

A. Bereitstellen eines Halbleiterwerkstücks mit einem Trägersubstrat und mit einer Mehrzahl von Halbleiterbauelementen, wobei die Halbleiterbauelemente zumindest eine an einer Vorderseite des Trägersubstrats angeordnete funktionale Halbleiterschicht, welche als III-V-Verbindungshalbleiter ausgebildet ist, und zumindest eine an einer Rückseite des Trägersubstrats angeordnete metallische Rückseitenkontaktierungsschicht aufweisen, und
B. Durchtrennen des Halbleiterwerkstücks entlang einer Mehrzahl von Trennstrecken, um die Halbleiterbauelemente zu Vereinzeln.

Wesentlich ist, dass Verfahrensschritt B folgende Verfahrensschritte umfasst: In einem Verfahrensschritt B1 wird an der Rückseite des Trägersubstrats entlang der Trennstrecken die metallische Rückseitenkontaktierungsschicht der Halbleiterbauelemente durchtrennt und zumindest in Teilbereichen der Trennstrecken ein Trenngraben an der Rückseite des Trägersubstrats erzeugt. In einem Verfahrensschritt B2 erfolgt entlang der Trennstrecken ein Durchtrennen des Trägersubstrats durch Energieeintrag in das Trägersubstrat mittels Laserstrahlung, wobei das Trägersubstrat unterhalb der Schmelztemperatur des Trägersubstrats erwärmt wird.
Das erfindungsgemäße Verfahren zeichnet sich dadurch aus, dass in Verfahrensschritt B2 entlang der Trennstrecken ein Durchtrennen des Trägersubstrats durch Energieeintrag mittels Laserstrahlung erfolgt, wobei das Trägersubstrat unterhalb der Schmelztemperatur des Trägersubstrats erwärmt wird. Im Gegensatz zum Trennen mittels einer Wafersäge entsteht durch das vorliegende Trennverfahren keine oder zumindest eine erheblich geringere Schädigung an den Randflächen entlang der Trennstrecken, insbesondere an den Randflächen der funktionalen Halbleiterschichten der Halbleiterbauelemente. Zuvor wird in Verfahrensschritt B1 zumindest in Teilbereichen der Trennstrecken ein Trenngraben im Trägersubstrat erzeugt, um den danach folgenden Trennprozess zu erleichtern und Ausbrüche zu vermeiden.
Der Trenngraben wird bevorzugt durch Laserablation erzeugt. Ebenso liegt ein Erzeugen des Trenngrabens durch chemisches Ätzen oder durch einen Sägeprozess, der das Trägersubstrat nicht vollständig durchtrennt, im Rahmen der Erfindung.
Verfahren zum Zerteilen von Halbleiterwafern mit Erzeugen einer Initialen Trennmulde und Erwärmen des Halbleiterwafers unterhalb der Schmelztemperatur mittels eines Lasers sind als TLS-Verfahren (Thermal Laser Separation) an sich bekannt und werden auch als thermisches Scribe-and-Cleave-Verfahren bezeichnet. Ein solches Verfahren ist in WO 2007/016895 A1 und in M. Koitzsch, D. Lewke, M. Schellenberger, L. Pfitzner, H. Ryssel, R. Kolb, H.-U. Zuhlke, „Improving electric behavior and simplifying production of Si-based diodes by using thermal laser separation,“ in ASMC 2013 SEMI Advanced Semiconductor Manufacturing Conference, Saratoga Springs, NY, May. 2013 - May. 2013, pp. 400-403 beschrieben.
Bisher wurden bei der Ausbildung von III-V-Halbleiterbauelementen überwiegend die eingangs beschriebenen Trennverfahren mittels Wafersägen verwendet. Dies ist darin begründet, dass im Gegensatz zu Halbleiterbauelementen, welche in einem Siliziumwafer ausgebildet werden, bei III-V-Halbleiterbauelementen ein hohes Risiko unregelmäßiger Bruchkanten während des Trennvorgangs besteht, welches zu einer Beschädigung oder Zerstörung der III-V-Halbleiterbauelemente führen kann. Dies gilt insbesondere für III-V Halbeiterbauelemente auf Germanium.
Das erfindungsgemäße Verfahren führt zu einer Vermeidung oder zumindest erheblichen Verringerung dieses Risikos, in dem in Verfahrensschritt B1 an der Rückseite des Trägersubstrats entlang der Trennstrecken die metallische Rückseitenkontaktierungsschicht der Halbleiterbauelemente entfernt, bevorzugt durchtrennt und zumindest in Teilbereichen der Trennstrecken jeweils ein Trenngraben an der Rückseite des Trägersubstrats erzeugt wird.
Hierdurch wird ein negativer Einfluss der an der Rückseite des Trägersubstrats angeordneten metallischen Rückseitenkontaktierungsschicht auf den Rissverlauf während des Trennvorgangs vermieten und darüber hinaus durch die Ausbildung der Trenngräben an der Rückseite des Trägersubstrats zumindest in Teilbereichen der Trennstrecken die kontrollierte Rissausbildung entlang der Trennstrecken beim Zerteilen begünstigt. Weiterhin wird durch Ausführen des Verfahrensschrittes B1 an der Rückseite des Trägersubstrats eine unmittelbare Beeinträchtigung der funktionalen Halbleiterschicht der Halbleiterbauelemente an der Vorderseite des Trägersubstrats vermieden.
Es liegt im Rahmen der Erfindung, dass in Verfahrensschritt B1 die metallische Rückseitenkontaktierungsschicht der Halbleiterbauelemente mechanisch oder chemisch entlang der Trennstrecken durchtrennt wird. Besonders vorteilhaft ist die Verwendung von Laserstrahlung zum Durchtrennen der metallischen Rückseitenkontaktierungsschicht, insbesondere das Ablatieren der metallischen Rückseitenkontaktierungschicht mittels Laserstrahlung. Insbesondere ist es vorteilhaft, dass mittels der Laserstrahlung sowohl die Ablation der metallischen Rückseitenkontaktierungschicht, als auch das Erzeugen des Trenngrabens erfolgt. Hierdurch wird ein besonders prozessökonomisches Verfahren erzielt.
Vorteilhafterweise erfolgt in Verfahrensschritt B1 das Durchtrennen, insbesondere die Ablation, der Rückseitenkontaktierungsschicht der Halbleiterbauelemente und die Erzeugung der Trennstrecken derart, dass kein Aufschmelzen der funktionalen Halbleiterschicht der Halbleiterbauelemente, welche an der Vorderseite des Trägersubstrats angeordnet ist, erfolgt. Hierdurch wird eine Beeinträchtigung der elektronischen Güte der funktionalen Halbleiterschicht vermieden.
Die Halbleiterbauelemente weisen zumindest eine an der Vorderseite des Trägersubstrats angeordnete funktionale Halbleiterschicht auf. Es liegt im Rahmen der Erfindung, dass die Halbleiterbauelemente weitere funktionale Halbleiterschichten aufweisen. Insbesondere liegt es im Rahmen der Erfindung, dass das Trägersubstrat als eine weitere funktionale Halbleiterschicht der Halbleiterbauelemente ausgebildet ist.
Die Halbleiterbauelemente weisen zumindest einen pn-Übergang auf. Dieser kann zwischen zwei funktionalen Schichten ausgebildet sein, welche Dotierungen entgegengesetzter Dotierungstypen aufweisen. Dotierungstypen sind die p- und die n-Dotierung. Ebenso liegt es im Rahmen der Erfindung, dass ein oder mehrere pn-Übergänge innerhalb einer funktionalen Schicht ausgebildet ist.
In einer vorteilhaften Ausgestaltung ist an der Vorderseite des Trägersubstrats im Trägersubstrat ein pn-Übergang ausgebildet, bevorzugt in an sich bekannter Weise mittels Diffusion von Dotierstoffen.
Es ist vorteilhaft, dass in Verfahrensschritt B2 der Energieeintrag mittels Laserstrahlung in das Trägersubstrat von der Rückseite des Trägersubstrats erfolgt, um eine Beeinträchtigung der funktionalen Halbleiterschicht der Halbleiterbauelemente zu vermeiden.
Untersuchungen der Erfinder zeigen, dass ein Durchtrennen der funktionalen Halbleiterschicht der Halbleiterbauelemente durch Rissbildung zu keiner oder nur zu einer geringen Schädigung im Randbereich der funktionalen Halbleiterschicht führt. Es ist daher vorteilhaft, dass die in Verfahrensschritt B1 erzeugten Trenngräben mit einer Tiefe ausgebildet werden, die kleiner als die Dicke des Trägersubstrats, bevorzugt kleiner 90 %, insbesondere kleiner 80 %, weiter bevorzugt kleiner 60 % der Dicke des Trägersubstrats ist. Hierdurch ist gewährleistet, dass sich die Trenngräben nicht in die funktionale Schicht oder gegebenenfalls bei Vorliegen mehrerer funktionaler Schichten Halbleiterbauelemente in die funktionalen Schichten der Halbleiterbauelemente erstrecken und zu Schädigungen führen, welche die elektronische Güte des Halbleiterbauelements verringern.
In einer vorteilhaften Ausgestaltung werden in Verfahrensschritt B1 entlang der Trennstrecken nur teilweise Trenngräben ausgebildet. Aufgrund der Kristallstruktur des Trägersubstrats setzen sich in Verfahrensschritt B2 die Rissbildung dennoch entlang der Trennstrecken auch in den Bereichen der Trennstrecken fort, in denen keine Trenngräben ausgebildet wurden. Untersuchungen der Anmelderin zeigen, dass es vorteilhaft ist, dass zumindest an Kreuzungspunkten der Trennstrecken Trenngräben ausgebildet werden.
Es liegt im Rahmen der Erfindung, dass ein Teil der Trennstrecken, insbesondere alle Trennstrecken geradlinig sind.
Vorteilhafterweise sind die Trennstrecken derart angeordnet, dass sich zumindest Teilmengen der Trennstrecken schneiden. Es ist daher besonders vorteilhaft, zumindest an den Schnittpunkten der Trennstrecken Trenngräben in Form eines Kreuzes (+) auszubilden. Dies ist insbesondere bei geradliniger Ausbildung der Trennstrecken vorteilhaft. Bei geradliniger Ausbildung aller Trennstrecken werden in einer verfahrensökonomisch vorteilhaften Ausgestaltung ausschließlich Trenngräben an den Schnittpunkten der Trennstrecken, bevorzugt jeweils in Form eines Kreuzes, ausgebildet.
Ebenso liegt es im Rahmen der Erfindung, dass ein Teil oder alle Trennstrecken nicht geradlinig ausgebildet sind. Vorteilhafterweise werden bei nicht geradlinigen Trennstrecken zumindest in den nicht geradlinigen Bereichen, insbesondere in bogenförmigen Bereichen der Trennstrecken, Trenngräben ausgebildet. Hierdurch wird ein Durchtrennen des Wafers entlang der Trennlinien begünstigt und abweichende Verläufe vermieden.
In einer weiteren vorteilhaften Ausgestaltung des erfindungsgemäßen Verfahrens werden in Verfahrensschritt B1 entlang der Trennstrecken vollständig Trenngräben ausgebildet. Hierdurch wird das Risiko, dass in Verfahrensschritt B2 die Rissbildung außerhalb der Trennstrecken erfolgt, erheblich verringert.
Es liegt im Rahmen der Erfindung, in Verfahrensschritt B2 das Durchtrennen des Trägersubstrats ohne aktive Kühlung durchzuführen, insbesondere wie in S. Weinhold, A. Gruner, R. Ebert, J. Schille, H. Exner, „Study of fast laser induced cutting of silicon materials,“ Proceedings of the SPIE, no. 8967, 89671J, 2014 beschrieben.
Es ist jedoch vorteilhaft, dass in Verfahrensschritt B2 nach Erwärmung des Trägersubstrats eine aktive Kühlung des Trägersubstrats erfolgt, um die Rissbildung zu begünstigen. Insbesondere ist es vorteilhaft, dass die aktive Kühlung mittels eines Kühlmittelstrahls, bevorzugt mittels eines dem zur Erwärmung des Trägersubstrats verwendeten Laserstrahl nach geführten Kühlmittelstrahls erfolgt. Als Kühlmittel für den Kühlmittelstrahl wird bevorzugt eine Kühlflüssigkeit, insbesondere Wasser, verwendet.
In einer vorteilhaften Ausgestaltung wird vor Verfahrensschritt B in Verfahrensschritt A1 an der Vorderseite des Halbleiterwerkstücks eine dehnbare Folie angeordnet und nach Verfahrensschritt B wird in einem Verfahrensschritt C ein Abstand zwischen den Halbleiterbauelementen durch Ausdehnen der Folie ausgebildet.
Hierdurch ergibt sich der Vorteil, dass in einfacher Weise durch Ausdehnen der Folie, insbesondere Spannen der Folie an den Folienrändern eine Beabstandung der vereinzelten Halbleiterbauelemente möglich ist, die Halbleiterbauelemente jedoch noch geordnet auf der Folie angeordnet sind.
Das Anordnen der dehnbaren Folie an der Vorderseite des Halbleiterwerkstücks erfolgt bevorzugt mittels Klebe- oder Adhäsionsfolien, welche bevorzugt auf einen Rahmen gespannt werden. Es können in einer vorteilhaften Weiterbildung auch andere Fixierungen für die Folie verwendet werden, welche es ermöglichen, das Halbleiterwerkstück zusätzlich während des Prozesses zu halten und anschließend einen Abstand zwischen den Bauteilen zu erzeugen.
In einer vorteilhaften Weiterbildung erfolgt in Verfahrensschritt C eine Behandlung der Seitenflächen der Halbleiterbauelemente, während die räumlich separierten Halbleiterbauelemente beabstandet auf der Folie angeordnet sind. Durch eine Behandlung der Seitenflächen kann die elektronische Güte der Halbleiterbauelemente weiter erhöht werden und/oder die weitere Verarbeitung der Halbleiterbauelemente vereinfacht werden, indem auch minimale Schädigungen der Seitenflächen kompensiert werden. Zudem bieten solche Schutzschichten insbesondere aus Aluminiumoxid, Siliciumoxid oder Siliciumnitrid Schutz vor Umwelteinflüssen und damit einer Veränderung der Halbleiterseitenflächen durch Korrosion, Oxidation oder Verschmutzung. Das Anordnen einer Schutzschicht an den Seitenflächen der Halbleiterbauelemente erfolgt bevorzugt mittels Atomlagenabscheidung (ALD, Atomic Layer Deposition)oder mittels eines Plasmaprozesses.
Insbesondere ist es vorteilhaft die Schutzschicht auf den Seitenflächen so auszubilden, dass eine Kantenpassivierung erfolgt, so dass Minoritätsladungsträger weniger nicht-strahlend rekombinieren.
Die Schutzschicht an den Seitenflächen der Halbleiterbauelemente ist bevorzugt ausgebildet aus amorphem Silizium, Siliziumkarbid (insbesondere bei Ausbildung des Trägersubstrats aus Germanium), aus stöchiometrischen Galliumoxiden, insbesondere bei Trägersubstraten, welche mit Stickstoff oder mit Schwefel passivierte Oberflächen aufweisen. Es liegt im Rahmen der Erfindung, eine mehrlagige Schutzschicht an den Rändern der Halbleiterbauelemente auszubilden. Insbesondere ist es vorteilhaft, eine mehrlagige Schutzschicht auszubilden, welche eine oder mehrere der Schichten aus der Gruppe Aluminiumoxidschicht, Aluminiumnitridschicht aufweist.
Abhängig von dem gewählten Verfahren kann bei aufbringen der Schutzschicht die Schutzschicht zusätzlich auf der Vorderseite und/oder auf der Rückseite des Halbleiterbaus aufgebracht werden. Typischerweise ist die Schutzschicht an Vorder-oder Rückseite nachteilig für die Funktionsweise, insbesondere die elektronischen Eigenschaften und/oder den Wirkungsgrad des Halbleiterbauelementes. Es ist daher vorteilhaft, die Schutzschicht an der Vorderseite und/oder Rückseite zu entfernen, insbesondere mechanisch mittels Abschleifen zu entfernen.
Es liegt im Rahmen der Erfindung, dass in Verfahrensschritt A das Halbleiterwerkstück mit einer oder mehreren Schichten zwischen der Rückseite des Trägersubstrats und der Rückseitenkontaktierungsschicht der Halbleiterbauelemente und/oder zwischen der Vorderseite des Trägersubstrats und der funktionalen Halbleiterschicht der Halbleiterbauelemente bereitgestellt wird.
Die Halbleiterbauelemente können in an sich bekannter Weise als III-V-Halbleiterbauelemente ausgebildet sein und weisen bevorzugt zumindest einen pn-Übergang auf. Es liegt im Rahmen der Erfindung, dass die III-V-Halbleiterbauelemente eine Mehrzahl an funktionalen Halbleiterschichten und insbesondere eine Mehrzahl an pn-Übergängen aufweisen. Insbesondere liegt es im Rahmen der Erfindung, dass die III-V-Halbleiterbauelemente als Mehrfachsolarzellen ausgebildet sind.
Das Trägersubstrat ist bevorzugt aus einem oder mehreren Materialien der Gruppe Germanium, GaAs, InP, GaSb, Saphir ausgebildet. Insbesondere ist das Trägersubstrat bevorzugt als Halbleiterwafer aus Halbleitermaterialien der IV. bzw. III. und V. Hauptgruppe ausgebildet, bevorzugt als Germaniumwafer, GaAs-Wafer, InP-Wafer oder GaSb-Wafer. Insbesondere ist es vorteilhaft, das Trägersubstrat als Germaniumsubstrat auszubilden.
Die Dicke des Trägersubstrats liegt bevorzugt im Bereich 30-800 µm, insbesondere bevorzugt im Bereich 50-650 µm.
Das erfindungsgemäße Verfahren ist insbesondere zur Ausbildung kleiner Halbleiterbauelemte geeignet. Vorteilhafterweise ist das Verfahren daher derart ausgebildet, dass die vereinzelten Halbleiterbauelemente an der Vordersite eine Fläche kleiner 100 mm², insbesondere kleiner 10 mm², bevorzugt kleiner 3 mm² aufweisen.
Die Halbleiterbauelemente sind somit bevorzugt als optoelektronische Bauelemente ausgebildet und weisen zumindest einen pn-Übergang auf. Insbesondere sind die Halbleiterbauelemente bevorzugt als photovoltaische Solarzelle oder als Strahlung emittierende Diode ausgebildet.
Vorzugsweise weist das Halbleiterwerkstück an der Rückseite des Trägersubstrats keinen pn-Übergang auf, so dass keine Beeinträchtigung eines pn-Übergangs durch die Trenngräben erfolgt. Es ist daher vorteilhaft, dass kein Trenngraben einen pn-Übergang des Halbleiterwerkstücks durchdringt, insbesondere, dass die Tiefe des Trenngrabens derart gewählt ist, dass kein Trenngraben einen pn-Übergang des Halbleiterwerkstücks durchdringt.
Vorteilhafterweise ist daher an der Rückseite des Trägersubstrats zwischen Trägersubstrat und metallischer Rückseitkontaktierungsschicht kein pn-Übergang ausgebildet. Alternativ oder insbesondere bevorzugt zusätzlich ist es vorteilhaft, dass an der Rückseite des Trägersubstrats, bevorzugt in einem an die Rückseite angrenzenden Rückseitenbereich des Trägersubstrats, welcher bevorzugt eine Dicke von 60%, weiter bevorzugt 80%, weiter bevorzugt 90% der Dicke des Trägersubstrats aufweise, kein pn-Übergang ausgebildet ist.
Die eingangs genannte Aufgabe ist weiterhin durch ein erfindungsgemäßes Halbleiterbauelement mit einem Trägersubstrat und zumindest einer an einer Vorderseite des Trägersubstrats angeordneten funktionalen Halbleiterschicht, welche als III-V-Verbindungshalbleiter ausgebildet ist und
mit zumindest einer an einer Rückseite des Trägersubstrats angeordneten metallischen Rückseitenkontaktierungsschicht, wobei das Halbleiterbauelement zumindest einen pn-Übergang aufweist, gelöst. Wesentlich ist, dass das Trägersubstrat des Halbleiterbauelementes an zumindest einer Seitenfläche zumindest in einem an die Rückseite des Trägersubstrats angrenzenden Teilbereich eine effektive gemittelte Rauigkeit Rq (rms, root-mean-squared) größer 0.5 µm, insbesondere größer 1 µm, insbesondere größer 3 µm aufweist und die funktionale Halbleiterschicht des Halbleiterbauelementes an der Seitenfläche eine effektive gemittelte Rauigkeit Rq (rms, root-mean-squared) kleiner 100 nm, insbesondere kleiner 50 nm, insbesondere kleiner 10 nm aufweist.
Die Messung der Rauigkeit erfolgt mittels eines Laser-Konfokal-Mikroskops. Ebenso ist eine Messung mittels AFM (atomic force microscope) möglich.
Das erfindungsgemäße Halbleiterbauelement weist den Vorteil auf, dass einerseits aufgrund der geringeren Rauigkeit an der Seitenfläche im Bereich der funktionalen Halbleiterschicht keine oder nur eine geringere Beeinträchtigung der elektronischen Güte erfolgt, verglichen mit Halbleiterbauelementen, welche zum Beispiel nach einem herkömmlichen Sägeprozess in diesem Bereich eine größere Rauigkeit an der Seitenfläche aufweisen. In dem an die Rückseite des Trägersubstrats angrenzenden Teilbereich der Seitenflächen wirkt sich hingegen eine größere Rauigkeit nicht oder nur geringfügig nachteilig auf die elektronische Güte des Halbleiterbauelemente aus. In diesem Bereich kann daher eine größere Rauigkeit toleriert werden, welche insbesondere die Herstellung des Halbleiterbauelementes mit dem erfindungsgemäßen Verfahren ermöglicht.
Das erfindungsgemäße Halbleiterbauelement wird bevorzugt mittels des erfindungsgemäßen Verfahrens vereinzelt. In einer vorteilhaften Weiterbildung weist das Halbleiterbauelement an zumindest zwei Seitenflächen, bevorzugt an allen Seitenflächen die zuvor genannten Merkmale auf, dass das Trägersubstrat des Halbleiterbauelementes an zumindest einer Seitenfläche zumindest in einem an die Rückseite des Trägersubstrats angrenzenden Teilbereich eine effektive gemittelte Rauigkeit Rq (rms, root-mean-squared) größer 0.5 µm, insbesondere größer 1 µm, insbesondere größer 3 µm aufweist und die funktionale Halbleiterschicht des Halbleiterbauelementes an der Seitenfläche eine effektive gemittelte Rauigkeit Rq (rms, root-mean-squared) kleiner 100 nm, insbesondere kleiner 50 nm, insbesondere kleiner 10 nm aufweist.
Wie zuvor beschrieben, weisen die Halbleiterbauelemente einen oder mehrere pn-Übergänge auf. In dem der Rückseite zugewandten Bereich des Trägersubstrats ist jedoch vorteilhafter Weise kein pn-Übergang ausgebildet, sodass eine Beeinträchtigung der elektronischen Güte des Halbleiterbauelementes durch eine Beeinflussung des pn-Übergangs aufgrund der größeren Rauigkeit im unteren Bereich der Seitenflächen des Trägersubstrats vermieden wird.
In einer vorteilhaften Weiterbildung wird ein nachteiliger Einfluss auf die elektronische Güte des Halbleiterbauelementes vermieden, indem das Halbleiterbauelement eine Schutzschicht aufweist, welche an der Seitenfläche des Halbleiterbauelementes zumindest im Bereich der funktionalen Halbleiterschicht angeordnet ist. Die Schutzschicht vermeidet negative Einflüsse insbesondere durch hohe Rekombinationsgeschwindigkeiten an der Seitenfläche im Bereich des pn-Übergangs.
Weitere vorteilhafte Merkmale und Ausführungsformen werden im Folgenden anhand von Ausführungsbeispielen und den Figuren erläutert. Dabei zeigt:

1 ein Halbleiterwerkstück zum Vereinzeln von Halbleiterbauelementen;
2 eine Trenngrabenerzeugung bei einem Ausführungsbeispiel eines erfindungsgemäßen Verfahrens;
3 die Vereinzelung mittels Energieeintrag bei dem Ausführungsbeispiel;
4 eine Abwandlung der Trenngrabenausbildung;
5 bis 7 eine Weiterbildung des Ausführungsbeispiels mit Verwendung einer elastischen Folie;
8 ein Ausführungsbeispiel eines erfindungsgemäßen Halbleiterbauelements;
9 und 10 eine Weiterbildung des Ausführungsbeispiels des Verfahrens mit Kantenpassivierung und
11 ein Vergleich der Vereinzelung von Halbleiterbauelementen ohne Verwendung von Trenngräben (Teilbild a) und mit Verwendung von Trenngräben (Teilbild b).

Sämtliche Figuren zeigen schematische, nicht maßstabsgetreue Darstellungen. Gleiche Bezugszeichen in den Figuren bezeichnen gleiche oder gleich wirkende Elemente. In den 1, 5 bis 7 und 9 sind Schnittzeichnungen von zu vereinzelnden oder vereinzelten Halbleiterbauelementen gezeigt. Zur besseren Darstellung ist die Anzahl der Halbleiterbauelemente auf 3 reduziert und in den 8 und 10 ist ein Halbleiterbauelement als Schnittzeichnung dargestellt. Die 2 bis 4 zeigen Draufsichten von unten auf jeweils ein Halbleiterwerkstück.
1 zeigt schematisch eine Schnittdarstellung eines Halbleiterwerkstücks 1. Das Halbleiterwerkstück 1 umfasst ein Trägersubstrat 2, welches vorwiegend als Germaniumwafer mit einer Dicke von 190 µm ausgebildet ist.

An der in 1 oben liegend dargestellten Vorderseite des Trägersubstrats 2 ist ein Schichtsystem mit einer Mehrzahl von Halbleiterschichten ausgebildet, um als photovoltaische Solarzellen ausgebildete Halbleiterbauelemente 5 zu realisieren. Das Schichtsystem umfasst vorliegend die folgenden Schichten:

Funktion	Ausbildung	Baugruppe	Dicke
Vorderseitenkontakt	AuGe	-	200 nm
Deckschicht*	GaAs	-	300 nm
Fensterschicht*	n⁺-AllnP	Ga_0,5In_0,5P Oberzelle	30 nm
Emitter*	n-GalnP	Ga_0,5In_0,5P Oberzelle	150 nm
undotierte Schicht*	GalnP	Ga_0,5In_0,5P Oberzelle	50 nm
Basis*	p-GalnO	Ga_0,5In_0,5P Oberzelle	600 nm
Rückseitenfeld*	p⁺-GalnP	Ga_0,5In_0,5P Oberzelle	30 nm
Barriereschicht*	p⁺-AIGalnP	Ga_0,5In_0,5P Oberzelle	30 nm
Tunneldiodenschicht*	p⁺⁺-AlGaAs	Tunneldiode	20 nm
Tunneldiodenschicht*	n⁺⁺-Gal nAs	Tunneldiode	20 nm
Fensterschicht*	n⁺-AlGalnP	Ga_0,99In_0,01As Mittelzelle	50 nm
Emitter*	n-GalnAs	Ga_0,99In_0,01As Mittelzelle	100 nm
undotierte Schicht*	GalnAs	Ga_0,99In_0,01As Mittelzelle	50 nm
Basis*	p-GalnAs	Ga_0,99In_0,01As Mittelzelle	2500 nm
Rückseitenfeld*	p⁺-GalnAs	Ga_0,99In_0,01As Mittelzelle	30 nm
Barriereschicht*	p⁺-AlGalnAs	Ga_0,99In_0,01As Mittelzelle	30 nm
Tunneldiodenschicht*	p⁺⁺-AlGaAs	Tunneldiode	20 nm
Tunneldiodenschicht*	n⁺⁺-Gal nAs	Tunneldiode	20 nm
Fensterschicht*	n-GalnAsP	Ge Unterzelle	50 nm
Emitter	n-Ge diffundierter Emitter	Ge Unterzelle	200 nm
Basis + Substrat	p-Ge Substrat (100)	Ge Unterzelle	170 µm
Rückseitenkontakt	Schichtsystem aus 3 Schichten: Ti/Pd/Ag	-	30/30/2000 µm

Die in der Tabelle mit einem * gekennzeichneten Schichten stellen funktionale Halbleiterschichten dar, welche als III-V-Verbindungshalbleiter ausgebildet sind. Die in Tab. 1 wiedergegebene Schichtstruktur weist drei pn-Übergänge auf, zwei innerhalb der III-V Struktur und einen im Germanium-Trägersubstrat 2. Das Trägersubstrat 2 stellt bei diesem Ausführungsbeispiel somit eine weitere funktionale Schicht dar. Die GaAs Deckschicht ist in einer vorteilhaften Weiterbildung des Ausführungsbeispiels strukturiert, wobei die Deckschicht in den nicht von dem Vorderseitenkontakt bedeckten Bereichen entfernt wurde.
An der in 1 unten liegend dargestellten Rückseite des Trägersubstrats 2 ist eine ganzflächige metallische Rückseitenkontaktierungsschicht 4 angeordnet, welche vorliegend als Schichtsystem mit drei Teilschichten aus Ti/Pd/Ag mit einer Dicke von 30 µm/30 µm/2000 µm ausgebildet ist.
Das Halbleiterwerkstück 1 soll vorliegend in mehrere Teile vereinzelt werden, um - gemäß der vereinfachten Darstellung mit reduzierter Anzahl der Halbleiterbauelemente - drei vorliegend als photovoltaische Solarzellen ausgebildete Halbleiterbauelemente 5 zu erhalten. Die Trennung des Halbleiterwerkstücks 1 soll senkrecht zur Vorderseite des Halbleiterwerkstücks an den in 1 mit Pfeilen gekennzeichneten Positionen und entlang der gestrichelten Linien erfolgen.
In einem Ausführungsbeispiel des erfindungsgemäßen Verfahrens wird zunächst das in 1 dargestellt Halbleiterwerkstück in einem Verfahrensschritt A bereitgestellt. In einem Verfahrensschritt B erfolgt ein Durchtrennen des Halbleiterwerkstücks entlang einer Mehrzahl von Trennstrecken, um die Halbleiterbauelemente 5 zu vereinzeln. Der Verfahrensschritt B umfasst folgende Verfahrensschritte:

In einem Verfahrensschritt B1 wird an der Rückseite des Trägersubstrats 2 entlang von Trennstrecken die metallische Rückseitenkontaktierungsschicht 4 der Halbleiterbauelemente 5 mittels Laserstrahlung ablatiert.

2 zeigt schematisch Verfahrensschritt B1. Dargestellt ist das Halbleiterwerkstück 1 in Draufsicht von der Rückseite. Die Trennstrecken 6, an denen die Durchtrennung des Halbleiterwerkstücks 1 erfolgen soll, und welche somit die späteren Ränder der Halbleiterbauelemente 5 definieren, sind als gestrichelte Linien dargestellt und bilden ein rechteckiges Gitter. Mittels eines Laserstrahls, vorliegend mit einer Wellenlänge von 1070 nm, Pulslänge im Bereich 1 ns, Laserenergie 1,5 W, Pulsfrequenz 30 kHz, Verfahrgeschwindigkeit 50 mm/s wird in Verfahrensschritt B1 die metallische Rückseitenkontaktierungsschicht 4 entlang der Trennstrecken 6 vollständig entfernt. Weiterhin werden entlang der Trennstrecken 6 gleichzeitig Trenngräben erzeugt, welche sich über die gesamte Länge der Trennstrecken 6 erstrecken, mit einer Breite von etwa 30 µm und einer Tiefe im Trägersubstrat 2 von etwa 95 µm. Die Trenngräben dringen somit von der Rückseite zu etwa 50 % in das Trägersubstrat 2 ein. Zum Erzeugen der Trennstrecken wird ein Laserstrahl mit den zuvor angebenenen Parametern verwendet.
Aus Gründen der klareren Darstellung sind in 2 und ebenso in den 3 und 10 die Halbleiterbauelemente 5 stark vergrößert in Relation zur Fläche des Trägersubstrats 5 dargestellt. Typische Trägersubstrate weisen einen Durchmesser im Bereich 50 mm - 200 mm auf. Bei typischen Anwendungen werden einige zehn bis mehrere tausend Halbleiterbauelemente aus einem Trägersubstrat ausgebildet.
In einem Verfahrensschritt B2 erfolgt nun entlang der Trennstrecken 6 ein Durchtrennen des Trägersubstrats 2 durch Energieeintrag mittels Laserstrahlung, wobei das Trägersubstrat unterhalb der Schmelztemperatur des Trägersubstrats erwärmt wird. Dieser Teilschritt ist in 3 dargestellt:

Mittels eines Laserstrahls 7a, vorliegend mit den Parametern Wellenlänge 1070 nm, kontinuierlicher Laserstrahl, Laserenergie 88 W, Verfahrgeschwindigkeit 200 mm/s, welcher die Rückseite des Halbleiterwerkstücks entlang der in Verfahrensschritt B1 erzeugten Trenngräben beaufschlagt, wird das Trägersubstrat 2 erwärmt. Dem Laserstrahl 7a nachgeführt ist ein Kühlmittelstrahl 8, vorliegend ein Wasserstrahl, der unmittelbar nach der lokalen Erwärmung des Trägersubstrats 2 durch den Laserstrahl 7a eine lokale Abkühlung bewirkt. Der hierdurch erzeugte thermische Stress führt zu einer Rissbildung und somit zur Spaltung des Trägersubstrats 2 entlang der Trennstrecken 6 und senkrecht zur Rückseite des Trägersubstrats 2.

In 4 ist eine Abwandlung des Ausführungsbeispiels dargestellt:

Bei dieser Abwandlung werden in Verfahrensschritt B2 Trenngräben lediglich in Teilbereichen der Trennstrecken 6 erzeugt. Hierbei werden an den Kreuzungspunkten der Trennstrecken 6 (siehe 3) jeweils Trenngräben 9 in Form eines Kreuzes (+) erzeugt. Exemplarisch sind zwei Trenngräben in Kreuzform in 4 mit dem Bezugszeichen 9 gekennzeichnet.

Die Parameter des zum Erzeugen der Trenngräben verwendeten Laserstrahls 7 entsprechen den zuvor zu 2 beschriebenen Parametern zum Erzeugen von Trenngräben. Auch diese Trenngräben weisen eine Breite von 30 µm und eine Tiefe von etwa 95 µm auf.
In gleicher Weise wie zuvor beschrieben erfolgt anschließend in Verfahrensschritt B2 entlang der Trennstrecken ein Durchtrennen des Trägersubstrats, wobei gemäß 3 eine Erwärmung mittels des Laserstrahls 7a und mittelbar darauffolgend eine Abkühlung durch den Kühlmittelstrahl 8 erfolgt.
In den 5 bis 7 ist eine zweite Weiterbildung des Ausführungsbeispiels gemäß der 1 bis 3 dargestellt:

Bei dieser Weiterbildung erfolgt vor Verfahrensschritt B ein Anordnen des Halbleiterwerkstücks 1 auf einer dehnbaren Folie 10, vorliegend einer Folie aus Polyolefin mit einer Dicke von 85 µm. Das Halbleiterwerkstück 1 wird mit der Vorderseite an der Folie 10 angeordnet, wie in 5 dargestellt. In 5 ist der Zustand dargestellt, bei welchem die Trenngräben 9 bereits ausgebildet wurden, jedoch noch keine vollständige Durchtrennung des Trägersubstrats 2 erfolgte.

Anschließend werden die Verfahrensschritte B1 und B2 wie zuvor bei dem Ausführungsbeispiel beschrieben durchgeführt, sodass an den mit Pfeilen gekennzeichneten Positionen in 5 ein Durchtrennen des Halbleiterwerkstücks 1 senkrecht zur Vorderseite des Halbleiterwerkstücks erfolgt und die Halbleiterbauelemente 5 vereinzelt sind. Dies ist in 6 dargestellt: Die Halbleiterbauelemente 5 sind bereits vereinzelt, liegen jedoch an den durchtrennten Rändern 12 noch aneinander an.
Nach Verfahrensschritt B erfolgt ein Dehnen der Folie, sodass die Halbleiterbauelemente 5 räumlich separiert werden, wie in 7 gezeigt.
Die Halbleiterbauelemente 5 können nun von der Folie 10 entfernt werden. In 8 ist ein solches Halbleiterbauelement 5 dargestellt. 8 zeigt eine Draufsicht auf die in 7 mit Bezugszeichen 12 gekennzeichnete Seitenfläche. Der Trenngraben im oberen Bereich des Halbleiterbauelementes 5 verläuft somit waagerecht.
Das vereinzelte Halbleiterbauelement 5 stellt ein Ausführungsbeispiel eines erfindungsgemäßen Halbleiterbauelementes dar, mit dem Teilstück des Trägersubstrats 2, der gemäß der Darstellung in 8 an der unten liegenden Vorderseite angeordneten funktionalen Halbleiterschicht 3, welche als III-V-Verbindungshalbleiter ausgebildet ist und einer an der gemäß der Darstellung in 8 oben liegenden Rückseite des Trägersubstrats 2 angeordneten metallischen Rückseitenkontaktierungschicht 4. Aufgrund des Vereinzelns wie zuvor beschrieben mit Ausbildung eines Trenngrabens weist das Halbleiterbauelement 5 an der Randfläche 12 gemäß 7, welche in 8 in Draufsicht zu sehen ist, im oberen Bereich eine Fläche 13 mit hoher Rauheit auf, welche die Seitenwand des zuvor ausgebildeten Trenngrabens darstellt. Im unteren Bereich erfolgte das Durchtrennen des Trägersubstrats 2 in Verfahrensschritt B2, sodass eine Fläche 14 mit geringerer Rauheit erzielt wurde. Da pn-Übergänge sich im Bereich der unten liegenden Vorderseite, insbesondere im Bereich der funktionalen Halbleiterschicht 3 befinden, grenzen die pn-Übergänge nicht an die Fläche 13 mit hoher Rauheit, sondern an die Fläche 14 mit gegenüber der Fläche 13 geringerer Rauheit an. Ein negativer Einfluss auf die elektronische Güte des Halbleiterbauelementes 5 durch die Fläche mit hoher Rauheit 13 wird hierdurch vermieden oder zumindest erheblich verringert.
In den 9 und 10 ist eine Weiterbildung des Verfahrens gemäß der 5 bis 7 gezeigt: vor Ablösen der Halbleiterbauelemente 5 von der Folie 10 wird eine Schutzschicht 11 aufgebracht.
Mittels ALD (Atomic Layer Deposition) wird an den Seitenflächen die Schutzschicht 11, vorliegend eine Aluminiumoxidschicht mit einer Schichtdicke von 50 nm aufgebracht, um die elektrische Güte der Halbleiterbauelemente 5 durch Kantenpassivierung weiter zu erhöhen. Bei diesem Vorgang bedeckt die Schutzschicht 11 zusätzlich auch die Rückseitenkontaktierungsschichten 4 der Halbleiterbauelemente 5 sowie die Folie 10 in den Zwischenräumen zwischen den beabstandeten Halbleiterbauelementen 5.
Anschließend werden die Halbleiterbauelemente 5 von der Folie 10 getrennt. Die Schutzschicht 11 wird mechanisch mittels Polieren von den Rückseitenkontaktierungschichten 4 entfernt. Ein solches Halbleiterbauelemente 5 10 gezeigt und stellt somit eine Weiterbildung des in 8 gezeigten Ausführungsbeispiels eines erfindungsgemäßen Halbleiterbauelementes dar. Die Seitenflächen des Halbleiterbauelementes 5 sind mit Schutzschichten 11 bedeckt.
In 11 sind Fotografien von Halbleiterwerkstücken mit vereinzelten Halbleiterbauelementen in Draufsicht von der Rückseite der Halbleiterwerkstücke gezeigt. Das Halbleiterwerkstück gemäß Teilbild a) wurde nicht mit einem erfindungsgemäßen Verfahren bearbeitet. Bei diesem Halbleiterwerkstück erfolgte ein vereinzelten gemäß Verfahrensschritt B2, ohne dass zuvor Trenngräben erzeugt wurden. Es ist deutlich ersichtlich, dass lediglich in Teilbereichen Trennlinien gemäß des gewünschten rechteckigen Gitters erzielt werden konnten. Bei der Vereinzelung entstanden Teilstücke mit stark unterschiedlicher Größe. Insbesondere erfolgte auch in einigen Teilbereichen eine Durchtrennung des Halbleiterwerkstücks entlang schräger, diagonaler und unregelmäßiger Trennlinien.
Das in Teilbild b) gezeigte Halbleiterwerkstück wurde mit einem Ausführungsbeispiel des erfindungsgemäßen Verfahrens bearbeitet, wie zu den 1-3 beschrieben. In Teilbild b) ist deutlich erkennbar, dass eine Vereinzelung mit regelmäßigen Trennlinien, welche ein rechteckiges Gitter bilden, erzielt werden konnte.
Bezugszeichenliste

1: Halbeiterwerkstück
2: Trägersubstrat
3: funktionale Halbleiterschicht
4: metallische Rückseitenkontaktierungsschicht
5: Halbleiterbauelement
6: Trennstrecke
7, 7a: Laserstrahl
8: Kühlmittelstrahl
9: Trenngraben
10: Folie
11: Schutzschicht
12: Rand eines Halbleiterbauelementes
13: Fläche mit hoher Rauheit
14: Fläche mit geringer Rauheit

ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

WO 2007016895 A1 [0016]

Claims

Verfahren zum Vereinzeln von Halbleiterbauelementen (5), mit den Verfahrensschritten A. Bereitstellen eines Halbleiterwerkstücks (1) mit einem Trägersubstrat (2) und mit einer Mehrzahl von Halbleiterbauelementen (5), wobei die Halbleiterbauelemente (5) zumindest eine an einer Vorderseite des Trägersubstrats (2) angeordnete funktionale Halbleiterschicht (3), welche als III-V-Verbindungshalbleiter ausgebildet ist, und zumindest eine an einer Rückseite des Trägersubstrats (2) angeordnete metallische Rückseitenkontaktierungsschicht (4) aufweisen, und B. Durchtrennen des Halbleiterwerkstücks (1) entlang einer Mehrzahl von Trennstrecken, um die Halbleiterbauelemente (5) zu Vereinzeln, dadurch gekennzeichnet, dass Verfahrensschritt B folgende Verfahrensschritte umfasst: in einem Verfahrensschritt B1 wird an der Rückseite des Trägersubstrats (2) entlang der Trennstrecken die metallische Rückseitenkontaktierungsschicht (4) der Halbleiterbauelemente (5) durchtrennt wird und zumindest in Teilbereichen der Trennstrecken wird ein Trenngraben (9) an der Rückseite des Trägersubstrats (2) erzeugt und in einem Verfahrensschritt B2 erfolgt entlang der Trennstrecken ein Durchtrennen des Trägersubstrats (2) durch Energieeintrag in das Trägersubstrat (2) mittels Laserstrahlung, wobei das Trägersubstrat (2) unterhalb der Schmelztemperatur des Trägersubstrats (2) erwärmt wird.
Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass in Verfahrensschritt B1 die metallische Rückseitenkontaktierungsschicht entlang der Trennstrecken mittels Laserstrahlung ablatiert wird, insbesondere, dass Verfahrensschritte B1 und B2 als gemeinsamer Verfahrensschritt ausgebildet sind, insbesondere, dass mittels der Laserstrahlung sowohl die metallische Rückseitenkontaktierungschicht entlang der Trennstrecken ablatiert wird, als auch der Trenngraben erzeugt wird.
Verfahren nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass in Verfahrensschritt B1 das Durchtrennen, insbesondere die Ablation, der Rückseitenkontaktierungsschicht (4) der Halbleiterbauelemente (5) und die Erzeugung der Trenngräben derart erfolgt, dass kein Aufschmelzen der an der Vorderseite des Trägersubstrats (2) angeordneten funktionalen Halbleiterschicht der Halbleiterbauelemente (5) erfolgt.
Verfahren nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass die Verfahrensschritt B1 erzeugten Trenngräben mit einer Tiefe ausgebildet werden, die kleiner als die Dicke des Trägersubstrats (2), bevorzugt kleiner als 90%, insbesondere kleiner als 80%, weiter bevorzugt kleiner als 60% der Dicke des Trägersubstrats (2) ist.
Verfahren nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass in Verfahrensschritt B1 entlang der Trennstrecken nur teilweise Trenngräben ausgebildet werden, insbesondere, dass zumindest an Kreuzungspunkten der Trennstrecken Trenngräben ausgebildet werden.
Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass in Verfahrensschritt B1 entlang der Trennstrecken vollständig Trenngräben ausgebildet werden.
Verfahren nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass in Verfahrensschritt B2 nach Erwärmung des Trägersubstrats (2) eine aktive Kühlung des Trägersubstrats (2) erfolgt, insbesondere mittels eines Kühlmittelstrahls, bevorzugt mittels eines dem zur Erwärmung des Trägersubstrats (2) verwendeten Laserstrahls nachgeführten Kühlmittelstrahls.
Verfahren nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass vor Verfahrensschritt B in einem Verfahrensschritt A1 an der Vorderseite des Halbleiterwerkstücks (1) eine dehnbare Folie (10) angeordnet wird und dass nach Verfahrensschritt B in einem Verfahrensschritt C wird ein Abstand zwischen den Halbleiterbauelementen (5) durch Ausdehnen der Folie (10) ausgebildet.
Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass in Verfahrensschritt C eine Behandlung der Seitenflächen der Halbleiterbauelemente (5) erfolgt, während die räumlich separierten Halbleiterbauelemente (5) an der Folie (10) angeordnet sind, insbesondere, dass eine Kantenpassivierung und/oder ein Aufbringen einer Schutzschicht erfolgt, bevorzugt mittels Abscheiden einer Schutzschicht (11), insbesondere mittels Atomlagenabscheidung.
Verfahren nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass in Verfahrensschritt A das Halbleiterwerkstück (1) mit einer oder mehrerer Schichten zwischen der Rückseite des Trägersubstrats (2) und der Rückseitenkontaktierungsschicht (4) der Halbleiterbauelemente (5) und/oder zwischen der Vorderseite des Trägersubstrats (2) und der funktionalen Halbleiterschicht der Halbleiterbauelemente (5) bereitgestellt wird.
Verfahren nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass das Trägersubstrat aus einem oder mehreren Materialien der Gruppe Germanium, GaAs, InP, GaSb, Saphir ausgebildet ist, insbesondere, dass das Trägersubstrat (2) als Germanium-Substrat ausgebildet ist.
Verfahren nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass die vereinzelten Halbleiterbauelemente an der Vordersite eine Fläche kleiner 100 mm², insbesondere kleiner 10 mm², bevorzugt kleiner 3 mm² aufweisen und/oder die Dicke des Trägersubstrats (2) im Bereich 30 µm bis 800 µm, insbesondere bevorzugt im Bereich 50 µm bis 650 µm liegt.
Verfahren nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass die Halbleiterbauelemente (5) als optoelektronische Bauelemente ausgebildet sind und zumindest einen pn-Übergang aufweisen, insbesondere als photovoltaische Solarzelle oder als Strahlung emittierende Diode ausgebildet sind.
Halbleiterbauelement (5), mit einem Trägersubstrat (2) und zumindest einer an einer Vorderseite des Trägersubstrats (2) angeordneten funktionalen Halbleiterschicht, welche als III-V-Verbindungshalbleiter ausgebildet ist und mit zumindest einer an einer Rückseite des Trägersubstrats (2) angeordneten metallischen Rückseitenkontaktierungsschicht (4), wobei das Halbleiterbauelement zumindest einen pn-Übergang aufweist, dadurch gekennzeichnet, dass das Trägersubstrat (2) an zumindest einer Seitenfläche zumindest in einem an die Rückseite des Trägersubstrats (2) angrenzenden Teilbereich eine effektive gemittelte Rauigkeit Rq größer 500 nm, insbesondere größer 1 µm, insbesondere größer 3 µm aufweist und die funktionale Halbleiterschicht (3) an der Seitenfläche eine effektive gemittelte Rauigkeit Rq kleiner 100 nm, insbesondere kleiner 50 nm, insbesondere kleiner 10 nm aufweist.
Halbleiterbauelement nach Anspruch 14, dadurch gekennzeichnet, dass das Halbleiterbauelement eine Schutzschicht aufweist, welche an der Seitenfläche zumindest im Bereich der funktionalen Halbleiterschicht (3) angeordnet ist.