WO2014157883A1 - 고종횡비 비아에 씨드 레이어를 형성시키는 방법 및 그 방법으로 형성된 고종횡비 비아를 갖는 반도체 소자 - Google Patents

고종횡비 비아에 씨드 레이어를 형성시키는 방법 및 그 방법으로 형성된 고종횡비 비아를 갖는 반도체 소자 Download PDF

Info

Publication number
WO2014157883A1
WO2014157883A1 PCT/KR2014/002437 KR2014002437W WO2014157883A1 WO 2014157883 A1 WO2014157883 A1 WO 2014157883A1 KR 2014002437 W KR2014002437 W KR 2014002437W WO 2014157883 A1 WO2014157883 A1 WO 2014157883A1
Authority
WO
WIPO (PCT)
Prior art keywords
seed layer
forming
substrate
aspect ratio
high aspect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/KR2014/002437
Other languages
English (en)
French (fr)
Inventor
송영식
임태홍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Korea Institute of Industrial Technology KITECH
Original Assignee
Korea Institute of Industrial Technology KITECH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Korea Institute of Industrial Technology KITECH filed Critical Korea Institute of Industrial Technology KITECH
Priority to DE112014001729.9T priority Critical patent/DE112014001729B4/de
Priority to US14/781,115 priority patent/US9953867B2/en
Publication of WO2014157883A1 publication Critical patent/WO2014157883A1/ko
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/033—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
    • H10P14/42—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials using a gas or vapour
    • H10P14/44—Physical vapour deposition [PVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
    • H10W20/023—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
    • H10W20/023—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias
    • H10W20/0245—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias comprising use of blind vias during the manufacture
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
    • H10W20/023—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias
    • H10W20/0261—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias characterised by the filling method or the material of the conductive fill
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/042—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers the barrier, adhesion or liner layers being seed or nucleation layers
    • H10W20/043—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers the barrier, adhesion or liner layers being seed or nucleation layers for electroplating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/042—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers the barrier, adhesion or liner layers being seed or nucleation layers
    • H10W20/044—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers the barrier, adhesion or liner layers being seed or nucleation layers for electroless plating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/42—Vias, e.g. via plugs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/425—Barrier, adhesion or liner layers

Definitions

  • the present invention relates to a method of forming a seed layer in a high aspect ratio via and a semiconductor device having a high aspect ratio via formed by the method.
  • metal wirings formed in semiconductor devices are becoming smaller and more multilayered. As described above, when the width of the metal wiring is narrowed, a signal delay occurs due to the resistance and capacitance of the metal wiring. Therefore, copper, which is a low resistance metal, is used to reduce such signal delay.
  • copper used for metal wiring is formed by electroplating or electroless plating in grooves or holes formed in a substrate.
  • a seed layer may be previously formed in grooves or holes (hereinafter, also referred to as vias) formed in the substrate.
  • the aspect ratio (average depth to average width) of vias formed on the substrate becomes greater than 10: 1, making peeling Cu easier.
  • a seed layer of relatively uniform and moderate thickness to be formed on the underside or side of the via to enable robust deposition.
  • An object of the present invention is to form a seed layer layer having a uniform and sufficient thickness on both side and bottom surfaces of a high aspect ratio via so as to improve plating adhesion with copper to be peeled, and to sufficiently secure an opening area of a via. It is to provide a semiconductor device having a high aspect ratio via formed by the forming method and the method excellent in durability.
  • Another object of the present invention is to provide a method of forming a seed layer which can effectively reduce the stress of the seed layer, and a semiconductor device having high aspect ratio vias formed by the method to improve plating adhesion.
  • the object of the present invention is not limited to the above-mentioned object, and even if not explicitly stated, the object of the invention that can be recognized by those skilled in the art can be naturally included from the description of the detailed description below. .
  • the present invention comprises the steps of: preparing a substrate on which a via is formed; And forming a seed layer on the substrate, wherein the via has an average depth of 10 times or more with respect to an average width based on a cross section, and the forming of the seed layer includes forming the seed layer forming material.
  • a method of forming a seed layer in a high aspect ratio via in which at least one of an inclination movement of tilting the substrate up, down, left, and right and a rotational movement of the substrate is performed intermittently or continuously so that the substrate is deposited at a predetermined angle or less. do.
  • the constant angle is not more than 2.86 ° as the angle ( ⁇ ) represented by the following formula (1).
  • the step of forming the seed layer comprises a first step of controlling the pressure to 7 ⁇ 13mtorr and a second step of controlling to 2.5 ⁇ 5mtorr.
  • the step of forming the seed layer further comprises a third step of controlling the pressure to 0.5 ⁇ 2mtorr after the second step.
  • the forming of the seed layer is performed by applying a target power of 2 ⁇ 5kW.
  • the forming of the seed layer is performed by applying a bias to the substrate.
  • the seed layer is a Mo or Cu seed layer.
  • the thickness of the seed layer is 20nm ⁇ 1 ⁇ m.
  • the vias have an opening cross-sectional area of at least 50% relative to the seed layer formation prior to seed layer formation, as viewed from the top.
  • the method further comprises the step of peeling the plated Cu on the substrate.
  • the present invention is a substrate formed with a via having an aspect ratio of 1:10 or more to 1:60 or less; A seed layer formed on the substrate; The semiconductor device having a high aspect ratio via, wherein the opening cross-sectional area of the via in the state where the seed layer is formed is 50% or more compared to the opening cross-sectional area of the via before forming the seed layer.
  • the seed layer when the seed layer is formed of at least one material selected from Cu and MO, the seed layer further includes a Cu peeling layer filled on the seed layer and filled in the via.
  • the thickness of the seed layer is 20nm ⁇ 1 ⁇ m.
  • the seed layer is a multilayer structure in which Mo seed layer and Cu seed layer are alternately stacked.
  • a smooth copper peeling plating is possible, and the plating adhesion between the seed layer and the peeled copper can be improved simply and economically, thereby providing excellent durability in forming metal wiring of an electronic component.
  • the plating adhesion can be improved by reducing the stress of the seed layer.
  • FIG. 1 illustrates a substrate on which vias are formed.
  • FIG. 2 is a schematic diagram showing a seed layer forming material deposited on a substrate from a target.
  • FIG 3 is a view schematically showing the formation of the seed layer inside the via according to the angle of the substrate, (a) is the angle of the direction in which the seed layer forming material is deposited on the substrate and the side of the via formed on the substrate is 0 (B) shows the case where an angle exceeds 2.86 degrees.
  • FIG. 5 is a schematic view for explaining a method of calculating the angle of the substrate according to the aspect ratio of the via.
  • 6 is an example of an SEM photograph of the surface of Mo after deposition of Mo on a silicon substrate.
  • FIG. 8 is an example of an SEM photograph of a seed layer having a multilayered structure in which Mo seed layers and Cu seed layers are alternately stacked.
  • Figure 9 is a SEM photograph of the vias of the invention examples according to an embodiment of the present invention, (a) is invention example 1, (b) is invention example 2, (c) is invention example 3, (d) foot It is a photograph of honor 4.
  • FIG. 10 is an SEM photograph of vias of comparative examples according to an example of the present invention, wherein (a) is a comparative example 1 and (b) is a photograph of comparative example 2.
  • FIG. 10 is an SEM photograph of vias of comparative examples according to an example of the present invention, wherein (a) is a comparative example 1 and (b) is a photograph of comparative example 2.
  • FIG. 11 is an SEM photograph of a via of Inventive Example 8 according to an embodiment of the present invention.
  • FIG. 1 illustrates a substrate on which vias are formed, (a) is a perspective view, and (b) is a front view.
  • vias 12 are formed in the substrate 10 to form metal wires.
  • the via may be formed to penetrate the substrate as in the form of a hole, and one side of the substrate may be opened and closed, and the other side may be formed in a closed form, such as a groove.
  • copper may be peeled and plated on the substrate on which the via is formed to form a metal wire, thereby being used as a component of an electronic component.
  • a seed layer may be deposited on the via. The seed layer acts as a wiring or an electrode to allow electricity to pass through the plating to a non-electric substrate.
  • the aspect ratio of the vias formed on the substrate becomes considerably larger than 10: 1, which leads to narrowing of the openings of the vias, which is formed inside the vias.
  • the deposition of seed layers becomes more and more difficult, or copper becomes difficult to penetrate into vias during peel plating. That is, the higher the aspect ratio, the narrower the via width, so that seed layers are not deposited on the bottom or side of the via.
  • the seed layer may be preferentially deposited on the side surface of the via to form a thick layer.
  • the lower side has a disadvantage that the deposition of the seed layer is not easy.
  • an embodiment of the present invention comprises the steps of preparing a substrate (via) is formed; And forming a seed layer on the substrate, wherein the via has an average depth of 10 times or more with respect to an average width based on a cross section, and the forming of the seed layer includes forming the seed layer forming material.
  • a method of forming a seed layer in a high aspect ratio via is performed by tilting the substrate up, down, left, and right so as to be deposited at a predetermined angle or less.
  • the predetermined angle is an angle ⁇ represented by Equation 1 below, and the angle ⁇ may be 2.86 ° or less.
  • the substrate to be applied to the present invention is not particularly limited as long as a via having a ratio of an average depth and an average width (aspect ratio) of 10: 1 or more is formed, for example, glass, plastic, ceramic, or the like may be applied.
  • a via having a ratio of an average depth and an average width (aspect ratio) of 10: 1 or more is formed, for example, glass, plastic, ceramic, or the like may be applied.
  • silicone may be used.
  • the upper limit of the aspect ratio of the via is not particularly limited, but it is not easy for the aspect ratio to exceed 60 times due to process limitations.
  • various methods such as evaporation, sputtering, chemical vapor deposition (CVD), and atomic layer deposition (ALD) may be used to form the seed layer on the substrate, and thus the type of seed layer formation method is not particularly limited. Do not.
  • the seed layer forming material is deposited by tilting the substrate within a predetermined angle range. More specifically, it is preferable to form the seed layer by tilting the substrate up, down, left and right so that the angle ⁇ represented by the above [Equation 1] is deposited at 2.86 ° or less.
  • FIG. 2 is a schematic diagram showing a state in which a seed layer forming material is deposited on a substrate from a target.
  • the seed layer forming material 50 bounced off the target 20 by an inert gas such as Ar 40 is deposited on the substrate 30.
  • the seed layer is formed by tilting the substrate 30 such that an angle ⁇ formed between a direction in which the seed layer forming material 50 is deposited and a side surface of the via formed on the substrate 30 is 2.86 ° or less. It is preferable.
  • the seed layer forming method of the present invention can be parallel to form the seed layer without tilting the substrate, that is, at an angle of 0 °.
  • the deposition direction of the seed forming material and the side of the via are parallel to each other. Deposition may not be performed properly, and if it exceeds 2.86 °, only some side of the via may be coated, resulting in a uniform coating on the inside of the via, i.e., bottom and side.
  • FIG. 3 is a view schematically showing the formation of the seed layer in the via according to the angle of the substrate, (a) is the angle of the direction in which the seed layer forming material is deposited on the substrate and the side of the via formed on the substrate is 0 (B) shows the case where an angle exceeds 2.86 degrees.
  • FIG. 3A when the angle between the seed layer forming material is deposited and the via side direction is 0 °, the side surface portion of the via may not be deposited with the seed layer forming material.
  • Figure 3 (b) when the angle is greater than 2.86 ° deposition of the seed layer forming material only a portion of the side of the via, the bottom of the via and some other side may not occur deposition.
  • the direction in which the seed layer forming material 50 is deposited on the substrate 30 and the angle ⁇ of the substrate 30 preferably satisfy a range of 2.86 ° or less.
  • the substrate is preferably inclined up, down, left, and right.
  • the left, right, up and down is based on the longitudinal direction of the substrate, it means that the width direction of the substrate is up and down, even if the opposite direction is included in the scope of the present invention.
  • the order of the substrate tilting direction is not particularly limited as long as the substrate is inclined once, up, down, left, and right.
  • the substrate is tilted only left and right, more seed layers are deposited in the left and right directions than in the up and down directions of the vias, thereby reducing the opening area of the vias, which makes it difficult to deposit the seed layer inside the vias. Or copper peel plating is not performed smoothly.
  • the opening area of the via can be made as large as possible by performing one or more of the tilting motion of tilting the substrate up, down, left, and right and the rotational movement of the substrate, and at the same time, a seed layer having a uniform and sufficient thickness can be formed inside the via.
  • the rotational movement of the substrate includes a case in which the substrate rotates without rotating, when the substrate rotates while rotating.
  • the variation of the tilting direction caused by at least one of the tilting motion and the rotational motion of the substrate may be intermittently or continuously.
  • the intermittent fluctuation may include tilting the substrate in one of up, down, left, and right directions to form a seed layer for a predetermined time, and then tilting the substrate in a different direction in a state in which the seed layer formation is stopped. Formation for a predetermined time is repeated continuously, and continuous variation means that both the seed formation and the tilt variation of the substrate are continuously performed.
  • the range of the angle is determined according to the average depth (aspect ratio) with respect to the aforementioned average width, the calculation method will be described with reference to FIG.
  • the calculation method in order to achieve a uniform coating on the bottom and side of the via, it is preferable to be based on the position of the half of the width of the via, it can be established according to the above equation 1 .
  • the maximum angle at which the substrate can be tilted is 2.86 It becomes °.
  • the seed layer deposition is most open on the side of the via. More preferably. That is, when the aspect ratio is 10: 1, the optimum angle of the substrate tilt is 2.86 degrees.
  • those of ordinary skill in the art can easily calculate the optimum angle according to the aspect ratio of the via through the calculation method.
  • the opening area of the via can be secured considerably, and the seed layer forming material is formed in the via. It can be uniformly deposited on both bottom and side surfaces. Through this, the peeling plating can be facilitated, and the plating adhesion between the seed layer and the peeling plating can be improved simply and economically. In addition, the plating adhesion can be secured to an excellent level, it is possible to give excellent durability when forming the metal wiring of the electronic component.
  • the size of the particle width of the columnar tissue of the microstructure is controlled. It is possible to control the change of stress, such as tensile stress or compressive stress of the seed layer layer, thereby reducing the stress.
  • the pressure when the pressure is less than 7 mtorr when forming the first step seed layer, it may be difficult to reduce the particle width of the columnar tissue to reduce the stress, and when it exceeds 13 mtorr, a specific resistance may increase. .
  • the pressure when the pressure is less than 2.5 mtorr during the formation of the second step seed layer, the change in the particle width of the columnar tissue may increase rapidly, so that it may not be easy to control stress.
  • the seed layer exceeds 5 mtorr, the seed layer having a high resistivity is thickly formed. Problems may arise.
  • a film having different properties may be formed, resulting in a decrease in adhesion between the seed layer layers or an increase in stress. Therefore, after the second step, it is preferable that a third step of controlling the pressure to 0.5 to 2 mtorr is further performed. Through this, adhesion between the seed layer layers may be improved and stress may be further reduced.
  • the seed layer is preferably formed by applying a target power of 2 ⁇ 5kW.
  • a target power of 2 ⁇ 5kW.
  • the forming of the seed layer is preferably performed by applying a bias to the substrate.
  • a bias to the substrate as described above, the metal ions can be attracted to the substrate to improve the adhesion and density of the seed layer to improve the conductivity and adhesion.
  • the seed layer of this invention is Mo or Cu seed layer.
  • the Cu seed layer may exhibit an effect of increasing the adhesion to the Cu to be later peeled plating.
  • the Mo seed layer not only has excellent strength, but also serves to prevent Cu deposited thereafter from being diffused into the substrate. In addition, there is an advantage of having excellent adhesion with Cu. Accordingly, it is more advantageous if the seed layer is Mo.
  • FIG. 6 is an example of an SEM photograph of the surface of Mo after deposition of Mo on a silicon substrate. As shown in Figure 6, the surface of the Mo is formed with a projection such as a spine to increase the contact area between the silicon and the copper to be peel-plated, thereby improving the adhesion.
  • FIG. 7 is an example of an SEM photograph of observing the side of Mo after depositing Mo on a silicon substrate.
  • another property of Mo is that it forms a columnar structure (columnar struucture).
  • the width of the columnar tissue can be adjusted by controlling process conditions such as pressure and temperature during sputtering for seed layer formation. Since the electrical conductivity also varies depending on the width of the columnar tissue, it is possible to secure the electrical conductivity characteristics to be obtained by controlling the width of the columnar tissue. In addition, the adhesion also varies depending on the width of the columnar tissue.
  • a Mo seed layer may be further formed on the Cu seed layer. That is, by forming a seed layer composed of a double structure of a Mo seed layer and a Cu seed layer on the substrate, the adhesion to Cu to be peeled and plated can be improved to a more excellent level. Furthermore, the additionally formed Mo or Cu seed layer can also be deposited by tilting the substrate as described above.
  • the present invention may further include forming a seed layer such that the Mo seed layer and the Cu seed layer are alternately stacked after the seed layer is additionally formed as described above.
  • FIG. 8 is an SEM photograph of a seed layer having a multilayered structure in which Mo seed layers and Cu seed layers are alternately stacked. As shown in FIG. 8, by stacking layers of several to several tens of nm thick in alternating layers, the surface morphology of the microstructure may be controlled, the stress of the seed layer may be reduced, and the adhesion may be improved. More specifically, the shape and crystal orientation of the particles of one type of seed layer can be reduced, thereby enabling the formation of a seed layer closer to the conformal coating.
  • the seed layer may be stacked in several layers or more than a few hundred layers.
  • the seed layer is formed on the substrate through the above method, the seed layer is formed not only inside the via but also on the substrate. Therefore, it is necessary to remove the seed layer formed on the substrate surface except inside the via, depending on the component applied. To this end, the surface of the substrate, except for vias, may be covered by the deposition preventing film, and then the seed layer may be formed. Alternatively, after forming the seed layer, the seed layer may be removed by etching, mechanical processing, or the like except for portions formed in holes or grooves of the substrate.
  • the thickness of the seed layer obtained by the seed layer formation method proposed by the present invention has a range of 20 nm to 1 ⁇ m.
  • the thickness of the seed layer is less than 20nm, sufficient electrical conductivity is not secured, so sufficient current density may not be obtained during copper peeling plating, peeling plating may not be smooth, and diffusion prevention may not be effectively performed. Excessive thickness may block the inlet of the via, making copper fill plating difficult. Therefore, the thickness of the seed layer preferably has a range of 20 nm to 1 ⁇ m, and more preferably 40 nm to 1 ⁇ m.
  • the via cross-sectional area of the via after the seed layer is formed is 50% or more, based on when the via is viewed from the top, before the seed layer is formed.
  • the seed layer forming material easily penetrates into the via when the seed layer is formed, and is deposited on both the bottom and the side of the via, thereby forming a seed layer having a uniform thickness.
  • peeling Cu also facilitates penetration into the via, thereby forming a metal wiring having excellent characteristics.
  • the method may further include peeling and plating Cu on the seed layer, thereby manufacturing a substrate on which metal wires that can be applied to the semiconductor device are formed. . Since the said Cu peeling plating can apply all the conventional methods in the said technical field, the method is not specifically limited.
  • the semiconductor device having the high aspect ratio via of the present invention has an aspect ratio of the via formed on the substrate having a aspect ratio of 1:10 or more and 1:60 or less. Even when the seed layer is formed, it can be seen that the opening cross-sectional area of the via in the state where the seed layer is formed is 50% or more compared to the opening cross-sectional area of the via before forming the seed layer, based on the view from the top.
  • the semiconductor device having the high aspect ratio via of the present invention has a seed layer having a sufficient thickness, that is, a thickness of 20 nm to 1 ⁇ m, to facilitate peeling plating, and also sufficiently secures the opening area of the via after the seed layer is formed. Can be.
  • the opening cross-sectional area is expressed as Percent of Via Open (PVO), and the PVO refers to the ratio of the opening cross-sectional area after the seed layer formation to the opening cross-sectional area before the seed layer formation.
  • PVO Percent of Via Open
  • the PVO refers to the ratio of the opening cross-sectional area after the seed layer formation to the opening cross-sectional area before the seed layer formation.
  • PVO (%) opening cross-sectional area of vias after seed layer formation / opening cross-sectional area of vias before seed layer formation ⁇ 100
  • 9a to 9d are SEM photographs of the vias of the inventive examples according to an embodiment of the present invention, (a) is invention example 1, (b) is invention example 2, and (c) is invention example 3, (d) ) Is a photograph of Inventive Example 4.
  • 10A and 10B are SEM photographs of vias of comparative examples according to an exemplary embodiment of the present invention, and (a) is comparative example 1 and (b) is photograph of comparative example 2.
  • the seed layer is formed so that the opening of the via is close to the circle, and the opening is also sufficiently opened.
  • Figs. 10A and 10B in the case of Comparative Examples 1 and 2, it can be seen that the openings of the vias are elliptical, and the openings are substantially blocked.
  • the substrate After preparing a silicon substrate with an average depth of 100 ⁇ m and a via having an average width of 10 ⁇ m, and a Mo target of 450 mm x 120 mm x 6.35 mm, the substrate is tilted up, down, left, and right at an angle of 2.86 ° and the substrate is rotated simultaneously.
  • the seed layer was formed by performing sputtering in two stages by changing the pressure condition as shown in Table 3 below. After measuring the sheet resistance and stress for the seed layer formed as described above, the results are shown in Table 3 below.
  • FIG. 11 is an SEM photograph of a via of Inventive Example 8 according to an embodiment of the present invention.
  • the seed layer is formed such that the opening of the via is close to a circle, and the cross-sectional area of the opening is also high.

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 고종횡비 비아에 씨드 레이어를 형성시키는 방법 및 그 방법으로 형성된 고종횡비 비아를 갖는 반도체 소자에 관한 것이다. 본 발명에 따르면 원활한 구리 필링 도금이 가능하고, 씨드레이어와 필링도금되는 구리와의 도금필착력을 간단하면서도 경제적으로 향상시킬 수 있어 전자 부품의 금속 배선 형성시 우수한 내구성을 부여할 수 있다. 또한, 씨드레이어의 스트레스를 낮춤으로써 도금밀착력을 향상시킬 수 있다.

Description

고종횡비 비아에 씨드 레이어를 형성시키는 방법 및 그 방법으로 형성된 고종횡비 비아를 갖는 반도체 소자
본 발명은 고종횡비 비아에 씨드 레이어를 형성시키는 방법 및 그 방법으로 형성된 고종횡비 비아를 갖는 반도체 소자에 관한 것이다.
반도체 장치와 같은 전자 부품이 점점 고속화, 고집적화 되면서 반도체 장치내에 형성되는 금속 배선의 미세화 및 다층화가 이루어지고 있다. 이와 같이 금속배선의 폭이 좁아지는 경우에는 금속 배선의 저항 및 정전용량으로 인한 신호 지연이 발생한다. 따라서, 이러한 신호 지연을 감소시키기 위하여 저저항 금속인 구리를 이용하고 있다.
일반적으로 금속 배선에 사용되는 구리는 기판에 형성되는 홈이나 홀에 전해도금 또는 무전해도금되어 형성된다. 기판과 구리간의 도금밀착성을 향상시키기 위하여 기판에 형성된 홈 또는 홀(이하, 비아(via)라고도 함)에 씨드 레이어(seed layer)를 미리 형성하기도 한다.
그러나, 3D Si 패키징(packaging)과 같이 전자 부품이 정밀해짐에 따라 기판에 형성되는 비아의 종횡비(평균 깊이와 평균 폭의 비)가 10:1이상으로 커지게 되어 필링 도금되는 Cu가 보다 용이하면서도 견고하게 증착될 수 있도록 비아의 밑면 또는 측면에 비교적 균일하고 적당한 두께의 씨드 레어어가 형성될 것이 요구되고 있다. 더욱이, 실리콘과 같이 전기가 잘 통하지 않아 도금이 이루어지기 어려운 기판에 형성된 고종횡비 비아의 경우에는 필링 도금이 원활히 이루어지도록 충분한 두께의 씨드 레이어의 형성이 매우 중요하고, 비아의 개구부 면적 또한 충분히 확보하는 것이 중요하다.
본 발명의 목적은 필링 도금되는 구리와의 도금 밀착성이 향상되도록 고종횡비 비아의 측면 및 밑면 모두에 균일하고 충분한 두께의 씨드 레이어층을 형성시키고, 비아의 개구부 면적 또한 충분히 확보할 수 있는 씨드 레이어의 형성방법 및 그 방법으로 형성되어 내구성이 우수한 고종횡비 비아를 갖는 반도체소자를 제공하는 것이다.
본 발명의 다른 목적은 씨드 레이어의 스트레스를 효과적으로 저감시킬 수 있는 씨드 레이어의 형성 방법 및 그 방법으로 형성되어 도금밀착력이 향상된 고종횡비 비아를 갖는 반도체소자를 제공하는 것이다.
본 발명의 목적은 이상에서 언급한 목적으로 제한되지 않으며, 명시적으로 언급되지 않았더라도 후술되는 발명의 상세한 설명의 기재로부터 통상의 지식을 가진 자가 인식할 수 있는 발명의 목적 역시 당연히 포함될 수 있을 것이다.
상술된 본 발명의 목적을 달성하기 위해, 먼저 본 발명은 비아(via)가 형성된 기판을 준비하는 단계; 및 상기 기판 상에 씨드 레이어를 형성하는 단계를 포함하며, 상기 비아는 단면을 기준으로 할 때 평균 깊이가 평균 폭에 대하여 10배 이상이고, 상기 씨드 레이어를 형성하는 단계는 상기 씨드 레이어 형성 물질이 일정각도 이하로 증착되도록 상기 기판을 상하좌우로 기울이는 기울임 운동 및 기판의 회전운동 중 하나 이상을 수행하되 상기 기판의 변동방향이 단속적으로 또는 연속적으로 이루어지는 고종횡비 비아에 씨드 레이어를 형성시키는 방법을 제공한다.
바람직한 실시예에 있어서, 상기 일정각도는 하기 식1로 표현되는 각도(θ)로서 2.86°이하이다.
[식 1]: θ = arccos[D/((D2+(1/2W)2)1/2 )]
(단, D는 비아의 깊이이며, W는 비아의 폭임.)
바람직한 실시예에 있어서, 상기 씨드 레이어를 형성하는 단계는 압력을 7~13mtorr로 제어하는 제1단계와 2.5~5mtorr로 제어하는 제2단계를 포함하여 이루어진다.
바람직한 실시예에 있어서, 상기 씨드 레이어를 형성하는 단계는 상기 제2단계 후, 압력을 0.5~2mtorr로 제어하는 제3단계를 더 포함하여 이루어진다.
바람직한 실시예에 있어서, 상기 씨드 레이어를 형성하는 단계는 2~5kW의 타겟 파워를 인가하여 이루어진다.
바람직한 실시예에 있어서, 상기 씨드 레이어를 형성하는 단계는 상기 기판에 바이어스를 인가하여 이루어진다.
바람직한 실시예에 있어서, 상기 씨드 레이어는 Mo 또는 Cu 씨드 레이어이다.
바람직한 실시예에 있어서, 상기 Mo 또는 Cu 씨드 레이어를 형성하는 단계 후, 상기 Mo 씨드 레이어 상에 Cu 씨드 레이어를 추가로 형성하거나 Cu 씨드 레이어 상에 Mo 씨드 레이어를 추가로 형성하는 단계를 포함한다.
바람직한 실시예에 있어서,상기 씨드 레이어를 추가로 형성하는 단계 후, Mo 씨드 레이어와 Cu 씨드 레이어가 교대로 적층되도록 추가로 씨드 레이어를 형성하는 단계를 포함한다.
바람직한 실시예에 있어서, 상기 씨드 레이어의 두께는 20nm~1㎛이다.
바람직한 실시예에 있어서, 상기 비아는 상부에서 바라보았을 때를 기준으로 하여, 씨드 레이어 형성 후비아의 개구부 단면적은 씨드 레이어 형성 전에 비하여 50%이상이다.
바람직한 실시예에 있어서, 상기 씨드 레이어가 Mo 또는 Cu 씨드 레이어인 경우, 상기 씨드 레이어를 증착하는 단계 후, 기판에 Cu를 필링 도금하는 단계를 추가로 포함한다.
또한, 본 발명은 1:10 이상 ~ 1:60 이하의 종횡비를 갖는 비아가 형성된 기판; 및 상기 기판 상에 형성된 씨드레이어; 를 포함하는데, 상부에서 바라보았을 때를 기준으로 하여, 씨드 레이어가 형성된 상태의 비아의 개구부 단면적이 씨드 레이어 형성 전 비아의 개구부 단면적과 비교하여 50%이상인 것을 특징으로 하는 고종횡비 비아를 갖는 반도체 소자를 제공한다.
바람직한 실시예에 있어서, 상기 씨드레이어가 Cu 및 MO 중에서 선택된 적어도 하나의 물질로 형성된 경우, 상기 씨드 레이어 상에 필링 도금되어 상기 비아 내부에 충진되는 Cu 필링층을 더 포함한다.
바람직한 실시예에 있어서, 상기 씨드 레이어의 두께는 20nm~1㎛이다.
바람직한 실시예에 있어서, 상기 씨드 레이어는 Mo 씨드 레이어와 Cu 씨드 레이어가 교대로 적층된 다층구조이다.
본 발명에 따르면, 원활한 구리 필링 도금이 가능하고, 씨드 레이어와 필링도금되는 구리와의 도금밀착력을 간단하면서도 경제적으로 향상시킬 수 있어 전자부품의 금속 배선 형성시 우수한 내구성을 부여할 수 있다.
또한, 씨드 레이어의 스트레스를 낮춤으로써 도금밀착력을 향상시킬 수 있다.
도 1은 비아(via)가 형성된 기판을 나타낸 것이다.
도 2는 타겟으로부터 씨드 레이어 형성 물질이 기판에 증착되는 모습을 나타내는 모식도이다.
도 3은 기판의 각도에 따라 비아 내부에 씨드 레이어가 형성되는 모습을 모식적으로 나타낸 것이며, (a)는 씨드 레이어 형성 물질이 기판에 증착되는 방향과 기판에 형성된 비아의 측면 방향의 각도가 0°인 경우를, (b)는 각도가 2.86°를 초과하는 경우를 나타낸 것이다.
도 4는 기판을 좌우로만 기울여 씨드 레이어를 형성한 뒤, 그 표면을 관찰한 사진이다.
도 5는 비아의 종횡비에 따른 기판의 각도의 계산법을 설명하기 위한 모식도이다.
도 6은 실리콘 기판에 Mo를 증착한 뒤, Mo의 표면을 관찰한 SEM 사진의 일례이다.
도 7은 실리콘 기판에 Mo를 증착한 뒤, Mo의 측면을 관찰한 SEM 사진의 일례이다.
도 8은 Mo 씨드 레이어와 Cu 씨드 레이어가 교대로 적층되어 다층 구조를 갖는 씨드 레이어를 관찰한 SEM 사진의 일례이다.
도 9는 본 발명의 실시예에 따른 발명예들의 비아를 관찰한 SEM 사진이며,(a)는 발명예 1, (b)는 발명예 2, (c)는 발명예 3, (d)는 발명예 4의 사진이다.
도 10은 본 발명의 실시예에 따른 비교예들의 비아를 관찰한 SEM 사진이며,(a)는 비교예 1, (b)는 비교예 2의 사진이다.
도 11은 본 발명의 실시예에 따른 발명예 8의 비아를 관찰한 SEM 사진이다.
도 1은 비아(via)가 형성된 기판을 나타낸 것이며, (a)는 사시도, (b)는 정면도를 나타낸다. 도 1에 나타난 바와 같이, 기판(10)에는 금속 배선을 형성하기 위하여 비아(12)가 형성된다. 상기 비아는 홀의 형태와 같이 기판에 관통되도록 형성될 수 있으며, 홈의 형태와 같이 기판의 일측면은 개폐되고, 다른 측면은 폐쇄된형태로 형성될 수 있다.
상기와 같이 비아가 형성된 기판에는 이후 구리가 필링도금되어 금속 배선을 형성함으로써 전자 부품의 구성 요소로 사용될 수 있다. 이와 같이, 금속 배선이 형성된 기판이 전자 부품으로 사용되기 위해서는 상기 기판과 구리 간에 우수한 밀착력이 확보될 것이 요구되는데, 이를 위해 비아에 씨드 레이어를 증착하여 사용하기도 한다. 이러한 씨드 레이어는 전기가 잘 통하지 않는 기판에 필링 도금이 잘 이루어지도록 전기가 통하게 하는 배선 또는 전극의 역할을 하게 된다.
그러나, 전자부품이 아주 정밀해짐에 따라, 기판에 형성되는 비아의 종횡비(평균 깊이와 평균 폭의 비)가 10:1이상으로 상당히 커져 비아의 개구부가 좁아지게 되고, 이로 인해 비아 내부에 형성되는 씨드 레이어의 증착이 점점 더 어려워지거나 필링 도금시 구리가 비아 내부에 침투되기 어려워지는 문제가 발생하게 되었다. 즉, 고종횡비를 가질수록 비아의 폭이 좁아져 비아의 밑면이나 측면에 씨드 레이어가 잘 증착되지 않는데, 특히, 상기 비아의 측면 중에서도 측면상부에서는 씨드레이어가 우선적으로 증착되어 두껍게 형성될 수 있으나, 하부로 갈수록 씨드레이어의 증착이 용이하지 않는다는 단점을 가지게 된다.
이러한 문제점을 해결하기 위하여, 본 발명의 일 실시형태는 비아(via)가 형성된 기판을 준비하는 단계; 및 상기 기판 상에 씨드 레이어를 형성하는 단계를 포함하며, 상기 비아는 단면을 기준으로 할 때 평균 깊이가 평균 폭에 대하여 10배이상이고, 상기 씨드 레이어를 형성하는 단계는 상기 씨드 레이어 형성 물질이 일정각도 이하로 증착되도록 상기 기판을 상하좌우로 기울여 행하여지는 고종횡비 비아에 씨드 레이어를 형성시키는 방법을 제공한다.
여기서, 일정각도는 하기 식 1로 표현되는 각도(θ)로서 상기 각도(θ)는 2.86°이하일 수 있다.
[식 1]: θ = arccos[D/((D2+(1/2W)2)1/2 )]
(단, D는 비아의 깊이이며, W는 비아의 폭임.)
본 발명에 적용되는 기판은 평균 깊이와 평균 폭의 비(종횡비)가 10:1 이상인 비아가 형성된 것이라면 그 종류에 대하여 특별히 한정되지 않으며, 예를 들면,유리, 플라스틱, 세라믹 등이 적용될 수 있고, 바람직하게는 실리콘이 이용될 수 있다. 한편, 본 발명의 기판에 형성되는 비아는 고종횡비를 가질수록 바람직하므로, 상기 비아의 종횡비 상한에 대해서는 특별히 한정하지 않으나, 공정상의 한계로 상기 종횡비가 60배를 초과하기는 용이하지 않다.
또한, 본 발명에서는 기판에 씨드 레이어를 형성하기 위해서 evaporation, sputtering, CVD(chemical vapor deposition) 및 ALD(atomic layer deposition) 등다양한 방법들을 이용할 수 있으며, 따라서 씨드 레이어 형성 방법의 종류에 대해서는 특별히 한정하지 않는다.
본 발명에서는 상기와 같이 고종횡비의 비아가 형성된 기판을 준비한 뒤, 상기 기판에 씨드 레이어를 형성함에 있어, 기판을 일정의 각도 범위 내로 기울여 씨드 레이어 형성 물질을 증착시키는 것을 특징으로 한다. 보다 상세하게는, 상기 [식1]로 표현되는 각도(θ)가 2.86°이하로 증착되도록 상기 기판을 상하좌우로 기울여 씨드 레이어를 형성하는 것이 바람직하다.
도 2는 타겟으로부터 씨드 레이어 형성물질이 기판에 증착되는 모습을 나타내는 모식도이다. 도 2에 나타난 바와 같이, Ar(40)과 같은 불활성 가스에 의해 타겟(20)으로부터 튕겨져 나온 씨드 레이어 형성 물질(50)은 기판(30)에 증착되게 된다. 이 때, 상기 씨드 레이어 형성 물질(50)이 증착되는 방향과 상기 기판(30)에 형성된 비아의 측면이 이루는 각도(θ)가 2.86°이하가 되도록 상기 기판(30)을 기울여 씨드 레이어를 형성하는 것이 바람직하다. 한편 본 발명의 씨드 레이어 형성 방법은 기판을 기울이지 않고, 즉, 0°의 각도에서 씨드 레이어를 형성하는 것을 병행할 수 있다. 그러나, 씨드 레이어 형성시 상기 각도가 0°가 되도록 하는 경우에는(기판을 기울이지 않는 경우에는) 씨드레이어 형성 물질의 증착방향과 비아의 측면이 평행하게 되어, 상기 비아의 측면에 씨드 레이어 형성 물질의 증착이 제대로 이루어지지 않을 수 있으며, 2.86°를 초과하는 경우에는 비아의 일부 측면만 코팅되어 비아 내부 즉, 밑면과 측면에 균일한 코팅이 이루어지지 않을 수 있다.
예를 들면, 도 3과 같은 현상이 일어날 수 있다. 도 3은 기판의 각도에 따라비아 내부에 씨드 레이어가 형성되는 모습을 모식적으로 나타낸 것이며, (a)는 씨드 레이어 형성 물질이 기판에 증착되는 방향과 기판에 형성된 비아의 측면 방향의 각도가 0°인 경우를, (b)는 각도가 2.86°를 초과하는 경우를 나타낸 것이다. 도 3 (a)에 나타난 바와 같이, 씨드 레이어 형성 물질이 증착되는 방향과 비아 측면방향의 각도가 0°인 경우 비아의 측면 부분은 씨드 레이어 형성 물질의 증착이 일어나지 않을 수 있다. 한편, 도 3 (b)에 나타난 바와 같이, 각도가 2.86°를 초과하는 경우에는 비아의 측면 일부만 씨드 레이어 형성 물질의 증착이 일어나고, 비아의 밑면과 다른 일부 측면은 증착이 일어나지 않을 수 있다.
따라서, 씨드 레이어 형성 물질(50)이 기판(30)에 증착되는 방향과 상기 기판(30)의 각도(θ)는 2.86°이하의 범위를 만족하는 것이 바람직하다. 한편, 씨드레이어 형성 물질의 균일한 코팅을 위하여, 기판이 기울어지는 방향을 바꾸어주는 것이 바람직하며, 이 때, 상기 기판은 상하좌우로 기울여지는 것이 바람직하다. 여기서, 상하좌우란 기판의 길이 방향을 기준으로 하였을 때 좌우라고 한다면, 기판의 폭 방향이 상하가 되는 것을 의미하며, 이와 반대되는 경우라도 본 발명의 범위에 포함된다. 한편, 본 발명에서는 기판이 상하좌우로 각각 한 번씩 기울여지는 것이라면 기판 기울임 방향의 순서는 특별히 한정하지 않는다. 만일, 기판의 기울임이 좌우로만 이루어지는 경우에는 비아의 상하방향에 비하여 좌우방향으로 씨드 레이어가 더 많이 증착되어, 상기 비아의 개구부 면적이 줄어들게 되고, 결국 이로 인해 비아 내부에 씨드 레이어를 증착시키는 것이 곤란해지거나, 구리 필링 도금이 원활히 이루어지지 않게 된다.
도 4는 기판을 좌우로만 기울여 씨드 레이어를 형성한 뒤, 그 표면을 관찰한 사진이다. 도 4에서 알 수 있는 바와 같이, 기판의 기울임이 좌우로만 이루어지는 경우에는 비아의 좌우방향으로 씨드 레이어가 더 많이 증착되는 것을 알 수 있고, 개구부 면적 또한 작은 것을 확인할 수 있다. 이에 따라, 본 발명에서는 기판을 상하좌우로 기울이는 기울임 운동 및 기판의 회전운동 중 하나 이상을 수행하여 비아의 개구부 면적이 가능한 커지도록 하고, 동시에 비아내부에 균일하면서도 충분한 두께의 씨드 레이어를 형성시킬 수 있다. 여기서, 기판의 회전운동은 기판이 자전만 하는 경우, 기판이 자전 하면서 공전하는 경우, 기판이 자전 없이 공전하는 경우를 포함한다.
이 때, 상기 기판이 기울임 운동 및 기판의 회전운동 중 하나 이상에 의해 일어나는 기울임 방향의 변동은 단속적으로 이루어지거나 연속적으로 이루어질 수 있다. 상기 단속적인 변동이란 예를 들면, 기판을 상하좌우 중 어느 하나의 방향으로 기울인 뒤 소정의 시간동안 씨드 레이어를 형성시키고, 이후, 씨드레어어 형성을 멈춘 상황에서 다른 방향으로 기울인 뒤 다시 씨드 레이어를 소정의 시간동안 형성시키는 것을 계속 반복하는 것을 의미하고, 연속적인 변동이란 씨드레이어 형성과 기판의 기울임 변동 모두가 연속적으로 이루어지는 것을 의미한다.
한편, 상기 각도의 범위는 앞서 언급한 평균 폭에 대한 평균 깊이(종횡비)에 따라 결정되어지며, 그 계산법은 도 5를 통해 설명한다. 도 5에 나타난 바와 같이, 비아의 밑면과 측면에 균일한 코팅이 이루어지도록 하기 위해서는 비아의 폭의 1/2위치를 기준으로 하는 것이 바람직하며, 이에 따라 상기 식 1과 같은 관계식이 성립될 수 있다.
즉, 평균 깊이가 평균 폭에 대하여 10배의 길이를 갖는 경우, 예를 들면, 평균 깊이(D)가 100㎛, 평균 폭(W)이 10㎛인 경우 기판이 기울어질 수 있는 최대 각도는 2.86°가 된다. 물론, 상기 각도 이내의 범위로 기판을 기울여 씨드 레이어를 형성시키더라도 바람직한 씨드 레이어의 증착 효과를 얻을 수 있으나, 2.86°로 증착을 행할 경우에는 비아의 측면에 가장 많이 오픈되기 때문에 씨드레이어의 증착이 보다 바람직하게 이루어질 수 있다. 즉, 종횡비가 10:1일 경우, 기판 기울임의 최적 각도는 2.86°가 된다. 한편, 당해 기술분야에서 통상의 지식을 가진 자라면 상기 계산법을 통해 비아의 종횡비에 따라 최적의 각도를 용이하게 산출해낼 수 있다.
본 발명이 제안하는 바와 같이 고종횡비 비아에 씨드 레이어를 형성함에 있어, 기판을 상하좌우로 기울이면서 씨드 레이어를 형성하는 경우에는 비아의 개구부 면적을 상당히 확보할 수 있고, 씨드 레이어 형성 물질이 비아의 밑면과 측면 모두에 균일하게 증착되도록 할 수 있다. 이를 통해, 필링 도금이 용이해지도록 할 수 있고, 씨드 레이어와 필링 도금간의 도금밀착력을 간단하면서도 경제적으로 향상시킬 수 있다. 또한, 도금밀착력을 우수한 수준으로 확보할 수 있어 전자 부품의 금속 배선 형성시 우수한 내구성을 부여할 수 있다.
다만, 보다 바람직한 씨드 레이어 형성을 위해서는 상기 씨드 레이어 형성시 압력을 7~13mtorr로 제어하는 제1단계와 2.5~5mtorr로 제어하는 제2단계로 나누어 행하는 것이 유리하다. 이와 같이, 1단계 씨드 레이어 형성시에는 높은 압력 조건을 부여하고, 2단계 씨드 레이어 형성시에는 상기 1단계보다 낮은 압력 조건을 부여함으로써, 미세조직의 주상(columnar)조직의 입자 폭의 크기를 조절할 수 있어, 씨드 레이어층의 인장응력이나 압축응력과 같은 응력의 변화를 제어할 수 있으며, 이를 통해 스트레스를 저감시킬 수 있다. 다만, 상기 제1단계 씨드 레이어 형성시 압력이 7mtorr 미만일 경우에는 스트레스를 낮출 수 있을 만큼 주상조직의 입자 폭을 작게 하는 것이 곤란할 수 있으며, 13mtorr를 초과하는 경우에는 비저항이 상승하는 문제점이 발생할 수 있다. 또한, 상기 제2단계 씨드 레이어 형성시 압력이 2.5mtorr미만인 경우에는 주상조직의 입자 폭의 변화가 급격히 커져 스트레스 조절이 용이하지 않을 수 있으며, 5mtorr를 초과하는 경우에는 비저항이 높은 씨드 레이어가 두껍게 형성되는 문제점이 발생할 수 있다.
한편, 상기 씨드 레이어의 형성이 두 단계로만 행하여지는 경우에는 서로 다른 성질의 막이 형성되어 씨드 레이어층간의 밀착력이 낮아지거나 스트레스가 오히려 커질 우려가 있다. 따라서, 상기 제2단계 후에는 압력을 0.5~2mtorr로 제어하는 제3단계가 더 행하여지는 것이 바람직하다. 이를 통해, 씨드 레이어층간의 밀착력을 향상시키고 스트레스를 보다 저감시킬 수 있다.
또한, 상기 씨드 레이어 형성시에는 2~5kW의 타겟 파워를 인가하여 이루어지는 것이 바람직하다. 상기와 같이 타겟 파워를 제어함으로써, 증착속도뿐만 아니라스트레스 제어를 용이하게 행할 수 있다. 상기 타겟 파워가 2kW미만일 경우에는 공정시간이 과도하게 길어질 수 있으며, 5kW를 초과하는 경우에는 비아의 입구가 막힐 수 있고 이로 인해 충분한 두께의 씨드 레이어를 형성하기가 곤란할 수 있다.
또한, 상기 씨드 레이어를 형성하는 단계는 상기 기판에 바이어스를 인가하여 이루어지는 것이 바람직하다. 상기와 같이 기판에 바이어스를 인가함으로써 금속이온이 기판으로 끌여당겨져 씨드 레이어의 밀착력과 밀도를 향상시켜 전도성과 부착력을 향상시킬 수 있다.
한편, 본 발명의 씨드 레이어는 Mo 혹은 Cu 씨드 레이어인 것이 바람직하다.
상기 Cu 씨드 레이어는 추후 필링 도금되는 Cu와의 밀착성을 높이는 효과를 발현할 수 있다. 상기 Mo 씨드 레이어는 우수한 강도뿐만 아니라, 이후 증착되는 Cu가 기판 내부로 확산되는 것을 방지하는 역할을 수행한다. 또한, Cu와 우수한 밀착성을 가진다는 장점이 있다. 이에 따라, 보다 바람직하게는 상기 씨드 레이어가 Mo인 것이 유리하다.
도 6은 실리콘 기판에 Mo를 증착한 뒤, Mo의 표면을 관찰한 SEM 사진의 일례이다. 도 6에 나타난 바와 같이, Mo의 표면에는 가시와 같은 형상의 돌기가 형성되어 있어 실리콘과 필링 도금되는 구리와의 접촉 면적을 증가시키고 이를 통해 밀착력을 향상시킬 수 있다.
도 7은 실리콘 기판에 Mo를 증착한 뒤, Mo의 측면을 관찰한 SEM 사진의 일례이다. 도 7에서 알 수 있는 바와 같이, Mo의 또 다른 특성은 주상조직(columnar struucture)을 이루고 있다는 점이다. 이러한 주상조직의 폭은 씨드 레이어 형성을 위한 스퍼터링시 압력이나 온도 등의 공정조건을 제어함으로써 조절할 수 있다. 상기 주상조직의 폭에 따라 전기전도도 또한 달라지게 되므로, 주상조직의 폭을 제어함으로써 얻고자 하는 전기전도도 특성을 확보할 수 있다. 뿐만 아니라, 상기 주상조직의 폭에 따라 밀착력 또한 차이가 난다. 즉, Mo의 스퍼터링시 공정 조건을 제어하여 주상조직의 폭을 제어함으로써 밀착력과 전기전도도가 모두 우수한 기판을 제조할 수 있으며, 예를 들면, 스퍼터링 초기에는 주상조직의 폭을 얇게하여 밀착력을 높이고, 이후 주상조직의 폭을 두껍게 하여 전기전도도를 향상시켜, 두 가지 특성 모두 우수한 수준으로 끌어올릴 수 있다.
본 발명에서는 앞서 언급한 바와 같이, Mo 혹은 Cu 씨드 레이어를 이용함으로써 필링 도금되는 Cu와의 밀착력을 보다 향상시킬 수 있으나, 보다 더 우수한 밀착력을 부여하기 위하여 상기 Mo 씨드 레이어 상에 Cu 씨드 레이어를 추가로 형성하거나 Cu 씨드 레이어 상에 Mo 씨드 레이어를 추가로 형성시킬 수 있다. 즉, Mo씨드 레이어와 Cu 씨드 레이어의 2중 구조로 이루어지는 씨드 레이어를 기판에 형성시킴으로써 필링 도금되는 Cu와의 밀착력을 보다 우수한 수준으로 향상시킬 수 있다. 나아가, 상기 추가로 형성되는 Mo 혹은 Cu 씨드 레이어 또한 전술한 바와 같이 기판을 기울여 증착시킬 수 있다.
한편, 본 발명에서는 상기와 같이 씨드 레이어를 추가로 형성한 뒤에도 Mo씨드 레이어와 Cu 씨드 레이어가 교대로 적층되도록 추가로 씨드 레이어를 형성하는 단계를 더 포함할 수 있다. 도 8은 Mo 씨드 레이어와 Cu 씨드 레이어가 교대로 적층되어 다층 구조를 갖는 씨드 레이어를 관찰한 SEM 사진이다. 도 8과 같이, 다층으로 수~수십nm 두께의 층을 교대로 적층함으로써 미세조직의 표면 형태를 제어할 수 있고, 씨드 레이어의 스트레스를 감소시킬 수 있으며, 밀착력을 향상시킬 수 있다. 보다 상세하게는, 한 종류의 씨드 레이어의 입자의 형태와 결정 방향성을 영향을 줄일 수 있어 보다 등각의 코팅에 가까운 씨드 레이어의 형성이 가능해진다.
특히, 증착이 어려운 비아 내부에서 간섭 효과(shadow effect)에 의한 단점을 보완 할 수 있다. 한편, 상기 씨드 레이어는 수층에서 수십층 또는 수백층 이상으로 적층될 수 있다.
한편, 상기와 같은 방법을 통해 기판에 씨드 레이어를 형성하는 경우, 비아내부뿐만 아니라 기판 상에도 상기 씨드 레이어가 형성된다. 따라서, 적용되는 부품에 따라 비아 내부를 제외한 기판 표면 상에 형성된 씨드 레이어를 제거할 필요가 있다. 이를 위해, 기판에 대하여 비아를 제외한 기판 표면이 증착방지막에 의해 커버되도록 한 뒤, 씨드 레이어를 형성시킬 수 있다. 다른 방법으로는 씨드 레이어를 형성한 후, 상기 기판의 홀 또는 홈에 형성된 부분을 제외하고 식각, 기계적 가공 등의 방법을 이용하여 씨드 레이어를 제거할 수도 있다.
전술한 바와 같이 본 발명이 제안하는 씨드 레이어 형성 방법에 따라 얻어지는 씨드 레이어의 두께는 20nm~1㎛의 범위를 갖는 것이 바람직하다. 상기 씨드 레이어의 두께가 20nm 미만일 경우에는 충분한 전기전도성이 확보되지 않아 구리 필링도금시 충분한 전류밀도를 얻지 못해 필링 도금이 원활하지 않고, 확산 방지가 효과적으로 이루어지지 않을 수 있으며, 1㎛를 초과하는 경우에는 과도한 두께로 인해 비아의 입구가 막혀 구리 필링 도금이 곤란해질 수 있다. 따라서, 상기 씨드레이어의 두께는 20nm~1㎛의 범위를 갖는 것이 바람직하며, 보다 바람직하게는 40nm~1㎛의 범위를 갖는 것이 유리하다.
또한, 상기 비아는 상부에서 바라보았을 때를 기준으로 하여, 씨드 레이어 형성 후 비아의 개구부 단면적이 씨드 레이어 형성 전에 비하여 50%이상인 것이 바람직하다. 이와 같이 높은 개구부 단면적을 확보함으로써, 씨드 레이어 형성시 씨드 레이어 형성 물질이 비아 내부에 용이하게 침투하여 비아의 밑면과 측면 모두에 증착됨으로써 균일한 두께의 씨드 레이어가 형성 가능하다. 또한, 필링 도금되는 Cu 또한 비아 내부로의 침투가 용이해져서 우수한 특성을 갖는 금속배선을 형성시킬 수 있다.
한편, 상기와 같이 기판에 씨드 레이어가 형성된 후에는 상기 씨드 레이어상에 Cu를 필링 도금하는 단계를 추가로 포함할 수 있으며, 이를 통해 반도체 장치에 적용될 수 있는 금속 배선이 형성된 기판을 제조할 수 있다. 상기 Cu 필링 도금은 당해 기술분야에서 통상의 방법을 모두 적용할 수 있으므로, 그 방법에 대해서는 특별히 한정하지 않는다.
이와 같은 방법으로 고종횡비 비아를 갖는 기판 상에 씨드레이어가 형성되므로, 본 발명의 고종횡비 비아를 갖는 반도체 소자는 기판에 형성된 비아가 1:10 이상 ~ 1:60 이하의 종횡비를 갖고, 기판 상에 씨드레이어가 형성되더라도, 상부에서 바라보았을 때를 기준으로 하여, 씨드 레이어가 형성된 상태의 비아의 개구부 단면적이 씨드 레이어 형성 전 비아의 개구부 단면적과 비교하여 50%이상인 것을 알 수 있다. 따라서, 본 발명의 고종횡비 비아를 갖는 반도체 소자는 필링 도금이 원활히 이루어질 수 있는 충분한 두께 즉 20㎚~1㎛ 두께의 씨드 레이어를 가지며, 씨드레이어가 형성된 후의 비아의 개구부 면적 또한 충분히 확보되는 것을 알 수 있다.
실시예 1.
평균 깊이가 100㎛이고, 평균 폭이 10㎛인 비아가 형성된 실리콘 기판과 450mm×120mm×6.35mm 크기의 Cu타겟 및 Mo타겟을 준비한 뒤, 하기 표 1의 조건으로, 기판을 기울이면서 스퍼터링을 행하여 씨드 레이어를 형성하였다. 이 때, 기판의 기울임 각도는 2.86°였으며, 상기 씨드 레이어의 형성은 Cu를 스퍼터링하거나, Mo를 스퍼터링한 뒤 Cu를 스퍼터링하는 방식으로 이루어졌다.
이와 같이 형성된 씨드 레이어에 대하여 두께와 비저항 및 비아의 개구부 단면적을 측정한 뒤, 그 결과를 하기 표 2에 나타내었다. 이 때, 상기 개구부 단면적은 PVO(Percent of Via Open)로 나타내었으며, 상기 PVO는 씨드 레이어 형성 전의 개구부 단면적에 대한 씨드 레이어 형성 후의 개구부 단면적의 비율을 의미한다. 한편, 상기 씨드 레이어저항의 측정은 비아 내부에 형성된 씨드 레이어의 비저항을 직접 측정하기 곤란하여 기판 표면에 형성된 씨드 레이어의 비저항을 측정하였다. 그러나, 비교예 2의 경우에는 기판 표면의 씨드 레이어층의 박리가 발생하여 저항을 측정하지 못하였다.
PVO(%) = 씨드 레이어 형성 후 비아의 개구부 단면적 / 씨드 레이어 형성 전비아의 개구부 단면적 × 100
표 1
Mo 스퍼터링 조건 Cu 스퍼터링 조건 기판 기울임 방향
DC파워(kW) 압력(mtorr) RF바이어스(kW) 시간(분) DC파워(kW) 압력(mtorr) RF바이어스(kW) 시간(분)
발명예1 - - - - 5 1 1 20 상하좌우
발명예2 - - - - 5 1 - 20 상하좌우기판자전
발명예3 2 1.2 - 16 2 3 - 10 상하좌우기판자전
발명예4 2 1.2 - 16 2 1 - 20 상하좌우
비교예1 4.8 1 1 20 5 1 1 20 좌우
비교예2 4.8 1 1 10 5 1 1 20 좌우
표 2
두께 (nm) 비저항(μΩㆍcm) PVO(%)
발명예1 48.4 1.895 57.83
발명예2 87.2 1.994 62.38
발명예3 46.7 2.61 64.4
발명예4 69.2 2.29 51.8
비교예1 37.9 - 26.38
비교예2 17.5 2.01 41.38
상기 표 1 및 2를 통해 알 수 있듯이, 본 발명이 제안하는 조건을 만족하도록 상하좌우로 기판을 기울여 씨드 레이어를 형성한 발명예 1 내지 4의 경우에는 충분한 두께의 씨드 레이어층이 형성되었을 뿐만 아니라 50%이상의 충분한 개구부면적을 확보하고 있음을 알 수 있고, 이로 인해 구리 필링 도금이 용이하게 이루어질 수 있음을 예상할 수 있다. 또한, 낮은 수준의 비저항을 확보하고 있어, 전기전도도 또한 우수함을 알 수 있다.
그러나, 본 발명이 제안하는 조건을 만족하지 않고, 좌우로만 기판을 씨드레이어를 형성한 비교예 1 및 2의 경우에는 충분한 개구부 면적을 확보하지 못하고 있고, 특히 비교예 2의 경우에는 씨드 레이어의 두께 또한 낮은 수준임을 알 수 있다.
도 9a 내지 도 9d는 본 발명의 실시예에 따른 발명예들의 비아를 관찰한 SEM 사진이며, (a)는 발명예 1, (b)는 발명예 2, (c)는 발명예 3, (d)는 발명예 4의 사진이다. 도10a 및 10b는 본 발명의 실시예에 따른 비교예들의 비아를 관찰한 SEM 사진이며, (a)는 비교예 1, (b)는 비교예 2의 사진이다.
도 9a 내지 9d에 나타난 바와 같이, 발명예 1 내지 4의 경우에는 비아의 개구부가 원형에 가깝도록 씨드 레이어가 형성되어 있고, 개구부 또한 충분히 열려 있는 것을 확인할 수 있다. 그러나, 도 10a 및 도 10b에 나타난 바와 같이, 비교예 1 및 2의 경우에는 비아의 개구부가 타원 형상이며, 개구부가 상당히 막혀 있는 것을 알 수 있다.
이러한 실험결과는 비교예 1 및 2와 같이 DC파워를 최대로 5KW로 높게 하고 비교적 길게 스퍼터링하더라도 입구가 막히면 하부씨드레이어(bottom seed layer)의 두께는 작아지게 됨을 보여준다. 따라서, 본 발명과 같이 개구부가 원형에 가깝게 형성되어야 하부씨드레이어도 두껍게 형성될 수 있는 것을 알 수 있으므로, 개구부가 원형이면서 비교적 넓은 단면적을 확보하기 위해서는 기판의 기울임 및 오비탈 운동은 물론 압력과 파워를 제어하는 것이 중요함을 알 수 있다.
실시예 2.
평균 깊이가 100㎛이고, 평균 폭이 10㎛인 비아가 형성된 실리콘 기판과 450mm×120mm×6.35mm 크기의 Mo타겟을 준비한 뒤, 각도를 2.86°로 하여 기판을 상하좌우로 기울이면서 동시에 기판을 공전시키는 운동을 수행하고 하기 표 3의 조건과 같이 압력 조건을 변경하여 2단계의 스퍼터링을 행하여 씨드 레이어를 형성하였다. 이와 같이 형성된 씨드 레이어에 대하여 면저항과 스트레스를 측정한 뒤, 그 결과를 하기 표 3에 나타내었다.
표 3
Mo 스퍼터링 조건 Cu 스퍼터링 조건 면저항(μΩ/□) 스트레스(GPa)
DC파워(kW) 압력(mtorr) 시간(분) DC파워(kW) 압력(mtorr) 시간(분)
발명예5 2 10 20 2 2.5 20 43.645 -0.1779
발명예6 2 10 40 - - - 37.74 1.2093
본 발명의 조건을 만족하도록 스퍼터링된 발명예 5 및 6의 경우 모두 면저항이 낮은 수준임을 알 수 있고, 특히 고압력의 조건과 저압력의 조건으로 두 단계에 걸쳐 씨드 레이어가 형성된 발명예 5의 경우에는 발명예 6에 비하여 스트레스가 약6.8배 감소되었음을 알 수 있다. 즉, 고압력과 저압력의 조건으로 두 단계 이상의 씨드 레이어를 형성하는 경우 스트레스를 감소시키는데 매우 효과적임을 알 수 있다.
한편, 스트레스는 0에 가까울수록 낮은 수준이며, -는 인장응력, +는 압축응력의 스트레스를 의미한다.
실시예 3
평균 깊이가 100㎛이고, 평균 폭이 10㎛인 비아가 형성된 실리콘 기판과 450mm×120mm×6.35mm 크기의 Mo타겟과 Cu타겟을 준비한 뒤, 하기 표 4의 조건으로Mo와 Cu가 교대로 적층되도록 하여 씨드 레이어를 형성하였다. 이 때, 기판은 상하좌우로 기울이면서 기판의 자전 및 공전이 동시에 이루어졌으며, 기판의 기울임 각도는 2.86°였다. 또한, 발명예 8의 경우에는 Mo와 Cu가 교대로 적층된 씨드 레이어 상에 DC파워: 5kW, 압력: 1mtorr의 조건으로 10분간 Cu를 더 적층하였다. 이와 같이 형성된 씨드 레이어에 대하여 두께와 비저항 및 비아의 개구부 단면적 및 스트레스를 측정한 뒤, 그 결과를 하기 표 4에 나타내었다.
표 4
Mo 스퍼터링 조건 Cu 스퍼터링 조건 총시간(분) 두께(nm) 비저항(μΩㆍcm) PVO(%) 스트레스(GPa)
DC파워(kW) 압력(mtorr) DC파워(kW) 압력(mtorr)
발명예7 2 2.5 2 2.5 60 37.9 11.25 64.3 -0.6362
발명예8 4 2.5 3 2.5 30 42.3 2.99 53.6 -0.2936
본 발명이 제안하는 조건을 만족하도록 Mo와 Cu가 교대로 적층된 발명예 7 및 8의 경우 충분한 두께의 씨드 레이어층이 형성되었을 뿐만 아니라 충분한 개구부 면적을 확보하고 있음을 알 수 있다. 또한, 비저항과 스트레스 모두 낮은 수준 임을 알 수 있다.
도 11은 본 발명의 실시예에 따른 발명예 8의 비아를 관찰한 SEM 사진이다.
도 11에 나타난 바와 같이, 발명예 8은 비아의 개구부가 원형에 가깝도록 씨드 레이어가 형성되어 있고, 개구부의 단면적 또한 높은 수준임을 알 수 있다.
본 발명은 이상에서 살펴본 바와 같이 바람직한 실시 예를 들어 도시하고 설명하였으나, 상기한 실시 예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.

Claims (16)

  1. 비아(via)가 형성된 기판을 준비하는 단계; 및
    상기 기판 상에 씨드 레이어를 형성하는 단계를 포함하며,
    상기 비아는 단면을 기준으로 할 때 평균 깊이가 평균 폭에 대하여 10배 이상이고,
    상기 씨드 레이어를 형성하는 단계는 상기 씨드 레이어 형성 물질이 일정각도 이하로 증착되도록 상기 기판을 상하좌우로 기울이는 기울임 운동 및 기판의 회전운동 중 하나 이상을 수행하되 상기 기판의 변동방향이 단속적으로 또는 연속적으로 이루어지는 고종횡비 비아에 씨드 레이어를 형성시키는 방법.
  2. 제 1 항에 있어서,
    상기 일정각도는 하기 식1로 표현되는 각도(θ)로서 2.86°이하인 것을 특징으로 하는 고종횡비 비아에 씨드 레이어를 형성시키는 방법.
    [식 1]: θ = arccos[D/((D2+(1/2W)2)1/2 )]
    (단, D는 비아의 깊이이며, W는 비아의 폭임.)
  3. 제 1 항에 있어서,
    상기 씨드 레이어를 형성하는 단계는 압력을 7~13mtorr로 제어하는 제1단계와 2.5~5mtorr로 제어하는 제2단계를 포함하여 이루어지는 것을 특징으로 하는 고종횡비 비아에 씨드레이어를 형성시키는 방법.
  4. 제 3 항에 있어서,
    상기 씨드 레이어를 형성하는 단계는 상기 제2단계 후, 압력을 0.5~2mtorr로 제어하는 제3단계를 더 포함하여 이루어지는 것을 특징으로 하는 고종횡비 비아에 씨드 레이어를 형성시키는 방법.
  5. 제 1 항에 있어서,
    상기 씨드 레이어를 형성하는 단계는 2~5kW의 타겟 파워를 인가하여 이루어지는 것을 특징으로 하는 고종횡비 비아에 씨드 레이어를 형성시키는 방법.
  6. 제 1 항에 있어서,
    상기 씨드 레이어를 형성하는 단계는 상기 기판에 바이어스를 인가하여 이루어지는 것을 특징으로 하는 고종횡비 비아에 씨드 레이어를 형성시키는 방법.
  7. 제 1 항에 있어서,
    상기 씨드 레이어는 Mo 또는 Cu 씨드 레이어인 것을 특징으로 하는 고종횡비 비아에 씨드 레이어를 형성시키는 방법.
  8. 제 7 항에 있어서,
    상기 Mo 또는 Cu 씨드 레이어를 형성하는 단계 후, 상기 Mo 씨드 레이어 상에 Cu 씨드 레이어를 추가로 형성하거나 Cu 씨드 레이어 상에 Mo 씨드 레이어를 추가로 형성하는 단계를 더 포함하는 것을 특징으로 하는 고종횡비 비아에 씨드 레이어를 형성시키는 방법.
  9. 제 8 항에 있어서,
    상기 씨드 레이어를 추가로 형성하는 단계 후, Mo 씨드 레이어와 Cu 씨드 레이어가 교대로 적층되도록 추가로 씨드 레이어를 형성하는 단계를 더 포함하는 것을 특징으로 하는 고종횡비 비아에 씨드 레이어를 형성시키는 방법.
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 씨드 레이어의 두께는 20nm~1㎛인 것을 특징으로 하는 고종횡비 비아에 씨드 레이어를 형성시키는 방법.
  11. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 비아는 상부에서 바라보았을 때를 기준으로 하여, 씨드 레이어 형성 후비아의 개구부 단면적은 씨드 레이어 형성 전에 비하여 50%이상인 것을 특징으로 하는 고종횡비 비아에 씨드 레이어를 형성시키는 방법.
  12. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 씨드 레이어가 Mo 또는 Cu 씨드 레이어인 경우, 상기 씨드 레이어를 증착하는 단계 후, 기판에 Cu를 필링 도금하는 단계를 추가로 포함하는 것을 특징으로 하는 고종횡비 비아에 씨드 레이어를 형성시키는 방법.
  13. 1:10 이상 ~ 1:60 이하의 종횡비를 갖는 비아가 형성된 기판; 및
    상기 기판 상에 형성된 씨드레이어; 를 포함하는데,
    상부에서 바라보았을 때를 기준으로 하여, 씨드 레이어가 형성된 상태의 비아의 개구부 단면적이 씨드 레이어 형성 전 비아의 개구부 단면적과 비교하여 50%이상인 것을 특징으로 하는 고종횡비 비아를 갖는 반도체 소자.
  14. 제 13 항에 있어서,
    상기 씨드레이어가 Cu 및 MO 중에서 선택된 적어도 하나의 물질로 형성된 경우, 상기 씨드 레이어 상에 필링 도금되어 상기 비아 내부에 충진되는 Cu 필링층을 더 포함하는 것을 특징으로 하는 고종횡비 비아를 갖는 반도체 소자.
  15. 제 13 항에 있어서,
    상기 씨드 레이어의 두께는 20nm~1㎛인 것을 특징으로 하는 고종횡비 비아를 갖는 반도체 소자.
  16. 제 13 항에 있어서,
    상기 씨드 레이어는 Mo 씨드 레이어와 Cu 씨드 레이어가 교대로 적층된 다층구조인 것을 특징으로 하는 고종횡비 비아를 갖는 반도체 소자.
PCT/KR2014/002437 2013-03-29 2014-03-24 고종횡비 비아에 씨드 레이어를 형성시키는 방법 및 그 방법으로 형성된 고종횡비 비아를 갖는 반도체 소자 Ceased WO2014157883A1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE112014001729.9T DE112014001729B4 (de) 2013-03-29 2014-03-24 Verfahren zum Bilden einer Keimschicht auf einem Durchgangsloch mit hohem Aspektverhältnis und Halbleitereinrichtung mit einem Durchgangsloch mit hohem Aspektverhältnis
US14/781,115 US9953867B2 (en) 2013-03-29 2014-03-24 Method for forming seed layer on high-aspect ratio via and semiconductor device having high-aspect ratio via formed thereby

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020130034764A KR101427140B1 (ko) 2013-03-29 2013-03-29 고종횡비 비아에 씨드 레이어를 형성시키는 방법
KR10-2013-0034764 2013-03-29

Publications (1)

Publication Number Publication Date
WO2014157883A1 true WO2014157883A1 (ko) 2014-10-02

Family

ID=51624779

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2014/002437 Ceased WO2014157883A1 (ko) 2013-03-29 2014-03-24 고종횡비 비아에 씨드 레이어를 형성시키는 방법 및 그 방법으로 형성된 고종횡비 비아를 갖는 반도체 소자

Country Status (4)

Country Link
US (1) US9953867B2 (ko)
KR (1) KR101427140B1 (ko)
DE (1) DE112014001729B4 (ko)
WO (1) WO2014157883A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI753798B (zh) * 2021-03-16 2022-01-21 財團法人工業技術研究院 基底穿孔結構及其製造方法、重佈線層結構及其製造方法
US12104243B2 (en) * 2021-06-16 2024-10-01 Applied Materials, Inc. Methods and apparatus for processing a substrate

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010032498A (ko) * 1997-11-26 2001-04-25 조셉 제이. 스위니 손상없는 스컵쳐 코팅 증착
KR20010051740A (ko) * 1999-11-16 2001-06-25 조셉 제이. 스위니 시드층의 개선된 스텝 커버리지를 얻기 위한 압력 변조 방법
KR100447323B1 (ko) * 2002-03-22 2004-09-07 주식회사 하이닉스반도체 반도체 소자의 물리기상 증착 방법
KR100717086B1 (ko) * 1999-03-09 2007-05-29 어플라이드 머티어리얼스, 인코포레이티드 화학 기상 증착에 의해 증착된 구리의 밀착성을 강화하기위한 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI223873B (en) 1998-09-24 2004-11-11 Applied Materials Inc Nitrogen-containing tantalum films
US6046097A (en) * 1999-03-23 2000-04-04 United Microelectronics Corp. Deposition method with improved step coverage
US6627542B1 (en) * 1999-07-12 2003-09-30 Applied Materials, Inc. Continuous, non-agglomerated adhesion of a seed layer to a barrier layer
US6770559B1 (en) 2002-10-29 2004-08-03 Advanced Micro Devices, Inc. Method of forming wiring by implantation of seed layer material
US7285853B2 (en) 2005-02-17 2007-10-23 Taiwan Semiconductor Manufacturing Co., Ltd. Multilayer anti-reflective coating for semiconductor lithography and the method for forming the same
US7666787B2 (en) 2006-02-21 2010-02-23 International Business Machines Corporation Grain growth promotion layer for semiconductor interconnect structures
US10221496B2 (en) 2008-11-26 2019-03-05 Macdermid Enthone Inc. Copper filling of through silicon vias

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010032498A (ko) * 1997-11-26 2001-04-25 조셉 제이. 스위니 손상없는 스컵쳐 코팅 증착
KR100717086B1 (ko) * 1999-03-09 2007-05-29 어플라이드 머티어리얼스, 인코포레이티드 화학 기상 증착에 의해 증착된 구리의 밀착성을 강화하기위한 방법
KR20010051740A (ko) * 1999-11-16 2001-06-25 조셉 제이. 스위니 시드층의 개선된 스텝 커버리지를 얻기 위한 압력 변조 방법
KR100447323B1 (ko) * 2002-03-22 2004-09-07 주식회사 하이닉스반도체 반도체 소자의 물리기상 증착 방법

Also Published As

Publication number Publication date
US9953867B2 (en) 2018-04-24
KR101427140B1 (ko) 2014-08-07
US20160035620A1 (en) 2016-02-04
DE112014001729T5 (de) 2016-01-14
DE112014001729B4 (de) 2022-08-18

Similar Documents

Publication Publication Date Title
TWI418667B (zh) 用於以金屬塗覆基材表面之電鍍組合物
JP2002075995A (ja) 半導体装置及びその製造方法
KR20160052806A (ko) 금속 배선 구조의 스퍼터링 장치 및 금속 배선 구조의 제조 방법
TW201236036A (en) Method for manufacturing high performance multi layer ceramic capacitors
US6331811B2 (en) Thin-film resistor, wiring substrate, and method for manufacturing the same
WO2009145492A2 (ko) 마그네트론 스퍼터링에 의한 후막제조방법
WO2015099452A1 (ko) 구리 금속 필름 및 이의 제조 방법, 및 이를 이용한 반도체 소자용 구리 배선의 형성 방법
JP3766453B2 (ja) 透明導電膜およびその製造方法
WO2014157883A1 (ko) 고종횡비 비아에 씨드 레이어를 형성시키는 방법 및 그 방법으로 형성된 고종횡비 비아를 갖는 반도체 소자
US20250372503A1 (en) Laminated body and laminated body manufacturing method
WO2020222430A1 (ko) 연성 금속박 적층 필름, 이를 포함하는 물품 및 상기 연성 금속박 적층 필름의 제조방법
JP2008124450A (ja) ターゲット、成膜方法、薄膜トランジスタ、薄膜トランジスタ付パネル、薄膜トランジスタの製造方法、及び薄膜トランジスタ付パネルの製造方法
CN1376308A (zh) 溅射方法
CN1454043A (zh) 激光直烧式的多层电路板制造方法
WO2023239194A1 (ko) 금속층, 이를 포함하는 캐리어 부착 금속박 및 이를 포함하는 인쇄회로기판
KR101333333B1 (ko) 씨드 레이어를 포함하는 기판의 제조방법
Mukai et al. Adhesive enabling technology for directly plating copper onto glass
WO2026049593A1 (ko) 열내구성 tgv 기판 및 이의 제조 방법
KR102917637B1 (ko) 원자층 스퍼터링 에피택시를 이용한 tgv 내 구리 박막 증착 방법
US20250203776A1 (en) Substrate structure and manufacturing method thereof
Truzzi et al. Wet-process deposition of TSV liner and metal films
TWI904350B (zh) 靜電夾盤及基板固定裝置
JP3638678B2 (ja) 配線孔、及び配線孔製造方法
JP2565351B2 (ja) 電子回路部品
TW202506282A (zh) 改善電子裝置的金屬－有機界面的黏附性的方法及電子裝置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14773516

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 14781115

Country of ref document: US

Ref document number: 1120140017299

Country of ref document: DE

Ref document number: 112014001729

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14773516

Country of ref document: EP

Kind code of ref document: A1