KR101333333B1 - 씨드 레이어를 포함하는 기판의 제조방법 - Google Patents

씨드 레이어를 포함하는 기판의 제조방법 Download PDF

Info

Publication number
KR101333333B1
KR101333333B1 KR1020120022974A KR20120022974A KR101333333B1 KR 101333333 B1 KR101333333 B1 KR 101333333B1 KR 1020120022974 A KR1020120022974 A KR 1020120022974A KR 20120022974 A KR20120022974 A KR 20120022974A KR 101333333 B1 KR101333333 B1 KR 101333333B1
Authority
KR
South Korea
Prior art keywords
substrate
seed layer
present
angle
forming
Prior art date
Application number
KR1020120022974A
Other languages
English (en)
Other versions
KR20130101879A (ko
Inventor
송영식
임태홍
엄호경
Original Assignee
한국생산기술연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국생산기술연구원 filed Critical 한국생산기술연구원
Priority to KR1020120022974A priority Critical patent/KR101333333B1/ko
Publication of KR20130101879A publication Critical patent/KR20130101879A/ko
Application granted granted Critical
Publication of KR101333333B1 publication Critical patent/KR101333333B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 씨드 레이어를 포함하는 기판의 제조방법에 관한 것으로서, 본 발명의 일 실시형태는 홀 또는 홈이 형성된 기판을 준비하는 단계; 및 상기 기판 상에 Mo를 포함하는 씨드 레이어(seed layer)를 형성하는 단계를 포함하는 씨드 레이어를 포함하는 기판의 제조방법을 제공한다.
본 발명에 따르면, 씨드 레이어와 필링 도금되는 구리와의 도금밀착력을 간단하면서도 경제적으로 향상시킬 수 있어 전자 부품의 금속 배선 형성시 우수한 내구성을 부여할 수 있다.

Description

씨드 레이어를 포함하는 기판의 제조방법{METHOD FOR MANUFACTURING A SUBSTRATE COMPRISING SEED LAYER}
본 발명은 씨드 레이어를 포함하는 기판의 제조방법에 관한 것이다.
반도체 장치와 같은 전자 부품이 점점 고속화, 고집적화 되면서 반도체 장치 내에 형성되는 금속 배선의 미세화 및 다층화가 이루어지고 있다. 이와 같이 금속 배선의 폭이 좁아지는 경우에는 금속 배선의 저항 및 정전용량으로 인한 신호 지연이 발생한다. 따라서, 이러한 신호 지연을 감소시키기 위하여 저저항 금속인 구리를 이용하고 있다.
일반적으로 금속 배선에 사용되는 구리는 기판에 형성되는 홈이나 홀에 전해도금 또는 무전해도금되어 형성된다. 기판과 구리간의 도금밀착성을 향상시키기 위하여 기판에 형성된 홈 또는 홀(이하, 비아(via)라고도 함)에 씨드 레이어(seed layer)를 미리 형성하기도 한다.
기존에는 씨드 레이어로서 Ti, TiN, Cr, Al 등 다양한 물질이 사용되었다. 그러나, 이러한 물질은 추후 필링 도금되는 Cu와의 밀착력이 떨어지는 문제점이 있어 이를 해결하기 위해서는 씨드 레이어 상에 Cu를 선도금하는 것이 필수적으로 요구되는 단점이 있다.
또한, 전자 부품이 정밀해짐에 따라 기판에 형성되는 비아의 종횡비(평균 깊이와 평균 폭의 비)가 커지게 되어 필링 도금되는 Cu가 보다 용이하면서도 견고하게 증착될 수 있도록 비아의 밑면 또는 측면에 비교적 균일하고 적당한 두께의 씨드 레어어가 형성될 것이 요구되고 있다.
본 발명은 경제적이면서도 필링 도금되는 구리와의 도금밀착력을 향상시킬 수 있는 씨드 레이어를 포함하는 기판의 제조방법을 제공하고자 하는 것이다.
본 발명의 일 실시형태는 홀 또는 홈이 형성된 기판을 준비하는 단계; 및 상기 기판 상에 Mo를 포함하는 씨드 레이어(seed layer)를 형성하는 단계를 포함하는 씨드 레이어를 포함하는 기판의 제조방법을 제공한다.
본 발명에 따르면, 씨드 레이어와 필링 도금되는 구리와의 도금밀착력을 간단하면서도 경제적으로 향상시킬 수 있어 전자 부품의 금속 배선 형성시 우수한 내구성을 부여할 수 있다.
도 1은 홀 또는 홈이 형성된 기판을 나타낸 것이며, (a)는 사시도, (b)는 정면도를 나타낸다.
도 2는 실리콘 기판에 Mo를 증착한 뒤, Mo의 표면을 관찰한 SEM 사진의 일례이다.
도 3은 실리콘 기판에 Mo를 증착한 뒤, Mo의 측면을 관찰한 SEM 사진의 일례이다.
도 4는 타겟으로부터 Mo가 기판에 증착되는 모습을 나타내는 모식도이다.
도 5는 기판의 각도에 따른 비아 내부의 Mo 코팅을 모식적으로 나타낸 것이며, (a)는 Mo가 기판에 증착되는 방향과 기판에 형성된 비아의 측면 방향의 각도가 0°인 경우를, (b)는 각도가 9.46°를 초과하는 경우를 나타낸 것이다.
도6은 비아의 종횡비에 따른 기판의 각도의 계산법을 설명하기 위한 모식도이다.
도 7은 평균 깊이가 100㎛이고, 평균 폭이 20㎛인 비아가 형성된 실리콘 기판의 단면을 관찰한 SEM 사진이다.
도 8은 Mo 씨드 레이어가 형성된 실리콘 기판에 구리 필링 도금을 실시한 뒤, 그 단면을 SEM으로 측정한 사진이다.
도 1은 홀 또는 홈이 형성된 기판을 나타낸 것이며, (a)는 사시도, (b)는 정면도를 나타낸다. 도 1에 나타난 바와 같이, 기판(10)에는 금속 배선을 형성하기 위하여 홀 또는 홈(12)이 형성된다. 상기 비아는 홀의 형태와 같이 기판에 관통되도록 형성될 수 있으며, 홈의 형태와 같이 기판의 일측면은 개폐되고, 다른 측면은 폐쇄된 형태로 형성될 수 있다.
상기와 같이 비아가 형성된 기판에는 이후 구리 금속 배선이 형성됨으로써 전자 부품의 구성 요소로 사용될 수 있다. 또한, 상기 기판과 구리 금속 간의 밀착력을 향상시키기 위하여, 비아를 포함하는 기판 상에 씨드 레이어를 증착하여 사용할 수 있다.
그러나, 기존에 사용되던 씨드 레이어는 다양한 문제점을 가지고 있으며, 본 발명자들은 이를 해결하기 위하여 연구를 행하던 중, 씨드 레이어로서 Mo를 사용하는 경우 Cu를 선도금하는 일 없이도 필링(filling) 도금되는 Cu와의 밀착력을 우수한 수준으로 향상시킬 수 있다는 점을 인지하고 본 발명을 완성하게 되었다.
본 발명의 일 실시형태는 홀 또는 홈이 형성된 기판을 준비하는 단계; 상기 기판 상에 Mo를 포함하는 씨드 레이어(seed layer)를 형성하는 단계를 포함하는 씨드 레이어를 포함하는 기판의 제조방법을 제공한다. 한편, 본 발명에서는 이용될 수 있는 기판의 종류에 대하여 특별히 한정하지 않으며, 예를 들면, 유리, 플라스틱, 세라믹 등이 적용될 수 있고, 바람직하게는 실리콘이 이용될 수 있다.
도 2는 실리콘 기판에 Mo를 증착한 뒤, Mo의 표면을 관찰한 SEM 사진의 일례이다. 도 2에 나타난 바와 같이, Mo의 표면에는 가시와 같은 형상의 돌기가 형성되어 있어 실리콘과 필링 도금되는 구리와의 접촉 면적을 증가시키고 이를 통해 밀착력을 향상시킬 수 있다.
도 3은 실리콘 기판에 Mo를 증착한 뒤, Mo의 측면을 관찰한 SEM 사진의 일례이다. 도 3에서 알 수 있는 바와 같이, Mo의 또 다른 특성은 주상조직(columnar struucture)을 이루고 있다는 점이다. 이러한 주상조직의 폭은 스퍼터링시 압력이나 온도 등의 공정조건을 제어함으로써 조절할 수 있다. 상기 주상조직의 폭에 따라 전기전도도 또한 달라지게 되므로, 주상조직의 폭을 제어함으로써 얻고자 하는 전기전도도 특성을 확보할 수 있다. 뿐만 아니라, 상기 주상조직의 폭에 따라 밀착력 또한 차이가 난다. 즉, Mo의 스퍼터링시 공정 조건을 제어하여 주상조직의 폭을 제어함으로써 밀착력과 전기전도도가 모두 우수한 기판을 제조할 수 있으며, 예를 들면, 스퍼터링 초기에는 주상조직의 폭을 얇게하여 밀착력을 높이고, 이후 주상조직의 폭을 두껍게 하여 전기전도도를 향상시켜, 두 가지 특성 모두 우수한 수준으로 끌어올릴 수 있다.
한편, 본 발명의 기판에 형성되는 홀 또는 홈 즉, 비아는 도 1 (b)에 나타난 바와 같이 단면을 기준으로 할 때 평균 깊이(D)가 평균 폭(W)에 대하여 3배 이상의 길이를 갖는 것이 바람직하다. 물론, 본 발명의 기판은 저종횡비를 갖는 비아를 가질 수도 있으나, 상기와 같이 3배 이상의 고종횡비의 비아를 갖는 기판은 통상 저종횡비의 비아를 갖는 액정소자 등의 전자부품에 비하여 고집적화가 요구되는 반도체 장치용 부품에 보다 바람직하게 적용될 수 있다. 상기 평균 폭에 대한 평균 깊이는 5배이상인 것이 보다 바람직하며, 10배이상인 것이 보다 더 바람직하다. 한편, 본 발명의 기판에 형성되는 비아는 고종횡비를 가질 수록 바람직하므로, 상기 비아의 종횡비 상한에 대해서는 특별히 한정하지 않으나, 현재로서는 공정상의 한계로 25배를 초과하기는 용이하지 않다.
본 발명에서는 비아가 형성된 기판에 씨드 레이어를 형성하기 위해서 evaporation, sputtering, CVD(chemical vapor deposition) 및 ALD(atomic layer deposition) 등 다양한 방법들을 이용할 수 있으며, 따라서 씨드 레이어 형성 방법의 종류에 대해서는 특별히 한정하지 않는다.
한편, 상기와 같이 기판에 형성되는 비아는 고종횡비를 가질수록 비아 내부에 형성되는 씨드 레이어의 증착이 점점 더 어려워지거나 이루어지지 않을 수 있다. 즉, 고종횡비를 가질수록 비아의 폭이 좁아져 비아의 밑면이나 측면에 씨드 레이어가 잘 증착되지 않는다는 문제가 발생하는데, 특히, 상기 비아의 측면에서도 측면상부에서는 씨드레이어가 우선적으로 증착되어 두껍게 형성될 수 있으나, 하부로 갈수록 씨드레이어의 증착이 용이하지 않을 수 있다. 따라서, 이러한 문제를 효과적으로 해결하기 위한 방법이 요구된다.
따라서, 본 발명에서는 구리 필링 도금의 용이성 및 경제성 뿐만 아니라 앞서 언급한 비아의 고종횡비에 따른 문제를 해결하기 위한 방법을 스퍼터링 방법을 예로하여 설명한다. 본 발명에서는 상기 스퍼터링시 타겟으로서 Mo를, 베이스 기판으로서 실리콘을 이용하며, 이 때, 기판을 이하에서 설명하는 바와 같이 소정의 각도 범위 내로 기울여 Mo를 증착하는 것이 바람직하다. 예를 들면, 통상의 방법으로 스퍼터링하여 비아의 밑면에 Mo가 충분히 증착되도록 한 후, 비아의 종횡비에 따라 특정 각도로 기판을 기울여 Mo를 증착시키는 것이다.
도 4는 타겟으로부터 Mo가 기판에 증착되는 모습을 나타내는 모식도이다. 도 4에 나타난 바와 같이, Ar(40)과 같은 불활성 가스에 의해 Mo 타겟(20)으로부터 튕겨져 나온 Mo입자(50)가 기판(30)에 증착되는 방향과 상기 기판(30)에 형성된 비아의 측면이 이루는 각도(θ)가 9.46°이하(0은 제외)가 되도록 상기 기판(30)을 기울여 스퍼터링을 행하는 것이 바람직하다. 이 때, 기판을 기울이지 않고, 즉, 0°의 각도에서 스퍼러링을 행하는 것을 병행할 수 있다. 상기 각도가 0°일 경우에는 Mo의 증착방향과 비아의 측면이 평행하게 되어, 상기 비아의 측면에 Mo의 증착이 제대로 이루어지지 않을 수 있으며, 9.46°를 초과하는 경우에는 비아의 일부 측면만 코팅되어 비아 내부 즉, 밑면과 측면에 균일한 코팅이 이루어지지 않을 수 있다.
예를 들면, 도 5와 같은 현상이 일어날 수 있다. 도 5는 기판의 각도에 따른 비아 내부의 Mo 코팅을 모식적으로 나타낸 것이며, (a)는 Mo가 기판에 증착되는 방향과 기판에 형성된 비아의 측면 방향의 각도가 0°인 경우를, (b)는 각도가 9.46°를 초과하는 경우를 나타낸 것이다. 도 5 (a)에 나타난 바와 같이, Mo가 증착되는 방향과 비아 측면 방향의 각도가 0°인 경우 비아의 측면 부분은 Mo의 증착이 일어나지 않을 수 있다. 한편, 도 5 (b)에 나타난 바와 같이, 각도가 9.46°를 초과하는 경우에는 비아의 측면 일부만 Mo의 증착이 일어나고, 비아의 밑면과 다른 일부 측면은 증착이 일어나지 않을 수 있다.
따라서, Mo입자(50)가 기판(30)에 증착되는 방향과 상기 기판(30)의 각도(θ)가 9.46°이하(0은 제외)의 범위를 만족하는 것이 바람직하다. 한편, Mo의 균일한 코팅을 위하여, 기판이 기울어지는 방향을 바꾸어주는 것이 바람직하며, 이 때 방향의 변동은 연속적으로 이루어질 수도 있다.
상기 각도의 범위는 앞서 언급한 평균 폭에 대한 평균 깊이(종횡비)에 따라 결정되어지며, 그 계산법은 도 6을 통해 설명한다. 도 6에 나타난 바와 같이, 비아의 밑면과 측면에 균일한 코팅이 이루어지도록 하기 위하여 비아의 폭의 1/2위치를 기준으로 하는 것이 바람직하며, 동시에 다음과 같은 식이 성립될 수 있다.
[식 1]
θ = arccos[D/((D2+(1/2W)2)1/2)]
즉, 평균 깊이가 평균 폭에 대하여 3배의 길이를 갖는 경우, 예를 들면, 평균 깊이(D)가 300㎛, 평균 폭(W)이 100㎛인 경우 기판이 기울어질 수 있는 최대 각도는 9.46°가 된다. 물론, 상기 각도 이내의 범위로 기판을 기울여 스퍼터링을 행할 경우 바람직한 씨드 레이어의 증착 효과를 얻을 수 있으나, 9.46°로 증착을 행할 경우에는 비아의 측면에 충분히 오픈되어 씨드레이어의 증착이 이루어질 수 있다. 즉, 종횡비가 3:1일 경우, 기판 기울임의 최적 각도는 9.46°가 된다. 한편, 당해 기술분야에서 통상의 지식을 가진 자라면 상기 계산법을 통해 비아의 종횡비에 따라 최적의 각도를 용이하게 산출해낼 수 있다.
한편, 상기와 같은 방법을 통해 기판에 씨드 레이어를 형성하는 경우, 비아 내부 뿐만 아니라 기판 상에도 상기 씨드 레이어가 형성된다. 따라서, 적용되는 부품에 따라 비아 내부를 제외한 기판 표면 상에 형성된 씨드 레이어를 제거할 필요가 있다. 이를 위해, 기판에 대하여 비아를 제외한 기판 표면이 증착방지막에 의해 커버되도록 한 뒤, 스퍼터링을 행할 수 있다. 다른 방법으로는 씨드 레이어를 형성한 후, 상기 기판의 홀 또는 홈에 형성된 부분을 제외하고 식각, 기계적 가공 등의 방법을 이용하여 씨드 레이어를 제거할 수도 있다.
본 발명에서는 앞서 언급한 바와 같이, Mo를 포함하는 씨드 레이어를 이용함으로써 필링 도금되는 Cu와의 밀착력을 보다 향상시킬 수 있으나, 보다 더 우수한 밀착력을 부여하기 위하여 상기 Mo 씨드 레이어 상에 Cu를 추가로 증착할 수 있다. 즉, Mo층와 Cu층의 2중 구조로 이루어지는 씨드 레이어를 기판에 형성시킴으로써 필링 도금되는 Cu와의 밀착력을 보다 우수한 수준으로 향상시킬 수 있다. 나아가, 상기 Cu 증착시에도 전술한 바와 같이 기판을 기울여 도금을 행할 수 있다.
이와 같이 기판에 씨드 레이어가 형성된 후에는 상기 씨드 레이어 상에 Cu를 필링 도금하는 단계를 추가로 포함할 수 있으며, 이를 통해 반도체 장치에 적용될 수 있는 금속 배선이 형성된 기판을 제조할 수 있다. 상기 Cu 필링 도금은 당해 기술분야에서 통상의 방법을 모두 적용할 수 있으므로, 그 방법에 대해서는 특별히 한정하지 않는다.
이하, 실시예를 통해 본 발명을 보다 상세히 설명한다. 다만, 하기 실시예는 본 발명을 보다 상세하게 설명하기 위한 예시일 뿐, 본 발명의 권리범위를 한정하지 않는다.
(실시예)
우선, 도 7에 나타난 바와 같이, 평균 깊이가 100㎛이고, 평균 폭이 20㎛인 비아가 형성된 실리콘 기판과 세로 450mm, 가로 150mm의 Mo 타겟을 준비한 뒤, 이 실리콘 기판과 Mo 타겟을 스퍼터링 장치에 장착하였다. 이후, 2.8mtorr에서 RF파워를 500W로 인가하며 Ar 가스를 100SCCM의 유량으로 흘려줌으로써 플라즈마에 의한 이온 충돌(ion bombardment)을 통해 실리콘 기판을 약 45분간 세정하였다. 이 때, 장치 내 초기진공도를 1.6×10-5torr로 유지하였다. 기판 세정이 끝난 후에는 2.8mtorr에서 Ar 가스를 100SCCM의 유량으로 흘려주어 약 10분간 타겟을 세정하였으며, 이 때 기판에 Mo가 코팅되는 것을 방지하기 위하여 타겟 셔터를 닫힘 상태로 유지하였다.
이후, 타겟 셔터를 열림 상태로 전환한 뒤, Mo 증착방향과 비아의 측면 방향의 각도가 0°인 상태에서 20분간 스터퍼링을 행하였다. 이어서, 실리콘 기판을 좌측 방향으로 5.71° 기울여 10분간 스퍼터링하고, 우측 방향으로도 5.71° 기울여 10분간 스퍼터링하여, 실리콘 기판 상에 Mo 씨드 레이어를 형성하였다.
이와 같이, Mo 씨드 레이어가 형성된 실리콘 기판에 구리 필링 도금을 실시한 뒤, 그 단면을 SEM으로 측정하여 도 8에 나타내었다. 도 8에 나타난 바와 같이, 실리콘 기판 상에는 두꺼운 씨드 레어이가 형성되며, 비아의 상부측면에도 비교적 두꺼운 씨드 레이어가 형성되었음을 알 수 있다. 또한, 비아의 측면과 밑면에는 얇은 씨드 레어어가 균일하게 형성되어 필링 도금되는 구리가 비아 내부에 빈 공간없이 매우 잘 충진되어있는 것을 알 수 있다.
상기와 같이, 본 발명이 제안하는 방법을 이용하여 간단하면서도 경제적으로 Mo 씨드 레이어를 실리콘 기판에 전체적으로 형성함으로써 전기전도도를 보다 향상시킬 수 있고, 결국 전류의 흐름이 방해받지 않아 후속되는 필링도금시 구리가 비아 내부에 꽉 차도록 할 수 있어 추후 제품에 바람직하게 적용할 수 있다.
10 : 기판
12 : 홀 또는 홈
20 : Mo 타겟
30 : 기판
40 : Ar
50 : Mo 입자
60 : 씨드 레이어

Claims (8)

  1. 홀 또는 홈이 형성된 기판을 준비하는 단계; 및
    상기 기판 상에 Mo를 포함하는 씨드 레이어(seed layer)를 형성하는 단계를 포함하는 씨드 레이어를 포함하며,
    상기 씨드 레이어를 형성하는 단계는 Mo가 기판에 증착되는 방향과 상기 기판에 형성된 비아의 측면이 이루는 각도가 9.46°이하가 되도록 상기 기판을 기울여 행하여지고,
    상기 씨드 레이어(seed layer)를 형성하는 단계 후, 상기 씨드 레이어 상에 Cu를 증착하는 단계 및
    상기 씨드 레이어 상에 Cu를 증착하는 단계 후, 기판에 Cu를 필링 도금하는 단계를 추가로 포함하는 기판의 제조방법.
  2. 청구항 1에 있어서,
    상기 홀 또는 홈은 단면을 기준으로 할 때 평균 깊이가 평균 폭에 대하여 3~25배인 씨드 레이어를 포함하는 기판의 제조방법.
  3. 삭제
  4. 청구항 1에 있어서,
    상기 씨드 레이어를 형성하는 단계는 상기 기판은 홀 또는 홈을 제외한 기판 표면이 증착방지막에 의해 커버되는 것을 포함하는 씨드 레이어를 포함하는 기판의 제조방법.
  5. 청구항 1에 있어서,
    상기 씨드 레이어를 형성하는 단계 후, 상기 기판의 홀 또는 홈에 형성된 부분을 제외하고 씨드 레이어를 제거하는 단계를 추가로 포함하는 씨드 레이어를 포함하는 기판의 제조방법.
  6. 삭제
  7. 청구항 1에 있어서,
    상기 Cu를 증착하는 단계는 Cu가 기판에 증착되는 방향과 상기 기판에 형성된 비아의 측면이 이루는 각도가 9.46°이하(0은 제외)가 되도록 상기 기판을 기울여 행하여지는 씨드 레이어를 포함하는 기판의 제조방법.
  8. 삭제
KR1020120022974A 2012-03-06 2012-03-06 씨드 레이어를 포함하는 기판의 제조방법 KR101333333B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120022974A KR101333333B1 (ko) 2012-03-06 2012-03-06 씨드 레이어를 포함하는 기판의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120022974A KR101333333B1 (ko) 2012-03-06 2012-03-06 씨드 레이어를 포함하는 기판의 제조방법

Publications (2)

Publication Number Publication Date
KR20130101879A KR20130101879A (ko) 2013-09-16
KR101333333B1 true KR101333333B1 (ko) 2013-11-27

Family

ID=49451861

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120022974A KR101333333B1 (ko) 2012-03-06 2012-03-06 씨드 레이어를 포함하는 기판의 제조방법

Country Status (1)

Country Link
KR (1) KR101333333B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220403505A1 (en) * 2021-06-16 2022-12-22 Applied Materials, Inc. Methods and apparatus for processing a substrate

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070013441A (ko) * 2005-07-26 2007-01-31 주성엔지니어링(주) 쉐도우 마스크 및 이를 이용한 박막 증착 방법
KR20090046300A (ko) * 2007-11-05 2009-05-11 삼성전자주식회사 금속 배선 및 그 형성 방법
KR20090124478A (ko) * 2008-05-30 2009-12-03 고려대학교 산학협력단 메시 구조의 전극층이 형성된 발광 소자 및 그 제조 방법
KR20120012731A (ko) * 2010-08-03 2012-02-10 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070013441A (ko) * 2005-07-26 2007-01-31 주성엔지니어링(주) 쉐도우 마스크 및 이를 이용한 박막 증착 방법
KR20090046300A (ko) * 2007-11-05 2009-05-11 삼성전자주식회사 금속 배선 및 그 형성 방법
KR20090124478A (ko) * 2008-05-30 2009-12-03 고려대학교 산학협력단 메시 구조의 전극층이 형성된 발광 소자 및 그 제조 방법
KR20120012731A (ko) * 2010-08-03 2012-02-10 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법

Also Published As

Publication number Publication date
KR20130101879A (ko) 2013-09-16

Similar Documents

Publication Publication Date Title
EP2268844B1 (en) Apparatus for sputtering and a method of fabricating a metallization structure
US6057237A (en) Tantalum-containing barrier layers for copper
JP2020523484A (ja) ニッケルシリサイドの抵抗値を調整するためのプロセス統合方法
Monteiro Novel metallization technique for filling 100-nm-wide trenches and vias with very high aspect ratio
US9330975B2 (en) Integrated circuit substrates comprising through-substrate vias and methods of forming through-substrate vias
TWI397125B (zh) 半導體裝置的製造方法
TW201939671A (zh) 包含金屬化穿孔的製品
US20130089982A1 (en) Method of Fabricating a Substrate Having Conductive Through Holes
KR101333333B1 (ko) 씨드 레이어를 포함하는 기판의 제조방법
KR101582176B1 (ko) 탑재 장치 및 그 제조 방법
KR100896159B1 (ko) 반도체 장치 및 그 제조 방법
CN107895710A (zh) 导通孔的铜填充工艺
KR101427140B1 (ko) 고종횡비 비아에 씨드 레이어를 형성시키는 방법
US11317505B2 (en) Double-sided, high-density network fabrication
US8969195B2 (en) Methods of manufacturing semiconductor devices and a semiconductor structure
KR20230145215A (ko) 서브트랙티브 금속들 및 서브트랙티브 금속 반도체 구조들
JP2013077631A (ja) 半導体装置の製造方法、半導体装置
JP3518470B2 (ja) 半導体装置の製造方法
WO2013047375A1 (ja) 半導体装置の製造方法、半導体装置
Elghazzali et al. HIGHLY IONIZED SPUTTERING FOR TSV-LINING
CN117374001A (zh) 一种种子层沉积方法
JP2002026015A (ja) 半導体装置およびその製造方法
JP2013074173A (ja) 半導体装置の製造方法、半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161121

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190925

Year of fee payment: 7