KR20120012731A - 인쇄회로기판 및 그의 제조 방법 - Google Patents

인쇄회로기판 및 그의 제조 방법 Download PDF

Info

Publication number
KR20120012731A
KR20120012731A KR1020100074996A KR20100074996A KR20120012731A KR 20120012731 A KR20120012731 A KR 20120012731A KR 1020100074996 A KR1020100074996 A KR 1020100074996A KR 20100074996 A KR20100074996 A KR 20100074996A KR 20120012731 A KR20120012731 A KR 20120012731A
Authority
KR
South Korea
Prior art keywords
circuit pattern
layer
metal layer
insulating
insulating substrate
Prior art date
Application number
KR1020100074996A
Other languages
English (en)
Other versions
KR101144573B1 (ko
Inventor
서영욱
이상명
남명화
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020100074996A priority Critical patent/KR101144573B1/ko
Publication of KR20120012731A publication Critical patent/KR20120012731A/ko
Application granted granted Critical
Publication of KR101144573B1 publication Critical patent/KR101144573B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0384—Etch stop layer, i.e. a buried barrier layer for preventing etching of layers under the etch stop layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

본 발명은 인쇄회로기판에 대한 것으로, 이 기판은 복수의 회로 패턴홈이 표면에 형성되어 있는 절연 기판, 상기 절연 기판의 상기 회로 패턴홈을 매립하며 형성되어 있는 복수의 매립 회로 패턴, 그리고 상기 회로 패턴홈의 표면에 형성되며, 상기 매립 회로 패턴과 식각 특성이 서로 다른 금속으로 형성되어 있는 식각 저지층을 포함한다. 따라서, 회로 패턴을 기판의 홈을 도금으로 매립하여 형성하면서, 홈을 매립하는 금속과 다른 금속으로 식각 저지층을 형성함으로써 과에칭 또는 미에칭이 발생하지 않고, 식각이 균일하게 진행될 수 있다.

Description

인쇄회로기판 및 그의 제조 방법{The printed circuit board and the method for manufacturing the same}
본 발명은 인쇄회로기판 및 그의 제조 방법에 관한 것이다.
인쇄회로기판(PCB; Printed Circuit Board)은 전기 절연성 기판에 구리와 같
은 전도성 재료로 회로라인 패턴을 인쇄하여 형성한 것으로, 전자부품을 탑재하기 직전의 기판(Board)을 말한다. 즉, 여러 종류의 많은 전자 소자를 평판 위에 밀집 탑재하기 위해, 각 부품의 장착 위치를 확정하고, 부품을 연결하는 회로 패턴을 평판 표면에 인쇄하여 고정한 회로 기판을 의미한다.
한편, 최근에는 전자부품의 고성능화 및 소형화에 대응하기 위하여 인쇄회로기판의 두께를 감소시킴과 동시에 기판의 표면을 평탄화할 수 있는 매립 패턴(Buried pattern) 기판이 사용되고 있다.
도 1은 일반적인 매립형 인쇄회로기판을 도시한 것이다.
도 1과 같이 매립형 인쇄회로기판(10)은 절연 기판(1)의 표면에 매립 패턴홈(2)을 형성하고, 매립 패턴홈(2)을 도금으로 매립하여 회로 패턴(3)을 형성한다.
매립 패턴(3)이 형성된 인쇄회로기판(10)은 기저회로패턴과 컨택부의 형성 구조에 의해 절연 부재와 결합력이 매우 높게 되며, 기저회로패턴 및 컨택부의 피치가 균일하고 미세하게 형성될 수 있다.
그러나, 매립형 회로 패턴(3)을 도금으로 형성하는 경우, 패턴홈(2)이 형성되어 있는 영역과 이외의 영역 사이에 도금 편차가 발생하여, 도금 후 에칭이 균일하게 진행되지 않는다. 따라서 도 1과 같이 회로 패턴(3)의 일 영역은 에칭이 일어나지 않아 이웃한 회로 패턴과 쇼트가 발생하고, 다른 영역은 과에칭이 일어나 신호 전송에 오류가 발생한다.
실시예는 새로운 구조를 가지는 인쇄회로기판 및 그의 제조 방법을 제공한다.
실시예는 신호 전달에 유리한 회로 패턴이 형성되는 인쇄회로기판 및 그의 제조 방법을 제공한다.
실시예는 복수의 회로 패턴홈이 표면에 형성되어 있는 절연 기판, 상기 절연 기판의 상기 회로 패턴홈을 매립하며 형성되어 있는 복수의 매립 회로 패턴, 그리고 상기 회로 패턴홈의 표면에 형성되며, 상기 매립 회로 패턴과 식각 특성이 서로 다른 금속으로 형성되어 있는 식각 저지층을 포함한다.
한편, 실시예는 복수의 회로 패턴홈이 표면에 형성되어 있는 절연 기판, 그리고 상기 절연 기판의 상기 회로 패턴홈을 매립하며 형성되어 있는 복수의 매립 회로 패턴을 포함하며, 상기 매립 회로 패턴의 일부가 상기 절연 기판의 표면으로부터 돌출되어 있다.
한편, 실시예에 따른 인쇄회로기판의 제조 방법은 절연 기판을 준비하는 단계, 상기 절연 기판의 표면에 회로 패턴홈을 형성하는 단계, 상기 절연 기판의 표면에 제1 금속층을 도금하는 단계, 상기 제1 금속층을 씨드층으로 상기 제1 금속층과 식각 특성이 다른 금속을 도금하여 상기 회로 패턴홈을 매립하는 제2 금속층을 형성하는 단계, 상기 제1 금속층이 노출되도록 상기 제2 금속층을 식각하는 단계, 그리고 상기 절연 기판의 표면이 노출될 때까지 상기 제1 금속층을 식각하는 단계를 포함한다.
한편, 실시예에 따른 인쇄회로기판의 제조 방법은 절연 기판을 준비하는 단계, 상기 절연 기판의 표면에 제1 금속층을 도금하는 단계, 상기 절연 기판 및 상기 제1 금속층에 회로 패턴홈을 형성하는 단계, 상기 제1 금속층 및 상기 회로 패턴홈의 표면에 제2 금속층을 도금하는 단계, 상기 제2 금속층을 씨드층으로 상기 제1 금속층과 식각 특성이 다른 금속을 도금하여 상기 회로 패턴홈을 매립하는 제3 금속층을 형성하는 단계, 상기 제1 금속층이 노출되도록 상기 제3 금속층을 식각하는 단계, 그리고 상기 절연 기판의 표면이 노출될 때까지 상기 제1 금속층을 식각하는 단계를 포함한다.
본 발명에 따르면, 회로 패턴을 기판의 홈을 도금으로 매립하여 형성하면서, 홈을 매립하는 금속과 다른 금속으로 식각 저지층을 형성함으로써 과에칭 또는 미에칭이 발생하지 않고, 식각이 균일하게 진행될 수 있다.
도 1은 종래 기술에 따른 인쇄회로기판의 단면도이다.
도 2는 본 발명의 제1 실시예에 따른 인쇄회로기판의 단면도이다.
도 3 내지 도 7은 도 2의 인쇄회로기판을 제조하기 위한 방법을 나타내는 단면도이다.
도 8은 본 발명의 제2 실시예에 따른 인쇄회로기판의 단면도이다.
도 9 내지 도 15는 도 8의 인쇄회로기판을 제조하기 위한 방법을 나타내는 단면도이다.
도 16은 본 발명의 제3 실시예에 따른 인쇄회로기판의 단면도이다.
도 17 내지 도 21은 도 16의 인쇄회로기판을 제조하기 위한 방법을 나타내는 단면도이다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
본 발명은 회로 패턴이 매립형으로 형성되어 있는 인쇄회로기판에 있어서, 회로 패턴이 균일하게 형성되도록 식각 저지층을 형성하는 인쇄회로기판을 제시한다.
이하에서는 도 2 내지 도 7을 참고하여 본 발명의 제1 실시예에 따른 인쇄회로 기판을 설명한다.
도 2는 본 발명의 제1 실시예에 따른 인쇄회로기판의 단면도이다.
도 2를 참고하면, 본 발명에 따른 인쇄회로기판(100)은 절연 플레이트(110), 상기 절연 플레이트(110) 내에 형성되어 있는 회로 패턴(130)을 포함한다.
상기 절연 플레이트(110)는 단일 회로 패턴이 형성되는 인쇄회로기판의 지지기판일 수 있으나, 복수의 적층 구조를 가지는 인쇄회로기판 중 한 회로 패턴(130)이 형성되어 있는 절연층 영역을 의미할 수도 있다.
상기 절연 플레이트(110)가 복수의 적층 구조 중 한 절연층을 의미하는 경우, 상기 절연 플레이트(110)의 상부 또는 하부에 복수의 회로 패턴(130)이 연속적으로 형성될 수 있다.
상기 절연 플레이트(110)는 열경화성 또는 열가소성 고분자 기판, 세라믹 기판, 유-무기 복합 소재 기판, 또는 글라스 섬유 함침 기판일 수 있으며, 고분자 수지를 포함하는 경우, 에폭시계 절연 수지를 포함할 수 있으며, 이와 달리 폴리 이미드계 수지를 포함할 수도 있다.
상기 절연 플레이트(110)는 복수의 회로 패턴(130)을 형성하기 위한 회로 패턴홈(111)을 포함한다.
상기 회로 패턴홈(111)의 패턴폭은 3 내지 25 μm, 패턴의 깊이는 3 내지 25 μm를 충족할 수 있으며, 바람직하게는 폭/깊이가 약 10/10μm을 충족할 수 있다.
절연 플레이트(110)의 상기 회로 패턴홈(111)의 내부에는 회로 패턴홈(111)의 형상을 따라서 식각 저지층(120)이 형성되어 있다.
상기 식각 저지층(120)은 씨드층으로서, 회로 패턴(130)을 형성하는 구리와 서로 다른 식각 특성을 가지는 금속, 예를 들어, 몰리브덴, 크롬, 니켈 또는 은 중 적어도 하나를 포함하는 합금으로 형성될 수 있으며, 바람직하게는 니켈 또는 은을 포함하는 합금으로 형성될 수 있다.
상기 식각 저지층(120) 위에 각각의 회로 패턴홈(111)을 매립하는 회로 패턴(130)이 형성되어 있다.
상기 회로 패턴(130)은 알루미늄, 구리, 백금 또는 팔라듐 중 적어도 하나를 포함하는 합금으로 형성될 수 있으며, 바람직하게는 식각 저지층(120)을 씨드층으로하여 구리를 전해도금함으로써 형성할 수 있다.
도 2의 인쇄회로기판(100)의 경우, 회로 패턴(130)을 도금한 뒤, 식각 저지층(120)까지 과도금된 금속층을 식각함으로써 과도금 영역 없이 균일하게 회로 패턴을 형성할 수 있다.
이하에서는 도 3 내지 도 7을 참고하여 도 2의 인쇄회로기판(100)의 제조 방법을 설명한다.
도 3 내지 도 7은 도 2의 인쇄회로기판을 제조하기 위한 제1 방법을 나타내는 단면도이다.
먼저 도 3과 같이 절연 플레이트(110) 내에 회로 패턴홈(111)을 형성한다.
상기 회로 패턴홈(111)은 자외선 영역의 파장을 가지는 레이저빔을 발사하는 엑시머 레이저(excimer laser)를 사용하여 형성할 수 있다. 상기 엑시머 레이저는 KrF 엑시머 레이저(크립톤 불소, 중심파장 248nm), 또는 ArF 엑시머 레이저(아르곤 불소, 중심파장 193nm) 등이 적용될 수 있다.
엑시머 레이저를 통하여 회로 패턴홈(111)을 형성하는 경우, 상기 회로 패턴홈(131)을 동시에 형성하기 위한 패턴 마스크를 형성하고, 상기 패턴 마스크를 통해 상기 엑시머 레이저를 선택적으로 조사함으로써 형성할 수 있다.
엑시머 레이저를 이용하여 패턴 마스크(200)를 통해 회로 패턴홈(131)을 형성하는 경우, 패턴홈(111)의 단면은 사다리꼴 또는 직사각형의 형상의 에지를 갖도록 형성된다.
또한, 회로 패턴홈(111)은 엑시머 레이저 이외에 UV 레이저 또는 임프린팅 방법을 통하여 형성할 수도 있다.
다음으로, 회로 패턴홈(111)을 포함하는 절연 플레이트(110)에 디스미어 공정을 수행하여 조도를 부여할 수 있다.
즉, 절연 플레이트(110)의 표면을 부풀린 뒤, 과망간산염을 이용하여 부풀어진 절연 플레이트(110)를 제거하고, 절연 플레이트(110) 표면을 중화시키는 습식 공정을 통하여 조도를 부여한다.
또는, 이와 달리 저진공에서 플라즈마를 이용한 건식 플라즈마 공정을 통하여도 상기 절연 플레이트(110) 표면에 조도가 부여될 수 있다.
다음으로, 도 4와 같이, 상기 절연 플레이트(110) 위에 상기 식각 저지층(120)을 형성한다.
상기 식각 저지층(120)은 무전해 도금 방식으로 형성할 수 있다.
무전해 도금 방식은 탈지 과정, 소프트 부식 과정, 예비 촉매 처리 과정, 촉매처리 과정, 활성화 과정, 무전해 도금 과정 및 산화방지 처리 과정의 순서로 처리하여 진행할 수 있다. 또한, 상기 식각 저지층(120)은 플라즈마를 이용하여 금속 입자를 스퍼터링함으로써 형성할 수도 있다.
상기 식각 저지층(120)은 뒤에 도금될 회로 패턴(130)을 구성하는 금속, 예를 들어 구리와 식각 특성이 서로 다른 금속으로 형성되며, 몰리브덴, 크롬, 니켈, 은 또는 이들의 합금으로 형성된다.
다음으로, 도 5와 같이, 상기 식각 저지층(120)을 씨드층으로 전도성의 물질을 전해 도금하여 도금층(135)을 형성한다.
상기 도금층(135)은 상기 식각 저지층(120)을 씨드층으로 구리를 전해 도금하여 형성할 수 있으며, 도금 면적에 따라 전류를 제어하면서 도금을 수행할 수 있다.
상기 도금층(135)은 상기 회로 패턴홈(111)을 충진하며 형성된다.
다음으로 도 6과 같이 회로 패턴홈(111)이외의 절연 플레이트(110) 위의 식각 저지층(120)이 노출될 때까지 상기 도금층(135)을 식각한다.
이때, 구리 도금층(135)의 선택적 식각은 상기 구리 도금층(135)와 상기 식각 저지층(120)에 대하여 식각 선택성이 높은 에천트를 이용하여 상기 구리 도금층(135)만을 선택적으로 식각한다.
이때, 구리 도금층(135)에 대한 에천트는 과산화수소(H202)와 황산이온(SO42-)의 조합으로 이루어진 산화제, 철이온(Fe2 +), 구리이온(Cu2 +) 또는 염소이온(Cl2 +)과의 조합으로 이루어진 산화제, 또는 암모늄이온(NH4+)을 포함하는 산화제 중 적어도 하나 이상을 포함한다.
다음으로, 절연 플레이트(110) 위에 노출되어 있는 상기 식각 저지층(120)을 제거함으로써 상기 회로 패턴홈(111)내에만 금속이 형성됨으로써 미세 패턴이 형성된다.
이와 같이, 식각 특성이 다른 금속을 씨드층으로 하여 도금을 형성하고, 식각 저지층(120)까지 과도금된 도금층을 제거함으로써 미에칭 및 과에칭이 발생하지 않아 균일한 회로 패턴이 형성된다.
도 8는 본 발명의 제2 실시예에 다른 인쇄회로기판의 단면도이다.
도 8을 참고하면, 본 발명에 따른 인쇄회로기판(200)은 절연 플레이트(210), 상기 절연 플레이트(210) 위에 형성되는 제1 회로 패턴(220), 절연층(230) 및 복수의 제2 회로 패턴(250)을 포함한다.
상기 절연 플레이트(210)는 열경화성 또는 열가소성 고분자 기판, 세라믹 기판, 유-무기 복합 소재 기판, 또는 글라스 섬유 함침 기판일 수 있으며, 고분자 수지를 포함하는 경우, 에폭시계 절연 수지를 포함할 수 있으며, 이와 달리 폴리 이미드계 수지를 포함할 수도 있다.
상기 절연 플레이트(210) 위에 기저회로패턴으로서, 복수의 제1 회로 패턴(220)이 형성되어 있다.
제1 회로 패턴(220)은 전기전도도가 높고, 저항이 낮은 물질로 형성되는데, 얇은 구리층인 동박을 도전층으로 패터닝하여 형성될 수 있으며, 제1 회로 패턴(220)이 동박층이고 상기 절연 플레이트(210)가 수지를 포함하는 경우, 제1 회로 패턴(220)과 상기 절연 플레이트(210)는 통상의 CCL(Copper clad laminate)일 수 있다.
한편, 상기 절연 플레이트(210) 위에 상기 제1 회로 패턴(220)을 매립하며 절연층(230)이 형성되어 있다.
상기 절연층(230)은 복수의 절연층(230)으로 형성될 수 있으며, 각각의 절연층(230)은 고분자 수지 등일 수 있다.
상기 절연층(230)은 제1 회로 패턴(220)을 노출하는 비아홀(235) 및 복수의 제2 회로 패턴(250)을 형성하기 위한 회로 패턴홈(231)을 포함한다.
상기 회로 패턴홈(231)의 패턴폭은 3 내지 25 μm, 패턴의 깊이는 3 내지 25 μm를 충족할 수 있으며, 비아홀(235)의 음각 직경은 약 80 μm 이하, 깊이는 약 100 μm 이하를 충족할 수 있다.
절연층(230)의 복수의 비아홀(235) 및 상기 회로 패턴홈(231)의 내부에는 회로 패턴홈(231)의 형상을 따라서 식각 저지층(240)이 형성되어 있다.
상기 식각 저지층(240)은 씨드층으로서, 상기 제2 회로 패턴(250)을 이루는금속과 식각 특성이 서로 다른 금속, 예를 들어, 상기 제2 회로 패턴(250)이 구리로 형성되는 경우, 몰리브덴, 크롬, 니켈, 은 또는 이들 중 적어도 하나를 포함하는 합금으로 형성될 수 있다.
상기 식각 저지층(240) 위에 각각의 회로 패턴홈(231) 및 비아홀(235)을 매립하는 제2 회로 패턴(250) 및 비아(251)가 형성되어 있다.
상기 제2 회로 패턴(250) 및 비아(251)는 동시에 형성되며, 알루미늄, 구리, 백금 또는 팔라듐 중 적어도 하나를 포함하는 합금으로 형성될 수 있으며, 바람직하게는 구리로 형성된다.
상기 식각 저지층(240)을 씨드층으로 전해동도금을 수행함으로써 형성될 수 있다.
도 2의 인쇄회로기판(200)의 경우, 절연층(230)의 회로 패턴홈(231)이 형성되고, 회로 패턴홈(231)을 금속으로 매립함으로써 제2 회로 패턴(250)을 형성한다.
이하에서는 도 9 내지 도 15를 참고하여 도 8의 인쇄회로기판(200)의 제조 방법을 설명한다.
도 9 내지 도 15는 도 8의 인쇄회로기판을 제조하기 위한 방법을 나타내는 단면도이다.
먼저, 도 9와 같이 절연 플레이트(210) 위에 제1 회로 패턴(220)을 형성한다.
상기 절연 플레이트(210) 및 상기 제1 회로 패턴(220)의 구성은 CCL의 동박층을 제1 회로 패턴(220)의 설계에 따라 식각함으로써 형성할 수 있으며, 이와 달리 세라믹 기판 위에 동박층을 적층한 뒤 식각함으로써 형성할 수도 있다.
이때, 제1 회로 패턴(220)은 도 2와 같이 비아홀(235)을 통해 제2 회로 패턴(250)과 연결되는 패턴도 포함할 수 있다.
다음으로 상기 절연 플레이트(210) 위에 상기 제1 회로 패턴(220)을 덮도록 상기 절연층(230)을 형성하여 절연 기판을 준비한다.
상기 절연층(230)은 열경화성 수지를 포함하며, 완전히 경화되지 않은 반 경화 수지를 상기 절연 플레이트(210) 위에 소정 두께로 도포함으로써 형성하고 열 및 압력을 가하여 경화함으로써 형성할 수 있으며, 복수의 층으로 형성하는 것도 가능하다.
다음으로, 도 10과 같이, 절연층(230) 내에 상기 제1 회로 패턴(220)을 노출하는 비아홀(235)을 형성한다. 상기 비아홀(235)은 도 10과 같이 기판의 평면에 대하여 소정 각도로 기울어져 있는 측면을 갖도록 형성될 수 있으며, 이와 달리 기판의 평면에 대하여 수직인 측면을 갖도록 형성될 수도 있다.
상기 비아홀(235)은 레이저를 이용하여 형성될 수도 있으며, 이때, 레이저는 UV 레이저 또는 CO2레이저 등을 이용하여 형성할 수 있다.
또한, 상기 비아홀(235)은 물리적인 방법, 즉, 드릴 가공 등을 통하여 형성할 수도 있으며, 화학적 방법으로 선택적 식각함으로써 형성할 수도 있다.
다음으로, 도 11과 같이 상기 절연층(230) 내에 제2 회로 패턴(250)을 형성하기 위한 회로 패턴홈(231)을 형성한다. 도 11의 경우, 상기 회로 패턴홈(231)은 자외선 영역의 파장을 가지는 레이저빔을 발사하는 엑시머 레이저(excimer laser)를 사용하여 형성할 수 있다. 상기 엑시머 레이저는 KrF 엑시머 레이저(크립톤 불소, 중심파장 248nm), 또는 ArF 엑시머 레이저(아르곤 불소, 중심파장 193nm) 등이 적용될 수 있다.
엑시머 레이저를 통하여 회로 패턴홈(231)을 형성하는 경우, 상기 회로 패턴홈(231)을 동시에 형성하기 위한 패턴 마스크(280)를 형성하고, 상기 패턴 마스크(280)를 통해 상기 엑시머 레이저를 선택적으로 조사함으로써 형성할 수 있다.
도 11과 같이, 엑시머 레이저를 이용하여 패턴 마스크(280)를 통해 회로 패턴홈(231)을 형성하는 경우, 패턴홈(231)의 단면은 도 11과 같이 사다리꼴 또는 직사각형의 형상의 에지를 갖도록 형성된다.
도 11에서는 엑시머 레이저를 이용하여 회로 패턴홈(231)을 형성하는 것으로 설명하였으나, 이와 달리 UV-YAG 레이저를 이용하여 형성될 수도 있다.
이때, 비아홀(235)이 형성되어 있는 영역은 상기 비아홀(235)의 노출된 상면보다 넓은 면적을 가지는 홈을 형성하여 비아홀(235)에 층상 구조를 형성할 수도 있다.
상기 비아홀(235)이 층상 구조로 형성되는 경우, 상기 비아홀(235)의 확장된 상면이 소자를 실장하기 위한 패드로 사용될 수 있어 소자를 실장하는 면적을 확보할 수 있다.
다음으로, 도 12와 같이, 절연층(230)의 표면을 디스미어 처리한다.
즉, 회로 패턴홈(231)을 포함하는 절연층(230)을 부풀린 뒤, 과망간산염을 이용하여 부풀어진 절연층(230)을 제거하고, 절연층(230) 표면을 중화시키는 습식 공정을 통하여 상기 절연층(230) 표면에 조도를 부여한다.
또는, 이와 달리 저진공에서 플라즈마를 이용한 건식 플라즈마 공정을 통하여도 상기 절연층(230) 표면에 조도가 부여될 수 있다.
다음으로, 도 13과 같이, 상기 절연층(230) 위에 상기 식각 저지층(240)을 형성한다.
상기 식각 저지층(240)은 무전해 도금 방식으로 형성할 수 있다.
무전해 도금 방식은 탈지 과정, 소프트 부식 과정, 예비 촉매 처리 과정, 촉매처리 과정, 활성화 과정, 무전해 도금 과정 및 산화방지 처리 과정의 순서로 처리하여 진행할 수 있다. 또한, 상기 식각 저지층(240)은 플라즈마를 이용하여 금속 입자를 스퍼터링함으로써 형성할 수도 있다.
상기 식각 저지층(240)은 제2 회로 패턴(250)과 식각 특성이 서로 다른 금속, 예를 들어, 제2 회로 패턴(250)이 구리인 경우, 몰리브덴, 크롬, 니켈, 은, 또는 이들의 합금으로 형성된다.
다음으로, 도 14와 같이, 상기 식각 저지층(240)을 씨드층으로 전도성의 물질을 전해 도금하여 도금층(255)을 형성한다.
상기 도금층(255)은 상기 식각 저지층(240)을 씨드층으로 전해 도금하여 형성할 수 있으며, 도금 면적에 따라 전류를 제어하면서 도금을 수행할 수 있다.
상기 도금층(255)은 상기 회로 패턴홈(231) 및 비아홀(235)을 충진하며 형성되며, 상기 식각 저지층(240)과 식각 특성이 서로 다른 금속, 바람직하게는 구리를 전해동도금하여 형성한다.
다음으로 도 15와 같이 회로 패턴홈(231)이외의 절연층(230) 위의 식각 저지층(240)이 노출될 때까지 상기 도금층(255)을 식각한다.
이때, 구리 도금층(255)의 선택적 식각은 상기 구리 도금층(255)와 상기 식각 저지층(240)에 대하여 식각 선택성이 높은 에천트를 이용하여 상기 구리 도금층(255)만을 선택적으로 식각한다.
이때, 구리 도금층(255)에 대한 에천트는 과산화수소(H202)와 황산이온(SO42-)의 조합으로 이루어진 산화제, 철이온(Fe2 +), 구리이온(Cu2 +) 또는 염소이온(Cl2 +)과의 조합으로 이루어진 산화제, 또는 암모늄이온(NH4+)을 포함하는 산화제 중 적어도 하나 이상을 포함한다.
마지막으로, 절연층(230) 위에 노출되어 있는 상기 식각 저지층(240)을 제거하여 상기 회로 패턴홈(231)내에만 금속이 형성됨으로써 미세 패턴이 형성된다.
이와 같이, 상기 절연층(230)이 노출될 때까지 식각하여 상기 회로 패턴홈(231) 및 비아홀(235) 내에만 도금층(255) 및 식각 저지층(240)을 형성하여, 상기 제2 회로 패턴(250) 및 비아(251)를 형성함으로써 제2 회로 패턴(250)이 절연 상태를 유지하며 형성될 수 있다.
이하에서는 도 16 내지 도 21을 참고하여 본 발명의 제3 실시예에 따른 인쇄회로기판에 대하여 설명한다.
도 16은 본 발명의 제3 실시예에 따른 인쇄회로기판의 단면도이다.
도 16을 참고하면, 본 발명에 따른 인쇄회로기판(300)은 절연 플레이트(310), 상기 절연 플레이트(310) 내에 형성되어 있는 회로 패턴(330)을 포함한다.
상기 절연 플레이트(310)는 단일 회로 패턴이 형성되는 인쇄회로기판의 지지기판일 수 있으나, 복수의 적층 구조를 가지는 인쇄회로기판 중 한 회로 패턴(330)이 형성되어 있는 절연층 영역을 의미할 수도 있다.
복수의 적층 구조 중 한 절연층을 의미하는 경우, 상기 절연 플레이트(310)의 상부 또는 하부에 복수의 회로 패턴(330)이 연속적으로 형성될 수 있다.
상기 절연 플레이트(310)는 열경화성 또는 열가소성 고분자 기판, 세라믹 기판, 유-무기 복합 소재 기판, 또는 글라스 섬유 함침 기판일 수 있으며, 고분자 수지를 포함하는 경우, 에폭시계 절연 수지를 포함할 수 있으며, 이와 달리 폴리 이미드계 수지를 포함할 수도 있다.
상기 절연 플레이트(310)는 복수의 회로 패턴(330)을 형성하기 위한 회로 패턴홈(311)을 포함한다.
상기 회로 패턴홈(311)의 패턴폭은 3 내지 25 μm, 패턴의 깊이는 3 내지 25 μm를 충족할 수 있으며, 바람직하게는 폭/깊이가 약 10/10μm을 충족할 수 있다.
절연 플레이트(310)의 상기 회로 패턴홈(311)의 내부에는 회로 패턴홈(311)의 형상을 따라서 씨드층(320)이 형성되어 있다.
상기 씨드층(320)은 회로 패턴(330)을 형성하는 구리와 동일한 금속인 구리를 포함하는 합금으로 형성될 수 있다.
상기 씨드층(320) 위에 각각의 회로 패턴홈(311)을 매립하는 회로 패턴(330)이 형성되어 있다.
상기 회로 패턴(330)은 알루미늄, 구리, 백금 또는 팔라듐 중 적어도 하나를 포함하는 합금으로 형성될 수 있으며, 바람직하게는 씨드층(320)인 구리층을 전해동도금함으로써 형성할 수 있다.
도 16의 인쇄회로기판(300)의 경우, 회로 패턴홈(311) 이외의 상기 절연 플레이트(310) 위에 식각 저지층을 형성함으로써 회로 패턴(330)을 도금한 뒤, 식각 저지층까지 식각을 수행하고, 식각 저지층을 제거함으로써 회로 패턴(330)이 형성되지 않는 영역에 도금이 형성되지 않는다.
이하에서는 도 17 내지 도 21을 참고하여 도 16의 인쇄회로기판(300)의 제조 방법을 설명한다.
먼저 도 17과 같이 절연 플레이트(310) 위에 식각 저지층(350)을 형성한다.
상기 식각 저지층(350)은 상기 회로 패턴(330)과 식각 특성이 서로 다른 금속으로 형성될 수 있으며, 상기 회로 패턴(330)이 구리인 경우, 상기 구리와 식각 특성이 서로 다른 몰리브덴, 크롬, 니켈, 은 또는 이들을 포함하는 합금으로 형성될 수 있다. 상기 식각 저지층(350)은 무전해 도금 방식 또는 스퍼터링 등과 같은 방식으로 형성할 수 있다.
다음으로 상기 식각 저지층(350) 및 상기 절연 플레이트(310)를 식각하여 상기 절연 플레이트(310) 내에 도 18의 회로 패턴홈(311)을 형성한다.
상기 회로 패턴홈(311)은 상기 식각 저지층(350)에 회로 패턴홈(311)과 정렬하는 개구부를 형성한 뒤, 상기 식각 저지층(350)을 마스크로 UV 또는 엑시머 레이저를 조사하여 형성할 수 있다.
상기 회로 패턴홈(311)은 임프린팅 방법을 통하여 형성할 수도 있다.
다음으로, 회로 패턴홈(311)을 포함하는 절연 플레이트(310)에 디스미어 공정을 수행하여 조도를 부여할 수 있다.
즉, 절연 플레이트(310)의 표면을 부풀린 뒤, 과망간산염을 이용하여 부풀어진 절연 플레이트(310)를 제거하고, 절연 플레이트(310) 표면을 중화시키는 습식 공정을 통하여 조도를 부여한다.
또는, 이와 달리 저진공에서 플라즈마를 이용한 건식 플라즈마 공정을 통하여도 상기 절연 플레이트(310) 표면에 조도가 부여될 수 있다.
다음으로, 도 19와 같이, 상기 절연 플레이트(310) 및 상기 식각 저지층(350) 위에 상기 씨드층(320)을 형성한다.
상기 씨드층(320)은 무전해 도금 방식으로 형성할 수 있다.
무전해 도금 방식은 탈지 과정, 소프트 부식 과정, 예비 촉매 처리 과정, 촉매처리 과정, 활성화 과정, 무전해 도금 과정 및 산화방지 처리 과정의 순서로 처리하여 진행할 수 있다. 또한, 상기 씨드층(320)은 플라즈마를 이용하여 금속 입자를 스퍼터링함으로써 형성할 수도 있다.
상기 씨드층(320)은 뒤에 도금될 회로 패턴(330)을 구성하는 금속, 예를 들어 구리를 포함하는 합금으로 형성된다.
다음으로, 도 20과 같이, 상기 씨드층(320)을 씨드로 전도성의 물질을 전해 도금하여 도금층(335)을 형성한다.
상기 도금층(335)은 상기 씨드층(320)인 구리층 위에 구리를 전해 도금하여 형성할 수 있으며, 도금 면적에 따라 전류를 제어하면서 도금을 수행할 수 있다.
상기 도금층(335)은 상기 회로 패턴홈(311)을 충진하며 형성된다.
다음으로 도 21과 같이 회로 패턴홈(311)이외의 절연 플레이트(310) 위의 식각 저지층(350)이 노출될 때까지 상기 도금층(335)을 식각한다.
이때, 구리 도금층(335)의 선택적 식각은 상기 구리 도금층(335)와 상기 식각 저지층(350)에 대하여 식각 선택성이 높은 에천트를 이용하여 상기 구리 도금층(335)만을 선택적으로 식각한다.
이때, 구리 도금층(335)에 대한 에천트는 과산화수소(H202)와 황산이온(SO42-)의 조합으로 이루어진 산화제, 철이온(Fe2 +), 구리이온(Cu2 +) 또는 염소이온(Cl2 +)과의 조합으로 이루어진 산화제, 또는 암모늄이온(NH4+)을 포함하는 산화제 중 적어도 하나 이상을 포함한다.
다음으로, 절연 플레이트(310) 위에 노출되어 있는 상기 식각 저지층(350)을 제거하여 회로 패턴(330)의 일부가 절연 플레이트(310)의 표면으로부터 돌출되어 있는 매립형 미세 패턴이 형성된다.
이와 같이, 식각 특성이 다른 금속을 회로 패턴홈(311) 이외의 영역에 식각 저지층(350)으로 형성하고, 과도금된 구리를 상기 식각 저지층(350)까지 식각한 뒤, 식각 저지층(350)을 제거함으로써 미에칭 및 과에칭이 발생하지 않아 균일한 회로 패턴이 형성된다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
인쇄회로기판 100, 200, 300
절연 플레이트 110, 210, 310
제1 회로 패턴 220
절연층 230
제2 회로 패턴 150

Claims (12)

  1. 복수의 회로 패턴홈이 표면에 형성되어 있는 절연 기판,
    상기 절연 기판의 상기 회로 패턴홈을 매립하며 형성되어 있는 복수의 매립 회로 패턴, 그리고
    상기 회로 패턴홈의 표면에 형성되며, 상기 매립 회로 패턴과 식각 특성이 서로 다른 금속으로 형성되어 있는 식각 저지층
    을 포함하는 인쇄회로기판.
  2. 제1항에 있어서,
    상기 매립 회로 패턴은 상기 식각 저지층을 씨드층으로 도금하여 형성되는 도금층인 인쇄회로기판.
  3. 제1항에 있어서,
    상기 매립 회로 패턴은 구리를 포함하는 합금으로 형성되어 있는 인쇄회로기판.
  4. 제1항에 있어서,
    상기 식각 저지층은 니켈, 은 또는 이들을 포함하는 합금으로 형성되어 있는 인쇄회로기판.
  5. 제1항에 있어서,
    상기 절연 기판은,
    절연 플레이트,
    상기 절연 플레이트 위에 패터닝되어 있는 기저 회로 패턴, 그리고
    상기 기저 회로 패턴을 덮으며, 상기 절연 플레이트 위에 형성되어 있는 절연층을 포함하며,
    상기 회로 패턴홈은 상기 절연층의 표면에 형성되어 있는 인쇄회로기판.
  6. 복수의 회로 패턴홈이 표면에 형성되어 있는 절연 기판, 그리고
    상기 절연 기판의 상기 회로 패턴홈을 매립하며 형성되어 있는 복수의 매립 회로 패턴을 포함하며,
    상기 매립 회로 패턴의 일부가 상기 절연 기판의 표면으로부터 돌출되어 있는 인쇄회로기판.
  7. 제6항에 있어서,
    상기 회로 패턴홈의 표면에 형성되며, 상기 매립 회로 패턴의 씨드층인 금속층을 더 포함하는 인쇄회로기판.
  8. 제6항에 있어서,
    상기 매립 회로 패턴은 구리를 포함하는 합금으로 형성되어 있는 인쇄회로기판.
  9. 절연 기판을 준비하는 단계,
    상기 절연 기판의 표면에 회로 패턴홈을 형성하는 단계,
    상기 절연 기판의 표면에 제1 금속층을 도금하는 단계,
    상기 제1 금속층을 씨드층으로 상기 제1 금속층과 식각 특성이 다른 금속을 도금하여 상기 회로 패턴홈을 매립하는 제2 금속층을 형성하는 단계,
    상기 제1 금속층이 노출되도록 상기 제2 금속층을 식각하는 단계, 그리고
    상기 절연 기판의 표면이 노출될 때까지 상기 제1 금속층을 식각하는 단계를 포함하는 인쇄회로기판의 제조 방법.
  10. 제9항에 있어서,
    상기 제1 금속층은 니켈, 은 또는 이들의 합금으로 형성하며, 상기 제2 금속층은 구리를 포함하는 합금으로 형성하는 인쇄회로기판의 제조 방법.
  11. 제9항에 있어서,
    상기 절연 기판을 준비하는 단계는,
    절연 플레이트를 준비하는 단계,
    상기 절연 플레이트 위에 동박층을 패터닝하여 기저 회로 패턴을 형성하는 단계, 그리고
    상기 기저 회로 패턴을 덮으며, 상기 절연 플레이트 위에 절연층을 형성하는 단계를 포함하며,
    상기 회로 패턴홈은 상기 절연층의 표면에 형성하는 인쇄회로기판의 제조 방법.
  12. 절연 기판을 준비하는 단계,
    상기 절연 기판의 표면에 제1 금속층을 도금하는 단계,
    상기 절연 기판 및 상기 제1 금속층에 회로 패턴홈을 형성하는 단계,
    상기 제1 금속층 및 상기 회로 패턴홈의 표면에 제2 금속층을 도금하는 단계,
    상기 제2 금속층을 씨드층으로 상기 제1 금속층과 식각 특성이 다른 금속을 도금하여 상기 회로 패턴홈을 매립하는 제3 금속층을 형성하는 단계,
    상기 제1 금속층이 노출되도록 상기 제3 금속층을 식각하는 단계, 그리고
    상기 절연 기판의 표면이 노출될 때까지 상기 제1 금속층을 식각하는 단계를 포함하는 인쇄회로기판의 제조 방법.
KR1020100074996A 2010-08-03 2010-08-03 인쇄회로기판 및 그의 제조 방법 KR101144573B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100074996A KR101144573B1 (ko) 2010-08-03 2010-08-03 인쇄회로기판 및 그의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100074996A KR101144573B1 (ko) 2010-08-03 2010-08-03 인쇄회로기판 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
KR20120012731A true KR20120012731A (ko) 2012-02-10
KR101144573B1 KR101144573B1 (ko) 2012-05-09

Family

ID=45836545

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100074996A KR101144573B1 (ko) 2010-08-03 2010-08-03 인쇄회로기판 및 그의 제조 방법

Country Status (1)

Country Link
KR (1) KR101144573B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101333333B1 (ko) * 2012-03-06 2013-11-27 한국생산기술연구원 씨드 레이어를 포함하는 기판의 제조방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002208779A (ja) * 2000-11-10 2002-07-26 Daiwa Kogyo:Kk 柱状金属体の形成方法及び導電構造体
JP2004119770A (ja) * 2002-09-27 2004-04-15 Daiwa Kogyo:Kk フィルドビアの形成方法及び多層配線基板の製造方法
JP2006222138A (ja) * 2005-02-08 2006-08-24 Matsushita Electric Works Ltd 貫通電極の形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101333333B1 (ko) * 2012-03-06 2013-11-27 한국생산기술연구원 씨드 레이어를 포함하는 기판의 제조방법

Also Published As

Publication number Publication date
KR101144573B1 (ko) 2012-05-09

Similar Documents

Publication Publication Date Title
KR101181048B1 (ko) 인쇄회로기판의 제조 방법
KR101382811B1 (ko) 인쇄회로기판 및 그의 제조 방법
US20200337156A1 (en) Multilayer printed wiring board and method of manufacturing the same
KR101987367B1 (ko) 인쇄회로기판 및 그의 제조 방법
TWI538595B (zh) 製造印刷電路板之裝置及方法
KR101262486B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101715941B1 (ko) 인쇄회로기판의 제조 방법
KR101144573B1 (ko) 인쇄회로기판 및 그의 제조 방법
US9433107B2 (en) Printed circuit board and method of manufacturing the same
KR101987378B1 (ko) 인쇄회로기판의 제조 방법
KR101172175B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101199112B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR20120009989A (ko) 인쇄회로기판 및 그의 제조 방법
KR20120012676A (ko) 인쇄회로기판 및 그의 제조 방법
KR20150127823A (ko) 인쇄회로기판 및 그의 제조 방법
KR101231362B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101987359B1 (ko) 인쇄회로기판 및 그의 제조 방법
TW201334646A (zh) 印刷電路板及其製造方法
KR101134873B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR20130051286A (ko) 인쇄회로기판 및 그의 제조 방법
KR20140016569A (ko) 인쇄회로기판 및 그의 제조 방법
KR20140044032A (ko) 인쇄회로기판 및 그의 제조 방법
KR20140044033A (ko) 인쇄회로기판 및 그의 제조 방법
TWI574593B (zh) 製造印刷電路板的裝置及方法
KR20130071508A (ko) 인쇄회로기판의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160412

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170405

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180409

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190411

Year of fee payment: 8