WO2014154503A1 - Optoelektronischer halbleiterchip mit einer ald-schicht verkapselt und entsprechendes verfahren zur herstellung - Google Patents

Optoelektronischer halbleiterchip mit einer ald-schicht verkapselt und entsprechendes verfahren zur herstellung Download PDF

Info

Publication number
WO2014154503A1
WO2014154503A1 PCT/EP2014/055110 EP2014055110W WO2014154503A1 WO 2014154503 A1 WO2014154503 A1 WO 2014154503A1 EP 2014055110 W EP2014055110 W EP 2014055110W WO 2014154503 A1 WO2014154503 A1 WO 2014154503A1
Authority
WO
WIPO (PCT)
Prior art keywords
encapsulation layer
layer
type region
semiconductor chip
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/EP2014/055110
Other languages
English (en)
French (fr)
Inventor
Karl Engl
Georg Hartung
Markus Maute
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to DE112014001679.9T priority Critical patent/DE112014001679B4/de
Priority to US14/769,125 priority patent/US20160005930A1/en
Priority to CN201480018317.6A priority patent/CN105308762B/zh
Publication of WO2014154503A1 publication Critical patent/WO2014154503A1/de
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/84—Coatings, e.g. passivation layers or antireflective coatings
    • H10H20/841—Reflective coatings, e.g. dielectric Bragg reflectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/831—Electrodes characterised by their shape
    • H10H20/8312—Electrodes characterised by their shape extending at least partially through the bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/832—Electrodes characterised by their material
    • H10H20/835—Reflective materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/84—Coatings, e.g. passivation layers or antireflective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/852—Encapsulations
    • H10H20/853—Encapsulations characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/034—Manufacture or treatment of coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/036—Manufacture or treatment of packages
    • H10H20/0362—Manufacture or treatment of packages of encapsulations

Definitions

  • the optoelectronic semiconductor chip comprises a semiconductor body.
  • the semiconductor body is in particular an epitaxially grown
  • the semiconductor body comprises an n-type region, one for generating
  • electromagnetic radiation provided active area and a p-type region.
  • electromagnetic radiation is generated in the spectral range between UV radiation and infrared radiation, in particular in the spectral range of visible light.
  • Semiconductor body is based for example on a III-V semiconductor material, for example on a nitride compound semiconductor material.
  • the electromagnetic radiation generated in the active region is generated by energizing the active region. The electromagnetic radiation thus generated leaves the
  • Semiconductor body at least partially over its outer surface.
  • the optoelectronic semiconductor chip comprises a first mirror layer, which is used for reflection of the
  • the first mirror layer is
  • electromagnetic radiation which is generated in the active region of the semiconductor body, partly impinges on the first mirror layer and is reflected by it in the direction of the outer surface of the semiconductor body, in particular in the direction of the second main surface, where it then partially emerges.
  • the mirror layer is formed in particular metallic.
  • the mirror layer contains or consists of one of the following metals: silver, aluminum.
  • silver, aluminum These metals have good to very good visible light reflectivity, but may have the disadvantage of being prone to diffusion or electromigration, especially when there is an electromagnetic field as in the case of the optoelectronic semiconductor die. Furthermore, these metals can oxidize especially in humid environments, which the reflectivity and thus the efficiency of the Semiconductor body with increasing operating time increasingly reduced.
  • the optoelectronic semiconductor chip comprises an encapsulation layer sequence.
  • Encapsulation layer sequence is at least one
  • Encapsulation layer sequence comprises at least one
  • Encapsulation layer in particular several
  • Encapsulation layers The individual encapsulation layers of the encapsulation layer sequence can be used with
  • the encapsulation layer sequence is in particular intended to prevent the diffusion of material from the first mirror layer into other regions of the optoelectronic semiconductor chip and / or to hinder or prevent the penetration of atmospheric gases or moisture to the first mirror layer.
  • the first mirror layer is at one
  • the lower side of the p-type region is, for example, the side of the n-type region facing away from the n-type region
  • the semiconductor body may be in direct contact with the p-type region.
  • the first mirror layer then serves in particular also to electrical current during operation of the optoelectronic
  • the active region is arranged on a side of the p-conducting, remote side of the p-conducting region facing away from the first mirror layer, and the n-conducting region is arranged on a p-conducting, remote side of the active region. That is, the active region is arranged between the p-type region and the n-type region, wherein the first mirror layer is arranged on the underside of the p-type region facing away from the n-type region.
  • the encapsulation layer sequence covers the semiconductor body in places on its outer surface. That is, the encapsulation layer sequence extends
  • the semiconductor body in places along the outer surface of the semiconductor body and may be at least partially in direct contact with the semiconductor body. That is, the
  • Encapsulation layer sequence is then applied directly to the semiconductor body in places.
  • the optoelectronic semiconductor chip the
  • Encapsulation layer sequence is arranged in this case, in particular at the p- / n junction of the semiconductor body, ie in the region of the active region, on the outer surface of the semiconductor body. It is possible that the
  • Semiconductor body completely covers the active area. That is, the entire p- / n junction of the semiconductor body is covered by the encapsulation layer sequence.
  • Encapsulation layer sequence then surrounds the semiconductor body completely at least at the active region in the manner of a frame or a ring. This can be the
  • Encapsulation layer sequence also partially located in the n-type region on the outer surface of the semiconductor body. From the active area extends the
  • Encapsulation layer sequence along the p-type region to a level below the first mirror layer.
  • the side surface is completely covered by the encapsulation layer sequence.
  • the side surface is the surface of the
  • Main surfaces extends, wherein one of the main surfaces is formed by the underside of the p-type region on which the first mirror layer is located.
  • the encapsulation layer sequence can then extend below the first mirror layer and also the
  • the encapsulation layer sequence does not have to run below the first mirror layer; it is sufficient if the encapsulation layer sequence extends so far that it is spaced apart in the vertical direction
  • the encapsulation layer sequence comprises at least one encapsulation layer that is an ALD (Atomic Layer Deposition) layer or consists of an ALD layer. That is, at least this encapsulation layer of the encapsulation layer sequence is formed by means of an ALD method.
  • ALD Atomic Layer Deposition
  • the encapsulation layer sequence is formed by means of an ALD method.
  • At least one encapsulation layer of the encapsulation layer sequence is deposited using an ALD process, such as flash ALD, photo-induced ALD, or another ALD method.
  • ALD process such as flash ALD, photo-induced ALD, or another ALD method.
  • a high-temperature ALD method can be used, in which the encapsulation layer is deposited at temperatures of 100 ° C or more.
  • Encapsulation layer is via electro-microscopic
  • the encapsulation layer is an ALD layer
  • the encapsulation layer which is an ALD layer, is formed with an electrically insulating material and has for example a thickness between 0.05 nm and at most 500 nm, in particular between at least 30 nm and at most 50 nm, for example a thickness of 40 nm ,
  • the encapsulation layer is formed with an electrically insulating material and has for example a thickness between 0.05 nm and at most 500 nm, in particular between at least 30 nm and at most 50 nm, for example a thickness of 40 nm .
  • Encapsulation layer can be a variety of
  • the encapsulation layer contains or consists, for example, of one of the following materials: Al 2 O 3, SiO 2, SiN.
  • the encapsulation layer which is an ALD layer, to contain a combination of these materials.
  • the semiconductor chip comprises a
  • a semiconductor body comprising an n-type region, an active region provided for generating electromagnetic radiation, and a p-type region.
  • the semiconductor chip also has a first mirror layer, which is used to reflect the electromagnetic radiation
  • the first mirror layer is arranged on a lower side of the p-type region
  • the active region is arranged on a side of the p-type region facing away from the first mirror layer
  • the n-type region is on a side of the active side facing away from the p-type region Arranged area.
  • the encapsulation layer sequence covers the semiconductor body on its outer surface places.
  • the encapsulation layer sequence extends on the outer surface of the semiconductor body from the active region along the p-type region to below the first mirror layer, and the encapsulation layer sequence comprises at least one encapsulation layer that is an ALD layer or that consists of an ALD layer.
  • Optoelectronic semiconductor chips in particular light-emitting diode chips, must be reliably protected against the action of moisture from the environment for a long service life and thus a long service life.
  • the optoelectronic semiconductor chips are usually made of different materials.
  • materials such as silver or aluminum are used, which have a low resistance to moisture.
  • One way to protect the first mirror layer would be to use the
  • Metal layer to encapsulate.
  • materials that can be used absorb those generated during operation
  • a first mirror layer is encapsulated
  • Encapsulation layer sequence used which is formed with an electrically insulating material and the
  • Encapsulation layer proves to be particularly advantageous because it reliably protects against moisture and at the same time has little or no absorbing properties. Furthermore, according to an optoelectronic semiconductor chip described here, the encapsulation layer is not only used for encapsulating the first mirror layer, but also covers the p / n junction of the semiconductor body on the outer surface of the semiconductor body. It got along
  • Amperages of 1 ⁇ electromagnetic radiation can be generated with high efficiency. The particular not
  • Metallic encapsulation layer sequence thus leads to an increase in brightness compared to a
  • the optoelectronic semiconductor chip the
  • the encapsulation layer sequence is not only led to below the first mirror layer, but the encapsulation layer sequence extends further below the mirror layer such that the entire first mirror layer is covered by the encapsulation layer sequence. "Covered” does not mean that the
  • Encapsulation layer sequence must be in direct contact with the first mirror layer at the bottom. On the contrary, it is also possible for at least one p-terminal metal to be arranged between the encapsulation layer sequence and the first mirror layer. Furthermore, it is possible that not all layers of the
  • Mirror layer extend, but some sub-layers of the encapsulation layer sequence not below the first
  • Encapsulation layer sequence or partial layers of
  • Encapsulation layer sequence apart from areas in which at least one via is arranged to make contact with the n-type region covers the entire cross section of the optoelectronic semiconductor chip. Overall, an encapsulation layer sequence that faces away from the p-type region makes it possible
  • the semiconductor chip comprises at least one further encapsulation layer which is an ALD layer, wherein the further encapsulation layer covers the outer surface of the
  • the semiconductor body can be completely covered by the further encapsulation layer on its uncovered regions, which would be exposed without the further encapsulation layer.
  • the further encapsulation layer can be completely covered by the further encapsulation layer on its uncovered regions, which would be exposed without the further encapsulation layer.
  • the encapsulation layer and the further encapsulation layer can be in direct contact with each other at at least one contact point. That is, at locations where the encapsulation layer of the encapsulation layer sequence is exposed, ie where it is not covered by further layers, the encapsulation layer may be in direct contact with the further encapsulation layer.
  • contact points in the following also: triple points
  • the semiconductor body it is possible, for example, for the semiconductor body to be as completely as possible from
  • the optoelectronic semiconductor chip comprises at least one plated through hole, which extends through the p conductive region and the active region into the n conductive region, wherein the via comprises a particularly metallic n contact material over which the n-conducting region is electrically contacted and the semiconductor body apart from the at least one
  • Encapsulation layers which are ALD layers, are enclosed.
  • the at least one plated-through hole can in this case be the encapsulation layer sequence or partial layers of the encapsulation layer sequence, the first mirror layer, the p-type region of the semiconductor body and the active layer
  • the Optoelectronic semiconductor chip comprises a plurality of similar vias.
  • the plated-through hole comprises, for example, a recess in the semiconductor body which is in contact with the n-contact material,
  • n-contact material is then in direct contact with the n-type region and provides an electrically conductive connection, for example to a connection point of the optoelectronic semiconductor chip, which can be contacted from outside the semiconductor chip.
  • the encapsulation layer sequence can be for example
  • the encapsulation layer sequence also serves to n-contact material, for example, from the first
  • the optoelectronic semiconductor chip comprises a second mirror layer which is connected to the n-conducting semiconductor layer
  • the second mirror layer is placed in places between the first mirror layer and the second mirror layer.
  • Mirror layer can be made with the same material as the first one
  • the second mirror layer be formed.
  • the second mirror layer serves to otherwise light absorbing areas of
  • the second mirror layer is disposed below the n-contact material and
  • the second mirror layer may be electrically conductively connected to the n-contact material and, in particular, be in direct contact with the n-contact material. That is, the second one
  • Mirror layer is electrically connected, for example, with the n-type region of the semiconductor body.
  • Encapsulation layer sequence may be at least indirectly between the first mirror layer and the second
  • Encapsulation layer sequence an electrical insulation between the first mirror layer and the second
  • Represent mirror layer For example, if the second mirror layer is connected to the n-type region of the
  • the first mirror layer is electrically conductively connected to the p-type region of the semiconductor body.
  • the second mirror layer projects beyond the second mirror layer
  • the encapsulation layer sequence can be
  • the second mirror layer is for reflection of the
  • the second mirror layer can with the be formed the same materials as the first mirror layer.
  • the second mirror layer projects beyond the semiconductor body in a lateral direction parallel to the semiconductor body
  • Main extension plane of the semiconductor body runs.
  • the second mirror layer is thus laterally over the
  • Mirror layer also electromagnetic radiation that emerges from the side surfaces of the semiconductor body and then extends in the direction of the second mirror layer
  • the region of the second mirror layer which projects beyond the outer surface of the semiconductor body in a lateral direction, does not have to coincide with the region of the second
  • Mirror layer may be connected, which is arranged on the n-conductive region facing away from the bottom of the n-contact material. The two areas of the second
  • Manufacturing step for example, using a mask technique, are applied.
  • the second mirror layer extends at least in places below a contact region of the optoelectronic semiconductor chip, wherein the second
  • Mirror layer is electrically isolated from the contact area and the contact area to the p-side terminal of the
  • the contact area is a contact area that is used for wire bonding (also Wire
  • Optoelectronic semiconductor chip on the p-side electrical is contactable.
  • the second mirror layer may extend below the contact region, so that a
  • Reflection is also increased in this area of the semiconductor body. Electrical insulation between the contact region and the second mirror layer can be achieved by the
  • Encapsulation layer sequence take place.
  • the optoelectronic semiconductor chip the p-type region and the first
  • Encapsulation layer and the side surfaces extends. That is, the p-type region of the semiconductor body protrudes into the encapsulation layer in places
  • Planarization layer acts.
  • Encapsulation layer can thus, for example, a
  • the metallic encapsulation layer is
  • an encapsulation layer for example, an encapsulation layer
  • the metallic encapsulation layer may be formed of or with metals such as platinum, gold, tungsten and titanium. That is, the metallic encapsulation layer then comprises at least one of these metals or is characterized by a
  • a growth substrate is provided.
  • the growth substrate may be
  • the semiconductor body is applied to the growth substrate, wherein the n-type region faces the growth substrate and the p-type region faces away from the growth substrate.
  • Semiconductor body is preferably epitaxial.
  • the p-type semiconductor body is preferably epitaxial.
  • the n-type region underneath the p-type region is exposed in places.
  • Encapsulation layer sequence or partial layers of the encapsulation layer sequence are applied to exposed outer surfaces of the p-type region and exposed outer surfaces of the n-type region. This can be the entire surface of the growth substrate facing away from the top of the
  • the encapsulation layer sequence is removed in places on the underside of the p-type region facing away from the n-type region, and the p-type region is exposed in places. Finally, the first mirror layer is arranged on the exposed areas of the p-type region, for example by vapor deposition through a mask. In the process, the application of the
  • Encapsulation layer sequence thus temporally before arranging the first mirror layer. That is, the
  • Encapsulation layer sequence already protects during the
  • Semiconductor chip can be generated even at very low currents of 1 ⁇ light with relatively high intensity.
  • the optoelectronic semiconductor chip is thus particularly well suited for applications in which a dimming of the
  • Figures 1A to IQ show process steps for an embodiment of one described herein
  • FIG. 1A shows how, first of all, a growth substrate 1, for example of sapphire, is provided, onto which the semiconductor body 10 is epitaxially deposited in particular.
  • the semiconductor body 10 comprises the n-type region 2, the p-type region 3 and the active region 4 therebetween.
  • the growth substrate 1 is provided, for example, as a wafer, the dashed lines A, A 'defining the chip pattern of the optoelectronic semiconductor chip to be produced.
  • the dashed lines C, C represent the position of a contact region, in which, for example, a bonding pad for contacting the optoelectronic semiconductor chip is formed during the manufacturing process.
  • the semiconductor body 10 is based for example on a nitride compound semiconductor material.
  • FIG. 1B a structuring of the p-type region 3, the active one, takes place
  • Area 4 and the n-type region 2 for example, by etching the epitaxially deposited layers of the semiconductor body 10 to form an outer surface of the
  • step IC is a
  • first encapsulation layer 11 which is an electrically insulating layer, for example, a layer which is produced by means of a CVD method.
  • the first encapsulation layer 11 can be used as
  • Encapsulation layer sequence may be formed and includes, for example, sub-layers, which are formed with S1O2 and SiN.
  • the lower layers are in a vertical
  • the lateral direction is parallel to the plane of the main extension direction, for example of the
  • the sublayers formed with S1O2 have a thickness between 130 nm and 170 nm, in particular of
  • the sublayers formed with SiN may have a thickness between 10 nm and 14 nm, in particular 12 nm. In particular, this way
  • Encapsulation layer are used, especially
  • the first encapsulation layer 11 covers the
  • Encapsulation layer 11 is protected.
  • FIG. 1D the upper side of the first side facing away from the growth substrate 1 is used
  • Encapsulation layer 11 a second encapsulation layer 12 applied.
  • the second encapsulation layer 12 is an ALD layer.
  • the second encapsulation layer 12 which is an ALD layer, is then produced by means of an ALD method, wherein the second encapsulation layer 12 is deposited at least in places, for example with the use of ozone as a precursor.
  • the entire second encapsulation layer 12 it is possible for the entire second encapsulation layer 12 to be deposited as precursor using ozone.
  • the second encapsulation layer 12 it is possible for the second encapsulation layer 12 to have at least two sublayers, for example
  • an ALD layer in which ozone is used as precursor, has a particularly high density against moisture.
  • the layer or sub-layer which is deposited using ozone as a precursor it is for example, a Al203-layer or Si02 layer _.
  • the second encapsulation layer 12 may comprise a lower layer or to consist of a lower layer which is deposited using a precursor that is free of ozone.
  • a precursor that is free of ozone.
  • water or oxygen can be used as a precursor material.
  • the second encapsulant layer 12 further includes another sublayer deposited using a precursor comprising ozone, the second
  • the first sub-layer may for example have a thickness between 5 and 10 nm.
  • the second sub-layer may then, for example, have a thickness between 25 and 45 nm
  • the second encapsulation layer 12 also covers, at least indirectly, the outer surfaces of the p-type region 3 and of the active region 4 of the semiconductor body.
  • Encapsulation layer and the second encapsulation layer together form the encapsulation layer sequence 20, which is located on the outer surface of the semiconductor body 10 of the active
  • the encapsulation layer sequence 20 open and the first
  • Mirror layer 21 which is formed for example with silver, deposited with.
  • the encapsulation layer sequence 20 thus extends below the first one
  • a p-terminal layer 31 is applied to the first mirror layer 21 using a further phototechnical technique
  • Optoelectronic semiconductor chip extends, in which later a contact portion 43 for contacting the p-type
  • Area 3 of the optoelectronic semiconductor chip is formed.
  • first and second encapsulation layers 11, 12 can be used.
  • the third encapsulation layer 13 extends over the entire upper side of the semiconductor body 10 facing away from the growth substrate 1 and in this way also covers the p-connection layer 31.
  • Figure 1H is a
  • Through-hole 40 is the n-type region 2 free.
  • a photo technique can be used in the
  • the following can also be used when introducing the n-contact material 41 into the via 40.
  • the second mirror layer 22 which may for example be identical to the first mirror layer 21, is formed.
  • the second mirror layer is at the n-conducting
  • the lateral regions of the second mirror layer 22 project beyond the outer surface of the semiconductor body 10, in particular the p-type region 3, in lateral directions.
  • the metallic encapsulation layer 42 is applied, which overmoulds the topography facing away from the growth substrate 1 and acts as a planarization layer.
  • Encapsulation layer 42 includes, for example, a Pt / Au / Ti layer sequence and serves as a diffusion barrier for material from the second mirror layer 22. Die Metallische
  • Encapsulation layer 42 can be used as a seed layer for a
  • the carrier 50 may in this case
  • the back side metallization 51 may be arranged, the one
  • Wax substrate 1 detached and the growth substrate originally facing the top of the n-type region 2 is roughened.
  • the detachment of the growth substrate 1 can be effected, for example, by means of a laser lift-off method, the roughening takes place, for example, by means of lithographic etching with KOH.
  • Hard mask for example made of silicon dioxide, by means of a
  • FIG. 1 Phototechnology applied to the n-type region 2 and there is a mesa etching, which stops for example on the first encapsulation layer 11.
  • FIG. 1 Phototechnology applied to the n-type region 2 and there is a mesa etching, which stops for example on the first encapsulation layer 11.
  • Encapsulation layer 12 for example, by
  • Encapsulation layer sequence 20 remains covered, eliminating a cleaning of the active region 4 and thus the p- / n junction of the semiconductor body 10th In the next method step, FIG. 10, this takes place
  • a fourth encapsulation layer 14 which is an ALD layer, for example
  • contact points 16 form between the second and the fourth encapsulation layer, in which these two encapsulation layers are in direct contact with one another.
  • encapsulation layers 12, 14 which are ALD layers.
  • Encapsulation layer 15 which is, for example, a silicon dioxide layer. This represents one
  • the p-connection layer 31 is exposed, and in the method step of FIG. 1Q, the contact region 43, which is formed, for example, with a wire-contactable material, is deposited on the p-connection layer 31.
  • FIG. 2 shows an optoelectronic semiconductor chip in which the second mirror layer 21 is not pulled underneath the contact region 43 but has a cutout there.
  • the metallic layer 21 is not pulled underneath the contact region 43 but has a cutout there.
  • Encapsulation layer 42 is formed thinner than in
  • Encapsulation layer sequence 20 along the side facing away from the p-type region 3 underside of the first mirror layer 21, wherein the encapsulation layer sequence 20, the first
  • the semiconductor body 10 is in this embodiment, apart from the at least one via 40 completely from the second and the fourth
  • Enclosed encapsulation layer which are ALD layers.
  • FIG. 4 illustrates a combination of the embodiments of Figures 2 and 3, wherein the second mirror layer 22 is not guided below the contact region 43 and the semiconductor body 10 except for the
  • Regions of the via 40 is completely encapsulated by the ALD layers 12, 14.
  • ALD layer 12 second encapsulation layer

Landscapes

  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

Es wird ein optoelektronischer Halbleiterchip angegeben, mit - einem Halbleiterkörper (10), der einen n-leitenden Bereich (2), einen zur Erzeugung von elektromagnetischer Strahlung vorgesehenen aktiven Bereich (4) und einen p-leitenden Bereich (3) umfasst, - einer ersten Spiegelschicht (21), die zur Reflexion der elektromagnetischen Strahlung vorgesehen ist, und - einer Verkapselungsschichtenfolge (20), die mit einem elektrisch isolierenden Material gebildet ist, wobei - die erste Spiegelschicht (21) an einer Unterseite des p-leitenden Bereichs (3) angeordnet ist, wobei - die Verkapselungsschichtenfolge (20) den Halbleiterkörper (10) an seiner Außenfläche stellenweise bedeckt, - sich die Verkapselungsschichtenfolge (20) an der Außenfläche des Halbleiterkörpers (10) vom aktiven Bereich (4) entlang dem p-leitenden Bereich (3) bis unterhalb der ersten Spiegelschicht (21) erstreckt und - die Verkapselungsschichtenfolge (20) zumindest eine Verkapselungsschicht (12) umfasst, die eine ALD-Schicht ist oder aus einer ALD-Schicht besteht.

Description

Beschreibung
OPTOELEKTRONISCHER HALBLEITERCHIP MIT EINER ALD-SCHICHT VERKAPSELT
UND ENTSPRECHENDES VERFAHREN ZUR HERSTELLUNG
Es wird ein optoelektronischer Halbleiterchip angegebenen. Darüber hinaus wird ein Verfahren zur Herstellung eines optoelektronischen Halbleiterchips angegeben. Die Druckschrift WO 2012/171817 beschreibt einen
optoelektronischen Halbleiterchip .
Eine zu lösende Aufgabe besteht darin, einen
optoelektronischen Halbleiterchip anzugeben, der ein
verbessertes Kleinstromverhalten sowie eine verlängerte
Lebensdauer aufweist.
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips umfasst der optoelektronische Halbleiterchip einen Halbleiterkörper. Bei dem Halbleiterkörper handelt es sich insbesondere um einen epitaktisch gewachsenen
Halbleiterkörper. Der Halbleiterkörper umfasst einen n- leitenden Bereich, einen zur Erzeugung von
elektromagnetischer Strahlung vorgesehenen aktiven Bereich und ein p-leitenden Bereich.
Im aktiven Bereich des Halbleiterkörpers wird beispielsweise im Betrieb elektromagnetische Strahlung im Spektralbereich zwischen UV-Strahlung und Infrarotstrahlung, insbesondere im Spektralbereich von sichtbarem Licht erzeugt. Der
Halbleiterkörper basiert dazu beispielsweise auf einem III-V- Halbleitermaterial , zum Beispiel auf einem Nitrid- Verbindungshalbleitermaterial . Die im aktiven Bereich erzeugte elektromagnetische Strahlung wird durch Bestromen des aktiven Bereichs erzeugt. Die derart erzeugte elektromagnetische Strahlung verlässt den
Halbleiterkörper zumindest zum Teil über dessen Außenfläche.
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips umfasst der optoelektronische Halbleiterchip eine erste Spiegelschicht, die zur Reflexion der
elektromagnetischen Strahlung, die im aktiven Bereich erzeugt wird, vorgesehen ist. Die erste Spiegelschicht ist
beispielsweise an einer ersten Hauptfläche des
Halbleiterkörpers angeordnet. Ein Großteil der im aktiven Bereich im Betrieb erzeugten elektromagnetischen Strahlung verlässt den optoelektronischen Halbleiterchip dann durch eine der ersten Hauptfläche gegenüberliegende zweite
Hauptfläche. Dabei trifft elektromagnetische Strahlung, die im aktiven Bereich des Halbleiterkörpers erzeugt wird, zum Teil auf die erste Spiegelschicht und wird von dieser in Richtung der Außenfläche des Halbleiterkörpers, insbesondere in Richtung der zweiten Hauptfläche, reflektiert, wo sie dann zum Teil austritt.
Die Spiegelschicht ist insbesondere metallisch ausgebildet. Beispielsweise enthält oder besteht die Spiegelschicht aus einem der folgenden Metalle: Silber, Aluminium. Diese Metalle weisen eine gute bis sehr gute Reflektivität für sichtbares Licht auf, können jedoch den Nachteil aufweisen, dass sie insbesondere, wenn, wie im Betrieb des optoelektronischen Halbleiterchips der Fall, ein elektromagnetisches Feld vorhanden ist, zu Diffusion oder Elektromigration neigen. Ferner können diese Metalle insbesondere in feuchter Umgebung oxidieren, was die Reflektivität und damit die Effizienz des Halbleiterkörpers mit wachsender Betriebsdauer immer stärker vermindert .
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips umfasst der optoelektronische Halbleiterchip eine Verkapselungsschichtenfolge . Die
Verkapselungsschichtenfolge ist mit zumindest einem
elektrisch isolierenden Material gebildet und insbesondere elektrisch isolierend ausgebildet. Die
Verkapselungsschichtenfolge umfasst zumindest eine
Verkapselungsschicht , insbesondere mehrere
Verkapselungsschichten . Die einzelnen Verkapselungsschichten der Verkapselungsschichtenfolge können dabei mit
unterschiedlichen Herstellungsverfahren erzeugt sein. Die Verkapselungsschichtenfolge ist insbesondere dazu vorgesehen, die Diffusion von Material aus der ersten Spiegelschicht in andere Bereiche des optoelektronischen Halbleiterchips zu unterbinden und/oder das Eindringen von atmosphärischen Gasen oder Feuchtigkeit zur ersten Spiegelschicht zu behindern oder zu verhindern.
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips ist die erste Spiegelschicht an einer
Unterseite des p-leitenden Bereichs angeordnet. Die
Unterseite des p-leitenden Bereichs ist beispielsweise die dem n-leitenden Bereich abgewandte Seite des
Halbleiterkörpers. Die Spiegelschicht kann sich dabei in direktem Kontakt mit dem p-leitenden Bereich befinden. Die erste Spiegelschicht dient dann insbesondere auch dazu, elektrischen Strom im Betrieb des optoelektronischen
Halbleiterchips in den p-leitenden Bereich einzuprägen. Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips ist der aktive Bereich an einer der ersten Spiegelschicht abgewandten Seite der p-leitenden abgewandten Seite des p-leitenden Bereichs angeordnet und der n-leitende Bereich ist an einer p-leitenden abgewandten Seite des aktiven Bereichs angeordnet. Das heißt, der aktive Bereich ist zwischen p-leitendem Bereich und n-leitendem Bereich angeordnet, wobei an der dem n-leitenden Bereich abgewandten Unterseite des p-leitenden Bereichs die erste Spiegelschicht angeordnet ist.
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips bedeckt die Verkapselungsschichtenfolge den Halbleiterkörper an seiner Außenfläche stellenweise. Das heißt, die Verkapselungsschichtenfolge erstreckt sich
stellenweise entlang der Außenfläche des Halbleiterkörpers und kann zumindest bereichsweise mit dem Halbleiterkörper in direktem Kontakt stehen. Das heißt, die
Verkapselungsschichtenfolge ist dann stellenweise direkt auf den Halbleiterkörper aufgebracht.
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips erstreckt sich die
Verkapselungsschichtenfolge an der Außenfläche des
Halbleiterkörpers vom aktiven Bereich entlang dem p-leitenden Bereich bis unterhalb der ersten Spiegelschicht. Die
Verkapselungsschichtenfolge ist in diesem Fall insbesondere am p-/n-Übergang des Halbleiterkörpers, also im Bereich des aktiven Bereichs, an der Außenfläche des Halbleiterkörpers angeordnet. Dabei ist es möglich, dass die
Verkapselungsschichtenfolge an der Außenfläche des
Halbleiterkörpers den aktiven Bereich vollständig bedeckt. Das heißt, der gesamte p-/n-Übergang des Halbleiterkörpers ist von der Verkapselungsschichtenfolge bedeckt. Die
Verkapselungsschichtenfolge umgibt den Halbleiterkörper dann zumindest am aktiven Bereich vollständig nach Art eines Rahmens oder eines Rings. Dabei kann sich die
Verkapselungsschichtenfolge auch teilweise im n-leitenden Bereich an der Außenfläche des Halbleiterkörpers befinden. Vom aktiven Bereich aus erstreckt sich die
Verkapselungsschichtenfolge entlang dem p-leitenden Bereich auf ein Niveau bis unterhalb der ersten Spiegelschicht.
Dadurch ist es beispielsweise möglich, dass der
Halbleiterkörper im p-leitenden Bereich an seiner
Seitenfläche vollständig von der Verkapselungsschichtenfolge bedeckt ist. Die Seitenfläche ist dabei die Fläche des
Halbleiterkörpers, die senkrecht oder quer zu den
Hauptflächen verläuft, wobei eine der Hauptflächen durch die Unterseite des p-leitenden Bereichs gebildet ist, an der sich die erste Spiegelschicht befindet.
Die Verkapselungsschichtenfolge kann sich dann bis unterhalb der ersten Spiegelschicht erstrecken und dabei auch die
Seitenfläche der Spiegelschicht, die sich an die Seitenfläche des Halbleiterkörpers, insbesondere die Seitenfläche im p- leitenden Bereich des Halbleiterkörpers anschließt. Die
Verkapselungsschichtenfolge muss dabei nicht unterhalb der ersten Spiegelschicht verlaufen, es ist ausreichend, wenn sich die Verkapselungsschichtenfolge soweit erstreckt, dass sie stellenweise in vertikaler Richtung beabstandet zur
Spiegelschicht angeordnet ist, sich also auf ein Niveau bis unterhalb der ersten Spiegelschicht erstreckt. Die vertikale Richtung ist dabei eine Richtung, die quer oder senkrecht zur Haupterstreckungsrichtung des Halbleiterkörpers verläuft. Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips umfasst die Verkapselungsschichtenfolge zumindest eine Verkapselungsschicht , die eine ALD (Atomic Layer Deposition, Atom-Lagen-Abscheidung) -Schicht ist oder aus einer ALD-Schicht besteht. Das heißt, zumindest diese Verkapselungsschicht der Verkapselungsschichtenfolge ist mittels eines ALD-Verfahrens gebildet. Mittels eines ALD- Verfahrens können sehr dünne Schichten erzeugt werden, die eine polykristalline oder amorphe Struktur aufweisen. Da eine mittels ALD hergestellte Schicht proportional zur Zahl der Reaktionszyklen, mit denen die Schicht hergestellt wird, wächst, ist eine exakte Steuerung der Schichtdicke möglich. Mittels des ALD-Verfahrens lassen sich besonders gleichmäßige Schichten, das heißt Schichten besonders gleichmäßiger Dicke herstellen. Ferner erhält man durch das Monolagen-Wachstum mit dem ALD-Verfahren sehr dichte und kristallbaufehlerarme Schichten .
Mit anderen Worten ist zumindest eine Verkapselungsschicht der Verkapselungsschichtenfolge mithilfe eines ALD-Prozesses wie Flash-ALD, photoinduzierte ALD oder eines anderen ALD- Verfahrens abgeschieden. Dabei kann insbesondere auch ein Hochtemperatur-ALD-Verfahren Verwendung finden, bei dem die Verkapselungsschicht bei Temperaturen von 100 °C oder mehr abgeschieden wird.
Eine mittels eines ALD-Verfahrens hergestellte
Verkapselungsschicht ist über elektromikroskopische
Untersuchungen und andere Analysemethoden der
Halbleitertechnik eindeutig von Schichten unterscheidbar, die über alternative Verfahren wie beispielsweise herkömmliche CVD (Chemical Vapor Deposition, chemische
Dampfphasenabscheidung) hergestellt sind. Bei dem Merkmal, wonach die Verkapselungsschicht eine ALD-Schicht ist, handelt es sich daher um ein gegenständliches Merkmal, das am
fertigen optoelektronischen Halbleiterchip nachweisbar ist. Die Verkapselungsschicht, die eine ALD-Schicht ist, ist mit einem elektrisch isolierenden Material gebildet und weist beispielsweise eine Dicke zwischen 0,05 nm und höchstens 500 nm, insbesondere zwischen wenigstens 30 nm und höchstens 50 nm, zum Beispiel eine Dicke von 40 nm auf. Die
Verkapselungsschicht kann dabei eine Vielzahl von
Unterschichten umfassen, die aufeinander angeordnet sind. Die Verkapselungsschicht enthält oder besteht beispielsweise aus einem der folgenden Materialien: AI2O3, S1O2, SiN. Dabei ist es insbesondere auch möglich, dass die Verkapselungsschicht, die eine ALD-Schicht ist, eine Kombination dieser Materialien enthält .
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips umfasst der Halbleiterchip einen
Halbleiterkörper, der einen n-leitenden Bereich, einen zur Erzeugung von elektromagnetischer Strahlung vorgesehenen aktiven Bereich und einen p-leitenden Bereich umfasst. Der Halbleiterchip weist ferner eine erste Spiegelschicht auf, die zur Reflexion der elektromagnetischen Strahlung
vorgesehen ist und eine Verkapselungsschichtenfolge, die mit einem elektrisch isolierenden Material gebildet ist. Dabei ist die erste Spiegelschicht an einer Unterseite des p- leitenden Bereichs angeordnet, der aktive Bereich ist an einer der ersten Spiegelschicht abgewandten Seite des p- leitenden Bereichs angeordnet und der n-leitende Bereich ist an einer dem p-leitenden Bereich abgewandten Seite des aktiven Bereichs angeordnet. Die Verkapselungsschichtenfolge bedeckt den Halbleiterkörper an seiner Außenfläche stellenweise. Die Verkapselungsschichtenfolge erstreckt sich an der Außenfläche des Halbleiterkörpers vom aktiven Bereich entlang dem p-leitenden Bereich bis unterhalb der ersten Spiegelschicht und die Verkapselungsschichtenfolge umfasst zumindest eine Verkapselungsschicht , die eine ALD-Schicht ist oder die aus einer ALD-Schicht besteht.
Einem hier beschriebenen optoelektronischen Halbleiterchip liegen dabei unter anderem die folgenden Überlegungen
zugrunde. Optoelektronische Halbleiterchips, insbesondere Leuchtdiodenchips, müssen für eine lange Haltbarkeit und damit eine lange Lebensdauer zuverlässig gegen die Einwirkung von Feuchtigkeit aus der Umgebung geschützt werden. Die optoelektronischen Halbleiterchips bestehen in der Regel aus verschiedenen Materialien. Insbesondere zur Bildung der ersten Spiegelschicht kommen Materialien wie Silber oder Aluminium zum Einsatz, die eine geringe Widerstandsfähigkeit gegen Feuchtigkeit aufweisen. Eine Möglichkeit zum Schutz der ersten Spiegelschicht würde darin bestehen, die
Spiegelschicht metallisch, also zum Beispiel mit einer
Metallschicht, zu kapseln. Materialien, die dafür in Frage kommen, absorbieren jedoch die im Betrieb erzeugte
elektromagnetische Strahlung zu einem hohen Anteil und führen daher zu einer verringerten Effizienz des optoelektronischen Halbleiterchips.
Beim hier beschriebenen optoelektronischen Halbleiterchip kommt zur Kapselung der ersten Spiegelschicht eine
Verkapselungsschichtenfolge zum Einsatz, die mit einem elektrisch isolierenden Material gebildet ist und die
zumindest eine Verkapselungsschicht umfasst, die mit einem ALD-Verfahren hergestellt ist. Eine solche
Verkapselungsschicht erweist sich als besonders vorteilhaft, da sie zuverlässig gegen Feuchtigkeit schützt und gleichzeitig kaum oder keine absorbierenden Eigenschaften aufweist . Ferner findet die Verkapselungsschicht gemäß einem hier beschriebenen optoelektronischen Halbleiterchip nicht nur zur Kapselung der ersten Spiegelschicht Verwendung, sondern sie bedeckt auch den p-/n-Übergang des Halbleiterkörpers auf der Außenfläche des Halbleiterkörpers. Es hat sich dabei
herausgestellt, dass durch ein solches „Eingraben" des p-/n- Übergangs beziehungsweise des aktiven Bereichs das
Kleinstromverhalten des optoelektronischen Halbleiterchips stark verbessert wird, so dass auch bei sehr geringen
Stromstärken von 1 μΑ elektromagnetische Strahlung mit hoher Effizienz erzeugt werden kann. Die insbesondere nicht
metallische Verkapselungsschichtenfolge führt damit zu einer Steigerung der Helligkeit im Vergleich zu einem
optoelektronischen Halbleiterchip, bei dem die Spiegelschicht metallisch gekapselt ist, zu einem verbesserten
Alterungsverhalten und zu einem verbesserten
Kleinstromverhalten .
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips erstreckt sich die
Verkapselungsschichtenfolge entlang der dem p-leitenden
Bereich abgewandten Unterseite der ersten Spiegelschicht, wobei die Verkapselungsschichtenfolge die erste
Spiegelschicht vollständig überdeckt. Das heißt, in dieser Ausführungsform wird die Verkapselungsschichtenfolge nicht nur bis unterhalb der ersten Spiegelschicht geführt, sondern die Verkapselungsschichtenfolge verläuft weiter unterhalb der Spiegelschicht derart, dass die gesamte erste Spiegelschicht von der Verkapselungsschichtenfolge überdeckt ist. „Überdeckt" heißt dabei nicht, dass sich die
Verkapselungsschichtenfolge in direktem Kontakt mit der ersten Spiegelschicht an deren Unterseite befinden muss. Es ist vielmehr auch möglich, dass zumindest stellenweise ein p- Anschlussmetall zwischen der Verkapselungsschichtenfolge und der ersten Spiegelschicht angeordnet ist. Ferner ist es möglich, dass sich nicht sämtliche Schichten der
Verkapselungsschichtenfolge unterhalb der ersten
Spiegelschicht erstrecken, sondern manche Teilschichten der Verkapselungsschichtenfolge nicht unter die erste
Spiegelschicht geführt werden.
Ferner ist es insbesondere möglich, dass die
Verkapselungsschichtenfolge, oder Teilschichten der
Verkapselungsschichtenfolge, abgesehen von Bereichen, in denen zumindest eine Durchkontaktierung zur Kontaktierung des n-leitenden Bereichs angeordnet ist, den gesamten Querschnitt des optoelektronischen Halbleiterchips bedeckt. Insgesamt ermöglicht eine Verkapselungsschichtenfolge, die sich entlang der dem p-leitenden Bereich abgewandten
Unterseite der ersten Spiegelschicht erstreckt, eine
besonders gute Kapselung der ersten Spiegelschicht. Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips umfasst der Halbleiterchip zumindest eine weitere Verkapselungsschicht , die eine ALD-Schicht ist, wobei die weitere Verkapselungsschicht die Außenfläche des
Halbleiterkörpers zumindest am n-leitenden Bereich des
Halbleiterkörpers vollständig bedeckt. Der Halbleiterkörper kann dabei an seinen nicht bedeckten Bereichen, die ohne die weitere Verkapselungsschicht freiliegen würden, von der weiteren Verkapselungsschicht vollständig bedeckt sein. Dabei kann die weitere Verkapselungsschicht beispielsweise
identisch zur Verkapselungsschicht ausgebildet sein, die Teil der Verkapselungsschichtenfolge ist. Die Verkapselungsschicht und die weitere Verkapselungsschicht können dabei an zumindest einem Kontaktpunkt in direktem Kontakt miteinander stehen. Das heißt, an Stellen, an denen die Verkapselungsschicht der Verkapselungsschichtenfolge freiliegt, also dort, wo sie nicht von weiteren Schichten bedeckt ist, kann sich die Verkapselungsschicht mit der weiteren Verkapselungsschicht in direktem Kontakt befinden. Auf diese Weise bilden sich Kontaktpunkte (im Folgenden auch: Triplepunkte) aus, an denen ALD-Schichten direkt aneinander grenzen. Dadurch ist es beispielsweise möglich, dass der Halbleiterkörper möglichst vollständig von
Verkapselungsschichten, die mit einem ALD-Verfahren
hergestellt sind, umschlossen ist.
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips umfasst der optoelektronische Halbleiterchip zumindest eine Durchkontaktierung, die sich durch den p- leitenden Bereich und den aktiven Bereich bis in den n- leitenden Bereich erstreckt, wobei die Durchkontaktierung ein insbesondere metallisches n-Kontaktmaterial umfasst, über das der n-leitende Bereich elektrisch kontaktierbar ist und der Halbleiterkörper abgesehen von der zumindest einen
Durchkontaktierung vollständig von den
Verkapselungsschichten, die ALD-Schichten sind, umschlossen ist. Die zumindest eine Durchkontaktierung kann dabei die Verkapselungsschichtenfolge beziehungsweise Teilschichten der Verkapselungsschichtenfolge, die erste Spiegelschicht, den p- leitenden Bereich des Halbleiterkörpers und den aktiven
Bereich durchdringen. Dabei ist es möglich, dass der optoelektronische Halbleiterchip eine Vielzahl gleichartiger Durchkontaktierungen umfasst.
Die Durchkontaktierung umfasst beispielsweise eine Ausnehmung im Halbleiterkörper, die mit dem n-Kontaktmaterial ,
beispielsweise einem Metall, gefüllt ist. Das n- Kontaktmaterial steht dann mit dem n-leitenden Bereich in direktem Kontakt und vermittelt eine elektrisch leitende Verbindung beispielsweise zu einer Anschlussstelle des optoelektronischen Halbleiterchips, die von außerhalb des Halbleiterchips kontaktierbar ist.
Dabei ist es möglich, dass die Verkapselungsschichtenfolge, oder Teilschichten der Verkapselungsschichtenfolge,
stellenweise direkt an das n-Kontaktmaterial grenzen. Die Verkapselungsschichtenfolge kann dazu beispielsweise
innerhalb der Durchkontaktierung ebenfalls ausgebildet sein. Das heißt, die Verkapselungsschichtenfolge dient auch dazu, das n-Kontaktmaterial beispielsweise von der ersten
Spiegelschicht, dem p-leitenden Bereich des Halbleiterkörpers und dem aktiven Bereich elektrisch zu isolieren.
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips umfasst der optoelektronische Halbleiterchip eine zweite Spiegelschicht, die an der dem n-leitenden
Bereich abgewandten Unterseite des n-Kontaktmaterials
angeordnet ist, wobei die Verkapselungsschichtenfolge
stellenweise zwischen der ersten Spiegelschicht und der zweiten Spiegelschicht angeordnet ist. Die zweite
Spiegelschicht kann mit dem gleichen Material wie die erste
Spiegelschicht gebildet sein. Die zweite Spiegelschicht dient dazu, ansonsten lichtabsorbierende Bereiche des
optoelektronischen Halbleiterchips reflektiver zu gestalten und damit die Effizienz des optoelektronischen
Halbleiterchips weiter zu erhöhen. Die zweite Spiegelschicht ist unterhalb des n-Kontaktmaterials angeordnet und
reflektiert elektromagnetische Strahlung, die im Bereich der Durchkontaktierung auftrifft. Die zweite Spiegelschicht kann elektrisch leitend an das n-Kontaktmaterial angeschlossen sein und sich insbesondere in direktem Kontakt mit dem n- Kontaktmaterial befinden. Das heißt, die zweite
Spiegelschicht ist beispielsweise mit dem n-leitenden Bereich des Halbleiterkörpers elektrisch leitend verbunden.
Die Verkapselungsschichtenfolge oder Teilschichten der
Verkapselungsschichtenfolge können sich zumindest mittelbar zwischen der ersten Spiegelschicht und der zweiten
Spiegelschicht befinden. Auf diese Weise kann die
Verkapselungsschichtenfolge oder können Teile der
Verkapselungsschichtenfolge eine elektrische Isolierung zwischen der ersten Spiegelschicht und der zweiten
Spiegelschicht darstellen. Wenn die zweite Spiegelschicht beispielsweise mit dem n-leitenden Bereich des
Halbleiterkörpers elektrisch leitend verbunden ist, so ist die erste Spiegelschicht mit dem p-leitenden Bereich des Halbleiterkörpers elektrisch leitend verbunden. Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips überragt die zweite Spiegelschicht die
Außenfläche des Halbleiterkörpers in einer lateralen
Richtung. Die Verkapselungsschichtenfolge kann dabei
zumindest stellenweise an der dem Halbleiterkörper
zugewandten Seite der zweiten Spiegelschicht verlaufen. Die zweite Spiegelschicht ist zur Reflexion von dem
Halbleiterkörper im Betrieb erzeugter elektromagnetischer Strahlung vorgesehen. Die zweite Spiegelschicht kann mit den gleichen Materialien wie die erste Spiegelschicht gebildet sein .
Die zweite Spiegelschicht überragt den Halbleiterkörper in einer lateralen Richtung, die parallel zur
Haupterstreckungsebene des Halbleiterkörpers verläuft. Die zweite Spiegelschicht steht also seitlich über den
Halbleiterkörper über. Auf diese Weise kann die zweite
Spiegelschicht auch elektromagnetische Strahlung, die aus den Seitenflächen des Halbleiterkörpers austritt und anschließend in Richtung der zweiten Spiegelschicht verläuft,
reflektieren. Der Bereich der zweiten Spiegelschicht, der die Außenfläche des Halbleiterkörpers in einer lateralen Richtung überragt, muss dabei nicht mit dem Bereich der zweiten
Spiegelschicht verbunden sein, der an der dem n-leitenden Bereich abgewandten Unterseite des n-Kontaktmaterials angeordnet ist. Die beiden Bereiche der zweiten
Spiegelschicht können aber beispielsweise im gleichen
Herstellungsschritt, beispielsweise unter Verwendung einer Maskentechnik, aufgetragen werden.
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips erstreckt sich die zweite Spiegelschicht zumindest stellenweise unterhalb eines Kontaktbereichs des optoelektronischen Halbleiterchips, wobei die zweite
Spiegelschicht vom Kontaktbereich elektrisch isoliert ist und der Kontaktbereich zum p-seitigen Anschluss des
Halbleiterchips von außerhalb des Halbleiterchips vorgesehen ist. Beispielsweise handelt es sich bei dem Kontaktbereich um einen Kontaktbereich, der zur Drahtkontaktierung (auch Wire
Bonding) geeignet ist. An diesem Kontaktbereich kann dann ein Kontaktdraht angebracht werden, über den der
optoelektronische Halbleiterchip p-seitig elektrisch kontaktierbar ist. Die zweite Spiegelschicht kann sich unterhalb des Kontaktbereichs erstrecken, so dass eine
Reflexion auch in diesem Bereich des Halbleiterkörpers erhöht ist. Eine elektrische Isolation zwischen dem Kontaktbereich und der zweiten Spiegelschicht kann durch die
Verkapselungsschichtenfolge oder einen Teil der
Verkapselungsschichtenfolge erfolgen .
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips sind der p-leitende Bereich und die erste
Spiegelschicht an ihren Seitenflächen stellenweise von einer metallischen Verkapselungsschicht überdeckt, wobei sich die Verkapselungsschichtenfolge zwischen der metallischen
Verkapselungsschicht und den Seitenflächen erstreckt. Das heißt, der p-leitende Bereich des Halbleiterkörpers ragt stellenweise in die Verkapselungsschicht hinein, die
beispielsweise zu einem den Halbleiterkörper abgewandten Träger des optoelektronischen Halbleiterchips hin als
Planarisierungsschicht wirkt. Die metallische
Verkapselungsschicht kann also beispielsweise eine
Topographie an der dem Träger zugewandten Seite des
Halbleiterkörpers überformen und diese planarisieren. Bei der metallischen Verkapselungsschicht handelt es sich
beispielsweise um eine Verkapselungsschicht, die eine
Diffusion von Material aus den Spiegelschichten unterbindet. Die metallische Verkapselungsschicht kann dazu aus oder mit Metallen wie Platin, Gold, Wolfram und Titan gebildet sein. Das heißt, die metallische Verkapselungsschicht umfasst dann zumindest eines dieser Metalle oder ist durch eine
Kombination dieser Metalle gebildet.
Es wird weiter ein Verfahren zur Herstellung eines
optoelektronischen Halbleiterchips angegeben. Mit dem Verfahren kann beispielsweise ein hier beschriebener
optoelektronischer Halbleiterchip hergestellt werden. Das heißt, sämtliche für den Halbleiterchip beschriebenen
Merkmale sind auch für das Verfahren offenbart und umgekehrt.
Gemäß dem Verfahren wird zunächst ein Aufwachssubstrat bereitgestellt. Bei dem Aufwachssubstrat kann es sich
beispielsweise um einen Saphir-Wafer oder um einen Silizium- Wafer handeln. Anschließend wird der Halbleiterkörper auf das Aufwachssubstrat aufgebracht, wobei der n-leitende Bereich dem Aufwachssubstrat zugewandt ist und der p-leitende Bereich dem Aufwachssubstrat abgewandt ist. Das Aufbringen des
Halbleiterkörpers erfolgt vorzugsweise epitaktisch. In einem nächsten Verfahrensschritt wird der p-leitende
Bereich stellenweise entfernt und dabei wird der n-leitende Bereich unterhalb des p-leitenden Bereichs stellenweise freigelegt . Im nächsten Verfahrensschritt wird die
Verkapselungsschichtenfolge oder es werden Teilschichten der Verkapselungsschichtenfolge auf freiliegende Außenflächen des p-leitenden Bereichs und freiliegende Außenflächen des n- leitenden Bereichs aufgebracht. Dies kann ganzflächig an der dem Aufwachssubstrat abgewandten Oberseite des
Halbleiterkörpers erfolgen.
Im nächsten Verfahrensschritt wird die
Verkapselungsschichtenfolge stellenweise an der dem n- leitenden Bereich abgewandten Unterseite des p-leitenden Bereichs entfernt und dabei wird der p-leitende Bereich stellenweise freigelegt. Schließlich erfolgt ein Anordnen der ersten Spiegelschicht auf den freigelegten Stellen des p-leitenden Bereichs, beispielsweise durch Aufdampfen durch eine Maske hindurch. Bei dem Verfahren erfolgt das Aufbringen der
Verkapselungsschichtenfolge also zeitlich vor dem Anordnen der ersten Spiegelschicht. Das heißt, die
Verkapselungsschichtenfolge schützt schon während des
Herstellungsverfahrens den p-/n-Übergang des
Halbleiterkörpers, also insbesondere die freiliegenden
Außenflächen des aktiven Bereichs. Eine Reinigung des p-/n- Übergangs an den Mesaflanken des Halbleiterkörpers kann daher entfallen. Ferner wird der aktive Bereich, also der p-/n- Übergang, nicht durch Rückstände des Herstellungsverfahrens verschmutzt oder beschädigt. Es hat sich dabei gezeigt, dass das frühe Aufbringen einer Verkapselungsschichtenfolge, die im Halbleiterchip verbleibt und den p-/n-Übergang während des gesamten Herstellungsverfahrens schützen kann, zu einem optoelektronischen Halbleiterchip führt, der ein besonders gutes Kleinstromverhalten aufweist. Für einen solchen
Halbleiterchip ist auch bei besonders kleinen Stromstärken von 1 μΑ Licht mit relativ hoher Intensität erzeugbar. Der optoelektronische Halbleiterchip eignet sich damit besonders gut für Anwendungen, bei denen ein Dimmen des vom
Halbleiterchip erzeugten Lichts erfolgen soll.
Im Folgenden werden hier beschriebene optoelektronische
Halbleiterchips sowie Verfahren zur Herstellung der
optoelektronischen Halbleiterchips in Verbindung mit
Ausführungsbeispielen und den dazugehörigen Figuren näher erläutert . Die Figuren 1A bis IQ zeigen Verfahrensschritte für ein Ausführungsbeispiel eines hier beschriebenen
Verfahrens zur Erzeugung eines optoelektronischen Halbleiterchips .
Die Figuren IQ, 2, 3 und 4 zeigen schematische
Schnittdarstellungen zu Ausführungsbeispielen von hier beschriebenen optoelektronischen
Halbleiterchips .
Gleiche, gleichartige oder gleich wirkende Elemente sind in den Figuren mit den gleichen Bezugszeichen versehen. Die Figuren und die Größenverhältnisse der in den Figuren dargestellten Elemente untereinander sind nicht als
maßstäblich zu betrachten. Vielmehr können einzelne Elemente zur besseren Darstellbarkeit und/oder für eine bessere
Verständlichkeit übertrieben groß dargestellt sein.
In Verbindung mit den schematischen Schnittdarstellungen der Figuren 1A bis IQ ist ein Ausführungsbeispiel eines hier beschriebenen Verfahrens zur Herstellung eines
optoelektronischen Halbleiterchips näher erläutert.
Die Figur 1A zeigt, wie zunächst ein Aufwachssubstrat 1, beispielsweise aus Saphir bereitgestellt wird, auf das der Halbleiterkörper 10 insbesondere epitaktisch abgeschieden wird. Der Halbleiterkörper 10 umfasst den n-leitenden Bereich 2, den p-leitenden Bereich 3 und dazwischen den aktiven Bereich 4. Das Aufwachssubstrat 1 wird dabei beispielsweise als Wafer bereitgestellt, wobei die gestrichelten Linien A, A' das Chipraster des herzustellenden optoelektronischen Halbleiterchips vorgeben. Entlang der gestrichelten Linie B wird während des Herstellungsverfahrens eine Durchkontaktierung erzeugt. Die gestrichelten Linien C, C geben die Position eines Kontaktbereichs wieder, in dem während des Herstellungsverfahrens beispielsweise ein Bondpad zur Kontaktierung des optoelektronischen Halbleiterchips ausgebildet wird.
Der Halbleiterkörper 10 basiert vorliegend beispielsweise auf einem Nitrid-Verbindungshalbleitermaterial . Im nachfolgenden Verfahrensschritt, Figur 1B, erfolgt eine Strukturierung des p-leitenden Bereichs 3, des aktiven
Bereichs 4 und des n-leitenden Bereichs 2 beispielsweise durch Ätzung der epitaktisch abgeschiedenen Schichten des Halbleiterkörpers 10 zur Bildung einer Außenfläche des
Halbleiterkörpers 10 sowie einer Durchkontaktierung. Dabei wird der n-leitende Bereich des Halbleiterkörpers
stellenweise freigelegt.
Im nachfolgenden Verfahrensschritt IC erfolgt eine
ganzflächige Beschichtung der dem Aufwachssubstrat 1
abgewandten Außenfläche des Halbleiterkörpers 10 mit einer ersten Verkapselungsschicht 11, bei der es sich um eine elektrisch isolierende Schicht handelt, zum Beispiel um eine Schicht, die mittels eines CVD-Verfahrens hergestellt ist. Die erste Verkapselungsschicht 11 kann dabei als
Verkapselungsschichtenfolge ausgebildet sein und umfasst beispielsweise Unterschichten, die mit S1O2 und SiN gebildet sind. Die Unterschichten sind dabei in einer vertikalen
Richtung, senkrecht zur lateralen Richtung übereinander angeordnet. Die laterale Richtung liegt dabei parallel zur Ebene der Haupterstreckungsrichtung beispielsweise des
Aufwachssubstrats 1. Beispielsweise weisen die mit S1O2 gebildeten Unterschichten eine Dicke zwischen 130 nm und 170 nm, insbesondere von
150 nm auf. Die mit SiN gebildeten Unterschichten können eine Dicke zwischen 10 nm und 14 nm, insbesondere von 12 nm aufweisen. Insbesondere sind auf diese Weise
Verkapselungsschichten gebildet, die auch gegen Materialien, die bei der Herstellung der ALD-Schichten, das heißt der ersten Verkapselungsschicht und der vierten
Verkapselungsschicht, zum Einsatz kommen, besonders
undurchlässig ausgeführt sind.
Die erste Verkapselungsschicht 11 bedeckt dabei die
freiliegenden Seitenflächen des p-leitenden Bereichs 3 sowie des aktiven Bereichs 4 vollständig, so dass insbesondere der p-/n-Übergang des Halbleiterkörpers durch die erste
Verkapselungsschicht 11 geschützt wird.
In einem nächsten Verfahrensschritt, Figur 1D, wird auf die dem Aufwachssubstrat 1 abgewandte Oberseite der ersten
Verkapselungsschicht 11 eine zweite Verkapselungsschicht 12 aufgebracht. Bei der zweiten Verkapselungsschicht 12 handelt es sich um eine ALD-Schicht.
Die zweite Verkapselungsschicht 12, bei der es sich um eine ALD-Schicht handelt, wird dann mittels eines ALD-Verfahrens erzeugt, wobei die zweite Verkapselungsschicht 12 zumindest stellenweise zum Beispiel unter der Verwendung von Ozon als Precursor abgeschieden wird. Dabei ist es möglich, dass die gesamte zweite Verkapselungsschicht 12 unter der Verwendung von Ozon als Precursor abgeschieden wird. Ferner ist es möglich, dass die zweite Verkapselungsschicht 12 wenigstens zwei Unterschichten aufweist, die beispielsweise
aufeinandergestapelt angeordnet sind, wobei zumindest eine der Unterschichten mittels eines ALD-Verfahrens erzeugt wird, bei dem Ozon als Precursor Verwendung findet.
Es hat sich dabei herausgestellt, dass eine ALD-Schicht, bei der Ozon als Precursor verwendet wird, eine besonders hohe Dichtigkeit gegenüber Feuchtigkeit aufweist. Bei der Schicht oder Unterschicht, die mit Ozon als Precursor abgeschieden wird, handelt es sich beispielsweise um eine Al203-Schicht oder eine Si02_Schicht .
Ferner ist es möglich, dass die zweite Verkapselungsschicht 12 eine Unterschicht umfasst oder aus einer Unterschicht besteht, die unter Verwendung eines Precursors abgeschieden wird, der frei von Ozon ist. Beispielsweise kann in diesem Fall Wasser oder Sauerstoff als Precursor-Material Verwendung finden .
Die zweite Verkapselungsschicht 12 weist ferner eine weitere Unterschicht auf, die unter Verwendung eines Precursors abgeschieden wird, der Ozon umfasst, wobei die zweite
Unterschicht direkt auf die Unterschicht abgeschieden wird. Die erste Unterschicht kann dabei beispielsweise eine Dicke zwischen 5 und 10 nm aufweisen. Die zweite Unterschicht kann dann beispielsweise eine Dicke zwischen 25 und 45 nm
aufweisen.
Auch die zweite Verkapselungsschicht 12 bedeckt zumindest mittelbar die Außenflächen des p-leitenden Bereichs 3 sowie des aktiven Bereichs 4 des Halbleiterkörpers. Die erste
Verkapselungsschicht und die zweite Verkapselungsschicht bilden gemeinsam die Verkapselungsschichtenfolge 20, die sich an der Außenfläche des Halbleiterkörpers 10 vom aktiven
Bereich 4 entlang dem p-leitenden Bereich 3 erstreckt. Im nächsten Verfahrensschritt, Figur IE, wird unter
Verwendung einer Fototechnik sowie einer Abhebetechnik die Verkapselungsschichtenfolge 20 geöffnet und die erste
Spiegelschicht 21, die beispielsweise mit Silber gebildet ist, mit abgeschieden. Die Verkapselungsschichtenfolge 20 erstreckt sich auf diese Weise bis unterhalb der ersten
Spiegelschicht 21. Im nachfolgenden Verfahrensschritt, Figur 1F, wird unter Verwendung einer weiteren Phototechnik eine p- Anschlussschicht 31 auf die erste Spiegelschicht 21
abgeschieden, die sich bis in den Bereich C, C des
optoelektronischen Halbleiterchips erstreckt, in dem später ein Kontaktbereich 43 zur Kontaktierung des p-leitenden
Bereichs 3 des optoelektronischen Halbleiterchips ausgebildet wird .
Ferner ist es möglich, dass in einem nächsten, nicht
gezeigten Verfahrensschritt, die Verkapselungsschichtenfolge 20 über der ersten Spiegelschicht 21 und der p- Anschlussschicht 31 wieder geschlossen wird. Dazu können wie oben beschrieben erste und zweite Verkapselungsschichten 11, 12 zum Einsatz kommen.
Im nächsten Verfahrensschritt, Figur IG, erfolgt das
Aufbringen einer dritten Verkapselungsschicht 13, die
beispielsweise identisch zur ersten Verkapselungsschicht 11 ausgebildet sein kann. Die dritte Verkapselungsschicht 13 erstreckt sich dabei über die gesamte dem Aufwachssubstrat 1 abgewandte Oberseite des Halbleiterkörpers 10 und bedeckt auf diese Weise auch die p-Anschlussschicht 31. Im folgenden Verfahrensschritt, Figur 1H, wird eine
Durchkontaktierung 40 im Bereich B durch Öffnen der
Verkapselungsschichten 11, 12, 13 erzeugt. In der
Durchkontaktierung 40 liegt der n-leitende Bereich 2 frei. Dazu kann eine Phototechnik Verwendung finden, die im
Folgenden auch beim Einbringen des n-Kontaktmaterials 41 in die Durchkontaktierung 40 verwendet werden kann.
Im nächsten Verfahrensschritt, Figur 1J, wird die zweite Spiegelschicht 22, die beispielsweise identisch zur ersten Spiegelschicht 21 ausgebildet sein kann, ausgebildet. Die zweite Spiegelschicht wird dabei an der dem n-leitenden
Bereich 2 abgewandten Unterseite des n-Kontaktmaterials 41 angeordnet, wobei die Verkapselungsschichtenfolge 20
stellenweise zwischen der ersten Spiegelschicht 21 und der zweiten Spiegelschicht 22 angeordnet ist. Ferner überragen die seitlichen Bereiche der zweiten Spiegelschicht 22 die Außenfläche des Halbleiterkörpers 10, insbesondere des p- leitenden Bereichs 3, in lateralen Richtungen.
Im nächsten Verfahrensschritt, Figur 1K, wird zunächst die metallische Verkapselungsschicht 42 aufgebracht, die die dem Aufwachssubstrat 1 abgewandte Topographie überformt und als Planarisierungsschicht wirkt. Die metallische
Verkapselungsschicht 42 enthält beispielsweise eine Pt/Au/Ti- Schichtenfolge und dient als Diffusionssperre für Material aus der zweiten Spiegelschicht 22. Die metallische
Verkapselungsschicht 42 kann als Saatschicht für ein
nachfolgendes galvanisches Aufbringen eines Trägers 50
Verwendung finden. Der Träger 50 kann in diesem Fall
beispielsweise aus Kupfer gebildet sein. Ferner ist es möglich, dass der Träger 50 aus Silizium oder Germanium oder einem anderen Halbleitermaterial gebildet ist. An der dem Aufwachssubstrat 1 abgewandten Seite des Trägers 50 kann die Rückseitenmetallisierung 51 angeordnet sein, die eine
Lötbarkeit des späteren optoelektronischen Halbleiterchips ermöglicht .
Im nächsten Verfahrensschritt, Figur IL, wird das
Aufwachssubstrat 1 abgelöst und die dem Aufwachssubstrat ursprünglich zugewandte Oberseite des n-leitenden Bereichs 2 wird aufgeraut. Das Ablösen des Aufwachssubstrats 1 kann dabei beispielsweise über ein Laserabhebeverfahren erfolgen, die Aufrauung erfolgt beispielsweise durch lithographisches Ätzen mit KOH.
Im nachfolgenden Verfahrensschritt, Figur IM, wird eine
Hartmaske, zum Beispiel aus Siliziumdioxid, mittels einer
Phototechnik auf den n-leitenden Bereich 2 aufgebracht und es erfolgt eine Mesa-Ätzung, die beispielsweise auf der ersten Verkapselungsschicht 11 stoppt. Im nächsten Verfahrensschritt, Figur IN, erfolgt eine
trockenchemische Ätzung der Maskenschicht 60 und der ersten Verkapselungsschicht 11, wobei die Dicke der Maskenschicht 60 und der ersten Verkapselungsschicht 11 gekoppelt sind, derart, dass eine Restdicke der ersten Verkapselungsschicht 11 verbleibt oder ein Ätzstopp auf der zweiten
Verkapselungsschicht 12 beispielsweise durch
Endpunktdetektion auf der A^C^-Unterschicht der zweiten Verkapselungsschicht 12 erfolgt. Aufgrund der Tatsache, dass der aktive Bereich 4 von der
Verkapselungsschichtenfolge 20 dabei bedeckt bleibt, entfällt eine Reinigung des aktiven Bereichs 4 und damit des p-/n- Übergangs des Halbleiterkörpers 10. Im nächsten Verfahrensschritt, Figur 10, erfolgt das
Aufbringen einer vierten Verkapselungsschicht 14, bei der es sich um eine ALD-Schicht handelt, die beispielsweise
identisch zur zweiten Verkapselungsschicht 12 ausgebildet sein kann. Dabei bilden sich Kontaktpunkte 16 zwischen der zweiten und der vierten Verkapselungsschicht aus, in denen diese beiden Verkapselungsschichten in direktem Kontakt zueinander stehen.
Auf diese Weise ist es möglich, dass ein großer Bereich des Halbleiterkörpers 10 mit Verkapselungsschichten 12, 14, die ALD-Schichten sind, umschlossen wird. Nachfolgend erfolgt das Aufbringen einer fünften
Verkapselungsschicht 15, bei der es sich beispielsweise um eine Silizium-Dioxid-Schicht handelt. Diese stellt eine
Abschlusspassivierung des Halbleiterkörpers dar. Im Verfahrensschritt der Figur 1P wird die p-Anschlussschicht 31 freigelegt und im Verfahrensschritt der Figur IQ wird auf die p-Anschlussschicht 31 der Kontaktbereich 43 abgeschieden, der beispielsweise mit einem drahtkontaktierbaren Material gebildet ist.
Im Unterschied zum Ausführungsbeispiel der Figur IQ zeigt die Figur 2 einen optoelektronischen Halbleiterchip, bei dem die zweite Spiegelschicht 21 nicht unterhalb des Kontaktbereichs 43 gezogen ist, sondern dort eine Aussparung aufweist. In diesem Fall ist es auch möglich, dass die metallische
Verkapselungsschicht 42 dünner ausgebildet wird als im
Ausführungsbeispiel der Figur IQ. Beim Ausführungsbeispiel der Figur 3 erstreckt sich die
Verkapselungsschichtenfolge 20 entlang der dem p-leitenden Bereich 3 abgewandten Unterseite der ersten Spiegelschicht 21, wobei die Verkapselungsschichtenfolge 20 die erste
Spiegelschicht 21 vollständig überdeckt, ohne mit dieser in direktem Kontakt zu stehen.
Der Halbleiterkörper 10 ist in diesem Ausführungsbeispiel abgesehen von der zumindest einen Durchkontaktierung 40 vollständig von der zweiten und von der vierten
Verkapselungsschicht umschlossen, bei der es sich um ALD- Schichten handelt.
Das Ausführungsbeispiel der Figur 4 stellt eine Kombination der Ausführungsbeispiele der Figuren 2 und 3 dar, bei dem die zweite Spiegelschicht 22 nicht unterhalb des Kontaktbereichs 43 geführt ist und der Halbleiterkörper 10 bis auf die
Bereiche der Durchkontaktierung 40 vollständig durch die ALD- Schichten 12, 14 verkapselt ist.
Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 102013103079.3, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird. Die Erfindung ist nicht durch die Beschreibung anhand der
Ausführungsbeispiele auf diese beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den
Patentansprüchen oder Ausführungsbeispielen angegeben ist. Bezugs zeichenliste
1 AufwachsSubstrat
2 n-leitender Bereich des Halbleiterkörpers
3 p-leitender Bereich des Halbleiterkörpers
4 aktiver Bereich
10 Halbleiterkörper
11 erste Verkapselungsschicht (Dual-Layer 1)
12 zweite Verkapselungsschicht (ALD-Schicht )
13 dritte Verkapselungsschicht (Dual-Layer 2)
14 vierte Verkapselungsschicht (ALD-Schicht)
15 fünfte Verkapselungsschicht (Si02)
16 Kontaktpunkt zwischen zweiter und vierter Verkapselungsschicht
17 sechste Verkapselungsschicht
20 Verkapselungsschichtenfolge
21 erste Spiegelschicht
22 zweite Spiegelschicht
31 p-Anschlussschicht
40 Durchkontaktierung
41 n-Kontaktmaterial
42 metallische Verkapselungsschicht
43 Kontaktbereich
50 Trägerkörper
51 Rückseitenmetallisierung
60 Maskenschicht

Claims

Patentansprüche
1. Optoelektronischer Halbleiterchip mit
- einem Halbleiterkörper (10), der einen n-leitenden Bereich (2), einen zur Erzeugung von elektromagnetischer Strahlung vorgesehenen aktiven Bereich (4) und einen p-leitenden
Bereich (3) umfasst,
- einer ersten Spiegelschicht (21), die zur Reflexion der elektromagnetischen Strahlung vorgesehen ist, und
- einer Verkapselungsschichtenfolge (20), die mit einem elektrisch isolierenden Material gebildet ist, wobei
- die erste Spiegelschicht (21) an einer Unterseite des p- leitenden Bereichs (3) angeordnet ist,
- der aktive Bereich (4) an einer der ersten Spiegelschicht (21) abgewandten Seite des p-leitenden Bereichs (3)
angeordnet ist,
- der n-leitende Bereich (2) an einer dem p-leitenden Bereich
(3) abgewandten Seite des aktiven Bereichs (4) angeordnet ist,
- die Verkapselungsschichtenfolge (20) den Halbleiterkörper (10) an seiner Außenfläche stellenweise bedeckt,
- sich die Verkapselungsschichtenfolge (20) an der
Außenfläche des Halbleiterkörpers (10) vom aktiven Bereich
(4) entlang dem p-leitenden Bereich (3) bis unterhalb der ersten Spiegelschicht (21) erstreckt und
- wobei die Verkapselungsschichtenfolge (20) zumindest eine Verkapselungsschicht (12) umfasst, die eine ALD-Schicht ist oder aus einer ALD-Schicht besteht.
2. Optoelektronischer Halbleiterchip nach dem vorherigen Anspruch,
bei dem sich die Verkapselungsschichtenfolge (20) entlang der dem p-leitenden Bereich (3) abgewandten Unterseite der ersten Spiegelschicht (21) erstreckt, wobei die
Verkapselungsschichtenfolge (20) die erste Spiegelschicht (21) zumindest stellenweise überdeckt.
3. Optoelektronischer Halbleiterchip nach dem vorherigen Anspruch,
bei dem sich die Verkapselungsschichtenfolge (20) entlang der dem p-leitenden Bereich (3) abgewandten Unterseite der ersten Spiegelschicht (21) erstreckt, wobei die
Verkapselungsschichtenfolge (20) die erste Spiegelschicht (21) vollständig überdeckt.
4. Optoelektronischer Halbleiterchip nach einem der
vorherigen Ansprüche
mit zumindest einer weiteren Verkapselungsschicht (14), die eine ALD-Schicht ist, wobei die weitere Verkapselungsschicht (14) die Außenfläche des Halbleiterkörpers (10) zumindest am n-leitenden Bereich (2) vollständig bedeckt.
5. Optoelektronischer Halbleiterchip nach einem der
vorherigen Ansprüche
mit zumindest einer Durchkontaktierung (40), die sich durch den p-leitenden Bereich (3) und den aktiven Bereich (4) bis in den n-leitenden Bereich (2) erstreckt, wobei
- die Durchkontaktierung (40) ein n-Kontaktmaterial (41) umfasst, über das der n-leitende Bereich (2) elektrisch kontaktierbar ist, und
- der Halbleiterkörper (10) abgesehen von der zumindest einen Durchkontaktierung (40) vollständig von den
Verkapselungsschichten (12, 14) umschlossen ist, die ALD- Schichten sind.
6. Optoelektronischer Halbleiterchip nach dem vorherigen Anspruch,
bei dem die Verkapselungsschichtenfolge (20) stellenweise direkt an das n-Kontaktmaterial (41) grenzt.
7. Optoelektronischer Halbleiterchip nach zumindest einem der vorherigen Ansprüche,
bei dem die Verkapselungsschicht (12) und die weitere
Verkapselungsschicht (14) an zumindest einem Kontaktpunkt (16) in direktem Kontakt miteinander stehen.
8. Optoelektronischer Halbleiterchip nach einem der vorherigen Ansprüche
mit einer zweiten Spiegelschicht (22), die an der dem n- leitenden Bereich (2) abgewandten Unterseite des n- Kontaktmaterials (41) angeordnet ist, wobei die
Verkapselungsschichtenfolge (20) stellenweise zwischen der ersten Spiegelschicht (21) und der zweiten Spiegelschicht (22) angeordnet ist.
9. Optoelektronischer Halbleiterchip nach dem vorherigen Anspruch,
bei dem die zweite Spiegelschicht (22) die Außenfläche des Halbleiterkörpers (10) in einer lateralen Richtung überragt.
10. Optoelektronischer Halbleiterchip nach einem der beiden vorherigen Ansprüche,
bei dem sich die zweite Spiegelschicht (22) zumindest stellenweise unterhalb eines Kontaktbereichs (43) erstreckt, wobei die zweite Spiegelschicht (22) vom Kontaktbereich (43) elektrisch isoliert ist und der Kontaktbereich (43) zum p- seitigen Anschluss des Halbleiterchips von außerhalb des Halbleiterchips vorgesehen ist.
11. Optoelektronischer Halbleiterchip nach einem der
vorherigen Ansprüche,
bei dem der p-leitende Bereich (3) und die erste
Spiegelschicht (21) an ihren Seitenflächen stellenweise von einer metallischen Verkapselungsschicht (42) überdeckt sind, wobei sich die Verkapselungsschichtenfolge (20) zwischen der metallischen Verkapselungsschicht (42) und den Seitenflächen erstreckt .
12. Verfahren zur Herstellung eines optoelektronischen
Halbleiterchips nach einem der vorherigen Ansprüche mit den folgenden Schritten:
- Bereitstellen eines Aufwachssubstrats (1),
- Aufbringen des Halbleiterkörpers (10) auf das
Aufwachssubstrat (1), wobei der n-leitende Bereich (2) dem Aufwachssubstrat (1) zugewandt ist und der p-leitende Bereich (3) dem Aufwachssubstrat (1) abgewandt ist,
- stellenweises Entfernen des p-leitenden Bereichs (3) und des aktiven Bereichs (4) und dabei stellenweises Freilegen des n-leitenden Bereichs (2),
- Aufbringen der Verkapselungsschichtenfolge (20) auf freiliegenden Außenflächen des p-leitenden Bereichs (3) , des aktiven Bereichs (4) und des n-leitenden Bereichs (2),
- stellenweises Entfernen der Verkapselungsschichtenfolge (20) an der dem n-leitenden Bereich (2) abgewandten
Unterseite des p-leitenden Bereichs (3) und dabei
stellenweises Freilegen des p-leitenden Bereichs (3) ,
- Anordnen der ersten Spiegelschicht (21) auf den
freigelegten Stellen des p-leitenden Bereichs (3) , wobei das Aufbringen der Verkapselungsschichtenfolge (20) zeitlich vor dem Anordnen der ersten Spiegelschicht (21) erfolgt.
PCT/EP2014/055110 2013-03-26 2014-03-14 Optoelektronischer halbleiterchip mit einer ald-schicht verkapselt und entsprechendes verfahren zur herstellung Ceased WO2014154503A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE112014001679.9T DE112014001679B4 (de) 2013-03-26 2014-03-14 Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
US14/769,125 US20160005930A1 (en) 2013-03-26 2014-03-14 Optoelectronic semiconductor chip encapsulated with an ald layer and corresponding method of production
CN201480018317.6A CN105308762B (zh) 2013-03-26 2014-03-14 利用ald层封装的光电子半导体芯片和相应的制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102013103079.3A DE102013103079A1 (de) 2013-03-26 2013-03-26 Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102013103079.3 2013-03-26

Publications (1)

Publication Number Publication Date
WO2014154503A1 true WO2014154503A1 (de) 2014-10-02

Family

ID=50277245

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2014/055110 Ceased WO2014154503A1 (de) 2013-03-26 2014-03-14 Optoelektronischer halbleiterchip mit einer ald-schicht verkapselt und entsprechendes verfahren zur herstellung

Country Status (4)

Country Link
US (1) US20160005930A1 (de)
CN (1) CN105308762B (de)
DE (2) DE102013103079A1 (de)
WO (1) WO2014154503A1 (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013107531A1 (de) 2013-07-16 2015-01-22 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
JP2016146389A (ja) * 2015-02-06 2016-08-12 株式会社東芝 半導体発光素子及びその製造方法
DE102015111721B4 (de) * 2015-07-20 2026-07-23 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung einer Vielzahl von Halbleiterchips
DE102015112538B4 (de) 2015-07-30 2023-08-03 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Bauelement und ein Verfahren zur Herstellung eines optoelektronischen Bauelements
KR102353570B1 (ko) * 2015-08-24 2022-01-20 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 및 이를 구비한 발광 소자 패키지
DE102015118041B4 (de) * 2015-10-22 2026-01-22 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Leuchtdiodenchip
DE102015120323A1 (de) * 2015-11-24 2017-05-24 Osram Opto Semiconductors Gmbh Leuchtdiodenchip mit einer reflektierenden Schichtenfolge
JP6826761B2 (ja) * 2018-08-31 2021-02-10 日亜化学工業株式会社 半導体装置の製造方法
CN110731016B (zh) * 2018-11-13 2024-02-09 泉州三安半导体科技有限公司 发光二极管

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10049257A1 (de) * 1999-10-06 2001-04-26 Samsung Electronics Co Ltd Verfahren zur Dünnfilmerzeugung mittels atomarer Schichtdeposition
WO2009061704A2 (en) * 2007-11-06 2009-05-14 Hcf Partners, L.P. Atomic layer deposition encapsulation
US20110291141A1 (en) * 2010-05-28 2011-12-01 Kazuaki Sorimachi Semiconductor light-emitting element
EP2405491A2 (de) * 2010-07-08 2012-01-11 Samsung LED Co., Ltd. Lichtemittierendes Halbleiterbauelement und Herstellungsverfahren dafür
DE102010045784A1 (de) * 2010-09-17 2012-03-22 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
DE102011011140A1 (de) * 2011-02-14 2012-08-16 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung von optoelektronischen Halbleiterchips
DE102011016302A1 (de) * 2011-04-07 2012-10-11 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip

Family Cites Families (99)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996021251A1 (en) * 1995-01-06 1996-07-11 President And Fellows Of Harvard College Minority carrier device
US6633120B2 (en) * 1998-11-19 2003-10-14 Unisplay S.A. LED lamps
TW465123B (en) * 2000-02-02 2001-11-21 Ind Tech Res Inst High power white light LED
US6455878B1 (en) * 2001-05-15 2002-09-24 Lumileds Lighting U.S., Llc Semiconductor LED flip-chip having low refractive index underfill
US6642652B2 (en) * 2001-06-11 2003-11-04 Lumileds Lighting U.S., Llc Phosphor-converted light emitting device
US6878973B2 (en) * 2001-08-23 2005-04-12 Lumileds Lighting U.S., Llc Reduction of contamination of light emitting devices
US6607941B2 (en) * 2002-01-11 2003-08-19 National Semiconductor Corporation Process and structure improvements to shellcase style packaging technology
US6828596B2 (en) * 2002-06-13 2004-12-07 Lumileds Lighting U.S., Llc Contacting scheme for large and small area semiconductor light emitting flip chip devices
US6841802B2 (en) * 2002-06-26 2005-01-11 Oriol, Inc. Thin film light emitting diode
US20040188696A1 (en) * 2003-03-28 2004-09-30 Gelcore, Llc LED power package
TWI220578B (en) * 2003-09-16 2004-08-21 Opto Tech Corp Light-emitting device capable of increasing light-emitting active region
JP4590905B2 (ja) * 2003-10-31 2010-12-01 豊田合成株式会社 発光素子および発光装置
KR100576856B1 (ko) * 2003-12-23 2006-05-10 삼성전기주식회사 질화물 반도체 발광소자 및 제조방법
EP1716597B1 (de) * 2004-02-20 2018-04-04 OSRAM Opto Semiconductors GmbH Optoelektronisches bauelement, vorrichtung mit einer mehrzahl optoelektronischer bauelemente und verfahren zur herstellung eines optoelektronischen bauelements
US7420218B2 (en) * 2004-03-18 2008-09-02 Matsushita Electric Industrial Co., Ltd. Nitride based LED with a p-type injection region
US20060081858A1 (en) * 2004-10-14 2006-04-20 Chung-Hsiang Lin Light emitting device with omnidirectional reflectors
US7679097B2 (en) * 2004-10-21 2010-03-16 Nichia Corporation Semiconductor light emitting device and method for manufacturing the same
US7045375B1 (en) * 2005-01-14 2006-05-16 Au Optronics Corporation White light emitting device and method of making same
TWI422044B (zh) * 2005-06-30 2014-01-01 克立公司 封裝發光裝置之晶片尺度方法及經晶片尺度封裝之發光裝置
US7635874B2 (en) * 2005-09-26 2009-12-22 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Edge-emitting LED assembly
US7687322B1 (en) * 2005-10-11 2010-03-30 SemiLEDs Optoelectronics Co., Ltd. Method for removing semiconductor street material
JP5016808B2 (ja) * 2005-11-08 2012-09-05 ローム株式会社 窒化物半導体発光素子及び窒化物半導体発光素子製造方法
US7452739B2 (en) * 2006-03-09 2008-11-18 Semi-Photonics Co., Ltd. Method of separating semiconductor dies
US7968379B2 (en) * 2006-03-09 2011-06-28 SemiLEDs Optoelectronics Co., Ltd. Method of separating semiconductor dies
US7994514B2 (en) * 2006-04-21 2011-08-09 Koninklijke Philips Electronics N.V. Semiconductor light emitting device with integrated electronic components
US8062925B2 (en) * 2006-05-16 2011-11-22 Koninklijke Philips Electronics N.V. Process for preparing a semiconductor light-emitting device for mounting
EP2122670A4 (de) * 2006-08-07 2013-05-15 Semi Photonics Co Ltd Verfahren zum trennen von halbleiterchips
JP5113478B2 (ja) * 2006-10-13 2013-01-09 三洋電機株式会社 半導体発光素子、照明装置および半導体発光素子の製造方法
US7842963B2 (en) * 2006-10-18 2010-11-30 Koninklijke Philips Electronics N.V. Electrical contacts for a semiconductor light emitting apparatus
DE102007019776A1 (de) * 2007-04-26 2008-10-30 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung einer Mehrzahl optoelektronischer Bauelemente
DE102007022947B4 (de) * 2007-04-26 2022-05-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
DE102007043877A1 (de) * 2007-06-29 2009-01-08 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von optoelektronischen Bauelementen und optoelektronisches Bauelement
TW200919768A (en) * 2007-10-19 2009-05-01 Huga Optotech Inc Semiconductor light-emitting device and method of fabricating the same
US9634191B2 (en) * 2007-11-14 2017-04-25 Cree, Inc. Wire bond free wafer level LED
US8368100B2 (en) * 2007-11-14 2013-02-05 Cree, Inc. Semiconductor light emitting diodes having reflective structures and methods of fabricating same
DE102009018603B9 (de) * 2008-04-25 2021-01-14 Samsung Electronics Co., Ltd. Leuchtvorrichtung und Herstellungsverfahren derselben
TWI508321B (zh) * 2008-07-21 2015-11-11 相豐科技股份有限公司 發光二極體及其形成方法
JP5123269B2 (ja) * 2008-09-30 2013-01-23 ソウル オプト デバイス カンパニー リミテッド 発光素子及びその製造方法
KR101497953B1 (ko) * 2008-10-01 2015-03-05 삼성전자 주식회사 광추출 효율이 향상된 발광 소자, 이를 포함하는 발광 장치, 상기 발광 소자 및 발광 장치의 제조 방법
DE102008050573A1 (de) * 2008-10-06 2010-04-08 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements und optoelektronisches Halbleiterbauelement
US8963175B2 (en) * 2008-11-06 2015-02-24 Samsung Electro-Mechanics Co., Ltd. Light emitting device and method of manufacturing the same
TWI422063B (zh) * 2008-11-14 2014-01-01 三星電子股份有限公司 半導體發光裝置
KR100974776B1 (ko) * 2009-02-10 2010-08-06 엘지이노텍 주식회사 발광 소자
TWI480962B (zh) * 2009-04-09 2015-04-11 隆達電子股份有限公司 發光二極體封裝以及發光二極體晶圓級封裝製程
DE102009022966A1 (de) * 2009-05-28 2010-12-02 Osram Opto Semiconductors Gmbh Oberflächenmontierbarer optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines oberflächenmontierbaren optoelektronischen Halbleiterchips
JP5378130B2 (ja) * 2009-09-25 2013-12-25 株式会社東芝 半導体発光装置
DE102009056386B4 (de) * 2009-11-30 2024-06-27 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines Halbleiterbauelements
KR101039896B1 (ko) * 2009-12-03 2011-06-09 엘지이노텍 주식회사 발광소자 및 그 제조방법
KR101106151B1 (ko) * 2009-12-31 2012-01-20 서울옵토디바이스주식회사 발광 소자 및 그것을 제조하는 방법
KR100974787B1 (ko) * 2010-02-04 2010-08-06 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
US8618565B2 (en) * 2010-03-22 2013-12-31 Seoul Opto Device Co., Ltd. High efficiency light emitting diode
DE102010013494A1 (de) * 2010-03-31 2011-10-06 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
KR101039879B1 (ko) * 2010-04-12 2011-06-09 엘지이노텍 주식회사 발광소자 및 그 제조방법
KR101020963B1 (ko) * 2010-04-23 2011-03-09 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
US8471282B2 (en) * 2010-06-07 2013-06-25 Koninklijke Philips Electronics N.V. Passivation for a semiconductor light emitting device
DE102010024079B4 (de) * 2010-06-17 2025-08-28 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102010025320B4 (de) * 2010-06-28 2021-11-11 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Bauelement und Verfahren zu dessen Herstellung
KR101761385B1 (ko) * 2010-07-12 2017-08-04 엘지이노텍 주식회사 발광 소자
KR101692410B1 (ko) * 2010-07-26 2017-01-03 삼성전자 주식회사 발광소자 및 그 제조방법
KR101154709B1 (ko) * 2010-07-28 2012-06-08 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
US8198109B2 (en) * 2010-08-27 2012-06-12 Quarkstar Llc Manufacturing methods for solid state light sheet or strip with LEDs connected in series for general illumination
TWI557934B (zh) * 2010-09-06 2016-11-11 晶元光電股份有限公司 半導體光電元件
DE102010044738A1 (de) * 2010-09-08 2012-03-08 Osram Opto Semiconductors Gmbh Dünnschichtverkapselung, optoelektronischer Halbleiterkörper mit einer Dünnschichtverkapselung und Verfahren zur Herstellung einer Dünnschichtverkapselung
DE102010044986B4 (de) * 2010-09-10 2026-07-16 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Leuchtdiodenchip und Verfahren zur Herstellung eines Leuchtdiodenchips
KR101114191B1 (ko) * 2010-09-17 2012-03-13 엘지이노텍 주식회사 발광소자
US9070851B2 (en) * 2010-09-24 2015-06-30 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
KR101690508B1 (ko) * 2010-10-11 2016-12-28 엘지이노텍 주식회사 발광소자
DE102010054898A1 (de) * 2010-12-17 2012-06-21 Osram Opto Semiconductors Gmbh Träger für einen optoelektronischen Halbleiterchip und Halbleiterchip
TWI435477B (zh) * 2010-12-29 2014-04-21 Lextar Electronics Corp 高亮度發光二極體
US8653542B2 (en) * 2011-01-13 2014-02-18 Tsmc Solid State Lighting Ltd. Micro-interconnects for light-emitting diodes
KR101761834B1 (ko) * 2011-01-28 2017-07-27 서울바이오시스 주식회사 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법
DE102011010504A1 (de) * 2011-02-07 2012-08-09 Osram Opto Semiconductors Gmbh Optoelektrischer Halbleiterchip
JP5050109B2 (ja) * 2011-03-14 2012-10-17 株式会社東芝 半導体発光素子
WO2012123840A1 (en) * 2011-03-14 2012-09-20 Koninklijke Philips Electronics N.V. Led having vertical contacts redistributed for flip chip mounting
TW201240146A (en) * 2011-03-16 2012-10-01 Hon Hai Prec Ind Co Ltd Light-emitting semiconductor chip
US8241932B1 (en) * 2011-03-17 2012-08-14 Tsmc Solid State Lighting Ltd. Methods of fabricating light emitting diode packages
TW201240147A (en) * 2011-03-22 2012-10-01 Hon Hai Prec Ind Co Ltd Light-emitting semiconductor chip
JP4989773B1 (ja) * 2011-05-16 2012-08-01 株式会社東芝 半導体発光素子
US9269878B2 (en) * 2011-05-27 2016-02-23 Lg Innotek Co., Ltd. Light emitting device and light emitting apparatus
DE102011104515A1 (de) 2011-06-17 2012-12-20 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen einer Mehrzahl von optoelektronischen Halbleiterchips
KR101830719B1 (ko) * 2011-09-01 2018-02-21 엘지이노텍 주식회사 발광 소자
US8723206B2 (en) * 2011-09-09 2014-05-13 Samsung Electronics Co., Ltd. Semiconductor light emitting device with contact hole passing through active layer
KR101868537B1 (ko) * 2011-11-07 2018-06-19 엘지이노텍 주식회사 발광소자 및 이를 포함하는 발광 소자 패키지
DE102012101409A1 (de) * 2011-12-23 2013-06-27 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Mehrzahl von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
KR101883842B1 (ko) * 2011-12-26 2018-08-01 엘지이노텍 주식회사 발광소자 및 이를 포함하는 조명시스템
US20130187540A1 (en) * 2012-01-24 2013-07-25 Michael A. Tischler Discrete phosphor chips for light-emitting devices and related methods
US8957429B2 (en) * 2012-02-07 2015-02-17 Epistar Corporation Light emitting diode with wavelength conversion layer
WO2013137356A1 (ja) * 2012-03-13 2013-09-19 シチズンホールディングス株式会社 半導体発光装置及びその製造方法
KR20130120615A (ko) * 2012-04-26 2013-11-05 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지
KR101946914B1 (ko) * 2012-06-08 2019-02-12 엘지이노텍 주식회사 발광소자, 발광소자 패키지 및 라이트 유닛
US20140048824A1 (en) * 2012-08-15 2014-02-20 Epistar Corporation Light-emitting device
JP6239311B2 (ja) * 2012-08-20 2017-11-29 エルジー イノテック カンパニー リミテッド 発光素子
KR101886156B1 (ko) * 2012-08-21 2018-09-11 엘지이노텍 주식회사 발광소자
KR101956101B1 (ko) * 2012-09-06 2019-03-11 엘지이노텍 주식회사 발광소자
US9196807B2 (en) * 2012-10-24 2015-11-24 Nichia Corporation Light emitting element
CN108447855B (zh) * 2012-11-12 2020-11-24 晶元光电股份有限公司 半导体光电元件的制作方法
US9257481B2 (en) * 2012-11-26 2016-02-09 Epistar Corporation LED arrray including light-guiding structure
US20140151630A1 (en) * 2012-12-04 2014-06-05 Feng-Hsu Fan Protection for the epitaxial structure of metal devices
DE102013100818B4 (de) * 2013-01-28 2023-07-27 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10049257A1 (de) * 1999-10-06 2001-04-26 Samsung Electronics Co Ltd Verfahren zur Dünnfilmerzeugung mittels atomarer Schichtdeposition
WO2009061704A2 (en) * 2007-11-06 2009-05-14 Hcf Partners, L.P. Atomic layer deposition encapsulation
US20110291141A1 (en) * 2010-05-28 2011-12-01 Kazuaki Sorimachi Semiconductor light-emitting element
EP2405491A2 (de) * 2010-07-08 2012-01-11 Samsung LED Co., Ltd. Lichtemittierendes Halbleiterbauelement und Herstellungsverfahren dafür
DE102010045784A1 (de) * 2010-09-17 2012-03-22 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
DE102011011140A1 (de) * 2011-02-14 2012-08-16 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung von optoelektronischen Halbleiterchips
DE102011016302A1 (de) * 2011-04-07 2012-10-11 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip

Also Published As

Publication number Publication date
US20160005930A1 (en) 2016-01-07
CN105308762A (zh) 2016-02-03
DE112014001679A5 (de) 2015-12-24
DE112014001679B4 (de) 2026-07-02
CN105308762B (zh) 2018-02-02
DE102013103079A1 (de) 2014-10-02

Similar Documents

Publication Publication Date Title
DE102013103079A1 (de) Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE112019001354B4 (de) Optoelektronischer halbleiterchip und herstellungsverfahren für einen optoelektronischen halbleiterchip
DE102010044986A1 (de) Leuchtdiodenchip und Verfahren zur Herstellung eines Leuchtdiodenchips
DE102010024079A1 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
WO2012136460A1 (de) Optoelektronischer halbleiterchip
DE102007032555A1 (de) Halbleiterchip und Verfahren zur Herstellung eines Halbleiterchips
DE102013100818B4 (de) Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE112015002379B4 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterchips sowie optoelektronischer Halbleiterchip
WO2012013523A1 (de) Strahlungsemittierender halbleiterchip und verfahren zur herstellung eines strahlungsemittierenden halbleiterchips
DE102010045784A1 (de) Optoelektronischer Halbleiterchip
DE102010033137A1 (de) Leuchtdiodenchip
DE102016104965A1 (de) Lichtemittierender Halbleiterchip und Verfahren zur Herstellung eines lichtemittierenden Halbleiterchips
WO2015007486A1 (de) Optoelektronischer halbleiterchip
DE112018003935B4 (de) Verfahren zur herstellung eines optoelektronischen bauelements und optoelektronisches bauelement
WO2012107289A1 (de) Optoelektronischer halbleiterchip mit verkapselter spiegelschicht
WO2014079657A1 (de) Verfahren zur herstellung eines anschlussbereichs eines optoelektronischen halbleiterchips
DE102014111482B4 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
WO2017009292A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
WO2014072410A1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips
WO2018184842A1 (de) Verfahren zum herstellen eines optoelektronischen halbleiterchip und optoelektronischer halbleiterchip
DE102005003460A1 (de) Dünnfilm-LED mit einer Stromaufweitungsstruktur
DE102017123154B4 (de) Verfahren zur Herstellung eines optoelektronischen Bauelements und optoelektronisches Bauelement
WO2014154566A1 (de) Strahlung emittierender halbleiterchip
DE102014107555A1 (de) Elektrische Kontaktstruktur für ein Halbleiterbauelement und Halbleiterbauelement
DE102017117645A1 (de) Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201480018317.6

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14709968

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 14769125

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1120140016799

Country of ref document: DE

Ref document number: 112014001679

Country of ref document: DE

REG Reference to national code

Ref country code: DE

Ref legal event code: R225

Ref document number: 112014001679

Country of ref document: DE

WWP Wipo information: published in national office

Ref document number: 112014001679

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14709968

Country of ref document: EP

Kind code of ref document: A1

WWG Wipo information: grant in national office

Ref document number: 112014001679

Country of ref document: DE