WO2014044752A1 - Optoelektronischer halbleiterchip mit mehreren nebeneinander angeordneten aktiven bereichen - Google Patents

Optoelektronischer halbleiterchip mit mehreren nebeneinander angeordneten aktiven bereichen Download PDF

Info

Publication number
WO2014044752A1
WO2014044752A1 PCT/EP2013/069472 EP2013069472W WO2014044752A1 WO 2014044752 A1 WO2014044752 A1 WO 2014044752A1 EP 2013069472 W EP2013069472 W EP 2013069472W WO 2014044752 A1 WO2014044752 A1 WO 2014044752A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
semiconductor chip
optoelectronic semiconductor
encapsulation layer
mirror
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/EP2013/069472
Other languages
English (en)
French (fr)
Inventor
Lutz Höppel
Alexander F. PFEUFFER
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to JP2015532408A priority Critical patent/JP6139687B2/ja
Priority to US14/428,333 priority patent/US9299897B2/en
Priority to KR1020157007867A priority patent/KR102075183B1/ko
Priority to CN201380049143.5A priority patent/CN104823287B/zh
Publication of WO2014044752A1 publication Critical patent/WO2014044752A1/de
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/852—Encapsulations
    • H10H20/854—Encapsulations characterised by their material, e.g. epoxy or silicone resins
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/813—Bodies having a plurality of light-emitting regions, e.g. multi-junction LEDs or light-emitting devices having photoluminescent regions within the bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/832—Electrodes characterised by their material
    • H10H20/835—Reflective materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/855—Optical field-shaping means, e.g. lenses
    • H10H20/856—Reflecting means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/84—Coatings, e.g. passivation layers or antireflective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
    • H10H29/10—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00
    • H10H29/14—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00 comprising multiple light-emitting semiconductor components
    • H10H29/142—Two-dimensional arrangements, e.g. asymmetric LED layout

Definitions

  • Optoelectronic semiconductor chip with a plurality of active regions arranged next to one another
  • the invention relates to an optoelectronic semiconductor chip having a plurality of active regions, which are arranged next to one another and in particular can be connected in series.
  • the present application relates to a so-called thin-film LED chip in which the original growth substrate of the semiconductor layer sequence is removed and instead the semiconductor layer sequence is connected at an opposite ur ⁇ sprün réelle growth substrate side with a carrier substrate, which is not equal to the growth substrate ,
  • the facing spinachsub ⁇ strat side of the semiconductor layer sequence is provided with a mirror layer in the direction of radiation in order to deflect in the direction of the Trä ⁇ gersubstrats emitted radiation lung exit surface and thereby yield the radiation ⁇ to increase.
  • the publication WO 2011/157523 A1 describes a thin-film light-emitting diode chip in which the semiconductor layer sequence has a plurality of active regions arranged next to one another. The several juxtaposed active areas are in particular connected in series. The multiple active regions are separated by trenches in the semiconductor layer sequence. If a plurality of active regions of a semiconductor layer sequence are separated from one another by trenches between the active regions, this can lead to the fact that side edges of a mirror layer arranged between the carrier substrate and the semiconductor layer sequence are exposed in the trenches. In order to avoid corrosion of the mirror layer in this case due to contact with the ambient air and / or moisture, exposed areas of the mirror layer are advantageously provided with a encapsulation layer.
  • a problem to be solved is to provide an Improvement ⁇ th optoelectronic semiconductor chip having a plurality of active Specify areas in which the outer sides of the semiconductor chip facing side edges of the mirror layer ei ⁇ NEN improved protection against corrosion, wherein the efficiency of the semiconductor chip is impaired as little as possible.
  • the opto-electro ⁇ African semiconductor chip comprises a semiconductor layer sequence which contains a device suitable for emitting radiation active zone.
  • the optoelectronic semiconductor chip can in particular a
  • the optoelectronic semiconductor chip comprises a carrier substrate.
  • the optoelectronic semiconductor chip is pre preferably a so-called thin-film LED chip in which the original growth substrate is detached from the Halbleiterschich ⁇ ten Avenue and the semiconductor layer sequence on the side opposite the original growth side connected to the carrier substrate.
  • a mirror layer is advantageously arranged having preferential ⁇ as silver or consists thereof.
  • Silver is characterized by a high reflection in the visible spectral range.
  • the mirror layer advantageously also forms an electrical contact with the semiconductor layer sequence.
  • the high electrical conductivity of silver is advantageous.
  • the semiconductor layer sequence in the optoelectronic semiconductor chip is subdivided into a plurality of active regions arranged next to one another, which are preferably connected in series.
  • the plurality of active regions are, for example, by electrical contact layers, which are preferably arranged at least partially between the Susub ⁇ strat and the reflective layer, Ge ⁇ switches in series.
  • the plurality of active regions arranged next to one another are advantageously separated from one another by a trench in the semiconductor layer sequence .
  • the trench cuts through each semiconductor layer sequence which half and the mirror layer between the meh ⁇ reren active regions.
  • Each active region of the semiconductor chip thus an area of the mirror layer is zugeord ⁇ net.
  • the mirror layer has side faces which face a trench and side faces which face an outer side of the semiconductor chip.
  • the metallic encapsulation layer comprises one or more layers of a metal or a Metallle ⁇ yaw.
  • the metallic encapsulation layer of the Au ⁇ zores of the semiconductor chip-facing side surfaces of the mirror layer has the advantage that it has a compared to a comparatively high mechanical resistance of a dielectric encapsulation layer .
  • a singulation process for example by sawing or laser beam cutting, separation trenches are produced in the carrier substrate, which form the outer sides of the semiconductor chip after singulation.
  • the optoelectronic semiconductor chip advantageously at least part of the side facing a trench side surfaces of the mirror layer, a dielectric layer on Verkapse ⁇ lung.
  • a dielectric layer on Verkapse ⁇ lung advantageously at least some of the side surfaces of the mirror layer that are a trench between the multiple active regions and not the outside of the semiconductor chip, provided with a dielectric encapsulation layer.
  • the dielectric layer Verkapse ⁇ development is advantageous transparent. This embodiment is based on the realization that, are not substantially affected by the used during singulation process separation process at the side surfaces of the mirror layer, which are arranged in the interior of the optoelectronic semiconductor ⁇ semiconductor chip and facing a gap between the plurality of active regions.
  • the optoelectronic semiconductor chips all have a trench facing side surfaces of the mirror layer, a dielectric layer on ⁇ encapsulation.
  • the side surfaces of the mirror layer facing an outer side of the semiconductor chip are provided with a metallic encapsulation layer, while the remaining side surfaces of the mirror layer, each one between the several active layers
  • Areas arranged trench facing have a dielectric encapsulation layer.
  • the side surfaces of the mirror layer facing the outer sides of the semiconductor chip are protected from mechanical damage by the metallic encapsulation layer, in particular during a singulation process.
  • all other side surfaces of the mirror layer are subjected to absorption of radiation by the use of an advantageous reduces transparent dielectric encapsulation layer and thus increases the radiation efficiency.
  • the active regions comprise at least an inner active region, in which all the side surfaces of the mirror layer respectively face a trench and outer acti ⁇ ve areas in which at least one side surface of the Spie ⁇ gel layer an outer side of the semiconductor chip turned on, on.
  • the multiple active areas may form a matrix of multiple rows and columns.
  • the optoelectronic semiconductor chip has nine active regions which are arranged in a 3 ⁇ 3 matrix, then all the side surfaces of the mirror layer each face a trench in the central, inner active region. In the case of the remaining outer active regions, in each case at least one side surface of the mirror ⁇ layer faces an outer side of the optoelectronic semiconductor chip.
  • the optoelectronic semiconductor chip having, for example 16 active areas in a 4 x 4 - are attached ⁇ assigns matrix are in the middle four inner active loading all the side surfaces of the mirror layer rich face a trench.
  • at least one side surface of the mirror layer faces an outer side of the semiconductor chip in each case.
  • the side surfaces of the mirror layer in the outer active regions, which face a trench and adjoin one side of an outer side of the semiconductor chip have beard, a metallic encapsulation layer in an outer region adjacent to the outer side, and a dielectric encapsulation layer in an inner region facing away from the outer side.
  • the metallic encapsulation layer extends ⁇ advantageous way from the outside of the semiconductor chip at least 5 ⁇ into the inner region of the semiconductor chip. In this way, an improved mechanical stability in the outer region is achieved.
  • the metallic encapsulation layer extends advantageously but not more than 10 ym in the
  • the outer region which has the metallic encapsulation layer, therefore preferably has a width between 5 ⁇ m and 10 ⁇ m.
  • Benach ⁇ barter region of the side surface of the mirror layer having a metallic encapsulation layer and the side surface has a dielectric encapsulation layer is both a good protection of be the outside ⁇ adjacent outer area against mechanical damage when also achieved a reduction of the radiation absorption in the inner region.
  • a metallic encapsulation layer on ⁇ in the outer areas of all activated ven facing a trench side surfaces of the mirror layer, which are adjacent to one side of the outer side of the half ⁇ semiconductor chip, a metallic encapsulation layer on ⁇ .
  • the adjacent one side of the outer side of the semiconductor chip side surfaces of the mirror layer in contrast to the previously described embodiment is not partly a metallic and partially ⁇ as a dielectric encapsulation layer, but are provided on their entire width with a metallic encapsulation layer. The protection against mechanical damage is further improved in this way, all ⁇ recently at the cost of at least slightly elevated Strah ⁇ lung absorption than in the previously described embodiment.
  • all side surfaces of the mirror layer in the outer active regions, all side surfaces of the mirror layer have a metallic encapsulation layer.
  • only the side faces of the at least one inner active region facing a trench are provided with a dielectric encapsulation layer.
  • the side surfaces of the mirror layer in the outer active regions are best protected against mechanical damage, although a somewhat greater absorption of radiation occurs than in the previously described embodiments.
  • the dielectric encapsulation layer contains an alumina such as, for example Al 2 O 3 or a silicon oxide such as S1O 2 , or be ⁇ stands thereof.
  • the dielectric encapsulation layer is preferably deposited such that it is free of pin holes.
  • the encapsulation layer is advantageously conformally deposited, i. it covers the structure on which it is arranged without the formation of gaps. This can be achieved by a suitable method for conformal deposition from the gas phase.
  • the dielectric encapsulation layer has a spin-on glass.
  • a spin-on glass is advantageously distinguished by a low de- Anlagen Together and provides good protection against a ⁇ penetration of moisture.
  • the application of the dielectric encapsulation layer as spin-on glass furthermore has the advantage that the dielectric encapsulation view can be introduced into small intermediate spaces.
  • the dielectric Ver ⁇ encapsulation includes a plurality of sub-layers containing ver ⁇ different dielectric materials and / or are produced by various manufacturing processes.
  • the dielectric encapsulation layer for example, a first sub-layer, which is produced from the gas phase by means of deposition, and a second sub-layer, which is a by thermal decomposition of tetraethyl orthosilicate (TEOS) ⁇ forth asked silicon dioxide layer having.
  • TEOS tetraethyl orthosilicate
  • the metallic encapsulation layer preferably comprises one or more layers of a metal or a metal alloy.
  • the metallic encapsulation layer may be made be composed of several sub-layers, which may contain different materials.
  • the metallic encapsulation layer contains Minim ⁇ least one of the metals platinum, titanium or gold.
  • the metallic encapsulation layer comprise three Operaschich ⁇ th of platinum, titanium and gold.
  • the mirror layer has a smaller lateral extent than the semiconductor layer sequence, wherein portions of the dielectric Ver ⁇ encapsulation layer and / or the metallic encapsulation layer ⁇ extend below the semiconductor layer sequence. In this way, a particularly good protection of the mirror is ⁇ layer from oxidation and / or the ingress of moisture achieved.
  • the semiconductor layer sequence preferably has a projection over the mirror layer on all side surfaces.
  • a gap which is formed between the semiconductor layer sequence and a layer sequence applied to the carrier substrate, advantageously adjoins the side surfaces of the mirror layer. This gap is filled by way of front ⁇ part of the metallic and / or dielectric encapsulation layer.
  • the semi-conductor layers is sequentially complete by the dielectric encapsulation Ver ⁇ covered.
  • the dielectric encapsulation layer ⁇ covered in this embodiment not only a part of the side surfaces of the mirror layer, but in particular also a surface facing away from the carrier substrate main surface of the semi-conductor layer sequence, and the side surfaces of the semiconductor layer sequence ⁇ .
  • the plurality of active areas form a matrix of multiple rows and columns.
  • the matrix may have, for example, two, preferably at least three or more preferably at least four lines.
  • the matrix may be for example two, preferably at least three and more preferably at least four Spal ⁇ th.
  • the plurality of active regions are preferably connected in series in the optoelectronic semiconductor chip.
  • the voltage dropping on the optoelectronic semiconductor chip during operation of the optoelectronic semiconductor chip is in this case equal to the sum of the forward voltages of the several active regions. If the optoelectronic semiconductor chip having a plurality of active regions, it can be operated with an electrical voltage, therefore, which is higher by a multiple than the voltage required in the operation of a single ak ⁇ tive area.
  • the optoelectronic semiconductor chip is therefore preferably a so-called high-voltage chip.
  • the optoelectronic semiconductor chip an operating voltage of at least 10 V, preferably at least 30 V or even comprise Minim ⁇ least 60 volts.
  • FIG. 1 shows a schematic representation of a cross section through an optoelectronic semiconductor chip according to a first exemplary embodiment
  • FIG. 2 a schematic representation of the arrangement of the active regions and the encapsulation layers in an optoelectronic semiconductor chip according to a second exemplary embodiment in a plan view
  • FIG. 3 shows a schematic representation of the arrangement of the active regions and of the encapsulation layers in an optoelectronic semiconductor chip according to a third exemplary embodiment in a plan view
  • FIG. 4 shows a schematic representation of the arrangement of the active regions and the encapsulation layers in an optoelectronic semiconductor chip according to a fourth exemplary embodiment in a plan view.
  • the semiconductor layer sequence 2 has a first semiconductor ⁇ region 3 of a first conductivity type and a second semi-conductor region 5 of a second conductivity type.
  • the first semiconductor region 3 is a p-type semiconductor region and the second semiconductor region 5 is an n-type semiconductor region. Between the first semiconductor region 3 and the second semiconductor region 5, an active region 4 is arranged.
  • the active zone 4 of the optoelectronic semiconductor chip 1 is an active zone suitable for the emission of radiation.
  • the optoelectronic semiconductor chip 1 is a light-emitting diode, in particular an LED.
  • the acti ve ⁇ zone 4 may be formed for example as a pn junction, as Doppelhe ⁇ tero Modell, as a single quantum well structure or multiple quantum well structure.
  • the semiconductor layer sequence 2 of the semiconductor chip 1 is preferably based on a III-V compound semiconductor material, in particular on an arsenide, nitride or phosphide compound semiconductor material.
  • a III-V compound semiconductor material in particular on an arsenide, nitride or phosphide compound semiconductor material.
  • the half ⁇ semiconductor layer sequence 2 In x Al y Ga] __ x _yN, In x Al y Ga] __ x _yP or In x Al y Ga] __ x _yAs each with O ⁇ x ⁇ l, O ⁇ y ⁇ l and
  • Compound semiconductor material does not necessarily have a mathema ⁇ table exact composition according to one of the above formulas. Rather, it may have one or more dopants and additional ingredients which do not change the physi ⁇ rule properties of the material substantially. However, for simplicity, the above formulas include only the major components of the crystal lattice, even though they may be part by small amounts of other substances it sets ⁇ .
  • the semiconductor chip 1 is connected to a connection layer 21, which may in particular be a solder layer made of a metal or a metal alloy, with a carrier substrate 10.
  • a connection layer 21 which may in particular be a solder layer made of a metal or a metal alloy
  • a carrier substrate 10 For electrical contacting of the semiconductor chip 1 has a first electrical contact layer 7 and a second elekt ⁇ generic contact layer. 8 Both the first electrical contact layer 7 and the second electrical contact layer 8 are arranged at least partially between the supporting substrate 10 facing the main surface of the semiconductor layer sequence ⁇ 2 and the carrier substrate 10th
  • the first electrical contact layer 7 and the second electrical contact layer 8 are electrically insulated from one another by means of an electrically insulating layer 9.
  • the electrically insulating layer 9 preferably contains or consists of a silicon oxide, a silicon nitride, a silicon oxynitride, an aluminum oxide. Alternatively, the electrically insulating layer 9 may also contain other oxides or nitrides.
  • the second main surface 12 of the semiconductor layer sequence 2 lying opposite the carrier substrate 10 serves as a radiation output surface 19 of the optoelectronic semiconductor chip 1 and is advantageously free of electrical contact layers.
  • the radiation decoupling surface 19 may be provided with a decoupling structure 23 or a roughening.
  • a mirror layer 6 arranged ⁇ .
  • the mirror layer 6 is arranged downstream of the first semiconductor region 3 on the side facing the carrier substrate 10 and can, in particular, be adjacent to the semiconductor layer sequence 2. It is also possible that an intermediate layer is disposed between the first semiconductor region 3 and the mirror layer 6, for example, a thin adhesion promoter ⁇ layer.
  • the mirror layer 6 preferably contains silver or consists of it. Silver is characterized by high reflectivity in the visible spectral range and good electrical conductivity.
  • the mirror layer 6 has on the one hand to reflect the function of light emitted by the active region 4 in the direction of the radiation for 10 Trä- gersubstrats Strahlungsauskoppel ⁇ surface nineteenth Furthermore, the mirror layer 6 also serves for making electrical contact with the first semiconductor region 3. In particular, the mirror layer 6 adjoins the first electrical contact layer 7 on the side facing the carrier substrate 10 and is thus connected to the first one
  • the first electrical contact layer 7 preferably covers the carrier substrate 10 facing the interface of the mirror layer.
  • the first electrical contact layer 7 contains before ⁇ preferably gold, titanium, chromium, platinum, titanium nitride, titanium Wolf ⁇ ramnitrid or nickel or consists thereof. These materials are characterized by being electrically conductive and also chemically inert. In this way, the mirror layer 6 is advantageously protected against corrosion in the areas in which it is covered by the first electrical contact layer 7.
  • the second electrical contact layer 8 is through a
  • Opening 18 which extends through the first semiconductor region 3 and the active zone 4, connected to the second semiconducting ⁇ ders 5 electrically conductive.
  • the active zone 4 In the area of the opening 18, the active zone 4, the first semiconductor area ⁇ 3, the mirror layer 6 and the first electrical contact layer 7, for example by means of the electrically isolie ⁇ Governing layer 9 are insulated from the second electrical contact layer.
  • the second electrical contact layer 8 functions in the regions in which it directly adjoins the semiconductor layer sequence 2, advantageously not only as a contact layer but also as a reflective layer, the radiation to the second main surface 12 of FIG. 1 serving as the radiation exit surface
  • the second elekt ⁇ generic contact layer 8 advantageously comprises a metal or a metal alloy with a high reflectivity, especially silver, aluminum or an alloy with silver or aluminum.
  • the active areas IIa, IIb of the optoelectronic semiconductor ⁇ semiconductor chip 1 are preferably connected in series.
  • the optoelectronic semiconductor chip 1 has, for example, a first connection contact 14a and a second connection contact 14b, which are each, for example, a bonding pad arranged next to the semiconductor layer sequence 2.
  • the first terminal ⁇ contact 14a is seen over a portion 8a of the second electrical contact layer 8 to the second semiconductor region 5 of a first active area connected IIa.
  • the second half ⁇ semiconductor region 5 is, for example, the n-type semiconductor region of the first active area IIa.
  • the first semiconductor region 3 of the second active region IIb is electrically conductively connected to the second connection contact 14b via a region of the first electrical contact layer 7.
  • the areas 8a, 8b of the second electrical contact layer 8 are by means of a electrically insulating layer 22 with each other and electrically insulated from the solder layer 21. In this way, the first active region and the second IIa acti ve ⁇ area IIb are playing connected in series with ⁇ .
  • the plurality of active regions IIa, IIb may be arranged in a matrix of rows and columns.
  • the trench 13 between the active regions IIa, IIb cuts through the semiconductor layer sequence 2 and the mirror layer 6 between the active regions IIa, IIb.
  • the mirror layer 6 therefore has side surfaces 16 facing the trench 13.
  • the trench 13 facing side surfaces 16 of the mirror layer 6 are to protect against environmental influences, in particular for protection against the penetration of moisture and oxidation, with a dielectric encapsulation layer 9 shipping ⁇ hen.
  • the dielectric encapsulation layer 9 contains front ⁇ preferably an aluminum oxide or a silicon oxide or con- sists thereof.
  • the dielectric Verkapse ⁇ lung layer 9 may be a Si02 layer.
  • the dielectric encapsulation layer 9 may have a double function ⁇ and simultaneously the electrically de isolieren- layer 9 between the first contact layer 7 and forming the second contact layer. 8 Furthermore, the dielectric encapsulation layer 9 advantageously also covers the side surfaces 20 of the semiconductor layer sequence and the radiation pattern. The semiconductor layer sequence 2 is thus advantageously completely covered by the dielectric encapsulation layer 9. Advantageously 2 existing fine cracks may be closed by the ge ⁇ dielekt ⁇ generic encapsulation layer 9 may at the surfaces of the semiconductor layer sequence. The complete encapsulation of the semiconductor chip sequence 2 is therefore advantageous for the long-term stability of the semiconductor chip 1.
  • the dielectric encapsulation layer 9 preferably has a vapor phase produced by means of deposition
  • the dielectric encapsulation layer 9 can also be deposited as spin-on glass. Such deposited by means of conformal deposition from the gas phase or as a spin-on-glass dielectric encapsulation layer 9 advantageously has a high resistant ⁇ ness to corrosion and the intrusion of moisture.
  • the dielectric encapsulation layer 9 may comprise several partial layers ⁇ .
  • the dielectric encapsulation layer 9 may have a first part layer produced from the gas phase by deposition ⁇ which is immediately adjacent to the side surface 16 of the mirror layer 6, and an overlying second component layer.
  • the second sub-layer can, for example, have a different material and / or be produced by a different coating method.
  • At least a partial layer has a means of thermal decomposition of tetraethyl orthosilicate (TEOS) prepared Si ⁇ liziumdioxid layer.
  • TEOS tetraethyl orthosilicate
  • the active regions IIa, IIb in the optoelectronic semiconductor chip 1 of FIG. 1 are each facing on one side an outer side 15 of the semiconductor chip 1. 6, therefore, the mirror layer on the partial areas IIa, IIb respectively, a side surface 17 which faces the outer side 15 of the semi-conductor chips ⁇ . 1
  • the outer sides 15 of the semi-conductor chips 1 ⁇ facing side surfaces 17 of the mirror layer 6 advantageously have respective layer 7 on a metallic encapsulation.
  • the metallic encapsulation layer 7 contains at least one layer of a metal or a Metallle ⁇ yaw.
  • the metallic encapsulation layer 7 can also be formed from a plurality of sub-layers, each having a metal or a metal alloy.
  • the metallic encapsulation layer preferably contains at least one of the metals platinum, titanium or gold. In particular, the metallic
  • Encapsulation layer 7, a layer sequence containing a platinum ⁇ layer, a gold layer and a titanium layer, on ⁇ wise.
  • the metallic Verkap ⁇ selungs slaughter 7 simultaneously functions as the first electrical con tact ⁇ layer 7 of the optoelectronic semiconductor chip 1.
  • the metallic encapsulation layer 7 advantageously has a Dop ⁇ pelfunktion. In its capacity as the first electrical contact-layer 7 it contacts the Halbleiter Anlagenenfol ⁇ ge 2 opposite side of the mirror layer 6.
  • the metallic encapsulation layer 7 furthermore has the advantage that it protects the lateral surfaces 17 of the mirror layer 6 facing the outer sides 15 of the semiconductor chip 1 from mechanical damage. This is particularly advantageous when the optoelectronic semiconductor chip 1 is produced with a variety of other optoelectronic semiconductor chips on a wafer, which ⁇ is separated comminuted to individual optoelectronic semiconductor chip 1 by a verze- development process, such as sawing or Laserstrahlschnei.
  • the outer sides 15 of the optoelectronic semiconductor chip 1 may be separating surfaces that cut through a separation process such as laser beam or sawing ⁇ generated in particular.
  • the dielectric encapsulation layer 9, the trenches 13 facing side surfaces 16 of the mirror layer 6, is advantageously transparent to the radiation emitted by the active zone 4 radiation. This has the
  • radiation emitted in the direction of the dielectric encapsulation layer 9 can penetrate the encapsulation layer and on the mirror layer 6 and / or the second electrical contact layer 8 in the direction of a
  • Radiation exit surface 19 of the optoelectronic half ⁇ conductor chip 1 is reflected.
  • a transparent dielectric encapsulation layer 9 on the side surfaces 16 of the mirror layer 6, which are facing the trenches 13 to ⁇ therefore, the radiation output of the opto-electronic ⁇ semiconductor chip 1 is advantageously increased.
  • the mirror layer 6 covers removed, the side surfaces 17, in favor of an improved mechanical stability in the purchase is on the outer sides 15 of the semiconductor chip.
  • a dielectric encapsulation layer 9 on the at least one trench 13 between the active areas IIa, IIb facing side surfaces 16 of the mirror layer 6 and the use of a metallic encapsulation layer 7 on the outside 15 facing side surfaces 17 of the mirror layer 6, a high radiation efficiency is achieved without impairing the mechanical stability in the critical regions of the lateral surfaces 17 of the mirror layer 6 facing the outer sides 15.
  • the mirror-gel layer 6 has a smaller lateral extent than the half ⁇ semiconductor layer sequence 2, so that portions of the ⁇ lelektrischen encapsulation layer 9 and / or the metalli ⁇ rule encapsulation layer 7 extend below the semiconductor layer sequence. 2
  • the side surfaces 16, 17 of the mirror layer 6 are advantageously spaced from the side surfaces 20 of the semiconductor layer sequence 2 in this embodiment.
  • the distance between the side surfaces 20 of the semiconductor layer sequence 2 and the side surfaces 16, 17 of the mirror layer Layer 6 is preferably between 0.5 and 5 ym ⁇ , special ⁇ DERS ym preferably approximately 3 minutes. In this way, the mirrors ⁇ layer 6 is particularly effective protection.
  • the plurality of active regions may be arranged in a matrix of a plurality of rows and columns. Preferably, all active Be ⁇ rich are connected in multiple rows and columns in series.
  • the operating voltage of the optoelectronic semiconductor chip in this case is equal to the sum of the operating voltages of the plurality of active regions.
  • the operating voltage of the optoelectronic semiconductor chip may be, for example, 10 V or more, 30 V or more, or even 60 V or more.
  • FIGS. 2, 3 and 4 show embodiments of an optoelectronic semiconductor chip 1 are illustrated, in which the optoelectronic semiconductor chip 1 respectively 16 acti ⁇ ve regions 11, 12 which are arranged in four rows and four columns.
  • FIG. 2 shows schematically a plan view of an execution ⁇ example of the optoelectronic semiconductor chip 1.
  • the active areas 11, 12 are separated from each other by trenches 13.
  • the outlines of the active areas 11, 12 are shown partly in solid black lines and partly in dotted black lines.
  • the solid black lines symbolize that the mirror layer of the respective active region 11, 12 is provided with a metallic encapsulation layer 7 on this side surface.
  • the dotted black lines symbolize that the mirror layer of the active areas 11, 12 is provided on this side surface with a dielectric encapsulation layer 9.
  • the optoelectronic semiconductor chip 1 according to the exemplary embodiment of FIG. 2 has outer active regions 11, in which at least one outer surface of the active region 11 adjoins an outer side of the optoelectronic semiconductor chip 1. Furthermore, the active regions have inner active regions 12, which are directed towards a trench 13 on all sides.
  • all side surfaces of the mirror layer which face an outer side of the semiconductor chip 1, have a metallic encapsulation layer 7.
  • the trenches 13 facing side surfaces of the mirror layer each have a dielectric encapsulation ⁇ layer 9.
  • all side surfaces of the mirror layer face a trench 13, wherein all side surfaces of the mirror layer are provided with a dielectric encapsulation layer 9.
  • FIG. 3 shows a modification of that shown in FIG.
  • the side surfaces of the mirror layer in the externa ⁇ ßeren active areas 11 which face a trench 13 are not the entire surface provided with a dielectric mirror layer. 9 Rather, the side surfaces of the mirror layer in the outer active areas 11 which face a trench 13, and adjacent to one side of a facilitator ⁇ te of the semiconductor chip 1, adjacent to one of the outer side of the first area 16a having a metallic encapsulation layer 7 and in a second Region 16b provided with ei ⁇ ner dielectric encapsulation layer 9.
  • the ⁇ ser embodiment thus, have in the outer active regions 11 not only an outside of the semiconductor chip 1 facing side surfaces of the mirror layer, a metallic encapsulation layer 7, but also the outer side adjacent the region of those side surfaces of the reflective layer facing a trench. 13
  • the outside advantageously be adjacent loading rich 16a of the side surface of the mirror layer before a me chanical ⁇ damage protected.
  • the outside of the semiconductor chip 1 adjacent preparation ⁇ surface 16a of the side surfaces of the mirror layer, which are provided with a metallic encapsulation layer 7 preferably have a width of between 5 .mu.m and 10 .mu.m.
  • the metallic encapsulation ⁇ layer 7 extends from the outer sides in each case at least 5 ym and at most into the interior of the optoelectronic semiconductor chip 1 inside.
  • an improved mechanical protection of the mirror layer in the vicinity of the outer sides of the semiconductor chip is advantageously achieved without causing a substantial increase of the absorption in the metal ⁇ metallic encapsulation layer 7 occurs.
  • FIG. 2 A further modification of the exemplary embodiment illustrated in FIG. 2 is shown in FIG.
  • all side surfaces of the mirror layer are provided with a metallic encapsulation layer 7 in the outer active regions 11.
  • the mirror layer In the inner active portions 12, in which the mirror layer faces each having a trench 13 to ⁇ , the mirror layer is in each case provided with an encapsulation layer DIE lektrischen. 9 Since the mirror ⁇ layer of the outer active areas 11 is provided in this Ausgestal ⁇ tung each completely circumferential with a metallic encapsulation layer 7, the mirror layer in the outer active areas 11 is particularly well protected against mechanical damage. However, in the ⁇ ser embodiment compared to the previous two embodiments, a somewhat greater absorption of radiation in the trenches 13, facing side surfaces of the mirror layer in the outer active regions 11 must be in purchasing genome men.

Landscapes

  • Led Devices (AREA)

Description

Beschreibung
Optoelektronischer Halbleiterchip mit mehreren nebeneinander angeordneten aktiven Bereichen
Die Erfindung betrifft einen optoelektronischen Halbleiterchip mit mehreren aktiven Bereichen, die nebeneinander angeordnet sind und insbesondere in Reihe geschaltet sein können. Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 10 2012 108 879.9, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.
Insbesondere betrifft die vorliegende Anmeldung einen so ge- nannten Dünnfilm-Leuchtdiodenchip, bei dem das ursprüngliche Aufwachssubstrat der Halbleiterschichtenfolge abgelöst ist und stattdessen die Halbleiterschichtenfolge an einer dem ur¬ sprünglichen Aufwachssubstrat gegenüberliegenden Seite mit einem Trägersubstrat verbunden ist, das nicht gleich dem Auf- wachssubstrat ist. Bei einem derartigen Dünnfilm- Leuchtdiodenchip ist es vorteilhaft, wenn die dem Trägersub¬ strat zugewandte Seite der Halbleiterschichtenfolge mit einer Spiegelschicht versehen ist, um in die Richtung des Trä¬ gersubstrats emittierte Strahlung in die Richtung der Strah- lungsaustrittsfläche umzulenken und dadurch die Strahlungs¬ ausbeute zu erhöhen.
Für den sichtbaren Spektralbereich ist insbesondere Silber als Material für die Spiegelschicht geeignet, da es sich durch eine hohe Reflexion auszeichnet, wobei Silber aber an¬ dererseits empfindlich gegenüber Korrosion ist. In der Druckschrift WO 2011/157523 AI wird ein Dünnfilm- Leuchtdiodenchip beschrieben, bei dem die Halbleiterschichtenfolge mehrere nebeneinander angeordnete aktive Bereiche aufweist. Die mehreren nebeneinander angeordneten aktiven Be- reiche sind insbesondere in Reihe geschaltet. Die mehreren aktiven Bereiche sind durch Gräben in der Halbleiterschichtenfolge voneinander getrennt. Wenn mehrere aktive Bereiche einer Halbleiterschichtenfolge durch Gräben zwischen den aktiven Bereichen voneinander getrennt werden, kann dies dazu führen, dass Seitenflanken einer zwischen dem Trägersubstrat und der Halbleiterschichtenfolge angeordneten Spiegelschicht in den Gräben freiliegen. Um in diesem Fall eine Korrosion der Spiegelschicht durch den Kontakt mit der Umgebungsluft und/oder Feuchtigkeit zu vermeiden, werden freiliegende Be- reiche der Spiegelschicht vorteilhaft mit einer Verkapse- lungsschicht versehen.
Es ist möglich, mehrere derartiger optoelektronischer Halbleiterbauelemente mit jeweils mehreren aktiven Bereichen auf einem gemeinsamen Trägersubstrat herzustellen, wobei das Trägersubstrat entlang von Gräben zwischen den aktiven Bereichen zertrennt wird. Es hat sich herausgestellt, dass eine die¬ lektrische Verkapselungsschicht , die zuvor zum Schutz der Spiegelschicht aufgebracht wurde, bei dem Zertrennen des Trä- gersubstrats entlang der Gräben zwischen den aktiven Bereichen der Halbleiterschichtenfolge beschädigt werden kann. Dies kann dazu führen, dass nach dem Vereinzelungsprozess die Seitenflanken der Spiegelschicht, die den Außenseiten der jeweiligen Halbleiterchips zugewandt sind, nicht optimal gegen Korrosion geschützt sind.
Eine zu lösende Aufgabe besteht daher darin, einen verbesser¬ ten optoelektronischen Halbleiterchip mit mehreren aktiven Bereichen anzugeben, bei dem die den Außenseiten des Halbleiterchips zugewandten Seitenflanken der Spiegelschicht ei¬ nen verbesserten Schutz gegen Korrosion aufweisen, wobei die Effizienz des Halbleiterchips möglichst wenig beeinträchtigt wird.
Diese Aufgabe wird durch einen optoelektronischen Halbleiterchip gemäß dem unabhängigen Anspruch 1 gelöst. Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung sind Gegen- stand der abhängigen Ansprüche.
Gemäß zumindest einer Ausgestaltung umfasst der optoelektro¬ nische Halbleiterchip eine Halbleiterschichtenfolge, die eine zur Emission von Strahlung geeignete aktive Zone enthält. Der optoelektronische Halbleiterchip kann insbesondere ein
Leuchtdiodenchip sein.
Weiterhin umfasst der optoelektronische Halbleiterchip ein Trägersubstrat. Der optoelektronische Halbleiterchip ist vor- zugsweise ein so genannter Dünnfilm-Leuchtdiodenchip, bei dem das ursprüngliche Aufwachssubstrat von der Halbleiterschich¬ tenfolge abgelöst ist und die Halbleiterschichtenfolge an der dem ursprünglichen Aufwachssubstrat gegenüberliegenden Seite mit dem Trägersubstrat verbunden ist.
Zwischen dem Trägersubstrat und der Halbleiterschichtenfolge ist vorteilhaft eine Spiegelschicht angeordnet, die vorzugs¬ weise Silber aufweist oder daraus besteht. Silber zeichnet sich durch eine hohe Reflexion im sichtbaren Spektralbereich aus. Die Spiegelschicht bildet vorteilhaft außerdem einen elektrischen Kontakt zu der Halbleiterschichtenfolge aus. Hierzu ist die hohe elektrische Leitfähigkeit von Silber von Vorteil . Gemäß einer Ausgestaltung ist die Halbleiterschichtenfolge bei dem optoelektronischen Halbleiterchip in mehrere nebeneinander angeordnete aktive Bereiche unterteilt, die vorzugs- weise in Reihe geschaltet sind. Die mehreren aktiven Bereiche sind beispielsweise durch elektrische Kontaktschichten, die vorzugsweise zumindest bereichsweise zwischen dem Trägersub¬ strat und der Spiegelschicht angeordnet sind, in Reihe ge¬ schaltet .
Bei dem optoelektronischen Halbleiterchip sind die mehreren nebeneinander angeordneten aktiven Bereiche vorteilhaft jeweils durch einen Graben in der Halbleiterschichtenfolge von¬ einander getrennt. Der Graben durchtrennt jeweils die Halb- leiterschichtenfolge und die Spiegelschicht zwischen den meh¬ reren aktiven Bereichen. Jedem aktiven Bereich des Halbleiterchips ist also ein Bereich der Spiegelschicht zugeord¬ net . Dadurch, dass der optoelektronische Halbleiterchip mittels einem oder mehreren Gräben in mehrere aktive Bereiche unterteilt ist, weist die Spiegelschicht Seitenflächen, die einem Graben zugewandt sind, und Seitenflächen, die einer Außensei¬ te des Halbleiterchips zugewandt sind, auf.
Bei dem optoelektronischen Halbleiterchip weisen vorteilhaft die einer Außenseite des Halbleiterchips zugewandten Seiten¬ flächen der Spiegelschicht eine metallische Verkapselungs¬ schicht auf. Die metallische Verkapselungsschicht weist eine oder mehrere Schichten aus einem Metall oder eine Metallle¬ gierung auf. Die metallische Verkapselungsschicht der den Au¬ ßenseiten des Halbleiterchips zugewandten Seitenflächen der Spiegelschicht hat den Vorteil, dass sie eine im Vergleich zu einer dielektrischen Verkapselungsschicht vergleichsweise ho¬ he mechanische Beständigkeit aufweist. Dies ist insbesondere dann vorteilhaft, wenn eine Mehrzahl der optoelektronischen Halbleiterchips auf einem gemeinsamen Trägersubstrat herge- stellt wird und dann die Mehrzahl der optoelektronischen Halbleiterchips durch einen Vereinzelungsprozess wie bei¬ spielsweise Sägen oder Laserstrahlschneiden zu einzelnen optoelektronischen Halbleiterchips zerteilt wird. Bei einem derartigen Vereinzelungsprozess werden beispielsweise durch Sägen oder Laserstrahlschneiden Trenngräben in dem Trägersubstrat erzeugt, welche nach dem Vereinzeln die Außenseiten des Halbleiterchips bilden.
Es hat sich herausgestellt, dass eine Schädigung der auf die Seitenflächen der Spiegelschicht aufgebrachte Verkapselungs¬ schicht beim Erzeugen der Trenngräben auftreten kann, wenn eine dielektrische Verkapselungsschicht für die Spiegel¬ schicht verwendet wird. In einem solchen Fall wäre die Spie¬ gelschicht nicht mehr ausreichend vor äußeren Einflüssen wie beispielsweise dem Eindringen von Feuchtigkeit und/oder Oxi- dation geschützt. Dies könnte zu einer Degradation der Spie¬ gelschicht führen, die bei dem hierin beschriebenen optoelektronischen Halbleiterchip vorteilhaft durch die Verwendung einer metallischen Verkapselungsschicht für die den Au- ßenseiten des Halbleiterchips zugewandten Seitenflächen der Spiegelschicht vermieden wird.
Weiterhin weist bei dem optoelektronischen Halbleiterchip vorteilhaft zumindest ein Teil der einem Graben zugewandten Seitenflächen der Spiegelschicht eine dielektrische Verkapse¬ lungsschicht auf. Mit anderen Worten sind zumindest einige der Seitenflächen der Spiegelschicht, die einem Graben zwischen den mehreren aktiven Bereichen und nicht der Außenseite des Halbleiterchips zugewandt sind, mit einer dielektrischen Verkapselungsschicht versehen. Die dielektrische Verkapse¬ lungsschicht ist vorteilhaft transparent. Diese Ausgestaltung beruht auf der Erkenntnis, dass bei den Seitenflächen der Spiegelschicht, die im Inneren des optoelektronischen Halb¬ leiterchips angeordnet sind und einem Graben zwischen den mehreren aktiven Bereichen zugewandt sind, im Wesentlichen nicht von den beim Vereinzelungsprozess eingesetzten Trennverfahren beeinträchtigt werden. Dadurch, dass zumindest ein Teil der einem Graben zugewandten Seitenflächen der Spiegelschicht eine dielektrische Verkapselungsschicht aufweist, wird eine Absorption der emittierten elektromagnetischen Strahlung im Vergleich zu einer Verwendung von metallischen Verkapselungsschichten an allen Seitenflächen der Spiegel- schicht vermindert und auf diese Weise die Strahlungsausbeute des optoelektronischen Halbleiterchips vorteilhaft erhöht.
Bei einer vorteilhaften Ausgestaltung des optoelektronischen Halbleiterchips weisen alle einem Graben zugewandten Seiten- flächen der Spiegelschicht eine dielektrische Verkapselungs¬ schicht auf. Bei dieser Ausgestaltung sind nur die einer Außenseite des Halbleiterchips zugewandten Seitenflächen der Spiegelschicht mit einer metallischen Verkapselungsschicht versehen, während die übrigen Seitenflächen der Spiegel- schicht, welche jeweils einem zwischen den mehreren aktiven
Bereichen angeordnetem Graben zugewandt sind, eine dielektrische Verkapselungsschicht aufweisen. Auf diese Weise werden zum einen die den Außenseiten des Halbleiterchips zugewandten Seitenflächen der Spiegelschicht von der metallischen Verkap- selungsschicht vor einer mechanischen Beschädigung, insbesondere bei einem Vereinzelungsprozess, geschützt. Zum anderen wird an alle anderen Seitenflächen der Spiegelschicht eine Absorption von Strahlung durch die Verwendung einer vorteil- haft transparenten dielektrischen Verkapselungsschicht vermindert und auf diese Weise die Strahlungsausbeute erhöht.
Bei einer Ausgestaltung des optoelektronischen Halbleiter- chips weisen die aktiven Bereiche mindestens einen inneren aktiven Bereich, bei dem alle Seitenflächen der Spiegelschicht jeweils einem Graben zugewandt sind, und äußere akti¬ ve Bereiche, bei denen zumindest eine Seitenfläche der Spie¬ gelschicht einer Außenseite des Halbleiterchips zugewandt ist, auf. Die mehreren aktiven Bereiche können beispielsweise eine Matrix aus mehreren Zeilen und Spalten ausbilden.
Wenn der optoelektronische Halbleiterchip beispielsweise neun aktive Bereiche aufweist, die in einer 3 x 3 - Matrix ange- ordnet sind, sind bei dem in der Mitte angeordneten inneren aktiven Bereich alle Seitenflächen der Spiegelschicht jeweils einem Graben zugewandt. Bei den übrigen äußeren aktiven Bereichen ist jeweils mindestens eine Seitenfläche der Spiegel¬ schicht einer Außenseite des optoelektronischen Halbleiter- chips zugewandt.
Wenn der optoelektronische Halbleiterchip beispielsweise 16 aktive Bereiche aufweist, die in einer 4 x 4 - Matrix ange¬ ordnet sind, sind bei den mittleren vier inneren aktiven Be- reichen alle Seitenflächen der Spiegelschicht einem Graben zugewandt. Bei den übrigen äußeren aktiven Bereichen ist jeweils mindestens eine Seitenfläche der Spiegelschicht einer Außenseite des Halbleiterchips zugewandt. Bei einer Ausgestaltung des optoelektronischen Halbleiterchips weisen die Seitenflächen der Spiegelschicht in den äußeren aktiven Bereichen, die einem Graben zugewandt sind und an einer Seite einer Außenseite des Halbleiterchips benach- bart sind, in einem der Außenseite benachbarten äußeren Bereich eine metallische Verkapselungsschicht und in einem von der Außenseite abgewandten inneren Bereich eine dielektrische Verkapselungsschicht auf. Bei dieser Ausgestaltung weisen nicht nur die den Außenseiten des Halbleiterchips zugewandten Seitenflächen der Spiegelschicht eine metallische Verkapse¬ lungsschicht auf, sondern auch ein der Außenseite benachbarter äußerer Bereich derjenigen Seitenflächen, die an einer Seite an eine Außenseite des Halbleiterchips angrenzen. Auf diese Weise wird vorteilhaft das Risiko vermindert, dass der den Außenseiten des Halbleiterchips benachbarte äußere Be¬ reich dieser Seitenflächen der Spiegelschicht bei einem Ver- einzelungsprozess beschädigt wird. Die metallische Verkapselungsschicht erstreckt sich vorteil¬ haft von der Außenseite des Halbleiterchips mindestens 5 μιη in den Innenbereich des Halbleiterchips hinein. Auf diese Weise wird eine verbesserte mechanische Stabilität im äußeren Bereich erzielt. Die metallische Verkapselungsschicht er- streckt sich vorteilhaft aber nicht mehr als 10 ym in den
Halbleiterchip hinein, so dass die Strahlungsausbeute nicht wesentlich durch Absorption vermindert wird. Der äußere Bereich, der die metallische Verkapselungsschicht aufweist, weist daher vorzugsweise eine Breite zwischen 5 μιη und 10 ym auf.
Dadurch, dass ein der Außenseite des Halbleiterchips benach¬ barter Bereich der Seitenfläche der Spiegelschicht mit einer metallischen Verkapselungsschicht versehen ist und die Sei- tenfläche im Übrigen eine dielektrische Verkapselungsschicht aufweist, wird sowohl ein guter Schutz des der Außenseite be¬ nachbarten äußeren Bereichs vor mechanischer Beschädigung als auch eine Verminderung der Strahlungsabsorption in dem inneren Bereich erzielt.
Bei einer weiteren Ausgestaltung weisen in den äußeren akti- ven Bereichen alle einem Graben zugewandten Seitenflächen der Spiegelschicht, die an einer Seite der Außenseite des Halb¬ leiterchips benachbart sind, eine metallische Verkapselungs¬ schicht auf. Bei dieser Ausgestaltung weisen die an einer Seite der Außenseite des Halbleiterchips benachbarten Seiten- flächen der Spiegelschicht im Gegensatz zur zuvor beschriebenen Ausgestaltung nicht teilweise eine metallische und teil¬ weise eine dielektrische Verkapselungsschicht auf, sondern sind auf ihrer gesamten Breite mit einer metallischen Verkapselungsschicht versehen. Der Schutz vor einer mechanischen Beschädigung wird auf diese Weise weiter verbessert, aller¬ dings auf Kosten einer zumindest geringfügig erhöhten Strah¬ lungsabsorption als bei der zuvor beschriebenen Ausgestaltung . Bei einer weiteren Ausgestaltung weisen in den äußeren aktiven Bereichen alle Seitenflächen der Spiegelschicht eine metallische Verkapselungsschicht auf. Bei dieser Ausgestaltung sind nur die einem Graben zugewandten Seitenflächen des mindestens einen inneren aktiven Bereichs mit einer dielektri- sehen Verkapselungsschicht versehen. Auf diese Weise werden die Seitenflächen der Spiegelschicht in den äußeren aktiven Bereichen bestmöglich vor einer mechanischen Beschädigung geschützt, wobei allerdings eine etwas stärkere Absorption von Strahlung auftritt als bei den zuvor beschriebenen Ausfüh- rungsbeispielen .
Bei einer bevorzugten Ausgestaltung enthält die dielektrische Verkapselungsschicht ein Aluminiumoxid wie beispielsweise AI2O3 oder ein Siliziumoxid wie beispielsweise S1O2, oder be¬ steht daraus.
Die dielektrische Verkapselungsschicht ist vorzugsweise der- art abgeschieden, dass sie frei von Poren (engl, pin holes) ist. Insbesondere ist die Verkapselungsschicht vorteilhaft konform abgeschieden, d.h. sie bedeckt die Struktur, auf der sie angeordnet ist, ohne Ausbildung von Zwischenräumen. Dies kann durch ein geeignetes Verfahren zur konformen Abscheidung aus der Gasphase erreicht werden.
Bei einer weiteren vorteilhaften Ausgestaltung weist die dielektrische Verkapselungsschicht ein Spin-on-Glas auf. Ein Spin-on-Glas zeichnet sich vorteilhaft durch eine geringe De- fektdichte aus und bietet einen guten Schutz gegen das Ein¬ dringen von Feuchtigkeit. Das Aufbringen der dielektrischen Verkapselungsschicht als Spin-On-Glas hat weiterhin den Vor¬ teil, dass die dielektrische Verkapselungssicht in kleine Zwischenräume eingebracht werden kann.
Es ist insbesondere auch möglich, dass die dielektrische Ver¬ kapselungsschicht mehrere Teilschichten enthält, die ver¬ schiedene dielektrische Materialien enthalten und/oder mit verschiedenen Herstellungsverfahren hergestellt sind. Die dielektrische Verkapselungsschicht kann beispielsweise eine erste Teilschicht, die mittels Abscheidung aus der Gasphase hergestellt ist, und eine zweite Teilschicht, die eine durch thermische Zersetzung von Tetraethylorthosilikat (TEOS) her¬ gestellte Siliziumdioxid-Schicht ist, aufweisen.
Die metallische Verkapselungsschicht weist vorzugsweise eine oder mehrere Schichten aus einem Metall oder einer Metalllegierung auf. Die metallische Verkapselungsschicht kann aus mehreren Teilschichten zusammengesetzt sein, die verschiedene Materialien enthalten können. Bei einer bevorzugten Ausgestaltung enthält die metallische Verkapselungsschicht mindes¬ tens eines der Metalle Platin, Titan oder Gold. Beispielswei- se kann die metallische Verkapselungsschicht drei Teilschich¬ ten aus Platin, Titan und Gold aufweisen.
Bei einer bevorzugten Ausgestaltung weist die Spiegelschicht eine kleinere laterale Ausdehnung als die Halbleiterschich- tenfolge auf, wobei sich Teilbereiche der dielektrischen Ver¬ kapselungsschicht und/oder der metallischen Verkapselungs¬ schicht unter die Halbleiterschichtenfolge erstrecken. Auf diese Weise wird ein besonders guter Schutz der Spiegel¬ schicht vor Oxidation und/oder dem Eindringen von Feuchtig- keit erzielt. Vorzugsweise weist die Halbleiterschichtenfolge an allen Seitenflächen einen Überstand über die Spiegelschicht auf. An die Seitenflächen der Spiegelschicht grenzt vorteilhaft ein Zwischenraum an, der zwischen der Halbleiterschichtenfolge und einer auf das Trägersubstrat aufgebrachten Schichtenfolge ausgebildet ist. Dieser Zwischenraum wird vor¬ teilhaft von der metallischen und/oder der dielektrischen Verkapselungsschicht aufgefüllt.
Bei einer weiteren vorteilhaften Ausgestaltung ist die Halb- leiterschichtenfolge vollständig von der dielektrischen Ver¬ kapselungsschicht bedeckt. Die dielektrische Verkapselungs¬ schicht bedeckt bei dieser Ausgestaltung nicht nur einen Teil der Seitenflächen der Spiegelschicht, sondern insbesondere auch eine vom Trägersubstrat abgewandte Hauptfläche der Halb- leiterschichtenfolge und die Seitenflächen der Halbleiter¬ schichtenfolge . Bei einer bevorzugten Ausgestaltung bilden die mehreren aktiven Bereiche eine Matrix aus mehreren Zeilen und Spalten aus. Die Matrix kann beispielsweise zwei, bevorzugt mindestens drei oder besonders bevorzugt mindestens vier Zeilen aufwei- sen. Weiterhin kann die Matrix beispielsweise zwei, bevorzugt mindestens drei und besonders bevorzugt mindestens vier Spal¬ ten aufweisen.
Die mehreren aktiven Bereiche sind bei dem optoelektronischen Halbleiterchip vorzugsweise in Reihe geschaltet. Die beim Be¬ trieb des optoelektronischen Halbleiterchips an dem opto¬ elektronischen Halbleiterchip abfallende Spannung ist in diesem Fall gleich der Summe der Vorwärtsspannungen der mehreren aktiven Bereiche. Wenn der optoelektronische Halbleiterchip eine Vielzahl von aktiven Bereichen aufweist, kann er daher mit einer elektrischen Spannung betrieben werden, die um ein Vielfaches höher ist als die beim Betrieb eines einzelnen ak¬ tiven Bereichs erforderliche Spannung. Bei dem optoelektronischen Halbleiterchip handelt es sich daher vorzugsweise um einen so genannten Hochvolt-Chip. Beispielsweise kann der optoelektronische Halbleiterchip eine Betriebsspannung von mindestens 10 V, bevorzugt mindestens 30 V oder sogar mindes¬ tens 60 V aufweisen. Die Erfindung wird im Folgenden anhand von Ausführungsbei¬ spielen im Zusammenhang mit den Figuren 1 bis 4 näher erläutert .
Es zeigen:
Figur 1 eine schematische Darstellung eines Querschnitts durch einen optoelektronischen Halbleiterchip gemäß einem ersten Ausführungsbeispiel, Figur 2 eine schematische Darstellung der Anordnung der aktiven Bereiche und der Verkapselungsschichten bei einem optoelektronischen Halbleiterchip gemäß einem zweiten Ausführungsbeispiel in einer Aufsicht,
Figur 3 eine schematische Darstellung der Anordnung der aktiven Bereiche und der Verkapselungsschichten bei einem optoelektronischen Halbleiterchip gemäß einem dritten Ausführungsbeispiel in einer Aufsicht, und
Figur 4 eine schematische Darstellung der Anordnung der aktiven Bereiche und der Verkapselungsschichten bei einem optoelektronischen Halbleiterchip gemäß einem vierten Ausführungsbeispiel in einer Aufsicht.
Gleiche oder gleich wirkende Bestandteile sind in den Figuren jeweils mit den gleichen Bezugszeichen versehen. Die dargestellten Bestandteile sowie die Größenverhältnisse der Be- standteile untereinander sind nicht als maßstabsgerecht anzu¬ sehen .
Der in Figur 1 schematisch im Querschnitt dargestellte opto¬ elektronische Halbleiterchip 1 weist eine Halbleiterschich- tenfolge 2 auf, die durch einen Graben 13 in nebeneinander angeordnete aktive Bereiche IIa, IIb unterteilt ist.
Die Halbleiterschichtenfolge 2 weist einen ersten Halbleiter¬ bereich 3 eines ersten Leitungstyps und einen zweiten Halb- leiterbereich 5 eines zweiten Leitungstyps auf. Vorzugsweise ist der erste Halbleiterbereich 3 ein p-Typ-Halbleiterbereich und der zweite Halbleiterbereich 5 ein n-Typ- Halbleiterbereich . Zwischen dem ersten Halbleiterbereich 3 und dem zweiten Halbleiterbereich 5 ist eine aktive Zone 4 angeordnet .
Die aktive Zone 4 des optoelektronischen Halbleiterchips 1 ist eine zur Emission von Strahlung geeignete aktive Zone. Bei dem optoelektronischen Halbleiterchip 1 handelt es sich um eine Lumineszenzdiode, insbesondere um eine LED. Die akti¬ ve Zone 4 kann zum Beispiel als pn-Übergang, als Doppelhe¬ terostruktur, als Einfach-Quantentopfstruktur oder Mehrfach- Quantentopfstruktur ausgebildet sein.
Die Halbleiterschichtenfolge 2 des Halbleiterchips 1 basiert vorzugsweise auf einem III-V-Verbindungshalbleitermaterial, insbesondere auf einem Arsenid-, Nitrid- oder Phosphid- Verbindungshalbleitermaterial . Beispielsweise kann die Halb¬ leiterschichtenfolge 2 InxAlyGa]__x_yN, InxAlyGa]__x_yP oder InxAlyGa]__x_yAs, jeweils mit O ^ x ^ l, O ^ y ^ l und
x + y < 1, enthalten. Dabei muss das III-V-
Verbindungshalbleitermaterial nicht zwingend eine mathema¬ tisch exakte Zusammensetzung nach einer der obigen Formeln aufweisen. Vielmehr kann es einen oder mehrere Dotierstoffe sowie zusätzliche Bestandteile aufweisen, die die physikali¬ schen Eigenschaften des Materials im Wesentlichen nicht ändern. Der Einfachheit halber beinhalten obige Formeln jedoch nur die wesentlichen Bestandteile des Kristallgitters, auch wenn diese teilweise durch geringe Mengen weiterer Stoffe er¬ setzt sein können.
Der Halbleiterchip 1 ist mit einer Verbindungsschicht 21, bei der es sich insbesondere um eine Lotschicht aus einem Metall oder einer Metalllegierung handeln kann, mit einem Trägersubstrat 10 verbunden. Zur elektrischen Kontaktierung weist der Halbleiterchip 1 eine erste elektrische Kontaktschicht 7 und eine zweite elekt¬ rische Kontaktschicht 8 auf. Sowohl die erste elektrische Kontaktschicht 7 als auch die zweite elektrische Kontakt- schicht 8 sind zumindest bereichsweise zwischen einer dem Trägersubstrat 10 zugewandten Hauptfläche der Halbleiter¬ schichtenfolge 2 und dem Trägersubstrat 10 angeordnet. Die erste elektrische Kontaktschicht 7 und die zweite elektrische Kontaktschicht 8 sind mittels einer elektrisch isolierenden Schicht 9 elektrisch voneinander isoliert. Die elektrisch isolierende Schicht 9 enthält vorzugsweise ein Siliziumoxid, ein Siliziumnitrid, ein Siliziumoxinitrid, ein Aluminiumoxid oder besteht daraus. Alternativ kann die elektrisch isolierende Schicht 9 auch andere Oxide oder Nitride enthalten.
Die dem Trägersubstrat 10 gegenüberliegende zweite Hauptflä¬ che 12 der Halbleiterschichtenfolge 2 dient als Strahlungs¬ auskoppelfläche 19 des optoelektronischen Halbleiterchips 1 und ist vorteilhaft frei von elektrischen Kontaktschichten. Um die Strahlungsauskopplung zu verbessern, kann die Strahlungsauskoppelfläche 19 mit einer Auskoppelstruktur 23 oder einer Aufrauung versehen sein.
Um die Strahlungsausbeute des optoelektronischen Halbleiter- chips 1 zu verbessern, ist zwischen der Halbleiterschichtenfolge 2 und dem Trägersubstrat 10 eine Spiegelschicht 6 ange¬ ordnet. Die Spiegelschicht 6 ist dem ersten Halbleiterbereich 3 an der dem Trägersubstrat 10 zugewandten Seite nachgeordnet und kann insbesondere an die Halbleiterschichtenfolge 2 an- grenzen. Es ist auch möglich, dass zwischen dem ersten Halbleiterbereich 3 und der Spiegelschicht 6 eine Zwischenschicht angeordnet ist, beispielsweise eine dünne Haftvermittler¬ schicht. Die Spiegelschicht 6 enthält bevorzugt Silber oder besteht daraus. Silber zeichnet sich durch eine hohe Reflek- tivität im sichtbaren Spektralbereich und eine gute elektrische Leitfähigkeit aus. Die Spiegelschicht 6 hat zum einen die Funktion, von der aktiven Zone 4 in Richtung des Trä- gersubstrats 10 emittierte Strahlung zur Strahlungsauskoppel¬ fläche 19 zu reflektieren. Weiterhin dient die Spiegelschicht 6 auch zur elektrischen Kontaktierung des ersten Halbleiterbereichs 3. Insbesondere grenzt die Spiegelschicht 6 an der dem Trägersubstrat 10 zugewandten Seite an die erste elektri- sehe Kontaktschicht 7 an und ist somit mit der ersten
elektrischen Kontaktschicht 7 elektrisch leitend verbunden.
Die erste elektrische Kontaktschicht 7 bedeckt vorzugsweise die dem Trägersubstrat 10 zugewandte Grenzfläche der Spiegel- Schicht. Die erste elektrische Kontaktschicht 7 enthält vor¬ zugsweise Gold, Titan, Chrom, Platin, Titannitrid, Titanwolf¬ ramnitrid oder Nickel oder besteht daraus. Diese Materialien zeichnen sich dadurch aus, dass sie elektrisch leitfähig und zudem chemisch inert sind. Auf diese Weise wird die Spiegel- schicht 6 in den Bereichen, in denen sie von der ersten elektrischen Kontaktschicht 7 bedeckt ist, vorteilhaft vor Korrosion geschützt.
Die zweite elektrische Kontaktschicht 8 ist durch einen
Durchbruch 18, der durch den ersten Halbleiterbereich 3 und die aktive Zone 4 hindurch verläuft, an den zweiten Halblei¬ terbereich 5 elektrisch leitend angeschlossen. Im Bereich des Durchbruchs 18 sind die aktive Zone 4, der erste Halbleiter¬ bereich 3, die Spiegelschicht 6 und die erste elektrische Kontaktschicht 7 zum Beispiel mittels der elektrisch isolie¬ renden Schicht 9 von der zweiten elektrischen Kontaktschicht 8 isoliert. Die zweite elektrische Kontaktschicht 8 fungiert in den Be¬ reichen, in denen sie direkt an die Halbleiterschichtenfolge 2 angrenzt, vorteilhaft nicht nur als Kontaktschicht, sondern auch als reflektierende Schicht, die Strahlung zur als Strah- lungsaustrittsflache dienenden zweiten Hauptfläche 12 der
Halbleiterschichtenfolge 2 hin reflektiert. Die zweite elekt¬ rische Kontaktschicht 8 weist daher vorteilhaft ein Metall oder eine Metalllegierung mit einer hohen Reflektivität auf, insbesondere Silber, Aluminium oder eine Legierung mit Silber oder Aluminium.
Die aktiven Bereiche IIa, IIb des optoelektronischen Halb¬ leiterchips 1 sind vorzugsweise in Reihe geschaltet. Der optoelektronische Halbleiterchip 1 weist beispielsweise einen ersten Anschlusskontakt 14a und einen zweiten Anschlusskontakt 14b auf, bei denen es sich zum Beispiel jeweils um ein neben der Halbleiterschichtenfolge 2 angeordnetes Bondpad handelt. Bei dem Ausführungsbeispiel ist der erste Anschluss¬ kontakt 14a über einen Teilbereich 8a der zweiten elektri- sehen Kontaktschicht 8 mit dem zweiten Halbleiterbereich 5 eines ersten aktiven Bereichs IIa verbunden. Der zweite Halb¬ leiterbereich 5 ist zum Beispiel der n-Typ-Halbleiterbereich des ersten aktiven Bereichs IIa. Der erste Halbleiterbereich 3, beispielsweise der p-Typ-Halbleiterbereich des ersten ak- tiven Bereichs IIa, ist über die Spiegelschicht 6, die erste elektrische Kontaktschicht 7 und einen Teilbereich 8b der zweiten elektrischen Kontaktschicht 8 mit dem zweiten Halbleiterbereich 5 des zweiten aktiven Bereichs IIb elektrisch leitend verbunden. Der erste Halbleiterbereich 3 des zweiten aktiven Bereichs IIb ist über einen Bereich der ersten elektrischen Kontaktschicht 7 mit dem zweiten Anschlusskontakt 14b elektrisch leitend verbunden. Die Bereiche 8a, 8b der zweiten elektrischen Kontaktschicht 8 sind mittels einer elektrisch isolierenden Schicht 22 untereinander und von der Lotschicht 21 elektrisch isoliert. Auf diese Weise sind bei¬ spielsweise der erste aktive Bereich IIa und der zweite akti¬ ve Bereich IIb in Reihe geschaltet.
Bei dem Ausführungsbeispiel ist zur Vereinfachung der Darstellung nur eine Reihenschaltung von zwei aktiven Bereichen IIa, IIb dargestellt. Mit einer geeigneten Strukturierung der elektrischen Kontaktschichten 7, 8 können in Abwandlung des Ausführungsbeispiels eine Vielzahl weiterer aktiver Bereiche in Reihe geschaltet werden. Insbesondere können die mehreren aktiven Bereiche IIa, IIb in einer Matrix aus Zeilen und Spalten angeordnet werden. Der Graben 13 zwischen den aktiven Bereichen IIa, IIb durchtrennt die Halbleiterschichtenfolge 2 und die Spiegelschicht 6 zwischen den aktiven Bereichen IIa, IIb. Die Spiegelschicht 6 weist daher dem Graben 13 zugewandte Seitenflächen 16 auf. Die dem Graben 13 zugewandten Seitenflächen 16 der Spiegel- schicht 6 sind zum Schutz vor Umwelteinflüssen, insbesondere zum Schutz vor dem Eindringen von Feuchtigkeit und vor Oxida- tion, mit einer dielektrischen Verkapselungsschicht 9 verse¬ hen. Die dielektrische Verkapselungsschicht 9 enthält vor¬ zugsweise ein Aluminiumoxid oder ein Siliziumoxid oder be- steht daraus. Insbesondere kann die dielektrische Verkapse¬ lungsschicht 9 eine Si02-Schicht sein.
Die dielektrische Verkapselungsschicht 9 kann eine Doppel¬ funktion aufweisen und gleichzeitig die elektrisch isolieren- de Schicht 9 zwischen der ersten Kontaktschicht 7 und der zweiten Kontaktschicht 8 ausbilden. Weiterhin bedeckt die dielektrische Verkapselungsschicht 9 vorteilhaft auch die Seitenflächen 20 der Halbleiterschichtenfolge und die Strah- lungsaustrittsflache 19. Die Halbleiterschichtenfolge 2 ist also vorteilhaft vollständig von der dielektrischen Verkapse- lungsschicht 9 bedeckt. Vorteilhaft können durch die dielekt¬ rische Verkapselungsschicht 9 eventuell an den Oberflächen der Halbleiterschichtenfolge 2 vorhandene feine Risse ge¬ schlossen werden. Die vollständige Verkapselung der Halbleiterschichenfolge 2 ist daher vorteilhaft für die Lang¬ zeitstabilität des Halbleiterchips 1. Die dielektrische Verkapselungsschicht 9 weist vorzugsweise eine mittels Abscheidung aus der Gasphase hergestellte
Schicht auf, welche frei von Poren ist und die Struktur, auf die sie aufgebracht ist, konform bedeckt. Die dielektrische Verkapselungsschicht 9 kann auch als Spin-on-Glas abgeschie- den werden. Eine solche mittels konformer Abscheidung aus der Gasphase oder als Spin-on-Glas abgeschiedene dielektrische Verkapselungsschicht 9 weist vorteilhaft eine hohe Beständig¬ keit gegen Korrosion und das Eindringen von Feuchtigkeit auf. Die dielektrische Verkapselungsschicht 9 kann mehrere Teil¬ schichten aufweisen. Beispielsweise kann die dielektrische Verkapselungsschicht 9 eine mittels Abscheidung aus der Gas¬ phase hergestellte erste Teilschicht, welche unmittelbar an die Seitenfläche 16 der Spiegelschicht 6 angrenzt, und eine darüber angeordnete zweite Teilschicht aufweisen. Die zweite Teilschicht kann in diesem Fall beispielsweise ein anderes Material aufweisen und/oder mit einem anderen Beschichtungs- verfahren hergestellt werden. Es ist beispielsweise möglich, dass mindestens eine Teilschicht eine mittels thermischer Zersetzung von Tetraethylorthosilikat (TEOS) hergestellte Si¬ liziumdioxid-Schicht aufweist. Die aktiven Bereiche IIa, IIb bei dem optoelektronischen Halbleiterchip 1 der Figur 1 sind jeweils an einer Seite einer Außenseite 15 des Halbleiterchips 1 zugewandt. Daher weist die Spiegelschicht 6 der Teilbereiche IIa, IIb jeweils eine Seitenfläche 17 auf, die der Außenseite 15 des Halb¬ leiterchips 1 zugewandt ist. Die den Außenseiten 15 des Halb¬ leiterchips 1 zugewandten Seitenflächen 17 der Spiegelschicht 6 weisen vorteilhaft jeweils eine metallische Verkapselungs- schicht 7 auf. Die metallische Verkapselungsschicht 7 enthält mindestens eine Schicht aus einem Metall oder einer Metallle¬ gierung. Die metallische Verkapselungsschicht 7 kann auch aus mehreren Teilschichten gebildet sein, die jeweils ein Metall oder eine Metalllegierung aufweisen. Vorzugsweise enthält die metallische Verkapselungsschicht mindestens eines der Metalle Platin, Titan oder Gold. Insbesondere kann die metallische
Verkapselungsschicht 7 eine Schichtenfolge, die eine Platin¬ schicht, eine Goldschicht und eine Titanschicht enthält, auf¬ weisen . Bei dem Ausführungsbeispiel fungiert die metallische Verkap¬ selungsschicht 7 gleichzeitig als die erste elektrische Kon¬ taktschicht 7 des optoelektronischen Halbleiterchips 1. Die metallische Verkapselungsschicht 7 hat vorteilhaft eine Dop¬ pelfunktion. In ihrer Eigenschaft als erste elektrische Kon- taktschicht 7 kontaktiert sie die der Halbleiterschichtenfol¬ ge 2 gegenüberliegende Seite der Spiegelschicht 6. An den Seitenflächen 17 der Spiegelschicht 6, die den Außenseiten 15 des Halbleiterchips 1 zugewandt sind, bedeckt die metallische Verkapselungsschicht 7 die Seitenflächen 17 und schützt auf diese Weise die Seitenflächen 17 vor Korrosion, insbesondere dem Eindringen von Feuchtigkeit und/oder Oxidation. Die metallische Verkapselungsschicht 7 hat weiterhin den Vor¬ teil, dass sie die den Außenseiten 15 des Halbleiterchips 1 zugewandten Seitenflächen 17 der Spiegelschicht 6 vor einer mechanischen Beschädigung schützt. Dies ist insbesondere dann vorteilhaft, wenn der optoelektronische Halbleiterchip 1 mit einer Vielzahl weiterer optoelektronischer Halbleiterchips auf einem Wafer hergestellt wird, der durch einen Vereinze- lungsprozess wie beispielsweise Sägen oder Laserstrahlschnei¬ den zu einzelnen optoelektronischen Halbleiterchips 1 zer- trennt wird. Die Außenseiten 15 des optoelektronischen Halbleiterchips 1 können insbesondere Trennflächen sein, die durch einen Trennprozess wie beispielsweise Laserstrahl¬ schneiden oder Sägen erzeugt wurden. Es hat sich herausgestellt, dass bei einer Verkapselung der Spiegelschicht 6 mit einer dielektrischen Verkapselungsschicht an den Außenseiten 15 des Halbleiterchips 1 möglicherweise eine mechanische Be¬ schädigung der Verkapselungsschicht auftreten kann. Eine sol¬ che mögliche Beeinträchtigung der Verkapselungsschicht wird durch die Verwendung einer metallischen Verkapselungsschicht 7 an den der Außenseite 15 des Halbleiterchips 1 zugewandten Seitenflächen 17 der Spiegelschicht 6 verhindert.
Da die den Gräben 13 zugewandten Seitenflächen 16 der Spiegelschicht 6 nicht einer Trennfläche zugewandt sind, bietet an diesen Seitenflächen 16 der Spiegelschicht 6 eine dielekt¬ rische Verkapselungsschicht 9 einen ausreichenden Schutz der Spiegelschicht 6. Die dielektrische Verkapselungsschicht 9, welche die den Gräben 13 zugewandten Seitenflächen 16 der Spiegelschicht 6 bedeckt, ist vorteilhaft transparent für die von der aktiven Zone 4 emittierte Strahlung. Dies hat den
Vorteil, dass in Richtung der dielektrischen Verkapselungsschicht 9 emittierte Strahlung die Verkapselungsschicht durchdringen kann und an der Spiegelschicht 6 und/oder der zweiten elektrischen Kontaktschicht 8 in Richtung einer
Strahlungsaustrittsfläche 19 des optoelektronischen Halb¬ leiterchips 1 reflektiert wird. Durch die Verwendung einer transparenten dielektrischen Verkapselungsschicht 9 an den Seitenflächen 16 der Spiegelschicht 6, die den Gräben 13 zu¬ gewandt sind, wird daher die Strahlungsausbeute des opto¬ elektronischen Halbleiterchips 1 vorteilhaft erhöht.
An den Außenseiten 15 des Halbleiterchips wird dagegen eine zumindest geringfügige Absorption von Strahlung in der metal¬ lischen Verkapselungsschicht 7, welche die Seitenflächen 17 der Spiegelschicht 6 bedeckt, zugunsten einer verbesserten mechanischen Stabilität in Kauf genommen. Durch die Verwendung einer dielektrischen Verkapselungsschicht 9 an den dem mindestens einen Graben 13 zwischen den aktiven Bereichen IIa, IIb zugewandten Seitenflächen 16 der Spiegelschicht 6 und die Verwendung einer metallischen Verkapselungsschicht 7 an den der Außenseite 15 zugewandten Seitenflächen 17 der Spiegelschicht 6 wird eine hohe Strahlungsausbeute erzielt, ohne die mechanische Stabilität in den kritischen Bereichen der den Außenseiten 15 zugewandten Seitenflächen 17 der Spiegelschicht 6 zu beeinträchtigen.
Bei einer besonders bevorzugten Ausgestaltung weist die Spie- gelschicht 6 eine kleinere laterale Ausdehnung als die Halb¬ leiterschichtenfolge 2 auf, sodass sich Teilbereiche der die¬ lelektrischen Verkapselungsschicht 9 und/oder der metalli¬ schen Verkapselungsschicht 7 unter die Halbleiterschichtenfolge 2 erstrecken. Die Seitenflächen 16, 17 der Spiegel- schicht 6 sind bei dieser Ausgestaltung vorteilhaft von den Seitenflächen 20 der Halbleiterschichtenfolge 2 beabstandet. Der Abstand zwischen den Seitenflächen 20 der Halbleiterschichtenfolge 2 und den Seitenflächen 16, 17 der Spiegel- Schicht 6 beträgt bevorzugt zwischen 0,5 ym und 5 μιτι, beson¬ ders bevorzugt etwa 3 ym. Auf diese Weise wird die Spiegel¬ schicht 6 besonders effektiv geschützt. Bei dem optoelektronischen Halbleiterchip 1 können die mehreren aktiven Bereiche in einer Matrix aus mehreren Zeilen und Spalten angeordnet sein. Vorzugsweise sind alle aktiven Be¬ reiche der mehreren Zeilen und Spalten in Reihe geschaltet. Die Betriebsspannung des optoelektronischen Halbleiterchips ist in diesem Fall gleich der Summe der Betriebsspannungen der Vielzahl der aktiven Bereiche. Die Betriebsspannung des optoelektronischen Halbleiterchips kann beispielsweise 10 V oder mehr, 30 V oder mehr, oder sogar 60 V oder mehr betragen .
In den folgenden Figuren 2, 3 und 4 sind Ausführungsbeispiele eines optoelektronischen Halbleiterchips 1 dargestellt, bei denen der optoelektronische Halbleiterchip 1 jeweils 16 akti¬ ve Bereiche 11, 12 aufweist, die in vier Zeilen und vier Spalten angeordnet sind.
Figur 2 zeigt schematisch eine Aufsicht auf ein Ausführungs¬ beispiel des optoelektronischen Halbleiterchips 1. Zur Ver¬ einfachung der Darstellung sind nur die Umrisse der aktiven Bereiche 11, 12 dargestellt. Die aktiven Bereiche 11, 12 sind durch Gräben 13 voneinander getrennt. Die Umrisse der aktiven Bereiche 11, 12 sind zum Teil mit durchgezogenen schwarzen Linien und zum Teil mit gepunkteten schwarzen Linien dargestellt. Die durchgezogenen schwarzen Linien symbolisieren, dass die Spiegelschicht des jeweiligen aktiven Bereichs 11, 12 an dieser Seitenfläche mit einer metallischen Verkapse- lungsschicht 7 versehen ist. Die gepunkteten schwarzen Linien symbolisieren, dass die Spiegelschicht der aktiven Bereiche 11, 12 an dieser Seitenfläche mit einer dielektrischen Verkapselungsschicht 9 versehen ist.
Der optoelektronische Halbleiterchip 1 gemäß dem Ausführungs- beispiel der Figur 2 weist äußere aktive Bereiche 11 auf, bei denen zumindest eine Außenfläche des aktiven Bereichs 11 an einer Außenseite des optoelektronischen Halbleiterchips 1 an¬ grenzt. Weiterhin weisen die aktiven Bereiche innere aktive Bereiche 12 auf, die zu allen Seiten hin einem Graben 13 zu- gewandt sind.
In den äußeren aktiven Bereichen 11 weisen alle Seitenflächen der Spiegelschicht, die einer Außenseite des Halbleiterchips 1 zugewandt sind, eine metallische Verkapselungsschicht 7 auf. Die den Gräben 13 zugewandten Seitenflächen der Spiegelschicht weisen jeweils eine dielektrische Verkapselungs¬ schicht 9 auf. In den inneren aktiven Bereichen 12 sind alle Seitenflächen der Spiegelschicht einem Graben 13 zugewandt, wobei alle Seitenflächen der Spiegelschicht mit einer die- lektrischen Verkapselungsschicht 9 versehen sind.
Auf diese Weise werden die Seitenflächen der Spiegelschicht, die den Außenseiten des Halbleiterchips 1 zugewandt sind, mittels der metallischen Verkapselungsschicht vor mechani- scher Beschädigung geschützt, wobei gleichzeitig aufgrund der dielektrischen Verkapselungsschicht 9 auf den Seitenflächen der Spiegelschicht, die den Gräben 13 zugewandt sind, eine Verminderung der Absorption von Strahlung erzielt wird. In Figur 3 ist eine Abwandlung des in Figur 2 dargestellten
Ausführungsbeispiels dargestellt. Wie bei dem Ausführungsbei¬ spiel der Figur 2 sind in den äußeren aktiven Bereichen 11 alle Seitenflächen der Spiegelschicht, die einer Außenseite des optoelektronischen Halbleiterchips 1 zugewandt sind, mit einer metallischen Verkapselungsschicht 7 versehen. In den inneren aktiven Bereichen 12 sind alle Seitenflächen der Spiegelschicht mit einer dielektrischen Verkapselungsschicht 9 versehen.
Im Unterschied zu dem in Figur 2 dargestellten Ausführungsbeispiel sind die Seitenflächen der Spiegelschicht in den äu¬ ßeren aktiven Bereichen 11, die einem Graben 13 zugewandt sind, nicht ganzflächig mit einer dielektrischen Spiegelschicht 9 versehen. Vielmehr sind die Seitenflächen der Spiegelschicht in den äußeren aktiven Bereichen 11, die einem Graben 13 zugewandt sind und an einer Seite an eine Außensei¬ te des Halbleiterchips 1 angrenzen, in einem der Außenseite benachbarten ersten Bereich 16a mit einer metallischen Verkapselungsschicht 7 und in einem zweiten Bereich 16b mit ei¬ ner dielektrischen Verkapselungsschicht 9 versehen. Bei die¬ ser Ausgestaltung weisen also in den äußeren aktiven Bereichen 11 nicht nur die einer Außenseite des Halbleiterchips 1 zugewandten Seitenflächen der Spiegelschicht eine metallische Verkapselungsschicht 7 auf, sondern auch ein der Außenseite benachbarter Bereich derjenigen Seitenflächen der Spiegelschicht, die einem Graben 13 zugewandt sind. Auf diese Weise werden vorteilhaft auch die der Außenseite benachbarten Be- reiche 16a der Seitenfläche der Spiegelschicht vor einer me¬ chanischen Beschädigung geschützt.
Die der Außenseite des Halbleiterchips 1 benachbarten Berei¬ che 16a der Seitenflächen der Spiegelschicht, die mit einer metallischen Verkapselungsschicht 7 versehen sind, weisen vorzugsweise eine Breite zwischen 5 ym und 10 ym auf. Mit an¬ deren Worten erstreckt sich die metallische Verkapselungs¬ schicht 7 von den Außenseiten her jeweils mindestens 5 ym und höchstens in das Innere des optoelektronischen Halbleiterchips 1 hinein. Bei dieser Ausgestaltung wird vorteilhaft ein verbesserter mechanischer Schutz der Spiegelschicht in der Nähe der Außenseiten des Halbleiterchips erzielt, ohne dass dabei eine wesentliche Erhöhung der Absorption in der metal¬ lischen Verkapselungsschicht 7 auftritt.
Eine weitere Abwandlung des in Figur 2 dargestellten Ausführungsbeispiels ist in Figur 4 dargestellt. Bei dieser Ausge- staltung sind in den äußeren aktiven Bereichen 11 alle Seitenflächen der Spiegelschicht mit einer metallischen Verkapselungsschicht 7 versehen. In den inneren aktiven Bereichen 12, bei denen die Spiegelschicht jeweils einem Graben 13 zu¬ gewandt ist, ist die Spiegelschicht jeweils mit einer die- lektrischen Verkapselungsschicht 9 versehen. Da die Spiegel¬ schicht der äußeren aktiven Bereiche 11 bei dieser Ausgestal¬ tung jeweils vollständig umlaufend mit einer metallischen Verkapselungsschicht 7 versehen ist, ist die Spiegelschicht in den äußeren aktiven Bereichen 11 besonders gut gegen me- chanische Beschädigungen geschützt. Allerdings muss bei die¬ ser Ausgestaltung im Vergleich zu den beiden vorherigen Ausführungsbeispielen eine etwas stärkere Absorption von Strahlung an den den Gräben 13 zugewandten Seitenflächen der Spiegelschicht in den äußeren aktiven Bereichen 11 in Kauf genom- men werden.
Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele beschränkt. Vielmehr umfasst die Erfin¬ dung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder die¬ se Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist.

Claims

Optoelektronischer Halbleiterchip (1), umfassend:
- eine Halbleiterschichtenfolge (2), die eine zur Emis¬ sion von Strahlung geeignete aktive Zone (4) aufweist,
- ein Trägersubstrat (10), und
- eine Spiegelschicht (6), die zwischen der Halbleiter¬ schichtenfolge (2) und dem Trägersubstrat (10) angeord¬ net ist, wobei
- die Halbleiterschichtenfolge (2) in mehrere nebenei¬ nander angeordnete aktive Bereiche (11, 12) unterteilt ist,
- die mehreren aktiven Bereiche (11, 12) jeweils durch einen Graben (13) in der Halbleiterschichtenfolge (2) voneinander getrennt sind, wobei der Graben jeweils die Halbleiterschichtenfolge (2) und die Spiegelschicht (6) durchtrennt,
- die Spiegelschicht (6) Seitenflächen (16), die einem Graben (13) zugewandt sind, und Seitenflächen (17), die einer Außenseite (15) des Halbleiterchips (1) zugewandt sind, aufweist,
- die einer Außenseite (15) des Halbleiterchips (1) zu¬ gewandten Seitenflächen (17) der Spiegelschicht (17) ei ne metallische Verkapselungsschicht (7) aufweisen, und
- zumindest ein Teil der einem Graben (13) zugewandten Seitenflächen (16) der Spiegelschicht (6) eine dielekt¬ rische Verkapselungsschicht (9) aufweist.
Optoelektronischer Halbleiterchip nach einem der vorher gehenden Ansprüche,
wobei alle einem Graben (13) zugewandten Seitenflächen (16) der Spiegelschicht eine dielektrische Verkapse- lungsschicht (9) aufweisen.
Optoelektronischer Halbleiterchip nach einem der vorher gehenden Ansprüche,
wobei die aktiven Bereiche (11, 12) mindestens einen in neren aktiven Bereich (12), bei dem alle Seitenflächen
(16) der Spiegelschicht (6) jeweils einem Graben (13) zugewandt sind, und äußere aktive Bereiche (11), bei de nen zumindest eine Seitenfläche (17) der Spiegelschicht
(6) einer Außenseite (15) des Halbeleiterchips (1) zuge wandt ist, aufweisen.
Optoelektronischer Halbleiterchip nach Anspruch 3, wobei Seitenflächen (16) der Spiegelschicht in den äuße ren aktiven Bereichen (11), die einem Graben (13) zugewandt sind und an einer Seite einer Außenseite (15) des Halbleiterchips (1) benachbart sind, in einem der Außen seite (15) benachbarten äußeren Bereich (16a) eine metallische Verkapselungsschicht (7) und in einem inneren Bereich (16b) eine dielektrische Verkapselungsschicht (9) aufweisen.
Optoelektronischer Halbleiterchip nach Anspruch 4, bei dem der der Außenseite (15) benachbarte Bereich (16a), der die metallische Verkapselungsschicht (7) auf weist, eine Breite zwischen 5 ym und 10 ym aufweist..
Optoelektronischer Halbleiterchip nach Anspruch 3, wobei in den äußeren aktiven Bereichen (11) alle einem Graben (13) zugewandten Seitenflächen (16) der Spiegelschicht, die an einer Seite der Außenseite (15) des Halbleiterchips (1) benachbart sind, eine metallische Verkapselungsschicht (7) aufweisen.
7. Optoelektronischer Halbleiterchip nach Anspruch 3,
wobei in den äußeren aktiven Bereichen (11) alle Seitenflächen (16, 17) der Spiegelschicht (6) eine metallische Verkapselungsschicht (7) aufweisen.
8. Optoelektronischer Halbleiterchip nach einem der vorhergehenden Ansprüche,
wobei die dielektrische Verkapselungsschicht (9) ein Aluminiumoxid oder ein Siliziumoxid enthält.
9. Optoelektronischer Halbleiterchip nach einem der vorhergehenden Ansprüche,
wobei die dielektrische Verkapselungsschicht (9) frei von Poren ist.
10. Optoelektronischer Halbleiterchip nach einem der vorhergehenden Ansprüche,
wobei die metallische Verkapselungsschicht (7) eine oder mehrere Schichten aus einem Metall oder einer Metallle¬ gierung aufweist.
11. Optoelektronischer Halbleiterchip nach einem der vorhergehenden Ansprüche,
wobei die metallische Verkapselungsschicht (7) mindes¬ tens eines der Metalle Platin, Titan oder Gold aufweist.
12. Optoelektronischer Halbleiterchip nach einem der vorhergehenden Ansprüche,
wobei die Spiegelschicht (6) eine kleinere laterale Aus¬ dehnung als die Halbleiterschichtenfolge (2) aufweist, und sich Teilbereiche der dielektrischen Verkapselungs- Schicht (9) und/oder der metallischen Verkapselungs- schicht (7) unter die Halbleiterschichtenfolge (2) er¬ strecken .
13. Optoelektronischer Halbleiterchip nach einem der vorhergehenden Ansprüche,
wobei die Halbleiterschichtenfolge (2) vollständig von der dielektrischen Verkapselungsschicht (9) bedeckt ist.
14. Optoelektronischer Halbleiterchip nach einem der vorhergehenden Ansprüche,
wobei die mehreren aktiven Bereiche (11, 12) eine Matrix aus mehreren Zeilen und Spalten ausbilden.
15. Optoelektronischer Halbleiterchip nach einem der vorhergehenden Ansprüche,
wobei die mehreren aktiven Bereiche (11, 12) in Reihe geschaltet sind.
PCT/EP2013/069472 2012-09-20 2013-09-19 Optoelektronischer halbleiterchip mit mehreren nebeneinander angeordneten aktiven bereichen Ceased WO2014044752A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2015532408A JP6139687B2 (ja) 2012-09-20 2013-09-19 互いに並んで配置された複数の活性領域を有するオプトエレクトロニクス半導体チップ
US14/428,333 US9299897B2 (en) 2012-09-20 2013-09-19 Optoelectronic semiconductor chip having a plurality of active regions arranged alongside one another
KR1020157007867A KR102075183B1 (ko) 2012-09-20 2013-09-19 서로 나란히 배치되는 복수의 활성 영역을 포함한 광전자 반도체 칩
CN201380049143.5A CN104823287B (zh) 2012-09-20 2013-09-19 具有多个并排设置的有源区域的光电子半导体芯片

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102012108879.9 2012-09-20
DE102012108879.9A DE102012108879B4 (de) 2012-09-20 2012-09-20 Optoelektronischer Halbleiterchip mit mehreren nebeneinander angeordneten aktiven Bereichen

Publications (1)

Publication Number Publication Date
WO2014044752A1 true WO2014044752A1 (de) 2014-03-27

Family

ID=49212784

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2013/069472 Ceased WO2014044752A1 (de) 2012-09-20 2013-09-19 Optoelektronischer halbleiterchip mit mehreren nebeneinander angeordneten aktiven bereichen

Country Status (6)

Country Link
US (1) US9299897B2 (de)
JP (2) JP6139687B2 (de)
KR (1) KR102075183B1 (de)
CN (1) CN104823287B (de)
DE (1) DE102012108879B4 (de)
WO (1) WO2014044752A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018525821A (ja) * 2015-08-27 2018-09-06 エルジー イノテック カンパニー リミテッド 発光素子及びこれを含む発光素子パッケージ

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014102029A1 (de) * 2014-02-18 2015-08-20 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von Halbleiterbauelementen und Halbleiterbauelement
DE102014107123A1 (de) * 2014-05-20 2015-11-26 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips sowie optoelektronischer Halbleiterchip
KR102197082B1 (ko) * 2014-06-16 2020-12-31 엘지이노텍 주식회사 발광 소자 및 이를 포함하는 발광소자 패키지
DE102015114587A1 (de) * 2015-09-01 2017-03-02 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102015120323A1 (de) * 2015-11-24 2017-05-24 Osram Opto Semiconductors Gmbh Leuchtdiodenchip mit einer reflektierenden Schichtenfolge
DE102016124847B4 (de) * 2016-12-19 2023-06-07 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102017123242A1 (de) 2017-10-06 2019-04-11 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines oder einer Mehrzahl von Halbleiterchips und Halbleiterchip
CN109891610A (zh) * 2018-10-11 2019-06-14 厦门市三安光电科技有限公司 一种发光二极管元件及其制作方法
DE102019105402A1 (de) * 2019-03-04 2020-09-10 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Strahlungsemittierender halbleiterchip, strahlungsemittierendes halbleiterbauelement und scheinwerfer

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2290689A2 (de) * 2009-08-31 2011-03-02 LG Innotek Co., Ltd. Lichtemittierende Vorrichtung und lichtemittierendes Vorrichtungspaket damit
US20110101390A1 (en) * 2008-02-29 2011-05-05 OSRAM Opio Semiconductors GmbH Monolithic, Optoelectronic Semiconductor Body and Method for the Production Thereof
US20110291120A1 (en) * 2010-06-01 2011-12-01 Samsung Electronics Co., Ltd. Light Emitting Devices Using Connection Structures And Methods Of Manufacturing The Same
WO2011157523A1 (de) 2010-06-17 2011-12-22 Osram Opto Semiconductors Gmbh Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
DE102010045784A1 (de) * 2010-09-17 2012-03-22 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI223460B (en) * 2003-09-23 2004-11-01 United Epitaxy Co Ltd Light emitting diodes in series connection and method of making the same
DE102007022947B4 (de) * 2007-04-26 2022-05-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
US8368100B2 (en) * 2007-11-14 2013-02-05 Cree, Inc. Semiconductor light emitting diodes having reflective structures and methods of fabricating same
DE102008016525A1 (de) 2008-03-31 2009-11-26 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
US8324083B2 (en) * 2008-09-30 2012-12-04 Toyoda Gosei Co., Ltd. Method for producing group III nitride compound semiconductor element
DE102009033686A1 (de) 2009-07-17 2011-01-20 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines anorganischen optoelektronischen Halbleiterbauteils
DE102010009717A1 (de) 2010-03-01 2011-09-01 Osram Opto Semiconductors Gmbh Leuchtdiodenchip
KR101761385B1 (ko) * 2010-07-12 2017-08-04 엘지이노텍 주식회사 발광 소자
DE102010033137A1 (de) * 2010-08-03 2012-02-09 Osram Opto Semiconductors Gmbh Leuchtdiodenchip
DE102010044986B4 (de) * 2010-09-10 2026-07-16 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Leuchtdiodenchip und Verfahren zur Herstellung eines Leuchtdiodenchips
DE102011011140A1 (de) * 2011-02-14 2012-08-16 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung von optoelektronischen Halbleiterchips

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110101390A1 (en) * 2008-02-29 2011-05-05 OSRAM Opio Semiconductors GmbH Monolithic, Optoelectronic Semiconductor Body and Method for the Production Thereof
EP2290689A2 (de) * 2009-08-31 2011-03-02 LG Innotek Co., Ltd. Lichtemittierende Vorrichtung und lichtemittierendes Vorrichtungspaket damit
US20110291120A1 (en) * 2010-06-01 2011-12-01 Samsung Electronics Co., Ltd. Light Emitting Devices Using Connection Structures And Methods Of Manufacturing The Same
WO2011157523A1 (de) 2010-06-17 2011-12-22 Osram Opto Semiconductors Gmbh Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
DE102010045784A1 (de) * 2010-09-17 2012-03-22 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018525821A (ja) * 2015-08-27 2018-09-06 エルジー イノテック カンパニー リミテッド 発光素子及びこれを含む発光素子パッケージ

Also Published As

Publication number Publication date
CN104823287B (zh) 2017-10-20
JP2017098557A (ja) 2017-06-01
US9299897B2 (en) 2016-03-29
KR20150056559A (ko) 2015-05-26
JP2015533022A (ja) 2015-11-16
JP6139687B2 (ja) 2017-05-31
DE102012108879B4 (de) 2024-03-28
KR102075183B1 (ko) 2020-02-07
US20150270458A1 (en) 2015-09-24
DE102012108879A1 (de) 2014-03-20
DE102012108879A8 (de) 2014-05-15
CN104823287A (zh) 2015-08-05

Similar Documents

Publication Publication Date Title
DE102012108879B4 (de) Optoelektronischer Halbleiterchip mit mehreren nebeneinander angeordneten aktiven Bereichen
EP2149160B1 (de) Optoelektronisches bauelement und verfahren zur herstellung einer mehrzahl optoelektronischer bauelemente
EP1597776B1 (de) Lichtemitterendes halbleiterbauelement
EP2695207B1 (de) Optoelektronischer halbleiterchip
EP2149161B1 (de) Optoelektronisches bauelement
DE102010027253B4 (de) Optoelektronisches Halbleiterbauteil
WO2012110364A1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung von optoelektronischen halbleiterchips
DE102010034665A1 (de) Optoelektronischer Halbleiterchip und Verfahren zur Herstellung von optoelektronischen Halbleiterchips
DE102013100818B4 (de) Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
EP1769540B1 (de) Reflektierendes schichtsystem mit einer mehrzahl von schichten zur aufbringung auf ein iii/v-verbindungshalbleitermaterial
WO2010112298A1 (de) Optoelektronisches bauelement
WO2015177164A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterchips sowie optoelektronischer halbleiterchip
WO2012107289A1 (de) Optoelektronischer halbleiterchip mit verkapselter spiegelschicht
EP2286470A1 (de) Strahlungsemittierendes bauelement und verfahren zur herstellung eines strahlungsemittierenden bauelements
DE102010049186A1 (de) Optoelektronisches Bauelement und Verfahren zu dessen Herstellung
EP1547164B1 (de) Strahlungsemittierendes halbleiterbauelement und verfahren zu dessen herstellung
DE102014111482B4 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
WO2012107290A1 (de) Optoelektronischer halbleiterchip mit verkapselter spiegelschicht
EP2697835B1 (de) Verfahren zur herstellung eines halbleiterkörpers
EP2619807B1 (de) Optoelektronischer halbleiterchip und verfahren zu dessen herstellung
WO2016198620A1 (de) Verfahren zur herstellung von optoelektronischen konversions-halbleiterchips und verbund von konversions-halbleiterchips
WO2021043901A1 (de) Optoelektronisches bauelement und verfahren zur herstellung eines optoelektronischen bauelements
WO2017140615A1 (de) Optoelektronisches halbleiterbauelement und verfahren zur herstellung eines optoelektronischen halbleiterbauelements
WO2016188867A1 (de) Verfahren zur herstellung von optoelektronischen halbleiterbauteilen und optoelektronisches halbleiterbauteil

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13763261

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 14428333

Country of ref document: US

ENP Entry into the national phase

Ref document number: 2015532408

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 20157007867

Country of ref document: KR

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 13763261

Country of ref document: EP

Kind code of ref document: A1