WO2014038785A1 - 제어된 스타트 업이 가능한 로우 드랍아웃 회로 및 그 제어 방법 - Google Patents

제어된 스타트 업이 가능한 로우 드랍아웃 회로 및 그 제어 방법 Download PDF

Info

Publication number
WO2014038785A1
WO2014038785A1 PCT/KR2013/006448 KR2013006448W WO2014038785A1 WO 2014038785 A1 WO2014038785 A1 WO 2014038785A1 KR 2013006448 W KR2013006448 W KR 2013006448W WO 2014038785 A1 WO2014038785 A1 WO 2014038785A1
Authority
WO
WIPO (PCT)
Prior art keywords
voltage
output
current source
gate
level
Prior art date
Application number
PCT/KR2013/006448
Other languages
English (en)
French (fr)
Inventor
구만원
우영진
전진용
한대근
손영석
Original Assignee
주식회사 실리콘웍스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 실리콘웍스 filed Critical 주식회사 실리콘웍스
Publication of WO2014038785A1 publication Critical patent/WO2014038785A1/ko
Priority to US14/593,856 priority Critical patent/US20150137781A1/en

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor

Definitions

  • the present invention relates to a low dropout (LDO) circuit, and more particularly to limiting the slew rate of the output voltage by limiting the inrush current at startup without affecting the feedback loop.
  • the present invention relates to a low dropout circuit capable of controlled controlled start up.
  • LDO Low Dropout
  • the low dropout regulator includes an error amplifier, a pass element (transistor), a resistor for output voltage divider, and an output capacitor.
  • the basic operation of the LDO regulator is to feed back the error voltage (Verror) between the output voltage and the bandgap reference voltage (Vref) distributed by the output voltage divider resistor to amplify the load current, and then amplify it through the error amplifier. It is based on adjusting the gate voltage of the pass element.
  • the LDO's output capacitor When this LDO is activated, the LDO's output capacitor is quickly charged to a nominal voltage resulting in a large amount of current.
  • the power supply of the LDO included in the system may have variable characteristics and constraints. Due to the finite impedance of the power supply, this type of LDO may limit the initial charging current. When LDOs are active, inrush currents can be generated, and large amounts of inrush currents can cause the power to drop dangerously low and sometimes cause system-level problems.
  • the output of the switching converter may be pulled down by a large amount of inrush current charging the output capacitor, may trigger the switching regulator enable circuit, and in some cases forcefully reset the circuit.
  • the step-down converter may continue to cycle between charge and reset states.
  • the present invention is derived to solve the problems of the prior art as described above, by using a current source (current source) independent of the feedback loop to easily control the slew rate (slew rate) during start-up, thereby
  • An object of the present invention is to provide a low dropout circuit capable of controlled start-up capable of limiting inrush current and a control method thereof.
  • the present invention comprises a control means for controlling the slew rate between the output terminal of the amplifier and the gate terminal of the pass element, and using the current source included in the control means to the gate terminal at start-up
  • the input current and the output voltage may be controlled at start-up by inputting the voltage output from the amplifier to the gate terminal.
  • a low dropout circuit receives a feedback voltage determined by a predetermined reference voltage and an output voltage and provides a first voltage [Vref] corresponding thereto.
  • amplifier A pass element connected to an input power supply [V IN ] and an output node providing said output voltage;
  • a current source the start-up of inputting one of the first voltage provided from the amplifier and the second voltage generated using the current source to the gate of the pass element based on the level of the output voltage. It includes a control unit.
  • the pass element may be an n-type pass element, and the start-up controller
  • a current source coupled with a predetermined third voltage [V IN ' ];
  • a selector configured to provide one of the first voltage and the second voltage to a gate of the pass device; Detect the level of the output voltage, compare the sensed level of the output voltage with a predetermined threshold voltage, and when the level of the output voltage is greater than or equal to the threshold voltage, the first voltage is provided to the gate and the output voltage
  • the control unit may include a selection controller to control the selection unit so that the second voltage is provided to the gate when the level of V is smaller than the threshold voltage.
  • the third voltage may be a lamp voltage.
  • the start-up control unit may include a current source connected to a third predetermined voltage; A lamp voltage generator configured to generate a lamp voltage using an output current of the current source; A selector configured to provide one of the generated ramp voltage and the first voltage to a gate of the pass element; Detect the level of the output voltage, compare the sensed level of the output voltage with a predetermined threshold voltage, and when the level of the output voltage is greater than or equal to the threshold voltage, the first voltage is provided to the gate and the output voltage If the level of the lower than the threshold voltage may include a selection control unit for controlling the selection unit to provide the lamp voltage to the gate.
  • the lamp voltage generator includes a capacitor connected to the output terminal of the current source and the ground; And a discharge device connected to the output terminal of the current source and the ground and discharging the charging voltage of the capacitor under control by the selection controller.
  • the amplifier is an operational transconductance amplifier (OTA), and the start-up control unit includes a current source connected to a predetermined third voltage; A lamp voltage generator configured to generate a lamp voltage using an output current of the current source; A first switching element connected to an output terminal of the ramp voltage generation unit, the third voltage, and a gate of the pass element, respectively; And an output controller configured to sense the level of the output voltage and to control the output of the lamp voltage generator by comparing the sensed level of the output voltage with a predetermined threshold voltage.
  • OTA operational transconductance amplifier
  • the present invention may further include a feedback unit connected to any one of two input terminals of the output node and the amplifier and providing the feedback voltage to the amplifier.
  • the pass element may be a p-type pass element, and the start-up controller
  • a current source having one side connected to ground;
  • a selector configured to connect one of the other side of the current source and an output terminal of the amplifier with a gate of the pass element; And detect the level of the output voltage, compare the detected level of the output voltage with a predetermined threshold voltage, and when the level of the output voltage is greater than or equal to the threshold voltage, an output terminal of the amplifier is connected to the gate and the output voltage
  • the level of the lower than the threshold voltage may include a selection control unit for controlling the selection unit so that the other side of the current source is connected to the gate.
  • the start-up controller may input the first voltage to the gate of the pass element when the level of the output voltage is greater than or equal to a predetermined threshold voltage, and turn off the output of the current source.
  • a method of controlling a low dropout circuit may include: providing, by an amplifier, a feedback voltage determined by a predetermined reference voltage and an output voltage, a first voltage corresponding to the input voltage; Generating a second voltage using the current source; And selectively inputting any one of the first voltage and the second voltage to a gate of a pass element connected between an input power supply and an output node providing the output voltage based on the level of the output voltage. do.
  • the generating of the second voltage using the current source may generate the second voltage using the current source disposed independently of the feedback loop including the amplifier.
  • a method of controlling a low dropout circuit may include: providing, by an amplifier, a feedback voltage determined by a predetermined reference voltage and an output voltage, a first voltage corresponding to the input voltage; Generating a second voltage using a current source during start-up of an input power source; Inputting the second voltage to a gate of a pass element connected between the input power and an output node providing the output voltage in a start-up process of the input power; And after entering the normal operation after the start-up process of the input power source, inputting the first voltage to the gate of the pass device.
  • a control means for controlling the slew rate between an output terminal of an amplifier and a gate terminal of a pass element is configured, and a voltage generated using a current source included in the control means is input to the gate terminal at start-up.
  • the output voltage of the pass element after the start-up is greater than the predetermined threshold voltage
  • the output voltage from the amplifier is input to the gate terminal to control the slew rate of the inrush current and the output voltage during the start-up process. Can be controlled within.
  • the present invention inputs the lamp voltage directly to the gate terminal during start-up, and inputs the voltage output from the amplifier to the gate terminal when the output voltage of the pass element is greater than the threshold voltage, thereby slewing without using a feedback capacitor during start-up. Rate can be easily controlled. In other words, a circuit independent from the feedback loop can be used to control the slew rate of the output voltage during startup.
  • FIG. 1 shows a configuration of a low dropout circuit according to the present invention.
  • FIG. 2 illustrates an embodiment configuration of the low dropout circuit shown in FIG. 1.
  • FIG. 3 illustrates another exemplary configuration of the low dropout circuit shown in FIG. 1.
  • Figure 4 shows a graph for explaining the operation of the low dropout circuit of the present invention.
  • FIG. 5 illustrates another exemplary configuration of the low dropout circuit shown in FIG. 1.
  • FIG. 6 illustrates another exemplary configuration of the low dropout circuit shown in FIG. 1.
  • FIG. 7 illustrates a graph for explaining the lamp voltage generator illustrated in FIG. 5.
  • FIG. 8 is a flowchart illustrating an operation of a method for controlling a low dropout circuit according to an exemplary embodiment of the present invention.
  • FIG. 9 is a flowchart illustrating a method of controlling a low dropout circuit according to another exemplary embodiment of the present invention.
  • a low dropout circuit receives a feedback voltage determined by a predetermined reference voltage and an output voltage and provides a first voltage [Vref] corresponding thereto.
  • amplifier A pass element connected to an input power supply [V IN ] and an output node providing said output voltage;
  • a current source the start-up of inputting one of the first voltage provided from the amplifier and the second voltage generated using the current source to the gate of the pass element based on the level of the output voltage. It includes a control unit.
  • the pass element may be an n-type pass element, and the start-up controller
  • a current source coupled with a predetermined third voltage [V IN ' ];
  • a selector configured to provide one of the first voltage and the second voltage to a gate of the pass device; Detect the level of the output voltage, compare the sensed level of the output voltage with a predetermined threshold voltage, and when the level of the output voltage is greater than or equal to the threshold voltage, the first voltage is provided to the gate and the output voltage
  • the control unit may include a selection controller to control the selection unit so that the second voltage is provided to the gate when the level of V is smaller than the threshold voltage.
  • the third voltage may be a lamp voltage.
  • the start-up control unit may include a current source connected to a third predetermined voltage; A lamp voltage generator configured to generate a lamp voltage using an output current of the current source; A selector configured to provide one of the generated ramp voltage and the first voltage to a gate of the pass element; Detect the level of the output voltage, compare the sensed level of the output voltage with a predetermined threshold voltage, and when the level of the output voltage is greater than or equal to the threshold voltage, the first voltage is provided to the gate and the output voltage If the level of the lower than the threshold voltage may include a selection control unit for controlling the selection unit to provide the lamp voltage to the gate.
  • the lamp voltage generator includes a capacitor connected to the output terminal of the current source and the ground; And a discharge device connected to the output terminal of the current source and the ground and discharging the charging voltage of the capacitor under control by the selection controller.
  • the amplifier is an operational transconductance amplifier (OTA), and the start-up control unit includes a current source connected to a predetermined third voltage; A lamp voltage generator configured to generate a lamp voltage using an output current of the current source; A first switching element connected to an output terminal of the ramp voltage generation unit, the third voltage, and a gate of the pass element, respectively; And an output controller configured to sense the level of the output voltage and to control the output of the lamp voltage generator by comparing the sensed level of the output voltage with a predetermined threshold voltage.
  • OTA operational transconductance amplifier
  • the present invention may further include a feedback unit connected to any one of two input terminals of the output node and the amplifier and providing the feedback voltage to the amplifier.
  • the pass element may be a p-type pass element, and the start-up controller
  • a current source having one side connected to ground;
  • a selector configured to connect one of the other side of the current source and an output terminal of the amplifier with a gate of the pass element; And detect the level of the output voltage, compare the detected level of the output voltage with a predetermined threshold voltage, and when the level of the output voltage is greater than or equal to the threshold voltage, an output terminal of the amplifier is connected to the gate and the output voltage
  • the level of the lower than the threshold voltage may include a selection control unit for controlling the selection unit so that the other side of the current source is connected to the gate.
  • the start-up controller may input the first voltage to the gate of the pass element when the level of the output voltage is greater than or equal to a predetermined threshold voltage, and turn off the output of the current source.
  • a method of controlling a low dropout circuit may include: providing, by an amplifier, a feedback voltage determined by a predetermined reference voltage and an output voltage, a first voltage corresponding to the input voltage; Generating a second voltage using the current source; And selectively inputting any one of the first voltage and the second voltage to a gate of a pass element connected between an input power supply and an output node providing the output voltage based on the level of the output voltage. do.
  • the generating of the second voltage using the current source may generate the second voltage using the current source disposed independently of the feedback loop including the amplifier.
  • a method of controlling a low dropout circuit may include: providing, by an amplifier, a feedback voltage determined by a predetermined reference voltage and an output voltage, a first voltage corresponding to the input voltage; Generating a second voltage using a current source during start-up of an input power source; Inputting the second voltage to a gate of a pass element connected between the input power and an output node providing the output voltage in a start-up process of the input power; And after entering the normal operation after the start-up process of the input power source, inputting the first voltage to the gate of the pass device.
  • FIG. 1 shows a configuration of a low dropout circuit according to the present invention.
  • the LDO circuit of the present invention includes an amplifier 110, a start-up controller 120, a pass element 130, and a feedback unit 140.
  • the amplifier 110 receives the predetermined reference voltage Vref and the feedback voltage input through the feedback unit 140, and uses the output voltages corresponding to the two voltages received at the two terminals to gate the pass element 130. Adjust the voltage
  • the pass element 130 is connected to the input power V IN and the feedback unit 140, the gate voltage is adjusted by the voltage input through the startup controller 120, and the adjusted gate voltage and the input power V
  • the output voltage Vout is generated using IN ) and provided as an output load.
  • the pass element 130 may be a transistor, which may be an n-type pass transistor or a p-type pass transistor.
  • circuit configurations of the pass element 130 and the n-type pass transistor and the p-type pass transistor will be described in more detail.
  • the pass element 130 used in the LDO circuit has a relatively large W / L because it is designed to generate an output voltage Vout using an input power supply V IN and to drive an output load. Has a ratio.
  • the parasitic capacitance constituting the input capacitance (gate-source or gate-drain capacitance) of the pass element 130 also has a very large value.
  • the parasitic input capacitance of the pass element 130 will belong to a relatively large value as the on-chip capacitance of the integrated circuit.
  • the present invention provides a technique for controlling the slew rate of the output voltage within a predictable range without adding a separate capacitance by using parasitic input capacitance of the pass element 130.
  • the feedback unit 140 distributes a part of the output voltage Vout by using a plurality of resistors, and feeds it back to the input terminal of the amplifier 110. That is, the feedback unit 140 provides the feedback voltage to the amplifier 110.
  • the start-up control unit 120 includes a current source, and a voltage (hereinafter, referred to as 'first voltage') and a current source provided from the amplifier 110 based on the output voltage Vout level of the pass element 130. Select one of the second voltages generated by using, and inputs the selected voltage to the gate terminal of the pass element 130.
  • the start-up control unit 120 senses the output voltage Vout of the pass element 130, and when the detected output voltage Vout level is smaller than the predetermined threshold voltage, the second generated by using the current source.
  • a voltage that increases with time to the gate terminal of the pass element 130 is applied to limit the inrush current that may be generated during startup, and the detected output voltage ( When the Vout) level is equal to or greater than a predetermined threshold voltage, the first voltage output from the amplifier 110 is applied to the gate of the pass element 130 to maintain the slew rate at start-up, thereby limiting the initial inflow current.
  • the output voltage (Vout) can be kept constant.
  • FIG. 2 illustrates an embodiment configuration of the low dropout circuit illustrated in FIG. 1, and illustrates an embodiment configuration of the case where the pass element is an n-type pass element.
  • the LDO circuit includes an amplifier 110, a start-up controller 120, an n-type pass element 240, and a feedback unit 140.
  • the amplifier 110 and the feedback unit 140 may include Since the description is the same as that described with reference to FIG. 1, the description is omitted.
  • the n-type pass device 240 is an n-type transistor, and may be an NMOS.
  • a constant current is transferred from the start-up control unit 120 to the parasitic input capacitance 241 of the n-type pass element 240 to charge the parasitic input capacitance 241.
  • the current has a constant level I, the voltage across the parasitic input capacitance 241 will increase with a constant slew rate.
  • the gate-source voltage of the n-type pass device 240 does not exceed the threshold voltage (Vth), so that the input power V IN is not transferred to the output voltage.
  • the n-type pass element 240 When the parasitic input capacitance 241, particularly the gate-source capacitance 241 reaches the threshold voltage, the n-type pass element 240 is turned on and the input power V IN begins to be delivered to the output voltage. However, even if the input power supply V IN is greater than the gate voltage of the n-type pass element 240, the output voltage has a voltage value smaller than the gate voltage of the n-type pass element 240 by a threshold voltage. Therefore, the slew rate of the output voltage can be controlled within a certain range according to the constant current level I and the parasitic input capacitance 241 value.
  • the n-type pass element 240 since the n-type pass element 240 has a relatively large W / L value and area, the value of the parasitic input capacitance 241 may be estimated within a specific range with considerable reliability at design time. Therefore, the slew rate of the output voltage may be constantly controlled within a predictable range by using the estimated value of the parasitic input capacitance 241 and the constant current level I of the current source 210.
  • the LDO circuit of the present invention and its control method can be further optimized under slow-start conditions, and the parasitic input capacitance 241 and the constant current level I of the current source, and the n-type pass element 240
  • the gate-source threshold voltage drop can be used to constantly control the slew rate of the output voltage.
  • the parasitic input capacitance 241 can be used to minimize the area of the added circuit without separately designing a relatively large value of capacitance required for this purpose.
  • start-up control unit 120 which will be described in detail below, does not affect the feedback loop 140 for the amplifier 110 and is not affected by the feedback loop 140, thereby enabling stable operation of the circuit.
  • the startup controller 120 includes a current source 210, a selector 220, and a selection controller 230.
  • the current source 210 may be connected to the predetermined voltage V IN ′ and the selector 220 to output a current varying according to a predetermined current or time.
  • the voltage V IN ′ input to the current source 210 may be a fixed voltage whose value is fixed or a ramp voltage that varies with time.
  • the selector 220 selectively connects any one of an output terminal of the amplifier 110 and an output terminal of the current source 210 and the gate terminal of the n-type pass element 240.
  • the selector 220 may use a device such as a CMOS, and any one of an output terminal of the amplifier 110 and an output terminal of the current source 210 may be n-type pass devices through the control of the selection controller 230. It may be connected to the gate terminal of 240.
  • the selection controller 230 detects an output voltage Vout output to the output terminal of the n-type pass element 240, compares the detected output voltage Vout with a predetermined threshold voltage, and output voltage Vout is thresholded. When the voltage is smaller than the voltage, the selector 220 is controlled to connect the output terminal of the current source 210 and the gate terminal of the n-type pass element 240. When the output voltage Vout is greater than or equal to the threshold voltage, the selector 220 is controlled. To control the output terminal of the amplifier 110 and the gate terminal of the n-type pass element 240.
  • the selection controller 230 controls the selection unit 220 so that the output of the current source 210 is input to the gate terminal of the n-type pass element 240 at startup.
  • the output voltage Vout increases with a constant slew rate, and then the output voltage Vout.
  • the selector 220 is controlled such that the output of the amplifier 110 is input to the gate terminal of the n-type pass element 240, thereby providing a stable output voltage of the n-type pass element 240. (Vout) is continuously provided as an output load.
  • the threshold voltage Vtarget compared with the output voltage Vout may be a voltage finally output from the LDO, for example, Vref, but may be smaller than the voltage, and the threshold voltage Vtarget may be different depending on the situation.
  • the value may vary.
  • the selection controller 230 may control on or off of the current source 210.
  • the current source 210 is connected to the gate terminal of the n-type pass element 240 by the selector 220, the current source 210 is turned on to output the output current to the n-type pass element 240.
  • the current source 210 can be controlled to turn off the current source 210 when the selector 220 is disconnected from the gate terminal of the n-type pass element 240. have.
  • FIG. 3 illustrates another exemplary configuration of the low dropout circuit illustrated in FIG. 1, and illustrates an exemplary configuration of the case where the pass element is a p-type pass element.
  • the LDO circuit includes an amplifier 110, a start-up control unit 120, a p-type pass element 340, and a feedback unit 140.
  • the amplifier 110 and the feedback unit 140 may include Since the description is the same as that described with reference to FIG. 1, the description is omitted.
  • the p-type pass element 340 may be a p-type transistor, and may be a PMOS, and may charge the gate-source voltage by using a parasitic capacitance 341 formed between the gate terminal and the source terminal.
  • the start-up controller 120 includes a current source 310, a selector 320, and a select controller 330.
  • the current source 310 is formed in a pull-down manner connected to the ground and the selector 320.
  • the selector 320 selectively connects one of the output terminal of the amplifier 110 and the current source 310 and the gate terminal of the p-type pass element 340.
  • the selector 320 may use a device such as a CMOS, and any one of the output terminal of the amplifier 110 and the current source 310 may be controlled by the select controller 330. ) Can be connected to the gate terminal.
  • the selection controller 330 controls the selection unit 320 to connect the current source 310 to the gate terminal of the p-type pass element 340 at start-up, so that the p-type pass using the current source 310 is performed.
  • the output voltage Vout increases with a constant slew rate over time, and then the output of the amplifier 110 when the output voltage Vout is greater than or equal to the threshold voltage Vtarget.
  • the selector 320 is controlled such that the output terminal is connected to the gate terminal of the p-type pass element 340.
  • the selection control unit 330 may control the on or off of the current source 310 through a connection relationship between the current source 310 and the selection unit 320, which has been described in FIG. Is omitted.
  • FIG. 5 illustrates another embodiment of the low dropout circuit illustrated in FIG. 1, and the configuration of the start-up control unit illustrated in FIG. 2 is different.
  • the amplifier 110, the n-type pass element 240 and the feedback unit 140 shown in FIG. 5 are the same as the amplifier, the n-type pass element and the feedback unit shown in FIG. do.
  • the startup controller 120 illustrated in FIG. 5 includes a current source 510, a ramp voltage generator 520, a selector 530, and a select controller 540.
  • the lamp voltage generator 520 is configured to generate a lamp voltage by using an output current output from the current source 510.
  • the lamp voltage generator 520 generates the lamp voltage by using the first switching element 521, the capacitor 522, and the second switching element 523. Include.
  • Capacitor 522 generates a ramp voltage using the output current output from current source 510.
  • the first switching element 521 discharges the charging voltage charged in the capacitor 522 by the on or off control signal CTRL.
  • the on / off of the first switching element 521 may be controlled by the on / off control signal output from the selection controller 540.
  • the second switching device 523 is a device for compensating the threshold voltage Vth of the n-type pass device 240, and the n-type pass device 240 is larger than the ramp voltage V1 output from the capacitor 522.
  • the voltage V2 that is as high as the threshold voltage Vth is output to the selector 530.
  • the second switching device 523 may not be provided depending on the situation.
  • the n-type pass device 240 uses the second switching element 523 to supply the voltage V1 provided through the charging of the capacitor 522 by the current source 510.
  • the voltage output through the n-type pass element 240 slews into the slope of the ramp voltage V1 provided by the charging of the capacitor 522. The rate can be maintained.
  • the normal operation may be performed after the startup process.
  • the selection controller 540 controls the selection unit 530 such that the output voltage of the ramp voltage generator 520 is input to the gate terminal of the n-type pass element 240 at start-up, and the n-type pass element 240 Selector 530 such that the output of amplifier 110 is input to the gate terminal of n-type pass element 240 when the detected output voltage Vout is greater than or equal to a predetermined threshold voltage.
  • the selection controller 540 senses the output voltage Vout of the n-type pass element 240, and according to the sensed output voltage Vout, the gate terminal and the amplifier 110 of the n-type pass element 240.
  • the selector 530 is controlled to connect any one of an output terminal of the control panel or an output terminal of the lamp voltage generator 520.
  • the selection controller 540 may control to turn on / off the first switching element 521 constituting the lamp voltage generator 520 to discharge or charge the charging voltage of the capacitor 522. Can be.
  • FIG. 6 shows another embodiment configuration for the low dropout circuit shown in FIG. 1, in which an n-type pass element is used and the amplifier uses an operational transconductance amplifier (OTA). It shows the configuration.
  • OTA operational transconductance amplifier
  • the LDO circuit is configured for the n-type pass element 240 and the feedback unit 140, except that the configuration of the OTA amplifier 650 and the start-up control unit 120 are different from those of FIG. 5. Is the same.
  • the LDO circuit of FIG. 6 uses the OTA amplifier 650, the current output from the OTA amplifier 650 is limited, and therefore, the slew according to the start-up even without adopting the configuration of the selector 530 shown in FIG.
  • the operation of controlling the rate may be performed.
  • the startup controller 120 includes a current source 610, a ramp voltage generator 630, a third switching device 640, and an output controller 620.
  • the current source 610 may be the same as the input voltage of the current source 510 shown in Figure 5 the input voltage (V IN ") or different, so for operation the current indicated in FIG. 5 Since the same as the source 510, the description is omitted.
  • the lamp voltage generator 630 generates a lamp voltage by using an output current output from the current source 610, and includes a first switching element 631 and a capacitor 632.
  • the capacitor 632 generates a ramp voltage using the output current output from the current source 610, and the first switching element 631 is charged in the capacitor 632 through control by the output control unit 620. Discharge the voltage.
  • the output controller 620 senses the output voltage Vout of the n-type pass element 240, and when the output voltage Vout is smaller than a predetermined threshold voltage, the output control unit 620 sends an off control signal to the first switching element 631. If the output voltage Vout is greater than or equal to the threshold voltage, the on-control signal is provided to the first switching element 631 to control the charging and discharging of the capacitor 632.
  • the third switching device 640 is connected to an output terminal of the ramp voltage generator 630, a predetermined voltage V IN ′′ , and a gate, a drain, and a source of the n-type pass device 240.
  • FIG. 8 is a flowchart illustrating an operation of a method for controlling a low dropout circuit according to an exemplary embodiment of the present invention.
  • the amplifier receives a predetermined reference voltage and a feedback voltage by the feedback circuit, and provides a first voltage to the pass device using the two input voltages (S810).
  • a second voltage is generated using the current source (S820).
  • the second voltage may generate the lamp voltage as the second voltage by using the output current of the current source when the pass element is an n-type transistor, and when the pass element is a p-type transistor, The other side may generate the second voltage while one side is connected to the ground.
  • the current source may be disposed independently of the feedback loop including the amplifier, and may generate the second voltage using the independently disposed current source.
  • the output voltage of the pass element is sensed, and it is determined whether the detected output voltage is greater than or equal to a predetermined threshold voltage (S830 and S840).
  • step S840 when the output voltage is less than the threshold voltage, the second voltage generated by the current source is input to the gate of the pass element. If the output voltage is greater than or equal to the threshold voltage, the first voltage provided from the amplifier is used as the gate of the pass element. Control to be input (S850, S860).
  • FIG. 9 is a flowchart illustrating a method of controlling a low dropout circuit according to another exemplary embodiment of the present invention.
  • the amplifier receives a predetermined reference voltage and a feedback voltage by the feedback circuit, and provides a first voltage to the pass device using the two input voltages (S910).
  • a second voltage is generated using the current source (S920).
  • the current source may be disposed independently of the feedback loop including the amplifier, and may generate the second voltage using the independently disposed current source.
  • the second voltage generated using the current source is input to the gate of the pass element during the start-up process of the input power source, and the start-up process of the input power source passes the normal operation.
  • the first voltage is controlled to be input to the gate of the pass device (S930 and S940).
  • the pass element is connected between the input node V IN and the output node providing the output voltage Vout as shown in FIG. 1.
  • a low dropout circuit capable of controlled start up and a control method thereof includes an amplifier for receiving a feedback voltage determined by a predetermined reference voltage and an output voltage and providing a first voltage corresponding thereto; A pass element connected to an input power source and an output node providing said output voltage; And a current source, the start-up of inputting one of the first voltage provided from the amplifier and the second voltage generated using the current source to the gate of the pass element based on the level of the output voltage.
  • the start-up control unit comprises: a current source connected to a predetermined third voltage when the pass element is an n-type pass element; A selector configured to provide one of the first voltage and the second voltage to a gate of the pass device; Detect the level of the output voltage, compare the sensed level of the output voltage with a predetermined threshold voltage, and when the level of the output voltage is greater than or equal to the threshold voltage, the first voltage is provided to the gate and the output voltage And a selection control unit for controlling the selection unit so that the second voltage is provided to the gate when the level is less than the threshold voltage, thereby easily controlling a slew rate at start-up, and thereby starting up. Inrush current can be limited.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Dc-Dc Converters (AREA)

Abstract

제어된 스타트 업이 가능한 로우 드랍아웃 회로 및 그 제어 방법이 개시된다. 본 발명의 일 실시예에 따른 로우 드랍아웃 회로는 미리 결정된 기준 전압과 출력 전압에 의해 결정되는 피드백 전압을 수신하고 이에 대응하는 제1 전압을 제공하는 증폭기; 입력 전원과 상기 출력 전압을 제공하는 출력 노드에 연결되는 패스 소자; 및 전류 소스를 포함하며, 상기 출력 전압의 레벨에 기초하여 상기 증폭기로부터 제공되는 상기 제1 전압과 상기 전류 소스를 이용하여 생성된 제2 전압 중 어느 하나를 상기 패스 소자의 게이트로 입력하는 스타트 업 제어부를 포함한다. 본 발명의 로우 드랍아웃 회로는 스타트 업 시 슬루 레이트(slew rate)를 용이하게 제어하고, 이를 통해 스타트 업 시 유입 전류를 제한할 수 있다.

Description

제어된 스타트 업이 가능한 로우 드랍아웃 회로 및 그 제어 방법
본 발명은 로우 드랍아웃(LDO: Low Dropout) 회로에 관한 것으로, 보다 상세하게는 피드백 루프에 영향을 주지 않으면서 스타트 업(startup) 시 유입 전류를 제한함으로써 출력 전압의 슬루 레이트(slew rate)를 제어할 수 있는 제어된 스타트 업이 가능한 로우 드랍아웃 회로에 관한 것이다.
로우 드랍아웃(LDO: Low Dropout) 레귤레이터는 입력 전원보다 낮은 레벨의 출력 전원을 제공하고, 입력전원이 불안정하더라도 안정된 출력전원을 제공한다.
일반적으로, 로우 드랍아웃 레귤레이터는, 에러 증폭기, 패스 소자(트랜지스터), 출력 전압 분압용 저항 및 출력 커패시터를 포함한다.
LDO 레귤레이터의 기본적인 동작은 부하 전류의 크기를 조절하기 위하여 출력 전압 분압용 저항에 의해 분배된 출력전압과 밴드갭 기준 전압(Vref) 사이의 에러전압(Verror)을 피드백하여 에러 증폭기를 통하여 증폭한 후 패스 소자의 게이트 전압을 조절하는 것을 기반으로 한다.
이런 LDO가 활성화될 때, LDO의 출력 커패시터는 대량 전류를 초래하는 공칭 전압(nominal voltage)으로 빠르게 충전된다. 시스템에 포함되는 LDO의 전원은 가변적인 특성과 제약을 가질 수 있다. 전원의 유한적인 임피던스로 인하여, 이런 종류의 LDO는 초기 충전 전류가 제한될 수 있다. LDO는 활성활 될 때 유입 전류(inrush current)가 발생될 수 있으며, 대량의 유입 전류(inrush current)는 전원을 위험할 정도로 낮게 강하시킬 수도 있고, 때로는 시스템 레벨의 문제들을 일으킬 수도 있다.
하지만, 대부분의 LDO는 유입 전류 제한 특성을 제공하지 않고 있으며, 유입 전류 제한 특성의 부재로 인하여 LDO가 고부하 전류를 필요로 하거나 입력 전원이 스위칭 컨버터인 경우 심각한 문제를 발생시킬 수 있다. 예를 들어, 스위칭 컨버터의 출력은 출력 커패시터를 충전하는 대량의 유입 전류에 의하여 풀다운 될 수도 있고, 스위칭 레귤레이터 인에이블 회로를 트리거할 수도 있으며, 경우에 따라서는 회로를 강제로 리셋시킬 수도 있다. 또한, 스텝-다운 컨버터는 충전과 리셋 상태가 계속 순환될 수도 있다.
따라서, LDO가 활성화 될 때 초기의 유입 전류를 제한할 수 있는 스타트 업 회로의 필요성이 대두된다.
본 발명은 상기와 같은 종래 기술의 문제점을 해결하고자 도출된 것으로서, 피드백 루프와 독립적인 전류 소스(current source)를 이용하여 스타트 업 시 슬루 레이트(slew rate)를 용이하게 제어하고, 이를 통해 스타트 업 시 유입 전류를 제한할 수 있는 제어된 스타트 업이 가능한 로우 드랍아웃 회로 및 그 제어 방법을 제공하는 것을 목적으로 한다.
구체적으로, 본 발명은 증폭기의 출력단과 패스 소자의 게이트 단자 사이에 슬루 레이트를 제어할 수 있는 제어 수단을 구성하고, 제어 수단에 포함된 전류 소스를 이용하여 생성된 전압을 스타트 업 시 게이트 단자로 입력하며 패스 소자의 출력 전압이 미리 결정된 임계 전압 이상인 경우 증폭기로부터 출력되는 전압을 게이트 단자로 입력함으로써, 스타트 업 시 유입 전류 및 출력 전압을 제어할 수 있다.
상기와 같은 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 로우 드랍아웃 회로는 미리 결정된 기준 전압과 출력 전압에 의해 결정되는 피드백 전압을 수신하고 이에 대응하는 제1 전압[Vref]을 제공하는 증폭기; 입력 전원[VIN]과 상기 출력 전압을 제공하는 출력 노드에 연결되는 패스 소자; 및 전류 소스를 포함하며, 상기 출력 전압의 레벨에 기초하여 상기 증폭기로부터 제공되는 상기 제1 전압과 상기 전류 소스를 이용하여 생성된 제2 전압 중 어느 하나를 상기 패스 소자의 게이트로 입력하는 스타트 업 제어부를 포함한다.
상기 패스 소자는 n-타입 패스 소자일 수 있고, 상기 스타트 업 제어부는
미리 결정된 제3 전압[VIN']과 연결되는 전류 소스; 상기 제1 전압과 상기 제2 전압 중 어느 하나를 상기 패스 소자의 게이트로 제공하는 선택부; 및 상기 출력 전압의 레벨을 감지하고, 상기 감지된 상기 출력 전압의 레벨과 미리 결정된 임계 전압을 비교하여 상기 출력 전압의 레벨이 상기 임계 전압 이상인 경우 상기 제1 전압이 상기 게이트로 제공되고 상기 출력 전압의 레벨이 상기 임계 전압보다 작은 경우 상기 제2 전압이 상기 게이트로 제공되도록 상기 선택부를 제어하는 선택 제어부를 포함할 수 있다.
상기 제3 전압은 램프 전압일 수 있다.
상기 스타트 업 제어부는 미리 결정된 제3 전압과 연결되는 전류 소스; 상기 전류 소스의 출력 전류를 이용하여 램프 전압을 생성하는 램프 전압 생성부; 상기 생성된 상기 램프 전압과 상기 제1 전압 중 어느 하나를 상기 패스 소자의 게이트로 제공하는 선택부; 및 상기 출력 전압의 레벨을 감지하고, 상기 감지된 상기 출력 전압의 레벨과 미리 결정된 임계 전압을 비교하여 상기 출력 전압의 레벨이 상기 임계 전압 이상인 경우 상기 제1 전압이 상기 게이트로 제공되고 상기 출력 전압의 레벨이 상기 임계 전압보다 작은 경우 상기 램프 전압이 상기 게이트로 제공되도록 상기 선택부를 제어하는 선택 제어부를 포함할 수 있다.
상기 램프 전압 생성부는 상기 전류 소스의 출력단과 접지에 연결되는 커패시터; 및 상기 전류 소스의 출력단과 접지에 연결되며, 상기 선택 제어부에 의한 제어에 의하여 상기 커패시터의 충전 전압을 방전시키는 방전 소자를 포함할 수 있다.
상기 증폭기는 연산 트랜스컨덕턴스 증폭기(OTA)이고, 상기 스타트 업 제어부는 미리 결정된 제3 전압과 연결되는 전류 소스; 상기 전류 소스의 출력 전류를 이용하여 램프 전압을 생성하는 램프 전압 생성부; 상기 램프 전압 생성부의 출력단, 상기 제3 전압, 상기 패스 소자의 게이트 각각에 게이트, 드레인, 소스가 연결되는 제1 스위칭 소자; 및 상기 출력 전압의 레벨을 감지하고, 상기 감지된 상기 출력 전압의 레벨과 미리 결정된 임계 전압을 비교하여 상기 램프 전압 생성부의 출력을 제어하는 출력 제어부를 포함할 수 있다.
나아가, 본 발명은 상기 출력 노드와 상기 증폭기의 두 입력 단자들 중 어느 하나에 연결되고, 상기 피드백 전압을 상기 증폭기로 제공하는 피드백부를 더 포함할 수 있다.
상기 패스 소자는 p-타입 패스 소자일 수 있고, 상기 스타트 업 제어부는
일측이 접지에 연결되는 전류 소스; 상기 전류 소스의 다른 일측과 상기 증폭기의 출력단 중 어느 하나를 상기 패스 소자의 게이트와 연결하는 선택부; 및 상기 출력 전압의 레벨을 감지하고, 상기 감지된 상기 출력 전압의 레벨과 미리 결정된 임계 전압을 비교하여 상기 출력 전압의 레벨이 상기 임계 전압 이상인 경우 상기 증폭기의 출력단이 상기 게이트와 연결되고 상기 출력 전압의 레벨이 상기 임계 전압보다 작은 경우 상기 전류 소스의 다른 일측이 상기 게이트와 연결되도록 상기 선택부를 제어하는 선택 제어부를 포함할 수 있다.
상기 스타트 업 제어부는 상기 출력 전압의 레벨이 미리 결정된 임계 전압 이상인 경우 상기 제1 전압을 상기 패스 소자의 게이트로 입력하고, 상기 전류 소스의 출력을 오프시킬 수 있다.
본 발명의 일 실시예에 따른 로우 드랍아웃 회로의 제어 방법은 미리 결정된 기준 전압과 출력 전압에 의하여 결정되는 피드백 전압을 입력받는 증폭기가 상기 입력된 전압에 대응하는 제1 전압을 제공하는 단계; 전류 소스를 이용하여 제2 전압을 생성하는 단계; 및 상기 출력 전압의 레벨에 기초하여 상기 제1 전압 및 상기 제2 전압 중 어느 하나를, 입력 전원과 상기 출력 전압을 제공하는 출력 노드 사이에 연결되는 패스 소자의 게이트로 선택적으로 입력하는 단계를 포함한다.
상기 전류 소스를 이용하여 제2 전압을 생성하는 단계는 상기 증폭기가 포함된 피드백 루프와 독립적으로 배치되는 상기 전류 소스를 이용하여 상기 제2 전압을 생성할 수 있다.
본 발명의 다른 일 실시예에 따른 로우 드랍아웃 회로의 제어 방법은 미리 결정된 기준 전압과 출력 전압에 의하여 결정되는 피드백 전압을 입력받는 증폭기가 상기 입력된 전압에 대응하는 제1 전압을 제공하는 단계; 입력 전원의 스타트-업 과정에서 전류 소스를 이용하여 제2 전압을 생성하는 단계; 상기 입력 전원의 스타트-업 과정에서는 상기 제2 전압을, 상기 입력 전원과 상기 출력 전압을 제공하는 출력 노드 사이에 연결되는 패스 소자의 게이트로 입력하는 단계; 및 상기 입력 전원의 스타트-업 과정을 지나 정상 동작에 진입한 후에는 상기 제1 전압을 상기 패스 소자의 게이트로 입력하는 단계를 포함한다.
본 발명에 따르면, 증폭기의 출력단과 패스 소자의 게이트 단자 사이에 슬루 레이트를 제어할 수 있는 제어 수단을 구성하고, 제어 수단에 포함된 전류 소스를 이용하여 생성된 전압을 스타트 업 시 게이트 단자로 입력하며 스타트 업 이후 패스 소자의 출력 전압이 미리 결정된 임계 전압 이상인 경우 증폭기로부터 출력되는 전압을 게이트 단자로 입력하도록 제어함으로써, 스타트-업 과정에서 유입 전류와 출력 전압의 슬루 레이트(slew rate)를 목표 범위 이내로 제어할 수 있다.
또한, 본 발명은 스타트 업 시 램프 전압을 게이트 단자로 직접 입력하고, 패스 소자의 출력 전압이 임계 전압 이상인 경우 증폭기로부터 출력되는 전압을 게이트 단자로 입력함으로써, 스타트 업 시 피드백 커패시터를 사용하지 않고도 슬루 레이트를 용이하게 제어할 수 있다. 즉, 피드백 루프와 독립적인 회로를 이용하여 스타트 업 과정에서 출력 전압의 슬루 레이트를 제어할 수 있다.
도 1은 본 발명에 따른 로우 드랍아웃 회로에 대한 구성을 나타낸 것이다.
도 2는 도 1에 도시된 로우 드랍아웃 회로에 대한 일 실시예 구성을 나타낸 것이다.
도 3은 도 1에 도시된 로우 드랍아웃 회로에 대한 다른 일 실시예 구성을 나타낸 것이다.
도 4는 본 발명의 로우 드랍아웃 회로의 동작을 설명하기 위한 그래프를 나타낸 것이다.
도 5는 도 1에 도시된 로우 드랍아웃 회로에 대한 또 다른 일 실시예 구성을 나타낸 것이다.
도 6은 도 1에 도시된 로우 드랍아웃 회로에 대한 또 다른 일 실시예 구성을 나타낸 것이다.
도 7은 도 5에 도시된 램프 전압 생성부를 설명하기 위한 그래프를 나타낸 것이다.
도 8은 본 발명의 일 실시예에 따른 로우 드랍아웃 회로의 제어 방법에 대한 동작 흐름도를 나타낸 것이다.
도 9는 본 발명의 다른 일 실시예에 따른 로우 드랍아웃 회로의 제어 방법에 대한 동작 흐름도를 나타낸 것이다.
상기와 같은 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 로우 드랍아웃 회로는 미리 결정된 기준 전압과 출력 전압에 의해 결정되는 피드백 전압을 수신하고 이에 대응하는 제1 전압[Vref]을 제공하는 증폭기; 입력 전원[VIN]과 상기 출력 전압을 제공하는 출력 노드에 연결되는 패스 소자; 및 전류 소스를 포함하며, 상기 출력 전압의 레벨에 기초하여 상기 증폭기로부터 제공되는 상기 제1 전압과 상기 전류 소스를 이용하여 생성된 제2 전압 중 어느 하나를 상기 패스 소자의 게이트로 입력하는 스타트 업 제어부를 포함한다.
상기 패스 소자는 n-타입 패스 소자일 수 있고, 상기 스타트 업 제어부는
미리 결정된 제3 전압[VIN']과 연결되는 전류 소스; 상기 제1 전압과 상기 제2 전압 중 어느 하나를 상기 패스 소자의 게이트로 제공하는 선택부; 및 상기 출력 전압의 레벨을 감지하고, 상기 감지된 상기 출력 전압의 레벨과 미리 결정된 임계 전압을 비교하여 상기 출력 전압의 레벨이 상기 임계 전압 이상인 경우 상기 제1 전압이 상기 게이트로 제공되고 상기 출력 전압의 레벨이 상기 임계 전압보다 작은 경우 상기 제2 전압이 상기 게이트로 제공되도록 상기 선택부를 제어하는 선택 제어부를 포함할 수 있다.
상기 제3 전압은 램프 전압일 수 있다.
상기 스타트 업 제어부는 미리 결정된 제3 전압과 연결되는 전류 소스; 상기 전류 소스의 출력 전류를 이용하여 램프 전압을 생성하는 램프 전압 생성부; 상기 생성된 상기 램프 전압과 상기 제1 전압 중 어느 하나를 상기 패스 소자의 게이트로 제공하는 선택부; 및 상기 출력 전압의 레벨을 감지하고, 상기 감지된 상기 출력 전압의 레벨과 미리 결정된 임계 전압을 비교하여 상기 출력 전압의 레벨이 상기 임계 전압 이상인 경우 상기 제1 전압이 상기 게이트로 제공되고 상기 출력 전압의 레벨이 상기 임계 전압보다 작은 경우 상기 램프 전압이 상기 게이트로 제공되도록 상기 선택부를 제어하는 선택 제어부를 포함할 수 있다.
상기 램프 전압 생성부는 상기 전류 소스의 출력단과 접지에 연결되는 커패시터; 및 상기 전류 소스의 출력단과 접지에 연결되며, 상기 선택 제어부에 의한 제어에 의하여 상기 커패시터의 충전 전압을 방전시키는 방전 소자를 포함할 수 있다.
상기 증폭기는 연산 트랜스컨덕턴스 증폭기(OTA)이고, 상기 스타트 업 제어부는 미리 결정된 제3 전압과 연결되는 전류 소스; 상기 전류 소스의 출력 전류를 이용하여 램프 전압을 생성하는 램프 전압 생성부; 상기 램프 전압 생성부의 출력단, 상기 제3 전압, 상기 패스 소자의 게이트 각각에 게이트, 드레인, 소스가 연결되는 제1 스위칭 소자; 및 상기 출력 전압의 레벨을 감지하고, 상기 감지된 상기 출력 전압의 레벨과 미리 결정된 임계 전압을 비교하여 상기 램프 전압 생성부의 출력을 제어하는 출력 제어부를 포함할 수 있다.
나아가, 본 발명은 상기 출력 노드와 상기 증폭기의 두 입력 단자들 중 어느 하나에 연결되고, 상기 피드백 전압을 상기 증폭기로 제공하는 피드백부를 더 포함할 수 있다.
상기 패스 소자는 p-타입 패스 소자일 수 있고, 상기 스타트 업 제어부는
일측이 접지에 연결되는 전류 소스; 상기 전류 소스의 다른 일측과 상기 증폭기의 출력단 중 어느 하나를 상기 패스 소자의 게이트와 연결하는 선택부; 및 상기 출력 전압의 레벨을 감지하고, 상기 감지된 상기 출력 전압의 레벨과 미리 결정된 임계 전압을 비교하여 상기 출력 전압의 레벨이 상기 임계 전압 이상인 경우 상기 증폭기의 출력단이 상기 게이트와 연결되고 상기 출력 전압의 레벨이 상기 임계 전압보다 작은 경우 상기 전류 소스의 다른 일측이 상기 게이트와 연결되도록 상기 선택부를 제어하는 선택 제어부를 포함할 수 있다.
상기 스타트 업 제어부는 상기 출력 전압의 레벨이 미리 결정된 임계 전압 이상인 경우 상기 제1 전압을 상기 패스 소자의 게이트로 입력하고, 상기 전류 소스의 출력을 오프시킬 수 있다.
본 발명의 일 실시예에 따른 로우 드랍아웃 회로의 제어 방법은 미리 결정된 기준 전압과 출력 전압에 의하여 결정되는 피드백 전압을 입력받는 증폭기가 상기 입력된 전압에 대응하는 제1 전압을 제공하는 단계; 전류 소스를 이용하여 제2 전압을 생성하는 단계; 및 상기 출력 전압의 레벨에 기초하여 상기 제1 전압 및 상기 제2 전압 중 어느 하나를, 입력 전원과 상기 출력 전압을 제공하는 출력 노드 사이에 연결되는 패스 소자의 게이트로 선택적으로 입력하는 단계를 포함한다.
상기 전류 소스를 이용하여 제2 전압을 생성하는 단계는 상기 증폭기가 포함된 피드백 루프와 독립적으로 배치되는 상기 전류 소스를 이용하여 상기 제2 전압을 생성할 수 있다.
본 발명의 다른 일 실시예에 따른 로우 드랍아웃 회로의 제어 방법은 미리 결정된 기준 전압과 출력 전압에 의하여 결정되는 피드백 전압을 입력받는 증폭기가 상기 입력된 전압에 대응하는 제1 전압을 제공하는 단계; 입력 전원의 스타트-업 과정에서 전류 소스를 이용하여 제2 전압을 생성하는 단계; 상기 입력 전원의 스타트-업 과정에서는 상기 제2 전압을, 상기 입력 전원과 상기 출력 전압을 제공하는 출력 노드 사이에 연결되는 패스 소자의 게이트로 입력하는 단계; 및 상기 입력 전원의 스타트-업 과정을 지나 정상 동작에 진입한 후에는 상기 제1 전압을 상기 패스 소자의 게이트로 입력하는 단계를 포함한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부 도면을 참조한 실시 예에 대한 설명을 통하여 명백히 드러나게 될 것이다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가진 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
본 발명의 바람직한 실시예를 첨부된 도면들을 참조하여 상세히 설명한다. 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.
그러나, 본 발명이 실시예들에 의해 제한되거나 한정되는 것은 아니다. 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.
이하에서는, 본 발명의 일 실시 예에 따른 제어된 스타트 업이 가능한 로우 드랍아웃 회로 및 그 제어 방법을 첨부된 도 1 내지 도 9을 참조하여 상세히 설명한다.
도 1은 본 발명에 따른 로우 드랍아웃 회로에 대한 구성을 나타낸 것이다.
도 1을 참조하면, 본 발명의 LDO 회로는 증폭기(110), 스타트 업 제어부(120), 패스 소자(130) 및 피드백부(140)를 포함한다.
증폭기(110)는 미리 결정된 기준 전압(Vref)와 피드백부(140)를 통해 입력되는 피드백 전압을 수신하고, 두 단자로 수신된 두 전압에 대응하는 출력 전압을 이용하여 패스 소자(130)의 게이트 전압을 조절한다.
패스 소자(130)는 입력 전원(VIN)과 피드백부(140)에 연결되고, 스타트업 제어부(120)를 통해 입력된 전압에 의하여 게이트 전압이 조절되며, 조절된 게이트 전압과 입력 전원(VIN)을 이용하여 출력 전압(Vout)을 생성하고, 이를 출력 부하(load)로 제공한다.
이 때, 패스 소자(130)는 트랜지스터일 수 있는데, n-타입 패스 트랜지스터일 수도 있고 p-타입 패스 트랜지스터일 수도 있다. 이후의 실시예들을 통하여 패스 소자(130)가 n-타입 패스 트랜지스터인 경우와 p-타입 패스 트랜지스터인 경우 각각의 회로 구성을 보다 구체적으로 설명하게 될 것이다.
일반적으로 LDO 회로에서 사용되는 패스 소자(130)는 입력 전원(VIN)을 이용하여 출력 전압(Vout)을 생성하고, 출력 부하(load)를 구동할 목적으로 설계되기 때문에 상대적으로 큰 W/L 비율을 가진다. 이 때 패스 소자(130)가 차지하는 면적이 상대적으로 크기 때문에, 패스 소자(130)의 입력 커패시턴스(게이트-소스 또는 게이트-드레인 커패시턴스)를 구성하는 기생 커패시턴스(parasitic capacitance) 또한 매우 큰 값을 가진다. 패스 소자(130)가 가지는 기생 입력 커패시턴스는 집적 회로의 온 칩 커패시턴스로서는 상대적으로 매우 큰 값에 속할 것이다.
본 발명에서는 패스 소자(130)가 가지는 기생 입력 커패시턴스를 이용하여 별도의 커패시턴스를 추가할 필요 없이 출력 전압의 슬루 레이트를 예측 가능한 범위 내로 제어하는 기술이 제공된다.
피드백부(140)는 복수의 저항을 이용하여 출력 전압(Vout)의 일부를 분배하고, 이를 증폭기(110)의 입력 단자로 피드백한다. 즉, 피드백부(140)는 피드백 전압을 증폭기(110)로 제공한다.
스타트 업 제어부(120)는 전류 소스를 포함하며, 패스 소자(130)의 출력 전압(Vout) 레벨에 기초하여 증폭기(110)로부터 제공되는 전압(이하, '제1 전압'이라 칭함)과 전류 소스를 이용하여 생성된 제2 전압 중 어느 하나를 선택하고, 선택된 어느 하나의 전압을 패스 소자(130)의 게이트 단자로 입력한다.
이 때, 스타트 업 제어부(120)는 패스 소자(130)의 출력 전압(Vout)을 감지하고, 감지된 출력 전압(Vout) 레벨이 미리 결정된 임계 전압보다 작은 경우 전류 소스를 이용하여 생성된 제2 전압을 패스 소자(130)의 게이트 단자로 인가함으로써, 스타트 업 시 발생될 수 있는 유입 전류를 제한하도록 시간에 따라 증가하는 전압을 패스 소자(130)의 게이트 단자로 인가하고, 감지된 출력 전압(Vout) 레벨이 미리 결정된 임계 전압 이상인 경우에는 증폭기(110)로부터 출력되는 제1 전압을 패스 소자(130)의 게이트로 인가함으로써, 스타트 업 시의 슬루 레이트를 일정하게 유지하여 초기 유입 전류를 제한한 후 출력 전압(Vout)을 일정하게 유지시킬 수 있다.
이런 본 발명에 따른 로우 드랍아웃 회로에 대해서 이하 도 2 내지 도 7을 참조하여 설명한다.
도 2는 도 1에 도시된 로우 드랍아웃 회로에 대한 일 실시예 구성을 나타낸 것으로, 패스 소자가 n-타입 패스 소자인 경우에 대한 일 실시예 구성을 나타낸 것이다.
도 2를 참조하면, LDO 회로는 증폭기(110), 스타트 업 제어부(120), n-타입 패스 소자(240) 및 피드백부(140)를 포함하고, 증폭기(110), 피드백부(140)는 도 1에서 설명한 것과 동일하기에 그 설명은 생략한다.
n-타입 패스 소자(240)는 n-타입의 트랜지스터로, NMOS 등일 수 있다.
스타트 업 과정의 초기 단계에서는 스타트 업 제어부(120)로부터 일정 전류가 n-타입 패스 소자(240)의 기생 입력 커패시턴스(241)로 전달되어, 기생 입력 커패시턴스(241)를 충전한다. 이 때 기생 입력 커패시턴스(241) 양단 간의 전압과 전류 소스로부터의 일정 전류와의 관계식은 I = C dV/dt 으로 나타내어질 수 있다. 이 때 전류가 일정 레벨 I를 가지면 기생 입력 커패시턴스(241) 양단 간의 전압은 일정한 슬루 레이트(slew rate)를 가지고 증가하게 될 것이다.
기생 입력 커패시턴스(241)가 충전되는 동안 스타트 업 제어부(120)로부터의 일정 전류가 출력 노드에 전달되는 영향은 상대적으로 매우 작다. 또한 이 시기에는 n-타입 패스 소자(240)의 게이트-소스 간 전압이 문턱 전압(threshold voltage, Vth)을 넘지 않아 입력 전원(VIN)이 출력 전압으로 전달되지 않는다.
기생 입력 커패시턴스(241), 특히 게이트-소스 간 커패시턴스(241)가 문턱 전압에 도달하면, n-타입 패스 소자(240)가 턴 온되어 입력 전원(VIN)이 출력 전압으로 전달되기 시작한다. 다만 입력 전원(VIN)이 n-타입 패스 소자(240)의 게이트 전압보다 크더라도 출력 전압은 n-타입 패스 소자(240)의 게이트 전압보다 문턱 전압만큼 작은 전압 값을 가지게 된다. 따라서 일정 전류 레벨 I와 기생 입력 커패시턴스(241) 값에 따라 출력 전압의 슬루 레이트가 일정 범위 내로 컨트롤될 수 있다.
앞서 기술한 바와 같이 n-타입 패스 소자(240)가 상대적으로 큰 W/L 값 및 면적을 가지므로 기생 입력 커패시턴스(241)의 값은 설계 시에 상당한 신뢰도를 가지고 특정 범위 내로 추정될 수 있다. 따라서 추정된 기생 입력 커패시턴스(241)의 값과 전류 소스(210)의 일정 전류 레벨 I를 이용하여 출력 전압의 슬루 레이트가 예측 가능한 범위 내로 일정하게 제어될 수 있다.
본 발명의 LDO 회로 및 그 제어 방법은 슬로우 스타트(slow-start) 조건에서 더욱 최적화될 수 있으며, 기생 입력 커패시턴스(241)와 전류 소스의 일정 전류 레벨 I, 그리고 n-타입 패스 소자(240)의 게이트-소스 간 문턱 전압 강하(threshold voltage drop) 현상을 이용하여 출력 전압의 슬루 레이트를 일정하게 제어할 수 있다. 이를 위하여 필요한 상대적으로 큰 값의 커패시턴스를 별도로 설계하지 않고 기생 입력 커패시턴스(241)를 이용함으로써 추가되는 회로의 면적을 최소화할 수 있다.
또한 아래에서 상술하게 될 스타트 업 제어부(120)는 증폭기(110)에 대한 피드백 루프(140)에 영향을 주지도 않고, 피드백 루프(140)로부터 영향을 받지도 않아 회로의 안정적인 동작이 가능하다.
스타트 업 제어부(120)는 전류 소스(210), 선택부(220) 및 선택 제어부(230)를 포함한다.
전류 소스(210)는 미리 결정된 전압(VIN')과 선택부(220)에 연결되어, 일정 전류 또는 시간에 따라 가변되는 전류를 출력할 수 있다.
여기서, 전류 소스(210)로 입력되는 전압(VIN')은 그 값이 고정된 일정 전압일 수도 있고, 시간에 따라 가변하는 램프 전압일 수도 있다.
선택부(220)는 증폭기(110)의 출력단과 전류 소스(210)의 출력단 중 어느 하나와 n-타입 패스 소자(240)의 게이트 단자를 선택적으로 연결한다.
이 때, 선택부(220)는 CMOS 등의 소자를 이용할 수 있으며, 선택 제어부(230)의 제어를 통하여 증폭기(110)의 출력단과 전류 소스(210)의 출력단 중 어느 하나를 n-타입 패스 소자(240)의 게이트 단자로 연결할 수 있다.
선택 제어부(230)는 n-타입 패스 소자(240)의 출력단으로 출력되는 출력 전압(Vout)을 감지하고, 감지된 출력 전압(Vout)과 미리 결정된 임계 전압을 비교하여 출력 전압(Vout)이 임계 전압보다 작은 경우 선택부(220)를 제어하여 전류 소스(210)의 출력단과 n-타입 패스 소자(240)의 게이트 단자를 연결하며, 출력 전압(Vout)이 임계 전압 이상인 경우 선택부(220)를 제어하여 증폭기(110)의 출력단과 n-타입 패스 소자(240)의 게이트 단자를 연결한다.
즉, 선택 제어부(230)는 도 4에 도시된 바와 같이, 스타트 업 시 전류 소스(210)의 출력이 n-타입 패스 소자(240)의 게이트 단자로 입력되도록 선택부(220)를 제어하여 전류 소스(210)로부터 출력되는 전류로 n-타입 패스 소자(240)의 기생 커패시턴스(241)를 충전함으로써, 시간에 따라 일정한 슬루 레이트를 가지고 출력 전압(Vout)이 증가하고, 이후 출력 전압(Vout)이 임계 전압(Vtarget) 이상인 경우 증폭기(110)의 출력이 n-타입 패스 소자(240)의 게이트 단자로 입력되도록 선택부(220)를 제어함으로써, n-타입 패스 소자(240)의 안정된 출력 전압(Vout)을 출력 부하(load)로 지속적으로 제공한다.
이 때, 출력 전압(Vout)과 비교되는 임계 전압(Vtarget)은 LDO에서 최종적으로 출력되는 전압 예를 들어, Vref일 수도 있지만, 그 전압보다 작은 값일 수도 있으며, 임계 전압(Vtarget)는 상황에 따라 그 값이 달라질 수도 있다.
나아가, 선택 제어부(230)는 전류 소스(210)의 온 또는 오프를 제어할 수도 있다. 예컨대, 전류 소스(210)가 선택부(220)에 의해 n-타입 패스 소자(240)의 게이트 단자와 연결되는 경우에는 전류 소스(210)를 온시켜 출력 전류를 n-타입 패스 소자(240)의 게이트 단자로 제공하고, 선택부(220)에 의해 n-타입 패스 소자(240)의 게이트 단자와의 연결이 끊기는 경우에는 전류 소스(210)를 오프시키도록 전류 소스(210)를 제어할 수 있다.
도 3은 도 1에 도시된 로우 드랍아웃 회로에 대한 다른 일 실시예 구성을 나타낸 것으로, 패스 소자가 p-타입 패스 소자인 경우에 대한 일 실시예 구성을 나타낸 것이다.
도 3을 참조하면, LDO 회로는 증폭기(110), 스타트 업 제어부(120), p-타입 패스 소자(340) 및 피드백부(140)를 포함하고, 증폭기(110), 피드백부(140)는 도 1에서 설명한 것과 동일하기에 그 설명은 생략한다.
p-타입 패스 소자(340)는 p-타입의 트랜지스터로, PMOS 등일 수 있으며, 게이트 단자와 소스 단자 사이에 형성되는 기생 커패시턴스(341)를 이용하여 게이트-소스 간 전압을 충전시킬 수 있다.
스타트 업 제어부(120)는 전류 소스(310), 선택부(320) 및 선택 제어부(330)를 포함한다.
전류 소스(310)는 접지와 선택부(320)에 연결되는 풀 다운(pull-down) 방식으로 형성된다.
선택부(320)는 증폭기(110)의 출력단과 전류 소스(310) 중 어느 하나와 p-타입 패스 소자(340)의 게이트 단자를 선택적으로 연결한다.
이 때, 선택부(320)는 CMOS 등의 소자를 이용할 수 있으며, 선택 제어부(330)의 제어를 통하여 증폭기(110)의 출력단과 전류 소스(310) 중 어느 하나를 p-타입 패스 소자(340)의 게이트 단자로 연결할 수 있다.
선택 제어부(330)는 스타트 업 시 전류 소스(310)가 p-타입 패스 소자(340)의 게이트 단자와 연결되도록 선택부(320)를 제어하여, 전류 소스(310)를 이용하여 p-타입 패스 소자(340)의 기생 커패시턴스(341)를 충전함으로써, 시간에 따라 일정한 슬루 레이트를 가지고 출력 전압(Vout)이 증가하고, 이후 출력 전압(Vout)이 임계 전압(Vtarget) 이상인 경우 증폭기(110)의 출력단이 p-타입 패스 소자(340)의 게이트 단자와 연결되도록 선택부(320)를 제어한다.
이 때, 선택 제어부(330)는 전류 소스(310)와 선택부(320)의 연결 관계를 통해 전류 소스(310)의 온 또는 오프를 제어할 수도 있으며, 이에 대한 것은 도 2에서 설명하였기에 그 설명은 생략한다.
도 5는 도 1에 도시된 로우 드랍아웃 회로에 대한 또 다른 일 실시예 구성을 나타낸 것으로, 도 2에 도시된 스타트 업 제어부에 대한 구성이 상이한 것이다.
즉, 도 5에 도시된 증폭기(110), n-타입 패스 소자(240) 및 피드백부(140)는 도 2에 도시된 증폭기, n-타입 패스 소자 및 피드백부와 동일하기에 그 설명은 생략한다.
도 5에 도시된 스타트 업 제어부(120)는 전류 소스(510), 램프 전압 생성부(520), 선택부(530) 및 선택 제어부(540)를 포함한다.
여기서, 전류 소스(510) 및 선택부(530) 또한 도 2에 도시된 전류 소스(210) 및 선택부(220)와 그 기능이 동일하기에 설명은 생략한다.
램프 전압 생성부(520)는 전류 소스(510)로부터 출력되는 출력 전류를 이용하여 램프 전압을 생성하는 구성으로, 제1 스위칭 소자(521), 커패시터(522) 및 제2 스위칭 소자(523)를 포함한다.
커패시터(522)는 전류 소스(510)로부터 출력되는 출력 전류를 이용하여 램프 전압을 생성한다.
제1 스위칭 소자(521)는 온 또는 오프 제어 신호(CTRL)에 의하여 커패시터(522)에 충전된 충전 전압을 방전시키는 기능을 수행한다.
이 때, 제1 스위칭 소자(521)의 온/오프는 선택 제어부(540)로부터 출력된 온/오프 제어 신호에 의해 제어될 수 있다.
제2 스위칭 소자(523)는 n-타입 패스 소자(240)의 문턱 전압(Vth)을 보상하기 위한 소자로서, 커패시터(522)로부터 출력되는 램프 전압(V1)보다 n-타입 패스 소자(240)의 문턱 전압(Vth)만큼 높은 전압(V2)을 선택부(530)로 출력한다.
이 때, 제2 스위칭 소자(523)는 상황에 따라 구비되지 않을 수도 있다.
즉, 도 7에 도시된 바와 같이, 전류 소스(510)에 의한 커패시터(522)의 충전을 통하여 제공되는 전압(V1)을 제2 스위칭 소자(523)를 이용하여 n-타입 패스 소자(240)의 문턱 전압(Vth)만큼 보상된 전압(V2)을 제공함으로써, n-타입 패스 소자(240)를 통해 출력되는 전압이 커패시터(522)의 충전에 의해 제공되는 램프 전압(V1)의 기울기로 슬루 레이트를 유지할 수 있다. 물론, 제2 스위칭 소자(523)에 의하여 스타트 업 과정에서 일정 슬루 레이트를 유지됨으로써, 스타트 업 과정 후 정상 동작이 이루어질 수 있다.
선택 제어부(540)는 스타트 업 시 램프 전압 생성부(520)의 출력 전압이 n-타입 패스 소자(240)의 게이트 단자로 입력되도록 선택부(530)를 제어하고, n-타입 패스 소자(240)의 출력 전압(Vout)을 감지하여 감지된 출력 전압(Vout)이 미리 결정된 임계 전압 이상인 경우 증폭기(110)의 출력이 n-타입 패스 소자(240)의 게이트 단자로 입력되도록 선택부(530)를 제어한다.
즉, 선택 제어부(540)는 n-타입 패스 소자(240)의 출력 전압(Vout)을 감지하고, 감지된 출력 전압(Vout)에 따라 n-타입 패스 소자(240)의 게이트 단자와 증폭기(110)의 출력단 또는 램프 전압 생성부(520)의 출력단 중 어느 하나를 연결하도록 선택부(530)를 제어한다.
또한, 선택 제어부(540)는 램프 전압 생성부(520)를 구성하는 제1 스위칭 소자(521)의 온/오프를 제어하여 커패시터(522)의 충전 전압을 방전시키거나 전압을 충전시키도록 제어할 수 있다.
도 6은 도 1에 도시된 로우 드랍아웃 회로에 대한 또 다른 일 실시예 구성을 나타낸 것으로, n-타입 패스 소자를 사용하고, 증폭기는 연산 트랜스컨덕턴스 증폭기(OTA; operational transconductance amplifier)를 사용한 경우에 대한 구성을 나타낸 것이다.
도 6에 도시된 바와 같이, LDO 회로는 OTA 증폭기(650)와 스타트 업 제어부(120)에 대한 구성이 도 5와 상이할 뿐 n-타입 패스 소자(240)와 피드백부(140)에 대한 구성을 동일하다.
도 6의 LDO 회로는 OTA 증폭기(650)를 사용하기 때문에 OTA증폭기(650)로부터 출력되는 전류가 제한되며, 따라서 도 5에 도시된 선택부(530)의 구성을 채용하지 않더라도 스타트 업에 따른 슬루 레이트를 제어하는 동작을 수행할 수 있다.
스타트 업 제어부(120)는 전류 소스(610), 램프 전압 생성부(630), 제3 스위칭 소자(640) 및 출력 제어부(620)를 포함한다.
이 때, 전류 소스(610)는 입력 전압(VIN")이 도 5에 도시된 전류 소스(510)의 입력 전압과 동일할 수도 있고 상이할 수도 있으며, 이에 대한 동작은 도 5에 도시된 전류 소스(510)와 동일하기에 그 설명은 생략한다.
램프 전압 생성부(630)는 전류 소스(610)로부터 출력되는 출력 전류를 이용하여 램프 전압을 생성하는 구성으로, 제1 스위칭 소자(631) 및 커패시터(632)를 포함한다.
커패시터(632)는 전류 소스(610)로부터 출력되는 출력 전류를 이용하여 램프 전압을 생성하고, 제1 스위칭 소자(631)는 출력 제어부(620)에 의한 제어를 통해 커패시터(632)에 충전된 충전 전압을 방전시키는 기능을 수행한다.
출력 제어부(620)는 n-타입 패스 소자(240)의 출력 전압(Vout)을 감지하고, 출력 전압(Vout)이 미리 결정된 임계 전압보다 작은 경우에는 제1 스위칭 소자(631)로 오프 제어 신호를 제공하며, 출력 전압(Vout)이 임계 전압 이상인 경우에는 제1 스위칭 소자(631)로 온 제어 신호를 제공함으로써, 커패시터(632)의 충전과 방전을 제어한다.
제3 스위칭 소자(640)는 램프 전압 생성부(630)의 출력단, 미리 결정된 전압(VIN"), n-타입 패스 소자(240)의 게이트 단자에 게이트, 드레인, 소스가 연결된다.
도 8은 본 발명의 일 실시예에 따른 로우 드랍아웃 회로의 제어 방법에 대한 동작 흐름도를 나타낸 것이다.
도 8을 참조하면, 증폭기에서 미리 결정된 기준 전압과 피드백 회로에 의한 피드백 전압을 입력 받고, 입력된 두 전압을 이용하여 제1 전압을 패스 소자로 제공한다(S810).
전류 소스를 이용하여 제2 전압을 생성한다(S820).
이 때, 제2 전압은 패스 소자가 n-타입 트랜지스터인 경우에는 전류 소스의 출력 전류를 이용하여 램프 전압을 제2 전압으로서 생성할 수 있고, 패스 소자가 p-타입 트랜지스터인 경우에는 전류 소스의 일측이 접지에 연결된 상태로 다른 일측이 제2 전압을 생성할 수 있다.
이 때, 전류 소스는 증폭기가 포함된 피드백 루프와 독립적으로 배치될 수 있고, 이와 같이 독립적으로 배치된 전류 소스를 이용하여 제2 전압을 생성할 수 있다.
전류 소스에 의하여 제2 전압이 생성되면, 패스 소자의 출력 전압을 감지하고, 감지된 출력 전압이 미리 결정된 임계 전압 이상인지 판단한다(S830, S840).
단계 S840 판단 결과, 출력 전압이 임계 전압 미만이면 전류 소스에 의해 생성된 제2 전압을 패스 소자의 게이트로 입력하고, 출력 전압이 임계 전압 이상이면 증폭기로부터 제공되는 제1 전압을 패스 소자의 게이트로 입력되도록 제어한다(S850, S860).
도 9는 본 발명의 다른 일 실시예에 따른 로우 드랍아웃 회로의 제어 방법에 대한 동작 흐름도를 나타낸 것이다.
도 9를 참조하면, 증폭기에서 미리 결정된 기준 전압과 피드백 회로에 의한 피드백 전압을 입력 받고, 입력된 두 전압을 이용하여 제1 전압을 패스 소자로 제공한다(S910).
전류 소스를 이용하여 제2 전압을 생성한다(S920).
이 때, 전류 소스는 증폭기가 포함된 피드백 루프와 독립적으로 배치될 수 있고, 이와 같이 독립적으로 배치된 전류 소스를 이용하여 제2 전압을 생성할 수 있다.
전류 소스에 의하여 제2 전압이 생성되면, 입력 전원의 스타트-업 과정에서 전류 소스를 이용하여 생성된 제2 전압을 패스 소자의 게이트로 입력하고, 입력 전원의 스타트-업 과정을 지나 정상 동작에 진입한 후에는 제1 전압을 패스 소자의 게이트로 입력되도록 제어한다(S930, S940).
여기서, 패스 소자는 도 1에 도시된 바와 입력 전원(VIN)과 출력 전압(Vout)을 제공하는 출력 노드 사이에 연결된다.
이상과 같이 본 발명에서는 구체적인 구성 성분 등과 같은 특정 사항들과 한정된 실시예 및 도면에 의해 설명되었으나 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상적인 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
따라서, 본 발명의 사상은 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등하거나 등가적 변형이 있는 모든 것들은 본 발명 사상의 범주에 속한다고 할 것이다.
제어된 스타트 업이 가능한 로우 드랍아웃 회로 및 그 제어 방법이 개시된다. 본 발명의 일 실시예에 따른 로우 드랍아웃 회로는 미리 결정된 기준 전압과 출력 전압에 의해 결정되는 피드백 전압을 수신하고 이에 대응하는 제1 전압을 제공하는 증폭기; 입력 전원과 상기 출력 전압을 제공하는 출력 노드에 연결되는 패스 소자; 및 전류 소스를 포함하며, 상기 출력 전압의 레벨에 기초하여 상기 증폭기로부터 제공되는 상기 제1 전압과 상기 전류 소스를 이용하여 생성된 제2 전압 중 어느 하나를 상기 패스 소자의 게이트로 입력하는 스타트 업 제어부를 포함하고, 상기 패스 소자가 n-타입 패스 소자인 경우 상기 스타트 업 제어부는 미리 결정된 제3 전압과 연결되는 전류 소스; 상기 제1 전압과 상기 제2 전압 중 어느 하나를 상기 패스 소자의 게이트로 제공하는 선택부; 및 상기 출력 전압의 레벨을 감지하고, 상기 감지된 상기 출력 전압의 레벨과 미리 결정된 임계 전압을 비교하여 상기 출력 전압의 레벨이 상기 임계 전압 이상인 경우 상기 제1 전압이 상기 게이트로 제공되고 상기 출력 전압의 레벨이 상기 임계 전압보다 작은 경우 상기 제2 전압이 상기 게이트로 제공되도록 상기 선택부를 제어하는 선택 제어부를 포함함으로써, 스타트 업 시 슬루 레이트(slew rate)를 용이하게 제어하고, 이를 통해 스타트 업 시 유입 전류를 제한할 수 있다.

Claims (17)

  1. 미리 결정된 기준 전압과 출력 전압에 의해 결정되는 피드백 전압을 수신하고 이에 대응하는 제1 전압을 제공하는 증폭기;
    입력 전원과 상기 출력 전압을 제공하는 출력 노드에 연결되는 패스 소자; 및
    전류 소스를 포함하며, 상기 출력 전압의 레벨에 기초하여 상기 증폭기로부터 제공되는 상기 제1 전압과 상기 전류 소스를 이용하여 생성된 제2 전압 중 어느 하나를 상기 패스 소자의 게이트로 입력하는 스타트 업 제어부
    를 포함하는 로우 드랍아웃 회로.
  2. 제1항에 있어서,
    상기 패스 소자는
    n-타입 패스 트랜지스터인 것을 특징으로 하는 로우 드랍아웃 회로.
  3. 제2항에 있어서,
    상기 스타트 업 제어부는
    미리 결정된 제3 전압과 연결되는 전류 소스;
    상기 제1 전압과 상기 제2 전압 중 어느 하나를 상기 패스 소자의 게이트로 제공하는 선택부; 및
    상기 출력 전압의 레벨을 감지하고, 상기 감지된 상기 출력 전압의 레벨과 미리 결정된 임계 전압을 비교하여 상기 출력 전압의 레벨이 상기 임계 전압 이상인 경우 상기 제1 전압이 상기 게이트로 제공되고 상기 출력 전압의 레벨이 상기 임계 전압보다 작은 경우 상기 제2 전압이 상기 게이트로 제공되도록 상기 선택부를 제어하는 선택 제어부
    를 포함하는 것을 특징으로 하는 로우 드랍아웃 회로.
  4. 제3항에 있어서,
    상기 제3 전압은
    램프 전압인 것을 특징으로 하는 로우 드랍아웃 회로.
  5. 제2항에 있어서,
    상기 스타트 업 제어부는
    미리 결정된 제3 전압과 연결되는 전류 소스;
    상기 전류 소스의 출력 전류를 이용하여 램프 전압을 생성하는 램프 전압 생성부;
    상기 생성된 상기 램프 전압과 상기 제1 전압 중 어느 하나를 상기 패스 소자의 게이트로 제공하는 선택부; 및
    상기 출력 전압의 레벨을 감지하고, 상기 감지된 상기 출력 전압의 레벨과 미리 결정된 임계 전압을 비교하여 상기 출력 전압의 레벨이 상기 임계 전압 이상인 경우 상기 제1 전압이 상기 게이트로 제공되고 상기 출력 전압의 레벨이 상기 임계 전압보다 작은 경우 상기 램프 전압이 상기 게이트로 제공되도록 상기 선택부를 제어하는 선택 제어부
    를 포함하는 것을 특징으로 하는 로우 드랍아웃 회로.
  6. 제5항에 있어서,
    상기 램프 전압 생성부는
    상기 전류 소스의 출력단과 접지에 연결되는 커패시터; 및
    상기 전류 소스의 출력단과 접지에 연결되며, 상기 선택 제어부에 의한 제어에 의하여 상기 커패시터의 충전 전압을 방전시키는 방전 소자
    를 포함하는 것을 특징으로 하는 로우 드랍아웃 회로.
  7. 제2항에 있어서,
    상기 증폭기는
    연산 트랜스컨덕턴스 증폭기(OTA)이고,
    상기 스타트 업 제어부는
    미리 결정된 제3 전압과 연결되는 전류 소스;
    상기 전류 소스의 출력 전류를 이용하여 램프 전압을 생성하는 램프 전압 생성부;
    상기 램프 전압 생성부의 출력단, 상기 제3 전압, 상기 패스 소자의 게이트 각각에 게이트, 드레인, 소스가 연결되는 제1 스위칭 소자; 및
    상기 출력 전압의 레벨을 감지하고, 상기 감지된 상기 출력 전압의 레벨과 미리 결정된 임계 전압을 비교하여 상기 램프 전압 생성부의 출력을 제어하는 출력 제어부
    를 포함하는 것을 특징으로 하는 로우 드랍아웃 회로.
  8. 제1항에 있어서,
    상기 출력 노드와 상기 증폭기의 두 입력 단자들 중 어느 하나에 연결되고, 상기 피드백 전압을 상기 증폭기로 제공하는 피드백부
    를 더 포함하는 것을 특징으로 하는 로우 드랍아웃 회로.
  9. 제1항에 있어서,
    상기 패스 소자는
    p-타입 패스 트랜지스터인 것을 특징으로 하는 로우 드랍아웃 회로.
  10. 제9항에 있어서,
    상기 스타트 업 제어부는
    일측이 접지에 연결되는 전류 소스;
    상기 전류 소스의 다른 일측과 상기 증폭기의 출력단 중 어느 하나를 상기 패스 소자의 게이트와 연결하는 선택부; 및
    상기 출력 전압의 레벨을 감지하고, 상기 감지된 상기 출력 전압의 레벨과 미리 결정된 임계 전압을 비교하여 상기 출력 전압의 레벨이 상기 임계 전압 이상인 경우 상기 증폭기의 출력단이 상기 게이트와 연결되고 상기 출력 전압의 레벨이 상기 임계 전압보다 작은 경우 상기 전류 소스의 다른 일측이 상기 게이트와 연결되도록 상기 선택부를 제어하는 선택 제어부
    를 포함하는 로우 드랍아웃 회로.
  11. 제1항에 있어서,
    상기 스타트 업 제어부는
    상기 출력 전압의 레벨이 미리 결정된 임계 전압 이상인 경우 상기 제1 전압을 상기 패스 소자의 게이트로 입력하고, 상기 전류 소스의 출력을 오프시키는 것을 특징으로 하는 로우 드랍아웃 회로.
  12. 미리 결정된 기준 전압과 출력 전압에 의하여 결정되는 피드백 전압을 입력받는 증폭기가 상기 입력된 전압에 대응하는 제1 전압을 제공하는 단계;
    전류 소스를 이용하여 제2 전압을 생성하는 단계; 및
    상기 출력 전압의 레벨에 기초하여 상기 제1 전압 및 상기 제2 전압 중 어느 하나를, 입력 전원과 상기 출력 전압을 제공하는 출력 노드 사이에 연결되는 패스 소자의 게이트로 선택적으로 입력하는 단계
    를 포함하는 로우 드랍아웃 회로의 제어 방법.
  13. 제12항에 있어서,
    상기 패스 소자는 n-타입 트랜지스터이고,
    상기 전류 소스를 이용하여 제2 전압을 생성하는 단계는
    상기 전류 소스의 출력 전류를 이용하여 램프 전압을 상기 제2 전압으로서 생성하고,
    상기 제1 전압 및 상기 제2 전압 중 어느 하나를 선택적으로 입력하는 단계는
    상기 출력 전압의 레벨이 임계 전압 이상인 경우 상기 제1 전압을 상기 게이트로 입력하고, 상기 출력 전압의 레벨이 상기 임계 전압 미만인 경우 상기 제2 전압을 상기 게이트로 입력하는 것을 특징으로 하는 로우 드랍아웃 회로의 제어 방법.
  14. 제12항에 있어서,
    상기 패스 소자는 p-타입 트랜지스터이고,
    상기 전류 소스를 이용하여 제2 전압을 생성하는 단계는
    상기 전류 소스의 일측이 접지에 연결된 상태로 다른 일측이 상기 제2 전압을 생성하고,
    상기 제1 전압 및 상기 제2 전압 중 어느 하나를 선택적으로 입력하는 단계는
    상기 출력 전압의 레벨이 임계 전압 이상인 경우 상기 제1 전압을 상기 게이트로 입력하고, 상기 출력 전압의 레벨이 상기 임계 전압 미만인 경우 상기 제2 전압을 상기 게이트로 입력하는 것을 특징으로 하는 로우 드랍아웃 회로의 제어 방법.
  15. 제12항에 있어서,
    상기 전류 소스를 이용하여 제2 전압을 생성하는 단계는
    상기 증폭기가 포함된 피드백 루프와 독립적으로 배치되는 상기 전류 소스를 이용하여 상기 제2 전압을 생성하는 것을 특징으로 하는 로우 드랍아웃 회로의 제어 방법.
  16. 미리 결정된 기준 전압과 출력 전압에 의하여 결정되는 피드백 전압을 입력받는 증폭기가 상기 입력된 전압에 대응하는 제1 전압[Vref]을 제공하는 단계;
    입력 전원의 스타트-업 과정에서 전류 소스를 이용하여 제2 전압을 생성하는 단계;
    상기 입력 전원의 스타트-업 과정에서는 상기 제2 전압을, 상기 입력 전원과 상기 출력 전압을 제공하는 출력 노드 사이에 연결되는 패스 소자의 게이트로 입력하는 단계; 및
    상기 입력 전원의 스타트-업 과정을 지나 정상 동작에 진입한 후에는 상기 제1 전압을 상기 패스 소자의 게이트로 입력하는 단계
    를 포함하는 로우 드랍아웃 회로의 제어 방법.
  17. 제16항에 있어서,
    상기 전류 소스를 이용하여 제2 전압을 생성하는 단계는
    상기 증폭기가 포함된 피드백 루프와 독립적으로 배치되는 상기 전류 소스를 이용하여 상기 제2 전압을 생성하는 것을 특징으로 하는 로우 드랍아웃 회로의 제어 방법.
PCT/KR2013/006448 2012-09-05 2013-07-18 제어된 스타트 업이 가능한 로우 드랍아웃 회로 및 그 제어 방법 WO2014038785A1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US14/593,856 US20150137781A1 (en) 2012-09-05 2015-01-09 Low dropout circuit capable of controlled startup and method of controlling same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2012-0098426 2012-09-05
KR1020120098426A KR101409736B1 (ko) 2012-09-05 2012-09-05 제어된 스타트 업이 가능한 로우 드랍아웃 회로 및 그 제어 방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US14/593,856 Continuation US20150137781A1 (en) 2012-09-05 2015-01-09 Low dropout circuit capable of controlled startup and method of controlling same

Publications (1)

Publication Number Publication Date
WO2014038785A1 true WO2014038785A1 (ko) 2014-03-13

Family

ID=50237361

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2013/006448 WO2014038785A1 (ko) 2012-09-05 2013-07-18 제어된 스타트 업이 가능한 로우 드랍아웃 회로 및 그 제어 방법

Country Status (3)

Country Link
US (1) US20150137781A1 (ko)
KR (1) KR101409736B1 (ko)
WO (1) WO2014038785A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015154566A1 (zh) * 2014-08-15 2015-10-15 中兴通讯股份有限公司 电路启动方法、控制电路及电压基准电路
CN105242734A (zh) * 2014-07-08 2016-01-13 广州市力驰微电子科技有限公司 一种无外置电容的大功率ldo电路
CN114460993A (zh) * 2020-11-09 2022-05-10 扬智科技股份有限公司 电压调整器

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9342085B2 (en) * 2014-10-13 2016-05-17 Stmicroelectronics International N.V. Circuit for regulating startup and operation voltage of an electronic device
KR20160077544A (ko) 2014-12-23 2016-07-04 에스케이하이닉스 주식회사 반도체장치 및 이를 포함하는 반도체시스템
US9471078B1 (en) 2015-03-31 2016-10-18 Qualcomm Incorporated Ultra low power low drop-out regulators
US9817415B2 (en) * 2015-07-15 2017-11-14 Qualcomm Incorporated Wide voltage range low drop-out regulators
JP6835599B2 (ja) * 2017-01-13 2021-02-24 ローム株式会社 リニア電源
US10895884B2 (en) * 2017-11-14 2021-01-19 Semiconductor Components Industries, Llc Low dropout (LDO) voltage regulator with soft-start circuit
CN108616260B (zh) * 2018-04-02 2022-05-10 广州慧智微电子股份有限公司 一种功率放大器的电源电路
CN109450417B (zh) * 2018-09-26 2022-11-18 深圳芯智汇科技有限公司 一种用于ldo的启动过冲抑制电路
JP7170861B2 (ja) * 2018-10-12 2022-11-14 長江存儲科技有限責任公司 Ｎｍｏｓトランジスタを使用するｌｄｏレギュレータ
CN110187733B (zh) * 2019-06-20 2024-03-12 江苏润石科技有限公司 能消除厄尔利现象的低压差线性稳压器
KR102699100B1 (ko) * 2019-07-23 2024-08-23 매그나칩믹스드시그널 유한회사 저전압 강하 레귤레이터 및 그 구동방법
US11703897B2 (en) 2020-03-05 2023-07-18 Stmicroelectronics S.R.L. LDO overshoot protection in a cascaded architecture
JP7525782B2 (ja) 2020-08-25 2024-07-31 ミツミ電機株式会社 レギュレータ用半導体集積回路
CN114460994B (zh) * 2020-11-09 2024-09-27 扬智科技股份有限公司 电压调整器
TWI787681B (zh) * 2020-11-30 2022-12-21 立積電子股份有限公司 電壓調節器
US11656643B2 (en) * 2021-05-12 2023-05-23 Nxp Usa, Inc. Capless low dropout regulation
CN113741607B (zh) * 2021-08-12 2022-11-22 珠海亿智电子科技有限公司 一种利用低压器件实现耐高压的线性稳压器
CN113741608B (zh) * 2021-08-30 2022-11-08 普冉半导体(上海)股份有限公司 线性稳压器电路
TWI796840B (zh) * 2021-11-18 2023-03-21 新唐科技股份有限公司 過電流偵測電路及使用其的低壓差穩壓系統
CN114564063B (zh) * 2022-03-14 2023-11-10 长鑫存储技术有限公司 稳压器及其控制方法
CN115756061A (zh) * 2022-11-28 2023-03-07 四川和芯微电子股份有限公司 超低功耗带隙基准启动电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08234850A (ja) * 1994-12-01 1996-09-13 Texas Instr Inc <Ti> 入力電圧調整用集積回路および電圧源調整方法
JP2005198439A (ja) * 2004-01-08 2005-07-21 Matsushita Electric Ind Co Ltd Ｌｄｏ出力ショート保護システム
JP2009207284A (ja) * 2008-02-28 2009-09-10 Fujitsu Microelectronics Ltd 電源供給装置および電源供給方法
US20110156672A1 (en) * 2009-12-29 2011-06-30 Texas Instruments Incorporated Startup circuit for an ldo

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5570060A (en) * 1995-03-28 1996-10-29 Sgs-Thomson Microelectronics, Inc. Circuit for limiting the current in a power transistor
US6046577A (en) * 1997-01-02 2000-04-04 Texas Instruments Incorporated Low-dropout voltage regulator incorporating a current efficient transient response boost circuit
JPH11224131A (ja) * 1998-02-04 1999-08-17 Seiko Instruments Inc ボルテージ・レギュレータ
JP4502378B2 (ja) * 2004-07-02 2010-07-14 ローム株式会社 Ｄｃ／ｄｃコンバータ
US7977929B2 (en) * 2006-03-02 2011-07-12 Semiconductor Components Industries, Llc Method for regulating a voltage and circuit therefor
JP4862500B2 (ja) 2006-06-05 2012-01-25 富士電機株式会社 ソフトスタート回路及び半導体装置
TWI397793B (zh) * 2008-04-11 2013-06-01 System General Corp 低壓降穩壓器
US8143872B2 (en) * 2008-06-12 2012-03-27 O2Micro, Inc Power regulator
US9411348B2 (en) 2010-04-13 2016-08-09 Semiconductor Components Industries, Llc Programmable low-dropout regulator and methods therefor
US9030186B2 (en) * 2012-07-12 2015-05-12 Freescale Semiconductor, Inc. Bandgap reference circuit and regulator circuit with common amplifier

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08234850A (ja) * 1994-12-01 1996-09-13 Texas Instr Inc <Ti> 入力電圧調整用集積回路および電圧源調整方法
JP2005198439A (ja) * 2004-01-08 2005-07-21 Matsushita Electric Ind Co Ltd Ｌｄｏ出力ショート保護システム
JP2009207284A (ja) * 2008-02-28 2009-09-10 Fujitsu Microelectronics Ltd 電源供給装置および電源供給方法
US20110156672A1 (en) * 2009-12-29 2011-06-30 Texas Instruments Incorporated Startup circuit for an ldo

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105242734A (zh) * 2014-07-08 2016-01-13 广州市力驰微电子科技有限公司 一种无外置电容的大功率ldo电路
WO2015154566A1 (zh) * 2014-08-15 2015-10-15 中兴通讯股份有限公司 电路启动方法、控制电路及电压基准电路
US10317920B2 (en) 2014-08-15 2019-06-11 Zte Corporation Circuit starting method, control circuit and voltage reference
CN114460993A (zh) * 2020-11-09 2022-05-10 扬智科技股份有限公司 电压调整器

Also Published As

Publication number Publication date
US20150137781A1 (en) 2015-05-21
KR101409736B1 (ko) 2014-06-20
KR20140033578A (ko) 2014-03-19

Similar Documents

Publication Publication Date Title
WO2014038785A1 (ko) 제어된 스타트 업이 가능한 로우 드랍아웃 회로 및 그 제어 방법
US10423179B2 (en) Low drop out regulator compatible with type C USB standard
US7821242B2 (en) Constant voltage circuit and method of controlling ouput voltage of constant voltage circuit
US9710003B2 (en) LDO and load switch supporting a wide range of load capacitance
US20090261797A1 (en) Switching regulator
US20090224740A1 (en) Voltage regulator
US10025334B1 (en) Reduction of output undershoot in low-current voltage regulators
US8797008B2 (en) Low-dropout regulator overshoot control
JPH08221155A (ja) 主副電子装置のインタフェイス装置
US10416696B2 (en) Low dropout voltage regulator
WO2018079929A1 (ko) 넓은 범위의 입력 전압에 대해 안정적인 출력 특성을 가지며 입력전압의 변화에 대해 대처하는 장치를 갖는 dc-dc 컨버터
US10797689B2 (en) Over-voltage clamp circuit
WO2012153890A1 (ko) 고속충전회로, 고속충전회로를 구비한 ｕｓｂ 케이블 장치 및 고속충전회로를 구비한 전자 기기
US9703305B2 (en) Power circuit
US10014772B2 (en) Voltage regulator
JP2006121691A (ja) 突入電流スルー制御システムおよび方法
WO2020013635A1 (ko) 전자장치
WO2016084995A1 (ko) 개선된 시간 응답 특성을 가지는 패스 스위치 회로 및 그 제어 방법
WO2014208999A1 (ko) 발광 디바이스의 구동 회로 및 구동 방법, 그리고 상기 구동 회로를 채용한 반도체 칩
WO2011062442A4 (ko) 표시장치 구동회로의 출력전압 안정화 회로
US10671105B2 (en) Multi-input voltage regulator
WO2016114415A1 (ko) 개선된 시간 응답 특성을 가지는 레벨 시프터 회로 및 그 제어 방법
WO2021010598A1 (en) Electronic apparatus, control method thereof and display apparatus
US20060132999A1 (en) Surge current prevention circuit and DC power supply
WO2024136431A1 (ko) 전력 관리 장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13835752

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13835752

Country of ref document: EP

Kind code of ref document: A1