WO2014019752A1 - Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip - Google Patents

Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip Download PDF

Info

Publication number
WO2014019752A1
WO2014019752A1 PCT/EP2013/062022 EP2013062022W WO2014019752A1 WO 2014019752 A1 WO2014019752 A1 WO 2014019752A1 EP 2013062022 W EP2013062022 W EP 2013062022W WO 2014019752 A1 WO2014019752 A1 WO 2014019752A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
growth
masking
nucleation
nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/EP2013/062022
Other languages
English (en)
French (fr)
Inventor
Joachim Hertkorn
Lorenzo Zini
Jan-Philipp AHL
Alexander Frey
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to CN201380041098.9A priority Critical patent/CN104508840B/zh
Priority to US14/418,424 priority patent/US9293640B2/en
Priority to DE201311003800 priority patent/DE112013003800A5/de
Publication of WO2014019752A1 publication Critical patent/WO2014019752A1/de
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0133—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials
    • H10H20/01335—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials the light-emitting regions comprising nitride materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/814—Bodies having reflecting means, e.g. semiconductor Bragg reflectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H10H20/824—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • H10H20/825—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP containing nitrogen, e.g. GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/27—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using selective deposition, e.g. simultaneous growth of monocrystalline and non-monocrystalline semiconductor materials
    • H10P14/271—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using selective deposition, e.g. simultaneous growth of monocrystalline and non-monocrystalline semiconductor materials characterised by the preparation of substrate for selective deposition
    • H10P14/274—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using selective deposition, e.g. simultaneous growth of monocrystalline and non-monocrystalline semiconductor materials characterised by the preparation of substrate for selective deposition using seed materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/27—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using selective deposition, e.g. simultaneous growth of monocrystalline and non-monocrystalline semiconductor materials
    • H10P14/276—Lateral overgrowth
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2921—Materials being crystalline insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3214—Materials thereof being Group IIIA-VA semiconductors
    • H10P14/3216—Nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
    • H10P14/3416—Nitrides

Definitions

  • optoelectronic semiconductor chip specified.
  • an optoelectronic semiconductor chip is specified.
  • An object to be solved is a method for producing an optoelectronic semiconductor chip
  • the method comprises the step of providing a growth substrate.
  • the growth substrate is, for example, a sapphire substrate.
  • other substrates such as out
  • Silicon, silicon carbide, gallium nitride, gallium arsenide or gallium phosphide, can be used.
  • the growth substrate has a growth side, which is designed to epitaxially deposit thereon a semiconductor layer sequence.
  • the method comprises the step of growing or applying at least one nucleation layer on the growth side.
  • Nucleation layer can be grown directly on the growth side, so that the growth side and the Touch nucleation layer. It is likewise possible for a buffer layer to be applied, in particular directly between the growth side and the nucleation layer.
  • the nucleation layer is produced, for example, by sputtering or epitaxial growth.
  • y -S is 0.15 or y ⁇ 0.05 or y ⁇ 0.025.
  • the nucleation layer is an aluminum nitride layer or an aluminum oxynitride layer.
  • Nucleation layer can over the entire thickness of a same within the manufacturing tolerances
  • the method comprises the step of growing or applying one
  • the masking layer is preferably produced directly on the nucleation layer.
  • Masking layer preferably comprises one or more of the following materials or consists of one or more of these materials: a silicon nitride, a
  • Silica a silicon oxynitride, a boron nitride, a magnesium oxide.
  • the masking layer is structured.
  • the structuring is preferably carried out phototechnically and lithographically.
  • the masking layer removes a material of the previously applied masking layer.
  • the masking layer is already applied structured. Will be a material of
  • the nucleation layer preferably remains unaffected or substantially
  • the method optionally includes the step of growing a gallium nitride based growth layer.
  • the growth layer is in such areas particularly directly on the
  • the term based may mean that the essential crystal components are each formed from the materials mentioned. Other substances in low concentrations, in particular dopants, may also be present.
  • the method comprises the step of partially removing the nucleation layer and / or the growth layer in not of the
  • Masking layer covered areas In other words, the nucleation layer and / or the growth layer is then partially etched back. Alternatively or additionally, it is possible for a further, thinner masking layer to be applied to the nucleation layer or to the growth layer
  • the method comprises the step of growing a n Al In] __ n _ m N m Ga-based semiconductor layer sequence, where 0 ⁇ n ⁇ 1, 0 ⁇ m ⁇ 1, and n + m ⁇ 1.
  • the semiconductor layer sequence comprises one or more active layers.
  • the method is used to produce an optoelectronic semiconductor chip.
  • the semiconductor chip to be produced is, in particular, a light-emitting diode chip, a laser diode chip or even a photodiode.
  • the method is configured for producing an optoelectronic semiconductor chip, such as a light-emitting diode. The method comprises
  • Step D) is optional.
  • a monocrystalline substrate is usually used as the growth substrate for an epitaxy.
  • a reduction in a defect density or to allow a better light extraction is on such
  • Semiconductor layer sequence is achieved a significant improvement in the crystal quality of the semiconductor layer sequence.
  • Such a process is also known as Facet Assisted Epitaxial Lateral Overgrowth, or FACELO for short.
  • the individual layers by means of epitaxy, about with
  • Masking layer can be produced by sputtering.
  • the semiconductor layer sequence and the growth layer are
  • step D) is carried out. That means, in particular directly on the
  • the partial removal of the growth layer in step E) takes place with the addition of a reactant gas for hydrogen and preferably with the addition of a reactant gas for nitrogen.
  • the reactant gas for nitrogen is in particular NH3 or N2H4.
  • the reactant gas for hydrogen may be H2 or SiH4.
  • the second masking layer is a nitride masking.
  • the nitride masking is in particular a silicon nitride layer. It is the nitride masking of a reactant gas for Silicon and a reactant gas out for nitrogen out. The generation of the nitride masking takes place in step E).
  • these two reactant gases may be formed by the same gas, a partial material removal of the growth layer and / or the nucleation layer. In other words, etching back the growth layer and / or the nucleation layer is achieved by generating the nitride masking at the same time.
  • Areas that are not covered by the masking layer in plan view of the growth side at least 50% or at least 60%. Alternatively or additionally, this degree of coverage is at most 90% or at most 80%.
  • the degree of coverage is between 65% and 75% inclusive.
  • step E) only or substantially only material is removed from the growth layer and not from the nucleation layer. This does not necessarily exclude that at a the
  • the nitride masking may in this case cover the masking layer, which is preferably located directly on the nucleation layer.
  • a material of the growth layer is removed only so far that the underlying
  • a thickness of the nitride masking is at least a factor of 50 or
  • Masking layer For example, the thickness of the
  • Nitride masking at most 2.0 nm or at most 1.0 nm or at most 0.5 nm.
  • the thickness of the masking layer is for example at least 25 nm or at least 50 nm or at least 100 nm. Alternatively or additionally, the thickness or the average thickness nitride masking between one and three atomic layers.
  • Degree of coverage with the Nitridmask ist is preferably between 50% and 85% inclusive, in particular at about 70%.
  • the partial removal of the growth layer and / or the nucleation layer in step E) is effected by a lack of the reactant gas for
  • step E) in regions not covered by the masking layer, at the nucleation layer and / or at the growth layer, a
  • the growing islands are set to that of these growing islands
  • the growing islands are such areas of
  • Anwachsinseln an average diameter of at least 10 nm or at least 15 nm or at least 25 nm. Alternatively or additionally, the average
  • Diameter of the growing islands at most 250 nm or at most 150 nm or at most 80 nm.
  • Structure size of the masking layer For example, the feature size of the growth islands on the nanometer scale and the feature size of the masking layer on the
  • the method comprises a step E1).
  • step E1) epitaxial lateral overgrowth of smaller structures to triangular or trapezoidal cross-sectional structures is performed starting from the growing islands.
  • a lateral overgrowth is started in each case starting from the growing islands.
  • a multiplicity of small, separate pyramid-like structures first form.
  • Emerging pyramidal structures then grow together in the course of the process to form a larger structure.
  • This larger structure as seen in plan view of the growth side, is essentially limited to those areas that are not covered by the masking layer.
  • a vertical growth rate in step E1) is greater than a horizontal growth rate.
  • the vertical growth rate refers to growth in the direction perpendicular to the growth side and the horizontal growth rate refers to a growth parallel to the growth side
  • the horizontal growth rate by at least a factor of 1.5 or by at least a factor of 2 and / or by a maximum of a factor of 5 or by a factor of at most 4.
  • the method comprises a step E2), which follows the step E1) and / or the step E).
  • step E2) an epitaxial lateral overgrowth occurs to a continuous one
  • the coalescing layer is preferably a coherent, hole-free layer.
  • the Coalescing layer preferably covers the entire growth side of the growth substrate.
  • step E2) the horizontal growth rate exceeds the vertical one
  • Growth rate for example by at least a factor of 1.25 or by at least a factor of 1.5.
  • step E1) and / or step E2) is performed after step E) and before step F).
  • a middle layer of the masking layer is formed from silicon nitride.
  • this middle layer is on both sides depending on layers
  • the layer of silicon nitride serves as a predetermined breaking point upon detachment of the semiconductor layer sequence from the growth substrate.
  • the nitride masking can serve as a predetermined breaking point in the areas not covered by the masking layer.
  • the detachment from the semiconductor layer sequence is hereby preferably a laser lift-off method.
  • Masking layer formed by a plurality of masking islands.
  • the masking islands are preferably disc-like Areas that have a circular, a hexagonal or an octagonal basic shape, seen in plan view.
  • a mean diameter of the masking islands is at least 0.5 ⁇ m or at least 0.8 ⁇ m or at least 1.0 ⁇ m.
  • the average diameter is at most 7.5 ym or at most 5 ym or at most 4 ym. According to at least one embodiment, the
  • Masking islands a mean distance from each other of at least 0.5 ym or at least 1 ym or from
  • this distance is at least 2 ym up. Alternatively or additionally, this distance is at most 10 ym or at most 7.5 ym.
  • the Bragg mirror is alternately made of layers of aluminum nitride and of layers of silicon, in particular silicon oxide or
  • the Bragg mirror can be mounted directly on the growth side.
  • the subsequent layers immediately and in the following order follow one another: the growth substrate, the nucleation layer, the growth layer, the nitride masking
  • the masking layer is preferably located directly between the nucleation layer and the coalescing layer.
  • an optoelectronic semiconductor chip is specified.
  • the semiconductor chip is made by a method as described in connection with one or more of the above embodiments. Characteristics of the method are therefore also for the
  • LED chip is, a growth substrate with a
  • a masking layer opposite side of the nucleation layer is a masking layer.
  • a n Al In] __ n _ m N m Ga-based semiconductor layer sequence with at least one active layer is formed.
  • a nitride masking is located in areas which are not covered by the masking layer in a plan view of the growth side, between the nucleation layer and the semiconductor layer sequence.
  • Figures 1, 3 and 4 are schematic representations of
  • Figure 2 is a schematic plan view of a growth side in a method described herein.
  • FIGS 5 to 7 are schematic sectional views of
  • FIG. 1 shows an exemplary embodiment of a method for producing an optoelectronic semiconductor chip 1 in schematic sectional views.
  • a growth substrate 2 having a growth side 20 is provided.
  • the growth substrate 2 is, in particular, a sapphire substrate.
  • Nucleation layer 3 is generated.
  • the nucleation layer 3 is, for example, an aluminum nitride layer.
  • Nucleation layer 3 may contain small amounts of oxygen. In particular, an oxygen content increases
  • the nucleation layer 3 may be an AlGaN layer. In the direction away from the growth substrate 2, a gallium content in the nucleation layer 2 may increase.
  • the nucleation layer 3 preferably has a thickness between 10 nm and 3000 nm inclusive, in particular between 20 nm and 200 nm inclusive. It is also possible that the nucleation layer 3 has a plurality of partial layers.
  • the nucleation layer 3 is produced by means of epitaxy, such as MOVPE, HVPE or MBE, or else by means of sputtering.
  • epitaxy such as MOVPE, HVPE or MBE
  • sputtering there is a buffer layer 31 between the nucleation layer 3 and the growth substrate 2.
  • the nucleation layer 3 may also be produced directly on the growth side 20.
  • Nucleation layer 3 preferably directly, a
  • Masking layer 3 has a plurality of
  • Masking islands which have a diameter of preferably less than 5 ym, in particular about 2 ym, see also Figure 2A.
  • a spacing of adjacent masking islands is about 1 ym.
  • a thickness of the masking islands is about 200 nm.
  • the masking layer 4 is defined by a silicon oxide layer, followed by a silicon nitride layer, and a silicon nitride layer
  • Masking layers are also specified in the publication DE 10 2011 012 608 AI, whose disclosure content by
  • FIG. 1D it is shown that in not of the
  • the growth layer 5 is a group III-V nitride layer, preferably a doped or undoped GaN layer.
  • the growth layer 5 has, for example, a thickness of at least 10 nm or at least 20 nm or at least 50 nm. Alternatively or additionally, the thickness of the growth layer 5 is at most 300 nm or at most 200 nm. The thickness of the growth layer is preferred 5 by at least a factor of 2 or at least one
  • a reactant gas for hydrogen is added, preferably S1H4.
  • etching back of the growth layer 5 is performed.
  • the addition of the reactant gas to hydrogen may be with or without the addition of a nitrogen reactant gas.
  • a reactant gas is also added for nitrogen, for example NH3.
  • Nitride masking 7 is preferably between inclusive
  • the nitride masking 7 is preferably only thin. By not covered by the Nitridmask réelle 7 areas of the growth layer 5 are
  • the growth islands 55 have dimensions in the nanometer range.
  • a nitride masking 7 produced in this way can also be used as in situ masking
  • a material of the growing out of the growing islands 55 areas is preferably GaN.
  • the lateral overgrowing is continued so that, seen in cross-section, larger, triangular
  • Growth structures 58 are formed. The from the Growth islands 55 formed smaller areas that grow together to the growth structures 58 are symbolized in Figure IG as dashed lines. In FIG. 1H, starting from the growth structures 58, a lateral overgrowth takes place to form a coalescing layer 8, which covers the entire growth side 20. On the
  • Coalescing layer 8 a semiconductor layer sequence 6 is deposited with at least one active layer 65.
  • a process, as carried out in conjunction with FIG. 1, preferably takes place with the following
  • Masking layer 4 photolithographically structured, wherein
  • Masking islands with a diameter of about 2 ym and a distance of about 1 ym are generated.
  • the areas masked by the masking layer 4 are approximately regular octagons.
  • an approximately 90 nm thick, undoped GaN layer is now deposited as growth layer 5 in the openings between the masking islands.
  • a reactant gas for gallium, in particular trimethylgallium, stopped and SiH4 is in the
  • Headed epitaxy reactor It then prevails preferably a N2 / H2 / NH3 environment with additional S1H4. During this
  • the deposition of the nitride masking 7 and the back etching of the growth layer 5 are competing processes.
  • a re-etching time is about five minutes. Subsequently, the growth conditions for
  • Gallium nitride selected such that the triangular growth structures seen in cross section 58 form.
  • the reactant gas for hydrogen and for silicon is closed again.
  • the coalescing layer 8 is produced, so that a 2D-GaN layer results, which the
  • Masking layer 4 has laterally overgrown.
  • Dislocation density of the coalescing layer 8 is then less than 10 ⁇ per square centimeter.
  • the Hall order layer sequence 6 is deposited on this planar coalescing layer 8.
  • the coalescing layer 8 is doped or undoped gallium nitride.
  • FIG. 2A shows a plan view of the growth side 20 after the method step according to FIG. A
  • Sectional view along the line B can be seen in FIG. 2B, along the line C in FIG. 2C, a height h in nm is plotted along a section line x in ym. In FIG. 2C, therefore, a middle region in FIG. 2B is shown
  • Aluminum-containing layers such as AlGaN or A1N or A10N have a smaller lattice constant than GaN. Accordingly, GaN typically grows compressively
  • Growth layer 5 arise GaN nano islands.
  • the growth layer 5 is thus no longer closed laterally. This enables a lateral relaxation of the growth layer 5.
  • the degree of relaxation determined by a size of the GaN nano-islands of the growth layer 5, can be adjusted approximately via the thickness of the growth layer 5 and / or over a duration of etching back. The more that is etched back and / or the thinner the growth layer 5 is produced, the less strong is the deflection of the growth substrate 2 during the epitaxial generation of the semiconductor layer sequence 6.
  • etching back of the growth layer 5 takes place without addition of a reactant gas Silicon. Accordingly, no nitride masking is formed.
  • FIG. 4 shows an exemplary embodiment of the semiconductor chip 1.
  • the nucleation layer 3 is in this case part of a Bragg mirror 33, which has a plurality of nucleation layers 3, which are formed from aluminum nitride. Between the aluminum nitride layers 3 are each layers 32 of silicon dioxide or silicon nitride. At the
  • FIG. 6 shows that on the semiconductor layer sequence 6 a carrier substrate 9, for example made of silicon,
  • FIG. 6 also schematically illustrates a defect reduction, with reference to drawn crystal defects 85. These crystal defects 85, in particular dislocations, buckle at lateral boundary surfaces of the growth structures 58 and the structures formed from the growth islands 35, 55. As a result of the multiplicity of growth islands 35, 55, an efficient defect reduction can already be achieved within the growth structures 58. After the growth structures 58 have been produced and before, during and / or after the generation of the coalescing layer 8 from GaN, it is additionally possible to grow an AlGaN layer, not shown, as in all others
  • a thickness of this AlGaN layer is preferably at least 1 nm or 5 nm and / or
  • an Al content of this AlGaN layer is preferably at least 1% or 5% or 20% and / or at most 100% or 85% or 60%.
  • This AlGaN layer is preferably undoped but may be doped.
  • this AlGaN layer nucleates directly on the masking layer 4.
  • This AlGaN layer can thus be in direct contact with the masking layer 4 and / or with the coalescing layer 8 and / or with the
  • this AlGaN layer can be grown within the coalescing layer 8. It may also be in this AlGaN layer to a
  • Growth structures 58 are overgrown by this AlGaN layer, or this AlGaN layer is a layer which is penetrated by the growth structures 58 and projected away from the growth substrate 58 in the direction away from the growth substrate 2.
  • FIG. 7 schematically illustrates a separation of the growth substrate 2 from the semiconductor layer sequence 6. The separation takes place in particular by a
  • Silicon nitride layer 42 which is located between silicon dioxide layers 41, 43 of masking layer 4, acts as a predetermined breaking point. On the sapphire growth substrate 2 remain the
  • Nucleation layer 3 made of aluminum nitride and the first layer 41 of silicon oxide.
  • the layer of silicon oxide remaining on the semiconductor layer sequence 6 can serve as a hard mask for the generation of structured light coupling-out structures. Corresponding coupling-out structures for
  • the silicon dioxide layer 41 can be subsequently removed. This is a repeated one

Landscapes

  • Led Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

In mindestens einer Ausführungsform ist das Verfahren zur Herstellung eines optoelektronischen Halbleiterchips (1) eingerichtet. Das Verfahren umfasst zumindest die folgenden Schritte in der angegebenen Reihenfolge: A) Bereitstellen eines Aufwachssubstrats (2) mit einer Aufwachsseite (20), B) Abscheiden mindestens einer auf AlxGa1-xOyN1-y basierenden Nukleationsschicht (3) an der Aufwachsseite (20), C) Abscheiden und Strukturieren einer Maskierungsschicht (4), D) optionales Aufwachsen einer auf GaN basierenden Anwachsschicht (5) in nicht von der Maskierungsschicht (4) bedeckten Bereichen an der Nukleationsschicht (3), E) teilweises Entfernen der Nukleationsschicht (3) und/oder der Anwachsschicht (5) in nicht von der Maskierungsschicht (4) bedeckten Bereichen oder Aufbringen einer zweiten Maskierungsschicht (7) auf der Nukleationsschicht (3) oder auf der Anwachsschicht (5) in den nicht von der Maskierungsschicht (4) bedeckten Bereichen, und F) Aufwachsen einer auf AlInGaN basierenden Halbleiterschichtenfolge (6) mit mindestens einer aktiven Schicht (65).

Description

Beschreibung
Verfahren zur Herstellung eines optoelektronischen
Halbleiterchips und optoelektronischer Halbleiterchip
Es wird ein Verfahren zur Herstellung eines
optoelektronischen Halbleiterchips angegeben. Darüber hinaus wird ein optoelektronischer Halbleiterchip angegeben. Eine zu lösende Aufgabe besteht darin, ein Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
anzugeben, mit dem eine Halbleiterschichtenfolge hoher
Qualität erzeugbar ist. Diese Aufgabe wird unter anderem durch ein Verfahren und durch einen Halbleiterchip mit den Merkmalen der unabhängigen Patentansprüche gelöst. Bevorzugte Weiterbildungen sind
Gegenstände der abhängigen Ansprüche. Gemäß zumindest einer Ausführungsform umfasst das Verfahren den Schritt des Bereitstellens eines Aufwachssubstrats . Bei dem Aufwachssubstrat handelt es sich beispielsweise um ein Saphirsubstrat. Ebenso sind andere Substrate, etwa aus
Silizium, Siliziumcarbid, Galliumnitrid, Galliumarsenid oder Galliumphosphid, einsetzbar. Das Aufwachssubstrat weist eine Aufwachsseite auf, die dazu eingerichtet ist, darauf eine Halbleiterschichtenfolge etwa epitaktisch abzuscheiden.
Gemäß zumindest einer Ausführungsform umfasst das Verfahren den Schritt des Aufwachsens oder Aufbringens mindestens einer Nukleationsschicht an der Aufwachsseite . Die
Nukleationsschicht kann unmittelbar an der Aufwachsseite aufgewachsen werden, so dass sich die Aufwachsseite und die Nukleationsschicht berühren. Ebenso ist es möglich, dass insbesondere unmittelbar zwischen der Aufwachsseite und der Nukleationsschicht eine Pufferschicht angebracht wird. Die Nukleationsschicht wird beispielsweise durch Sputtern oder epitaktisches Wachsen erzeugt.
Gemäß zumindest einer Ausführungsform basiert die
Nukleationsschicht auf AlxGa]__xOyN]__y . Hierbei gilt 0 < x -S 1 und 0 -S y < 1. Bevorzugt gilt y -S 0,15 oder y < 0,05 oder y < 0,025. Weiterhin gilt bevorzugt y ^ 0,1 oder y > 0,2 oder y > 0,3 oder y > 0,5 oder y > 0,8. Insbesondere handelt es sich bei der Nukleationsschicht um eine Aluminiumnitridschicht oder um eine Aluminiumoxinitridschicht . Die
Nukleationsschicht kann über die gesamte Dicke hinweg eine im Rahmen der Herstellungstoleranzen gleiche
Materialzusammensetzung aufweisen oder auch eine variierende Material Zusammensetzung .
Gemäß zumindest einer Ausführungsform weist das Verfahren den Schritt des Aufwachsens oder Aufbringens einer
Maskierungsschicht auf. Die Maskierungsschicht wird bevorzugt unmittelbar auf der Nukleationsschicht erzeugt. Die
Maskierungsschicht umfasst bevorzugt eines oder mehrere der nachfolgend genannten Materialien oder besteht aus einem oder mehreren dieser Materialien: einem Siliziumnitrid, einem
Siliziumoxid, einem Siliziumoxinitrid, einem Bornitrid, einem Magnesiumoxid .
Gemäß zumindest einer Ausführungsform des Verfahrens wird die Maskierungsschicht strukturiert. Das Strukturieren erfolgt bevorzugt fototechnisch und lithographisch. Beim
Strukturieren der Maskierungsschicht wird ein Material der zuvor aufgebrachten Maskierungsschicht entfernt. Ebenso ist es alternativ möglich, dass die Maskierungsschicht bereits strukturiert aufgebracht wird. Wird ein Material der
Maskierungsschicht entfernt, so bleibt die Nukleationsschicht bevorzugt hiervon unbeeinflusst oder im Wesentlichen
unbeeinflusst .
Gemäß zumindest einer Ausführungsform umfasst das Verfahren optional den Schritt des Aufwachsens einer auf Galliumnitrid basierenden Anwachsschicht. Die Anwachsschicht wird in solchen Bereichen insbesondere unmittelbar auf die
Nukleationsschicht aufgebracht, die nicht von der
Maskierungsschicht bedeckt sind.
Der Begriff basierend kann bedeuten, dass die wesentlichen Kristallkomponenten jeweils aus den genannten Materialien gebildet sind. Weitere Stoffe in geringen Konzentrationen, insbesondere Dotierungen, können ebenso vorhanden sein.
Gemäß zumindest einer Ausführungsform umfasst das Verfahren den Schritt des teilweisen Entfernens der Nukleationsschicht und/oder der Anwachsschicht in nicht von der
Maskierungsschicht bedeckten Bereichen. Mit anderen Worten wird dann die Nukleationsschicht und/oder die Anwachsschicht teilweise rückgeätzt. Alternativ oder zusätzlich hierzu ist es möglich, dass eine weitere, dünnere Maskierungsschicht auf die Nukleationsschicht oder auf die Anwachsschicht
aufgewachsen wird, beispielsweise ohne dass eine nennenswerte Materialwegnahme aus der Nukleationsschicht oder aus der Anwachsschicht heraus erfolgt.
Gemäß zumindest einer Ausführungsform weist das Verfahren den Schritt des Aufwachsens einer auf AlnIn]__n_mGamN basierenden Halbleiterschichtenfolge, wobei 0 ^ n < 1, 0 ^ m < 1 und n + m < 1 ist. Die Halbleiterschichtenfolge umfasst eine oder mehrere aktive Schichten.
Gemäß zumindest einer Ausführungsform dient das Verfahren zur Herstellung eines optoelektronischen Halbleiterchips. Bei dem herzustellenden Halbleiterchip handelt es sich insbesondere um einen Leuchtdiodenchip, um einen Laserdiodenchip oder auch um eine Fotodiode. In mindestens einer Ausführungsform ist das Verfahren zur Herstellung eines optoelektronischen Halbleiterchips wie einer Leuchtdiode eingerichtet. Das Verfahren umfasst
zumindest die folgenden Schritte, bevorzugt in der
angegebenen Reihenfolge:
A) Bereitstellen eines Aufwachssubstrats mit einer
Aufwachsseite,
B) Aufbringen und/oder Aufwachsen mindestens einer
Nukleationsschicht an der Aufwachsseite, wobei die
Nukleationsschicht auf
AlxGa]__xOyN]__y basiert,
C) Aufbringen und/oder Aufwachsen einer ersten
Maskierungsschicht an der Nukleationsschicht und
Strukturieren der ersten Maskierungsschicht,
D) Aufbringen und/oder Aufwachsen einer auf GaN basierenden Anwachsschicht in nicht von der ersten Maskierungsschicht bedeckten Bereichen an der Nukleationsschicht,
E) teilweises Entfernen der Nukleationsschicht und/oder der Anwachsschicht in nicht von der ersten Maskierungsschicht bedeckten Bereichen und/oder Aufbringen oder Aufwachsen einer zweiten Maskierungsschicht auf der Nukleationsschicht oder auf der Anwachsschicht in den nicht von der ersten
Maskierungsschicht bedeckten Bereichen, und F) Aufwachsen einer auf AlInGaN basierenden
Halbleiterschichtenfolge mit mindestens einer aktiven
Schicht . Der Schritt D) ist hierbei optional.
Bei herkömmlichen Herstellungsverfahren für optoelektronische Halbleiterchips wird als Wachstumssubstrat für eine Epitaxie üblicherweise ein monokristallines Substrat eingesetzt. Zu einer Reduktion einer Defektdichte oder zur Ermöglichung einer besseren Lichtauskopplung wird auf einem solchen
Substrat vor einem epitaktischen Wachstum einer
Halbleiterschichtenfolge mit einer aktiven Schicht eine strukturierte Maskierungsschicht aufgebracht. Nur an Stellen, an denen die Maskierungsschicht Öffnungen aufweist, kann die Halbleiterschichtenfolge anwachsen. Durch dieses punktuelle Anwachsen und durch darauffolgendes Koaleszieren der
Halbleiterschichtenfolge wird eine deutliche Verbesserung der Kristallqualität der Halbleiterschichtenfolge erzielt. Ein solcher Prozess ist auch als Facet Assisted Epitaxial Lateral Overgrowth, kurz FACELO, bekannt.
Bei einem solchen Überwachsen mit einer derartigen
Maskierungsschicht treten jedoch starke kristalline
Verspannungen in der Halbleiterschicht auf, die insbesondere zu einer unerwünschten Durchbiegung des Aufwachssubstrats während der Epitaxie führen können. Dies kann zur Ausbildung von Rissen in der Halbleiterschichtenfolge führen oder auch dazu, dass über das Aufwachssubstrat hinweg die aktive
Schicht eine deutliche Streuung in der Emissionswellenlänge aufzeigt . Durch das teilweise Rückätzen der Nukleationsschicht und/oder der Anwachsschicht und/oder durch das Aufwachsen einer zweiten Maskierungsschicht auf die Nukleationsschicht
und/oder auf die Anwachsschicht sind derartige kristalline Verspannungen in der zu erzeugenden Halbleiterschichtenfolge reduzierbar. Hierdurch ist eine Durchbiegung des
Aufwachssubstrats während der Epitaxie kontrollierbar und ein gleichmäßigeres Wachsen der Halbleiterschichtenfolge ist möglich .
Gemäß zumindest einer Ausführungsform des Verfahrens werden die einzelnen Schichten mittels Epitaxie, etwa mit
metallorganischer Gasphasenabscheidung, oder mittels Sputtern erzeugt. Insbesondere die Nukleationsschicht und die
Maskierungsschicht können mittels Sputtern erzeugt sein. Die Halbleiterschichtenfolge und die Anwachsschicht sind
bevorzugt mittels Epitaxie gebildet.
Gemäß zumindest einer Ausführungsform wird der Schritt D) ausgeführt. Das heißt, insbesondere unmittelbar auf der
Nukleationsschicht wird dann die Anwachsschicht erzeugt.
Gemäß zumindest einer Ausführungsform erfolgt das teilweise Entfernen der Anwachsschicht im Schritt E) unter Zugabe eines Reaktantgases für Wasserstoff und bevorzugt unter Zugabe eines Reaktantgases für Stickstoff. Bei dem Reaktantgas für Stickstoff handelt es sich insbesondere um NH3 oder um N2H4. Das Reaktantgas für Wasserstoff kann H2 oder auch SiH4 sein. Gemäß zumindest einer Ausführungsform handelt es sich bei der zweiten Maskierungsschicht um eine Nitridmaskierung. Die Nitridmaskierung ist insbesondere eine Siliziumnitridschicht. Es wird die Nitridmaskierung aus einem Reaktantgas für Silizium und einem Reaktantgas für Stickstoff heraus erzeugt. Das Erzeugen der Nitridmaskierung erfolgt im Schritt E) .
Gemäß zumindest einer Ausführungsform erfolgt bei dem
Erzeugen der Nitridmaskierung, insbesondere durch die Zugabe des Reaktantgases für Wasserstoff und/oder des Reaktantgases für Silizium, wobei diese beiden Reaktantgase durch dasselbe Gas gebildet sein können, eine teilweise Materialentfernung der Anwachsschicht und/oder der Nukleationsschicht. Mit anderen Worten wird durch das Erzeugen der Nitridmaskierung gleichzeitig ein Rückätzen der Anwachsschicht und/oder der Nukleationsschicht erzielt.
Gemäß zumindest einer Ausführungsform liegt in Draufsicht gesehen ein Bedeckungsgrad der Nitridmaskierung auf der
Anwachsschicht und/oder auf der Nukleationsschicht, in
Bereichen, die in Draufsicht auf die Anwachsseite nicht von der Maskierungsschicht bedeckt sind, bei mindestens 50 % oder bei mindestens 60 %. Alternativ oder zusätzlich liegt dieser Bedeckungsgrad bei höchstens 90 % oder bei höchstens 80 %.
Insbesondere liegt der Bedeckungsgrad zwischen einschließlich 65 % und 75 %.
Gemäß zumindest einer Ausführungsform wird im Schritt E) nur oder im Wesentlichen nur Material aus der Anwachsschicht heraus entfernt und nicht aus der Nukleationsschicht. Dies schließt nicht zwangsläufig aus, dass an einer dem
Aufwachssubstrat abgewandten Oberseite der Nukleationsschicht einzelne Atome aus der Nukleationsschicht herausgelöst werden. Jedoch bleibt beim Schritt E) die Nukleationsschicht in ihrer Dicke und Struktur erhalten. Das Entfernen von
Material beschränkt sich auf die Anwachsschicht. Gemäß zumindest einer Ausführungsform wird die
Nitridmaskierung, die der zweiten Maskierungsschicht
entspricht, ausschließlich oder im Wesentlichen nur auf der Anwachsschicht aufgebracht und nicht auf der
Nukleationsschicht. Die Nitridmaskierung kann hierbei die Maskierungsschicht, die sich bevorzugt unmittelbar auf der Nukleationsschicht befindet, bedecken. Insbesondere ist es möglich, dass im Schritt E) ein Material der Anwachsschicht nur so weit entfernt wird, dass die darunter liegende
Nukleationsschicht nicht freigelegt wird.
Gemäß zumindest einer Ausführungsform liegt eine Dicke der Nitridmaskierung um mindestens einen Faktor 50 oder
mindestens einen Faktor 100 unter der Dicke der
Maskierungsschicht. Beispielsweise beträgt die Dicke der
Nitridmaskierung höchstens 2,0 nm oder höchstens 1,0 nm oder höchstens 0,5 nm. Die Dicke der Maskierungsschicht liegt beispielsweise bei mindestens 25 nm oder bei mindestens 50 nm oder bei mindestens 100 nm. Alternativ oder zusätzlich liegt die Dicke oder die mittlere Dicke der Nitridmaskierung zwischen einschließlich ein und drei Atomlagen. Ein
Bedeckungsgrad mit der Nitridmaskierung, in Draufsicht gesehen, liegt hierbei bevorzugt zwischen einschließlich 50 % und 85 %, insbesondere bei zirka 70 %.
Gemäß zumindest einer Ausführungsform erfolgt das teilweise Entfernen der Anwachsschicht und/oder der Nukleationsschicht im Schritt E) durch einen Mangel des Reaktantgases für
Stickstoff. Bei vergleichsweise hohen Temperaturen und bei zu wenig zur Verfügung gestelltem Stickstoff zersetzt sich bereits kristallisiertes Galliumnitrid. Für das Rückätzen der Anwachsschicht und/oder der Nukleationsschicht wird also dann kein separates Ätzmittel herangezogen. Insbesondere erfolgt das Rückätzen dann ohne Zugabe eines Reaktantgases für
Wasserstoff und/oder für Silizium oder für einen anderen rückätzenden Stoff. Gemäß zumindest einer Ausführungsform wird im Schritt E) in nicht von der Maskierungsschicht bedeckten Bereichen an der Nukleationsschicht und/oder an der Anwachsschicht eine
Vielzahl von Anwachsinseln ausgebildet. Die Anwachsinseln sind dazu eingerichtet, dass von diesen Anwachsinseln
ausgehend Halbleitermaterial wächst. Die Anwachsinseln sind insbesondere durch freiliegende Flanken der
Nukleationsschicht und/oder der Anwachsschicht gebildet.
Insbesondere sind die Anwachsinseln solche Bereiche der
Nukleationsschicht und/oder der Anwachsschicht, die nicht von der Nitridmaskierung bedeckt sind.
Gemäß zumindest einer Ausführungsform weisen die
Anwachsinseln einen mittleren Durchmesser von mindestens 10 nm oder von mindestens 15 nm oder von mindestens 25 nm auf. Alternativ oder zusätzlich beträgt der mittlere
Durchmesser der Anwachsinseln höchstens 250 nm oder höchstens 150 nm oder höchstens 80 nm.
Gemäß zumindest einer Ausführungsform weisen die
Anwachsinseln eine mittlere Strukturgröße auf, in Draufsicht auf die Aufwachsseite gesehen, die mindestens um einen Faktor 10 oder mindestens um einen Faktor 20 oder mindestens um einen Faktor 50 kleiner ist als eine entsprechende
Strukturgröße der Maskierungsschicht. Beispielsweise liegt die Strukturgröße der Anwachsinseln auf der Nanometerskala und die Strukturgröße der Maskierungsschicht auf der
Mikrometerskala . Gemäß zumindest einer Ausführungsform umfasst das Verfahren einen Schritt El) . Im Schritt El) wird ausgehend von den Anwachsinseln ein epitaktisches laterales Überwachsen von kleineren Strukturen zu im Querschnitt dreieckförmigen oder trapezförmigen größeren Strukturen durchgeführt. Mit anderen Worten wird jeweils von den Anwachsinseln ausgehend ein laterales Überwachsen gestartet. Insbesondere bildet sich zuerst eine Vielzahl von kleinen, separaten pyramidenartigen Strukturen aus. Diese kleineren, von den jeweiligen
Anwachsinseln ausgehenden Pyramidenstrukturen wachsen im Verlauf des Verfahrens dann zu einer größeren Struktur zusammen. Diese größere Struktur ist, in Draufsicht auf die Aufwachsseite gesehen, im Wesentlichen auf solche Bereiche beschränkt, die nicht von der Maskierungsschicht bedeckt sind.
Gemäß zumindest einer Ausführungsform ist eine vertikale Wachstumsrate im Schritt El) größer als eine horizontale Wachstumsrate. Die vertikale Wachstumsrate bezeichnet hierbei das Wachstum in Richtung senkrecht zur Aufwachsseite und die horizontale Wachstumsrate ein Wachstum parallel zur
Aufwachsseite . Beispielsweise übersteigt die vertikale
Wachstumsrate die horizontale Wachstumsrate um mindestens einen Faktor 1,5 oder um mindestens einen Faktor 2 und/oder um höchstens einen Faktor 5 oder um höchstens einen Faktor 4.
Gemäß zumindest einer Ausführungsform umfasst das Verfahren einen Schritt E2), der dem Schritt El) und/oder dem Schritt E) nachfolgt. Im Schritt E2) erfolgt ein epitaktisches laterales Überwachsen hin zu einer durchgehenden
Koaleszenzschicht . Bei der Koaleszenzschicht handelt es sich bevorzugt um eine zusammenhängende, löcherfreie Schicht. Die Koaleszenzschicht bedeckt bevorzugt die gesamte Aufwachsseite des Aufwachssubstrats .
Gemäß zumindest einer Ausführungsform übersteigt im Schritt E2) die horizontale Wachstumsrate die vertikale
Wachstumsrate, beispielsweise um mindestens einen Faktor 1,25 oder um mindestens einen Faktor 1,5.
Gemäß zumindest einer Ausführungsform wird der Schritt El) und/oder der Schritt E2) nach dem Schritt E) und vor dem Schritt F) durchgeführt.
Gemäß zumindest einer Ausführungsform weist die
Maskierungsschicht mehrere Lagen auf, etwa mindestens oder genau zwei oder mindestens oder genau drei Lagen.
Gemäß zumindest einer Ausführungsform ist eine mittlere Lage der Maskierungsschicht aus Siliziumnitrid gebildet. Bevorzugt wird diese mittlere Lage beidseitig je von Lagen aus
Siliziumoxid flankiert. Die Siliziumoxidlagen grenzen
bevorzugt unmittelbar an die Siliziumnitridlage.
Gemäß zumindest einer Ausführungsform dient die Lage aus Siliziumnitrid bei einem Ablösen der Halbleiterschichtenfolge von dem Aufwachssubstrat als Sollbruchstelle. Ebenso kann die Nitridmaskierung in den nicht von der Maskierungsschicht bedeckten Bereichen als Sollbruchstelle dienen. Das Ablösen von der Halbleiterschichtenfolge ist hierbei bevorzugt ein Laserabhebeverfahren .
Gemäß zumindest einer Ausführungsform wird die
Maskierungsschicht durch eine Vielzahl von Maskierungsinseln gebildet. Die Maskierungsinseln sind bevorzugt scheibenartige Bereiche, die eine kreisförmige, eine sechseckige oder eine achteckige Grundform aufweisen, in Draufsicht gesehen.
Gemäß zumindest einer Ausführungsform beträgt ein mittlerer Durchmesser der Maskierungsinseln mindestens 0,5 ym oder mindestens 0,8 ym oder mindestens 1,0 ym. Alternativ oder zusätzlich liegt der mittlere Durchmesser bei höchstens 7,5 ym oder bei höchstens 5 ym oder bei höchstens 4 ym. Gemäß zumindest einer Ausführungsform weisen die
Maskierungsinseln einen mittleren Abstand zueinander von mindestens 0,5 ym oder von mindestens 1 ym oder von
mindestens 2 ym auf. Alternativ oder zusätzlich liegt dieser Abstand bei höchstens 10 ym oder bei höchstens 7,5 ym.
Gemäß zumindest einer Ausführungsform ist die
Nukleationsschicht eine dem Aufwachssubstrat abgewandte
Schicht eines Bragg-Spiegels . Beispielsweise ist der Bragg- Spiegel abwechselnd aus Schichten aus Aluminiumnitrid und aus Schichten mit Silizium, insbesondere Siliziumoxid oder
Siliziumnitrid, gebildet. Der Bragg-Spiegel kann unmittelbar auf die Aufwachsseite angebracht sein.
Gemäß zumindest einer Ausführungsform folgen, in nicht von der Maskierungsschicht bedeckten Bereichen, die nachfolgenden Schichten unmittelbar und in der angegebenen Reihenfolge aufeinander: das Aufwachssubstrat , die Nukleationsschicht, die Anwachsschicht, die Nitridmaskierung, die
Koaleszenzschicht und die Halbleiterschichtenfolge. In den von der Maskierungsschicht überdeckten Bereichen befindet sich die Maskierungsschicht bevorzugt unmittelbar zwischen der Nukleationsschicht und der Koaleszenzschicht. Darüber hinaus wird ein optoelektronischer Halbleiterchip angegeben. Der Halbleiterchip ist insbesondere mit einem Verfahren hergestellt, wie in Verbindung mit einer oder mehrerer der oben genannten Ausführungsformen beschrieben. Merkmale des Verfahrens sind daher auch für den
optoelektronischen Halbleiterchip offenbart und umgekehrt.
In mindestens einer Ausführungsform umfasst der
optoelektronische Halbleiterchip, der insbesondere ein
Leuchtdiodenchip ist, ein Aufwachssubstrat mit einer
Aufwachsseite . An der Aufwachsseite befindet sich eine
Nukleationsschicht , wobei die Nukleationsschicht auf
AlxGa]__xOyN]__y basiert. An einer dem Aufwachssubstrat
abgewandten Seite der Nukleationsschicht befindet sich eine Maskierungsschicht. An einer dem Aufwachssubstrat abgewandten Seite der Maskierungsschicht ist eine auf AlnIn]__n_mGamN basierende Halbleiterschichtenfolge mit mindestens einer aktiven Schicht erzeugt. Eine Nitridmaskierung befindet sich in Bereichen, die in Draufsicht auf die Aufwachsseite gesehen nicht von der Maskierungsschicht überdeckt sind, zwischen der Nukleationsschicht und der Halbleiterschichtenfolge.
Nachfolgend wird ein hier beschriebenes Verfahren sowie ein hier beschriebener Halbleiterchip unter Bezugnahme auf die Zeichnung anhand von Ausführungsbeispielen näher erläutert. Gleiche Bezugszeichen geben dabei gleiche Elemente in den einzelnen Figuren an. Es sind dabei keine maßstäblichen
Bezüge dargestellt, vielmehr können einzelne Elemente zum besseren Verständnis übertrieben groß dargestellt sein.
Es zeigen: Figuren 1, 3 und 4 schematische Darstellungen von
Ausführungsbeispielen von hier beschriebenen
Verfahren,
Figur 2 eine schematische Draufsicht auf eine Aufwachsseite bei einem hier beschriebenen Verfahren, und
Figuren 5 bis 7 schematische Schnittdarstellungen von
Ausführungsbeispielen von hier beschriebenen optoelektronischen Halbleiterchips .
In Figur 1 ist in schematischen Schnittdarstellungen ein Ausführungsbeispiel eines Verfahrens zur Herstellung eines optoelektronischen Halbleiterchips 1 gezeigt. Gemäß Figur 1A wird ein Aufwachssubstrat 2 mit einer Aufwachsseite 20 bereitgestellt. Bei dem Aufwachssubstrat 2 handelt es sich insbesondere um ein Saphirsubstrat.
Gemäß Figur 1B wird an der Aufwachsseite 20 eine
Nukleationsschicht 3 erzeugt. Die Nukleationsschicht 3 ist beispielsweise eine Aluminiumnitridschicht. Die
Nukleationsschicht 3 kann geringe Anteile von Sauerstoff enthalten. Insbesondere nimmt ein Sauerstoffanteil in
Richtung weg von dem Aufwachssubstrat 2 monoton oder streng monoton ab. Ebenso kann die Nukleationsschicht 3 eine AlGaN- Schicht sein. In Richtung weg von dem Aufwachssubstrat 2 kann ein Galliumanteil in der Nukleationsschicht 2 zunehmen. Die Nukleationsschicht 3 weist bevorzugt eine Dicke zwischen einschließlich 10 nm und 3000 nm auf, insbesondere zwischen einschließlich 20 nm und 200 nm. Ferner ist es möglich, dass die Nukleationsschicht 3 mehrere Teilschichten aufweist.
Beispielsweise ist die Nukleationsschicht 3 mittels Epitaxie, etwa MOVPE, HVPE oder MBE oder auch mittels Sputtern erzeugt. Optional befindet sich zwischen der Nukleationsschicht 3 und dem Aufwachssubstrat 2 eine Pufferschicht 31. Anders als dargestellt kann die Nukleationsschicht 3 auch unmittelbar an der Aufwachsseite 20 erzeugt sein.
Im Verfahrensschritt gemäß Figur IC wird auf die
Nukleationsschicht 3, bevorzugt unmittelbar, eine
Maskierungsschicht 4 aufgebracht und strukturiert. Die
Maskierungsschicht 3 weist eine Vielzahl von
Maskierungsinseln auf, die einen Durchmesser von bevorzugt kleiner als 5 ym aufweisen, insbesondere zirka 2 ym, siehe auch Figur 2A. Ein Abstand benachbarter Maskierungsinseln zueinander liegt beispielsweise bei ungefähr 1 ym. Eine Dicke der Maskierungsinseln beträgt beispielsweise zirka 200 nm. Die Maskierungsschicht 4 ist durch eine Siliziumoxidschicht, gefolgt von einer Siliziumnitridschicht und von einer
weiteren Siliziumoxidschicht, gebildet. Solche
Maskierungsschichten sind auch in der Druckschrift DE 10 2011 012 608 AI angegeben, deren Offenbarungsgehalt durch
Rückbezug mit aufgenommen wird.
In Figur 1D ist gezeigt, dass in nicht von der
Maskierungsschicht 4 bedeckten Bereichen eine Anwachsschicht 5 unmittelbar auf die Nukleationsschicht 3 abgeschieden wird. Bei der Anwachsschicht 5 handelt es sich um eine Gruppe-III- V-Nitrid-Schicht , bevorzugt um eine dotierte oder undotierte GaN-Schicht. Die Anwachsschicht 5 weist beispielsweise eine Dicke von mindestens 10 nm oder von mindestens 20 nm oder von mindestens 50 nm auf. Alternativ oder zusätzlich liegt die Dicke der Anwachsschicht 5 bei höchstens 300 nm oder bei höchstens 200 nm. Bevorzugt ist die Dicke der Anwachsschicht 5 um mindestens einen Faktor 2 oder um mindestens einen
Faktor 5 kleiner als die Dicke der Maskierungsschicht 4.
Im Verfahrensschritt gemäß Figur IE wird ein Reaktantgas für Wasserstoff beigegeben, bevorzugt S1H4. Hierdurch wird ein Rückätzen der Anwachsschicht 5 durchgeführt. Die Zugabe des Reaktantgases für Wasserstoff kann mit oder ohne der Zugabe eines Reaktantgases für Stickstoff erfolgen. Bevorzugt jedoch wird auch ein Reaktantgas für Stickstoff, beispielsweise NH3, zugegeben.
In diesem Falle bildet sich stellenweise auf der
Anwachsschicht 5 eine Nitridmaskierung 7 aus. Ein
Bedeckungsgrad der Anwachsschicht 5 durch die
Nitridmaskierung 7 liegt bevorzugt zwischen einschließlich
50 % und 90 %. Die Nitridmaskierung 7 ist bevorzugt nur dünn ausgeprägt. Durch die nicht von der Nitridmaskierung 7 überdeckten Bereiche der Anwachsschicht 5 werden
Wachstumsinseln 55 gebildet. Die Wachstumsinseln 55 weisen Abmessungen im Nanometerbereich auf. Eine derart hergestellte Nitridmaskierung 7 kann auch als in situ-Maskierung
bezeichnet werden.
In Figur 1F ist zu sehen, dass ausgehend von den
Wachstumsinseln 55 ein laterales Überwachsen startet.
Ausgehend von den Wachstumsinseln 55 werden im Querschnitt gesehen dreieckförmige, rautenförmige oder trapezförmige Bereiche gebildet. Ein Material der aus den Anwachsinseln 55 herauswachsenden Bereiche ist bevorzugt GaN.
Gemäß Figur IG wird das laterale Überwachsen fortgesetzt, so dass im Querschnitt gesehen größere, dreieckförmige
Wachstumsstrukturen 58 gebildet werden. Die aus den Wachstumsinseln 55 heraus gebildeten, kleineren Bereiche, die zu den Wachstumsstrukturen 58 zusammenwachsen, sind in Figur IG als Strich-Linien symbolisiert. In Figur 1H erfolgt, ausgehend von den Wachstumsstrukturen 58, ein laterales Überwachsen zu einer Koaleszenzschicht 8, die die gesamte Aufwachsseite 20 überdeckt. Auf der
Koaleszenzschicht 8 wird eine Halbleiterschichtenfolge 6 mit mindestens einer aktiven Schicht 65 abgeschieden.
Ein Verfahren, wie in Verbindung mit Figur 1 durchgeführt, erfolgt bevorzugt mit den nachfolgend genannten
Verfahrensparametern: Auf ein 6 Zoll-Saphirsubstrat als Aufwachssubstrat 2 wird eine 50 nm dicke
Aluminiumnitridschicht als Nukleationsschicht 3 durch
Sputtern aufgebracht. Auf die Nukleationsschicht 3 wird eine Maskierungsschicht 4 aus einer Schichtenfolge Siliziumoxid- Siliziumnitrid-Siliziumoxid mit Dicken von 100 nm, 50 nm und 100 nm aufgesputtert . Anschließend wird die
Maskierungsschicht 4 fotolithografisch strukturiert, wobei
Maskierungsinseln mit einem Durchmesser von ungefähr 2 ym und einem Abstand von ungefähr 1 ym erzeugt werden. Die von der Maskierungsschicht 4 maskierten Bereiche sind näherungsweise regelmäßige Achtecke.
In einer MOVPE-Anlage wird nun in den Öffnungen zwischen den Maskierungsinseln eine ungefähr 90 nm dicke, undotierte GaN- Schicht als Anwachsschicht 5 abgeschieden. In einem weiteren Prozessschritt wird ein Reaktantgas für Gallium, insbesondere Trimethylgallium, gestoppt und es wird SiH4 in den
Epitaxiereaktor geleitet. Es herrscht dann bevorzugt eine N2 /H2 /NH3-Umgebung mit zusätzlich S1H4. Während dieses
Rückätzens wird Siliziumnitrid für die Nitridmaskierung 7 abgeschieden. Das Abscheiden der Nitridmaskierung 7 und das Rückätzen der Anwachsschicht 5 sind konkurrierende Prozesse. Eine Dauer des Rückätzens beträgt zirka fünf Minuten. Anschließend werden die Wachstumsbedingungen für
Galliumnitrid derart gewählt, dass sich die im Querschnitt gesehen dreieckförmigen Wachstumsstrukturen 58 ausbilden. Zu diesem Zeitpunkt ist das Reaktantgas für Wasserstoff sowie für Silizium wieder geschlossen. Nach dem Abscheiden der Wachstumsstrukturen 58 wird die Koaleszenzschicht 8 erzeugt, so dass sich eine 2D-GaN-Schicht ergibt, die die
Maskierungsschicht 4 lateral überwachsen hat. Eine
Versetzungsdichte der Koaleszenzschicht 8 liegt dann bei kleiner als 10^ pro QuadratZentimeter . Auf diese planare Koaleszenzschicht 8 wird die Hallbieterschichtenfolge 6 abgeschieden. Bei der Koaleszenzschicht 8 handelt es sich um dotiertes oder um undotiertes Galliumnitrid.
Entsprechende Wachstumsbedingungen für Galliumnitrid sind dem Artikel Hiramatsu et al . in Journal of Crystal Growth, Vol. 221, Seiten 316 bis 326 aus dem Jahr 2000, sowie dem Artikel Gilbert in Reports on Progress in Physics, Vol. 67, Seiten 667 bis 715 aus dem Jahr 2004 zu entnehmen. Der
Offenbarungsgehalt dieser Artikel wird durch Rückbezug aufgenommen.
In Figur 2A ist eine Draufsicht auf die Aufwachsseite 20 nach dem Verfahrensschritt gemäß Figur IE dargestellt. Eine
Schnittdarstellung entlang der Linie B ist in Figur 2B zu sehen, entlang der Linie C in Figur 2C, aufgetragen ist eine Höhe h in nm entlang einer Schnittlinie x in ym. In Figur 2C ist somit ein dem mittleren Bereich in Figur 2B
entsprechender Ausschnitt vergrößert illustriert. Die Maskierungsinseln der Maskierungsschicht 4 sind in Figur 2B als deutliche Erhebungen zu sehen. Durch das Rückätzen geformte Ausnehmungen in der Anwachsschicht 5 weisen
Abmessungen entlang der x-Richtung im Bereich um ungefähr 100 nm auf. Diese Ausnehmungen, die die Anwachsinseln 55 bilden, können bis in die Nukleationsschicht 3 oder auch bis auf die Aufwachsseite 20 reichen. Die Ausnehmungen sind statistisch verteilt und unregelmäßig ausgebildet. Durch derartige Anwachsinseln 55 lassen sich Verspannungen beim Wachstum der Halbleiterschichtenfolge 6 kontrollieren.
Ein Mechanismus, der zu dieser Verspannungsreduktion führt, kann wie folgt erklärt werden: Aluminiumhaltige Schichten wie AlGaN oder A1N oder A10N haben eine kleinere Gitterkonstante als GaN. GaN wächst demnach typischerweise kompressiv
verspannt auf derartigen Schichten auf. Diese kompressive Verspannung führt während der Epitaxie zu einer Durchbiegung des Aufwachssubstrats 2 sowie der darauf erzeugten
Halbleiterschichtenfolge 6. Durch das Rückätzen der
Anwachsschicht 5 entstehen GaN-Nanoinseln . Die Anwachsschicht 5 ist somit lateral nicht mehr geschlossen. Dies ermöglicht ein laterales Relaxieren der Anwachsschicht 5. Der Grad der Relaxation, bestimmt durch eine Größe der GaN-Nanoinseln der Anwachsschicht 5, kann näherungsweise über die Dicke der Anwachsschicht 5 und/oder über eine Dauer des Rückätzens eingestellt werden. Je mehr zurückgeätzt wird und/oder je dünner die Anwachsschicht 5 erzeugt wird, umso weniger stark ist die Durchbiegung des Aufwachssubstrats 2 während des epitaktischen Erzeugens der Halbleiterschichtenfolge 6.
Beim Ausführungsbeispiel gemäß Figur 3 erfolgt das Rückätzen der Anwachsschicht 5 ohne Zugabe eines Reaktantgases für Silizium. Entsprechend bildet sich keine Nitridmaskierung aus .
Gemäß Figur 4 ist auf die Nukleationsschicht 3 unmittelbar die Nitridmaskierung 7 aufgebracht. Beim Ausführungsbeispiel des Verfahrens gemäß Figur 4 ist also keine Anwachsschicht 5 vorhanden. Die Anwachsinseln 35 sind durch ein Material der Nukleationsschicht 3 gebildet. In Figur 5 ist ein Ausführungsbeispiel des Halbleiterchips 1 gezeigt. Die Nukleationsschicht 3 ist hierbei Teil eines Bragg-Spiegels 33, der mehrere der Nukleationsschichten 3, die aus Aluminiumnitrid gebildet sind, aufweist. Zwischen den Aluminiumnitridschichten 3 befinden sich jeweils Schichten 32 aus Siliziumdioxid oder aus Siliziumnitrid. Beim
Ausführungsbeispiel gemäß Figur 5 verbleibt das
Aufwachssubstrat 2 an dem fertigen Halbleiterchip 1.
In Figur 6 ist gezeigt, dass an der Halbleiterschichtenfolge 6 ein Trägersubstrat 9, beispielsweise aus Silizium,
aufgebracht wird. Das Entfernen der Halbleiterschichtenfolge 6 mit der als Mehrfachquantentopfstruktur ausgebildeten aktiven Schicht 65 ist in Figur 6 nicht gezeigt. In Figur 6 ist ferner eine Defektreduktion schematisch illustriert, anhand von eingezeichneten Kristalldefekten 85. Diese Kristalldefekte 85, insbesondere Versetzungen, knicken an lateralen Begrenzungsflächen der Wachstumsstrukturen 58 sowie der aus den Anwachsinseln 35, 55 gebildeten Strukturen jeweils ab. Durch die Vielzahl der Anwachsinseln 35, 55 ist also bereits innerhalb der Wachstumsstrukturen 58 eine effiziente Defektreduzierung erzielbar. Nach dem Erzeugen der Wachstumsstrukturen 58 sowie vor, während und/oder nach dem Erzeugen der Koaleszenzschicht 8 aus GaN kann zusätzlich eine nicht dargestellte AlGaN-Schicht gewachsen werden, wie auch in allen anderen
Ausführungsbeispielen. Eine Dicke dieser AlGaN-Schicht beträgt bevorzugt mindestens 1 nm oder 5 nm und/oder
höchstens 100 nm oder 50 nm. Ein Al-Gehalt dieser AlGaN- Schicht beträgt ferner bevorzugt mindestens 1 % oder 5 % oder 20 % und/oder höchstens 100 % oder 85 % oder 60 %. Diese AlGaN-Schicht ist bevorzugt undotiert, kann aber auch dotiert sein .
Es ist möglich, dass diese AlGaN-Schicht unmittelbar auf der Maskierungsschicht 4 nukleiert. Diese AlGaN-Schicht kann somit in direktem Kontakt zu der Maskierungsschicht 4 und/oder zu der Koaleszenzschicht 8 und/oder zu den
Wachstumsstrukturen 58 stehen. Ebenso kann diese AlGaN- Schicht innerhalb der Koaleszenzschicht 8 gewachsen sein. Es kann sich bei dieser AlGaN-Schicht ferner um eine
durchgehende, ununterbrochene Schicht handeln, sodass die
Wachstumsstrukturen 58 von dieser AlGaN-Schicht überwachsen sind, oder es ist diese AlGaN-Schicht eine Schicht, die von den Wachstumsstrukturen 58 durchbrochen und in Richtung weg von dem Aufwachssubstrat 2 von den Wachstumsstrukturen 58 überragt wird.
In Figur 7 ist ein Abtrennen des Aufwachssubstrats 2 von der Halbleiterschichtenfolge 6 schematisch illustriert. Das Abtrennen erfolgt insbesondere durch ein
Laserabhebeverfahren. Eine Absorption von Laserstrahlung, die durch das Aufwachssubstrat 2 hindurchgeführt wird, erfolgt in der Galliumnitridschicht. Die Nukleationsschicht 3 aus
Aluminiumnitrid bleibt hierdurch erhalten. Die Siliziumnitridlage 42, die sich zwischen Siliziumdioxidlagen 41, 43 der Maskierungsschicht 4 befindet, wirkt dabei als Sollbruchstelle. Auf dem Saphiraufwachssubstrat 2 verbleiben die
Nukleationsschicht 3 aus Aluminiumnitrid sowie die erste Lage 41 aus Siliziumoxid. Die an der Halbleiterschichtenfolge 6 verbleibende Lage 43 aus Siliziumoxid kann als Hartmaske für die Erzeugung von strukturierten Lichtauskoppelstrukturen dienen. Entsprechende Auskoppelstrukturen zur
Lichtauskopplung können auch in allen anderen
Ausführungsbeispielen an der Halbleiterschichtenfolge 6 gefertigt sein. Von dem Aufwachssubstrat 2 kann die Siliziumdioxidlage 41 nachfolgend abgelöst werden. Damit ist eine wiederholte
Benutzung des Aufwachssubstrats 2 mit der Nukleationsschicht
3, jeweils nach erneutem Aufbringen einer Maskierungsschicht
4, möglich.
Die hier beschriebene Erfindung ist nicht durch die
Beschreibung anhand der Ausführungsbeispiele beschränkt.
Vielmehr umfasst die Erfindung jedes neue Merkmal sowie die Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist . Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 10 2012 107 001.6, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.

Claims

Patentansprüche
Verfahren zur Herstellung eines optoelektronischen Halbleiterchips (1) mit den Schritten:
A) Bereitstellen eines Aufwachssubstrates (2) mit einer Aufwachsseite (20),
B) Abscheiden mindestens einer Nukleationsschicht (3) an der Aufwachsseite (20), wobei die Nukleationsschicht (3) auf AlxGa]__xOyN]__y basiert mit 0 < x -S 1 und
0 < y < 1,
C) Abscheiden einer Maskierungsschicht (4) an der
Nukleationsschicht (3) und Strukturieren der
Maskierungsschicht (4),
D) Aufwachsen einer auf GaN basierenden Anwachsschicht (5) in nicht von der Maskierungsschicht (4) bedeckten Bereichen,
E) teilweises Entfernen der Nukleationsschicht (3) und/oder der Anwachsschicht (5) in nicht von der
Maskierungsschicht (4) bedeckten Bereichen und/oder Aufbringen einer zweiten Maskierungsschicht (7) auf die Nukleationsschicht (3) und/oder auf die Anwachsschicht (5) in nicht von der Maskierungsschicht (4) bedeckten Bereichen, und
F) Aufwachsen einer auf AlInGaN basierenden
Halbleiterschichtenfolge (6) mit mindestens einer aktiven Schicht (65),
wobei der Schritt D) optional ist und wobei die
einzelnen Schritte in der angegebenen Reihenfolge durchgeführt werden. 2. Verfahren nach dem vorhergehenden Anspruch,
bei dem der Schritt D) durchgeführt wird,
wobei das teilweise Entfernen der Anwachsschicht (5) im Schritt E) unter Zugabe eines Reaktantgases für
Wasserstoff und unter Zugabe eines Reaktantgases für Stickstoff erfolgt.
Verfahren nach dem vorhergehenden Anspruch,
bei dem im Schritt E) auf verbleibenden Bereichen der Anwachsschicht (5) stellenweise eine Nitridmaskierung (7) aufgebracht wird, wobei die Nitridmaskierung (7) die zweite Maskierungsschicht bildet.
Verfahren nach dem vorhergehenden Anspruch,
bei dem im Schritt E) ein Reaktantgas für Silizium zugegeben wird und die Nitridmaskierung (7) eine
Siliziumnitridschicht ist,
wobei ein Bedeckungsgrad der Nitridmaskierung (7) auf der Anwachsschicht (5) zwischen einschließlich 50 % und 90 % liegt.
Verfahren nach Anspruch 3 oder 4,
bei dem eine Dicke der Nitridmaskierung (7) zwischen einschließlich ein und drei Atomlagen beträgt,
wobei aus der Nukleationsschicht (4) kein Material entfernt wird.
Verfahren nach Anspruch 1,
bei dem der Schritt D) durchgeführt wird,
wobei im Schritt E) das teilweise Entfernen der
Anwachsschicht (5) durch einen Mangel eines
Reaktantgases für Stickstoff erfolgt.
Verfahren nach einem der vorhergehenden Ansprüche, bei dem im Schritt E) in nicht von der
Maskierungsschicht (4) bedeckten Bereichen an der Nukleationsschicht (3) und/oder an der Anwachsschicht (5) eine Vielzahl von Anwachsinseln (35, 55)
ausgebildet ist,
wobei die Anwachsinseln (35, 55) einen mittleren
Durchmesser zwischen einschließlich 15 nm und 150 nm aufweisen und auf GaN basieren.
Verfahren nach dem vorhergehenden Anspruch,
mit einem Schritt El) und mit einem nachfolgenden
Schritt E2) ,
wobei
- im Schritt El) ausgehend von den Anwachsinseln (35, 55) ein epitaktisches laterales Überwachsen von kleineren Strukturen zu im Querschnitt dreieckförmigen oder trapezförmigen größeren Strukturen durchgeführt wird,
- im Schritt El) eine vertikale Wachstumsrate größer ist als eine horizontale Wachstumsrate,
- im Schritt E2) ein epitaktisches laterales
Überwachsen zu einer durchgehenden Koaleszenzschicht (8) aus GaN durchgeführt wird,
im Schritt E2) eine vertikale Wachstumsrate kleiner ist als eine horizontale Wachstumsrate, und
- die Schritte El) und E2) nach dem Schritt E) und vor dem Schritt F) durchgeführt werden.
Verfahren nach einem der vorhergehenden Ansprüche, bei dem die Maskierungsschicht (4) mehrlagig
ausgebildet ist, wobei eine mittlere Lage (42) aus Siliziumnitrid beidseitig je an eine Lage (41, 43) aus einem Siliziumoxid angrenzt.
Verfahren nach dem vorhergehenden Anspruch,
bei dem die Lage aus Siliziumnitrid (42) bei einem
Ablösen der Halbleiterschichtenfolge (6) von dem Aufwachssubstrat (2) als Sollbruchstelle dient, wobei das Ablösen ein Laserabhebeverfahren ist.
Verfahren nach einem der vorhergehenden Ansprüche, bei dem die Maskierungsschicht (4) durch eine Vielzahl von Maskierungsinseln aus einem Material der
Maskierungsschicht (4) gebildet ist,
wobei ein mittlerer Durchmesser der Maskierungsinseln zwischen einschließlich 0,5 ym und 5 ym liegt und ein mittlerer Abstand zwischen benachbarten
Maskierungsinseln zwischen einschließlich 0,5 ym und 10 ym beträgt.
Verfahren nach einem der vorhergehenden Ansprüche, bei dem die Nukleationsschicht (3) eine dem
Aufwachssubstrat (2) abgewandte Schicht eines Bragg- Spiegels (33) ist,
wobei der Bragg-Spiegel (33) aus sich abwechselnden Schichten aus AIN und Schichten mit Silizium gebildet ist .
Verfahren nach einem der vorhergehenden Ansprüche, bei dem das Aufwachssubstrat (2) ein Saphir-Substrat ist und bei dem die nachfolgend genannten Komponenten in nicht von der Maskierungsschicht (4) überdeckten Bereichen unmittelbar und in der angegebenen
Reihenfolge aufeinander folgen, wobei die
Maskierungsschicht (4) unmittelbar auf die
Nukleationsschicht (3) aufgebracht ist:
- das Aufwachssubstrat (2 ) ,
- die Nukleationsschicht (3) ,
- die Anwachsschicht (5) ,
- die Nitridmaskierung (7), - die Koaleszenzschicht (8), und
- die Halbleiterschichtenfolge (6).
Optoelektronischer Halbleiterchip (1) mit
- einem Aufwachssubstrat (2) mit einer Aufwachsseite (20) ,
- einer Nukleationsschicht (3) an der Aufwachsseite (20), wobei die Nukleationsschicht (3) auf
AlxGa]__xOyN]__y basiert mit 0 < x -S 1 und 0 -S y < 1,
- einer Maskierungsschicht (4) an einer dem
Aufwachssubstrat (2) abgewandten Seite der
Nukleationsschicht (3) ,
- einer auf AlInGaN basierenden
Halbleiterschichtenfolge (6) mit mindestens einer aktiven Schicht (65) an einer dem Aufwachssubstrat (2) abgewandten Seite der Maskierungsschicht (4), und
- einer Nitridmaskierung (4), die sich zwischen der Nukleationsschicht (3) und der Halbleiterschichtenfolge (6) befindet und die, in Draufsicht auf die
Aufwachsseite gesehen, nicht von der Maskierungsschicht (4) überdeckt ist.
PCT/EP2013/062022 2012-07-31 2013-06-11 Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip Ceased WO2014019752A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201380041098.9A CN104508840B (zh) 2012-07-31 2013-06-11 用于制造光电子半导体芯片的方法和光电子半导体芯片
US14/418,424 US9293640B2 (en) 2012-07-31 2013-06-11 Method for producing an optoelectronic semiconductor chip and optoelectronic semiconductor chip
DE201311003800 DE112013003800A5 (de) 2012-07-31 2013-06-11 Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102012107001.6 2012-07-31
DE102012107001.6A DE102012107001A1 (de) 2012-07-31 2012-07-31 Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip

Publications (1)

Publication Number Publication Date
WO2014019752A1 true WO2014019752A1 (de) 2014-02-06

Family

ID=48670505

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2013/062022 Ceased WO2014019752A1 (de) 2012-07-31 2013-06-11 Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip

Country Status (4)

Country Link
US (1) US9293640B2 (de)
CN (1) CN104508840B (de)
DE (2) DE102012107001A1 (de)
WO (1) WO2014019752A1 (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012217644A1 (de) 2012-09-27 2014-03-27 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
DE102014106505A1 (de) * 2014-05-08 2015-11-12 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Halbleiterschichtenfolge
DE102014115253A1 (de) * 2014-10-20 2016-04-21 Osram Opto Semiconductors Gmbh Verfahren zur Strukturierung einer Schichtenfolge und Halbleiterlaser-Vorrichtung
DE102014116999B4 (de) 2014-11-20 2025-09-18 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
US12146237B2 (en) * 2018-10-31 2024-11-19 The Regents Of The University Of California Method of obtaining a smooth surface with epitaxial lateral overgrowth
WO2022181686A1 (ja) * 2021-02-26 2022-09-01 京セラ株式会社 半導体基板並びにその製造方法および製造装置、テンプレート基板
EP4315434A4 (de) * 2021-04-02 2025-02-12 Applied Materials, Inc. Keimbildungsschichten zum wachstum von gallium- und stickstoffhaltigen regionen
US20230115980A1 (en) * 2021-10-11 2023-04-13 Applied Materials, Inc. Masking layers in led structures
US20230124414A1 (en) * 2021-10-14 2023-04-20 Applied Materials, Inc. SUBSTRATE PROCESSING FOR GaN GROWTH
US12557436B2 (en) * 2021-10-14 2026-02-17 Applied Materials, Inc. Substrate processing for GaN growth

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003054939A1 (de) * 2001-12-21 2003-07-03 Aixtron Ag Verfahren zum abscheiden von iii-v-halbleiterschichten auf einem nicht-iii-v-substrat
EP1501117A1 (de) * 2002-04-30 2005-01-26 Sumitomo Electric Industries, Ltd. Substrat zum züchten von galliumnitrid, verfahren zur herstellung des substrats zum züchten von galliumnitrid und verfahren zur herstellung eines galliumnitridsubstrats
EP1806790A2 (de) * 2006-01-06 2007-07-11 Sony Corporation Leuchtdiode mit einer Silber-basierten Elektrode und Verfahren zu deren Herstellung
DE102011012608A1 (de) 2011-02-28 2012-08-30 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von Lichtauskoppelstrukturen in einem Halbleiterkörper und Licht emittierender Halbleiterkörper

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2258080C (en) * 1997-04-11 2007-06-05 Nichia Chemical Industries, Ltd. Nitride semiconductor growth method, nitride semiconductor substrate, and nitride semiconductor device
EP1104031B1 (de) * 1999-11-15 2012-04-11 Panasonic Corporation Nitrid-Halbleiterlaserdiode und deren Herstellungsverfahren
JP2003022722A (ja) * 2001-07-05 2003-01-24 Tokai Rika Co Ltd 車両用ドアスイッチ装置
JP4462249B2 (ja) * 2005-09-22 2010-05-12 ソニー株式会社 発光ダイオードの製造方法、集積型発光ダイオードの製造方法および窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法
KR100736623B1 (ko) * 2006-05-08 2007-07-09 엘지전자 주식회사 수직형 발광 소자 및 그 제조방법
US8304805B2 (en) * 2009-01-09 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor diodes fabricated by aspect ratio trapping with coalesced films
WO2009015337A1 (en) * 2007-07-26 2009-01-29 S.O.I.Tec Silicon On Insulator Technologies Methods for producing improved epitaxial materials
KR100974048B1 (ko) * 2008-02-19 2010-08-04 우리엘에스티 주식회사 하이브리드 버퍼층을 이용한 질화물 반도체 발광소자 및이의 제조방법
KR20110018890A (ko) * 2008-05-06 2011-02-24 키마 테크놀로지스, 인코포레이티드 제ｉｉｉ족 질화물 주형 및 관련된 헤테로구조체, 장치, 및 그들의 제조 방법
KR101101133B1 (ko) * 2008-06-03 2012-01-05 삼성엘이디 주식회사 질화물 단결정 성장 방법 및 질화물 반도체 발광소자제조방법
TWI384535B (zh) * 2008-12-30 2013-02-01 國立中興大學 Epitaxial substrate
EP2330697A1 (de) * 2009-12-07 2011-06-08 S.O.I.Tec Silicon on Insulator Technologies Halbleitervorrichtung mit einer InGaN-Schicht
TWI414005B (zh) * 2010-11-05 2013-11-01 Sino American Silicon Prod Inc 磊晶基板、使用該磊晶基板之半導體發光元件及其製程
TWI456791B (zh) * 2011-01-20 2014-10-11 鴻海精密工業股份有限公司 半導體發光晶片及其製造方法
DE102011114671A1 (de) 2011-09-30 2013-04-04 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102011114670B4 (de) 2011-09-30 2026-03-19 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102012101211A1 (de) 2012-02-15 2013-08-22 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterbauelements
DE102012102148A1 (de) 2012-03-14 2013-09-19 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003054939A1 (de) * 2001-12-21 2003-07-03 Aixtron Ag Verfahren zum abscheiden von iii-v-halbleiterschichten auf einem nicht-iii-v-substrat
EP1501117A1 (de) * 2002-04-30 2005-01-26 Sumitomo Electric Industries, Ltd. Substrat zum züchten von galliumnitrid, verfahren zur herstellung des substrats zum züchten von galliumnitrid und verfahren zur herstellung eines galliumnitridsubstrats
EP1806790A2 (de) * 2006-01-06 2007-07-11 Sony Corporation Leuchtdiode mit einer Silber-basierten Elektrode und Verfahren zu deren Herstellung
DE102011012608A1 (de) 2011-02-28 2012-08-30 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von Lichtauskoppelstrukturen in einem Halbleiterkörper und Licht emittierender Halbleiterkörper

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
GILBERT, REPORTS ON PROGRESS IN PHYSICS, vol. 67, 2004
HIRAMATSU ET AL., JOURNAL OF CRYSTAL GROWTH, vol. 221, 2000, pages 316 - 326
SUMIYA M ET AL: "Reduction of defect density in GaN epilayer having buried Ga metal by MOCVD", JOURNAL OF CRYSTAL GROWTH, ELSEVIER, AMSTERDAM, NL, vol. 237-239, 1 April 2002 (2002-04-01), pages 1060 - 1064, XP004355938, ISSN: 0022-0248, DOI: 10.1016/S0022-0248(01)02127-3 *

Also Published As

Publication number Publication date
US20150187985A1 (en) 2015-07-02
US9293640B2 (en) 2016-03-22
DE112013003800A5 (de) 2015-04-23
CN104508840A (zh) 2015-04-08
DE102012107001A1 (de) 2014-02-06
CN104508840B (zh) 2017-06-30

Similar Documents

Publication Publication Date Title
WO2014019752A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
DE69831419T2 (de) Epitaktische galliumnitridschicht
DE102012103686B4 (de) Epitaxiesubstrat, Verfahren zur Herstellung eines Epitaxiesubstrats und optoelektronischer Halbleiterchip mit einem Epitaxiesubstrat
DE112014001924B4 (de) Optoelektronischer Halbleiterchip und Verfahren zu seiner Herstellung
DE102011012925A1 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
WO2013178425A1 (de) Verfahren zur herstellung einer aktiven zone für einen optoelektronischen halbleiterchip und optoelektronischer halbleiterchip
DE102011114671A1 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
WO2007025930A1 (de) Halbleitersubstrat sowie verfahren und maskenschicht zur herstellung eines freistehenden halbleitersubstrats mittels der hydrid-gasphasenepitaxie
DE102012217631B4 (de) Optoelektronisches Bauelement mit einer Schichtstruktur
DE102006040479A1 (de) Gruppe III-Nitrid Halbleiterdünnfilm, Verfahren zu dessen Herstellung sowie Gruppe III-Nitrid Halbleiterleuchtvorrichtung
EP1770795A2 (de) Epitaxiesubstrat, Verfahren zu seiner Herstellung und Verfahren zur Herstellung eines Halbleiterchips
WO2013120638A1 (de) Verfahren zur herstellung eines strahlungsemittierenden halbleiterbauelements
DE112014000633B4 (de) Halbleiterschichtenfolge und Verfahren zur Herstellung einer Halbleiterschichtenfolge
DE102018213434A1 (de) Verfahren zur Herstellung von Galliumnitridsubstrat unter Verwendung der Multiionimplantation
WO2022090446A1 (de) Verfahren zum herstellen eines halbleiterkörpers und halbleiteranordnung
DE102015107661B4 (de) Verfahren zur Herstellung eines Nitridverbindungshalbleiter-Bauelements
DE102014109335A1 (de) Verfahren zum Abscheiden säulenförmiger Strukturen
DE102014106505A1 (de) Verfahren zur Herstellung einer Halbleiterschichtenfolge
DE112022005182T5 (de) Verfahren und Verarbeitung eines optoelectronischen Bauteils und optoelectronisches Bauteil
EP2245657B1 (de) Optoelektronischer halbleiterkörper und verfahren zur herstellung eines optoelektronischen halbleiterkörpers
DE10327612B4 (de) Verfahren zur Herstellung einer Mehrzahl von Halbleiterchips
DE102023133996A1 (de) Verfahren zur herstellung eines halbleiterbauelements und halbleiterbauelement
EP1649497B1 (de) Verfahren zur herstellung einer vielzahl von optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
DE102021134107A1 (de) Verfahren zum herstellen von mikro-halbleiter-leuchtdioden-strukturen und halbleiter-leuchtdiode
DE102017104859A1 (de) Halbleiterbauelement und Verfahren zur Herstellung von mindestens einem Halbleiterbauelement

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13730508

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 14418424

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 112013003800

Country of ref document: DE

Ref document number: 1120130038005

Country of ref document: DE

REG Reference to national code

Ref country code: DE

Ref legal event code: R225

Ref document number: 112013003800

Country of ref document: DE

Effective date: 20150423

122 Ep: pct application non-entry in european phase

Ref document number: 13730508

Country of ref document: EP

Kind code of ref document: A1