CN104508840B - 用于制造光电子半导体芯片的方法和光电子半导体芯片 - Google Patents

用于制造光电子半导体芯片的方法和光电子半导体芯片 Download PDF

Info

Publication number
CN104508840B
CN104508840B CN201380041098.9A CN201380041098A CN104508840B CN 104508840 B CN104508840 B CN 104508840B CN 201380041098 A CN201380041098 A CN 201380041098A CN 104508840 B CN104508840 B CN 104508840B
Authority
CN
China
Prior art keywords
layer
growth
mask
nucleating
grown
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201380041098.9A
Other languages
English (en)
Other versions
CN104508840A (zh
Inventor
约阿希姆·赫特功
洛伦佐·齐尼
简-菲利普·阿尔
亚历山大·弗里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of CN104508840A publication Critical patent/CN104508840A/zh
Application granted granted Critical
Publication of CN104508840B publication Critical patent/CN104508840B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/0242Crystalline insulating materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02458Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02636Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639Preparation of substrate for selective deposition
    • H01L21/02645Seed materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02636Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647Lateral overgrowth
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

在至少一个实施方式中,设立用于制造光电子半导体芯片(1)的方法。该方法以给出的顺序至少包括下述步骤:A)提供具有生长侧(20)的生长衬底(2);B)在生长侧(20)上沉积至少一个基于AlxGa1‑xOyN1‑y的成核层(3);C)沉积并且结构化掩膜层(4);D)可选地,在成核层(3)上在不由掩膜层(4)遮盖的区域中生长基于GaN的生长层(5);E)在不由掩膜层(4)遮盖的区域中部分地移除成核层(3)和/或生长层(5)或者在成核层(3)上或在生长层(5)上在不由掩膜层(4)遮盖的区域中施加第二掩膜层(7);以及F)生长具有至少一个有源层(65)的基于AlInGaN的半导体层序列(6)。

Description

用于制造光电子半导体芯片的方法和光电子半导体芯片
技术领域
提出一种用于制造光电子半导体芯片的方法。此外,提出一种光电子半导体芯片。
发明内容
待实现的目的在于,提出一种用于制造光电子半导体芯片的方法,借助所述方法能够生成高质量的半导体层序列。
此外,所述目的通过用于制造光电子半导体芯片的方法和半导体芯片来实现。优选的改进方案在下文中给出。
根据至少一个实施方式,方法包括提供生长衬底的步骤。生长衬底例如是蓝宝石衬底。同样能够使用例如由硅、碳化硅、氮化镓、砷化镓或磷化镓构成的其他衬底。生长衬底具有生长侧,所述生长侧设立为,在其上例如外延地沉积半导体层序列。
根据至少一个实施方式,方法包括在生长侧上生长或施加至少一个成核层的步骤。成核层能够直接在生长侧上生长,使得生长侧和成核层相接触。同样可能的是,尤其在生长侧和成核层之间直接施加缓冲层。成核层例如通过溅镀或外延生长来生成。
根据至少一个实施方式,成核层基于AlxGa1-xOyN1-y。在此适用的是0<x≤1并且0≤y<1。优选地,适用的是y≤0.15或y≤0.05或y≤0.025。此外,优选适用的是y≥0.1或y≥0.2或y≥0.3或y≥0.5或y≥0.8。尤其地,成核层是氮化铝层或是氮氧化铝层。成核层能够在整个厚度上具有在制造公差范围内相同的材料组成或者也能够具有变化的材料组成。
根据至少一个实施方式,方法具有生长和施加掩膜层的步骤。掩膜层优选直接在成核层上生成。掩膜层优选包括一种或多种下述材料或由一种或多种所述材料构成:氮化硅、氧化硅、氮氧化硅、氮化硼、氧化镁。
根据方法的至少一个实施方式,将掩膜层结构化。结构化优选通过光敏技术和光刻技术进行。在结构化掩膜层时,将之前施加的掩膜层的材料移除。同样替选可能的是,将掩膜层在已经结构化的情况下施加。如果移除掩膜层的材料,那么成核层优选保持不受其影响或基本上不受其影响。
根据至少一个实施方式,方法可选地包括生长基于氮化镓的生长层的步骤。生长层在不由掩膜层遮盖的区域中尤其直接施加到成核层上。
基于术语能够表示,主要的晶体组分分别由所提到的材料构成。其他物质同样能够以小的浓度、尤其以掺杂的形式存在。
根据至少一个实施方式,方法包括在不由掩膜层遮盖的区域中部分地移除成核层和/或生长层的步骤。因此,换言之,部分地回蚀成核层和/或生长层。对此替选地或附加地,可能的是,将更薄的另一掩膜层生长到成核层上或生长层上,例如没有从成核层中或从生长层中明显地去除材料。
根据至少一个实施方式,方法具有生长基于AlnIn1-n-mGamN的半导体层序列的步骤,其中0≤n≤1,0≤m≤1并且n+m≤1。半导体层序列包括一个或多个有源层。
根据至少一个实施方式,方法用于制造光电子半导体芯片。待制造的半导体芯片尤其是发光二极管芯片、激光二极管芯片或也是光电二极管。
在至少一个实施方式中,方法设立为用于制造如发光二极管的光电子半导体芯片。方法至少包括下述步骤,优选以给出的顺序:
A)提供具有生长侧的生长衬底;
B)在生长侧上施加和/或生长至少一个成核层,其中成核层基于AlxGa1-xOyN1-y
C)在成核层上施加和/或生长第一掩膜层并且将第一掩膜层结构化;
D)在成核层上在不由掩膜层遮盖的区域中施加和/或生长基于GaN的生长层;
E)在不由掩膜层遮盖的区域中部分地移除成核层和/或生长层并且/或者在成核层上或在生长层上在不由第一掩膜层遮盖的区域中施加或生长第二掩膜层;以及
F)生长具有至少一个有源层的基于AlInGaN的半导体层序列。
步骤D)在此是可选。
在用于光电子半导体芯片的常规的制造方法中,作为用于外延的生长衬底通常使用单晶的衬底。为了降低缺陷密度或为了能够实现更好的光耦合输出,在这样的衬底上在外延生长具有有源层的半导体层序列之前施加结构化的掩膜层。仅在掩膜层具有开口的部位上,半导体层序列能够成长。通过半导体层序列的所述逐点的生长并且通过紧随其后的聚结,实现半导体层序列的晶体质量的明显改进。这样的过程也作为小平面辅助外延横向过度生长(Facet Assisted Epitaxial Lateral Overgrowth)已知,简称FACELO。
然而,在借助这种掩膜层的这样的过度生长中,在半导体层中出现强烈的结晶张紧,所述结晶张紧尤其能够造成生长衬底在外延期间不期望的弯曲。这能够造成在半导体层序列中构成裂纹或也造成在生长衬底上有源层表现出在发射波长中的明显的散射。
通过部分地回蚀成核层和/或生长层和/或通过将第二掩膜层生长到成核层上和/或生长层上,能够在待生成的半导体层序列中降低这种结晶张紧。由此,生长衬底在外延期间的弯曲是可控制的并且半导体层序列的更均匀的生长是可能的。
根据方法的至少一个实施方式,各个层借助于外延、例如借助金属有机气相沉积、或借助于溅镀生成。尤其地,成核层和掩膜层借助于溅镀生成。半导体层序列和生长层优选借助于外延形成。
根据至少一个实施方式,实施步骤D)。也就是说,因此尤其直接在成核层上生成生长层。
根据至少一个实施方式,在步骤E)中在添加用于氢的反应气体的条件下并且优选在添加用于氮的反应气体的条件下部分地移除生长层。用于氮的反应气体尤其是NH3或N2H4。用于氢的反应气体能够是H2或也能够是SiH4
根据至少一个实施方式,第二掩膜层是氮化物掩膜。氮化物掩膜尤其是氮化硅层。氮化物掩膜从用于硅的反应气体和用于氮的反应气体中生成。氮化物掩膜的生成在步骤E)中进行。
根据至少一个实施方式,在生成氮化物掩膜时,尤其通过添加用于氢的反应气体和/或用于硅的反应气体,其中所述两种反应气体能够由相同的气体形成,进行生长层的和/或成核层的部分的材料移除。换言之,通过生成氮化物掩膜同时实现生长层的和/或成核层的回蚀。
根据至少一个实施方式,在俯视图中观察,氮化物掩膜在生长层上和/或在成核层上的遮盖度在下述区域中至少为50%或至少为60%:所述区域在成长侧的俯视图中不由掩膜层遮盖。替选地或附加地,所述遮盖度最高为90%或最高为80%。尤其地,遮盖度位于65%和75%之间,其中包含边界值。
根据至少一个实施方式,在步骤E)中仅将或基本上仅将材料从生长层中并且不从成核层中移除。这不强制性地排除,在成核层的背离生长衬底的上侧上从成核层中分离个别原子。然而,在步骤E)中成核层保持其厚度和结构。材料的移除限制于生长层。
根据至少一个实施方式,对应于第二掩膜层的氮化物掩膜仅仅或基本上仅施加在生长层上并且不施加在成核层上。在此,氮化物掩膜能够遮盖优选直接位于成核层上的掩膜层。尤其可能的是,在步骤E)中仅在一定程度上移除生长层的材料,使得不露出位于其下的成核层。
根据至少一个实施方式,氮化物掩膜的厚度比掩膜层的厚度小、是掩膜层的厚度的最高50分之一或最高100分之一。例如,氮化物掩膜的厚度最高为2.0nm或最高为1.0nm或最高为0.5nm。例如,掩膜层的厚度至少为25nm或至少为50nm或至少为100nm。替选地或附加地,氮化物掩膜的厚度或平均厚度在一个和三个原子层之间,其中包含边界值。在俯视图中观察,用氮化物掩膜的遮盖度在此优选在50%和85之间、尤其为大约为70%,其中包括边界值。
根据至少一个实施方式,在步骤E)中通过缺少用于氮的反应气体进行部分地移除生长层和/或成核层。在相对高的温度下并且在所提供的氮过少时,结晶的氮化镓已经分解。因此,为了回蚀生长层和/或成核层,不考虑单独的刻蚀剂。尤其地,因此,在不添加用于氢和/或用于硅或用于其他进行回蚀的物质的反应气体的情况下进行回蚀。
根据至少一个实施方式,在步骤E)中在不由掩膜层遮盖的区域中在成核层上和/或在生长层上构成多个成长岛。成长岛设立为用于:从所述成长岛开始生长半导体材料。成长岛尤其通过成核层的和/或生长层的露出的侧面形成。尤其地,成长岛是成核层的和/或生长层的不由氮化物掩膜遮盖的区域。
根据至少一个实施方式,成长岛具有至少为10nm或至少为15nm或至少为25nm的平均直径。替选地或附加地,成长岛的平均直径最高为250nm或最高为150nm或最高为80nm。
根据至少一个实施方式,在生长侧的俯视图中观察,成长岛具有下述平均结构大小,所述平均结构大小比掩膜层的相应的结构大小更小、是其最高10分之一或最高20分之一或最高50分之一。例如,成长岛的结构大小位于纳米刻度级别并且掩膜层的结构大小位于微米刻度级别。
根据至少一个实施形式,方法包括步骤E1)。在步骤E1)中,从成长岛开始,较小的结构外延地横向地过度生长成横截面为三角形或梯形的较大的结构。换言之,分别从成长岛起开始横向的过度生长。尤其地,首先形成多个小的、单独的棱锥形的结构。这些较小的、从相应的成长岛开始的棱锥结构在方法的过程中共同生长成更大的结构。在生长侧的俯视图中观察,所述更大的结构基本上限制于不由掩膜层遮盖的区域。
根据至少一个实施方式,在步骤E1)中的竖直的生长率大于水平的生长率。在此,竖直的生长率表示沿垂直于生长侧的方向的生长并且水平的生长率表示平行于生长侧的生长。例如,竖直的生长率比水平的生长率大、是其至少1.5倍或者至少2倍和/或最高5倍或最高4倍。
根据至少一个实施方式,方法包括跟随步骤E1)和/或步骤E)的步骤E2)。在步骤E2)中,外延地横向地过度生长成聚结层。聚结层优选是连贯的、不具有孔的层。聚结层优选遮盖生长衬底的整个生长侧。
根据至少一个实施方式,在步骤E2)中,水平的生长率比竖直的生长率大、例如是其至少1.25倍或至少1.5倍。
根据至少一个实施方式,在步骤E)之后并且在步骤F)之前执行步骤E1)和/或步骤E2)。
根据至少一个实施方式,掩膜层具有多个层片,例如至少两个或正好两个层片或至少三个或正好三个层片。
根据至少一个实施方式,掩膜层的中间层片由氮化硅构成。优选地,所述中间层片在两侧上各由氧化硅构成的层片位于侧面。氧化硅层片优选直接邻接于氮化硅层片。
根据至少一个实施方式,由氮化硅构成的层片在将半导体层序列从生长衬底剥离时用作为理论断裂位置。同样地,氮化物掩膜能够在不由掩膜层遮盖的区域中用作为理论断裂位置。在此,半导体层序列的剥离优选是激光剥除法。
根据至少一个实施方式,掩膜层通过多个掩膜岛构成。掩膜岛优选是盘状的区域,所述区域在俯视图中观察具有圆形的、六角形的或八角形的基本形状。
根据至少一个实施方式,掩膜岛的平均直径至少为0.5μm或至少为0.8μm或至少为1.0μm。替选地或附加地,平均直径最高为7.5μm或最高为5μm或最高为4μm。
根据至少一个实施方式,掩膜岛彼此间的平均间距至少为0.5μm或至少为1μm或至少为2μm。替选地或附加地,所述间距最高为10μm或最高为7.5μm。
根据至少一个实施方式,成核层是布拉格反射镜的背离生长衬底的层。例如,布拉格反射镜交替地由氮化铝构成的层和由具有硅、尤其是氧化硅或氮化硅的层形成。布拉格反射镜能够直接施加到生长侧上。
根据至少一个实施方式,在不由掩膜层遮盖的区域中,下述层直接地并且以给出的顺序彼此跟随:生长衬底、成核层、生长层、氮化物掩膜、聚结层和半导体层序列。在不由掩膜层遮盖的区域中,掩膜层优选直接位于成核层和聚结层之间。
此外,提出一种光电子半导体芯片。半导体芯片尤其借助如结合一个或多个在上文提到的实施方式所描述的方法制造。因此,方法的特征也对光电子半导体芯片公开并且反之亦然。
在至少一个实施方式中,尤其是发光二极管芯片的光电子半导体芯片包括具有生长侧的生长衬底。在生长侧上存在成核层,其中成核层基于AlxGa1-xOyN1-y。在成核层的背离生长衬底的一侧上存在掩膜层。在掩膜层的背离生长衬底的一侧上生成具有至少一个有源层的基于AlnIn1-n-mGamN的半导体层序列。氮化物掩膜在从生长侧的俯视图中观察不由掩膜层遮盖的区域中位于成核层和半导体层序列之间。
附图说明
在下文中,参照附图根据实施例详细阐述在此所描述的方法以及在此所描述的半导体芯片。在此,在各个附图中相同的附图标记说明相同的元件。在此,示出不合乎比例的关系,更确切地说,为了更好的理解能够夸大地示出个别元件。
附图示出:
图1、3和4示出在此所描述的方法的实施例的示意图;
图2示出在此所描述的方法中的生长层的示意俯视图;以及
图5至7示出在此所描述的光电子半导体芯片的实施例的示意剖面图。
具体实施方式
在图1中示出用于制造光电子半导体芯片1的方法的一个实施例的示意剖面图。根据图1A,提供具有生长侧20的生长衬底2。生长衬底2尤其是蓝宝石衬底。
根据图1B在生长侧20上生成成核层3。成核层3例如是氮化铝层。成核层3能够包含小份额的氧。尤其地,氧份额沿远离生长衬底2的方向单调地或严格单调地降低。同样,成核层3能够是AlGaN层。沿远离生长衬底2的方向,成核层2中的镓份额能够增长。成核层3优选具有在10nm和3000nm之间、尤其在20nm和200nm之间的厚度,其中包含边界值。此外可能的是,成核层3具有多个子层。例如,成核层3借助于外延、例如MOVPE、HVPE或MBE或也借助于溅镀生成。可选地,在成核层3和生长衬底2之间存在缓冲层31。与所示出的不同地,成核层3也能够直接在生长侧20上生成。
在根据图1C的方法步骤中,将掩膜层4优选直接施加到成核层3上并且结构化。掩膜层3具有多个掩膜岛,所述掩膜岛具有优选小于5μm、尤其大约为2μm的直径,参见图2A。相邻的掩膜岛相互间的间距例如大约为1μm。掩膜岛的厚度例如为大约200nm。掩膜层4通过由氮化硅层和其他氧化硅层跟随的氧化硅层形成。这样的掩膜层也在出版文献DE 10 2011012 608 A1中说明,其公开内容通过参引结合于此。
在图1D中示出,在不由掩膜层4遮盖的区域中将生长层5直接沉积到成核层3上。生长层5是III-V族氮化物层,优选是掺杂的或未掺杂的GaN层。生长层5例如具有至少10nm或至少20nm或至少50nm的厚度。替选地或附加地,生长层5的厚度最高为300nm或最高为200nm。优选地,生长层5的厚度比掩膜层4的厚度小、是掩膜层的厚度的最高二分之一或最高五分之一。
在根据图1E的方法步骤中,添加用于氢的反应气体、优选为SiH4。由此,进行生长层5的回蚀。添加用于氢的反应气体能够在添加或不添加用于氮的反应气体的情况下进行。然而优选地,也添加用于氮的反应气体、例如NH3
在此情况下,在生长层5上局部地构成氮化物掩膜7。生长层5通过氮化物掩膜7的遮盖度优选在50%和90%之间,其中包含边界值。氮化物掩膜7优选仅表示为薄的。通过生长层5的不由氮化物掩膜7遮盖的区域形成成长岛55。成长岛55具有在纳米范围内的尺寸。这样制造的氮化物掩膜7也能够称作为原位掩膜。
在图1F中能看到,从成长岛55起开始横向的过度生长。从成长岛55开始,在横截面中观察形成三角形的、菱形的或梯形的区域。从成长岛55生长出的区域的材料优选是GaN。
根据图1G,继续横向的过度生长,使得在横截面中观察形成更大的、三角形的生长结构58。从成长岛55起形成的、较小的共同生长成生长结构58的区域在图1G中用虚线表示。
在图1H中,从生长结构58开始,横向地过度生长成遮盖整个生长侧20的聚结层8。在聚结层8上沉积具有至少一个有源层65的半导体层序列6。
如结合图1执行的方法优选借助下述方法参数进行:将50nm厚的氮化铝层作为成核层3通过溅镀施加到作为生长衬底2的6寸蓝宝石衬底上。将由具有100nm、50nm和100nm厚度的氧化硅-氮化硅-氧化硅的层序列构成的掩膜层4溅镀到成核层3上。紧接着,将掩膜层4以光刻的方式结构化,其中掩膜岛以大约2μm的直径和大约1μm的间距生成。由掩膜层4遮掩的区域是近似规则的八角形。
现在,在MOVPE设备中,在掩膜岛之间的开口中沉积大约90nm厚的、未掺杂的GaN层作为生长层5。在另一个过程步骤中,停止用于镓的反应气体、尤其是三甲基镓并且将SiH4引导到外延反应器中。然后,优选地,N2/H2/NH3环境附加地连同SiH4占主导。在所述回蚀期间,沉积用于氮化物掩膜7的氮化硅。氮化物掩膜7的沉积和生长层5的回蚀是并行的过程。回蚀的持续时间大约为五分钟。
紧接着,用于氮化镓的生长条件选择成,使得构成在横截面中观察为三角形的生长结构58。在所述时间点,再次关闭用于氢的以及用于硅的反应气体。在沉积成长结构58之后,生成聚结层8,使得得到横向地超过掩膜层4过度生长的2D-GaN层。此外,聚结层的位错密度为小于每平方厘米108。将半导体层序列6沉积到所述平坦的聚结层8上。聚结层8是掺杂的或未掺杂的氮化镓。
用于氮化镓的相应的生长条件从Hiramatsu等在2000年的Journal of CrystalGrowth,Vol.221,第316至326页中的文章以及Gilbert在2004年的Reports on Progressin Physics,Vol.67,第667至715页中的文章得到。所述文章的公开内容通过参引结合于此。
在图2A中示出在根据1E的方法步骤之后的生长侧20的俯视图。在图2B中可见沿着线B的剖面图,在图2C中沿着线C绘制沿着以μm为单位的剖面线x的以nm为单位的高度。因此,在图2C中放大地图解示出对应于图2B中的中间区域的局部。
掩膜层4的掩膜岛在图2B中作为明显的隆起部可见。在生长层5中通过回蚀成形的凹部具有在大约100nm的范围中的沿着x方向的尺寸。形成成长岛55的所述凹部能够到达成核层3中或也到达生长侧20上。凹部以统计学的方式分布并且不规则地构成。通过这种生长岛55能够在半导体层序列6生长时控制应力。
能够如下阐明造成所述应力减小的机制:含铝的层如AlGaN或AlN或AlON具有比GaN小的晶格常数。借此,GaN典型地压缩张紧地在这样的层上生长。所述压缩的张紧在外延期间造成生长衬底2的以及在其上生成的半导体层序列6的弯曲。通过回蚀生长层5生成GaN纳米岛。因此,生长层5不再横向地闭合。这能够实现生长层5的横向的放松。通过生长层5的GaN纳米岛的大小来确定的放松度能够近似地经由生长层5的厚度和/或经由回蚀的持续时间来设定。生长层5回蚀得越多和/或生成得越薄,那么生长衬底2在外延地生成半导体层序列6期间就越小程度地弯曲。
在根据图3的实施例中,生长层5的回蚀在不添加用于硅的反应气体的情况下进行。相应地,没有氮化物掩膜构成。
根据图4,将氮化物掩膜7直接施加到成核层3上。因此,在根据图4的方法的实施例中,不存在生长层5。成长岛35通过成核层3的材料构成。
在图5中示出半导体芯片1的一个实施例。在此,成核层3是布拉格反射镜33的一部分,所述布拉格反射镜具有多个由氮化铝形成的成核层3。在氮化铝层3之间分别存在由二氧化硅或氮化硅构成的层32。在根据图5的实施例中,生长衬底2留在制成的半导体芯片1上。
在图6中示出,在半导体层序列6上施加例如由硅构成的承载衬底9。在图6中没有示出移开具有构成为多量子阱结构的有源层65的半导体层序列6。
此外,在图6中根据绘出的结晶缺陷85示意地图解示出缺陷减少。所述结晶缺陷85、尤其位错分别在生长结构58的以及由成长岛35、55构成的结构的横向的边界面上中断。因此,通过大量的成长岛35、55已经能够在生长结构58之内实现有效的缺陷减少。
在生成生长结构58之后,以及在由GaN生成聚结层8之前、期间和/或之后,能够附加地生长未示出的AlGaN层,如也在所有其他实施例中如此。所述AlGaN层的厚度优选为至少1nm或5nm和/或最高为100nm或50nm。此外,所述AlGaN层的Al含量优选至少为1%或5%或20%和/或最高为100%或85%或60%。所述AlGaN层优选是未掺杂的,然而也能够是掺杂的。
在此可能的是,所述AlGaN层直接在掩膜层4上成核。因此,所述AlGaN层能够与掩膜层4和/或与聚结层8和/或与生长结构58直接接触。同样地,所述AlGaN层能够在聚结层8之内生长。此外,所述AlGaN层能够是连续的、不中断的层,使得生长结构58从所述AlGaN层过度生长,或者所述AlGaN层是由生长结构58中断并且沿远离生长衬底2的方向从生长结构58伸出的层。
在图7中示意地图解示出将生长衬底2与半导体层序列6分离。所述分离尤其通过激光剥除法进行。被引导穿过生长衬底2的激光辐射的吸收在氮化镓层中进行。由此,得到由氮化铝构成的成核层3。在此,位于掩膜层4的二氧化硅层片41、43之间的氮化硅层片42用作理论断裂位置。
在蓝宝石生长衬底2上留下由氮化铝构成的成核层3以及由氧化硅构成的第一层片41。由氧化硅构成的在半导体层序列6上留下的层片43能够用作为用于生成结构化的光耦合输出结构的硬模。用于光耦合输出的相应的耦合输出结构也能够在所有其他的实施例中在半导体层序列6上制成。
随后,能够将二氧化硅层片41从生长衬底2剥离。由此,分别在重新施加掩膜层4之后重复使用生长衬底2和成核层3是可能的。
在此描述的发明不局限于根据实施例进行的描述。更确切地说,本发明包括任意新特征以及特征组合,这尤其是包含在权利要求中的特征的任意的组合,即使所述特征或所述组合自身没有明确地在权利要求中或实施例中说明时也如此。
本申请要求德国专利申请10 2012 107 001.6的优先权,其公开内容通过参引结合于此。

Claims (13)

1.一种用于制造光电子半导体芯片(1)的方法,所述方法具有下述步骤:
A)提供具有生长侧(20)的生长衬底(2);
B)在所述生长侧(20)上沉积至少一个成核层(3),其中所述成核层(3)基于AlxGa1- xOyN1-y,其中0<x≤1并且0≤y<1;
C)在所述成核层(3)上沉积第一掩膜层(4)并且将所述第一掩膜层(4)结构化;
D)在不由所述第一掩膜层(4)遮盖的区域中生长基于GaN的生长层(5);
E)在不由所述第一掩膜层(4)遮盖的区域中部分地移除所述生长层(5)并且在不由所述第一掩膜层(4)遮盖的区域中将第二掩膜层(7)施加到所述生长层(5)上,所述第二掩膜层是氮化物掩膜,其中在不由所述第二掩膜层(7)遮盖的区域中在所述生长层(5)上构成多个成长岛(55),其中从所述成长岛(55)开始,较小的结构外延地横向地过度生长成横截面为三角形或梯形的较大的结构,其中继续横向的过度生长,使得在横截面中观察形成更大的、三角形的生长结构(58),其中从生长结构(58)开始,横向地过度生长成遮盖整个生长侧(20)的聚结层(8);以及
F)在所述聚结层(8)上生长具有至少一个有源层(65)的基于AlInGaN的半导体层序列(6),
其中以给出的顺序执行各个步骤。
2.根据权利要求1所述的方法,
其中在所述步骤E)中,在添加用于氢的反应气体的条件下并且在添加用于氮的反应气体的条件下部分地移除所述生长层(5)。
3.根据权利要求2所述的方法,
其中在所述步骤E)中,添加用于硅的反应气体并且所述氮化物掩膜是氮化硅层,
其中所述氮化物掩膜在所述生长层(5)上的遮盖度位于50%和90%之间,其中包含边界值。
4.根据权利要求3所述的方法,
其中所述氮化物掩膜的厚度在一个原子层和三个原子层之间,其中包含边界值,其中不将材料从所述成核层(3)中移除。
5.根据权利要求1所述的方法,
其中在所述步骤E)中,通过缺少用于氮的反应气体部分地移除所述生长层(5)。
6.根据权利要求1至5中任一项所述的方法,
其中所述成长岛(55)具有在15nm和150nm之间的平均直径并且基于GaN,其中包含边界值。
7.根据权利要求6所述的方法,
所述方法具有步骤E1)并且具有紧随的步骤E2),
其中
-在所述步骤E1)中,从所述成长岛(55)开始,所述较小的结构外延地横向地过度生长成横截面为三角形或梯形的所述较大的结构;
-在所述步骤E1)中,竖直的生长率大于水平的生长率;
-在所述步骤E2)中,外延地横向地过度生长成由GaN构成的连续的所述聚结层(8);
-在所述步骤E2)中,竖直的生长率小于水平的生长率,以及
-在所述步骤E)之后并且在所述步骤F)之前执行所述步骤E1)和E2)。
8.根据权利要求1至5中任一项所述的方法,
其中所述第一掩膜层(4)多层片地构成,其中由氮化硅构成的中间层片(42)在两侧上各邻接于由氧化硅构成的层片(41,43)。
9.根据权利要求8所述的方法,
其中由氮化硅(42)构成的层片在将所述半导体层序列(6)从所述生长衬底(2)剥离时用作为理论断裂位置,其中所述剥离是激光剥除法。
10.根据权利要求1至5中任一项所述的方法,
其中所述第一掩膜层(4)通过多个由所述第一掩膜层(4)的材料构成的掩膜岛形成,
其中所述掩膜岛的平均直径在0.5μm和5μm之间,其中包含边界值,并且在相邻的掩膜岛之间的平均间距在0.5μm和10μm之间,其中包含边界值。
11.根据权利要求1至5中任一项所述的方法,
其中所述成核层(3)是布拉格反射镜(33)的背离所述生长衬底(2)的层,
其中所述布拉格反射镜(33)由交替的由AlN构成的层和具有硅的层构成。
12.根据权利要求1至5中任一项所述的方法,
其中所述生长衬底(2)是蓝宝石衬底,并且其中下述组件在不由所述第一掩膜层(4)遮盖的区域中直接地并且以给出的顺序彼此跟随,其中所述第一掩膜层(4)直接施加到所述成核层(3)上:
-所述生长衬底(2);
-所述成核层(3);
-所述生长层(5);
-所述氮化物掩膜;
-所述聚结层(8),和
-所述半导体层序列(6)。
13.一种光电子半导体芯片(1),所述光电子半导体芯片借助根据权利要求1的方法制造并且具有:
-具有生长侧(20)的生长衬底(2);
-直接在所述生长侧(20)上的成核层(3),其中所述成核层(3)基于AlxGa1-xOyN1-y,其中0<x≤1并且0≤y<1;
-直接在所述成核层(3)的背离所述生长衬底(2)的一侧上的第一掩膜层(4),其中所述第一掩膜层(4)仅部分地遮盖所述成核层(3)并且所述第一掩膜层(4)由氮化硅、氧化硅、氮氧化硅、氮化硼或氧化镁构成;
-在不由所述第一掩膜层(4)遮盖的区域中直接在所述成核层(3)上的GaN-生长层(5);
-在所述第一掩膜层(4)的背离所述生长衬底(2)的一侧上的GaN-聚结层(8)和第二掩膜层(7),其中所述聚结层(8)从所述生长层(5)开始并且遮盖整个生长侧(20);以及
-直接在在所述聚结层(8)的背离所述生长衬底(2)的一侧上的具有至少一个有源层(65)的基于AlInGaN的半导体层序列(6),其中所述第二掩膜层(7)是由氮化硅构成的氮化物掩膜,所述氮化物掩膜位于所述成核层(3)和所述聚结层(8)之间并且所述第二掩膜层(7)在所述生长侧(20)的俯视图观察不由所述第一掩膜层(4)遮盖并且比所述所述第一掩膜层(4)更薄。
CN201380041098.9A 2012-07-31 2013-06-11 用于制造光电子半导体芯片的方法和光电子半导体芯片 Expired - Fee Related CN104508840B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102012107001.6A DE102012107001A1 (de) 2012-07-31 2012-07-31 Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102012107001.6 2012-07-31
PCT/EP2013/062022 WO2014019752A1 (de) 2012-07-31 2013-06-11 Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip

Publications (2)

Publication Number Publication Date
CN104508840A CN104508840A (zh) 2015-04-08
CN104508840B true CN104508840B (zh) 2017-06-30

Family

ID=48670505

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380041098.9A Expired - Fee Related CN104508840B (zh) 2012-07-31 2013-06-11 用于制造光电子半导体芯片的方法和光电子半导体芯片

Country Status (4)

Country Link
US (1) US9293640B2 (zh)
CN (1) CN104508840B (zh)
DE (2) DE102012107001A1 (zh)
WO (1) WO2014019752A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012217644A1 (de) 2012-09-27 2014-03-27 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
DE102014106505A1 (de) 2014-05-08 2015-11-12 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Halbleiterschichtenfolge
DE102014115253A1 (de) * 2014-10-20 2016-04-21 Osram Opto Semiconductors Gmbh Verfahren zur Strukturierung einer Schichtenfolge und Halbleiterlaser-Vorrichtung
DE102014116999A1 (de) 2014-11-20 2016-05-25 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
CN113287205B (zh) * 2018-10-31 2024-10-22 加利福尼亚大学董事会 通过外延横向过生长获得平滑表面的方法
CN117242586A (zh) * 2021-04-02 2023-12-15 应用材料公司 用于成长含镓和氮的区域的成核层
US20230115980A1 (en) * 2021-10-11 2023-04-13 Applied Materials, Inc. Masking layers in led structures
US20230124414A1 (en) * 2021-10-14 2023-04-20 Applied Materials, Inc. SUBSTRATE PROCESSING FOR GaN GROWTH

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1533593A (zh) * 2002-04-30 2004-09-29 ס�ѵ�����ҵ��ʽ���� 用于生长氮化镓的基片、其制法和制备氮化镓基片的方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0942459B1 (en) * 1997-04-11 2012-03-21 Nichia Corporation Method of growing nitride semiconductors
EP1104031B1 (en) * 1999-11-15 2012-04-11 Panasonic Corporation Nitride semiconductor laser diode and method of fabricating the same
JP2003022722A (ja) * 2001-07-05 2003-01-24 Tokai Rika Co Ltd 車両用ドアスイッチ装置
TW561526B (en) 2001-12-21 2003-11-11 Aixtron Ag Method for depositing III-V semiconductor layers on a non-III-V substrate
JP4462249B2 (ja) * 2005-09-22 2010-05-12 ソニー株式会社 発光ダイオードの製造方法、集積型発光ダイオードの製造方法および窒化物系iii−v族化合物半導体の成長方法
JP2007184411A (ja) 2006-01-06 2007-07-19 Sony Corp 発光ダイオードおよびその製造方法ならびに集積型発光ダイオードおよびその製造方法ならびに発光ダイオードバックライトならびに発光ダイオード照明装置ならびに発光ダイオードディスプレイならびに電子機器ならびに電子装置およびその製造方法
KR100736623B1 (ko) * 2006-05-08 2007-07-09 엘지전자 주식회사 수직형 발광 소자 및 그 제조방법
US8304805B2 (en) * 2009-01-09 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor diodes fabricated by aspect ratio trapping with coalesced films
KR101355593B1 (ko) * 2007-07-26 2014-01-24 아리조나 보드 오브 리젠츠 퍼 앤 온 비하프 오브 아리조나 스테이트 유니버시티 개선된 에피택시 재료들의 제조 방법
KR100974048B1 (ko) * 2008-02-19 2010-08-04 우리엘에스티 주식회사 하이브리드 버퍼층을 이용한 질화물 반도체 발광소자 및이의 제조방법
WO2009137556A2 (en) * 2008-05-06 2009-11-12 Kyma Technologies, Inc. Group iii nitride templates and related heterostructures, devices, and methods for making them
KR101101133B1 (ko) * 2008-06-03 2012-01-05 삼성엘이디 주식회사 질화물 단결정 성장 방법 및 질화물 반도체 발광소자제조방법
TWI384535B (zh) * 2008-12-30 2013-02-01 Univ Nat Chunghsing Epitaxial substrate
EP2330697A1 (en) * 2009-12-07 2011-06-08 S.O.I.Tec Silicon on Insulator Technologies Semiconductor device having an InGaN layer
TWI414005B (zh) * 2010-11-05 2013-11-01 Sino American Silicon Prod Inc 磊晶基板、使用該磊晶基板之半導體發光元件及其製程
TWI456791B (zh) * 2011-01-20 2014-10-11 Hon Hai Prec Ind Co Ltd 半導體發光晶片及其製造方法
DE102011012608A1 (de) 2011-02-28 2012-08-30 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von Lichtauskoppelstrukturen in einem Halbleiterkörper und Licht emittierender Halbleiterkörper
DE102011114670A1 (de) 2011-09-30 2013-04-04 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102011114671A1 (de) 2011-09-30 2013-04-04 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102012101211A1 (de) 2012-02-15 2013-08-22 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterbauelements
DE102012102148A1 (de) 2012-03-14 2013-09-19 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1533593A (zh) * 2002-04-30 2004-09-29 ס�ѵ�����ҵ��ʽ���� 用于生长氮化镓的基片、其制法和制备氮化镓基片的方法

Also Published As

Publication number Publication date
US9293640B2 (en) 2016-03-22
DE102012107001A1 (de) 2014-02-06
WO2014019752A1 (de) 2014-02-06
CN104508840A (zh) 2015-04-08
US20150187985A1 (en) 2015-07-02
DE112013003800A5 (de) 2015-04-23

Similar Documents

Publication Publication Date Title
CN104508840B (zh) 用于制造光电子半导体芯片的方法和光电子半导体芯片
KR101409112B1 (ko) 반도체 장치 및 그 제조 방법
EP3849031B1 (en) Surface emitting laser element and manufacturing method of the same
US6498048B2 (en) Method of manufacturing crystal of iii-v compounds of the nitride system, crystal substrate of iii-v compounds of the nitride system, crystal film of iii-v compounds of the nitride system, and method of manufacturing device
JP4818464B2 (ja) 微細構造の製造方法
US20110042718A1 (en) Nitride semiconductor layer-containing structure, nitride semiconductor layer-containing composite substrate and production methods of these
US20060223211A1 (en) Semiconductor devices based on coalesced nano-rod arrays
JP5042100B2 (ja) エピタキシャル成長用基板およびその製造方法ならびにiii族窒化物半導体素子
JP2011084469A (ja) GaN単結晶基板の製造方法及びインゴット
JP2001267242A (ja) Iii族窒化物系化合物半導体及びその製造方法
TW200921764A (en) Non-polar III-V nitride material and production method
JP2008218746A (ja) Iii族窒化物系半導体発光素子
TWI440073B (zh) 電路結構的製造方法
GB2502818A (en) Epitaxial growth of semiconductor material such as Gallium Nitride on oblique angled nano or micro-structures
JP2001185493A (ja) Iii族窒化物系化合物半導体の製造方法及びiii族窒化物系化合物半導体素子
JP2007184503A (ja) 半導体部材及びその製造方法
US20130207237A1 (en) Method for producing gallium nitride substrates for electronic and optoelectronic devices
US10153396B2 (en) Patterned layer design for group III nitride layer growth
JP5065625B2 (ja) GaN単結晶基板の製造方法
KR20110102501A (ko) 반도체 재료들을 형성하는 에피택셜 방법들 및 구조들
Robinson et al. Global faceting behavior of strained Ge islands on Si
JP4915009B2 (ja) 半導体部材の製造方法
JP2006351956A (ja) 化合物半導体結晶の成長方法、その成長方法を用いて成長した化合物半導体結晶の層を備えた半導体装置及び半導体基板
JP5946333B2 (ja) Iii族窒化物半導体デバイス及びその製造方法
KR101476143B1 (ko) 화합물 반도체 에피택셜 웨이퍼 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170630

Termination date: 20190611

CF01 Termination of patent right due to non-payment of annual fee