WO2013167553A1 - Procédé de réalisation de détecteurs infrarouges - Google Patents

Procédé de réalisation de détecteurs infrarouges Download PDF

Info

Publication number
WO2013167553A1
WO2013167553A1 PCT/EP2013/059421 EP2013059421W WO2013167553A1 WO 2013167553 A1 WO2013167553 A1 WO 2013167553A1 EP 2013059421 W EP2013059421 W EP 2013059421W WO 2013167553 A1 WO2013167553 A1 WO 2013167553A1
Authority
WO
WIPO (PCT)
Prior art keywords
component
base substrate
substrate
bonding
face
Prior art date
Application number
PCT/EP2013/059421
Other languages
English (en)
Inventor
Stéphanie HUET
Abdenacer Ait-Mani
Léa Di Cioccio
Original Assignee
Commissariat A L'energie Atomique Et Aux Energies Alternatives
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat A L'energie Atomique Et Aux Energies Alternatives filed Critical Commissariat A L'energie Atomique Et Aux Energies Alternatives
Priority to EP13721698.2A priority Critical patent/EP2847796A1/fr
Priority to US14/399,824 priority patent/US9318527B2/en
Publication of WO2013167553A1 publication Critical patent/WO2013167553A1/fr

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14649—Infrared imagers
    • H01L27/1465—Infrared imagers of the hybrid type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14692—Thin film technologies, e.g. amorphous, poly, micro- or nanocrystalline silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0383—Reworking, e.g. shaping
    • H01L2224/03845—Chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/08147—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bonding area connecting to a bonding area disposed in a recess of the surface of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/22—Structure, shape, material or disposition of high density interconnect preforms of a plurality of HDI interconnects
    • H01L2224/221—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/802—Applying energy for connecting
    • H01L2224/80201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8034—Bonding interfaces of the bonding area
    • H01L2224/80357—Bonding interfaces of the bonding area being flush with the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80909—Post-treatment of the bonding area
    • H01L2224/80948—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Definitions

  • the present invention relates to infrared detectors in general. It is particularly advantageous for photosensitive infrared detectors using sensing materials that must operate at cryogenic temperatures in order to reduce their thermal noise.
  • infrared detectors in the form of photodiodes which operate by infrared photon absorption and which use quantum detection materials of the composite semiconductor type, for example materials known as II-V or III-VI, that is to say semiconductor materials whose constituent elements come respectively from columns III and V and columns II and VI of the periodic table of elements.
  • This type of detector is also inherently sensitive to the background noise (phonons) of the crystal lattice of the material that composes it, it must then be cooled to cryogenic temperatures, typically at the temperature of liquid nitrogen (77 ° K). to increase its detection sensitivity of infrared radiation.
  • the reading circuits are typically electronic circuits of the integrated circuit type essentially based on the use of silicon as a semiconductor material.
  • infrared detectors therefore requires the ability to combine components from different technologies within the same device: composite semiconductors for the detection of infrared radiation on the one hand, and silicon for reading circuits on the other hand. somewhere else.
  • composite semiconductors for the detection of infrared radiation on the one hand
  • silicon for reading circuits on the other hand. somewhere else.
  • a hybridization of chips that uses materials of a very different nature does not fail to cause problems.
  • the obligation to have the infrared detectors operate at very low temperatures poses the problem of the different expansion of the chips between the ambient temperature and the temperature at which the device must operate.
  • CTE coefficient of thermal expansion
  • a current technique of hybridization of the infrared radiation detection chip and that of the reading circuits relies on the use of indium balls.
  • the method is described for example in the French patent applications FR2938973 and FR2949903. It consists in depositing pure indium balls so that each photodiode of the infrared radiation detector circuit is connected to a single indium ball. Pure indium balls are also deposited on the contact zones of the reading circuit according to a matrix which is the mirror of that of the photodiodes.
  • the two matrices are then assembled by soldering using the flip chip technique.
  • the assembly is then heated to a temperature greater than or equal to the melting temperature of the indium to cause the beads to melt.
  • the balls create a mechanical and electrical connection between the connection pads of the two chips. The temperature rise required for melting may not be without damage to the hybridized components.
  • FIG. 8 A schematic diagram of the technique is illustrated in FIG. 8.
  • the quality of the brazing is favored by the deposition of a deoxidation flow on the matrix of balls.
  • the brazing flux makes it possible to eliminate the native oxide layer at the surface of the indium.
  • the cleaning step following the brazing where it is necessary to force the passage of a cleaning liquid so as to evacuate all the flux residues in a very dense area connections .
  • This cleaning step is all the more difficult to realize that the repeat pitch of the balls is low.
  • One of the major flaws of this cleaning step is that a large amount of liquid must be used to ensure that it penetrates the entire connection area. It is a long and expensive step.
  • the products contained in the cleaning liquid are aggressive and corrosive. By using a large amount of liquid, there is thus a significant risk of degradation of the interconnect balls.
  • Encapsulation of the connection area also creates difficulties. It is generally made with an encapsulating material such as epoxy glue.
  • the overflow of the encapsulation liquid by the lateral edges creates a residual bead which causes stresses on the hybridized component, which degrades its electrical functions and causes cleavages, that is to say breaks, which can cause the cracking of the hybridized components.
  • the present invention therefore aims to provide a method of producing an infrared detector that meets at least some of the difficulties described above.
  • the present invention relates to a method of producing at least one photosensitive infrared detector by assembling a first electronic component comprising a plurality of photodiodes sensitive to infrared radiation and a second electronic component comprising at least one electronic circuit for reading the plurality of photodiodes.
  • the method comprises: obtaining, on each of the first and second components, a bonding face formed at least partially by a layer based on silicon oxide SiO x , with x being between 1 and 2,
  • obtaining the bonding faces comprises, preferably for each of the first and second components:
  • CMP chemical mechanical polishing
  • the direct bonding of two components means that the bonding is obtained by the chemical bonds that are established between the two surfaces brought into contact. These two surfaces have sufficiently small roughnesses that the Van der Waals forces provide, preferably on the basis of only two components.
  • Direct bonding does not require an intermediate bonding layer. It is further obtained without requiring the application of significant pressure.
  • the invention makes it possible to use highly conductive materials such as copper without surface oxide.
  • the invention also makes it possible to eliminate brazing constraints. It also allows for short connections.
  • the term "component" for designating the first and second components can be replaced by the term "chip” or by the term “electronic circuit”.
  • the first component can thus also be designated 'detector circuit' or 'detection chip'.
  • the second component can thus also be designated 'reading circuit' or 'reading chip'.
  • the layer based on silicon oxide forming each bonding face may thus be a layer of SiO, Si0 2, or any silicon oxide SiO x which x is between 1 and 2, for example 1.2, 1. 5, 1 .8.
  • a layer formed of SiON, SiOH, SiOC, SiOCH, SiONH may also be suitable.
  • This layer is so neatly electrically insulative and transparent to the wavelengths of the infrared. It is compatible with semiconductor technologies and has good mechanical and chemical resistance to the temperature conditions imposed by the photoconductive material.
  • the method according to the invention further comprises at least one of the following features and steps:
  • obtaining the bonding faces comprises a chemical mechanical polishing (CMP) carried out so as to reduce their root mean squared roughness (RMS) to a value less than or equal to 10 ⁇ or 1 nanometer (nm), and preferably less than or equal to 5 ⁇ is 0.5 nanometer (nm).
  • CMP chemical mechanical polishing
  • the bonding step comprises the application of a bonding wave.
  • the bonding wave comprises the application of one or more localized pressure points.
  • the application of the bonding wave comprises the application of one or more localized pressure points on an area less than a few square millimeters, typically on a surface smaller than 10 mm 2 , or even a surface smaller than 5 mm. 2 , or an area less than a few tens or hundreds of ⁇ 2 .
  • the bonding step comprises contacting the bonding faces at room temperature.
  • the bonding step comprises contacting the connecting faces in the absence of a pressure exerted on the entire surface of one or the other of the first and second components. More generally, no pressure greater than 500 kN is exerted on the entire surface of one or the other of the first and second components.
  • the direct bonding of the two components is provided, preferably entirely, by the Van der Waals forces, on all facing surfaces.
  • the vacuum deposition makes it possible to obtain layers of a high density, which makes it possible, after chemical mechanical polishing (CMP), to achieve a very low roughness, typically a mean square roughness (RMS) of a lower value. or equal to 1 nanometer.
  • Vacuum deposition to obtain a bonding face for the first and / or second component is preferably accomplished by any of the following techniques: Physical Vapor Deposition (PVD), Chemical Vapor Deposition (CVD) preferably plasma enhanced chemical vapor deposition (PECVD).
  • PVD Physical Vapor Deposition
  • CVD Chemical Vapor Deposition
  • PECVD plasma enhanced chemical vapor deposition
  • vacuum deposition is carried out at a temperature below 300 ° C.
  • obtaining a bonding face on the first component and a bonding face on the second component comprises forming, on these bonding faces, copper (Cu) encrustation zones embedded in these faces and, arranged so as to coincide when these connecting faces are positioned opposite.
  • the copper inlay zones occupy an area of between 18% and 40% of the surface area of this bonding face.
  • the copper incrustation zones occupy an area of between 18% and 40% of the area of each of the bonding faces. Even more preferably, this area is between 15% and 30%.
  • obtaining the bonding face on the first component is performed so that the layer based on silicon oxide (SiO x ) covers the entirety of this bonding face with the exception of the zones copper and tracks and / or vias electrical interconnection.
  • SiO x silicon oxide
  • the copper zones are turned towards the outside of each of the connecting faces. They are arranged on the surface of each of the connecting faces so as to be superimposed when the connecting faces are facing each other. They are in contact when the connecting faces are in contact.
  • These copper zones have no electrical function. They are not connected to interconnections or components such as photodiodes. In this sense they clearly differ from the electrical interconnections made in the bonding layers. Each occupies a significantly larger area than a line or an electrical interconnection via.
  • These copper zones make it possible to significantly strengthen the fixation of the first and second components because the Cu-Cu covalent bonds are stronger than the oxide-oxide covalent bonds.
  • Each of the two components comprises, at its face intended to be in contact with the face of the other component, the silicon oxide-based layer and interconnection tracks.
  • a direct bonding annealing is carried out at a temperature below 300 ° C.
  • this temperature makes it possible to avoid the diffusion of doping species present in the photodiodes.
  • a thinning step of the first component is carried out so that its thickness is less than about 35 times or more of the thickness of the second component and preferably so that its thickness is between ⁇ and 20 ⁇ and the thickness of the second component between 725 ⁇ and ⁇ ⁇ .
  • this thinning allows the first component to undergo without damage the dimensional variations of the second component.
  • the risks of cleavage or breakage are thus significantly reduced even when the detector is operated at very low temperatures.
  • the thinning step is performed after the direct bonding step.
  • At least one of the components forms a layer assembly, this assembly comprising a bonding face formed at least in part of the silicon oxide layer.
  • the method comprises, prior to obtaining a bonding face on the first component, a step of preparing the first component.
  • the step of preparing the first component comprises: obtaining at least one base substrate integrating or intended to integrate the plurality of photodiodes; encapsulation of the base substrate in an encapsulation layer, so that the major dimension of the first component comprising the base substrate and the encapsulation layer is greater than the main dimension of the base substrate.
  • the main dimensions are the maximum dimensions taken along directions contained in planes parallel to the connecting faces.
  • the encapsulation is preferably carried out so that the encapsulation layer entirely covers the base substrate with the exception of one face of the base substrate intended to be placed facing the second component.
  • the invention enables the manufacture of photosensitive detectors by using size components that can easily be adapted to standard equipment in the microelectronics industry.
  • the first component comprising the base substrate and the encapsulation layer thus forms a plate having two opposite planar faces. It can be called “galette” or “slice” or “wafer” in English.
  • the invention is not limited to a specific shape of periphery defined by the plate. In particular, this plate may be circular, hexagonal, rectangular, square or other.
  • the main dimension of a component is the maximum dimension of the component taken along a direction contained in the plane of one of the faces of the component.
  • the main dimension is the diameter of the disk.
  • the main dimension is the diagonal of the rectangle.
  • the first component comprising the base material encapsulated in the encapsulation layer has a standard dimension in the microelectronics industry. Typically it forms a disc with a diameter of 100, 200, 300 or 450 mm in diameter.
  • the first and second components form plates and a diameter or diagonal of the first component is: greater than the diameter or diagonal of the base substrate and approximately equal to the diameter or a diagonal of the second component.
  • the second component also has a plate shape.
  • the peripheries of the first and second components are identical. They have the same shape and size, or not. Indeed, it is possible to integrate a square substrate in a round wafer.
  • the encapsulation layer is a layer based on silicon oxide SiO x with x between 1 and 2.
  • This layer can thus be a layer of SiO , SiO 2 , or any silicon oxide SiO x whose ratio x is between 1 and 2, for example 1 .2, 1 .5, 1 .8.
  • a layer formed of SiON, SiOH, SiOC, SiOCH, SiONH may also be suitable.
  • This layer is also electrically isolated and transparent at the wavelengths of the infra-red. It is compatible with semiconductor technologies and has good mechanical and chemical resistance to the temperatures imposed by the photoconductive material.
  • the base substrate has a coefficient of thermal expansion (CTE) of between 4 and 8 ppm / ° C and preferably between 5 and 7 ppm / ° C.
  • This substrate is for example InSb.
  • the second component comprises a substrate carrying the electronic reading circuit and having a coefficient of thermal expansion (CTE) of between 1.5 and 4 ppm / ° C. and preferably between 2.5 and 3.5 ppm. C.
  • CTE coefficient of thermal expansion
  • a step of fixing the base substrate on a handling substrate is carried out by direct or organic bonding.
  • a step is performed to obtain a fixing layer on at least a portion of a face of the base substrate and a layer of fixing on at least a part of a face of the handling substrate.
  • This fixing layer may be a native oxide or an oxide deposited by a PECVD or PVD method.
  • the step of fixing the base substrate on the handling substrate is carried out by direct bonding of their attachment layers.
  • the fixing layers are layers based on silicon oxide SiO x with x between 1 and 2.
  • This layer can thus be a layer of SiO , SiO 2 or any silicon oxide SiO x whose ratio x is between 1 and 2, for example 1 .2, 1 .5, 1 .8.
  • a layer formed of SiON, SiOH, SiOC, SiOCH, SiONH may also be suitable.
  • the fixing layer of the base substrate corresponds to the bonding face of the first component.
  • the fixing layer of the base substrate is disposed on a face opposite to the bonding face of the first component.
  • the handling substrate has a receiving housing and the at least one base substrate is fixed in the receiving housing during the fixing step.
  • the plurality of photodiodes is integrated into the base substrate before encapsulation of the base substrate in the encapsulation layer.
  • a free face of the encapsulation layer is attached to a handle substrate, and then the handling substrate is at least partially removed.
  • the free face of the encapsulation layer is a face that does not have the base substrate.
  • the first component after encapsulation, has a first face formed by the encapsulation layer and the base substrate. This first face is then attached to the handling substrate.
  • the first component also includes a second face formed solely by the encapsulation layer. It is this second face which is fixed on the handle substrate.
  • the fixing of the first component on the handling substrate is effected by the connecting face of the first substrate and the withdrawal of the handling substrate is carried out so that the first component retains a layer based on silicon deposited on the base substrate prior to its attachment to the handling substrate, and preferably retains a silicon oxide-based layer provided by the handling substrate for the fixing step.
  • a step is performed to obtain a bonding layer on at least a portion of a face of the handle substrate, and the step of fixing the encapsulation layer on the handle substrate is performed by direct bonding of the bonding face of the handle substrate on a free face of the encapsulation layer.
  • the first component comprises a plurality of base substrates and the step of preparing the first component comprises encapsulating the plurality of base substrates in a single encapsulation layer.
  • each individual base substrate consists of a plurality of chips with a network of integrated photodiodes and previously tested to integrate only the detection strips with better yields.
  • the plurality of photodiodes is integrated into the base substrate after encapsulation of the base substrate in the encapsulation layer.
  • the encapsulation of the base substrate is performed so that the encapsulation layer covers at least one face of the base substrate. Then, at least one access to the face of the base substrate which is covered by the encapsulation layer is carried out through the encapsulation layer and the photodiodes are produced by ion implantation of dopants by said at least one access.
  • the second component comprises a number of read circuits equal to the number of photodiodes. It is a matrix of reading pixels that reads a matrix of photodiode pixels.
  • At least one space is created between the periphery of the base substrate and the encapsulation layer.
  • this space allows the basic substrate to be deformed under the effect of temperature variations independently of the deformations of the second component, thus reducing the mechanical stresses and the risks of rupture or cleavage.
  • this gap extends over the entire periphery of the base substrate.
  • This space thus forms a trench between the encapsulation layer and the base substrate. It is obtained either by sampling the material forming the base substrate or, preferably, by taking the material forming the encapsulation layer.
  • the step of bonding the first component and the second component forms a plurality of photosensitive infrared detectors, each of which comprises at least one photodiode and a read circuit, and, after the collaging step, a step of cutting to separate the photosensitive infrared detectors from each other.
  • the invention describes a method for producing at least one photosensitive detector by assembling a first electronic component comprising a plurality of photodiodes and a second component.
  • electronic device comprising at least one electronic circuit for reading the plurality of photodiodes, the method comprising, prior to assembly, a step of preparing the first component comprising:
  • the encapsulation layer encapsulates the base substrate so as to completely cover the base substrate with the exception of one face of the base substrate intended to be placed facing the second component.
  • the first component and the second component are assembled at a later stage.
  • This method of preparing the first component can be combined with all the steps described above.
  • the invention thus makes it possible to proceed with the manufacture of photosensitive detectors by using the standard equipment of the microelectronics industry.
  • the diameter of the base substrate is smaller than the diameter of the second component and the diameter of the first component is approximately equal to the diameter of the second component.
  • each component has a plate shape.
  • the photodiodes are preferably sensitive to infrared radiation and the detector is an infrared photosensitive detector.
  • the invention relates to a photosensitive detector, preferably an infrared detector, comprising a first electronic component comprising a plurality of photodiodes preferably sensitive to infrared radiation and a second electronic component comprising at least one electronic circuit. reading of the first component.
  • the first and second components each have a connecting face and are bonded directly to one another by their connecting faces, each of the connecting faces being formed at least in part by a layer based on silicon oxide SiO x with x between 1 and 2.
  • the first component comprises: at least one base substrate comprising the plurality of photodiodes and an encapsulation layer.
  • Layer encapsulation encapsulates the base substrate so as to completely cover the base substrate with the exception of one face of the base substrate to be placed facing the second component.
  • each of the connecting faces also carries copper (Cu) inlay zones arranged to coincide with the copper incrustation zones carried by the other bonding face, the zones of FIG. copper inlay of each bonding face occupying an area of between 18% and 40% of each bonding face.
  • Cu copper
  • the invention relates to an assembly for producing a photosensitive detector, preferably an infrared detector.
  • the assembly is a set of components used in the photosensitive detector composition.
  • the assembly comprising at least one first electronic component comprising a plurality of photodiodes preferably sensitive to infrared radiation and at least one second electronic component comprising at least one electronic reading circuit.
  • the first and second components each have a bonding face formed at least in part by a layer based on silicon oxide SiO x , with x being between 1 and 2.
  • the first component comprises: at least one base substrate comprising the plurality of photodiodes and an encapsulation layer.
  • the encapsulation layer encapsulates the base substrate so as to completely cover the base substrate with the exception of one face of the base substrate to be placed facing the second component.
  • each of the connecting faces comprises copper (Cu) inlay zones arranged to coincide with the copper inlay areas carried by the other bonding face, the incrustation zones.
  • copper of each bonding face occupying an area between 18% and 40% of the surface of this face.
  • FIGS. 1a to 1i describe the steps of an exemplary method according to the invention in which a first electronic component comprising photodiodes sensitive to infrared radiation is formed and this first component is assembled on a "handle" substrate to form a manipulable assembly in a standard microelectronic manufacturing line.
  • FIGURES 2a to 2c describe the preparation of a second electronic component containing the reading circuits of the photodiodes.
  • FIGURES 3a to 3c describe assembly steps by direct bonding of the two electronic components, the one containing the photodiodes and the one containing the reading circuits.
  • FIGURES 4a and 4b illustrate examples of complementary steps of the method of the invention that can be performed after the two components have been assembled.
  • FI GU RES 5a to 5c another example of manufacture of the first component, in which example the photodiodes are made after assembling a base substrate on a handling substrate.
  • FIGS. 6a to 6f another example of manufacture of the detection component, for example in which a receiving housing for the base substrate is produced in the handling substrate.
  • FIGS. 7a to 7c illustrate another exemplary embodiment of the invention, in which there are several basic substrates each comprising infrared radiation detectors that are assembled on the same manipulation substrate to form an electronic detection component. .
  • Figure 8 illustrates an example according to the state of the art.
  • the term “over”, “overcomes” or “underlying” or their equivalents do not necessarily mean “in contact with”.
  • the deposition of a first layer on a second layer does not necessarily mean that the two layers are in direct contact with one another but that means that the first layer at least partially covers the second layer by being either directly in contact with it or separated from it by another layer or another element.
  • the expression “based on silicon oxide” means “comprises a silicon oxide optionally associated with at least one other element”.
  • this at least one other element makes it possible, for example, to form a layer made of one of: SiON, SiOH, SiOC, SiOCH and SiONH.
  • FIGS. 1 to 1 i describe the steps of the method in which a detection component comprising the infrared radiation (IR) detector circuits is produced and this first component 100, 230 is assembled on a "handle" substrate 300 in order to form a together manipulable in a standard manufacturing line like those set up by the microelectronics industry.
  • IR infrared radiation
  • These include lines used for the manufacture of integrated circuits, typically electronic circuits of the CMOS type, acronym for "complementary metal-oxide-semiconductor", that is to say, electronic circuits based on transistors. complementary metal-oxide-semiconductor type.
  • the component comprising the detection circuit can also be designated first component 100, 230, detection chip or detection chip circuit. It comprises in particular a base substrate 100 incorporating the photodiodes 1, 10. As will be detailed hereinafter with reference to a nonlimiting but advantageous embodiment, the component comprising the detection circuit may also comprise a layer 230 encapsulating the substrate. base 100. It also includes electrical tracks and advantageously but not limited to dummy copper zones often referred to by the English word "dummies”. It further comprises at least one layer based on silicon oxide 140, 210, preferably silicon dioxide, on one of these faces, described as a bonding face and whose function relating to bonding will also be detailed by the following.
  • a quantum-detecting material is used that can be made of one of the various composite semiconductors used by the microelectronics industry.
  • This is for example of composite semiconductor materials said IV-VI whose constituent elements come from columns IV and VI of the periodic table of elements.
  • This is for example a ternary alloy such as PbSnTe and a binary alloy such as PbSe; that is to say respectively: lead-tin telluride and lead selenide.
  • the composite semiconductor used for the base substrate 100 may also be a III-V material such as, for example, following materials: InSb, InP, GaAs, InAs, InGaAs, InGaSb and InAsSb. That is to say respectively: indium antimonide, indium phosphide, gallium arsenide, indium arsenide, gallium indium arsenide, gallium indium antimonide, and arsenide-antimonide indium. It can also be made of composite materials known as II-VI such as HgCdTe, that is to say the telluride mercury-cadmium. In a preferred embodiment of the invention the material of the base substrate 100 uses indium antimonide (InSb) which is known for its efficient IR detection in the wavelength range from 3 to 5 ⁇ .
  • InSb indium antimonide
  • the base substrate 100 of the detector component may be made of one of the following materials: II-V, II-VI, IV-IV (such as SiGe), IV-VI (such as the PbSe).
  • the principal dimension of a component is the maximum dimension of the component taken along a direction contained in the plane of one of the two parallel faces of the component.
  • the main dimensions are thus contained in planes parallel to the connecting faces 192, 492.
  • the main dimension is contained in a horizontal plane.
  • the thickness of a layer or a substrate is taken in turn in a vertical direction and perpendicular to the main dimensions.
  • the size of the base substrate 100 is the diagonal or the diameter of its face intended to be placed facing the second component 400; the dimension of the first component 100, 230 is the diagonal or the diameter of its face intended to be placed opposite the second component 400; the dimension of the second component 400 is the diagonal or the diameter of its face intended to be placed facing the first component 100, 230.
  • FIG. 1a shows the photodiodes 1 1 0 constituting the infrared radiation detectors that are produced in the basic substrate 1 00.
  • the photodiodes can be PN-doped junctions or include an intrinsic intermediate zone, that is to say not doped, so as to form a so-called PIN diode.
  • Photodiodes are conventionally manufactured by ion implantation of dopants.
  • the base substrate 100 for the detection is typically 120 ranging from 700 to 1,000 ⁇ .
  • the base substrate 100 is first cleaned to remove the native oxide at the surface and improve the adhesion of the coating layer.
  • silicon oxide (SiO2) which will be deposited therein for gluing on the handling substrate.
  • a thin layer of silicon oxide 140 is then deposited at low temperature on the InSb which preferably constitutes the material of the base substrate 100.
  • the deposit is typically made using a method known as PECVD ( "Plasma-enhanced chemical vapor deposition" means plasma-enhanced chemical vapor deposition) at a temperature below 300 ° C.
  • the gaseous plasma preferably consists of silane (SiH 4) and nitrous oxide (N 2 O).
  • the invention provides for limiting the temperature of the deposition operation to a value of less than 300 ° C., since the preliminary photodiode fabrication steps have been carried out at temperatures that were themselves lower than this value.
  • the other known deposition techniques known as PVD and CVD, acronyms of the English “physical vapor deposition” and “chemical vapor deposition”, that is to say, respectively, physical or chemical vapor deposition are also suitable for little that the temperature stress mentioned above can be respected.
  • the surface of the oxide is then treated by chemical mechanical polishing, operation generally designated by its acronym CMP of the English "chemical mechanical polishing".
  • CMP chemical mechanical polishing
  • the purpose of this operation is to make the surface of the oxide plane.
  • the chemical-mechanical polishing technique used may be that described in Chapter 14.2 of Handbook of Cleaning for Semiconductor Manufacturing, 201 1, Ed. Wiley.
  • polishing residue abrasive particles and polishing liquid generally referred to by their name.
  • the roughness is quantified by a parameter called RMS, an acronym for roughness mean square, which measures the root mean square.
  • the surface is free from particulate contamination to create the intermolecular bonds which produce the adhesion of the base substrate 100 to the handling substrate 200 as will be seen hereinafter.
  • the CVD and PVD deposition techniques mentioned above, preferably PECVD, for forming the silicon oxide layer 140 make it possible to obtain a particularly dense silicon oxide layer 140.
  • These deposition techniques thus contribute to obtaining, after CMP, a surface state whose roughness RMS is less than or equal to 1 nm.
  • the handling substrate 200 is prepared separately. As the name suggests it serves mainly as mechanical support. It has a size greater than 220 which must be compatible with the manufacturing line of the electronic reading circuits which will eventually be assembled with the infrared radiation detectors of the base substrate 100.
  • the handling substrate 200 will itself be covered with a thin layer 21 0 based on silicon oxide. It may be in this case an oxide obtained by thermal growth at high temperature, since the handling substrate contains no sensitive device. It can also be deposited, as above by P E CVD, CVD or PVD, at a sufficiently low temperature so as not to damage the photodiodes. As indicated above, these deposition techniques make it possible to obtain a layer 210 based on high density silicon oxide.
  • the vacuum deposition allows the density of the deposited layer to be sufficient for a chemical mechanical polishing (CMP) of the deposited layer to obtain a root mean square (RMS) of a value less than or equal to 1 nanometer.
  • CMP chemical mechanical polishing
  • RMS root mean square
  • the deposited thickness is typically 500 nm.
  • the oxide surface of the handling substrate is polished. During this operation approximately 250 nm of SiO 2 is removed. After cleaning, a flat surface of low roughness is obtained. As above, a roughness that is not greater than 10 ⁇ or even 5 ⁇ and a surface free of particulate contamination will improve molecular adhesion.
  • the handling substrate 200 may be of different size, of different geometry, of different thickness, and made of a material different from that of the base substrate 1 00.
  • handling substrate 200 serves essentially as a mechanical support for the base substrate 100 containing photodiodes 1 10.
  • the material of which it is made must be compatible with a subsequent mechanical grinding step described in FIG. This step, which is generally designated by the term “grinding", will make it possible to remove the handling substrate and allow the substrate 100 containing the infrared radiation detectors to be assembled with the one containing the reading circuit.
  • the material of the handling substrate 200 may be chosen from among the following materials: glass, silicon (Si), germanium (Ge) or sapphire.
  • a material having a coefficient of thermal expansion close to that of the base substrate 100 will be chosen above all in order to avoid, during the annealing operation described hereinafter, which will create thermomechanical stresses, a on the other hand, a delamination of the bonding interface which can create cracks in the quantum-sensing material, on the other hand, a misalignment of the pads and / or connection tracks which will be detrimental during the final bonding of the component containing the detectors infrared radiation with the component containing the reading circuits.
  • the surfaces of the base substrate 100 and of the handling substrate 200 are brought into contact via the silicon oxide atoms of their respective oxide layers 140 and 210, implementing the so-called Van der Waals forces.
  • One or more pressure points are made on the wafer 200 to initiate a sticking wave (molecular adhesion wave).
  • an annealing in the range 200-300 ° C is then performed for two hours to create covalent bonds to enhance the strength of the bonding between the base substrate 100 and the handling substrate 200.
  • the annealing can be done or not. under nitrogen (N2) or argon (Ar) gas atmosphere.
  • FIGS. 1 a to 1 c The steps described in FIGS. 1 a to 1 c above allow the reconstitution of heterogeneous substrates 100, 200 by direct bonding. The two substrates 100, 200 are then integral.
  • the base substrate 100 is then thinned by the grinding technique mentioned above to a thickness 150 less than or equal to 15 ⁇ " ⁇ .
  • mechanical thinning done with a fine grinding wheel high-porosity polymer-bonded finishing wheel, diamond grain size in a range of 2 to 4 ⁇
  • Chemical cleaning is performed to remove particles remaining on the surface after grinding.
  • the base substrate 100 is then encapsulated in an encapsulation layer 230.
  • the encapsulation is carried out so that the encapsulation layer 230 completely encapsulates the base substrate 100 at the same time.
  • this face is intended to be covered by the layer 140, as shown in Figure 1 d.
  • the base substrate 100 associated with the encapsulation layer 230 forms a set of the also designated infrared radiation detection circuit, detection substrate or first component.
  • This first component comprises other elements that will be mentioned in the following description.
  • the base substrate 100 mu of the encapsulation layer 230 may have a diameter of, for example, 2 inches, 3 inches, be round or square.
  • the size of such a substrate 100, 230 square can be 37x38 mm or 47x48 mm.
  • This encapsulation layer 230 is preferably a silicon oxide (SiO 2) layer. It is advantageously obtained as previously by PECVD from a gaseous plasma of N 2 O / SiH 4.
  • the deposited thickness is less than 30 ⁇ . In a preferred embodiment a thickness of 25 ⁇ m of SiO 2 is deposited.
  • the deposition is carried out at low temperature, that is to say at a temperature below 300 ° C.
  • this is to minimize the stress on the base substrate 100.
  • the low temperature deposition method of the oxide is chosen for its compliance with the temperature limits of the photodiodes present in the detector material and avoids the risk diffusion of the dopant species present therein.
  • the oxide also has the following features: compatibility with the grinding and chemical mechanical polishing (CMP) stages, low mechanical stress, low surface roughness after grinding and especially after CMP, high deposition speed , Good overlay that is to say that there is continuity of the Si02 at the base of the periphery of the substrate 100.
  • CMP chemical mechanical polishing
  • the oxide layer 230 may be deposited by other techniques, in particular those referred to as PVD and CVD already mentioned, insofar as the deposition mode and the oxide obtained remain compatible with the above constraints. .
  • the assembly comprising the base substrate 100, the encapsulation layer 230 and the handling substrate 200 advantageously form a plate having two opposite flat faces. It is therefore easily manipulated by the devices of the microelectronics industry.
  • the next step is to plan the deposited oxide layer 230.
  • the planarization can be carried out according to two different methods:
  • a photolithography step is performed to open, in a pre-deposited resin layer, a central zone corresponding to the area of the base substrate 100 ( to discuss).
  • About 15 ⁇ of SiO 2 are then etched if the thickness of SiO 2 deposited is 25 ⁇ by dry or wet etching.
  • the resin is removed by plasma in a confined chamber and / or wet by conducting an operation called "stripping" or pickling of this resin.
  • the planarization of the oxide surface by CMP is performed to leave a thickness 241 of 1 to 3 ⁇ on the central zone 100 after CMP.
  • the polished SiO 2 surface is then cleaned.
  • the 25 ⁇ oxide is mechanically thinned to a thickness of approximately 19 to 22 ⁇ using two grinding sequences.
  • the planarization of the oxide surface by CMP makes it possible to remove a thickness of 2 to 3 ⁇ to leave as above a thickness 241 of 1 to 3 ⁇ m on the central zone 1 00.
  • the surface of polished SiO 2 is then cleaned under the same conditions as above.
  • an oxide layer of about 1 to 3 m above the material constituting the base substrate 100 is thus left, in order, as we shall see, to be able to make the metal interconnection tracks or postpone a handle substrate.
  • the first component, formed by the encapsulated base substrate 100, has in top view (that is to say perpendicular to the view of Figure 1 d) the shape that is desired to give the detector to be prepared.
  • the invention is not limiting of any specific form. It can typically be a disc shape of a desired diameter. It can also be a form of hexagon, rectangle, square or other.
  • a so-called "handle” substrate 300 is bonded to the base substrate 100 containing the radiation detector circuits I R.
  • the handle substrate 300 is adhered to a free face of the encapsulation layer 230, ie, the face opposite to the face which is fixed to the handling substrate 200.
  • the handle substrate 300 may be chosen for example from the following materials: germanium (Ge), glass, silicon (Si) and sapphire. This bonding can be done by direct bonding or by means of an organic glue.
  • the handle substrate 300 is prepared separately by depositing thereon a POCVD layer 31 0 of SiO 2 of the order of 500 nm. The surface of the oxide is then treated with CMP to remove a thickness of about 250 nm.
  • the preparation of the handle substrate 300 is identical to that previously described for the handling substrate 200 in FIG. 1b. As in the previous case, it is sought to obtain after polishing and cleaning a flat hydrophilic oxide surface having a roughness preferably of less than 10 ⁇ or even 5 ⁇ , and free from particulate contamination in order to be able to improve the molecular adhesion via intermolecular links.
  • the surfaces are brought into contact via the silicon oxide atoms and annealing is carried out under the same conditions in order to reinforce the strength of the bonding between the handle substrate 300 and the substrate comprising the silicon layer.
  • encapsulation 230 encapsulating the base substrate 100.
  • a thermally and mechanically compatible organic adhesive is chosen with the following technological steps for producing the interconnection tracks. Steps that include plasma etching, chemical cleaning, plasma deposition.
  • a polyimide adhesive whose glass transition temperature (TG) is greater than or equal to 250 ° C. is preferably chosen.
  • the assembly comprising the encapsulated base substrate 100 associated with the handling substrate 200 and the handle substrate 300 advantageously forms a plate.
  • the multilayer assembly is thinned from the accessible face 202 of the handling substrate 200, integral with the base substrate 100 containing the detector circuits. IR radiation, until reaching the silicon oxide layer previously carried by the handling substrate 200. Stopping the removal of the material forming the handling substrate 200 is referenced 232.
  • the withdrawal of the handling substrate 200 is made such that the first component comprising the encapsulated base substrate 100 keeps the oxide layer 140 deposited thereon and further retains the oxide layer 21 which has been previously deposited on the handling substrate 200. Thinning is advantageously obtained mechanically by grinding, wet etching and CMP.
  • the metal interconnection tracks of the first component ie, the metal interconnection tracks of the infrared radiation detection circuit, are then made. They will be brought into contact during the final bonding with the metal interconnection tracks of the second component 400 ie, the interconnection tracks of the photodiode reading circuit.
  • the realization of the metal interconnection tracks on the side of the infrared radiation detector circuit comprises the following steps, the result of which is shown in FIG. 1 g:
  • dummies are dummy metallic zones made of copper (Cu) in this example, which are not used for the interconnections but which will make it possible to ensure a better bond Cu / Cu between the base substrate 100 containing the infrared radiation detector circuits and the reading component 400 which will come into contact therewith during a subsequent direct bonding phase.
  • damascene also called damascene
  • the lines and copper strips therefore not only serve to ensure the passage of the electric current but also participate in the Cu / Cu and Cu / SiO 2 bonding between the first component 100, 230 containing the photodiodes and the second reading component 400 during the phase direct bonding.
  • the copper surface should occupy a fraction of not less than 18 percent and not more than 40 percent of the total bond area. It is particularly the role of the dummies to allow to adjust the copper surface participating in the collage so as to optimize this operation.
  • the previous lithography step is followed by a dry etching step lines and dummies. Approximately 500 nm of SiO 2 are etched and then most of the protective resin is removed by plasma. Then, a fine cleaning of the SiO 2 surface wet is carried out in order to remove the resin residues.
  • a bonding layer and a barrier layer are deposited by conventional deposition techniques, ie PVD and / or CVD already mentioned.
  • the bonding layer acts as an adhesion layer.
  • the main function of the barrier layer is to prevent diffusion of the copper towards the detector substrate 100.
  • the deposited metals and the processes used must all respect the temperature limit imposed by the embodiment of the photodiodes, which limit is the same as has already seen lower than 300 ° C.
  • a thin layer of copper of the order of 300 nm is then deposited. It is typically deposited by PVD.
  • seed layer that is to say, priming layer
  • a cleaning of the underlying metal level which serves as a barrier After which is deposited by electrolysis a larger copper layer of the order of 2 to 5 ⁇ . The copper is then annealed at 250 ° C under vacuum or not to improve its adhesion. All of these layers are represented by the layer 180 in FIG. 1h.
  • the previous deposition operations are followed by a metal polishing step before direct bonding, the result of which is shown in FIG.
  • the face of the base substrate 100 on which the copper has been deposited is polished by CMP.
  • the polishing is stopped when the mixed SiO 2 / Cu surface is reached and the desired result of inlaying copper in all the zones 190 etched initially by photoengraving (interconnections, dummies and vias) in the layers oxide 140 and 210 according to the so-called damascene technique (also called damascene process).
  • a wet cleaning under the action of brushes or "scrubber" of the polished surface is then performed. This gives a flat surface 192 with a low roughness of about 5 ⁇ , free of particulate contamination.
  • the encapsulation layer 230 is directly in contact with the base substrate 100.
  • the silicon oxide layer 140 forming part of the bonding layer is in direct contact with the base substrate 100.
  • the photodiodes 1 10 are in contact with the base substrate 100. contact with the silicon oxide layer 140 forming part of the connecting face 192.
  • the connecting face 192 of the first component 100, 230 is carried on the one hand by a face of the base substrate 100 preferably covered with the layer 140 and on the other hand by a face of the encapsulation layer 230 which extends in the plane of the layer 140.
  • FIGS. 2a, 2b and 2c describe the preparation of the second component 400, that is to say the component containing the reading circuits of the photodiodes 1 10.
  • This component 400 can also be designated read substrate, read circuit or chip Reading (ROIC) stands for ReadOut Integrated Circuit. It is typically formed by a substrate of the type produced by the microelectronics industry which essentially uses silicon to deliver all kinds of integrated electronic circuits. The invention does not make any other hypothesis on the nature of the electronic reading circuits which have been manufactured in the upper layers 402 of the second component 400. However, it will typically be, as already mentioned, generally CMOS-type circuits. from an elaborate substrate of SOI type, acronym for "silicon on insulator", that is to say silicon on insulator. CMOS technology makes it possible to produce all kinds of high-performance circuits, logical and analog, and thus read circuits suitable for photodiodes which have been manufactured separately as described above in FIGS. 1a to 1i.
  • ROIC ReadOut Integrated Circuit
  • FIGS. 2a, 2b and 2c show more particularly the final manufacturing operations of the component 400 containing the reading circuits and the preparation of the surface state for the purpose of bonding.
  • at least two layers of metal connections are generally made which will allow the electrical interconnection between the photodiodes and the reading circuits present on this reading component 400.
  • These are represented by the set of layers 402 comprising underground metal tracks 494 for resumption of contact.
  • FIGS. 2a to 2c illustrate the operations that will allow bonding and interconnection of this component with the detection component 100 containing the photodiodes 1 10.
  • FIG. 2b where a first level of metal 410 is shown
  • FIG. 2c where a second level of metal 420 is shown
  • the materials and techniques used are shown. are preferably similar or identical to those used for producing the first component containing the photodiodes 1 10 for detecting infrared radiation. Therefore, for the formation of successive silicon oxide layers can be used to the aforementioned techniques of PVD and CVD, preferably PECVD techniques that allow to obtain a deposited layer having a high density.
  • damascene also called damascene process. A technique which consists, as has been seen in FIGS.
  • a first oxide layer 405 is for example represented in FIG. 2a from which a first level of interconnections 410 will be made, followed by a second level of interconnections 420.
  • FIGS. 2a to 2c are only representative examples of the implementation of the invention. In particular, more than two levels of interconnections can obviously be realized.
  • the annealing step will preferably be carried out under vacuum with three steps in a temperature range from 150 ° C. to 400 ° C., the reading component 400 being able to withstand at this stage without disadvantage of higher temperatures than those of photodiodes which is limited to 300 ° C as already mentioned.
  • the etching of the vertical interconnections, vias can be done by providing a stop layer of the etching (not shown) typically made of silicon nitride (SiN) which is deposited preferentially by PECVD to a typical thickness of 40. nm.
  • a stop layer of the etching typically made of silicon nitride (SiN) which is deposited preferentially by PECVD to a typical thickness of 40. nm.
  • CMP chemical mechanical polishing
  • the front face of the reading substrate is polished by CMP. Polishing stops when the mixed SiO 2 / Cu surface is reached. The polished surface is then cleaned using a scrubber, that is to say a wet cleaning under the action of brushes.
  • the metal zones 490 at the surface of the reading component 400 generally comprise alignment marks (not shown), so-called “dummies” pads, interconnecting metal lines and vias, all of which will have have been delimited by photolithography of the oxide layers to correspond and adapt to the corresponding areas 190 of the base substrate 100. All these areas will also participate in obtaining a better adhesion during the direct bonding of the two substrates formed by the detection 100, 230 and reading 400 components as described below.
  • FIGS. 3a to 3c describe the assembly steps of the two components, that containing the photodiodes and that containing the reading circuits, by direct bonding.
  • each of these two components advantageously forms a plate having two opposite flat faces, which makes their easy handling.
  • the detection component thus has a face 192, described as connecting face.
  • This bonding face 192 is formed by at least one silicon oxide-based layer 140, 210 in which interconnection tracks and preferably dummy copper zones are formed.
  • the reading component 400 also has a connecting face 492.
  • This connecting face 492 is also formed by a silicon oxide layer and carries interconnection tracks and preferably dummy areas of copper.
  • the bonding faces 192 and 492 have been polished and cleaned to maintain surface quality in terms of chemical and particulate contamination. They are then put in contact.
  • the surface quality of The components are such that molecular adhesion is established between them thanks to the so-called van der Waals attractive forces which occur at distances of less than a few nanometers. This bonding is performed using equipment that can ensure alignment between the two components before contacting with the aid of alignment patterns specific to direct bonding.
  • the bonding operation can be described as the "direct bonding" detection and reading component.
  • one or more pressure points are exerted on one or the other of the components in order to initiate a bonding wave.
  • the application of the bonding wave comprises the application of one or more localized pressure points on an area of less than a few mm 2 .
  • annealing at a temperature below 300 ° C is performed for two hours, with or without a controlled atmosphere, to create covalent bonds to enhance the strength of the bonding. It will be noted again that it is important that the annealing be done at a temperature below this value to avoid the risk of diffusion of the doping species of the photodiodes 1 10 in the detector material.
  • the handle substrate 300 is then thinned by grinding to leave about 50 ⁇ of this substrate, then by wet etching to the silicon oxide (SiO 2) of the encapsulation layer 230.
  • the encapsulation layer 230 (SiO 2) is etched chemically and / or mechanically by grinding.
  • a step of CMP makes it possible to remove the work-hardened surface by grinding until the mixed surface 194 formed, peripherally, by the SiO 2 of the encapsulation layer 230 and, in the center, by the material used, appears.
  • the base substrate 100 typically indium antimonide (I nSb) or other infrared material already mentioned.
  • the polished mixed surface 194 is then cleaned to leave apparent the detection material, indium antimonide, in this example.
  • FIGS. 4a and 4b illustrate complementary steps of the method of the invention which are executed after the two detection and reading components have been assembled as described in the preceding figures.
  • the opening 440 makes it possible to make reliable the initial assembly at the wafer scale during the annealing or cooling down steps.
  • the lateral displacement of the detector substrate is facilitated by the opening 440.
  • openings 430 which reveal test pads, are made peripherally to test the electrical continuity of the photodiodes as a function of temperature.
  • photolithography is conventionally carried out which defines the openings 430 and then a dry etching of the silicon oxide (SiO 2) in these openings and then the removal of the previously deposited and served resin. to define the openings 430.
  • the periphery 440 of the base substrate 100 containing the infrared photodiodes is disengaged so that the base substrate 100 can expand or compress during operation and during electrical temperature tests, from room temperature to 77 ° K and vice versa.
  • the type of device considered by the invention is designed to operate normally at a low temperature, for example 77 ° K, which is the temperature of liquid nitrogen, in order to to reduce the background noise of the detector and thus considerably increase the detection range of the infrared radiation that can be measured.
  • This release of the base substrate 100 is performed using photolithography, etching and resin removal operations similar to those described above for Figure 4a.
  • the invention solves the problem set forth in the chapter on the state of the art by refining 450 sufficiently the detection component (100, 230) and releasing its periphery 440 so that it can follow without difficulty the expansion of the reading component 400.
  • the latter is made of silicon, a material of which we have seen that the CTE was much lower than that of the composite semiconductor materials used for the base substrate 100 containing the photodiodes.
  • the latter is for example made of one of the materials III-V, I-VI or IV-VI already mentioned.
  • FIGS. 5a to 5c describe a variant of the method of manufacturing the detection component containing the infrared radiation detectors, ie the photodiodes 1, 10.
  • the photodiodes 1 10 are not initially produced in the base substrate 100 but only after the step corresponding to FIG. 1d as explained hereinafter, that is to say after bonding the substrate base 100 on the handling substrate 200 and after encapsulation 230.
  • the initial steps are the same and are performed under the same conditions as described in Figures 1a to 1d.
  • annealing may be carried out at a higher temperature and not exceeding the melting temperature of the detector material since the doping species constituting the photodiodes have not yet been implanted.
  • the photodiodes can be PN or PIN junctions and are produced by ion implantation. Their realization after encapsulation includes the following steps:
  • a photolithography step of apertures 170, called vias is first performed.
  • the vias can be of different diameters, for example 5 ⁇ and 8 ⁇ .
  • a positive photosensitive resin with a thickness of less than 10 ⁇ is spread.
  • a positive resin of 1, 5 ⁇ thick is spread.
  • the conventional photolithography technique is applied.
  • the patterns of the vias insolated through a mask then developed.
  • the resin is then fired at about 110 ° C.
  • FIG. 5a illustrates the result of the etching of the encapsulation layer 230, typically made of SiO 2.
  • photolithography of vias of variable diameter for example 5 ⁇ and ⁇
  • a photosensitive resin is spread.
  • a conventional photolithography technique is applied.
  • the patterns of openings 170 (vias) are developed and then insolated through a mask.
  • the resin is then fired.
  • About 1 to 3 ⁇ of the encapsulation layer 230 are etched by plasma to lead to the material constituting the base substrate 100.
  • the majority of the resin is removed by plasma and then a fine cleaning is carried out. wet encapsulation layer surface 230 to remove resin residues.
  • FIG. 5b illustrates the step of ion implantation of the photosensitive diodes 1 10 where the openings 170 have been made.
  • ion implantation of positive ions is performed if the material constituting the base substrate 100 is N-doped as shown. If the material is doped with P type, negative ions will be implanted. In both cases a PN junction is formed.
  • doping elements of InSb it is possible to use for example cadmium (Cd), tin (Sn) and tellurium (Te).
  • FIG. 5c illustrates the result of the photolithography and etching steps in the oxide of the layer 230 of the zones 160 called "dummies" described previously and after removal of the resin. Photolithography of the resin, etching and cleaning are identical to what has been described previously.
  • FIGS. 6a to 6f describe another variant of the method in which a receiving housing 250 for the base substrate 1 00 is produced in the handling substrate 200.
  • the assembly thus formed then makes it possible to reconstitute a wafer, typically a diameter of 200 mm, which then becomes compatible with the standard of current production lines of integrated circuits, in particular those of the CMOS technology.
  • a base substrate 100 made of a semiconductor semiconductor material as described in FIG. 1a is used.
  • This variant of the method is also identical to that described in Figures 5a to 5c, that is to say that the photodiodes are manufactured only after the base substrate 100 has been assembled on a handling substrate 200.
  • the base substrate 100 is prepared under the same conditions as those already described. In particular, an oxide layer 140 is created at the surface for bonding.
  • a reception housing 250 is prepared in the handling substrate 200 in order to receive the base substrate 1 00 in which the radiation detection photodiodes i n red.
  • the accommodating housing 250 is typically comprised between 2 inches and 200 mm to a depth of about 15 micrometers. This housing is created either by mechanical machining, or by dry etching in a plasma, or The size of the docking housing is defined according to the size of the base substrate 100.
  • the handling substrate 200 also has all the characteristics described in FIG. 1 b.
  • the surface state obtained and the means for obtaining this surface state are those already described in order to allow direct bonding of the two substrates as shown in FIG. 6c.
  • the following step consists, as already described in FIG. 1 d, in thinning the base substrate 100 to bring it down to a working thickness 150 less than or equal to 15 ⁇ .
  • the base substrate 100 is then at the same level as the handling substrate 200.
  • the base substrate 100 has a free face opposite a face by which it is fixed to the handling substrate 200.
  • the handling substrate 200 comprises a receiving face intended to receive the base substrate 100. This receiving face defines a plane outside the receiving housing 250. After its thinning, the free face of the base substrate 100 is contained in this plan. The base substrate 100 therefore does not protrude beyond the receiving face of the handling substrate 200.
  • the thinned base substrate 100 is then encapsulated, typically in a layer of silicon oxide 230, under the same conditions as previously described in FIG. 1 d. The result of this operation is illustrated in Figure 6e.
  • the encapsulation layer 230 is then in turn thinned and flattened using all the techniques of grinding, chemical mechanical polishing and cleaning already described. As shown in FIG. 6f, a thickness 241 of the encapsulation layer 230, for example approximately 1 ⁇ , is left above the thinned base substrate 100.
  • the assembly formed by the handling substrate 200 and the detection component 100, 230 forms a plate having two opposite planar faces. It is therefore easy to manipulate. At this point the result corresponds to what was obtained in Figure 1 d.
  • the variant of the process previously described in FIGS. 5a to 5c is then applied to finally obtain an assembly between the base substrate 100 containing the infrared radiation detectors and that containing the reading circuits 400.
  • FIGS. 7a to 7c show that the method also applies in the case where there are several basic substrates 100 smaller size infrared radiation detectors that will be assembled on the same handling substrate 200 to adapt it in the format of the production line in which they are to be processed.
  • the individual substrates 100 may come from different technologies and be of different sizes.
  • the materials that compose them can be different composite semiconductor materials.
  • the assembly operations are the same as those described above. Any of the process variants described may apply.
  • the photodiodes may have been manufactured before assembly or after as described in the variant of the method illustrated in FIGS. 5a to 5c.
  • FIG. 7a shows the example of three individual basic substrates 100 whose semiconductor materials are different and which are assembled together on the same handling substrate 200.
  • the photodiodes have already been manufactured in the base substrates 100.
  • the method which applies is that described in FIGS. 1 a to 1 i.
  • the base substrates 100 will be assembled by direct bonding on the handling substrate 200. Then, after thinning of the base substrates 100, their encapsulation is carried out 230 as shown in FIG. 7d.
  • the base substrates 100 may each be a detection chip that has been cut from a plate on which it was manufactured before assembly on the handling substrate.
  • connecting faces Preparation of the connecting faces by a CMP adapted to reduce the roughness.
  • These connecting faces have either only SiOx or SiOx and copper inlay areas.
  • this bringing into contact is carried out at ambient temperature.
  • this contacting is performed without exerting an overall pressure force.
  • a localized pressure is preferably applied at one or more points.
  • the localized pressure is applied to a surface, typically less than a few mm 2 , for example a few tens or hundreds of ⁇ 2 , of one of the components, so as to generate a bonding wave in the Van der Waals sense.
  • thermal annealing is preferably carried out. This annealing is performed at a temperature below 300 ° C to not degrade the photodiodes.
  • the method of the invention makes it possible to assemble not only two components together but also several basic substrates comprising infrared photodiodes on the same handling substrate, or even individual chips cut from one or more detection substrates.
  • the advantage being that in this case only assay chips which have been tested and which are deemed to be completely functional are assembled, which makes it possible to increase the manufacturing efficiency of the infrared radiation detectors manufactured according to the method of the invention. 'invention.
  • the hybrid bonding technology by direct bonding of the invention eliminates the steps related to indium metallurgy currently used. This removes: indium deposits; the stages of recasting; soldering fluxes; the flatness defects that frequently appear on the components (lack of uniformity); the stages of cleaning the flux residues; the coating steps generating unreliability due to the inclusion of bubbles confined in the interconnection zone and excess glue to be removed (eg coating beads); hybridization problems due to differences in the expansion of the substrates; reliability defects due to gold-indium (Au-In) intermetallics.
  • the coating material used can not play its full role because it can not be crosslinked to the temperature that gives it its thermomechanical consistency. Indeed, in order to save the photodiodes and to accommodate the significant differences between the coefficients of thermal expansion (CTE) of heterogeneous substrates, this crosslinking is at a temperature which is 40 ° C below the manufacturer's recommendation.
  • the invention makes it possible to overcome this problem.
  • the progress made today in the field of intra-connections can accommodate even smaller pixel steps that become less than or equal to 15 ⁇ .
  • the method of the invention which can potentially benefit from all the technological advances of the silicon microelectronics sector unlike current hybridization techniques, can easily adapt to this decrease in the pitch of pixel repetition.
  • Hybridization based on the use of indium beads on the contrary reaches its limits, in particular because of the flatness defects it entails.
  • the cleaning and coating of components having steps less than 15 ⁇ becomes extremely difficult if not impossible as soon as the component size exceeds a few square centimeters.
  • the matrices of large sizes are therefore extremely difficult to achieve with the industry based on the use of indium balls matrices.
  • the volume of indium decreases with the decrease of the pitch, making the hybridization very difficult because the recovery of the lack of flatness of the components is no longer possible.
  • a major contribution of the invention is the use of processes that fully benefit from the constant development of microelectronics with a gain in terms of shortened cycle times, improved performance and reliability of the assembly, which offers both technical advantages. and economic.
  • the technique of the invention is independent of the nature of the radiation detector substrate provided that the maximum temperature allowed by the photodiodes is respected.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

Procédé de réalisation d'au moins un détecteur infrarouge photosensible par assemblage d'un premier composant (100, 230) électronique comportant une pluralité de photodiodes (110) sensibles au rayonnement infrarouge et d'un deuxième composant (400) électronique comprenant au moins un circuit électronique de lecture de la pluralité de photodiodes, le procédé étant caractérisé en ce qu'il comprend : l'obtention sur chacun des premier (100, 230) et deuxième (400) composants d'une face de liaison (192, 492) formée au moins partiellement par une couche (210, 405) à base d'oxyde de silicium (Si02); une étape de collage du premier composant (100, 230) et du deuxième composant (400) par leurs faces de liaison (192, 492), réalisant ainsi le collage direct des deux composants (100, 230, 400). Ce procédé permet de simplifier l'hybridation de composants hétérogènes pour réaliser un détecteur infrarouge. L'invention porte également sur un détecteur infrarouge et sur un ensemble pour la réalisation d'un tel détecteur.

Description

Procédé de réalisation de détecteurs infrarouges
DOMAINE TECHNIQUE DE L'INVENTION
La présente invention concerne les détecteurs infrarouges en général. Elle s'avère particulièrement avantageuse pour les détecteurs infrarouges photosensibles util isant des matériaux à détection q uantiq ue q u i doivent fonctionner à des températures cryogéniques afin de diminuer leur bruit thermique.
ÉTAT DE LA TECHNIQUE
Les détecteurs infrarouges sont présents dans de nombreuses applications industrielles et scientifiques comme par exemple la spectroscopie infrarouge où l'on cherche à analyser le spectre électromagnétique de phénomènes physiques dans une gamme de longueurs d'ondes bien au-delà du visible, c'est-à-dire pour des longueurs d'ondes qui se mesurent en micromètres (micromètre ou μηη = 10"6 mètre) ou en dizaines de micromètres.
On sait fabriquer des détecteurs infrarouges performants sous la forme de photodiodes qui fonctionnent par absorption de photons infrarouges et qui utilisent des matériaux à détection quantique de type semi-conducteurs composites, par exemple des matériaux dits l ll-V ou l l-VI , c'est-à-dire des matériaux semi-conducteurs dont les éléments constituant proviennent respectivement, des colonnes I I I et V, et des colonnes I I et VI du tableau périodique des éléments. Ce type de détecteur étant cependant aussi intrinsèquement sensible au bruit de fond (phonons) du réseau cristallin du matériau qui le compose, il faut alors le refroidir à des températures cryogéniques, typiquement à la température de l'azote liquide (77°K), afin d'augmenter sa sensibilité de détection des rayonnements infrarouges.
Par ailleurs il faut pouvoir associer aux photodiodes, réalisées sur un substrat détecteur, des circuits de lecture du courant produit par la détection d'un rayonnement infrarouge. Les circuits de lecture sont typiquement des circuits électroniques de type circuits intégrés essentiellement basés sur l'emploi du silicium comme matériau semiconducteur.
La réalisation de détecteurs infrarouges performants demande donc de pouvoir combiner au sein d 'un même d ispositif des composants provenant de technologies différentes : semi-conducteurs composites pour la détection du rayonnement infrarouge d'une part, et silicium pour les circuits de lecture d'autre part. Une hybridation de puces qui utilise des matériaux de nature très différente ne manque pas de poser des problèmes. En particulier, l'obligation de devoir faire fonctionner les détecteurs infrarouges à très basse température pose le problème de la dilation différente des puces entre la température ambiante et celle où le dispositif doit fonctionner. Ce problème est aggravé par le fait que le coefficient d'expansion thermique ou CTE, de l'anglais « coefficient of thermal expansion », du silicium et ceux des matériaux semi-conducteur composites utilisés pour la détection infrarouge sont significativement différents : environ 2,5 à 3,5 ppm/°C (variation dimensionnelle en partie par million et par degré) pour le silicium et dans une gamme de 5 à 7 ppm/°C pour les semi-conducteurs composites.
Une technique actuelle d'hybridation de la puce de détection du rayonnement infrarouge et celle des circuits de lecture repose sur l'utilisation de billes d'indium. La méthode est décrite par exemple dans les demandes de brevets français FR2938973 et FR2949903. Elle consiste à déposer des billes d'indium pur de telle sorte que chaque photodiode du circuit détecteur de rayonnement infrarouge soit connectée à une seule bille d'indium. Des billes d'indium pur sont également déposées sur les zones de contact du circuit de lecture selon une matrice qui est le miroir de celle des photodiodes. Les deux matrices sont ensuite assemblées par brasage selon la technique de puce retournée ou « flip chip » en anglais. L'ensemble est alors chauffé à une température supérieure ou égale à la température de fusion de l'indium pour provoquer la fusion des billes. Les billes créent un lien mécanique et électrique entre les plots de connexion des deux puces. L'élévation de température nécessaire à la fusion peut ne pas être sans dommage pour les composants hybridés.
Un schéma de principe de la technique est illustré sur la figure 8. La qualité du brasage est favorisée par le dépôt d'un flux de désoxydation sur la matrice de billes. Le flux de brasage permet d'éliminer la couche d'oxyde natif en surface de l'indium. Parmi les difficultés de mise en œuvre de cette technique il faut mentionner l'étape de nettoyage qui suit le brasage où il faut forcer le passage d'un liquide de nettoyage de manière à évacuer tous les résidus de flux dans une zone très dense en connexions. Cette étape de nettoyage est d'autant plus délicate à réaliser que le pas de répétition des billes est faible. L'un des défauts majeurs de cette étape de nettoyage est qu'il faut utiliser une grande quantité de liquide afin d'être sûr qu'il pénètre bien dans toute la zone de connexions. C'est une étape longue et coûteuse. De plus, les produits contenus dans le liquide de nettoyage sont agressifs et corrosifs. En utilisant une grande quantité de liquide, il existe ainsi un risque non négligeable de dégradation des billes d'interconnexion.
L'encapsulation de la zone de connexions crée aussi des difficultés. Il est généralement réalisé avec un matériau d'encapsulation tel que la colle époxy. Le débordement du liquide d'encapsulation par les bords latéraux crée un bourrelet résiduel qui provoque des contraintes sur le composant hybridé, ce qui dégrade ses fonctions électriques et provoque des clivages, c'est-à-dire des cassures, susceptibles d'entraîner la fissuration des composants hybridés.
La présente invention a donc pour objectif de proposer un procédé de réalisation de détecteur infrarouge qui réponde à certaines au moins des difficultés exposées ci-dessus.
Les autres objets, caractéristiques et avantages de la présente invention apparaîtront à l'examen de la description suivante et des dessins d'accompagnement. Il est entendu que d'autres avantages peuvent être incorporés.
RÉSUMÉ DE L'INVENTION
Selon un mode de réalisation, la présente invention porte sur procédé de réalisation d'au moins un détecteur infrarouge photosensible par assemblage d'un premier composant électronique comportant une pluralité de photodiodes sensibles au rayonnement infrarouge et d'un deuxième composant électronique comprenant au moins un circuit électronique de lecture de la pluralité de photodiodes. Le procédé comprend : - l'obtention sur chacun des premier et deuxième composants d'une face de liaison formée au moins partiellement par une couche à base d'oxyde de silicium SiOx, avec x compris entre 1 et 2,
- une étape de collage du premier composant et du deuxième composant par leurs faces de liaison, réalisant ainsi le collage direct des deux composants.
De préférence, l'obtention des faces de liaison comprend, préférentiellement pour chacun des premier et deuxième composants :
le dépôt sous vide d'une couche à base d'oxyde de silicium SiOx, avec x compris entre 1 et 2;
un polissage mécano chimique (CMP) de la couche déposée, le polissage mécano chimique (CMP) étant effectué de sorte à ramener la rugosité moyenne quadratique (RMS) à une valeur inférieure ou égale à 1 nanomètre.
Dans le cadre du développement de la présente invention il a été découvert que le collage direct entre un composant comportant les photodiodes et un composant de lecture par mise en contact de faces recouvertes au moins en partie d'un matériau à base d'oxyde de silicium offre de très bons résultats. Au vu de la différence de nature des deux composants, la bonne cohésion de l'assemblage après collage présente un effet surprenant, d'autant plus que cette bonne cohésion est conservée même lorsque l'on impose au détecteur des températures de fonctionnement très basses. L'invention permet ainsi de considérablement simplifier l'obtention d'un détecteur infrarouge par rapport aux techniques connues.
Dans le cadre de la présente invention et comme dans l'art antérieur, le collage direct de deux composants signifie que le collage est obtenu par les liens chimiques qui s'établissent entre les deux surfaces mises en contact. Ces deux surfaces présentent des rugosités suffisamment faibles pour que les forces de Van der Waals assu rent, de préférence à el les seu les , u n mai ntien ferme d es deux composants.
Le collage direct ne nécessite ainsi pas de couche intermédiaire de collage. Il est en outre obtenu sans nécessiter l'application d'une pression importante.
En outre, l'invention permet d'utiliser des matériaux hautement conducteurs comme le cuivre sans oxyde en surface. L'invention permet par ailleurs d'éliminer les contraintes liées au brasage. Elle permet également d'effectuer des connexions courtes. Dans le cadre de la présente invention, le terme 'composant' servant à désigner les premier et deuxième composants peut être remplacé par le terme 'puce' ou bien par le terme 'circuit électronique'. Le premier composant peut ainsi être également désigné 'circuit détecteur' ou 'puce de détection'. Le deuxième composant peut ainsi être également désigné 'circuit de lecture' ou 'puce de lecture'.
La couche à base d'oxyde de silicium formant chaque face de liaison peut ainsi être une couche de SiO, de Si02, voire tout oxyde de silicium SiOx dont le rapport x est compris entre 1 et 2, par exemple 1.2, 1 .5, 1 .8. Une couche formée de SiON, SiOH, SiOC, SiOCH, SiONH peut également convenir.
Cette cou ch e est ai n si ava ntageu sement électriquement isolante et transparente aux longueurs d'onde de l'infrarouge. Elle est compatible avec les technologies semi-conducteurs et présente une bonne tenue mécanique et chimique aux conditions de températures imposées par le matériau photoconducteur.
Facultativement, le procédé selon l'invention comprend en outre au moins l'une quelconque des caractéristiques et étapes suivantes :
Avantageusement, l'obtention des faces de liaison comprend un polissage mécano ch im iq ue (C M P) effectué de sorte à ramener leur rugosité moyenne quadratique (RMS) à une valeur inférieure ou égale à 10 Â soit 1 nanomètre (nm), et de préférence inférieure ou égale à 5 Â soit 0.5 nanomètre (nm).
Avantageusement, l'étape de collage comprend l'application d'une onde de collage.
Avantageusement, l'onde de collage comprend l'application d'un ou plusieurs points de pression localisée. Avantageusement, l'application de l'onde de collage comprend l'application d'un ou plusieurs points de pression localisée sur une surface inférieure à quelques millimètres carrés, typiquement sur une surface inférieure à 10 mm2, voire une surface inférieure à 5 mm2, voire une surface inférieure à quelques dizaines ou centaines de μηη2. Avantageusement, l'étape de collage comprend la mise en contact des faces de liaison à température ambiante.
Avantageusement, l'étape de collage comprend la mise en contact des faces de liaison en l'absence d'une pression exercée sur l'ensemble de la surface de l'un ou l'autre des premier et deuxième composants. Plus généralement, aucune pression supérieure à 500kN n'est exercée sur l'ensemble de la surface de l'un ou l'autre des premier et deuxième composants.
Avantageusement, le collage direct des deux composants est assuré, de préférence entièrement, par les forces de Van der Waals, sur toute les surfaces en regard.
Avantageusement, le dépôt sous vide permet d'obtenir des couches d'une grande densité, ce qui permet, après polissage mécano chimique (CMP) de parvenir à une très faible rugosité, typiquement une rugosité moyenne quadratique (RMS) d'une valeur inférieure ou égale à 1 nanomètre. Le dépôt sous vide pour obtenir une face de liaison pour le premier et/ou pour le deuxième composant est effectué de préférence par l'une quelconque des techniques suivantes : déposition physique en phase vapeur (PVD), déposition chimique en phase vapeur (CVD), de préférence déposition chimique en phase vapeur assistée par plasma (PECVD), Avantageusement, le dépôt sous vide est effectué à une température inférieure à 300°C.
De préférence, l'obtention d'une face de liaison sur le premier composant et d'une face de liaison sur le deuxième composant comprend, la formation, sur ces faces de liaison , de zones d'incrustation de cuivre (Cu) incrustées dans ces faces et, disposées de manière à coïncider lorsque ces faces de liaison sont positionnées en regard. Pour au moins l'une de ces faces de liaison les zones d'incrustation de cuivre occupent une surface comprise entre 1 8% et 40% de la surface de cette face de liaison. De préférence, les zones d'incrustation de cuivre occupent une surface comprise entre 18% et 40% de la surface de chacune des faces de liaison. De manière encore plus préférée, cette surface est comprise entre 15% et 30%.
De préférence, l'obtention de la face de liaison sur le premier composant est effectuée de sorte à ce que la couche à base d'oxyde de silicium (SiOx) recouvre l'intégralité de cette face de liaison à l'exception des zones de cuivre et de pistes et/ou de vias d'interconnexion électrique.
Les zones de cuivre, nommées « dummies » en anglais, sont tournées vers l'extérieur de chacune des faces de liaison. Elles sont disposées à la surface de chacune des faces de liaison de sorte à se superposer lorsque les faces de liaison sont en regard l'une de l'autre. Elles sont en contact lorsque les faces de liaison sont en contact. Ces zones de cuivre n'ont pas de fonction électrique. Elles ne sont pas reliées à des interconnexions ou à des composants comme par exemple des photodiodes. En ce sens elles diffèrent clairement des interconnexions électriques réalisées dans les couches de liaison. Elles occupent chacune une surface significativement plus grande qu'une ligne ou qu'un via d'interconnexion électrique. Ces zones de cuivre permettent de renforcer significativement la fixation des premier et deuxième composants car les liaisons covalentes Cu-Cu sont plus fortes que les liaisons covalentes oxyde-oxyde. Chacun des deux composants comporte, au niveau de sa face destinée à être en contact avec la face de l'autre composant, la couche à base d'oxyde de silicium et des pistes d'interconnexions.
Avantageusement, on procède à un recuit de collage direct à une température inférieure à 300°C. Avantageusement, cette température permet d'éviter la diffusion d'espèces dopantes présentes dans les photodiodes.
Avantageusement, on effectue u ne étape d'amincissement du premier composant de sorte à ce que son épaisseur soit inférieure à environ 35 fois ou plus de l'épaisseur du deuxième composant et de préférence de sorte que son épaisseur soit comprise entre δμηη et 20μηι et l'épaisseur du deuxième composant comprise entre 725μηι et Ι ΟΟΟμηι.
Avantageusement, cet amincissement permet au premier composant de subir sans dommage les variations dimensionnelles du deuxième composant. Les risques de clivage ou de cassure sont ainsi significativement réduits même lorsque l'on fait travailler le détecteur à des températures très basses.
Avantageusement, l'étape d'amincissement est effectuée après l'étape de collage direct.
De préférence, au moins l'un des composants forme un assemblage de couches, cet assemblage comprenant une face de liaison formée au moins en partie de la couche à base d'oxyde de silicium.
Selon un mode de réalisation avantageux, le procédé comprend, préalablement à l'obtention d'une face de liaison sur le premier composant, une étape de préparation du premier composant. L'étape de préparation du premier composant comprend : l'obtention d'au moins un substrat de base intégrant ou destiné à intégrer la pluralité de photodiodes ; l'encapsulation du substrat de base dans une couche d'encapsulation, de sorte à ce que la dimension principale du premier composant comprenant le substrat de base et la couche d'encapsulation soit supérieure à la dimension principale du substrat de base.
Les dimensions principales sont les dimensions maximales prises selon des directions contenues dans des plans parallèles aux faces de liaison. L'encapsulation est de préférence effectuée de manière à ce que la couche d'encapsulation recouvre entièrement le substrat de base à l'exception d'une face du substrat de base destinée à être placée au regard du deuxième composant.
L' i nvention permet ai ns i d e procéd er à la fabrication de d étecteu rs photosensibles en utilisant des composants de tailles que l'on peut aisément adapter aux équipements standard de l'industrie de la microélectronique.
Le prem ier com posant com pren ant le su bstrat de base et la cou che d'encapsulation forme ainsi une plaque présentant deux faces planes opposées. Il peut être qualifié de « galette » ou de « tranche » ou de « wafer » en anglais. L'invention ne se limite pas à une forme spécifique de pourtour défini par la plaque. En particulier, cette plaque peut être de forme circulaire, hexagonale, rectangulaire, carrée ou autre.
Dans le cadre de la présente invention, la dimension principale d'un composant est la dimension maximale du composant prise selon une direction contenue dans le plan de l'une des faces du composant. Typiquement, lorsque le composant forme une plaque en forme de disque, la dimension principale est le diamètre du disque. Lorsque le composant forme une plaque en forme de rectangle, la dimension principale est la diagonale du rectangle.
De préférence, le premier composant comprenant le su bstrat de base encapsulé dans la couche d'encapsulation présente une dimension standard dans l'industrie de la microélectronique. Typiquement il forme un disque d'un diamètre de 100, 200, 300 ou 450 mm de diamètre.
De préférence les premier et deuxième composants forment des plaques et un diamètre ou une diagonale du premier composant est : supérieur au diamètre ou à une diagonale du substrat de base et environ égale au diamètre ou à une diagonale du deuxième composant.
De préférence, le deuxième composant présente également une forme de plaque. Avantageusement, les pourtours des premier et deuxième composants sont identiques. Ils présentent même forme et même dimension, ou non. En effet, il est possible d'intégrer un substrat carré dans un wafer rond. Avantageusement, la couche d'encapsulation est une couche à base d'oxyde de silicium SiOx avec x compris entre 1 et 2. Cette couche peut ainsi être une couche de SiO, de Si02, voire tout oxyde de silicium SiOx dont le rapport x est compris entre 1 et 2, par exemple 1 .2, 1 .5, 1 .8. Une couche formée de SiON, SiOH, SiOC, SiOCH, SiONH peut également convenir.
Cette couch e est ai n si ava ntageu sem ent électriq uement isola nte et transparente aux longueurs d'onde de l'infra-rouge. Elle est compatible avec les technologies semi-conducteurs et présente une bonne tenue mécanique et chimique aux températures imposées par le matériau photoconducteur.
De préférence, le substrat de base présente un coefficient d'expansion thermique (CTE) compris entre 4 et 8 ppm/°C et de préférence entre 5 et 7 ppm/°C. Ce substrat est par exemple en InSb. De préférence le deuxième composant comprend un substrat portant le circu it électroniq ue de lectu re et présentant un coefficient d'expansion thermique (CTE) compris entre 1 ,5 et 4 ppm/°C et de préférence entre 2.5 et 3 , 5 ppm/° C. La différence des coefficients d'expansion thermique des deux composants rend encore plus surprenante, la bonne cohésion de l'assemblage obtenu par l'invention. La différence de CTE de chaque composant est compensé par le fait que l'assemblage initial est réalisé à température ambiante et que le détecteur est aminci . Le matériau détecteur, c'est-à-dire celui du premier composant suit en déplacement le matériau du substrat portant le circuit de lecture qui est plus massif.
De préférence, préalablement à l'encapsulation de l'au moins un substrat de base dans la couche d'encapsulation, on effectue une étape de fixation du substrat de base sur un substrat de manipulation par un collage direct ou organique.
Avantageusement, préalablement à l'étape de fixation du substrat de base sur un substrat de manipulation on effectue une étape d'obtention d'une couche de fixation sur au moins une partie d'une face du substrat de base et d'une couche de fixation sur au moins une partie d'une face du substrat de manipulation. Cette couche de fixation peut être un oxyde natif ou un oxyde déposé par une méthode PECVD ou PVD. L'étape de fixation du substrat de base sur le substrat de manipulation s'effectue par collage direct de leurs couches de fixation. Avantageusement, les couches de fixation sont des couches à base d'oxyde de silicium SiOx avec x compris entre 1 et 2. Cette couche peut ainsi être une couche de SiO, de Si02, voire tout oxyde de silicium SiOx dont le rapport x est compris entre 1 et 2, par exemple 1 .2, 1 .5, 1 .8. U ne couche formée de SiON, SiOH, SiOC, SiOCH, SiONH peut également convenir.
Selon un premier mode de réalisation, la couche de fixation du substrat de base correspond à la face de liaison du premier composant. Selon un mode de réalisation alternatif, la couche de fixation du substrat de base est disposée sur une face opposée à la face de liaison du premier composant.
Selon un autre mode de réalisation, le substrat de manipulation présente un logement d'accueil et on fixe l'au moins un substrat de base dans le logement d'accueil lors de l'étape de fixation.
Selon un premier mode de réalisation, la pluralité de photodiodes est intégrée dans le substrat de base avant l'encapsulation du substrat de base dans la couche d'encapsulation.
De préférence, après fixation du substrat de base sur le substrat de manipulation et après encapsulation, une face libre de la couche d'encapsulation est fixée sur un substrat poignée, puis le substrat de manipulation est au moins en partie retiré. La face libre de la couche d'encapsulation est une face ne présentant pas le substrat de base. Typiquement, le premier composant, après encapsulation, présente une première face formée par la couche d'encapsulation et par le substrat de base. Cette première face est ensuite fixée au substrat de manipulation. Le premier composant comprend également une deuxième face formée uniquement par la couche d'encapsulation. C'est cette deuxième face qui est fixée sur le substrat poignée.
Avantageusement, la fixation du premier com posant sur le substrat de manipulation s'effectue par la face de liaison du premier substrat et le retrait du substrat de manipulation est effectué de sorte à ce que le premier composant conserve une couche à base d'oxyde de silicium déposée sur le substrat de base avant sa fixation au substrat de manipulation, et de préférence conserve une couche à base d'oxyde de silicium apportée par le substrat de manipulation pour l'étape de fixation.
De préférence, préalablement à l'étape de fixation de la couche d'encapsulation sur le substrat poignée, on effectue une étape d'obtention d'une couche de liaison sur au moins une partie d'une face du substrat poignée, et l'étape de fixation de la couche d'encapsulation sur le substrat poignée s'effectue par collage direct de la face de liaison du substrat poignée sur une face restée libre de la couche d'encapsulation.
Selon une variante avantageuse, le premier composant comprend une pluralité de substrats de base et l'étape de préparation du premier composant comprend l'encapsulation de la pluralité de substrats de base dans une même couche d'encapsulation. De préférence, chaque substrat de base individuel est constitué d'une pluralité de puces avec un réseau de photodiodes intégrées et préalablement testées pour n'intégrer que les tranches détectrices à meilleurs rendements.
Selon un deuxième mode de réalisation, la pluralité de photodiodes est intégrée dans le substrat de base après l'encapsulation du substrat de base dans la couche d'encapsulation.
Avantageusement, l'encapsulation du substrat de base est effectuée de sorte que la couche d'encapsulation recouvre au moins une face du substrat de base. On réalise ensuite à travers la couche d'encapsulation au moins un accès à la face du substrat de base qui est recouverte par la couche d'encapsulation et on réalise les photodiodes par implantation ionique de dopants par ledit au moins un accès. De préférence, le deuxième composant comprend un nombre de circuits de lecture égal au nombre de photodiodes. C'est une matrice de pixels de lecture qui lit une matrice de pixels de photodiodes.
Avantageusement, on crée au moins un espace entre la périphérie du substrat de base et la couche d'encapsulation . Avantageusement, cet espace permet au su bstrat de base de se déformer sous l 'effet des variations de température indépendamment des déformations du deuxième composant, réduisant ainsi les contraintes mécaniques et les risques de rupture ou de clivage. De préférence, cet espace s'étend sur toute la périphérie du substrat de base. Cet espace forme ainsi une tranchée entre la couche d'encapsulation et le substrat de base. Elle est obtenue soit par prélèvement du matériau formant le substrat de base soit de préférence par prélèvement du matériau formant la couche d'encapsulation.
Selon un mode de réalisation, l'étape de collage du premier composant et du deuxième composant forme une pluralité de détecteurs infrarouges photosensibles qui comportent chacun au moins une photodiode et un circuit de lecture, et on effectue, après l 'étape de col lage, u ne étape de découpe pour séparer les détecteurs infrarouges photosensibles les uns des autres.
Selon un autre mode de réalisation, l'invention décrit un procédé de réalisation d'au moins un détecteur photosensible par assemblage d'un premier composant électronique comportant une pluralité de photodiodes et d'un deuxième composant électronique comprenant au moins un circuit électronique de lecture de la pluralité de photodiodes, le procédé comprenant préalablement à l'assemblage une étape de préparation du premier composant comprenant :
- l'obtention d'au moins un substrat de base intégrant ou destiné à intégrer la pluralité de photodiodes,
- l'encapsulation du substrat de base dans une couche d'encapsulation, de sorte à ce que la dimension principale du premier composant comprenant le substrat de base et la couche d'encapsulation soit supérieure à la dimension principale du substrat de base.
De préférence, la couche d'encapsulation encapsule le substrat de base de manière à recouvrir entièrement le substrat de base à l'exception d'une face du substrat de base destinée à être placée au regard du deuxième composant.
Le premier composant et le deuxième composant sont assemblés lors d'une étape ultérieure. Ce procédé de préparation du premier composant peut être combiné avec toutes les étapes décrites précédemment. L'invention permet ainsi de procéder à la fabrication de détecteurs photosensibles en utilisant les équipements standards de l'industrie de la microélectronique.
De préférence, le diamètre du substrat de base est inférieur au diamètre du deuxième composant et le diamètre du premier composant est environ égal au diamètre du deuxième composant.
De préférence, chaque composant présente une forme de plaque.
De préférence les photodiodes sont sensibles au rayonnement infrarouge et le détecteur est un détecteur photosensible infrarouge. Selon un autre mode de réalisation, l'invention porte sur un détecteur photosensible, de préférence un détecteur infrarouge, comprenant un premier composant électronique comportant une pluralité de photodiodes de préférence sensibles au rayonnement infrarouge et un deuxième composant électroniq ue comprenant au moins un circuit électronique de lecture du premier composant. Le premier et le deuxième composants présentent chacun une face de liaison et sont collés directement l'un sur l'autre par leurs faces de liaison, chacune des faces de liaison étant formée au moins en partie par une couche à base d'oxyde de silicium SiOx avec x compris entre 1 et 2.
De manière préférée le premier composant comprend : au moins un substrat de base comportant la pluralité de photodiodes et une couche d'encapsulation. La couche d'encapsulation encapsule le substrat de base de manière à recouvrir entièrement le substrat de base à l'exception d'une face du substrat de base destinée à être placée au regard du deuxième composant. De manière préférée mais non limitative, chacune des faces de liaison porte également des zones d'incrustation de cuivre (Cu) disposées de manière à coïncider avec les zones d'incrustation de cuivre portées par l'autre face de liaison, les zones d'incrustation de cuivre de chaque face de liaison occupant une surface comprise entre 18% et 40% de chaque face de liaison.
Selon un autre mode de réalisation, l'invention porte sur un ensemble pour la réalisation d'un détecteur photosensible, de préférence un détecteur infrarouge. Ainsi, l'ensemble est un ensemble de composants entrant dans la composition détecteur photosensible. L'ensemble comprenant au moins un premier composant électronique comportant une pluralité de photodiodes de préférence sensibles au rayonnement infrarouge et au moins un deuxième composant électronique comprenant au moins un circuit électronique de lecture. Le premier et le deuxième composants présentent chacun une face de liaison formée au moins en partie par une couche à base d'oxyde de silicium SiOx, avec x compris entre 1 et 2.
De manière préférée le premier composant comprend : au moins un substrat de base comportant la pluralité de photodiodes et une couche d'encapsulation. La couche d'encapsulation encapsule le substrat de base de manière à recouvrir entièrement le substrat de base à l'exception d'une face du substrat de base destinée à être placée au regard du deuxième composant.
De manière préférée mais non limitative, chacune des faces de liaison comprend des zones d'incrustation de cuivre (Cu) disposées de manière à coïncider avec les zones d'incrustation de cuivre portées par l'autre face de liaison, les zones d'incrustation de cuivre de chaque face de liaison occupant une surface comprise entre 18% et 40% de la surface de cette face.
BRÈVE DESCRIPTION DES FIGURES
Les buts, objets, ainsi que les caractéristiques et avantages de l'invention ressortiront mieux de la description détaillée d'un mode de réalisation de cette dernière qui est illustré par les dessins d'accompagnement suivants dans lesquels : Les FIGURES 1 a à 1 i décrivent les étapes d'un exemple de procédé selon l'invention dans lesq uelles on forme u n premier composant électroniq ue comportant les photodiodes sensibles au rayonnement infrarouge et on assem ble ce premier composant sur un substrat « poignée » afin de former un ensemble manipulable dans une ligne de fabrication microélectronique standard.
Les FIGURES 2a à 2c décrivent la préparation d'un deuxième composant électronique contenant les circuits de lecture des photodiodes.
Les FIGURES 3a à 3c décrivent des étapes d'assemblage par collage direct des deux composants électroniques, celui contenant les photodiodes et celui contenant les circuits de lecture.
Les FIGURES 4a et 4b illustrent des exemples d'étapes complémentaires du procédé de l'invention qui peuvent être exécutées après que les deux composants ont été assemblés.
Les FI GU RES 5a à 5c un autre exemple de fabrication du premier composant, exemple dans lequel les photodiodes sont réalisées après assemblage d'un substrat de base sur un substrat de manipulation.
Les FIGURES 6a à 6f un autre exemple de fabrication du composant de détection, exemple dans lequel on réalise dans le substrat de manipulation un logement d'accueil pour le substrat de base.
Les FIGURES 7a à 7c illustrent un autre exemple de réalisation de l'invention, dans lequel on dispose de plusieurs substrats de base comportant chacun des détecteurs de rayonnement infrarouge que l'on assemble sur un même substrat de manipulation pour former un composant électronique de détection.
La figure 8 illustre un exemple selon l'état de la technique.
Les dessins joints sont donnés à titre d'exemples et ne sont pas limitatifs de l'invention.
En outre, les dessins de ces figures sont des représentations schématiques et ne sont pas nécessairement à l'échelle de l'application pratique. En particulier, les épaisseurs relatives des couches et des substrats ne sont pas représentatives de la réalité.
DESCRIPTION DÉTAILLÉE DE L'INVENTION
Il est précisé que dans le cadre de la présente invention, le terme « sur », « surmonte » ou « sous jacent » ou leurs équivalents ne signifient pas obligatoirement « au contact de ». Ainsi par exemple, le dépôt d'une première couche sur une deuxième couche, ne signifie pas obligatoirement que les deux couches sont directement au contact l'une de l'autre mais cela signifie que la première couche recouvre au moins partiellement la deuxième couche en étant soit directement à son contact soit en étant séparée d'elle par une autre couche ou un autre élément.
Dans le cadre de la présente invention, l'expression « à base d'oxyde de silicium » signifie « comprend un oxyde de silicium éventuellement associé à au moins un autre élément». Avantageusement, cet au moins un autre élément permet par exemple de former une couche faite de l'un parmi : SiON, SiOH, SiOC, SiOCH et SiONH.
Les figures 1 a à 1 i décrivent les étapes du procédé dans lesquelles on réalise un composant de détection comportant les circuits détecteurs du rayonnement infrarouge (IR) et on assemble ce premier composant 100, 230 sur un substrat « poignée » 300 afin de former un ensemble manipulable dans une ligne de fabrication standard comme celles mises en place par l'industrie de la microélectronique. Il s'agit notamment des lignes servant à la fabrication de circuits intégrés, typiquement des circuits électroniques de type CMOS, acronyme de l'anglais « complementary metal- oxide-semiconductor » c'est-à-dire de circuits électroniques à base de transistors complémentaires de type métal-oxyde-semiconducteur.
Le composant comportant le circuit de détection peut également être désigné premier composant 100, 230, puce de détection ou circuit de puce de détection. Il comporte notamment un substrat de base 100 intégrant les photodiodes 1 10. Comme cela sera détaillé par la suite en référence à un mode de réalisation non limitatif mais avantageux, le composant comportant le circu it de détection peut également comprendre une couche 230 encapsulant le substrat de base 100. Il comprend également des pistes électriques et de manière avantageuse mais non limitative des zones factices de cuivre souvent désignées par le vocable anglais de « dummies ». Il comprend en outre au moins une couche à base d'oxyde de silicium 140, 210, de préférence du dioxyde de silicium, sur l'une de ces faces, qualifiée de face de liaison et dont la fonction relative au collage sera également détaillée par la suite.
Pour réaliser dans un substrat de base 100 les photodiodes 1 10, ou circuits détecteurs de rayonnement infrarouge, on utilise un matériau à détection quantique qui peut être fait d'un des différents semi-conducteurs composites utilisés par l'industrie de la microélectronique. Il s'agit par exemple de matériaux semi-conducteurs composites dit IV-VI dont les éléments constituant proviennent des colonnes IV et VI du tableau périodique des éléments. Il s'agit par exemple d'un alliage ternaire comme le PbSnTe et d'un alliage binaire comme le PbSe ; c'est-à-dire respectivement : le tellurure de plomb-étain et le séléniure de plomb. Le semi-conducteur composite utilisé pour le substrat de base 100 peut être aussi un matériau dit lll-V comme par exemple les matériaux suivants : InSb, InP, GaAs, InAs, InGaAs, InGaSb et InAsSb. C'est à dire respectivement : l'antimoniure d'indium, le phosphure d'indium, l'arséniure de gallium, l'arséniure d'indium, l'arséniure de gallium-indium, l'antimoniure de gallium-indium et l'arséniure-antimoniure d'indium. Il peut aussi être fait de matériaux composites dits II- VI comme le HgCdTe, c'est-à-dire le tellurure de mercure-cadmium. Dans un mode préféré de mise en œuvre de l'invention le matériau du substrat de base 100 utilise l'antimoniure d'indium (InSb) qui est connu pour sa détection IR performante dans la gamme de longueurs d'ondes allant de 3 à 5 μηη.
De manière plus générale, le substrat de base 100 du composant détecteur peut être réalisé dans l'un des matériaux suivants : l ll-V, l l-VI , IV-IV (tel que le SiGe), IV-VI (tel que le PbSe).
Quel que soit le matériau semi-conducteur composite utilisé les substrats de ce type sont produits dans des dimensions qui sont plus petites que celles des substrats utilisés dans les lignes de production standard de circuits intégrés. Pour pouvoir assembler les deux types de substrats il faut donc adapter la taille des plus petits à celle des plus grands comme expliqué ci-après. Comme indiqué précédemment, dans le cadre de la présente invention , la dimension principale d'un composant est la dimension maximale du composant prise selon une direction contenue dans le plan de l'une des deux faces parallèles du composant. Les dimensions principales sont ainsi contenues dans des plans parallèles aux faces de liaison 192, 492. En référence aux figures illustrées, la dimension principale est contenue dans un plan horizontal. L'épaisseur d'une couche ou d'un substrat est prise quant à elle dans une direction verticale et perpendiculaire aux dimensions principales.
Typiquement, la dimension du substrat de base 100 est la diagonale ou le diamètre de sa face destinée à être placée au regard du deuxième composant 400 ; la dimension du premier composant 100, 230 est la diagonale ou le diamètre de sa face destinée à être placée au regard du deuxième composant 400 ; la dimension du deuxième composant 400 est la diagonale ou le diamètre de sa face destinée à être placée au regard du premier composant 100, 230.
La figure 1a montre les photodiodes 1 1 0 constituant les détecteurs de rayonnement infrarouge qui sont réalisées dans le su bstrat de base 1 00. Les photodiodes peuvent être des jonctions dopées PN ou comprendre une zone intermédiaire intrinsèque, c'est-à-dire non dopée, de façon à former une diode dite PIN. Les photodiodes sont classiquement fabriquées par implantation ionique de dopants. Le substrat de base 100 servant à la détection est typiquement d'une épaisseur 120 allant de 700 à 1 000 μηι. Le substrat de base 100 peut avoir différents facteurs de forme dans des dimensions 130 allant de deux pouces (1 pouce = 25,4 millimètres) jusqu'à 125 millimètres.
Comme montré sur la figure 1 b, en vue de son assemblage sur un substrat de manipulation 200, le substrat de base 100 est d'abord nettoyé afin d'enlever l'oxyde natif en surface et améliorer l'adhérence de la couche d'oxyde de silicium (Si02) qui va y être déposée en vue du collage sur le substrat de manipulation. Une fine couche d'oxyde de silicium 140 est alors déposée à basse température sur l'InSb qui constitue préférentiellement le matériau du substrat de base 100. Le dépôt se fait typiquement à l'aide d'une méthode connue sous le nom de PECVD (« plasma-enhanced chemical vapor déposition » et qui signifie dépôt chimique en phase vapeur assisté par plasma) à une température inférieure à 300°C. Dans le cas de l'invention le plasma gazeux est constitué préférentiellement de silane (SiH4) et de protoxyde d'azote (N20).
Pour éviter le risque de diffusion des espèces dopantes des photodiodes dans le matériau détecteur, l'invention prévoit de limiter la température de l'opération de dépôt à une valeur inférieure à 300°C car les étapes préliminaires de fabrication des photodiodes ont été effectuées à des températures qui étaient elles mêmes inférieures à cette valeur. Les autres techniques connues de dépôt dites PVD et CVD, acronymes de l'anglais « physical vapor déposition » et « chemical vapor déposition » c'est-à-dire, respectivement, déposition physique ou chimique en phase vapeur sont susceptibles de convenir également pour peu que la contrainte en température mentionnée ci- dessus puisse être respectée.
La surface de l'oxyde est ensuite traitée par polissage mécano chimique, opération généralement désignée par son acronyme CMP de l'anglais « chemical mechanical polishing ». Le but de cette opération est de rendre plan la surface de l'oxyde. La technique utilisée de polissage mécano-chimique peut être celle décrite au chapitre 14.2 de l'ouvrage « Handbook of Cleaning for Semiconductor Manufacturing », 201 1 , Ed. Wiley. À cette fin, une épaisseur d'oxyde d'environ 250 nm (nanomètre = 10"9 mètre) est enlevée. La surface est ensuite nettoyée afin de faire disparaître les résidus de polissage (particules abrasives et liquide de polissage généralement désignés par leur appellation anglaise de « slurry »). On obtient ainsi une surface d'oxyde hydrophile plane, présentant une faible rugosité de surface. La rugosité est quantifiée par un paramètre dit RMS, acronyme de l'anglais « roughness mean square » qui mesure la moyenne quadratique de la rugosité. La rugosité est avantageusement équivalente à ou meilleure que 10 Â (Angstrom = 10"10 mètre), voire 5 Â. La surface est exempte de contamination particulaire pour pouvoir créer les liaisons intermoléculaires qui produisent l'adhérence du substrat de base 100 sur le substrat de manipulation 200 comme on va le voir ci-après.
Avantageusement, les techniques de dépôt CVD et PVD mentionnées ci- dessus, de préférence PECVD, pour former la couche d'oxyde de silicium 140 permettent d'obtenir une couche d'oxyde de silicium 140 particulièrement dense. Ces techniques de dépôt contribuent ainsi à l'obtention, après CMP, d'un état de surface dont la rugosité RMS est inférieure ou égale à 1 nm.
Le substrat de manipulation 200 est préparé séparément. Comme le nom le suggère il sert essentiellement de support mécanique. Il a une taille 220 supérieure qui doit être compatible avec la ligne de fabrication des circuits de lecture électroniques qui vont finalement être assemblés avec les détecteurs de rayonnement infrarouge du substrat de base 100.
Le substrat de manipulation 200 va lui-même être recouvert d'une fine couche 21 0 à base d'oxyde de silicium. Il peut s'agir dans ce cas d'un oxyde obtenu par croissance thermique à haute température, puisque le substrat de manipulation ne contient aucun dispositif sensible. Il peut également être déposé, comme ci-dessus par P E CVD, CVD ou PVD , à u n e tem pératu re suffisa m ment basse pou r ne pas endommager les photodiodes. Comme indiqué précédemment, ces techniques de dépôt permettent d'obtenir une couche 210 à base d'oxyde de silicium de forte densité.
Avantageusement, le dépôt sous vide permet que la densité de la couche déposée soit suffisante pour qu'un polissage mécano chimique (CMP) de la couche déposée permette d'obtenir une rugosité moyenne quadratique (RMS) d'une valeur inférieure ou égale à 1 nanomètre.
L'épaisseur déposée est typiquement de 500 nm. Comme pour le substrat de base 1 00 contenant les photod iodes, la su rface d 'oxyde 21 0 d u su bstrat de manipulation est polie. Au cours de cette opération on enlève environ 250 nm de Si02. Après nettoyage on obtient une surface plane et de faible rugosité. Comme ci-dessus, u n e ru gosité q u i n 'excèd e pas 1 0 Â, voire 5 Â et une surface exempte de contaminations particulaires vont améliorer l'adhérence moléculaire.
On notera que d'une façon générale le substrat de manipulation 200 peut être de taille différente, de géométrie différente, d'épaisseur différente et fait d'un matériau différent de celui du substrat de base 1 00. Comme déjà mentionné ci-dessus le substrat de manipulation 200 sert essentiellement de support mécanique au substrat de base 100 contenant les photodiodes 1 10. Le matériau dont il est fait doit être compatible avec une étape ultérieure de meulage mécanique décrite en figure 1 e. Cette étape, qui est généralement désignée par le terme anglais de « grinding », va permettre de faire disparaître le substrat de manipulation et autoriser l'assemblage du substrat 100 contenant les détecteurs de rayonnement infrarouge avec celui contenant le circuit de lecture. Le matériau du substrat de manipulation 200 peut être choisi parmi les matériaux suivants : verre, silicium (Si), germanium (Ge) ou saphir. On choisira toutefois avant tout un matériau ayant un coefficient de dilatation thermique proche de celui du substrat de base 100 dans le but d'éviter, lors de l'opération de recuit décrite ci-après, qui va créer des contraintes thermomécaniques, d'une part, un délaminage de l'interface de collage qui peut créer des fissures dans le matériau à détection quantique, d'autre part, un désalignement des plots et/ou des pistes de connexion qui sera préjudiciable lors du collage final du composant contenant les détecteurs de rayonnement infrarouge avec le composant contenant les circuits de lecture.
Comme montré sur la figure 1 c les surfaces du substrat de base 100 et du substrat de manipulation 200 sont mises en contact par l'intermédiaire des atomes d'oxyde de silicium de leurs couches respectives d'oxyde, 140 et 210, mettant en œuvre les forces dites de Van der Waals. On réalise un ou plusieurs points de pression sur la tranche 200 pour initier une onde de collage (onde d'adhésion moléculaire). Avantageusement, un recuit dans la gamme 200-300°C est ensuite réalisé pendant deux heures pour créer des liaisons covalentes permettant de renforcer la solidité du collage entre le substrat de base 100 et le substrat de manipulation 200. Le recuit peut se faire ou pas sous atmosphère gazeuse de type azote (N2) ou argon (Ar).
Les étapes décrites da ns les figu res 1 a à 1 c ci-dessus permettent la reconstitution de substrats 100, 200 hétérogènes par collage direct. Les deux substrats 100, 200 sont alors solidaires.
Comme montré sur la figure 1 d le substrat de base 100 est ensuite aminci par la technique de meulage, ou « grinding », mentionnée ci-dessus jusqu'à une épaisseur 150 inférieure ou égale à 15 μη"ΐ. Il s'agit donc d'un amincissement mécanique réalisé à l'aide d'une meule fine (roue de finition à liant polymère de grande porosité, taille des grains de diamant dans une gamme de 2 à 4 μηη). Un nettoyage chimique, est réalisé pour enlever les particules restant en surface à l'issue du meulage.
Le substrat de base 100, aminci et nettoyé, est ensuite encapsulé dans une couche d'encapsulation 230. De préférence, l'encapsulation est effectuée de manière à ce que la couche d'encapsulation 230 encapsule entièrement le substrat de base 100 à l'exception d'une face du substrat de base 100 destinée à être placée au regard du deuxième composant 400. De préférence, cette face est destinée à être recouverte par la couche 140, comme cela apparaît en figure 1 d.
Le substrat de base 100 associé à la couche d'encapsulation 230 forme un ensemble du circuit de détection du rayonnement infrarouge également désigné, substrat de détection ou premier composant. Ce premier composant comporte d'autres éléments qui seront mentionnés dans la suite de la description.
Le su bstrat de base 1 00 mu ni de la couche d'encapsulation 230 peut présenter un diamètre, par exemple, de 2 pouces, de 3 pouces, être rond ou carré. La taille d'un tel substrat 100, 230 carré peut être de 37x38 mm ou 47x48 mm.
Cette couche d'encapsulation 230 est de préférence une couche d'oxyde de silicium (Si02). Elle est avantageusement obtenue comme précédemment par PECVD à partir d'un plasma gazeux de N20/SÎH4. L'épaisseur déposée est inférieure à 30 μηι. Dans un mode préféré de réalisation une épaisseur 240 de 25 pm de Si02 est déposée. De préférence, le dépôt est effectué à basse température, c'est-à-dire à une température inférieure à 300°C. Avantageusement, ceci afin de minimiser le stress subi par le substrat de base 100. Comme précédemment, la méthode de dépôt à basse température de l'oxyde est choisie pour sa conformité aux limites en température des photodiodes présentes dans le matériau détecteur et évite le risque de diffusion des espèces dopantes présentes dans celles-ci. L'oxyde présente également les particularités suivantes : compatibilité avec les étapes d'amincissement par meulage (« grinding ») et polissage mécano chimique (CMP), faible contrainte mécanique, faible rugosité de surface après meulage et surtout après CMP, forte vitesse de dépôt, bon recouvrement de marche c'est-à-dire qu'il y a bien continuité du Si02 à l'aplomb de la périphérie du substrat 100.
On remarquera ici que d'une façon générale le stress mécanique engendré par les différentes opérations de meulage utilisées par le procédé de l'invention disparaît en enlevant de la surface meulée, par polissage mécano chimique (CMP), une épaisseur de 2 à 3 μηη de matériau écroui par le meulage.
Par ailleurs on notera que la couche d'oxyde 230 peut être déposée par d'autres techniques, notamment celles dites PVD et CVD déjà mentionnées, dans la mesure où le mode de dépôt et l'oxyde obtenu restent compatibles avec les contraintes ci-dessus.
L'ensemble comprenant le substrat de base 100, la couche d'encapsulation 230 et le substrat de manipulation 200 forme avantageusement une plaque présentant deux faces planes opposées. Il est donc aisément manipulable par les appareils de l'industrie de la microélectronique. L'étape su ivante consiste à aplan ir la couche d 'oxyde 230 déposée. L'aplanissement peut se réaliser selon deux méthodes différentes :
- Selon une première méthode, qui est décrite en détail plus loin dans les figures 6a à 6f, une étape de photolithographie est réalisée pour ouvrir, dans une couche de résine préalablement déposée, une zone centrale correspondant à la zone du substrat de base 100 (à discuter). On grave ensuite environ 15 μηη de Si02 si l'épaisseur de Si02 déposé est de 25 μηη par gravure sèche ou humide. Puis on retire la résine par plasma dans une enceinte confinée et/ou par voie humide en procédant à une opération dite de « stripping » ou de décapage de cette résine. L'aplanissement de la surface d'oxyde par CMP est réalisé pour laisser une épaisseur 241 de 1 à 3 μηη sur la zone centrale 100 après CMP. La surface de Si02 polie est ensuite nettoyée.
- Selon une seconde méthode on amincit mécaniquement l'oxyde de 25 μηη à une épaisseur d'environ 19 à 22 μηη à l'aide de deux séquences de meulage. D'abord avec un meulage grossier à l'aide d'une roue d'ébauche utilisant des grains abrasifs en diamant d'une taille d'environ 40 μηη. Ensuite, avec un meulage fin à l'aide d'une roue de finition utilisant des grains abrasifs en diamant d'une taille allant de 2 à 4 μηη. L'aplanissement de la surface d'oxyde par CMP permet d'enlever une épaisseur de 2 à 3 μηη pour laisser comme ci-dessus une épaisseur 241 de 1 à 3 pm su r la zone centrale 1 00. La su rface de Si02 polie est ensuite nettoyée dans les mêmes conditions que ci-dessus.
Quelle que soit la méthode utilisée on laisse donc une couche d'oxyde d'environ 1 à 3 m au dessus du matériau constituant le substrat de base 100 afin, comme on va le voir, de pouvoir réaliser les pistes d'interconnexion métalliques ou de reporter un substrat poignée.
Le premier composant, formé par le substrat de base 100 encapsulé, a en vue de dessus (c'est-à-dire perpendiculairement à la vue de la figure 1 d) la forme que l'on souhaite donner au détecteur à préparer. L'invention n'est limitative d'aucune forme spécifique. Il peut typiquement s'agir d'une forme de disque d'un diamètre désiré. Il peut également s'agir d'une forme d'hexagone, de rectangle, de carré ou autre.
Comme le montre la figure 1e, afin de pouvoir réaliser les pistes d'interconnexion métalliques, un substrat dit « poignée » 300 est collé sur le substrat de base 100 contenant les circuits détecteurs de rayonnement I R. Dans le mode de réalisation représenté ci-dessus, le substrat poignée 300 est collé sur une face libre de la couche d'encapsulation 230, i.e., la face opposée à la face qui est fixée au substrat de manipulation 200. Le substrat poignée 300 peut être choisi par exemple parmi les matériaux suivants : germanium (Ge), verre, silicium (Si) et saphir. Ce collage peut se faire par collage direct ou au moyen d'une colle organique.
Dans le cas d'un collage direct on prépare séparément le substrat poignée 300 en déposant par PECVD sur celui-ci une couche 31 0 de Si02 de l'ordre de 500 nm. La surface de l'oxyde est ensuite traitée par CMP pour enlever une épaisseur d'environ 250 nm. D'une façon générale la préparation du substrat poignée 300 est identique à ce qui a été décrit précédemment pour le substrat de manipulation 200 en figure 1 b. Comme dans le cas précédent on cherche à obtenir après polissage et nettoyage une surface d'oxyde hydrophile plane présentant une rugosité de préférence est inférieure à 1 0 Â voire 5 Â, et exempte de contamination particulaire afin de pouvoir améliorer l'adhérence moléculaire via des liaisons intermoléculaires. D'une manière similaire les surfaces sont mises en contact par l'intermédiaire des atomes d'oxydes de silicium et un recuit est effectué dans les mêmes conditions afin de renforcer la solidité du collage entre le substrat poignée 300 et le substrat comportant la couche d'encapsulation 230 encapsulant le substrat de base 100.
Dans le cas d'un collage organique, on choisit une colle organique compatible thermiquement et mécaniquement avec les étapes technologiques suivantes de réalisation des pistes d'interconnexion. Étapes qui comprennent la gravure plasma, le nettoyage chimique, le dépôt par plasma. On choisira de préférence une colle polyimide dont la température de transition vitreuse (TG) est supérieure ou égale à 250°C.
L'ensemble comprenant le substrat de base 1 00 encapsulé associé au substrat de manipulation 200 et au substrat poignée 300 forme avantageusement une plaque.
À l'étape suivante, dont le résultat est montré sur la figure 1f, on procède à l'amincissement de l'ensemble multicouches à partir de la face accessible 202 du substrat de manipulation 200, solidaire du substrat de base 100 contenant les circuits détecteurs de rayonnement I R, jusqu'à atteindre la couche d'oxyde de silicium précédemment portée par le substrat de manipulation 200. L'arrêt du prélèvement du matériau formant le substrat de manipulation 200 est référencé 232. Ainsi, de manière avantageuse, le retrait du substrat de manipulation 200 est effectué de sorte à ce que le premier composant comportant le substrat de base 1 00 encapsulé conserve la couche d'oxyde 140 qui lui avait été déposée et conserve en outre la couche d'oxyde 21 0 qui avait été préalablement déposée sur le substrat de manipulation 200. L'amincissement est avantageusement obtenu mécaniquement par meulage, gravure humide et CMP. On réalise ensuite les pistes d'interconnexion métalliques du premier composant i.e., les pistes d'interconnexion métalliques du circuit de détection des rayonnements infrarouges. Elles seront mises en contact lors du collage final avec les pistes d'interconnexion métalliques du deuxième composant 400 i.e., les pistes d'interconnexion du circuit de lecture des photodiodes.
La réalisation des pistes d'interconnexion métalliques du côté du circuit détecteur de rayonnement infrarouge comprend les étapes suivantes dont le résultat est montré sur la figure 1 g :
- Au cours d'une première étape de photolithographie on définit de façon standard dans une couche de résine (non représentée) des marques d'alignement (non représentées), des plages dites « dummies » et les lignes métalliques d'interconnexion 160 qui vont être gravés dans les couches d'oxydes, 140 et 210. Les « dummies » sont des zones métalliques factices, en cuivre (Cu) dans cet exemple, qui ne servent pas aux interconnexions mais qui vont permettre d'assurer un meilleur collage Cu/Cu entre le substrat de base 100 contenant les circuits détecteurs de rayonnement infrarouge et le composant 400 de lecture que l'on va venir mettre en contact avec celui-ci lors d'une phase ultérieure de collage direct. Dans la technique classique de réalisation des interconnexions à base de cuivre, technique généralement désignée par le terme de damasquinage (également appelé procédé damascène), les lignes de cuivre vont être incrustées dans l'oxyde comme expliqué ci-après. Les lignes et plages de cuivre servent donc non seulement à assurer le passage du courant électrique mais participent aussi au collage Cu/Cu et Cu/Si02 entre le premier composant 100, 230 contenant les photodiodes et le deuxième composant 400 de lecture lors de la phase de collage direct. Pour obtenir un collage optimal il a été déterminé expérimentalement que la surface de cuivre devait occuper une fraction qui ne soit pas inférieure à 18 pourcent et qui n'excède pas 40 pourcents de la surface totale de collage. C'est notamment le rôle des dummies de permettre d'ajuster la surface de cuivre participant au collage de façon à optimiser cette opération.
- L'étape de lithographie précédente est suivie d'une étape de gravure sèche des lignes et des dummies. On grave par plasma environ 500 nm de Si02 puis on enlève la majeure partie de la résine de protection également par plasma. Ensuite, on effectue un nettoyage fin de la surface de Si02 par voie humide afin d'enlever les résidus de résine.
- On procède ensuite à la photolithographie des ouvertures de vias 170 c'est-à-dire à l'ouverture des interconnexions verticales entre couches qui débouchent sur le substrat de base 100 pour atteindre les photodiodes 1 10. Comme les lignes d'interconnexion, les vias, une fois remplis de cuivre, vont aussi participer au collage.
Dans les mêmes conditions que ci-dessus on peut alors procéder à la gravure sèche des vias afin qu'ils débouchent sur le matériau constituant le premier substrat et à l ' en l èvem ent d e la rési n e . O n n otera i ci q u e l ' ord re d e réa l i sati on d es photolithographies précédentes (lignes/dummies 160 et vias 170) peut être inversé sans inconvénient.
- À l'étape suivante illustrée par la figure 1 h on procède au dépôt d'une couche d'accrochage et d'une couche barrière par les techniques de dépôt classiques, c'est-à- dire PVD ou/et CVD déjà mentionnées. La couche d'accrochage joue le rôle de couche d'adhérence. La couche barrière a pour fonction principale d'empêcher la diffusion du cuivre vers le substrat détecteur 100. Les métaux déposés et les procédés utilisés doivent tous respecter la limite en température imposée par le mode de réalisation des photodiodes, limite qui est comme on l'a déjà vu inférieure à 300°C. On effectue ensuite le dépôt d'une fine couche de cuivre de l'ordre de 300 nm. Elle est typiquement déposée par PVD. Avant de déposer cette fine couche de cuivre généralement désignée par son appellation an glaise de « seed layer », c'est-à-dire couche d'amorçage, on a effectué un nettoyage du niveau métallique sous jacent qui sert de barrière. Après quoi on dépose par électrolyse une couche de cuivre plus importante de l'ordre de 2 à 5 μηη. Le cuivre est ensuite recuit à 250°C sous vide ou non pour améliorer son adhérence. L'ensemble de ces couches est représenté par la couche 180 sur la figure 1 h.
- Les opérations précédentes de dépôts sont suivies d'une étape de polissage métallique avant collage direct dont le résultat est montré sur la figure 1 i. La face du substrat de base 100 sur laquelle on a déposé le cuivre est polie par CMP. On arrête le polissage lorsque la surface mixte Si02/Cu est atteinte et qu'on a effectivement obtenu le résultat recherché qui est d'incruster du cuivre dans toutes les zones 190 gravées initialement par photogravure (interconnexions, dummies et vias) dans les couches d'oxyde 140 et 210 selon la technique dite de damasquinage (également appelé procédé damascène). Un nettoyage humide sous l'action de brosses ou « scrubber » de la surface polie est ensuite effectué. On obtient ainsi une surface plane 192 avec une faible rugosité de l'ordre de 5 Â, exempte de contamination particulaire. Conditions qui vont permettre, comme on l'a déjà vu, un collage direct sur le substrat contenant le circuit de lecture et qui aura été préparé d'une façon similaire comme on va le voir ci- après. L'ensemble illustré en figure 1 i et formé par le substrat poignée 300 et le premier composant qui comporte le substrat de base 100 encapsulé et recouvert d'une couche d'oxyde de silicium dans laquelle est incrustée des pistes d'interconnexion et de préférence des zones factices de cuivre, présente avantageusement une forme de plaque ayant deux faces planes opposées. Il est donc aisément manipulable par les appareils de l'industrie de la microélectronique.
De préférence, la couche d'encapsulation 230 est directement au contact du substrat de base 100. La couche d'oxyde de silicium 140 formant en partie la couche de liaison est directement au contact du substrat de base 100. Les photodiodes 1 10 sont en contact avec la couche d'oxyde de silicium 140 formant en partie la face de liaison 192.
Dans l'exemple détaillé ci-dessus, la face de liaison 192 du premier composant 100, 230 est portée d'une part par une face du substrat de base 100 de préférence recouverte de la couche 140 et d'autre part par une face de la couche d'encapsulation 230 qui s'étend dans la plan de la couche 140.
Les figures 2a, 2b et 2c décrivent la préparation du deuxième composant 400, c'est-à-dire le composant contenant les circuits de lecture des photodiodes 1 10. Ce composant 400 peut également être désigné substrat de lecture, circuit de lecture ou puce de lecture (ROIC acronyme anglais signifiant ReadOut Integrated Circuit). Il est typiquement formé par un substrat du type de ceux produits par l'industrie de la microélectronique qui fait essentiellement usage de silicium pour délivrer toutes sortes de circuits électroniques intégrés. L'invention ne fait pas d'autre hypothèse sur la nature des circuits électroniques de lecture qui ont été fabriqués dans les couches supérieures 402 du deuxième composant 400. Il s'agira toutefois typiquement, comme déjà mentionné, de circuits de type CMOS fabriqués généralement à partir d'un substrat élaboré de type SOI, acronyme de l'anglais « silicon on insulator » c'est-à-dire silicium sur isolant. La technologie CMOS permet de réaliser toutes sortes de circuits très performants, logiques et analogiques, et donc des circuits de lecture appropriés pour les photodiodes qui ont été fabriquées séparément comme décrit ci-dessus dans les figures 1 a à 1 i.
Les figures 2a, 2b et 2c montrent plus particulièrement les opérations finales de fabrication du composant 400 contenant les circuits de lecture et la préparation de l'état de surface en vue du collage. Lors de ces opérations l'on réalise en général au moins deux couches de connexions métalliques qui vont permettre l'interconnexion électrique entre les photodiodes et les circuits de lecture présents sur ce composant 400 de lecture. Ceux-ci sont représentés par l'ensemble de couches 402 comprenant des pistes métalliques enterrées 494 pour reprise de contact. Les figures 2a à 2c illustrent les opérations qui vont permettre le collage et l'interconnexion de ce composant avec le composant de détection 100 contenant les photodiodes 1 10.
Pour réaliser les couches d'interconnexions représentées dans les exemples de la figure 2b, où l'on montre un premier niveau de métal 410, et la figure 2c, où l'on montre un deuxième niveau de métal 420, les matériaux et techniques utilisés sont de préférence similaires voire identiques à ceux utilisés pour la réalisation du premier composant contenant les photodiodes 1 10 de détection du rayonnement infrarouge. Par conséquent, pour la formation des couches d'oxyde de silicium successives on pourra recourir aux techniques mentionnées précédemment de PVD et de CVD, de préférence de PECVD, techniques qui permettent d'obtenir une couche déposée présentant une forte densité. En outre, pour les interconnexions elles-mêmes on utilise comme métal le cuivre et sa technologie : le damasquinage (également appelé procédé damascène). Technique qui consiste, comme on l'a vu dans les figures 1 g à 1 i, à incruster du cuivre dans toutes les zones préalablement gravées dans des couches d'oxyde de silicium. Une première couche d'oxyde 405 est par exemple représentée sur la figure 2a à partir de laquelle on va réaliser un premier niveau d'interconnexions 41 0 suivi d'un deuxième niveau d'interconnexions 420. Les figures 2a à 2c ne sont que des exemples représentatifs de la mise en œuvre de l'invention. En particulier, plus de deux niveaux d'interconnexions peuvent évidemment être réalisés.
Les méthodes, matériaux et moyens mis en œuvre pour la réalisation des interconnexions sont potentiellement tous ceux qui ont été développés par l'industrie de la microélectronique. Un exemple de mise en œuvre est déjà décrit dans les figures 1 g à 1 i. L'homme du métier saura apprécier que de nombreuses variantes de mise en œuvre pourront être appliquées sans déroger à l'esprit de l'invention.
Sur ce dernier point, on notera en particulier que l'étape de recuit se fera de préférence sous vide avec trois paliers dans une gamme de température allant de 150°C à 400°C, le composant 400 de lecture pouvant supporter à ce stade sans inconvénient des températures supérieures à celles des photodiodes qui est limitée à 300°C comme déjà mentionné.
De même, la gravure des interconnexions verticales, les vias, pourra se faire en prévoyant une couche d'arrêt de la gravure (non représentée) faite typiquement de nitrure de silicium (SiN) qui est déposée préférentiellement par PECVD sur une épaisseur typique de 40 nm. On remarquera ici que la méthode d'obtention des interconnexions en cuivre qui se termine par un polissage mécano chimique (CMP) à chaque couche permet d'obtenir une surface parfaitement plane 492 qui peut facilement satisfaire les critères de collage direct déjà mentionnés, c'est-à-dire une faible rugosité inférieure à 10 Â et de préférence de l 'ord re de 5 Â et une surface, après nettoyage, exempte de contamination particulaire. Les techniques de dépôts des couches successives sous vide de type CVD et PVD permettent d'obtenir des matériaux denses ce qui contribue à l'obtention après CMP de cette faible rugosité.
Plus précisément et de manière non limitative, la face avant du substrat de lecture est polie par CMP. Le polissage s'arrête lorsque la surface mixte Si02/Cu est atteinte. La surface polie est ensuite nettoyée à l'aide d'un scrubber c'est-à-dire un nettoyage humide à sous l'action de brosses.
Comme montré sur la figure 2c, les zones métalliques 490 en surface du composant 400 de lecture comprennent en général des marques d'alignement (non représentées), des plages dites « dummies », des lignes métalliques d'interconnexion et des vias qui auront tous été délimités par photolithographie des couches d'oxyde pour correspondre et s'adapter aux zones correspondantes 190 du substrat de base 100. Toutes ces zones vont aussi participer à l'obtention d'une meilleure adhérence lors du collage direct des deux substrats formés par les composants de détection 100, 230 et de lecture 400 comme décrit ci-après.
Les figures 3a à 3c décrivent les étapes d'assemblage des deux composants, celui contenant les photodiodes et celui contenant les circuits de lecture, par collage direct.
Comme indiqué précédemment, chacun de ces deux composants forme avantageusement une plaque ayant deux faces planes opposées, ce qui rend leurs manipulations aisées.
Le composant de détection présente ainsi une face 192, qualifiée de face de liaison. Cette face de liaison 192 est formée par au moins une couche à base d'oxyde de silicium 140, 210 dans laquelle des pistes d'interconnexion et de préférence des zones factices de cuivre sont formées.
Le composant de lecture 400 présente également une face de liaison 492. Cette face de liaison 492 est également formée par une couche d'oxyde de silicium et porte des pistes d'interconnexion et de préférence des zones factices de cuivre.
Comme décrit précédemment, les faces de liaison 192 et 492, ont été polies et nettoyées afin de conserver la qualité de surface en termes de contaminations chimiques et particulaires. Elles sont alors mises en contact. La qualité de surface des composants est telle que l'adhérence moléculaire s'établit entre eux grâce aux forces d'attraction dites de Van der Waals qui se manifestent à des distances inférieures à quelques nanomètres. Ce collage est réalisé à l'aide d'un équipement pouvant assurer l'alignement entre les deux composants avant leur mise en contact à l'aide de motifs d'alignement spécifiques au collage direct.
Les faces de liaison 192 et 492 étant mises directement en contact l'une avec l'autre, on peut qualifier l'opération de collage des composants de détection et de lecture de « collage direct ».
Pour obtenir ce résultat on exerce un ou plusieurs points de pression sur l'un ou l'autre des composants afin d'initier une onde de collage. De préférence, l'application de l'onde de collage comprend l'application d'un ou plusieurs points de pression localisée sur une surface inférieure à quelques mm2.
Comme déjà mentionné dans la description des précédents collages, un recuit à une température inférieure à 300°C est réalisé pendant deux heures, avec ou sans atmosphère contrôlée, pour créer des liaisons covalentes permettant de renforcer la solidité du collage. On notera à nouveau qu'il est important que le recuit se fasse à une température inférieure à cette valeur pour éviter le risque de diffusion des espèces dopantes des photodiodes 1 10 dans le matériau détecteur. Comme montré sur la figure 3b le substrat poignée 300 est alors aminci par meulage pour laisser environ 50μηι de ce substrat, puis par gravure humide jusqu'à l'oxyde de silicium (Si02) de la couche d'encapsulation 230.
Ensuite, comme le montre la figure 3c, on attaque la couche d'encapsulation 230 (Si02) chimiquement et/ou mécaniquement par meulage. Comme mentionné précédemment une étape de CMP permet d'enlever la surface écrouie par le meulage jusqu'à apparition de la surface mixte 194 constituée, en périphérie, par le Si02 de la couche d'encapsulation 230 et, au centre, par le matériau utilisé pour réaliser le substrat de base 100, typiquement de l'antimoniure d'indium (I nSb) ou u n autre matériau pour l'infrarouge déjà cité. La surface mixte 194 polie est ensuite nettoyée pour laisser apparent le matériau de détection, l'antimoniure d'indium, dans cet exemple.
L'ensemble formé par le premier composant de détection, le deuxième composant de lecture et leurs pistes d'interconnexion forme ainsi une plaque ayant deux faces planes opposées. Les figures 4a et 4b illustrent des étapes complémentaires du procédé de l'invention qui sont exécutées après que les deux composants de détection et de lecture, ont été assemblés comme décrit dans les figures précédentes.
L'ouverture 440 permet de fiabiliser l'assemblage initial à l'échelle du wafer lors des étapes de recuit ou de descente en froid. Le déplacement latéral du substrat détecteur est facilité par l'ouverture 440.
Dans une première étape, comme le montre la figure 4a, des ouvertures 430, qui laissent apparaître des plots de test, sont réalisées en périphérie pour tester la continuité électrique des photodiodes en fonction de la température. Au cours de cette étape on procède de façon conventionnelle à la photolithographie qui délimite les ouvertures 430 et ensuite à une gravure sèche de l'oxyde de silicium (Si02) dans ces ouvertures et puis à l'enlèvement de la résine préalablement déposée et ayant servi pour délimiter les ouvertures 430.
Dans une deuxième étape, comme le montre la figure 4b, la périphérie 440 du substrat de base 100 contenant les photodiodes infrarouge est dégagée de sorte que le substrat de base 100 puisse se dilater ou se comprimer en fonctionnement et lors des tests électriques en température, depuis la température ambiante jusqu'à 77°K et réciproquement. Comme discuté dans le chapitre introductif sur l'état de la technique, le type de dispositif considéré par l'invention est conçu pour fonctionner normalement à basse température, par exemple 77°K, qui est la température de l'azote liquide, afin de réduire le bruit de fond du détecteur et ainsi augmenter considérablement la plage de détection du rayonnement infrarouge qu'il est possible de mesurer. Ce dégagement du substrat de base 100 est effectué à l'aide d'opérations de photolithographie, de gravure et d'enlèvement de la résine similaires à celles décrites ci-dessus pour la figure 4a. Ceci adresse le problème induit par la dilatation très différente des matériaux dont sont faits les deux composants 100 et 400. L'invention résout le problème exposé dans le chapitre sur l'état de la technique en affinant 450 suffisamment le composant de détection (100, 230) et en dégageant sa périphérie 440 afin qu'il puisse suivre sans inconvénient la dilatation du composant 400 de lecture. Généralement, ce dernier est en silicium, matériau dont on a vu que le CTE était beaucoup plus faible que celui des matériaux semi-conducteur composites utilisés pour le substrat de base 100 contenant les photodiodes. Pour rappel, ce dernier est par exemple fait de l'un des matériaux III- V, l l-VI ou IV-VI déjà cités. Ces étapes permettent de tester la tenue au cyclage thermique de l'assemblage.
II convient de noter que ces deux étapes sont optionnelles. Par ailleurs, elles peuvent être mises en œuvre indépendamment l'une de l'autre. Ainsi, on pourra parfaitement effectuer la deuxième étape relative au dégagement du substrat de base 100 sans pour autant réaliser les plots de tests.
Les figures 5a à 5c décrivent une variante du procédé de fabrication du composant de détection contenant les détecteurs de rayonnement infrarouge c'est-à- dire les photodiodes 1 10. Dans cette alternative de mise en œuvre du procédé qui a été décrit précédemment dans les figures 1 a à 1 i les photodiodes 1 10 ne sont pas réalisées initialement dans le substrat de base 100 mais seulement après l'étape correspondant à la figure 1 d comme expliqué ci-après, c'est-à-dire après collage du substrat de base 100 sur le substrat de manipulation 200 et après encapsulation 230. Les étapes initiales sont les mêmes et s'effectuent dans les mêmes conditions que décrites dans les figures 1 a à 1 d.
On notera toutefois que l'absence des photodiodes jusqu'à ce stade offre une flexibilité plus grande dans le choix des options de fabrication. L'homme du métier saura adapter le procédé décrit précédemment afin de tirer partie au mieux de l'absence des photodiodes à ce stade de la réalisation de détecteurs infrarouges selon l'invention. En particulier les recuits pourront être effectués à une température plus élevée et ne dépassant pas la température de fusion du matériau détecteur puisque les espèces dopantes constituant les photodiodes n'ont pas encore été implantées.
Comme précédemment les photodiodes peuvent être des jonctions PN ou PIN et sont réalisées par implantation ionique. Leur réalisation après encapsulation comprend les étapes suivantes :
- Une étape de photolithographie d'ouvertures 170, qualifiées de vias est d'abord effectuée. Les vias peuvent être de diamètres différents, par exemple 5 μηη et 8 μηη. Pour cela, une résine photosensible positive d'épaisseur inférieure à 10 μηη est étalée. Dans un mode préféré de mise en œuvre on étale une résine positive de 1 ,5 μηη d'épaisseur. La technique de photolithographie classique est appliquée. Les motifs des vias insolés à travers un masque puis développés. La résine est ensuite cuite à environ 1 10°C.
- La figure 5a illustre le résultat de la gravure de la couche d'encapsulation 230, typiquement en Si02. Pour obtenir ce résultat on réalise la photolithographie de vias de diamètre variable (par exemple 5μηι et δμηη). Pour cela, une résine photosensible est étalée. Puis une technique de photolithographie classique est appliquée. Les motifs des ouvertures 170 (vias) sont développés puis insolés à travers un masque. La résine est ensuite cuite. On grave par plasma environ 1 à 3 μηη de la couche d'encapsulation 230 pour déboucher sur le matériau constituant le substrat de base 100. La majeure partie de la résine est enlevée par plasma puis on effectue un nettoyage fin de la surface de la couche d'encapsulation 230 par voie humide afin de faire disparaître les résidus de résine.
- La figure 5b illustre l'étape d'implantation ionique des diodes photosensibles 1 10 là où les ouvertures 170 ont été pratiquées. Au cours de cette opération on effectue une implantation ionique d'ions positifs si le matériau constituant le substrat de base 100 est dopé N comme représenté. Si le matériau est dopé de type P on implantera au contraire des ions négatifs. Dans les deux cas on forme une jonction PN. Parmi les éléments dopants de l'InSb, on peut utiliser par exemple le cadmium (Cd), l'étain (Sn) et le tellure (Te).
- La figure 5c illustre le résultat des étapes de photolithographie et de gravure dans l'oxyde de la couche 230 des zones 160 dites « dummies » décrites précédemment et après enlèvement de la résine. Photolithographie de la résine, gravure et nettoyage sont identiques à ce qui a été décrit précédemment.
À ce stade de la variante du procédé d'obtention du composant de détection on a obtenu toutes les zones gravées, 160 et 170, qui définissent les interconnexions métalliques, les vias et les « dummies ». On peut donc procéder à toutes les opérations d'incrustation de cuivre, ou damasquinage, qui ont déjà été décrites dans les figures 1 g à 1 i. L'état de surface final est donc le même que celui 192 de la figure 1 i et convient pour un collage direct sur le composant 400 contenant les circuits de lecture.
On remarque que dans cette variante du procédé, dont les étapes spécifiques sont illustrées par les figures 5a à 5c décrites ci-dessus, on n'a pas recours au transfert du composant 100, 230 contenant les photodiodes sur le substrat poignée 300. Les étapes correspondant aux figures 5a à 5c prennent donc la place des opérations correspondant aux figures 1f et 1 g.
Les figures 6a à 6f décrivent une autre variante du procédé dans laquelle on réalise dans le substrat de manipulation 200 un logement d'accueil 250 pour le substrat de base 1 00. L'ensemble ainsi formé permet alors de reconstituer une tranche, typiquement d'un diamètre de 200 mm, qui devient alors compatible avec le standard des lignes de production actuelles de circuits intégrés en particulier celles de la technologie CMOS.
Comme le montre la figure 6a on part comme précédemment d'un substrat de base 1 00 fait d' un matériau sem i-conducteur composite comme décrit dans la figure 1 a. Cette variante du procédé est par ailleurs identique à celle décrite dans les figures 5a à 5c, c'est-à-dire que les photodiodes ne sont fabriquées qu'après que le substrat de base 100 aura été assemblé sur un substrat de manipulation 200. Le substrat de base 100 est préparé dans les mêmes conditions que celles déjà décrites. En particulier on crée une couche d'oxyde 140 en surface pour le collage. Comme montré sur la figure 6b, dans cette variante du procédé, un logement d'accueil 250 est préparé dans le substrat de manipulation 200 afin de recevoir le substrat de base 1 00 dans lequel on va former les photodiodes de détection du rayon nement i nfra rouge. Le logement d 'accuei l 250 a u n d iamètre com pris typiquement entre 2 pouces et 200 mm sur une profondeur d'environ 15 μη"ΐ. Ce logement d'accueil est créé soit par usinage mécanique, soit par gravure sèche dans un plasma, soit par gravure humide. La taille du logement d'accueil est définie en fonction de la taille du substrat de base 100.
Le substrat de manipulation 200 a par ailleurs toutes les caractéristiques décrites dans la figure 1 b. En particulier, l'état de surface obtenu et les moyens pour obtenir cet état de surface sont ceux déjà décrits afin de permettre un collage direct des deux substrats comme montré sur la figure 6c.
L'étape suivante consiste comme déjà décrit dans la figure 1 d à amincir le substrat de base 100 pour le ramener à une épaisseur 150 de travail inférieure ou égale à 15 μηη. Comme montré sur la figure 6d le substrat de base 100 se retrouve alors au même niveau que le substrat de manipulation 200. Plus précisément, le substrat de base 100 comporte une face libre opposée à une face par laquelle il est fixé au substrat de manipulation 200. Le substrat de manipulation 200 comprend une face d'accueil destinée à accueillir le substrat de base 100. Cette face d'accueil définit un plan en dehors du logement d'accueil 250. Après son amincissement, la face libre du substrat de base 100 est contenue dans ce plan. Le substrat de base 100 ne forme donc pas saillie au-delà de la face d'accueil du substrat de manipulation 200.
Le substrat de base 100 aminci est alors encapsulé, typiquement dans une couche d'oxyde de silicium 230, dans les mêmes conditions que ce qui a été décrit précédemment dans la figure 1 d. Le résultat de cette opération est illustré par la figure 6e.
La couche d'encapsulation 230 est alors à son tour amincie et aplanie en utilisant toutes les techniques de meulage, de polissage mécano chimique et de nettoyage déjà décrites. Comme montré sur la figure 6f une épaisseur 241 de la couche d'encapsulation 230, par exemple d'environ 1 μηι, est laissée au dessus du substrat de base 100 aminci.
L'ensemble formé par le substrat de manipulation 200 et le composant de détection 100, 230 forme une plaque ayant deux faces planes opposées. Il est donc aisément manipulable. À ce stade le résultat correspond à ce qui a été obtenu à la figure 1 d. Dans cette variante du procédé les photodiodes n'ayant pas été non plus préalablement formées on applique alors la variante du procédé précédemment décrite dans les figures 5a à 5c pour obtenir finalement un assemblage entre le substrat de base 100 contenant les détecteurs de rayonnement infrarouge et celui contenant les circuits de lecture 400.
Les figures 7a à 7c montrent que le procédé s'applique aussi dans le cas où on dispose de plusieurs substrats de base 100 détecteurs de rayonnement infrarouge de plus petites tailles que l'on va assembler sur un même substrat de manipulation 200 pour l'adapter au format de la ligne de fabrication dans laquelle ils doivent être traités. Les substrats individuels 100 peuvent provenir de technologies différentes et être de tailles différentes. En particulier, les matériaux qui les composent peuvent être des matériaux semi-conducteurs composites différents. Les opérations d'assemblage sont les mêmes que celles décrites précédemment. Toutes les variantes du procédé décrites s'appliquent possiblement. En particulier les photodiodes peuvent avoir été fabriquées avant assemblage ou après comme décrit dans la variante du procédé illustrée par les figures 5a à 5c.
La figure 7a montre l'exemple de trois substrats de base 100 individuels dont les matériaux semi-conducteurs sont différents et qui sont assemblés ensemble sur un même substrat de manipulation 200. Dans cet exemple les photodiodes ont déjà été fabriquées dans les substrats de base 100. Le procédé qui s'applique est celui décrit dans les figures 1 a à 1 i . Comme montré sur les figures 7b et 7c, et d'une façon identique à ce qui a été décrit dans les figures correspondantes 1 a à 1 i, on va venir assembler les substrats de base 100 par collage direct sur le substrat de manipulation 200. Ensuite, après amincissement des substrats de base 100, on procède à leur encapsulation 230 comme montré sur la figure 7d.
Les autres opérations permettant d'obtenir finalement l'assemblage sur le composant 400 de lecture sont identiques à ce qui a déjà été décrit.
On notera ici que les substrats de base 100 peuvent être chacun une puce de détection qui aura été découpée d'une plaque sur laquelle elle a été fabriquée avant assemblage sur le substrat de manipulation.
Les procédés selon les modes de réalisation décrits précédemment permettent donc d'assembler deux substrats par collage direct.
Les étapes de collage direct selon des modes particuliers de réalisation ont été détaillées en référence aux figures 1 a à 7d. Les principales étapes menant au collage direct sont résumées ci-dessous. Réalisation, sur chaque face de liaison, d'une couche de SiOx suffisamment dense pour accepter une CMP adaptée à diminuer la rugosité à une valeur inférieure ou égale à 1 nm. Cette couche est obtenue par les techniques de dépôt sous vide, telles que par exemple les techniques suivantes CVD, PVD, de préférence PECVD.
Préparation des faces de liaison par une CMP adaptée à diminuer la rugosité. Ces faces de liaison présentent soit uniquement du SiOx, soit du SiOx et de zones d'incrustation de cuivre.
Alignement des deux composants pour mettre leurs faces de liaison en regard et faire coïncider les éventuelles zones d'incrustation de cuivre.
Mise en contact des faces de liaison. De manière avantageuse, cette mise en contact est effectuée à température ambiante. De manière avantageuse, cette mise en contact est effectuée sans exercer de force de pression globale.
Collage direct, par les forces de Van der Waals. Pour cela, on applique de préférence une pression localisée en un ou plusieurs points. La pression localisée est appliquée sur une surface, typiquement inférieure à quelques mm2, par exemple quelques dizaines ou centaines de μηι2, de l'un des composants, de sorte à générer une onde de collage au sens de Van der Waals.
Afin de renforcer l'adhésion, on effectue de préférence un recuit thermique. Ce recuit est effectué à une température inférieure à 300°C pour ne pas dégrader les photodiodes.
En résumé, le procédé de l'invention permet d'assembler non seulement deux composants ensemble mais aussi plusieurs substrats de base comprenant des photodiodes infrarouges sur un même substrat de manipulation, voire des puces individuelles découpées d'un ou de plusieurs substrats de détection. L'avantage étant dans ce cas qu'on n'assemble que des puces de détection qui ont été testées et qui sont réputées être complètement fonctionnelles ce qui permet d'augmenter le rendement de fabrication des détecteurs de rayonnement infrarouges fabriqués selon le procédé de l'invention.
Le procédé de l'invention apporte aussi les avantages suivants :
- La technologie d'assemblage de puces hybrides par collage direct de l'invention permet de supprimer les étapes liées à la métallurgie indium actuellement utilisée. Ceci permet de supprimer : les dépôts d'indium ; les étapes de refonte ; les flux de brasage ; les défauts de planéité qui apparaissent fréquemment sur les composants (manque d'uniformité) ; les étapes de nettoyage des résidus de flux ; les étapes d'enrobage génératrices de défauts de fiabilité en raison de l'inclusion de bulles confinées dans la zone d'interconnexions et des excès de colle à éliminer (exemple des bourrelets d'enrobage) ; les problèmes d'hybridation dus aux différences de dilatation des substrats ; les défauts de fiabilité dus aux intermétalliques or-indium (Au-ln).
- Dans la technique actuelle le matériau d'enrobage utilisé ne peut pas jouer pleinement son rôle car il ne peut être réticulé à la température qui lui donne sa consistance thermomécanique. En effet, en vue de sauvegarder les photodiodes et d'accommoder les différences importantes entre les coefficients d'expansion thermique (CTE) de substrats hétérogènes, cette réticulation se fait à une température qui est de 40 °C inférieure à la recommandation fabricant. L'invention permet de s'affranchir de ce problème.
- Les progrès réalisés aujourd'hui dans le domaine des intra-connexions (baisse du pas de répétition, baisse du diamètre minimum) permettent d'accommoder des pas de pixels toujours plus petits qui deviennent inférieurs ou égaux à 15 μηι. Le procédé de l'invention, qui peut bénéficier potentiellement de toutes les avancés technologiques de la filière microélectronique silicium contrairement aux techniq ues d'hybridation actuelles, peut facilement s'adapter à cette baisse du pas de répétition des pixels. L'hybridation basée sur l'emploi de billes d'indium atteint au contraire ses limites notamment en raison des défauts de planéité qu'elle entraîne. Le nettoyage et l'enrobage de composants présentant des pas inférieurs à 15 μηη devient extrêmement difficile voire impossible dès que la taille de composant dépasse quelques centimètres carrés. Les matrices de grands formats sont donc extrêmement difficiles à réaliser avec la filière basée sur l'utilisation de matrices de billes d'indium. Le volume d'indium baisse avec la diminution du pas, rendant l'hybridation très difficile car le rattrapage du défaut de planéité des composants n'est plus possible.
- Un apport majeur de l'invention est l'utilisation de procédés bénéficiant pleinement du développement constant de la microélectronique avec un gain en termes de temps de cycle raccourcis, rendement et fiabilité de l'assemblage améliorés ce qui offre à la fois des avantages techniques et économiques.
- La possibilité de reporter des matériaux hétérogènes sur un substrat de manipulation de taille compatible avec un environnement microélectronique 200mm voire 300mm et la technique d'encapsulation du matériau détecteur de rayonnement sont des caractéristiques très avantageuses de l'invention. - Pour ce qui est de l'hybridation, la technique de l'invention est indépendante de la nature du substrat détecteur de rayonnement pour peu que la température maximale admissible par les photodiodes soit respectée.

Claims

REVENDICATIONS
1 . Procédé de réalisation d'au moins un détecteur infrarouge photosensible par assemblage d'un premier composant (100, 230) électronique comportant une pluralité de photodiodes (1 10) sensibles au rayonnement infrarouge et d'un deuxième composant (400) électronique comprenant au moins un circuit électronique de lecture de la pluralité de photodiodes, le procédé étant caractérisé en ce qu'il comprend :
l'obtention pour chacun des premier (100, 230) et deuxième (400) composants d'une face de liaison (192, 492) formée au moins partiellement par une couche (210) à base d'oxyde de silicium SiOx, avec x compris entre 1 et 2 ; l'obtention des faces de liaison (192, 492) comprenant:
le dépôt sous vide d'une couche (210) à base d'oxyde de silicium SiOx, avec x compris entre 1 et 2;
un polissage mécano chimique (CMP) de la couche (210) déposée, effectué de sorte à ramener la rugosité moyenne quadratique (RMS) à une valeur inférieure ou égale à 1 nanomètre ;
une étape de collage du premier composant (100, 230) et du deuxième composant (400) par leurs faces de liaison (192, 492), réalisant ainsi le collage direct des deux composants (100, 230, 400).
2. Procédé selon la revendication précédente dans lequel on procède à un recuit de collage direct à une température inférieure à 300°C.
3. Procédé selon l'une quelconque des revendications précédentes dans lequel l'étape de collage comprend l'application d'une onde de collage.
4. Procédé selon la revendication précédente dans lequel l'application de l'onde de collage comprend l'application d'un ou plusieurs points de pression localisée.
5. Procédé selon la revendication précédente dans lequel l'application de l'onde de collage comprend l'application d'un ou plusieurs points de pression localisée sur une surface inférieure à 5 mm2.
6. Procédé selon l'une quelconque des revendications précédentes dans lequel l'étape de collage comprend la mise en contact des faces de liaison (192, 492) à température ambiante.
7. Procédé selon l'une quelconque des revendications précédentes dans lequel le collage direct des deux composants (100, 230, 400) est assuré par les forces de Van der Waals.
8. Procédé selon l'une quelconque des revendications précédentes dans lequel le dépôt sous vide pour obtenir une face de liaison (192) pour le premier composant (100,
230) est effectué par déposition physique en phase vapeur (PVD) ou par déposition chimique en phase vapeur (CVD), de préférence par déposition chimique en phase vapeur assistée par plasma (PECVD).
9. Procédé selon l'une quelconque des revendications précédentes dans lequel le dépôt sous vide pour obtenir une face de liaison (492) pour le deuxième composant
(400) est effectué par déposition physique en phase vapeur (PVD) ou par déposition chimique en phase vapeur (CVD), d e préférence par déposition chimique en phase vapeur assistée par plasma (PECVD).
10. Procédé selon l'une quelconque des deux revendications précédentes dans lequel le dépôt sous vide est effectué à une température inférieure à 300°C.
1 1 . Procédé selon l'une quelconque des revendications précédentes dans lequel l'obtention d'une face de liaison (192) pour le premier composant (100, 230) et d'une face de liaison (492) sur le deuxième composant (400) comprend la formation, sur ces faces de liaison (192, 492), de zones d'incrustation (190, 490) de cuivre (Cu) disposées de manière à coïncider lorsque ces faces de liaison (192, 492) sont positionnées en regard, et dans lequel pour au moins l'une de ces faces de liaison (192, 492) les zones d'incrustation (190, 490) de cuivre occupent une surface comprise entre 18% et 40% de la surface de cette face de liaison.
12. Procédé selon la revendication précédente dans lequel l'obtention de la face de liaison sur le premier composant (100, 230) est effectuée de sorte à ce que la couche à base d'oxyde de silicium (210) recouvre l'intégralité de cette face de liaison à l'exception des zones d'incrustation (190) de cuivre et de pistes et/ou de vias d'interconnexion électrique.
13. Procédé selon l'une quelconque des revendications précédentes dans lequel on effectue une étape d'amincissement (150) du premier composant (100, 230) de sorte à ce que son épaisseur soit inférieure à environ 35 fois ou plus l'épaisseur du deuxième composant (400).
14. Procédé selon l'une quelconque des revendications précédentes, dans lequel le procédé comprend une étape de préparation du premier composant (100, 230), l'étape de préparation du premier composant (100, 230) comprenant :
- l'obtention d'au moins un substrat de base (100) intégrant ou destiné à intégrer la pluralité de photodiodes (1 10),
- l'encapsulation du substrat de base (100) dans une couche d'encapsulation (230), l'encapsulation étant effectuée de manière à ce que la couche d'encapsulation (230) recouvre entièrement le substrat de base (100) à l'exception d'une face du substrat de base (100) destinée à être placée au regard du deuxième composant (400), dans lequel le substrat de base (100) présente un coefficient d'expansion thermique (CTE) compris entre 4 et 8 ppm/°C et de préférence entre 5 et 7 ppm/°C et dans lequel le deuxième composant (400) comprend un substrat portant le circuit électronique de lecture et présentant un coefficient d'expansion thermique (CTE) compris entre 1 ,5 et 4 ppm/°C et de préférence entre 2.5 et 3,5 ppm/°C.
15. Procédé selon l'une quelconque des revendications précédentes dans lequel le procédé comprend une étape de préparation du premier composant (100, 230), l'étape de préparation du premier composant (100, 230) comprenant :
- l'obtention d'au moins un substrat de base (100) intégrant ou destiné à intégrer la pluralité de photodiodes (1 10),
- l'encapsulation du substrat de base (100) dans une couche d'encapsulation (230), de sorte à ce que la dimension principale du premier composant (100, 230) comprenant le substrat de base (100) et la couche d'encapsulation (230) soit supérieure à la dimension principale du substrat de base (100), les dimensions principales étant les dimensions maximales prises selon des directions contenues dans des plans parallèles aux faces de liaison (192, 492), l'encapsulation étant effectuée de manière à ce que la couche d'encapsulation (230) recouvre entièrement le substrat de base (100) à l'exception d'une face du substrat de base (100) destinée à être placée au regard du deuxième composant (400).
16. Procédé selon la revendication précédente dans lequel les premier et deuxième composants (100, 230, 400) forment des plaques, dans lequel ladite dimension principale du premier composant (100, 230) est environ égale à la dimension principale du deuxième composant (400), et dans lequel les dimensions principales sont des diamètres ou des diagonales des plaques.
17. Procédé selon l'une quelconque des deux revendications précédentes dans lequel la couche d'encapsulation (230) est une couche à base d'oxyde de silicium SiOx, avec x compris entre 1 et 2.
18. Procédé selon l'une quelconque des trois revendications précédentes dans lequel préalablement à l'encapsulation de l'au moins un substrat de base (100) dans la couche d'encapsulation (230), on effectue une étape de fixation du substrat de base (100) sur un substrat de manipulation (200).
19. Procédé selon la revendication précédente dans lequel, préalablement à l'étape de fixation du substrat de base (100) sur un substrat de manipulation (200) on effectue une étape d'obtention d'une couche à base d'oxyde de silicium (210) sur au moins une partie d'une face du substrat de manipulation (200), et dans lequel l'étape de fixation du substrat de base (100) sur le substrat de manipulation (200) s'effectue par collage direct de leurs couches à base d'oxyde de silicium SiOx.
20. Procédé selon l'une quelconque des deux revendications précédentes dans lequel le substrat de manipulation (200) présente un logement d'accueil (250) et dans lequel on fixe l'au moins un substrat de base (100) dans le logement d'accueil (250) lors de l'étape de fixation.
21 . Procédé selon l'une quelconque des six revendications précédentes dans lequel la pluralité de photodiodes est intégrée dans le substrat de base (100) avant l'encapsulation du substrat de base (100) dans la couche d'encapsulation (230).
22. Procédé selon la revendication précédente prise dans sa combinaison avec la revendication 1 1 dans lequel après fixation du substrat de base (100) sur le substrat de manipulation (200) et après encapsulation, une face libre de la couche d'encapsulation (230) est fixée sur un substrat poignée (300), puis le substrat de manipulation (200) est au moins en partie retiré.
23. Procédé selon la revendication précédente dans lequel le retrait du substrat de manipulation (200) est effectué de sorte à ce que le premier composant (100, 230) conserve une couche à base d'oxyde de silicium (140) déposée sur le substrat de base (100) avant sa fixation sur le substrat de manipulation (200), et conserve une couche à base d'oxyde de silicium SiOx (210) portée par le substrat de manipulation (200) préalablement à l'étape de fixation.
24. Procédé selon l'une quelconque des deux revendications précédentes, dans lequel, préalablement à l'étape de fixation de la couche d'encapsulation (230) sur le substrat poignée (300), on effectue une étape d'obtention d'une couche de fixation (310) sur au moins une partie d'une face du substrat poignée (300), et dans lequel l'étape de fixation de la couche d'encapsulation (230) sur le substrat poignée (300) s'effectue par collage direct de la couche de fixation (310) du substrat poignée (300) sur une face restée libre de la couche d'encapsulation (230).
25. Procédé selon l'une quelconque des quatre revendications précédentes, dans lequel le premier composant comprend une pluralité de substrats de base (100) et dans lequel l'étape de préparation du premier composant (100, 230) comprend l'encapsulation de la pluralité de substrats de base (100) dans une même couche d'encapsulation (230).
26. Procédé selon l'une quelconque des revendications 15 à 20 dans lequel la pluralité de photodiodes est intégrée dans le substrat de base (100) après l'encapsulation du substrat de base (100) dans la couche d'encapsulation (230).
27. Procédé selon la revendication précédente dans lequel l'encapsulation du substrat de base (100) est effectuée de sorte que la couche d'encapsulation (230) recouvre au moins une face du substrat de base (100), dans lequel on réalise ensuite à travers la couche d'encapsulation (230) au moins un accès (170) à la face du substrat de base (100) qui est recouverte par la couche d'encapsulation (230) et dans lequel on réalise les photodiodes par implantation ionique de dopants par ledit au moins un accès (170).
28. Procédé selon l'une quelconque des revendications 15 à 27 dans lequel on crée au moins un espace (440) entre la périphérie (440) du substrat de base (100) et la couche d'encapsulation (230).
29. Procédé selon l'une quelconque des revendications précédentes dans lequel l'étape de collage du premier composant (100, 230) et du deuxième composant (400) forme une pluralité de détecteurs infrarouges photosensibles qui comportent chacun au moins une photodiode (1 10) et un circuit de lecture, et dans lequel on effectue, après l'étape de collage des premier (100, 230) et deuxième (400) composants, une étape de découpe pour séparer les détecteurs infrarouges photosensibles les uns des autres.
30. Détecteur infrarouge photosensible comprenant un premier composant (100, 230) électronique comportant une pluralité de photodiodes (1 10) sensibles au rayonnement infrarouge et un deuxième composant (400) électronique comprenant au moins un circuit électronique de lecture du premier composant, caractérisé en ce que le premier et le deuxième composants (100, 230, 400) présentent chacun une face de liaison (192, 492) et sont collés directement l'un à l'autre par leurs faces de liaison (192, 492), chacune des faces de liaison (192, 492) étant formée au moins en partie par une couche (210, 405) à base d'oxyde de silicium SiOx, avec x est compris entre 1 et 2, et en ce que le premier composant (100, 230) comprend : au moins un substrat de base (100) comportant la pluralité de photodiodes (1 10) et une couche d'encapsulation (230) encapsulant le substrat de base (100) de manière à ce que la couche d'encapsulation (230) recouvre entièrement le substrat de base (100) à l'exception d'une face du substrat de base (100) destinée à être placée au regard du deuxième composant (400), la dimension principale du premier composant (100, 230) comprenant le substrat de base (100) et la couche d'encapsulation (230) étant supérieure à la dimension principale du substrat de base (100), les dimensions principales étant les dimensions maximales prises selon des directions contenues dans des plans parallèles aux faces de liaison (192, 492).
31 . Détecteur selon la revendication précédente dans lequel chacune des faces de liaison porte également des zones d'incrustation (190, 490) de cuivre (Cu) disposées de manière à coïncider avec les zones d'incrustation (190, 490) de cuivre portées par l'autre face de liaison, les zones d'incrustation (190, 490) de cuivre de chaque face de liaison (192, 492) occupant une surface comprise entre 18% et 40% de chaque face de liaison (192, 492).
32. Ensemble de composants (100, 230, 400) entrant dans la composition d'un détecteur infrarouge photosensible comprenant au moins un premier composant (100, 230) électronique comportant une pluralité de photodiodes (1 10) sensibles au rayonnement infrarouge et au moins un deuxième composant (400) électronique comprenant au moins un circuit électronique de lecture, caractérisé en ce que le premier et le deuxième composants (100, 230, 400) présentent chacun une face de liaison (192, 492) formée au moins en partie par une couche (210, 405) à base d'oxyde de silicium SiOx, avec x compris entre 1 et 2, et en ce que le premier composant (100, 230) comprend : au moins un substrat de base (100) comportant la pluralité de photodiodes (1 10) et une couche d'encapsulation (230) encapsulant le substrat de base (100) de manière à ce que la couche d'encapsulation (230) recouvre entièrement le substrat de base (100) à l'exception d'une face du substrat de base (100) destinée à être placée au regard du deuxième composant (400), la dimension principale du premier composant (100, 230) comprenant le substrat de base (100) et la couche d'encapsulation (230) étant supérieure à la dimension principale du substrat de base (100), les dimensions principales étant les dimensions maximales prises selon des directions contenues dans des plans parallèles aux faces de liaison (192, 492).
33. Ensemble selon la revendication précédente dans lequel chacune des faces de liaison (192, 492) comprend des zones d'incrustation (190, 490) de cuivre (Cu) disposées de manière à coïncider avec les zones d'incrustation (190, 490) de cuivre portées par l'autre face de liaison, les zones d'incrustation (190, 490) de cuivre de chaque face de liaison occupant une surface comprise entre 18% et 40% de la surface de cette face.
34. Détecteur selon la revendication 30 ou 31 , ou ensemble selon la revendication 32 ou 33, caractérisé en ce que le premier composant comprend un substrat de base (100) à l'intérieur duquel sont situées les photodiodes (1 10), le matériau du substrat de base (100) étant choisi parmi le PbSnTe, PbSe, InSb, InP, GaAs, InAs, InGaAs, InGaSb et InAsSb ou le CdHgTe.
PCT/EP2013/059421 2012-05-09 2013-05-06 Procédé de réalisation de détecteurs infrarouges WO2013167553A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
EP13721698.2A EP2847796A1 (fr) 2012-05-09 2013-05-06 Procédé de réalisation de détecteurs infrarouges
US14/399,824 US9318527B2 (en) 2012-05-09 2013-05-06 Method for producing photosensitive infrared detectors

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1201324 2012-05-09
FR1201324A FR2990565B1 (fr) 2012-05-09 2012-05-09 Procede de realisation de detecteurs infrarouges

Publications (1)

Publication Number Publication Date
WO2013167553A1 true WO2013167553A1 (fr) 2013-11-14

Family

ID=46940514

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2013/059421 WO2013167553A1 (fr) 2012-05-09 2013-05-06 Procédé de réalisation de détecteurs infrarouges

Country Status (4)

Country Link
US (1) US9318527B2 (fr)
EP (1) EP2847796A1 (fr)
FR (1) FR2990565B1 (fr)
WO (1) WO2013167553A1 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114220783A (zh) * 2021-12-21 2022-03-22 中国科学院深圳先进技术研究院 一种混合键合结构及其制备方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10571631B2 (en) 2015-01-05 2020-02-25 The Research Foundation For The State University Of New York Integrated photonics including waveguiding material
US10020343B2 (en) * 2015-09-25 2018-07-10 Flir Systems, Inc. Wafer-level back-end fabrication systems and methods
TWI597390B (zh) * 2015-11-10 2017-09-01 Jx Nippon Mining & Metals Corp Electrolytic copper foil, manufacturing method of electrolytic copper foil, copper clad laminated board, printed wiring board, the manufacturing method of a printed wiring board, and the manufacturing method of an electronic device
DE102015121066B4 (de) 2015-12-03 2021-10-28 Infineon Technologies Ag Halbleitersubstrat-auf-halbleitersubstrat-package und verfahren zu seiner herstellung
US10978508B2 (en) * 2018-10-16 2021-04-13 L3 Cincinnati Electronics Corporation Infrared detector having a directly bonded silicon substrate present on top thereof

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1994017550A1 (fr) * 1993-01-19 1994-08-04 Hughes Aircraft Company Procede de fabrication d'un dispositif micro-electronique au moyen d'un substrat alterne
EP0611129A2 (fr) * 1993-02-08 1994-08-17 General Electric Company Substrat intégré pour modules à circuits intégrés
EP0977252A1 (fr) * 1998-07-30 2000-02-02 Commissariat A L'energie Atomique Transfert sélectif d'éléments d'un support vers un autre support
US20040157407A1 (en) * 2003-02-07 2004-08-12 Ziptronix Room temperature metal direct bonding
US20050139828A1 (en) * 2003-11-04 2005-06-30 Yasushi Maruyama Solid-state imaging device and method for manufacturing the same
EP2230690A2 (fr) * 2009-03-17 2010-09-22 Sony Corporation Capteur d'image, son procédé de fabrication, méthode de commande et dispositif électronique
US20100248399A1 (en) * 2009-03-25 2010-09-30 E-Phocus, Inc Method for manufacturing hybrid image sensors
WO2012010662A2 (fr) * 2010-07-21 2012-01-26 Commissariat à l'énergie atomique et aux énergies alternatives Procede d'assemblage par collage direct entre deux elements comprenant des portions de cuivre et de materiaux dielectriques

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030113947A1 (en) * 2001-12-19 2003-06-19 Vandentop Gilroy J. Electrical/optical integration scheme using direct copper bonding
FR2876244B1 (fr) 2004-10-04 2007-01-26 Commissariat Energie Atomique Composant muni d'un ensemble de micropointes conductrices dures et procede de connexion electrique entre ce composant et un composant muni de protuberances conductrices ductiles
FR2938973B1 (fr) 2008-11-27 2011-03-04 Sagem Defense Securite Cellules matricielles photosensibles dans l'infrarouge a base d'antimoniure sur substrat optiquement transparent et procede de fabrication associe
FR2947481B1 (fr) * 2009-07-03 2011-08-26 Commissariat Energie Atomique Procede de collage cuivre-cuivre simplifie
US8772717B2 (en) 2009-08-10 2014-07-08 Drs Rsta, Inc. Radiation detector having a bandgap engineered absorber
FR2949903A1 (fr) 2009-09-07 2011-03-11 Soc Fr Detecteurs Infrarouges Sofradir Procede d'hybridation de composants electroniques, notamment de detection

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1994017550A1 (fr) * 1993-01-19 1994-08-04 Hughes Aircraft Company Procede de fabrication d'un dispositif micro-electronique au moyen d'un substrat alterne
EP0611129A2 (fr) * 1993-02-08 1994-08-17 General Electric Company Substrat intégré pour modules à circuits intégrés
EP0977252A1 (fr) * 1998-07-30 2000-02-02 Commissariat A L'energie Atomique Transfert sélectif d'éléments d'un support vers un autre support
US20040157407A1 (en) * 2003-02-07 2004-08-12 Ziptronix Room temperature metal direct bonding
US20050139828A1 (en) * 2003-11-04 2005-06-30 Yasushi Maruyama Solid-state imaging device and method for manufacturing the same
EP2230690A2 (fr) * 2009-03-17 2010-09-22 Sony Corporation Capteur d'image, son procédé de fabrication, méthode de commande et dispositif électronique
US20100248399A1 (en) * 2009-03-25 2010-09-30 E-Phocus, Inc Method for manufacturing hybrid image sensors
WO2012010662A2 (fr) * 2010-07-21 2012-01-26 Commissariat à l'énergie atomique et aux énergies alternatives Procede d'assemblage par collage direct entre deux elements comprenant des portions de cuivre et de materiaux dielectriques

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
DEPTUCH G W ET AL: "Vertically Integrated Circuits at Fermilab", IEEE TRANSACTIONS ON NUCLEAR SCIENCE, IEEE SERVICE CENTER, NEW YORK, NY, US, vol. 57, no. 4, 16 August 2010 (2010-08-16), pages 2178 - 2186, XP011312353, ISSN: 0018-9499 *
TONG Q-Y: "Room temperature metal direct bonding", APPLIED PHYSICS LETTERS, AIP, AMERICAN INSTITUTE OF PHYSICS, MELVILLE, NY, US, vol. 89, no. 18, 30 October 2006 (2006-10-30), pages 182101 - 182101, XP012086707, ISSN: 0003-6951, DOI: 10.1063/1.2367663 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114220783A (zh) * 2021-12-21 2022-03-22 中国科学院深圳先进技术研究院 一种混合键合结构及其制备方法

Also Published As

Publication number Publication date
EP2847796A1 (fr) 2015-03-18
FR2990565B1 (fr) 2016-10-28
US20150102447A1 (en) 2015-04-16
FR2990565A1 (fr) 2013-11-15
US9318527B2 (en) 2016-04-19

Similar Documents

Publication Publication Date Title
EP2863420B1 (fr) Procédé amélioré d'assemblage par collage direct entre deux éléments, chaque élément comprenant des portions de métal et de matériaux diélectriques
WO2013167553A1 (fr) Procédé de réalisation de détecteurs infrarouges
EP1923912B1 (fr) Procédé de fabrication d'une structure microtechnologique mixte
FR2986904A1 (fr) Systeme d'assemblage de puces
WO2008074688A1 (fr) Procede de fabrication de capteur d'image a haute densite d'integration
FR2992473A1 (fr) Procede de fabrication de structures de led ou de cellules solaires
FR2810448A1 (fr) Procede de fabrication de substrats et substrats obtenus par ce procede
EP2162907A1 (fr) Dispositif comportant des composants integres encastres dans des cavites d ' une plaquette semi-conductrice d ' accueil et procede correspondant
EP2840589B1 (fr) Procédé améliore de séparation entre une zone activé d'un substrat et sa face arrière ou une portion de sa face arrière
WO2021099713A1 (fr) Procede de fabrication d'une puce fonctionnelle adaptee pour etre assemblee a des elements filaires
EP1774588B1 (fr) Assemblage par adhesion moleculaire de deux substrats
WO2007006914A1 (fr) Procede d'assemblage de substrats par depot d'une couche mince de collage d'oxyde ou de nitrure
FR2983638A1 (fr) Procede de formation d'un circuit integre
FR2938973A1 (fr) Cellules matricielles photosensibles dans l'infrarouge a base d'antimoniure sur substrat optiquement transparent et procede de fabrication associe
FR2990297A1 (fr) Empilement de structures semi-conductrices et procede de fabrication correspondant
EP3353815A1 (fr) Procédé de fabrication de structures pour cellule photovoltaïque
FR3064398B1 (fr) Structure de type semi-conducteur sur isolant, notamment pour un capteur d'image de type face avant, et procede de fabrication d'une telle structure
EP3568868A1 (fr) Substrat pour capteur d'image de type face avant et procédé de fabrication d'un tel substrat
EP2962325B1 (fr) Procédé d'obtention d'une surface de collage pour collage direct et structure correspondante
WO2024115528A1 (fr) Dispositif optoélectronique et son procédé de fabrication
EP4128330A1 (fr) Procede de fabrication d'une structure empilee
EP4264659A1 (fr) Procede de fabrication d'une structure semi-conductrice comprenant une zone d'interface incluant des agglomerats
FR3142038A1 (fr) Procédé de fabrication d’un dispositif électronique
FR3127842A1 (fr) Structure composite comprenant une couche utile en sic monocristallin sur un substrat support en sic poly-cristallin et procede de fabrication de ladite structure
FR3118286A1 (fr) Empilement d’au moins trois puces électroniques

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13721698

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 14399824

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2013721698

Country of ref document: EP