WO2013136913A1 - 制御装置および制御方法 - Google Patents

制御装置および制御方法 Download PDF

Info

Publication number
WO2013136913A1
WO2013136913A1 PCT/JP2013/053836 JP2013053836W WO2013136913A1 WO 2013136913 A1 WO2013136913 A1 WO 2013136913A1 JP 2013053836 W JP2013053836 W JP 2013053836W WO 2013136913 A1 WO2013136913 A1 WO 2013136913A1
Authority
WO
WIPO (PCT)
Prior art keywords
unit
uplink
control unit
downlink
master
Prior art date
Application number
PCT/JP2013/053836
Other languages
English (en)
French (fr)
Inventor
征爾 水谷
Original Assignee
オムロン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by オムロン株式会社 filed Critical オムロン株式会社
Priority to CN201380013777.5A priority Critical patent/CN104169822B/zh
Priority to US14/385,042 priority patent/US9836038B2/en
Priority to EP13761683.5A priority patent/EP2816428B1/en
Publication of WO2013136913A1 publication Critical patent/WO2013136913A1/ja

Links

Images

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Programme-control systems
    • G05B19/02Programme-control systems electric
    • G05B19/04Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • G05B19/052Linking several PLC's
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B15/00Systems controlled by a computer
    • G05B15/02Systems controlled by a computer electric
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Programme-control systems
    • G05B19/02Programme-control systems electric
    • G05B19/04Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3209Monitoring remote activity, e.g. over telephone lines or network connections
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40Bus networks
    • H04L12/40006Architecture of a communication node
    • H04L12/40019Details regarding a bus master
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40Bus networks
    • H04L12/403Bus networks with centralised control, e.g. polling
    • H04L12/4035Bus networks with centralised control, e.g. polling in which slots of a TDMA packet structure are assigned based on a contention resolution carried out at a master unit
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/10Plc systems
    • G05B2219/11Plc I-O input output
    • G05B2219/1101Remote I-O
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/10Plc systems
    • G05B2219/12Plc mp multi processor system
    • G05B2219/1215Master slave system
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/10Plc systems
    • G05B2219/15Plc structure of the system
    • G05B2219/15096Cpu controls power supply on I-O modules
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40Bus networks
    • H04L12/40006Architecture of a communication node
    • H04L12/40039Details regarding the setting of the power status of a node according to activity on the bus

Definitions

  • the present invention relates to data communication in a control system used for controlling the operation of a machine or equipment.
  • Such a control system includes a programmable controller (hereinafter also referred to as “PLC”).
  • PLC programmable controller
  • Such a control system includes an IO (Input Output) unit that takes charge of signal input from an external switch or sensor and signal output to an external relay or actuator.
  • IO units are scheduled to be placed at various locations on the production site.
  • Such an IO unit is connected to a processing unit including a processor via a predetermined communication line.
  • a communication line is often configured as an internal bus.
  • a relatively high clock frequency transmission frequency
  • transmission speed transmission speed, transmission band, etc.
  • Patent Document 1 discloses a configuration for reliably and high-speed communication between units constituting a PLC in consideration of the influence of noise when performing data communication. To do.
  • An object of the present invention is to provide a control device capable of reducing power consumption in a control system and a control method in the control device.
  • a control device that constitutes at least a part of a control system.
  • the control device includes a master control unit and at least one slave control unit connected to the master control unit via a communication line.
  • the communication line includes a downlink for transmitting data from the master control unit to the slave control unit, and an uplink for transmitting data from the slave control unit to the master control unit.
  • the master controller completes data transmission from the slave controller via the uplink
  • the master controller transmits a command for deactivating the uplink to the slave controller via the downlink, and the slave.
  • a circuit for transmitting an instruction to activate the uplink to the slave control unit via the downlink when data is to be acquired from the control unit.
  • the slave controller includes circuitry for keeping the downlink active and activating / deactivating the uplink according to instructions from the master controller transmitted over the downlink.
  • the master control unit further includes a circuit for transmitting data to be passed to the slave control unit to the slave control unit via the downlink following the command for activating the uplink.
  • the master control unit further includes a circuit for periodically and / or generating an instruction for activating the uplink.
  • the communication line includes first and second downlinks for transmitting data from the master controller to the slave controller, and first and second for transmitting data from the slave controller to the master controller. And an uplink.
  • the master control unit further includes a circuit for transmitting a command for activating / deactivating the second downlink and the second uplink to the slave control unit via the first downlink.
  • the communication line includes first and second downlinks for transmitting data from the master controller to the slave controller, and first and second for transmitting data from the slave controller to the master controller. And an uplink.
  • the slave control unit keeps both the first and second downlinks active, and activates the corresponding uplink according to a command from the master control unit transmitted via the first or second downlink. Circuit for deactivating / deactivating.
  • the slave control unit includes a conversion circuit for converting a signal transmitted through the uplink, and the deactivation of the uplink includes power-off to the conversion circuit.
  • the master control unit includes a reception circuit for receiving a signal transmitted on the uplink, and the master control unit cuts off the power of the reception circuit during a period in which the uplink is inactive.
  • a control method in a control device including a master control unit and at least one slave control unit connected to the master control unit via a communication line.
  • the communication line includes a downlink for transmitting data from the master control unit to the slave control unit, and an uplink for transmitting data from the slave control unit to the master control unit.
  • the control method includes a step of transmitting a command for deactivating the uplink to the slave control unit via the downlink when the data transmission from the slave control unit via the uplink is completed.
  • the master control unit sends a command to activate the uplink to the slave control unit via the downlink when the data should be acquired from the slave control unit, and the slave control unit And activating / deactivating the uplink according to a command from the master controller transmitted via the downlink.
  • the control apparatus can reduce power consumption in the control system.
  • FIG. 6 is a diagram for explaining a method for realizing low power consumption in the remote IO device according to Embodiment 1.
  • FIG. 3 is a time chart illustrating a communication procedure in the remote IO device according to the first embodiment.
  • 6 is a time chart showing a communication procedure in a remote IO device according to a modification of the first embodiment.
  • 6 is a schematic diagram illustrating a connection configuration of a remote IO device according to a second embodiment.
  • FIG. FIG. 6 is a schematic diagram illustrating a logic circuit related to transfer of an interrupt bus mounted on a remote IO device according to a second embodiment.
  • 10 is a time chart showing a communication procedure in the remote IO device according to the second embodiment.
  • FIG. 12 is a time chart illustrating a communication procedure in the remote IO device according to the third embodiment.
  • 10 is a time chart illustrating a communication procedure in the main processing device according to the fourth embodiment.
  • FIG. 10 is a schematic diagram illustrating a connection configuration of a main processing device according to a fifth embodiment.
  • 10 is a time chart illustrating a communication procedure in the main processing device according to the fifth embodiment.
  • FIG. 10 is a schematic diagram illustrating a connection configuration of a main processing device according to a sixth embodiment. 18 is a time chart showing a communication procedure in the main processing apparatus according to the sixth embodiment.
  • FIG. 10 is a schematic diagram illustrating a connection configuration of a remote IO device according to a diversion example of a fifth embodiment.
  • control system a system centered on a PLC will be exemplified.
  • PLC the PLC
  • various industrial computers can be mainly used.
  • a new processing device an Arimetic device
  • such a new processing device can also be employed.
  • FIG. 1 is a schematic diagram showing an overall configuration of a PLC system 1 according to the present embodiment.
  • the PLC system 1 includes a main processing device 2 and one or more remote IO devices 3.
  • the main processing device 2 is connected to the remote IO device 3 via the field bus 4.
  • Each of the remote IO devices 3 has a communication module 12 for connecting to the field bus 4.
  • the main processing device 2 executes a control program and calculates an output signal to an external relay or actuator in response to an input signal from an external switch or sensor.
  • the main processing device 2 includes a power supply unit 30, a CPU unit 40, and an IO unit 20.
  • the CPU unit 40 and the IO unit 20 are connected to each other via the internal bus 5 so that data communication is possible.
  • the power supply unit 30 supplies power of an appropriate voltage to the CPU unit 40 and the IO unit 20.
  • the CPU unit 40 is a computation subject including a processor and a main memory for executing a control program.
  • the IO unit 20 is in charge of signal input from an external switch or sensor and signal output to an external relay or actuator.
  • the CPU unit 40 includes a communication module 42 for exchanging data with the remote IO device 3 via the field bus 4.
  • the field bus 4 is preferably a communication method capable of communicating at a predetermined control cycle (capable of real-time communication). In other words, it is preferable that the field bus 4 according to the present embodiment is ensured in punctuality.
  • industrial Ethernet As such a field bus 4, various types of industrial Ethernet (registered trademark) can be typically used.
  • industrial Ethernet for example, EtherCAT (registered trademark), Profinet IRT, MECHATROLINK (registered trademark) -III, Powerlink, SERCOS (registered trademark) -III, and CIP Motion are known. Any of them may be adopted.
  • a field network other than industrial Ethernet may be used. For example, DeviceNet, CompoNet / IP (registered trademark), or the like may be used.
  • the remote IO device 3 is a control device that constitutes at least a part of the PLC system 1.
  • the remote IO device 3 receives an input signal from an external switch or sensor, transmits the received input signal to the main processing device 2 via the field bus 4, and transmits the field bus 4 from the main processing device 2.
  • the signal received via the terminal is output to an external relay or actuator.
  • the remote IO device 3 includes a master unit 10 and one or more IO units 20.
  • the master unit 10 and the IO unit 20 are connected to each other via the internal bus 5 so that data communication is possible.
  • the master unit 10 mainly controls the operation of the IO unit 20 (IO data update timing and the like) and also controls data communication with the main processing device 2. Details of the master unit 10 will be described later.
  • the IO unit 20 has a general input / output processing function in addition to the function of data communication with the master unit 10 (or the CPU unit 40) via the internal bus 5. Typically, the IO unit 20 inputs / outputs binarized data such as on / off. For example, the IO unit 20 collects information on whether a certain object is detected (ON) or no object is detected (OFF) from the detection sensor. Further, the IO unit 20 gives either an instruction (ON) for activation (activation) or an instruction (OFF) for deactivation (deactivation) to an output destination such as a relay or an actuator. give.
  • each of the IO units 20 performs input / output processing is illustrated, but a configuration specialized for input processing (input unit) or a configuration specialized for output processing (output unit) may be used. .
  • the devices are daisy chain connected. More specifically, the internal bus 5 has a master / slave configuration, a downlink (hereinafter also referred to as “DL”) for transmitting data from the master side to the slave side, and a master from the slave side. It consists of a communication channel paired with an uplink (Up Link: hereinafter also referred to as “UL”) that transmits data to the side. This communication channel may be one line or more lines may be prepared.
  • DL downlink
  • UL uplink
  • one of the uplink / downlink communication channels is suspended (inactive) when not communicating.
  • the other link is basically kept active, and if necessary, the other link is activated using the other link.
  • the uplink is activated as necessary from the viewpoint of easy transmission of commands from the master side to the slave side.
  • a device functioning as a master is configured to deactivate an uplink when data transmission from a device that is a slave via the uplink is completed.
  • a command is transmitted to the slave side via the downlink, and when data is to be acquired from the slave control unit, a command for activating the uplink is transmitted to the slave side via the downlink.
  • the device functioning as a slave keeps the downlink active and activates / deactivates the uplink according to a command from the master side transmitted via the uplink.
  • FIG. 2 is a schematic diagram showing a connection configuration of the remote IO device 3 according to the present embodiment.
  • FIG. 3 is a schematic diagram showing a hardware configuration of the master unit 10 constituting the remote IO device 3 according to the present embodiment.
  • FIG. 4 is a schematic diagram showing a hardware configuration of the IO unit 20 of the remote IO device 3 according to the present embodiment.
  • IO unit 20 in remote IO device 3, master unit 10 and one or more IO units 20-1, 20-2, 20-3 (hereinafter may be collectively referred to as “IO unit 20”).
  • the communication lines are connected to each other via an internal bus 5 (downlink 51 and uplink 52) so that data communication is possible.
  • serial communication is adopted in the downlink 51 and the uplink 52, and the target data is transmitted in a form arranged in a line in time series. That is, in the downlink 51, data is transmitted in one direction via the downlink 51 from the master unit 10 functioning as a master control unit to the IO unit 20 functioning as a slave control unit.
  • the uplink 52 data is transmitted in one direction via the uplink 52 from any of the IO units 20 to the master unit 10.
  • each of the IO units 20 When each of the IO units 20 receives a signal sequence transmitted through the downlink 51 or the uplink 52, the IO unit 20 performs a necessary process after decoding the signal sequence. Each IO unit 20 regenerates the signal train and then re-sends (forwards) it to the IO unit 20 at the next stage.
  • each IO unit 20 includes a receiving unit (hereinafter also referred to as “RX”) 210 a and a transmitting unit (hereinafter also referred to as “TX”) 210 b regarding the downlink 51.
  • RX receiving unit
  • TX transmitting unit
  • a reception unit 220a and a transmission unit 220b are included.
  • Each IO unit 20 includes a processor 200, and the processor 200 controls processing of these data.
  • the master unit 10 includes a processor 100, a fieldbus control unit 110, a reception unit 112, a transmission unit 114, and an internal bus control unit 130. That is, the master unit 10 is connected not only to the internal bus 5 (downlink 51 and uplink 52) but also to the field bus 4 that is a higher-level communication network via the reception unit 112 and the transmission unit 114. .
  • the field bus control unit 110 manages data communication via the field bus 4, and the internal bus control unit 130 manages data communication via the internal bus 5.
  • master unit 10 of remote IO device 3 includes a processor 100, a fieldbus control unit 110, a reception unit 112, a transmission unit 114, and an internal bus control unit 130.
  • the receiving unit 112 receives an upper communication frame transmitted from the main processing device 2 via the field bus 4, decodes it into data, and outputs it to the field bus control unit 110.
  • the transmission unit 114 reconstructs the upper communication frame from the data output from the fieldbus control unit 110 and retransmits (forwards) it through the fieldbus 4.
  • the fieldbus control unit 110 cooperates with the reception unit 112 and the transmission unit 114 for each other device (mainly for each control cycle (hereinafter referred to as “control cycle T1”) determined in advance via the fieldbus 4. Data is transmitted and received between the processing device 2 and other remote IO devices 3). More specifically, the fieldbus control unit 110 includes a host communication controller 120, a memory controller 122, a FIFO (First In First Out) memory 124, a reception buffer 126, and a transmission buffer 128.
  • control cycle T1 control cycle
  • the host communication controller 120 interprets a command or the like transmitted from the main processing device 2 via the field bus 4 and executes processing necessary for realizing communication via the field bus 4.
  • the upper communication controller 120 performs data copy processing from the upper communication frame sequentially stored in the FIFO memory 124 and data write processing for the upper communication frame.
  • the memory controller 122 is a control circuit that realizes a function such as DMA (Direct Memory Access), and controls writing / reading of data to / from the FIFO memory 124, the reception buffer 126, the transmission buffer 128, and the like.
  • DMA Direct Memory Access
  • the FIFO memory 124 temporarily stores the upper communication frames received via the field bus 4 and sequentially outputs the upper communication frames according to the stored order.
  • the reception buffer 126 includes data indicating a state value to be output from the output unit of the IO unit 20 connected to its own device (hereinafter referred to as “OUT data”) among the data included in the upper communication frame sequentially stored in the FIFO memory 124. Is also extracted and stored temporarily.
  • the transmission buffer 128 is process data indicating a state value detected at the input unit of the IO unit 20 and is data (hereinafter referred to as “IN”) to be written in a predetermined area of the upper communication frame sequentially stored in the FIFO memory 124. Also referred to as “data”.) Temporarily stored.
  • the processor 100 gives an instruction to the field bus control unit 110 and the internal bus control unit 130 and controls data transfer between the field bus control unit 110 and the internal bus control unit 130. That is, the processor 100 also functions as a transfer circuit that controls data transfer between the buffer memory of the field bus control unit 110 and the buffer memory of the internal bus control unit 130.
  • the internal bus control unit 130 transmits / receives data to / from the IO unit 20 via the internal bus 5 (downlink 51 and uplink 52) within a time shorter than the control cycle (control cycle T1) in the fieldbus 4.
  • control cycle T1 is set to 125 ⁇ sec
  • the time required for data transmission between the master unit 10 and the IO unit 20 via the internal bus 5 is several to several tens ⁇ sec.
  • the internal bus control unit 130 includes an internal bus communication controller 132, a transmission circuit 142, a reception circuit 144, and a storage unit 160.
  • the internal bus communication controller 132 mainly manages (as a master) data communication via the internal bus 5.
  • the internal bus communication controller 132 in accordance with an instruction from the processor 100, includes a data frame (hereinafter also referred to as “TRG_frame (IN)”) including a command (trigger) for requesting IN data to the IO unit 20.
  • a data frame including OUT data to be reflected to the IO unit 20 (hereinafter also referred to as “OUT_frame”) is sent onto the internal bus 5.
  • each IO unit 20 refreshes the input unit of its own unit, and then internally stores a data frame including the state value (IN data) after the refresh (hereinafter also referred to as “IN_frame”). Return via bus 5.
  • TRG_frame (IN) or OUT_frame may be transmitted to a specific IO unit 20 or transmitted (multicast / broadcast) to all the IO units 20 connected to the internal bus 5. Good.
  • the transmission circuit 142 generates and transmits a data frame that flows on the downlink of the internal bus 5 in accordance with an instruction from the internal bus communication controller 132.
  • the reception circuit 144 receives a data frame flowing on the uplink of the internal bus 5 and outputs it to the internal bus communication controller 132.
  • the storage unit 160 corresponds to a buffer memory that stores data transmitted through the internal bus 5. More specifically, the storage unit 160 includes a shared memory 162, a reception memory 164, and a transmission memory 166.
  • Shared memory 162 temporarily stores data exchanged between fieldbus control unit 110 and internal bus control unit 130.
  • the reception memory 164 temporarily stores IN data received from the IO unit 20 via the internal bus 5.
  • the transmission memory 166 temporarily stores OUT data included in the upper communication frame received by the fieldbus control unit 110.
  • each of the IO units 20 of the remote IO device 3 includes an inverse serial converter (de-serializer: hereinafter also referred to as “DES”) 212, 222 and a serial converter (SER: serializer: Also referred to as “SER”.) 216, 226 and repeat units 214, 224. Further, each of the IO units 20 includes a reception processing unit 230, a transmission processing unit 240, a processor 200, a shared memory 202, an IO module 206, and a nonvolatile memory 208 that are connected to each other via a bus 250. including.
  • DES de-serializer
  • SER serializer: Also referred to as “SER”.
  • the DES 212, the repeat unit 214, and the SER 216 correspond to the reception unit 210a and the transmission unit 210b for the downlink 51 illustrated in FIG. That is, these parts execute processing related to transmission / reception of data (data frames) flowing through the downlink 51.
  • the DES 222, the repeat unit 224, and the SER 226 correspond to the reception unit 220a and the transmission unit 220b for the uplink 52 illustrated in FIG.
  • the operations of the DES 222, the repeat unit 224, and the SER 226 are stopped depending on the situation.
  • the clock frequency of the internal bus 5 is relatively high (for example, on the order of GHz)
  • the power consumption of these components is relatively large, so that the power consumption is suppressed by stopping.
  • the processor 200 instructs these components to operate and stop (active / standby command).
  • the IO unit 20 functioning as a slave control unit includes a conversion circuit (DES 222, repeat unit 224, and SER 226) that converts a signal transmitted through the uplink 52. And deactivation of the uplink 52 includes power interruption to these conversion circuits.
  • DES 222, repeat unit 224, and SER 2266 converts a signal transmitted through the uplink 52.
  • deactivation of the uplink 52 includes power interruption to these conversion circuits.
  • the reception processing unit 230 includes a decoding unit 232 and a CRC check unit 234.
  • the decoding unit 232 decodes the received data frame according to a predetermined algorithm to generate data.
  • the CRC check unit 234 performs an error check (for example, a CRC (Cyclic Redundancy Check) code) on the decoded data. Then, the data determined to be normal by the error check is output to the processor 200 or the like.
  • an error check for example, a CRC (Cyclic Redundancy Check) code
  • the transmission processing unit 240 is connected to the repeat units 214 and 224, and controls the configuration and timing of the data frame to be retransmitted (forwarded) to the next-stage IO unit 20 in accordance with an instruction from the processor 200 or the like. More specifically, the transmission processing unit 240 includes a CRC generation unit 242 and an encoding unit 244. The CRC generation unit 242 calculates an error control code (CRC) for the data from the processor 200 or the like and adds it to the data. The encoding unit 244 encodes the data from the CRC generation unit 242 and outputs the encoded data to the corresponding repeat unit.
  • CRC error control code
  • the processor 200 is an arithmetic entity that mainly controls the IO unit 20. More specifically, the processor 200 stores a data frame received via the reception processing unit 230 in the shared memory 202 or executes predetermined data from the shared memory 202 by executing a program stored in advance. Is output to the transmission processing unit 240 to generate a data frame.
  • the shared memory 202 temporarily stores a reception buffer 203 for temporarily storing a data frame received via the reception processing unit 230 and a data frame for transmission to the transmission processing unit 240.
  • the shared memory 202 includes an area for storing various data.
  • the IO module 206 receives an input signal from an external switch or sensor, writes the value to the shared memory 202, and sends the signal to an external relay according to the value written in the corresponding area of the shared memory 202. And output to the actuator. That is, the IO module 206 includes at least one of an input unit that collects a state value (IN data) of an externally input signal and an output unit that outputs a signal of a specified state value (OUT data).
  • the nonvolatile memory 208 stores various data in a nonvolatile manner. More specifically, the non-volatile memory 208 holds setting information (configuration) describing setting values of each IO unit 20.
  • Each component of the master unit 10 and the IO unit 20 constituting the remote IO device 3 implements hardware such as ASIC (Application Specific Integrated Circuit) and FPGA (Field-Programmable Gate Array) from the viewpoint of speeding up the processing. It is preferable. However, some or all of the components may be implemented as software. For example, only the parts corresponding to the receivers 210a and 220a and the transmitters 210b and 220b shown in FIG. 2 are mounted using a physical circuit such as an ASIC, and the processor executes a program for the other parts. It may be realized.
  • ASIC Application Specific Integrated Circuit
  • FPGA Field-Programmable Gate Array
  • FIG. 5 is a schematic diagram showing a connection configuration of the main processing device 2 according to the present embodiment.
  • FIG. 6 is a schematic diagram showing a hardware configuration of the CPU unit 40 constituting the main processing device 2 according to the present embodiment.
  • connection configuration >> Referring to FIG. 5, also in the main processing device 2, the CPU unit 40 and one or more IO units 20-1, 20-2, 20-3, as in the above-described remote IO device 3 (see FIG. 2). Are connected to each other via an internal bus 5 (downlink 51 and uplink 52) which is a communication line so that data communication is possible. That is, in the downlink 51, data is transmitted in one direction via the downlink 51 from the CPU unit 40 functioning as a master control unit to the IO unit 20 functioning as a slave control unit. On the other hand, in the uplink 52, data is transmitted in one direction via the uplink 52 from one of the IO units 20 to the CPU unit 40.
  • downlink 51 data is transmitted in one direction via the downlink 51 from the CPU unit 40 functioning as a master control unit to the IO unit 20 functioning as a slave control unit.
  • uplink 52 data is transmitted in one direction via the uplink 52 from one of the IO units 20 to the CPU unit 40.
  • each of the IO units 20 When each of the IO units 20 receives data transmitted through the downlink 51 or the uplink 52, the IO unit 20 decodes the data and executes necessary processing. Each IO unit 20 regenerates the data and then re-sends (forwards) the data to the next-stage IO unit 20. In order to realize such sequential transfer of data, each IO unit 20 includes a receiving unit (RX) 210a and a transmitting unit (TX) 210b with respect to the downlink 51, and with respect to the uplink 52, the receiving unit 220a and A transmission unit 220b is included.
  • RX receiving unit
  • TX transmitting unit
  • the CPU unit 40 includes a processor 150, a fieldbus control unit 110, a reception unit 112, a transmission unit 114, and an internal bus control unit 130.
  • the CPU unit 40 of the main processing device 2 includes a processor 150, a main memory 152, a nonvolatile memory 154, a fieldbus control unit 110, a receiving unit 112, a transmitting unit 114, an internal Bus controller 130. Since the basic configuration related to data communication of the CPU unit 40 is the same as that of the above-described master unit 10 (FIG. 2), the description of corresponding portions (denoted with the same reference numerals) will not be repeated.
  • the processor 150 of the CPU unit 40 executes a user program related to target control. More specifically, the CPU unit 40 reads the user program 156 from the non-volatile memory 154 and the like, and develops and executes it in the main memory 152. By executing this user program, the state value to be output from the output unit of the IO unit 20 is sequentially calculated based on the state value detected by the input unit of the IO unit 20.
  • a method of transferring data to all slave control units connected to the master control unit all at once (multicast or broadcast).
  • the data frame transmitted by the master control unit via the downlink 51 is transferred among all the slave control units.
  • the TRG_frame (IN) and OUT_frame described above can be transferred in this manner.
  • a method in which the slave control unit transfers data to the master control unit (message transfer) on condition that the transmission right is given from the master control unit.
  • a data frame (hereinafter also referred to as “TRG_frame (MSG)”) including a command (trigger) for giving a transmission right to the slave control unit is transmitted from the master control unit.
  • TRG_frame MSG
  • the master control unit first grants a transmission right for the uplink 52 to any one of the slave control units.
  • the data frame transmitted via the uplink 52 by the slave control unit to which the transmission right is given is transferred to the master control unit.
  • Embodiment 1 As the first embodiment, an example in which the internal bus 5 is configured with one channel (one downlink 51 and one uplink 52) will be described. In the first embodiment, an example applied to the internal bus 5 of the remote IO device 3 will be described.
  • Embodiment 1 a method will be described in which the downlink 51 is kept active and the uplink 52 (the reception unit 220a and the transmission unit 220b shown in FIG. 2) is made active only during a necessary period.
  • FIG. 7 is a diagram for explaining a method for realizing low power consumption in the remote IO device 3 according to the first embodiment.
  • FIG. 7A shows a state in which both the downlink 51 and the uplink 52 are active
  • FIG. 7B shows that the uplink 51 is maintained while the downlink 51 is kept active. Indicates a state of rest.
  • the master unit 10 that functions as a master control unit includes a receiving circuit (receiving circuit 144 in the internal bus control unit 130) that receives a signal transmitted through the uplink 52, and the uplink 52 is deactivated. During this period, the power supply of the receiving circuit 144 is also shut off. As a result, power consumption can be reduced not only in the IO unit 20 but also in the CPU unit 40.
  • the power consumption is reduced by maintaining the state shown in FIG. 7B as much as possible.
  • the downlink 51 is maintained in an active state, thereby facilitating the activation / pause control of the uplink 52.
  • the remote IO device 3 receives OUT data from the main processing device 2 through the field bus 4 that is a higher-level communication network, and transmits the state values (IN data) collected by the input unit of the own device to the main processing device 2. .
  • the fieldbus 4 In addition, on the fieldbus 4, higher order communication frames are periodically transmitted.
  • data is updated based on the timing at which the higher communication frame arrives. More specifically, the output value of the IO module 206 (FIG. 4) is updated based on the OUT data included in the reached upper communication frame (hereinafter also referred to as “OUT data refresh”). Also, before the next higher communication frame arrives, the latest status value (IN data) detected by the IO module 206 (FIG. 4) is transferred to the master unit 10 (hereinafter also referred to as “IN data refresh”). .) As a result, when the upper communication frame arrives, the latest state value (IN data) can be written into the upper communication frame.
  • the active / inactive of the uplink 52 as described above is controlled by the master control unit via the downlink 51. More specifically, the master unit 10 functioning as a master control unit transmits a data frame including a command for activating the receiving unit 220a and the transmitting unit 220b in the dormant state via the downlink 51 (hereinafter “WakeUP_frame”). And a data frame (hereinafter, also referred to as “PowerDown_frame”) including a command for pausing the receiving unit 220a and the transmitting unit 220b in the active state is transmitted according to the schedule.
  • the IO unit 20 that has received one of the data frames executes a designated process (activation / pause of the receiving unit 220a and the transmitting unit 220b).
  • FIG. 8 is a time chart showing a communication procedure in the remote IO device 3 according to the first embodiment.
  • FIG. 8 shows a communication procedure when OUT data refresh and IN data refresh are executed every time the upper communication frame 300 arrives. Therefore, the communication procedure shown in FIG. 8 is repeated every T1 which is the control cycle of the fieldbus 4. It is assumed that the uplink 52 is in a dormant state immediately before the arrival of the upper communication frame 300.
  • FIG. 8A shows a data frame transmitted through the fieldbus 4 which is a higher-level communication network.
  • FIG. 8B shows a data frame transmitted through the downlink 51 between the master unit 10 and the first IO unit 20-1.
  • FIG. 8C shows a data frame transmitted through the uplink 52 between the first IO unit 20-1 and the master unit 10.
  • FIG. 8D shows a data frame transmitted on the downlink 51 between the first IO unit 20-1 and the second IO unit 20-2.
  • FIG. 8E shows a data frame transmitted through the uplink 52 between the second IO unit 20-2 and the first IO unit 20-1.
  • the master unit 10 transmits a WakeUP_frame 402 via the downlink 51 and activates the dormant uplink 52 (reception unit 220a and transmission unit 220b). To do. That is, the master unit 10 transmits a command (WakeUP_frame 402) for activating the uplink 52 to the IO unit 20 via the downlink 51 when data should be acquired from the IO unit 20.
  • This WakeUP_frame 402 is transmitted by multicast or broadcast. Therefore, as shown in FIGS. 8B and 8D, after being transferred from the master unit 10 to the IO unit 20-1, it is further transferred from the IO unit 20-1 to the IO unit 20-2. In FIG. 8, since the time required for transfer is extremely short, it is ignored.
  • the IO unit 20 that has received the WakeUP_frame 402 activates the reception unit 220a and the transmission unit 220b (DES 222, repeat unit 224, and SER 226 shown in FIG. 4), and In order to notify the reception unit 220a or the transmission unit 220b of the adjacent master unit 10 or IO unit 20 of the existence of the own unit, a training signal 502 is transmitted.
  • This training signal 502 is basically a meaningless noise signal and is used to notify other units that the own unit is activated. That is, the IO unit 20 transmits a dummy signal on the uplink 52 over a predetermined period in response to a command (WakeUP_frame 402) for activating the uplink 52.
  • the master unit 10 transmits OUT_frame 404 via the downlink 51.
  • This OUT_frame 404 includes OUT data extracted from the upper communication frame.
  • the IO unit 20 that has received the OUT_frame 404 updates the output value of the IO module 206 based on the OUT data included therein.
  • the master unit 10 transmits a message 406 to the specific IO unit 20. If the message 406 is directed to the IO unit 20-1, the IO unit 20-1 does not transfer the message 406 to the next stage (see FIG. 8D).
  • the master unit 10 transmits data to be passed to the IO unit 20 to the IO unit 20 via the downlink 51 following the command (WakeUP_frame 402) for activating the uplink 52.
  • each IO unit 20 starts data transfer to the master unit 10 when the transmission of the training signal is completed (the training period ends). For example, if the transmission right is given to the IO unit 20-1, the IO unit 20-1 transmits a message 504 to the master unit 10 as shown in FIG.
  • each IO unit 20 performs IN data refresh. That is, each of the IO units 20 acquires the latest state value input to the IO module 206 and transmits an IN_frame 506 including the latest state value to the master unit 10.
  • the IN_frame 506 is sequentially transmitted from each IO unit 20 to the master unit 10 sequentially.
  • the master unit 10 that has received the IN_frame 506 determines that the execution of the OUT data refresh and the IN data refresh has been completed, transmits the PowerDown_frame 408 via the downlink 51, and the active uplink 52 (the reception unit 220a and the transmission unit 220b). ). That is, the master unit 10 that functions as the master control unit, when data transmission from the IO unit 20 that functions as the slave control unit via the uplink 52 is completed, commands to deactivate the uplink 52 (PowerDown_frame 408). Is transmitted to the IO unit 20 via the downlink 51.
  • This dormant state of the uplink 52 is continued until a subsequent upper communication frame arrives.
  • the master unit 10 instructs to deactivate the uplink 52. (PowerDown_frame) is transmitted to the IO unit 20 via the downlink 51.
  • the IO unit 20 keeps the downlink 51 active, and activates / deactivates the uplink 52 in accordance with a command (WakeUP_frame 402 / PowerDown_frame 408) transmitted from the master unit 10 via the downlink 51. .
  • FIG. 9 is a time chart showing a communication procedure in the remote IO device 3 according to the modification of the first embodiment.
  • FIG. 9 shows a communication procedure when OUT data refresh and IN data refresh are executed every time the upper communication frame 300 arrives. It is assumed that the uplink 52 is in a dormant state immediately before the arrival of the upper communication frame 300.
  • FIG. 9A shows a data frame transmitted through the fieldbus 4 which is a higher-level communication network.
  • FIG. 9B shows a data frame transmitted through the downlink 51 between the master unit 10 and the first IO unit 20-1.
  • FIG. 9C shows a data frame transmitted through the uplink 52 between the first IO unit 20-1 and the master unit 10.
  • FIG. 9D shows a data frame transmitted through the downlink 51 between the first IO unit 20-1 and the second IO unit 20-2.
  • FIG. 9E shows a data frame transmitted on the uplink 52 between the second IO unit 20-2 and the first IO unit 20-1.
  • the master unit 10 transmits a WakeUP_frame 402 via the downlink 51 and activates the dormant uplink 52 (reception unit 220a and transmission unit 220b). To do. That is, the master unit 10 transmits a command (WakeUP_frame 402) for activating the uplink 52 to the IO unit 20 via the downlink 51 when data should be acquired from the IO unit 20.
  • the IO unit 20 that has received the WakeUP_frame 402 activates the reception unit 220a and the transmission unit 220b (DES 222, repeat unit 224, and SER 226 illustrated in FIG. 4), and In order to notify the reception unit 220a or the transmission unit 220b of the adjacent master unit 10 or IO unit 20 of the existence of the own unit, a training signal 502 is transmitted. That is, the IO unit 20 transmits a dummy signal on the uplink 52 over a predetermined period in response to a command (WakeUP_frame 402) for activating the uplink 52.
  • a command WikeUP_frame 402
  • the master unit 10 subsequently transmits OUT_frame 404 via the downlink 51.
  • This OUT_frame 404 includes OUT data extracted from the upper communication frame.
  • the IO unit 20 that has received the OUT_frame 404 updates the output value of the IO module 206 based on the OUT data included therein. Further, the master unit 10 transmits a message 406 to the specific IO unit 20.
  • the master unit 10 transmits data to be passed to the IO unit 20 to the IO unit 20 via the downlink 51 following the command (WakeUP_frame 402) for activating the uplink 52.
  • each IO unit 20 starts data transfer to the master unit 10 when the transmission of the training signal is completed (the training period ends). For example, if the transmission right is given to the IO unit 20-1, the IO unit 20-1 transmits the message 504 to the master unit 10 as shown in FIG.
  • the master unit 10 that has received the message 504 from the IO unit 20 transmits the PowerDown_frame 408 via the downlink 51, and temporarily pauses the uplink 52 (the receiving unit 220a and the transmitting unit 220b) in the active state.
  • the master unit 10 causes the IN data refresh to be executed in time for the arrival of the subsequent upper communication frame. That is, as shown in FIG. 9B, the master unit 10 transmits a WakeUP_frame 402 via the downlink 51, and reactivates the dormant uplink 52 (reception unit 220a and transmission unit 220b). As illustrated in FIGS. 9C and 9E, the IO unit 20 that has received the WakeUP_frame 402 activates the reception unit 220a and the transmission unit 220b (DES 222, repeat unit 224, and SER 226 illustrated in FIG. 4), and A training signal 502 is transmitted. Subsequently, each IO unit 20 performs IN data refresh.
  • each of the IO units 20 acquires the latest state value input to the IO module 206 and transmits an IN_frame 506 including the latest state value to the master unit 10.
  • the IN_frame 506 is sequentially transmitted from each IO unit 20 to the master unit 10 sequentially.
  • the master unit 10 that has received the IN_frame 506 transmits the PowerDown_frame 408 via the downlink 51, and again pauses the uplink 52 (the reception unit 220a and the transmission unit 220b) in the active state.
  • This dormant state of the uplink 52 is continued until a subsequent upper communication frame arrives.
  • the master unit 10 deactivates the uplink 52 when the data transmission (OUT data refresh) from the IO unit 20 via the uplink 52 is completed.
  • a command (PowerDown_frame) is transmitted to the IO unit 20 via the downlink 51.
  • the IO unit 20 keeps the downlink 51 active, and activates / deactivates the uplink 52 in accordance with a command (WakeUP_frame 402 / PowerDown_frame 408) transmitted from the master unit 10 via the downlink 51. .
  • the uplink 52 is kept in a dormant state as much as possible.
  • the uplink 52 is maintained in a dormant state, when any event occurs in any of the IO units 20, there is no means for transmitting it to the master unit 10.
  • FIG. 10 is a schematic diagram illustrating a connection configuration of the remote IO device 3 according to the second embodiment.
  • the remote IO device 3 according to the second embodiment is different from the connection configuration shown in FIG. 2 in that an interrupt bus 55 is added.
  • the interrupt bus 55 is a communication line for transmitting an interrupt factor generated in each IO unit 20 to the master unit 10.
  • FIG. 11 is a schematic diagram showing a logic circuit related to the transfer of the interrupt bus 55 implemented in the remote IO device 3 according to the second embodiment.
  • each IO unit 20 includes an OR circuit (OR circuit) inserted into interrupt bus 55. That is, a signal transferred via the interrupt bus 55 is input to one input port of the logical sum circuit, and a signal indicating the occurrence of the interrupt factor is input to the corresponding input unit 20 to the other input port.
  • the end of the interrupt bus 55 is connected to a bus interrupt input port in the internal bus control unit 130 of the master unit 10.
  • information indicating the logical sum of interrupt factors generated in each IO unit 20 is input to the master unit 10. In other words, even if an interrupt factor occurs in any IO unit 20, the master unit 10 is notified of the occurrence.
  • the master unit 10 can execute processing in an event manner.
  • the interrupt bus 55 is provided separately from the uplink 52, even when the uplink 52 is in a suspended state, an interrupt factor generated in any IO unit 20 can be detected. Since the interrupt bus 55 only needs to be able to transmit an ON / OFF signal, it is not necessary to increase the clock frequency (transmission frequency) unlike the internal bus 5. Therefore, even when the interrupt bus 55 is provided, the effect of reducing power consumption can be obtained by suspending the uplink 52.
  • FIG. 12 is a time chart showing a communication procedure in the remote IO device 3 according to the second embodiment.
  • FIG. 12 assumes an example in which the master unit 10 executes an interrupt process when an interrupt factor has occurred in any of the IO units 20 via the interrupt bus 55.
  • time chart shown in FIG. 12 differs from the time chart shown in FIG. 8 in the processing when the interrupt bus 55 is driven ON. Therefore, mainly describes processes of these, will not be described repeatedly in detail the same processing as FIG.
  • interrupt bus 55 is driven ON after the preceding upper communication frame arrives, OUT data refresh and IN data refresh are executed, and the uplink 52 is in a dormant state. .
  • the master unit 10 executes interrupt processing.
  • interrupt processing there is processing for notifying information to the main processing device 2 via the fieldbus 4 in an event manner.
  • the master unit 10 transmits a WakeUP_frame 402 via the downlink 51, and the dormant uplink 52 ( The receiver 220a and transmitter 220b) are activated. That is, the master unit 10 transmits a command (WakeUP_frame 402) for activating the uplink 52 to the IO unit 20 via the downlink 51 when data should be acquired from the IO unit 20.
  • the IO unit 20 that has received the WakeUP_frame 402 activates the reception unit 220a and the transmission unit 220b (DES 222, the repeat unit 224, and the SER 226 illustrated in FIG. 4), and transmits the training signal 502. Send. That is, the IO unit 20 transmits a dummy signal on the uplink 52 over a predetermined period in response to a command (WakeUP_frame 402) for activating the uplink 52.
  • the IO unit 20 transmits a message 510 to the master unit 10 using the interrupt frame. Further, the IO unit 20 performs a refresh for each IN data. In other words, the IO unit 20 acquires the latest state value related to the specific input input to the IO module 206 and transmits IN_frame 512 including the latest state value to the master unit 10.
  • the master unit 10 that received the IN_frame512 executes refresh each of the OUT data. That is, the master unit 10 transmits the OUT_frame 410 including the OUT data related to the interrupt processing via the downlink 51, and then transmits the PowerDown_frame 408, and the uplink 52 (the reception unit 220a and the transmission unit 220b) in the active state. Is paused again.
  • This dormant state of the uplink 52 is continued until a subsequent upper communication frame arrives.
  • the master unit 10 when data reception (IN data refresh) from the IO unit 20 via the uplink 52 is completed, the master unit 10 instructs to deactivate the uplink 52. (PowerDown_frame) is transmitted to the IO unit 20 via the downlink 51. As shown in FIG. 12, the master unit 10 periodically and / or eventally generates a command (PowerDown_frame) for activating the uplink 52.
  • PowerDown_frame a command for activating the uplink 52.
  • the IO unit 20 keeps the downlink 51 active, and activates / deactivates the uplink 52 in accordance with a command (WakeUP_frame 402 / PowerDown_frame 408) transmitted from the master unit 10 via the downlink 51. .
  • Embodiment 3 a configuration is described in which a kind of command / response method is exchanged between the master control unit and the slave control unit.
  • no dummy signal is transmitted on the uplink 52 even when the slave control unit receives WakeUP_frame and activates it. Instead, when any command (command) is correctly received from the master control unit, the slave control unit returns an acknowledgment (ACK).
  • ACK acknowledgment
  • FIG. 13 is a time chart showing a communication procedure in the remote IO device 3 according to the third embodiment.
  • FIG. 13 shows, as an example, a communication procedure in the remote IO device 3 according to the second embodiment shown in FIG. 10 described above. More specifically, in FIG. 13, as in the second embodiment described above, when the occurrence of an interrupt factor in any IO unit 20 is transmitted via the interrupt bus 55, the master unit 10. Is assumed to execute interrupt processing. That is, in the time chart shown in FIG. 13, every time the upper communication frame 300 arrives, OUT data refresh and IN data refresh are periodically executed, and an interrupt factor is generated, so that message transfer is executed in an event manner. An example is shown.
  • the master unit 10 transmits a WakeUP_frame 402 via the downlink 51 (see FIG. 13B).
  • the dormant uplink 52 (reception unit 220a and transmission unit 220b) is activated (see FIG. 13C). That is, the master unit 10 transmits a command (WakeUP_frame 402) for activating the uplink 52 to the IO unit 20 via the downlink 51 when data should be acquired from the IO unit 20.
  • the IO unit 20 that has received the WakeUP_frame 402 activates the reception unit 220a and the transmission unit 220b (DES 222, repeat unit 224, and SER 226 illustrated in FIG. 4) and is an acknowledgment.
  • ACK 522 is transmitted to the master unit 10.
  • the master unit 10 that has received the ACK 522 transmits OUT_frame 404 via the downlink 51 as shown in FIG. Subsequently, the master unit 10 transmits TRG_frame (IN) 420 for executing IN data refresh to the IO unit 20 via the downlink 51.
  • the IO unit 20 that has received the TRG_frame (IN) 420 acquires the latest state value input to the IO module 206, and uses the IN_frame 506 including the latest state value as the master unit. 10 to send.
  • the master unit 10 that has received the IN_frame 506 determines that the execution of the OUT data refresh and the IN data refresh has been completed, transmits the PowerDown_frame 408 via the downlink 51, and increases the active state.
  • the link 52 (reception unit 220a and transmission unit 220b) is suspended.
  • the master unit 10 transmits the WakeUP_frame 402 via the downlink 51, and the dormant uplink 52 (the receiving unit 220a and the receiving unit 220a and The transmitter 220b) is activated. That is, the master unit 10 transmits a command (WakeUP_frame 402) for activating the uplink 52 to the IO unit 20 via the downlink 51 when data should be acquired from the IO unit 20.
  • the IO unit 20 that has received the WakeUP_frame 402 activates the reception unit 220a and the transmission unit 220b (DES 222, repeat unit 224, and SER 226 illustrated in FIG. 4) and is an acknowledgment.
  • ACK 522 is transmitted to the master unit 10.
  • the master unit 10 that has received the ACK 522 transmits a message 406 via the downlink 51 as shown in FIG.
  • the master unit 10 transmits a TRG_frame (MSG) 424 for requesting the message 504 from the IO unit 20 to the IO unit 20 via the downlink 51.
  • the IO unit 20 that has received the TRG_frame (MSG) 424 transmits a message 504 to the master unit 10 (see FIG. 13C).
  • the master unit 10 that has received the message 504 determines that the message transfer has been completed, transmits the PowerDown_frame 408 via the downlink 51 (see FIG. 13B), and the uplink 52 in the active state (the receiving unit 220a and the transmission).
  • the unit 220b) is paused again.
  • the master unit 10 that functions as the master control unit completes the command (in order to deactivate the uplink 52 when the data transmission from the IO unit 20 that functions as the slave control unit via the uplink 52 is completed.
  • PowerDown_frame 408 is transmitted to the IO unit 20 via the downlink 51.
  • This dormant state of the uplink 52 is continued until a subsequent upper communication frame arrives.
  • the command for deactivating the uplink 52 is provided.
  • (PowerDown_frame) is transmitted to the IO unit 20 via the downlink 51.
  • the master unit 10 periodically and / or eventally generates a command (PowerDown_frame) for activating the uplink 52.
  • the IO unit 20 keeps the downlink 51 active, and activates / deactivates the uplink 52 in accordance with a command (WakeUP_frame 402 / PowerDown_frame 408) transmitted from the master unit 10 via the downlink 51. .
  • Embodiment 4 In the above-described first to third embodiments, the communication procedure in the internal bus 5 of the remote IO device 3 has been illustrated, but it can also be applied to the internal bus 5 of the main processing device 2. Hereinafter, a communication procedure in the internal bus 5 of the main processing device 2 will be described.
  • the internal bus 5 of the main processing device 2 can execute the same communication procedure as that of the internal bus 5 of the remote IO device 3, but the main processing device 2 uses the execution timing of the user program in the CPU unit 40 as a reference. Thus, OUT data refresh and IN data refresh are executed.
  • FIG. 14 is a time chart showing a communication procedure in the main processing device 2 according to the fourth embodiment.
  • FIG. 14 shows a communication procedure when OUT data refresh and IN data refresh are executed each time execution of the user program 800 is completed in the CPU unit 40. Therefore, the communication procedure shown in FIG. 14 is repeated for each PLC operation cycle T2 is performed periodically of the user program 800. It is assumed that the uplink 52 is in a dormant state immediately before and during execution of the user program 800.
  • FIG. 14A shows a program execution state in the CPU unit 40.
  • FIG. 14B shows a data frame transmitted on the downlink 51 between the CPU unit 40 and the first IO unit 20-1.
  • FIG. 14C shows a data frame transmitted through the uplink 52 between the first IO unit 20-1 and the CPU unit 40.
  • FIG. 14D shows a data frame transmitted through the downlink 51 between the first IO unit 20-1 and the second IO unit 20-2.
  • FIG. 14E shows a data frame transmitted through the uplink 52 between the second IO unit 20-2 and the first IO unit 20-1.
  • the CPU unit 40 transmits a WakeUP_frame 402 via the downlink 51 as shown in FIG. 14B. That is, the CPU unit 40 functioning as the master control unit sends a command (WakeUP_frame 402) for activating the uplink 52 to the IO unit 20 via the downlink 51 when data should be acquired from the IO unit 20. Send.
  • a command WikeUP_frame 402
  • the IO unit 20 that has received the WakeUP_frame 402 activates the reception unit 220a and the transmission unit 220b (DES 222, repeat unit 224, and SER 226 illustrated in FIG. 4), and In order to notify the reception unit 220a or the transmission unit 220b of the adjacent CPU unit 40 or IO unit 20 of the existence of the own unit, a training signal 502 is transmitted. That is, the IO unit 20 transmits a dummy signal on the uplink 52 over a predetermined period in response to a command (WakeUP_frame 402) for activating the uplink 52.
  • a command WikeUP_frame 402
  • the CPU unit 40 transmits OUT_frame 404 via the downlink 51.
  • This OUT_frame 404 includes OUT data such as a calculation result obtained by executing the user program.
  • the IO unit 20 that has received the OUT_frame 404 updates the output value of the IO module 206 based on the OUT data included therein.
  • the CPU unit 40 transmits a message 406 to the specific IO unit 20.
  • the CPU unit 40 transmits the data to be transferred to the IO unit 20 to the IO unit 20 via the downlink 51 following the instruction (WakeUP_frame 402) for activating the uplink 52.
  • each IO unit 20 starts data transfer to the CPU unit 40 when the transmission of the training signal is completed (the training period ends). For example, if the transmission right is given to the IO unit 20-1, the IO unit 20-1 transmits a message 504 to the CPU unit 40 as shown in FIG.
  • each IO unit 20 performs IN data refresh. That is, each of the IO units 20 acquires the latest state value input to the IO module 206, and, as shown in FIGS. 14C and 14E, stores the IN_frame 506 including the latest state value in the CPU unit. 40.
  • the CPU unit 40 that has received the IN_frame 506 determines that the execution of the OUT data refresh and the IN data refresh has been completed, transmits the PowerDown_frame 408 via the downlink 51, and the active uplink 52 (the reception unit 220a and the transmission unit 220b). ).
  • the sleep state of the uplink 52 is continued until the next PLC calculation cycle is started.
  • a communication procedure as shown in FIG. 9 can be adopted. That is, after the uplink 52 is activated, the transmission of the message 504 from the IO unit 20 and the transmission of the IN_frame 506 may be performed separately.
  • the CPU unit 40 instructs to deactivate the uplink 52. (PowerDown_frame) is transmitted to the IO unit 20 via the downlink 51.
  • the IO unit 20 keeps the downlink 51 active, and activates / deactivates the uplink 52 in accordance with a command (WakeUP_frame 402 / PowerDown_frame 408) sent from the CPU unit 40 via the downlink 51. .
  • Embodiment 5 In the above-described fourth embodiment, the example in which the internal bus 5 is configured with one channel (one downlink 51 and one uplink 52) has been described. On the other hand, in the fifth embodiment, an example in which the internal bus 5 is composed of a plurality of channels will be described.
  • FIG. 15 is a schematic diagram illustrating a connection configuration of the main processing device 2 # according to the fifth embodiment.
  • main processing apparatus 2 # according to the fifth embodiment in addition to downlink 51 and uplink 52, downlink 53 and uplink 54 are compared with the connection configuration shown in FIG. The point that is added is different.
  • the downlink 51 and the uplink 52 are referred to as one channel (1ch), and the downlink 53 and the uplink 54 are referred to as two channels (2ch).
  • the communication line according to the fifth embodiment includes two downlinks 51 and 53 for transmitting data from the CPU unit 40 functioning as a master control unit to the IO unit 20 functioning as a slave control unit, and the IO unit 20. And two uplinks 52 and 54 for transmitting data to the CPU unit 40.
  • each of the IO units 20 # -1, 20 # -2, 20 # -3 has two channel receiving units (RX) 230a, 240a. And transmission units (TX) 230b and 240b. Since other configurations have been described above, detailed description will not be repeated.
  • Embodiment 5 data communication is performed using both 1 channel and 2 channels. At this time, in each channel, the uplinks 52 and 54 are kept in a dormant state as much as possible. Then, the CPU unit 40 # transmits a command to activate / deactivate the one-channel uplink 52 via the one-channel downlink 51, and transmits two instructions via the two-channel downlink 53. Send a command to activate / deactivate the uplink 54 of the channel.
  • the internal bus 5 may be the speed of data communication in the internal bus 5 to a multiple.
  • FIG. 16 is a time chart showing a communication procedure in the main processing device 2 # according to the fifth embodiment.
  • FIG. 16 shows an example in which periodic OUT data refresh and IN data refresh are performed in parallel using two channels. The OUT data refresh and the IN data refresh are repeated every PLC operation cycle T2.
  • IO unit 20 # in OUT data refresh, IO unit 20 # returns an affirmative response (ACK) to CPU unit 40 # when OUT_frame including OUT data is successfully received.
  • ACK affirmative response
  • uplinks 52 and 54 are in a dormant state immediately before the execution of the user program 800 is started.
  • FIG. 16A shows a program execution state in the CPU unit 40 #.
  • FIG. 16B shows a data frame transmitted on the downlink 51 (one channel) between the CPU unit 40 # and the IO unit 20 #.
  • FIG. 16C shows a data frame transmitted through the uplink 52 (one channel) between the IO unit 20 # and the CPU unit 40 #.
  • FIG. 16D shows a data frame transmitted through the downlink 53 (2 channels) between the CPU unit 40 # and the IO unit 20 #.
  • FIG. 16E shows a data frame transmitted through the uplink 54 (two channels) between the IO unit 20 # and the CPU unit 40 #.
  • the CPU unit 40 # transmits the WakeUP_frame 402 via the one-channel downlink 51, and enters the dormant state.
  • One-channel uplink 52 (receiving unit 220a and transmitting unit 220b) is activated.
  • the CPU unit 40 # transmits the WakeUP_frame 602 via the 2-channel downlink 53, and the dormant 2-channel uplink 54 (the reception unit 240a and the transmission unit). 240b) is activated.
  • the CPU unit 40 # sends a command (WakeUP_frame 402 and 604) for activating the uplinks 52 and 54 via the downlinks 51 and 53 when the data is to be acquired from the IO unit 20 #. 20 # respectively.
  • the IO unit 20 # that has received the WakeUP_frame 402 activates the reception unit 220a and the transmission unit 220b and receives the reception of the adjacent CPU unit 40 # or the IO unit 20 #. to notify the existence of the own unit against part 220a or transmission unit 220b, it transmits a training signal 502.
  • the IO unit 20 # that has received the WakeUP_frame 602 activates the receiving unit 240a and the transmitting unit 240b, and the CPU unit 40 # or the IO unit 20 # in the vicinity. to notify the existence of the own unit to the receiving unit 240a or the transmission unit 240b, it transmits a training signal 702.
  • the IO unit 20 # transmits a dummy signal on the uplinks 52 and 54 over a predetermined period in response to a command (WakeUP_frame 402) for activating the uplinks 52 and 54, respectively.
  • the CPU unit 40 # subsequently transmits OUT_frame 404 via the 1-channel downlink 51 and transmits OUT_frame 604 via the 2-channel downlink 53.
  • the IO unit 20 # that has received the OUT_frame 404 updates the output value of the IO module 206 based on the OUT data included therein.
  • the IO unit 20 # that has received the OUT_frame 604 updates the output value of the IO module 206 based on the OUT data included therein.
  • the IO unit 20 # transmits an ACK 520 and an SCK 720 to the CPU unit 40 #, respectively.
  • the CPU unit 40 # that has received the ACK 520 transmits the PowerDown_frame 408 via the one-channel downlink 51, as shown in FIG. 16B, and transmits the uplink 52 (the receiving unit 220a and the transmitting unit 220b) in the active state. Pause once.
  • the CPU unit 40 # that has received the ACK 720 transmits the PowerDown_frame 608 via the 2-channel downlink 53, and the active uplink 54 (the receiving unit 240a and the transmission).
  • the unit 240b) is temporarily paused.
  • the CPU unit 40 # causes the IN data refresh to be executed in time for the arrival of the subsequent upper communication frame. That is, as shown in FIG. 16B, the CPU unit 40 # transmits the WakeUP_frame 402 via the one-channel downlink 51, and the one-channel uplink 52 in the dormant state (the receiving unit 220a and the transmitting unit 220b). Reactivate In parallel, as shown in FIG. 16 (d), the CPU unit 40 # transmits the WakeUP_frame 602 via the 2-channel downlink 53, and the dormant 2-channel uplink 54 (the reception unit 240a and the transmission unit). 240b) is activated again.
  • the IO unit 20 # that has received the WakeUP_frame 402 activates the reception unit 220a and the transmission unit 220b again and transmits a training signal 502.
  • the IO unit 20 # that has received the WakeUP_frame 602 activates the receiving unit 240a and the transmitting unit 240b, and the CPU unit 40 # or the IO unit 20 # in the vicinity. to notify the existence of the own unit to the receiving unit 240a or the transmission unit 240b, it transmits a training signal 702.
  • the CPU unit 40 # transmits TRG_frame (IN) 420 for requesting IN data to the IO unit 20 # via the one-channel downlink 51.
  • a TRG_frame (IN) 620 requesting IN data is transmitted to the IO unit 20 # via the 2-channel downlink 53.
  • the CPU unit 40 # that has received the IN_frame 506 transmits the PowerDown_frame 408 via the one-channel downlink 51, and again pauses the active one-channel uplink 52 (the reception unit 220a and the transmission unit 220b).
  • the CPU unit 40 # that has received the IN_frame 706 transmits the PowerDown_frame 608 via the 2-channel downlink 53, and again pauses the active 2-channel uplink 54 (the reception unit 240a and the transmission unit 240b). .
  • the internal bus 5 serving as a communication line includes a downlink 51 and a downlink 51 for transmitting data from the CPU unit 40 # serving as a master control unit to the IO unit 20 serving as a slave control unit. 53 and uplinks 52 and 54 for transmitting data from the IO unit 20 to the CPU unit 40 #.
  • the IO unit 20 keeps both the downlinks 51 and 53 active, and activates / deactivates the corresponding uplink according to a command from the CPU unit 40 # transmitted via the uplink 52 or 54. To do.
  • the CPU unit 40 # issues a command (WakeUP_frame 402, 604 / PowerDown_frame 408, 608) for activating / deactivating the 2-channel downlink 53 and uplink 54 to the downlink 51, 53.
  • a command WakeUP_frame 402, 604 / PowerDown_frame 408, 608 for activating / deactivating the 2-channel downlink 53 and uplink 54 to the downlink 51, 53.
  • the CPU unit 40 # periodically and / or generates an instruction (PowerDown_frame) for activating the uplinks 52 and 54.
  • the IO unit 20 # keeps the downlink 51 active, and the uplinks 52 and 54 are in accordance with commands (WakeUP_frame 402, 604 / PowerDown_frame 408, 608) transmitted from the CPU unit 40 # via the downlink 51. Activate / deactivate.
  • Embodiment 6 In the above-described fourth embodiment, the uplink 52 is kept in a dormant state as much as possible. When the uplink 52 is maintained in the dormant state, when any event occurs in any of the IO units 20, there is no means for transmitting it to the CPU unit 40.
  • FIG. 17 is a schematic diagram showing a connection configuration of the main processing device 2 according to the sixth embodiment.
  • main processing apparatus 2 according to the sixth embodiment is different from the connection configuration shown in FIG. 5 in that an IRQ bus 56 is added.
  • the IRQ bus 56 is a communication line for transmitting an interrupt generated in each IO unit 20 to the CPU unit 40.
  • an interrupt occurs in any of the IO unit 20
  • a particular IRQ showing an interrupt is notified to the CPU unit 40.
  • the CPU unit 40 can execute processing in an event in response to the input of this IRQ.
  • FIG. 18 is a time chart showing a communication procedure in the main processing device 2 according to the sixth embodiment.
  • FIG. 18 assumes an example in which the CPU unit 40 executes an interrupt process when an interrupt that has occurred in any of the IO units 20 is transmitted via the IRQ bus 56.
  • the CPU unit 40 does not execute the pre-programmed message processing 810 and interrupt processing 820 in an event manner as compared with the time chart shown in FIG. 16. by interrupt via the IRQ bus 56 is notified, and differs in that the interrupt processing is executed. Therefore, mainly describes processes of these, will not be described repeatedly in detail the same processing as FIG. 16.
  • OUT data refresh and IN data refresh are executed, and the uplink 52 enters a sleep state. And an interrupt is input.
  • the CPU unit 40 executes the interrupt input process 822 related to the IRQ and the designated interrupt process 824.
  • refresh is executed between the CPU unit 40 and the specific IO unit 20 each time. More specifically, when an interrupt input is given via the IRQ bus 56 (see FIG. 18D), the CPU unit 40 transmits a WakeUP_frame 402 via the downlink 51, and the uplink 52 is in the dormant state. (Receiver 220a and transmitter 220b) are activated.
  • the IO unit 20 that has received the WakeUP_frame 402 activates the reception unit 220a and the transmission unit 220b (DES 222, repeat unit 224, and SER 226 illustrated in FIG. 4), and adjacent CPU units.
  • the training signal 502 is transmitted to notify the receiving unit 220a or the transmitting unit 220b of the 40 or IO unit 20 of the presence of the own unit.
  • the CPU unit 40 transmits a TRG_frame (MSG) 424 for requesting the message 504 from the IO unit 20 to the IO unit 20 via the downlink 51.
  • the IO unit 20 that has received the TRG_frame (MSG) 424 transmits a message 504 to the CPU unit 40 (see FIG. 18C).
  • the CPU unit 40 that has received the message 504 determines that the message transfer has been completed, and transmits the PowerDown_frame 408 via the downlink 51 (see FIG. 18B), and the active state uplink 52 (the receiving unit 220a and the transmission).
  • the unit 220b) is paused again.
  • the CPU unit 40 transmits a command (WakeUP_frame 402) for activating / deactivating the uplink 52 to the IO unit 20 via the downlink 51.
  • a command (WakeUP_frame 402) for activating / deactivating the uplink 52 to the IO unit 20 via the downlink 51.
  • the CPU unit 40 periodically and / or eventally generates a command (PowerDown_frame) for activating the uplink 52.
  • the IO unit 20 keeps the downlink 51 active, and activates / deactivates the uplink 52 in accordance with a command (WakeUP_frame 402 / PowerDown_frame 408) transmitted from the master unit 10 via the downlink 51. .
  • Figure 19 is a schematic diagram showing a connection configuration of the remote IO device according to diversion of the fifth embodiment.
  • a downlink 53 and an uplink 54 are added in addition to the downlink 51 and the uplink 52 as compared to the connection configuration shown in FIG. Is different.
  • the communication line according to the diverted example of the fifth embodiment includes two downlinks 51 and 53 for transmitting data from the master unit 10 # functioning as a master control unit to the IO unit 20 # functioning as a slave control unit, and two uplink 52, 54 for transmitting the data from the IO unit 20 # to the master unit 10 #.
  • each of the IO units 20 # -1, 20 # -2, 20 # -3 has two channel receiving units (RX) 230a, 240a. And transmission units (TX) 230b and 240b.
  • the downlink is basically kept active.
  • the internal bus 5 typically employs a configuration in which devices are daisy chain connected, the operation of the next stage side (transmission unit) of each IO unit is stopped. May be. That is, since various commands and data are transmitted from the front side, it is possible to detect that any command or data is transmitted if only the receiving unit that receives the signal from the front side is kept active. In response to this detection, the transmitter on the next stage side is activated to easily return to the original state.
  • FIG. 20 is a diagram for explaining a method of realizing the low power consumption according to an embodiment of the present invention.
  • FIG. 20A shows a state in which the downlink 51 and the uplink 52 are active
  • FIG. 20B shows that a part of the downlink 51 is inactive and the uplink 52 is inactive. Indicates the state.
  • each of the IO units 20 only the receiving unit 210a of the downlink 51 is operating, and monitors whether or not a data frame is received from the preceding stage.
  • the master unit 10 transmits some data frame via the downlink 51, first, the data frame is received by the receiving unit 210a of the first IO unit 20-1.
  • the IO unit 20-1 starts the operation of the transmission unit 210b and retransmits the data frame received to the subsequent IO unit 20-1 to the next IO unit 20. Go out (forward).
  • Each of the IO units 20 performs the same operation and returns to the original state.
  • each of the IO units 20 when the data frame from the master unit 10 is a WakeUP_frame for the uplink 52, each of the IO units 20 also starts the operation of the reception unit 220a and the transmission unit 220b related to the uplink 52.
  • FIG. 20 shows the operation when applied to the internal bus 5 of the remote IO device 3 as a typical example, but the operation can be similarly applied to the internal bus 5 of the main processing device 2.
  • ⁇ n2 Use of WakeUP bus
  • the configuration for transmitting the command for activating / deactivating the uplink via the downlink is exemplified.
  • a dedicated circuit for transmitting these commands is illustrated. (Bus) may be provided.
  • active / inactive of the transmission unit and the reception unit of the IO unit 20 can be controlled with a higher degree of freedom.
  • a configuration as shown in FIGS. 21 and 22 can be employed.
  • FIG. 21 and FIG. 22 are diagrams for explaining a method for realizing low power consumption according to an embodiment of the present invention. More specifically, FIGS. 21 and 22 show a configuration in which a WakeUP bus 57 is arranged between the master unit 10 and the plurality of IO units 20. Through the WakeUP bus 57, a command for activating the transmission unit and / or the reception unit in a dormant state is transmitted from the master unit 10 to each IO unit 20. Using such a WakeUP bus 57, as shown in FIG. 21B, from the state where both the downlink 51 and the uplink 52 are idle, as shown in FIG. 51 and uplink 52 can be activated.
  • the downlink 51 may be kept active and the downlink 51 may be suspended.
  • the state shown in FIG. 22B is suitable when each of the IO units 20 autonomously transmits IN data (without an instruction from the master unit 10).
  • 21 and 22 show the operation when applied to the internal bus 5 of the remote IO device 3 as a typical example, but the same applies to the internal bus 5 of the main processing device 2 as well.
  • a PLC system including a master control unit (master unit 10 / CPU unit 40) and one or more IO units 20 that are daisy chain connected via an internal bus 5. can do.
  • 1 PLC system 2 main processing device, 3 remote IO device, 4 field bus, 5 internal bus, 10 master unit, 12, 42 communication module, 20 IO unit, 30 power supply unit, 40 CPU unit, 51, 53 downlink, 52, 54 uplink, 55 interrupt bus, 56 IRQ bus, 57 WakeUP bus, 100, 150, 200 processor, 110 field bus controller, 112, 210a, 220a, 230a, 240a receiver, 114, 210b, 220b, 230b, 240b transmission unit, 120 host communication controller, 122 memory controller, 124 FIFO memory, 126, 203 reception buffer, 128, 204 transmission buffer, 130 internal bus control 132 internal bus communication controller 142 transmission circuit 144 reception circuit 152 main memory 154 208 non-volatile memory 156 user program 160 storage unit 162 202 shared memory 164 reception memory 166 transmission memory 206 modules 212, 222 DES, 214, 224 repeat unit, 216, 226 SER, 230 reception processing unit, 232 decoding unit, 234 CRC

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Programmable Controllers (AREA)
  • Communication Control (AREA)
  • Power Sources (AREA)

Abstract

 制御システムにおける消費電力を低減できる制御装置が提供される。制御装置は、マスター制御部と、マスター制御部と通信ラインを介して接続される少なくとも1つのスレーブ制御部とを含む。マスター制御部は、アップリンクを介したスレーブ制御部からのデータ送信が完了すると、アップリンクを非アクティブ化するための指令を、ダウンリンクを介してスレーブ制御部へ送信するための回路と、スレーブ制御部からデータを取得すべき場合に、アップリンクをアクティブ化するための指令を、ダウンリンクを介してスレーブ制御部へ送信するための回路とを含む。スレーブ制御部は、ダウンリンクをアクティブに維持するとともに、ダウンリンクを介して送信されるマスター制御部からの指令に従って、アップリンクをアクティブ化/非アクティブ化するための回路を含む。

Description

制御装置および制御方法
 本発明は、機械や設備などの動作を制御するために用いられる制御システムにおけるデータ通信に関する。
 多くの生産現場で使用される機械や設備は、典型的には、プログラマブルコントローラ(Programmable Logic Controller;以下「PLC」とも称す)などからなる制御システムによって制御される。このような制御システムは、外部のスイッチやセンサからの信号入力および外部のリレーやアクチュエータへの信号出力を担当するIO(Input Output)ユニットを含む。このようなIOユニットは、生産現場の様々な場所に配置されることが予定されている。
 このようなIOユニットは、プロセッサなどを含む処理ユニットとの間で所定の通信ラインを介して接続されている。このような通信ラインは、内部バスとして構成されることが多い。このような内部バスを用いた場合には、伝送能力(伝送速度および伝送帯域など)を高めるために、比較的高いクロック周波数(伝送周波数)が採用されることが多い。
 そのため、特開2011-192068号公報(特許文献1)には、データ通信をする場合にノイズの影響を考慮して、PLCを構成するユニット間の通信を確実かつ高速に行うための構成を開示する。
特開2011-192068号公報
 PLCのシステムが大規模化すると、より多くのIOユニットを配置する必要がある。一方で、PLCのような産業用装置に対しても低消費電力化の要求が高まっている。
 本発明の目的は、制御システムにおける消費電力を低減できる制御装置およびその制御装置のおける制御方法を提供することである。
 本発明のある局面によれば、制御システムの少なくとも一部を構成する制御装置が提供される。制御装置は、マスター制御部と、マスター制御部と通信ラインを介して接続される少なくとも1つのスレーブ制御部とを含む。通信ラインは、マスター制御部からスレーブ制御部へデータを伝送するためのダウンリンクと、スレーブ制御部からマスター制御部へデータを伝送するためのアップリンクとを含む。マスター制御部は、アップリンクを介したスレーブ制御部からのデータ送信が完了すると、アップリンクを非アクティブ化するための指令を、ダウンリンクを介してスレーブ制御部へ送信するための回路と、スレーブ制御部からデータを取得すべき場合に、アップリンクをアクティブ化するための指令を、ダウンリンクを介してスレーブ制御部へ送信するための回路とを含む。スレーブ制御部は、ダウンリンクをアクティブに維持するとともに、ダウンリンクを介して送信されるマスター制御部からの指令に従って、アップリンクをアクティブ化/非アクティブ化するための回路を含む。
 好ましくは、マスター制御部は、アップリンクをアクティブ化するための指令に引き続いて、スレーブ制御部へ渡すデータを、ダウンリンクを介してスレーブ制御部へ送信するための回路をさらに含む。
 好ましくは、マスター制御部は、アップリンクをアクティブ化するための指令を周期的および/またはイベント的に発生するための回路をさらに含む。
 好ましくは、通信ラインは、マスター制御部からスレーブ制御部へデータを伝送するための第1および第2のダウンリンクと、スレーブ制御部からマスター制御部へデータを伝送するための第1および第2のアップリンクとをさらに含む。マスター制御部は、第2のダウンリンクおよび第2のアップリンクをアクティブ化/非アクティブ化するための指令を、第1のダウンリンクを介してスレーブ制御部へ送信するための回路をさらに含む。
 好ましくは、通信ラインは、マスター制御部からスレーブ制御部へデータを伝送するための第1および第2のダウンリンクと、スレーブ制御部からマスター制御部へデータを伝送するための第1および第2のアップリンクとをさらに含む。スレーブ制御部は、第1および第2のダウンリンクをいずれもアクティブに維持するとともに、第1または第2のダウンリンクを介して送信されるマスター制御部からの指令に従って、対応するアップリンクをアクティブ化/非アクティブ化するための回路を含む。
 好ましくは、スレーブ制御部は、アップリンクを伝送する信号を変換するための変換回路を含み、アップリンクの非アクティブ化は、変換回路への電源遮断を含む。
 好ましくは、マスター制御部は、アップリンクを伝送する信号を受信するための受信回路を含み、マスター制御部は、アップリンクが非アクティブ化されている期間、受信回路の電源を遮断する。
 本発明の別の局面によれば、マスター制御部と、マスター制御部と通信ラインを介して接続される少なくとも1つのスレーブ制御部とを含む、制御装置における制御方法が提供される。通信ラインは、マスター制御部からスレーブ制御部へデータを伝送するためのダウンリンクと、スレーブ制御部からマスター制御部へデータを伝送するためのアップリンクとを含む。制御方法は、アップリンクを介したスレーブ制御部からのデータ送信が完了すると、マスター制御部が、アップリンクを非アクティブ化するための指令を、ダウンリンクを介してスレーブ制御部へ送信するステップと、マスター制御部が、スレーブ制御部からデータを取得すべき場合に、アップリンクをアクティブ化するための指令を、ダウンリンクを介してスレーブ制御部へ送信するステップと、スレーブ制御部が、ダウンリンクをアクティブに維持するとともに、ダウンリンクを介して送信されるマスター制御部からの指令に従って、アップリンクをアクティブ化/非アクティブ化するステップとを含む。
 本発明のある局面に係る制御装置によれば、制御システムにおける消費電力を低減できる。
本発明の実施の形態に係るPLCシステムの全体構成を示す模式図である。 本実施の形態に係るリモートIO装置の接続構成を示す模式図である。 本実施の形態に係るリモートIO装置を構成するマスターユニットのハードウェア構成を示す模式図である。 本実施の形態に係るリモートIO装置のIOユニットのハードウェア構成を示す模式図である。 本実施の形態に係るメイン処理装置の接続構成を示す模式図である。 本実施の形態に係るメイン処理装置を構成するCPUユニットのハードウェア構成を示す模式図である。 実施の形態1に係るリモートIO装置における低消費電力化の実現方法を説明するための図である。 実施の形態1に係るリモートIO装置における通信手順を示すタイムチャートである。 実施の形態1の変形例に係るリモートIO装置における通信手順を示すタイムチャートである。 実施の形態2に係るリモートIO装置の接続構成を示す模式図である。 実施の形態2に係るリモートIO装置に実装される割込み用バスの転送に係る論理回路を示す模式図である。 実施の形態2に係るリモートIO装置における通信手順を示すタイムチャートである。 実施の形態3に係るリモートIO装置における通信手順を示すタイムチャートである。 実施の形態4に係るメイン処理装置における通信手順を示すタイムチャートである。 実施の形態5に係るメイン処理装置の接続構成を示す模式図である。 実施の形態5に係るメイン処理装置における通信手順を示すタイムチャートである。 実施の形態6に係るメイン処理装置の接続構成を示す模式図である。 実施の形態6に係るメイン処理装置における通信手順を示すタイムチャートである。 実施の形態5の転用例に係るリモートIO装置の接続構成を示す模式図である。 本発明のある実施の形態に係る低消費電力化の実現方法を説明するための図である。 本発明のある実施の形態に係る低消費電力化の実現方法を説明するための図である。 本発明のある実施の形態に係る低消費電力化の実現方法を説明するための図である。
 本発明の実施の形態について、図面を参照しながら詳細に説明する。なお、図中の同一または相当部分については、同一符号を付してその説明は繰り返さない。
 本実施の形態においては、制御システムの一例として、PLCを中心とするシステムについて例示する。但し、このような制御システムとしては、PLCだけではなく、各種の産業用コンピュータを中心として構成を採用することもできる。さらに、技術に進展によって、新たな処理装置(演算装置)が開発された場合には、そのような新たな処理装置を採用することもできる。
 <A.PLCシステムの全体構成>
 まず、本実施の形態に係るPLCシステムの全体構成について説明する。図1は、本実施の形態に係るPLCシステム1の全体構成を示す模式図である。
 図1を参照して、PLCシステム1は、メイン処理装置2と、1つ以上のリモートIO装置3とを含む。メイン処理装置2は、フィールドバス4を介して、リモートIO装置3と接続されている。リモートIO装置3の各々は、フィールドバス4と接続するための通信モジュール12を有している。
 メイン処理装置2は、制御プログラムを実行し、外部のスイッチやセンサからの入力信号に応答して、外部のリレーやアクチュエータへの出力信号を算出する。
 より具体的には、メイン処理装置2は、電源ユニット30と、CPUユニット40と、IOユニット20とを含む。CPUユニット40およびIOユニット20は、内部バス5を介して互いにデータ通信可能に接続されている。
 電源ユニット30は、CPUユニット40およびIOユニット20へ適切な電圧の電力を供給する。CPUユニット40は、制御プログラムを実行するためのプロセッサおよびメインメモリを含む演算主体である。IOユニット20は、外部のスイッチやセンサからの信号入力および外部のリレーやアクチュエータへの信号出力を担当する。
 CPUユニット40は、フィールドバス4を介して、リモートIO装置3との間でデータを遣り取りするための通信モジュール42を含む。フィールドバス4は、予め定められた制御周期で通信可能な(リアルタイム通信可能な)通信方式が好ましい。言い換えれば、本実施の形態に係るフィールドバス4は、定時性が確保されていることが好ましい。
 このようなフィールドバス4としては、典型的には、各種の産業用イーサネット(登録商標)を用いることができる。産業用イーサネット(登録商標)としては、例えば、EtherCAT(登録商標)、Profinet IRT、MECHATROLINK(登録商標)-III、Powerlink、SERCOS(登録商標)-III、CIP Motionなどが知られており、これらのうちのいずれを採用してもよい。さらに、産業用イーサネット(登録商標)以外のフィールドネットワークを用いてもよい。例えば、DeviceNet、CompoNet/IP(登録商標)などを用いてもよい。
 リモートIO装置3は、PLCシステム1の少なくとも一部を構成する制御装置である。リモートIO装置3は、外部のスイッチやセンサからの入力信号を受信し、フィールドバス4を介して、その受信した入力信号をメイン処理装置2へ送信するとともに、メイン処理装置2からフィールドバス4を介して受信した信号を、外部のリレーやアクチュエータへ出力する。
 より具体的には、リモートIO装置3は、マスターユニット10と、1つ以上のIOユニット20とを含む。マスターユニット10およびIOユニット20は、内部バス5を介して互いにデータ通信可能に接続されている。
 マスターユニット10は、主として、IOユニット20の動作(IOデータの更新タイミングなど)を制御するとともに、メイン処理装置2との間のデータ通信を制御する。マスターユニット10の詳細については、後述する。
 IOユニット20は、マスターユニット10(または、CPUユニット40)と内部バス5を介してデータ通信する機能に加えて、一般的な入出力処理の機能を有する。典型的には、IOユニット20は、オン/オフといった2値化されたデータを入力/出力する。例えば、IOユニット20は、検出センサから、何らかの対象物を検出している状態(オン)および何らの対象物も検出していない状態(オフ)のいずれであるかという情報を収集する。また、IOユニット20は、リレーやアクチュエータといった出力先に対して、アクティブ化(活性化)するための指令(オン)および非アクティブ化(非活性化)するための指令(オフ)のいずれかを与える。
 上述の説明では、IOユニット20の各々が入出力処理を行う構成について例示したが、入力処理に特化した構成(入力ユニット)または出力処理に特化した構成(出力ユニット)であってもよい。
 <B.本実施の形態における低消費電力化について>
 本実施の形態に係るPLCシステム1の内部バス5では、機器同士がデジチェーン接続されている。より具体的には、内部バス5は、マスター/スレーブ構成になっており、マスター側からスレーブ側へデータを送信するダウンリンク(Down Link:以下「DL」とも記す。)と、スレーブ側からマスター側へデータを送信するアップリンク(Up Link:以下「UL」とも記す。)とが対になった通信チャネルからなる。なお、この通信チャネルは、1回線であってもよいし、さらに多くの回線が用意されていてもよい。
 本実施の形態においては、アップリンク/ダウンリンクからなる通信チャネルの一方のリンクを非通信時には休止(非アクティブ)する。そして、通信時および非通信時にかかわらず、他方のリンクについては基本的にアクティブにしておき、必要に応じて、他方のリンクを使用して休止中の一方のリンクをアクティブ化する。マスター側からスレーブ側への指令の伝達の容易性から、一例として、アップリンクを必要に応じてアクティブ化する。
 より具体的には、本実施の形態に係るPLCシステム1において、マスターとして機能する装置は、アップリンクを介したスレーブである装置からのデータ送信が完了すると、アップリンクを非アクティブ化するための指令を、ダウンリンクを介してスレーブ側へ送信するとともに、スレーブ制御部からデータを取得すべき場合に、アップリンクをアクティブ化するための指令を、ダウンリンクを介してスレーブ側へ送信する。一方、スレーブとして機能する装置は、ダウンリンクをアクティブに維持するとともに、アップリンクを介して送信されるマスター側からの指令に従って、アップリンクをアクティブ化/非アクティブ化する。
 このように非アクティブ化された期間は、通信に係る電力を消費しないので、低消費電力化を実現できる。
 <C.リモートIO装置3のハードウェア構成>
 まず、本実施の形態に係るPLCシステム1の一部を構成する制御装置であるリモートIO装置3のハードウェア構成について説明する。
 図2は、本実施の形態に係るリモートIO装置3の接続構成を示す模式図である。図3は、本実施の形態に係るリモートIO装置3を構成するマスターユニット10のハードウェア構成を示す模式図である。図4は、本実施の形態に係るリモートIO装置3のIOユニット20のハードウェア構成を示す模式図である。
 《c1:接続構成》
 図2を参照して、リモートIO装置3では、マスターユニット10および1つ以上のIOユニット20-1,20-2,20-3(以下「IOユニット20」と総称する場合もある。)が通信ラインである内部バス5(ダウンリンク51およびアップリンク52)を介して互いにデータ通信可能に接続されている。一例として、ダウンリンク51およびアップリンク52では、シリアル通信が採用されており、対象のデータは、時系列に一列に並べられた形で伝送する。すなわち、ダウンリンク51では、マスター制御部として機能するマスターユニット10からスレーブ制御部として機能するIOユニット20へ向けて、ダウンリンク51を介して一方向にデータが送信される。一方、アップリンク52では、いずれかのIOユニット20からマスターユニット10へ向けて、アップリンク52を介して一方向にデータが送信される。
 IOユニット20の各々は、ダウンリンク51またはアップリンク52を伝送する信号列を受信すると、その信号列を復号した上で、必要な処理を実行する。そして、IOユニット20の各々は、信号列を再生成した上で、次段のIOユニット20へ再送出(フォワード)する。このようなデータの順次転送を実現するために、各IOユニット20は、ダウンリンク51に関して、受信部(以下「RX」とも記す。)210aおよび送信部(以下「TX」とも記す。)210bを含むとともに、アップリンク52に関して、受信部220aおよび送信部220bを含む。
 各IOユニット20は、プロセッサ200を含み、プロセッサ200がこれらのデータの処理を制御する。
 マスターユニット10は、プロセッサ100と、フィールドバス制御部110と、受信部112と、送信部114と、内部バス制御部130とを含む。すなわち、マスターユニット10は、内部バス5(ダウンリンク51およびアップリンク52)と接続されるだけではなく、受信部112および送信部114を介して、上位通信ネットワークであるフィールドバス4とも接続される。フィールドバス制御部110は、フィールドバス4を介したデータ通信を管理し、内部バス制御部130は、内部バス5を介したデータ通信を管理する。
 《c2:マスターユニット10の構成》
 図3を参照して、リモートIO装置3のマスターユニット10は、プロセッサ100と、フィールドバス制御部110と、受信部112と、送信部114と、内部バス制御部130とを含む。
 受信部112は、メイン処理装置2からフィールドバス4を介して送信される上位通信フレームを受信してデータへ復号した上で、フィールドバス制御部110へ出力する。送信部114は、フィールドバス制御部110から出力されるデータから上位通信フレームを再構成してフィールドバス4を介して再送出(フォワード)する。
 フィールドバス制御部110は、受信部112および送信部114と協働して、フィールドバス4を介して予め定められた制御周期(以下「制御周期T1」とする。)毎に他の装置(メイン処理装置2および他のリモートIO装置3)との間でデータを送受信する。より具体的には、フィールドバス制御部110は、上位通信コントローラ120と、メモリコントローラ122と、FIFO(First In First Out)メモリ124と、受信バッファ126と、送信バッファ128とを含む。
 上位通信コントローラ120は、メイン処理装置2からフィールドバス4を介して送信されるコマンドなどを解釈して、フィールドバス4を介した通信を実現するために必要な処理を実行する。また、上位通信コントローラ120は、FIFOメモリ124に順次格納される上位通信フレームからのデータコピー、および上位通信フレームに対するデータ書込みの処理を行う。
 メモリコントローラ122は、DMA(Direct Memory Access)などの機能を実現する制御回路であり、FIFOメモリ124、受信バッファ126および送信バッファ128などへのデータの書込み/読出しを制御する。
 FIFOメモリ124は、フィールドバス4を介して受信された上位通信フレームを一時的に格納するとともに、その格納された順序に従って上位通信フレームを順次出力する。受信バッファ126は、FIFOメモリ124に順次格納される上位通信フレームに含まれるデータのうち、自装置に接続されているIOユニット20の出力部から出力すべき状態値を示すデータ(以下「OUTデータ」とも称す。)を抽出して一時的に格納する。また、送信バッファ128は、IOユニット20の入力部で検出された状態値を示すプロセスデータであって、FIFOメモリ124に順次格納される上位通信フレームの所定領域に書込むべきデータ(以下「INデータ」とも称す。)を一時的に格納する。
 プロセッサ100は、フィールドバス制御部110および内部バス制御部130に対して指示を与えるとともに、フィールドバス制御部110と内部バス制御部130との間のデータ転送などを制御する。すなわち、プロセッサ100は、フィールドバス制御部110のバッファメモリと内部バス制御部130のバッファメモリとの間でデータ転送を制御する転送回路としても機能する。
 内部バス制御部130は、フィールドバス4における制御周期(制御周期T1)より短い時間内で、内部バス5(ダウンリンク51およびアップリンク52)を介してIOユニット20との間でデータを送受信する。例えば、制御周期T1は125μsecに設定され、内部バス5を介したマスターユニット10とIOユニット20との間でのデータ送信に要する時間は数~10数μsecである。
 より具体的には、内部バス制御部130は、内部バス通信コントローラ132と、送信回路142と、受信回路144と、記憶部160とを含む。
 内部バス通信コントローラ132は、内部バス5を介したデータ通信を主体的に(マスターとして)管理する。例えば、内部バス通信コントローラ132は、プロセッサ100からの指示に従って、IOユニット20に対してINデータを要求するコマンド(トリガー)を含むデータフレーム(以下「TRG_frame(IN)」とも称す。)、または、IOユニット20に対して反映すべきOUTデータを含むデータフレーム(以下「OUT_frame」とも称す。)を内部バス5上に送出する。TRG_frame(IN)に応答して、各IOユニット20は、自ユニットの入力部をリフレッシュした後、そのリフレッシュ後の状態値(INデータ)を含むデータフレーム(以下「IN_frame」とも称す。)を内部バス5を介して返送する。なお、TRG_frame(IN)またはOUT_frameは、特定のIOユニット20に対して送信されてもよいし、内部バス5に接続されているすべてのIOユニット20に対して送信(マルチキャスト/ブロードキャスト)されてもよい。
 送信回路142は、内部バス通信コントローラ132からの指示に従って、内部バス5のダウンリンク上を流れるデータフレームを生成して送信する。受信回路144は、内部バス5のアップリンク上を流れるデータフレームを受信して、内部バス通信コントローラ132へ出力する。
 記憶部160は、内部バス5を伝送するデータを格納するバッファメモリに相当する。より具体的には、記憶部160は、共有メモリ162と、受信メモリ164と、送信メモリ166とを含む。共有メモリ162は、フィールドバス制御部110と内部バス制御部130との間で遣り取りされるデータを一時的に格納する。受信メモリ164は、内部バス5を介してIOユニット20から受信したINデータを一時的に格納する。送信メモリ166は、フィールドバス制御部110で受信された上位通信フレームに含まれるOUTデータを一時的に格納する。
 《c3:IOユニット20の構成》
 図4を参照して、リモートIO装置3のIOユニット20の各々は、逆シリアル変換器(de-serializer:以下「DES」とも称す。)212,222と、シリアル変換器(SER:serializer:以下「SER」とも称す。)216,226と、リピート部214,224とを含む。さらに、IOユニット20の各々は、バス250を介して互いに接続された、受信処理部230と、送信処理部240と、プロセッサ200と、共有メモリ202と、IOモジュール206と、不揮発性メモリ208とを含む。
 DES212、リピート部214およびSER216は、図2に示すダウンリンク51についての受信部210aおよび送信部210bに対応する。すなわち、これらの部分は、ダウンリンク51を流れるデータ(データフレーム)の送受信に係る処理を実行する。同様に、DES222、リピート部224およびSER226は、図2に示すアップリンク52についての受信部220aおよび送信部220bに対応する。
 本実施の形態では、例えば、状況に応じて、DES222、リピート部224およびSER226の動作が停止される。特に、内部バス5のクロック周波数が相対的に高い(例えば、GHzオーダー)であれば、これらのコンポーネントでの消費電力が相対的に大きくなるので、停止することで電力消費を抑制する。後述するように、ダウンリンク51を介して送信される指令に応答して、プロセッサ200がこれらのコンポーネントに対して、動作および停止を指示する(active/standby指令)。
 すなわち、スレーブ制御部として機能するIOユニット20は、アップリンク52を伝送する信号を変換する変換回路(DES222、リピート部224およびSER226)を含む。そして、アップリンク52の非アクティブ化は、これらの変換回路への電源遮断を含む。
 より具体的には、受信処理部230は、復号部232と、CRCチェック部234とを含む。復号部232は、受信されたデータフレームを所定のアルゴリズムに従って復号しデータを生成する。CRCチェック部234は、復号されたデータに対して誤りチェック(例えば、CRC(Cyclic Redundancy Check)符号)を行う。そして、誤りチェックで正常と判定されたデータは、プロセッサ200などへ出力される。
 送信処理部240は、リピート部214および224に接続され、プロセッサ200などからの指示に従って、次段のIOユニット20へ再送出(フォワード)するデータフレームの構成およびタイミングなどを制御する。より具体的には、送信処理部240は、CRC生成部242と、符号化部244とを含む。CRC生成部242は、プロセッサ200などからのデータに対して誤り制御符号(CRC)を算出して、当該データに付加する。符号化部244は、CRC生成部242からのデータを符号化し、対応するリピート部へ出力する。
 プロセッサ200は、IOユニット20を主体的に制御する演算主体である。より具体的には、プロセッサ200は、予め格納されたプログラムなどを実行することによって、受信処理部230を介して受信されたデータフレームを共有メモリ202に格納し、あるいは共有メモリ202から所定のデータを読み出してデータフレームを生成するために送信処理部240へ出力する。
 共有メモリ202は、受信処理部230を介して受信されたデータフレームを一時的に格納するための受信バッファ203と、送信処理部240へ介して送信するためのデータフレームを一時的に格納するための送信バッファ204とを含む。また、共有メモリ202は、各種データを格納するための領域を含む。
 IOモジュール206は、外部のスイッチやセンサからの入力信号を受信し、その値を共有メモリ202に書込むとともに、共有メモリ202の対応する領域に書込まれた値に従って、その信号を外部のリレーやアクチュエータへ出力する。すなわち、IOモジュール206は、外部入力される信号の状態値(INデータ)を収集する入力部、および、指定された状態値(OUTデータ)の信号を出力する出力部の少なくとも一方を含む。
 不揮発性メモリ208は、各種データを不揮発的に格納する。より具体的には、不揮発性メモリ208は、各IOユニット20の設定値を記述する設定情報(configuration)などを保持する。
 《c4:その他》
 リモートIO装置3を構成するマスターユニット10およびIOユニット20の各コンポーネントは、処理高速化の観点から、ASIC(Application Specific Integrated Circuit)やFPGA(Field-Programmable Gate Array)などのハードウェアなどを実現することが好ましい。但し、一部または全部のコンポーネントをソフトウェアとして実装してもよい。例えば、図2に示す受信部210a,220aおよび送信部210b,220bに相当する部分のみをASICなどの物理的な回路を用いて実装し、その他の部分については、プロセッサがプログラムを実行することで実現してもよい。
 <D.メイン処理装置2のハードウェア構成>
 次に、本実施の形態に係るPLCシステム1の一部を構成する制御装置であるメイン処理装置2のハードウェア構成について説明する。
 図5は、本実施の形態に係るメイン処理装置2の接続構成を示す模式図である。図6は、本実施の形態に係るメイン処理装置2を構成するCPUユニット40のハードウェア構成を示す模式図である。
 《d1:接続構成》
 図5を参照して、メイン処理装置2においても、上述のリモートIO装置3(図2参照)と同様に、CPUユニット40および1つ以上のIOユニット20-1,20-2,20-3が通信ラインである内部バス5(ダウンリンク51およびアップリンク52)を介して互いにデータ通信可能に接続されている。すなわち、ダウンリンク51では、マスター制御部として機能するCPUユニット40からスレーブ制御部として機能するIOユニット20へ向けて、ダウンリンク51を介して一方向にデータが送信される。一方、アップリンク52では、いずれかのIOユニット20からCPUユニット40へ向けて、アップリンク52を介して一方向にデータが送信される。
 IOユニット20の各々は、ダウンリンク51またはアップリンク52を伝送するデータを受信すると、そのデータを復号した上で、必要な処理を実行する。そして、IOユニット20の各々は、データを再生成した上で、次段のIOユニット20へ再送出(フォワード)する。このようなデータの順次転送を実現するために、各IOユニット20は、ダウンリンク51に関して、受信部(RX)210aおよび送信部(TX)210bを含むとともに、アップリンク52に関して、受信部220aおよび送信部220bを含む。
 CPUユニット40は、プロセッサ150と、フィールドバス制御部110と、受信部112と、送信部114と、内部バス制御部130とを含む。
 《d2:CPUユニット40の構成》
 図6を参照して、メイン処理装置2のCPUユニット40は、プロセッサ150と、主メモリ152と、不揮発性メモリ154と、フィールドバス制御部110と、受信部112と、送信部114と、内部バス制御部130とを含む。CPUユニット40のデータ通信に係る基本的な構成は、上述のマスターユニット10(図2)と同様であるので、対応する部分(同一の参照符号を付している)についての説明は繰り返さない。
 一方で、CPUユニット40のプロセッサ150は、対象の制御に係るユーザプログラムを実行する。より具体的には、CPUユニット40は、不揮発性メモリ154などからユーザプログラム156を読み出すとともに、主メモリ152に展開して実行する。このユーザプログラムの実行によって、IOユニット20の入力部によって検出された状態値に基づいて、IOユニット20の出力部から出力すべき状態値が順次算出される。
 《d3:IOユニット20の構成》
 メイン処理装置2のIOユニット20の構成については、上述したリモートIO装置3のIOユニット20の構成(図4参照)と同様であるので、詳細な説明は繰り返さない。
 《d4:その他》
 メイン処理装置2を構成するCPUユニット40およびIOユニット20の各コンポーネントについても、処理高速化の観点から、ASICやFPGAなどのハードウェアなどを実現することが好ましい。但し、一部または全部のコンポーネントをソフトウェアとして実装してもよい。
 <E.内部バスにおける転送方式>
 本実施の形態に係る内部バス5においては、典型的には、以下のような転送方式が可能である。
 (1)マスター制御部に接続されているすべてのスレーブ制御部に対して、一斉にデータを転送する方式(マルチキャストまたはブロードキャスト)。この転送方式では、マスター制御部がダウンリンク51を介して送信したデータフレームは、すべてのスレーブ制御部の間で転送される。上述した、TRG_frame(IN)およびOUT_frameをこの方法で転送することが可能である。
 (2)マスター制御部に接続されている特定のスレーブ制御部に対して、データを転送する方式(宛先指定転送)。この転送方式では、マスター制御部がダウンリンク51を介して送信したデータフレームは、宛先のスレーブ制御部に到達するまで転送され続けるが、宛先のスレーブ制御部に到達した時点で、次段のスレーブ制御部へは転送されない。上述した、TRG_frame(IN)およびOUT_frameをこの方法で転送することが可能である。また、メッセージなどもこの方法で転送される(メッセージ転送)。
 (3)マスター制御部からの要求に応答して、スレーブ制御部がマスター制御部に対して、データを転送する方式(通常転送)。この転送方式では、いずれかのスレーブ制御部がアップリンク52を介して送信したデータフレームは、マスター制御部まで転送される。
 (4)マスター制御部から送信権を与えられたことを条件として、スレーブ制御部がマスター制御部に対して、データを転送する方式(メッセージ転送)。なお、マスター制御部からスレーブ制御部に対して送信権を与えるコマンド(トリガー)を含むデータフレーム(以下「TRG_frame(MSG)」とも称す。)が送信される。この転送方式では、先にマスター制御部がいずれかのスレーブ制御部に対してアップリンク52についての送信権を付与する。送信権を付与されたスレーブ制御部がアップリンク52を介して送信したデータフレームは、マスター制御部まで転送される。
 以下、内部バスを低消費電力化するための手順について説明する。
 <F.実施の形態1>
 実施の形態1として、内部バス5が1チャネル(1つのダウンリンク51および1つのアップリンク52)で構成される例について説明する。実施の形態1では、リモートIO装置3の内部バス5に適用した例を説明する。
 実施の形態1においては、ダウンリンク51をアクティブに維持するともに、アップリンク52(図2に示す受信部220aおよび送信部220b)を必要な期間に限ってアクティブにする方法を説明する。
 図7は、実施の形態1に係るリモートIO装置3における低消費電力化の実現方法を説明するための図である。図7(a)には、ダウンリンク51およびアップリンク52のいずれもがアクティブである状態を示し、図7(b)には、ダウンリンク51がアクティブに維持される一方で、アップリンク52が休止している状態を示す。
 このとき、マスター制御部として機能するマスターユニット10は、アップリンク52を伝送する信号を受信する受信回路(内部バス制御部130内の受信回路144)を含み、アップリンク52が非アクティブ化されている期間、当該受信回路144の電源も遮断される。これによって、IOユニット20だけでなく、CPUユニット40においても消費電力を低減できる。
 実施の形態1においては、可能な限り図7(b)に示すような状態を維持することで、消費電力を低減する。一方で、ダウンリンク51については、アクティブな状態に維持することで、アップリンク52のアクティブ化/休止の制御を容易化する。
 リモートIO装置3は、上位通信ネットワークであるフィールドバス4を通じて、メイン処理装置2からOUTデータを受信するとともに、自装置の入力部で収集した状態値(INデータ)をメイン処理装置2へ送信する。また、フィールドバス4上では、上位通信フレームが周期的に伝送される。
 実施の形態1においては、この上位通信フレームが到達するタイミングを基準として、データ更新を行う。より具体的には、到達した上位通信フレームに含まれるOUTデータに基づいて、IOモジュール206(図4)の出力値が更新される(以下「OUTデータリフレッシュ」とも称す。)。また、次の上位通信フレームが到達する前に、IOモジュール206(図4)で検出されている最新の状態値(INデータ)がマスターユニット10へ転送される(以下「INデータリフレッシュ」とも称す。)。これによって、上位通信フレームが到達したときに、最新の状態値(INデータ)をその上位通信フレームに書込むことができる。
 上述のようなアップリンク52のアクティブ/非アクティブについては、マスター制御部がダウンリンク51を介して制御する。より具体的には、マスター制御部として機能するマスターユニット10は、ダウンリンク51を介して、休止状態の受信部220aおよび送信部220bをアクティブ化するための指令を含むデータフレーム(以下「WakeUP_frame」とも称す。)、および、アクティブ状態の受信部220aおよび送信部220bを休止するための指令を含むデータフレーム(以下「PowerDown_frame」とも称す。)をスケジュールに従って送信する。いずれかのデータフレームを受信したIOユニット20は、指定された処理(受信部220aおよび送信部220bのアクティブ化/休止)を実行する。
 以下、タイムチャートを参照しつつ、実施の形態1における内部バス5における通信スケジュールについて説明する。
 図8は、実施の形態1に係るリモートIO装置3における通信手順を示すタイムチャートである。図8には、上位通信フレーム300の到着ごとに、OUTデータリフレッシュおよびINデータリフレッシュが実行される場合の通信手順を示す。そのため、図8に示す通信手順は、フィールドバス4の制御周期であるT1ごとに繰り返される。上位通信フレーム300の到着直前においては、アップリンク52は休止状態であるとする。
 図8(a)は、上位通信ネットワークであるフィールドバス4を伝送されるデータフレームを示す。図8(b)は、マスターユニット10と1番目のIOユニット20-1との間のダウンリンク51を伝送されるデータフレームを示す。図8(c)は、1番目のIOユニット20-1とマスターユニット10との間のアップリンク52を伝送されるデータフレームを示す。図8(d)は、1番目のIOユニット20-1と2番目のIOユニット20-2との間のダウンリンク51を伝送されるデータフレームを示す。図8(e)は、2番目のIOユニット20-2と1番目のIOユニット20-1との間のアップリンク52を伝送されるデータフレームを示す。
 まず、上位通信フレーム300が到着し、その受信が完了すると、マスターユニット10は、ダウンリンク51を介してWakeUP_frame402を送信し、休止状態のアップリンク52(受信部220aおよび送信部220b)をアクティブ化する。すなわち、マスターユニット10は、IOユニット20からデータを取得すべき場合に、アップリンク52をアクティブ化するための指令(WakeUP_frame402)を、ダウンリンク51を介してIOユニット20へ送信する。このWakeUP_frame402は、マルチキャストまたはブロードキャストで送信される。そのため、図8(b)および(d)に示すように、マスターユニット10からIOユニット20-1へ転送された後、IOユニット20-1からIOユニット20-2へさらに転送される。なお、図8においては、転送に要する時間は極めて短いとして、無視している。
 図8(c)および(e)に示すように、WakeUP_frame402を受信したIOユニット20は、その受信部220aおよび送信部220b(図4に示すDES222、リピート部224およびSER226)をアクティブ化するとともに、近接するマスターユニット10またはIOユニット20の受信部220aまたは送信部220bに対して自ユニットの存在を通知するために、トレーニング信号502を送信する。このトレーニング信号502は、基本的には意味の無い雑音信号であり、自ユニットがアクティブ化していることを他のユニットに知らせるためのものである。すなわち、IOユニット20は、アップリンク52をアクティブ化するための指令(WakeUP_frame402)に応答して、予め定められた期間に亘ってアップリンク52上にダミー信号を送信する。
 続いて、図8(b)に示すように、マスターユニット10は、ダウンリンク51を介してOUT_frame404を送信する。このOUT_frame404は、上位通信フレームから取り出されたOUTデータを含む。OUT_frame404を受信したIOユニット20は、それに含まれるOUTデータに基づいて、IOモジュール206の出力値を更新する。
 さらに、マスターユニット10は、特定のIOユニット20に対して、メッセージ406を送信する。このメッセージ406がIOユニット20-1に向けられたものである場合には、IOユニット20-1はこのメッセージ406を次段へは転送しない(図8(d)参照)。
 このように、マスターユニット10は、アップリンク52をアクティブ化するための指令(WakeUP_frame402)に引き続いて、IOユニット20へ渡すデータを、ダウンリンク51を介してIOユニット20へ送信する。
 一方、IOユニット20の各々は、トレーニング信号の送信が完了(トレーニング期間が終了)すると、マスターユニット10へのデータ転送を開始する。例えば、IOユニット20-1に対して送信権が与えられていれば、図8(b)に示すように、IOユニット20-1は、メッセージ504をマスターユニット10へ送信する。
 続いて、IOユニット20の各々は、INデータリフレッシュを実行する。すなわち、IOユニット20の各々は、IOモジュール206に入力されている最新の状態値を取得し、その最新の状態値を含むIN_frame506をマスターユニット10へ送信する。このIN_frame506は、それぞれのIOユニット20から順次マスターユニット10へ順次送信される。
 IN_frame506を受信したマスターユニット10は、OUTデータリフレッシュおよびINデータリフレッシュの実行が完了したと判断し、ダウンリンク51を介してPowerDown_frame408を送信し、アクティブ状態のアップリンク52(受信部220aおよび送信部220b)を休止させる。すなわち、マスター制御部として機能するマスターユニット10は、アップリンク52を介したスレーブ制御部として機能するIOユニット20からのデータ送信が完了すると、アップリンク52を非アクティブ化するための指令(PowerDown_frame408)を、ダウンリンク51を介してIOユニット20へ送信する。
 このアップリンク52の休止状態は、後続の上位通信フレームが到着するまで継続される。
 上述のように、実施の形態1においては、マスターユニット10は、アップリンク52を介したIOユニット20からのデータ受信(INデータリフレッシュ)が完了すると、アップリンク52を非アクティブ化するための指令(PowerDown_frame)を、ダウンリンク51を介してIOユニット20へ送信する。
 また、IOユニット20は、ダウンリンク51をアクティブに維持するとともに、ダウンリンク51を介して送信されるマスターユニット10からの指令(WakeUP_frame402/PowerDown_frame408)に従って、アップリンク52をアクティブ化/非アクティブ化する。
 <G.実施の形態1の変形例>
 上述の実施の形態1においては、アップリンク52がアクティブ化された後、IOユニット20からのメッセージ504の送信後、続けてIN_frame506が送信される例を示した。しかしながら、メッセージ504の送信は必ずしも必要ではなく、またメッセージ504とIN_frame506とを連続して送信する必要もない。
 以下に示す実施の形態1の変形例においては、メッセージ504およびIN_frame506をそれぞれ異なるタイミングで送信する場合について説明する。
 図9は、実施の形態1の変形例に係るリモートIO装置3における通信手順を示すタイムチャートである。図9には、上位通信フレーム300の到着ごとに、OUTデータリフレッシュおよびINデータリフレッシュが実行される場合の通信手順を示す。上位通信フレーム300の到着直前においては、アップリンク52は休止状態であるとする。
 図9(a)は、上位通信ネットワークであるフィールドバス4を伝送されるデータフレームを示す。図9(b)は、マスターユニット10と1番目のIOユニット20-1との間のダウンリンク51を伝送されるデータフレームを示す。図9(c)は、1番目のIOユニット20-1とマスターユニット10との間のアップリンク52を伝送されるデータフレームを示す。図9(d)は、1番目のIOユニット20-1と2番目のIOユニット20-2との間のダウンリンク51を伝送されるデータフレームを示す。図9(e)は、2番目のIOユニット20-2と1番目のIOユニット20-1との間のアップリンク52を伝送されるデータフレームを示す。
 図8に示す通信手順に比較して、図9に示す通信手順においては、ある上位通信フレームが到着すると、その直後にINデータリフレッシュが実行されるのではなく、後続の上位通信フレームの到着に間に合うようにINデータリフレッシュが実行される点が異なっている。
 まず、上位通信フレーム300が到着し、その受信が完了すると、マスターユニット10は、ダウンリンク51を介してWakeUP_frame402を送信し、休止状態のアップリンク52(受信部220aおよび送信部220b)をアクティブ化する。すなわち、マスターユニット10は、IOユニット20からデータを取得すべき場合に、アップリンク52をアクティブ化するための指令(WakeUP_frame402)を、ダウンリンク51を介してIOユニット20へ送信する。
 図9(c)および(e)に示すように、WakeUP_frame402を受信したIOユニット20は、その受信部220aおよび送信部220b(図4に示すDES222、リピート部224およびSER226)をアクティブ化するとともに、近接するマスターユニット10またはIOユニット20の受信部220aまたは送信部220bに対して自ユニットの存在を通知するために、トレーニング信号502を送信する。すなわち、IOユニット20は、アップリンク52をアクティブ化するための指令(WakeUP_frame402)に応答して、予め定められた期間に亘ってアップリンク52上にダミー信号を送信する。
 図9(b)に示すように、マスターユニット10は、続いて、ダウンリンク51を介してOUT_frame404を送信する。このOUT_frame404は、上位通信フレームから取り出されたOUTデータを含む。OUT_frame404を受信したIOユニット20は、それに含まれるOUTデータに基づいて、IOモジュール206の出力値を更新する。さらに、マスターユニット10は、特定のIOユニット20に対して、メッセージ406を送信する。
 このように、マスターユニット10は、アップリンク52をアクティブ化するための指令(WakeUP_frame402)に引き続いて、IOユニット20へ渡すデータを、ダウンリンク51を介してIOユニット20へ送信する。
 一方、IOユニット20の各々は、トレーニング信号の送信が完了(トレーニング期間が終了)すると、マスターユニット10へのデータ転送を開始する。例えば、IOユニット20-1に対して送信権が与えられていれば、図9(b)に示すように、IOユニット20-1は、メッセージ504をマスターユニット10へ送信する。
 IOユニット20からのメッセージ504を受信したマスターユニット10は、ダウンリンク51を介してPowerDown_frame408を送信し、アクティブ状態のアップリンク52(受信部220aおよび送信部220b)を一旦休止させる。
 その後、マスターユニット10は、後続の上位通信フレームの到着に間に合うように、INデータリフレッシュを実行させる。すなわち、図9(b)に示すように、マスターユニット10は、ダウンリンク51を介してWakeUP_frame402を送信し、休止状態のアップリンク52(受信部220aおよび送信部220b)を再度アクティブ化する。図9(c)および(e)に示すように、WakeUP_frame402を受信したIOユニット20は、その受信部220aおよび送信部220b(図4に示すDES222、リピート部224およびSER226)をアクティブ化するとともに、トレーニング信号502を送信する。続いて、IOユニット20の各々は、INデータリフレッシュを実行する。すなわち、IOユニット20の各々は、IOモジュール206に入力されている最新の状態値を取得し、その最新の状態値を含むIN_frame506をマスターユニット10へ送信する。このIN_frame506は、それぞれのIOユニット20から順次マスターユニット10へ順次送信される。
 IN_frame506を受信したマスターユニット10は、ダウンリンク51を介してPowerDown_frame408を送信し、アクティブ状態のアップリンク52(受信部220aおよび送信部220b)を再度休止させる。
 このアップリンク52の休止状態は、後続の上位通信フレームが到着するまで継続される。
 上述のように、実施の形態1の変形例においては、マスターユニット10は、アップリンク52を介したIOユニット20からのデータ送信(OUTデータリフレッシュ)が完了すると、アップリンク52を非アクティブ化するための指令(PowerDown_frame)を、ダウンリンク51を介してIOユニット20へ送信する。
 また、IOユニット20は、ダウンリンク51をアクティブに維持するとともに、ダウンリンク51を介して送信されるマスターユニット10からの指令(WakeUP_frame402/PowerDown_frame408)に従って、アップリンク52をアクティブ化/非アクティブ化する。
 <H.実施の形態2>
 上述の実施の形態1およびその変形例においては、アップリンク52は可能な限り休止状態に維持される。アップリンク52が休止状態に維持されている場合、いずれかのIOユニット20において何らかの事象が発生したときには、それをマスターユニット10へ伝達する手段がない。
 そこで、実施の形態2においては、いずれかのIOユニット20で割込み要因(イベント)が発生したことに応答して、マスターユニット10で何らかの処理を実行させることができる構成について説明する。
 図10は、実施の形態2に係るリモートIO装置3の接続構成を示す模式図である。図10を参照して、実施の形態2に係るリモートIO装置3においては、図2に示す接続構成に比較して、割込み用バス55が追加されている点が異なっている。この割込み用バス55は、各IOユニット20において発生した割込み要因をマスターユニット10へ伝送するための通信ラインである。
 図11は、実施の形態2に係るリモートIO装置3に実装される割込み用バス55の転送に係る論理回路を示す模式図である。図11を参照して、実施の形態2において、各IOユニット20は、割込み用バス55に対して挿入された論理和回路(OR回路)を含む。すなわち、この論理和回路の一方の入力ポートには割込み用バス55を介して転送される信号が入力され、他方の入力ポートには対応するIOユニット20で割込み要因の発生を示す信号が入力される。そして、割込み用バス55の終端は、マスターユニット10の内部バス制御部130にあるバス割込み入力ポートに接続される。このような構成を採用することで、それぞれのIOユニット20で発生した割込み要因の論理和を示す情報がマスターユニット10へ入力されることになる。すなわち、いずれのIOユニット20で割込み要因が発生しても、その発生したことがマスターユニット10へ通知される。マスターユニット10は、この割込み要因の発生を示す信号に応答して、イベント的に処理を実行することができる。
 割込み用バス55をアップリンク52とは別に設けているので、アップリンク52を休止した状態であっても、いずれかのIOユニット20で発生した割込み要因を検知することができる。割込み用バス55は、ON/OFFの信号を伝達できればよいので、内部バス5のようにクロック周波数(伝送周波数)を高める必要はない。そのため、割込み用バス55を設けた場合であっても、アップリンク52を休止することにより低消費電力化の効果が得られる。
 図12は、実施の形態2に係るリモートIO装置3における通信手順を示すタイムチャートである。図12には、いずれかのIOユニット20で割込み要因が生じたことが割込み用バス55を介して伝達されると、マスターユニット10が割込み処理を実行する例を想定している。
 より具体的には、図12に示すタイムチャートは、図8に示すタイムチャートに比較して、割込み用バス55上がONに駆動された場合の処理が異なっている。そのため、主として、これらに関する処理について説明し、図8と同様の処理についての詳細な説明は繰り返さない。
 図12に示すように、先行の上位通信フレームが到着し、OUTデータリフレッシュおよびINデータリフレッシュが実行されて、アップリンク52が休止状態になった後に、割込み用バス55がONに駆動されたとする。この割込み用バス55がONに駆動されたことに応答して、マスターユニット10では、割込み処理が実行される。この割込み処理の一例としては、フィールドバス4を介してメイン処理装置2へイベント的に情報を通知するような処理である。
 この割込み処理の実行にあわせて、IOユニット20では割込み処理に係るINデータおよびOUTデータが更新される。以下、これらのデータ更新をイベント的に発生することから、「都度リフレッシュ」とも称す。
 より具体的には、割込み用バス55上がONに駆動されると(図12(d)参照)、マスターユニット10は、ダウンリンク51を介してWakeUP_frame402を送信し、休止状態のアップリンク52(受信部220aおよび送信部220b)をアクティブ化する。すなわち、マスターユニット10は、IOユニット20からデータを取得すべき場合に、アップリンク52をアクティブ化するための指令(WakeUP_frame402)を、ダウンリンク51を介してIOユニット20へ送信する。
 図12(c)に示すように、WakeUP_frame402を受信したIOユニット20は、その受信部220aおよび送信部220b(図4に示すDES222、リピート部224およびSER226)をアクティブ化するとともに、トレーニング信号502を送信する。すなわち、IOユニット20は、アップリンク52をアクティブ化するための指令(WakeUP_frame402)に応答して、予め定められた期間に亘ってアップリンク52上にダミー信号を送信する。
 続いて、IOユニット20は、割込みフレームを用いて、メッセージ510をマスターユニット10へ送信する。さらに、IOユニット20は、INデータの都度リフレッシュを実行する。すなわち、IOユニット20は、IOモジュール206に入力されている特定の入力に関する最新の状態値を取得し、その最新の状態値を含むIN_frame512をマスターユニット10へ送信する。
 一方、IN_frame512を受信したマスターユニット10は、OUTデータの都度リフレッシュを実行する。すなわち、マスターユニット10は、ダウンリンク51を介して、割込み処理に係るOUTデータを含むOUT_frame410を送信し、続いて、PowerDown_frame408を送信し、アクティブ状態のアップリンク52(受信部220aおよび送信部220b)を再度休止させる。
 このアップリンク52の休止状態は、後続の上位通信フレームが到着するまで継続される。
 上述のように、実施の形態2においては、マスターユニット10は、アップリンク52を介したIOユニット20からのデータ受信(INデータリフレッシュ)が完了すると、アップリンク52を非アクティブ化するための指令(PowerDown_frame)を、ダウンリンク51を介してIOユニット20へ送信する。図12に示すように、マスターユニット10は、アップリンク52をアクティブ化するための指令(PowerDown_frame)を周期的および/またはイベント的に発生する。
 また、IOユニット20は、ダウンリンク51をアクティブに維持するとともに、ダウンリンク51を介して送信されるマスターユニット10からの指令(WakeUP_frame402/PowerDown_frame408)に従って、アップリンク52をアクティブ化/非アクティブ化する。
 <I.実施の形態3>
 実施の形態3においては、マスター制御部とスレーブ制御部との間で、一種のコマンド/レスポンス方式のような遣り取りを行う構成について例示する。実施の形態3においては、スレーブ制御部がWakeUP_frameを受信してアクティブ化した場合であっても、アップリンク52上にダミー信号を送信しない。それに代えて、マスター制御部から何らかのコマンド(指令)を正しく受信した場合には、スレーブ制御部は肯定応答(ACK:acknowledgement)を返答する。このような方式を採用することで、予め定められた通信手順を確実に行うことができる。
 図13は、実施の形態3に係るリモートIO装置3における通信手順を示すタイムチャートである。図13には、一例として、上述の図10に示す実施の形態2に係るリモートIO装置3における通信手順を示す。より具体的には、図13には、上述の実施の形態2と同様に、いずれかのIOユニット20で割込み要因が生じたことが割込み用バス55を介して伝達されると、マスターユニット10が割込み処理を実行する例を想定している。すなわち、図13に示すタイムチャートでは、上位通信フレーム300の到着ごとに、OUTデータリフレッシュおよびINデータリフレッシュが周期的に実行されるとともに、割込み要因が生じたことで、メッセージ転送がイベント的に実行される例を示す。
 図13(a)を参照して、まず、上位通信フレーム300が到着し、その受信が完了すると、マスターユニット10は、ダウンリンク51を介してWakeUP_frame402を送信し(図13(b)参照)、休止状態のアップリンク52(受信部220aおよび送信部220b)をアクティブ化する(図13(c)参照)。すなわち、マスターユニット10は、IOユニット20からデータを取得すべき場合に、アップリンク52をアクティブ化するための指令(WakeUP_frame402)を、ダウンリンク51を介してIOユニット20へ送信する。
 図13(c)に示すように、WakeUP_frame402を受信したIOユニット20は、その受信部220aおよび送信部220b(図4に示すDES222、リピート部224およびSER226)をアクティブ化するとともに、肯定応答であるACK522をマスターユニット10へ送信する。ACK522を受信したマスターユニット10は、図13(b)に示すように、ダウンリンク51を介してOUT_frame404を送信する。続いて、マスターユニット10は、INデータリフレッシュを実行するためのTRG_frame(IN)420を、ダウンリンク51を介してIOユニット20へ送信する。
 図13(c)に示すように、TRG_frame(IN)420を受信したIOユニット20は、IOモジュール206に入力されている最新の状態値を取得し、その最新の状態値を含むIN_frame506をマスターユニット10へ送信する。
 図13(b)に示すように、IN_frame506を受信したマスターユニット10は、OUTデータリフレッシュおよびINデータリフレッシュの実行が完了したと判断し、ダウンリンク51を介してPowerDown_frame408を送信し、アクティブ状態のアップリンク52(受信部220aおよび送信部220b)を休止させる。
 その後、割込み用バス55上がONに駆動されると(図13(d)参照)、マスターユニット10は、ダウンリンク51を介してWakeUP_frame402を送信し、休止状態のアップリンク52(受信部220aおよび送信部220b)をアクティブ化する。すなわち、マスターユニット10は、IOユニット20からデータを取得すべき場合に、アップリンク52をアクティブ化するための指令(WakeUP_frame402)を、ダウンリンク51を介してIOユニット20へ送信する。
 図13(c)に示すように、WakeUP_frame402を受信したIOユニット20は、その受信部220aおよび送信部220b(図4に示すDES222、リピート部224およびSER226)をアクティブ化するとともに、肯定応答であるACK522をマスターユニット10へ送信する。ACK522を受信したマスターユニット10は、図13(b)に示すように、ダウンリンク51を介してメッセージ406を送信する。続いて、マスターユニット10は、IOユニット20からのメッセージ504を要求するためのTRG_frame(MSG)424を、ダウンリンク51を介してIOユニット20へ送信する。TRG_frame(MSG)424を受信したIOユニット20は、メッセージ504をマスターユニット10へ送信する(図13(c)参照)。
 メッセージ504を受信したマスターユニット10は、メッセージ転送が完了したと判断し、ダウンリンク51を介してPowerDown_frame408を送信し(図13(b)参照)、アクティブ状態のアップリンク52(受信部220aおよび送信部220b)を再度休止させる。
 このように、マスター制御部として機能するマスターユニット10は、アップリンク52を介したスレーブ制御部として機能するIOユニット20からのデータ送信が完了すると、アップリンク52を非アクティブ化するための指令(PowerDown_frame408)を、ダウンリンク51を介してIOユニット20へ送信する。
 このアップリンク52の休止状態は、後続の上位通信フレームが到着するまで継続される。
 上述のように、実施の形態3においては、マスターユニット10は、アップリンク52を介したIOユニット20からのデータ受信(INデータリフレッシュ)が完了すると、アップリンク52を非アクティブ化するための指令(PowerDown_frame)を、ダウンリンク51を介してIOユニット20へ送信する。図13に示すように、マスターユニット10は、アップリンク52をアクティブ化するための指令(PowerDown_frame)を周期的および/またはイベント的に発生する。
 また、IOユニット20は、ダウンリンク51をアクティブに維持するとともに、ダウンリンク51を介して送信されるマスターユニット10からの指令(WakeUP_frame402/PowerDown_frame408)に従って、アップリンク52をアクティブ化/非アクティブ化する。
 <J.実施の形態4>
 上述の実施の形態1~3においては、リモートIO装置3の内部バス5における通信手順について例示したが、メイン処理装置2の内部バス5にも適用することが可能である。以下、メイン処理装置2の内部バス5における通信手順について説明する。
 メイン処理装置2の内部バス5についても、リモートIO装置3の内部バス5と同様の通信手順を実行可能であるが、メイン処理装置2では、CPUユニット40におけるユーザプログラムの実行タイミングが基準となって、OUTデータリフレッシュおよびINデータリフレッシュが実行される点が異なっている。
 実施の形態4に係るメイン処理装置2の接続構成については、図5を参照して説明したので、同様の説明は繰り返さない。また、メイン処理装置2のCPUユニット40のハードウェア構成については、図6を参照して説明したので、同様の説明は繰り返さない。
 図14は、実施の形態4に係るメイン処理装置2における通信手順を示すタイムチャートである。図14には、CPUユニット40でユーザプログラム800の実行が完了するごとに、OUTデータリフレッシュおよびINデータリフレッシュが実行される場合の通信手順を示す。そのため、図14に示す通信手順は、ユーザプログラム800の実行周期であるPLC演算サイクルT2ごとに繰り返される。このユーザプログラム800の実行直前および実行中においては、アップリンク52は休止状態であるとする。
 図14(a)は、CPUユニット40でのプログラム実行状態を示す。図14(b)は、CPUユニット40と1番目のIOユニット20-1との間のダウンリンク51を伝送されるデータフレームを示す。図14(c)は、1番目のIOユニット20-1とCPUユニット40との間のアップリンク52を伝送されるデータフレームを示す。図14(d)は、1番目のIOユニット20-1と2番目のIOユニット20-2との間のダウンリンク51を伝送されるデータフレームを示す。図14(e)は、2番目のIOユニット20-2と1番目のIOユニット20-1との間のアップリンク52を伝送されるデータフレームを示す。
 まず、図14(a)に示すように、CPUユニット40でのユーザプログラムの実行が完了すると、図14(b)に示すように、CPUユニット40は、ダウンリンク51を介してWakeUP_frame402を送信する。すなわち、マスター制御部として機能するCPUユニット40は、IOユニット20からデータを取得すべき場合に、アップリンク52をアクティブ化するための指令(WakeUP_frame402)を、ダウンリンク51を介してIOユニット20へ送信する。
 図14(c)および(e)に示すように、WakeUP_frame402を受信したIOユニット20は、その受信部220aおよび送信部220b(図4に示すDES222、リピート部224およびSER226)をアクティブ化するとともに、近接するCPUユニット40またはIOユニット20の受信部220aまたは送信部220bに対して自ユニットの存在を通知するために、トレーニング信号502を送信する。すなわち、IOユニット20は、アップリンク52をアクティブ化するための指令(WakeUP_frame402)に応答して、予め定められた期間に亘ってアップリンク52上にダミー信号を送信する。
 続いて、図14(b)に示すように、CPUユニット40は、ダウンリンク51を介してOUT_frame404を送信する。このOUT_frame404は、ユーザプログラムの実行によって得られた算出結果などのOUTデータを含む。OUT_frame404を受信したIOユニット20は、それに含まれるOUTデータに基づいて、IOモジュール206の出力値を更新する。
 さらに、図14(b)に示すように、CPUユニット40は、特定のIOユニット20に対して、メッセージ406を送信する。
 このように、CPUユニット40は、アップリンク52をアクティブ化するための指令(WakeUP_frame402)に引き続いて、IOユニット20へ渡すデータを、ダウンリンク51を介してIOユニット20へ送信する。
 一方、IOユニット20の各々は、トレーニング信号の送信が完了(トレーニング期間が終了)すると、CPUユニット40へのデータ転送を開始する。例えば、IOユニット20-1に対して送信権が与えられていれば、図14(b)に示すように、IOユニット20-1は、メッセージ504をCPUユニット40へ送信する。
 続いて、IOユニット20の各々は、INデータリフレッシュを実行する。すなわち、IOユニット20の各々は、IOモジュール206に入力されている最新の状態値を取得し、図14(c)および(e)に示すように、その最新の状態値を含むIN_frame506をCPUユニット40へ送信する。
 IN_frame506を受信したCPUユニット40は、OUTデータリフレッシュおよびINデータリフレッシュの実行が完了したと判断し、ダウンリンク51を介してPowerDown_frame408を送信し、アクティブ状態のアップリンク52(受信部220aおよび送信部220b)を休止させる。
 このアップリンク52の休止状態は、次のPLC演算サイクルが開始されるまでは継続される。
 図14に示す通信手順に代えて、上述の図9に示すような通信手順を採用することもできる。すなわち、アップリンク52がアクティブ化された後、IOユニット20からのメッセージ504の送信と、IN_frame506の送信とを別々に行うようにしてもよい。
 上述のように、実施の形態4においては、CPUユニット40は、アップリンク52を介したIOユニット20からのデータ受信(INデータリフレッシュ)が完了すると、アップリンク52を非アクティブ化するための指令(PowerDown_frame)を、ダウンリンク51を介してIOユニット20へ送信する。
 また、IOユニット20は、ダウンリンク51をアクティブに維持するとともに、ダウンリンク51を介して送信されるCPUユニット40からの指令(WakeUP_frame402/PowerDown_frame408)に従って、アップリンク52をアクティブ化/非アクティブ化する。
 <K.実施の形態5>
 上述の実施の形態4においては、内部バス5が1チャネル(1つのダウンリンク51および1つのアップリンク52)で構成される例について説明した。これに対して、実施の形態5においては、内部バス5が複数チャネルで構成される例について説明する。
 図15は、実施の形態5に係るメイン処理装置2#の接続構成を示す模式図である。図15を参照して、実施の形態5に係るメイン処理装置2#においては、図5に示す接続構成に比較して、ダウンリンク51およびアップリンク52に加えて、ダウンリンク53およびアップリンク54が追加されている点が異なっている。以下の説明では、便宜上、ダウンリンク51およびアップリンク52を1チャネル(1ch)と称し、ダウンリンク53およびアップリンク54を2チャネル(2ch)と称する。すなわち、実施の形態5に係る通信ラインは、マスター制御部として機能するCPUユニット40からスレーブ制御部として機能するIOユニット20へデータを伝送するための2つのダウンリンク51,53と、IOユニット20からCPUユニット40へデータを伝送するための2つのアップリンク52,54とを含む。
 このように内部バス5が複数チャネルで構成されることに伴って、IOユニット20#-1,20#-2,20#-3の各々は、2チャネル用の受信部(RX)230a,240aおよび送信部(TX)230b,240bをさらに含む。その他の構成については、上述したので、詳細な説明は繰り返さない。
 実施の形態5においては、1チャネルおよび2チャネルを併用して、データ通信を行う。この際、それぞれのチャネルにおいて、アップリンク52,54は可能な限り休止状態に維持される。そして、CPUユニット40#は、1チャネルのダウンリンク51を介して、1チャネルのアップリンク52をアクティブ化/非アクティブ化するための指令を送信し、2チャネルのダウンリンク53を介して、2チャネルのアップリンク54をアクティブ化/非アクティブ化するための指令を送信する。
 内部バス5を複数チャネル化することによって、内部バス5におけるデータ通信の速度を複数倍にすることができる。
 図16は、実施の形態5に係るメイン処理装置2#における通信手順を示すタイムチャートである。図16には、2つのチャネルを使用して、周期的なOUTデータリフレッシュおよびINデータリフレッシュを並列的に行う例を示す。OUTデータリフレッシュおよびINデータリフレッシュは、PLC演算サイクルT2ごとに繰り返される。実施の形態5においては、OUTデータリフレッシュにおいて、IOユニット20#は、OUTデータを含むOUT_frameの受信が成功すると、CPUユニット40#に対して、肯定応答(ACK)を返答する。
 ユーザプログラム800の実行開始直前においては、アップリンク52および54は休止状態であるとする。
 図16(a)は、CPUユニット40#でのプログラム実行状態を示す。図16(b)は、CPUユニット40#とIOユニット20#との間のダウンリンク51(1チャネル)を伝送されるデータフレームを示す。図16(c)は、IOユニット20#とCPUユニット40#との間のアップリンク52(1チャネル)を伝送されるデータフレームを示す。図16(d)は、CPUユニット40#とIOユニット20#との間のダウンリンク53(2チャネル)を伝送されるデータフレームを示す。図16(e)は、IOユニット20#とCPUユニット40#との間のアップリンク54(2チャネル)を伝送されるデータフレームを示す。
 まず、CPUユニット40#でのユーザプログラム800の実行が完了すると、図16(b)に示すように、CPUユニット40#は、1チャネルのダウンリンク51を介してWakeUP_frame402を送信し、休止状態の1チャネルのアップリンク52(受信部220aおよび送信部220b)をアクティブ化する。並行して、図16(d)に示すように、CPUユニット40#は、2チャネルのダウンリンク53を介してWakeUP_frame602を送信し、休止状態の2チャネルのアップリンク54(受信部240aおよび送信部240b)をアクティブ化する。
 すなわち、CPUユニット40#は、IOユニット20#からデータを取得すべき場合に、アップリンク52および54をアクティブ化するための指令(WakeUP_frame402および604)を、ダウンリンク51および53を介してIOユニット20#へそれぞれ送信する。
 続いて、図16(c)に示すように、WakeUP_frame402を受信したIOユニット20#は、その受信部220aおよび送信部220bをアクティブ化するとともに、近接するCPUユニット40#またはIOユニット20#の受信部220aまたは送信部220bに対して自ユニットの存在を通知するために、トレーニング信号502を送信する。並行して、図16(e)に示すように、WakeUP_frame602を受信したIOユニット20#は、その受信部240aおよび送信部240bをアクティブ化するとともに、近接するCPUユニット40#またはIOユニット20#の受信部240aまたは送信部240bに対して自ユニットの存在を通知するために、トレーニング信号702を送信する。
 すなわち、IOユニット20#は、アップリンク52および54をアクティブ化するための指令(WakeUP_frame402)に応答して、予め定められた期間に亘ってアップリンク52および54上にダミー信号をそれぞれ送信する。
 図16(b)に示すように、CPUユニット40#は、続いて、1チャネルのダウンリンク51を介してOUT_frame404を送信するとともに、2チャネルのダウンリンク53を介してOUT_frame604を送信する。
 OUT_frame404を受信したIOユニット20#は、それに含まれるOUTデータに基づいて、IOモジュール206の出力値を更新する。並行して、OUT_frame604を受信したIOユニット20#は、それに含まれるOUTデータに基づいて、IOモジュール206の出力値を更新する。
 続いて、図16(c)および(e)に示すように、IOユニット20#は、ACK520およびSCK720をCPUユニット40#へそれぞれ送信する。ACK520を受信したCPUユニット40#は、図16(b)に示すように、1チャネルのダウンリンク51を介してPowerDown_frame408を送信し、アクティブ状態のアップリンク52(受信部220aおよび送信部220b)を一旦休止させる。並行して、ACK720を受信したCPUユニット40#は、図16(d)に示すように、2チャネルのダウンリンク53を介してPowerDown_frame608を送信し、アクティブ状態のアップリンク54(受信部240aおよび送信部240b)を一旦休止させる。
 その後、CPUユニット40#は、後続の上位通信フレームの到着に間に合うように、INデータリフレッシュを実行させる。すなわち、図16(b)に示すように、CPUユニット40#は、1チャネルのダウンリンク51を介してWakeUP_frame402を送信し、休止状態の1チャネルのアップリンク52(受信部220aおよび送信部220b)を再度アクティブ化する。並行して、図16(d)に示すように、CPUユニット40#は、2チャネルのダウンリンク53を介してWakeUP_frame602を送信し、休止状態の2チャネルのアップリンク54(受信部240aおよび送信部240b)を再度アクティブ化する。
 図16(c)に示すように、WakeUP_frame402を受信したIOユニット20#は、その受信部220aおよび送信部220bを再度アクティブ化するとともに、トレーニング信号502を送信する。並行して、図16(e)に示すように、WakeUP_frame602を受信したIOユニット20#は、その受信部240aおよび送信部240bをアクティブ化するとともに、近接するCPUユニット40#またはIOユニット20#の受信部240aまたは送信部240bに対して自ユニットの存在を通知するために、トレーニング信号702を送信する。
 そして、図16(b)および(d)に示すように、CPUユニット40#は、1チャネルのダウンリンク51を介してIOユニット20#に対してINデータを要求するTRG_frame(IN)420を送信するとともに、2チャネルのダウンリンク53を介してIOユニット20#に対してINデータを要求するTRG_frame(IN)620を送信する。
 TRG_frame(IN)420および620をそれぞれ受信したIOユニット20#は、対応するINデータリフレッシュをそれぞれ実行する。すなわち、IOユニット20#は、IOモジュール206に入力されている最新の状態値を取得し、その最新の状態値を含むIN_frame530および730をCPUユニット40#へ送信する。
 IN_frame506を受信したCPUユニット40#は、1チャネルのダウンリンク51を介してPowerDown_frame408を送信し、アクティブ状態の1チャネルのアップリンク52(受信部220aおよび送信部220b)を再度休止させる。並行して、IN_frame706を受信したCPUユニット40#は、2チャネルのダウンリンク53を介してPowerDown_frame608を送信し、アクティブ状態の2チャネルのアップリンク54(受信部240aおよび送信部240b)を再度休止させる。
 上述のように、実施の形態5においては、通信ラインとしての内部バス5は、マスター制御部であるCPUユニット40#からスレーブ制御部であるIOユニット20へデータを伝送するためのダウンリンク51および53と、IOユニット20からCPUユニット40#へデータを伝送するためのアップリンク52および54とを含む。IOユニット20は、ダウンリンク51および53をいずれもアクティブに維持するとともに、アップリンク52または54を介して送信されるCPUユニット40#からの指令に従って、対応するアップリンクをアクティブ化/非アクティブ化する。
 実施の形態5において、CPUユニット40#は、2チャネルのダウンリンク53およびアップリンク54をアクティブ化/非アクティブ化するための指令(WakeUP_frame402,604/PowerDown_frame408,608)を、ダウンリンク51,53を介してIOユニット20#へそれぞれ送信する。図16に示すように、CPUユニット40#は、アップリンク52,54をアクティブ化するための指令(PowerDown_frame)を周期的および/またはイベント的に発生する。
 また、IOユニット20#は、ダウンリンク51をアクティブに維持するとともに、ダウンリンク51を介して送信されるCPUユニット40#からの指令(WakeUP_frame402,604/PowerDown_frame408,608)に従って、アップリンク52,54をアクティブ化/非アクティブ化する。
 <L.実施の形態6>
 上述の実施の形態4においては、アップリンク52は可能な限り休止状態に維持される。アップリンク52が休止状態に維持されている場合、いずれかのIOユニット20において何らかの事象が発生したときには、それをCPUユニット40へ伝達する手段がない。
 そこで、実施の形態6においては、いずれかのIOユニット20で割込み要因(イベント)が発生したことに応答して、CPUユニット40で何らかの処理を実行させることができる構成について説明する。
 図17は、実施の形態6に係るメイン処理装置2の接続構成を示す模式図である。図17を参照して、実施の形態6に係るメイン処理装置2においては、図5に示す接続構成に比較して、IRQバス56が追加されている点が異なっている。このIRQバス56は、各IOユニット20において発生した割込みをCPUユニット40へ伝送するための通信ラインである。いずれのIOユニット20で割込みが発生すると、割込みを示す特定のIRQがCPUユニット40へ通知される。CPUユニット40は、このIRQの入力に応答して、イベント的に処理を実行することができる。
 図18は、実施の形態6に係るメイン処理装置2における通信手順を示すタイムチャートである。図18には、いずれかのIOユニット20で割込みが生じたことがIRQバス56を介して伝達されると、CPUユニット40が割込み処理を実行する例を想定している。
 より具体的には、図18に示すタイムチャートは、図16に示すタイムチャートに比較して、CPUユニット40が予めプログラムされたメッセージ処理810および割込み処理820をイベント的に実行するのではなく、IRQバス56を介した割込みが通知されることで、割込み処理が実行される点が異なっている。そのため、主として、これらに関する処理について説明し、図16と同様の処理についての詳細な説明は繰り返さない。
 図18に示すように、CPUユニット40においてユーザプログラム800の実行完了に応答して、OUTデータリフレッシュおよびINデータリフレッシュが実行されて、アップリンク52が休止状態になった後に、IRQバス56を介して割込みが入力されたとする。このIRQバス56を介して割込みが入力されたことに応答して、CPUユニット40は、IRQに係る割込み入力処理822を実行するとともに、指定された割込み処理824を実行する。
 この割込み入力処理822の実行にあわせて、CPUユニット40と特定のIOユニット20との間で都度リフレッシュが実行される。より具体的には、IRQバス56を介して割込入力が与えられると(図18(d)参照)、CPUユニット40は、ダウンリンク51を介してWakeUP_frame402を送信し、休止状態のアップリンク52(受信部220aおよび送信部220b)をアクティブ化する。
 図18(c)に示すように、WakeUP_frame402を受信したIOユニット20は、その受信部220aおよび送信部220b(図4に示すDES222、リピート部224およびSER226)をアクティブ化するとともに、近接するCPUユニット40またはIOユニット20の受信部220aまたは送信部220bに対して自ユニットの存在を通知するために、トレーニング信号502を送信する。
 続いて、図18(b)に示すように、CPUユニット40は、IOユニット20からのメッセージ504を要求するためのTRG_frame(MSG)424を、ダウンリンク51を介してIOユニット20へ送信する。TRG_frame(MSG)424を受信したIOユニット20は、メッセージ504をCPUユニット40へ送信する(図18(c)参照)。
 メッセージ504を受信したCPUユニット40は、メッセージ転送が完了したと判断し、ダウンリンク51を介してPowerDown_frame408を送信し(図18(b)参照)、アクティブ状態のアップリンク52(受信部220aおよび送信部220b)を再度休止させる。
 上述のように、実施の形態6においては、CPUユニット40は、アップリンク52をアクティブ化/非アクティブ化するための指令(WakeUP_frame402)を、ダウンリンク51を介してIOユニット20へ送信する。図18に示すように、CPUユニット40は、アップリンク52をアクティブ化するための指令(PowerDown_frame)を周期的および/またはイベント的に発生する。
 また、IOユニット20は、ダウンリンク51をアクティブに維持するとともに、ダウンリンク51を介して送信されるマスターユニット10からの指令(WakeUP_frame402/PowerDown_frame408)に従って、アップリンク52をアクティブ化/非アクティブ化する。
 <M.実施の形態5の転用例>
 上述の実施の形態5において説明した複数チャネルからなる内部バス5の構成については、実施の形態1~3に示すリモートIO装置にも転用が可能である。
 図19は、実施の形態5の転用例に係るリモートIO装置の接続構成を示す模式図である。図19に示すように、本転用例に係るリモートIO装置3#は、図2に示す接続構成に比較して、ダウンリンク51およびアップリンク52に加えて、ダウンリンク53およびアップリンク54が追加されている点が異なっている。実施の形態5の転用例に係る通信ラインは、マスター制御部として機能するマスターユニット10#からスレーブ制御部として機能するIOユニット20#へデータを伝送するための2つのダウンリンク51,53と、IOユニット20#からマスターユニット10#へデータを伝送するための2つのアップリンク52,54とを含む。
 このように内部バス5が複数チャネルで構成されることに伴って、IOユニット20#-1,20#-2,20#-3の各々は、2チャネル用の受信部(RX)230a,240aおよび送信部(TX)230b,240bをさらに含む。
 その他の構成および通信手順などについては、上述したので、詳細な説明は繰り返さない。
 <N.その他の形態>
 上述した実施の形態1~6以外、または実施の形態1~6と組み合わせることで、さらに消費電力を低減できる構成を以下に示す。
 《n1:ダウンリンクの一部休止》
 上述の実施の形態1~6においては、ダウンリンクについては基本的にアクティブに維持される。但し、本実施の形態に係る内部バス5は、典型的には、機器同士がデジチェーン接続された構成が採用されるので、各IOユニットの次段側(送信部)については、動作を停止してもよい。すなわち、各種の指令やデータは、前段側から伝送されるので、前段側からの信号を受信する受信部だけをアクティブに維持しておけば、何らかの指令やデータが送信されたことを検知できる。この検知に応答して、次段側の送信部をアクティブ化することで、本来の状態に容易に復帰できる。
 図20は、本発明のある実施の形態に係る低消費電力化の実現方法を説明するための図である。図20(a)には、ダウンリンク51およびアップリンク52がアクティブである状態を示し、図20(b)には、ダウンリンク51の一部が休止するとともに、アップリンク52が休止している状態を示す。
 図20(b)に示すように、IOユニット20の各々においては、ダウンリンク51の受信部210aのみが動作しており、前段側からのデータフレームの受信有無を監視する。マスターユニット10がダウンリンク51を介して何らかのデータフレームを送信すると、まず、当該データフレームは、1番目のIOユニット20-1の受信部210aによって受信される。IOユニット20-1は、マスターユニット10からのデータフレームを受信すると、送信部210bの動作を開始して、後段のIOユニット20-1へ受信したデータフレームを、次段のIOユニット20へ再送出(フォワード)する。IOユニット20の各々は、以下同様の動作を行って、本来の状態へ復帰する。
 また、マスターユニット10からのデータフレームがアップリンク52に対するWakeUP_frameであった場合には、IOユニット20の各々は、アップリンク52に係る受信部220aおよび送信部220bについてもその動作を開始する。
 このような手続きによって、図10(a)に示すような本来の動作状態へ復帰できる。
 なお、図20には、典型例として、リモートIO装置3の内部バス5に適用した場合の動作を示すが、メイン処理装置2の内部バス5にも同様に適用できる。
 《n2:WakeUPバスの利用》
 上述の実施の形態1~6においては、ダウンリンクを介して、アップリンクをアクティブ化/非アクティブ化するための指令を送信する構成について例示したが、これらの指令を送信するための専用の回路(バス)を設けてもよい。このような構成を採用することで、IOユニット20の送信部および受信部のアクティブ/非アクティブをより高い自由度で制御することができる。例えば、図21および図22に示すような構成を採用することができる。
 図21および図22は、本発明のある実施の形態に係る低消費電力化の実現方法を説明するための図である。より具体的には、図21および図22には、マスターユニット10と複数のIOユニット20との間にWakeUPバス57を配置した構成を示す。このWakeUPバス57を介して、マスターユニット10から各IOユニット20に対して、休止状態の送信部および/または受信部をアクティブ化するための指令が送信される。このようなWakeUPバス57を用いて、図21(b)に示すように、ダウンリンク51およびアップリンク52のいずれもが休止している状態から、図21(a)に示すように、ダウンリンク51およびアップリンク52をアクティブ化させることができる。
 あるいは、図22(b)に示すように、ダウンリンク51をアクティブに維持するとともに、ダウンリンク51を休止してもよい。図22(b)に示すような状態では、IOユニット20の各々が自立的に(マスターユニット10からの指示なく)INデータを送信するような場合に好適である。
 WakeUPバス57を用いて、図22(b)に示すような状態から図22(a)に示すような状態へ容易に復帰できる。
 なお、図21および図22には、典型例として、リモートIO装置3の内部バス5に適用した場合の動作を示すが、メイン処理装置2の内部バス5にも同様に適用できる。
 <O.利点>
 本実施の形態によれば、内部バス5を介してデジチェーン接続されたマスター制御部(マスターユニット10/CPUユニット40)と1つ以上のIOユニット20とからなるPLCシステムにおいて、消費電力を低減することができる。
 今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した説明ではなく、請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
 1 PLCシステム、2 メイン処理装置、3 リモートIO装置、4 フィールドバス、5 内部バス、10 マスターユニット、12,42 通信モジュール、20 IOユニット、30 電源ユニット、40 CPUユニット、51,53 ダウンリンク、52,54 アップリンク、55 割込み用バス、56 IRQバス、57 WakeUPバス、100,150,200 プロセッサ、110 フィールドバス制御部、112,210a,220a,230a,240a 受信部、114,210b,220b,230b,240b 送信部、120 上位通信コントローラ、122 メモリコントローラ、124 FIFOメモリ、126,203 受信バッファ、128,204 送信バッファ、130 内部バス制御部、132 内部バス通信コントローラ、142 送信回路、144 受信回路、152 主メモリ、154,208 不揮発性メモリ、156 ユーザプログラム、160 記憶部、162,202 共有メモリ、164 受信メモリ、166 送信メモリ、206 モジュール、212,222 DES、214,224 リピート部、216,226 SER、230 受信処理部、232 復号部、234 CRCチェック部、240 送信処理部、242 CRC生成部、244 符号化部、250 バス、300 上位通信フレーム。

Claims (8)

  1.  制御システムの少なくとも一部を構成する制御装置であって、
     マスター制御部と、
     前記マスター制御部と通信ラインを介して接続される少なくとも1つのスレーブ制御部とを備え、
     前記通信ラインは、
      前記マスター制御部から前記スレーブ制御部へデータを伝送するためのダウンリンクと、
      前記スレーブ制御部から前記マスター制御部へデータを伝送するためのアップリンクとを含み、
     前記マスター制御部は、
      前記アップリンクを介した前記スレーブ制御部からのデータ送信が完了すると、前記アップリンクを非アクティブ化するための指令を、前記ダウンリンクを介して前記スレーブ制御部へ送信するための回路と、
      前記スレーブ制御部からデータを取得すべき場合に、前記アップリンクをアクティブ化するための指令を、前記ダウンリンクを介して前記スレーブ制御部へ送信するための回路とを含み、
     前記スレーブ制御部は、
      前記ダウンリンクをアクティブに維持するとともに、前記ダウンリンクを介して送信される前記マスター制御部からの指令に従って、前記アップリンクをアクティブ化/非アクティブ化するための回路を含む、制御装置。
  2.  前記マスター制御部は、
      前記アップリンクをアクティブ化するための指令に引き続いて、前記スレーブ制御部へ渡すデータを、前記ダウンリンクを介して前記スレーブ制御部へ送信するための回路をさらに含む、請求項1に記載の制御装置。
  3.  前記マスター制御部は、
      前記アップリンクをアクティブ化するための指令を周期的またはイベント的に発生するための回路をさらに含む、請求項1に記載の制御装置。
  4.  前記通信ラインは、前記マスター制御部から前記スレーブ制御部へデータを伝送するための第1および第2のダウンリンクと、前記スレーブ制御部から前記マスター制御部へデータを伝送するための第1および第2のアップリンクとをさらに含み、
     前記マスター制御部は、
      前記第2のダウンリンクおよび前記第2のアップリンクをアクティブ化/非アクティブ化するための指令を、前記第1のダウンリンクを介して前記スレーブ制御部へ送信するための回路をさらに含む、請求項1に記載の制御装置。
  5.  前記通信ラインは、前記マスター制御部から前記スレーブ制御部へデータを伝送するための第1および第2のダウンリンクと、前記スレーブ制御部から前記マスター制御部へデータを伝送するための第1および第2のアップリンクとをさらに含み、
     前記スレーブ制御部は、
      前記第1および第2のダウンリンクをいずれもアクティブに維持するとともに、前記第1または第2のダウンリンクを介して送信される前記マスター制御部からの指令に従って、対応するアップリンクをアクティブ化/非アクティブ化するための回路を含む、請求項1に記載の制御装置。
  6.  前記スレーブ制御部は、前記アップリンクを伝送する信号を変換するための変換回路を含み、
     前記アップリンクの非アクティブ化は、前記変換回路への電源遮断を含む、請求項1に記載の制御装置。
  7.  前記マスター制御部は、前記アップリンクを伝送する信号を受信するための受信回路を含み、
     前記マスター制御部は、前記アップリンクが非アクティブ化されている期間、前記受信回路の電源を遮断する、請求項1に記載の制御装置。
  8.  マスター制御部と、前記マスター制御部と通信ラインを介して接続される少なくとも1つのスレーブ制御部とを含む、制御装置における制御方法であって、前記通信ラインは、前記マスター制御部から前記スレーブ制御部へデータを伝送するためのダウンリンクと、前記スレーブ制御部から前記マスター制御部へデータを伝送するためのアップリンクとを含み、前記制御方法は、
     前記アップリンクを介した前記スレーブ制御部からのデータ送信が完了すると、前記マスター制御部が、前記アップリンクを非アクティブ化するための指令を、前記ダウンリンクを介して前記スレーブ制御部へ送信するステップと、
     前記マスター制御部が、前記スレーブ制御部からデータを取得すべき場合に、前記アップリンクをアクティブ化するための指令を、前記ダウンリンクを介して前記スレーブ制御部へ送信するステップと、
     前記スレーブ制御部が、前記ダウンリンクをアクティブに維持するとともに、前記ダウンリンクを介して送信される前記マスター制御部からの指令に従って、前記アップリンクをアクティブ化/非アクティブ化するステップとを含む、制御方法。
PCT/JP2013/053836 2012-03-15 2013-02-18 制御装置および制御方法 WO2013136913A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201380013777.5A CN104169822B (zh) 2012-03-15 2013-02-18 控制装置以及控制方法
US14/385,042 US9836038B2 (en) 2012-03-15 2013-02-18 Control device, and control method for link activating and deactivating
EP13761683.5A EP2816428B1 (en) 2012-03-15 2013-02-18 Control device, and control method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012058299A JP6051547B2 (ja) 2012-03-15 2012-03-15 制御装置
JP2012-058299 2012-03-15

Publications (1)

Publication Number Publication Date
WO2013136913A1 true WO2013136913A1 (ja) 2013-09-19

Family

ID=49160832

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/053836 WO2013136913A1 (ja) 2012-03-15 2013-02-18 制御装置および制御方法

Country Status (5)

Country Link
US (1) US9836038B2 (ja)
EP (1) EP2816428B1 (ja)
JP (1) JP6051547B2 (ja)
CN (1) CN104169822B (ja)
WO (1) WO2013136913A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015056695A1 (ja) * 2013-10-15 2015-04-23 オムロン株式会社 制御装置および制御方法
WO2020079730A1 (ja) * 2018-10-15 2020-04-23 三菱電機株式会社 エンジニアリングツール、コンピュータシステム、システム、方法及びプログラム

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013208963A1 (de) * 2013-05-15 2014-11-20 Robert Bosch Gmbh Feldbusgerät mit Möglichkeit zur Eingabe von Energiedaten
DE102014119065B4 (de) * 2014-12-18 2020-10-29 Phoenix Contact Gmbh & Co. Kg Funktionsanschlusseinheit mit einem Servicemodul
KR101590272B1 (ko) * 2014-12-31 2016-01-29 엘에스산전 주식회사 Plc 시스템의 메시지 처리장치
KR101857088B1 (ko) 2015-08-11 2018-05-11 주식회사 오픈비지니스솔루션코리아 리턴 회로를 갖는 리모트 입출력 장치 및 그의 내부 버스 통신 방법
JP6812736B2 (ja) 2016-10-07 2021-01-13 オムロン株式会社 演算装置および制御装置
CN106681266B (zh) * 2017-01-13 2019-04-09 北京航天自动控制研究所 一种并联plc的冗余切换电路及方法
US11256641B2 (en) * 2017-01-27 2022-02-22 National Instruments Corporation Asynchronous start for timed functions
WO2018193573A1 (ja) * 2017-04-20 2018-10-25 株式会社ブイテックス 真空容器内圧力マルチ制御装置及び真空容器内圧力マルチ制御方法
KR20180124340A (ko) * 2017-05-11 2018-11-21 엘에스산전 주식회사 프로그래머블 논리 제어 장치
JP6848817B2 (ja) 2017-11-02 2021-03-24 オムロン株式会社 インバータおよび制御システム
JP7020198B2 (ja) * 2018-03-09 2022-02-16 オムロン株式会社 制御装置および制御システム
JP7143600B2 (ja) * 2018-03-12 2022-09-29 オムロン株式会社 制御装置
US11388809B2 (en) * 2019-03-25 2022-07-12 Recarbon, Inc. Systems for controlling plasma reactors
JP7275940B2 (ja) * 2019-07-08 2023-05-18 オムロン株式会社 制御プログラムおよび方法
TWI730465B (zh) * 2019-10-22 2021-06-11 新唐科技股份有限公司 串聯式雙向通訊電路及其方法
CN112937586A (zh) * 2019-12-11 2021-06-11 观致汽车有限公司 车辆的控制方法、主控制器、从控制器及车辆的控制系统
JP7415824B2 (ja) 2020-06-30 2024-01-17 横河電機株式会社 拡張モジュール、cpuモジュール、システム、及び通信方法
US20220026859A1 (en) * 2021-07-16 2022-01-27 Delta Electronics (Shanghai) Co., Ltd. Multi-unit cooperative distributed electrical control system and electrical system

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009152998A (ja) * 2007-12-21 2009-07-09 Toyota Motor Corp 通信装置及び電力線通信システム
JP2011192068A (ja) 2010-03-15 2011-09-29 Omron Corp プログラマブルコントローラ
JP2011216085A (ja) * 2010-03-15 2011-10-27 Omron Corp プログラマブルコントローラ

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5907486A (en) * 1997-05-09 1999-05-25 I/O Control Corporation Wiring method and apparatus for distributed control network
US6061600A (en) * 1997-05-09 2000-05-09 I/O Control Corporation Backup control mechanism in a distributed control network
DE602005011497D1 (de) * 2005-07-04 2009-01-15 Vkr Holding As System mit einer master-einheit und mehreren slave-einheiten zum betrieb mehrerer einrichtungen
CN101523963A (zh) * 2006-10-13 2009-09-02 诺基亚公司 用于从已调度通信模式改变到未调度通信模式的方法、设备或计算机程序
JP2009265963A (ja) * 2008-04-25 2009-11-12 Nec Electronics Corp 情報処理システム及びタスクの実行制御方法
EP2339768B1 (en) * 2008-10-06 2016-09-14 Mitsubishi Electric Corporation Data relay system and operation time allocation method
FR2940477B1 (fr) * 2008-12-18 2011-02-11 Renault Sas Systeme de gestion des reveils et des endormissements de calculateurs connectes a un reseau can de vehicule automobile
JP5187277B2 (ja) * 2009-06-16 2013-04-24 ソニー株式会社 情報処理装置、及びモード切り替え方法
EP2682831A4 (en) * 2011-03-04 2014-08-13 Yaskawa Denki Seisakusho Kk CONTROL DEVICE
WO2013137023A1 (ja) * 2012-03-15 2013-09-19 オムロン株式会社 制御装置、情報処理装置、制御方法、コンピュータ読取可能な記録媒体、およびプログラム
CN102868584B (zh) * 2012-10-11 2015-05-06 江苏西电南自智能电力设备有限公司 一种采用串行通信接口的同步时分多路复用总线通信方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009152998A (ja) * 2007-12-21 2009-07-09 Toyota Motor Corp 通信装置及び電力線通信システム
JP2011192068A (ja) 2010-03-15 2011-09-29 Omron Corp プログラマブルコントローラ
JP2011216085A (ja) * 2010-03-15 2011-10-27 Omron Corp プログラマブルコントローラ

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2816428A4

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015056695A1 (ja) * 2013-10-15 2015-04-23 オムロン株式会社 制御装置および制御方法
JP6037042B2 (ja) * 2013-10-15 2016-11-30 オムロン株式会社 制御装置および制御方法
WO2020079730A1 (ja) * 2018-10-15 2020-04-23 三菱電機株式会社 エンジニアリングツール、コンピュータシステム、システム、方法及びプログラム
JPWO2020079730A1 (ja) * 2018-10-15 2021-02-15 三菱電機株式会社 エンジニアリングツール、コンピュータシステム、システム及びプログラム

Also Published As

Publication number Publication date
CN104169822A (zh) 2014-11-26
EP2816428B1 (en) 2019-01-09
CN104169822B (zh) 2017-05-10
US9836038B2 (en) 2017-12-05
EP2816428A1 (en) 2014-12-24
JP6051547B2 (ja) 2016-12-27
US20150039099A1 (en) 2015-02-05
EP2816428A4 (en) 2015-05-20
JP2013191132A (ja) 2013-09-26

Similar Documents

Publication Publication Date Title
JP6051547B2 (ja) 制御装置
JP6263836B2 (ja) 制御装置および制御方法
JP6037042B2 (ja) 制御装置および制御方法
JP2016192172A (ja) 情報処理装置、情報処理プログラムおよび情報処理方法
JP6038970B2 (ja) 通信システムおよび方法
JP6094196B2 (ja) 情報処理装置、情報処理プログラムおよび情報処理方法
JP2011192068A (ja) プログラマブルコントローラ
JP2004274931A5 (ja)
JP6629361B2 (ja) プログラマブルロジックコントローラ
JP2017011519A (ja) ネットワークを用いた通信システム
JP2014119906A (ja) 通信ユニット、通信システム、制御方法、およびプログラム
JP2006285412A (ja) 制御装置
JP2006236241A (ja) 周辺装置
JP2007018026A (ja) コントローラ
JP2006254290A (ja) マスタ−スレーブ通信システムおよび通信方法
JP2007097157A (ja) リピータ遅延影響の低減化
US20200092140A1 (en) Distributed processing of process data
JPH01311792A (ja) 遠隔監視制御方式
JP2007244000A (ja) リピータ遅延影響の低減化
JP2008181276A (ja) 同期シリアルシステムおよびその割り込み通知方法
JPWO2008050456A1 (ja) コンピュータシステム、データ中継装置およびコンピュータシステム制御方法
JP2002305561A (ja) 無線通信装置、無線通信システムおよび無線通信方法
JPS63197143A (ja) マルチポイント通信方式
JP2008109324A (ja) 通信システム
JP2009147793A (ja) バス通信方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13761683

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2013761683

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 14385042

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE