WO2013089473A1 - 태양전지의 제조방법 - Google Patents

태양전지의 제조방법 Download PDF

Info

Publication number
WO2013089473A1
WO2013089473A1 PCT/KR2012/010888 KR2012010888W WO2013089473A1 WO 2013089473 A1 WO2013089473 A1 WO 2013089473A1 KR 2012010888 W KR2012010888 W KR 2012010888W WO 2013089473 A1 WO2013089473 A1 WO 2013089473A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
semiconductor substrate
byproduct
solar cell
texturing
Prior art date
Application number
PCT/KR2012/010888
Other languages
English (en)
French (fr)
Inventor
이상두
김정식
안정호
정래욱
정병욱
진법종
Original Assignee
주성엔지니어링(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020110135989A external-priority patent/KR102049604B1/ko
Priority claimed from KR1020120128973A external-priority patent/KR101915161B1/ko
Application filed by 주성엔지니어링(주) filed Critical 주성엔지니어링(주)
Priority to CN201280062164.6A priority Critical patent/CN104126233B/zh
Priority to US14/360,930 priority patent/US9202965B2/en
Publication of WO2013089473A1 publication Critical patent/WO2013089473A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02363—Special surface textures of the semiconductor body itself, e.g. textured active layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the present invention relates to a method for manufacturing a solar cell, and a method for manufacturing a solar cell that can significantly reduce the amount of wastewater discharged by the wet etching process and improve the efficiency of the solar cell.
  • Solar cells are devices that convert light energy into electrical energy using the properties of semiconductors.
  • the solar cell has a PN junction structure in which a P (positive) type semiconductor and an N (negative) type semiconductor are bonded to each other.
  • a solar cell having such a structure When solar light is incident on a solar cell having such a structure, holes are generated in the semiconductor by the incident solar energy. holes and electrons are generated, whereby the holes (+) move toward the P-type semiconductor and the electrons (-) move toward the N-type semiconductor due to the electric field generated from the PN junction. This makes it possible to produce power.
  • Such solar cells may be classified into thin film solar cells and substrate solar cells.
  • the thin film solar cell is a solar cell manufactured by forming a semiconductor in the form of a thin film on a substrate such as glass, the substrate solar cell is a solar cell manufactured by using a semiconductor material such as silicon itself as a substrate.
  • the substrate type solar cell has a disadvantage in that a thicker and expensive material is used as compared to the thin film type solar cell, but the cell efficiency is excellent.
  • FIG. 1 is a schematic cross-sectional view of a conventional substrate-type solar cell.
  • the conventional substrate-type solar cell includes a P-type semiconductor layer 10, an N-type semiconductor layer 20, an antireflection layer 30, a front electrode 40, and a P + type semiconductor layer 50. ) And the rear electrode 60.
  • the P-type semiconductor layer 10 and the N-type semiconductor layer 20 formed on the P-type semiconductor layer 10 form a PN junction structure of a solar cell.
  • the anti-reflection layer 30 is formed on the upper surface of the N-type semiconductor layer 20 is incident
  • the P + type semiconductor layer 50 is formed on the bottom surface of the P type semiconductor layer 10 to form sunlight
  • the carrier formed by the recombination serves to prevent the extinction.
  • the front electrode 40 is the N-type semiconductor from the top of the anti-reflection layer 30
  • the back electrode 60 is formed on the bottom surface of the P + type semiconductor layer 50.
  • the conventional substrate type solar cell electrons and holes are generated when sunlight is incident, and the generated electrons move to the front electrode 40 through the N-type semiconductor layer 20. The generated holes are moved to the back electrode 60 through the P + type semiconductor layer 50.
  • the conventional substrate type solar cell is manufactured by the following process.
  • 2a to 2h is a process step showing a manufacturing process of a conventional substrate-type solar cell
  • the P-type semiconductor substrate 10a is prepared.
  • one surface of the semiconductor substrate 10a is etched.
  • An uneven structure is formed on one surface of the semiconductor substrate 10a.
  • a process of etching one surface of the semiconductor substrate 10a may use reactive ion etching (RIE).
  • RIE reactive ion etching
  • the reactive ion etching method is a step of etching using a predetermined reaction gas in a high pressure plasma state.
  • a first byproduct layer including a damaged layer formed on a surface and / or a reactant 14 formed mainly of a peak of an uneven structure and composed of SiOx or Si-O-F-S-based material remains.
  • the first byproduct layer formed on one surface of the semiconductor substrate 10a is removed.
  • the removal of the first byproduct layer 14 is performed through a wet etching process using an etchant.
  • an N-type dopant is doped on one surface of the semiconductor substrate 10a to form a PN junction. That is, when an N-type dopant is doped on one surface of the semiconductor substrate 10a, the P-type semiconductor layer 10 which is not doped by the dopant and the N-type semiconductor layer 20 doped by the dopant are sequentially formed to form a PN junction. Will be achieved.
  • a second byproduct layer 22 such as PSG (Phosphor-Silicate Glass) is formed on the N-type semiconductor layer 20. .
  • the removal of the second byproduct layer 22 is performed through a wet etching process using an etchant.
  • an antireflection layer 30 is formed on the N-type semiconductor layer 20.
  • the front electrode material 40a is coated on the top surface of the anti-reflection layer 30, and the back electrode material 60a is coated on the bottom surface of the P-type semiconductor layer 10.
  • the front electrode material 40a penetrates the anti-reflection layer 30 and penetrates to the N-type semiconductor layer 20 to form the front electrode 40, and the back electrode material ( 60 a) penetrates into the lower surface of the P-type semiconductor layer 10, and a P + type semiconductor layer 50 is formed on the lower surface of the P-type semiconductor layer 10, and a rear electrode 60 is formed thereunder.
  • the conventional substrate-type solar cell manufacturing system is configured as follows.
  • FIG. 3 is a schematic block diagram illustrating a manufacturing system of a solar cell according to the prior art.
  • the conventional system for manufacturing a substrate-type solar cell includes a texturing device 91, a first wet etching device 92, a dopant device 93, and a second wet etching device ( That is, PSG (Phosphor-Silicate Glass) removing apparatus (94), anti-reflective coating (ARC) forming apparatus 95, metal electrode coating apparatus 96, and heat treatment apparatus 77 It is made, including.
  • PSG Phosphor-Silicate Glass
  • ARC anti-reflective coating
  • the texturing apparatus eg, a reactive ion etching (RIE) apparatus
  • RIE reactive ion etching
  • the texturing apparatus 91 is an apparatus for performing the above-described process of FIG. 2B
  • the first wet etching apparatus 92 is configured to perform the process of FIG. 2C described above.
  • the second wet etching apparatus 94 is an apparatus for performing the process of FIG.
  • Reference numeral 95 is an apparatus for performing the above-described process of FIG. 2F
  • the metal electrode coating apparatus 96 is an apparatus for performing the above-described process of FIG. 2G
  • the heat-treating apparatus 97 is described above. It is a device for performing the 2h process.
  • the substrate-type solar cell is discharged throughout the manufacturing process of the solar cell due to the wet etching process.
  • the first byproduct layer is not easily removed from the semiconductor substrate by a wet etching process, and thus remains on the upper surface of the semiconductor substrate.
  • the first byproduct layer is a process barrier during the manufacturing process of the solar cell.
  • an object of the present invention is to provide a method of manufacturing a solar cell that solves the problems of the prior art.
  • a first byproduct layer ie, a reactant and / or a damage layer
  • Another object of the present invention is to provide a method of manufacturing a solar cell that can easily and completely remove the first by-product layer (ie, reactant and / or damage layer).
  • It may include; and may provide a method of manufacturing a solar cell, characterized in that to remove the first by-product layer and the temporary layer at the same time.
  • the texturing step is performed by a dry etching process.
  • the temporary layer forming step may be continuously performed in the texturing apparatus after the texturing step is completed.
  • the temporary layer forming step may include maintaining the semiconductor substrate in the texturing apparatus after the texturing step, and maintaining a nitrogen (N) -based gas, a hydrogen (H) -based gas, an oxygen (O) -based gas, and a fluorine ( F) after injecting at least one or more of the series gas and a mixture of these gases, plasma is applied to the temperature inside the texturing apparatus to be a predetermined first temperature.
  • N nitrogen
  • H hydrogen
  • O oxygen
  • F fluorine
  • the predetermined first temperature is 100 ° C. or less.
  • the temporary layer forming step may be performed in a high temperature chamber provided between the texturing equipment and the doping apparatus.
  • the temporary layer forming step may include the semiconductor substrate in the high temperature chamber, and include nitrogen (N) gas, hydrogen (H) gas, oxygen (O) gas, and fluorine (F) gas. And injecting at least one of these mixed gases into a plasma and then applying a plasma so that the temperature inside the hot chamber becomes a first predetermined temperature.
  • the predetermined first temperature is 100 ° C. or less.
  • the step of simultaneously removing the first by-product layer and the temporary layer may include receiving the semiconductor substrate in the doping apparatus and then setting a temperature inside the doping apparatus to a second predetermined temperature lower than the doping temperature. Increase to vaporize the first byproduct layer and the temporary layer.
  • the doping step may be performed after vaporizing the first byproduct layer and the temporary layer and discharging the gas remaining in the doping apparatus to the outside.
  • the step of simultaneously removing the first byproduct layer and the temporary layer may include receiving the semiconductor substrate in a high temperature chamber positioned between the texturing apparatus and the doping apparatus and then adjusting a temperature inside the high temperature chamber. And increasing the temperature to a second predetermined temperature to vaporize the first byproduct layer and the temporary layer.
  • the preset second temperature is 150 ° C. or more.
  • the texturing step of etching a surface of the semiconductor substrate to form an uneven structure on one surface of the substrate; Doping a predetermined dopant on one surface of the semiconductor substrate to form a first semiconductor layer and a second semiconductor layer positioned on the first semiconductor layer and having a different polarity than the first semiconductor layer; And a second byproduct layer removing step of removing a second byproduct layer formed on the second semiconductor layer in the doping step, wherein the first byproduct layer formed in a predetermined region of one surface of the semiconductor substrate in the texturing step.
  • the temporary layer is a second byproduct layer.
  • the doping step may be performed such that the second byproduct layer surrounds the first byproduct layer and an upper surface of the semiconductor substrate.
  • the first byproduct layer and the temporary layer are removed together in the second byproduct removal step.
  • the second byproduct layer removing step may be performed by a wet etching process.
  • the uneven structure formed in the round shape has a width L of 100 nm to 500 nm and a height H of 50 nm to 400 nm.
  • the first byproduct layer removing step may include RF power in a range of 7 to 15 Kw and pressure in the chamber in a range of 0.2 to 0.5 torr.
  • the texturing step and the first byproduct layer removal step are performed in a continuous process in the same reactive ion etching equipment.
  • the present invention can remove the first by-product layer without the wet etching process after the gun texturing.
  • the present invention can reduce the installation cost required for manufacturing a solar cell because the first wet etching equipment is unnecessary, and at the same time, the wastewater discharged from the wet etching fixation compared to the prior art requiring two wet etching equipment. The amount of can be significantly reduced.
  • the present invention removes the first byproduct layer after forming a temporary layer including the first byproduct layer to weaken the binding force of the first byproduct layer to the semiconductor substrate, the first byproduct layer can be easily and completely removed. Can be. For this reason, the present invention can prevent the efficiency of the solar cell from being lowered due to the first byproduct layer.
  • the present invention can perform both the step of etching one side of the substrate and the step of removing the damage layer and the reactant formed on one side of the substrate by using a reactive ion etching method, vacuum and atmospheric pressure as in the prior art There is no need to move the substrate between, simplifying the process.
  • the present invention can perform the process of etching one surface of the semiconductor substrate and the process of removing the damage layer and the reactant formed on one surface of the semiconductor substrate using one reactive ion etching equipment in a continuous process, Compared to this, the number of required equipments is reduced, which reduces the cost.
  • FIG. 1 is a schematic cross-sectional view of a conventional substrate-type solar cell.
  • FIGS. 2A to 2H are cross-sectional views illustrating a manufacturing process of a conventional substrate-type solar cell.
  • FIG. 3 is a schematic block diagram showing a manufacturing system of a solar cell according to the prior art.
  • 4A to 4I are cross-sectional views illustrating a method of manufacturing a solar cell according to a first embodiment of the present invention.
  • FIG. 5 is a schematic block diagram illustrating a manufacturing system of a solar cell according to a first embodiment of the present invention.
  • FIG. 6 is a schematic block diagram illustrating a manufacturing system of a solar cell according to a modified embodiment of the first embodiment of the present invention.
  • FIG. 7 is a schematic block diagram illustrating a manufacturing system of a solar cell according to still another modified embodiment of the first embodiment of the present invention.
  • FIG. 8 is a schematic block diagram illustrating a manufacturing system of a solar cell according to still another modified embodiment of the first embodiment of the present invention.
  • FIGS. 9A to 9G are cross-sectional views illustrating a method of manufacturing a solar cell according to a second embodiment of the present invention.
  • FIG. 10 is a schematic block diagram illustrating a manufacturing system of a solar cell according to a second exemplary embodiment of the present invention.
  • 11A to 11G are cross-sectional views illustrating a method of manufacturing a solar cell according to a third embodiment of the present invention.
  • 4A to 4I are cross-sectional views illustrating a method of manufacturing a solar cell according to a first embodiment of the present invention.
  • a semiconductor substrate 110a is prepared.
  • the process of preparing the semiconductor substrate 110a may include forming a silicon ingot using a diamond type sawing machine or a slurry type sawing machine. And then to remove sawing damage formed on the surface of the semiconductor substrate 110a due to the wafer sawing machine. In this case, the sawing damage removal may be performed by a wet etching process.
  • the semiconductor substrate 110a may use a silicon substrate, for example, a P-type silicon substrate.
  • single crystal silicon or polycrystalline silicon may be used as the silicon substrate. Since single crystal silicon has high purity and low crystal defect density, solar cell efficiency is high, but price is too high, and economic efficiency is low, and polycrystalline silicon is relatively efficient. It is cheaper, but it is suitable for mass production because of low production cost due to using low cost materials and processes.
  • one surface of the semiconductor substrate 110a is etched in the texturing apparatus 191 to form an uneven structure on one surface of the semiconductor substrate 110a. That is, one surface of the semiconductor substrate 110a is textured.
  • the texturing step is performed in a dry etching process.
  • the texturing step may use Reactive Ion Etching (RIE).
  • RIE Reactive Ion Etching
  • Cl 2 , SF 6 , NF 3 , HBr, or a mixture of two or more thereof is used as a main gas, and Ar, O 2 , N 2 , He, or a mixture of two or more thereof is used. It can be used as an additional gas.
  • the first byproduct layer 114 may remain on one surface of the semiconductor substrate 110a due to the high pressure plasma.
  • the first byproduct layer includes a damage layer formed on one surface of the semiconductor substrate, and / or a reactant made of a Si-OFS-based material or a reactant such as SiOx formed at a peak of an uneven structure.
  • the first byproduct layer includes a reactant such as SiOx or Si-OFS-based material formed at a peak of the uneven structure. In the following description, the present embodiment is described based on the process of removing the reactants.
  • the first byproduct layer 114 is made of a Si-based material and the semiconductor substrate 110a is also made of Si, the first byproduct layer 114 has a strong bonding force with respect to the semiconductor substrate 110a. Formed.
  • one surface of the semiconductor substrate 110a may be covered to cover an upper surface of the first byproduct layer 114 generated in the texturing step and / or an upper surface of the semiconductor substrate 110a.
  • the temporary layer T is formed on the upper portion. That is, a temporary layer T is formed on the semiconductor substrate 110a to surround the first byproduct layer 114 (or to include the first byproduct layer 114).
  • the temporary layer T may be formed on the upper surface of the semiconductor substrate 110a in the texturing apparatus 191 after the texturing step is completed.
  • the texturing step is completed, residual gases in the texturing apparatus 191 are discharged, and the semiconductor substrate 110a is maintained in the texturing apparatus 191 as it is. Thereafter, at least one gas of a nitrogen (N) -based gas, a hydrogen (H) -based gas, an oxygen (O) -based gas, a fluorine (F) -based gas, and a mixed gas thereof is injected into the texturing apparatus 191.
  • plasma is applied to the texturing apparatus 191 (that is, radio frequency power is applied). In this case, the plasma is applied until the temperature inside the texturing apparatus 191 becomes a preset first temperature (that is, RF power until the temperature inside the texturing apparatus 191 becomes a first preset temperature. (radio frequency power is applied).
  • an auxiliary device 192 may be further provided between the texturing device 191 and the doping device 194, and the temporary layer T may be formed in the auxiliary device 192. . That is, the temporary layer T may be formed in a separate device different from the texturing device 191.
  • the semiconductor substrate 110a in the texturing device 191 is accommodated in the auxiliary device 192. Thereafter, at least one or more of a nitrogen (N) -based gas, a hydrogen (H) -based gas, an oxygen (O) -based gas, a fluorine (F) -based gas, and a mixed gas thereof is injected into the auxiliary device 192.
  • the plasma is applied to the auxiliary device 192. In this case, the plasma is applied until the temperature inside the texturing apparatus 191 becomes a preset first temperature.
  • the predetermined first temperature may be 100 ° C. or less.
  • a temporary layer T formed of, for example, an N-H-Si-F-O-S-based material is formed on the first by-product layer 114 and / or on the semiconductor substrate 110a.
  • the Si component of the temporary layer T is obtained by absorbing or diffusing the Si component of the first by-product layer 114 and / or the semiconductor substrate 110a into the temporary layer T.
  • the concentration of the Si component of the first byproduct layer 114 is decreased, so that the semiconductor substrate 110a of the first byproduct layer 114 is reduced.
  • the binding force to) is significantly reduced. That is, due to the formation of the temporary layer T, the first byproduct layer 114 may be easily peeled off.
  • the first byproduct layer 114 remaining on one surface of the semiconductor substrate 110a and the temporary layer T surrounding the first byproduct layer 114 are simultaneously removed. .
  • the temperature of the semiconductor substrate 110a may be raised to a second predetermined temperature between the texturing device 191 and the doping device 194 or between the auxiliary device 192 and the doping device 194.
  • High temperature chamber 193 may be provided.
  • the temperature inside the high temperature chamber 193 is raised to a second predetermined temperature, thereby providing the first temperature.
  • the by-product layer 114 and the temporary layer T are peeled and vaporized from the semiconductor substrate 110a.
  • the predetermined second temperature may be 150 ° C. or more.
  • the first byproduct layer 114 is absorbed by the Si component by the temporary layer T due to the temporary layer T, so that the concentration of the Si component is lowered or the first Since the Si component of the byproduct layer 114 is in a diluted state, the first byproduct layer 114 is easily peeled off from the upper portion of the semiconductor substrate 110a and the melting point is lowered to facilitate vaporization.
  • the first byproduct layer 114 by evaporating the first byproduct layer 114, which is easy to peel and vaporize, in a separate high temperature chamber 193, other devices used in the manufacturing process of the solar cell (for example, inside the doping apparatus 194). It is possible to reliably and easily remove the first byproduct layer 114 without contamination of the vaporized first byproduct layer 114 and the contamination due to the temporary layer T).
  • the first byproduct layer 114 may be removed using only the high temperature chamber 193 which is significantly cheaper than the wet etching apparatus without the wet etching process and the wet etching apparatus for removing the first byproduct layer 114. It is possible to reduce the equipment cost required for the manufacture of the battery and at the same time significantly reduce the amount of waste water discharged from the wet etching process compared to the prior art which requires two wet etching devices.
  • the process of simultaneously removing the first byproduct layer 114 and the temporary layer T may be performed in the doping apparatus 194 without a separate high temperature chamber 193. This will be described in detail later in the doping step.
  • a dopant is doped on one surface of the semiconductor substrate 110a to be positioned on the first semiconductor layer 110 and the first semiconductor layer 110, and the first semiconductor layer 110 is disposed on the first semiconductor layer 110.
  • a PN junction layer including a second semiconductor layer 120 having a different polarity from that of the semiconductor layer 110 is formed. That is, when a dopant is doped on one surface of the semiconductor substrate 110a, the first semiconductor layer 110 undoped by the dopant and the second semiconductor layer 120 doped by the dopant are sequentially formed to form a PN junction. do.
  • the semiconductor substrate 110a when the semiconductor substrate 110a is formed of a P-type semiconductor layer, the semiconductor substrate 110a may be doped with an N-type dopant, so that the first semiconductor layer 110 and the first semiconductor layer 110 formed of the P-type semiconductor layer 110 The second semiconductor layer 120 formed of the N-type semiconductor layer may be formed.
  • the process of simultaneously removing the first byproduct layer 114 and the temporary layer T may be performed in the doping apparatus 194 without a separate high temperature chamber 193.
  • the process of simultaneously removing the first byproduct layer 114 and the temporary layer T may include receiving the semiconductor substrate 110a in the doping apparatus 194 and then inside the doping apparatus 194. May be performed to vaporize the first byproduct layer 114 and the temporary layer T by raising the temperature to a predetermined second temperature lower than the doping temperature.
  • the first by-product layer 114 and the temporary layer T are vaporized to discharge gases remaining in the doping apparatus 194 to the outside, and then a high temperature diffusion method to be described later in the doping apparatus 194 or
  • the semiconductor substrate 110a may be doped using the plasma ion doping method.
  • the predetermined second temperature may be 150 ° C. or more.
  • the doping step may be performed using a high temperature diffusion method or a plasma ion doping method.
  • the semiconductor substrate 110a is supplied to an N-type dopant gas such as POCl 3 or PH 3 while being placed in a diffusion furnace having a high temperature of about 800 ° C. or more.
  • the dopant may be diffused to the surface of the semiconductor substrate 110a.
  • the plasma is generated while supplying the N-type dopant gas such as POCl 3 or PH 3 while the semiconductor substrate 110a is placed in the plasma generator. It can be done in a process.
  • the plasma is generated in this way, phosphorus (P) ions in the plasma are accelerated by the RF electric field and incident on one surface of the semiconductor substrate 110a to be ion-doped.
  • the doped ions may act as simple impurities, but when the annealing process is performed, the doped ions are combined with Si to be activated.
  • a second byproduct layer 122 such as a phosphor-silicate glass (PSG) is formed on the second semiconductor layer 120.
  • PSG phosphor-silicate glass
  • the second byproduct layer 122 may be formed on the second semiconductor layer 120.
  • the by-product layer removing step is a wet etching process using an etchant.
  • an antireflection layer 130 is formed on the second semiconductor layer 120.
  • the anti-reflection layer 130 is also formed in the uneven structure.
  • the anti-reflection layer 130 may be formed of silicon nitride or silicon oxide using plasma CVD.
  • a first electrode material 140a is coated on the anti-reflection layer 130, and a second electrode material 160a is coated on the first semiconductor layer 110. More specifically, the first electrode material 140a is coated on the upper surface of the anti-reflection layer 130 on which the second semiconductor layer 120 is not formed, and the second semiconductor layer 120 is not formed. The second electrode material 160a is coated on the bottom surface of the first semiconductor layer 110.
  • the coating process of the first electrode material 140a and the second electrode material 160a may be Ag, Al, Mg, Mn, Sb, Zn, Mo, Ni, Cu, a mixture of two or more thereof, or two or more alloys thereof. It may be made by a printing process using a paste.
  • the first electrode material 140a is formed on the surface where the sunlight is incident, the first electrode material 140a is formed in a predetermined pattern without being formed on the entire surface of the anti-reflection layer 130.
  • the second electrode material 160a is formed on the surface opposite to the surface where the sunlight is incident, the second electrode material 160a may be formed on the entire surface of the first semiconductor layer 110. However, in some cases, the second electrode material 160a may be formed in a predetermined pattern so that the reflected sunlight can be incident into the solar cell.
  • an edge isolation process of separating the edge regions of the anti-reflection layer 130 and the second semiconductor layer 120 may be performed. Can be.
  • the first electrode material 140a penetrates the anti-reflection layer 130 and penetrates to the second semiconductor layer 120, thereby contacting the second semiconductor layer 120.
  • the electrode 140 may be formed.
  • the second electrode material 160a penetrates into the lower surface of the first semiconductor layer 110 to have a dopant concentration higher than the dopant concentration of the first semiconductor layer 110.
  • the third semiconductor layer 150 is formed on the bottom surface of the first semiconductor layer 110, and the second electrode 160 is formed on the bottom surface of the third semiconductor layer 150.
  • the first semiconductor layer 110 is made of a P-type semiconductor
  • the third semiconductor layer 150 is made of a P + type semiconductor layer.
  • FIG. 5 is a schematic block diagram illustrating a manufacturing system of a solar cell according to a first embodiment of the present invention.
  • the solar cell manufacturing system includes a texturing apparatus 191, a doping apparatus, a second byproduct layer removing apparatus 195, and an antireflection layer forming apparatus ( 196, metal electrode coating device 197, and firing device 198.
  • the texturing device 191 may preferably be a reactive ion etching (RIE) device.
  • the reactive ion etching (RIE) apparatus is a device for performing the aforementioned process of FIG. 4B (ie, texturing) and FIG. 4C (ie, forming a temporary layer T).
  • the reactive ion etching apparatus first performs a texturing step on the semiconductor substrate 110a and then discharges the gas generated in the texturing step and remaining in the reactive ion etching apparatus to the outside. Thereafter, the reactive ion etching apparatus injects at least one or more of a nitrogen (N) -based gas, a hydrogen (H) -based gas, an oxygen (O) -based gas, a fluorine (F) -based gas, and a mixture thereof, and then plasma Is applied to form a temporary layer (T) on top of the first by-product layer 114 in the state of the temperature inside the device is 100 °C or less.
  • N nitrogen
  • H hydrogen
  • O oxygen
  • F fluorine
  • the reactive ion etching apparatus may use equipment known in the art that can perform etching using a reaction gas in a plasma atmosphere.
  • the doping apparatus is a device for performing the above-described process of FIG. 4E, and may use equipment known in the art that may be doped by supplying dopant gas in a plasma atmosphere, and supply dopant gas to a high temperature diffusion furnace. It is also possible to use equipment known in the art that can be doped.
  • the doping apparatus 194 may be used as an apparatus for performing the aforementioned process of FIG. 4D. That is, before performing the doping step, the doping apparatus 194 receives the semiconductor substrate 110a on which the temporary layer T is formed, and then, the temperature inside the doping apparatus 194 is lower than the doping temperature at 150 ° C. The first byproduct layer 114 and the temporary layer T are removed at the same time by vaporizing the first byproduct layer 114 and the temporary layer T.
  • the second byproduct layer removing apparatus 195 is a device for performing the above-described FIG. 4F process, and may use wet etching equipment known in the art.
  • the anti-reflection layer forming apparatus 196 is a device for performing the above-described process of FIG. 4G, and may use plasma enhanced chemical vapor deposition (PECVD) equipment known in the art.
  • PECVD plasma enhanced chemical vapor deposition
  • the metal electrode coating apparatus 197 is a device for performing the aforementioned process of FIG. 4H, and various printing equipments known in the art, such as a screen printing apparatus, may be used.
  • the heat treatment apparatus is a device for performing the aforementioned process of FIG. 4I, and various heat treatment apparatuses known in the art may be used.
  • the present invention can remove the first byproduct layer 114 without the wet etching process.
  • the present invention can reduce the equipment cost required for manufacturing a solar cell since the first wet etching apparatus (that is, the wet etching apparatus for removing the first byproduct layer 114) is unnecessary, and at the same time, two Compared with the prior art which requires a wet etching apparatus, the amount of wastewater discharged from the wet etching process can be significantly reduced.
  • the present invention forms a temporary layer (T) including the first by-product layer 114 to weaken the binding force of the first by-product layer 114 to the semiconductor substrate 110a and then the first by-product layer 114 Since removing the first byproduct layer 114 can be easily and completely removed. For this reason, the present invention can prevent the efficiency of the solar cell from being lowered due to the first byproduct layer 114.
  • FIG. 6 is a schematic block diagram showing a solar cell manufacturing system according to a modified embodiment of the first embodiment of the present invention
  • Figure 7 is a manufacturing system of a solar cell according to another modified embodiment of the first embodiment of the present invention
  • 8 is a schematic block diagram illustrating a manufacturing system of a solar cell according to still another modified embodiment of the first embodiment of the present invention.
  • the solar cell manufacturing system is a separate device for forming a temporary layer (T) auxiliary device 192 and the temporary layer (T) And a high temperature chamber 193, which is a separate device for removing the first byproduct layer 114, may be further provided.
  • the auxiliary device 192 includes a gas inlet through which gas for forming the temporary layer T is input, a gas outlet through which residual gas is discharged, and a plasma applying unit to apply plasma therein, and the high temperature chamber 193 includes a gas outlet through which the gas vaporized by the temporary layer T and the first byproduct layer 114 is discharged, and a temperature controller (ie, a heater) for controlling an internal temperature of the high temperature chamber 193. It is configured by.
  • the solar cell manufacturing system in the order of the manufacturing process, the texturing device 191, the auxiliary device 192, the doping (doping) device, the second by-product layer removing device 195, an antireflective layer forming apparatus 196, a metal electrode coating apparatus 197, and a firing apparatus 198.
  • the solar cell manufacturing system includes the texturing apparatus 191, the high temperature chamber 193, the doping apparatus, and the second byproduct layer removing apparatus in the order of manufacturing processes. 195, an antireflection layer forming apparatus 196, a metal electrode coating apparatus 197, and a firing apparatus 198.
  • the solar cell manufacturing system includes the texturing apparatus 191, the auxiliary apparatus 192, the high temperature chamber 193, the doping apparatus, and the like. 2 may include a byproduct layer removing device 195, an antireflection layer forming device 196, a metal electrode coating device 197, and a firing device (198).
  • FIGS. 9A to 9G are cross-sectional views illustrating a method of manufacturing a solar cell according to a second embodiment of the present invention.
  • a semiconductor substrate 110a is prepared.
  • the process of preparing the semiconductor substrate 110a may include forming a silicon ingot using a diamond type sawing machine or a slurry type sawing machine. And then to remove sawing damage formed on the surface of the semiconductor substrate 110a due to the wafer sawing machine. In this case, the sawing damage removal may be performed by a wet etching process.
  • the semiconductor substrate 110a may use a silicon substrate, for example, a P-type silicon substrate.
  • single crystal silicon or polycrystalline silicon may be used as the silicon substrate. Since single crystal silicon has high purity and low crystal defect density, solar cell efficiency is high, but price is too high, and economic efficiency is low, and polycrystalline silicon is relatively efficient. It is cheaper, but it is suitable for mass production because of low production cost due to using low cost materials and processes.
  • one surface of the semiconductor substrate 110a is etched in the texturing apparatus 191 to form an uneven structure on one surface of the semiconductor substrate 110a. That is, one surface of the semiconductor substrate 110a is textured.
  • the texturing step is performed in a dry etching process.
  • the texturing step may use Reactive Ion Etching (RIE).
  • RIE Reactive Ion Etching
  • Cl 2 , SF 6 , NF 3 , HBr, or a mixture of two or more thereof is used as a main gas, and Ar, O 2 , N 2 , He, or a mixture of two or more thereof is used. It can be used as an additional gas.
  • the first byproduct layer 114 may remain on one surface of the semiconductor substrate 110a due to the high pressure plasma.
  • the first byproduct layer includes a damage layer formed on one surface of the semiconductor substrate, and / or a reactant made of a Si-OFS-based material or a reactant such as SiOx formed at a peak of an uneven structure.
  • the first byproduct layer includes a reactant such as SiOx or Si-OFS-based material formed at a peak of the uneven structure. In the following description, the present embodiment is described based on the process of removing the reactants.
  • the first byproduct layer 114 is made of a Si-based material and the semiconductor substrate 110a is also made of Si, the first byproduct layer 114 has a strong bonding force with respect to the semiconductor substrate 110a. Formed.
  • the temporary layer T is formed on an upper surface of the semiconductor substrate 110a to surround the first byproduct layer 114. 1 by-product layer 114 and the temporary layer (T) is removed at the same time, which is carried out in the doping step as described below.
  • a dopant is doped on one surface of the semiconductor substrate 110a to be positioned on the first semiconductor layer 110 and the first semiconductor layer 110 and above the first semiconductor layer 110.
  • a PN junction layer including a second semiconductor layer 120 having a different polarity from that of the semiconductor layer 110 is formed. That is, when a dopant is doped on one surface of the semiconductor substrate 110a, the first semiconductor layer 110 undoped by the dopant and the second semiconductor layer 120 doped by the dopant are sequentially formed to form a PN junction. do.
  • the semiconductor substrate 110a when the semiconductor substrate 110a is formed of a P-type semiconductor layer, the semiconductor substrate 110a may be doped with an N-type dopant, so that the first semiconductor layer 110 and the first semiconductor layer 110 formed of the P-type semiconductor layer 110 The second semiconductor layer 120 formed of the N-type semiconductor layer may be formed.
  • the doping step may be performed using a high temperature diffusion method or a plasma ion doping method.
  • N-type dopant gas such as POCl 3 or PH 3 is supplied while the semiconductor substrate 110a is placed in a high temperature diffusion path of about 800 ° C. or more.
  • the dopant may be diffused to the surface of the semiconductor substrate 110a.
  • the plasma is generated while supplying the N-type dopant gas such as POCl 3 or PH 3 while the semiconductor substrate 110a is placed in the plasma generator. It can be done in a process.
  • the plasma is generated in this way, phosphorus (P) ions in the plasma are accelerated by the RF electric field and incident on one surface of the semiconductor substrate 110a to be ion-doped.
  • the doped ions may act as simple impurities, but when the annealing process is performed, the doped ions are combined with Si to be activated.
  • a PN junction structure composed of the first semiconductor layer 110 and the second semiconductor layer 120 is formed, and the second semiconductor layer (
  • a second byproduct layer 122 such as Phosphor-Silicate Glass (PSG) may be formed on the upper portion of the first byproduct layer 114 and the upper portion of the second semiconductor layer 120 on the 120. That is, the doping step is performed such that the second byproduct layer 122 surrounds the first byproduct layer 114 and the top surface of the semiconductor substrate 110a.
  • PSG Phosphor-Silicate Glass
  • the second byproduct layer 122 is a temporary layer T which is removed together with the first byproduct layer 114.
  • the doping step may be performed until the second byproduct layer 122 is sufficiently grown to include the first byproduct layer 114.
  • a doping step is performed such that the second byproduct layer 122 such as PSG includes or surrounds the first byproduct layer 114, thereby removing the Si component of the first byproduct layer 114 and / or the semiconductor substrate 110a. It may be absorbed or diffused into the Si component of the second byproduct layer 122. As a result, since the first byproduct layer 114 diffuses its Si component into the second byproduct layer 122, the concentration of the Si component of the first byproduct layer 114 is decreased, thereby decreasing the semiconductor substrate of the first byproduct layer 114. The binding force to 110a is significantly reduced. That is, due to the formation of the second byproduct layer 122, the first byproduct layer 114 may be easily peeled off.
  • the removal of the second byproduct layer 122 is performed by a wet etching process using a second wet etching apparatus using an etchant.
  • the first byproduct layer 114 may be easily and reliably removed using the second wet etching apparatus without a separate wet etching process and a wet etching apparatus for removing the first byproduct layer 114.
  • the present invention can reduce the installation cost required for manufacturing a solar cell because the first wet etching apparatus is unnecessary, and at the same time, wastewater discharged from the wet etching process compared to the prior art which requires two wet etching apparatuses. The amount of can be significantly reduced.
  • an anti-reflection layer 130 is formed on the second semiconductor layer 120.
  • the anti-reflection layer 130 is also formed in the uneven structure.
  • the anti-reflection layer 130 may be formed of silicon nitride or silicon oxide using plasma CVD.
  • a material of the first electrode 140 is coated on the anti-reflection layer 130, and a material of the second electrode 160 is coated on the first semiconductor layer 110. More specifically, the first electrode 140 is coated on the upper surface of the anti-reflection layer 130 on which the second semiconductor layer 120 is not formed, and the second semiconductor layer 120 is not formed. A material of the second electrode 160 is coated on the bottom surface of the first semiconductor layer 110.
  • the coating process of the first electrode 140 material and the second electrode 160 material is Ag, Al, Mg, Mn, Sb, Zn, Mo, Ni, Cu, a mixture of two or more thereof, or two or more alloys thereof. It may be made by a printing process using a paste.
  • the material of the first electrode 140 is formed on the surface where the sunlight is incident, the first electrode 140 is formed in a predetermined pattern without being formed on the entire surface of the anti-reflection layer 130.
  • the material of the second electrode 160 is formed on the surface opposite to the surface where the sunlight is incident, the material of the second electrode 160 may be formed on the entire surface of the first semiconductor layer 110. However, in some cases, the second electrode 160 may be formed in a predetermined pattern so that the reflected sunlight may be incident into the solar cell.
  • an edge isolation process of separating the edge regions of the anti-reflection layer 130 and the second semiconductor layer 120 may be performed. Can be.
  • the first electrode material 140a penetrates the anti-reflection layer 130 and penetrates to the second semiconductor layer 120, thereby contacting the second semiconductor layer 120.
  • the electrode 140 may be formed.
  • the second electrode material 160a penetrates into the lower surface of the first semiconductor layer 110 to have a dopant concentration higher than the dopant concentration of the first semiconductor layer 110.
  • the third semiconductor layer 150 is formed on the bottom surface of the first semiconductor layer 110, and the second electrode 160 is formed on the bottom surface of the third semiconductor layer 150.
  • the first semiconductor layer 110 is made of a P-type semiconductor
  • the third semiconductor layer 150 is made of a P + type semiconductor layer.
  • the present invention may remove the first byproduct layer 114 without the wet etching process after the dry texturing. Therefore, the present invention can reduce the installation cost required for manufacturing a solar cell because the first wet etching apparatus is unnecessary, and at the same time, wastewater discharged from the wet etching process compared to the prior art requiring two wet etching apparatuses. The amount of can be significantly reduced.
  • the present invention forms a temporary layer (T) including the first by-product layer 114 to weaken the binding force of the first by-product layer 114 to the semiconductor substrate 110a and then the first by-product layer 114 Since removing the first byproduct layer 114 can be easily and completely removed. For this reason, the present invention can prevent the efficiency of the solar cell from being lowered due to the first byproduct layer 114.
  • FIG. 10 is a schematic block diagram illustrating a manufacturing system of a solar cell according to a second exemplary embodiment of the present invention.
  • the solar cell manufacturing system includes a texturing apparatus 191, a doping apparatus, a second byproduct layer removing apparatus 195, and an antireflection layer forming apparatus. 196, a metal electrode coating device 197, and a firing device 198.
  • the texturing device 191 may preferably be a reactive ion etching (RIE) device.
  • RIE reactive ion etching
  • the reactive ion etching (RIE) device is a device for performing the aforementioned process of FIG. 9B (ie, texturing).
  • the reactive ion etching apparatus may use equipment known in the art that can perform etching using a reaction gas in a plasma atmosphere.
  • the doping apparatus is a device for performing the above-described process of FIG. 9C.
  • the doping apparatus may use equipment known in the art that may be doped by supplying dopant gas in a plasma atmosphere, and supply dopant gas to a high temperature diffusion furnace. It is also possible to use equipment known in the art that can be doped.
  • the second byproduct layer removing apparatus 195 is a device for performing the above-described process of FIG. 9D, and may use wet etching equipment known in the art. As described above, the second byproduct layer removing apparatus 195 includes a first byproduct layer 114 and a second byproduct layer 122 which is a temporary layer T formed on the first byproduct layer 114. It is a device to remove.
  • the anti-reflection layer forming apparatus 196 is a device for performing the above-described process of FIG. 9E, and may use plasma enhanced chemical vapor deposition (PECVD) equipment known in the art.
  • PECVD plasma enhanced chemical vapor deposition
  • the metal electrode coating apparatus 197 is a device for performing the above-described FIG. 9F process, and may use various printing equipment known in the art, such as a screen printing apparatus.
  • the heat treatment apparatus 198 is an apparatus for performing the above-described process of FIG. 9G, and various heat treatment apparatuses known in the art may be used.
  • the present invention may remove the first byproduct layer 114 without the wet etching process after the dry texturing.
  • the present invention can reduce the equipment cost required for manufacturing a solar cell since the first wet etching apparatus (that is, the wet etching apparatus for removing the first byproduct layer 114) is unnecessary, and at the same time, two Compared with the prior art which requires a wet etching apparatus, the amount of wastewater discharged from the wet etching process can be significantly reduced.
  • the present invention forms a temporary layer (T) including the first by-product layer 114 to weaken the binding force of the first by-product layer 114 to the semiconductor substrate 110a and then the first by-product layer 114 Since removing the first byproduct layer 114 can be easily and completely removed. For this reason, the present invention can prevent the efficiency of the solar cell from being lowered due to the first byproduct layer 114.
  • the present invention may be configured to form two temporary layers. That is, the manufacturing method of the solar cell according to the present modified embodiment, the temporary layer forming step included in the solar cell manufacturing method according to the first embodiment and the doping step included in the manufacturing method of the solar cell according to the second embodiment (Ie, forming a second byproduct layer as a temporary layer).
  • the remaining first byproduct layer After first performing the process of forming the temporary layer included in the solar cell manufacturing method according to the first embodiment and the first byproduct layer and the temporary layer at the same time, the remaining first byproduct layer The process of forming the second byproduct layer on the first byproduct layer included in the method of manufacturing the solar cell according to the second embodiment and removing the second byproduct layer are performed.
  • the first byproduct layer can be more reliably removed.
  • the first wet etching apparatus according to the prior art is unnecessary, not only can the equipment cost be reduced compared with the prior art, but also the wastewater generated by the use of the wet etching apparatus can be significantly reduced.
  • 11A to 11G are cross-sectional views illustrating a manufacturing process of a solar cell according to an embodiment of the present invention.
  • the semiconductor substrate 110a is prepared.
  • the semiconductor substrate 110a may use a silicon substrate, for example, a P-type silicon substrate.
  • single crystal silicon or polycrystalline silicon may be used as the silicon substrate. Since single crystal silicon has high purity and low crystal defect density, solar cell efficiency is high, but price is too high, and economic efficiency is low, and polycrystalline silicon is relatively efficient. It is cheaper, but it is suitable for mass production because of low production cost due to using low cost materials and processes.
  • one surface of the semiconductor substrate 110a is etched to form an uneven structure on one surface of the semiconductor substrate 110a.
  • the other surface of the semiconductor substrate 110a may also be etched to form an uneven structure on both one surface and the other surface of the semiconductor substrate 110a.
  • the process of etching one surface of the semiconductor substrate 110a uses Reactive Ion Etching (RIE).
  • RIE Reactive Ion Etching
  • the reactive ion etching method uses Cl 2 , SF 6 , NF 3 , HBr, or a mixture of two or more thereof as a main gas, and Ar, O 2 , N 2 , He, or a mixture of two or more thereof as an additive gas. Can be used. In particular, the reactive ion etching method may be performed using a mixed gas of SF 6 , O 2 , and Cl 2 .
  • the RF power is preferably in the range of 15 to 30 kw, and the pressure in the chamber is preferably in the range of 0.15 to 0.5 torr.
  • etching may not be performed on one surface of the semiconductor substrate 110a.
  • the etching may be performed by excessive etching on one surface of the semiconductor substrate 110a.
  • the uneven structure may not be formed.
  • the range of (0.5-1) is preferable.
  • the SF 6 serves as a main etching gas for etching one surface of the semiconductor substrate 110a. If the if the amount of the SF 6 is less than the above range may be etched on one surface of a semiconductor substrate (110a) not be smoothly performed, the amount of the SF 6 exceeds the above range can not produce the desired irregular structure .
  • the O 2 serves as a mask that prevents etching during an etching process, thereby selectively etching one surface of the semiconductor substrate 110a. If the content of O 2 is out of the above range, the desired uneven structure may not be obtained.
  • the Cl 2 serves to assist etching of one surface of the semiconductor substrate 110a.
  • the Cl 2 content is less than the range, the etching progresses slowly, resulting in an uneven structure having an extremely sharp shape. If the content of 2 exceeds the above range it may not be able to obtain the uneven structure due to excessive etching.
  • an uneven structure is formed on one surface of the semiconductor substrate 110a, and the uneven structure has a peak. It is formed in a pointed shape, and the width of the uneven structure may be in the range of about 110 to 150 nm. In addition, the height of the uneven structure may be a value range of 0.8 to 1.2 times the width of the uneven structure.
  • the first byproduct layer 114 may remain on one surface of the semiconductor substrate 110a due to the high pressure plasma.
  • the first byproduct layer 114 may include a damage layer 114b formed on one surface of the semiconductor substrate, and / or a reactant 114a such as SiOx formed at a peak of an uneven structure by O 2 and Si reacting. It includes a reactant (114a) made of a Si-OFS-based material.
  • the first byproduct layer is a reactant composed of a reactant 114a such as SiOx or Si-OFS-based material formed at a peak of an uneven structure.
  • a damage layer 114b the following description of this embodiment is based on the process of removing the reactant and the damage layer.
  • the first byproduct layer 114 including the damage layer 114b and the reactant 114a formed on one surface of the semiconductor substrate 110a is removed. That is, the damage layer 114b and the reactant 114a generated on one surface of the semiconductor substrate 110a are simultaneously removed.
  • Removing the first by-product layer ie, removing the damage layer 114b and the reactant 114a at the same time
  • Removing the first by-product layer ie, removing the damage layer 114b and the reactant 114a at the same time
  • the reactive ion etching method may be performed using a mixed gas of SF 6 and Cl 2 .
  • the RF power is preferably in the range of 7 to 15 kw
  • the pressure in the chamber is preferably in the range of 0.2 to 0.5 torr.
  • etching may not be performed on the damage layer 114b and the reactant 114a.
  • the RF power exceeds 15 kw, the surface of the semiconductor substrate 110a may not be etched. Excessive etching may occur.
  • the etching of the damage layer 114b and the reactant 114a may not be performed smoothly.
  • the content of SF 6 exceeds the range, the uneven structure is formed. It can be severely deformed.
  • the process of FIG. 11C may perform a continuous process while changing only process conditions such as process gas in the same equipment as the process of FIG. 11B described above, and thus, substantially no process or process equipment is added.
  • the width L of the concave-convex structure finally obtained may range from about 110 to 150 nm, and the height H of the concave-convex structure may range from about 50 to 140 nm.
  • a dopant is doped on one surface of the semiconductor substrate 110a to form a PN junction layer including the first semiconductor layer 110 and the second semiconductor layer 120. That is, when a dopant is doped on one surface of the semiconductor substrate 110a, the first semiconductor layer 110 undoped by the dopant and the second semiconductor layer 120 doped by the dopant are sequentially formed to form a PN junction. do.
  • the semiconductor substrate 110a when the semiconductor substrate 110a is formed of a P-type semiconductor layer, the semiconductor substrate 110a may be doped with an N-type dopant, so that the first semiconductor layer 110 and the first semiconductor layer 110 formed of the P-type semiconductor layer 110 The second semiconductor layer 120 formed of the N-type semiconductor layer may be formed.
  • One surface of the second semiconductor layer 120 may have a concave-convex structure as described above, and one surface of the first semiconductor layer 110, specifically, The upper surface of the first semiconductor layer 110 also has a similar uneven structure.
  • the top surface of the first semiconductor layer 110 may have a concave-convex structure different from the concave-convex structure provided in the second semiconductor layer 120 according to the diffusion degree of the dopant to be doped.
  • the doping process may be performed using a high temperature diffusion method or a plasma ion doping method.
  • N-type dopant gas such as POCl 3 or PH 3 is supplied while the semiconductor substrate 110a is placed in a high temperature diffusion path of about 800 ° C. or more.
  • the dopant may be diffused to the surface of the semiconductor substrate 110a.
  • plasma is generated while supplying an N-type dopant gas such as POCl 3 or PH 3 while the semiconductor substrate 110a is placed in a plasma generator. It can be done in a process.
  • N-type dopant gas such as POCl 3 or PH 3
  • P phosphorus
  • the doped ions may act as simple impurities, but when the annealing process is performed, the doped ions are combined with Si to be activated.
  • the doping process of the N-type dopant is performed at a high temperature, and in this doping process, a second byproduct layer such as PSG (Phosphor-Silicate Glass) may be formed on the second semiconductor layer 120. Therefore, an etching process such as a wet etching process may be further performed to remove the second byproduct layer.
  • a second byproduct layer such as PSG (Phosphor-Silicate Glass) may be formed on the second semiconductor layer 120. Therefore, an etching process such as a wet etching process may be further performed to remove the second byproduct layer.
  • an anti-reflection layer 130 is formed on the second semiconductor layer 120.
  • the anti-reflection layer 130 is also formed with a similar concave-convex structure.
  • the anti-reflection layer 130 may be formed of silicon nitride or silicon oxide using plasma CVD.
  • a first electrode material 140a is coated on the antireflection layer 130, and a second electrode material 160a is coated on the first semiconductor layer 110. More specifically, the first electrode material 140a is coated on the upper surface of the anti-reflection layer 130 which is not in contact with the second semiconductor layer 120, and the second semiconductor layer 120 is not in contact with the second semiconductor layer 120. The second electrode material 160a is coated on the bottom surface of the first semiconductor layer 110.
  • the coating process of the first electrode material 140a and the second electrode material 160a may be performed using Ag, Al, Ti, Mo, Ni, Cu, a mixture of two or more thereof, or two or more alloy pastes thereof. It can be made by a printing process.
  • the first electrode material 140a is formed on the surface where the sunlight is incident, the first electrode material 140a is formed in a predetermined pattern without being formed on the entire surface of the anti-reflection layer 130.
  • the second electrode material 160a is formed on the surface opposite to the surface where the sunlight is incident, the second electrode material 160a may be formed on the entire surface of the first semiconductor layer 110. However, in some cases, the second electrode material 160a may be formed in a predetermined pattern so that the reflected sunlight can be incident into the solar cell.
  • the first electrode material 140a penetrates the anti-reflection layer 130 and penetrates to the second semiconductor layer 120, thereby contacting the second semiconductor layer 120.
  • the electrode 140 may be formed.
  • the second electrode material 160a penetrates into the lower surface of the first semiconductor layer 110 to have a dopant concentration higher than the dopant concentration of the first semiconductor layer 110.
  • the third semiconductor layer 150 is formed on the bottom surface of the first semiconductor layer 110, and the second electrode 160 is formed on the bottom surface of the third semiconductor layer 150.
  • the first semiconductor layer 110 is made of a P-type semiconductor
  • the third semiconductor layer 150 is made of a P + type semiconductor layer.
  • the present invention can remove the first by-product layer without the wet etching process after the gun texturing.
  • the present invention can reduce the installation cost required for manufacturing a solar cell because the first wet etching equipment is unnecessary, and at the same time, the wastewater discharged from the wet etching fixation compared to the prior art requiring two wet etching equipment. The amount of can be significantly reduced.
  • the present invention can perform both the step of etching one side of the substrate and the step of removing the damage layer and the reactant formed on one side of the substrate by using a reactive ion etching method, vacuum and atmospheric pressure as in the prior art There is no need to move the substrate between, simplifying the process.
  • the present invention can perform the process of etching one surface of the semiconductor substrate and the process of removing the damage layer and the reactant formed on one surface of the semiconductor substrate using one reactive ion etching equipment in a continuous process, Compared to this, the number of required equipments is reduced, which reduces the cost.
  • the present invention has the following effects, so there is industrial applicability.
  • the present invention may remove the first byproduct layer without wet etching after dry texturing.
  • the present invention can reduce the installation cost required for manufacturing a solar cell because the first wet etching equipment is unnecessary, and at the same time, the wastewater discharged from the wet etching fixation compared to the prior art requiring two wet etching equipment. The amount of can be significantly reduced.
  • the present invention removes the first byproduct layer after forming a temporary layer including the first byproduct layer to weaken the binding force of the first byproduct layer to the semiconductor substrate, the first byproduct layer can be easily and completely removed. Can be. For this reason, the present invention can prevent the efficiency of the solar cell from being lowered due to the first byproduct layer.
  • the present invention can perform both the etching of one surface of the substrate and the process of removing the damage layer and the reactant formed on one surface of the substrate by using a reactive ion etching method, vacuum and atmospheric pressure as in the prior art There is no need to move the substrate between, simplifying the process.
  • the present invention can perform the process of etching one surface of the semiconductor substrate and the process of removing the damage layer and the reactant formed on one surface of the semiconductor substrate using one reactive ion etching equipment in a continuous process, Compared to this, the number of required equipments is reduced, which reduces the cost.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Sustainable Development (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Sustainable Energy (AREA)
  • Photovoltaic Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Weting (AREA)

Abstract

본 발명은 습식 식각 공정에서 배출되는 폐수의 양을 현저히 감소시키고 태양전지의 효율을 향상시킬 수 있는 태양전지의 제조방법에 관한 것으로서, 텍스쳐링 장치에서, 반도체 기판의 일면을 식각하여 상기 기판의 일면에 요철구조를 형성하는 텍스쳐링 단계; 상기 텍스쳐링 단계에서 상기 반도체 기판의 일면의 소정 영역에 형성된 제1 부산물층을 둘러싸도록 상기 반도체 기판의 일면의 상부에 임시층을 형성하는 임시층 형성단계; 및 도핑장치에서 상기 반도체 기판의 일면에 소정의 도펀트를 도핑하여, 제1 반도체층 및 상기 제1 반도체층의 상부에 위치되며 상기 제1 반도체층과 상이한 극성을 가지는 제2 반도체층을 형성하는 도핑단계;를 포함하고, 상기 제1 부산물층과 상기 임시층을 동시에 제거하는 것을 특징으로 하는 태양전지의 제조방법에 관한 것이다.

Description

태양전지의 제조방법
본 발명은 태양전지의 제조방법에 관한 것으로서, 습식 식각 공정에 의해 배출되는 폐수의 양을 현저히 감소시키고 태양전지의 효율을 향상시킬 수 있는 태양전지의 제조방법에 관한 것이다.
태양전지는 반도체의 성질을 이용하여 빛 에너지를 전기 에너지로 변환시키는 장치이다.
태양전지는 P(positive)형 반도체와 N(negative)형 반도체를 접합시킨 PN 접합 구조를 하고 있으며, 이러한 구조의 태양전지에 태양광이 입사되면, 입사된 태양광 에너지에 의해 상기 반도체 내에서 정공(hole)과 전자(electron)가 발생하고, 이때, PN접합에서 발생한 전기장에 의해서 상기 정공(+)은 P형 반도체 쪽으로 이동하고 상기 전자(-)는 N형 반도체 쪽으로 이동하게 되어 전위가 발생하게 됨으로써 전력을 생산할 수 있게 된다.
이와 같은 태양전지는 박막형 태양전지와 기판형 태양전지로 구분할 수 있다.
상기 박막형 태양전지는 유리 등과 같은 기판 상에 박막의 형태로 반도체를 형성하여 태양전지를 제조한 것이고, 상기 기판형 태양전지는 실리콘과 같은 반도체 물질 자체를 기판으로 이용하여 태양전지를 제조한 것이다.
상기 기판형 태양전지는 상기 박막형 태양전지에 비하여 두께가 두껍고 고가의 재료를 이용해야 하는 단점이 있지만, 전지 효율이 우수한 장점이 있다.
이하에서는, 도면을 참고하여 종래의 기판형 태양전지에 대하여 설명하기로 한다.
도 1은 종래의 기판형 태양전지의 개략적인 단면도이다.
도 1에 도시된 바와 같이, 종래의 기판형 태양전지는 P형 반도체층(10), N형 반도체층(20), 반사방지층(30), 전면전극(40), P+형 반도체층(50) 및 후면전극(60)으로 이루어진다.
상기 P형 반도체층(10) 및 상기 P형 반도체층(10) 위에 형성된 N형 반도체층(20)은 태양전지의 PN 접합 구조를 이룬다.
상기 반사방지층(30)은 상기 N형 반도체층(20)의 상면에 형성되어 입사되는
태양광의 반사를 방지하는 역할을 한다.
상기 P+형 반도체층(50)은 상기 P형 반도체층(10)의 하면에 형성되어 태양광
에 의해서 형성된 캐리어가 재결합하여 소멸되는 것을 방지하는 역할을 한다.
상기 전면전극(40)은 상기 반사방지층(30)의 상부에서부터 상기 N형 반도체
층(20)까지 연장되어 있고, 상기 후면전극(60)은 상기 P+형 반도체층(50)의 하면에
형성된다.
이와 같은 종래의 기판형 태양전지는 태양광이 입사되면 전자(electron) 및 정공(hole)이 생성되고, 생성된 전자는 상기 N형 반도체층(20)을 통해 전면전극(40)으로 이동하고, 생성된 정공은 상기 P+형 반도체층(50)을 통해 후면전극(60)으로 이동하게 된다. 상기 종래의 기판형 태양전지는 다음과 같은 공정에 의해 제조된다.
도 2a 내지 도 2h는 종래의 기판형 태양전지의 제조공정을 보여주는 공정 단
면도이다.
우선, 도 2a에 도시된 바와 같이, P형 반도체 기판(10a)을 준비한다.
다음, 도 2b에 도시된 바와 같이, 상기 반도체 기판(10a)의 일면을 식각하여
상기 반도체 기판(10a)의 일면에 요철구조를 형성한다.
상기 반도체 기판(10a)의 일면을 식각하는 공정은 반응성 이온 에칭법(Reactive Ion Etching:RIE)을 이용할 수 있다. 상기 반응성 이온 에칭법은 고압의 플라즈마 상태에서 소정의 반응가스를 이용하여 식각하는 공정이다.
한편, 도시된 바와 같이, 반응성 이온 에칭법을 이용하여 반도체 기판(10a)
의 일면을 식각하게 되면, 고압의 플라즈마로 인해서 상기 반도체 기판(10a)의 일
면에 형성되는 데미지층(demaged layer) 및/또는 주로 요철구조의 피크(peak)에 형성되며 SiOx 또는 Si-O-F-S 계열의 물질로 구성된 반응물(14)을 포함하는 제1 부산물층이 잔존하게 된다.
다음, 도 2c에 도시된 바와 같이, 상기 반도체 기판(10a)의 일면에 형성된 제1 부산물층을 제거한다.
이와 같은 제1 부산물층(14)의 제거는 식각액을 이용한 습식식각공정을 통해 이루어진다.
다음, 도 2d에 도시된 바와 같이, 상기 반도체 기판(10a)의 일면에 N형 도펀트를 도핑하여 PN접합을 형성한다. 즉, 상기 반도체 기판(10a)의 일면에 N형 도펀트를 도핑하면, 도펀트에 의해 도핑되지 않은 P형 반도체층(10) 및 도펀트에 의해 도핑된 N형 반도체층(20)이 차례로 형성되어 PN접합을 이루게 된다.
한편, 상기 N형 도펀트를 도핑하는 공정은 고온에서 수행되는데, 이와 같은 도핑 공정시 상기 N형 반도체층(20) 상에 PSG(Phosphor-Silicate Glass)와 같은 제2 부산물층(22)이 형성된다.
다음, 도 2e에 도시된 바와 같이, 상기 제2 부산물층(22)을 제거한다.
이와 같은 제2 부산물층(22)의 제거는 식각액을 이용한 습식식각공정을 통해 이루어진다.
다음, 도 2f에 도시된 바와 같이, 상기 N형 반도체층(20) 상에 반사방지층(30)을 형성한다.
다음, 도 2g에 도시된 바와 같이, 상기 반사방지층(30)의 상면에 전면전극 물질(40a)을 도포하고, 상기 P형 반도체층(10)의 하면에 후면전극 물질(60a)을 도포한다.
다음, 도 2h에 도시된 바와 같이, 고온에서 열처리(firing)를 수행하여, 도 1과 같은 기판형 태양전지를 완성한다.
즉, 고온에서 열처리를 수행하면, 상기 전면전극 물질(40a)이 상기 반사방지층(30)을 뚫고 상기 N형 반도체층(20)까지 침투하여 전면전극(40)이 형성되고, 상기 후면전극 물질(60a)은 상기 P형 반도체층(10)의 하면으로 침투하여 상기 P형 반도체층(10)의 하면에 P+형 반도체층(50)이 형성되고 그 아래에 후면전극(60)이 형성된다.
이와 같은 종래의 기판형 태양전지의 제조공정을 구현하기 위해서, 종래의 기판형 태양전지의 제조 시스템은 다음과 같이 구성된다.
도 3은 종래기술에 따른 태양전지의 제조시스템을 나타내는 개략적인 블록선도이다.
도 3에 도시된 바와 같이, 종래의 기판형 태양전지의 제조 시스템은, 텍스쳐링 장치(91), 제1 습식 식각 장치(92), 도핑(Dopant doping) 장치(93), 제2 습식 식각 장치(즉, PSG((Phosphor-Silicate Glass)제거 장비)(94), 반사방지막(ARC(Anti Reflection Coating)) 형성장치(95), 금속전극 코팅 장치(96), 및 열처리(Firing) 장치(77)를 포함하여 이루어진다.
상기 텍스쳐링 장치(예를 들어, RIE(Reactive Ion Etching) 장치)(91)는 전술한 도 2b 공정을 수행하기 위한 장비이고, 상기 제1 습식 식각 장치(92)는 전술한 도 2c 공정을 수행하기 위한 장치이고, 상기 도핑장치(93)는 전술한 도2d 공정을 수행하기 위한 장치이고, 상기 제2 습식 식각 장치(94)는 전술한 도 2e 공정을 수행하기 위한 장치이고, 상기 반사방지막 형성장치(95)는 전술한 도 2f 공정을 수행하기 위한 장치이고, 상기 금속전극 코팅 장치(96)는 전술한 도 2g 공정을 수행하기 위한 장치이고, 상기 열처리(Firing) 장치(97)는 전술한 도 2h 공정을 수행하기 위한 장치이다.
이와 같이, 종래에는 기판형 태양전지의 제조과정 중 텍스쳐링 단계에서 형성된 반응물인 제1 부산물층을 제거하기 위하여 제1 습식 식각 장비를 필요로 하므로, 습식 식각 공정으로 인해 태양전지의 제조과정 전체에서 배출되는 폐수량이 많아 환경을 오염시킨다는 문제점이 존재하여 왔다. 또한, 종래기술에 따르면 제1 부산물층이 반도체 기판에서 습식 식각 공정에 의해 용이하게 제거되지 않아 반도체 기판의 상부면에 잔존하게 되며, 이로 인해 제1 부산물층이 태양전지의 제조공정 중 공정방해요인으로 작용하거나 또는 완성된 태양전지의 효율을 저감시키는 문제점이 존재하여 왔다.
따라서, 본 발명의 목적은 종래기술의 문제점을 해결하는 태양전지의 제조방법을 제공하는 것이다.
구체적으로, 본 발명의 목적은 건식 텍스쳐링 후 습식 식각 공정 없이 제1 부산물층(즉, 반응물 및/또는 데미지층)을 제거하는 태양전지의 제조방법을 제공하는 것이다.
또한, 본 발명의 또 다른 목적은 제1 부산물층(즉, 반응물 및/또는 데미지층)을 용이하고 완전하게 제거할 수 있는 태양전지의 제조방법을 제공하는 것이다.
본 발명의 일 실시예에 따르면, 본 발명은, 텍스쳐링 장치에서, 반도체 기판의 일면을 식각하여 상기 기판의 일면에 요철구조를 형성하는 텍스쳐링 단계; 상기 텍스쳐링 단계에서 상기 반도체 기판의 일면의 소정 영역에 형성된 제1 부산물층을 둘러싸도록 상기 반도체 기판의 일면의 상부에 임시층을 형성하는 임시층 형성단계; 및 도핑장치에서 상기 반도체 기판의 일면에 소정의 도펀트를 도핑하여, 제1 반도체층 및 상기 제1 반도체층의 상부에 위치되며 상기 제1 반도체층과 상이한 극성을 가지는 제2 반도체층을 형성하는 도핑단계;를 포함하고, 상기 제1 부산물층과 상기 임시층을 동시에 제거하는 것을 특징으로 하는 태양전지의 제조방법을 제공할 수 있다.
또한, 바람직하게는, 상기 텍스쳐링 단계는 건식 식각 공정으로 실행되는 것을 특징으로 한다.
또한, 바람직하게는, 상기 임시층 형성단계는, 상기 텍스쳐링 단계가 완료된 후 상기 텍스쳐링 장치 내에서 연속적으로 실행되는 것을 특징으로 한다.
또한, 바람직하게는, 상기 임시층 형성단계는, 상기 텍스쳐링 단계 후 상기 텍스쳐링 장치 내에 상기 반도체 기판을 유지시키고 질소(N) 계열 가스, 수소(H) 계열 가스, 산소(O) 계열 가스, 불소(F) 계열 가스 및 이들의 혼합가스 중 적어도 하나 이상의 가스를 주입한 후 플라즈마를 인가하여 상기 텍스쳐링 장치 내부의 온도가 기설정된 제1 온도가 되도록 실행되는 것을 특징으로 한다.
또한, 바람직하게는, 상기 기설정된 제1 온도는 100℃ 이하인 것을 특징으로 한다.
또한, 바람직하게는, 상기 임시층 형성단계는, 상기 텍스쳐링 장비와 상기 도핑장치 사이에 구비된 고온 챔버에서 실행되는 것을 특징으로 한다.
또한, 바람직하게는, 상기 임시층 형성단계는, 상기 고온 챔버 내에 상기 반도체 기판을 수용시키고 질소(N) 계열 가스, 수소(H) 계열 가스, 산소(O) 계열 가스, 불소(F) 계열 가스 및 이들의 혼합가스 중 적어도 하나 이상의 가스를 주입한 후 플라즈마를 인가하여 상기 고온 챔버 내부의 온도가 기설정된 제1 온도가 되도록 실행되는 것을 특징으로 한다.
또한, 바람직하게는, 상기 기설정된 제1 온도는 100℃ 이하인 것을 특징으로 한다.
또한, 바람직하게는, 상기 제1 부산물층과 상기 임시층을 동시에 제거하는 과정은, 상기 도핑장치에 상기 반도체 기판을 수용시킨 후 상기 도핑장치 내부의 온도를 도핑온도보다 낮은 기설정된 제2 온도까지 상승시켜 상기 제1 부산물층 및 상기 임시층을 기화시키도록 실행되는 것을 특징으로 한다.
또한, 바람직하게는, 상기 도핑단계는, 상기 제1 부산물층 및 상기 임시층을 기화시킨 후 상기 도핑장치 내에 잔존하는 가스들을 외부로 배출한 후에 실행되는 것을 특징으로 한다.
또한, 바람직하게는, 상기 제1 부산물층과 상기 임시층을 동시에 제거하는 과정은, 상기 텍스쳐링 장치와 상기 도핑 장치 사이에 위치되는 고온 챔버 내에 상기 반도체 기판을 수용시킨 후 상기 고온 챔버 내부의 온도를 기설정된 제2 온도까지 상승시켜 상기 제1 부산물층 및 상기 임시층을 기화시키도록 실행되는 것을 특징으로 한다.
또한, 바람직하게는, 상기 기설정된 제2 온도는 150℃ 이상인 것을 특징으로 한다.
또한, 본 발명의 다른 일 실시예에 따르면, 본 발명은, 반도체 기판의 일면을 식각하여 상기 기판의 일면에 요철구조를 형성하는 텍스쳐링 단계; 상기 반도체 기판의 일면에 소정의 도펀트를 도핑하여, 제1 반도체층 및 상기 제1 반도체층의 상부에 위치되며 상기 제1 반도체층과 상이한 극성을 가지는 제2 반도체층을 형성하는 도핑단계; 및 상기 도핑단계에서 상기 제2 반도체층의 상부에 형성된 제2 부산물층을 제거하는 제2 부산물층 제거단계;를 포함하고, 상기 텍스쳐링 단계에서 상기 반도체 기판의 일면의 소정 영역에 형성된 제1 부산물층을 둘러싸도록 상기 반도체 기판의 일면의 상부에 임시층을 형성한 후, 상기 제1 부산물층과 상기 임시층을 동시에 제거하는 것을 특징으로 하는 태양전지의 제조방법을 제공할 수 있다.
또한, 바람직하게는, 상기 임시층은 제2 부산물층인 것을 특징으로 한다.
또한, 바람직하게는, 상기 도핑단계는, 상기 제2 부산물층이 상기 제1 부산물층 및 상기 반도체 기판의 상면을 둘러싸도록 실행되는 것을 특징으로 한다.
또한, 바람직하게는, 상기 제1 부산물층과 상기 임시층은 상기 제2 부산물 제거단계에서 함께 제거되는 것을 특징으로 한다.
또한, 바람직하게는, 상기 제2 부산물층 제거단계는 습식 식각 공정으로 실행되는 것을 특징으로 한다.
또한, 본 발명의 또 다른 일 실시예에 따르면, 본 발명은, 반응성 이온 에칭법을 이용하여 반도체 기판의 일면을 식각하여 상기 기판의 일면에 요철구조를 형성하는 텍스쳐링 단계; 및 반응성 이온 에칭법을 이용하여 상기 반도체 기판의 일면에 생성된 데미지층 및 반응물을 동시에 제거하는 제1 부산물층 제거단계;를 포함하며, 이때, 상기 제1 부산물층 제거단계는, 상기 요철구조의 피크(peak)를 라운드 형태로 형성하도록 실행되는 것을 특징으로 하는 태양전지의 제조방법을 제공할 수 있다.
또한, 바람직하게는, 상기 라운드 형태로 형성된 요철구조는 그 폭(L)이 100 nm 내지 500 nm 범위이고, 그 높이(H)가 50 nm 내지 400 nm 범위인 것을 특징으로 한다.
또한, 바람직하게는, 상기 제1 부산물층 제거단계는, SF6 및 Cl2의 혼합가스를 이용하여 수행하고, 이때, 상기 SF6 및 Cl2의 혼합가스의 가스비(sccm)는 SF6 : Cl2 = 3 : (1~3)의 범위인 것을 특징으로 한다.
또한, 바람직하게는, 상기 제1 부산물층 제거단계는, RF 파워는 7 내지 15 Kw 범위이고, 챔버 내 압력은 0.2 내지 0.5 torr 범위에서 실행되는 것을 특징으로 한다.
또한, 바람직하게는, 상기 텍스쳐링 단계 및 상기 제1 부산물층 제거단계는, 동일한 반응성 이온 에칭 장비 내에서 연속 공정으로 실행되는 것을 특징으로 한다.
전술한 과제해결수단에 따르면, 본 발명은 건틱 텍스쳐링 후 습식 식각 공정 없이 제1 부산물층을 제거할 수 있다. 이로 인해, 본 발명은 제1 습식 식각 장비가 불필요하므로 태양전지의 제조에 소요되는 설비비용을 감소시킬 수 있고, 동시에 2 개의 습식 식각 장비를 필요로하는 종래기술에 비해 습식 식각 고정에서 배출되는 폐수의 양을 현저하게 감소시킬 수 있다.
또한, 본 발명은 제1 부산물층을 포함하는 임시층을 형성하여 반도체 기판에 대한 제1 부산물층의 결합력을 약화시킨 후 제1 부산물층을 제거하므로, 제1 부산물층을 용이하고 완전하게 제거할 수 있다. 이로 인해, 본 발명은 태양전지의 효율이 제1 부산물층로 인해 저하되는 것을 방지할 수 있다.
또한, 본 발명은 기판의 일면을 식각하는 공정과 상기 기판의 일면에 형성된 데미지층 및 반응물을 제거하는 공정을 모두 반응성 이온 에칭법을 이용하여 수행할 수 있기 때문에, 종래와 같이 진공상태와 대기압상태 사이에서 기판을 이동할 필요가 없어 공정이 단순해질 수 있다.
또한, 본 발명은, 하나의 반응성 이온 에칭 장비를 이용하여 반도체 기판의 일면을 식각하는 공정과 상기 반도체 기판의 일면에 형성된 데미지층 및 반응물을 제거하는 공정을 연속 공정으로 수행할 수 있기 때문에, 종래에 비하여 요구되는 장비 수가 줄어들어 그만큼 비용이 절감되는 효과가 있다.
도 1은 종래의 기판형 태양전지의 개략적인 단면도이다.
도 2a 내지 도 2h는 종래의 기판형 태양전지의 제조공정을 보여주는 공정 단면도이다.
도 3은 종래기술에 따른 태양전지의 제조시스템을 나타내는 개략적인 블록선도다.
도 4a 내지 도 4i는 본 발명의 제1 실시예에 따른 태양전지의 제조방법을 나타내는 공정단면도이다.
도 5는 본 발명의 제1 실시예에 따른 태양전지의 제조시스템을 나타내는 개략적인 블록선도이다.
도 6은 본 발명의 제1 실시예의 변형 실시예에 따른 태양전지의 제조시스템을 나타내는 개략적인 블록선도이다.
도 7은 본 발명의 제1 실시예의 또 다른 변형 실시예에 따른 태양전지의 제조시스템을 나타내는 개략적인 블록선도이다.
도 8은 본 발명의 제1 실시예의 또 다른 변형 실시예에 따른 태양전지의 제조시스템을 나타내는 개략적인 블록선도이다.
도 9a 내지 도 9g는 본 발명의 제2 실시예에 따른 태양전지의 제조방법을 나타내는 공정단면도이다.
도 10은 본 발명의 제2 실시예에 따른 태양전지의 제조시스템을 나타내는 개략적인 블록선도이다.
도 11a 내지 도 11g는 본 발명의 제3 실시예에 따른 태양전지의 제조방법을 나타내는 공정단면도이다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명된 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록, 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 4a 내지 도 4i는 본 발명의 제1 실시예에 따른 태양전지의 제조방법을 나타내는 공정단면도이다.
우선, 도 4a에 도시된 바와 같이, 반도체 기판(110a)을 준비한다.
상기 반도체 기판(110a)을 준비하는 과정은, 실리콘 잉곳(ingot)을 다이이몬드 타입 쏘잉머신(diamond type sawing machine) 또는 슬러리 타입 쏘잉머신(slurry type sawing machine)을 사용하여 웨이퍼 형상의 반도체 기판(110a)으로 형성한 후, 상기 웨이퍼 쏘잉머신으로 인해 상기 반도체 기판(110a)의 표면에 형성된 쏘잉 데미지(sawing damage)를 제거하도록 실행된다. 이때, 상기 쏘잉 데미지를 제거하는 과정(sawing damage removal)은 습식 식각 공정으로 실행될 수 있다.
상기 반도체 기판(110a)은 실리콘 기판, 예로서 P형 실리콘 기판을 이용할 수 있다.
상기 실리콘 기판으로는 단결정실리콘 또는 다결정실리콘을 이용할 수 있는데, 단결정실리콘은 순도가 높고 결정결함밀도가 낮기 때문에 태양전지의 효율이 높으나 가격이 너무 높아 경제성이 떨어지는 단점이 있고, 다결정실리콘은 상대적으로 효율은 떨어지지만 저가의 재료와 공정을 이용하기 때문에 생산비가 적게 들어 대량생산에 적합하다.
다음, 도 4b에 도시된 바와 같이, 텍스쳐링 장치(191)에서 상기 반도체 기판(110a)의 일면을 식각하여 상기 반도체 기판(110a)의 일면에 요철구조를 형성한다. 즉, 상기 반도체 기판(110a)의 일면을 텍스쳐링 가공한다.
상기 텍스쳐링 단계는 건식 식각 공정으로 실행된다.
특히, 바람직하게는, 상기 텍스쳐링 단계는 반응성 이온 에칭법(Reactive Ion Etching:RIE)을 이용할 수 있다.
상기 반응성 이온 에칭법을 이용할 경우에는 Cl2, SF6, NF3, HBr, 또는 이들의 2 이상의 혼합물을 주 가스로 이용하고, Ar, O2, N2, He, 또는 이들의 2 이상의 혼합물을 첨가 가스로 이용할 수 있다.
이와 같이, 반응성 이온 에칭법을 이용하여 반도체 기판(110a)의 일면을 식각하게 되면, 고압의 플라즈마로 인해서 상기 반도체 기판(110a)의 일면에는 제1 부산물층(114)이 잔존할 수 있고, 상기 제1 부산물층은 상기 반도체 기판의 일면에 형성되는 데미지층, 및/또는 요철구조의 피크(peak)에 형성되는 SiOx와 같은 반응물 또는 Si-O-F-S 계열의 물질로 구성된 반응물을 포함한다. 설명의 명확성을 위하여, 본 실시예에 따른 태양전지의 제조방법에서는, 제1 부산물층이 요철구조의 피크(peak)에 형성되는 SiOx와 같은 반응물 또는 Si-O-F-S 계열의 물질로 구성된 반응물을 포함하며, 이하에서 본 실시예에 관한 설명은 상기 반응물을 제거하는 과정을 기준으로 기술되어 있다.
여기서, 상기 제1 부산물층(114)은 Si 계열의 물질로 구성되고 상기 반도체 기판(110a) 또한 Si로 구성되므로, 상기 제1 부산물층(114)은 상기 반도체 기판(110a)에 대해 강한 결합력으로 형성되어 있다.
이후, 도 4c에 도시된 바와 같이, 상기 텍스쳐링 단계에서 생성된 제1 부산물층(114)의 상부면 및/또는 상기 반도체 기판(110a)의 상부면을 덮도록 상기 반도체 기판(110a)의 일면의 상부에 임시층(T)을 형성한다. 즉, 상기 제1 부산물층(114)을 둘러싸도록(또는 제1 부산물층(114)을 포함하도록) 상기 반도체 기판(110a)에 임시(臨時)층(T)을 형성한다.
일 실시예로서, 상기 임시층(T)은, 상기 텍스쳐링 단계가 완료된 후 상기 텍스쳐링 장치(191) 내에서 연속적으로 상기 반도체 기판(110a)의 상부면에 형성될 수 있다.
구체적으로, 텍스쳐링 단계가 완료된 후 텍스쳐링 장치(191) 내의 잔류 가스들을 배출한 후, 상기 텍스쳐링 장치(191) 내에 상기 반도체 기판(110a)을 그대로 유지한다. 이후, 질소(N) 계열 가스, 수소(H) 계열 가스, 산소(O) 계열 가스, 불소(F) 계열 가스 및 이들의 혼합가스 중 적어도 하나 이상의 가스를 상기 텍스쳐링 장치(191) 내에 주입한 후, 상기 텍스쳐링 장치(191) 내에 플라즈마를 인가한다(즉, RF파워(radio frequency power)를 인가한다). 이때, 상기 플라즈마는 상기 텍스쳐링 장치(191) 내부의 온도가 기설정된 제1 온도가 될 때까지 인가된다(즉, 상기 텍스쳐링 장치(191) 내부의 온도가 기설정된 제1 온도가 될 때까지 RF파워(radio frequency power)가 인가된다).
다른 일 실시예로서, 텍스쳐링 장치(191)와 도핑장치(194) 사이에는 보조 장치(192)가 더 구비될 수 있고, 상기 임시층(T)은 상기 보조 장치(192) 내에서 형성될 수 있다. 즉, 상기 임시층(T)은 텍스쳐링 장치(191)와 상이한 별도의 장치 내에서 형성될 수 있다.
이 경우에도 일 실시예와 유사하게, 텍스쳐링 단계가 완료된 후, 텍스쳐링 장치(191) 내의 반도체 기판(110a)을 상기 보조 장치(192) 내에 수용시킨다. 이후, 질소(N) 계열 가스, 수소(H) 계열 가스, 산소(O) 계열 가스, 불소(F) 계열 가스 및 이들의 혼합가스 중 적어도 하나 이상의 가스를 상기 보조 장치(192) 내에 주입한 후, 상기 보조 장치(192) 내에 플라즈마를 인가한다. 이때, 상기 플라즈마는 상기 텍스쳐링 장치(191) 내부의 온도가 기설정된 제1 온도가 될 때까지 인가된다.
바람직하게는, 상기 기설정된 제1 온도는 100℃ 이하일 수 있다.
그 결과, 상기 제1 부산물층(114)의 상부 및/또는 상기 반도체 기판(110a)의 상부에는 예를 들어 N-H-Si-F-O-S 계열의 물질로 구성된 임시층(T)이 생성된다. 여기서, 상기 임시층(T)의 Si 성분은 제1 부산물층(114) 및/또는 반도체 기판(110a)의 Si 성분이 임시층(T)으로 흡수 또는 확산된 것이다. 이로 인해, 제1 부산물층(114)은 자신의 Si 성분을 임시층(T)으로 확산시키므로 제1 부산물층(114)의 Si 성분 농도가 감소되어 제1 부산물층(114)의 반도체 기판(110a)에 대한 결합력이 상당히 감소된다. 즉, 임시층(T)의 형성으로 인해, 제1 부산물층(114)의 박리를 용이하게 할 수 있다.
이후, 도 4d에 도시된 바와 같이, 상기 반도체 기판(110a)의 일면에 잔존하는 제1 부산물층(114)과 상기 제1 부산물층(114)을 둘러싸는 임시층(T)을 동시에 함께 제거한다.
일 실시예에 따르면, 텍스쳐링 장치(191)와 도핑장치(194) 사이에는 또는 보조 장치(192)와 도핑장치(194) 사이에는 반도체 기판(110a)의 온도를 기설정된 제2 온도까지 상승시킬 수 있는 고온 챔버(193)가 구비될 수 있다. 이 경우, 임시층(T) 형성단계 후 반도체 기판(110a)을 상기 고온 챔버(193) 내로 수용시킨 후, 상기 고온 챔버(193) 내부의 온도를 기설정된 제2 온도까지 상승시켜, 상기 제1 부산물층(114)과 상기 임시층(T)을 상기 반도체 기판(110a)으로부터 박리 및 기화시킨다.
이때, 바람직하게는, 상기 기설정된 제2 온도는 150℃이상일 수 있다.
상기 임시층(T) 형성단계에서 전술한 바와 같이, 제1 부산물층(114)은 임시층(T)으로 인해 Si 성분을 임시층(T)에 흡수당하여 Si 성분의 농도가 낮아졌거나 또는 제1 부산물층(114)의 Si 성분은 희석화된 상태이므로, 상기 제1 부산물층(114)은 반도체 기판(110a)의 상부에서 용이하게 박리되며 융점이 낮아져 기화가 용이하게 일어난다.
이렇게, 박리 및 기화가 용이한 제1 부산물층(114)을 별도의 고온 챔버(193) 내에서 기화시킴으로써, 태양전지의 제조공정에 사용되는 다른 장치(예를 들어, 도핑장치(194) 내부에서 기화된 제1 부산물층(114) 및 임시층(T)으로 인한 오염)의 오염없이 제1 부산물층(114)을 확실하고 용이하게 제거할 수 있다. 또한, 제1 부산물층(114)을 제거하기 위한 습식 식각 공정 및 습식 식각 장치 없이 상기 습식 식각 장치보다 현저히 저렴한 고온 챔버(193)만을 사용하여 제1 부산물층(114)을 제거할 수 있어, 태양전지의 제조에 소요되는 설비비용을 감소시킬 수 있고, 동시에 2 개의 습식 식각 장치를 필요로 하는 종래기술에 비해 습식 식각 공정에서 배출되는 폐수의 양을 현저하게 감소시킬 수 있다.
다른 일 실시예로서, 상기 제1 부산물층(114)과 상기 임시층(T)을 동시에 제거하는 과정은, 별도의 고온 챔버(193) 없이 도핑장치(194) 내에서 실행될 수도 있다. 이에 대해서는, 후술하는 도핑단계에서 구체적으로 기술할 것이다.
이후, 도 4e에 도시된 바와 같이, 상기 반도체 기판(110a)의 일면에 도펀트(dopant)를 도핑하여 제1 반도체층(110) 및 상기 제1 반도체층(110)의 상부에 위치되며 상기 제1 반도체층(110)과 상이한 극성을 가지는 제2 반도체층(120)으로 이루어진 PN접합층을 형성한다. 즉, 상기 반도체 기판(110a)의 일면에 도펀트를 도핑하면, 도펀트에 의해 도핑되지 않은 제1 반도체층(110) 및 도펀트에 의해 도핑된 제2 반도체층(120)이 차례로 형성되어 PN접합을 이루게 된다.
예로서, 상기 반도체 기판(110a)이 P형 반도체층으로 이루어진 경우에는 N형 도펀트를 도핑함으로써, P형 반도체층으로 이루어진 제1 반도체층(110) 및 상기 제1 반도체층(110)의 일면에 N형 반도체층으로 이루어진 제2 반도체층(120)을 형성할 수 있다.
전술한 바와 같이, 상기 제1 부산물층(114)과 상기 임시층(T)을 동시에 제거하는 과정은 별도의 고온 챔버(193) 없이 도핑장치(194) 내부에서 실행될 수 있다. 구체적으로, 상기 제1 부산물층(114)과 상기 임시층(T)을 동시에 제거하는 과정은, 상기 도핑장치(194) 내부에 상기 반도체 기판(110a)을 수용시킨 후 상기 도핑장치(194) 내부의 온도를 도핑온도보다 낮은 기설정된 제2 온도까지 상승시켜 상기 제1 부산물층(114) 및 상기 임시층(T)을 기화시키도록 실행될 수 있다. 이후, 상기 제1 부산물층(114) 및 상기 임시층(T)이 기화되어 상기 도핑장치(194) 내에 잔존하는 가스들을 외부로 배출한 후, 상기 도핑장치(194) 내부에 후술할 고온확산법 또는 플라즈마 이온도핑법을 이용하여 반도체 기판(110a)을 도핑할 수 있다. 이때, 바람직하게는, 상기 기설정된 제2 온도는 150℃ 이상일 수 있다. 이렇게, 별도의 고온 챔버(193) 없이 제1 부산물층(114)과 임시층(T)을 동시에 기화시켜 제거함으로써, 태양전지의 제조에 소요되는 설비비용을 감소시킬 수 있고, 동시에 2 개의 습식 식각 장치를 필요로 하는 종래기술에 비해 습식 식각 공정에서 배출되는 폐수의 양을 현저하게 감소시킬 수 있다.
도핑단계에 대해 보다 구체적으로 설명하면, 상기 도핑단계는 고온확산법 또는 플라즈마 이온도핑법을 이용하여 수행할 수 있다.
상기 고온확산법을 이용하여 N형 도펀트를 도핑하는 공정은, 상기 반도체 기판(110a)를 대략 800℃이상의 고온의 확산로에 안치시킨 상태에서 POCl3 또는 PH3 등과 같은 N형 도펀트 가스를 공급하여 N형 도펀트를 상기 반도체 기판(110a)의 표면으로 확산시키는 공정으로 이루어질 수 있다.
상기 플라즈마 이온도핑법을 이용하여 N형 도펀트를 도핑하는 공정은, 상기 반도체 기판(110a)을 플라즈마 발생장치에 안치시킨 상태에서 POCl3 또는 PH3 등과 같은 N형 도펀트 가스를 공급하면서 플라즈마를 발생시키는 공정으로 이루어질 수 있다. 이와 같이 플라즈마를 발생시키면 플라즈마 내부의 인(P) 이온이 RF전기장에 의해 가속되어 상기 반도체 기판(110a)의 일면으로 입사하여 이온 도핑된다.
상기 플라즈마 이온도핑 공정 후에는 적절한 온도로 가열하는 어닐링 공정을 수행하는 것이 바람직하다. 그 이유는 상기 어닐링 공정을 수행하지 않을 경우에는 도핑된 이온이 단순한 불순물로 작용할 수 있지만, 상기 어닐링 공정을 수행하게 되면 도핑된 이온이 Si와 결합하여 활성화되기 때문이다.
한편, 상기 N형 도펀트를 도핑하는 공정은 고온에서 수행되는데, 이와 같은 도핑 공정시 상기 제2 반도체층(120) 상에 PSG(Phosphor-Silicate Glass)와 같은 제2 부산물층(122)이 형성된다. 상기 제2 부산물층(122)은 상기 제2 반도체층(120) 상부에 형성될 수 있다.
이후, 도 4f에 도시된 바와 같이, 상기 제2 부산물층(122)을 제거한다.
상기 부산물층 제거단계는 식각액을 이용한 습식 식각 공정으로 이루어진다.
이후, 도 4g에 도시된 바와 같이, 상기 제2 반도체층(120) 상에 반사방지층(130)을 형성한다.
상기 제2 반도체층(120)의 상면이 요철구조로 형성됨에 따라 상기 반사방지층(130)도 요철구조로 형성된다.
상기 반사방지층(130)은 플라즈마 CVD법을 이용하여 실리콘질화물 또는 실리콘산화물로 형성할 수 있다.
이후, 도 4h에 도시된 바와 같이, 상기 반사방지층(130) 상에 제1 전극 물질(140a)을 코팅하고, 상기 제1 반도체층(110) 상에 제2 전극 물질(160a)을 코팅한다. 보다 구체적으로는, 상기 제2 반도체층(120)이 형성되지 않은 상기 반사방지층(130)의 상면에 제1 전극 물질(140a)을 코팅하고, 상기 제2 반도체층(120)이 형성되지 않은 상기 제1 반도체층(110)의 하면에 제2 전극 물질(160a)을 코팅한다.
상기 제1 전극 물질(140a) 및 제2 전극 물질(160a)의 코팅 공정은 Ag, Al, Mg, Mn, Sb, Zn, Mo, Ni, Cu, 이들의 2 이상의 혼합물, 또는 이들의 2 이상의 합금 페이스트(paste)를 이용한 인쇄 공정으로 이루어질 수 있다.
상기 제1 전극 물질(140a)은 태양광이 입사되는 면에 형성되므로, 상기 반사방지층(130)의 전면에 형성하지 않고 소정 패턴으로 형성하게 된다.
상기 제2 전극 물질(160a)은 태양광이 입사되는 면의 반대면에 형성되므로, 상기 제1 반도체층(110)의 전면에 형성할 수 있다. 다만, 경우에 따라서, 반사되는 태양광이 태양전지 내부로 입사될 수 있도록 하기 위해서, 상기 제2 전극 물질(160a)을 소정 패턴으로 형성할 수도 있다.
한편, 도시하지는 않았지만, 상기 도 4h 공정을 수행하기 이전에, 상기 반사방지층(130)과 상기 제2 반도체층(120)의 에지(edge) 영역을 분리하는 에지 분리(edge isolation) 공정을 수행할 수 있다.
이후, 도 4i에 도시된 바와 같이, 고온에서 열처리(firing)를 수행하여, 본 발명의 일 실시예에 따른 태양전지의 제조를 완성한다.
고온에서 열처리를 수행하게 되면, 상기 제1 전극 물질(140a)이 상기 반사방지층(130)을 뚫고 상기 제2 반도체층(120)까지 침투함으로써, 상기 제2 반도체층(120)과 접촉하는 제1 전극(140)이 형성될 수 있다.
또한, 고온에서 열처리를 수행하게 되면, 상기 제2 전극 물질(160a)이 상기 제1 반도체층(110)의 하면으로 침투함으로써 상기 제1 반도체층(110)의 도펀트 농도보다 높은 도펀트 농도를 가지는 제3 반도체층(150)이 상기 제1 반도체층(110)의 하면에 형성되고, 상기 제3 반도체층(150)의 하면에 제2 전극(160)이 형성된다. 예를 들어, 상기 제1 반도체층(110)이 P형 반도체로 이루어진 경우, 상기 제3 반도체층(150)은 P+형 반도체층으로 이루어지게 된다.
이와 같은 본 발명의 일 실시예에 따른 태양전지의 제조공정을 구현하기 위한 제조시스템을 설명하면 다음과 같다.
도 5는 본 발명의 제1 실시예에 따른 태양전지의 제조시스템을 나타내는 개략적인 블록선도이다.
도 5에 도시된 바와 같이, 본 발명의 일 실시예에 따른 태양전지의 제조 시스템은, 텍스쳐링 장치(191), 도핑(doping)장치, 제2 부산물층 제거장치(195), 반사방지층 형성장치(196), 금속전극 코팅장치(197), 및 열처리(firing) 장치(198)를 포함하여 이루어진다.
상기 텍스쳐링 장치(191)는 바람직하게는 반응성 이온 에칭(Reactive Ion Etching:RIE) 장치일 수 있다. 이때, 상기 반응성 이온 에칭(Reactive Ion Etching:RIE) 장치는 전술한 도 4b 공정(즉, 텍스쳐링 단계) 및 도 4c 공정(즉, 임시층(T) 형성단계)을 수행하기 위한 장치이다.
즉, 상기 반응성 이온 에칭 장치는 먼저 반도체 기판(110a)에 대해 텍스쳐링 단계를 실행한 후, 텍스쳐링 단계에서 생성되어 상기 반응성 이온 에칭 장치 내에 잔류하는 가스를 외부로 배출한다. 이후, 상기 반응성 이온 에칭 장치는 질소(N) 계열 가스, 수소(H) 계열 가스, 산소(O) 계열 가스, 불소(F) 계열 가스 및 이들의 혼합가스 중 적어도 하나 이상의 가스를 주입한 후 플라즈마를 인가하여 장치 내부의 온도가 100℃ 이하인 상태에서 임시층(T)을 제1 부산물층(114)의 상부에 형성시킨다.
상기 반응성 이온 에칭 장치는 플라즈마 분위기에서 반응가스를 이용하여 식각을 수행할 수 있는 당업계에 공지된 장비를 이용할 수 있다.
상기 도핑(doping) 장치는 전술한 도 4e 공정을 수행하기 위한 장치로서, 플라즈마 분위기에서 도펀트 가스를 공급하여 도핑할 수 있는 당업계에 공지된 장비를 이용할 수도 있고 고온의 확산로에 도펀트 가스를 공급하여 도핑할 수 있는 당업계에 공지된 장비를 이용할 수도 있다.
또한, 상기 도핑장치(194)는 전술한 도 4d 공정을 수행하기 위한 장치로 사용될 수 있다. 즉, 도핑단계를 실행하기 전에, 상기 도핑장치(194)는 상기 임시층(T)이 형성된 반도체 기판(110a)을 수용하고, 이후 상기 도핑장치(194) 내부의 온도를 도핑온도보다 낮은 150℃ 이상까지 상승시켜 상기 제1 부산물층(114) 및 상기 임시층(T)을 기화시켜 제1 부산물층(114)과 임시층(T)을 동시에 제거한다.
상기 제2 부산물층 제거장치(195)는 전술한 도 4f 공정을 수행하기 위한 장비로서, 당업계에 공지된 습식 식각 장비를 이용할 수 있다.
상기 반사방지층 형성장치(196)는 전술한 도 4g 공정을 수행하기 위한 장치로서, 당업계에 공지된 PECVD(plasma enhanced chemical vapor deposition) 장비를 이용할 수 있다.
상기 금속전극 코팅장치(197)는 전술한 도 4h 공정을 수행하기 위한 장치로서, 스크린 인쇄장비 등과 같은 당업계에 공지된 다양한 인쇄 장비를 이용할 수 있다.
상기 열처리장치는 전술한 도 4i 공정을 수행하기 위한 장치로서, 당업계에 공지된 다양한 열처리 장비를 이용할 수 있다.
전술한 바와 같이, 본 발명은 습식 식각 공정 없이 제1 부산물층(114)을 제거할 수 있다. 이로 인해, 본 발명은 제1 습식 식각장치(즉, 제1 부산물층(114)을 제거하기 위한 습식 식각장치)가 불필요하므로 태양전지의 제조에 소요되는 설비비용을 감소시킬 수 있고, 동시에 2 개의 습식 식각 장치를 필요로하는 종래기술에 비해 습식 식각 공정에서 배출되는 폐수의 양을 현저하게 감소시킬 수 있다.
또한, 본 발명은 제1 부산물층(114)을 포함하는 임시층(T)을 형성하여 반도체 기판(110a)에 대한 제1 부산물층(114)의 결합력을 약화시킨 후 제1 부산물층(114)을 제거하므로, 제1 부산물층(114)을 용이하고 완전하게 제거할 수 있다. 이로 인해, 본 발명은 태양전지의 효율이 제1 부산물층(114)로 인해 저하되는 것을 방지할 수 있다.
도 6은 본 발명의 제1 실시예의 변형 실시예에 따른 태양전지의 제조시스템을 나타내는 개략적인 블록선도이고, 도 7은 본 발명의 제1 실시예의 또 다른 변형 실시예에 따른 태양전지의 제조시스템을 나타내는 개략적인 블록선도이고, 도 8은 본 발명의 제1 실시예의 또 다른 변형 실시예에 따른 태양전지의 제조시스템을 나타내는 개략적인 블록선도이다.
도 6 내지 도 8에 도시된 바와 같이, 본 발명의 제1 실시예에 따른 태양전지의 제조시스템은 임시층(T)을 형성하기 위한 별도의 장치인 보조 장치(192) 및 임시층(T)과 제1 부산물층(114)을 제거하기 위한 별도의 장치인 고온 챔버(193) 중 적어도 하나 이상의 장치를 더 구비할 수 있다.
여기서, 상기 보조 장치(192)는 임시층(T)을 형성하기 위한 가스가 투입되는 가스 투입구와, 잔류 가스를 배출하는 가스 배출구와, 내부에 플라즈마를 인가하는 플라즈마 인가부를 포함하고, 상기 고온 챔버(193)는 임시층(T)과 제1 부산물층(114)이 기화된 가스가 배출되는 가스 배출구와, 상기 고온 챔버(193)의 내부 온도를 조절하는 온도조절부(즉, 히터)를 포함하여 구성된다.
구체적으로, 도 6에 도시된 바와 같이, 본 발명에 따른 태양전지의 제조시스템은 제조공정 순으로, 텍스쳐링 장치(191), 보조 장치(192), 도핑(doping)장치, 제2 부산물층 제거장치(195), 반사방지층 형성장치(196), 금속전극 코팅장치(197), 및 열처리(firing) 장치(198)를 포함하여 이루어질 수 있다.
또한, 도 7에 도시된 바와 같이, 본 발명에 따른 태양전지의 제조시스템은 제조공정 순으로, 텍스쳐링 장치(191), 고온 챔버(193), 도핑(doping)장치, 제2 부산물층 제거장치(195), 반사방지층 형성장치(196), 금속전극 코팅장치(197), 및 열처리(firing) 장치(198)를 포함하여 이루어질 수 있다.
게다가, 도 8에 도시된 바와 같이, 본 발명에 따른 태양전지의 제조시스템은 제조공정 순으로, 텍스쳐링 장치(191), 보조 장치(192), 고온 챔버(193), 도핑(doping)장치, 제2 부산물층 제거장치(195), 반사방지층 형성장치(196), 금속전극 코팅장치(197), 및 열처리(firing) 장치(198)를 포함하여 이루어질 수 있다.
도 9a 내지 도 9g는 본 발명의 제2 실시예에 따른 태양전지의 제조방법을 나타내는 공정단면도이다.
우선, 도 9a에 도시된 바와 같이, 반도체 기판(110a)을 준비한다.
상기 반도체 기판(110a)을 준비하는 과정은, 실리콘 잉곳(ingot)을 다이이몬드 타입 쏘잉머신(diamond type sawing machine) 또는 슬러리 타입 쏘잉머신(slurry type sawing machine)을 사용하여 웨이퍼 형상의 반도체 기판(110a)으로 형성한 후, 상기 웨이퍼 쏘잉머신으로 인해 상기 반도체 기판(110a)의 표면에 형성된 쏘잉 데미지(sawing damage)를 제거하도록 실행된다. 이때, 상기 쏘잉 데미지를 제거하는 과정(sawing damage removal)은 습식 식각 공정으로 실행될 수 있다.
상기 반도체 기판(110a)은 실리콘 기판, 예로서 P형 실리콘 기판을 이용할 수 있다.
상기 실리콘 기판으로는 단결정실리콘 또는 다결정실리콘을 이용할 수 있는데, 단결정실리콘은 순도가 높고 결정결함밀도가 낮기 때문에 태양전지의 효율이 높으나 가격이 너무 높아 경제성이 떨어지는 단점이 있고, 다결정실리콘은 상대적으로 효율은 떨어지지만 저가의 재료와 공정을 이용하기 때문에 생산비가 적게 들어 대량생산에 적합하다.
이후, 도 9b에 도시된 바와 같이, 텍스쳐링 장치(191)에서 상기 반도체 기판(110a)의 일면을 식각하여 상기 반도체 기판(110a)의 일면에 요철구조를 형성한다. 즉, 상기 반도체 기판(110a)의 일면을 텍스쳐링 가공한다.
상기 텍스쳐링 단계는 건식 식각 공정으로 실행된다.
특히, 바람직하게는, 상기 텍스쳐링 단계는 반응성 이온 에칭법(Reactive Ion Etching:RIE)을 이용할 수 있다.
상기 반응성 이온 에칭법을 이용할 경우에는 Cl2, SF6, NF3, HBr, 또는 이들의 2 이상의 혼합물을 주 가스로 이용하고, Ar, O2, N2, He, 또는 이들의 2 이상의 혼합물을 첨가 가스로 이용할 수 있다.
이와 같이, 반응성 이온 에칭법을 이용하여 반도체 기판(110a)의 일면을 식각하게 되면, 고압의 플라즈마로 인해서 상기 반도체 기판(110a)의 일면에는 제1 부산물층(114)이 잔존할 수 있고, 상기 제1 부산물층은 상기 반도체 기판의 일면에 형성되는 데미지층, 및/또는 요철구조의 피크(peak)에 형성되는 SiOx와 같은 반응물 또는 Si-O-F-S 계열의 물질로 구성된 반응물을 포함한다. 설명의 명확성을 위하여, 본 실시예에 따른 태양전지의 제조방법에서는, 제1 부산물층이 요철구조의 피크(peak)에 형성되는 SiOx와 같은 반응물 또는 Si-O-F-S 계열의 물질로 구성된 반응물을 포함하며, 이하에서 본 실시예에 관한 설명은 상기 반응물을 제거하는 과정을 기준으로 기술되어 있다.
이때, 상기 제1 부산물층(114)은 Si 계열의 물질로 구성되고 상기 반도체 기판(110a) 또한 Si로 구성되므로, 상기 제1 부산물층(114)은 상기 반도체 기판(110a)에 대해 강한 결합력으로 형성되어 있다.
상기 제1 부산물층(114)을 제거하기 위하여, 본 발명에서는 상기 제1 부산물층(114)을 둘러싸도록 상기 반도체 기판(110a)의 일면의 상부에 임시층(T)을 형성한 후, 상기 제1 부산물층(114)과 상기 임시층(T)을 동시에 제거하며, 이는 후술하는 바와 같이 도핑단계에서 실행된다.
이후, 도 9c에 도시된 바와 같이, 상기 반도체 기판(110a)의 일면에 도펀트(dopant)를 도핑하여 제1 반도체층(110) 및 상기 제1 반도체층(110)의 상부에 위치되며 상기 제1 반도체층(110)과 상이한 극성을 가지는 제2 반도체층(120)으로 이루어진 PN접합층을 형성한다. 즉, 상기 반도체 기판(110a)의 일면에 도펀트를 도핑하면, 도펀트에 의해 도핑되지 않은 제1 반도체층(110) 및 도펀트에 의해 도핑된 제2 반도체층(120)이 차례로 형성되어 PN접합을 이루게 된다.
예로서, 상기 반도체 기판(110a)이 P형 반도체층으로 이루어진 경우에는 N형 도펀트를 도핑함으로써, P형 반도체층으로 이루어진 제1 반도체층(110) 및 상기 제1 반도체층(110)의 일면에 N형 반도체층으로 이루어진 제2 반도체층(120)을 형성할 수 있다.
도핑단계에 대해 보다 구체적으로 설명하면, 상기 도핑단계는 고온확산법 또는 플라즈마 이온도핑법을 이용하여 수행할 수 있다.
상기 고온확산법을 이용하여 N형 도펀트를 도핑하는 공정은, 상기 반도체 기판(110a)를 대략 800℃이상의 고온의 확산로에 안치시킨 상태에서 POCl3 또는 PH3 등과 같은 N형 도펀트 가스를 공급하여 N형 도펀트를 상기 반도체 기판(110a)의 표면으로 확산시키는 공정으로 이루어질 수 있다.
상기 플라즈마 이온도핑법을 이용하여 N형 도펀트를 도핑하는 공정은, 상기 반도체 기판(110a)을 플라즈마 발생장치에 안치시킨 상태에서 POCl3 또는 PH3 등과 같은 N형 도펀트 가스를 공급하면서 플라즈마를 발생시키는 공정으로 이루어질 수 있다. 이와 같이 플라즈마를 발생시키면 플라즈마 내부의 인(P) 이온이 RF전기장에 의해 가속되어 상기 반도체 기판(110a)의 일면으로 입사하여 이온 도핑된다.
상기 플라즈마 이온도핑 공정 후에는 적절한 온도로 가열하는 어닐링 공정을 수행하는 것이 바람직하다. 그 이유는 상기 어닐링 공정을 수행하지 않을 경우에는 도핑된 이온이 단순한 불순물로 작용할 수 있지만, 상기 어닐링 공정을 수행하게 되면 도핑된 이온이 Si와 결합하여 활성화되기 때문이다.
상기 도핑단계는 제1 반도체층(110)과 제2 반도체층(120)으로 구성된 PN 접합구조를 형성함과 동시에, 고온에서 실행되는 N형 도펀트를 도핑하는 공정을 이용하여 상기 제2 반도체층(120) 상에 PSG(Phosphor-Silicate Glass)와 같은 제2 부산물층(122)이 상기 제1 부산물층(114)의 상부 및 제2 반도체층(120)의 상부에 소정 두께만큼 형성되도록 실행된다. 즉, 상기 도핑단계는 상기 제2 부산물층(122)이 상기 제1 부산물층(114)층 및 상기 반도체 기판(110a)의 상면을 둘러싸도록 실행된다.
바꿔 말하면, 본 실시예에서는 상기 제2 부산물층(122)이 제1 부산물층(114)과 함께 제거되는 임시층(T)이 된다.
바람직하게는, 상기 도핑단계는 상기 제2 부산물층(122)이 상기 제1 부산물층(114)을 포함할 수 있도록 충분히 성장될 때까지 실행될 수 있다.
이렇게 PSG와 같은 제2 부산물층(122)이 제1 부산물층(114)을 포함하도록 또는 둘러싸도록 도핑단계를 실행하여, 제1 부산물층(114) 및/또는 반도체 기판(110a)의 Si 성분을 상기 제2 부산물층(122)의 Si 성분으로 흡수 또는 확산시킬 수 있다. 이로 인해, 제1 부산물층(114)은 자신의 Si 성분을 제2 부산물층(122)으로 확산시키므로 제1 부산물층(114)의 Si 성분 농도가 감소되어 제1 부산물층(114)의 반도체 기판(110a)에 대한 결합력이 상당히 감소된다. 즉, 제2 부산물층(122)의 형성으로 인해, 제1 부산물층(114)의 박리를 용이하게 할 수 있다.
이후, 도 9d에 도시된 바와 같이, 상기 제1 부산물층(114) 및 상기 제1 부산물층(114)의 상부에 형성된 제2 부산물층(122)을 함께 제거한다.
상기 제2 부산물층(122) 제거단계는 식각액을 이용한 제2 습식 식각장치를 사용하여 습식 식각 공정으로 이루어진다.
이렇게, 제1 부산물층(114)을 제거하기 위한 별도의 습식 식각 공정 및 습식 식각장치 없이, 제2 습식 식각장치를 이용하여 제1 부산물층(114)을 용이하고 확실하게 제거할 수 있다. 그 결과, 본 발명은 제1 습식 식각 장치가 불필요하므로 태양전지의 제조에 소요되는 설비비용을 감소시킬 수 있고, 동시에 2 개의 습식 식각 장치를 필요로 하는 종래기술에 비해 습식 식각 공정에서 배출되는 폐수의 양을 현저하게 감소시킬 수 있다.
이후, 도 9e에 도시된 바와 같이, 상기 제2 반도체층(120) 상에 반사방지층(130)을 형성한다.
상기 제2 반도체층(120)의 상면이 요철구조로 형성됨에 따라 상기 반사방지층(130)도 요철구조로 형성된다.
상기 반사방지층(130)은 플라즈마 CVD법을 이용하여 실리콘질화물 또는 실리콘산화물로 형성할 수 있다.
이후, 도 9f에 도시된 바와 같이, 상기 반사방지층(130) 상에 제1 전극(140) 물질을 코팅하고, 상기 제1 반도체층(110) 상에 제2 전극(160) 물질을 코팅한다. 보다 구체적으로는, 상기 제2 반도체층(120)이 형성되지 않은 상기 반사방지층(130)의 상면에 제1 전극(140) 물질을 코팅하고, 상기 제2 반도체층(120)이 형성되지 않은 상기 제1 반도체층(110)의 하면에 제2 전극(160) 물질을 코팅한다.
상기 제1 전극(140) 물질 및 제2 전극(160) 물질의 코팅 공정은 Ag, Al, Mg, Mn, Sb, Zn, Mo, Ni, Cu, 이들의 2 이상의 혼합물, 또는 이들의 2 이상의 합금 페이스트(paste)를 이용한 인쇄 공정으로 이루어질 수 있다.
상기 제1 전극(140) 물질은 태양광이 입사되는 면에 형성되므로, 상기 반사방지층(130)의 전면에 형성하지 않고 소정 패턴으로 형성하게 된다.
상기 제2 전극(160) 물질은 태양광이 입사되는 면의 반대면에 형성되므로, 상기 제1 반도체층(110)의 전면에 형성할 수 있다. 다만, 경우에 따라서, 반사되는 태양광이 태양전지 내부로 입사될 수 있도록 하기 위해서, 상기 제2 전극(160) 물질을 소정 패턴으로 형성할 수도 있다.
한편, 도시하지는 않았지만, 상기 도 9f 공정을 수행하기 이전에, 상기 반사방지층(130)과 상기 제2 반도체층(120)의 에지(edge) 영역을 분리하는 에지 분리(edge isolation) 공정을 수행할 수 있다.
이후, 도 9g에 도시된 바와 같이, 고온에서 열처리(firing)를 수행하여, 본 발명의 일 실시예에 따른 태양전지의 제조를 완성한다.
고온에서 열처리를 수행하게 되면, 상기 제1 전극 물질(140a)이 상기 반사방지층(130)을 뚫고 상기 제2 반도체층(120)까지 침투함으로써, 상기 제2 반도체층(120)과 접촉하는 제1 전극(140)이 형성될 수 있다.
또한, 고온에서 열처리를 수행하게 되면, 상기 제2 전극 물질(160a)이 상기 제1 반도체층(110)의 하면으로 침투함으로써 상기 제1 반도체층(110)의 도펀트 농도보다 높은 도펀트 농도를 가지는 제3 반도체층(150)이 상기 제1 반도체층(110)의 하면에 형성되고, 상기 제3 반도체층(150)의 하면에 제2 전극(160)이 형성된다. 예를 들어, 상기 제1 반도체층(110)이 P형 반도체로 이루어진 경우, 상기 제3 반도체층(150)은 P+형 반도체층으로 이루어지게 된다.
전술한 바에 따르면, 본 발명은 건식 텍스쳐링 후 습식 식각 공정 없이 제1 부산물층(114)을 제거할 수 있다. 이로 인해, 본 발명은 제1 습식 식각 장치가 불필요하므로 태양전지의 제조에 소요되는 설비비용을 감소시킬 수 있고, 동시에 2 개의 습식 식각 장치를 필요로 하는 종래기술에 비해 습식 식각 공정에서 배출되는 폐수의 양을 현저하게 감소시킬 수 있다.
또한, 본 발명은 제1 부산물층(114)을 포함하는 임시층(T)을 형성하여 반도체 기판(110a)에 대한 제1 부산물층(114)의 결합력을 약화시킨 후 제1 부산물층(114)을 제거하므로, 제1 부산물층(114)을 용이하고 완전하게 제거할 수 있다. 이로 인해, 본 발명은 태양전지의 효율이 제1 부산물층(114)로 인해 저하되는 것을 방지할 수 있다.
이와 같은 본 발명의 제2 실시예에 따른 태양전지의 제조방법을 구현하기 위한 제조시스템을 설명하면 다음과 같다.
도 10은 본 발명의 제2 실시예에 따른 태양전지의 제조시스템을 나타내는 개략적인 블록선도이다.
도 10에 도시된 바와 같이, 본 발명의 제2 실시예에 따른 태양전지의 제조 시스템은, 텍스쳐링 장치(191), 도핑(doping)장치, 제2 부산물층 제거장치(195), 반사방지층 형성장치(196), 금속전극 코팅장치(197), 및 열처리(firing) 장치(198)를 포함하여 이루어진다.
상기 텍스쳐링 장치(191)는 바람직하게는 반응성 이온 에칭(Reactive Ion Etching:RIE) 장치일 수 있다. 이때, 상기 반응성 이온 에칭(Reactive Ion Etching:RIE) 장치는 전술한 도 9b 공정(즉, 텍스쳐링 단계)을 수행하기 위한 장치이다.
상기 반응성 이온 에칭 장치는 플라즈마 분위기에서 반응가스를 이용하여 식각을 수행할 수 있는 당업계에 공지된 장비를 이용할 수 있다.
상기 도핑(doping) 장치는 전술한 도 9c 공정을 수행하기 위한 장치로서, 플라즈마 분위기에서 도펀트 가스를 공급하여 도핑할 수 있는 당업계에 공지된 장비를 이용할 수도 있고 고온의 확산로에 도펀트 가스를 공급하여 도핑할 수 있는 당업계에 공지된 장비를 이용할 수도 있다.
상기 제2 부산물층 제거장치(195)는 전술한 도 9d 공정을 수행하기 위한 장치로서, 당업계에 공지된 습식 식각 장비를 이용할 수 있다. 상기 제2 부산물층 제거장치(195)는 전술한 바와 같이 제1 부산물층(114) 및 상기 제1 부산물층(114)의 상부에 형성된 임시층(T)인 제2 부산물층(122)을 함께 제거하는 장치이다.
상기 반사방지층 형성장치(196)는 전술한 도 9e 공정을 수행하기 위한 장치로서, 당업계에 공지된 PECVD(plasma enhanced chemical vapor deposition) 장비를 이용할 수 있다.
상기 금속전극 코팅장치(197)는 전술한 도 9f 공정을 수행하기 위한 장치로서, 스크린 인쇄장비 등과 같은 당업계에 공지된 다양한 인쇄 장비를 이용할 수 있다.
상기 열처리장치(198)는 전술한 도 9g 공정을 수행하기 위한 장치로서, 당업계에 공지된 다양한 열처리 장비를 이용할 수 있다.
전술한 바와 같이, 본 발명은 건식 텍스쳐링 후 습식 식각 공정 없이 제1 부산물층(114)을 제거할 수 있다. 이로 인해, 본 발명은 제1 습식 식각장치(즉, 제1 부산물층(114)을 제거하기 위한 습식 식각장치)가 불필요하므로 태양전지의 제조에 소요되는 설비비용을 감소시킬 수 있고, 동시에 2 개의 습식 식각 장치를 필요로 하는 종래기술에 비해 습식 식각 공정에서 배출되는 폐수의 양을 현저하게 감소시킬 수 있다.
또한, 본 발명은 제1 부산물층(114)을 포함하는 임시층(T)을 형성하여 반도체 기판(110a)에 대한 제1 부산물층(114)의 결합력을 약화시킨 후 제1 부산물층(114)을 제거하므로, 제1 부산물층(114)을 용이하고 완전하게 제거할 수 있다. 이로 인해, 본 발명은 태양전지의 효율이 제1 부산물층(114)로 인해 저하되는 것을 방지할 수 있다.
도면에 도시되진 않았지만 본 발명의 변형 실시예로서, 본 발명은 2번의 임시층을 형성하도록 구성될 수 있다. 즉, 본 변형 실시에에 따른 태양전지의 제조방법은, 제1 실시예에 따른 태양전지의 제조방법에 포함되는 임시층 형성단계와 제2 실시예에 따른 태양전지의 제조방법에 포함되는 도핑단계(즉, 임시층인 제2 부산물층을 형성하는 과정)을 모두 포함하도록 구성될 수 있다.
구체적으로, 1차적으로 제1 실시예에 따른 태양전지의 제조방법에 포함되는 임시층 형성단계 및 제1 부산물층과 임시층을 동시에 제거하는 과정을 실행한 후, 잔존하는 제1 부산물층에 대해 제2 실시예에 따른 태양전지의 제조방법에 포함되는 제1 부산물층의 상부에 제2 부산물층을 형성하는 과정 및 제2 부산물층 제거단계를 실행한다.
이렇게, 2번의 임시층과 2번의 임시층 및 제1 부산물층 제거 과정을 포함함으로써, 제1 부산물층을 보다 더 확실하게 제거할 수 있다. 물론, 이 경우에도 종래기술에 따른 제1 습식 식각장치가 불필요하므로, 종래기술에 비해 설비비용을 절감할 수 있을 뿐만 아니라, 습식식각장치의 사용으로 인해 발생하는 폐수를 현저하게 감소시킬 수 있다.
도 11a 내지 도 11g는 본 발명의 일 실시예에 따른 태양전지의 제조공정을 보여주는 공정단면도이다.
우선, 도 11a에서 알 수 있듯이, 반도체 기판(110a)을 준비한다.
상기 반도체 기판(110a)은 실리콘 기판, 예로서 P형 실리콘 기판을 이용할 수 있다.
상기 실리콘 기판으로는 단결정실리콘 또는 다결정실리콘을 이용할 수 있는데, 단결정실리콘은 순도가 높고 결정결함밀도가 낮기 때문에 태양전지의 효율이 높으나 가격이 너무 높아 경제성이 떨어지는 단점이 있고, 다결정실리콘은 상대적으로 효율은 떨어지지만 저가의 재료와 공정을 이용하기 때문에 생산비가 적게 들어 대량생산에 적합하다.
다음, 도 11b에서 알 수 있듯이, 상기 반도체 기판(110a)의 일면을 식각하여 상기 반도체 기판(110a)의 일면에 요철구조를 형성한다. 도시하지는 않았지만, 상기 반도체 기판(110a)의 타면도 함께 식각하여 상기 반도체 기판(110a)의 일면 및 타면 모두에 요철구조를 형성하는 것도 가능하다.
상기 반도체 기판(110a)의 일면을 식각하는 공정은 반응성 이온 에칭법(Reactive Ion Etching:RIE)을 이용한다.
상기 반응성 이온 에칭법은 Cl2, SF6, NF3, HBr, 또는 이들의 2 이상의 혼합물을 주 가스로 이용하고, Ar, O2, N2, He, 또는 이들의 2 이상의 혼합물을 첨가 가스로 이용하여 수행할 수 있다. 특히, 상기 반응성 이온 에칭법은 SF6, O2, 및 Cl2의 혼합가스를 이용하여 수행할 수 있다.
상기 반응성 이온 에칭법을 이용할 경우, RF 파워는 15 ~ 30 kw 범위가 바람직하고, 챔버 내 압력은 0.15 ~ 0.5 torr 범위가 바람직하다.
상기 RF 파워가 15 kw 미만일 경우에는 반도체 기판(110a)의 일면에 대한 식각이 이루어지지 않을 수 있고, 상기 RF 파워가 30 kw를 초과할 경우에는 반도체 기판(110a)의 일면에 대한 과도한 식각으로 원하는 요철구조가 형성되지 않을 수 있다.
상기 챔버 내 압력이 0.15 torr 미만일 경우에는 플라즈마 상태가 불안정하게 되는 문제가 있고, 상기 챔버 내 압력이 0.5 torr를 초과할 경우에는 식각 속도가 느려지는 문제가 있다.
또한, 상기 SF6, O2, 및 Cl2의 혼합가스를 이용하여 반응성 이온 에칭법을 수행할 경우, 가스의 조성비(sccm)는 SF6 : O2 : Cl2 = (0.5 ~ 1.5) : 1 : (0.5 ~ 1)의 범위가 바람직하다.
상기 SF6는 반도체 기판(110a)의 일면에 대한 식각을 수행하는 주 식각 가스로 기능한다. 상기 SF6의 함량이 상기 범위 미만일 경우에는 반도체 기판(110a)의 일면에 대한 식각이 원활히 이루어지지 않을 수 있고, 상기 SF6 의 함량이 상기 범위를 초과할 경우에는 원하는 요철구조를 얻지 못할 수 있다.
상기 O2는 식각 공정시 식각을 방해하는 마스크(mask)로 기능하여 반도체 기판(110a)의 일면에 대한 선택적인 식각이 이루어지게 한다. 상기 O2의 함량이 상기 범위를 벗어날 경우에는 원하는 요철구조를 얻지 못할 수 있다.
상기 Cl2는 반도체 기판(110a)의 일면에 대한 식각을 보조하는 기능을 하는 것으로서, 상기 Cl2의 함량이 상기 범위 미만일 경우에는 식각 진행이 느려져 너무 날카로운 형상의 요철구조가 생길 수 있고, 상기 Cl2의 함량이 상기 범위를 초과할 경우에는 과도한 식각으로 인해 요철구조를 얻지 못할 수도 있다.
이상과 같은 반응 조건 하에서 반응성 이온 에칭법을 이용하여 상기 반도체 기판(110a)의 일면을 식각하게 되면 상기 반도체 기판(110a)의 일면에 요철구조가 형성되는데, 상기 요철구조는 그 피크(peak)가 뾰족한 형태로 형성되며, 또한 상기 요철구조의 폭은 대략 110 내지 150 nm 범위가 될 수 있다. 또한, 상기 요철구조의 높이는 상기 요철구조의 폭의 0.8 내지 1.2 배의 값 범위가 될 수 있다.
이와 같이, 반응성 이온 에칭법을 이용하여 반도체 기판(110a)의 일면을 식각하게 되면, 고압의 플라즈마로 인해서 상기 반도체 기판(110a)의 일면에는 제1 부산물층(114)이 잔존할 수 있고, 상기 제1 부산물층(114)은 상기 반도체 기판의 일면에 형성되는 데미지층(114b), 및/또는 O2와 Si가 반응하여 요철구조의 피크(peak)에 형성되는 SiOx와 같은 반응물(114a) 또는 Si-O-F-S 계열의 물질로 구성된 반응물(114a)을 포함한다. 설명의 명확성을 위하여, 본 실시예에 따른 태양전지의 제조방법에서는, 제1 부산물층이 요철구조의 피크(peak)에 형성되는 SiOx와 같은 반응물(114a) 또는 Si-O-F-S 계열의 물질로 구성된 반응물(114a) 및 데미지층(114b)을 포함하며, 이하에서 본 실시예에 관한 설명은 상기 반응물 및 상기 데미지층을 제거하는 과정을 기준으로 기술되어 있다.
다음, 도 11c에서 알 수 있듯이, 상기 반도체 기판(110a)의 일면에 생성된 데미지층(114b) 및 반응물(114a)을 포함하는 제1 부산물층(114)을 제거한다. 즉, 상기 반도체 기판(110a)의 일면에 생성된 데미지층(114b) 및 반응물(114a)을 동시에 제거한다.
상기 반도체 기판(110a)의 일면에 생성된 제1 부산물층 제거단계(즉, 데미지층(114b) 및 반응물(114a)을 동시에 제거하는 공정)는 전술한 도 11b 공정과 마찬가지로 반응성 이온 에칭법(RIE)을 이용한다.
이때, 반응성 이온 에칭법은 SF6 및 Cl2의 혼합가스를 이용하여 수행할 수 있다.
이 경우, RF 파워는 7 ~ 15 kw 범위가 바람직하고, 챔버 내 압력은 0.2 ~ 0.5 torr 범위가 바람직하다.
상기 RF 파워가 7 kw 미만일 경우에는 상기 데미지층(114b) 및 반응물(114a)에 대한 식각이 이루어지지 않을 수 있고, 상기 RF 파워가 15 kw를 초과할 경우에는 반도체 기판(110a)의 일면에 대한 과도한 식각이 이루어질 수 있다.
상기 챔버 내 압력이 0.2 torr 미만일 경우에는 플라즈마 상태가 불안정하게 되는 문제가 있고, 상기 챔버 내 압력이 0.5 torr를 초과할 경우에는 식각 속도가 느려지는 문제가 있다.
또한, 상기 SF6 및 Cl2의 혼합가스를 이용하여 반응성 이온 에칭법을 수행할 경우, 가스의 조성비(sccm)는 SF6 : Cl2 = 3 : (1 ~ 3)의 범위가 바람직하다.
상기 SF6의 함량이 상기 범위 미만일 경우에는 상기 데미지층(114b) 및 반응물(114a)에 대한 식각이 원활히 이루어지지 않을 수 있고, 상기 SF6의 함량이 상기 범위를 초과할 경우에는 형성된 요철구조가 심하게 변형될 수 있다.
상기 Cl2의 함량이 상기 범위 미만일 경우에는 식각 진행이 느려지고, 상기 Cl2의 함량이 상기 범위를 초과할 경우에는 과도한 식각으로 인해 원하는 요철구조를 얻지 못할 수 있다.
이와 같은 도 11c 공정은 전술한 도 11b 공정과 동일한 장비 내에서 공정 가스 등의 공정 조건만을 변경하면서 연속 공정을 수행할 수 있으며, 그에 따라, 실질적으로 공정 추가나 공정 장비 추가가 발생하지 않게 된다.
이상과 같은 반응 조건 하에서 반응성 이온 에칭법을 이용하여 상기 데미지층(114b) 및 반응물(114a)을 동시에 제거하게 되면, 전술한 도 11b 공정에서 생성된 요철구조에 변화가 발생한다.
즉, 요철구조의 피크(peak)가 라운드(rounded) 형태의 단면을 갖도록 변형된다. 최종적으로 얻어진 요철구조의 폭(L)은 대략 110 내지 150 nm 범위가 될 수 있고, 상기 요철구조의 높이(H)는 대략 50 내지 140 nm 범위가 될 수 있다.
다음, 도 11d에서 알 수 있듯이, 상기 반도체 기판(110a)의 일면에 도펀트를 도핑하여 제1 반도체층(110) 및 제2 반도체층(120)으로 이루어진 PN접합층을 형성한다. 즉, 상기 반도체 기판(110a)의 일면에 도펀트를 도핑하면, 도펀트에 의해 도핑되지 않은 제1 반도체층(110) 및 도펀트에 의해 도핑된 제2 반도체층(120)이 차례로 형성되어 PN접합을 이루게 된다.
예로서, 상기 반도체 기판(110a)이 P형 반도체층으로 이루어진 경우에는 N형 도펀트를 도핑함으로써, P형 반도체층으로 이루어진 제1 반도체층(110) 및 상기 제1 반도체층(110)의 일면에 N형 반도체층으로 이루어진 제2 반도체층(120)을 형성할 수 있다.
상기 제2 반도체층(120)의 일면, 구체적으로, 상기 제2 반도체층(120)의 상면은 전술한 바와 같은 요철구조를 구비하게 되며, 상기 제1 반도체층(110)의 일면, 구체적으로, 상기 제1 반도체층(110)의 상면도 유사한 요철구조를 구비하게 된다. 다만, 상기 제1 반도체층(110)의 상면은 도핑되는 도펀트의 확산 정도에 따라 상기 제2 반도체층(120)에 구비된 요철구조와는 상이한 요철구조가 형성될 수 있다.
상기 도펀트를 도핑하는 공정은 고온확산법 또는 플라즈마 이온도핑법을 이용하여 수행할 수 있다.
상기 고온확산법을 이용하여 N형 도펀트를 도핑하는 공정은, 상기 반도체 기판(110a)를 대략 800℃이상의 고온의 확산로에 안치시킨 상태에서 POCl3 또는 PH3 등과 같은 N형 도펀트 가스를 공급하여 N형 도펀트를 상기 반도체 기판(110a)의 표면으로 확산시키는 공정으로 이루어질 수 있다.
상기 플라즈마 이온도핑법을 이용하여 N형 도펀트를 도핑하는 공정은, 상기 반도체 기판(110a)을 플라즈마 발생장치에 안치시킨 상태에서 POCl3 또는 PH3 등과 같은 N형 도펀트 가스를 공급하면서 플라즈마를 발생시키는 공정으로 이루어질 수 있다. 이와 같이 플라즈마를 발생시키면 플라즈마 내부의 인(P) 이온이 RF전기장에 의해 가속되어 상기 반도체 기판(110a)의 일면으로 입사하여 이온 도핑된다.
상기 플라즈마 이온도핑 공정 후에는 적절한 온도로 가열하는 어닐링 공정을 수행하는 것이 바람직하다. 그 이유는 상기 어닐링 공정을 수행하지 않을 경우에는 도핑된 이온이 단순한 불순물로 작용할 수 있지만, 상기 어닐링 공정을 수행하게 되면 도핑된 이온이 Si와 결합하여 활성화되기 때문이다.
한편, 상기 N형 도펀트를 도핑하는 공정은 고온에서 수행되는데, 이와 같은 도핑 공정시 상기 제2 반도체층(120) 상에 PSG(Phosphor-Silicate Glass)와 같은 제2 부산물층이 형성될 수 있고, 따라서, 상기 제2 부산물층을 제거하기 위해서 습식 식각공정과 같은 식각 공정을 추가로 수행할 수 있다.
다음, 도 11e에서 알 수 있듯이, 상기 제2 반도체층(120) 상에 반사방지층(130)을 형성한다.
상기 제2 반도체층(120)의 상면이 요철구조로 형성됨에 따라 상기 반사방지층(130)도 유사한 요철구조로 형성된다.
상기 반사방지층(130)은 플라즈마 CVD법을 이용하여 실리콘질화물 또는 실리콘산화물로 형성할 수 있다.
다음, 도 11f에서 알 수 있듯이, 상기 반사방지층(130) 상에 제1 전극 물질(140a)을 코팅하고, 상기 제1 반도체층(110) 상에 제2 전극 물질(160a)을 코팅한다. 보다 구체적으로는, 상기 제2 반도체층(120)과 접하지 않는 상기 반사방지층(130)의 상면에 제1 전극 물질(140a)을 코팅하고, 상기 제2 반도체층(120)과 접하지 않는 상기 제1 반도체층(110)의 하면에 제2 전극 물질(160a)을 코팅한다.
상기 제1 전극 물질(140a) 및 제2 전극 물질(160a)의 코팅 공정은 Ag, Al, Ti, Mo, Ni, Cu, 이들의 2 이상의 혼합물, 또는 이들의 2 이상의 합금 페이스트(paste)를 이용한 인쇄 공정으로 이루어질 수 있다.
상기 제1 전극 물질(140a)은 태양광이 입사되는 면에 형성되므로, 상기 반사방지층(130)의 전면(全面)에 형성하지 않고 소정 패턴으로 형성하게 된다.
상기 제2 전극 물질(160a)은 태양광이 입사되는 면의 반대면에 형성되므로, 상기 제1 반도체층(110)의 전면(全面)에 형성할 수 있다. 다만, 경우에 따라서, 반사되는 태양광이 태양전지 내부로 입사될 수 있도록 하기 위해서, 상기 제2 전극 물질(160a)을 소정 패턴으로 형성할 수도 있다.
다음, 도 11g에서 알 수 있듯이, 고온에서 열처리(firing)를 수행하여, 본 발명의 일 실시예에 따른 태양전지의 제조를 완성한다.
고온에서 열처리를 수행하게 되면, 상기 제1 전극 물질(140a)이 상기 반사방지층(130)을 뚫고 상기 제2 반도체층(120)까지 침투함으로써, 상기 제2 반도체층(120)과 접촉하는 제1 전극(140)이 형성될 수 있다.
또한, 고온에서 열처리를 수행하게 되면, 상기 제2 전극 물질(160a)이 상기 제1 반도체층(110)의 하면으로 침투함으로써 상기 제1 반도체층(110)의 도펀트 농도보다 높은 도펀트 농도를 가지는 제3 반도체층(150)이 상기 제1 반도체층(110)의 하면에 형성되고, 상기 제3 반도체층(150)의 하면에 제2 전극(160)이 형성된다. 예를 들어, 상기 제1 반도체층(110)이 P형 반도체로 이루어진 경우, 상기 제3 반도체층(150)은 P+형 반도체층으로 이루어지게 된다.
전술한 과제해결수단에 따르면, 본 발명은 건틱 텍스쳐링 후 습식 식각 공정 없이 제1 부산물층을 제거할 수 있다. 이로 인해, 본 발명은 제1 습식 식각 장비가 불필요하므로 태양전지의 제조에 소요되는 설비비용을 감소시킬 수 있고, 동시에 2 개의 습식 식각 장비를 필요로하는 종래기술에 비해 습식 식각 고정에서 배출되는 폐수의 양을 현저하게 감소시킬 수 있다.
또한, 본 발명은 기판의 일면을 식각하는 공정과 상기 기판의 일면에 형성된 데미지층 및 반응물을 제거하는 공정을 모두 반응성 이온 에칭법을 이용하여 수행할 수 있기 때문에, 종래와 같이 진공상태와 대기압상태 사이에서 기판을 이동할 필요가 없어 공정이 단순해질 수 있다.
또한, 본 발명은, 하나의 반응성 이온 에칭 장비를 이용하여 반도체 기판의 일면을 식각하는 공정과 상기 반도체 기판의 일면에 형성된 데미지층 및 반응물을 제거하는 공정을 연속 공정으로 수행할 수 있기 때문에, 종래에 비하여 요구되는 장비 수가 줄어들어 그만큼 비용이 절감되는 효과가 있다.
본 명세서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 당업자는 이하에서 서술하는 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경 실시할 수 있을 것이다. 그러므로 변형된 실시가 기본적으로 본 발명의 특허청구범위의 구성요소를 포함한다면 모두 본 발명의 기술적 범주에 포함된다고 보아야 한다.
본 발명은 다음과 같은 효과를 가지므로 산업상 이용가능성이 있다.
첫째, 본 발명은 건틱 텍스쳐링 후 습식 식각 공정 없이 제1 부산물층을 제거할 수 있다. 이로 인해, 본 발명은 제1 습식 식각 장비가 불필요하므로 태양전지의 제조에 소요되는 설비비용을 감소시킬 수 있고, 동시에 2 개의 습식 식각 장비를 필요로하는 종래기술에 비해 습식 식각 고정에서 배출되는 폐수의 양을 현저하게 감소시킬 수 있다.
둘째, 본 발명은 제1 부산물층을 포함하는 임시층을 형성하여 반도체 기판에 대한 제1 부산물층의 결합력을 약화시킨 후 제1 부산물층을 제거하므로, 제1 부산물층을 용이하고 완전하게 제거할 수 있다. 이로 인해, 본 발명은 태양전지의 효율이 제1 부산물층로 인해 저하되는 것을 방지할 수 있다.
셋째, 본 발명은 기판의 일면을 식각하는 공정과 상기 기판의 일면에 형성된 데미지층 및 반응물을 제거하는 공정을 모두 반응성 이온 에칭법을 이용하여 수행할 수 있기 때문에, 종래와 같이 진공상태와 대기압상태 사이에서 기판을 이동할 필요가 없어 공정이 단순해질 수 있다.
넷째, 본 발명은, 하나의 반응성 이온 에칭 장비를 이용하여 반도체 기판의 일면을 식각하는 공정과 상기 반도체 기판의 일면에 형성된 데미지층 및 반응물을 제거하는 공정을 연속 공정으로 수행할 수 있기 때문에, 종래에 비하여 요구되는 장비 수가 줄어들어 그만큼 비용이 절감되는 효과가 있다.

Claims (22)

  1. 텍스쳐링 장치에서, 반도체 기판의 일면을 식각하여 상기 기판의 일면에 요철구조를 형성하는 텍스쳐링 단계;
    상기 텍스쳐링 단계에서 상기 반도체 기판의 일면의 소정 영역에 형성된 제1 부산물층을 둘러싸도록 상기 반도체 기판의 일면의 상부에 임시층을 형성하는 임시층 형성단계; 및
    도핑장치에서 상기 반도체 기판의 일면에 소정의 도펀트를 도핑하여, 제1 반도체층 및 상기 제1 반도체층의 상부에 위치되며 상기 제1 반도체층과 상이한 극성을 가지는 제2 반도체층을 형성하는 도핑단계;를 포함하고,
    상기 제1 부산물층과 상기 임시층을 동시에 제거하는 것을 특징으로 하는 태양전지의 제조방법.
  2. 제1항에 있어서,
    상기 텍스쳐링 단계는 건식 식각 공정으로 실행되는 것을 특징으로 하는 태양전지의 제조방법.
  3. 제1항에 있어서,
    상기 임시층 형성단계는, 상기 텍스쳐링 단계가 완료된 후 상기 텍스쳐링 장치 내에서 연속적으로 실행되는 것을 특징으로 하는 태양전지의 제조방법.
  4. 제3항에 있어서,
    상기 임시층 형성단계는, 상기 텍스쳐링 단계 후 상기 텍스쳐링 장치 내에 상기 반도체 기판을 유지시키고 질소(N) 계열 가스, 수소(H) 계열 가스, 산소(O) 계열 가스, 불소(F) 계열 가스 및 이들의 혼합가스 중 적어도 하나 이상의 가스를 주입한 후 플라즈마를 인가하여 상기 텍스쳐링 장치 내부의 온도가 기설정된 제1 온도가 되도록 실행되는 것을 특징으로 하는 태양전지의 제조방법.
  5. 제4항에 있어서,
    상기 기설정된 제1 온도는 100℃ 이하인 것을 특징으로 하는 태양전지의 제조방법.
  6. 제1항에 있어서,
    상기 임시층 형성단계는, 상기 텍스쳐링 장비와 상기 도핑장치 사이에 구비된 보조 장치에서 실행되는 것을 특징으로 하는 태양전지의 제조방법.
  7. 제6항에 있어서,
    상기 임시층 형성단계는, 상기 보조 장치 내에 상기 반도체 기판을 수용시키고 질소(N) 계열 가스, 수소(H) 계열 가스, 산소(O) 계열 가스, 불소(F) 계열 가스 및 이들의 혼합가스 중 적어도 하나 이상의 가스를 주입한 후 플라즈마를 인가하여 상기 보조 장치 내부의 온도가 기설정된 제1 온도가 되도록 실행되는 것을 특징으로 하는 태양전지의 제조방법.
  8. 제7항에 있어서,
    상기 기설정된 제1 온도는 100℃ 이하인 것을 특징으로 하는 태양전지의 제조방법.
  9. 제1항에 있어서,
    상기 제1 부산물층과 상기 임시층을 동시에 제거하는 과정은, 상기 도핑장치에 상기 반도체 기판을 수용시킨 후 상기 도핑장치 내부의 온도를 도핑온도보다 낮은 기설정된 제2 온도까지 상승시켜 상기 제1 부산물층 및 상기 임시층을 기화시키도록 실행되는 것을 특징으로 하는 태양전지의 제조방법.
  10. 제9항에 있어서,
    상기 도핑단계는, 상기 제1 부산물층 및 상기 임시층을 기화시킨 후 상기 도핑장치 내에 잔존하는 가스들을 외부로 배출한 후에 실행되는 것을 특징으로 하는 태양전지의 제조방법.
  11. 제1항에 있어서,
    상기 제1 부산물층과 상기 임시층을 동시에 제거하는 과정은, 상기 텍스쳐링 장치와 상기 도핑 장치 사이에 위치되는 고온 챔버 내에 상기 반도체 기판을 수용시킨 후 상기 고온 챔버 내부의 온도를 기설정된 제2 온도까지 상승시켜 상기 제1 부산물층 및 상기 임시층을 기화시키도록 실행되는 것을 특징으로 하는 태양전지의 제조방법.
  12. 제9항 또는 제11항에 있어서,
    상기 기설정된 제2 온도는 150℃ 이상인 것을 특징으로 하는 태양전지의 제조방법.
  13. 반도체 기판의 일면을 식각하여 상기 기판의 일면에 요철구조를 형성하는 텍스쳐링 단계;
    상기 반도체 기판의 일면에 소정의 도펀트를 도핑하여, 제1 반도체층 및 상기 제1 반도체층의 상부에 위치되며 상기 제1 반도체층과 상이한 극성을 가지는 제2 반도체층을 형성하는 도핑단계; 및
    상기 도핑단계에서 상기 제2 반도체층의 상부에 형성된 제2 부산물층을 제거하는 제2 부산물층 제거단계;를 포함하고,
    상기 텍스쳐링 단계에서 상기 반도체 기판의 일면의 소정 영역에 형성된 제1 부산물층을 둘러싸도록 상기 반도체 기판의 일면의 상부에 임시층을 형성한 후, 상기 제1 부산물층과 상기 임시층을 동시에 제거하는 것을 특징으로 하는 태양전지의 제조방법.
  14. 제13항에 있어서,
    상기 임시층은 제2 부산물층인 것을 특징으로 하는 태양전지의 제조방법.
  15. 제14항에 있어서,
    상기 도핑단계는, 상기 제2 부산물층이 상기 제1 부산물층 및 상기 반도체 기판의 상면을 둘러싸도록 실행되는 것을 특징으로 하는 태양전지의 제조방법.
  16. 제14항에 있어서,
    상기 제1 부산물층과 상기 임시층은 상기 제2 부산물 제거단계에서 함께 제거되는 것을 특징으로 하는 태양전지의 제조방법.
  17. 제13항에 있어서,
    상기 제2 부산물층 제거단계는 습식 식각 공정으로 실행되는 것을 특징으로 하는 태양전지의 제조방법.
  18. 반응성 이온 에칭법을 이용하여 반도체 기판의 일면을 식각하여 상기 기판의 일면에 요철구조를 형성하는 텍스쳐링 단계; 및
    반응성 이온 에칭법을 이용하여 상기 반도체 기판의 일면에 생성된 데미지층 및 반응물을 동시에 제거하는 제1 부산물층 제거단계;를 포함하며,
    이때, 상기 제1 부산물층 제거단계는, 상기 요철구조의 피크(peak)를 라운드 형태로 형성하도록 실행되는 것을 특징으로 하는 태양전지의 제조방법.
  19. 제18항에 있어서,
    상기 라운드 형태로 형성된 요철구조는 그 폭(L)이 100 nm 내지 500 nm 범위이고, 그 높이(H)가 50 nm 내지 400 nm 범위인 것을 특징으로 하는 태양전지의 제조방법.
  20. 제18항에 있어서,
    상기 제1 부산물층 제거단계는, SF6 및 Cl2의 혼합가스를 이용하여 수행하고, 이때, 상기 SF6 및 Cl2의 혼합가스의 가스비(sccm)는 SF6 : Cl2 = 3 : (1~3)의 범위인 것을 특징으로 하는 태양전지의 제조방법.
  21. 제18항에 있어서,
    상기 제1 부산물층 제거단계는, RF 파워는 7 내지 15 Kw 범위이고, 챔버 내 압력은 0.2 내지 0.5 torr 범위에서 실행되는 것을 특징으로 하는 태양전지의 제조방법.
  22. 제18항에 있어서,
    상기 텍스쳐링 단계 및 상기 제1 부산물층 제거단계는, 동일한 반응성 이온 에칭 장비 내에서 연속 공정으로 실행되는 것을 특징으로 하는 태양전지의 제조방법.
PCT/KR2012/010888 2011-12-16 2012-12-14 태양전지의 제조방법 WO2013089473A1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201280062164.6A CN104126233B (zh) 2011-12-16 2012-12-14 用于制造太阳能电池的方法
US14/360,930 US9202965B2 (en) 2011-12-16 2012-12-14 Method for manufacturing solar cell

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020110135989A KR102049604B1 (ko) 2011-12-16 2011-12-16 태양전지 및 그 제조 방법
KR10-2011-0135989 2011-12-16
KR1020120128973A KR101915161B1 (ko) 2012-11-14 2012-11-14 태양전지의 제조방법
KR10-2012-0128973 2012-11-14

Publications (1)

Publication Number Publication Date
WO2013089473A1 true WO2013089473A1 (ko) 2013-06-20

Family

ID=48612837

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2012/010888 WO2013089473A1 (ko) 2011-12-16 2012-12-14 태양전지의 제조방법

Country Status (4)

Country Link
US (1) US9202965B2 (ko)
CN (1) CN104126233B (ko)
TW (1) TWI572052B (ko)
WO (1) WO2013089473A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150192702A1 (en) * 2012-11-16 2015-07-09 Nalux Co., Ltd. Mold, optical element and method for manufacturing the same

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101680036B1 (ko) * 2015-07-07 2016-12-12 엘지전자 주식회사 태양 전지 및 이의 제조 방법
US9704712B1 (en) * 2015-12-30 2017-07-11 Infineon Technologies Ag Method of making a semiconductor device formed by thermal annealing
KR20190068351A (ko) * 2017-12-08 2019-06-18 삼성에스디아이 주식회사 태양전지 셀
CN116885046B (zh) * 2023-09-07 2023-11-17 无锡松煜科技有限公司 一种单晶硅片制绒方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004281798A (ja) * 2003-03-17 2004-10-07 Kyocera Corp 太陽電池素子の形成方法
JP2007142471A (ja) * 2007-02-23 2007-06-07 Kyocera Corp 太陽電池の製造方法
KR20110003788A (ko) * 2009-07-06 2011-01-13 엘지전자 주식회사 태양 전지용 기판의 텍스처링 방법 및 태양 전지의 제조 방법
KR20110004133A (ko) * 2009-07-07 2011-01-13 주식회사 메르디안솔라앤디스플레이 솔라셀 및 이의 제조 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010105703A1 (en) 2009-03-17 2010-09-23 Interuniversitair Microelektronica Centrum Vzw (Imec) Method for plasma texturing
TWI453928B (zh) * 2009-06-10 2014-09-21 Solarbase Group Inc 太陽能模組及製造具有串聯半導體層堆疊之太陽能模組之方法
KR101225978B1 (ko) * 2009-06-25 2013-01-24 엘지전자 주식회사 태양전지 및 그 제조방법
NL2003390C2 (en) * 2009-08-25 2011-02-28 Stichting Energie Solar cell and method for manufacturing such a solar cell.
US8790957B2 (en) * 2010-03-04 2014-07-29 Sunpower Corporation Method of fabricating a back-contact solar cell and device thereof
CN101853897A (zh) * 2010-03-31 2010-10-06 晶澳(扬州)太阳能光伏工程有限公司 一种n型晶体硅局部铝背发射极太阳电池的制备方法
KR100990108B1 (ko) 2010-04-14 2010-10-29 엘지전자 주식회사 태양 전지 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004281798A (ja) * 2003-03-17 2004-10-07 Kyocera Corp 太陽電池素子の形成方法
JP2007142471A (ja) * 2007-02-23 2007-06-07 Kyocera Corp 太陽電池の製造方法
KR20110003788A (ko) * 2009-07-06 2011-01-13 엘지전자 주식회사 태양 전지용 기판의 텍스처링 방법 및 태양 전지의 제조 방법
KR20110004133A (ko) * 2009-07-07 2011-01-13 주식회사 메르디안솔라앤디스플레이 솔라셀 및 이의 제조 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150192702A1 (en) * 2012-11-16 2015-07-09 Nalux Co., Ltd. Mold, optical element and method for manufacturing the same
US20180088258A1 (en) * 2012-11-16 2018-03-29 Nalux Co., Ltd. Method for manufacturing mold or optical element
US10353119B2 (en) 2012-11-16 2019-07-16 Nalux Co., Ltd. Method for manufacturing mold or optical element

Also Published As

Publication number Publication date
CN104126233A (zh) 2014-10-29
US9202965B2 (en) 2015-12-01
TW201334214A (zh) 2013-08-16
TWI572052B (zh) 2017-02-21
US20140302620A1 (en) 2014-10-09
CN104126233B (zh) 2016-08-24

Similar Documents

Publication Publication Date Title
WO2013089473A1 (ko) 태양전지의 제조방법
WO2012018163A1 (en) Fabricating method of nano structure for antireflection and fabricating method of photo device integrated with antireflection nano structure
WO2011065648A1 (en) Solar cell
WO2011046388A2 (ko) 태양광 발전장치 및 이의 제조방법
WO2010114313A2 (ko) 태양전지 및 이의 제조방법
WO2013103194A1 (ko) 처리유닛을 포함하는 기판 처리 장치
WO2013022306A2 (ko) 플라즈마 발생장치, 플라즈마 발생장치용 회전 전극의 제조방법, 기판의 플라즈마 처리방법, 및 플라즈마를 이용한 혼합 구조의 박막 형성방법
WO2019112107A1 (ko) 실리콘나이트라이드 음극재 및 이의 제조 방법
WO2010114294A2 (ko) 태양광 발전장치 및 이의 제조방법
WO2011040786A2 (ko) 태양광 발전장치 및 이의 제조방법
WO2014084663A1 (ko) 규소 산화물 및 이의 제조방법
WO2017007138A1 (ko) 이온주입기용 리펠러, 캐소드, 챔버 월, 슬릿 부재 및 이를 포함하는 이온발생장치
WO2011027951A1 (en) Solar cell
WO2019013501A1 (ko) 비수전해액 첨가제, 이를 포함하는 리튬 이차전지용 비수전해액 및 리튬 이차전지
WO2019088722A1 (ko) 루테늄함유 박막의 제조방법 및 이로부터 제조된 루테늄함유 박막
WO2020218814A1 (ko) 식각장치 및 그 식각방법
WO2019235700A1 (ko) 태양 전지 및 태양 전지의 제조 방법
WO2020145568A1 (ko) 태양전지 제조 방법
WO2012148191A2 (ko) 태양전지의 전면전극 형성방법
WO2023127991A1 (ko) 태양 전지 및 이의 제조 방법
WO2010098624A2 (ko) 요철부가 형성된 기판 및 이를 이용한 태양전지의 제조방법
WO2020213836A1 (ko) Sic 엣지 링
WO2022005064A1 (ko) 다공성 실리콘옥시카바이드 제조용 중간체, 이의 제조방법, 이로부터 제조된 다공성 실리콘옥시카바이드를 음극활물질로 포함하는 리튬 이차전지
WO2013115590A1 (ko) 기판 처리 장치 및 기판 처리 방법
WO2014084550A1 (ko) 에피택셜 웨이퍼, 이를 이용한 스위치 소자 및 발광 소자

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12857841

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 14360930

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12857841

Country of ref document: EP

Kind code of ref document: A1