TWI572052B - 太陽能電池之製造方法 - Google Patents

太陽能電池之製造方法 Download PDF

Info

Publication number
TWI572052B
TWI572052B TW101147657A TW101147657A TWI572052B TW I572052 B TWI572052 B TW I572052B TW 101147657 A TW101147657 A TW 101147657A TW 101147657 A TW101147657 A TW 101147657A TW I572052 B TWI572052 B TW I572052B
Authority
TW
Taiwan
Prior art keywords
layer
semiconductor substrate
byproduct
solar cell
texturing
Prior art date
Application number
TW101147657A
Other languages
English (en)
Other versions
TW201334214A (zh
Inventor
李相斗
金楨植
安正浩
鄭來旭
鄭炳旭
陳法鍾
Original Assignee
周星工程有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020110135989A external-priority patent/KR102049604B1/ko
Priority claimed from KR1020120128973A external-priority patent/KR101915161B1/ko
Application filed by 周星工程有限公司 filed Critical 周星工程有限公司
Publication of TW201334214A publication Critical patent/TW201334214A/zh
Application granted granted Critical
Publication of TWI572052B publication Critical patent/TWI572052B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02363—Special surface textures of the semiconductor body itself, e.g. textured active layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Sustainable Development (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Sustainable Energy (AREA)
  • Photovoltaic Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Weting (AREA)

Description

太陽能電池之製造方法
本發明係關於一種太陽能電池之製造方法，以及尤其係關於一種太陽能電池之製造方法，用以顯著降低在濕法蝕刻期間所排放之一廢水量，並且提高太陽能電池之效率。
一太陽能電池係為使用半導體性能將光線轉化為電能之一裝置。
太陽能電池具有一PN接面結構，此PN接面結構中一正(p)-型半導體係接合至一負(n)-型半導體。當太陽光入射在具有此結構之太陽能電池上時，電洞和電子透過在半導體中入射太陽光的能量而產生。此時，因為透過PN接面所產生之一電場，電洞(+)移動至p-型半導體，並且電子(-)移動至n-型半導體，因此引起一電勢之出現且因此產生能量。
這樣的一太陽能電池可以劃分為一薄膜-型太陽能電池和一基板-型太陽能電池。
薄膜-型太陽能電池透過以一薄膜之形式形成一半導體於諸如玻璃之一基板上而製造，而基板-型太陽能電池使用諸如矽之一半導體材料作為一基板而製造。
基板-型太陽能電池相比較於薄膜-型太陽能電池具有大厚度以及使用貴材料之劣勢，但是具有高電池效率之一優勢。
在下文中，將結合附圖描述一傳統的基板-型太陽能電池。
第1圖係為一傳統基板-型太陽能電池之一剖視示意圖。
如第1圖所示，傳統的基板-型太陽能電池包含：一p-型半導體層10、一n-型半導體層20、一防反射層30、一前電極40、一p+-型半導體層50以及一後電極60。
p-型半導體層10和形成在p-型半導體層10上之n-型半導體層20形成太陽能電池之一PN接面。
防反射層30係形成在n-型半導體層20上以避免太陽光之反射。
p+-型半導體層50係形成在p-型半導體層10之下，以避免透過太陽光所形成之載體之再結合和衰退。
前電極40從防反射層30延伸至n-型半導體層20，後電極60係形成在p+-型半導體層50之下。
依照傳統基板-型太陽能電池，當太陽光入射在其上時，電子和電洞產生，產生的電子通過n-型半導體層20移動至前電極40，以及產生的電洞通過p+-型半導體層50移動至後電極60。傳統的基板-型太陽能電池透過下列製程製造。
第2A圖至第2H圖係為傳統基板-型太陽能電池之一製程之剖視圖。
首先，如第2A圖所示，準備一p-型半導體基板10a。
接下來，如第2B圖所示，蝕刻半導體基板10a之一個表面以形成一粗糙結構於半導體基板10a之一個表面上。
蝕刻半導體基板10a之一個表面可以使用反應式離子蝕刻(RIE)執行。反應式離子蝕刻係為在一高壓電漿狀態中使用一預定反應氣體之一蝕刻製程。
同時，如圖中所示，當半導體基板10a之一個表面使用反應式離子蝕刻而被蝕刻時，保留下透過高壓電漿形成在半導體基板10a之一個表面上的一損壞層和/或包含具有基於SiOx或Si-O-F-S之一物質且形成在粗糙結構之峰頂上之一反應產物14之一第一副產品層。
接下來，如第2C圖所示，去除形成在半導體基板10a之一個表面上之第一副產品層。
透過使用一蝕刻劑的濕法蝕刻執行第一副產品層14之去除。
接下來，如第2D圖所示，半導體基板10a之一個表面使用一n-型摻雜劑摻雜以形成一PN接面。換言之，作為使用n-型摻雜劑摻雜半導體基板10a之一個表面之一結果，不摻雜有此摻雜劑之p-型半導體層10和摻雜有此摻雜劑之n-型半導體層20係依次形成以構成一PN接面。
同時，用於摻雜n-型摻雜劑之製程在一高溫下執行。作為摻雜製程之一結果，諸如磷酸矽玻璃(PSG)之一第二副產品層22係形成在n-型半導體層20上。
接下來，如第2E圖所示，去除第二副產品層22。
第二副產品層22之去除透過使用一蝕刻劑的濕法蝕刻而執行。
接下來，如第2F圖所示，一防反射層30係形成在n-型半 導體層20上。
接下來，如第2G圖所示，一前電極材料40a應用至防反射層30之一頂表面，以及一後電極材料60a應用至p-型半導體層10之一底表面。
接下來，如第2H圖所示，產生的結構在一高溫下焙燒，以完成第1圖中所示之基板-型太陽能電池之製造。
換言之，作為在一高溫下焙燒之一結果，前電極材料40a通過防反射層30，並且延伸至n-型半導體層20以形成一前電極40，以及後電極材料60a滲透入p-型半導體層10之底表面，以形成一p+-型半導體層50於p-型半導體層10之底表面上，並且形成一後電極60於p+-型半導體層50上。
為了執行傳統基板-型太陽能電池之製程，一種用於製造傳統基板-型太陽能電池之系統具有以下結構。
第3圖係為用於製造一太陽能電池之一傳統系統之一方塊示意圖。
如第3圖所示，用於製造一基板-型太陽能電池之傳統系統包含一紋理化裝置91、一第一濕法蝕刻裝置92、一摻雜裝置93、一第二濕法蝕刻裝置(換言之，磷酸矽玻璃(PSG)去除裝置)94、一防反射塗覆(ARC)形成裝置95、一金屬電極塗覆裝置96以及一焙燒裝置97。
紋理化裝置(例如反應式離子蝕刻(RIE)裝置91)執行第2B圖中所示之製程。第一濕法蝕刻裝置92執行第2C圖中所示之製程。摻雜裝置93執行第2D圖中所示之製程。第二濕法蝕刻裝置94執行第2E圖 中所示之製程。防反射塗覆(ARC)形成裝置95執行第2F圖中所示之製程。金屬電極塗覆裝置96執行第2G圖中所示之製程。焙燒裝置97執行第2H圖中所示之製程。
如此，用於製造基板-型太陽能電池之傳統製程需要用於去除係為在紋理化製程中所形成之反應產物層的第一副產品層之第一濕法蝕刻裝置。因為濕法蝕刻，在用於製造太陽能電池之全製程中大量廢水被排放，因此不利地引起環境污染。另外，此種傳統方法具有第一副產品不能輕易地透過濕法蝕刻從半導體基板上移除，並且保留在半導體基板上之問題，因此干擾用於製造太陽能電池之製程，或者降低製造的太陽能電池之效率。
因此，本發明旨在提供一種太陽能電池之製造方法，其充分解決了由於習知技術之一個或多個問題。
本發明之一個目的係在於提供一種太陽能電池之製造方法。
更特別地，本發明之一個目的係在於提供一種包含在幹法紋理化之後在沒有濕法蝕刻之情況下去除一第一副產品層(換言之，反應副產品和/或損壞層)之太陽能電池之製造方法。
本發明之另一目的係在於提供一種能夠容易和完全去除一第一副產品層(換言之，反應產物和/或損壞層)之太陽能電池之製造方法。
本發明其他的優點、目的和特徵將在如下的說明書中部分地加以闡述，並且本發明其他的優點、目的和特徵對於本領域的普通技術 人員來說，可以透過本發明如下的說明得以部分地理解或者可以從本發明的實踐中得出。本發明的目的和其他優點可以透過本發明所記載的說明書和申請專利範圍中特別指明的結構並結合圖式部份，得以實現和獲得。
為了獲得本發明的這些目的和其他特徵，現對本發明作具體化和概括性的描述，本發明提供了一種太陽能電池之製造方法，包含步驟：在一紋理化裝置中紋理化一半導體基板之一表面，以蝕刻在一紋理化裝置中之一半導體基板之表面，從而形成一粗糙結構於半導體基板之表面上；形成一臨時層於半導體基板之表面上，以使得臨時層圍繞在紋理化之步驟中形成在半導體基板之表面上之一預定區域中之一第一副產品層；以及在一摻雜裝置中，使用一摻雜劑摻雜半導體基板之表面，以形成一第一半導體層和設置在第一半導體層上並且具有不同於第一半導體層之一極性之一第二半導體層，以及其中，第一副產品層和臨時層被同時去除。
紋理化步驟可透過幹法蝕刻而執行。
形成一臨時層之步驟可在完成紋理化步驟之後在紋理化裝置中連續地執行。
形成一臨時層之步驟可包含以下步驟：在紋理化之步驟之後裝載半導體基板於紋理化裝置中；注入一氮(N)-基氣體、一氫(H)-基氣體、一氧(O)-基氣體、一氟(F)-基氣體以及其之一混合之至少一種於紋理化裝置中；施加電漿至紋理化裝置；以及調節紋理化裝置中之一內部溫度至一預定第一溫度。
預定第一溫度係為100℃或更低。
形成一臨時層之步驟可在紋理化裝置和摻雜裝置之間所提 供之一附屬裝置中執行。
形成一臨時層可包含步驟：裝載半導體基板於附屬裝置中；注入一氮(N)-基氣體、一氫(H)-基氣體、一氧(O)-基氣體、一氟(F)-基氣體以及其之一混合之至少一種於附屬裝置中；施加電漿至附屬裝置；以及調節附屬裝置之一內部溫度至一預定第一溫度。
預定第一溫度係為100℃或更低
第一副產品層和臨時層之同時去除可包含步驟：裝載半導體基板於摻雜裝置中；提升摻雜裝置之一內部溫度至低於一摻雜溫度之一預定第二溫度；以及蒸發第一副產品層和臨時層。
摻雜之步驟在蒸發第一副產品層和臨時層之步驟之後執行，以及然後排放殘留在摻雜裝置中之氣體。
第一副產品層和臨時層之同時去除包含以下步驟：裝載半導體基板於設置在紋理化裝置和摻雜裝置之間之一高溫腔中；提升高溫腔之一內部溫度至一預定第二溫度；以及蒸發第一副產品層和臨時層。
預定第二溫度係為150℃或更高。
本發明又提供一種太陽能電池之製造方法，包含步驟：在一紋理化裝置中紋理化一半導體基板之一表面，以蝕刻一半導體基板之表面，從而形成一粗糙結構於半導體基板之表面上；在一摻雜裝置中，使用一摻雜劑摻雜半導體基板之表面，以形成一第一半導體層和設置在第一半導體層上並且具有不同於第一半導體層之一極性之一第二半導體層，以及在摻雜之步驟中，去除形成在第二半導體層上之第二副產品層，其中，一臨時層係形成在半導體基板之表面上，以使得臨時層圍繞在紋理化之步驟 中形成在半導體基板之表面上之一預定區域中之一第一副產品層，並且第一副產品層和臨時層被同時去除。
臨時層可為一第二副產品層。
執行摻雜之步驟以使得第二副產品層圍繞第一副產品層和半導體基板之頂表面。
第一副產品層和臨時層兩者可在去除第二副產品層之步驟中去除。
去除第二副產品之步驟可透過幹法蝕刻執行。
本發明又提供了一種太陽能電池之製造方法，包含步驟：紋理化一半導體基板之一表面，以透過反應式離子蝕刻而蝕刻一半導體基板之表面，從而形成一粗糙結構於半導體基板之表面上；去除一第一副產品層，第一副產品層包含透過反應式離子蝕刻形成於半導體基板之表面上的一損壞層和一反應產物，其中，執行去除一第一副產品層之步驟，以使得粗糙結構之一峰頂具有一圓形形狀。
圓形形狀粗糙結構可具有100nm至500nm之一寬度(L)和50nm至400nm之一高度(H)。
去除一第一副產品層之步驟可使用SF6和Cl2之一混合氣體而執行，以及SF6和Cl2之一混合比例(sccm)為SF6：Cl2=3：(1至3)。
去除一第一副產品層之步驟可在7 kw至15kw之一射頻(RF)功率下以及0.2托至0.5托之一腔之一內部壓力下執行。
紋理之步驟和去除一第一副產品層之步驟可在相同的反應式離子蝕刻裝置中連續執行。
應瞭解本發明之前述一般描述和下面詳細描述係為典型的和解釋性的，並旨在提供如請求項之本發明之進一步解釋。
10‧‧‧p-型半導體層
10a‧‧‧半導體基板
110‧‧‧第一半導體層
110a‧‧‧半導體基板
114‧‧‧第一副產品層
114a‧‧‧反應產物
114b‧‧‧損壞層
120‧‧‧第二半導體層
122‧‧‧第二副產品層
130‧‧‧防反射層
14‧‧‧反應產物
140‧‧‧第一電極
140a‧‧‧第一電極材料
150‧‧‧第三半導體層
160‧‧‧第二電極
160a‧‧‧第二電極材料
191‧‧‧紋理化裝置
192‧‧‧附屬裝置
193‧‧‧高溫腔
194‧‧‧摻雜裝置
195‧‧‧第二副產品層去除裝置
196‧‧‧防反射塗覆形成裝置
197‧‧‧金屬電極塗覆裝置
198‧‧‧焙燒裝置
20‧‧‧n-型半導體層
22‧‧‧第二副產品層
30‧‧‧防反射層
40‧‧‧前電極
40a‧‧‧前電極材料
50‧‧‧p+-型半導體層
60‧‧‧後電極
60a‧‧‧後電極材料
91‧‧‧紋理化裝置
92‧‧‧第一濕法蝕刻裝置
93‧‧‧摻雜裝置
94‧‧‧第二濕法蝕刻裝置
95‧‧‧防反射塗覆
96‧‧‧金屬電極塗覆裝置
97‧‧‧焙燒裝置
H‧‧‧高度
L‧‧‧寬度
T‧‧‧臨時層
第1圖為一傳統基板-型太陽能電池之一剖視示意圖。
第2A圖至第2H圖為一種用於製造傳統基板-型太陽能電池之一製程之剖視圖。
第3圖為用於製造一太陽能電池之一傳統系統之一方塊示意圖。
第4A圖至第4I圖為依照本發明之一第一實施例之一種太陽能電池之製造方法之剖視圖。
第5圖為依照本發明之一第一實施例之用於製造太陽能電池之一系統之一方框示意圖。
第6圖為依照本發明第一實施例之一個修改的實施例的用於製造太陽能電池之一系統之一方框示意圖。
第7圖為依照本發明之另一修改實施例的用於製造太陽能電池之一系統之一方框示意圖。
第8圖為依照本發明之又一修改實施例之用於製造太陽能電池之一系統之一方框示意圖。
第9A圖至第9G圖為依照本發明之一第二實施例之太陽能電池之製造方法之剖視圖。
第10圖為依照本發明之第二實施例之用於製造太陽能電池之一系統之一方框示意圖。
第11A圖至第11G圖為依照本發明之一個實施例的製造一 太陽能電池之一製程之剖視圖。
現在將詳細參考本發明之較佳實施例，這些實施例的一些實例在附圖中示出。但是，本發明不限於這裡所描述之實施例以及實施為其他實施例。這些實施例係提供用於完全地理解本發明，並告知本領域技術人員在本領域中本發明的技術理念。無論哪裡，在整個圖式中相同參考標號將被使用代表相同或類似部件。
第4A圖至第4I圖係為依照本發明之一第一實施例之一種太陽能電池之製造方法之剖視圖。
首先，如第4A圖所示，準備一半導體基板110a。
半導體基板110a之準備透過使用一菱形鋸機或一泥漿型(slurry type)鋸機使用一矽錠形成一晶片形半導體基板110a，並且去除由於晶片鋸機而形成在半導體基板110a之表面上之鋸切損壞而執行。鋸切損害之去除可以透過濕法蝕刻執行。
半導體基板110a可以為一矽基板，例如一p-型矽基板。
矽基板可以利用單晶係或多晶矽。單晶矽由於高純度和低晶體缺陷密度表現出高太陽能電池效率，但是不利地具有由於過高價格之低經濟效率。多晶矽具有相對低效率，但是具有由於低成本材料和製程之使用而具有一低製造費用，因此適合批量化生產。
接下來，如第4B圖所示，半導體基板110a之一個表面使用紋理化裝置191而被蝕刻，以形成一粗糙結構於半導體基板110a上。換 言之，半導體基板110a之一個表面經受紋理化。
紋理化透過幹法蝕刻執行。
特別地，較佳地，紋理化可以使用反應式離子蝕刻(RIE)執行。
反應式離子蝕刻可以使用Cl2、SF6、NF3、HBr或其中兩種或多種之一混合作為一主要氣體，以及Ar、O2、N2、He或其之兩種或多種之一混合作為一附加氣體而執行。
如此，當半導體基板110a使用反應式離子蝕刻而被蝕刻時，第一副產品層114由於高電壓電漿而可以保留在半導體基板110a之一個表面上，以及第一副產品層包含形成在半導體基板之一個表面上之一損壞層，和/或包含諸如SiOx之一反應產物或含有基於形成在粗糙結構之峰頂上之Si-O-F-S之一物質一反應產物。為了更清楚描述，依照本發明之一太陽能電池之製造方法，第一副產品層包含諸如SiOx之一反應產物或含有基於形成在粗糙結構之峰頂上之Si-O-F-S之一物質一反應產物。在下文中，依照本實施例之描述基於用於去除反應產物之一製程而進行。
第一副產品層114係由一矽基物質所製成，半導體基板110a也係由矽所製成。由於此原因，第一副產品層114堅固地結合至半導體基板110a。
接下來，如第4C圖所示，一臨時層T係形成在半導體基板110a之一個表面之頂部，以使得臨時層T覆蓋在紋理化中所產生之第一副產品層114之頂部和/或半導體基板110a之頂部。也就是說，臨時層T係形成在半導體基板110a上，以便圍繞第一副產品層114(或包含第一副產品 層114)。
在一個實施例中，在紋理化步驟之後，臨時層T可以連續形成在紋理化裝置191之半導體基板110a之頂部。
特別地，在紋理化步驟之後，釋放在紋理化裝置191中之殘餘氣體，並且半導體基板110a保留在紋理化裝置191中。然後，一氮(N)-基氣體、一氫(H)-基氣體、一氧(O)-基氣體、一氟(F)-基氣體之至少一種或其一混合物注入至紋理化裝置191中，並且電漿作用於至紋理化裝置191(也就是說，作用射頻(RF)功率)。此時，執行電漿之應用直到紋理化裝置191之一內部溫度達到一預定第一溫度(換言之，射頻(RF)功率施加至紋理化裝置191，直到紋理化裝置191之溫度達到預定第一溫度)。
在另一實施例中，一附屬裝置192可以更提供在紋理化裝置191和摻雜裝置194之間，並且臨時層T可以形成在附屬裝置192中。也就是說，臨時層T可以形成在除紋理化裝置191之外的一單獨裝置中。
在這種情況下，類似於上述實施例，在紋理化步驟之後，在紋理化裝置191中之半導體基板110a裝載在附屬裝置192中。接下來，一氮(N)-基氣體、一氫(H)-基氣體、一氧(O)-基氣體、一氟(F)-基氣體的至少一個或其其一混合注入至附屬裝置192中且電漿作用於附屬裝置192。此時，執行作用電漿，直到紋理化裝置191之內部溫度達到此預定第一溫度。
較佳地，此預定第一溫度可以為100℃或更低。
因此，由基於n-H-Si-F-O-S之一物質所製成之一臨時層T例 如形成在第一副產品層114之頂部，和/或半導體基板110a之頂部上。這裡，臨時層T之矽(Si)成份可以透過來自第一副產品層114和/或半導體層110a之Si成份之吸收或擴散而獲得。由於此原因，第一副產品層114將其中存在之Si成份擴散至臨時層T，因此降低第一副產品層114中之Si成份之一濃度，並且顯著降低在第一副產品層114和半導體基板110a之間之結合。換言之，臨時層T之形成使得第一副產品層114能夠被輕易剝落。
接下來，如第4D圖所示，保留在半導體基板110a之一個表面上之第一副產品層114和圍繞第一副產品層114之臨時層T同時被去除。
在一個實施例中，用於將半導體基板110a之溫度增加至一預定第二溫度之一高溫腔193可以提供在紋理化裝置191和摻雜裝置194之間，或者在附屬裝置192和摻雜裝置194之間。在這種情況下，在形成臨時層T之後，半導體基板110a插入至高溫腔193中，高溫腔193之一內部溫度提升至此預定的第二溫度，以及第一副產品層114和臨時層T與半導體基板110a分離，並且然後第一副產品層114和臨時層T被蒸發。
此時，較佳地，此預定第二溫度可以為150℃或更高。
如在上述臨時層T之形成中所描述，由於矽成份從第一副產品層114吸收至臨時層T，在第一副產品層114中之Si成份之一濃度降低或第一副產品層114之Si成份被稀釋，以及第一副產品層114容易與半導體基板110a相分離，熔點降低，因此容易蒸發。
在一單獨的高溫腔193中容易分離和蒸發的第一副產品層114之蒸發能夠在沒有污染第一副產品層114以及用於製造太陽能電池的其 他裝置(例如摻雜裝置194)中蒸發的臨時層T的情況下，實現第一副產品層114之完全和容易去除。另外，在沒有使用一濕法蝕刻製程及用於去除第一副產品層114的一裝置之情況下，第一副產品層114可以僅使用比濕法蝕刻裝置更便宜之一高溫腔193而去除，用於製造太陽能電池之設備之費用可降低，並且相比較於需要兩個濕法蝕刻裝置之傳統方法，在濕法蝕刻期間所排放之一廢水量可顯著地減少。
在另一實施例中，第一副產品層114和臨時層T之同時去除可以在不使用一單獨高溫腔193之情況下可以在摻雜裝置194中執行。此製程將在下列摻雜製程中詳細描述。
接下來，如第4E圖所示，半導體基板110a之一個表面摻雜有一摻雜劑以形成一PN接面層，此PN接面層包含一第一半導體110和設置在第一半導體層110上並具有不同於第一半導體層110之一極性之一第二半導體層120。換言之，當半導體基板110a之一個表面摻雜有摻雜劑時，不摻雜的第一半導體層110和摻雜的第二半導體層120係依次形成以形成此PN接面。
例如，當半導體基板110a使用一p-型半導體層實現時，由一p-型半導體層形成之一第一半導體層110和由n-型半導體層形成之一第二半導體層120可以透過摻雜n-型摻雜劑形成在第一半導體層110之一個表面上。
如上所述，第一副產品層114和臨時層T之同時去除可以在沒有使用一單獨高溫腔193之情況下在摻雜裝置194中執行。特別地，第一副產品層114和臨時層T之同時去除可以透過裝載半導體基板110a於摻 摻雜裝置194中，以及提升摻雜裝置194之一內部溫度至低於一摻雜溫度之一預定第二溫度以蒸發第一副產品層114和臨時層T而執行。接下來，第一副產品層114和臨時層T蒸發以排放保留在摻雜裝置中之氣體，以及存在於摻雜裝置194中之半導體基板110a可以透過高溫擴散或電漿離子摻雜而被摻雜。此時，較佳地，此預定第二溫度係為150℃或更高。如此，透過在沒有使用一單獨高溫腔193之情況下透過蒸發同時去除第一副產品層114和臨時層T，相比較於需要兩個濕法蝕刻裝置的傳統方法，用於製造太陽能電池之設備費用可以降低，在濕法蝕刻中所排放之廢水量可以顯著地降低。
更特別地，摻雜製程可以使用高溫擴散或電漿離子摻雜執行。
使用高溫擴散用於摻雜n-型摻雜劑之製程包含：在大約800℃或更高之一高溫下裝載半導體基板110a於一擴散反應器中，並且提供諸如POCl3或PH3之一n-型摻雜劑氣體至擴散反應器以將n-型摻雜劑擴散至半導體基板110a之表面中。
使用電漿離子摻雜用於摻雜n-型摻雜劑之製程可以包含：裝載半導體基板110a於一電漿產生器中，並且提供諸如POCl3或PH3之一n-型摻雜劑氣體至此以產生電漿。當產生電漿時，電漿中存在的鄰(P)離子透過一RF電場而加速，並且入射在半導體基板110a之一個表面上以執行離子摻雜。
在電漿離子摻雜之後，較佳地執行其中在一適當溫度下執行加熱之一退火製程。為此之原因在於：除了執行退火製程之外，摻雜離 子用作簡單雜質，但是當執行退火製程時，摻雜的離子結合至Si，並且因此被蒸發。
同時，用於摻雜n-型摻雜劑之製程在一高溫下執行。在摻雜製程期間，諸如磷酸矽玻璃(PSG)之一第二副產品層122係形成在第二半導體層120上。第二副產品層122可以形成在第二半導體層120上。
接下來，如第4F圖所示，去除第二副產品層122。
透過濕法蝕刻一蝕刻劑執行去除副產品層之製程。
接下來，如第4G圖所示，一防反射層130係形成在第二半導體層120上。
由於第二半導體層120之頂表面具有一粗糙結構，因此防反射層130也具有一粗糙結構。
防反射層130透過電漿化學氣相沉積(CVD)而由氮化矽或氧化矽形成。
接下來，如第4H所示，防反射層130塗覆有一第一電極材料140a，並且第一半導體層110塗覆有一第二電極材料160a。更特別地，除了第二半導體層120之外的防反射層130之一頂表面塗覆有第一電極材料140a，以及除了第二半導體層120之外的第一半導體層110之一底表面塗覆有第二電極材料160a。
用於塗覆第一電極材料140a和第二電極材料160a之製程可以包含使用具有銀(Ag)、鋁(Al)、鎂(Mg)、錳(Mn)、銻(Sb)、鋅(Zn)、鉬(Mo)、鎳(Ni)、銅(Cu)或其之兩個或更多之一合金之一膏，或兩種或更多類型之一混合物之一印刷製程。
第一電極材料140a不形成在防反射層130之整個表面之上，並且以一預定圖案形成，因為第一電極材料係形成在太陽光入射之表面上。
第二電極材料160a可以形成在第一半導體層110之整個表面之上，因為第二電極材料160a係形成在太陽光入射之表面之相對表面上。必要時，為了使反射的太陽光入射在太陽能電池上，第二電極材料160a可以以一預定圖案形成。
同時，儘管圖未示，在第4H圖中所示之製程之前，防反射層130和第二半導體層120可以經受一邊緣隔離以隔離一邊緣區域。
接下來，如第4I圖所示，依照本發明之一實施例之太陽能電池之製造透過在一高溫下焙燒產生的結構而完成。
當產生的結構在一高溫下焙燒時，第一電極材料140a通過防反射層130，並且滲透入第二半導體層120中，以形成與第二半導體層120相接觸之一第一電極140。
並且，作為在一高溫下焙燒之一結果，第二電極材料160a滲透入第一半導體層110之一底表面中，並且具有高於第一半導體層110之一摻雜濃度的一摻雜濃度之一第三半導體層150形成在第一半導體層110之一底表面上，以及一第二電極160形成在第三半導體層150之一底表面上。例如，當第一半導體層110係由一p-型半導體形成時，第三半導體層150由一p+-型半導體層形成。
將詳細描述依照本發明之一個實施例之用於執行製造一太陽能電池之一製程之一製造系統。
第5圖係為依照本發明之一第一實施例之用於製造太陽能電池之一系統之一方框示意圖。
如第5圖所示，依照本實施例之用於製造太陽能電池之系統包含一紋理化裝置191、一摻雜裝置、一第二副產品層去除裝置195、一防反射塗覆形成裝置196、一金屬電極塗覆裝置197以及一焙燒裝置198。
紋理化裝置191較佳地為一反應式離子蝕刻(RIE)裝置。此時，反應式離子蝕刻(RIE)裝置執行在第4B圖中所示之製程(換言之，紋理化)以及在第4C圖中所示之製程(換言之，臨時層T之形成)。
換言之，RIE裝置紋理化半導體基板110a和排放在紋理化中保留在反應式離子蝕刻裝置中之氣體。接下來，RIE裝置注入一氮(N)-基氣體、一氫(H)-基氣體、一氧(O)-基氣體、一氟(F)-基氣體或其一混合之至少一種，並且施加電漿至此以在100℃或更低之一裝置內部溫度下形成一臨時層T於第一副產品層114上。
反應式離子蝕刻裝置可以從在一電漿環境下使用一反應氣體之習知技術中之總所周知裝置中選擇。
摻雜裝置執行第4E圖中所示之製程，並且可以從可在一電漿環境下透過提供一摻雜氣體以及提供摻雜氣體至高溫擴散反應器而可以執行摻雜之技術中總所周知的裝置中選取。
並且，摻雜裝置194可用以執行第4D圖中所示之製程。換言之，在摻雜之前，摻雜裝置194接收提供有臨時層T之半導體基板110a，然後提升低於摻雜溫度之摻雜裝置194之一內部溫度至150℃，並且蒸發第一副產品層114和臨時層T，從而同時去除第一副產品層114和臨時層T。
第二副產品層去除裝置195執行第4F圖中所示之製程，並且可以為本領域總所周知之一濕法蝕刻裝置。
防反射塗覆形成裝置196執行第4G圖中所示之製程，並且可以使用本領域總所周知之一電漿增強化學氣相沉積(PECVD)裝置。
金屬電極塗覆裝置197執行第4H圖中所示之製程，並可以從諸如螢幕印刷裝置的本領域總所周知之各種印刷裝置中選擇。
焙燒裝置執行第4I圖中所示之製程，並可以從本領域總所周知之各種焙燒裝置中選擇。
如上所述，本發明可以在沒有濕法蝕刻之情況下去除第一副產品層114。為此，本發明不需要一第一蝕刻裝置(換言之，用於去除第一副產品層114之一濕法蝕刻裝置)，因此相比需要兩個濕法蝕刻裝置之傳統方法，降低需要用於製造太陽能電池之設備費用，並且顯著降低在濕法蝕刻中所排放之一廢水量。
並且，依照本發明，包含第一副產品層114之一臨時層T形成為降低第一副產品層114至半導體基板110a之底部結合力，去除第一副產品層114，以及容易地和完全地去除第一副產品層114。由於此原因，本發明避免透過第一副產品層114所引起之太陽能電池之效率之劣化。
第6圖係為依照本發明之第一實施例之一個修改的實施例之用於製造太陽能電池之一系統之一方框示意圖。第7圖係為依照本發明第一實施例之另一修改實施例之用於製造太陽能電池之一系統之一方框示意圖。第8圖係為依照本發明第一實施例之又一修改實施例之用於製造太陽能電池之一系統之一方框示意圖。
如第6圖至第8圖所示，依照本發明之第一實施例之用於製造太陽能電池之系統可以更包含為一單獨裝置以形成臨時層T之一附屬裝置192，以及為一單獨裝置以去除臨時層T和第一副產品層114之一高溫腔193之至少一個。
這裡，附屬裝置192包含提供一氣體以形成臨時層T之一氣體入口、排放一剩餘氣體之一氣體出口以及施加電漿至附屬裝置192之一電漿塗覆器，並且高溫腔193包含排放臨時層T和第一副產品層114之蒸發氣體之一氣體出口以及控制高溫腔193之一內部溫度之一溫度控制器(即一加熱器)。
特別地，如第6圖所示，依照本發明之用於製造太陽能電池之系統包含一紋理化裝置191、一附屬裝置192、一摻雜裝置194、一第二副產品層去除裝置195、一防反射塗覆形成裝置196、一金屬電極塗覆裝置197以及一焙燒裝置198。
並且，如第7圖所示，依照本發明之用於製造太陽能電池之系統依照一製造過程順序包含一紋理化裝置191、一高溫腔193、一摻雜裝置、一第二副產品層去除裝置195、一防反射塗覆形成裝置196、一金屬電極塗覆裝置197以及一焙燒裝置198。
進一步，如第8圖所示，用於製造太陽能電池之系統依照一製造過程順序包含一紋理化裝置191、一附屬裝置192、一高溫腔193、一摻雜裝置、一第二副產品層去除裝置195、一防反射塗覆形成裝置196、一金屬電極塗覆裝置197以及一焙燒裝置198。
第9A圖至第9G圖係為依照本發明之一第二實施例之一太 陽能電池之製造方法之剖視圖。
首先，如第9A圖所示，準備一半導體基板110a。
半導體基板110a之準備透過使用一菱形鋸機或一泥漿型(slurry type)鋸機使用一矽錠形成一晶片形半導體基板110a，並且去除由於晶片鋸機而形成在半導體基板110a之表面上之鋸切損壞。鋸切損壞之去除可以透過濕法蝕刻而執行。
半導體基板110a可以為一矽基板，例如一p-型矽基板。
矽基板可以利用單晶矽或多晶矽。單晶矽由於高純度和低晶體缺陷密度表現出高太陽能電池效率，但是不利地具有由於過高價格之低經濟效率。多晶矽具有相對低效率，但是具有由於使用低成本材料和制程之一低製造費用，因此適合批量化生產。
接下來，如第9B圖所示，半導體基板110a之一個表面使用紋理化裝置191而被蝕刻以形成一粗糙結構於半導體基板110a上。換言之，半導體基板110a之一個表面經受紋理化。
紋理化透過幹法蝕刻而執行。
特別地，較佳地，紋理化可以使用反應式離子蝕刻(RIE)執行。
反應式離子蝕刻可以使用Cl2、SF6、NF3、HBr或其中兩種或更多種之一混合物作為一主要氣體，以及Ar、O2、N2、He或其之兩種或更多種之一混合作為一附加氣體而執行。
如此，當半導體基板110a使用反應式離子蝕刻而被蝕刻時，第一副產品層114由於高電壓電漿而保留在半導體基板110a之一個表 面上，以及第一副產品層包含形成在半導體基板之一個表面上之一損壞層，和/或諸如SiOx之一反應產物或含有基於形成在粗糙結構之峰頂上之Si-O-F-S之一物質之一反應產物。為了更清楚描述，依照本發明之太陽能電池之製造方法，第一副產品層包含諸如SiOx之一反應產物或包含基於形成在粗糙結構之峰頂上之Si-O-F-S之一物質之一反應產物。在下文中，依照本實施例之描述基於用於去除反應產物之一制程而進行。
第一副產品層114係由一Si基物質所製成，半導體基板110a也係由Si所製成。由於此原因，第一副產品層114係堅固地結合至半導體基板110a。
為了去除第一副產品層114，依照本發明，一臨時層T係形成在半導體基板110a之一個表面上，以使得臨時層T圍繞第一副產品層114，以及第一副產品層114和臨時層T然後同時被去除。這在如下所述的摻雜步驟中執行。
接下來，如第9C圖所示，半導體基板110a之一個表面摻雜有一摻雜劑以形成一PN接面，此PN接面包含一第一半導體層110和設置在第一半導體層110上並且具有不同於第一半導體層110之一極性之一第二半導體層120。換言之，當半導體基板110a之一個表面摻雜有一摻雜劑時，不摻雜有摻雜劑之第一半導體層110和摻雜有一摻雜劑之第二半導體層120係依次形成以構成此PN接面。
例如，當半導體基板110a使用一p-型半導體層實現時，由一p-型半導體層所形成之一第一半導體層110和由一n-型半導體層形成之一第二半導體層120可以透過摻雜n-型摻雜劑而形成在第一半導體層110 之一個表面上。
更特別地，摻雜製程可以使用高溫擴散或電漿離子摻雜執行。
使用高溫擴散用於摻雜n-型摻雜劑之制程包含：在大約800℃或更高之一高溫下裝載半導體基板110a於一擴散反應器中，並且提供諸如一POCl3或PH3之一n-型摻雜劑氣體至擴散反應器以將n-型摻雜劑擴散至半導體基板110a之表面。
使用電漿離子摻雜用於摻雜n-型摻雜劑之制程可以包含：裝載半導體基板110a於一電漿產生器中，並且提供諸如一POCl3或PH3之一n-型摻雜劑氣體至此以產生電漿。當產生電漿時，電漿中存在的磷(P)離子透過一RF電場而加速，並且被入射至半導體基板110a之一個表面上以執行離子摻雜。
在電漿離子摻雜之後，較佳地執行其中在一適當溫度下執行之一退火製程。為此之原因在於除了執行退火製程之外，摻雜離子用作簡單雜質，但是當執行退火製程時，摻雜的離子結合至Si，並且因此被蒸發。
執行摻雜製程，以使得包含第一半導體層110和第二半導體層120之PN接面結構形成，以及使用在一高溫下用於在第二半導體層120上摻雜一n-型摻雜劑之一製程，諸如PSG之第二副產品層122形成在第一副產品層114上和第二半導體層120上至一預定厚度。換言之，執行摻雜製程，以使得第二副產品層122圍繞第一副產品層114和半導體基板110a之頂表面。
換句話說，在本發明之本實施例中，第二副產品層122變為與第一副產品層114一起去除之臨時層T。
較佳地，可執行摻雜製程直到第二副產品層122生長為以足夠包含第一副產品層114。
透過執行摻雜，以使得諸如PSG之第二副產品層122包含或圍繞第一副產品層114，第一副產品層114和/或半導體基板110a之一矽成份能夠被合併或擴散至第二副產品層122之一Si成份中。由於此原因，第一副產品層114將Si成份擴散至第二副產品層122中，因此降低第一副產品層114之一Si成份濃度，並且顯著降低在半導體基板110a和第一副產品層114之結合力。換言之，第二副產品層122促進第一副產品層114之剝落。
接下來，如第9D圖所示，第一副產品層114和形成在第一副產品層114上之第二副產品層122被同時去除。
第二副產品層122之去除使用利用第二濕法蝕刻裝置的濕法蝕刻執行。
如此，在沒有使用單獨濕法蝕刻和一濕法蝕刻裝置以去除第一副產品層114之情況下，第一副產品層114可以使用第二濕法蝕刻裝置而容易地或完全地去除。結果，本發明不需要第一濕法蝕刻裝置，因此相比需要兩個濕法蝕刻裝置之傳統方法，降低需要用於製造太陽能電池之設備費用，並且顯著降低在濕法蝕刻中所排放之一廢水量。
接下來，如第9E圖所示，一防反射層130係形成在第二半導體層120上。
由於第二半導體層120之頂表面具有一粗糙結構，因此防反射層130也具有一粗糙結構。
防反射層130透過電漿CVD係由氮化矽或氧化矽所形成。
接下來，如第9F圖所示，防反射層130塗覆有一第一電極材料140a，並且第一半導體層110塗覆有一第二電極材料160a。更特別地，排除第二半導體層120之外的防反射層130之一頂表面塗覆有第一電極材料140a，以及排除第二半導體材料120之外的第一半導體層110之一底表面係塗覆有第二電極材料160a。
用於塗覆第一電極材料140a和第二電極材料160a之製程可以包含使用含有銀(Ag)、鋁(Al)、鎂(Mg)、錳(Mn)、銻(Sb)、鋅(Zn)、鉬(Mo)、鎳(Ni)、銅(Cu)或其之兩個或更多之一合金之一膏，或兩種或更多類型之一混合物之一印刷製程。
第一電極材料140a不形成在防反射層130之整個表面之上，並且以一預定圖案形成，因為第一電極材料係形成在太陽光入射之表面上。
第二電極材料160a可以形成在第一半導體層110之整個表面之上，因為第二電極材料160a係形成在太陽光入射之表面之相對表面上。必要時，為了使反射的太陽光入射在太陽能電池上，第二電極材料160a可以一預定圖案形成。
同時，儘管圖未示，在第9F圖所示之製程之前，防反射層130和第二半導體層120可以經受一邊緣隔離以隔離一邊緣區域。
接下來，如第9G圖所示，依照本發明之一實施例之太陽能 電池之製造透過在一高溫下焙燒產生的結構而完全製造。
當產生的結構在一高溫下被焙燒時，第一電極材料140a通過防反射層130，並且滲透入第二半導體層120中，以形成與第二半導體層120相接觸之一第一電極140。
並且，作為在一高溫下焙燒之一結果，第二電極材料160a滲透入第一半導體層110之一底表面中，並且具有高於第一半導體層110之一摻雜濃度之一摻雜濃度之一第三半導體層150形成在第一半導體層110之一底表面上，以及一第二電極160形成在第三半導體層150之一底表面上。例如，當第一半導體層110係由一p-型半導體形成時，第三半導體層150由一p+-型半導體層形成。
如上所述，依照本發明，第一副產品層114在幹法紋理化之後在沒有濕法蝕刻之情況下可以被去除。為此，本發明不需要一第一蝕刻裝置，因此相比需要兩個濕法蝕刻裝置之傳統方法，降低需要用於製造太陽能電池之設備費用，並且顯著降低在濕法蝕刻中所排放之一廢水量。
並且，依照本發明，包含第一副產品層114之一臨時層T形成為以降低第一副產品層114至半導體基板110a之底部結合力，去除第一副產品層114，以及容易地和完全地去除第一副產品層114。由於此原因，本發明避免透過第一副產品層114所引起之太陽能電池之效率之劣化。
將詳細描述依照本發明之一第二實施例之用於執行用於製造一太陽能電池之一製程之一製造系統。
第10圖係為依照本發明之第二實施例之用於製造太陽能電池之一系統之一方框示意圖。
如第10圖所示，依照本實施例之用於製造太陽能電池之系統包含一紋理化裝置191、一摻雜裝置194、一第二副產品層去除裝置195、一防反射塗覆形成裝置196、一金屬電極塗覆裝置197以及一焙燒裝置198。
紋理化裝置191較佳地為一反應式離子蝕刻(RIE)裝置。此時，反應式離子蝕刻(RIE)裝置執行在第4B圖中所示之製程(即紋理化)。
換言之，RIE裝置紋理化半導體基板110a和排放在紋理化中保留在反應式離子蝕刻裝置中之氣體。接下來，RIE裝置注入一氮(N)-基氣體、一氫(H)-基氣體、一氧(O)-基氣體、一氟(F)-基氣體或其一混合之至少一種，並且施加電漿至此以在100℃或更低之一裝置內部溫度下形成一臨時層T於第一副產品層114上。
並且，摻雜裝置194可用以執行第9C圖中所示之製程，並且可從可以在一電漿環境下透過提供一摻雜氣體以及提供摻雜氣體至高溫擴散反應器而可以執行摻雜之本領域中總所周知裝置中選取。
第二副產品層去除裝置195執行在第9D圖中所示之製程，並且可以為在本領域中總所周知之一濕法蝕刻裝置。如上所述，第二副產品層去除裝置195同時去除第一副產品層114上與係為形成在第一副產品層114上的臨時層T的第二副產品層122。
防反射塗覆形成裝置196執行第9E圖中所示之製程，並且可以為本領域中總所周知之一電漿增強化學氣相沉積(PECVD)裝置。
金屬電極塗覆裝置197執行在第9F圖中之製程，並可以從諸如螢幕印刷裝置中之本領域中總所周知之各種印刷裝置中選擇。
焙燒裝置執行第9G中所示之製程，並可以從本領域中總所周知之各種焙燒裝置中選擇。
如上所述，本發明可以在沒有濕法蝕刻之情況下去除第一副產品層114。為此，本發明不需要一第一蝕刻裝置(換言之，去除第一副產品層114之一濕法蝕刻裝置)，因此相比需要兩個濕法蝕刻裝置之傳統方法，降低需要用於製造太陽能電池之設備費用，並且顯著降低在濕法蝕刻中所排放之一廢水量。
並且，依照本發明，包含第一副產品層114之一臨時層T形成為以降低第一副產品層114至半導體基板110a之底部結合力，去除第一副產品層114，以及容易第和完全地去除第一副產品層114。為此，本發明避免透過第一副產品層114所引起之太陽能電池之效率之劣化。
儘管未示出，在一修改實施例中，本發明包含形成一臨時層兩次。換言之，依照修改實施例之太陽能電池之製造方法包含：包含在依照第一實施例之太陽能電池之製造方法中之一臨時層之形成，以及包含在依照第二實施例之太陽能電池之製造方法中之一摻雜製程(換言之，用於形成一第二副產品層作為一臨時層之一製程)。
特別地，執行依照第一實施例之太陽能電池之製造方法中包含的形成一臨時層以及同時去除第一副產品層和臨時層，以及依照第二實施例之太陽能電池之製造方法中包含的形成一第二副產品層於保留的第一副產品層上並且去除第二副產品層。
本發明包含形成臨時層之兩個製程和去除臨時層和第一副產品層之兩個製程，因此能夠完成第一副產品層之去除。這種情況不需要 依照傳統方法之第一蝕刻裝置，因此相比傳統方法，降低了設備費用和顯著降低透過使用濕法蝕刻裝置所引起之廢水。
第11A圖至第11G圖係為依照本發明之一個實施例之太陽能電池之一製程之剖視圖。
首先，如第11A圖所示，準備一半導體基板110a。
半導體基板110a可以為一矽基板，例如一p-型矽基板。
矽基板可以利用單晶矽或多晶矽。單晶矽由於高純度和低晶體缺陷密度表現出高太陽能電池效率，但是不利地具有由於過高價格之低經濟效率。多晶矽具有相對低效率，但是具有由於使用低成本材料和製程之一低製造費用，因此適合批量化生產。
接下來，如第11B圖所示，透過蝕刻半導體基板110a之一個表面，一粗糙結構係形成在半導體基板110a之一個表面上。儘管未示出，粗糙結構可以透過蝕刻半導體基板110a之一個表面和另外一個表面兩者而形成在半導體基板110a之一個表面和另一表面兩者上。
蝕刻半導體基板110a之一個表面使用反應式離子蝕刻(RIE)執行。
反應式離子蝕刻可以使用Cl2、SF6、NF3、HBr或其之兩種或更多種之一混合物作為一主要氣體，以及Ar、O2、N2、He或其之兩種或更多種之一混合作為一附加氣體執行。特別地，反應式離子蝕刻使用SF6、O2和Cl2之一混合氣體執行。
當使用反應式離子蝕刻時，一RF功率係優選為15kw至30kw，以及此腔之一內部壓力係為0.15托至0.5托。
當RF功率低於15kw時，半導體基板110a之一個表面可以不被蝕刻，以及當RF功率超過30kw時，半導體基板110a之一個表面可以被過度蝕刻，並且可不形成一期望的粗糙結構。
當腔之內部壓力係低於0.15托時，一電漿狀態可以不利地變為不穩定，並且當腔之內部壓力超過0.5托時，蝕刻速度可以不利地降低。
並且，當反應式離子蝕刻使用SF6、O2以及Cl2之一混合氣體執行時，混合氣體(sccm)之一混合比例較佳為SF6：O2：Cl2=(0.5至1.5)：1：(0.5至1)。
SF6用作用以蝕刻半導體基板110a之一個表面的一主要蝕刻氣體。當SF6之含量係低於上面所定義之範圍時，半導體基板110a之蝕刻的一個表面可能不順利地執行，當SF6之含量係高於上面所定義之範圍，可不能獲得期望的粗糙結構。
O2用作一掩膜以阻擋蝕刻，並且使得半導體基板110a之一個表面被選擇地蝕刻。當O2之含量係在這個範圍之外時，可不能夠獲得此期望的粗糙結構。
Cl2用作幫助半導體基板110a之一個表面之蝕刻。當Cl2之含量係低於上述所定義之範圍時，蝕刻可以為緩慢的，並且可形成一過於銳利得粗糙結構，並且當Cl2之含量超過上述所定義之範圍時，此粗糙結構由於過度蝕刻而可不能夠獲得。
當半導體基板110a在上述反應條件下使用反應式離子蝕刻蝕刻時，一粗糙結構係形成在半導體基板110a之一個表面上。此粗糙結構具有尖銳峰和大約110nm至大約150nm之一寬度。並且，此粗糙結構具有 對應於粗糙結構之寬度之0.8倍至1.2倍之一高度。
如此，當半導體基板110a之一個表面使用反應式離子蝕刻蝕刻時，第一副產品層114由於高電壓電漿而保留在半導體基板110a之一個表面上，以及第一副產品層包含形成在半導體基板之一個表面上之一損壞層，和/或諸如SiOx之一反應產物或含有基於形成在粗糙結果之峰頂上之Si-O-F-S之一物質之一反應產物。為了更清楚描述，依照本發明之太陽能電池之製造方法，第一副產品層包含諸如SiOx之一反應產物或包含基於形成在粗糙結果之峰頂上之Si-O-F-S之一物質之一反應產物。在下文中，依照本實施例之描述基於用於去除反應產物之一製程而進行。
接下來，如第11C圖所示，包含形成在半導體基板110a之一個表面上之損壞層114b和反應產物114a之第一副產品層114被去除。換言之，形成在半導體基板110a之一個表面上之損壞層114b和反應產物114a同時被去除。
類似第11B圖中所示之製程，使用反應式離子蝕刻(RIE)執行形成在半導體基板110a之一個表面上之第一副產品層之去除(換言之，損壞層114b和反應產物114a之同時去除)。
同時，可使用SF6和Cl2之一混合氣體執行反應式離子蝕刻。
在這種情況下，較佳地，RF功率係為7kw至15kw，以及腔之一內部壓力係為0.2托至0.5托。
當RF功率係低於7kw時，損壞層114b和反應產物114a可能不被蝕刻，以及當RF功率超過15kw時，半導體基板110a之一個表面 可能被過度蝕刻。
當腔之內部壓力係低於0.2托時，一電漿狀態可能不利地變為不穩定的，以及當腔之內部壓力超過0.5托時，蝕刻速度可能不利地被降低。
並且，當反應式離子蝕刻使用SF6和Cl2之一混合氣體執行時，氣體(sccm)之一混合比例較佳為SF6：Cl2=3：(1至3)。
當SF6之含量係低於上面所定義之範圍時，損壞層114b和反應產物114a可不順利地被執行，當SF6之含量係超過上面所定義之範圍時，形成的粗糙結構可變形很大。
當Cl2之含量係低於上述所定義之範圍時，蝕刻可能為緩慢，當Cl2之含量超過上述所定義之範圍，由於過度蝕刻可不能夠獲得此粗糙結構。
第11C圖中所示之製程可以透過僅僅改變諸如製程氣體之製程條件，在如第11B所示之製程之相同設備中連續地執行。因此，可不出現製程或處理設備之實質添加。
當損壞層114b和反應產物114a在上面所描述條件下使用反應式離子蝕刻而被同時去除時，可改變在第11B圖中所示之製程中所產生之粗糙結構。
換言之，粗糙結構之峰頂被改變以具有一圓形橫截面。最後獲得的粗糙結構可以具有大約110nm至大約150nm之一寬度(L)，以及此粗糙結構可以具有大約50nm至大約140nm之一高度(H)。
接下來，如第11D圖所示，半導體基板110a之一個表面摻 雜有一摻雜劑以形成一PN接面，此PN接面包含一第一半導體層110和設置在第一半導體層110上並且具有不同於第一半導體層110之一極性之一第二半導體層120。換言之，當半導體基板110a之一個表面被摻雜有一摻雜劑時，不摻雜有摻雜劑之第一半導體層110和摻雜有一摻雜劑之第二半導體層120係依次形成以構成此PN接面。
例如，當半導體基板110a使用一p-型半導體層實現時，由一p-型半導體層形成之一第一半導體層110和由一n-型半導體層形成之一第二半導體層120可以透過摻雜n-型摻雜劑形成在第一半導體層110之一個表面上。
第二半導體層120之一個表面，特別第二半導體層120之一頂表面包含上面所描述之粗糙結構，第一半導體層110之一個表面，特別第一半導體層110之頂表面也包含一類似的粗糙結構。不同於包含在第二半導體層120中之粗糙結構之一粗糙結構可以取決於摻雜的摻雜劑之擴散水平而可以形成在第一半導體層110之頂表面。
用於摻雜摻雜劑之製程可以使用高溫擴散或電漿離子摻雜執行。
使用高溫擴散用於摻雜n-型摻雜劑之制程包含：在大約800℃或更高之一高溫下裝載半導體基板110a於一擴散反應器中，並且提供諸如一POCl3或PH3之一n-型摻雜劑氣體至擴散反應器以將n-型摻雜劑擴散至半導體基板110a之表面中。
使用電漿離子摻雜用於摻雜n-型摻雜劑之制程可以包含：裝載半導體基板110a於一電漿產生器中，並且提供諸如一POCl3或PH3 之一n-型摻雜劑氣體至此以產生電漿。當產生電漿時，電漿中存在之磷(P)離子透過一RF電場而加速，並且被入射至半導體基板110a之一個表面上以執行離子摻雜。
在電漿離子摻雜之後，較佳地執行其中在一適當溫度下執行加熱之一退火製程。為此之原因在於除了執行退火製程之外，摻雜離子用作簡單雜質，但是當執行退火制程時，摻雜的離子結合至Si，並且因此被蒸發。
同時，摻雜n-型摻雜劑在一高溫下執行。在摻雜製程中，諸如PSG之第二副產品層可以被形成在第二半導體層120上。因此，諸如濕法蝕刻之蝕刻可以更執行以去除第二副產品層。
接下來，如第11E圖所示，一防反射層130係形成在第二半導體層120上。
由於第二半導體層120之頂表面具有一粗糙結構，因此防反射層130也具有一類似粗糙結構。
防反射層130使用電漿CVD係由氮化矽或氧化矽所形成。
接下來，如第11F圖所示，防反射層130係塗覆有一第一電極材料140a，並且第一半導體層110係塗覆有一第二電極材料160a。更特別地，排除第二半導體層120之外的防反射層130之一頂表面係塗覆有第一電極材料140a，以及排除第二半導體材料120之外的第一半導體層110之一底表面係塗覆有第二電極材料160a。
用於塗覆第一電極材料140a和第二電極材料160a之製程可以包含使用具有銀(Ag)、鋁(Al)、鎂(Mg)、錳(Mn)、銻(Sb)、鋅 (Zn)、鉬(Mo)、鎳(Ni)、銅(Cu)或其之兩個或更多之一合金之一膏，或兩種或更多類型之一混合物之一印刷製程。
第一電極材料140a不形成在防反射層130之整個表面之上，並且以一預定圖案形成，因為第一電極材料係形成在太陽光入射之表面上。
第二電極材料160a可以形成在第一半導體層110之整個表面之上，因為第二電極材料160a係形成在太陽光入射之表面之相對表面上。必要時，為了使反射的太陽光入射在太陽能電池上，第二電極材料160a可以一預定圖案而形成。
接下來，如第11G圖所示，依照本發明之一個實施例之太陽能電池透過在一高溫下焙燒產生的結構而被完全製造。
當產生的結構在一高溫下焙燒時，第一電極材料140a通過防反射層130，並且滲透入第二半導體層120中，以形成與第二半導體層120相接觸之一第一電極140。
並且，作為在一高溫下焙燒之一結果，第二電極材料160a滲透入第一半導體層110之一底表面中，並且具有高於第一半導體層110之一摻雜濃度之一摻雜濃度之一第三半導體層150形成在第一半導體層110之一底表面上，以及一第二電極160形成在第三半導體層150之一底表面上。例如，當第一半導體層110係由一p-型半導體形成時，第三半導體層150係由一p+型半導體層形成。
如上所述，依照本發明，第一副產品層114在幹法紋理化之後在沒有濕法蝕刻之情況下而可以被形成。為此，依照本發明，本發明 不需要第一蝕刻裝置，因此相比需要兩個濕法蝕刻裝置之傳統方法，降低需要用於製造太陽能電池之設備費用，並且顯著降低在濕法蝕刻中所排放之一廢水量。
蝕刻基板之一個表面和去除形成在基板之一個表面上之損壞層和反應產物係使用反應式離子蝕刻執行，因此相比傳統方法，消除了在真空和大氣壓力條件之間移動基板之必要性，並且簡化了整個製程。
並且，由於蝕刻半導體基板之一個表面，以及去除形成在半導體基板之一個表面上之損壞層和反應產物係使用反應式離子蝕刻而連續執行，本發明有效降低所需設備量，因此降低對應至此之費用。
從前面所述明顯可知，依照本發明，第一副產品層可以在幹法紋理化後在沒有濕法蝕刻之情況下形成。為此，依照本發明，第一濕法蝕刻裝置為不必要的，因此相比需要兩個蝕刻裝置之傳統方法，降低需要用於製造太陽能電池之費用，並且顯著降低在濕法蝕刻中所排放之廢水。
蝕刻基板之一個表面和去除形成在基板之一個表面上之損壞層和反應產物係使用反應式離子蝕刻而執行，因此相比傳統方法，消除了在真空和大氣壓力條件之間移動基板之必要性，並且簡化了整個製程。
並且，由於蝕刻半導體基板之一個表面，以及去除形成在半導體基板之一個表面上之損壞層和反應產物係使用反應式離子蝕刻而連續執行，本發明係有效降低所需設備量，因此降低對應至此之費用。
本領域之技術人員應當意識到在不脫離本發明所附之申請專利範圍所揭示之本發明之精神和範圍的情況下，所作之更動與潤飾，均屬本發明之專利保護範圍之內。關於本發明所界定之保護範圍請參照所附 之申請專利範圍。
110‧‧‧第一半導體層
120‧‧‧第二半導體層
130‧‧‧防反射層
140‧‧‧第一電極
150‧‧‧第三半導體層
160‧‧‧第二電極

Claims (17)

  1. 一種太陽能電池之製造方法，包含以下步驟：在一紋理化裝置中紋理化一半導體基板之一表面，以蝕刻在該紋理化裝置中之該半導體基板之該表面，從而形成一粗糙結構於該半導體基板之該表面上；形成一臨時層於該半導體基板之該表面上，以使得該臨時層圍繞在該紋理化之步驟中形成在該半導體基板之該表面上之一預定區域中之一第一副產品層；以及在一摻雜裝置中，使用一摻雜劑摻雜該半導體基板之該表面，以形成一第一半導體層和設置在該第一半導體層上並且具有不同於該第一半導體層之一極性之一第二半導體層，以及其中，該第一副產品層和該臨時層被同時去除，其中形成該臨時層之步驟包含以下步驟：注入一氮(N)-基氣體、一氫(H)-基氣體、一氧(O)-基氣體、一氟(F)-基氣體以及其一混合的至少一種於該紋理化裝置中；施加電漿至該紋理化裝置；以及調節該紋理化裝置之一內部溫度至一預定第一溫度，其中該預定第一溫度係為100℃或更低。
  2. 根據申請專利範圍第1項之太陽能電池之製造方法，其中該紋理化步驟透過幹法蝕刻而執行。
  3. 根據申請專利範圍第1項之太陽能電池之製造方法，其中形成該臨時層之步驟在該紋理化步驟完成之後在該紋理化裝置中連續執行。
  4. 根據申請專利範圍第1項之太陽能電池之製造方法，其中形成該臨時層之步驟在該紋理化裝置和該摻雜裝置之間所提供之一附屬裝置中執行。
  5. 根據申請專利範圍第1項之太陽能電池之製造方法，其中該第一副產品層和該臨時層之同時去除包含以下步驟：裝載該半導體基板於該摻雜裝置中；提升該摻雜裝置之一內部溫度至低於一摻雜溫度之一預定第二溫度；以及蒸發該第一副產品層和該臨時層，其中該預定第二溫度係為150℃或更高。
  6. 根據申請專利範圍第5項之太陽能電池之製造方法，其中該摻雜之步驟在蒸發該第一副產品層和該臨時層之步驟之後執行，以及然後排放殘留在該摻雜裝置中之氣體。
  7. 根據申請專利範圍第1項之太陽能電池之製造方法，其中該第一副產品層和該臨時層之同時去除包含以下步驟：裝載該半導體基板於設置在該紋理化裝置和該摻雜裝置之間之一高溫腔中；提升該高溫腔之一內部溫度至一預定第二溫度；以及蒸發該第一副產品層和該臨時層，其中該預定第二溫度係為150℃或更高。
  8. 一種太陽能電池之製造方法，包含以下步驟： 在一紋理化裝置中紋理化一半導體基板之一表面，以蝕刻該半導體基板之該表面，從而形成一粗糙結構於該半導體基板之該表面上；在一摻雜裝置中，使用一摻雜劑摻雜該半導體基板之該表面，以形成一第一半導體層和設置在該第一半導體層上並且具有不同於該第一半導體層之一極性之一第二半導體層，以及在該摻雜之步驟中，去除形成在該第二半導體層上之一第二副產品層，其中，一臨時層係形成在該半導體基板之表面上，以使得該臨時層圍繞在該紋理化之步驟中形成在該半導體基板之表面上之一預定區域中之一第一副產品層，並且該第一副產品層和該臨時層被同時去除，其中形成該臨時層之步驟包含以下步驟：注入一氮(N)-基氣體、一氫(H)-基氣體、一氧(O)-基氣體、一氟(F)-基氣體以及其一混合的至少一種於該紋理化裝置中；施加電漿至該紋理化裝置；以及調節該紋理化裝置之一內部溫度至一預定第一溫度，其中該預定第一溫度係為100℃或更低。
  9. 根據申請專利範圍第8項之太陽能電池之製造方法，其中該臨時層係為該第二副產品層。
  10. 根據申請專利範圍第9項之太陽能電池之製造方法，其中執行該摻雜之步驟，以使得該第二副產品層圍繞該第一副產品層和該半導體基板之頂表面。
  11. 根據申請專利範圍第9項之太陽能電池之製造方法，其中該第一副產品層和該臨時層兩者在去除該第二副產品層之步驟中被去除。
  12. 根據申請專利範圍第8項之太陽能電池之製造方法，其中去除該第二副產品之步驟透過幹法蝕刻執行。
  13. 一種太陽能電池之製造方法，包含以下步驟：紋理化一半導體基板之一表面，以透過反應式離子蝕刻而蝕刻該半導體基板之該表面，從而形成一粗糙結構於該半導體基板之該表面上；形成一臨時層於該半導體基板之該表面上，以使得該臨時層圍繞在該紋理化之步驟中形成在該半導體基板之該表面上之一預定區域中之一第一副產品層；以及去除該第一副產品層，該第一副產品層包含透過反應式離子蝕刻形成於該半導體基板之該表面上的一損壞層和一反應產物，其中，執行去除該第一副產品層之該步驟，以使得該粗糙結構之一峰頂具有一圓形形狀，其中形成該臨時層之步驟包含以下步驟：注入一氮(N)-基氣體、一氫(H)-基氣體、一氧(O)-基氣體、一氟(F)-基氣體以及其一混合的至少一種於該紋理化裝置中； 施加電漿至該紋理化裝置；以及調節該紋理化裝置之一內部溫度至一預定第一溫度，其中該預定第一溫度係為100℃或更低。
  14. 根據申請專利範圍第13項之太陽能電池之製造方法，其中該圓形形狀粗糙結構具有100nm至500nm之一寬度(L)和50nm至400nm之一高度(H)。
  15. 根據申請專利範圍第13項之太陽能電池之製造方法，其中去除一第一副產品層之該步驟使用SF6和Cl2之一混合氣體而執行，以及SF6和Cl2之一混合比例(sccm)為SF6：Cl2=3：(1至3)。
  16. 根據申請專利範圍第13項之太陽能電池之製造方法，其中去除一第一副產品層之步驟在7kw至15kw之一射頻(RF)功率下以及0.2托至0.5托之一腔之一內部壓力下執行。
  17. 根據申請專利範圍第13項之太陽能電池之製造方法，其中該紋理之步驟和去除一第一副產品層之步驟在相同的反應式離子蝕刻裝置中連續執行。
TW101147657A 2011-12-16 2012-12-14 太陽能電池之製造方法 TWI572052B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020110135989A KR102049604B1 (ko) 2011-12-16 2011-12-16 태양전지 및 그 제조 방법
KR1020120128973A KR101915161B1 (ko) 2012-11-14 2012-11-14 태양전지의 제조방법

Publications (2)

Publication Number Publication Date
TW201334214A TW201334214A (zh) 2013-08-16
TWI572052B true TWI572052B (zh) 2017-02-21

Family

ID=48612837

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101147657A TWI572052B (zh) 2011-12-16 2012-12-14 太陽能電池之製造方法

Country Status (4)

Country Link
US (1) US9202965B2 (zh)
CN (1) CN104126233B (zh)
TW (1) TWI572052B (zh)
WO (1) WO2013089473A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150192702A1 (en) * 2012-11-16 2015-07-09 Nalux Co., Ltd. Mold, optical element and method for manufacturing the same
KR101680036B1 (ko) * 2015-07-07 2016-12-12 엘지전자 주식회사 태양 전지 및 이의 제조 방법
US9704712B1 (en) * 2015-12-30 2017-07-11 Infineon Technologies Ag Method of making a semiconductor device formed by thermal annealing
KR20190068351A (ko) * 2017-12-08 2019-06-18 삼성에스디아이 주식회사 태양전지 셀
CN116885046B (zh) * 2023-09-07 2023-11-17 无锡松煜科技有限公司 一种单晶硅片制绒方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101853897A (zh) * 2010-03-31 2010-10-06 晶澳(扬州)太阳能光伏工程有限公司 一种n型晶体硅局部铝背发射极太阳电池的制备方法
TW201104889A (en) * 2009-06-10 2011-02-01 Thinsilicon Corp Photovoltaic modules and methods for manufacturing photovoltaic modules having tandem semiconductor layer stacks
US20110253210A1 (en) * 2010-04-14 2011-10-20 Kyoungsoo Lee Solar cell and method for manufacturing the same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4247964B2 (ja) * 2003-03-17 2009-04-02 京セラ株式会社 太陽電池素子の形成方法
JP2007142471A (ja) 2007-02-23 2007-06-07 Kyocera Corp 太陽電池の製造方法
EP2409335B1 (en) * 2009-03-17 2018-06-06 IMEC vzw Method for plasma texturing using two dry etching steps
KR101225978B1 (ko) * 2009-06-25 2013-01-24 엘지전자 주식회사 태양전지 및 그 제조방법
KR101254565B1 (ko) 2009-07-06 2013-04-15 엘지전자 주식회사 태양 전지용 기판의 텍스처링 방법 및 태양 전지의 제조 방법
KR20110004133A (ko) 2009-07-07 2011-01-13 주식회사 메르디안솔라앤디스플레이 솔라셀 및 이의 제조 방법
NL2003390C2 (en) * 2009-08-25 2011-02-28 Stichting Energie Solar cell and method for manufacturing such a solar cell.
US8790957B2 (en) * 2010-03-04 2014-07-29 Sunpower Corporation Method of fabricating a back-contact solar cell and device thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201104889A (en) * 2009-06-10 2011-02-01 Thinsilicon Corp Photovoltaic modules and methods for manufacturing photovoltaic modules having tandem semiconductor layer stacks
CN101853897A (zh) * 2010-03-31 2010-10-06 晶澳(扬州)太阳能光伏工程有限公司 一种n型晶体硅局部铝背发射极太阳电池的制备方法
US20110253210A1 (en) * 2010-04-14 2011-10-20 Kyoungsoo Lee Solar cell and method for manufacturing the same

Also Published As

Publication number Publication date
CN104126233B (zh) 2016-08-24
TW201334214A (zh) 2013-08-16
US20140302620A1 (en) 2014-10-09
WO2013089473A1 (ko) 2013-06-20
US9202965B2 (en) 2015-12-01
CN104126233A (zh) 2014-10-29

Similar Documents

Publication Publication Date Title
Yoo et al. Large-area multicrystalline silicon solar cell fabrication using reactive ion etching (RIE)
US20110272020A1 (en) Solar cell and method for producing a solar cell from a silicon substrate
US7838400B2 (en) Rapid thermal oxide passivated solar cell with improved junction
TWI572052B (zh) 太陽能電池之製造方法
US20090199901A1 (en) Photovoltaic device comprising a sputter deposited passivation layer as well as a method and apparatus for producing such a device
EP3618124B1 (en) Solar battery element and solar battery element manufacturing method
CN102449738B (zh) 用于制造具有选择性发射极的太阳能电池的方法
JP2004172271A (ja) 太陽電池の製造方法及び太陽電池
JP2005183469A (ja) 太陽電池セル
JP6426486B2 (ja) 太陽電池素子の製造方法
TWI650872B (zh) 太陽能電池及其製造方法、太陽能電池模組及太陽能電池發電系統
KR101444709B1 (ko) 기판형 태양전지 및 그 제조방법
EP2088630A1 (en) Photovoltaic device comprising a sputter deposited passivation layer as well as method and apparatus for producing such a device
KR20100004193A (ko) 기판형 태양전지의 제조방법
JP4996025B2 (ja) 太陽電池の製造方法
KR102049604B1 (ko) 태양전지 및 그 제조 방법
TWI629804B (zh) 太陽電池之製造方法
KR101855209B1 (ko) 태양전지의 제조 방법 및 제조 시스템
KR101555955B1 (ko) 기판형 태양전지의 제조방법
JP2018142703A (ja) 太陽電池及びその製造方法
KR101915161B1 (ko) 태양전지의 제조방법
KR20040100407A (ko) 중공음극 플라즈마로 전극을 분리한 실리콘 태양전지 및이의 제조방법
KR102432550B1 (ko) 태양전지의 제조 방법 및 제조 시스템
CN113948589B (zh) 一种p型电池及其制作方法
KR101415320B1 (ko) 기판형 태양전지의 제조방법