WO2013088493A1 - 回路基板、および回路基板の製造方法 - Google Patents

Abstract

　回路基板（１）は、基板（１１）と、基板（１１）上に設けられた第一回路（１２）と、第一回路（１２）から電気的に独立する状態で、基板（１１）上に設けられた第二回路（１３）と、第一回路（１２）に電気的に接続され、かつ、第二回路（１３）から電気的に独立する状態で、基板（１１）上に設けられた第一端子（１４）と、第二回路（１３）に電気的に接続され、かつ、第一回路（１２）から電気的に独立する状態で、基板（１１）上に設けられた第二端子（１５）と、第一端子（１４）および第二端子（１５）から電気的に独立する状態で、基板（１１）上に設けられた導電体のショート用ランド（１６）と、を備え、ショート用ランド（１６）は、当該ショート用ランド（１６）の全体が第一端子（１４）と第二端子（１５）と間のスペースに位置するように設けられた。

Description

回路基板、および回路基板の製造方法

　本発明は、回路基板、および回路基板の製造方法に関する。

　従来、予め基本的な配線を基板上に印刷することで、技術開発期間の短縮に対応可能な回路基板が知られている（例えば、特許文献１，２参照）。このような回路基板では、電気的にオープンな状態で設けられ、かつ、それぞれ異なる回路に電気的に接続された一対のランド間に、チップ部品を実装したり、その両ランド同士をショートさせたりすることで、配線を組み換えたり、回路間の接続抵抗を変更できるようになっている。

　特許文献１の構成では、回路基板上の一対のランドに、略Ｌ字状の電極がそれぞれ一体的に形成されている。この略Ｌ字状の電極は、その先端同士が、所定の隙間を設けて互いに絡み合うように設けられている。
　そして、両ランドをショートする際には、略Ｌ字状の電極同士を導通させ、チップ部品を実装する際には、チップ部品の電極部を各ランドに導通させる。

　また、特許文献２の構成では、回路基板上の一対のチップランドの間に、略コ字型の短絡用ランドパターンが設けられている。短絡用ランドパターンは、互いに対向する一対の脚部形状部が、各チップランドの近傍に位置し、一対の脚部形状部の端部同士を連結する短首部形状部が、各チップランドの並び方向に沿って設けられている。また、一対の脚部形状部の間には、一方のグランドパターンが設けられている。さらに、短首形状部を挟んで一方のグランドパターンと反対側には、他方のグランドパターンが設けられている。
　そして、両チップランドをショートする際には、チップランドと脚部形状部とを導通させ、チップ部品を実装する際には、短絡用ランドパターンと一対のグランドパターンとを導通させる。

特開２００２－２７１００８号公報 特開２００６－１３１６４号公報

　しかしながら、特許文献１のような構成では、略Ｌ字状の電極が互いに絡み合うような複雑な形状のため、微細なパターンの回路基板に適用する場合には、電極同士がつながらないようにするために、高度な加工精度が必要となる。
　また、特許文献２のような構成では、一対の脚部形状部の間にグランドパターンが配置されており、両チップランドをショートする際には、グランドパターンに半田が塗布されないようにする必要がある。このため、当該構成を微細なパターンの回路基板に適用する場合には、高精度な半田の塗布技術が必要となる。

　本発明は、微細な回路パターンを容易に形成することが可能であり、かつ、回路同士を容易にショートさせることが可能な回路基板、および回路基板の製造方法を提供することを１つの目的とする。

　本発明の回路基板は、基板と、前記基板上に設けられた第一回路と、前記第一回路から電気的に独立する状態で、前記基板上に設けられた第二回路と、前記第一回路に電気的に接続され、かつ、前記第二回路から電気的に独立する状態で、前記基板上に設けられた第一端子と、前記第二回路に電気的に接続され、かつ、前記第一回路から電気的に独立する状態で、前記基板上に設けられた第二端子と、前記第一端子および前記第二端子から電気的に独立する状態で、前記基板上に設けられた導電体のショート用ランドと、を備え、前記ショート用ランドは、当該ショート用ランドの全体が前記第一端子と前記第二端子との間のスペースに位置するように設けられたことを特徴とする。

　本発明の回路基板の製造方法は、基板上に、第一回路と、前記第一回路から電気的に独立する第二回路と、前記第一回路に電気的に接続され、かつ、前記第二回路から電気的に独立する第一端子と、前記第二回路に電気的に接続され、かつ、前記第一回路から電気的に独立する第二端子と、前記第一端子および前記第二端子から電気的に独立し、かつ、全体が前記第一端子と前記第二端子との間のスペースに位置するように設けられた導電体のショート用ランドと、を形成し、開口部を有するスクリーンマスクを前記基板上に配置し、前記開口部内に半田を塗布することで、前記第一端子と前記第二端子と前記ショート用ランドとを電気的に接続することを特徴とする。

本発明の実施形態における回路基板を示す平面図。 前記実施形態における回路基板の第一回路および第二回路がショートした状態を示す平面図。 前記実施形態における回路基板の第一回路および第二回路をチップ抵抗で接続した状態を示す平面図。 前記実施形態における回路基板の製造方法を示すフローチャート。 前記実施形態における回路基板とスクリーンマスクとの関係を示す斜視図。 前記実施形態における回路基板に半田が塗布された直後の状態を示す平面図。 前記実施形態におけるチップ抵抗がずれた状態で配置された状態を示す平面図。 比較例におけるチップ抵抗がずれた状態で配置された状態を示す平面図。

｛回路基板の構成｝
　図１において、回路基板１は、板状の基板１１を備える。この基板１１上には、互いに電気的に独立する第一回路１２と第二回路１３とが設けられている。また、第一回路１２と第二回路１３との間には、第一配線１７を介して第一回路１２に電気的に接続された長方形状の第一端子１４と、第二配線１８を介して第二回路１３に電気的に接続された長方形状の第二端子１５と、第一端子１４および第二端子１５から電気的に独立する長方形状のショート用ランド１６とが設けられている。

　第一端子１４、第二端子１５、およびショート用ランド１６は、導電性を有し、例えば銅箔で形成されている。また、ショート用ランド１６は、当該ショート用ランド１６全体が第一端子１４と第二端子１５との間のスペースに位置するように設けられている。
　具体的に、第一端子１４の高さ寸法Ｈ１（長手方向（基板１１の面方向に沿う特定方向）の寸法）と、第二端子１５の高さ寸法Ｈ２と、ショート用ランド１６の高さ寸法Ｈ３とは、同じ大きさに設定されている。また、第一端子１４と第二端子１５とショート用ランド１６とは、上端（長手方向の一端）が第一仮想直線Ｍ１上に位置し、かつ、下端（長手方向の他端）が第二仮想直線Ｍ２上に位置するように設けられている。
　さらに、第一端子１４の幅寸法Ｌ１（短手方向の寸法）と第二端子１５の幅寸法Ｌ２とは、同じ大きさに設定されている。また、ショート用ランド１６の幅寸法Ｌ３は、幅寸法Ｌ１、幅寸法Ｌ２よりも小さく設定されている。
　そして、第一端子１４とショート用ランド１６との隙間寸法Ｌ４、および、第二端子１５とショート用ランド１６との隙間寸法Ｌ５は、同じ大きさ、例えば０．１ｍｍに設定されている。また、隙間寸法Ｌ４および隙間寸法Ｌ５は、後述するチップ抵抗３の第一抵抗端子３１の幅寸法Ｌ６および第二抵抗端子３２の幅寸法Ｌ７よりも小さく設定されている。

　なお、高さ寸法Ｈ１と高さ寸法Ｈ２と高さ寸法Ｈ３とが同じ大きさとは、厳密な意味での同じ大きさという意味に加えて、製造上の誤差が生じた場合も含む意味である。
　すなわち、本発明における「前記第一端子における前記基板の面方向に沿う特定方向の寸法と、前記第二端子における前記特定方向の寸法と、前記ショート用ランドにおける前記特定方向の寸法とは、同じ大きさに設定され」とは、第一端子、第二端子、およびショート用ランドの特定方向の寸法が厳密な意味での同じ大きさという意味に加えて、製造上の誤差がある場合も含む意味である。

　このような回路基板１において、第一回路１２と第二回路１３とをショートする際には、図２に示すように、第一端子１４と第二端子１５とショート用ランド１６との上に半田２を塗布することで、第一回路１２と第二回路１３とを電気的に接続する。
　また、回路基板１において、第一回路１２と第二回路１３とを所定の抵抗値を有する抵抗を介して電気的に接続する際には、図３に示すように、図示しない半田を介して第一端子１４と第二端子１５とにチップ抵抗３を接続する。このチップ抵抗３は、それぞれ導電性を有する第一抵抗端子３１および第二抵抗端子３２と、第一抵抗端子３１および第二抵抗端子３２を連結する抵抗部３３とを備える。抵抗部３３は、所定の抵抗値を有する図示しない抵抗が、導電性を有さないセラミック製の被覆部材により覆われた構成を有している。そして、第一抵抗端子３１を第一端子１４に電気的に接続し、第二抵抗端子３２を第二端子１５に電気的に接続することで、第一回路１２と第二回路１３とが所定の抵抗値の抵抗を介して電気的に接続される。

｛回路基板の製造方法｝
　次に、回路基板１の製造方法を説明する。
　まず、図４に示すように、基板１１上に回路パターンを形成する（ステップＳ１）。具体的には、図１に示すように、基板１１上に、第一回路１２、第二回路１３、第一端子１４、第二端子１５、ショート用ランド１６、第一配線１７、第二配線１８を形成する。
　次に、図３に示すように、抵抗値が０Ωのチップ抵抗３を回路基板１に取り付ける（ステップＳ２）。具体的には、第一抵抗端子３１を第一端子１４に電気的に接続し、第二抵抗端子３２を第二端子１５に電気的に接続する。このようにチップ抵抗３を回路基板１に取り付けることによって、第一回路１２と第二回路１３とが０Ωの抵抗を介して接続される、すなわち第一回路１２と第二回路１３とがショートする。

　次に、図４に示すように、チップ抵抗３で接続された第一回路１２と第二回路１３の性能に問題がないかを確認する（ステップＳ３）。
　このステップＳ３において、性能に問題がないと判断した場合は、半田２を用いて第一回路１２と第二回路１３とをショートさせた回路基板１の量産を開始する（ステップＳ４）。

　具体的には、ステップＳ４では、図５に示すように、スクリーンマスク４を用いたスクリーン印刷法によって半田２の塗布を行う。このスクリーンマスク４には、長方形状の開口部４１が設けられている。開口部４１は、第一端子１４と第二端子１５とショート用ランド１６との全てを囲む形状を有している。すなわち、開口部４１の面積は、第一端子１４の面積と、第二端子１５の面積と、ショート用ランド１６の面積との合計面積よりも大きくなっている。
　このようなスクリーンマスク４を用いることによって、図６に示すように、半田２を塗布した直後には、固化していない半田２が、第一端子１４と第二端子１５とショート用ランド１６とが配置された領域よりも大きい領域を、覆う状態で設けられることとなる。そして、時間の経過とともに、半田２が第一端子１４、第二端子１５、およびショート用ランド１６の表面張力によって収縮し、図２に示すように、第一端子１４、第二端子１５、ショート用ランド１６の全面が半田２で被覆された状態となる。また、半田２の塗布面積が第一端子１４、第二端子１５、およびショート用ランド１６の合計面積よりも大きいため、第一端子１４、第二端子１５、およびショート用ランド１６の被覆に用いられなかった半田２が、第一端子１４とショート用ランド１６との隙間、および第二端子１５とショート用ランド１６との隙間に残存した状態となる。
　以上の現象により、第一端子１４と第二端子１５とショート用ランド１６とが半田２で電気的に接続された状態となり、第一回路１２と第二回路１３とがショートした回路基板１が製造される。

　一方、ステップＳ３において、性能に問題があると判断した場合は、抵抗値が０Ωを超えるチップ抵抗３を用いて第一回路１２と第二回路１３とを電気的に接続した回路基板１の量産を開始する（ステップＳ５）。すなわち、０Ωを超える抵抗で第一回路１２と第二回路１３とを電気的にすることで、性能を適切に調整した回路基板１の量産を開始する。
　具体的には、ステップＳ５では、半田を用いて、チップ抵抗３の第一抵抗端子３１および第二抵抗端子３２を第一端子１４および第二端子１５にそれぞれ接続する。

　ここで、ステップＳ５において、図７に示すように、チップ抵抗３の取り付け位置がずれてしまう場合が考えられる。
　しかし、回路基板１には第一端子１４および第二端子１５から電気的に独立したショート用ランド１６が存在し、かつ、隙間寸法Ｌ４および隙間寸法Ｌ５が第一抵抗端子３１の幅寸法Ｌ６および第二抵抗端子３２の幅寸法Ｌ７よりも小さいため、第一抵抗端子３１が第一端子１４およびショート用ランド１６のみに電気的に接続され、第二抵抗端子３２が第二端子１５のみに電気的に接続されることとなる。したがって、第一回路１２と第二回路１３とが０Ωを超える抵抗を介して接続されることに変わりはなく、性能が適切に調整された回路基板１を製造することが可能となる。
　一方で、図８に示すように、上記特許文献１の構成のように、ショート用ランド１６を設けないで、第一配線１７を介して第一回路１２に接続された第一端子９４と、第二配線１８を介して第二回路１３に接続された第二端子９５とのみを設ける比較例の場合には、チップ抵抗３の取り付け位置がずれると、第一抵抗端子３１が第一端子９４および第二端子９５の両方に電気的に接続され、第二抵抗端子３２が第二端子９５に電気的に接続されてしまうこととなる。このため、第一回路１２と第二回路１３とが０Ωを超える抵抗を介して接続された状態ではなく、ショートした状態となり、性能に問題がある回路基板１が製造されてしまう。

　｛実施形態の作用効果｝
　上述したような実施形態では、以下のような作用効果を奏することができる。
　（１）回路基板１に、第一回路１２に電気的に接続された第一端子１４と、第二回路１３に電気的に接続された第二端子１５との間に、第一端子１４および第二端子１５から電気的に独立したショート用ランド１６を設けている。そして、ショート用ランド１６全体が第一端子１４と第二端子１５との間のスペースに位置するように、ショート用ランド１６を設けている。
　このため、第一端子１４、第二端子１５、およびショート用ランド１６として、例えば長方形状などの単純な形状のものを採用することができる。したがって、回路基板１に微細な回路パターンを容易に形成できる。さらに、第一端子１４と第二端子１５との間のスペースにショート用ランド１６のみしか設けられていないため、当該スペースを埋める状態に半田２を塗布するだけの簡単な方法で、第一回路１２と第二回路１３とをショートさせることができる。

　（２）第一端子１４、第二端子１５、およびショート用ランド１６を、それらの高さ寸法Ｈ１，高さ寸法Ｈ２，高さ寸法Ｈ３が同じ大きさであり、かつ、それらの上端および下端がそれぞれ第一仮想直線Ｍ１および第二仮想直線Ｍ２上に位置するように設けている。
　ここで、ショート用ランド１６の高さ寸法Ｈ３が、第一端子１４および第二端子１５の高さ寸法Ｈ１，高さ寸法Ｈ２よりも極端に小さい場合には、ショート用ランド１６の表面張力が第一端子１４および第二端子１５の表面張力よりも極端に小さくなる。このため、当該表面張力の差によって、半田２が第一端子１４上および第二端子１５上のみに収縮し、ショート用ランド１６上に収縮しないこととなり、第一回路１２と第二回路１３とをショートさせることができないおそれがある。
　これに対して、本実施形態では、第一端子１４、第二端子１５、およびショート用ランド１６の表面張力に大きな差が生じることが無く、半田２によって第一回路１２と第二回路１３とを適切にショートさせることができる。

　（３）半田２を塗布するスクリーンマスク４の開口部４１を、第一端子１４と第二端子１５とショート用ランド１６との全てを囲む長方形状に形成している。
　ここで、第一端子１４と第二端子１５とショート用ランド１６との全てを囲まない形状の開口部４１を適用した場合には、半田２の塗布面積が第一端子１４と第二端子１５とショート用ランド１６との合計面積よりも小さくなるおそれがある。このような場合には、収縮した半田２が第一端子１４と第二端子１５とショート用ランド１６とを被覆することのみに用いられ、第一端子１４とショート用ランド１６との隙間、あるいは第二端子１５とショート用ランド１６との隙間に半田２が残存しないおそれがある。このため、第一回路１２と第二回路１３とをショートさせることができないおそれがある。
　これに対して、本実施形態では、半田２の塗布面積が第一端子１４と第二端子１５とショート用ランド１６との合計面積よりも大きいため、収縮した半田２が第一端子１４と第二端子１５とショート用ランド１６とを被覆することに用いられるとともに、当該被覆に用いられなかった半田２が第一端子１４とショート用ランド１６との隙間、および第二端子１５とショート用ランド１６との隙間に残存することとなる。このため、第一回路１２と第二回路１３とを適切にショートさせることができる。

［変形例］
　なお、本発明は前述の実施形態に限定されるものではなく、本発明の目的を達成できる範囲での変形、改良などは本発明に含まれるものである。
　例えば、上記実施形態において、第一端子１４、第二端子１５、およびショート用ランド１６として長方形状のものを適用したが、円形状や楕円形状さらには多角形状のものを適用してもよい。さらには、第一端子１４、第二端子１５、およびショート用ランド１６は、同じ大きさであってもよいし異なる大きさであってもよい。
　また、半田２を第一端子１４とショート用ランド１６との隙間、第二端子１５とショート用ランド１６との隙間、およびショート用ランド１６上に位置させることが可能であれば、ショート用ランド１６の上端および下端のうち少なくとも一方が第一仮想直線Ｍ１あるいは第二仮想直線Ｍ２上に位置しなくてもよいし、開口部４１を介した半田２の塗布面積を第一端子１４と第二端子１５とショート用ランド１６との合計面積よりも小さくしてもよい。

　　１…回路基板
　　２…半田
　　４…スクリーンマスク
　１１…基板
　１２…第一回路
　１３…第二回路
　１４…第一端子
　１５…第二端子
　１６…ショート用ランド
　４１…開口部
　Ｍ１…第一仮想直線
　Ｍ２…第二仮想直線

Claims (5)

1. 　基板と、
   　前記基板上に設けられた第一回路と、
   　前記第一回路から電気的に独立する状態で、前記基板上に設けられた第二回路と、
   　前記第一回路に電気的に接続され、かつ、前記第二回路から電気的に独立する状態で、前記基板上に設けられた第一端子と、
   　前記第二回路に電気的に接続され、かつ、前記第一回路から電気的に独立する状態で、前記基板上に設けられた第二端子と、
   　前記第一端子および前記第二端子から電気的に独立する状態で、前記基板上に設けられた導電体のショート用ランドと、を備え、
   　前記ショート用ランドは、当該ショート用ランドの全体が前記第一端子と前記第二端子との間のスペースに位置するように設けられたことを特徴とする回路基板。
2. 　請求項１に記載の回路基板において、
   　前記第一端子における前記基板の面方向に沿う特定方向の寸法と、前記第二端子における前記特定方向の寸法と、前記ショート用ランドにおける前記特定方向の寸法とは、同じ大きさに設定され、
   　前記第一端子と前記第二端子と前記ショート用ランドとは、前記特定方向の一端が第一仮想直線上に位置し、かつ、前記特定方向の他端が第二仮想直線上に位置するように設けられたことを特徴とする回路基板。
3. 　請求項１または請求項２に記載の回路基板において、
   　前記第一端子と前記第二端子と前記ショート用ランドとが、半田によって電気的に接続されたことを特徴とする回路基板。
4. 　基板上に、
   　第一回路と、
   　前記第一回路から電気的に独立する第二回路と、
   　前記第一回路に電気的に接続され、かつ、前記第二回路から電気的に独立する第一端子と、
   　前記第二回路に電気的に接続され、かつ、前記第一回路から電気的に独立する第二端子と、
   　前記第一端子および前記第二端子から電気的に独立し、かつ、全体が前記第一端子と前記第二端子との間のスペースに位置するように設けられた導電体のショート用ランドと、を形成し、
   　開口部を有するスクリーンマスクを前記基板上に配置し、
   　前記開口部内に半田を塗布することで、前記第一端子と前記第二端子と前記ショート用ランドとを電気的に接続することを特徴とする回路基板の製造方法。
5. 　請求項４に記載の回路基板の製造方法において、
   　前記スクリーンマスクの前記開口部は、前記第一端子と前記第二端子と前記ショート用ランドとの全てを囲む形状を有することを特徴とする回路基板の製造方法。

Images