WO2013046991A1 - 三次元実装装置 - Google Patents

三次元実装装置 Download PDF

Info

Publication number
WO2013046991A1
WO2013046991A1 PCT/JP2012/070868 JP2012070868W WO2013046991A1 WO 2013046991 A1 WO2013046991 A1 WO 2013046991A1 JP 2012070868 W JP2012070868 W JP 2012070868W WO 2013046991 A1 WO2013046991 A1 WO 2013046991A1
Authority
WO
WIPO (PCT)
Prior art keywords
chip
dimensional mounting
portions
chuck
mounting apparatus
Prior art date
Application number
PCT/JP2012/070868
Other languages
English (en)
French (fr)
Inventor
小林　将人
到 飯田
杉山　雅彦
真二郎 渡辺
Original Assignee
東京エレクトロン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東京エレクトロン株式会社 filed Critical 東京エレクトロン株式会社
Publication of WO2013046991A1 publication Critical patent/WO2013046991A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75251—Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75253—Means for applying energy, e.g. heating means adapted for localised heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/755—Cooling means
    • H01L2224/75502—Cooling means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/758—Means for moving parts
    • H01L2224/75841—Means for moving parts of the bonding head
    • H01L2224/75842—Rotational mechanism
    • H01L2224/75843—Pivoting mechanism
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Definitions

  • the present invention relates to a three-dimensional mounting apparatus for stacking a plurality of chips.
  • a three-dimensional mounting method for manufacturing a semiconductor device by stacking a plurality of IC substrates (chips) has been developed.
  • a wiring made of a conductor penetrating the chip in the thickness direction, for example, TSV (Through Silicon Via) is formed, and an electrode pad formed at the end of the wiring of one chip is formed.
  • a circuit is formed three-dimensionally by bonding with solder bumps formed at the end of the wiring of another chip.
  • a COW (Chip On Wafer) method, a COC (Chip On Chip) method, or the like is known.
  • each chip is temporarily bonded prior to the main bonding between the chips, and the plurality of temporarily bonded chips are finally bonded by reflow. It is known (see, for example, Patent Document 1).
  • a set of a plurality of stacked chips constituting a semiconductor device in one chamber, for example, a reflow furnace, is reflowed one by one. From this point of view, the reflow of one laminated chip is performed within a few seconds, and the laminated chip for reflow is heated and the laminated chip after reflow is rapidly cooled.
  • An object of the present invention is to provide a three-dimensional mounting apparatus capable of further improving the throughput of manufacturing a semiconductor device and preventing deterioration in the quality of the manufactured semiconductor device.
  • a base portion and a plurality of separation portions each having a planar arrangement surface configured to be separable from the base portion are provided, and each of the plurality of separation portions is A plurality of stacked chips, each of which is a set of chips formed by stacking a plurality of chips, are disposed on the placement surface, a transport unit that transports each of the stacked chips placed on each placement surface, and the plurality of separations.
  • a storage chamber for storing a portion, a plurality of mounting portions for mounting the plurality of separation portions in the storage chamber, and the plurality of separation portions mounted on the plurality of mounting portions in the storage chamber
  • Each of the plurality of mounting portions and each of the plurality of pressing portions are each a heating device.
  • each of the plurality of placement portions is disposed in one-to-one correspondence with each of the plurality of separation portions, and each of the plurality of pressing portions is provided for each of the stacked chips disposed on each of the placement surfaces.
  • Each of the plurality of placement portions and the plurality of pressing portions are arranged to correspond to each other, and move so as to close between the plurality of placement portions and the plurality of pressing portions.
  • a featured three-dimensional mounting apparatus is provided.
  • each of the plurality of pressing portions includes a contact portion that contacts the upper surface of the multilayer chip and a support portion that supports the corresponding contact portion, and the support portion includes a spherically-shaped recess.
  • the said contact part has a ball-shaped convex part, the said convex part is fitted by the said recessed part, and the said contact part is attached to the said support part.
  • the storage chamber can be divided into an upper part and a lower part, and a moving force for moving the transfer part in a predetermined direction is loaded on the base part of the transfer part, After the processing is performed on each of the laminated chips arranged on the arrangement surface in the separation unit, when the transfer unit moves in the predetermined direction, the storage chamber is divided and exits from the moving path of the transfer unit. It is preferable to do.
  • the base portion when the plurality of separation portions are accommodated in the accommodation chamber, the base portion may be sandwiched between an upper portion and a lower portion of the accommodation chamber, and the plurality of separation portions may be separated from the sandwiched base portion.
  • the base portion when the plurality of separation portions are accommodated in the accommodation chamber, the base portion may be sandwiched between an upper portion and a lower portion of the accommodation chamber, and the plurality of separation portions may be separated from the sandwiched base portion.
  • a plurality of placement portions for placing a plurality of separation portions each having a placement surface on which each of the multilayer chips is placed, and each of the multilayer chips placed on the placement surfaces in the plurality of separation portions; At least one of the plurality of opposed pressing parts moves so as to be packed between the plurality of mounting parts and the plurality of pressing parts, and each of the plurality of mounting parts and each of the plurality of pressing parts has a built-in heating device. Therefore, the plurality of laminated chips arranged in the plurality of separation parts are simultaneously pressed and heated. As a result, a plurality of semiconductor devices can be manufactured at the same time, and the manufacturing throughput per semiconductor device can be further improved.
  • the manufacturing throughput per semiconductor device is further improved, it is possible to sufficiently secure the time for heating and cooling the laminated chip, thereby stabilizing the molten form and solidified form of the solder. As a result, it is possible to prevent deterioration of the quality of the manufactured semiconductor device.
  • each of the plurality of placement units is arranged in a one-to-one correspondence with each of the plurality of separation units, and each of the plurality of pressing units is in a one-to-one correspondence with each of the multilayer chips arranged on each arrangement surface. Since each of the laminated chips can be pressed independently from the other laminated chips, each laminated chip can be reliably pressed even if the height of each laminated chip is different. . As a result, it is possible to prevent variations in the quality of each semiconductor device to be manufactured.
  • FIG. 2 is a cross-sectional view schematically illustrating a configuration of a laminated chip on which the three-dimensional mounting apparatus in FIG. 1 performs reflow processing, and is a diagram illustrating a configuration after performing reflow processing.
  • FIG. 4 is an enlarged cross-sectional view schematically showing the configuration of the chuck in FIG. 3.
  • FIG. 5 is a process diagram showing a process for returning the chuck surface of the chuck head to the horizontal in the chuck of FIG. 4.
  • FIG. 5 is a process diagram showing a process for returning the chuck surface of the chuck head to the horizontal in the chuck of FIG. 4.
  • FIG. 5 is a process diagram showing a process for returning the chuck surface of the chuck head to the horizontal in the chuck of FIG. 4.
  • FIG. 1 is a plan view showing an arrangement state of a three-dimensional mounting apparatus and a chip stacking apparatus according to the present embodiment.
  • FIG. 1 for simplicity of explanation, both the stacking apparatus and the three-dimensional mounting apparatus are shown with the upper mechanism removed.
  • the chip stacking device 10 and the three-dimensional mounting device 11 are arranged in a line, and a belt conveyor 12 is stretched between the stacking device 10 and the three-dimensional mounting device 11.
  • the laminating apparatus 10 moves a chip place 15 on which a dicing film 14 on which a plurality of IC circuits (chips) 13 are arranged, a transport tray 16 (transport section) carried on the belt conveyor 12, and a chip 13 are moved.
  • a tool exchange unit 20 on which various head tools are placed.
  • the pickup unit 17 picks one chip 13 from the chip storage 15 and moves it to the immersion unit 18, so that the lower surface of the chip 13 is immersed in the solder paste, and the solder paste is attached to the lower surface. Then, the chip 13 is moved to the camera unit 19 to photograph the lower surface of the chip 13 and the state of the solder paste attached to the lower surface is confirmed. Thereafter, the chip 13 is moved to the transport tray 16 and placed on another chip 13 already arranged on the transport tray 16. Thus, a set of chips (hereinafter referred to as “laminated chips”) 21 in which a plurality of chips 13 are stacked is configured on the transport tray 16. In the present embodiment, eight stacked chips 21 are configured on the transport tray 16.
  • the transport tray 16 includes eight inner trays 16a (separating portions) made of rectangular stainless steel plates provided corresponding to the eight laminated chips 21, and an outer tray 16b (base portion) made of stainless steel plates surrounding the inner tray 16a. And a frame-like frame 16c (base) surrounding the outer tray 16b.
  • eight rectangular through holes are provided in the outer tray 16b, and one inner tray 16a is inserted into each of the through holes. The outer peripheral edge of each inner tray 16a is only placed on the inner edge of each through hole in the outer tray 16b.
  • the inner tray 16a and the outer tray 16b are not fixed to each other, and the outer edge of the outer tray 16b It is only placed on the frame 16c, and the outer tray 16b and the frame 16c are not fixed to each other (see FIG. 3 and the like).
  • One laminated chip 21 is arranged on the arrangement surface 16aa which is the surface of each inner tray 16a, the belt conveyor 12 is connected to the frame 16c, and the belt conveyor 12 is driven toward the three-dimensional mounting apparatus 11. By loading force on the frame 16c, the transport tray 16 moves from the stacking apparatus 10 to the three-dimensional mounting apparatus 11.
  • the inner tray 16 a is accommodated in the chamber 27, and the reflow processing is performed on each laminated chip 21 in the chamber 27. Details of the configuration and operation of the three-dimensional mounting apparatus 11 will be described later.
  • FIG. 2A and 2B are cross-sectional views schematically showing a configuration of a laminated chip on which the three-dimensional mounting apparatus in FIG. 1 performs reflow processing
  • FIG. 2A shows a configuration before performing reflow processing
  • FIG. 2B shows reflow processing. The structure after processing is shown.
  • the laminated chip 21 is configured by laminating a plurality of chips 13 on a base chip 22 arranged at the bottom.
  • a plurality of electrode pads 23 are formed on the upper surface of the base chip 22, and a plurality of solder bumps 24 are formed on the lower surface of each chip 13, while a stopper 25 is formed so as to avoid the solder bumps 24.
  • a plurality of electrode pads 26 are formed on the upper surface of the chip 13.
  • the solder bumps 24 on the lower surface of the chip 13 are formed by solder paste attached to the lower surface of the chip 13. Further, a flux (not shown) layer is formed on the surface of each solder bump 24.
  • the solder bump 24 on the lower surface is connected to the electrode pad 26 on the upper surface by wiring penetrating the chip 13 in the thickness direction, for example, TSV (not shown).
  • the chip 13 is stacked on the base chip 22 so that the solder bumps 24 on the lower surface of the chip 13 are brought into contact with the electrode pads 23 on the upper surface of the base chip 22.
  • the chip 13 is stacked on the base chip 22 so that the solder bumps 24 on the lower surface of the other chip 13 are brought into contact with the electrode pads 26, and thereafter, the stacking of the chips 13 is repeated.
  • the stopper 25 of the upper chip 13 is placed on the upper surface of the lower chip 13 before the reflow process is performed on the laminated chip 21. Will not abut.
  • the solder bumps 24 of the upper chip 13 are melted and joined to the electrode pads 26 of the lower chip 13.
  • the upper chip 13 sinks toward the lower chip 13, and the stopper 25 of the upper chip 13 comes into contact with the upper surface of the lower chip 13 (FIG. 2B).
  • a semiconductor device is manufactured from the laminated chip 21.
  • FIG. 3 is a cross-sectional view taken along line III-III in FIG. 1, and schematically shows the configuration of the three-dimensional mounting apparatus in FIG.
  • the three-dimensional mounting apparatus 11 is supported by a chamber 27 (accommodating chamber) that accommodates each inner tray 16 a in the transport tray 16 and a plurality of shafts 41 that are erected upward from the bottom of the chamber 27.
  • an exhaust pipe 30 for adjusting the pressure in the chamber 27 by discharging the gas in the chamber 27.
  • the three-dimensional mounting apparatus 11 includes a vacuum pump, a pressure gauge, a flow meter, a regulator, or the like, or is connected to these devices.
  • the chamber 27 can be divided into an upper part 27a and a lower part 27b.
  • the lower part 27b is supported from the base part 31 of the three-dimensional mounting apparatus 11 via a pillar 32.
  • An outward flange 27ba is formed at the top of the side wall of the lower portion 27b.
  • the height from the bottom of the lower portion 27b to the upper surface of the flange 27ba is from the bottom of the lower portion 27b to the mounting surface 28a that is the upper surface of each lower stage 28. Lower than the height of.
  • the lower stage 28 incorporates a stage heater (heating device) and a heat sink for heat dissipation (cooling device) (both not shown).
  • each of the plurality of lower stages 28 is disposed in one-to-one correspondence with each of the plurality of inner trays 16a. That is, the three-dimensional mounting apparatus 11 includes eight lower stages 28. One inner tray 16a is placed on each placement surface 28a of the plurality of lower stages 28, and the placement surface 28a is kept horizontal.
  • An upper portion 27 a of the chamber 27 is supported by a chamber actuator 38 via a rod 37 from a ceiling plate 36 fixedly supported by a column portion 35 erected from the base portion 31. Is adjusted to control the vertical movement of the upper portion 27a. Further, a hook actuator 45 that controls the protruding amount and rotation of the L-shaped hook 44 that protrudes downward is disposed outside the side wall of the upper portion 27a.
  • Each of the plurality of chucks 29 is arranged in one-to-one correspondence with one laminated chip 21 arranged on the arrangement surface 16aa of the inner tray 16a placed on the lower stage 28.
  • a chuck head 29b (contact portion) having a chuck surface 29a (contact surface) that contacts the upper surface of the multilayer chip 21 and a chuck base 29c (support portion) that supports the chuck head 29b are provided.
  • the chuck head 29b has a spherically-shaped convex portion 29d on the side opposite to the chuck surface 29a, and the chuck 29c has a spherically-shaped concave portion 29e, and the convex portion 29d is fitted into the concave portion 29e.
  • the convex portion 29d is fitted into the concave portion 29e, and the convex portion 29d is in the concave portion 29e. It moves to trace the surface of the sphere of 29e. Thereby, the orientation of the chuck head 29b is freely changed with respect to the chuck base 29c.
  • Each chuck 29 is supported by a rod 42 from the ceiling portion of the upper portion 27a, and the vertical movement is controlled by a chuck actuator 43 that is fixed to the ceiling portion and controls the protruding amount of the rod 42.
  • the chamber actuator 38, the chuck actuator 43, and the hook actuator 45 each incorporate an electric motor (not shown) as a power source, and the amount of protrusion of the rods 37, 42 and the hook 44 is controlled by the electric motor.
  • Each actuator may include an air cylinder, an electromagnetic spring, or the like as a power source instead of an electric motor.
  • FIG. 5A to FIG. 5C are process diagrams showing how the laminated chip is pressed by the chuck of FIG.
  • the rod 42 is extended by the chuck actuator 43 so that the chuck 29 comes into contact with the laminated chip 21 on the arrangement surface 16aa.
  • the chuck surface 29a of the chuck 29 is horizontal.
  • the upper surface of 21 is inclined, it is difficult to properly press the laminated chip 21 by the chuck 29 if the chuck surface 29a remains horizontal.
  • the orientation of the chuck head 29b can be freely changed with respect to the chuck base 29c. Therefore, when the chuck surface 29a contacts the upper surface of the multilayer chip 21, as shown in FIG. The direction of 29 b is changed so that the entire surface of the chuck surface 29 a contacts the upper surface of the multilayer chip 21 evenly. Thereby, since it is possible to uniformly apply a pressing force to the upper surface of the multilayer chip 21, the chuck 29 can appropriately press the multilayer chip 21, and an appropriately compressed multilayer chip 21 can be obtained. (FIG. 5C).
  • the chuck surface 29a of the chuck head 29b remains inclined, so that when the upper surface of the laminated chip 21 to be pressed next is horizontal, There are cases where the laminated chip 21 cannot be pressed properly at the initial stage of the pressing step.
  • the chuck surface 29a of the chuck head 29b is inclined correspondingly, the chuck surface 29a is returned to the horizontal before pressing the laminated chip 21.
  • 6A to 6C are process diagrams showing a process of returning the chuck surface of the chuck head in the chuck of FIG. 4 to a horizontal position.
  • the chuck 29 is lowered by the chuck actuator 43 and brought into contact with the mounting surface 28a.
  • the orientation of the chuck head 29b contacting the mounting surface 28a changes so that the chuck surface 29a is in close contact with the mounting surface 28a.
  • the chuck surface 29a is also horizontal. Return to FIG. 6B.
  • the chuck surface 29a of the chuck 29 when the chuck surface 29a of the chuck 29 is tilted, the chuck surface 29a can be returned to the horizontal position by executing the processing of FIGS. 6A to 6C, and after pressing the laminated chip 21 whose top surface is tilted. Even when pressing the laminated chip 21 whose top surface is horizontal, any laminated chip 21 can be appropriately pressed.
  • the chuck surface 29a of the chuck 29 is brought into contact with the mounting surface 28a of the lower stage 28.
  • a member having a horizontal surface is carried into the chamber 27 and mounted on each lower stage 28. It is also possible to place the chuck surface 29a in contact with the horizontal surface of the member so that the chuck surface 29a is horizontal.
  • the conveyor tray 16 is carried in between the upper part 27a and the lower part 27b by the belt conveyor 12, and the conveyed conveyance tray 16 has a plurality of inner sides.
  • the position is adjusted so that each of the trays 16 a faces each of the plurality of lower stages 28.
  • the size of each inner tray 16a is set so that all the inner trays 16a can be accommodated in the chamber 27, whereby the transport tray 16 is placed between the upper portion 27a and the lower portion 27b.
  • the outer tray 16b exists between the side wall portion of the upper portion 27a and the side wall portion of the lower portion 27b of the chamber 27.
  • the size of each lower stage 28 is set so as to be smaller than each inner tray 16a.
  • FIG. 7A and 7B, FIG. 8A and FIG. 8B, and FIG. 9A and FIG. 9B are diagrams for explaining the steps of the three-dimensional mounting method of the laminated chip executed by the three-dimensional mounting apparatus of FIG.
  • the chamber actuator 38 lowers the upper part 27a of the chamber 27 and the tip of the L-shaped hook 44 is moved to the lower part 27b. Is positioned below the flange 27ba.
  • the hook actuator 45 rotates the L-shaped hook 44 to engage the L-shaped portion at the tip of the hook 44 with the flange 27ba.
  • the hook actuator 45 pulls up the lower portion 27b of the chamber 27 by reducing the protruding amount of the L-shaped hook 44 until the flange 27ba of the lower portion 27b contacts the outer tray 16b.
  • the flange 27ba contacts the outer tray 16b.
  • the mounting surface 28a of each lower stage 28 abuts on each inner tray 16a.
  • each inner tray 16a and outer tray 16b are not fixed to each other, and each lower stage 28 has Since each inner tray 16a is smaller than each inner tray 16a, only each inner tray 16a is placed on the placement surface 28a of each lower stage 28, and is lifted by each lower stage 28 and separated from the outer tray 16b. Since the placement surface 28a of each lower stage 28 is kept horizontal, the placement surface 16aa of each inner tray 16a placed on the placement surface 28a is also horizontal. Further, each inner tray 16a is adsorbed to the placement surface 28a of each lower stage 28 by vacuum adsorption or electrostatic adsorption.
  • the lower portion 27b continues to be pulled up by the hook actuator 45, and the chamber actuator 38 lowers the upper portion 27a of the chamber 27 to lower the lower portion.
  • the outer tray 16b is sandwiched between the side wall portion of 27b and the side wall portion of the upper portion 27a, and the inside of the chamber 27 is sealed from the outside. At this time, the outer tray 16b is lifted by the flange 27ba and separated from the frame 16c.
  • each chuck 29 is lowered by each chuck actuator 43, and each chuck 29 presses the plurality of laminated chips 21 arranged on each arrangement surface 16aa with a predetermined pressure by the chuck surface 29a. Further, at this time, the inside of the chamber 27 is evacuated and reduced in pressure by the exhaust pipe 30, and each laminated chip 21 is heated by heating the chuck heater in the chuck head 29 b and the stage heater in the lower stage 28 to heat each laminated chip 21. A reflow process is performed on the chip 21. As a result, the solder bumps 24 are melted and bonded to the electrode pads 26 in each laminated chip 21 to manufacture a semiconductor device.
  • the chuck 29 is pulled up by the chuck actuator 43, the upper portion 27a of the chamber 27 is pulled up by the chamber actuator 38, and the hook 44 is pulled by the hook actuator 45.
  • the engagement of the flange 27ba at the lower portion 27b of the chamber 27 and the L-shaped portion at the tip of the hook 44 is released, and the lower portion 27b is lowered.
  • the chamber 27 is divided into an upper part 27a and a lower part 27b, and the outer tray 16b is placed on the frame 16c, and the inner tray 16a is placed on the outer tray 16b.
  • the transport tray 16 is moved by the belt conveyor 12 and is carried out between the upper part 27a and the lower part 27b, and this process is finished.
  • each of the plurality of lower stages 28 on which the plurality of inner trays 16a each having the arrangement surface 16aa on which the plurality of laminated chips 21 are arranged one by one and each of the chuck surfaces 29a are provided.
  • the chuck 29 moves so as to close the space between each lower stage 28 and each chuck 29. Since each lower stage 28 and each chuck 29 incorporate a stage heater and a chuck heater, a plurality of them are arranged on the plurality of arrangement surfaces 16aa.
  • the laminated chips 21 are simultaneously pressed and heated to perform a reflow process. As a result, a plurality of semiconductor devices can be manufactured at the same time, and the manufacturing throughput per semiconductor device can be further improved.
  • the manufacturing throughput per semiconductor device is further improved, a sufficient time for heating and cooling the laminated chip 21 can be ensured, and the molten form and solidified form of solder can be stabilized. As a result, it is possible to prevent deterioration of the quality of the manufactured semiconductor device.
  • each of the plurality of lower stages 28 is disposed in one-to-one correspondence with each of the plurality of inner trays 16a, and each of the plurality of chucks 29 is disposed on the plurality of placement surfaces 16aa. Since each of the plurality of laminated chips 21 is arranged in a one-to-one correspondence, each laminated chip 21 can be pressed independently from the other laminated chips 21, and the height of each laminated chip 21 can be increased. Even if different, each laminated chip 21 can be reliably pressed. Thereby, it is possible to prevent variations in the quality of each semiconductor device to be manufactured.
  • each inner tray 16a is separated from the outer tray 16b sandwiched between the upper portion 27a and the lower portion 27b of the chamber 27. Is pressed by the chuck 29 and the lower stage 28 without being restrained by the outer tray 16b. As a result, it is possible to reliably press the plurality of laminated chips 21 arranged on the plurality of arrangement surfaces 16aa.
  • the chamber 27 is divided when the conveyance tray 16 moves, and the conveyance tray Since the sixteen moving paths are withdrawn, the transport tray 16 can be moved while the plurality of semiconductor devices are arranged on the plurality of arrangement surfaces 16aa. As a result, the throughput of manufacturing semiconductor devices can be further improved.
  • the inside of the chamber 27 is evacuated and depressurized.
  • oxidation of the electrode pad 26 can be prevented.
  • evaporation of the flux on the surface of each solder bump 24 can be promoted, and bubbles generated in the melted solder bump 24 can be removed.
  • an N 2 introduction port may be provided in the chamber 27 and N 2 gas may be introduced into the chamber 27 during the reflow process.
  • eight stacked chips 21 are placed on one transport tray 16 and reflow processing is simultaneously performed on the eight stacked chips 21 in the three-dimensional mounting apparatus 11, but the number of transport trays is limited to one.
  • two transport trays 48 are provided, and four stacked chips 21 are placed on each of the transport trays 48, and the three-dimensional mounting is provided corresponding to each of the transport trays 48.
  • Each of the two chambers 49 of the apparatus may accommodate the four laminated chips 21 and simultaneously perform the reflow process.
  • the three-dimensional mounting apparatus 11 includes a load detection mechanism (not shown) that can detect the load applied to the multilayer chip 21 by the chuck actuator 43 when the multilayer chip 21 is pressed, and the load detected by the load detection mechanism. Based on the above, the power source of the chuck actuator 43 may be controlled to stabilize the load applied by the chuck actuator 43.

Abstract

　半導体デバイスの製造のスループットをさらに向上できるとともに、製造される半導体デバイスの品質の低下を防止できる三次元実装装置を提供する。三次元実装装置１１において、搬送トレイ１６は配置面１６ａａをそれぞれ含む８つの内側トレイ１６ａを有し且つ各配置面１６ａａに配置された８つの積層チップ２１を搬送し、チャンバ２７は全ての内側トレイ１６ａを収容し、複数の下部ステージ２８の各々はチャンバ２７内において複数の内側トレイ１６ａの各々を載置し、複数のチャック２９の各々は、チャンバ２７内において、配置面１６ａａに配置された積層チップ２１の各々と一対一で対応して配設され、各下部ステージ２８及び各複数のチャック２９が各下部ステージ２８及び各複数のチャック２９の間を詰めるように移動する。

Description

三次元実装装置
　本発明は、複数のチップを積層する三次元実装装置に関する。
　近年、半導体デバイスのフットプリントを低減するために、複数のＩＣ基板（チップ）を積層して半導体デバイスを製造する三次元実装方法が開発されている。この三次元実装方法では、各チップにおいて当該チップを厚み方向に貫通する導体からなる配線、例えば、ＴＳＶ（Ｔｈｒｏｕｇｈ　Ｓｉｌｉｃｏｎ　Ｖｉａ）が形成され、一のチップの配線の端部に形成された電極パッドが他のチップの配線の端部に形成された半田バンプと接合されて三次元的に回路が形成される。三次元実装方法としては、ＣＯＷ（Ｃｈｉｐ　Ｏｎ　Ｗａｆｅｒ）工法やＣＯＣ（Ｃｈｉｐ　Ｏｎ　Ｃｈｉｐ）工法等が知られている。いずれの工法においても、積層するチップのずれを防止するために、各チップ同士の本接合に先立って各チップ同士を仮接合し、仮接合された複数のチップ同士をリフローによって本接合することが知られている（例えば、特許文献１参照）。
　この三次元実装方法では、１つのチャンバ、例えば、リフロー炉内において半導体デバイスを構成する積層された複数のチップの組（以下、「積層チップ」という。）を１つずつリフローするが、スループット向上の観点から１つの積層チップのリフローは数秒以内に行われ、リフローのための積層チップの加熱やリフロー後の積層チップの冷却も急速に行われている。
特開２００９−１１０９９５号公報
　しかしながら、１つの積層チップのリフローが数秒以内に行われているため、これ以上リフローを行う時間を短くしてスループットを向上することは困難である。また、積層チップにおける急速加熱や急速冷却は、半田の溶融形態、凝固形態を不安定にするため、製造される半導体デバイスにおいて半田の結晶状態を理想状態とすることができず、凝固した半田において残留応力を生じさせ、半田内において気泡（ボイド）を発生させ易くなり、積層チップから製造される半導体デバイスの品質を低下させるという問題がある。
　本発明の課題は、半導体デバイスの製造のスループットをさらに向上できるとともに、製造される半導体デバイスの品質の低下を防止できる三次元実装装置を提供することにある。
　上記課題を解決するために、本発明によれば、基部、及び該基部から分離可能に構成され且つ平面からなる配置面を各々有する複数の分離部を有し、前記複数の分離部の各々における前記配置面には複数のチップが積層されてなるチップの組である積層チップが１つずつ配置され、各前記配置面に配置された各前記積層チップを搬送する搬送部と、前記複数の分離部を収容する収容室と、前記収容室内において、前記複数の分離部を載置する複数の載置部と、前記収容室内において、前記複数の載置部に載置された前記複数の分離部における前記配置面に配置された各前記積層チップと対向する複数の押圧部とを備える三次元実装装置であって、前記複数の載置部の各々及び前記複数の押圧部の各々はそれぞれ加熱装置及び冷却装置を内蔵し、前記複数の載置部の各々は前記複数の分離部の各々に一対一で対応して配設され、前記複数の押圧部の各々は、各前記配置面に配置された各前記積層チップの各々に一対一で対応して配設され、前記複数の載置部及び前記複数の押圧部の少なくとも一方が前記複数の載置部及び前記複数の押圧部の間を詰めるように移動することを特徴とする三次元実装装置が提供される。
　本発明において、前記複数の押圧部の各々は、前記積層チップの上面と当接する当接部と、該当接部を支持する支持部とを有し、前記支持部は球欠状の凹部を有し、前記当接部は球欠状の凸部を有し、前記凹部に前記凸部が嵌合されて前記支持部へ前記当接部が取り付けられることが好ましい。
　本発明において、前記押圧部の前記当接部における前記積層チップとの当接面が傾いた場合、前記当接部を水平面を有する部材に押し当てて前記当接面を水平にすることが好ましい。
　本発明において、前記収容室は上部及び下部に分割可能であり、前記搬送部の前記基部には所定の方向に前記搬送部を移動させるための移動力が負荷され、前記収容室内で前記複数の分離部における前記配置面に配置された各前記積層チップへ処理が施された後、前記搬送部が前記所定の方向に移動する際、前記収容室は分割されて前記搬送部の移動経路から退出することが好ましい。
　本発明において、前記複数の分離部が前記収容室に収容される際、前記基部は前記収容室の上部及び下部に挟まれ、且つ前記複数の分離部は前記挟まれた基部から離間することが好ましい。
　本発明によれば、積層チップが１つずつ配置される配置面を各々有する複数の分離部を載置する複数の載置部、及び複数の分離部における配置面に配置された各積層チップと対向する複数の押圧部の少なくとも一方が、複数の載置部及び複数の押圧部の間を詰めるように移動し、複数の載置部の各々及び複数の押圧部の各々はそれぞれ加熱装置を内蔵するので、複数の分離部に配置された複数の積層チップが同時に押圧され且つ加熱される。その結果、同時に複数の半導体デバイスを製造することができ、半導体デバイス１つあたりの製造のスループットをさらに向上することができる。また、半導体デバイス１つあたりの製造のスループットがさらに向上するので、積層チップの加熱や冷却を行う時間を十分に確保でき、もって、半田の溶融形態、凝固形態を安定させることができる。その結果、製造される半導体デバイスの品質の低下を防止できる。
　また、複数の載置部の各々は複数の分離部の各々に一対一で対応して配設され、複数の押圧部の各々は、各配置面に配置された各積層チップの各々に一対一で対応して配設されるので、各積層チップを他の積層チップから独立して押圧することができ、各積層チップの高さが異なっても、各積層チップを確実に押圧することができる。その結果、製造される各半導体デバイスの品質にばらつきが生じるのを防止できる。
本発明の実施の形態に係る三次元実装装置及びチップの積層装置の配置状態を示す平面図である。 図１における三次元実装装置がリフロー処理を施す積層チップの構成を概略的に示す断面図であり、リフロー処理を施す前の構成を示す図である。 図１における三次元実装装置がリフロー処理を施す積層チップの構成を概略的に示す断面図であり、リフロー処理を施した後の構成を示す図である。 図１における線ＩＩＩ−ＩＩＩに沿う断面図である。 図３におけるチャックの構成を概略的に示す拡大断面図である。 図４のチャックによる積層チップの押圧の様子を示す工程図である。 図４のチャックによる積層チップの押圧の様子を示す工程図である。 図４のチャックによる積層チップの押圧の様子を示す工程図である。 図４のチャックにおけるチャックヘッドのチャック面を水平に戻す処理を示す工程図である。 図４のチャックにおけるチャックヘッドのチャック面を水平に戻す処理を示す工程図である。 図４のチャックにおけるチャックヘッドのチャック面を水平に戻す処理を示す工程図である。 図３の三次元実装装置が実行する積層チップの三次元実装方法の工程を説明するための図である。 図３の三次元実装装置が実行する積層チップの三次元実装方法の工程を説明するための図である。 図３の三次元実装装置が実行する積層チップの三次元実装方法の工程を説明するための図である。 図３の三次元実装装置が実行する積層チップの三次元実装方法の工程を説明するための図である。 図３の三次元実装装置が実行する積層チップの三次元実装方法の工程を説明するための図である。 図３の三次元実装装置が実行する積層チップの三次元実装方法の工程を説明するための図である。 ２つの搬送トレイが設けられた場合を示す平面図である。
　以下、本発明の実施の形態について図面を参照しながら説明する。
　まず、本発明の実施の形態に係る三次元実装装置について説明する。
　図１は、本実施の形態に係る三次元実装装置及びチップの積層装置の配置状態を示す平面図である。なお、図１では、説明を簡単にするために、積層装置及び三次元実装装置のいずれも上部機構を取り除いた状態で示されている。
　図１において、チップの積層装置１０と三次元実装装置１１とは一列に配置され、積層装置１０及び三次元実装装置１１の間にはベルトコンベア１２が張り渡されている。積層装置１０は、複数のＩＣ回路（チップ）１３が並べられたダイシングフィルム１４を載置するチップ置き場１５と、ベルトコンベア１２に担持された搬送トレイ１６（搬送部）と、チップ１３を移動させるピックアップユニット１７と、半田ペーストが満たされている浸漬ユニット１８と、ピックアップユニット１７にピックされたチップ１３の下面を撮影するカメラユニット１９と、チップ１３の種類に応じて交換されるピックアップユニット１７の各種ヘッドツールが載置されるツール交換ユニット２０とを備える。
　積層装置１０では、ピックアップユニット１７が、チップ置き場１５からチップ１３を１つピックして浸漬ユニット１８へ移動させ、チップ１３の下面を半田ペーストに浸漬させて該下面に半田ペーストを付着させ、さらに、チップ１３をカメラユニット１９へ移動させてチップ１３の下面を撮影させ、該下面に付着した半田ペーストの状態を確認する。その後、チップ１３を搬送トレイ１６へ移動させて該搬送トレイ１６上に既に配置されている他のチップ１３の上に重ね置く。これにより、搬送トレイ１６上において、複数のチップ１３が積層されたチップの組（以下、「積層チップ」という。）２１が構成される。本実施の形態では、搬送トレイ１６上において８つの積層チップ２１が構成される。
　搬送トレイ１６は、８つの積層チップ２１に対応して設けられた方形のステンレス板からなる８つの内側トレイ１６ａ（分離部）と、該内側トレイ１６ａを囲むステンレス板からなる外側トレイ１６ｂ（基部）と、該外側トレイ１６ｂを囲む枠状のフレーム１６ｃ（基部）とからなる。搬送トレイ１６では、外側トレイ１６ｂに８つの方形の貫通穴が設けられ、該貫通穴の１つ１つに内側トレイ１６ａが１つずつ挿嵌される。各内側トレイ１６ａの外周縁部は外側トレイ１６ｂの各貫通穴の内縁部に載置されるだけであり、内側トレイ１６ａ及び外側トレイ１６ｂは互いに固定されておらず、外側トレイ１６ｂの外縁部がフレーム１６ｃに載置されるだけであり、外側トレイ１６ｂ及びフレーム１６ｃは互いに固定されていない（図３等参照。）。各内側トレイ１６ａの各々における表面である配置面１６ａａには積層チップ２１が１つずつ配置され、フレーム１６ｃにはベルトコンベア１２が連結され、該ベルトコンベア１２が三次元実装装置１１へ向けて駆動力をフレーム１６ｃへ負荷することにより、搬送トレイ１６は積層装置１０から三次元実装装置１１へ移動する。
　三次元実装装置１１へ移動した搬送トレイ１６のうち、内側トレイ１６ａはチャンバ２７に収容されて、該チャンバ２７内おいて各積層チップ２１にリフロー処理が施される。三次元実装装置１１の構成、作用の詳細については後述する。
　図２Ａ及び図２Ｂは、図１における三次元実装装置がリフロー処理を施す積層チップの構成を概略的に示す断面図であり、図２Ａはリフロー処理を施す前の構成を示し、図２Ｂはリフロー処理を施した後の構成を示す。
　図２Ａに示すように、積層チップ２１は、一番下に配置された、ベースチップ２２に複数のチップ１３を積層して構成される。ベースチップ２２の上面には複数の電極パッド２３が形成され、各チップ１３の下面には複数の半田バンプ２４が形成されるとともに、該半田バンプ２４を避けるようにストッパー２５が形成される一方、チップ１３の上面には複数の電極パッド２６が形成される。チップ１３の下面の半田バンプ２４は、チップ１３の下面に付着した半田ペーストによって形成される。また、各半田バンプ２４の表面にはフラックス（図示しない）の層が形成されている。各チップ１３において下面の半田バンプ２４は上面の電極パッド２６と当該チップ１３を厚み方向に貫通する配線、例えば、ＴＳＶ（図示しない）によって接続される。
　積層チップ２１が構成される際、ベースチップ２２の上面の各電極パッド２３にチップ１３の下面の各半田バンプ２４を当接させるようにベースチップ２２へチップ１３を重ね、さらに、チップ１３の上面の各電極パッド２６に他のチップ１３の下面の各半田バンプ２４を当接させるようにベースチップ２２へチップ１３を重ね、以後、チップ１３の積み重ねを繰り返す。このとき、電極パッド２６及び半田バンプ２４の厚さの合計はストッパー２５の厚さよりも大きいため、積層チップ２１へリフロー処理を施す前は、下のチップ１３の上面に上のチップ１３のストッパー２５が当接することはない。
　一方、積層チップ２１へリフロー処理を施すと、上のチップ１３の半田バンプ２４が溶融して下のチップ１３の電極パッド２６と接合されるが、このとき、半田バンプ２４の形状が崩れるため、上のチップ１３は下のチップ１３へ向けて沈下し、上のチップ１３のストッパー２５が下のチップ１３の上面に当接する（図２Ｂ）。これにより、積層チップ２１から半導体デバイスが製造される。
　図３は、図１における線ＩＩＩ−ＩＩＩに沿う断面図であり、図１における三次元実装装置の構成を概略的に示す。
　図３において、三次元実装装置１１は、搬送トレイ１６における各内側トレイ１６ａを収容するチャンバ２７（収容室）と、チャンバ２７の底部から上方に向けて立設される複数のシャフト４１によって支持される複数のテーブル状の下部ステージ２８（載置部）と、チャンバ２７の天井部において各下部ステージ２８と対向して配設される複数の略円柱状のチャック２９（押圧部）と、チャンバ２７内のガスを排出してチャンバ２７内の圧力を調整する排気管３０とを備える。これらの他に、三次元実装装置１１は真空ポンプ、圧力計、流量計、レギュレータ等を備えるか、またはこれらの機器へ接続される。
　チャンバ２７は上部２７ａ及び下部２７ｂに分割可能であり、チャンバ２７が分割される際、下部２７ｂは三次元実装装置１１の基部３１からピラー３２を介して支持される。下部２７ｂの側壁の頂部には外側に向かうフランジ２７ｂａが形成され、下部２７ｂの底部からフランジ２７ｂａの上面までの高さは、下部２７ｂの底部から各下部ステージ２８の上面である載置面２８ａまでの高さよりも低い。下部ステージ２８にはステージヒータ（加熱装置）及び放熱用のヒートシンク（冷却装置）（ともに図示しない）が内蔵される。また、複数の下部ステージ２８の各々は複数の内側トレイ１６ａの各々に一対一で対応して配設される。すなわち、三次元実装装置１１は８つの下部ステージ２８を備える。複数の下部ステージ２８の各々の載置面２８ａには１つの内側トレイ１６ａが載置され、載置面２８ａは水平に維持される。
　チャンバ２７の上部２７ａは、基部３１から立設する柱部３５によって固定的に支持された天井板３６からロッド３７を介してチャンバアクチュエータ３８によって釣支され、該チャンバアクチュエータ３８はロッド３７の突出量を調整して上部２７ａの上下方向の移動を制御する。また、上部２７ａの側壁の外側には、下方に向けて突出するＬ字型のフック４４の突出量及び回転を制御するフックアクチュエータ４５が配置される。
　複数のチャック２９の各々は、下部ステージ２８に載置された内側トレイ１６ａの配置面１６ａａに配置された１つの積層チップ２１に一対一で対応して配設され、図４に示すように、積層チップ２１の上面と当接するチャック面２９ａ（当接面）を有するチャックヘッド２９ｂ（当接部）と、該チャックヘッド２９ｂを支持するチャックベース２９ｃ（支持部）を有し、チャックヘッド２９ｂにはチャックヒータ（加熱装置）及び放熱用のヒートシンク（冷却装置）（ともに図示しない）が内蔵される。
　チャックヘッド２９ｂはチャック面２９ａと反対側において球欠状の凸部２９ｄを有し、チャック２９ｃは球欠状の凹部２９ｅを有し、該凹部２９ｅに凸部２９ｄが嵌合される。本実施の形態では、凹部２９ｅの曲率半径は凸部２９ｄの曲率半径よりもわずかに大きく設定されるため、凸部２９ｄが凹部２９ｅへ嵌合され、且つ凸部２９ｄは凹部２９ｅ内において該凹部２９ｅの球欠表面をなぞるように動く。これにより、チャックヘッド２９ｂはチャックベース２９ｃに対して自在に向きを変更する。また、各チャック２９は、上部２７ａの天井部からロッド４２によって釣支され、当該天井部に固定され且つロッド４２の突出量を制御するチャックアクチュエータ４３によって上下方向の移動が制御される。
　本実施の形態では、チャンバアクチュエータ３８、チャックアクチュエータ４３及びフックアクチュエータ４５はそれぞれ動力源として電気モータ（図示しない）を内蔵し、該電気モータによってロッド３７，４２やフック４４の突出量を制御する。なお、各アクチュエータは動力源として電気モータではなく、エアシリンダーや電磁バネ等を内蔵していてもよい。
　図５Ａ~図５Ｃは、図４のチャックによる積層チップの押圧の様子を示す工程図である。
　まず、ロッド４２がチャックアクチュエータ４３によって繰り出されてチャック２９が、配置面１６ａａ上の積層チップ２１に当接するが、図５Ａに示すように、チャック２９のチャック面２９ａが水平である一方、積層チップ２１の上面が傾いている場合、チャック面２９ａが水平のままではチャック２９によって積層チップ２１を適切に押圧するのは困難である。
　しかしながら、上述したように、チャックヘッド２９ｂはチャックベース２９ｃに対して向きを自在に変更することができるため、チャック面２９ａが積層チップ２１の上面に接触すると、図５Ｂに示すように、チャックヘッド２９ｂはチャック面２９ａの全面が積層チップ２１の上面と万遍なく当接するように向きを変える。これにより、積層チップ２１の上面に万遍なく押圧力を負荷することができるため、チャック２９は積層チップ２１を適切に押圧することができ、適切に圧縮された積層チップ２１を得ることができる（図５Ｃ）。
　また、図５Ａに示すような上面が傾いた積層チップ２１を押圧した後、チャックヘッド２９ｂのチャック面２９ａは傾いたままとなるため、次に押圧する積層チップ２１の上面が水平だった場合、押圧工程の初期において積層チップ２１を適切に押圧できないことがある。
　本実施の形態では、これに対応して、チャックヘッド２９ｂのチャック面２９ａが傾いた場合、積層チップ２１を押圧する前に該チャック面２９ａを水平に戻す。
　図６Ａ~図６Ｃは、図４のチャックにおけるチャックヘッドのチャック面を水平に戻す処理を示す工程図である。
　まず、搬送トレイ１６をチャンバ２７から搬出した後、該チャンバ２７に新たな搬送トレイ１６を搬入することなく、各下部ステージ２８の載置面２８ａをチャック面２９ａが傾いた各チャック２９と対向させる（図６Ａ）。
　次いで、チャックアクチュエータ４３によってチャック２９を降下させて載置面２８ａに当接させる。このとき、チャック面２９ａが載置面２８ａに密着するように載置面２８ａと当接するチャックヘッド２９ｂの向きが変わるが、載置面２８ａは水平に維持されているので、チャック面２９ａも水平に戻る（図６Ｂ）。
　次いで、チャックアクチュエータ４３によってチャック２９を上昇させて載置面２８ａから離間させる（図６Ｃ）。
　したがって、チャック２９のチャック面２９ａが傾いた場合、図６Ａ~図６Ｃの処理を実行することにより、チャック面２９ａを水平に戻すことができ、もって、上面が傾いた積層チップ２１を押圧した後に、上面が水平な積層チップ２１を押圧する場合であっても、いずれの積層チップ２１も適切に押圧することができる。
　なお、図６Ａ~図６Ｃの処理では、チャック２９のチャック面２９ａを下部ステージ２８の載置面２８ａに当接させたが、水平面を有する部材をチャンバ２７へ搬入して各下部ステージ２８に載置させ、該部材の水平面へチャック面２９ａを当接させて当該チャック面２９ａを水平にしてもよい。
　三次元実装装置１１では、チャンバ２７が上部２７ａ及び下部２７ｂに分割された際、ベルトコンベア１２によって搬送トレイ１６が上部２７ａ及び下部２７ｂの間に搬入され、搬入された搬送トレイ１６は複数の内側トレイ１６ａの各々が複数の下部ステージ２８の各々と対向するように位置が調整される。本実施の形態では、各内側トレイ１６ａの大きさは、全ての内側トレイ１６ａがチャンバ２７内に全て収容できるように設定されており、これにより、搬送トレイ１６が上部２７ａ及び下部２７ｂの間に搬入される際、チャンバ２７の上部２７ａの側壁部及び下部２７ｂの側壁部に間には外側トレイ１６ｂが存在する。また、本実施の形態では、各下部ステージ２８は各内側トレイ１６ａよりも小さくなるように大きさが設定される。
　次に、図３の三次元実装装置が実行する積層チップの三次元実装方法について説明する。
　図７Ａ及び図７Ｂ、図８Ａ及び図８Ｂ、並びに図９Ａ及び図９Ｂは、それぞれ図３の三次元実装装置が実行する積層チップの三次元実装方法の工程を説明するための図である。
　まず、図７Ａに示すように、搬送トレイ１６が上部２７ａ及び下部２７ｂの間に搬入された後、チャンバアクチュエータ３８がチャンバ２７の上部２７ａを降下させてＬ字型のフック４４の先端を下部２７ｂのフランジ２７ｂａよりも下方に位置させる。その後、図７Ｂに示すように、フックアクチュエータ４５がＬ字型のフック４４を回転させて該フック４４の先端におけるＬ字部をフランジ２７ｂａへ係合させる。
　次いで、図８Ａに示すように、フックアクチュエータ４５がＬ字型のフック４４の突出量を少なくすることによってチャンバ２７の下部２７ｂを、該下部２７ｂのフランジ２７ｂａが外側トレイ１６ｂに当接するまで引き上げる。このとき、下部２７ｂの底部からフランジ２７ｂａの上面までの高さは、下部２７ｂの底部から各下部ステージ２８の載置面２８ａまでの高さよりも低いため、フランジ２７ｂａの外側トレイ１６ｂへの当接よりも先に、各下部ステージ２８の載置面２８ａが各内側トレイ１６ａへ当接するが、上述したように、各内側トレイ１６ａ及び外側トレイ１６ｂは互いに固定されておらず、各下部ステージ２８は各内側トレイ１６ａよりも小さいため、各内側トレイ１６ａのみが各下部ステージ２８の載置面２８ａに載置され、各下部ステージ２８によって持ち上げられて外側トレイ１６ｂから離間する。各下部ステージ２８の載置面２８ａは水平に維持されているため、載置面２８ａに載置された各内側トレイ１６ａの配置面１６ａａも水平となる。また、各内側トレイ１６ａは各下部ステージ２８の載置面２８ａへ真空吸着又は静電吸着によって吸着される。
　次いで、図８Ｂに示すように、下部２７ｂのフランジ２７ｂａが外側トレイ１６ｂに当接した後も、フックアクチュエータ４５によって下部２７ｂを引き上げ続けるとともに、チャンバアクチュエータ３８がチャンバ２７の上部２７ａを降下させて下部２７ｂの側壁部及び上部２７ａの側壁部の間に外側トレイ１６ｂを挟み込み、チャンバ２７内を外部から密閉する。このとき、外側トレイ１６ｂはフランジ２７ｂａによって持ち上げられてフレーム１６ｃから離間する。
　次いで、図９Ａに示すように、各チャックアクチュエータ４３によって各チャック２９を降下させ、各チャック２９はチャック面２９ａによって各配置面１６ａａに配置された複数の積層チップ２１を所定の圧力で押圧する。また、このとき、排気管３０によってチャンバ２７内を真空引きして減圧し、チャックヘッド２９ｂ内のチャックヒータ及び下部ステージ２８内のステージヒータを発熱させて各積層チップ２１を加熱することによって各積層チップ２１へリフロー処理を施す。これにより、各積層チップ２１において各半田バンプ２４が溶融して各電極パッド２６と接合されて半導体デバイスが製造される。
　各積層チップ２１から半導体デバイスが製造された後、図９Ｂに示すように、チャックアクチュエータ４３によってチャック２９を引き上げ、チャンバアクチュエータ３８によってチャンバ２７の上部２７ａを引き上げ、さらに、フックアクチュエータ４５によってフック４４を回転させてチャンバ２７の下部２７ｂにおけるフランジ２７ｂａ及びフック４４の先端におけるＬ字部の係合を解消して下部２７ｂを降下させる。これにより、チャンバ２７を上部２７ａ及び下部２７ｂへ分割して搬送トレイ１６の移動経路から退出させるとともに、外側トレイ１６ｂをフレーム１６ｃへ載置させ、内側トレイ１６ａを外側トレイ１６ｂへ載置させる。
　その後、ベルトコンベア１２によって搬送トレイ１６を移動させて上部２７ａ及び下部２７ｂの間から搬出して本処理を終了する。
　上述した三次元実装装置１１では、複数の積層チップ２１が１つずつ配置される配置面１６ａａを各々有する複数の内側トレイ１６ａを載置する複数の下部ステージ２８、及びチャック面２９ａを各々有する各チャック２９が各下部ステージ２８及び各チャック２９の間を詰めるように移動し、各下部ステージ２８及び各チャック２９はそれぞれステージヒータ，チャックヒータを内蔵するので、複数の配置面１６ａａに配置された複数の積層チップ２１が同時に押圧され且つ加熱されてリフロー処理が施される。その結果、同時に複数の半導体デバイスを製造することができ、半導体デバイス１つあたりの製造のスループットをさらに向上することができる。また、半導体デバイス１つあたりの製造のスループットがさらに向上するので、積層チップ２１の加熱や冷却を行う時間を十分に確保でき、もって、半田の溶融形態、凝固形態を安定させることができる。その結果、製造される半導体デバイスの品質の低下を防止できる。
　上述した三次元実装装置１１では、複数の下部ステージ２８の各々は複数の内側トレイ１６ａの各々に一対一で対応して配設され、複数のチャック２９の各々は、複数の配置面１６ａａに配置された複数の積層チップ２１の各々に一対一で対応して配設されるので、各積層チップ２１を他の積層チップ２１から独立して押圧することができ、各積層チップ２１の高さが異なっても、各積層チップ２１を確実に押圧することができる。これにより、製造される各半導体デバイスの品質にばらつきが生じるのを防止できる。
　また、三次元実装装置１１では、内側トレイ１６ａがチャンバ２７に収容される際、各内側トレイ１６ａはチャンバ２７の上部２７ａ及び下部２７ｂに挟まれた外側トレイ１６ｂから離間するので、各内側トレイ１６ａは外側トレイ１６ｂに拘束されることなく、チャック２９及び下部ステージ２８によって押圧される。その結果、複数の配置面１６ａａに配置された複数の積層チップ２１を確実に押圧することができる。
　さらに、三次元実装装置１１では、チャンバ２７内で配置面１６ａａに配置された複数の積層チップ２１へリフロー処理が施された後、搬送トレイ１６が移動する際、チャンバ２７は分割されて搬送トレイ１６の移動経路から退出するので、複数の配置面１６ａａに複数の半導体デバイスを配置したまま搬送トレイ１６は移動することができる。その結果、半導体デバイスの製造のスループットをより向上することができる。
　また、三次元実装装置１１では、各積層チップ２１へリフロー処理が施される際、チャンバ２７内が真空引きされて減圧されるため、低酸素状態で半田バンプ２４及び電極パッド２６の溶融接合を行うことができ、もって電極パッド２６の酸化を防止することができる。また、各半田バンプ２４の表面のフラックスの蒸発を促進することができるとともに、溶融した半田バンプ２４中に生じる気泡を除去することができる。なお、低酸素状態への移行を促進するために、チャンバ２７にＮ２導入口を設け、リフロー処理の際、チャンバ２７内へＮ２ガスを導入してもよい。
　以上、本発明について、上記実施の形態を用いて説明したが、本発明は上記実施の形態に限定されるものではない。
　上述した実施の形態では、１つの搬送トレイ１６に８つの積層チップ２１が載置され、三次元実装装置１１において８つの積層チップ２１へ同時にリフロー処理を施すが、搬送トレイ数は１つに限られず、例えば、図１０に示すように、２つの搬送トレイ４８を設け、各搬送トレイ４８のそれぞれに４つの積層チップ２１が載置され、各搬送トレイ４８に対応して設けられた三次元実装装置の２つのチャンバ４９のそれぞれが４つの積層チップ２１を収容して同時にリフロー処理を施してもよい。
　また、三次元実装装置１１が、積層チップ２１が押圧される際にチャックアクチュエータ４３が積層チップ２１へ加える荷重を検出可能な荷重検出機構（図示しない）を備え、該荷重検出機構が検出した荷重に基づいてチャックアクチュエータ４３が加える荷重を安定させるためにチャックアクチュエータ４３の動力源を制御してもよい。
１０　積層装置
１１　三次元実装装置
１２　ベルトコンベア
１３　チップ
１６　搬送トレイ
１６ａ　内側トレイ
１６ａａ　配置面
１６ｂ　外側トレイ
１６ｃ　フレーム
２１　積層チップ
２７　チャンバ
２７ａ　上部
２７ｂ　下部
２８　下部ステージ
２９　チャック
２９ａ　チャック面
２９ｂ　チャックヘッド
２９ｃ　チャックベース

Claims (5)

  1. 　基部、及び該基部から分離可能に構成され且つ平面からなる配置面を各々有する複数の分離部を有し、前記複数の分離部の各々における前記配置面には複数のチップが積層されてなるチップの組である積層チップが１つずつ配置され、各前記配置面に配置された各前記積層チップを搬送する搬送部と、
    　前記複数の分離部を収容する収容室と、
    　前記収容室内において、前記複数の分離部を載置する複数の載置部と、
    　前記収容室内において、前記複数の載置部に載置された前記複数の分離部における前記配置面に配置された各前記積層チップと対向する複数の押圧部とを備える三次元実装装置であって、
    　前記複数の載置部の各々及び前記複数の押圧部の各々はそれぞれ加熱装置及び冷却装置を内蔵し、
    　前記複数の載置部の各々は前記複数の分離部の各々に一対一で対応して配設され、
    　前記複数の押圧部の各々は、各前記配置面に配置された各前記積層チップの各々に一対一で対応して配設され、
    　前記複数の載置部及び前記複数の押圧部の少なくとも一方が前記複数の載置部及び前記複数の押圧部の間を詰めるように移動することを特徴とする三次元実装装置。
  2. 　前記複数の押圧部の各々は、前記積層チップの上面と当接する当接部と、該当接部を支持する支持部とを有し、
    　前記支持部は球欠状の凹部を有し、前記当接部は球欠状の凸部を有し、前記凹部に前記凸部が嵌合されて前記支持部へ前記当接部が取り付けられることを特徴とする請求項１記載の三次元実装装置。
  3. 　前記押圧部の前記当接部における前記積層チップとの当接面が傾いた場合、前記当接部を水平面を有する部材に押し当てて前記当接面を水平にすることを特徴とする請求項２記載の三次元実装装置。
  4. 　前記収容室は上部及び下部に分割可能であり、
    　前記搬送部の前記基部には所定の方向に前記搬送部を移動させるための移動力が負荷され、
    　前記収容室内で前記複数の分離部における前記配置面に配置された各前記積層チップへ処理が施された後、前記搬送部が前記所定の方向に移動する際、前記収容室は分割されて前記搬送部の移動経路から退出することを特徴とする請求項１記載の三次元実装装置。
  5. 　前記複数の分離部が前記収容室に収容される際、前記基部は前記収容室の上部及び下部に挟まれ、且つ前記複数の分離部は前記挟まれた基部から離間することを特徴とする請求項１記載の三次元実装装置。
PCT/JP2012/070868 2011-09-29 2012-08-10 三次元実装装置 WO2013046991A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011214241A JP2013074240A (ja) 2011-09-29 2011-09-29 三次元実装装置
JP2011-214241 2011-09-29

Publications (1)

Publication Number Publication Date
WO2013046991A1 true WO2013046991A1 (ja) 2013-04-04

Family

ID=47995042

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/070868 WO2013046991A1 (ja) 2011-09-29 2012-08-10 三次元実装装置

Country Status (3)

Country Link
JP (1) JP2013074240A (ja)
TW (1) TW201332084A (ja)
WO (1) WO2013046991A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190012149A (ko) * 2016-05-27 2019-02-08 유니버셜 인스트루먼츠 코퍼레이션 노즐 히터 디바이스를 갖는 분배 헤드, 시스템 및 방법
EP4080554A3 (de) * 2021-04-21 2023-04-19 PINK GmbH Thermosysteme Sintervorrichtung und verfahren zum steuern einer sintervorrichtung
WO2024042155A1 (de) * 2022-08-25 2024-02-29 Pink Gmbh Thermosysteme Sintervorrichtung und verfahren

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101770221B1 (ko) * 2016-05-03 2017-08-22 (주)에스티아이 기판지지장치
CN110169219B (zh) 2017-01-13 2020-12-29 雅马哈发动机株式会社 部件安装装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05315400A (ja) * 1992-05-12 1993-11-26 Hitachi Ltd 電子回路装置の接合装置
JP2000068324A (ja) * 1998-08-20 2000-03-03 Rohm Co Ltd 半導体製造装置及び半導体製造方法
JP2005191385A (ja) * 2003-12-26 2005-07-14 Optrex Corp 圧着装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05315400A (ja) * 1992-05-12 1993-11-26 Hitachi Ltd 電子回路装置の接合装置
JP2000068324A (ja) * 1998-08-20 2000-03-03 Rohm Co Ltd 半導体製造装置及び半導体製造方法
JP2005191385A (ja) * 2003-12-26 2005-07-14 Optrex Corp 圧着装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190012149A (ko) * 2016-05-27 2019-02-08 유니버셜 인스트루먼츠 코퍼레이션 노즐 히터 디바이스를 갖는 분배 헤드, 시스템 및 방법
KR102326610B1 (ko) * 2016-05-27 2021-11-15 유니버셜 인스트루먼츠 코퍼레이션 노즐 히터 디바이스를 갖는 분배 헤드, 시스템 및 방법
EP4080554A3 (de) * 2021-04-21 2023-04-19 PINK GmbH Thermosysteme Sintervorrichtung und verfahren zum steuern einer sintervorrichtung
WO2024042155A1 (de) * 2022-08-25 2024-02-29 Pink Gmbh Thermosysteme Sintervorrichtung und verfahren

Also Published As

Publication number Publication date
TW201332084A (zh) 2013-08-01
JP2013074240A (ja) 2013-04-22

Similar Documents

Publication Publication Date Title
WO2013046991A1 (ja) 三次元実装装置
KR102281279B1 (ko) 칩 패키징 장치 및 그 방법
US20130181040A1 (en) Semiconductor device manufacturing system and semiconductor device manufacturing method
JP2011151264A (ja) 加熱装置および実装体の製造方法
JP2005064205A (ja) 回路基板の移載装置および移載方法、半田ボール搭載方法
KR101605077B1 (ko) 웨이퍼 상에 칩을 정밀하게 본딩하기 위한 장치
JP6415328B2 (ja) 接合方法、プログラム、コンピュータ記憶媒体、接合装置及び接合システム
JP2010287635A (ja) リフロー装置
KR20160086277A (ko) 접합 장치, 접합 시스템, 접합 방법 및 컴퓨터 기억 매체
JP5447110B2 (ja) 基板貼り合わせ装置、積層半導体の製造方法、積層半導体及び基板貼り合わせ方法
JP5459025B2 (ja) 基板貼り合わせ装置、積層半導体装置製造方法、積層半導体装置、基板貼り合わせ方法及び積層半導体装置の製造方法
JP2013084717A (ja) 三次元実装装置
JP6055387B2 (ja) 接合方法、プログラム、コンピュータ記憶媒体及び接合システム
JP6200735B2 (ja) ダイボンダ及びボンディング方法
JP6770832B2 (ja) 接合方法、プログラム、コンピュータ記憶媒体、接合装置及び接合システム
JP2013084716A (ja) 三次元実装装置
KR101944355B1 (ko) 반도체 제조 장치
KR101939347B1 (ko) 반도체 제조 장치
KR101946851B1 (ko) 반도체 제조 장치
JP6453081B2 (ja) 接合装置、接合システム、接合方法、プログラム及びコンピュータ記憶媒体
KR102459563B1 (ko) 접합 장치, 접합 시스템, 접합 방법, 및 컴퓨터 기억 매체
JP2016129197A (ja) 接合装置、接合システム、接合方法、プログラム及びコンピュータ記憶媒体
JP6333184B2 (ja) 接合装置、接合システム、接合方法、プログラム及びコンピュータ記憶媒体
KR101584672B1 (ko) 반도체 칩 가압 본딩장치
KR101541392B1 (ko) 반도체 제조장치 및 이를 이용한 반도체소자 제조방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12836156

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12836156

Country of ref document: EP

Kind code of ref document: A1