KR101541392B1 - 반도체 제조장치 및 이를 이용한 반도체소자 제조방법 - Google Patents

반도체 제조장치 및 이를 이용한 반도체소자 제조방법 Download PDF

Info

Publication number
KR101541392B1
KR101541392B1 KR1020140001484A KR20140001484A KR101541392B1 KR 101541392 B1 KR101541392 B1 KR 101541392B1 KR 1020140001484 A KR1020140001484 A KR 1020140001484A KR 20140001484 A KR20140001484 A KR 20140001484A KR 101541392 B1 KR101541392 B1 KR 101541392B1
Authority
KR
South Korea
Prior art keywords
substrate
gas supply
supplying
reaction space
disposed
Prior art date
Application number
KR1020140001484A
Other languages
English (en)
Other versions
KR20150081723A (ko
Inventor
박종대
이상우
박관태
정성원
Original Assignee
에이피티씨 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이피티씨 주식회사 filed Critical 에이피티씨 주식회사
Priority to KR1020140001484A priority Critical patent/KR101541392B1/ko
Publication of KR20150081723A publication Critical patent/KR20150081723A/ko
Application granted granted Critical
Publication of KR101541392B1 publication Critical patent/KR101541392B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/742—Apparatus for manufacturing bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/03848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/03849—Reflowing

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

반도체 제조장치는, 내부의 반응 공간을 한정하는 챔버 외벽 및 상부 덮개와, 반응 공간 내에서 대상물을 지지하되, 상하로 이동 가능하도록 배치되는 리프트 핀과, 그리고 반응 공간 하부에서 상하로 이동 가능하도록 배치되는 히트 척을 포함한다.

Description

반도체 제조장치 및 이를 이용한 반도체소자 제조방법{Apparatus for manufacturing semiconductor device and method of fabricating the semiconductor device using the same}
본 출원은 반도체 제조장치 및 이를 이용한 반도체소자 제조방법에 관한 것이다.
일반적으로, 집적 회로는 실리콘(Si) 등으로 이루어진 웨이퍼 칩(wafer chip)에 많은 수의 회로 소자들, 예컨대 트랜지스터, 저항, 커패시터, 인덕터, 다이오드 등의 전자 부품을 고밀도로 집적시켜 필요로 하는 회로 기능을 갖도록 한 것이다. 이와 같은 집적 회로는 그 집적도에 따라 VLSI(Very Large Scale Integrated Circuit), ULSI(Ultra Large Scale Integrated Circuit) 등의 명칭이 부여되고 있다. 집적 회로에는 집적된 회로의 특성에 의해 신호 입출력, 전원공급 등의 목적을 위한 많은 수의 단자들이 필요하다.
기존에는 다수의 리드를 갖는 리프 프레임(lead frame)을 사용하여 위와 같은 단자들을 웨이퍼 칩 또는 다이(die)에 집적된 회로에서 처리된 신호 또는 데이터를 입출력시키거나 필요한 동작 전원을 공급하는 단자와 연결시키고, 웨이퍼 칩 및 리드 프레임과 연결부 등을 보호하는 패키지(package) 형태로 사용하였다. 그러나 반도체 제조기술의 발전으로 집적 회로의 집적도가 급격히 증가하면서 단위 면적당 신호의 입출력에 사용되는 단자의 수가 더욱 많이 요구되고 있다. 이에 따라 패키징 기술도 신호 입출력 단자가 패키지의 가장자리에 배치되는 기존의 SIP(Single Inline Pacakge), DIP(Dual Inline Package), TSOP(Thin Small Outline Package), QFP(Quad Flat Package) 등을 거쳐서 최근에는 패키지의 밑면 전체로부터 다수의 단자를 인출하고, 리드 프레임 대신에 솔더 범프를 신호의 전달 통로로 사용하는 BGA(Ball Grid Array), CSP(Chip Scale Package), 및 C4(Controlled Collapsed Chip Connection) 기술 등이 사용되고 있다.
일반적으로 집적 회로 패키지에 솔더 범프를 형성하는 제조 공정은, 패키지의 솔더 범프가 부착되는 패드(pad) 위치에 플럭스(flux)를 도포한 후, 솔더 볼(solder ball)을 부착하여 리플로우(reflow) 공정을 수행함으로써 솔더 범프(solder bump)가 고정 부착되도록 수행된다. 플럭스는 구리(Cu) 또는 니켈(Ni)과 같은 금속 재료로 이루어진 집적 회로의 단자부인 패드와 솔더볼의 표면에 생성되어 있는 금속 산화막을 제거하는 강한 산성(acid)을 포함하는 화학 물질이다. 이와 같은 플럭스는 일반적인 전자 부품 또는 회로의 납땜에 사용되는 것으로 대부분의 솔더링(soldering) 공정에 사용되고 있다.
그러나 접합 공정시에 플럭스가 가열됨에 따라 플럭스의 용매 성분인 솔벤트(solvent)가 휘발되며, 기체화된 솔벤트가 접합부인 솔더볼과 피접합부인 금속 패드 사이의 접합 계면에 포짐되고, 기포를 형성하며 이러한 접합 계면에서의 기포에 의한 공급(void)은 접합부의 접합 강도를 저하시킴과 동시에 열적 피로(thermal fatigue) 등에 의해 접합부와 피접합부의 접합이 파괴되는 문제를 유발하여 제품의 신뢰도를 감소시킬 수 있다. 또한 접합 공정 후 집적 회로 패키지에 잔류하는 플럭스 성분을 유기 용매로 세척하는데, 패키지가 소형화됨에 따라 세척 공정이 어렵고 플럭스 성분이 잔류할 수 있다. 잔류된 플럭스 성분은 강한 산성으로 인해 부식 특성을 가지므로 집적 회로에서 처리된 신호의 전달 특성이 부식 부분에 의해 나빠지거나 누설 등의 문제를 유발시킬 수 있다. 더욱이 세척 공정에 사용되는 유기 용매는 환경적으로 유해한 물질인 것으로 확인되어 그 사용이 점점 제한되고 있는 실정이다.
이와 같은 플럭스의 문제점들로 인해 최근에는 플럭스를 사용하지 않고 솔더링을 수행하는 방법이 제안된 바 있다. 그런데 플럭스를 사용하지 않고 솔더링을 수행하기 위해서는 산화막 제거 공정, 리플로우 공정, 및 쿨링 공정을 각각 별도의 장치 내에서 수행하여야 하는데, 한 장치에서 다른 장치로 기판 또는 웨이퍼를 이송하는 과정에서 웨이퍼의 온도를 세밀하게 조절하기 어려우며, 이에 따라 솔더 범프의 프로파일 등이 원하는 형태로 형성되지 않을 수 있다.
본 출원이 해결하고자 하는 과제는, 기판 또는 웨이퍼와 같은 대상물에 대한 산화막 제거 공정, 리플로우 공정, 및 쿨링 공정을 하나의 장치 내에서 수행할 수 있도록 하면서 대상물에 대한 온도 조절을 세밀하게 수행할 수 있도록 하는 반도체 제조장치를 제공하는 것이다.
본 출원이 해결하고자 하는 다른 과제는, 위와 같은 반도체 제조장치를 이용하여 반도체소자를 제조하는 방법을 제공하는 것이다.
일 예에 따른 반도체 제조장치는, 내부의 반응 공간을 한정하는 챔버 외벽 및 상부 덮개와, 반응 공간 내에서 대상물을 지지하되, 상하로 이동 가능하도록 배치되는 리프트 핀과, 그리고 반응 공간 하부에서 상하로 이동 가능하도록 배치되는 히트 척을 포함한다.
상기 상부 덮개 내에 배치되는 히팅 블록을 더 포함할 수 있다.
상기 상부 덮개를 관통하여 상기 반응 공간 내로 가스를 공급할 수 있는 가스공급부를 더 포함할 수 있다. 이 경우 가스공급부는, 상부 덮개의 중심부에 배치되는 제1 가스공급부와, 상부 덮개의 양 가장자리에 배치되는 제2 및 제3 가스공급부를 포함할 수 있다.
상기 리프트 핀을 상하로 이동 가능하도록 하는 리프트 핀 구동부를 더 포함할 수 있다.
상기 히트 척을 상하로 이동 가능하도록 하는 히트 척 구동부를 더 포함할 수 있다.
일 예에 따른 반도체소자 제조방법은, 내부의 반응 공간을 한정하는 챔버 외벽 및 상부 덮개와, 반응 공간 내에서 기판을 지지하되, 상하로 이동 가능하도록 배치되는 리프트 핀과, 그리고 반응 공간 하부에서 상하로 이동 가능하도록 배치되는 히트 척을 포함하는 반도체 제조장치를 이용한 반도체소자 제조방법으로서, 리프트 핀 위에 기판을 로딩하는 단계와, 그리고 리프트 핀을 상하로 이동하여 로딩된 기판과 상부 덮개 사이의 간격을 조절하면서 공정을 수행하는 단계를 포함한다.
상기 반도체 제조장치는, 상부 덮개 내에 배치되는 히팅 블록을 더 포함할 수 있다. 이 경우 기판에 대한 가열 처리시 히팅 블록으로부터 열을 발생시키고 리프트 핀을 위로 이동하여 기판과 상부 덮개 사이의 간격을 줄인 후에 가열 처리를 수행할 수 있다.
상기 기판에 대한 쿨링 처리시 리프트 핀을 아래로 이동하여 기판과 상부 덮개 사이의 간격을 높인 후에 쿨링 처리를 수행할 수 있다.
상기 반도체 제조장치는, 상부 덮개를 관통하여 반응 공간 내로 가스를 공급할 수 있는 가스공급부를 더 포함할 수 있다. 이 경우 가스공급부는, 상부 덮개의 중심부에 배치되는 제1 가스공급부와, 상부 덮개의 양 가장자리에 배치되는 제2 및 제3 가스공급부를 포함할 수 있다.
다른 예에 따른 반도체소자 제조방법은, 챔버 외벽과, 챔버 외벽과 함께 내부의 반응 공간을 한정하면서 내부에 히팅 블록 및 가스 공급부를 갖는 상부 덮개와, 반응 공간 내에서 기판을 지지하되, 상하로 이동 가능하도록 배치되는 리프트 핀과, 그리고 반응 공간 하부에서 상하로 이동 가능하도록 배치되는 히트 척을 포함하는 반도체 제조장치를 이용한 반도체소자 제조방법으로서, 솔더 범프를 갖는 기판을 상기 리프트 핀 위에 로딩하는 단계와, 리프트 핀을 위로 이동하여 기판과 상부 덮개 사이의 간격을 줄이는 단계와, 기판에 대해 환원가스를 공급하여 솔더 범프 표면의 산화막을 제거하는 단계와, 히트 척을 위로 이동하여 기판의 배면에 접촉되도록 하는 단계와, 히트 척을 이용하여 솔더 범프를 리플로우시키는 단계와, 히트 척을 아래로 이동하여 기판과 이격되도록 하는 단계와, 그리고 히트 척과 이격된 기판에 불활성 가스를 공급하여 쿨링 공정을 수행하는 단계를 포함한다.
상기 기판에 대해 환원가스를 공급하여 상기 솔더 범프 표면의 산화막을 제거하는 단계는, 반도체 제조장치의 압력을 0.01torr 내지 200torr로 설정하여 수행할 수 있다.
상기 히트 척과 이격된 기판에 불활성 가스를 공급하여 쿨링 공정을 수행하는 단계는, 가스공급부를 통해 불활성 가스를 공급하여 수행할 수 있다. 가스공급부는, 상부 덮개의 중심부에 배치되는 제1 가스공급부와, 상부 덮개의 양 가장자리에 배치되는 제2 및 제3 가스공급부를 포함할 수 있다. 이 경우 기판에 대해 환원가스를 공급하여 솔더 범프 표면의 산화막을 제거하는 단계는, 제1 가스공급부를 통해 환원가스를 공급하여 수행할 수 있다. 또한 히트 척과 이격된 기판에 불활성 가스를 공급하여 쿨링 공정을 수행하는 단계는, 제2 및 제3 가스공급부를 통해 불활성 가스를 공급하여 수행할 수 있다.
본 예에 따르면 기판 또는 웨이퍼와 같은 대상물에 대한 산화막 제거 공정, 리플로우 공정, 및 쿨링 공정을 하나의 장치 내에서 수행할 수 있도록 하면서 대상물에 대한 온도 조절을 세밀하게 수행할 수 있다는 이점에 제공된다.
도 1은 일 예에 따른 반도체 제조장치를 나타내 보인 도면이다.
도 2는 도 1의 반도체 제조장치에 대상물이 로딩된 상태를 나타내 보인 도면이다.
도 3은 도 1의 반도체 제조장치에서 리프트 핀이 위로 이동한 상태를 나타내 보인 도면이다.
도 4는 도 1의 반도체 제조장치에서 히팅 척이 아래로 이동한 상태를 나타내 보인 도면이다.
도 5 내지 도 9는 도 1의 반도체 제조장치를 이용하여 반도체소자를 제조하는 방법을 설명하기 위해 나타내 보인 도면들이다.
도 1은 일 예에 따른 반도체 제조장치를 나타내 보인 도면이다. 도 1을 참조하면, 본 예에 따른 반도체 제조장치(100)는, 챔버 외벽(110) 및 상부 덮개(130)와, 반응 공간(120) 내에서 대상물을 지지하되, 상하로 이동 가능하도록 배치되는 리프트 핀(171, 172)과, 그리고 반응 공간(120) 하부에서 상하로 이동 가능하도록 배치되는 히트 척(160)을 포함하여 구성된다.
챔버 외벽(110) 및 상부 덮개(130)는 내부의 반응 공간(120)을 한정한다. 상부 덮개(130)에는 가스공급부(141, 142, 143)가 배치된다. 가스공급부(141, 142, 143)은 제1 가스공급부(141)와, 제2 및 제3 가스공급부(142, 143)를 포함한다. 제1 가스공급부(141)는 상부 덮개(130)의 중앙부에 배치된다. 제2 및 제3 가스공급부(142, 143)는 상부 덮개(130)의 양 가장자리에 배치된다. 비록 도면에 표시하지는 않았지만, 가스공급부(141, 142, 143)는 상부 덮개(130)를 관통하는 가스공급관과 연결되며, 이 가스공급관을 통해 반응 공간(120) 내로 가스를 공급할 수 있다. 상부 덮개(130) 내에는 히팅 블록(heating block)(150)이 배치된다. 본 예에서 히팅 블록(150)은 플레이트(plate) 형태로 배치되지만, 이는 단지 일 예로서 플레이트 형태 외의 다른 형태로 배치될 수도 있다.
반도체 제조장치(100) 내의 하부에는 히팅 척(heating chuck)(160)이 배치된다. 도면에 나타내지는 않았지만, 히팅 척(160) 내에는 히팅 수단이 배치된다. 히팅 척(160)은 열전도율이 높은 물질로 이루어질 수 있다. 히팅 척(160)의 하부에는 히팅 척 구동부(162)가 배치된다. 히팅 척 구동부(162)은 위 또는 아래로 이동 가능하도록 배치된다. 히팅 척 구동부(162)가 위 또는 아래로 이동함에 따라 히팅 척(160) 또한 히팅 척 구동부(162)에 연동되어 위 또는 아래로 이동한다. 리프트 핀(171, 172)은 히팅 척(160)을 관통하여 그 단부가 히팅 척(160)의 상부면 위로 돌출되도록 배치된다. 리프트 핀(171, 172)의 반대쪽 단부는 리프트 핀 연결부(170)에 의해 연결되며, 리프트 핀 연결부(170)는 리프트 핀 구동부(177)에 연결된다. 리프트 핀 구동부(177)는 위 또는 아래로 이동 가능하도록 배치된다. 리프트 핀 구동부(177)가 위 또는 아래로 이동함에 따라 리프트 핀(171, 172) 또한 리프트 핀 구동부(177)에 연동되어 위 또는 아래로 이동한다.
이와 같은 반도체 제조장치(100)에 따르면, 소정 온도에서의 리플로우(reflow) 공정과 쿨링(cooling) 공정을 모두 수행할 수 있다. 특히 플럭스리스 솔더링 공정의 경우, 산화막제거 공정, 리플로우 범핑 공정, 및 쿨링 공정을 인-시츄(in-situ)로 수행할 수 있다. 즉 반응 공간(120) 내의 온도를 상부 덮개(130) 내의 히팅 블록(150)과, 히팅 척(160)을 이용하여 조절하고, 특히 히팅 척(160)과 리프트 핀(171, 172) 중 적어도 어느 하나를 위 또는 아래로 이동시켜 기판이나 웨이퍼와 같은 대상물의 온도가 미세하게 제어되도록 할 수 있다. 특히 플럭스리스 솔더링 공정에서 산화막을 제거하는 과정과 같이, 특정 가스를 공급하여 대상물에 대한 반응을 유도하기 위해서는 리프트 핀(171, 172)을 상승시켜 대상물이 가스공급부(141, 142, 143)와 근접하도록 위치시킴으로써 가스 공급을 통한 반응을 효율적으로 수행할 수 있으며, 상부 덮개(130) 내의 히팅 블록(150)을 이용하여 대상물의 온도를 정밀하게 제어함으로써 반응이 최적으로 수행될 수 있도록 할 수 있다. 플럭스리스 솔더링 공정에서 리플로우 범핑 과정과 같이, 높은 온도에서의 리플로우 공정을 수행하고자 하는 경우, 히팅 척(160)을 이동시켜 대상물과 히팅 척(160)이 접촉되도록 한 후에 히팅 척(160)의 온도를 상승시킴으로써 효율적으로 리플로우 공정이 이루어지도록 할 수 있다. 또한 낮은 온도에서의 쿨링 공정을 수행하고자 하는 경우, 대상물을 히팅 척(160)으로부터 최대한 이격시킨 후에 쿨링 가스를 대상물에 공급함으로써 쿨링 공정이 효율적으로 이루어지도록 할 수도 있다.
도 2는 도 1의 반도체 제조장치에 대상물이 로딩된 상태를 나타내 보인 도면이고, 도 3은 도 1의 반도체 제조장치에서 리프트 핀이 위로 이동한 상태를 나타내 보인 도면이다. 또한 도 4는 도 1의 반도체 제조장치에서 히팅 척이 아래로 이동한 상태를 나타내 보인 도면이다. 도 2 내지 도 4에서 도 1과 동일한 참조부호는 동일한 요소를 나타내며, 이에 따라 중복되는 설명은 생략하기로 한다. 먼저 도 2를 참조하면, 대상물, 예컨대 기판(200)이 반도체 제조장치(100) 내에 로딩되면 리프트 핀(171, 172)에 의해 지지된다. 이때 기판(200)의 상부면과 상부 덮개(130)의 하부면은 제1 간격(D1)으로 상호 이격되며, 기판(200)의 하부면과 히팅 척(160)의 상부면은 제2 간격(D2)으로 상호 이격된다. 다음에 도 3을 참조하면, 기판(200)을 로딩한 후에, 리프트 핀(171, 172)을 위로 이동시키면 기판(200)의 상부면과 상부 덮개(130)의 하부면은 제1 간격(D1)보다 작은 제3 간격(D3)으로 이격되며, 기판(200)의 하부면과 히팅 척(160)의 상부면은 제2 간격(D2)보다 큰 제4 간격(D4)으로 이격된다. 리프트 핀(171, 172)의 이동은, 도면에서 화살표(301)로 나타낸 바와 같이, 리프트 핀 구동부(177)를 이동시킴으로써 수행될 수 있다. 다음에 도 4를 참조하면, 도면에서 화살표(302)로 나타낸 바와 같이, 기판(200)을 로딩한 후에, 리프트 핀(171, 172)의 위치를 유지한 상태에서 히팅 척(160)을 아래로 이동시킨다. 이에 따라 기판(200)의 상부면과 상부 덮개(130)의 하부면은 제1 간격(D1)을 유지하는 반면, 기판(200)의 하부면과 히팅 척(160)의 상부면은 제2 간격(D2)보다 큰 제5 간격(D5)으로 이격된다.
이와 같이 히팅 척(160)과 리프트 핀(171, 172) 중 어느 하나를 수직 방향으로 이동시킴으로써 기판(200)의 위치를 수직 방향으로 자유롭게 조절할 수 있다. 경우에 따라서는 히팅 척(160)과 리프트 핀(171, 172)을 모두 같은 방향 또는 반대 방향으로 이동시킬 수도 있다. 일 예에서 히팅 척(160)의 이동을 통해 기판(200)과 히팅 척(160) 사이의 간격을 서로 접촉되는 0mm에서 100mm까지 제어한다. 또한 리프트 핀(171, 172)의 이동을 통해 기판(200)과 상부 덮개(130) 사이의 간격을 1mm에서 100mm까지 제어한다. 이에 따라 히팅 척(160)과 리프트 핀(171, 172)을 반대 방향으로 이동시킬 경우 기판(200)의 위치는 대략 최대 200mm까지 변경시킬 수 있다.
도 5 내지 도 9는 도 1의 반도체 제조장치를 이용하여 반도체소자를 제조하는 방법을 설명하기 위해 나타내 보인 도면들이다. 본 예에서는 솔더 범프를 갖는 기판에 대한 플럭스리스(fluxless) 솔더링공정과 쿨링 공정을 본 예에 따른 반도체 제조장치(100)를 이용하여 수행하는 경우를 예로 들기로 한다. 먼저 도 5를 참조하면, 솔더 범프를 갖는 기판(200)을 리프트 핀(171, 172) 위에 로딩한다. 이 상태에서 기판(200)의 상부면은 상부 덮개(130)의 하부면과 제6 간격(D6)만큼 이격된다. 다음에 도 6을 참조하면, 도면에서 화살표(303)로 나타낸 바와 같이, 리프트 핀(171, 172)을 위로 이동시켜 기판(200)의 상부면과 상부 덮개(130)의 하부면 사이의 간격이 제6 간격(D6)보다 작은 제7 간격(D7)이 되도록 한다. 다음에 도 7을 참조하면, 도면에서 화살표(400)로 나타낸 바와 같이, 제1 가스공급부(141)를 통해 환원가스를 기판(200)에 공급하여 산화막 제거공정을 수행한다. 기판(200)에 공급되는 환원가스는 기판(200)의 솔더 범프 표면의 산화막, 예컨대 자연산화막을 제거한다. 이 과정에서 기판(200)의 온도는 상부 덮개(130) 내의 히팅 블록(150)을 이용하여 적절한 온도, 예컨대 150℃ 내지 200℃가 되도록 한다. 또한 반응 공간(120) 내의 압력이 대략 0.01torr 내지 200torr가 되도록 한다.
다음에 도 8을 참조하면, 도면에서 화살표(304)로 나타낸 바와 같이, 히트 척(160)을 위로 이동하여 히트 척(160)의 상부면과 기판(200)의 배면이 서로 접촉되도록 한다. 이 과정에서 리프트 핀(171, 172)의 위치는 변경되지 않았으므로 기판(200)의 상부면과 상부 덮개(130)의 하부면은 제7 간격(D7)을 그대로 유지한다. 이 상태에서 히트 척(160)을 이용하여 기판(200)의 솔더 범프를 리플로우시킨다. 리플로우 공정은 기판(200)의 온도를 대략 200℃ 내지 300℃가 되도록 함으로써 수행할 수 있다. 기판(200)의 온도를 상승시키기 위해 히트 척(160) 외에 상부 덮개(130) 내의 히팅 블록(150)도 함께 이용할 수도 있다.
다음에 도 9를 참조하면, 도면에서 화살표(305, 306)로 나타낸 바와 같이, 히트 척(160) 및 리프트 핀(171, 172)을 모두 아래로 이동시켜, 기판(200)의 상부면과 상부 덮개(130) 사이의 간격이 제7 간격(D7)보다 큰 제8 간격(D8)이 되도록 하고, 또한 기판(200)의 하부면과 히트 척(160)의 상부면이 제9 간격(D9)만큼 이격되도록 한다. 경우에 따라서 본 단계에서 리프트 핀(171, 172)은 이동시키지 않을 수도 있다. 다음에 도면에서 화살표(500)로 나타낸 바와 같이, 기판(200)에 불활성 가스를 공급하여 쿨링 공정을 수행한다. 일 예에서 불활성 가스는 제2 및 제3 가스공급부(142, 143)를 통해 공급될 수 있다.
100...반도체 제조장치 110...외벽
120...반응공간 130...상부 덮개
141...제1 가스공급부 142...제2 가스공급부
143...제3 가스공급부 150...히팅 블록
160...히팅 척 162...히팅 척 구동부
171, 172...리프트 핀 175...리프트 핀 연결부
177...리프트 핀 구동부

Claims (18)

  1. 내부의 반응 공간을 한정하는 챔버 외벽 및 상부 덮개;
    상기 반응 공간 내에서 대상물을 지지하되, 상하로 이동 가능하도록 배치되는 리프트 핀;
    상기 반응 공간 하부에서 상하로 이동 가능하도록 배치되는 히트 척; 및
    상기 상부 덮개를 관통하되, 상기 상부 덮개의 중심부에 배치되는 제1 가스공급부와, 상기 상부 덮개의 양 가장자리에 배치되는 제2 및 제3 가스 공급부를 포함하는 반도체 제조장치.
  2. 제1항에 있어서,
    상기 상부 덮개 내에 배치되는 히팅 블록을 더 포함하는 반도체 제조장치.
  3. 삭제
  4. 삭제
  5. 제1항에 있어서,
    상기 리프트 핀을 상하로 이동 가능하도록 하는 리프트 핀 구동부를 더 포함하는 반도체 제조장치.
  6. 제1항에 있어서,
    상기 히트 척을 상하로 이동 가능하도록 하는 히트 척 구동부를 더 포함하는 반도체 제조장치.
  7. 내부의 반응 공간을 한정하는 챔버 외벽 및 상부 덮개와, 상기 반응 공간 내에서 기판을 지지하되, 상하로 이동 가능하도록 배치되는 리프트 핀과, 상기 반응 공간 하부에서 상하로 이동 가능하도록 배치되는 히트 척과, 그리고 상기 상부 덮개를 관통하되, 상기 상부 덮개의 중심부에 배치되는 제1 가스공급부와, 상기 상부 덮개의 양 가장자리에 배치되는 제2 및 제3 가스 공급부를 포함하는 반도체 제조장치를 이용한 반도체소자 제조방법에 있어서,
    상기 리프트 핀 위에 기판을 로딩하는 단계; 및
    상기 리프트 핀을 상하로 이동하여 상기 로딩된 기판과 상기 상부 덮개 사이의 간격을 조절하면서 공정을 수행하는 단계를 포함하는 반도체소자 제조방법..
  8. 제7항에 있어서,
    상기 반도체 제조장치는, 상기 상부 덮개 내에 배치되는 히팅 블록을 더 포함하는 반도체소자 제조방법.
  9. 제8항에 있어서,
    상기 기판에 대한 가열 처리시 상기 히팅 블록으로부터 열을 발생시키고 상기 리프트 핀을 위로 이동하여 상기 기판과 상기 상부 덮개 사이의 간격을 줄인 후에 상기 가열 처리를 수행하는 반도체소자 제조방법.
  10. 제8항에 있어서,
    상기 기판에 대한 쿨링 처리시 상기 리프트 핀을 아래로 이동하여 상기 기판과 상기 상부 덮개 사이의 간격을 높인 후에 상기 쿨링 처리를 수행하는 반도체소자 제조방법.
  11. 삭제
  12. 삭제
  13. 챔버 외벽과, 상기 챔버 외벽과 함께 내부의 반응 공간을 한정하면서 내부에 히팅 블록 및 가스 공급부를 갖는 상부 덮개와, 상기 반응 공간 내에서 기판을 지지하되, 상하로 이동 가능하도록 배치되는 리프트 핀과, 그리고 상기 반응 공간 하부에서 상하로 이동 가능하도록 배치되는 히트 척을 포함하는 반도체 제조장치를 이용한 반도체소자 제조방법에 있어서,
    솔더 범프를 갖는 기판을 상기 리프트 핀 위에 로딩하는 단계;
    상기 리프트 핀을 위로 이동하여 상기 기판과 상부 덮개 사이의 간격을 줄이는 단계;
    상기 기판에 대해 환원가스를 공급하여 상기 솔더 범프 표면의 산화막을 제거하는 단계;
    상기 히트 척을 위로 이동하여 상기 기판의 배면에 접촉되도록 하는 단계;
    상기 히트 척을 이용하여 상기 솔더 범프를 리플로우시키는 단계;
    상기 히트 척을 아래로 이동하여 상기 기판과 이격되도록 하는 단계; 및
    상기 히트 척과 이격된 기판에 불활성 가스를 공급하여 쿨링 공정을 수행하는 단계를 포함하는 반도체소자 제조방법.
  14. 제13항에 있어서,
    상기 기판에 대해 환원가스를 공급하여 상기 솔더 범프 표면의 산화막을 제거하는 단계는, 상기 반도체 제조장치의 압력을 0.01torr 내지 200torr로 설정하여 수행하는 반도체소자 제조방법.
  15. 제13항에 있어서,
    상기 히트 척과 이격된 기판에 불활성 가스를 공급하여 쿨링 공정을 수행하는 단계는, 상기 상부 덮개를 관통하여 상기 반응 공간 내로 가스를 공급할 수 있는 가스공급부를 통해 불활성 가스를 공급하여 수행하는 반도체소자 제조방법.
  16. 제15항에 있어서,
    상기 가스공급부는, 상기 상부 덮개의 중심부에 배치되는 제1 가스공급부와, 상기 상부 덮개의 양 가장자리에 배치되는 제2 및 제3 가스공급부를 포함하는 반도체소자 제조방법.
  17. 제16항에 있어서,
    상기 기판에 대해 환원가스를 공급하여 상기 솔더 범프 표면의 산화막을 제거하는 단계는, 상기 제1 가스공급부를 통해 상기 환원가스를 공급하여 수행하는 반도체소자 제조방법.
  18. 제16항에 있어서,
    상기 히트 척과 이격된 기판에 불활성 가스를 공급하여 쿨링 공정을 수행하는 단계는, 상기 제2 및 제3 가스공급부를 통해 상기 불활성 가스를 공급하여 수행하는 반도체소자 제조방법.
KR1020140001484A 2014-01-06 2014-01-06 반도체 제조장치 및 이를 이용한 반도체소자 제조방법 KR101541392B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140001484A KR101541392B1 (ko) 2014-01-06 2014-01-06 반도체 제조장치 및 이를 이용한 반도체소자 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140001484A KR101541392B1 (ko) 2014-01-06 2014-01-06 반도체 제조장치 및 이를 이용한 반도체소자 제조방법

Publications (2)

Publication Number Publication Date
KR20150081723A KR20150081723A (ko) 2015-07-15
KR101541392B1 true KR101541392B1 (ko) 2015-08-03

Family

ID=53793481

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140001484A KR101541392B1 (ko) 2014-01-06 2014-01-06 반도체 제조장치 및 이를 이용한 반도체소자 제조방법

Country Status (1)

Country Link
KR (1) KR101541392B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7498257B2 (ja) * 2019-07-17 2024-06-11 アプライド マテリアルズ インコーポレイテッド 露光後処理のための方法及び装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009010144A (ja) * 2007-06-27 2009-01-15 Hitachi Kokusai Electric Inc 基板処理装置
JP2013085003A (ja) 2013-02-12 2013-05-09 Fujitsu Semiconductor Ltd 半導体装置の製造装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009010144A (ja) * 2007-06-27 2009-01-15 Hitachi Kokusai Electric Inc 基板処理装置
JP2013085003A (ja) 2013-02-12 2013-05-09 Fujitsu Semiconductor Ltd 半導体装置の製造装置

Also Published As

Publication number Publication date
KR20150081723A (ko) 2015-07-15

Similar Documents

Publication Publication Date Title
US7538421B2 (en) Flip-chip package structure with stiffener
US9888527B2 (en) Systems for processing semiconductor devices, and methods of processing semiconductor devices
US7148086B2 (en) Semiconductor package with controlled solder bump wetting and fabrication method therefor
US8177862B2 (en) Thermal compressive bond head
US20130292831A1 (en) Methods and Apparatus for Package on Package Devices
US9218999B2 (en) Packaging process tools and packaging methods for semiconductor devices
US9721919B2 (en) Solder bumps formed on wafers using preformed solder balls with different compositions and sizes
CN105938790B (zh) 制造半导体器件的方法
US7169641B2 (en) Semiconductor package with selective underfill and fabrication method therfor
US9837292B2 (en) Underfill dispensing with controlled fillet profile
US9679861B1 (en) Integrated circuit package with active warpage control printed circuit board mount
KR101541392B1 (ko) 반도체 제조장치 및 이를 이용한 반도체소자 제조방법
WO2013046991A1 (ja) 三次元実装装置
US7416969B2 (en) Void free solder arrangement for screen printing semiconductor wafers
KR101150364B1 (ko) 무플럭스 레이저 솔더볼 접합을 위한 솔더볼 고정장치
TWI566869B (zh) 回銲製程與機台
US11000923B2 (en) Tool and method of reflow
TWI699858B (zh) 接合方法及用於執行其的接合設備
US7871860B1 (en) Method of semiconductor packaging
KR102217826B1 (ko) 실장 장치 및 실장 방법
KR101051579B1 (ko) 액상 리플로우 방법
DE102014019343A1 (de) Systeme zur verarbeitung von halbleiterbauelementen und verfahren zur verarbeitung von halbleiterbauelementen
JP2002261109A (ja) 半導体装置の製造方法
JP2022105279A (ja) 方法および装置（基板へのチップの組立て）
KR101081735B1 (ko) 엘. 오. 씨(ｌｏｃ) 다이접착 장비를 이용한 플립 칩 패키지 제조방법 및 이에 의한 플립 칩 패키지

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180725

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190725

Year of fee payment: 5