WO2012165617A1 - 液晶表示装置 - Google Patents

液晶表示装置 Download PDF

Info

Publication number
WO2012165617A1
WO2012165617A1 PCT/JP2012/064277 JP2012064277W WO2012165617A1 WO 2012165617 A1 WO2012165617 A1 WO 2012165617A1 JP 2012064277 W JP2012064277 W JP 2012064277W WO 2012165617 A1 WO2012165617 A1 WO 2012165617A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer electrode
liquid crystal
lower layer
electrode
electrode fingers
Prior art date
Application number
PCT/JP2012/064277
Other languages
English (en)
French (fr)
Inventor
豪 鎌田
吉田　秀史
前田　強
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to CN201280027205.8A priority Critical patent/CN103597403B/zh
Priority to US14/122,526 priority patent/US20140098335A1/en
Publication of WO2012165617A1 publication Critical patent/WO2012165617A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134318—Electrodes characterised by their geometrical arrangement having a patterned common electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned

Definitions

  • the present invention relates to a liquid crystal display device.
  • This application claims priority on June 3, 2011 based on Japanese Patent Application No. 2011-125186 for which it applied to Japan, and uses the content here.
  • a horizontal electric field method is conventionally known as a method for applying an electric field to a liquid crystal layer.
  • a horizontal electric field type liquid crystal display device a common electrode and a pixel electrode are provided on one of a pair of substrates sandwiching a liquid crystal layer, and substantially in a horizontal direction (a direction substantially parallel to the substrate) with respect to the liquid crystal layer. The electric field of is applied.
  • the horizontal electric field type liquid crystal display device includes an IPS (In-Plane Switching) type liquid crystal display device and an FFS (Fringe Field Switching) type liquid crystal display device depending on a difference in electrode configuration.
  • An FFS mode liquid crystal display device generally includes a lower layer electrode formed in substantially the entire region of a pixel, and an upper layer electrode having a plurality of slits arranged on the lower layer electrode with an insulating film interposed therebetween.
  • a liquid crystal display device having a shape in which a common electrode (lower layer electrode) and a pixel electrode (upper layer electrode) are bent in a pixel and a data line is also bent in parallel with these electrodes has been proposed (for example, Patent Document 2) below.
  • the common electrode and the pixel electrode are bent so that the inside of the pixel is multi-domain and the viewing angle is improved.
  • a liquid crystal display device in which a plurality of openings are provided in the lower electrode in addition to the upper electrode has been proposed (for example, Patent Document 3 below).
  • an opening is formed in a region of the lower layer electrode that overlaps with the upper layer electrode. Therefore, the area of the overlapping portion between the upper layer electrode and the lower layer electrode is reduced. As a result, the load capacity composed of the upper layer electrode, the lower layer electrode, and the insulating film sandwiched between these electrodes can be reduced. As a result, the writing speed of information on the liquid crystal can be increased, and an image with high display quality can be obtained.
  • An object of an aspect of the present invention is to provide a liquid crystal display device having an electrode structure that can reduce load capacity. It is another object of the present invention to provide a liquid crystal display device that can suppress variation in characteristics as much as possible even when alignment between the upper electrode and the lower electrode occurs.
  • a liquid crystal display device includes: a pair of substrates disposed opposite to each other; a liquid crystal layer sandwiched between the pair of substrates; and one of the pair of substrates and the liquid crystal layer.
  • a plurality of lower layers each including a lower layer electrode provided therebetween, an insulating film covering the lower layer electrode, and an upper layer electrode provided on the insulating film, wherein the lower layer electrode is disposed at a predetermined interval
  • the upper electrode has a plurality of upper electrode fingers arranged at a predetermined interval, and the lower electrode finger and the upper electrode finger are arranged in a normal direction of the one substrate. When viewed, they intersect at a predetermined angle greater than 0 ° and less than 90 °.
  • the one substrate has a plurality of pixel regions arranged in a matrix, and the plurality of lower layer electrode fingers are arranged in an arrangement direction of the plurality of pixel regions.
  • the plurality of upper layer electrode fingers may extend in parallel and be inclined with respect to an arrangement direction of the plurality of pixel regions.
  • the line width of the first portion of the plurality of lower layer electrode fingers in the vicinity of at least one of the intersections of the plurality of lower layer electrode fingers and the plurality of upper layer electrode fingers is It may be wider than the line width of the second portion adjacent to the first portion and other than the vicinity of at least one of the intersecting portions.
  • an edge of a portion adjacent to the second portion in the first portion extends in an extending direction of the plurality of lower layer electrode fingers.
  • An angle greater than 0 ° and less than 90 ° may be formed.
  • an edge of a portion adjacent to the second portion of the first portion is relative to an edge of the plurality of upper layer electrode fingers. It may be approximately parallel.
  • a part of the plurality of lower layer electrode fingers may be missing at at least one of intersections of the plurality of lower layer electrode fingers and the plurality of upper layer electrode fingers.
  • the line width of the plurality of upper electrode fingers is L1
  • the interval between the adjacent upper electrode fingers is S1
  • the line width of the plurality of lower electrode fingers is L2
  • the interval between the plurality of lower layer electrode fingers is S2
  • L1 + S1> L2 + S2 This condition may be satisfied.
  • the line width of the plurality of upper electrode fingers is L1
  • the interval between the adjacent upper electrode fingers is S1
  • the line width of the plurality of lower electrode fingers is L2
  • L1 + S1 L2 + S2 and L1 ⁇ L2
  • the load capacity can be reduced and the display characteristics can be improved. Further, even when the alignment deviation between the upper layer electrode and the lower layer electrode occurs, the characteristic variation can be suppressed as much as possible.
  • FIG. 23 is a diagram showing a distribution of equipotential lines and directors of liquid crystal molecules at the position of the A-A ′ line in FIG. 22.
  • FIG. 23 is a diagram showing distribution of equipotential lines and directors of liquid crystal molecules at the position of the B-B ′ line in FIG. 22.
  • FIG. 26 is a diagram showing the distribution of equipotential lines and directors of liquid crystal molecules at the position of the A-A ′ line in FIG. 25. It is a figure which shows the electrode pattern used for the simulation of 3rd Example, and is a top view of a lower layer electrode. It is a figure which shows the electrode pattern used for the simulation of 3rd Example, and is a top view of an upper layer electrode.
  • FIG. 33 is a diagram showing distribution of equipotential lines and directors of liquid crystal molecules at the position of the A-A ′ line in FIG.
  • FIG. 38 is a diagram showing equipotential lines and the distribution of directors of liquid crystal molecules at the position of the A-A ′ line in FIG. 37. It is a graph which shows the relationship between the applied voltage and capacity
  • FIG. 43 is a diagram showing distribution of equipotential lines and directors of liquid crystal molecules at the position of the A-A ′ line in FIG. 42. It is a graph which shows the relationship between the applied voltage and the transmittance
  • FIG. 47 is a diagram showing a distribution of equipotential lines and directors of liquid crystal molecules at the position of the A-A ′ line in FIG. 46. It is a graph which shows the relationship between the applied voltage and a capacity
  • the liquid crystal display device includes a pair of electrodes on one of a pair of substrates sandwiching a liquid crystal layer, and a liquid crystal of a lateral electric field type that drives the liquid crystal with an electric field applied between the pair of electrodes. It is a display device.
  • FIG. 1 is an exploded perspective view showing a schematic configuration of the liquid crystal display device of the present embodiment.
  • FIG. 2 is a plan view showing one pixel of the liquid crystal display device of the present embodiment.
  • the scale of the size may be varied depending on the component.
  • the liquid crystal display device 1 of the present embodiment includes a backlight 2, a polarizing plate 3, a liquid crystal cell 4, and a polarizing plate 5 from the back as viewed from the observer. . Therefore, the liquid crystal display device 1 of the present embodiment is a transmissive liquid crystal display device, and performs display by controlling the transmittance of light emitted from the backlight 2 by the liquid crystal cell 4.
  • the liquid crystal cell 4 includes a thin film transistor (Thin Film Transistor, hereinafter abbreviated as TFT) array substrate 6 and a counter substrate 7, and a liquid crystal layer 8 is disposed between the TFT array substrate 6 and the counter substrate 7. It is pinched. Generally, a positive type liquid crystal material is used for the liquid crystal layer 8, but a negative type liquid crystal material may be used.
  • TFT array substrate 6 has a plurality of pixel regions 10 arranged in a matrix on a substrate 9, and a display region (screen) is configured by these pixel regions 10.
  • the counter substrate 7 includes a color filter 12 on a substrate 11.
  • the display region has a plurality of source bus lines arranged in parallel to each other and a plurality of gate bus lines arranged in parallel to each other.
  • the plurality of source bus lines and the plurality of gate bus lines are arranged orthogonally.
  • the display area is partitioned in a lattice pattern by a plurality of source bus lines and a plurality of gate bus lines, and the partitioned rectangular area becomes the pixel area 10.
  • a TFT 15 is provided in the vicinity of the intersection where the source bus line 13 and the gate bus line 14 intersect.
  • the TFT 15 of this embodiment includes a gate electrode 16 formed integrally with the gate bus line 14, a semiconductor layer 17 disposed on the gate electrode 16, a source electrode 18 formed integrally with the source bus line 13, And a drain electrode 19.
  • the drain electrode 19 has a U-shape and is arranged so as to surround the source electrode 18.
  • the drain electrode 19 is electrically connected to an upper layer electrode 20 described later.
  • a common bus line 21 is disposed along a side opposite to the side where the gate bus line 14 is disposed.
  • the common bus line 21 is electrically connected to a lower layer electrode 22 described later.
  • the lower layer electrode 22 and the upper layer electrode 20 are drawn so as to overlap each other, but an insulating film is formed so as to cover the lower layer electrode 22, and the upper layer electrode 20 is formed on the insulating film.
  • a common potential for example, 0 V
  • a pixel potential for example, + several V
  • the application direction of the potential is not limited to the above, and a configuration in which a pixel potential is applied to the lower layer electrode 22 and a common potential is applied to the upper layer electrode 20 may be employed. It may be considered equivalent regardless of which potential is applied to which electrode. Therefore, contrary to the above configuration, the lower electrode 22 may be connected to the drain electrode 19 of the TFT 15 and the upper electrode 20 may be connected to the common bus line 21.
  • the lower layer electrode 22 has a plurality of lower layer electrode fingers 23 arranged in parallel with each other at a predetermined interval.
  • the plurality of lower layer electrode fingers 23 are integrally connected and electrically connected by a connecting portion 24 provided on the upper side and the lower side in FIG. 3A.
  • the plurality of lower layer electrode fingers 23 extend in parallel with the source bus line 13. That is, the plurality of lower layer electrode fingers 23 are arranged so as to extend in parallel with the arrangement direction of the plurality of pixel regions 10.
  • the upper layer electrode 20 has a plurality of upper layer electrode fingers 25 arranged in parallel with each other at a predetermined interval.
  • the plurality of upper layer electrode fingers 25 are integrally connected and electrically connected by a connecting portion 26 provided on the upper side and the lower side in FIG. 3B.
  • the upper electrode finger 25 is disposed so as to intersect with the lower electrode finger 23 at a predetermined angle larger than 0 ° and smaller than 90 °.
  • the upper electrode finger 25 intersects the lower electrode finger 23 at an angle of 10 °. That is, as shown in FIG. 2, the crossing angle ⁇ between the upper electrode finger 25 and the lower electrode finger 23 is 10 °. Therefore, the upper electrode finger 25 extends in a direction that forms an angle of 10 ° with the source bus line 13.
  • the lower layer electrode 22 and the upper layer electrode 20 are both composed of a transparent conductive film such as indium tin oxide (Indium Tin Oxide, ITO), indium zinc oxide (IZO (registered trademark, Idemitsu Kosan Co., Ltd.)), or the like.
  • the insulating film interposed between the lower layer electrode 22 and the upper layer electrode 20 is made of, for example, a silicon nitride film.
  • the line width of the upper electrode finger 25 is L1
  • the interval between the adjacent upper electrode fingers 25 is S1
  • the line width of the lower electrode finger 23 is L2
  • the interval between the adjacent lower electrode fingers 23 is S2.
  • L1 3 ⁇ m
  • S1 3 ⁇ m
  • L2 3 ⁇ m
  • S2 3 ⁇ m
  • L2 / S2 3/3 ⁇ m.
  • the film thickness of the transparent conductive film constituting the lower layer electrode 22 is 80 nm
  • the film thickness of the transparent conductive film constituting the upper layer electrode 20 is 80 nm
  • the film thickness of the insulating film is 500 nm.
  • An alignment film subjected to an alignment process such as rubbing is provided on the surface of the TFT array substrate 6 and the counter substrate 7 on the liquid crystal layer 8 side.
  • the alignment direction of the liquid crystal molecules 27 constituting the liquid crystal layer 8 when the electric field is not applied is regulated by the alignment film.
  • the alignment direction when no electric field is applied to the liquid crystal molecules 27 is referred to as an initial alignment direction.
  • the alignment film of the TFT array substrate 6 and the alignment film of the counter substrate 7 are subjected to the alignment process in the same direction. As shown by the arrow LC in FIG. 2, the alignment process direction, that is, the initial alignment direction of the liquid crystal molecules 27 is restricted to a direction parallel to the extending direction of the lower layer electrode finger 23.
  • the initial alignment direction of the liquid crystal molecules 27 is restricted to a direction that forms an angle of 10 ° with the extending direction of the upper electrode fingers 25. Therefore, when a positive type liquid crystal is used, when a voltage is applied between the lower layer electrode 22 and the upper layer electrode 20, the liquid crystal molecules 27 are separated from the substrate surface according to the direction of the transverse electric field generated between the electrodes 22 and 20. Rotates counterclockwise in a substantially parallel plane.
  • the two polarizing plates 3 and 5 arranged on the outside of the liquid crystal cell 4 are arranged in crossed Nicols so that the transmission axis is parallel and perpendicular to the initial alignment direction of the liquid crystal molecules 27.
  • the polarizing plate 3 on the light incident side is disposed so that the transmission axis is in a direction parallel to the extending direction of the lower layer electrode finger 23 (direction of the arrow Pi).
  • the polarizing plate 5 on the light emission side is arranged so that the transmission axis is in a direction perpendicular to the extending direction of the lower layer electrode finger 23 (the direction of the arrow Po).
  • the liquid crystal display device 1 of this embodiment functions as a so-called normally black mode liquid crystal display device in which black display is performed when no electric field is applied and white display is applied when an electric field is applied.
  • the lower layer electrode is disposed over substantially the entire surface of the pixel region, and overlaps the lower layer electrode in almost all regions where the upper layer electrode exists.
  • the line width and spacing of the upper layer electrode is 1: 1, both electrodes overlap in a half of all electrode formation regions, and the load capacity becomes very large. It was.
  • the lower layer electrode 22 in addition to the upper layer electrode 20, the lower layer electrode 22 also has a shape having a plurality of lower layer electrode fingers 23, and the upper layer electrode fingers 25 and the lower layer electrode fingers 23 are 10 It is arranged to cross at an angle of °. Thereby, only the intersection where the upper electrode finger 25 and the lower electrode finger 23 intersect becomes an area where the upper electrode 20 and the lower electrode 22 overlap. Therefore, in the liquid crystal display device 1 of this embodiment, the load capacity can be greatly reduced as compared with the conventional FFS type liquid crystal display device. As a result, power consumption required for driving can be reduced, which is suitable for mobile use. In television applications, it is possible to increase the screen size, improve the response, and perform the double speed drive or the quadruple speed drive for stereoscopic display without any trouble.
  • 4A and 4B are enlarged views of a part of the lower layer electrode finger 23 and the upper layer electrode finger 25.
  • the upper electrode finger 25 is displaced by 1.5 ⁇ m in the right direction and 3.0 ⁇ m in the lower direction.
  • 4A shows a normal state and FIG. 4B shows a shifted state.
  • the parallelogram area indicated by reference numeral 28 is an intersection of the lower electrode finger 23 and the upper electrode finger 25. The total area of all the intersections 28 occupies 1/4 of the total area of the electrode formation region. Accordingly, in view of area calculation, in this embodiment, the load capacity can be reduced by 50% compared to the conventional FFS type liquid crystal display device.
  • the shape of the electrode formation region is generally rectangular, the effect of misalignment actually occurs on the four sides (upper and lower edges of the pixel).
  • the influence of the peripheral edge on the entire pixel is negligible and can be almost ignored.
  • the area of the intersecting portion 28 may change, but it is considered that a large misalignment occurs in the rotation direction in the manufacturing process. Hateful. Further, even if a slight misalignment in the rotational direction occurs, this effect is slight and can be almost ignored.
  • a plurality of lower layer electrode fingers 23 are arranged in parallel to the extending direction of the source bus lines 13 (pixel arrangement direction), and a plurality of upper layer electrode fingers 25 are arranged with respect to the plurality of lower layer electrode fingers 23. And tilted 10 °. Therefore, the direction of the alignment process of the TFT array substrate 6 and the counter substrate 7 is set to the extending direction of the source bus lines 13 (pixel arrangement direction), that is, the direction parallel or perpendicular to the edges of the TFT array substrate 6 and the counter substrate 7 It ’s fine. Therefore, the arrangement of the electrodes is preferable in that an alignment process such as rubbing can be easily performed. Also, the polarizing plates 3 and 5 can be arranged easily because the direction of the transmission axis should be aligned with the direction parallel to or perpendicular to the edges of the TFT array substrate 6 and the counter substrate 7. preferable.
  • the plurality of lower layer electrode fingers 23 are inclined by 10 ° with respect to the extending direction of the source bus lines 13 (pixel arrangement direction), contrary to the above configuration.
  • the plurality of upper layer electrode fingers 25 may be arranged in parallel to the extending direction of the source bus lines 13 (pixel arrangement direction).
  • the TFT 15 having a configuration in which the U-shaped drain electrode 19 surrounds the linear source electrode 18 is used.
  • the source electrode 30 connected to the source bus line 13 is formed in a U-shape
  • the TFT 32 having a configuration in which the source electrode 30 surrounds the straight drain electrode 31 is formed. It may be used.
  • the drain electrode is also formed as in the present embodiment rather than having a U-shaped source electrode. It is desirable to make it U-shaped.
  • the reason is as follows.
  • the W / L (gate width / gate length) of the TFT increases, so that the charge writing ability to the pixel is increased. Can do.
  • the drain electrode and the source electrode are U-shaped, the area of the overlapping portion between these electrodes and the gate electrode increases.
  • the gate-drain parasitic capacitance Cgd increases, and when the source electrode is U-shaped, the gate-source parasitic capacitance Cgs increases.
  • an increase in the parasitic capacitance Cgd between the gate and the drain leads to an increase in the feedthrough voltage, which affects the reliability of the liquid crystal display device including the burn-in.
  • an increase in the parasitic capacitance Cgs between the gate and the source leads to an increase in the load on the bus line, which causes a signal delay and may cause display unevenness due to a difference in distance from the driver.
  • the FFS liquid crystal display device tends to have a larger sum (Clc + Cs) of the liquid crystal capacitance Clc and the auxiliary capacitance Cs than other types of liquid crystal display devices. Therefore, even if the gate-drain parasitic capacitance Cgd is somewhat increased by making the drain electrode U-shaped, there is little influence on the overall capacitance (Clc + Cs + Cgd), and the reliability of the liquid crystal display device is greatly affected. Does not affect. On the other hand, when the gate-source parasitic capacitance Cgs is reduced by making the drain electrode U-shaped and the source electrode linear, the load on the source bus line is reduced and signal delay can be reduced. As a result, sufficient charge can be written in each pixel electrode in a short writing time, and display unevenness can be reduced.
  • FIG. 6 is a plan view showing one pixel of the liquid crystal display device of this embodiment.
  • FIG. 7A is a plan view showing the lower layer electrode.
  • FIG. 7B is a plan view showing the upper layer electrode.
  • FIG. 8 is an enlarged view of the intersection between the lower layer electrode and the upper layer electrode. 6 to 8, the same components as those in FIGS. 1 to 3B of the first embodiment are denoted by the same reference numerals, and description thereof is omitted.
  • the line width of the lower layer electrode finger 36 is other than the vicinity of the intersection portion 28 in the vicinity of the intersection portion 28 between the lower layer electrode finger 36 and the upper layer electrode finger 25. It is wider than the line width of the part.
  • the line width of the first portion of the lower layer electrode finger 36 in the vicinity of at least one of the intersecting portions 28 of the plurality of lower layer electrode fingers 36 and the plurality of upper layer electrode fingers 25 is adjacent to the first portion and intersects.
  • the line width of the second portion other than the vicinity of at least one of the portions 28 is wider.
  • a portion where the line width of the lower electrode finger 36 is increased with respect to a portion where the line width is constant is hereinafter referred to as a widened portion 37.
  • the load capacity can be reduced as compared with the conventional FFS type liquid crystal display device, the power consumption required for driving can be reduced, and high speed driving can be performed without any trouble. Can be obtained.
  • the lower electrode finger 23 is exposed to the side of the upper electrode finger 25 at the intersection 28 between the lower electrode finger 23 and the upper electrode finger 25 when viewed from the normal direction of the TFT array substrate 6. Absent. Therefore, when an electric field is applied, a lateral electric field is not generated in the vicinity of the intersection 28 between the lower electrode finger 23 and the upper electrode finger 25, and the liquid crystal molecules are not aligned in a desired direction, so that the transmittance may be lowered.
  • the widened portion 37 is provided in the vicinity of the intersecting portion 28 between the lower electrode finger 36 and the upper electrode finger 25, the widened portion is formed on the side of the upper electrode finger 25 as shown in FIG. 37 is exposed.
  • the widened portion 37 of the lower electrode finger 36 is located in a region where the upper electrode finger 25 does not exist, the area of the overlapping portion between the lower electrode finger 36 and the upper electrode finger 25 hardly increases. Therefore, the increase in load capacity is minimized.
  • FIG. 9 is a plan view showing one pixel of the liquid crystal display device of this embodiment.
  • FIG. 10A is a plan view showing a lower layer electrode.
  • FIG. 10B is a plan view showing the upper layer electrode.
  • FIG. 11 is an enlarged view of the intersection between the lower layer electrode and the upper layer electrode. 9 to 11, the same reference numerals are given to the same components as those in FIGS. 1 to 3B of the first embodiment, and the description thereof will be omitted.
  • the width of the lower layer electrode finger 40 is increased from the constant line width portion 40a in the vicinity of the intersection 28 between the lower layer electrode finger 40 and the upper layer electrode finger 25.
  • the edge 40b of the lower layer electrode finger 40 reaching the portion 41 extends obliquely at an angle other than 90 ° with respect to the edge of the lower layer electrode finger 40 in the constant line width portion 40a.
  • the edge 40b of the lower layer electrode finger 40 extending from the constant line width portion 40a of the lower layer electrode finger 40 to the widened portion 41 has an angle of 10 ° with respect to the edge of the lower layer electrode finger 40 in the constant line width portion 40a. There is no.
  • the edge of the widened portion 41 adjacent to the constant line width portion 40a forms an angle larger than 0 ° and smaller than 90 ° with respect to the extending direction of the lower layer electrode finger 39. Since the edge 40b of the lower layer electrode finger 40 extending from the constant line width portion 40a of the lower layer electrode finger 40 to the widened portion 41 is designed as described above, as shown in FIG. The edge 40b of the lower layer electrode finger 40 extending from 40a to the widened portion 41 is substantially parallel to the edge 25b of the upper layer electrode finger 25.
  • the corners of the elongated rectangular slits between adjacent lower layer electrode fingers 36 in the lower layer electrode 35 of the second embodiment shown in FIG. 7A are tapered. It can also be said that the shape is cut diagonally. In this case, the slit has four corners, but the upper layer electrode finger 25 extends obliquely from the upper right to the lower left in the figure, and the lower right corner and the upper left of the four corners. These corners are in the above-mentioned shape. As a result, as shown in FIG.
  • the edge 40b of the lower layer electrode finger 40 extending from the constant line width portion 40a of the lower layer electrode finger 40 to the widened portion 41 is made parallel to the edge 25b of the upper layer electrode finger 25. It can.
  • Other configurations are the same as those in the first and second embodiments.
  • the load capacity can be reduced as compared with the conventional FFS type liquid crystal display device, the power consumption required for driving can be reduced, high-speed driving can be performed without any trouble, and the like. Similar effects can be obtained.
  • the widened portion 37 is provided in the vicinity of the intersection 28 between the lower layer electrode finger 36 and the upper layer electrode finger 25, and the widened portion 37 is exposed to the side of the upper layer electrode finger 25.
  • a transverse electric field is also generated at the intersection 28 between the upper electrode finger 25 and 36.
  • the edge of the constant line width portion of the lower electrode finger 36 and the edge of the widened portion 37 are orthogonal, these edges are not parallel to the edge of the upper electrode finger 25. Therefore, although a horizontal electric field is generated in the vicinity of the intersection 28, the direction of the horizontal electric field (azimuth angle of the horizontal electric field) seen in a plane is different from other regions, resulting in disorder of the alignment direction of the liquid crystal molecules and a decrease in transmittance. there's a possibility that.
  • the edge 40b of the lower layer electrode finger 40 extending from the constant line width portion 40a of the lower layer electrode finger 40 to the widened portion 41 is parallel to the edge 25b of the upper layer electrode finger 25.
  • the alignment disturbance of the liquid crystal molecules can be reduced by aligning the azimuth angle of the lateral electric field with that of the other regions, so that a decrease in transmittance can be suppressed.
  • the edge 40b extending from the constant line width portion 40a of the lower layer electrode finger 40 to the widened portion 41 is formed obliquely, thereby obtaining the effect of improving the transmittance with respect to the second embodiment. It is done.
  • the influence when the misalignment between the lower layer electrode 39 and the upper layer electrode 20 occurs is greater than in the first and second embodiments.
  • the variation in the area of the overlapping portion between the lower layer electrode 39 and the upper layer electrode 20 when the misalignment occurs is very small relative to the area of the entire pixel. Therefore, the variation in the load capacity due to the misalignment can be made smaller than before.
  • FIG. 12 is a plan view showing one pixel of the liquid crystal display device of this embodiment.
  • FIG. 13A is a plan view showing a lower layer electrode.
  • FIG. 13B is a plan view showing the upper layer electrode.
  • FIG. 14 is an enlarged view of the intersection between the lower layer electrode and the upper layer electrode. 12 to 14, the same reference numerals are given to the same components as those in FIGS. 1 to 3B of the first embodiment, and the description thereof will be omitted.
  • the region where the lower electrode finger 36 and the upper electrode finger 25 intersect and the lower electrode finger 36 is covered with the upper electrode finger 25 (intersection 28) is a liquid crystal. While not contributing to molecular orientation, it causes an increase in load capacity. Accordingly, in the lower layer electrode 42 of the present embodiment, as shown in FIGS. 12 to 14, a part of the lower layer electrode finger 43 is omitted at the intersection 28 between the lower layer electrode finger 43 and the upper layer electrode finger 25, and rectangular. A shaped opening 44 is provided.
  • the dimension H1 of the opening 44 in the extending direction of the lower layer electrode finger 43 is 5 ⁇ m
  • the dimension H2 of the opening in the direction orthogonal to the extending direction of the lower layer electrode finger 43 is 3 ⁇ m.
  • the widened portion 37 is completely isolated from the lower electrode finger 43 even if the opening 44 is provided. Rather, they are connected in part.
  • Other configurations are the same as those in the first and second embodiments.
  • the load capacity can be reduced as compared with the conventional FFS type liquid crystal display device, the power consumption required for driving can be reduced, high-speed driving can be performed without any trouble, and the like. Similar effects can be obtained.
  • the load capacity when compared with the second embodiment, it is possible to reduce the load capacity without changing the generation state of the transverse electric field and thus without reducing the transmittance.
  • the shape of the opening 44 is rectangular, but the shape of the opening 44 is not limited to a rectangular shape and may be changed as appropriate.
  • the dimension of the opening 44 may be changed as appropriate.
  • a configuration in which an opening is provided at the intersection may be applied.
  • FIGS. 15, 16A, and 16B The basic configuration of the liquid crystal display device of this embodiment is the same as that of the first embodiment, and the configuration of the lower layer electrode is different from that of the first embodiment.
  • FIG. 15 is a plan view showing one pixel of the liquid crystal display device of this embodiment.
  • FIG. 16A is a plan view showing a lower layer electrode.
  • FIG. 16B is a plan view showing only the upper layer electrode.
  • symbol is attached
  • L1 / S1 of the upper electrode finger is 3/3 ⁇ m
  • L2 / S2 of the lower electrode finger is 3/3 ⁇ m
  • the sum (L1 + S1) of the line width L1 of the upper electrode finger and the interval S1 is the pitch of the upper electrode finger
  • the sum of the line width L2 of the lower electrode finger and the interval S2 (L2 + S2) is the pitch of the lower electrode finger. Therefore, in the first to fourth embodiments, the pitch of the upper electrode fingers is equal to the pitch of the lower electrode fingers.
  • the pitch of the lower electrode fingers 47 is only made half the pitch of the lower electrode fingers 23 of the first embodiment, and the shape of the lower electrode fingers 47 is the same as that of the first embodiment. It is the same. Other configurations are the same as those in the first embodiment.
  • the load capacity can be greatly reduced as compared with the conventional FFS type liquid crystal display device, the power consumption required for driving can be reduced, and high-speed driving can be performed without any trouble. An effect can be obtained.
  • the pitch L2 + S2 of the lower electrode fingers 47 is made fine, and the line width L2 of the lower electrode fingers 47 is also made thin. That is, the lower layer electrode fingers 47 whose line width is thinner than that of the first embodiment are densely arranged.
  • the lower electrode finger 47 when viewed along the direction orthogonal to the lower electrode finger 47, there is no region where the lower electrode finger 47 is entirely covered by the upper electrode finger 25, and the upper electrode finger 47 is not interposed between the lower electrode finger 47.
  • region which 25 adjoins is lost. As a result, the orientation of the liquid crystal molecules is stabilized over the entire pixel region, and high transmittance can be obtained.
  • the load capacity does not fluctuate due to misalignment.
  • the line width L2 of the lower electrode finger 47 and the interval S2 are set equal, but the pitch (L2 + S2) of the lower electrode finger 47 is larger than the pitch (L1 + S1) of the upper electrode finger 25.
  • the line width L2 and the interval S2 of the lower layer electrode finger 47 may be different because it is only necessary to satisfy the condition that it is small.
  • the line width L2 of the lower layer electrode finger 47 may be larger than the interval S2, or the line width L2 of the lower layer electrode finger 47 may be smaller than the interval S2.
  • FIGS. 17, 18A and 18B The basic configuration of the liquid crystal display device of this embodiment is the same as that of the first embodiment, and the configuration of the lower layer electrode is different from that of the first embodiment.
  • FIG. 17 is a plan view showing one pixel of the liquid crystal display device of the present embodiment.
  • FIG. 18A is a plan view showing only the lower layer electrode.
  • FIG. 18B is a plan view showing only the upper layer electrode.
  • the same components as those in FIG. 1 to FIG. 3B of the first embodiment are denoted by the same reference numerals, and description thereof is omitted.
  • the pitch of the upper electrode fingers is equal to the pitch of the lower electrode fingers.
  • the line width L1 of the upper layer electrode finger and the line width L2 of the lower layer electrode finger are made equal.
  • the line width L2 of the lower layer electrode finger 50 is made thicker than the line width L1 of the upper layer electrode finger 25.
  • L1 / S1 of the upper electrode finger 25 is 3/3 ⁇ m
  • L2 / S2 of the lower electrode finger 50 is 4/2 ⁇ m.
  • the line width of the lower electrode finger 50 is only made thicker than the line width of the lower electrode finger 23 of the first embodiment, and the shape of the lower electrode finger 50 is the same as that of the first embodiment. It is the same.
  • Other configurations are the same as those in the first embodiment.
  • the load capacity can be greatly reduced as compared with the conventional FFS type liquid crystal display device, the power consumption required for driving can be reduced, and high-speed driving can be performed without any trouble. An effect can be obtained.
  • FIGS. 19, 20A, and 20B The basic configuration of the liquid crystal display device of this embodiment is the same as that of the first embodiment, and only the configuration of the lower layer electrode is different from that of the first embodiment.
  • FIG. 19 is a plan view showing one pixel of the liquid crystal display device of the present embodiment.
  • FIG. 20A is a plan view showing only the lower layer electrode.
  • FIG. 20B is a plan view showing only the upper layer electrode. 19, FIG. 20A, and FIG. 20B, the same components as those in FIG. 1 to FIG. 3B of the first embodiment are denoted by the same reference numerals, and description thereof is omitted.
  • the lower layer electrodes are arranged so that the extending direction of the lower layer electrode fingers is parallel to the source bus lines.
  • the lower layer electrode 52 is rotated by 90 ° in the plane of the TFT array substrate 6 from the arrangement of the above embodiment, and the lower layer electrode finger 53 is extended.
  • the pitch L2 + S2 of the lower electrode fingers 53 is made smaller than the pitch L1 + S1 of the upper electrode fingers 25.
  • L1 / S1 of the upper electrode finger 25 is 3/3 ⁇ m
  • L2 / S2 of the lower electrode finger 53 is 1.5 / 1.5 ⁇ m.
  • the pitch L2 + S2 of the lower layer electrode finger 53 is set to 1 ⁇ 2 of the pitch L1 + S1 of the upper layer electrode finger 25.
  • Other configurations are the same as those in the first embodiment.
  • the load capacity can be reduced as compared with the conventional FFS type liquid crystal display device, the power consumption required for driving can be reduced, and high speed driving can be performed without any trouble. Can be obtained.
  • interval S2 of the lower layer electrode finger 53 were set equal, the line width L2 and the space
  • the line width L2 of the lower layer electrode finger 53 may be larger than the interval S2, and the line width L2 of the lower layer electrode finger 53 may be smaller than the interval S2.
  • the present inventors demonstrated the effects of the present invention by simulating the transmittance distribution, the electric field distribution in the liquid crystal layer, the alignment state of the liquid crystal molecules, the pixel capacitance, and the like for the liquid crystal display devices of the above embodiments. The results will be described below.
  • the pretilt angle of the liquid crystal layer is 0 °
  • the liquid crystal display device of the first embodiment shown in FIG. the pattern of the upper layer electrode and the lower layer electrode shown in FIG. 2 is a repetition of a periodic unit pattern. Therefore, if simulation is performed with unit patterns, it can be easily assumed that simulation results such as transmittance distribution, electric field distribution, and liquid crystal alignment state are also repeated in the pixel. This method is common to all the following embodiments.
  • FIGS. 21A and 21B only a part of the electrode patterns in the pixel region is taken out and used as a unit pattern.
  • FIG. 21A shows the lower layer electrode pattern 56 used in the simulation
  • FIG. 21B shows the upper layer electrode pattern 57.
  • the overlapping area of the upper layer electrode and the lower layer electrode is 50% of the entire electrode formation region, whereas in the first embodiment, the overlapping area of the upper layer electrode and the lower layer electrode is Reduced to 25%.
  • FIG. 29 is a graph showing the relationship between applied voltage and pixel capacitance (Clc + Cs).
  • the relationship between the applied voltage and the pixel capacitance (Clc + Cs) in the first embodiment is indicated by ⁇ .
  • the relationship between the voltage applied to the conventional FFS and the pixel capacitance (Clc + Cs) is shown by ⁇ .
  • the horizontal axis in FIG. 29 indicates the applied voltage [V].
  • the vertical axis in FIG. 29 indicates the pixel capacitance [pF / 100 ⁇ m ⁇ 100 ⁇ m].
  • comparison is made by converting to an area of 100 ⁇ 100 ⁇ m 2 .
  • the relationship between the applied voltage and the pixel capacitance (Clc + Cs) in the second embodiment is indicated by ⁇ .
  • the pixel capacitance can be reduced to 57% in the first embodiment compared to the conventional FFS method.
  • the overlapping area between the upper layer electrode and the lower layer electrode can be reduced to 50% of the conventional FFS method
  • the pixel capacitance includes capacitances other than the overlapping portion, so the reduction rate is smaller than that. Nevertheless, it has been found that the pixel capacity can be reduced by 43% compared to the conventional FFS method.
  • FIG. 22 shows the transmittance distribution in the patterns shown in FIGS. 21A and 21B.
  • a portion that appears white indicates a portion with a high transmittance when an electric field is applied
  • a portion that appears black indicates a portion with a low transmittance when an electric field is applied.
  • the liquid crystal display device of this embodiment is in a normally black mode, and displays white when an electric field is applied. Therefore, the portion that appears white is a portion where the alignment state of the liquid crystal molecules is good, and the portion that appears black is a portion where the alignment state of the liquid crystal molecules is poor.
  • FIG. 23A is a cross-sectional view of the liquid crystal layer corresponding to this portion, showing equipotential lines and directors of liquid crystal molecules. From the shape of the equipotential lines, it was found that the transverse electric field was sufficiently generated. It was also found that the liquid crystal molecules were sufficiently aligned. On the other hand, since there is no overlap between the upper layer electrode and the lower layer electrode at this location, the load capacity is reduced.
  • FIG. 23B is a cross-sectional view of the liquid crystal layer corresponding to this location, showing equipotential lines and directors of liquid crystal molecules. From the shape of the equipotential lines, it was found that the potential of the lower electrode was shielded by the upper electrode, and no transverse electric field was generated. It was also found that the liquid crystal molecules were not aligned. On the other hand, a large load capacitance is formed at this location due to the overlap between the upper layer electrode and the lower layer electrode. In the second and subsequent embodiments, the transmittance at the electrode intersection is improved.
  • FIG. 24A shows the lower electrode pattern 59 used in the simulation
  • FIG. 24B shows the upper electrode pattern 60.
  • the overlapping area of the upper layer electrode and the lower layer electrode is 50% of the entire electrode formation region, whereas in the second example, the upper layer electrode and the upper layer electrode are similar to the first example. The overlapping area with the lower layer electrode was reduced to 25%.
  • the relationship between the applied voltage and the pixel capacitance (Clc + Cs) in the second embodiment is indicated by ⁇ .
  • the pixel capacity can be reduced to 61% with respect to the conventional FFS system.
  • the load capacity due to the transverse electric field is slightly increased by providing the widened portion. Therefore, the reduction effect of the pixel capacity is reduced from 57% to 61% with respect to the conventional FFS system in the first embodiment. Nevertheless, it was found that the pixel capacity can be reduced by 39% compared to the conventional FFS method.
  • FIG. 25 shows the transmittance distribution in the patterns shown in FIGS. 24A and 24B. Looking at the location near 1/2 (the location along the line AA ′) from the top of the transmittance distribution diagram of FIG. 25, it looks white in FIG. 22 of the first embodiment, but appears white. It was found that the transmittance was improved.
  • FIG. 26 is a cross-sectional view of the liquid crystal layer corresponding to this portion.
  • the lower layer electrode is exposed to the side of the upper layer electrode.
  • FIG. 23B of the first example it can be seen that the transverse electric field is sufficiently generated and the liquid crystal molecules are sufficiently aligned. It was.
  • FIG. 27A shows the lower electrode pattern 62 used in the simulation
  • FIG. 27B shows the upper electrode pattern 63.
  • the overlapping area of the upper layer electrode and the lower layer electrode is 50% of the entire electrode formation region, whereas in the third example, as in the first and second examples, The overlapping area between the upper layer electrode and the lower layer electrode was reduced to 25%.
  • the relationship between the applied voltage and the pixel capacitance (Clc + Cs) in the third embodiment is indicated by *.
  • the pixel capacity can be reduced to 63% with respect to the conventional FFS system.
  • the overlapping area of the upper layer electrode and the lower layer electrode is the same as in the first and second embodiments, but in addition to providing the widened portion, the edge of the lower layer electrode finger is expanded until it is parallel to the edge of the upper layer electrode finger.
  • the load capacity due to the transverse electric field further increased. Therefore, the effect of reducing the pixel capacity is further reduced from 61% to 63% compared to the conventional FFS system in the second embodiment. Nevertheless, it was found that the pixel capacity could be reduced by 37% compared to the conventional FFS method.
  • FIG. 28 shows the transmittance distribution in the pattern shown in FIGS. 27A and 27B. Looking at the transmittance distribution diagram of FIG. 28, in FIG. 25 of the second embodiment, even the portion that appeared black at the top and bottom of the 1 ⁇ 2 portion from the top becomes white and the transmittance is further improved. I found out.
  • FIG. 30 is a graph showing the relationship between applied voltage and transmittance in the first to third embodiments.
  • the relationship between the applied voltage and the transmittance in the first example is indicated by ⁇ .
  • the relationship between the applied voltage and the transmittance in the second example is indicated by ⁇ .
  • the relationship between the applied voltage and the transmittance in the third embodiment is indicated by *.
  • the relationship between the applied voltage and the transmittance in the conventional FFS method is indicated by ⁇ .
  • the horizontal axis in FIG. 30 is the applied voltage [V]
  • the vertical axis in FIG. 30 is the transmittance [%].
  • the transmittance here is the transmittance of the liquid crystal cell alone without including the polarizing plate.
  • the transmittance of the first embodiment is reduced by 20%
  • the transmittance of the second embodiment is reduced by 5%
  • the transmittance of the third embodiment is compared with the transmittance in the FFS system.
  • the rate was found to improve by 3%.
  • Table 1 summarizes the calculation results regarding the pixel capacity and transmittance in the first to third embodiments.
  • FIG. 31A shows the lower layer electrode pattern 65 used in the simulation
  • FIG. 31B shows the upper layer electrode pattern 66.
  • the overlapping area of the upper layer electrode and the lower layer electrode is 50% of the entire electrode formation region, whereas in the fourth embodiment, the intersection of the upper layer electrode finger and the lower layer electrode finger By providing the opening in the part, the overlapping area of the upper layer electrode and the lower layer electrode was reduced to 17.5%.
  • FIG. 34 is a graph showing the relationship between applied voltage and pixel capacitance (Clc + Cs).
  • the relationship between the applied voltage and the pixel capacitance (Clc + Cs) in the fourth embodiment is indicated by x.
  • the relationship between the applied voltage and the pixel capacitance (Clc + Cs) in the first embodiment is indicated by ⁇ .
  • the relationship between the applied voltage and the pixel capacitance (Clc + Cs) in the conventional FFS method is indicated by ⁇ .
  • the horizontal axis in FIG. 34 indicates the applied voltage [V]
  • the vertical axis in FIG. 34 indicates the pixel capacitance [pF / 100 ⁇ m ⁇ 100 ⁇ m].
  • the pixel capacity can be reduced to 52% in the fourth embodiment compared to the conventional FFS system. Since the overlapping area of the upper layer electrode and the lower layer electrode is reduced as compared with the above embodiment, the pixel capacitance reduction effect is improved from 61% to 52% of the FFS method of the second embodiment, for example. The maximum effect was obtained in the examples.
  • FIG. 32 shows the transmittance distribution in the patterns shown in FIGS. 31A and 31B. As in FIG. 25 of the second example, the transmittance was good overall.
  • FIG. 33 is a cross-sectional view of the liquid crystal layer corresponding to a half position (a section along the line AA ′) from the top of the transmittance distribution diagram of FIG.
  • the fourth example showed a tendency similar to that of FIG. 26 of the second example, and it was found that the transverse electric field was sufficiently generated and the liquid crystal molecules were sufficiently aligned.
  • FIG. 35 is a graph showing the relationship between applied voltage and transmittance in the first and fourth examples.
  • the relationship between the applied voltage and the transmittance in the first example is indicated by ⁇ .
  • the relationship between the applied voltage and the transmittance in the fourth example is indicated by x.
  • the relationship between the applied voltage and the transmittance in the conventional FFS method is indicated by ⁇ .
  • the horizontal axis in FIG. 35 is the applied voltage [V]
  • the vertical axis in FIG. 35 is the transmittance [%].
  • the transmittance here is the transmittance of the liquid crystal cell alone without including the polarizing plate.
  • the transmittance of the first example was reduced by 20% and the transmittance of the fourth example was reduced by 5% with respect to the transmittance of the FFS method.
  • the transmittance of the fourth embodiment is equivalent to the transmittance of the second embodiment.
  • Table 2 summarizes the calculation results regarding the pixel capacitance and transmittance in the first and fourth examples.
  • FIG. 36A shows the lower layer electrode pattern 68 used in the simulation
  • FIG. 36B shows the upper layer electrode pattern 69
  • FIG. 36C shows the upper layer electrode pattern 69 superimposed on the lower layer electrode pattern 68. It is.
  • the pitch of the lower electrode fingers is reduced, so that the lower electrode fingers are always exposed to the side of the upper electrode fingers, and the upper layer fingers are not interposed. There is no longer any place where the electrode fingers are adjacent to each other.
  • FIG. 37 shows the transmittance distribution in the patterns shown in FIGS. 36A to 36C.
  • the transmittance was substantially uniform and was good overall.
  • FIG. 38 is a cross-sectional view of the liquid crystal layer corresponding to a half position (a position along the line AA ′) from the top of the transmittance distribution diagram of FIG. It was found that the transverse electric field was sufficiently generated and the liquid crystal molecules were aligned substantially uniformly.
  • FIG. 39 is a graph showing the relationship between applied voltage and pixel capacitance (Clc + Cs).
  • the horizontal axis of FIG. 39 indicates the applied voltage [V]
  • the vertical axis of FIG. 39 indicates the pixel capacitance [pF / 100 ⁇ m ⁇ 100 ⁇ m].
  • L2 / S2 3/3 ⁇ m (corresponding to the first embodiment in which the pitch of the lower electrode finger is not reduced, indicated by ⁇ in FIG. 39)
  • the pixel capacity could be reduced to 57% compared to the conventional FFS method.
  • the pixel capacity could be reduced to 66% compared to the conventional FFS method.
  • FIG. 40 is a graph showing the relationship between applied voltage and transmittance in the fifth example.
  • the horizontal axis in FIG. 40 is the applied voltage [V]
  • the vertical axis in FIG. 40 is the transmittance [%].
  • the transmittance here is the transmittance of the liquid crystal cell alone without including the polarizing plate.
  • L2 / S2 1.5 / 1.5 ⁇ m (indicated by ⁇ in FIG. 40)
  • L2 / S2 1.0 / 1.0 ⁇ m (FIG. 40).
  • the fine upper layer electrode fingers are densely arranged above the lower layer electrode fingers, and the area where the lower layer electrode fingers are exposed is increased. It turned out to be extremely small.
  • FIG. 42 shows the transmittance distribution in the patterns shown in FIGS. 41A to 41C.
  • the movement of the liquid crystal molecules was extremely small, and the transmittance was lowered. Therefore, as shown in the transmittance distribution diagram of FIG. 42, it was found that many black spots appear periodically.
  • FIG. 43 is a cross-sectional view of the liquid crystal layer corresponding to a half position (a position along the line AA ′) from the top of the transmittance distribution diagram of FIG.
  • the upper electrode finger virtually functions as a full shield, and the potential of the lower electrode finger does not come out to the liquid crystal layer side. Therefore, the transverse electric field is not sufficiently generated. As a result, it was found that the liquid crystal molecules were not sufficiently aligned.
  • FIG. 44 is a graph showing the relationship between applied voltage and transmittance in this comparative example.
  • the horizontal axis in FIG. 44 is the applied voltage [V], and the vertical axis in FIG. 44 is the transmittance [%].
  • the transmittance here is the transmittance of the liquid crystal cell alone without including the polarizing plate.
  • the relationship between the applied voltage and the transmittance in this comparative example is indicated by ⁇ .
  • the relationship between the applied voltage and the transmittance in the fifth example is indicated by ⁇ .
  • the relationship between the applied voltage and the transmittance in the conventional FFS method is indicated by ⁇ .
  • FIG. 45A is the lower layer electrode pattern 74 used for the simulation
  • FIG. 45B is the upper layer electrode pattern 75
  • FIG. 45C is an overlay of the upper layer electrode pattern 75 on the lower layer electrode pattern 74. It is.
  • FIG. 45C by increasing the line width of the lower electrode finger without changing the pitch of the lower electrode finger, the lower electrode finger is necessarily exposed to the side of the upper electrode finger. There was no place where the upper electrode fingers were adjacent to each other without the lower electrode fingers intervening.
  • FIG. 46 shows the transmittance distribution in the patterns shown in FIGS. 45A to 45C.
  • the transmittance was substantially uniform and was good overall.
  • FIG. 47 is a cross-sectional view of the liquid crystal layer corresponding to a half point from the top of the transmittance distribution diagram of FIG. It was found that the transverse electric field was sufficiently generated and the liquid crystal molecules were aligned substantially uniformly.
  • FIG. 48 is a graph showing the relationship between applied voltage and pixel capacitance (Clc + Cs).
  • the horizontal axis in FIG. 48 indicates the applied voltage [V]
  • the vertical axis in FIG. 48 indicates the pixel capacitance [pF / 100 ⁇ m ⁇ 100 ⁇ m]. *
  • L2 / S2 3/3 ⁇ m (the first embodiment, indicated by x in FIG. 48). Since the area of the overlapping portion between the lower electrode finger and the upper electrode finger is increased by increasing the line width L2 of the lower electrode finger, the pixel capacity is increased. Nevertheless, compared with the conventional FFS method (indicated by ⁇ in FIG. 48), the pixel capacity can be sufficiently reduced.
  • FIG. 49 is a graph showing the relationship between applied voltage and transmittance in the sixth example.
  • the horizontal axis in FIG. 49 is the applied voltage [V]
  • the vertical axis in FIG. 49 is the transmittance [%].
  • the transmittance here is the transmittance of the liquid crystal cell alone without including the polarizing plate.
  • the liquid crystal layer is improved in the alignment state, so that the transmittance is improved as compared with the first example. A substantially equivalent transmittance was obtained.
  • FIG. 50A shows the lower layer electrode pattern 77 used for the simulation
  • FIG. 50B shows the upper layer electrode pattern 78
  • FIG. 50C shows the upper layer electrode pattern 78 superimposed on the lower layer electrode pattern 77. It is.
  • the extending direction of the lower layer electrode fingers is different from those in the first to sixth embodiments.
  • the pitch of the lower electrode fingers is reduced, and the same operation and effect as the fifth embodiment can be obtained. That is, by lowering the pitch of the lower electrode fingers, the lower electrode fingers are necessarily exposed to the side of the upper electrode fingers, and there is no place where the upper electrode fingers are adjacent to each other without the lower electrode fingers interposed. .
  • FIG. 51 shows the transmittance distribution in the patterns shown in FIGS. 50A to 50C.
  • the liquid crystal molecules are aligned substantially uniformly, and the transmittance is generally good.
  • FIG. 52 is a graph showing the relationship between applied voltage and pixel capacitance (Clc + Cs).
  • the horizontal axis in FIG. 52 represents the applied voltage [V]
  • the vertical axis in FIG. 52 represents the pixel capacitance [pF / 100 ⁇ m ⁇ 100 ⁇ m].
  • the pixel capacity of the seventh embodiment is slightly increased compared to the pixel capacity of the first embodiment.
  • the pixel capacity of the seventh embodiment is almost the same as the pixel capacity of the fifth embodiment. Therefore, it has been found that changing the orientation of the lower electrode finger without changing the dimensions does not affect the pixel capacitance.
  • FIG. 53 is a graph showing the relationship between applied voltage and transmittance in the seventh example.
  • the horizontal axis in FIG. 53 is the applied voltage [V]
  • the vertical axis in FIG. 53 is the transmittance [%].
  • the transmittance here is the transmittance of the liquid crystal cell alone without including the polarizing plate.
  • the seventh example a transmittance substantially equivalent to that of the conventional FFS method was obtained.
  • the transmittance of the seventh embodiment is almost the same as the transmittance of the fifth embodiment. Therefore, it was found that the transmittance is not affected even if only the direction of the lower electrode finger is changed unless the dimensions are changed.
  • FIG. 54 is a front view showing a schematic configuration of a liquid crystal television which is a configuration example of a liquid crystal display device.
  • the liquid crystal television 101 of this configuration example includes the liquid crystal display device 1 of the first to seventh embodiments as a display screen.
  • a liquid crystal panel is disposed on the viewer side (front side in FIG. 54), and a backlight (surface light source device) is disposed on the side opposite to the viewer (back side in FIG. 21).
  • the liquid crystal television 101 of this configuration example is a liquid crystal television capable of high-quality display by including the liquid crystal display device 1 of the above embodiment.
  • liquid crystal display device of the above embodiment can be applied to mobile applications such as portable electronic devices. In that case, a mobile device with low power consumption can be realized.
  • the gist of the aspect of the present invention is that each electrode is designed from the beginning so that the lower electrode finger and the upper electrode finger intersect.
  • the liquid crystal display device according to the aspect of the present invention is different from a liquid crystal display device manufactured so that, for example, a misalignment in the rotation direction in the substrate plane occurs during the manufacturing process, and the lower electrode finger and the upper electrode finger happen to intersect. Therefore, for example, as shown in FIG. 2, the portions other than the electrode fingers of each electrode, for example, the connection portion are made parallel with the lower layer electrode and the upper layer electrode, and only the electrode finger portions intersect with each other. It is desirable.
  • each part of the liquid crystal display device used in the above embodiment or the above examples are not limited to those illustrated in the above embodiment or the above examples, and may be changed as appropriate. Is possible.
  • the aspect of the present invention can be used for a liquid crystal display device.
  • SYMBOLS 1 Liquid crystal display device, 6 ... TFT array substrate, 7 ... Opposite substrate, 8 ... Liquid crystal layer, 20 ... Upper layer electrode, 22, 35, 39, 42, 46, 49, 52 ... Lower layer electrode, 23, 36, 40, 43, 47, 50, 53 ... lower layer electrode fingers, 25 ... upper layer electrode fingers, 28 ... intersections, 37, 41 ... widened portions, 44 ... openings.

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Geometry (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

　液晶表示装置は、対向配置された一対の基板と、一対の基板の間に挟持された液晶層と、一対の基板のうちの一方の基板と液晶層の間に設けられた下層電極と、下層電極を覆う絶縁膜と、絶縁膜上に設けられた上層電極と、を備える。下層電極は、所定の間隔をおいて配置された複数の下層電極指を有する。上層電極は、所定の間隔をおいて配置された複数の上層電極指を有する。複数の下層電極指と複数の上層電極指とは、一方の基板の法線方向から見たときに、０°より大きく、９０°より小さい所定の角度で交差している。

Description

液晶表示装置
　本発明は、液晶表示装置に関する。
　本願は、２０１１年６月３日に、日本に出願された特願２０１１－１２５１８６号に基づき優先権を主張し、その内容をここに援用する。
　液晶表示装置において、液晶層に電界を印加する方式として横電界方式が従来から知られている。横電界方式の液晶表示装置では、液晶層を挟持する一対の基板のうち、一方の基板上にコモン電極と画素電極とを設け、液晶層に対して概ね横方向（概ね基板に平行な方向）の電界を印加する。この場合、液晶分子のダイレクタが基板に対して垂直方向に立ち上がらないため、視野角が広くなるという利点が得られる。横電界方式の液晶表示装置には、電極構成の違いによって、ＩＰＳ（Ｉｎ－Ｐｌａｎｅ　Ｓｗｉｔｃｈｉｎｇ）方式の液晶表示装置と、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）方式の液晶表示装置と、がある。
　ＦＦＳ方式の液晶表示装置は、画素内の略全領域に形成された下層電極と、下層電極上に絶縁膜を挟んで配置した複数のスリットを有する上層電極と、を備えたものが一般的である（例えば、下記の特許文献１）。また、コモン電極（下層電極）と画素電極（上層電極）とを画素内で折り曲げた形状とし、これらの電極と平行にデータラインも折り曲げた形状を有する液晶表示装置が提案されている（例えば、下記の特許文献２）。この液晶表示装置では、共通電極および画素電極を折り曲げた形状とすることで画素内をマルチドメイン化し、視野角を改善している。
　また、上層電極に加えて、下層電極にも複数の開口部を設けた液晶表示装置が提案されている（例えば、下記の特許文献３）。この液晶表示装置の場合、下層電極のうちの上層電極と重なる領域に開口部が形成されている。そのため、上層電極と下層電極との重なり部分の面積が小さくなる。その結果、上層電極と下層電極とこれら電極間に挟持される絶縁膜とで構成される負荷容量を小さくできる。これにより、液晶に対する情報の書き込み速度を速め、表示品位の高い画像を得ることができる。
特許第３４９８１６３号公報 特開２００８－９３７１号公報 特開２００９－１１６０５８号公報
　負荷容量が大きいと、画素電極を所定の電圧にするために短時間に多くの電荷を書き込む必要があるため、ＴＦＴ素子が大型化する。ＴＦＴ素子の大型化は歩留低下につながる。また、液晶セルを駆動する外部駆動回路から見たバスラインの負荷容量が増加するため、駆動に負担がかかる。この結果、駆動に要する消費電力が増大し、モバイル用途では好ましくない。また、テレビジョン用途においては、大画面化、応答改善や立体表示のための２倍速駆動、もしくは４倍速駆動が困難である。
　特許文献３の液晶表示装置では、下層電極のうちの上層電極と重なる領域に開口部を形成しているものの、上層電極と下層電極との重なり部分がスリットの長手方向に沿って長く存在し、負荷容量の低減には限界がある。よって、負荷容量を更に低減することが望まれている。また、特許文献３の液晶表示装置では、製造プロセスにおいて上層電極と下層電極とのアライメントがずれると、上層電極と下層電極との重なり部分の面積が変化し、負荷容量がばらつくことになる。その場合、安定した表示特性を有する液晶表示装置を提供することが困難になる。
　本発明の態様は、負荷容量を低減し得る電極構造を備えた液晶表示装置の提供を目的とする。また、上層電極と下層電極とのアライメントずれが生じた場合であっても特性バラツキを極力抑えることができる液晶表示装置の提供を目的とする。
　本発明の一態様における液晶表示装置は、対向配置された一対の基板と、前記一対の基板の間に挟持された液晶層と、前記一対の基板のうちの一方の基板と前記液晶層との間に設けられた下層電極と、前記下層電極を覆う絶縁膜と、前記絶縁膜上に設けられた上層電極と、を備え、前記下層電極が、所定の間隔をおいて配置された複数の下層電極指を有し、前記上層電極が、所定の間隔をおいて配置された複数の上層電極指を有し、前記下層電極指と前記上層電極指とが、前記一方の基板の法線方向から見たときに、０°より大きく、９０°より小さい所定の角度で交差している。
　本発明の一態様における液晶表示装置は、前記一方の基板が、マトリクス状に配列された複数の画素領域を有し、前記複数の下層電極指が、前記複数の画素領域の配列方向に対して平行に延在し、前記複数の上層電極指が、前記複数の画素領域の配列方向に対して傾いて延在していてもよい。
　本発明の一態様における液晶表示装置は、前記複数の下層電極指と前記複数の上層電極指との交差部の少なくとも一の近傍における前記複数の下層電極指の第１の部分の線幅が、前記第１の部分と隣接し前記交差部の少なくとも一の近傍以外の第２の部分の線幅よりも広くてもよい。
　本発明の一態様における液晶表示装置は、前記複数の下層電極指において、前記第１の部分のうち前記第２の部分と隣接する部分の縁が、前記複数の下層電極指の延在方向に対して０°より大きく、９０°より小さい角度をなしてもよい。
　本発明の一態様における液晶表示装置は、前記複数の下層電極指において、前記第１の部分のうち前記第２の部分と隣接する部分の縁が、前記複数の上層電極指の縁に対して概平行であってもよい。
　本発明の一態様における液晶表示装置は、前記複数の下層電極指と前記複数の上層電極指との交差部の少なくとも一において、前記複数の下層電極指の一部が欠落していてもよい。
　本発明の一態様における液晶表示装置は、前記複数の上層電極指の線幅をＬ１、隣接する前記複数の上層電極指間の間隔をＳ１、前記複数の下層電極指の線幅をＬ２、隣接する前記複数の下層電極指間の間隔をＳ２としたとき、
　Ｌ１＋Ｓ１＞Ｌ２＋Ｓ２
　の条件を満たしてもよい。
　本発明の一態様における液晶表示装置は、前記複数の上層電極指の線幅をＬ１、隣接する複数の前記上層電極指間の間隔をＳ１、前記複数の下層電極指の線幅をＬ２、隣接する前記複数の下層電極指間の間隔をＳ２としたとき、
　Ｌ１＋Ｓ１＝Ｌ２＋Ｓ２　かつ　Ｌ１＜Ｌ２
　の条件を満たしてもよい。
　本発明の液晶表示装置によれば、負荷容量を低減し、表示特性を向上させることができる。また、上層電極と下層電極とのアライメントずれが生じた場合であっても、特性バラツキを極力抑えることができる。
第１実施形態の液晶表示装置の概略構成を示す分解斜視図である。 本実施形態の液晶表示装置の一つの画素を示す平面図である。 画素内の電極を示す図であり、下層電極の平面図である。 画素内の電極を示す図であり、上層電極の平面図である。 本実施形態の液晶表示装置の作用を説明するための図である。 本実施形態の液晶表示装置の作用を説明するための図である。 本実施形態の液晶表示装置のＴＦＴの変形例を示す図である。 第２実施形態の液晶表示装置の一つの画素を示す平面図である。 画素内の電極を示す図であり、下層電極の平面図である。 画素内の電極を示す図であり、上層電極の平面図である。 下層電極指と上層電極指との交差部の拡大平面図である。 第３実施形態の液晶表示装置の一つの画素を示す平面図である。 画素内の電極を示す図であり、下層電極の平面図である。 画素内の電極を示す図であり、上層電極の平面図である。 下層電極指と上層電極指との交差部の拡大平面図である。 第４実施形態の液晶表示装置の一つの画素を示す平面図である。 画素内の電極を示す図であり、下層電極の平面図である。 画素内の電極を示す図であり、上層電極の平面図である。 下層電極指と上層電極指との交差部の拡大平面図である。 第５実施形態の液晶表示装置の一つの画素を示す平面図である。 画素内の電極を示す図であり、下層電極の平面図である。 画素内の電極を示す図であり、上層電極の平面図である。 第６実施形態の液晶表示装置の一つの画素を示す平面図である。 画素内の電極を示す図であり、下層電極の平面図である。 画素内の電極を示す図であり、上層電極の平面図である。 第７実施形態の液晶表示装置の一つの画素を示す平面図である。 画素内の電極を示す図であり、下層電極の平面図である。 画素内の電極を示す図であり、上層電極の平面図である。 第１実施例のシミュレーションに用いた電極パターンを示す図であり、下層電極の平面図である。 第１実施例のシミュレーションに用いた電極パターンを示す図であり、上層電極の平面図である。 本実施例での画素内の透過率分布を示す図である。 図２２のＡ－Ａ’線の位置における等電位線と液晶分子のダイレクタの分布を示す図である。 図２２のＢ－Ｂ’線の位置における等電位線と液晶分子のダイレクタの分布を示す図である。 第２実施例のシミュレーションに用いた電極パターンを示す図であり、下層電極の平面図である。 第２実施例のシミュレーションに用いた電極パターンを示す図であり、上層電極の平面図である。 本実施例での画素内の透過率分布を示す図である。 図２５のＡ－Ａ’線の位置における等電位線と液晶分子のダイレクタの分布を示す図である。 第３実施例のシミュレーションに用いた電極パターンを示す図であり、下層電極の平面図である。 第３実施例のシミュレーションに用いた電極パターンを示す図であり、上層電極の平面図である。 本実施例での画素内の透過率分布を示す図である。 第１～第３実施例における印加電圧と容量との関係を示すグラフである。 第１～第３実施例における印加電圧と透過率との関係を示すグラフである。 第４実施例のシミュレーションに用いた電極パターンを示す図であり、下層電極の平面図である。 第４実施例のシミュレーションに用いた電極パターンを示す図であり、上層電極の平面図である。 本実施例での画素内の透過率分布を示す図である。 図３２のＡ－Ａ’線の位置における等電位線と液晶分子のダイレクタの分布を示す図である。 第１、第４実施例における印加電圧と容量との関係を示すグラフである。 第１、第４実施例における印加電圧と透過率との関係を示すグラフである。 第５実施例のシミュレーションに用いた電極パターンを示す図であり、下層電極の平面図である。 第５実施例のシミュレーションに用いた電極パターンを示す図であり、上層電極の平面図である。 第５実施例のシミュレーションに用いた電極パターンを示す図であり、下層電極と上層電極を重ね合わせたときの平面図である。 本実施例での画素内の透過率分布を示す図である。 図３７のＡ－Ａ’線の位置における等電位線と液晶分子のダイレクタの分布を示す図である。 第５実施例における印加電圧と容量との関係を示すグラフである。 第５実施例における印加電圧と透過率との関係を示すグラフである。 比較例（上層電極を細線化した場合）のシミュレーションに用いた電極パターンを示す図であり、下層電極の平面図である。 比較例（上層電極を細線化した場合）のシミュレーションに用いた電極パターンを示す図であり、上層電極の平面図である。 比較例（上層電極を細線化した場合）のシミュレーションに用いた電極パターンを示す図であり、下層電極と上層電極を重ね合わせたときの平面図である。 本比較例での画素内の透過率分布を示す図である。 図４２のＡ－Ａ’線の位置における等電位線と液晶分子のダイレクタの分布を示す図である。 本比較例における印加電圧と透過率との関係を示すグラフである。 第６実施例のシミュレーションに用いた電極パターンを示す図であり、下層電極の平面図である。 第６実施例のシミュレーションに用いた電極パターンを示す図であり、上層電極の平面図である。 第６実施例のシミュレーションに用いた電極パターンを示す図であり、下層電極と上層電極を重ね合わせたときの平面図である。 本実施例での画素内の透過率分布を示す図である。 図４６のＡ－Ａ’線の位置における等電位線と液晶分子のダイレクタの分布を示す図である。 本実施例における印加電圧と容量との関係を示すグラフである。 本実施例における印加電圧と透過率との関係を示すグラフである。 第７実施例のシミュレーションに用いた電極パターンを示す図であり、下層電極の平面図である。 第７実施例のシミュレーションに用いた電極パターンを示す図であり、上層電極の平面図である。 第７実施例のシミュレーションに用いた電極パターンを示す図であり、下層電極と上層電極を重ね合わせたときの平面図である。 本実施例での画素内の透過率分布を示す図である。 本実施例における印加電圧と容量との関係を示すグラフである。 本実施例における印加電圧と透過率との関係を示すグラフである。 液晶表示装置の外観を示す正面図である。
［第１実施形態］
　以下、本発明の第１実施形態について、図１～図５を用いて説明する。
　本実施形態の液晶表示装置は、液晶層を挟持する一対の基板のうち、一方の基板上に一対の電極を備え、これら一対の電極間に印加する電界で液晶を駆動する横電界方式の液晶表示装置である。
　図１は、本実施形態の液晶表示装置の概略構成を示す分解斜視図である。図２は、本実施形態の液晶表示装置の一つの画素を示す平面図である。
　なお、以下の各図面においては各構成要素を見やすくするため、構成要素によって寸法の縮尺を異ならせて示すことがある。
　本実施形態の液晶表示装置１は、図１に示すように、観察者から見て奥側から、バックライト２と、偏光板３と、液晶セル４と、偏光板５と、を備えている。したがって、本実施形態の液晶表示装置１は、透過型の液晶表示装置であって、バックライト２から射出される光の透過率を液晶セル４によって制御して表示を行う。
　液晶セル４は、対向配置された薄膜トランジスタ（Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ， 以下、ＴＦＴと略記する）アレイ基板６と対向基板７とを有し、ＴＦＴアレイ基板６と対向基板７との間に液晶層８が挟持されている。液晶層８にはポジ型の液晶材料を用いるのが一般的であるが、ネガ型の液晶材料を用いても良い。ＴＦＴアレイ基板６は、基板９上にマトリクス状に配列された複数の画素領域１０を有し、これら画素領域１０によって表示領域（画面）が構成されている。対向基板７には、基板１１上にカラーフィルター１２が備えられている。
　図１において図示は省略するが、表示領域は、互いに平行に配置された複数のソースバスラインと、互いに平行に配置された複数のゲートバスラインと、を有している。複数のソースバスラインと複数のゲートバスラインとは直交して配置されている。すなわち、表示領域は、複数のソースバスラインと複数のゲートバスラインとによって格子状に区画されており、区画された矩形状の領域が画素領域１０となる。
　画素領域１０には、図２に示すように、ソースバスライン１３とゲートバスライン１４とが交差する交差部の近傍にＴＦＴ１５が備えられている。本実施形態のＴＦＴ１５は、ゲートバスライン１４と一体に形成されたゲート電極１６と、ゲート電極１６上に配置された半導体層１７と、ソースバスライン１３と一体に形成されたソース電極１８と、ドレイン電極１９と、を備えている。
　ドレイン電極１９はＵ字状の形状を有し、ソース電極１８を取り囲むように配置されている。ドレイン電極１９は、後述する上層電極２０と電気的に接続されている。画素領域１０において、ゲートバスライン１４が配置された辺と対向する辺に沿ってコモンバスライン２１が配置されている。コモンバスライン２１は、後述する下層電極２２と電気的に接続されている。
　図２では下層電極２２と上層電極２０を重ね合わせて描いているが、下層電極２２を覆うように絶縁膜が形成され、絶縁膜上に上層電極２０が形成されている。本実施形態においては、下層電極２２はコモンバスライン２１と接続されているため、下層電極２２にはコモン電位（例えば０Ｖ）が印加される。上層電極２０はＴＦＴ１５のドレイン電極１９と接続されているため、上層電極２０には画素電位（例えば＋数Ｖ）が印加される。
　ただし、電位の印加方向は上記に限ることはなく、下層電極２２に画素電位を印加し、上層電極２０にコモン電位を印加する構成でも良い。どちらの電極にどちらの電位を印加しても等価と考えて良い。したがって、上記の構成とは逆に、ＴＦＴ１５のドレイン電極１９に下層電極２２を接続し、コモンバスライン２１に上層電極２０を接続する構成としても良い。
　図３Ａに示すように、下層電極２２は、所定の間隔をおいて互いに平行に配置された複数の下層電極指２３を有している。複数の下層電極指２３は、図３Ａの上側および下側に設けられた連結部２４によって一体に連結され、電気的に接続されている。また、複数の下層電極指２３は、ソースバスライン１３と平行に延在している。すなわち、複数の下層電極指２３は、複数の画素領域１０の配列方向と平行に延在するように配置されている。
　図３Ｂに示すように、上層電極２０は、所定の間隔をおいて互いに平行に配置された複数の上層電極指２５を有している。複数の上層電極指２５は、図３Ｂの上側および下側に設けられた連結部２６によって一体に連結され、電気的に接続されている。また、上層電極指２５は、下層電極指２３に対して０°より大きく、９０°より小さい所定の角度をもって交差するように配置されている。本実施形態においては、一例として上層電極指２５は、下層電極指２３に対して１０°の角度で交差している。すなわち、図２に示すように、上層電極指２５と下層電極指２３とのなす交差角θは１０°である。したがって、上層電極指２５は、ソースバスライン１３に対して１０°の角度をなす方向に延在する。
　下層電極２２、上層電極２０は、ともに例えばインジウム錫酸化物（Ｉｎｄｉｕｍ　Ｔｉｎ　Ｏｘｉｄｅ，ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ（登録商標、出光興産株式会社））等の透明導電膜で構成されている。下層電極２２と上層電極２０との間に介在する絶縁膜は、例えばシリコン窒化膜で構成されている。各部の寸法の一例として、上層電極指２５の線幅をＬ１、隣接する上層電極指２５間の間隔をＳ１、下層電極指２３の線幅をＬ２、隣接する下層電極指２３間の間隔をＳ２とすると、Ｌ１＝３μｍ、Ｓ１＝３μｍ、Ｌ２＝３μｍ、Ｓ２＝３μｍ、である。以下、各電極指の線幅および間隔の表記法として、Ｌ１／Ｓ１＝３／３μｍ、Ｌ２／Ｓ２＝３／３μｍのように表すこともある。下層電極２２を構成する透明導電膜の膜厚は８０ｎｍ、上層電極２０を構成する透明導電膜の膜厚は８０ｎｍ、絶縁膜の膜厚は５００ｎｍ、である。
　ＴＦＴアレイ基板６と対向基板７の液晶層８側の表面には、ラビング等の配向処理が施された配向膜が設けられている。液晶層８を構成する液晶分子２７は、配向膜によって電界無印加時の配向方向が規制されている。以下、液晶分子２７の電界無印加時の配向方向のことを初期配向方向と称する。本実施形態の場合、ＴＦＴアレイ基板６の配向膜と対向基板７の配向膜には同一方向の配向処理が施されている。図２の符号ＬＣの矢印で示すように、配向処理方向、すなわち、液晶分子２７の初期配向方向は、下層電極指２３の延在方向と平行な方向に規制されている。
　言い換えると、液晶分子２７の初期配向方向は、上層電極指２５の延在方向と１０°の角度をなす方向に規制されている。したがって、ポジ型液晶を用いた場合、下層電極２２と上層電極２０との間に電圧を印加した際には、これら電極２２，２０間に生じる横電界の方向に従って、液晶分子２７は基板面と略平行な面内において反時計回りに回転する。
　液晶セル４の外側にそれぞれ配置された２枚の偏光板３，５は、液晶分子２７の初期配向方向に対して透過軸が平行および垂直に位置するように、クロスニコルに配置されている。例えば図２に示すように、光入射側の偏光板３は、透過軸が下層電極指２３の延在方向と平行な方向（矢印Ｐｉの方向）に向くように配置されている。光射出側の偏光板５は、透過軸が下層電極指２３の延在方向と垂直な方向（矢印Ｐoの方向）に向くように配置されている。ただし、２つの透過軸の配置は、光入射側の偏光板３と光射出側の偏光板５とで上記の逆であっても良い。この偏光板３，５の配置によって、本実施形態の液晶表示装置１は、電界無印加時に黒表示、電界印加時に白表示を呈するモード、いわゆるノーマリーブラックモードの液晶表示装置として機能する。
　従来一般のＦＦＳ方式の液晶表示装置においては、下層電極が画素領域の略全面にわたって配置されており、上層電極が存在する略全ての領域で下層電極と重なっていた。この場合、上層電極の線幅と間隔が１：１であったとすると、全ての電極形成領域のうちの１／２の領域で両電極が重なっていることになり、負荷容量が非常に大きくなっていた。
　これに対して、本実施形態の液晶表示装置１は、上層電極２０に加えて、下層電極２２も複数の下層電極指２３を有する形状とし、さらに上層電極指２５と下層電極指２３とを１０°の角度で交差させた配置としている。これにより、上層電極指２５と下層電極指２３とが交差する交差部のみが上層電極２０と下層電極２２とが重なる領域となる。そのため、本実施形態の液晶表示装置１では、従来のＦＦＳ方式の液晶表示装置に比べて負荷容量を大きく低減することができる。その結果、駆動に要する消費電力が低減でき、モバイル用途に好適なものとなる。また、テレビジョン用途においては、大画面化や、応答改善や立体表示のための２倍速駆動、もしくは４倍速駆動が支障なく行える。
　また、上述の特許文献３の液晶表示装置では、上層電極と下層電極との重なり部分がスリットの長手方向に沿って長く存在しているため、上層電極と下層電極とのアライメントがずれると、上層電極と下層電極との重なり部分の面積が変化し、負荷容量がばらついていた。これに対し、本実施形態の液晶表示装置１においては、上層電極２０と下層電極２２とのアライメントがずれたとしても、上層電極２０と下層電極２２との重なり部分の面積はほとんど変化しないため、負荷容量はほとんど変化しない。
　図４Ａ、図４Ｂは、下層電極指２３と上層電極指２５の一部を拡大したものであり、各電極指２３，２５の寸法をＬ１／Ｓ１＝３／３μｍ、Ｌ２／Ｓ２＝３／３μｍとしたとき、上層電極指２５が右方向に１．５μｍ、下方向に３．０μｍずれた例を示す。図４Ａが正常な状態、図４Ｂがずれた状態を示す。本実施形態では、符号２８で示す平行四辺形の領域は、下層電極指２３と上層電極指２５との交差部である。全ての交差部２８の総面積は、電極形成領域の総面積の１／４を占める。したがって、面積計算で見ると、本実施形態では、従来のＦＦＳ方式の液晶表示装置に比べて負荷容量を５０％削減できる。
　本実施形態では、下層電極指２３と上層電極指２５とを斜めに交差させているため、図４Ａ、図４Ｂに示すように、上層電極２０と下層電極２２とのアライメントがずれた場合、下層電極指２３と上層電極指２５との交差部２８の位置が移動するだけであり、交差部２８の面積は変わらない。また、下層電極指２３と上層電極指２５との間隔は局所的には変動するが、全体としては変わらない。このようにして、本実施形態によれば、上層電極２０と下層電極２２とのアライメントずれによって負荷容量がばらつき、電圧－輝度特性がばらつくことを解消することができる。
　なお、通常、電極形成領域の形状は矩形であるため、実際にはアライメントずれの影響は上下左右の４辺（画素の周縁部）で生じる。しかしながら、面積比を考えると、画素全体に対する周縁部の影響は軽微であるため、ほとんど無視できる。また、上層電極２０と下層電極２２との面内回転方向のアライメントずれが生じると、交差部２８の面積が変わるようにも思えるが、製造プロセス上、回転方向に大きなアライメントずれが生じることは考えにくい。また、僅かな回転方向のアライメントずれが生じたとしても、この影響は軽微であり、ほとんど無視できる。
　また、本実施形態の場合、複数の下層電極指２３をソースバスライン１３の延在方向（画素の配列方向）と平行に配置し、複数の上層電極指２５を複数の下層電極指２３に対して１０°傾けて配置している。そのため、ＴＦＴアレイ基板６および対向基板７の配向処理の方向をソースバスライン１３の延在方向（画素の配列方向）、すなわちＴＦＴアレイ基板６および対向基板７の縁に平行もしくは垂直な方向とすれば良い。したがって、上記の電極の配置はラビング等の配向処理が行いやすい点で好ましい。また、偏光板３，５についても、透過軸の方向をＴＦＴアレイ基板６および対向基板７の縁に平行もしくは垂直な方向に合わせれば良いため、偏光板３，５の配置が容易になる点で好ましい。
　しかしながら、これらの利点を求めないのであれば、上記の構成とは逆に、複数の下層電極指２３をソースバスライン１３の延在方向（画素の配列方向）に対して１０°傾けて配置し、複数の上層電極指２５をソースバスライン１３の延在方向（画素の配列方向）に平行に配置しても良い。
　なお、本実施形態では、Ｕ字状のドレイン電極１９が直線状のソース電極１８を取り囲む構成のＴＦＴ１５を用いた。この構成とは逆に、図５に示すように、ソースバスライン１３に接続されたソース電極３０をＵ字状に形成し、このソース電極３０が直線状のドレイン電極３１を取り囲む構成のＴＦＴ３２を用いても良い。しかしながら、本実施形態の液晶表示装置の基本となるＦＦＳ方式の液晶表示装置との相性が良いという観点から、ソース電極をＵ字状にするよりも、やはり本実施形態のように、ドレイン電極をＵ字状にする方が望ましい。
　その理由は以下の通りである。
　ドレイン電極とソース電極のいずれか一方をＵ字状とし、他方を取り囲む構成とすることで、ＴＦＴのＷ／Ｌ（ゲート幅／ゲート長）が大きくなるため、画素への電荷書き込み能力を増やすことができる。その一方、ドレイン電極やソース電極をＵ字状にすると、これら電極とゲート電極との重なり部分の面積が大きくなる。その結果、ドレイン電極をＵ字状にした場合にはゲート－ドレイン間寄生容量Ｃgdが大きくなり、ソース電極をＵ字状にした場合にはゲート－ソース間寄生容量Ｃgsが大きくなる。一般に、ゲート－ドレイン間寄生容量Ｃgdの増大はフィードスルー電圧の増大に繋がり、焼き付きをはじめとして液晶表示装置の信頼性に影響を与える。一方、ゲート－ソース間寄生容量Ｃgsの増大はバスラインの負荷の増大に繋がり、信号の遅延を引き起こし、ドライバーからの距離の違いに起因する表示ムラを発生させる虞がある。
　ところが、ＦＦＳ方式の液晶表示装置は、他の方式の液晶表示装置に比べて液晶容量Ｃlcと補助容量Ｃsとの和（Ｃlc＋Ｃs）が大きい傾向にある。そのため、ドレイン電極をＵ字状にすることでゲート－ドレイン間寄生容量Ｃgdが多少大きくなったとしても、全体の容量（Ｃlc＋Ｃs＋Ｃgd）に与える影響は少なく、液晶表示装置の信頼性にはさほど大きな影響を及ぼさない。一方、ドレイン電極をＵ字状にし、ソース電極を直線状とすることでゲート－ソース間寄生容量Ｃgsを低減すると、ソースバスラインの負荷が減り、信号の遅延を軽減することができる。その結果、各画素電極に対して短い書き込み時間で十分な電荷の書き込みが可能となり、表示ムラを低減することができる。
［第２実施形態］
　以下、本発明の第２実施形態について、図６～図８を用いて説明する。
　本実施形態の液晶表示装置の基本構成は第１実施形態と同様であり、下層電極の構成が第１実施形態と異なる。
　図６は本実施形態の液晶表示装置の一つの画素を示す平面図である。図７Ａは、下層電極を示す平面図である。図７Ｂは、上層電極を示す平面図である。図８は、下層電極と上層電極との交差部を拡大した図である。
　図６～図８において、第１実施形態の図１～図３Ｂと共通の構成要素には同一の符号を付し、説明は省略する。
　本実施形態の下層電極３５においては、図６に示すように、下層電極指３６と上層電極指２５との交差部２８の近傍において、下層電極指３６の線幅が、交差部２８の近傍以外の部分の線幅よりも広くなっている。言い換えれば、複数の下層電極指３６と複数の上層電極指２５との交差部２８の少なくとも一の近傍における下層電極指３６の第１の部分の線幅が、第１の部分と隣接し、交差部２８の少なくとも一の近傍以外の第２の部分の線幅よりも広くなっている。下層電極指３６の線幅が一定の部分に対して線幅を広げた部分を、以下、拡幅部３７と称する。
　本実施形態では、一例として、下層電極指３６の線幅一定部分のＬ２／Ｓ２を３／３μｍとしたとき、１本の下層電極指３６の両側で線幅を＋１．５μｍずつ増やしている。したがって、図７Ａに示すように、隣接する２本の下層電極指３６同士は拡幅部３７で連結された形態となる。このようにすることで、電極パターンの断線等の不良を低減することができる。ただし、必ずしも隣接する２本の下層電極指３６同士を拡幅部３７で連結させる必要はなく、隣接する拡幅部３７同士が離れていても良い。また、下層電極指３６の延在方向における拡幅部３７の寸法Ｅは、一例として５μｍとする。ただし、拡幅部３７の寸法Ｅについては適宜変更してかまわない。
　その他の構成は第１実施形態と同様である。
　本実施形態においても、従来のＦＦＳ方式の液晶表示装置に比べて負荷容量を低減できるため、駆動に要する消費電力が低減できる、高速駆動が支障なく行える、等の第１実施形態と同様の効果を得ることができる。
　第１実施形態の場合、ＴＦＴアレイ基板６の法線方向から見て、下層電極指２３と上層電極指２５との交差部２８において上層電極指２５の側方に下層電極指２３が露出していない。したがって、電界印加時に下層電極指２３と上層電極指２５との交差部２８の近傍において横電界が生じず、液晶分子が所望の方向に配向しないために透過率が低下する虞がある。その点、本実施形態の場合、下層電極指３６と上層電極指２５との交差部２８の近傍に拡幅部３７を設けたため、図８に示すように、上層電極指２５の側方に拡幅部３７が露出した状態となる。その結果、電界印加時に下層電極指３６と上層電極指２５との交差部２８の近傍においても横電界が生じるようになり、液晶分子を所望の方向に配向させて透過率の低下を抑えることができる。
　また、下層電極指３６の拡幅部３７は上層電極指２５が存在しない領域に位置するため、下層電極指３６と上層電極指２５との重なり部分の面積はほとんど増えることがない。
　したがって、負荷容量の増加は最小限に抑えられる。
［第３実施形態］
　以下、本発明の第３実施形態について、図９～図１１を用いて説明する。
　本実施形態の液晶表示装置の基本構成は第１実施形態と同様であり、下層電極の構成が第１実施形態と異なる。
　図９は本実施形態の液晶表示装置の一つの画素を示す平面図である。図１０Ａは、下層電極を示す平面図である。図１０Ｂは、上層電極を示す平面図である。図１１は、下層電極と上層電極との交差部を拡大した図である。
　図９～図１１において、第１実施形態の図１～図３Ｂと共通の構成要素には同一の符号を付し、説明は省略する。
　本実施形態の下層電極３９においては、図９、図１０Ａに示すように、下層電極指４０と上層電極指２５との交差部２８の近傍において、下層電極指４０の線幅一定部分４０ａから拡幅部４１に至る下層電極指４０の縁４０ｂが、線幅一定部分４０ａにおける下層電極指４０の縁に対して９０°以外の角度をなして斜めに延在している。具体的には、下層電極指４０の線幅一定部分４０ａから拡幅部４１に至る下層電極指４０の縁４０ｂが、線幅一定部分４０ａにおける下層電極指４０の縁に対して１０°の角度をなしている。言い換えれば、下層電極指３９において、線幅一定部分４０ａと隣接する拡幅部４１の縁が、下層電極指３９の延在方向に対して０°より大きく、９０°より小さい角度をなしている。
　下層電極指４０の線幅一定部分４０ａから拡幅部４１に至る下層電極指４０の縁４０ｂを上記のような設計としたことで、図１１に示すように、下層電極指４０の線幅一定部分４０ａから拡幅部４１に至る下層電極指４０の縁４０ｂは、上層電極指２５の縁２５ｂに対して概平行となる。
　言い換えると、図１０Ａに示す本実施形態の下層電極３９は、図７Ａに示す第２実施形態の下層電極３５において、隣接する下層電極指３６間の細長い矩形状のスリットの角部を、テーパ状に斜めにカットした形状と言うこともできる。その場合、スリットには４つの角部があるが、上層電極指２５が図の右上から左下に斜めに延びているのに対応して、４つの角部のうち、右下の角部と左上の角部を上記の形状としている。これにより、図１１に示すように、下層電極指４０の線幅一定部分４０ａから拡幅部４１に至る下層電極指４０の縁４０ｂを、上層電極指２５の縁２５ｂに対して平行とすることができる。
　その他の構成は、第１、第２実施形態と同様である。
　本実施形態においても、従来のＦＦＳ方式の液晶表示装置に比べて負荷容量を低減できるため、駆動に要する消費電力が低減できる、高速駆動が支障なく行える、等の第１、第２実施形態と同様の効果を得ることができる。
　第２実施形態では、下層電極指３６と上層電極指２５との交差部２８の近傍に拡幅部３７を設け、上層電極指２５の側方に拡幅部３７を露出させたことで、下層電極指３６と上層電極指２５との交差部２８においても横電界が生じるようにした。しかしながら、下層電極指３６の線幅一定部分の縁と拡幅部３７の縁とが直交しているため、これらの縁が上層電極指２５の縁と平行になっていない。したがって、交差部２８の近傍で横電界は生じるものの、平面的に見た横電界の方向（横電界の方位角）が他の領域と異なる結果、液晶分子の配向方向が乱れ、透過率が低下する可能性がある。
　これに対して、本実施形態では、下層電極指４０の線幅一定部分４０ａから拡幅部４１に至る下層電極指４０の縁４０ｂを上層電極指２５の縁２５ｂに対して平行とした。このようにして、横電界の方位角を他の領域と揃えることで液晶分子の配向乱れを少なくできるため、透過率の低下を抑えることができる。本実施形態のように、下層電極指４０の縁４０ｂを上層電極指２５の縁２５ｂに対して平行とすることが最も効果的であるが、必ずしも下層電極指４０の縁４０ｂを上層電極指２５の縁２５ｂに対して平行としなくても、下層電極指４０の線幅一定部分４０ａから拡幅部４１に至る縁４０ｂを斜めに形成することで、第２実施形態に対する透過率の向上効果は得られる。
　なお、本実施形態の場合、下層電極３９と上層電極２０とのアライメントずれが生じたときの影響は、第１、第２実施形態に比べて大きくなる。しかしながら、特許文献３の従来の液晶表示装置と異なり、アライメントずれが生じたときの下層電極３９と上層電極２０との重なり部分の面積の変動は、画素全体の面積に対してごく僅かである。したがって、アライメントずれに起因する負荷容量の変動を従来よりも小さくすることができる。
［第４実施形態］
　以下、本発明の第４実施形態について、図１２～図１４を用いて説明する。
　本実施形態の液晶表示装置の基本構成は第１実施形態と同様であり、下層電極の構成が第１実施形態と異なる。
　図１２は本実施形態の液晶表示装置の一つの画素を示す平面図である。図１３Ａは、下層電極を示す平面図である。図１３Ｂは、上層電極を示す平面図である。図１４は、下層電極と上層電極との交差部を拡大した図である。
　図１２～図１４において、第１実施形態の図１～図３Ｂと共通の構成要素には同一の符号を付し、説明は省略する。
　第２実施形態において、図８に示すように、下層電極指３６と上層電極指２５とが交差し、下層電極指３６が上層電極指２５で覆われている領域（交差部２８）は、液晶分子の配向に寄与しない一方、負荷容量の増加を引き起こす。したがって、本実施形態の下層電極４２においては、図１２～図１４に示すように、下層電極指４３と上層電極指２５との交差部２８において、下層電極指４３の一部を欠落させ、矩形状の開口部４４を設けている。一例として、下層電極指４３の延在方向における開口部４４の寸法Ｈ１は５μｍ、下層電極指４３の延在方向と直交する方向における開口部の寸法Ｈ２は３μｍ、である。ただし、下層電極指４３と拡幅部３７とは電気的に接続されている必要があるため、開口部４４を設けたと言っても、拡幅部３７は下層電極指４３から完全に孤立しているわけではなく、一部で繋がっている。
　その他の構成は第１、第２実施形態と同様である。
　本実施形態においても、従来のＦＦＳ方式の液晶表示装置に比べて負荷容量を低減できるため、駆動に要する消費電力が低減できる、高速駆動が支障なく行える、等の第１～第３実施形態と同様の効果を得ることができる。特に第２実施形態と比較した場合、横電界の発生状態を変えることなく、ひいては、透過率を低下させることなく、負荷容量を削減することができる。
　なお、上記の例では開口部４４の形状を矩形状としたが、開口部４４の形状は矩形状に限ることなく、適宜変更してかまわない。開口部４４の寸法も適宜変更して良い。また、本実施形態では、第２実施形態の電極構成に対して交差部２８に開口部４４を設ける構成を適用した例を示したが、この構成に代えて、第３実施形態の電極構成に対して交差部に開口部を設ける構成を適用しても良い。
［第５実施形態］
　以下、本発明の第５実施形態について、図１５、図１６Ａ、図１６Ｂを用いて説明する。
　本実施形態の液晶表示装置の基本構成は第１実施形態と同様であり、下層電極の構成が第１実施形態と異なる。
　図１５は本実施形態の液晶表示装置の一つの画素を示す平面図である。図１６Ａは、下層電極を示す平面図である。図１６Ｂは、上層電極のみを示す平面図である。
　図１５、図１６Ａ、図１６Ｂにおいて、第１実施形態の図１～図３Ｂと共通の構成要素には同一の符号を付し、説明は省略する。
　第１～第４実施形態では、上層電極指のＬ１／Ｓ１を３／３μｍ、下層電極指のＬ２／Ｓ２を３／３μｍとした。上層電極指の線幅Ｌ１と間隔Ｓ１との和（Ｌ１＋Ｓ１）は上層電極指のピッチであり、下層電極指の線幅Ｌ２と間隔Ｓ２との和（Ｌ２＋Ｓ２）は下層電極指のピッチである。したがって、第１～第４実施形態では、上層電極指のピッチと下層電極指のピッチとを等しいものとした。
　これに対して、本実施形態においては、図１５、図１６Ａ、図１６Ｂに示すように、Ｌ１＋Ｓ１＞Ｌ２＋Ｓ２としている。すなわち、本実施形態の下層電極４６では、下層電極指４７のピッチを上層電極指２５のピッチよりも小さくしている。具体的には、一例として上層電極指２５のＬ１／Ｓ１を３／３μｍ、下層電極指４７のＬ２／Ｓ２を１．５／１．５μｍとしている。上記の寸法の例では、下層電極指４７のピッチを上層電極指２５のピッチの１／２に設定している。第１実施形態と比べると、下層電極指４７のピッチを第１実施形態の下層電極指２３のピッチの１／２に細かくしただけであって、下層電極指４７の形状は第１実施形態と同様である。その他の構成についても第１実施形態と同様である。
　本実施形態においても、従来のＦＦＳ方式の液晶表示装置に比べて負荷容量を大きく低減できるため、駆動に要する消費電力が低減できる、高速駆動が支障なく行える、等の第１実施形態と同様の効果を得ることができる。
　特に、本実施形態においては、下層電極指４７のピッチＬ２＋Ｓ２を細かくするとともに、下層電極指４７の線幅Ｌ２も細くしている。すなわち、第１実施形態に比べて線幅が細い下層電極指４７が密に配置された状態となる。これにより、下層電極指４７に直交する方向に沿って見たときに、下層電極指４７が全て上層電極指２５に覆われる領域がなくなり、下層電極指４７が間に介在することなく上層電極指２５同士が隣接する領域がなくなる。その結果、画素領域の全体にわたって液晶分子の配向が安定し、高い透過率を得ることができる。また、上記の例では、アライメントずれによる負荷容量の変動も生じない。
　なお、本実施形態の寸法の例では、下層電極指４７の線幅Ｌ２と間隔Ｓ２とを等しく設定したが、下層電極指４７のピッチ（Ｌ２＋Ｓ２）が上層電極指２５のピッチ（Ｌ１＋Ｓ１）よりも小さいという条件さえ満たせば良いため、下層電極指４７の線幅Ｌ２と間隔Ｓ２とは異なっていても良い。下層電極指４７の線幅Ｌ２が間隔Ｓ２より大きくても良いし、下層電極指４７の線幅Ｌ２が間隔Ｓ２より小さくても良い。
［第６実施形態］
　以下、本発明の第６実施形態について、図１７、図１８Ａ、図１８Ｂを用いて説明する。
　本実施形態の液晶表示装置の基本構成は第１実施形態と同様であり、下層電極の構成が第１実施形態と異なる。
　図１７は、本実施形態の液晶表示装置の一つの画素を示す平面図である。図１８Ａは、下層電極のみを示す平面図である。図１８Ｂは、上層電極のみを示す平面図である。
　図１７、図１８Ａ、図１８Ｂにおいて、第１実施形態の図１～図３Ｂと共通の構成要素には同一の符号を付し、説明は省略する。
　第５実施形態でも述べたように、第１～第４実施形態では、上層電極指のピッチと下層電極指のピッチとを等しいものとした。これに対して、本実施形態においても、下層電極指のピッチを上層電極指のピッチと等しくし、Ｌ１＋Ｓ１＝Ｌ２＋Ｓ２としている。しかしながら、本実施形態の下層電極４９では、図１７、図１８Ａ、図１８Ｂに示すように、第１実施形態と異なり、上層電極指の線幅Ｌ１と下層電極指の線幅Ｌ２とを等しくするのではなく、下層電極指５０の線幅Ｌ２を上層電極指２５の線幅Ｌ１よりも太くしている。具体的には、一例として上層電極指２５のＬ１／Ｓ１を３／３μｍ、下層電極指５０のＬ２／Ｓ２を４／２μｍとしている。第１実施形態と比べると、下層電極指５０の線幅を第１実施形態の下層電極指２３の線幅よりも太らせただけであって、下層電極指５０の形状は第１実施形態と同様である。その他の構成についても第１実施形態と同様である。
　本実施形態においても、従来のＦＦＳ方式の液晶表示装置に比べて負荷容量を大きく低減できるため、駆動に要する消費電力が低減できる、高速駆動が支障なく行える、等の第１実施形態と同様の効果を得ることができる。
　また、本実施形態においても、第５実施形態と同様、下層電極指５０に直交する方向に沿って見たときに、下層電極指５０が全て上層電極指２５に覆われる領域がなくなり、下層電極指５０が間に介在することなく上層電極指２５同士が隣接する領域がなくなる。その結果、画素領域の全体にわたって液晶分子の配向が安定し、高い透過率を得ることができる。ただし、本実施形態の場合、下層電極指５０を太らせたことで下層電極指５０と上層電極指２５との交差部５１の面積が増えるため、負荷容量の削減効果は減少する。それでも、従来のＦＦＳ方式の液晶表示装置に比べれば、負荷容量を十分に削減することができる。
［第７実施形態］
　以下、本発明の第７実施形態について、図１９、図２０Ａ、図２０Ｂを用いて説明する。
　本実施形態の液晶表示装置の基本構成は第１実施形態と同様であり、下層電極の構成が第１実施形態と異なるのみである。
　図１９は、本実施形態の液晶表示装置の一つの画素を示す平面図である。図２０Ａは、下層電極のみを示す平面図である。図２０Ｂは、上層電極のみを示す平面図である。
　図１９、図２０Ａ、図２０Ｂにおいて、第１実施形態の図１～図３Ｂと共通の構成要素には同一の符号を付し、説明は省略する。
　第１～第６実施形態では、下層電極指の延在方向がソースバスラインと平行になるように下層電極を配置した。これに対して、本実施形態では、図１９、図２０Ａに示すように、下層電極５２を上記実施形態の配置からＴＦＴアレイ基板６の面内において９０°回転させ、下層電極指５３の延在方向がソースバスライン１３と垂直になるように下層電極５２を配置している。したがって、上層電極指２５と下層電極指５３とは８０°の角度で交差する（交差角θ＝８０°）。
　さらに、第５実施形態と同様、下層電極指５３のピッチＬ２＋Ｓ２を上層電極指２５のピッチＬ１＋Ｓ１よりも小さくしている。具体的には、一例として上層電極指２５のＬ１／Ｓ１を３／３μｍ、下層電極指５３のＬ２／Ｓ２を１．５／１．５μｍとしている。上記の寸法の例では、下層電極指５３のピッチＬ２＋Ｓ２を上層電極指２５のピッチＬ１＋Ｓ１の１／２に設定している。
　その他の構成については第１実施形態と同様である。
　本実施形態においても、従来のＦＦＳ方式の液晶表示装置に比べて負荷容量を低減できるため、駆動に要する消費電力が低減できる、高速駆動が支障なく行える、等の第１実施形態と同様の効果を得ることができる。
　本実施形態においても、第５実施形態と同様、下層電極指５３が全て上層電極指２５に覆われる領域がなくなり、下層電極指５３が間に介在することなく上層電極指２５同士が隣接する領域がなくなる。その結果、画素領域の全体にわたって液晶分子の配向が安定し、高い透過率を得ることができる。また、アライメントずれによる負荷容量の変動も生じない。
　なお、本実施形態の寸法の例では、下層電極指５３の線幅Ｌ２と間隔Ｓ２とを等しく設定したが、下層電極指５３の線幅Ｌ２と間隔Ｓ２とは異なっていても良い。下層電極指５３の線幅Ｌ２が間隔Ｓ２より大きくても良いし、下層電極指５３の線幅Ｌ２が間隔Ｓ２より小さくても良い。
　本発明者らは、上記各実施形態の液晶表示装置について、透過率分布、液晶層内の電界分布、液晶分子の配向状態、画素容量等のシミュレーションを行い、本発明の効果を実証した。以下、その結果について説明する。
　シミュレーションのツールとして、液晶表示装置用設計シミュレーター「ＬＣＤ Ｍａｓｔｅｒ ３Ｄ」（シンテック株式会社製）を使用した。全ての実施例に共通するパラメータとして、液晶層の厚さｄをｄ＝３．５μｍ、液晶層の屈折率異方性ΔｎをΔｎ＝０．１、液晶分子の長軸方向の誘電率ε１をε１＝１４．９、液晶分子の短軸方向の誘電率ε２をε２＝４．０、液晶層のプレチルト角を０°、上層電極－下層電極間の絶縁膜の膜厚ｔをｔ＝０．５μｍ、絶縁膜の誘電率εｄをεｄ＝６、とした。
［第１実施例］
　ここでは、図２に示した第１実施形態の液晶表示装置を第１実施例とする。
　ただし、図２に示す上層電極および下層電極のパターンは、周期的な単位パターンの繰り返しになっている。したがって、単位パターンでシミュレーションを行えば、透過率分布、電界分布、液晶の配向状態等のシミュレーション結果も画素内で繰り返しになっていると容易に推察できる。
　この手法は以下の実施例で全て共通である。
　第１実施例では、図２１Ａ、図２１Ｂに示すように、画素領域内の一部の電極パターンのみを取り出し、単位パターンとする。図２１Ａがシミュレーションに用いた下層電極パターン５６であり、図２１Ｂが上層電極パターン５７である。
　従来のＦＦＳ方式の液晶表示装置において、上層電極と下層電極との重なり面積は電極形成領域全体の５０％であるのに対し、第１実施例においては、上層電極と下層電極との重なり面積は２５％に削減された。
　図２９は、印加電圧と画素容量（Ｃlc＋Ｃs）との関係を示すグラフである。第１実施例の印加電圧と画素容量（Ｃlc＋Ｃs）との関係を■で示す。従来のＦＦＳの印加電圧と画素容量（Ｃlc＋Ｃs）との関係を◆でしめす。図２９の横軸は、印加電圧［Ｖ］を示す。図２９の縦軸は、画素容量［ｐＦ／１００μｍ×１００μｍ］を示す。なお、画素容量については、各実施例で電極のデザインが異なり、計算対象となる面積が異なるため、１００×１００μｍ２の面積に換算して比較している。
　図２９において、第２実施例の印加電圧と画素容量（Ｃlc＋Ｃs）との関係を▲で示す。図２９の第１実施例のグラフから計算すると、第１実施例では、従来のＦＦＳ方式に対して画素容量を５７％に削減できた。上層電極と下層電極との重なり面積は従来のＦＦＳ方式の５０％に削減できているが、画素容量には重なり部分以外の容量が含まれるため、それよりは削減率は小さくなる。それでも、従来のＦＦＳ方式に比べると、画素容量が４３％も削減できることが判った。
　図２２は、図２１Ａ、図２１Ｂに示したパターン内の透過率分布を示している。
　図２２において、白く見える部分は電界印加時に透過率が高い箇所を示し、黒く見える部分は電界印加時に透過率が低い箇所を示している。本実施例の液晶表示装置はノーマリーブラックモードであり、電界印加によって白表示となる。したがって、白く見える部分は液晶分子の配向状態が良好な箇所、黒く見える部分は液晶分子の配向状態が不良な箇所である。
　図２２の透過率分布図の上から１／４付近の箇所（Ａ－Ａ’線に沿った箇所）は白く見える。この箇所は液晶分子の配向が安定しており、特に透過率が高い領域である。
　図２３Ａは、この箇所に対応する液晶層の断面図であり、等電位線と液晶分子のダイレクタを示している。
　等電位線の形状から、横電界が十分に発生しているのが判った。また、液晶分子が十分に配向していることが判った。一方、この箇所では上層電極と下層電極との重なりがないため、負荷容量が小さくなる。
　一方、図２２の透過率分布図の上から１／２付近の箇所（Ｂ－Ｂ’線に沿った箇所）は黒く見える。この箇所は液晶分子の配向が不良であり、特に透過率が低い領域である。
　図２３Ｂは、この箇所に対応する液晶層の断面図であり、等電位線と液晶分子のダイレクタを示している。
　等電位線の形状から、下層電極の電位が上層電極にシールドされた状態となり、横電界が発生していないのが判った。また、液晶分子が配向していないことが判った。一方、この箇所では上層電極と下層電極との重なりによって大きな負荷容量が形成される。
　電極交差部の透過率の改善を図ったものが第２実施例以降である。
［第２実施例］
　次に、図６に示した第２実施形態の液晶表示装置を第２実施例とする。
　第２実施例において、図２４Ａがシミュレーションに用いた下層電極パターン５９であり、図２４Ｂが上層電極パターン６０である。
　従来のＦＦＳ方式の液晶表示装置において、上層電極と下層電極との重なり面積は電極形成領域全体の５０％であるのに対し、第２実施例においては、第１実施例と同様、上層電極と下層電極との重なり面積は２５％に削減された。
　第２実施例の印加電圧と画素容量（Ｃlc＋Ｃs）との関係を▲で示す。図２９の第２実施例のグラフから計算すると、第２実施例では、従来のＦＦＳ方式に対して画素容量を６１％に削減できた。上層電極と下層電極との重なり面積は第１実施例と変わらないが、拡幅部を設けたことで横電界による負荷容量が若干増加した。そのため、画素容量の削減効果は、第１実施例における従来のＦＦＳ方式に対する５７％から６１％に低下した。それでも、従来のＦＦＳ方式に比べると、画素容量が３９％も削減できることが判った。
　図２５は、図２４Ａ、図２４Ｂに示したパターン内の透過率分布を示している。
　図２５の透過率分布図の上から１／２付近の箇所（Ａ－Ａ’線に沿った箇所）を見ると、第１実施例の図２２では黒く見えていたのに対し、白く見えるようになり、透過率が向上したことが判った。
　図２６は、この箇所に対応する液晶層の断面図である。
　拡幅部を設けたことで上層電極の側方に下層電極が露出し、第１実施例の図２３Ｂと比べると、横電界が十分に発生し、液晶分子が十分に配向していることが判った。
　ただし、本実施例では、拡幅部の縁にあたる部分で液晶分子のダイレクタの方位角方向の乱れが残っているため、透過率の改善の余地がある。
　この改善を図ったものが次の第３実施例である。
［第３実施例］
　次に、図９に示した第３実施形態の液晶表示装置を第３実施例とする。
　第３実施例において、図２７Ａがシミュレーションに用いた下層電極パターン６２であり、図２７Ｂが上層電極パターン６３である。
　従来のＦＦＳ方式の液晶表示装置において、上層電極と下層電極との重なり面積は電極形成領域全体の５０％であるのに対し、第３実施例においては、第１、第２実施例と同様、上層電極と下層電極との重なり面積は２５％に削減された。
　図２９において、第３実施例の印加電圧と画素容量（Ｃlc＋Ｃs）との関係を＊で示す。図２９の第３実施例のグラフから計算すると、第３実施例では、従来のＦＦＳ方式に対して画素容量を６３％に削減できた。上層電極と下層電極との重なり面積は第１、第２実施例と変わらないが、拡幅部を設けたことに加え、下層電極指の縁を上層電極指の縁と平行になるまで広げたことで横電界による負荷容量がさらに増加した。そのため、画素容量の削減効果は、第２実施例における従来のＦＦＳ方式に対する６１％から６３％にさらに低下した。それでも、従来のＦＦＳ方式に比べると、画素容量が３７％も削減できることが判った。
　図２８は、図２７Ａ、図２７Ｂに示したパターン内の透過率分布を示している。
　図２８の透過率分布図を見ると、第２実施例の図２５において、上から１／２の箇所の上下に黒く見えていた部分までもが白く見えるようになり、透過率がさらに改善されたことが判った。
　図３０は、第１実施例～第３実施例において、印加電圧と透過率との関係を示すグラフである。第１実施例の印加電圧と透過率との関係を■で示す。第２実施例の印加電圧と透過率との関係を▲で示す。第３実施例の印加電圧と透過率との関係を＊で示す。従来のＦＦＳ方式における印加電圧と透過率との関係を◆で示す。図３０の横軸は印加電圧［Ｖ］であり、図３０の縦軸は透過率［％］である。ただし、ここでの透過率は、偏光板を含まず、液晶セル単体のみの透過率である。
　図３０のグラフから計算すると、ＦＦＳ方式での透過率に対して、第１実施例の透過率は２０％低下し、第２実施例の透過率は５％低下し、第３実施例の透過率は３％向上していることが判った。このように、電極のデザインを改善することで、画素容量を大きく削減しつつ、ＦＦＳ方式での透過率と略同等の透過率が得られることが判った。
　第１実施例～第３実施例における画素容量と透過率に関する計算結果を表１にまとめた。
Figure JPOXMLDOC01-appb-T000001
［第４実施例］
　次に、図１２に示した第４実施形態の液晶表示装置を第４実施例とする。
　第４実施例において、図３１Ａがシミュレーションに用いた下層電極パターン６５であり、図３１Ｂが上層電極パターン６６である。
　従来のＦＦＳ方式の液晶表示装置において、上層電極と下層電極との重なり面積は電極形成領域全体の５０％であるのに対し、第４実施例においては、上層電極指と下層電極指との交差部に開口部を設けたことで、上層電極と下層電極との重なり面積は１７．５％に削減された。
　図３４は、印加電圧と画素容量（Ｃlc＋Ｃs）との関係を示すグラフである。第４実施例における印加電圧と画素容量（Ｃlc＋Ｃs）との関係を×で示す。第１実施例における印加電圧と画素容量（Ｃlc＋Ｃs）との関係を■で示す。従来のＦＦＳ方式における印加電圧と画素容量（Ｃlc＋Ｃs）との関係を◆で示す。図３４の横軸は印加電圧［Ｖ］を示し、図３４の縦軸は画素容量［ｐＦ／１００μｍ×１００μｍ］を示している。
　図３４の第４実施例のグラフから計算すると、第４実施例では、従来のＦＦＳ方式に対して画素容量を５２％に削減できた。上層電極と下層電極との重なり面積が上記の実施例よりも削減されたことにより、画素容量の削減効果は、例えば第２実施例のＦＦＳ方式に対する６１％から５２％に向上し、今までの実施例の中では最大の効果が得られた。
　図３２は、図３１Ａ、図３１Ｂに示したパターン内の透過率分布を示している。
　第２実施例の図２５と同様、透過率は全体的に良好であった。
　図３３は、図３２の透過率分布図の上から１／２の箇所（Ａ－Ａ’線に沿った箇所）に対応する液晶層の断面図である。
　第４実施例は、第２実施例の図２６と略同様の傾向を示し、横電界が十分に発生し、液晶分子が十分に配向していることが判った。
　図３５は、第１実施例および第４実施例において、印加電圧と透過率との関係を示すグラフである。第１実施例における印加電圧と透過率との関係を■で示す。第４実施例における印加電圧と透過率との関係を×で示す。従来のＦＦＳ方式における印加電圧と透過率との関係を◆で示す。図３５の横軸は印加電圧［Ｖ］であり、図３５の縦軸は透過率［％］である。ただし、ここでの透過率は、偏光板を含まず、液晶セル単体のみの透過率である。
　図３５のグラフから計算すると、ＦＦＳ方式での透過率に対して、第１実施例の透過率は２０％低下し、第４実施例の透過率は５％低下していることが判った。第４実施例の透過率は、第２実施例の透過率と同等である。
　このように、電極のデザインを改善することで、画素容量を大きく削減しつつ、ＦＦＳ方式での透過率と略同等の透過率を得られることが判った。
　第１、第４実施例における画素容量と透過率に関する計算結果を表２にまとめた。
Figure JPOXMLDOC01-appb-T000002
［第５実施例］
　次に、図１５に示した第５実施形態の液晶表示装置を第５実施例とする。
　第５実施例において、図３６Ａがシミュレーションに用いた下層電極パターン６８であり、図３６Ｂが上層電極パターン６９であり、図３６Ｃが下層電極パターン６８の上に上層電極パターン６９を重ね合わせたもの、である。
　本実施例では、図３６Ｃに示すように、下層電極指のピッチを小さくしたことで、下層電極指は上層電極指の側方に必ず露出することになり、下層電極指が介在することなく上層電極指同士が隣接する箇所がなくなった。
　なお、第５実施例のシミュレーションを行う際には、上層電極指のＬ１／Ｓ１をＬ１／Ｓ１＝３／３μｍで固定した。一方、下層電極指のＬ２／Ｓ２をＬ２／Ｓ２＝１．５／１．５μｍ、に設定した。この他、下層電極指のＬ２／Ｓ２をＬ２／Ｓ２＝１．０／１．０μｍに変えた条件でもシミュレーションを行った。これにより、下層電極指のピッチを変えたときの画素容量や透過率への影響を調べた。
　図３７は、図３６Ａ～図３６Ｃに示したパターン内の透過率分布を示している。
　透過率は略均一であり、全体的に良好であった。
　図３８は、図３７の透過率分布図の上から１／２の箇所（Ａ－Ａ’線に沿った箇所）に対応する液晶層の断面図である。
　横電界が十分に発生し、液晶分子が略均一に配向していることが判った。
　図３９は、印加電圧と画素容量（Ｃlc＋Ｃs）との関係を示すグラフである。図３９の横軸は印加電圧［Ｖ］を示し、図３９の縦軸は画素容量［ｐＦ／１００μｍ×１００μｍ］を示している。図３９では、下層電極指のＬ２／Ｓ２として、Ｌ２／Ｓ２＝３／３μｍ（下層電極指のピッチを縮小していない第１実施例に相当、図３９中■で示す）、Ｌ２／Ｓ２＝１．５／１．５μｍ（図３９中、▲で示す）、Ｌ２／Ｓ２＝１．０／１．０μｍ（図３９中、×で示す）、としたときの各データを示している。
　図３９のグラフから計算すると、Ｌ２／Ｓ２＝３／３μｍ（第１実施例）の場合、従来のＦＦＳ方式に対して画素容量を５７％に削減できた。これに対して、下層電極指のピッチを小さくすると、Ｌ２／Ｓ２＝１．５／１．５μｍの場合、従来のＦＦＳ方式に対して画素容量を６２％に削減できた。また、Ｌ２／Ｓ２＝１．０／１．０μｍの場合、従来のＦＦＳ方式に対して画素容量を６６％に削減できた。
　画素容量の計算結果を表３にまとめた。
Figure JPOXMLDOC01-appb-T000003
　図４０は、第５実施例において印加電圧と透過率との関係を示すグラフである。図４０の横軸は印加電圧［Ｖ］であり、図４０の縦軸は透過率［％］である。ただし、ここでの透過率は、偏光板を含まず、液晶セル単体のみの透過率である。
　図４０のグラフに示すように、従来のＦＦＳ方式での透過率に対して、Ｌ２／Ｓ２＝３／３μｍ（第１実施例、図４０中■で示す）の透過率は大きく低下した。これに対して、第５実施例では、Ｌ２／Ｓ２＝１．５／１．５μｍの場合（図４０中、▲で示す）、Ｌ２／Ｓ２＝１．０／１．０μｍの場合（図４０中、×で示す）のいずれにおいても、Ｌ２／Ｓ２＝３／３μｍでの透過率よりも上昇し、従来のＦＦＳ方式と略同等の透過率が得られた。
　ここで、透過率の確保という観点から見ると、電極指のピッチの縮小化が、上層電極指では効果がなく、下層電極指のみで有効であることを説明する。
　下層電極指のＬ２／Ｓ２を３／３μｍとして斜めに１０°傾ける一方、上層電極指のＬ１／Ｓ１を１／１μｍとして縦方向に延在するように配置した比較例を想定し、この比較例でシミュレーションを行った。
　図４１Ａがシミュレーションに用いた下層電極パターン７１であり、図４１Ｂが上層電極パターン７２であり、図４１Ｃが下層電極パターン７１の上に上層電極パターン７２を重ね合わせたもの、である。
　図４１Ｃに示すように、本比較例では、上層電極指のピッチを小さくしたことで、細かい上層電極指が下層電極指の上方に密に配置される状態となり、下層電極指が露出する面積が極めて少なくなることが判った。
　図４２は、図４１Ａ～図４１Ｃに示したパターン内の透過率分布を示している。
　下層電極指が露出していない箇所では液晶分子の動きが極めて小さく、透過率が低下した。したがって、図４２の透過率分布図に見られるように、多数の黒い箇所が周期的に現れることが判った。
　図４３は、図４２の透過率分布図の上から１／２の箇所（Ａ－Ａ’線に沿った箇所）に対応する液晶層の断面図である。
　本比較例では、上層電極指が仮想的に全面シールドのように機能し、下層電極指の電位が液晶層側に出てこない。そのため、横電界が十分に発生していない。その結果、液晶分子が十分に配向しないことが判った。
　図４４は、本比較例において印加電圧と透過率との関係を示すグラフである。図４４の横軸は印加電圧［Ｖ］であり、図４４の縦軸は透過率［％］である。ただし、ここでの透過率は、偏光板を含まず、液晶セル単体のみの透過率である。図４４において、本比較例における印加電圧と透過率との関係を▲で示す。第五実施例における印加電圧と透過率との関係を■で示す。従来のＦＦＳ方式における印加電圧と透過率との関係を◆で示す。
　図４４のグラフに示すように、下層電極指のピッチを小さくした場合（第５実施例の場合）には、従来のＦＦＳ方式と同等の透過率が得られた。ところが、上層電極指のピッチを小さくした場合（本比較例の場合）には、透過率は、従来のＦＦＳ方式および下層電極指のピッチを小さくした場合に比べて大きく低下した。また、本比較例の場合、液晶層に横電界がかかりにくくなるため、閾値電圧（透過率が立ち上げる電圧）が高くなることが判った。
　以上の結果から、透過率の確保という観点から見ると、上層電極指のピッチを小さくすることは好ましくなく、下層電極指のピッチを小さくすることが好ましいと言える。一方、画素容量の削減という観点、もしくは電極間のアライメントずれによる容量変動量の低減という観点から見れば、下層電極指のピッチを小さくすることに代えて、上層電極指のピッチを小さくしても良い。
［第６実施例］
　次に、図１７に示した第６実施形態の液晶表示装置を第６実施例とする。
　第６実施例において、図４５Ａがシミュレーションに用いた下層電極パターン７４であり、図４５Ｂが上層電極パターン７５であり、図４５Ｃが下層電極パターン７４の上に上層電極パターン７５を重ね合わせたもの、である。
　図４５Ｃに示すように、下層電極指のピッチを変えることなく下層電極指の線幅を太くしたことにより、下層電極指は上層電極指の側方に必ず露出することになった。下層電極指が介在することなく上層電極指同士が隣接する箇所がなくなった。
　なお、第６実施例のシミュレーションを行う際には、上記の実施例と同じく、上層電極指のＬ１／Ｓ１をＬ１／Ｓ１＝３／３μｍに設定した。一方、下層電極指のＬ２／Ｓ２をＬ２／Ｓ２＝４／２μｍ、に設定した。
　図４６は、図４５Ａ～図４５Ｃに示したパターン内の透過率分布を示している。
　透過率は略均一であり、全体的に良好であった。
　図４７は、図４６の透過率分布図の上から１／２の箇所に対応する液晶層の断面図である。
　横電界が十分に発生し、液晶分子が略均一に配向していることが判った。
　図４８は、印加電圧と画素容量（Ｃlc＋Ｃs）との関係を示すグラフである。図４８の横軸は印加電圧［Ｖ］を示し、図４８の縦軸は画素容量［ｐＦ／１００μｍ×１００μｍ］を示している。　
　図４８のグラフに示すように、第６実施例の場合（図４８中、●で示す）、Ｌ２／Ｓ２＝３／３μｍ（第１実施例、図４８中、×で示す）の場合に比べて、下層電極指の線幅Ｌ２を太くしたことで下層電極指と上層電極指との重なり部分の面積が増えるため、画素容量は増加した。それでも、従来のＦＦＳ方式（図４８中、◆で示す）に比べれば、画素容量を十分削減することができた。
　図４９は、第６実施例において印加電圧と透過率との関係を示すグラフである。図４９の横軸は印加電圧［Ｖ］であり、図４９の縦軸は透過率［％］である。ただし、ここでの透過率は、偏光板を含まず、液晶セル単体のみの透過率である。
　図４９のグラフに示すように、従来のＦＦＳ方式での透過率（図４９中、◆で示す）に対して、Ｌ２／Ｓ２＝３／３μｍ（第１実施例、図４９中、■で示す）の透過率は大きく低下した。これに対して、第６実施例（図４９中、▲で示す）では、液晶層の配向状態が改善されたことで、第１実施例と比べて透過率が向上し、従来のＦＦＳ方式と略同等の透過率が得られた。
［第７実施例］
　次に、図１９に示した第７実施形態の液晶表示装置を第７実施例とする。
　第７実施例において、図５０Ａがシミュレーションに用いた下層電極パターン７７であり、図５０Ｂが上層電極パターン７８であり、図５０Ｃが下層電極パターン７７の上に上層電極パターン７８を重ね合わせたもの、である。
　第７実施例では、図５０Ｃに示すように、下層電極指の延在方向が上記第１実施例～第６実施例と異なっている。しかしながら、下層電極指のピッチを小さくした点では第５実施例と同様であり、第５実施例の同様の作用、効果が得られる。すなわち、下層電極指のピッチを小さくしたことで、下層電極指は上層電極指の側方に必ず露出することになり、下層電極指が介在することなく上層電極指同士が隣接する箇所がなくなった。
　なお、第７実施例のシミュレーションを行う際には、上層電極指のＬ１／Ｓ１をＬ１／Ｓ１＝３／３μｍに設定した。一方、下層電極指のＬ２／Ｓ２をＬ２／Ｓ２＝１．５／１．５μｍ、に設定した。
　図５１は、図５０Ａ～図５０Ｃに示したパターン内の透過率分布を示している。
　液晶分子が略均一に配向しており、透過率は概ね良好である。
　図５２は、印加電圧と画素容量（Ｃlc＋Ｃs）との関係を示すグラフである。図５２の横軸は印加電圧［Ｖ］を示し、図５２の縦軸は画素容量［ｐＦ／１００μｍ×１００μｍ］を示している。図５２では、第７実施例の印加電圧と画素容量（Ｃlc＋Ｃs）との関係を示すデータ（図中｜で示す）に加えて、第１実施例のデータ（Ｌ２／Ｓ２＝３／３μｍ、図中×で示す）、第５実施例のデータ（Ｌ２／Ｓ２＝１．５／１．５μｍ、ただし、下層電極指の延在方向が縦方向、図中○で示す）、および従来のＦＦＳ方式におけるデータ（図中◆で示す）を示した。
　図５２のグラフに示すように、第７実施例の画素容量、は第１実施例の画素容量に比べて若干増加している。ところが、第７実施例の画素容量は、第５実施例の画素容量とほとんど変わらない。したがって、寸法を変えることなく、下層電極指の向きだけを変えても、画素容量には影響しないことが判った。
　図５３は、第７実施例において印加電圧と透過率との関係を示すグラフである。図５３の横軸は印加電圧［Ｖ］であり、図５３の縦軸は透過率［％］である。ただし、ここでの透過率は、偏光板を含まず、液晶セル単体のみの透過率である。図５３においては、第７実施例の印加電圧と透過率との関係を示すデータ（図中×で示す）に加えて、第１実施例のデータ（Ｌ２／Ｓ２＝３／３μｍ、図中■で示す）、第５実施例のデータ（Ｌ２／Ｓ２＝１．５／１．５μｍ、ただし、下層電極指の延在方向が縦方向、図中▲で示す）、およびおよび従来のＦＦＳ方式におけるデータ（図中◆で示す）を示した。
　図５３のグラフに示すように、従来のＦＦＳ方式での透過率に対して、Ｌ２／Ｓ２＝３／３μｍ（第１実施例）の透過率は大きく低下した。これに対して、第７実施例では、従来のＦＦＳ方式と略同等の透過率が得られた。また、第７実施例の透過率は第５実施例の透過率とほとんど変わらない。したがって、寸法を変えない限り、下層電極指の向きだけを変えても、透過率には影響しないことが判った。
［液晶表示装置の構成例］
　以下、液晶表示装置の一構成例について、図５４を用いて説明する。
　図５４は、液晶表示装置の一構成例である液晶テレビジョンの概略構成を示す正面図である。
　本構成例の液晶テレビジョン１０１は、図５４に示すように、表示画面として第１実施形態～第７実施形態の液晶表示装置１を備えている。観察者側（図５４の手前側）には液晶パネルが配置され、観察者と反対側（図２１の奥側）にはバックライト（面光源装置）が配置されている。
　本構成例の液晶テレビジョン１０１は、上記実施形態の液晶表示装置１を備えたことで、高画質の表示が可能な液晶テレビジョンとなる。
　あるいは、上記実施形態の液晶表示装置を携帯用電子機器等のモバイル用途に適用することも可能である。その場合、低消費電力のモバイル機器を実現することができる。
　なお、本発明の態様における技術範囲は上記実施形態および上記実施例に限定されるものではなく、本発明の態様における趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
　例えば上記実施形態では、下層電極指と上層電極指とが１０°もしくは８０°で交差する例のみを示したが、下層電極指と上層電極指とが平行もしくは直交以外の構成でさえあれば、下層電極指と上層電極指とがその他の角度で交差していても良い。その場合も上記実施形態と同様の効果が得られる。
　本発明の態様における趣旨は、下層電極指と上層電極指とが交差するように当初から意図して各電極を設計するものである。本発明の態様における液晶表示装置は、例えば製造プロセス中で基板面内の回転方向のアライメントずれが生じ、たまたま下層電極指と上層電極指とが交差するように製造されたものとは異なる。したがって、例えば図２に示すように、各電極のうちの電極指以外の部分、例えば連結部については下層電極と上層電極で平行にしておき、電極指の部分のみが交差するような設計とすることが望ましい。
　上記実施例のシミュレーションでは、下層電極と上層電極との間に介在する絶縁膜として、誘電率ε＝６の無機材料膜であるシリコン窒化膜を想定した。この材料に代えて、例えば感光性アクリル樹脂（例えば商品名：ＰＣ４０３、ＪＳＲ株式会社製、誘電率ε＝３．７）等の有機材料膜等を用いても良い。このように、誘電率がより小さい絶縁膜を用いることにより、負荷容量の更なる低減が図れる。
　その他、上記実施形態もしくは上記実施例で用いた液晶表示装置の各部の形状、寸法や膜厚、配置、構成材料等については、上記実施形態もしくは上記実施例で例示したものに限らず、適宜変更が可能である。
　本発明の態様は、液晶表示装置に利用可能である。
　１…液晶表示装置、６…ＴＦＴアレイ基板、７…対向基板、８…液晶層、２０…上層電極、２２，３５，３９，４２，４６，４９，５２…下層電極、２３，３６，４０，４３，４７，５０，５３…下層電極指、２５…上層電極指、２８…交差部、３７，４１…拡幅部、４４…開口部。

Claims (8)

  1. 　対向配置された一対の基板と、
    　前記一対の基板の間に挟持された液晶層と、
    　前記一対の基板のうちの一方の基板と前記液晶層の間に設けられた下層電極と、
    　前記下層電極を覆う絶縁膜と、
    　前記絶縁膜上に設けられた上層電極と、を備え、
    　前記下層電極が、所定の間隔をおいて配置された複数の下層電極指を有し、
    　前記上層電極が、所定の間隔をおいて配置された複数の上層電極指を有し、
    　前記複数の下層電極指と前記複数の上層電極指とが、前記一方の基板の法線方向から見たときに、０°より大きく、９０°より小さい所定の角度で交差している液晶表示装置。
  2. 　前記一方の基板が、マトリクス状に配列された複数の画素領域を有し、
    　前記複数の下層電極指が、前記複数の画素領域の配列方向に対して平行に延在し、前記複数の上層電極指が、前記複数の画素領域の配列方向に対して傾いて延在している請求項１に記載の液晶表示装置。
  3. 　前記複数の下層電極指と前記複数の上層電極指との交差部の少なくとも一の近傍における前記複数の下層電極指の第１の部分の線幅が、前記第１の部分と隣接し前記交差部の少なくとも一の近傍以外の第２の部分線幅よりも広い請求項２に記載の液晶表示装置。
  4. 　前記複数の下層電極指において、前記第１の部分のうち前記第２の部分と隣接する部分の縁が、前記複数の下層電極指の延在方向に対して０°より大きく、９０°より小さい角度をなす請求項３に記載の液晶表示装置。
  5. 　前記複数の下層電極指において、前記第１の部分のうち前記第２の部分と隣接する部分の縁が、前記複数の上層電極指の縁に対して概平行である請求項４に記載の液晶表示装置。
  6. 　前記複数の下層電極指と前記複数の上層電極指との交差部の少なくとも一において、前記複数の下層電極指の一部が欠落している請求項１に記載の液晶表示装置。
  7. 　前記複数の上層電極指の線幅をＬ１、隣接する前記複数の上層電極指間の間隔をＳ１、前記複数の下層電極指の線幅をＬ２、隣接する前記複数の下層電極指間の間隔をＳ２としたとき、
    　Ｌ１＋Ｓ１＞Ｌ２＋Ｓ２
    　の条件を満たす請求項１に記載の液晶表示装置。
  8. 　前記複数の上層電極指の線幅をＬ１、隣接する前記複数の上層電極指間の間隔をＳ１、前記複数の下層電極指の線幅をＬ２、隣接する前記複数の下層電極指間の間隔をＳ２としたとき、
    　Ｌ１＋Ｓ１＝Ｌ２＋Ｓ２　かつ　Ｌ１＜Ｌ２
    　の条件を満たす請求項１に記載の液晶表示装置。
PCT/JP2012/064277 2011-06-03 2012-06-01 液晶表示装置 WO2012165617A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201280027205.8A CN103597403B (zh) 2011-06-03 2012-06-01 液晶显示装置
US14/122,526 US20140098335A1 (en) 2011-06-03 2012-06-01 Liquid crystal display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011125186 2011-06-03
JP2011-125186 2011-06-03

Publications (1)

Publication Number Publication Date
WO2012165617A1 true WO2012165617A1 (ja) 2012-12-06

Family

ID=47259468

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/064277 WO2012165617A1 (ja) 2011-06-03 2012-06-01 液晶表示装置

Country Status (4)

Country Link
US (1) US20140098335A1 (ja)
JP (1) JPWO2012165617A1 (ja)
CN (1) CN103597403B (ja)
WO (1) WO2012165617A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103676353A (zh) * 2013-12-04 2014-03-26 京东方科技集团股份有限公司 像素结构、阵列基板及显示装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102253495B (zh) * 2010-05-18 2013-10-30 京东方科技集团股份有限公司 双视显示设备和系统
CN105807498A (zh) * 2016-05-18 2016-07-27 京东方科技集团股份有限公司 一种显示面板及其制作方法和显示装置
CN106154658B (zh) * 2016-09-26 2023-07-07 合肥鑫晟光电科技有限公司 阵列基板、显示面板、显示装置及显示面板的设计方法
KR102592717B1 (ko) * 2019-04-30 2023-10-23 삼성디스플레이 주식회사 광학 필름 및 이를 포함하는 표시 패널

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001056475A (ja) * 1999-06-29 2001-02-27 Hyundai Electronics Ind Co Ltd フリンジフィールド駆動液晶表示装置
JP2006350282A (ja) * 2005-06-14 2006-12-28 Boe Hydis Technology Co Ltd フリンジフィールドスイッチングモード液晶表示装置
JP2008046599A (ja) * 2006-08-10 2008-02-28 Samsung Electronics Co Ltd 表示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5434690A (en) * 1993-07-27 1995-07-18 Kabushiki Kaisha Toshiba Liquid crystal device with pixel electrodes in an opposed striped form
TW451099B (en) * 1998-01-23 2001-08-21 Hitachi Ltd Liquid crystal display device
TW588171B (en) * 2001-10-12 2004-05-21 Fujitsu Display Tech Liquid crystal display device
US8174655B2 (en) * 2006-12-22 2012-05-08 Lg Display Co., Ltd. Liquid crystal display device and method of fabricating the same
JP4693186B2 (ja) * 2007-12-28 2011-06-01 株式会社 日立ディスプレイズ 液晶表示装置
JP5408912B2 (ja) * 2008-07-02 2014-02-05 株式会社ジャパンディスプレイ 液晶表示パネル
TWI393968B (zh) * 2008-12-18 2013-04-21 Au Optronics Corp 液晶顯示面板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001056475A (ja) * 1999-06-29 2001-02-27 Hyundai Electronics Ind Co Ltd フリンジフィールド駆動液晶表示装置
JP2006350282A (ja) * 2005-06-14 2006-12-28 Boe Hydis Technology Co Ltd フリンジフィールドスイッチングモード液晶表示装置
JP2008046599A (ja) * 2006-08-10 2008-02-28 Samsung Electronics Co Ltd 表示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103676353A (zh) * 2013-12-04 2014-03-26 京东方科技集团股份有限公司 像素结构、阵列基板及显示装置
CN103676353B (zh) * 2013-12-04 2016-07-06 京东方科技集团股份有限公司 像素结构、阵列基板及显示装置

Also Published As

Publication number Publication date
JPWO2012165617A1 (ja) 2015-02-23
CN103597403A (zh) 2014-02-19
US20140098335A1 (en) 2014-04-10
CN103597403B (zh) 2016-03-30

Similar Documents

Publication Publication Date Title
US10134906B2 (en) Display device
JP6116220B2 (ja) 液晶表示パネル
JP5756860B2 (ja) 液晶ディスプレイ
JP5695946B2 (ja) 液晶表示装置
JP5555663B2 (ja) 液晶表示装置
CN108919570B (zh) 显示装置
JP5906043B2 (ja) 液晶表示装置
US7528894B2 (en) LCD having storage capacitor electrodes with wider portions located within triangular areas of pixel regions and with spacers disposed in regions corresponding to the triangular areas to mitigate dark-state light leakage
US10527891B2 (en) Liquid crystal display device with first and second pixel electrodes between first and second source lines
JP4516432B2 (ja) 液晶表示装置
WO2014054500A1 (ja) 液晶表示装置
WO2012165617A1 (ja) 液晶表示装置
JP5078176B2 (ja) 液晶表示装置
JP2009288604A (ja) 液晶表示装置、電子機器
JP6742738B2 (ja) 液晶表示装置
JP2012226283A (ja) 液晶表示装置
JP2010096796A (ja) 液晶表示装置及び電子機器
JP5677923B2 (ja) 液晶表示装置
JP2008065212A (ja) 液晶表示パネル
JP5197873B2 (ja) 液晶表示装置
JP5154597B2 (ja) 液晶表示装置
JP2010096797A (ja) 液晶表示装置及び電子機器
JP2015227981A (ja) 表示装置
JP5305271B2 (ja) 液晶表示装置
WO2013083030A1 (zh) 阵列基板及液晶显示器

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201280027205.8

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12793987

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 14122526

Country of ref document: US

ENP Entry into the national phase

Ref document number: 2013518188

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12793987

Country of ref document: EP

Kind code of ref document: A1