WO2012124223A1

WO2012124223A1 - 電力変換制御装置及び系統連系装置

Info

Publication number: WO2012124223A1
Application number: PCT/JP2011/078566
Authority: WO
Inventors: 富樫　仁夫
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 2011-03-16
Filing date: 2011-12-09
Publication date: 2012-09-20
Anticipated expiration: 2013-09-16

Abstract

　直流電圧（Ｅ_ｄ）を交流電圧に変換する単相インバータ（２）と直流電源（１）との間に電流センサ（４）を配置する。インバータ制御回路（１０３）は、電流センサ（４）の出力信号（ｉ_ｄｃ）から出力電流（ｉ_Ｓ）の有効電流成分（ｉ_ｐ）及び無効電流成分（ｉ_ｑ）を導出する電流検出／推定部（１１５）を有し、導出値に基づき単相インバータ（２）を制御する。電流検出／推定部（１１５）は、検出可能期間においては、電流センサ（４）を流れる電流（ｉ_ｄｃ）の信号を適切なタイミングにサンプリングすることで単相インバータ（２）の出力電流（ｉ_ｐ及びｉ_ｑ）を検出し、検出不能期間（単相インバータ２の出力電圧ｖ_Ｓのゼロクロス付近）においては、過去の電流情報から出力電流（ｉ_ｐ及びｉ_ｑ）を推定する。

Description

電力変換制御装置及び系統連系装置

　本発明は、電力変換制御装置及び系統連系装置に関する。

　図２１に、第１従来方法に係る系統連系システムの概略構成図を示す。電力系統に接続された単相インバータ９０２は、複数のスイッチング素子を有し、それらのスイッチング動作によるパルス幅変調によって、太陽電池等から成る直流電源９０１の直流電圧を単相の交流電圧に変換する。電流センサ９０４及び電圧検出センサ９０６は、単相インバータ９０２の出力電流及び出力電圧を検出し、電圧検出センサ９０７は、直流電源９０１の出力電圧を検出する。インバータ制御回路９０３は、それらの検出結果に基づき、単相インバータ９０２内の各スイッチング素子に対するＰＷＭ信号を生成することで単相インバータ９０２を制御する。

　単相インバータ９０２の出力電流を検出する電流センサ９０４は、図２１に示す如く、通常、単相インバータ９０２の出力側に設けられ、比較的高価なカレントトランス等によって形成される。単相インバータ及びインバータ制御回路を含むシステム全体のコストを低減すべく、比較的安価なシャント抵抗を用いて単相インバータの出力電流検出を行う従来方法も提案されている（例えば、下記特許文献４参照）。特許文献４の方法では、シャント抵抗が２つ必要である。

　また、三相モータ制御に関し、直流電源及び三相インバータ間に１つのシャント抵抗を配置し、１つのシャント抵抗を用いて三相電流を検出する方法（１シャント電流検出方法）も提案されている。但し、この方法では、最大電圧相の電圧レベル及び中間電圧相の電圧レベルの接近時や、中間電圧相の電圧レベル及び最小電圧相の電圧レベルの接近時において、原理上、シャント抵抗を用いた相電流検出が不可能になる。これを考慮し、相電流検出が不可能な期間において、インバータ内の各アームに対するＰＷＭ信号のパルス幅（即ち各相に対する電圧指令値）を補正するという第２従来方法も提案されている（例えば、下記特許文献１参照）。

　また、第３従来方法では、直流電源及び単相インバータ間に電流センサを設け、ローパスフィルタを通して直流電源及び単相インバータ間の直流電流（ＩＤＣ）を検出している（下記特許文献２参照）。また、第４従来方法では、直流電源及び単相インバータ間に電流センサを設け、電流センサの出力信号を過電流保護や負荷電流制御に利用している（下記特許文献３参照）。

特開２００３－１８９６７０号公報特開平２－３０３３６２号公報特開２０００－５５９４２号公報国際公開ＷＯ２００７／０８３４８６号パンフレット

　上述したように、図２１に示す第１従来方法では、単相インバータ９０２の出力電流を検出するために比較的高価なカレントトランス等を用いる必要がある。システムを安価に構成することが有益であることは言うまでも無い。

　これを考慮し、図２１のシステムに対して、三相電流検出に利用される１シャント電流検出方法を適用し、更に第２従来方法を適用するという方策も考えられる。しかしながら、第２従来方法に係るパルス幅補正を行うとインバータの出力電流波形に歪みが生じる。電流波形の歪みは、系統連系を成したときの電力品質を低下させ、結果、系統連系に関するガイドラインの基準を満たしにくくなる。故に、第２従来方法の採用は避けた方が好ましい。

　また、第３従来方法では、ローパスフィルタを利用するため瞬時電流を検出することはできない。また、第４従来方法（特許文献３）における電流検出構成では、インバータ出力電圧のゼロクロス付近において、原理上、電流センサの出力信号からインバータ出力電流を検出することができなくなる。インバータ出力電圧のゼロクロス付近において電流センサの出力信号からインバータ出力電流を検出可能とするべく第２従来方法を利用したならば、上述の電流波形歪みが発生する。

　そこで本発明は、低コスト化に寄与する電力変換制御装置及び系統連系装置、望ましくは、電流波形歪み等を抑制しつつ低コスト化に寄与する電力変換制御装置及び系統連系装置を提供することを目的とする。

　本発明に係る電力変換制御装置は、直流電力を出力する直流電源を経由することなく、複数のスイッチング素子の内の特定のスイッチング素子と前記特定のスイッチング素子及び前記直流電源を接続する配線の一部とを経由して流れる第１電流、又は、前記直流電源及び単相の電力変換回路間に流れる第２電流を、電流センサにより検出し、前記電流センサの検出結果から前記電力変換回路の出力電流を検出する電流検出部と、検出された前記出力電流に基づいて前記電力変換回路を制御する制御部と、を備え、前記直流電力を前記複数のスイッチング素子を用いて交流電力に変換する前記電力変換回路に接続されたことを特徴とする。

　或いは例えば、前記電力変換制御装置において、前記電流センサは単一の電流センサから成り、前記電流検出部は、前記第１電流を前記電流センサにより検出し、前記電流センサの検出結果から前記電力変換回路の出力電流を検出するようにしても良い。

　これにより、電流センサをシャント抵抗にて形成することが可能になると共に単一の電流センサにて電力変換回路の出力電流検出が成されるため、電力変換制御装置を含むシステムの低コスト化が図られる。

　具体的には例えば、前記電力変換制御装置において、各スイッチング素子は、キャリア周期にて周期的にオン及びオフを繰り返し、前記制御部は、前記電流検出部の検出結果に基づいて各スイッチング素子のオン期間を定めるパルス幅を決定することにより前記電力変換回路を制御し、各キャリア周期において前記特定のスイッチング素子のパルス幅が所定時間以上確保されるように、前記特定のスイッチング素子のパルス幅に制限を加えてもよい。

　これにより、電流センサの出力信号から電力変換回路の出力電流を常に検出することが可能となる。

　より具体的には例えば、前記電力変換制御装置において、前記制御部は、前記電力変換回路の出力電力又は前記直流電源から出力される直流電圧に制限を加えることによって、前記パルス幅に対する前記制限を実現してもよい。

　このような制限は、電力変換回路の出力電流波形に歪みを与えない。故に、系統連系を成したときなどにおいて、有益である。

　或いは例えば、前記電力変換制御装置において、各スイッチング素子は、キャリア周期にて周期的にオン及びオフを繰り返し、前記制御部は、前記電流検出部の検出結果に基づいて各スイッチング素子のオン期間を定めるパルス幅を決定することにより前記電力変換回路を制御し、各キャリア周期において前記特定のスイッチング素子のパルス幅が所定時間以上確保されるように、前記キャリア周期を制御してもよい。

　これによっても、電流センサの出力信号から電力変換回路の出力電流を常に検出することが可能となる。また、キャリア周期の制御は電力変換回路の出力電流波形に歪みを与えない。故に、系統連系を成したときなどにおいて、有益である。

　更に或いは例えば、前記電力変換制御装置において、前記電流検出部は、前記電流センサの検出結果を表す前記電流センサの出力信号に基づき回転座標系上のベクトル信号を生成するベクトル信号生成部を備え、前記電流センサの出力信号と前記ベクトル信号とに基づき前記出力電流を検出又は推定してもよい。

　そして例えば、前記電力変換制御装置において、前記電流検出部は、前記電流センサの出力信号から前記出力電流を検出できない期間において、前記ベクトル信号に基づき前記出力電流を推定してもよい。

　これによれば、電流センサの出力信号から電力変換回路の出力電流を検出できない期間においても安定的に電力変換回路を制御することが可能となる。

　また具体的には例えば、前記電力変換制御装置において、前記複数のスイッチング素子は、互いに並列接続された第１及び第２アーム群を有し、各アーム群は、前記直流電源の正側に接続された上アームと前記直流電源の負側に接続された下アームとを直列接続して形成される。そして例えば、前記電流センサは、前記直流電源と各下アームとを接続する配線上であって且つ前記第１アーム群の前記下アームと前記第２アーム群の前記下アームとの間に設けられる、或いは、前記直流電源と各上アームとを接続する配線上であって且つ前記第１アーム群の前記上アームと前記第２アーム群の前記上アームとの間に設けられる。

　また例えば、前記電力変換制御装置は、前記電流センサの検出結果を表す前記電流センサの出力信号から前記出力電流を検出できない期間において、前記期間よりも前に得られた前記電流センサの出力信号に基づき前記出力電流を推定する電流推定部を更に備え、前記制御部は、検出又は推定された前記出力電流に基づいて前記電力変換回路を制御しても良い。

　これにより、電流センサをシャント抵抗にて形成することが可能になるため、電力変換制御装置を含むシステムの低コスト化が図られる。また、電流センサの出力信号から出力電流を検出できない期間には、制御に利用される出力電流が推定によって求められるため、当該期間中においても安定した制御を維持できると共に上記第２従来方法に相当するような電圧補正（パルス幅補正）を行わずに済み、結果、出力電流波形の歪みが抑制される。

　具体的には例えば、前記電力変換制御装置は、前記電流センサの出力信号に基づき回転座標系上のベクトル信号を生成するベクトル信号生成部を更に備え、前記電流推定部は、前記期間よりも前に得られた前記電流センサの出力信号に基づく前記ベクトル信号を用いて、前記出力電流を推定してもよい。

　また具体的には例えば、前記電力変換制御装置において、前記複数のスイッチング素子は、互いに並列接続された第１及び第２アーム群を有し、各アーム群は、前記直流電源の正側に接続された上アームと前記直流電源の負側に接続された下アームとを直列接続して形成される。そして例えば、前記第１電流を検出する前記電流センサは、前記直流電源と各下アームとを接続する配線上であって且つ前記第１アーム群の前記下アームと前記第２アーム群の前記下アームとの間に設けられる、或いは、前記直流電源と各上アームとを接続する配線上であって且つ前記第１アーム群の前記上アームと前記第２アーム群の前記上アームとの間に設けられる。

　本発明に係る系統連系装置は、電力系統に接続される電力変換回路と、前記電力変換回路に接続される上述の何れかの電力変換制御装置と、を備える。

　本発明によれば、低コスト化に寄与する電力変換制御装置及び系統連系装置、又は、電流波形歪み等を抑制しつつ低コスト化に寄与する電力変換制御装置及び系統連系装置を提供することが可能となる。

（ａ）及び（ｂ）は、夫々、本発明の第１実施形態に係る電力変換システムの概略構成図、及び、当該電力変換システム内の配線の一部を示す図である。本発明の第１実施形態に係る電力変換システムの変形構成（Ｊ_２）を示す図である。本発明の第１実施形態に係る幾つかの信号波形を示す図である。電圧指令値（ｖ_ＳＡ ^＊及びｖ_ＳＢ ^＊）と、キャリア信号（ＣＳ）と、ＰＷＭ信号と、対象電流（ｉ_ｄｃ）との関係を示す図である（但し、ｖ_Ｓ ^＊＞０）。電圧指令値（ｖ_ＳＡ ^＊及びｖ_ＳＢ ^＊）と、キャリア信号（ＣＳ）と、ＰＷＭ信号と、対象電流（ｉ_ｄｃ）との関係を示す図である（但し、ｖ_Ｓ ^＊＜０）。（ａ）～（ｃ）は、各区間における電流の流れを示す図である（但し、ｖ_Ｓ ^＊＞０）。（ａ）～（ｃ）は、各区間における電流の流れを示す図である（但し、ｖ_Ｓ ^＊＜０）。本発明の第１実施形態に係る電力変換システムの変形構成（Ｋ_１）を示す図である。本発明の第１実施形態に係る電力変換システムの変形構成（Ｋ_２）を示す図である。図８又は図９の構成に対応する、幾つかの信号波形を示す図である。図８又は図９の構成に対応する、電圧指令値（ｖ_ＳＡ ^＊及びｖ_ＳＢ ^＊）と、キャリア信号（ＣＳ）と、ＰＷＭ信号と、対象電流（ｉ_ｄｃ）との関係を示す図である（但し、ｖ_Ｓ ^＊＞０）。図８又は図９の構成に対応する、電圧指令値（ｖ_ＳＡ ^＊及びｖ_ＳＢ ^＊）と、キャリア信号（ＣＳ）と、ＰＷＭ信号と、対象電流（ｉ_ｄｃ）との関係を示す図である（但し、ｖ_Ｓ ^＊≒０）。本発明の第１実施形態に係る電力変換システムの概略構成を示す他の図である。本発明の第２実施形態に係る系統連系システムの概略構成図である。図１４の電流検出／推定部の内部ブロック図である。（ａ）及び（ｂ）は、夫々、αβ座標系とＰＱ座標系の関係を示す図、及び、信号（ｉ_１及びｉ_２）間の位相差を示す図である。図１５のベクトル成分算出部（１４２）の内部構成例を示す図である。図１５の電流検出／推定部に関与する信号の波形を示す図である。図１４の推定ユニットの内部構成例を示す図である。本発明の第３実施形態に係る系統連系システムの概略構成図である。従来方法に係る系統連系システムの概略構成図である。（ａ）及び（ｂ）は、本発明の第４実施形態に係るインバータ制御回路にパルス幅制限部及びキャリア制御部が設けられる様子を示した図である。図２２（ｂ）のキャリア制御部にて実現される処理の流れを示すフローチャートである。本発明の第５実施形態に係る系統連系システムの概略構成図である。図２４の電流検出部の内部ブロック図である。本発明の第６実施形態に係る系統連系システムの概略構成図である。本発明の第７実施形態に係る電流検出部の内部ブロック図である。図２７の電流検出部に関与する信号の波形を示す図である。図２７の電流検出部に関与する信号の波形を示す図である。

　以下、本発明の実施形態の例を、図面を参照して具体的に説明する。参照される各図において、同一の部分には同一の符号を付し、同一の部分に関する重複する説明を原則として省略する。

　本明細書では、或る出力電圧を記号ｖ_Ｓによって参照する場合、出力電圧ｖ_Ｓの瞬時値としての出力電圧ｖ_Ｓの値を出力電圧値ｖ_Ｓとも呼ぶと共に、時系列上に並ぶ出力電圧値ｖ_Ｓを各時刻の信号値として有する信号を出力電圧信号ｖ_Ｓとも呼ぶ。即ち、或る出力電圧を記号ｖ_Ｓによって参照する場合、記号ｖ_Ｓは、出力電圧値又は出力電圧信号を表す記号としても用いられうる。記号ｖ_Ｓによって参照される出力電圧以外の物理量又は指令値についても同様である。尚、本明細書では、記述の簡略化上、情報、物理量、状態量又は部材等を参照する記号（ｖ_Ｓなど）又は符号（単相インバータを表す符号“２”など；図１（ａ）参照）を示すことによって該記号又は符号に対応する情報、物理量、状態量又は部材等の名称を省略又は略記することがある。即ち例えば、本明細書において、出力電圧ｖ_Ｓは、「ｖ_Ｓ」又は「電圧ｖ_Ｓ」とも表記されうる。

＜＜第１実施形態＞＞
　本発明の第１実施形態を説明する。図１（ａ）は、第１実施形態に係る電力変換システムの概略構成図である。第１実施形態に係る電力変換システムは、符号１～１０及びＣｄによって参照される各部位を備える。

　直流電源１は、正出力端子１ａ及び負出力端子１ｂを有し、負出力端子１ｂを低電圧側として、正出力端子１ａと負出力端子１ｂとの間に直流電圧を出力する。直流電源１は、直流電圧を出力することのできる任意の直流電源であり、例えば、太陽電池又は蓄電池である。以下、単に太陽電池又は蓄電池といった場合、それは直流電源１としての太陽電池又は蓄電池を指す。以下の説明では、特に記述なき限り、直流電源１が太陽電池であると考える。図１（ａ）には、太陽電池の等価回路が示されている。太陽電池は、太陽エネルギーに基づく発電を行い、直流電圧を発生させる。直流電圧保持部Ｃ_ｄは、太陽電池が発生した直流電圧に応じた電荷を蓄えることにより該直流電圧を保持する。直流電圧保持部Ｃ_ｄにて保持された直流電圧を記号Ｅ_ｄによって表す。電圧検出センサ７は、直流電圧保持部Ｃ_ｄにて保持された直流電圧Ｅ_ｄの電圧値を検出する。

　直流電源１から出力される直流電圧は、単相の電力変換回路である単相インバータ２に印加される。単相インバータ２は、複数のスイッチング素子及び出力端子である端子８及び９を有し、各スイッチング素子のスイッチング動作を用いたパルス幅変調により、直流電圧Ｅ_ｄを単相の交流電圧に変換する（換言すれば、直流電源１からの直流電力を単相の交流電力に変換する）。単相インバータ２にて得られた交流電圧は、端子８の電位を基準として端子８及び９から出力される。

　単相インバータ２から出力される交流電圧は、リアクタンス成分を含む負荷１０に供給される。詳細は後述の実施形態にて述べるが、単相インバータ２の出力は電力系統に接続されうる。単相インバータ２の出力電圧（即ち、端子８の電位を基準とした端子８及び９間の電圧）を記号ｖ_Ｓによって表す。電圧検出センサ６は、単相インバータ２の出力電圧ｖ_Ｓの電圧値を検出する。また、単相インバータ２の出力電流（即ち、端子９から負荷１０へと流れる電流）を記号ｉ_Ｓによって表す。

　単相インバータ２は、互いに並列接続された２つのハーフブリッジ回路を有し、各ハーフブリッジ回路は、一対のスイッチング素子を有する。各ハーフブリッジ回路において、一対のスイッチング素子は、直流電源１の正出力端子１ａと負出力端子１ｂとの間に直列接続され、各ハーフブリッジ回路に直流電源１からの直流電圧が印加される。

　より具体的には、単相インバータ２において、第１アーム群とも言うべき一方のハーフブリッジ回路は、高電圧側のスイッチング素子ＳＷ１（以下、上アームＳＷ１又はアームＳＷ１とも呼ぶ）及び低電圧側のスイッチング素子ＳＷ２（以下、下アームＳＷ２又はアームＳＷ２とも呼ぶ）から成り、第２アーム群とも言うべき他方のハーフブリッジ回路は、高電圧側のスイッチング素子ＳＷ３（以下、上アームＳＷ３又はアームＳＷ３とも呼ぶ）及び低電圧側のスイッチング素子ＳＷ４（以下、下アームＳＷ４又はアームＳＷ４とも呼ぶ）から成る。スイッチング素子ＳＷ１～ＳＷ４には、夫々、並列に、直流電源１の低電圧側から高電圧側に向かう方向を順方向としてダイオードＤ１～Ｄ４が接続されている。ダイオードＤ１～Ｄ４は、フリーホイールダイオードとして機能する。

　直列接続された上アームＳＷ１と下アームＳＷ２の接続点、直列接続された上アームＳＷ３と下アームＳＷ４の接続点は、夫々、端子９、端子８に接続される。尚、図１（ａ）では、各スイッチング素子としてＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）が示されているが、それらを電界効果トランジスタなどに置き換えることもできる。

　直列接続された上アーム及び下アームが同時にオンとなるのを防ぐためのデッドタイムを無視すると、各ハーフブリッジ回路において、上アームがオンである時は下アームはオフであり、上アームがオフである時は下アームはオンである。特に記述なき限り、以下の説明は、上記デッドタイムを無視して行うものとする。

　第１実施形態に係る電力変換システムには、所定の対象配線に流れる電流を検出するための電流センサ４が設けられている。電流センサ４によって検出される電流を対象電流と呼び、それを記号ｉ_ｄｃにて表す。図１（ａ）の構成例では、電流センサ４が母線５に直列に介在している。インバータ２において、下アームＳＷ２及びＳＷ４の低電圧側は共通結線されて直流電源１の負出力端子１ｂに接続されており、下アームＳＷ２及びＳＷ４の低電圧側と負出力端子１ｂとを共通接続する配線が母線５である。図１（ｂ）に示す如く、母線５は、負出力端子１ｂと下アームＳＷ２の低電圧側との間に介在する配線５_Ａと、下アームＳＷ２の低電圧側と下アームＳＷ４の低電圧側との間に介在する配線５_Ｂと、に分けることができる。図１（ａ）の構成例において、電流センサ４は配線５_Ｂ上に設けられている。電流センサ４を配線５_Ｂ上に設けた構成を、便宜上、下側検出構成Ｊ_１と呼ぶ。

　下側検出構成Ｊ_１において、対象電流ｉ_ｄｃが下アームＳＷ４の低電圧側から電流センサ４を介して下アームＳＷ２の低電圧側に向かうとき、対象電流ｉ_ｄｃの極性は正であるとする。対象電流ｉ_ｄｃは直流成分を有するため、それを直流電流と解釈することもできる。電流センサ４は、検出した対象電流ｉ_ｄｃの電流値を表す信号をインバータ制御回路３に伝達する。電流センサ４としてシャント抵抗（抵抗素子）を採用することができる。但し、電流センサ４は、カレントトランス等であってもよい。

　インバータ２に接続されたインバータ制御回路３は、電流センサ４、電圧検出センサ６及び７の検出結果に基づき（即ち、ｉ_ｄｃ、ｖ_Ｓ及びＥ_ｄの検出値に基づき）、インバータ２内の各アーム素子ＳＷ１～ＳＷ４のスイッチング動作を制御する。これにより、インバータ２において、直流電圧１からの直流電圧がＰＷＭ変調（パルス幅変調）されて交流電圧に変換される。インバータ制御回路を、制御装置、インバータ制御装置、電力変換回路制御装置又は電力変換制御装置と呼ぶこともできる。また、電流センサ４は、インバータ制御回路３の構成要素に含まれていると考えることも可能である（後述のインバータ制御回路１０３、２０３、１０３Ａ及び２０３Ａにおいても同様）。

　制御回路３は、ｉ_ｄｃ、ｖ_Ｓ及びＥ_ｄの検出値に基づき、出力電圧ｖ_Ｓの目標値である電圧指令値ｖ_Ｓ ^＊を生成することができる。制御回路３に設けられたＰＷＭ回路１１は、電圧値ｖ_Ｓが指令値ｖ_Ｓ ^＊と一致するように各アームＳＷ１～ＳＷ４に対するＰＷＭ信号を生成する。

　電流センサ４の配置位置は、図１（ａ）に示すものに限られない。例えば、配線５_Ｂではなく、図２に示す如く、正出力端子１ａと上アームＳＷ１及びＳＷ３とを共通接続する配線上であって且つ上アームＳＷ１の高電圧側と上アームＳＷ３の高電圧側との間に介在する配線上に、電流センサ４を設けるようにしても良い。図２に示すような構成を、便宜上、上側検出構成Ｊ_２と呼ぶ。下側検出構成Ｊ_１及び上側検出構成Ｊ_２以外の構成も後に示されるが、まず下側検出構成Ｊ_１が採用されたことを主に想定しつつ、各種信号波形などを説明する。

　図３に、出力電流ｉ_Ｓの波形６０１と、ＰＷＭ信号の波形６０２と、対象電流ｉ_ｄｃの波形６０３を示す。但し、波形６０３は、下側検出構成Ｊ_１の採用時における対象電流ｉ_ｄｃの波形である。区間６０４は、ｉ_Ｓ＞０である区間の一部であり、区間６０５は、ｉ_Ｓ＜０である区間の一部である。図４及び図５の夫々に、指令値ｖ_Ｓ ^＊に基づく電圧指令値ｖ_ＳＡ ^＊及びｖ_ＳＢ ^＊と、周期的に値が三角波状に変化するキャリア信号ＣＳと、ＰＷＭ信号と、対象電流ｉ_ｄｃとの関係を示す。但し、図４は、区間６０４に相当する、ｖ_Ｓ ^＊＞０である区間におけるそれらの関係を示し、図５は、区間６０５に相当する、ｖ_Ｓ ^＊＜０である区間におけるそれらの関係を示している。図４及び図５に示される対象電流ｉ_ｄｃの波形は、下側検出構成Ｊ_１の採用時における対象電流ｉ_ｄｃの波形である。キャリア信号ＣＳをＰＷＭ回路１１にて生成することができる。

　ＰＷＭ回路１１は指令値ｖ_Ｓ ^＊から指令値ｖ_ＳＡ ^＊及びｖ_ＳＢ ^＊を生成する。｜ｖ_Ｓ ^＊｜＝｜ｖ_ＳＡ ^＊－ｖ_ＳＢ ^＊｜である。ｖ_Ｓ ^＊＞０であるならばｖ_ＳＡ ^＊＞ｖ_ＳＢ ^＊であり、ｖ_Ｓ ^＊＜０であるならばｖ_ＳＡ ^＊＜ｖ_ＳＢ ^＊である。時刻ｔ_ｉ＋１は、時刻ｔ_ｉよりも後の時刻である（ｉは整数）。キャリア信号ＣＳの周期をキャリア周期と呼ぶ。図４では、キャリア信号ＣＳの値（以下、キャリア信号値ＣＳ_ＶＡＬという）が極小値をとった時刻ｔ_０から、次に、キャリア信号値ＣＳ_ＶＡＬが極小値をとる時刻ｔ_６までの期間を１つのキャリア周期として捉えているが、キャリア周期の開始時刻は任意の時刻でありうる。例えば、キャリア信号値ＣＳ_ＶＡＬが極大値をとる時刻ｔ_３を１つのキャリア周期の開始時刻であると考えても構わない。キャリア信号ＣＳにおける極大値及び極小値の平均値はゼロである（即ち、キャリア信号ＣＳの直流成分はゼロである）。

　ＰＷＭ回路１１は、指令値ｖ_ＳＡ ^＊及びｖ_ＳＢ ^＊とキャリア信号値ＣＳ_ＶＡＬとを比較し、比較結果に基づいてアーム素子ＳＷ１～ＳＷ４に対するＰＷＭ信号を生成する。結果、アームＳＷ１～ＳＷ４の夫々は、キャリア周期を繰り返しの周期として、オン及びオフを周期的に繰り返す。具体的には、
　“ｖ_ＳＡ ^＊≦ＣＳ_ＶＡＬ”の成立時には上アームＳＷ１がオフとなり、且つ、
　“ｖ_ＳＡ ^＊≦ＣＳ_ＶＡＬ”の不成立時には上アームＳＷ１がオンとなり、且つ、
　“ｖ_ＳＢ ^＊≦ＣＳ_ＶＡＬ”の成立時には上アームＳＷ３がオフとなり、且つ、
　“ｖ_ＳＢ ^＊≦ＣＳ_ＶＡＬ”の不成立時には上アームＳＷ３がオンとなる。
　デッドタイムを無視しているので、上アームＳＷ１がオフのとき下アームＳＷ２はオンであり、上アームＳＷ１がオンのとき下アームＳＷ２はオフであり、また、上アームＳＷ３がオフのとき下アームＳＷ４はオンであり、上アームＳＷ３がオンのとき下アームＳＷ４はオフである。

　上アームＳＷ１がオフ且つ上アームＳＷ３がオフになる区間を区間IIと呼び、
　上アームＳＷ１がオン且つ上アームＳＷ３がオンになる区間を区間IVと呼ぶ。
　ｖ_Ｓ ^＊≧０が成立する状態において、キャリア信号値ＣＳ_ＶＡＬの増加中に上アームＳＷ１がオン且つ上アームＳＷ３がオフになる区間を区間Iと呼び、キャリア信号値ＣＳ_ＶＡＬの減少中に上アームＳＷ１がオン且つ上アームＳＷ３がオフになる区間を区間IIIと呼ぶ。
　ｖ_Ｓ ^＊＜０が成立する状態においては、キャリア信号値ＣＳ_ＶＡＬの増加中に上アームＳＷ１がオフ且つ上アームＳＷ３がオンになる区間が区間Iに相当し、キャリア信号値ＣＳ_ＶＡＬの減少中に上アームＳＷ１がオフ且つ上アームＳＷ３がオンになる区間が区間IIIに相当する。
　図４において、時刻ｔ_０及びｔ_１間及び時刻ｔ_５及びｔ_６間は区間IVに属し、時刻ｔ_１及びｔ_２間は区間Iに属し、時刻ｔ_２及びｔ_４間は区間IIに属し、時刻ｔ_４及びｔ_５間は区間IIIに属する。

　ｖ_Ｓ ^＊＞０（又はｖ_Ｓ ^＊＝０）が成立する状態において、
　区間I又はIIIでは、図６（ａ）に示す如く、正出力端子１ａから、上アームＳＷ１と、端子９と、負荷１０と、端子８と、下アームＳＷ４を、この順番で経由して負出力端子１ｂへと電流が流れ、
　区間IIでは、図６（ｂ）に示す如く、直流電源１を経由することなく、下アームＳＷ４と、下アームＳＷ４の低電圧側と下アームＳＷ２の低電圧側との間の配線と、下アームＳＷ２と、端子９と、負荷１０と、端子８を、この順番で経由して下アームＳＷ４に戻る電流ループに沿って電流が流れ、
　区間IVでは、図６（ｃ）に示す如く、直流電源１を経由することなく、上アームＳＷ３と、上アームＳＷ３の高電圧側と上アームＳＷ１の高電圧側との間の配線と、上アームＳＷ１と、端子９と、負荷１０と、端子８を、この順番で経由して上アームＳＷ３に戻る電流ループに沿って電流が流れる。

　ｖ_Ｓ ^＊＜０（又はｖ_Ｓ ^＊＝０）が成立する状態において、
　区間I又はIIIでは、図７（ａ）に示す如く、正出力端子１ａから、上アームＳＷ３と、端子８と、負荷１０と、端子９と、下アームＳＷ２を、この順番で経由して負出力端子１ｂへと電流が流れ、
　区間IIでは、図７（ｂ）に示す如く、直流電源１を経由することなく、下アームＳＷ４と、端子８と、負荷１０と、端子９と、下アームＳＷ２と、下アームＳＷ２の低電圧側と下アームＳＷ４の低電圧側との間の配線を、この順番で経由して下アームＳＷ４に戻る電流ループに沿って電流が流れ、
　区間IVでは、図７（ｃ）に示す如く、直流電源１を経由することなく、上アームＳＷ３と、端子８と、負荷１０と、端子９と、上アームＳＷ１と、上アームＳＷ１の高電圧側と上アームＳＷ３の高電圧側との間の配線を、この順番で経由して上アームＳＷ３に戻る電流ループに沿って電流が流れる。

　尚、図４の区間I、II及びIIIにおける電流値ｉ_ｄｃの増加又は減少、並びに、図５の区間IIにおける電流値ｉ_ｄｃの増加は、負荷１０にリアクタンス成分が含まれていることに由来する。

　制御回路３に設けられた電流検出部１２は、電流センサ４の出力信号を適切なタイミングでサンプリングすることにより、対象電流値ｉ_ｄｃを出力電流値ｉ_Ｓとして検出することができる。下側検出構成Ｊ_１が採用された場合、区間IIにおいて対象電流値ｉ_ｄｃが出力電流値ｉ_Ｓと一致するため、区間IIにおいて電流センサ４の出力信号をサンプリングすることにより、対象電流値ｉ_ｄｃを出力電流値ｉ_Ｓとして検出することができる。

　次に、電流センサ４の配置位置の更なる他の例を説明する。例えば、図８に示す如く、直流電源１の負出力端子１ｂと単相インバータ２の負入力端子１３とを接続する配線上に（即ち、負出力端子１ｂと負入力端子１３との間に）、電流センサ４を設けるようにしてもよい。図８に示すような構成を、便宜上、下側検出構成Ｋ_１と呼ぶ。或いは例えば、図９に示す如く、直流電源１の正出力端子１ａと単相インバータ２の正入力端子１４とを接続する配線上に（即ち、正出力端子１ａと正入力端子１４との間に）、電流センサ４を設けるようにしてもよい。図９に示すような構成を、便宜上、上側検出構成Ｋ_２と呼ぶ。図８又は図９の電流センサ４にて検出される対象電流ｉ_ｄｃは、直流電源１及び単相インバータ２間に流れる電流である。

　単相インバータ２は入力端子１３及び１４を有し、直流電圧Ｅ_ｄは負入力端子１３の電位を基準として入力端子１３及び１４間に印加される。インバータ２内において、負入力端子１３は下アームＳＷ２及びＳＷ４の低電圧側に共通接続され、正入力端子１４は上アームＳＷ１及びＳＷ３の高電圧側に共通接続される。図８の下側検出構成Ｋ_１においては、端子１３から端子１ｂに向かう対象電流ｉ_ｄｃの極性が正であり、図９の上側検出構成Ｋ_２においては、端子１ａから端子１４に向かう対象電流ｉ_ｄｃの極性が正である。従って、下側検出構成Ｋ_１及び上側検出構成Ｋ_２における対象電流ｉ_ｄｃは常に正又は０である。但し、直流電源１が蓄電池である場合、蓄電池が充電される時には対象電流ｉ_ｄｃは負又は０になり、蓄電池が放電する時には対象電流ｉ_ｄｃは正又は０になる。

　図１０～図１２を参照して、図８又は図９の検出構成Ｋ_１又はＫ_２が採用された場合の各種信号波形などを説明する。図１０に、出力電流ｉ_Ｓの波形６１１と、ＰＷＭ信号の波形６１２と、対象電流ｉ_ｄｃの波形６１３を示す。但し、波形６１３は、検出構成Ｋ_１又はＫ_２の採用時における対象電流ｉ_ｄｃの波形である。区間６１４は、ｉ_Ｓ＞０であって且つｉ_Ｓが十分に大きい区間の一部であり、区間６１５は、ｉ_Ｓ≒０（但し、ｉ_Ｓ＞０）である区間の一部である。図１１及び図１２の夫々に、指令値ｖ_Ｓ ^＊に基づく電圧指令値ｖ_ＳＡ ^＊及びｖ_ＳＢ ^＊と、周期的に値が三角波状に変化するキャリア信号ＣＳと、ＰＷＭ信号と、対象電流ｉ_ｄｃとの関係を示す。但し、図１１は、区間６１４に相当する、ｖ_Ｓ ^＊＞０であって且つｖ_Ｓ ^＊が十分に大きい区間におけるそれらの関係を示し、図１２は、区間６１５に相当する、ｖ_Ｓ ^＊≒０（但し、ｖ_Ｓ ^＊＞０）である区間におけるそれらの関係を示している。図１１及び図１２に示される対象電流ｉ_ｄｃの波形は、検出構成Ｋ_１又はＫ_２の採用時における対象電流ｉ_ｄｃの波形である。

　キャリア信号ＣＳ、指令値ｖ_Ｓ ^＊に応じたＰＷＭ信号の内容及び各アームのスイッチング動作は、電流センサ４の配置位置に依存しないので、上述した通りである。下側検出構成Ｋ_１が採用された場合、区間I及びIIIの夫々において対象電流値ｉ_ｄｃが出力電流値ｉ_Ｓと一致するため、区間I又はIIIにおいて電流センサ４の出力信号をサンプリングすることにより、対象電流値ｉ_ｄｃを出力電流値ｉ_Ｓとして検出することができる。

　検出構成Ｊ_１、Ｊ_２、Ｋ_１及びＫ_２の何れが採用された場合においても、制御回路３は、電流検出部１２による出力電流ｉ_Ｓの検出結果に基づきアームＳＷ１～ＳＷ４のオン期間を定めるパルス幅を決定することでインバータ２を制御することができる。アームＳＷ４のオン期間とは、アームＳＷ４がオンになっている期間を指し、アームＳＷ４のオフ期間とは、アームＳＷ４がオフになっている期間を指す（他のアームについても同様）。アームＳＷ４のオン期間を定めるパルス幅は、各キャリア周期におけるアームＳＷ４のオン期間の長さに相当する（他のアームについても同様）。以下、アームＳＷ４のオン期間を定めるパルス幅を、パルス幅ＯＮ_ＳＷ４と表記する。同様に、アームＳＷ１～ＳＷ３のオン期間を定めるパルス幅を、夫々、パルス幅ＯＮ_ＳＷ１～ＯＮ_ＳＷ３と表記する。

　また、出力電流ｉ_Ｓの検出を行うために電流センサ４の出力信号のサンプリングを行うべきタイミングを対象タイミングと呼ぶ。従って、電流検出部１２は、各キャリア周期において、対象タイミングで電流センサ４の出力信号をサンプリングすることにより対象電流値ｉ_ｄｃを出力電流値ｉ_Ｓとして検出する。

――下側検出構成Ｊ_１における電流検出――
　第１実施形態に係る電力変換システムに図１（ａ）の下側検出構成Ｊ_１が採用された場合における電流検出の詳細について説明する。便宜上、下側検出構成Ｊ_１における電流センサ４を電流センサ４［Ｊ_１］とも表記する。

　上述したように、下側検出構成Ｊ_１が採用された場合、区間IIにおいて対象電流値ｉ_ｄｃが出力電流値ｉ_Ｓと一致するため（図６（ｂ）等参照）、電流検出部１２は、区間IIにおいて電流センサ４［Ｊ_１］の出力信号をサンプリングすることにより対象電流値ｉ_ｄｃを出力電流値ｉ_Ｓとして検出することができる。従って具体的には例えば、下側検出構成Ｊ_１の採用時における対象タイミングは、キャリア信号値ＣＳ_ＶＡＬが極大値をとるタイミングである。

　ｖ_Ｓ ^＊＞０の場合においては、区間IIだけでなく、区間I及びIIIにおいても出力電流ｉ_Ｓが電流センサ４［Ｊ_１］に流れる（図６（ａ）及び（ｂ）参照）。故に、ｖ_Ｓ ^＊＞０の場合、電流センサ４［Ｊ_１］の出力信号から出力電流ｉ_Ｓを検出することに対する時間的制約は比較的緩い。一方、ｖ_Ｓ ^＊＜０の場合においては、区間IIにおいてのみ出力電流ｉ_Ｓが電流センサ４［Ｊ_１］に流れるため、上記の時間的制約は比較的厳しくなる。ｖ_Ｓ ^＊＜０の場合において、区間IIの長さ（即ち、パルス幅ＯＮ_ＳＷ４）が所定の基準時間Ｌ_ＴＨより短くなると、サンプリングに必要なＡ／Ｄ変換時間やリンギング（スイッチングに由来して生じる電流脈動）の収束時間を確保できなくなり、結果、電流センサ４［Ｊ_１］の出力信号から出力電流ｉ_Ｓを検出することができなくなる。基準時間Ｌ_ＴＨを、実験等を介して予め定めておくことができる。

――上側検出構成Ｊ_２における電流検出――
　第１実施形態に係る電力変換システムに図２の上側検出構成Ｊ_２が採用された場合における電流検出の詳細について説明する。便宜上、上側検出構成Ｊ_２における電流センサ４を電流センサ４［Ｊ_２］とも表記する。

　上側検出構成Ｊ_２が採用された場合、区間IVにおいて対象電流値ｉ_ｄｃが出力電流値ｉ_Ｓと一致するため（図６（ｃ）等参照）、電流検出部１２は、区間IVにおいて電流センサ４［Ｊ_２］の出力信号をサンプリングすることにより対象電流値ｉ_ｄｃを出力電流値ｉ_Ｓとして検出することができる。従って具体的には例えば、上側検出構成Ｊ_２の採用時における対象タイミングは、キャリア信号値ＣＳ_ＶＡＬが極小値をとるタイミングである。

　ｖ_Ｓ ^＊＜０の場合（図７（ａ）～（ｃ）参照）、区間IVだけでなく区間I及びIIIにおいても出力電流ｉ_Ｓが電流センサ４［Ｊ_２］に流れるため、電流センサ４［Ｊ_２］の出力信号から出力電流ｉ_Ｓを検出することに対する時間的制約は比較的緩い。一方、ｖ_Ｓ ^＊＞０の場合においては（図６（ａ）～（ｃ）参照）、区間IVにおいてのみ出力電流ｉ_Ｓが電流センサ４［Ｊ_２］に流れるため上記時間的制約は比較的厳しくなる。ｖ_Ｓ ^＊＞０の場合において区間IVの長さ（即ち、パルス幅ＯＮ_ＳＷ３）が所定の基準時間Ｌ_ＴＨより短くなると、電流センサ４［Ｊ_２］の出力信号から出力電流ｉ_Ｓを検出することができなくなる。

――検出構成Ｋ_１又はＫ_２における電流検出――
　第１実施形態に係る電力変換システムに図８又は図９の検出構成Ｋ_１又はＫ_２が採用された場合における電流検出の詳細について説明する。便宜上、検出構成Ｋ_１又はＫ_２における電流センサ４を電流センサ４［Ｋ］とも表記する。

　検出構成Ｋ_１又はＫ_２が採用された場合、区間I及びIIIの夫々において対象電流値ｉ_ｄｃが出力電流値ｉ_Ｓと一致するため（図６（ａ）等参照）、電流検出部１２は、区間I及びIIIの何れか一方において或いは区間I及びIIIの夫々において電流センサ４［Ｋ］の出力信号をサンプリングすることにより対象電流値ｉ_ｄｃを出力電流値ｉ_Ｓとして検出することができる。従って具体的には例えば、検出構成Ｋ_１又はＫ_２の採用時における対象タイミングは、キャリア信号値ＣＳ_ＶＡＬがゼロになるタイミング（いわゆるゼロクロスタイミング）である。

　検出構成Ｊ_１又はＪ_２の採用時においては出力電圧値ｖ_Ｓが小さいときにおいても（ゼロクロス付近においても）出力電流ｉ_Ｓの検出に問題は生じないが、検出構成Ｋ_１又はＫ_２の採用時においては出力電圧値ｖ_Ｓが小さいときに上記時間的制約が厳しくなる。即ち、区間I及びIIIの夫々の長さが所定の基準時間Ｌ_ＴＨより短くなると、電流センサ４［Ｋ］の出力信号から出力電流ｉ_Ｓを検出することができなくなる。

――電流推定処理――
　検出構成Ｊ_１又はＪ_２の採用時において、電流センサ４の出力信号から出力電流ｉ_Ｓが検出不能になることを防止すべく（パルス幅ＯＮ_ＳＷ４又はＯＮ_ＳＷ３が基準時間Ｌ_ＴＨ未満になることを防止すべく）、電圧指令値ｖ_Ｓ ^＊などに制限を加えるといったことも考えられるが、このような制限を設けると出力電圧ｖ_Ｓの可変範囲が狭められる。また、検出構成Ｋ_１又はＫ_２の採用時において、電流センサ４の出力信号から出力電流ｉ_Ｓが検出不能になることを防止すべく、電圧補正（ゼロクロス付近においてパルス幅ＯＮ_ＳＷ１及びＯＮ_ＳＷ３間の差を強制的に広げる補正）を行うといった方法も考えられる。しかしながら、このような電圧補正を行うとインバータ２の出力電流波形に歪みが生じる。電流波形の歪みは、系統連系を成したときの電力品質を低下させ、結果、系統連系に関するガイドラインの基準を満たしにくくなる。

　そこで、電流センサ４の出力信号から出力電流ｉ_Ｓが検出不能になる期間において出力電流ｉ_Ｓを推定する機能を制御回路３に与える。この機能を実現する処理を電流推定処理と呼ぶ。具体的には、図１３に示す如く、ＰＷＭ回路１１及び電流検出部１２に加えて、制御回路３に、電流推定処理を成す電流推定部２１と、電流検出可否判定処理を成す電流検出可否判定部（判定処理部）２２と、を設けておくことができる。

　電流検出可否判定処理は、現時点が検出可能期間と検出不可期間の何れに属するのかを判定する処理である。説明の具体化のため、この判定を成すタイミングを注目タイミングと呼ぶ。検出可能期間とは、電流センサ４の出力信号から出力電流ｉ_Ｓを検出可能な期間であり、検出不可期間とは、電流センサ４の出力信号から出力電流ｉ_Ｓを検出不能な期間である。

　電流検出可否判定処理において、判定部２２は、注目タイミングにおける電圧指令値ｖ_Ｓ ^＊（又は、注目タイミングにおける電圧指令値ｖ_Ｓ ^＊の元になる値）及び１キャリア周期の時間長さに基づき、注目タイミングに対応する判定対象幅を求める。判定対象幅とは、電流センサ４が電流センサ４［Ｊ_１］である場合にはパルス幅ＯＮ_ＳＷ４であり、電流センサ４が電流センサ４［Ｊ_２］である場合にはパルス幅ＯＮ_ＳＷ３であり、電流センサ４が電流センサ４［Ｋ］である場合には区間I又はIIIの幅である。注目タイミングに対応する判定対象幅とは、注目タイミングを起点とした１キャリア周期内における判定対象幅を指す。判定部２２は、判定対象幅が基準時間Ｌ_ＴＨ以上であるならば注目タイミングは検出可能期間に属していると判断し、判定対象幅が基準時間Ｌ_ＴＨ未満であるならば注目タイミングは検出不可期間に属していると判断する。

　注目タイミングが検出可能期間に属している場合、制御回路３は、電流検出部１２によって検出された出力電流ｉ_Ｓに基づきＰＷＭ回路１１を介して単相インバータ２を制御する。一方、注目タイミングが検出不可期間に属している場合、制御回路３は、電流推定部２１によって推定された出力電流ｉ_Ｓに基づきＰＷＭ回路１１を介して単相インバータ２を制御する。注目タイミングが検出不可期間に属している場合、電流推定部２１は、注目タイミングが属する検出不可期間よりも前に得られた電流センサ４の出力信号に基づき、注目タイミングにおける出力電流ｉ_Ｓを推定する。推定方法の具体例は他の実施形態にて後述される。

　本実施形態（及び後述の各実施形態）では、電流センサを比較的安価なシャント抵抗にて形成することができ且つ単一の電流センサにて単相インバータの出力電流検出が可能となるため、図２１の構成等と比べて、システム全体のコストを削減することが可能となる。検出不可期間においては、制御に利用される出力電流が推定によって求められるため、検出不可期間中においても安定した制御を維持できると共に上記第２従来方法に相当するような電圧補正（パルス幅補正）を行わずに済み、結果、出力電流波形の歪みが抑制される。故に、本実施形態の技術を系統連系に利用した場合、系統連系に関するガイドラインの基準を満たしやすくなる（本実施形態の技術を系統連系に利用した具体的構成は、他の実施形態にて後述される）。

　尚、上述したように、本実施形態及び後述の他の実施形態では、説明の簡素化上、デッドタイムの存在を無視しているが、デッドタイムの存在を考慮すると、電流のゼロクロス付近で推定電流値を利用する検出構成Ｋ_１及びＫ_２よりも電流のゼロクロス付近で検出電流値を利用する検出構成Ｊ_１及びＪ_２の方が、デッドタイム補正に対しては有利であると考えられる。デッドタイム補正とは、直列接続された上及び下アームが同時にオンとなることを回避するために成される電圧補正（パルス幅補正）であって、ゼロクロス付近における出力電流ｉ_Ｓの極性を用いて成される。検出構成Ｋ_１及びＫ_２の適用時にはデッドタイム補正用の出力電流ｉ_Ｓが推定によって求められるのに対して、検出構成Ｊ_１及びＪ_２の適用時にはデッドタイム補正用の出力電流ｉ_Ｓが検出によって求められるため、より精度の高いデッドタイム補正が可能である。

＜＜第２実施形態＞＞
　本発明の第２実施形態を説明する。第２実施形態は、第１実施形態を基礎とする実施形態であり、第２実施形態において特に述べない事項に関しては、矛盾無き限り、第１実施形態の記載が第２実施形態に適用される。図１４は、第１実施形態に係る電力変換システムの具体例である、第２実施形態に係る系統連系システムの概略構成図である。図１４では下側検出構成Ｋ_１が採用されているが、第２実施形態に係る系統連系システムに、検出構成Ｊ_１、Ｊ_２又はＫ_２を採用しても良い（図１（ａ）、図２又は図９参照）。

　図１４のＰＷＭ回路１１６は、第１実施形態のＰＷＭ回路１１が実現する機能と同等の機能を実現する（図１３参照）。図１４の電流検出／推定部１１５は、第１実施形態の電流検出部１２、電流推定部２１及び電流検出可否判定部２２が実現する機能と同等の機能を実現する（図１３参照）。電流検出／推定部１１５は、検出部１２、推定部２１及び判定部２２を内包していると考えてもよい。図１４のインバータ制御回路（制御装置）１０３は、第１実施形態に係るインバータ制御回路３の具体例であり、制御回路３にて実現される任意の機能を実現可能である。制御回路１０３における任意の部位は、制御回路１０３にて得られた任意の情報（信号、指令値、検出値、推定値等）を自由に利用することができる。

　第２実施形態に係る系統連系システムは、第１実施形態で述べた直流電源１、単相インバータ２、電流センサ４、電圧検出センサ６、電圧検出センサ７及び直流電圧保持部Ｃ_ｄを有すると共に、単相インバータ２を制御するインバータ制御回路１０３を有し、負荷５５と単相の交流電力を出力する電力系統５０とに接続されている。制御回路１０３には、符号１１１～１１９によって参照される各部位が備えられている。図１４の系統連系システムには、系統連系装置が内在している。系統連系装置は、制御回路１０３を備え、更に、直流電源１、単相インバータ２、電流センサ４、電圧検出センサ６及び電圧検出センサ７の内、少なくとも１つを更に備えうる。その他、図１４に示される任意の部位が系統連系装置の構成要素に含まれる、と捉えることも可能である。

　直流電源１、インバータ２及び電流センサ４の接続関係及びそれらの機能は第１実施形態で述べた通りである。電圧検出センサ７は、直流電圧保持部Ｃ_ｄにて保持された直流電圧Ｅ_ｄの電圧値を検出し、検出した電圧値を信号値として有する信号Ｅ_ｄを直流電圧制御部１１１に送る。

　単相インバータ２は、直流電圧保持部Ｃ_ｄからの直流電圧を単相の交流電圧に変換し、得られた交流電圧を端子８の電位を基準として端子８及び９から出力する。一方、電力系統５０は、交流電圧源を有し、端子５１の電位を基準として端子５１及び５２から単相の交流電圧（例えば、いわゆる商用交流電圧）を出力する。

　端子８及び５１間を接続する配線上に連系点５３が設けられていると共に端子９及び５２間を接続する配線上に連系点５４が設けられ、連系点５３及び５４間の交流電圧を駆動電圧として作動する負荷５５が連系点５３及び５４間に接続されている。このように、図１４の系統連系システムでは、単相インバータ２の出力交流電力と電力系統５０の出力交流電力を用いて負荷５５の駆動が成される（後述の図２０、図２４及び図２６の系統連系システムにおいても同様）。

　端子８及び連系点５３間の屋内配線のリアクタンス成分並びに端子９及び連系点５４間の屋内配線のリアクタンス成分の夫々をＬｃにて表し、それらの各屋内配線の抵抗成分をＲｃにて表す。端子５１及び連系点５３を接続する屋外配線のリアクタンス成分並びに端子５２及び連系点５４を接続する屋外配線のリアクタンス成分の夫々をＬｓにて表し、それらの各屋外配線の抵抗成分をＲｓにて表す。端子９から、連系点５４、負荷５５、連系点５３を経由して端子８に至るまでの電気的要素全体が、図１（ａ）の負荷１０に相当する又は負荷１０に含まれると考えることができる。

　電流センサ４は、検出した対象電流ｉ_ｄｃの電流値を表す信号、即ち対象電流信号ｉ_ｄｃを電流検出／推定部１１５に伝達する。電圧検出センサ６は、自身が検出した出力電圧ｖ_Ｓの電圧値を表す信号、即ち出力電圧信号ｖ_Ｓをバンドパスフィルタ（ＢＰＦ）１１７に送る。本実施形態及び後述の他の任意の実施形態において、ω_ｎは、電力系統５０側にて定められた公称周波数であり、例えば６０×２π又は５０×２πである。本明細書において、πは円周率を表し、特に記述なき限り、位相又は角度は電気角における位相又は角度であると共に、πを用いて表した位相又は角度の単位はラジアンである。

　インバータ２の出力電圧信号ｖ_Ｓは、次式（Ａ－１）にて表される。θ及びＡＭＰは、夫々、出力電圧信号ｖ_Ｓの位相及び振幅を表す。出力電圧信号ｖ_Ｓの周波数は、公称周波数ω_ｎと一致する又は公称周波数ω_ｎに近い値を持つ。
　ｖ_Ｓ＝ＡＭＰ・ｃｏｓ（θ）　　　　　　　　　　　　　　…（Ａ－１）

　ＢＰＦ１１７は、信号ｖ_Ｓに含まれる高調波成分（ω_ｎの高次成分）を減衰させ、この減衰の成された信号ｖ_Ｓを信号ｖ_Ｓ’として出力する。尚、高調波成分の存在が問題とならないシステムにおいては、ＢＰＦ１１７を割愛することも可能であり、ＢＰＦ１１７を割愛する場合、信号ｖ_Ｓと信号ｖ_Ｓ’は一致する。

　推定ユニット１１８は、単相信号である信号ｖ_Ｓ’に基づき、出力電圧信号ｖ_Ｓの位相、周波数及び振幅を推定し、出力電圧信号ｖ_Ｓの位相、周波数及び振幅の推定値を、夫々、θ_ｅｓｔ、ω_ｅｓｔ及びＡＭＰ_ｅｓｔとして出力する。単相信号の位相、周波数及び振幅の全部又は一部を推定する方法として様々な公知方法が存在し、推定ユニット１１８は、公知方法（例えば、特開２００３－１４３８６０号公報又は特開２００６－１２９６８１号公報に記載の方法）を利用して推定値θ_ｅｓｔ、ω_ｅｓｔ及びＡＭＰ_ｅｓｔを求めることができる。例えば、信号ｖ_Ｓ’のゼロクロスタイミングからθ_ｅｓｔ及びω_ｅｓｔを求めてもよい。

　電流検出／推定部１１５は、各キャリア周期において、対象タイミングで電流センサ４の出力信号をサンプリングすることにより、対象タイミングにおける対象電流値ｉ_ｄｃを出力電流値ｉ_Ｓとして検出する。但し、検出不可期間においては出力電流値ｉ_Ｓが推定により求められる。図１４の系統連系システムでは下側検出構成Ｋ_１が採用されているため、対象タイミングはキャリア信号値ＣＳ_ＶＡＬがゼロになるタイミングである。系統連系システムに検出構成Ｋ_２を採用した場合においても、対象タイミングはキャリア信号値ＣＳ_ＶＡＬがゼロになるタイミングである。系統連系システムに下側検出構成Ｊ_１を採用した場合においては、対象タイミングはキャリア信号値ＣＳ_ＶＡＬが極大値をとるタイミングであり、系統連系システムに上側検出構成Ｊ_２を採用した場合においては、対象タイミングはキャリア信号値ＣＳ_ＶＡＬが極小値をとるタイミングである。系統連系システムに検出構成Ｋ_１又はＫ_２が採用されている場合、電流検出／推定部１１５は、区間I及びIIIの何れか一方に又は区間I及びIIIの夫々に対象タイミングを設定することができる。

　単相インバータ２の出力電流は有効電流と無効電流から形成される。電流検出／推定部１１５は、座標変換部としての機能も有し、推定ユニット１１８からの位相θ_ｅｓｔに基づき、検出又は推定した出力電流ｉ_Ｓから出力電流ｉ_Ｓを形成する有効電流及び無効電流を算出し、有効電流の電流値を信号値として有する有効電流信号ｉ_ｐ及び無効電流の電流値を信号値として有する無効電流信号ｉ_ｑを生成する。

　直流電圧制御部１１１には、信号Ｅ_ｄに加えて、直流電圧指令値Ｅ_ｄ ^＊が与えられる。直流電圧指令値Ｅ_ｄ ^＊は、直流電源１としての太陽電池から最大電力を得るための信号Ｅ_ｄ（換言すれば、単相インバータ２の出力電力を最大にするための信号Ｅ_ｄ）の値と合致する。直流電圧制御部１１１は、比例積分制御などによって信号Ｅ_ｄの値が指令値Ｅ_ｄ ^＊と一致するように有効電流指令値ｉ_ｐ ^＊を算出及び出力する。また、無効電流指令値ｉ_ｑ ^＊はゼロとされる。有効電流制御部１１２及び無効電流制御部１１３は、夫々、比例積分制御などによって有効電流信号ｉ_ｐの値及び無効電流信号ｉ_ｑの値が指令値ｉ_ｐ ^＊及びｉ_ｑ ^＊と一致するように電圧指定値ｖ_ｐ ^＊及びｖ_ｑ ^＊を算出し、座標変換部１１４は、推定ユニット１１８からの位相θ_ｅｓｔに基づき、下記式（Ａ－２）に従って指定値ｖ_ｐ ^＊及びｖ_ｑ ^＊を電圧指令値ｖ_Ｓ ^＊に変換する。ＰＷＭ回路１１６は、第１実施形態で述べた方法に従い、単相インバータ２の出力電圧値ｖ_Ｓが電圧指令値ｖ_Ｓ ^＊と一致するように単相インバータ２内の各スイッチング素子を制御する。制御回路１０３は、電圧指令値ｖ_Ｓ ^＊に応じた各スイッチング素子の制御を通じて、出力電流ｉ_Ｓの制御を実現する。

　単独運転検出部１１９は、推定ユニット１１８によって推定された周波数ω_ｅｓｔ又は振幅ＡＭＰ_ｅｓｔに基づき、単相インバータ２の単独運転状態を検出する（即ち、単独運転が発生しているか否かを検出する）。この検出方法として公知の方法を利用することができる。単独運転とは、単相インバータ２のみが負荷５５に電力を供給している状態を指す。単独運転は、電力系統５０側に停電が発生した場合に発生しうる。安全性確保等を目的として、単独運転の発生時には、速やかにこれを検知し、単相インバータ２の出力を停止させることが求められる。従って、検出部１１９によって単独運転状態が検出された場合、制御回路１０３は、速やかにインバータ２の出力を停止させる。

――電流検出／推定部の構成例――
　次に、電流検出／推定部１１５の内部構成例を説明する。図１５は、電流検出／推定部１１５の内部ブロック図の例である。図１５の電流検出／推定部１１５は、符号１３１～１３４によって参照される各部位を備える。

　Ａ／Ｄ変換部１３１は、図１３の電流検出部１２として機能し、各キャリア周期において対象タイミングに電流センサ４の出力信号をサンプリングする。サンプリングされた電流センサ４の出力信号の値、即ち、サンプリングされた対象電流値ｉ_ｄｃを、記号ｉ_ｄｃＳにて表す。

　スイッチ部１３２には、Ａ／Ｄ変換部１３１からの検出電流値ｉ_ｄｃＳと、推定演算部１３４からの推定電流値ｉ_Ｓｅｓｔが入力される。電流値ｉ_Ｓｅｓｔは、出力電流ｉ_Ｓの推定値である。切換処理部としてのスイッチ部１３２は、図１３の判定部２２を有し、第１実施形態で述べた電流検出可否判定処理を実行することで、現時点（注目タイミング）が検出可能期間と検出不可期間の何れに属するのかを判定し、判定結果に基づいて、検出電流値ｉ_ｄｃＳ及び推定電流値ｉ_Ｓｅｓｔの一方を選択及び出力する。スイッチ部１３２は、現時点としての注目タイミングが検出可能期間に属していると判断した場合には、検出電流値ｉ_ｄｃＳ（又はその反転値（－ｉ_ｄｃＳ））を電流値ｉ_ＳＤとして出力し、注目タイミングが検出不可期間に属していると判断した場合には、推定電流値ｉ_Ｓｅｓｔを電流値ｉ_ＳＤとして出力する。従って、スイッチ部１３２から出力される電流値ｉ_ＳＤは、電流検出／推定部１１５によって検出又は推定された出力電流値ｉ_Ｓである。

　系統連系システムに検出構成Ｊ_１又はＪ_２を採用した場合においては、対象電流ｉ_ｄｃと出力電流ｉ_Ｓの極性は同じであるため（図３参照）、注目タイミングが検出可能期間に属しているとき、常に“ｉ_ＳＤ＝ｉ_ｄｃＳ”である。但し、系統連系システムに検出構成Ｋ_１又はＫ_２を採用した場合においては、対象電流ｉ_ｄｃと出力電流ｉ_Ｓの極性が逆になりうるため（図１０参照）、注目タイミングが検出可能期間に属しているとき、ｉ_ＳＤ＝ｉ_ｄｃＳ、又は、ｉ_ＳＤ＝－ｉ_ｄｃＳ、である。系統連系システムに検出構成Ｋ_１又はＫ_２が採用され且つ注目タイミングが検出可能期間に属している場合において、スイッチ部１３２は、電圧検出センサ６にて検出された信号ｖ_Ｓ、ＢＰＦ１１７からの信号ｖ_Ｓ’、座標変換部１１４からの指定値ｖ_Ｓ ^＊又は推定ユニット１１８からの推定位相θ_ｅｓｔに基づいて出力電圧ｖ_Ｓの極性を判定し、出力電圧ｖ_Ｓの極性の判定結果に基づき、電流値ｉ_ＳＤに対して電流値ｉ_ｄｃＳ及び（－ｉ_ｄｃＳ）のどちらかを選択的に代入する。尚、図１５では、電流値ｉ_ＳＤが電流検出／推定部１１５の外部に対して出力されているが、図１４の構成において、この出力は不要である。

　スイッチ部１３２から出力された電流値ｉ_ＳＤを信号値として有する信号ｉ_ＳＤは、単相信号として座標変換部１３３に入力される。座標変換部１３３は、信号ｉ_ＳＤと推定値θ_ｅｓｔから信号ｉ_ｐ及びｉ_ｑを生成する。座標変換部１３３にて生成された信号ｉ_ｐ及びｉ_ｑは、電流検出／推定部１１５から出力される有効電流信号ｉ_ｐ及び無効電流信号ｉ_ｑとして機能する。一方で、座標変換部１３３にて生成された信号ｉ_ｐ及びｉ_ｑは、推定演算部１３４に入力される。

　推定演算部１３４は、図１３の電流推定部２１として機能し、次式（Ａ－３）に従って推定電流値ｉ_Ｓｅｓｔを求める。推定演算部１３４は、式（Ａ－３）におけるθとしてθ_ｅｓｔを用いることができ、式（Ａ－３）におけるωとしてω_ｎ又はω_ｅｓｔを用いることができる。Ｔ_Ｓは、Ａ／Ｄ変換部１３１におけるサンプリング周期を表す。Ａ／Ｄ変換部１３１が各キャリア周期において１回サンプリングする場合、サンプリング周期Ｔ_Ｓはキャリア周期と一致し、Ａ／Ｄ変換部１３１が各キャリア周期において２回サンプリングする場合、サンプリング周期Ｔ_Ｓはキャリア周期の半分と一致する。

　Ａ／Ｄ変換部１３１において第ｉ回目のサンプリングが行われる時刻を第ｉ時刻と呼び、第ｉ時刻における電流値ｉ_ｄｃＳ、ｉ_ＳＤ及びｉ_Ｓｅｓｔを、それぞれ記号ｉ_ｄｃＳ［ｉ］、ｉ_ＳＤ［ｉ］及びｉ_Ｓｅｓｔ［ｉ］にて表す（ｉは整数）。第ｉ時刻は、第（ｉ－１）時刻からサンプリング周期Ｔ_Ｓだけ経過した時刻である。第ｉ時刻は検出可能期間又は検出不可期間に属しうる。第ｉ時刻が検出可能期間に属している場合、ｉ_ＳＤ［ｉ］＝ｉ_ｄｃＳ［ｉ］又はｉ_ＳＤ［ｉ］＝－ｉ_ｄｃＳ［ｉ］であり、第ｉ時刻が検出不可期間に属している場合、ｉ_ＳＤ［ｉ］＝ｉ_Ｓｅｓｔ［ｉ］である。

　推定演算部１３４は、出力値ｉ_ＳＤ［ｉ－１］及び第（ｉ－１）時刻より前のスイッチ部１３２の出力値ｉ_ＳＤを反映した信号ｉ_ｐ及びｉ_ｑを用いて推定電流値ｉ_Ｓｅｓｔ［ｉ］を求める。従って、出力値ｉ_ＳＤ［ｉ－１］及び第（ｉ－１）時刻より前のスイッチ部１３２の出力値ｉ_ＳＤが、ｉ_ｄｃＳ［ｉ－１］及び第（ｉ－１）時刻より前のＡ／Ｄ変換部１３１の出力値ｉ_ｄｃＳ（又はそれらに“－１”を乗じたもの）であるならば、推定演算部１３４は、第ｉ時刻よりも過去の検出電流値ｉ_ｄｃＳを用いて、第ｉ時刻における出力電流ｉ_Ｓの推定値（即ちｉ_Ｓｅｓｔ［ｉ］）を求めることになる。換言すれば、推定演算部１３４は、第ｉ時刻よりも過去の検出電流値ｉ_ｄｃＳに基づくＰＱ座標系上のベクトル信号を用いて、第ｉ時刻における出力電流ｉ_Ｓの推定値（即ちｉ_Ｓｅｓｔ［ｉ］）を求める。

　後述の説明から明らかとなるが、推定演算部１３４が利用するＰＱ座標系上のベクトル信号とは、ｉ_ｐ及びｉ_ｑを直交２成分として持つベクトル信号であり、座標変換部１３３は、当該ベクトル信号を電流センサ４の出力信号から生成するベクトル信号生成部として機能する。電流検出／推定部１１５は、検出可能期間においては電流センサ４の出力信号から出力電流ｉ_Ｓをｉ_ＳＤとして検出するが、検出不可期間においては、検出不可期間よりも前の検出可能期間中の検出電流値ｉ_ｄｃＳに基づくベクトル信号を用いて出力電流ｉ_Ｓを推定し、推定結果をｉ_ＳＤとして出力する。

　電流値ｉ_ＳＤを信号値として有する信号ｉ_ＳＤは、単相信号として、フィルタ１４１及びベクトル成分算出部１４２から成る座標変換部１３３に入力される。ここでは、便宜上、ｉ_ＳＤ＝ｉ_１とおく。

　図１６（ａ）及び（ｂ）を参照して、座標変換部１３３の動作の意義を説明する。図１６（ａ）には、αβ座標系とＰＱ座標系との関係が示されている。αβ座標系は、固定軸であるα及びβ軸を座標軸とする二次元固定座標系である。α及びβ軸は互いに直交しており、β軸はα軸から電気角で９０度だけ進んでいる。図１６（ａ）を含む任意の座標系を示す図において、反時計回り方向が位相の進み方向に対応する。ＰＱ座標系は、回転軸であるＰ及びＱ軸を座標軸とする二次元回転座標系である。Ｐ及びＱ軸は互いに直交しており、Ｑ軸はＰ軸から電気角で９０度だけ進んでいる。位相θは、α軸から見たＰ軸の位相と一致する。θは、α軸を基準とするＰ軸の位相の進み角度を表している。

　図１６（ａ）において、符号６３０は任意の座標系上のベクトルを表している。ベクトル６３０は、任意の信号の位相及び振幅状態を表している。従って、ベクトル６３０によって位相及び振幅状態が表される信号を、ベクトル信号と呼ぶこともできる。今、ベクトル６３０が、ＰＱ座標系の回転に同期して回転するベクトルであるとする。そうすると、αβ座標系上においてベクトル６３０は回転するため、αβ座標系上におけるベクトル６３０は回転ベクトルとも呼べる。ここでは、ベクトル６３０が電流ベクトルであると考え、ベクトル６３０のα軸、β軸、Ｐ軸及びＱ軸成分を、夫々、ｉ_α、ｉ_β、ｉ_ｐ及びｉ_ｑにて表す。即ち、ベクトル６３０のＰ軸及びＱ軸成分が電流検出／推定部１１５にて求められる信号ｉ_ｐ及びｉ_ｑであると考える。信号ｉ_ｐ及びｉ_ｑと同様、ｉ_α及びｉ_βも信号の一種である。例えば、ｉ_αは、α軸成分のみを持つ信号である。ｉ_α及びｉ_βは、αβ座標系上における回転ベクトル６３０の直交２成分（互いに直交する２つの成分）であり、ｉ_ｐ及びｉ_ｑは、ＰＱ座標系上におけるベクトル６３０の直交２成分である。

　単相信号ｉ_１の周波数として与えられた既知の周波数は、上述の公称周波数ω_ｎである。ω_ｎは、高調波成分を無視した、信号ｉ_１の基本波成分の角周波数に相当する。ＰＱ座標系の回転における角周波数をω_ｎに設定することができる。従って、ＰＱ座標系は、単相信号ｉ_１の周波数ω_ｎと同期して回転する回転座標系と言える。

　信号ｉ_１及びｉ_２は、
　ｉ_１＝ＡＭＰ_ｉ１・ｃｏｓ（θ_ｉ１）、
　ｉ_２＝ＡＭＰ_ｉ２・ｃｏｓ（θ_ｉ２）、
によって表される。ＡＭＰ_ｉ１及びＡＭＰ_ｉ２は、それぞれ信号ｉ_１及びｉ_２の振幅を表し、θ_ｉ１及びθ_ｉ２は、それぞれ信号ｉ_１及びｉ_２の位相を表している。信号ｉ_１及びｉ_２間の位相差をθ_１にて表す。“θ_１＝θ_ｉ１－θ_ｉ２”である。従って、信号ｉ_２は、
　ｉ_２＝ＡＭＰ_ｉ２・ｃｏｓ（θ_ｉ１－θ_１）、
とも表現される。θ_１が正のとき、信号ｉ_２は信号ｉ_１よりもθ_１だけ位相が遅れる。

　図１６（ｂ）において、実線６３２及び６３３は、それぞれαβ座標系上における信号ｉ_１及びｉ_２の軌跡を表している。図１６（ｂ）から分かるように、信号ｉ_１がα軸成分のみを持つようにα軸は設定される。従って、ｉ_１＝ｉ_αであると共に、信号ｉ_βと単相信号ｉ_１との位相差はπ／２である。故に、単相信号ｉ_１を基準にして考えた場合、信号ｉ_βをπ／２位相差信号と呼ぶこともできる。

　下記式（Ｂ－１）の行列Ｃ_１（θ_１）を用いると、信号ｉ_１及びｉ_２を、αβ座標系上における回転ベクトル６３０の直交２成分ｉ_α及びｉ_βに変換することができる。即ち、式（Ｂ－１）の行列Ｃ_１（θ_１）を用いて、式（Ｂ－１ａ）が成立する。ここで、
　Ｒ_ＡＭＰ＝ＡＭＰ_ｉ１／ＡＭＰ_ｉ２、
である。即ち、Ｒ_ＡＭＰは、信号ｉ_１及びｉ_２間の振幅比である。また、
　θ_２＝π／２－θ_１
である。また、式（Ｂ－１）及び（Ｂ－１ａ）から明らかなように、π／２位相差信号としての信号ｉ_βを、式（Ｂ－１ｂ）又は（Ｂ－１ｃ）によって表すことができる。尚、行列Ｃ_１（θ_１）は、θ_２にも依存すると言えるので、“Ｃ_１（θ_１）”を“Ｃ_１（θ_２）”と表記することもできる。

　行列Ｃ_１（θ_１）は、例えば、θ_１がπ／４であるときには式（Ｂ－２）によって表され、θ_１がπ／３であるときには式（Ｂ－２ａ）によって表される。

　αβ座標系上の回転ベクトル６３０を角度θだけ回転させることで、ＰＱ座標系上のベクトル６３０を得ることができる。αβ座標系上の回転ベクトル６３０を角度θだけ回転させるための行列Ｃ_２（θ）は下記式（Ｂ－３）によって表され、行列Ｃ_１（θ_１）及びＣ_２（θ）の積である行列Ｃ（θ）は下記式（Ｂ－４）によって表される。行列Ｃ（θ）を用いれば、信号ｉ_１及びｉ_２を、ＰＱ座標系上におけるベクトル６３０の直交２成分ｉ_ｐ及びｉ_ｑに変換することができる。即ち、ｉ_１及びｉ_２とｉ_ｐ及びｉ_ｑとの間には、式（Ｂ－４ａ）が成立する。

　図１５のフィルタ１４１は、フィルタリング対象信号の位相を遅らせる又は進ませるフィルタ処理をフィルタリング対象信号としての信号ｉ_１に施すことによりフィルタ信号ｉ_２を生成する。フィルタ１４１の伝達関数はＦ（ｓ）で表される。フィルタ１４１において、周波数ω_ｎにおける信号ｉ_１のゲインは１／Ｒ_ＡＭＰである。従って、フィルタ１４１を通すことにより、信号ｉ_１における周波数ω_ｎの信号成分の振幅は１／Ｒ_ＡＭＰになる。

　ベクトル成分算出部１４２は、θ_１及びθを用いた上記式（Ｂ－４）及び（Ｂ－４ａ）に従う座標変換を行うことによって、信号ｉ_１及びｉ_２から信号ｉ_ｐ及びｉ_ｑを算出する。ベクトル成分算出部１４２として、図１７のベクトル成分算出部１４２Ａを用いることも可能である。ベクトル成分算出部１４２Ａには座標変換部１４３及び１４４が設けられている。座標変換部１４３は、θ_１に基づき上記式（Ｂ－１）及び（Ｂ－１ａ）に従って信号ｉ_１及びｉ_２から信号ｉ_α及びｉ_βを算出する。座標変換部１４４は、座標変換部１４３にて算出された信号ｉ_α及びｉ_βを要素とする行列に行列Ｃ_２（θ）を乗じることにより信号ｉ_ｐ及びｉ_ｑを算出する。即ち、信号ｉ_α及びｉ_βを直交二成分とする、αβ座標系上の回転ベクトル６３０を、行列Ｃ_２（θ）を用いてθだけ回転させることにより、信号ｉ_ｐ及びｉ_ｑを直交二成分とする、ＰＱ座標系上のベクトル６３０を算出する。実際には、算出部１４２及び座標変換部１４４においてθ_ｅｓｔがθとして用いられる。

　算出部１４２によって求められた信号ｉ_ｐ及びｉ_ｑは、有効電流信号ｉ_ｐ及び無効電流信号ｉ_ｑとして電流検出／推定部１１５から出力される。このように、座標変換部１３３は、ｉ_ｐ及びｉ_ｑを直交２成分として持つベクトル信号（ベクトル６３０を表す信号）を、電流センサ４の出力信号に基づいて生成するベクトル信号生成部として機能する。

　信号ｉ_１及びｉ_２間の位相差θ_１がπ／４又はπ／３であるときを想定し、フィルタ１４１及びベクトル成分算出部１４２の具体的演算動作を説明する。但し、“０＜｜θ_１｜＜π／２”が満たされる限り、θ_１の値はπ／４及びπ／３以外であってもよい。電流検出／推定部１１５は、後述の各式を用いて各種信号を求めることができるが、この際、後述の各式におけるθとしてθ_ｅｓｔを用いることができる。

［θ_１＝π／４の場合の具体例］
　信号ｉ_１及びｉ_２間の位相差θ_１がπ／４であるときにおけるフィルタ１４１及びベクトル成分算出部１４２の具体的演算動作を説明する。θ_１＝π／４であるとき、フィルタ１４１は、信号ｉ_１にフィルタ１４１の伝達関数“Ｆ（ｓ）＝２ω_ｎ／（ｓ＋ω_ｎ）”を作用させる下記式（Ｂ－５）に従ってフィルタ信号ｉ_２を生成する。式（Ｂ－５）のフィルタ信号ｉ_２は、信号ｉ_１からπ／４だけ位相が遅れた位相遅れ信号である。式（Ｂ－５）及び後述の幾つかの式に現われる演算記号“ｓ”は、ラプラス演算子である。

　上記式（Ｂ－１ａ）及び（Ｂ－２）に基づく下記式（Ｂ－６）により、信号ｉ_１及びｉ_２をαβ座標系上の回転ベクトル６３０の直交２成分ｉ_α及びｉ_βに変換することができる。ここで、信号ｉ_２の振幅が信号ｉ_１の振幅の√２倍となるように、式（Ｂ－５）に対応するフィルタ１４１のゲインは設定されている。即ち、Ｒ_ＡＭＰ＝１／√２である。尚、“√２”は、２の正の平方根である。

　式（Ｂ－６）で得られたｉ_α及びｉ_βを、下記式（Ｂ－７）により、ＰＱ座標系上のベクトル６３０の直交２成分ｉ_ｐ及びｉ_ｑに変換することもできる。

　式（Ｂ－６）を用いて一旦ｉ_α及びｉ_βを算出してから式（Ｂ－７）によりｉ_ｐ及びｉ_ｑを算出するのではなく、下記式（Ｂ－８）を用いてｉ_１及びｉ_２から直接的にｉ_ｐ及びｉ_ｑを求めることもできる。

　更に、本例の如く位相差θ_１がπ／４の場合には、次式（Ｂ－９）を用いてｉ_１及びｉ_２から直接的にｉ_ｐ及びｉ_ｑを求めることもできる。

　以上のように、一次のフィルタを用いた比較的簡単な演算によって、回転座標系上における単相のベクトル信号（直交２成分がｉ_ｐ及びｉ_ｑであるベクトル信号）を得ることができる。

　上記式（Ｂ－５）に従って得られるフィルタ信号ｉ_２は信号ｉ_１に対してπ／４だけ位相が遅れているが、信号ｉ_１に対してπ／４だけ位相を進ませた信号をフィルタ信号ｉ_２として生成するようにしてもよく、この場合には、下記式（Ｂ－５ａ）に従ってフィルタ信号ｉ_２を生成すればよい。式（Ｂ－５ａ）のフィルタ信号ｉ_２は、信号ｉ_１からπ／４だけ位相が進んだ位相進み信号であり、式（Ｂ－５ａ）にてフィルタ信号ｉ_２を生成する場合、“θ_１＝－π／４”である。

　また、フィルタ１４１において、式（Ｂ－５）の右辺にて表される信号の反転信号をフィルタ信号ｉ_２として生成するようにしても良い。任意の注目信号の反転信号とは、該注目信号の符号を反転した信号を指す。即ち例えば、信号ｉ_１の反転信号は（－ｉ_１）である。従って、式（Ｂ－５）の右辺にて表される信号の反転信号は“－（２ω_ｎｉ_１／（ｓ＋ω_ｎ））”で表される。式（Ｂ－５）の右辺にて表される信号の反転信号は、信号ｉ_１に対して３π／４だけ位相が進んだ信号である。このように、一次のフィルタ１４１にて信号の位相をπ／２以上進めることもできる。同様に、フィルタ１４１において、式（Ｂ－５ａ）の右辺にて表される信号の反転信号（－（２ｓｉ_１／（ｓ＋ω_ｎ））をフィルタ信号ｉ_２として生成するようにしても良い。式（Ｂ－５ａ）の右辺にて表される信号の反転信号は、信号ｉ_１に対して３π／４だけ位相が遅れた信号である。このように、一次のフィルタ１４１にて信号の位相をπ／２以上遅らせることもできる。

［θ_１＝π／３の場合の具体例］
　信号ｉ_１及びｉ_２間の位相差θ_１がπ／３であるときにおけるフィルタ１４１及びベクトル成分算出部１４２の具体的演算動作を説明する。θ_１＝π／３であるとき、フィルタ１４１は、信号ｉ_１にフィルタ１４１の伝達関数Ｆ（ｓ）を作用させる下記式（Ｂ－１０）に従ってフィルタ信号ｉ_２を生成する。式（Ｂ－１０）のフィルタ信号ｉ_２は、信号ｉ_１からπ／３だけ位相が遅れた位相遅れ信号である。

　上記式（Ｂ－１ａ）及び（Ｂ－２ａ）に基づく下記式（Ｂ－１１）により、信号ｉ_１及びｉ_２をαβ座標系上の回転ベクトル６３０の直交２成分ｉ_α及びｉ_βに変換することができる。ここで、信号ｉ_２の振幅が信号ｉ_１の振幅と同じになるように、式（Ｂ－１０）に対応するフィルタ１４１のゲインは設定されている。即ち、Ｒ_ＡＭＰ＝１である。

　式（Ｂ－１１）で得られたｉ_α及びｉ_βを、下記式（Ｂ－１２）により、ＰＱ座標系上のベクトル６３０の直交２成分ｉ_ｐ及びｉ_ｑに変換することもできる。

　式（Ｂ－１１）を用いて一旦ｉ_α及びｉ_βを算出してから式（Ｂ－１２）によりｉ_ｐ及びｉ_ｑを算出するのではなく、下記式（Ｂ－１３）を用いてｉ_１及びｉ_２から直接的にｉ_ｐ及びｉ_ｑを求めることもできる。

　上記式（Ｂ－１０）に従って得られるフィルタ信号ｉ_２は信号ｉ_１に対してπ／３だけ位相が遅れているが、信号ｉ_１に対してπ／３だけ位相を進ませた信号をフィルタ信号ｉ_２として生成するようにしてもよく、この場合には、下記式（Ｂ－１０ａ）に従ってフィルタ信号ｉ_２を生成すればよい。式（Ｂ－１０ａ）のフィルタ信号ｉ_２は、信号ｉ_１からπ／３だけ位相が進んだ位相進み信号であり、式（Ｂ－１０ａ）にてフィルタ信号ｉ_２を生成する場合、“θ_１＝－π／３”である。

　また、フィルタ１４１において、式（Ｂ－１０）の右辺にて表される信号の反転信号をフィルタ信号ｉ_２として生成するようにしても良い。式（Ｂ－１０）の右辺にて表される信号の反転信号は、信号ｉ_１に対して２π／３だけ位相が進んだ信号である。このように、一次のフィルタ１４１にて信号の位相をπ／２以上進めることもできる。同様に、フィルタ１４１において、式（Ｂ－１０ａ）の右辺にて表される信号の反転信号をフィルタ信号ｉ_２として生成するようにしても良い。式（Ｂ－１０ａ）の右辺にて表される信号の反転信号は、信号ｉ_１に対して２π／３だけ位相が遅れた信号である。このように、一次のフィルタ１４１にて信号の位相をπ／２以上遅らせることもできる。

　図１８の波形６８１～６８５は、夫々、検出構成Ｋ_１又はＫ_２を採用した場合における信号ｉ_ｄｃ、ｉ_ｄｃＳ、ｉ_ｐ、ｉ_ｑ及びｉ_Ｓｅｓｔの波形を表している。出力電圧ｖ_Ｓのゼロクロス付近では電流センサ４による電流検出（出力電流ｉ_Ｓの検出）ができないことが、波形６８２に現われている（図１８では、検出不可期間におけるｉ_ｄｃＳがゼロであると仮定している）。検出不可期間において信号波形６８５に対応する推定信号ｉ_Ｓｅｓｔを利用することで、単相インバータ２に対する安定的な制御を維持することができる。

――推定ユニットの構成例――
　図１５の座標変換部１３３の技術を、図１４の推定ユニット１１８に適用することもできる。図１９に、この適用の成された推定ユニット１１８の構成例である推定ユニット１１８Ａのブロック図を示す。推定ユニット１１８Ａを、図１４の推定ユニット１１８として用いることができる。推定ユニット１１８Ａは、符号１６１～１６６によって参照される各部位を備える。

　推定ユニット１１８Ａには、図１４のＢＰＦ１１７からの信号ｖ_Ｓ’が単相信号として入力され、信号ｖ_Ｓ’が信号ｖ_１として取り扱われる。フィルタ１６１は、フィルタリング対象信号の位相を遅らせる又は進ませるフィルタ処理をフィルタリング対象信号としての信号ｖ_１に施すことによりフィルタ信号ｖ_２を生成する。信号ｖ_１及びｖ_２は、
　ｖ_１＝ＡＭＰ_ｖ１・ｃｏｓ（θ_ｖ１）、
　ｖ_２＝ＡＭＰ_ｖ２・ｃｏｓ（θ_ｖ２）、
によって表される。

　図１５のフィルタ１４１におけるフィルタ処理及びベクトル成分算出部１４２における演算処理が、フィルタ１６１におけるフィルタ処理及びベクトル成分算出部１６２における演算処理に適用される。但し、この適用の際、上述のＡＭＰ_ｉ１、ＡＭＰ_ｉ２、θ_ｉ１、θ_ｉ２、ｉ_１、ｉ_２、ｉ_ｐ及びｉ_ｑは、それぞれＡＭＰ_ｖ１、ＡＭＰ_ｖ２、θ_ｖ１、θ_ｖ２、ｖ_１、ｖ_２、ｖ_ｐ及びｖ_ｑに読み替えられる。算出部１６２は、算出部１４２と同様にして、信号ｖ_１及びｖ_２から信号ｖ_ｐ及びｖ_ｑを算出する。この際、算出部１６２において、積分部１６６にて求められたθ_ｅｓｔがθとして用いられる。ｖ_ｐ及びｖ_ｑは、夫々、出力電圧ｖ_ＳのＰ軸成分及びＱ軸成分を表す。

　位相差算出部１６３は、ベクトル成分算出部１６２にて算出されたｖ_ｐ及びｖ_ｑから、θと単相信号ｖ_１の位相θ_ｖ１との間の位相差Δθを、次式（Ｃ－１）に従って求める。

　推定ユニット１１８Ａでは、Δθをゼロに収束させるための下記式（Ｃ－２）及び（Ｃ－３）に従うＰＬＬ（Phase　Locked　Loop）を構成することにより、θ_ｅｓｔをθ_ｖ１に一致させる。Ｋ_Ｐ及びＫ_ｉは、夫々、ＰＩ制御部１６４にて実行される比例積分制御の比例係数及び積分係数である。

　具体的には、位相差算出部１６３にて算出されたΔθと既知の角周波数として与えられたω_ｎとに基づき、ＰＩ制御部１６４及び加算部１６５にて、式（Ｃ－２）に従い周波数ω_ｅｓｔを算出する。積分部１６６は、式（Ｃ－３）に従い、算出された周波数ω_ｅｓｔを積分することにより位相θ_ｅｓｔを算出する。推定ユニット１１８Ａでは、座標変換における位相θ（＝θ_ｅｓｔ）と信号ｖ_１の位相θ_ｖ１との間の位相差Δθがゼロに収束するようにＰＬＬが構成されているため、位相θ_ｅｓｔは、位相θ_ｖ１の推定値として機能する。従って、位相θ_ｖ１の推定値θ_ｅｓｔの元となる周波数ω_ｅｓｔは、単相信号ｖ_１の角周波数の推定値に相当する。例えば、単相信号ｖ_１の周波数は、既知の公称周波数ω_ｎ（例えば、６０×２π）としてシステムに与えられるが、実際の単相信号ｖ_１の周波数（例えば、５９．５×２π）は公称周波数ω_ｎからずれることも多い。推定ユニット１１８Ａによれば、単相信号ｖ_１の真の周波数を周波数ω_ｅｓｔとして推定することができる。

　また、Δθがゼロである場合、ＰＱ座標系は単相信号ｖ_１の周波数と完全に同期して回転すると共に単相信号ｖ_１はＱ軸成分を持たない。即ち、Δθがゼロであるとき、単相信号ｖ_１は、Ｐ軸成分のみを持つＰ軸上の信号となる。故に、算出部１６２にて算出される信号ｖ_ｐの値は、単相信号ｖ_１の振幅を表すこととなる。推定ユニット１１８Ａでは、算出部１６２にて算出される信号ｖ_ｐの値を振幅ＡＭＰ_ｅｓｔとして出力する。上述の説明から明らかなように、振幅ＡＭＰ_ｅｓｔは、単相信号ｖ_１の振幅（即ち、信号ｖ_１の振幅ＡＭＰ_ｖ１）の推定値を表している。

＜＜第３実施形態＞＞
　本発明の第３実施形態を説明する。第３実施形態は、第１及び第２実施形態を基礎とする実施形態であり、第３実施形態において特に述べない事項に関しては、矛盾無き限り、第１及び第２実施形態の記載が第３実施形態に適用される。図２０は、第１実施形態に係る電力変換システムの具体例である、第３実施形態に係る系統連系システムの概略構成図である。図２０では下側検出構成Ｋ_１が採用されているが、第３実施形態に係る系統連系システムに、検出構成Ｊ_１、Ｊ_２又はＫ_２を採用しても良い（図１（ａ）、図２又は図９参照）。図２０のインバータ制御回路（制御装置）２０３は、第１実施形態に係るインバータ制御回路３の具体例であり、制御回路３にて実現される任意の機能を実現可能である。制御回路２０３における任意の部位は、制御回路２０３にて得られた任意の情報（信号、指令値、検出値、推定値等）を自由に利用することができる。

　第３実施形態に係る系統連系システムは、直流電源１、単相インバータ２、電流センサ４、電圧検出センサ６、電圧検出センサ７及び直流電圧保持部Ｃ_ｄを有すると共に、負荷５５及び電力系統５０に接続され、それらの接続関係は第２実施形態で述べたとおりである。第３実施形態に係る系統連系システムには、単相インバータ２を制御するインバータ制御回路２０３が設けられている。制御回路２０３には、符号１１１、１１５～１１９及び２１２～２１４によって参照される各部位が備えられている。即ち、図１４の制御回路１０３から符号１１２～１１４にて参照される各部位を削除した後、代わりに符号２１２～２１４にて参照される各部位を制御回路１０３に設けることで制御回路２０３が得られる。図２０の系統連系システムには、系統連系装置が内在している。系統連系装置は、制御回路２０３を備え、更に、直流電源１、単相インバータ２、電流センサ４、電圧検出センサ６及び電圧検出センサ７の内、少なくとも１つを更に備えうる。その他、図２０に示される任意の部位が系統連系装置の構成要素に含まれる、と捉えることも可能である。

　制御回路２０３における直流電圧制御部１１１、電流検出／推定部１１５、ＰＷＭ回路１１６、ＢＰＦ１１７、推定ユニット１１８及び単独運転検出部１１９の構成及び動作は、第２実施形態で述べたそれらと同様である。但し、制御回路２０３における電流検出／推定部１１５は、信号ｉ_ｐ及びｉ_ｑの代わりに、電流検出／推定部１１５によって検出又は推定された出力電流値ｉ_Ｓを表す信号ｉ_ＳＤを出力する（図１５参照）。

　電流指令生成部２１２は、推定ユニット１１８からの推定値θ_ｅｓｔに基づいて、制御部１１１からの有効電流指令値ｉ_ｐ ^＊を出力電流指令値ｉ_Ｓ ^＊に変換する。指令値ｉ_Ｓ ^＊は、出力電流ｉ_Ｓの目標値として機能する正弦波電流指令値である。有効電流制御部２１３は、信号ｉ_ＳＤの値が指令値ｉ_Ｓ ^＊と一致するように、比例積分制御などを用いて電圧指令値ｖ_ＳＯ ^＊を算出する。指令値ｖ_ＳＯ ^＊は、（ｉ_ＳＤ－ｉ_Ｓ ^＊）をゼロにするために出力電圧ｖ_Ｓに追加すべき電圧量を表す。加算部２１４は、ＢＰＦ１１７からの信号値ｖ_Ｓ’に指令値ｖ_ＳＯ ^＊を加算することで（即ち“ｖ_Ｓ ^＊＝（ｖ_ＳＯ ^＊＋ｖ_Ｓ’）”に従って）電圧指令値ｖ_Ｓ ^＊を求め、求めた電圧指令値ｖ_Ｓ ^＊をＰＷＭ回路１１６に与える。

　尚、検出された電圧信号ｖ_Ｓ’を加算部２１４に与える代わりに、θ_ｅｓｔを用いて生成した電圧信号ｖ_Ｓ’’を加算部２１４に与えるようにしてもよい。即ち、加算部２１４は、ｖ_Ｓ ^＊＝（ｖ_ＳＯ ^＊＋ｖ_Ｓ’’）に従って電圧指令値ｖ_Ｓ ^＊を求めてもよい。ｖ_Ｓ’’は、θ_ｅｓｔと既知の公称電圧値（例えば２００ボルト）から求めた、出力電圧ｖ_Ｓの推定値である。加算部２１４は有効電流制御部２１３の構成要素に含まれている、と考えることも可能である。

＜＜第４実施形態＞＞
　本発明の第４実施形態を説明する。第４実施形態は第１実施形態を基礎とする実施形態であり、第４実施形態において特に述べない事項に関しては、第１実施形態の記載が第４実施形態にも適用される。第４実施形態に係る電力変換システムの概略構成図は、図１（ａ）又は図２と同じである。従って、第４実施形態に係る電力変換システムは、第１実施形態と同様、符号１～１０及びＣｄによって参照される各部位を備え、第４実施形態に係る電力変換システムでは、下側検出構成Ｊ_１又は上側検出構成Ｊ_２が採用される。但し、第４実施形態及び後述の第５～第７実施形態では、特に記述なき限り、電力変換システムに下側検出構成Ｊ_１が採用されていることを想定する。

　既に述べたように、下側検出構成Ｊ_１が採用された場合、区間IIにおいて対象電流値ｉ_ｄｃが出力電流値ｉ_Ｓと一致する（図６（ｂ）参照）。このため、制御回路３に設けられた電流検出部１２は、ｖ_Ｓ ^＊の如何に関わらず、区間IIにおいて電流センサ４の出力信号をサンプリングすることにより、対象電流値ｉ_ｄｃを出力電流値ｉ_Ｓとして検出することができる。第４実施形態に係る制御回路３は、電流検出部１２による出力電流ｉ_Ｓの検出結果に基づきアームＳＷ１～ＳＷ４のオン期間を定めるパルス幅を決定することでインバータ２を制御する。

　ｖ_Ｓ ^＊＞０の場合においては、区間IIだけでなく、区間I及びIIIにおいても出力電流ｉ_Ｓが電流センサ４に流れる（図６（ａ）及び（ｂ）参照）。故に、ｖ_Ｓ ^＊＞０の場合、電流センサ４の出力信号から出力電流ｉ_Ｓを検出することに対する時間的制約は比較的緩い。一方、ｖ_Ｓ ^＊＜０の場合においては、区間IIにおいてのみ出力電流ｉ_Ｓが電流センサ４に流れるため、上記の時間的制約は比較的厳しくなる。ｖ_Ｓ ^＊＜０の場合において区間IIの長さ（即ち、アームＳＷ４のオン期間を定めるパルス幅）が所定の基準時間Ｌ_ＴＨより短くなると、サンプリングに必要なＡ／Ｄ変換時間やリンギング（スイッチングに由来して生じる電流脈動）の収束時間を確保できなくなり、結果、電流センサ４の出力信号から出力電流ｉ_Ｓを検出することができなくなる。

　そこで、第４実施形態に係る制御回路３は、電流センサ４の出力信号から出力電流ｉ_Ｓが検出不能になることを防止するための機能、又は、電流センサ４の出力信号から出力電流ｉ_Ｓが検出不能になる期間において出力電流ｉ_Ｓを推定する機能を備える。前者の機能を実現する処理の例として、以下に第１及び第２特殊処理を示し、後者の機能を実現する処理を電流推定処理と呼ぶ。第１実施形態で述べたように、アームＳＷ４のオン期間を定めるパルス幅を、パルス幅ＯＮ_ＳＷ４と表記する。同様に、アームＳＷ１～ＳＷ３のオン期間を定めるパルス幅を、夫々、パルス幅ＯＮ_ＳＷ１～ＯＮ_ＳＷ３と表記する。

――第１特殊処理――
　第１特殊処理を説明する。第１特殊処理において、制御回路３は、各キャリア周期においてパルス幅ＯＮ_ＳＷ４が基準時間Ｌ_ＴＨ以上確保されるように、パルス幅ＯＮ_ＳＷ４に制限を設ける（具体的には下限を設ける）。即ち、第１特殊処理は、パルス幅ＯＮ_ＳＷ４の制限によって、各キャリア周期においてパルス幅ＯＮ_ＳＷ４を基準時間Ｌ_ＴＨ以上確保する処理である。第１特殊処理により、各キャリア周期において常にパルス幅ＯＮ_ＳＷ４が基準時間Ｌ_ＴＨを下回らないため、電流検出部１２は、各キャリア周期において常に区間II中の電流センサ４の出力信号から出力電流ｉ_Ｓを検出することが可能となる。基準時間Ｌ_ＴＨを、実験等を介して予め定めておくことができる。尚、下アームＳＷ４がオンのとき上アームＳＷ３はオフであるから、パルス幅ＯＮ_ＳＷ４に下限を設けることは、パルス幅ＯＮ_ＳＷ３に上限を設けることと等価であり、そのような上限及び下限を設ければ、出力電圧ｖ_Ｓの可変範囲に制限が加わる。

　上側検出構成Ｊ_２の採用時における第１特殊処理について説明する。上側検出構成Ｊ_２が採用されている場合、電流検出部１２は、区間IVにおいて電流センサ４の出力信号をサンプリングすることにより、対象電流値ｉ_ｄｃを出力電流値ｉ_Ｓとして検出することができる。より具体的には、上側検出構成Ｊ_２が採用されている場合、電流検出部１２は、各キャリア周期において、キャリア信号値ＣＳ_ＶＡＬが極小値をとるタイミングに電流センサ４の出力信号をサンプリングすることにより、キャリア信号値ＣＳ_ＶＡＬが極小値をとるタイミングにおける対象電流値ｉ_ｄｃを出力電流値ｉ_Ｓとして検出することができる。ｖ_Ｓ ^＊＜０の場合（図７（ａ）～（ｃ）参照）、区間IVだけでなく区間I及びIIIにおいても出力電流ｉ_Ｓが図２の電流センサ４に流れるため上記時間的制約は比較的緩いが、ｖ_Ｓ ^＊＞０の場合においては（図６（ａ）～（ｃ）参照）、
区間IVにおいてのみ出力電流ｉ_Ｓが図２の電流センサ４に流れるため上記時間的制約は比較的厳しくなる。

　故に、上側検出構成Ｊ_２が採用されている場合、第１特殊処理において、制御回路３は、各キャリア周期においてパルス幅ＯＮ_ＳＷ３が基準時間Ｌ_ＴＨ以上確保されるように、パルス幅ＯＮ_ＳＷ３に制限を設ける（具体的には下限を設ける）。結果、各キャリア周期において常にパルス幅ＯＮ_ＳＷ３が基準時間Ｌ_ＴＨを下回らないため、電流検出部１２は、各キャリア周期において常に区間IV中の図２の電流センサ４の出力信号から出力電流ｉ_Ｓを検出することが可能となる。パルス幅ＯＮ_ＳＷ３に下限を設けることは、パルス幅ＯＮ_ＳＷ４に上限を設けることと等価であり、そのような上限及び下限を設ければ、出力電圧ｖ_Ｓの可変範囲に制限が加わる。

　以下の説明では、説明の便宜上、下側検出構成Ｊ_１の採用時におけるパルス幅ＯＮ_ＳＷ４及び上側検出構成Ｊ_２の採用時におけるパルス幅ＯＮ_ＳＷ３の夫々を、対象パルス幅と呼ぶ。また、第１実施形態で述べたように、出力電流ｉ_Ｓの検出を行うために電流センサ４の出力信号のサンプリングを行うべきタイミングを対象タイミングと呼ぶ。対象タイミングは、下側検出構成Ｊ_１の採用時においてはキャリア信号値ＣＳ_ＶＡＬが極大値をとるタイミングであり、上側検出構成Ｊ_２の採用時においてはキャリア信号値ＣＳ_ＶＡＬが極小値をとるタイミングである。

　下側検出構成Ｊ_１及び上側検出構成Ｊ_２の何れが採用された場合においても、制御回路３は、例えば、インバータ２の出力電圧ｖ_Ｓの目標値である電圧指令値ｖ_Ｓ ^＊又は電圧指令値ｖ_Ｓ ^＊に基づく電圧指令値ｖ_ＳＢ ^＊（図４又は図５参照）に制限を加えることで（出力電圧ｖ_Ｓの振幅に上限を設けることで）、第１特殊処理を実現することができる。図２２（ａ）に示す如く、第１特殊処理を実行するパルス幅制限部３１が制御回路３に設けられていると考えることができる。

――第２特殊処理――
　第２特殊処理を説明する。第２特殊処理も、各キャリア周期において対象パルス幅を基準時間Ｌ_ＴＨ以上確保する処理である。但し、第１特殊処理では当該確保がパルス幅制限によって実現されるのに対し、第２特殊処理では、当該確保がキャリア周期又はキャリア周波数の制御によって実現される。即ち、第２特殊処理において、制御回路３は、各キャリア周期において対象パルス幅が基準時間Ｌ_ＴＨ以上確保されるように、キャリア周期を制御する（キャリア周波数を制御する）。キャリア周波数は、キャリア信号ＣＳの周波数であり、キャリア周期の逆数である。従って、キャリア周期の制御又は変更等は、キャリア周波数の制御又は変更等と等価である。キャリア周期の制御、拡大、縮小又は変更等は、キャリア周期の時間長さの制御、拡大、縮小又は変更等を意味する。図２２（ｂ）に示す如く、第２特殊処理を実行するキャリア制御部３２が、制御回路３（例えばＰＷＭ回路１１）に設けられていると考えることができる。

　図２３を参照して、具体的にキャリア周期の制御方法を説明する。キャリア周期を記号ＰＣＲにて表す。図２３は、キャリア周期ＰＣＲを制御するキャリア制御部３２の動作フローチャートである。ＰＷＭ回路１１は、ステップＳ１１～Ｓ１７の実行中に定められたキャリア周期ＰＣＲを持つキャリア信号ＣＳを生成し、上述の方法に従って、各アームに対するＰＷＭ信号を生成する。

　まずステップＳ１１において、キャリア制御部３２は、キャリア周期ＰＣＲに所定の基準周期ＰＣＲ_ＲＥＦを設定する。続くステップＳ１２において、キャリア制御部３２は電流検出可否判定処理を行う。キャリア制御部３２によって実行される電流検出可否判定処理は、第１実施形態で述べたそれと同様のものであって良い。上述したように、電流検出可否判定処理は、現時点が検出可能期間と検出不可期間の何れに属するのかを判定する処理である。説明の具体化のため、この判定を成すタイミングを注目タイミングと呼ぶ。尚、電流検出可否判定処理は、後述のスイッチ部１３２Ｂ（図２７参照）においても実行される。

　電流検出可否判定処理において、キャリア制御部３２又はスイッチ部１３２Ｂは、注目タイミングにおける電圧指令値ｖ_Ｓ ^＊（又は、注目タイミングにおける電圧指令値ｖ_Ｓ ^＊の元になる値）と、注目タイミングにおけるキャリア周期ＰＣＲ（又はキャリア周波数）とに基づき、注目タイミングにおける電圧指令値ｖ_Ｓ ^＊及びキャリア周期ＰＣＲを用いたときに得られるべき対象パルス幅を、判定パルス幅として求める。そして、キャリア制御部３２又はスイッチ部１３２Ｂは、判定パルス幅が基準時間Ｌ_ＴＨ以上であるならば注目タイミングは検出可能期間に属していると判断することができ、判定パルス幅が基準時間Ｌ_ＴＨ未満であるならば注目タイミングは検出不可期間に属していると判断することができる。

　電流検出可否判定処理の結果は、ステップＳ１３に利用される。注目タイミングが検出不可期間に属している場合には、ステップＳ１３からステップＳ１４への移行が発生し、注目タイミングが検出可能期間に属している場合には、ステップＳ１３からステップＳ１５への移行が発生する。

　ステップＳ１４において、キャリア制御部３２は、注目タイミングが検出可能期間に属するようにキャリア周期ＰＣＲを拡大し（即ち、キャリア周波数を減少させ）、その後、ステップＳ１２に戻る。キャリア周期ＰＣＲに上限を設けておくようにしても良い。この場合、第１特殊処理を組み合わせて実行しても良い。即ち例えば、キャリア周期ＰＣＲを上限の周期に設定しても注目タイミングが検出不可期間に属すると判断される場合、第１特殊処理によるパルス幅制限によって対象パルス幅を基準時間Ｌ_ＴＨ以上確保するようにしてもよい。

　ステップＳ１５において、“ＰＣＲ＞ＰＣＲ_ＲＥＦ”の成否が判定される。そして、注目タイミングにおけるキャリア周期ＰＣＲが基準周期ＰＣＲ_ＲＥＦよりも大きければステップＳ１５からステップＳ１６への移行が発生し、そうでなければ、ステップＳ１２に戻る。ステップＳ１６において、キャリア制御部３２は、注目タイミングにおける電圧指令値ｖ_Ｓ ^＊及びキャリア周期ＰＣＲに基づき、注目タイミングが検出可能期間に属するという条件を満たしたままキャリア周期ＰＣＲを縮小可能か否かを判断する。縮小不可と判断した場合にはステップＳ１６からステップＳ１２に直接戻るが、縮小可能と判断した場合には、ステップＳ１７においてキャリア周期ＰＣＲを縮小してから（即ち、キャリア周波数を増大させてから）ステップＳ１２に戻る。ステップＳ１７におけるキャリア周期ＰＣＲの縮小は、注目タイミングが検出可能期間に属するという条件を満たした上で実行され、縮小後のキャリア周期ＰＣＲの下限は基準周期ＰＣＲ_ＲＥＦである。

　上述したような第２特殊処理によれば、或いは、第１及び第２特殊処理の組み合わせによれば、各キャリア周期において常に対象パルス幅が基準時間Ｌ_ＴＨを下回らないため、電流検出部１２は、各キャリア周期において常に電流センサ４の出力信号から出力電流ｉ_Ｓを検出することが可能となる。また、第１特殊処理によるパルス幅制限は出力電圧ｖ_Ｓの可変範囲の縮小を招くが、第２特殊処理を用いれば、このような縮小は無くなる又は軽減される。

――電流推定処理――
　電流推定処理では、パルス幅の制限等を設けず、注目タイミングが検出不可期間である場合に、過去の検出電流情報を用いて出力電流ｉ_Ｓを推定する。電流推定処理を利用すれば、パルス幅制限に起因する、出力電圧ｖ_Ｓの可変範囲縮小を回避することができる。本実施形態に係る電流推定処理の方法は、上述の何れかの実施形態で述べたそれと同じであっても良い。電流推定処理の内容は、後述の他の実施形態においても詳説される。

　何れにせよ、本実施形態（及び後述の各実施形態）では、電流センサを比較的安価なシャント抵抗にて形成することができ且つ単一の電流センサにて単相インバータの出力電流検出が可能となるため、図２１の構成及び国際公開ＷＯ２００７／０８３４８６号パンフレットに記載の構成と比べて、システム全体のコストを削減することが可能となる。電流センサを１つにまで削減したことに伴って生じうる問題は、第１特殊処理、第２特殊処理又は電流推定処理により解決できる。特に、第２特殊処理又は電流推定処理を用いた場合には、第１特殊処理を用いた場合と比べて、出力電圧ｖ_Ｓの可変範囲を拡大することができる。

　出力電圧ｖ_Ｓの上限設定などで実現される第１特殊処理は、上記第２従来方法では発生するような電流波形歪みを伴わないし、第２特殊処理及び電流推定処理も、当然、そのような電流波形歪みを伴わない。故に、本実施形態の技術を系統連系に利用した場合、系統連系に関するガイドラインの基準を満たしやすくなる（本実施形態の技術を系統連系に利用した具体的構成は、他の実施形態にて後述される）。

＜＜第５実施形態＞＞
　本発明の第５実施形態を説明する。第５実施形態は、第１、第２及び第４実施形態を基礎とする実施形態であり、第５実施形態において特に述べない事項に関しては、矛盾無き限り、第１、第２及び第４実施形態の記載が第５実施形態に適用される。図２４は、第１又は第４実施形態に係る電力変換システムの具体例である、第５実施形態に係る系統連系システムの概略構成図である。図２４では下側検出構成Ｊ_１が採用されているが、第５実施形態に係る系統連系システムに上側検出構成Ｊ_２を採用しても良い。

　図２４のＰＷＭ回路１１６及び電流検出部１１５Ａは、夫々、図１（ａ）のＰＷＭ回路１１及び電流検出部１２が実現する機能と同等の機能を実現する。図２４のインバータ制御回路（制御装置）１０３Ａは、図１（ａ）のインバータ制御回路３の具体例であり、制御回路３にて実現される任意の機能を実現可能である。制御回路１０３Ａにおける任意の部位は、制御回路１０３Ａにて得られた任意の情報（信号、指令値、検出値、推定値等）を自由に利用することができる。第５実施形態では、第１及び第２特殊処理の何れか一方が実行されることで、各キャリア周期において常に対象パルス幅が基準時間Ｌ_ＴＨ以上になっているものとする。

　第５実施形態に係る系統連系システムは、第１又は第４実施形態で述べた直流電源１、単相インバータ２、電流センサ４、電圧検出センサ６、電圧検出センサ７及び直流電圧保持部Ｃ_ｄを有すると共に、単相インバータ２を制御するインバータ制御回路１０３Ａを有し、負荷５５と単相の交流電力を出力する電力系統５０とに接続されている。制御回路１０３Ａには、符号１１１～１１４、１１５Ａ及び１１６～１１９によって参照される各部位が備えられている。図２４の系統連系システムには、系統連系装置が内在している。系統連系装置は、制御回路１０３Ａを備え、更に、直流電源１、単相インバータ２、電流センサ４、電圧検出センサ６及び電圧検出センサ７の内、少なくとも１つを更に備えうる。その他、図２４に示される任意の部位が系統連系装置の構成要素に含まれる、と捉えることも可能である。

　制御回路１０３Ａにおいて符号１１１～１１４及び１１６～１１９によって参照される各部位の構成及び動作は、第２実施形態（図１４参照）で述べたそれらと同じである。従って例えば、図２４の推定ユニット１１８として、図１９の推定ユニット１１８Ａを用いることもできる。以下、第２実施形態に係る系統連系システム（図１４）と第５実施形態に係る系統連系システム（図２４）との相違点に特に注目し、相違点に注目した説明を行う。第５実施形態において特に述べない事項に関しては、矛盾無き限り、第２実施形態の記載を第５実施形態に適用することができるが、この適用の際、第２実施形態における“制御回路１０３”及び“電流検出／推定部１１５”は、夫々、第５実施形態において“制御回路１０３Ａ”及び“電流検出部１１５Ａ”に読み替えられる。

　電流センサ４は、検出した対象電流ｉ_ｄｃの電流値を表す信号、即ち対象電流信号ｉ_ｄｃを電流検出部１１５Ａに伝達する。電流検出部１１５Ａは、各キャリア周期において、対象タイミングで電流センサ４の出力信号をサンプリングすることにより、対象タイミングにおける対象電流値ｉ_ｄｃを出力電流値ｉ_Ｓとして検出する。図２４の系統連系システムでは下側検出構成Ｊ_１が採用されているため、対象タイミングはキャリア信号値ＣＳ_ＶＡＬが極大値をとるタイミングである。系統連系システムに上側検出構成Ｊ_２を採用した場合においては、対象タイミングはキャリア信号値ＣＳ_ＶＡＬが極小値をとるタイミングである。

　単相インバータ２の出力電流は有効電流と無効電流から形成される。電流検出部１１５Ａは、図１４の電流検出／推定部１１５と同様、座標変換部としての機能も有し、推定ユニット１１８からの位相θ_ｅｓｔに基づき、検出した出力電流ｉ_Ｓから出力電流ｉ_Ｓを形成する有効電流及び無効電流を算出し、有効電流の電流値を信号値として有する有効電流信号ｉ_ｐ及び無効電流の電流値を信号値として有する無効電流信号ｉ_ｑを生成する。

　上述したように、第５実施形態では、第１及び第２特殊処理の何れか一方が実行される。このため、制御回路１０３Ａには、パルス幅制限部３１及びキャリア制御部３２の少なくとも一方が含まれていると考えることができる（図２２（ａ）及び（ｂ）参照）。

　制御回路１０３Ａにパルス幅制限部３１を含める場合の動作について説明を加える。出力電圧ｖ_Ｓの振幅に上限を設けることで対象パルス幅に制限を加えることができる。このため、パルス幅制限部３１は、出力電圧ｖ_Ｓの振幅が所定の上限振幅を上回らないように電圧指令値ｖ_Ｓ ^＊に制限を設け、これによって、第１特殊処理における対象パルス幅の制限を実現しても良い。

　一方、出力電圧ｖ_Ｓが一定であっても直流電圧Ｅ_ｄが変化すれば対象パルス幅（図２４の構成においてパルス幅ＯＮ_ＳＷ４）は変化する。即ち、出力電圧ｖ_Ｓが一定であっても、直流電圧Ｅ_ｄが比較的高ければパルス幅ＯＮ_ＳＷ４は比較的長くなり、直流電圧Ｅ_ｄが比較的低ければパルス幅ＯＮ_ＳＷ４は比較的短くなる。このため、パルス幅制限部３１は、電圧指令値ｖ_Ｓ ^＊ではなく指令値Ｅ_ｄ ^＊に制限を設けても良い。即ち、パルス幅制限部３１は、指令値Ｅ_ｄ ^＊が所定の下限値を下回らないように指令値Ｅ_ｄ ^＊に制限を設け、これによって、第１特殊処理における対象パルス幅の制限を実現しても良い。例えば、太陽電池の動作電圧が低い場合や、太陽電池の内部抵抗における電圧降下の増大により直流電圧Ｅ_ｄが低くなった場合などにおいて、上述の指令値Ｅ_ｄ ^＊の制限を実行すると良い。直流電源１が蓄電池である場合も同様である。即ち例えば、蓄電池の残量が少なくなって蓄電池の動作電圧（蓄電池の出力電圧）が低くなった場合や、蓄電池の内部抵抗における電圧降下の増大により直流電圧Ｅ_ｄが低くなった場合などにおいて、上述の指令値Ｅ_ｄ ^＊の制限を実行すると良い。

　太陽電池又は蓄電池の出力電力の増大は、太陽電池又は蓄電池の内部抵抗における電圧降下の増大を招く。一方で、太陽電池又は蓄電池の出力電力の増大は、指令値ｉ_ｐ ^＊の増大に相当する。このため、パルス幅制限部３１は、指令値ｖ_Ｓ ^＊及びＥ_ｄ ^＊ではなく指令値ｉ_ｐ ^＊に制限を設けても良い。即ち、パルス幅制限部３１は、指令値ｉ_ｐ ^＊が所定の上限値を上回らないように指令値ｉ_ｐ ^＊に制限を設け、これによって、第１特殊処理における対象パルス幅の制限を実現しても良い。

　指令値ｖ_Ｓ ^＊、Ｅ_ｄ ^＊又はｉ_ｐ ^＊に制限を設けることは、第１特殊処理における対象パルス幅の制限を実現するための手段であると考えることができる。対象パルス幅の制限を実現するために成すことのできる、電圧指令値ｖ_Ｓ ^＊に対する制限は、インバータ２の出力電力（又は出力電圧）に対する制限に属し、電流指令値ｉ_ｐ ^＊に対する制限は、インバータ２の出力電力（又は出力電流）に対する制限に属し、指令値Ｅ_ｄ ^＊に対する制限は、直流電源１の出力電圧に対する制限に属する。これらの制限は、上記第２従来方法では発生するような電流波形歪みを伴わない。

――電流検出部の構成例――
　次に、電流検出部１１５Ａの内部構成例を説明する。図２５は、電流検出部１１５Ａの内部ブロック図の例である。図２５の電流検出部１１５Ａは、符号１３１、１３２Ａ及び１３３によって参照される各部位を備える。

　図２５のＡ／Ｄ変換部１３１は、図１５のそれと同じものである。従って、図２５のＡ／Ｄ変換部１３１は、各キャリア周期において、対象タイミングに電流センサ４の出力信号をサンプリングする。サンプリングされた電流センサ４の出力信号の値、即ち、サンプリングされた対象電流値ｉ_ｄｃを、記号ｉ_ｄｃＳにて表す。スイッチ部１３２Ａは、電流値ｉ_ｄｃＳを信号値として有する信号を信号ｉ_ＳＤとして出力する。即ち、第５実施形態において、信号ｉ_ｄｃＳと信号ｉ_ＳＤは全く同じものである。スイッチ部１３２Ａは、第５実施形態と後述の第７実施形態（図２７参照）との関係を分かり易くするために便宜上導入されたものであり、実際には、スイッチ部１３２Ａは割愛可能である。

　信号ｉ_ＳＤの値は、電流検出部１１５Ａによって検出された出力電流値ｉ_Ｓに相当する。信号ｉ_ＳＤは、単相信号として、フィルタ１４１及びベクトル成分算出部１４２から成る座標変換部１３３に入力される。図２５に示される記号ｉ_１（＝ｉ_ＳＤ）及びｉ_２の意義は、第２実施形態で述べた通りである。図２５の座標変換部１３３は、図１５のそれと同じものであり、図２５のフィルタ１４１及びベクトル成分算出部１４２にて実行可能な具体的演算動作も、第２実施形態で述べたものと同様である。図２５のベクトル成分算出部１４２として、図１７のベクトル成分算出部１４２Ａを用いることもできる。算出部１４２によって求められた信号ｉ_ｐ及びｉ_ｑは、有効電流信号ｉ_ｐ及び無効電流信号ｉ_ｑとして電流検出部１１５Ａから出力される。第２実施形態でも述べたように、座標変換部１３３は、ｉ_ｐ及びｉ_ｑを直交２成分として持つベクトル信号（図１６（ａ）のベクトル６３０を表す信号）を、電流センサ４の出力信号に基づいて生成するベクトル信号生成部として機能する。

＜＜第６実施形態＞＞
　本発明の第６実施形態を説明する。第６実施形態は、第１～第５実施形態を基礎とする実施形態であり、第６実施形態において特に述べない事項に関しては、矛盾無き限り、第１～第５実施形態の記載が第６実施形態に適用される。図２６は、第１又は第４実施形態に係る電力変換システムの具体例である、第６実施形態に係る系統連系システムの概略構成図である。図２６では下側検出構成Ｊ_１が採用されているが、第６実施形態に係る系統連系システムに上側検出構成Ｊ_２を採用しても良い。図２６のインバータ制御回路（制御装置）２０３Ａは、図１（ａ）のインバータ制御回路３の具体例であり、制御回路３にて実現される任意の機能を実現可能である。制御回路２０３Ａにおける任意の部位は、制御回路２０３Ａにて得られた任意の情報（信号、指令値、検出値、推定値等）を自由に利用することができる。第６実施形態では、第１及び第２特殊処理の何れか一方が実行されることで、各キャリア周期において常に対象パルス幅が基準時間Ｌ_ＴＨ以上になっているものとする。このため、制御回路２０３Ａには、パルス幅制限部３１及びキャリア制御部３２の少なくとも一方が含まれていると考えることができる（図２２（ａ）及び（ｂ）参照）。

　第６実施形態に係る系統連系システムは、直流電源１、単相インバータ２、電流センサ４、電圧検出センサ６、電圧検出センサ７及び直流電圧保持部Ｃ_ｄを有すると共に、負荷５５及び電力系統５０に接続され、それらの接続関係は第１～第５実施形態で述べたとおりである。第６実施形態に係る系統連系システムには、単相インバータ２を制御するインバータ制御回路２０３Ａが設けられている。制御回路２０３Ａには、符号１１１、１１５Ａ、１１６～１１９及び２１２～２１４によって参照される各部位が備えられている。即ち、図２４の制御回路１０３Ａから符号１１２～１１４にて参照される各部位を削除した後、代わりに符号２１２～２１４にて参照される各部位を制御回路１０３Ａに設けることで制御回路２０３Ａが得られる。図２６の系統連系システムには、系統連系装置が内在している。系統連系装置は、制御回路２０３Ａを備え、更に、直流電源１、単相インバータ２、電流センサ４、電圧検出センサ６及び電圧検出センサ７の内、少なくとも１つを更に備えうる。その他、図２６に示される任意の部位が系統連系装置の構成要素に含まれる、と捉えることも可能である。

　制御回路２０３Ａにおける電流検出部１１５Ａの構成及び動作は、第５実施形態で述べたそれらと同様である。但し、制御回路２０３Ａにおける電流検出部１１５Ａは、第３実施形態に係る電流検出／推定部１１５（図２０参照）と同様、信号ｉ_ｐ及びｉ_ｑの代わりに、電流検出部１１５Ａによって検出された出力電流値ｉ_Ｓを表す信号ｉ_ＳＤを出力する（図２５も参照）。電流検出部１１５Ａを除き、制御回路２０３Ａの内部構成及び動作は、図２０の制御回路２０３のそれらと同様である。

＜＜第７実施形態＞＞
　本発明の第７実施形態を説明する。第７実施形態では、第４実施形態で述べた電流推定処理を第５及び第６実施形態に適用したときの構成及び動作を説明する。第７実施形態で述べた事項は、第５又は第６実施形態と組み合わせて実施される。但し、第７実施形態では、第１及び第２特殊処理が成されていないことを想定する。このため、任意の時点は、上述の検出可能期間及び検出不可期間のどちらかに属しうる。

　図２７に、電流推定処理を実行可能な電流検出部１１５Ｂの内部ブロック図を示す。電流検出部１１５Ｂを、電流検出／推定部と呼ぶこともできる。電流検出部１１５Ｂを、図２４又は図２６の電流検出部１１５Ａとして利用することができる。電流検出部１１５Ｂは、図２５に示すものと同じＡ／Ｄ変換部１３１及び座標変換部１３３と、切換処理部としてのスイッチ部１３２Ｂと、推定演算部１３４と、を有する。

　第７実施形態に係るＡ／Ｄ変換部１３１は、各キャリア周期において電流センサ４の出力信号をサンプリングすることで電流値ｉ_ｄｃＳを得る。スイッチ部１３２Ｂには、Ａ／Ｄ変換部１３１からの検出電流値ｉ_ｄｃＳと、推定演算部１３４からの推定電流値ｉ_Ｓｅｓｔが入力される。電流値ｉ_Ｓｅｓｔは、出力電流ｉ_Ｓの推定値である。

　切換処理部としてのスイッチ部１３２Ｂは、第１又は第４実施形態で述べた電流検出可否判定処理（図２３参照）を実行することで、現時点（注目タイミング）が検出可能期間と検出不可期間の何れに属するのかを判定し、判定結果に基づいて、検出電流値ｉ_ｄｃＳ及び推定電流値ｉ_Ｓｅｓｔの一方を選択出力する。スイッチ部１３２Ｂは、現時点としての注目タイミングが検出可能期間に属していると判断した場合には、検出電流値ｉ_ｄｃＳを電流値ｉ_ＳＤとして出力し、注目タイミングが検出不可期間に属していると判断した場合には、推定電流値ｉ_Ｓｅｓｔを電流値ｉ_ＳＤとして出力する。

　スイッチ部１３２Ｂから出力された電流値ｉ_ＳＤは、図２６の電流検出部１１５Ａから出力される電流値ｉ_ＳＤとして機能する。一方で、スイッチ部１３２Ｂから出力された電流値ｉ_ＳＤを信号値として有する信号ｉ_ＳＤは、単相信号として座標変換部１３３に入力される。座標変換部１３３は、第２及び第５実施形態で述べたように、信号ｉ_ＳＤと推定値θ_ｅｓｔから信号ｉ_ｐ及びｉ_ｑを生成する。座標変換部１３３にて生成された信号ｉ_ｐ及びｉ_ｑは、図２４の電流検出部１１５Ａから出力される信号ｉ_ｐ及びｉ_ｑとして機能する。一方で、座標変換部１３３にて生成された信号ｉ_ｐ及びｉ_ｑは、推定演算部１３４に入力される。

　図２７の推定演算部１３４は、図１５のそれと同じものであり、上述した方法により推定電流値ｉ_Ｓｅｓｔを求める。第２実施形態と同様、Ａ／Ｄ変換部１３１において第ｉ回目のサンプリングが行われる時刻を第ｉ時刻と呼び、第ｉ時刻における電流値ｉ_ｄｃＳ、ｉ_ＳＤ及びｉ_Ｓｅｓｔを、それぞれ記号ｉ_ｄｃＳ［ｉ］、ｉ_ＳＤ［ｉ］及びｉ_Ｓｅｓｔ［ｉ］にて表す（ｉは整数）。第ｉ時刻は検出可能期間又は検出不可期間に属しうる。第７実施形態において、第ｉ時刻が検出可能期間に属している場合には、ｉ_ＳＤ［ｉ］＝ｉ_ｄｃＳ［ｉ］であり、第ｉ時刻が検出不可期間に属している場合には、ｉ_ＳＤ［ｉ］＝ｉ_Ｓｅｓｔ［ｉ］である。

　推定演算部１３４は、出力値ｉ_ＳＤ［ｉ－１］及び第（ｉ－１）時刻より前のスイッチ部１３２Ｂの出力値ｉ_ＳＤを反映した信号ｉ_ｐ及びｉ_ｑを用いて推定電流値ｉ_Ｓｅｓｔ［ｉ］を求める。従って、出力値ｉ_ＳＤ［ｉ－１］及び第（ｉ－１）時刻より前のスイッチ部１３２Ｂの出力値ｉ_ＳＤが、ｉ_ｄｃＳ［ｉ－１］及び第（ｉ－１）時刻より前のＡ／Ｄ変換部１３１の出力値ｉ_ｄｃＳであるならば、推定演算部１３４は、第ｉ時刻よりも過去の検出電流値ｉ_ｄｃＳを用いて、第ｉ時刻における出力電流ｉ_Ｓの推定値（即ちｉ_Ｓｅｓｔ［ｉ］）を求めることになる。換言すれば、推定演算部１３４は、第ｉ時刻よりも過去の検出電流値ｉ_ｄｃＳに基づくＰＱ座標系上のベクトル信号を用いて、第ｉ時刻における出力電流ｉ_Ｓの推定値（即ちｉ_Ｓｅｓｔ［ｉ］）を求める。

　推定演算部１３４が利用するＰＱ座標系上のベクトル信号とは、ｉ_ｐ及びｉ_ｑを直交２成分として持つベクトル信号であり、座標変換部１３３は、当該ベクトル信号を電流センサ４の出力信号から生成するベクトル信号生成部として機能する。電流検出部１１５Ｂは、検出可能期間においては電流センサ４の出力信号から出力電流ｉ_Ｓをｉ_ＳＤとして検出するが、検出不可期間においては、検出不可期間よりも前の検出可能期間中の検出電流値ｉ_ｄｃＳに基づくベクトル信号を用いて出力電流ｉ_Ｓを推定し、推定結果をｉ_ＳＤとして出力する。

　図２８の波形６６１～６６５は、夫々、直流電圧Ｅ_ｄが比較的高い場合における信号ｉ_ｄｃ、ｉ_ｄｃＳ、ｉ_ｐ、ｉ_ｑ及びｉ_Ｓｅｓｔの波形を表している。図２９の波形６７１～６７５は、夫々、直流電圧Ｅ_ｄが比較的低い場合における信号ｉ_ｄｃ、ｉ_ｄｃＳ、ｉ_ｐ、ｉ_ｑ及びｉ_Ｓｅｓｔの波形を表している。直流電圧Ｅ_ｄが比較的高く、電流検出に必要な対象パルス幅が確保できている場合には、図２８に示す如く常に電流検出が可能である。一方、直流電圧Ｅ_ｄが低下すると、図２９に示すように、検出不可期間（図２９の信号波形６７２において正弦波が崩れている部分に相当）が発生する。検出不可期間において信号波形６７５に対応する推定信号ｉ_Ｓｅｓｔを利用することで、単相インバータ２に対する安定的な制御を維持することができる。尚、図２９は、第１及び第２特殊処理を利用しない場合におけるシミュレーション結果を表しており、第１及び／又は第２特殊処理を利用すれば、図２９に示すような検出不可期間の発生が回避される。

　＜＜変形等＞＞
　本発明の実施形態は、特許請求の範囲に示された技術的思想の範囲内において、適宜、種々の変更が可能である。以上の実施形態は、あくまでも、本発明の実施形態の例であって、本発明ないし各構成要件の用語の意義は、以上の実施形態に記載されたものに制限されるものではない。上述の説明文中に示した具体的な数値は、単なる例示であって、当然の如く、それらを様々な数値に変更することができる。上述の実施形態に適用可能な注釈事項として、以下に、注釈１～注釈４を記す。各注釈に記載した内容は、矛盾なき限り、任意に組み合わせることが可能である。

［注釈１］
　各実施形態において、導出されるべき全ての値（θ_ｅｓｔ、ｉ_ｐ等）の導出方法は任意である。即ち例えば、それらを、演算によって導出するようにしてもよいし、予め設定しておいたテーブルデータから導出するようにしてもよい。

［注釈２］
　各実施形態における演算動作を行う任意の部位を、ソフトウェアによって、或いは、ハードウェアによって、或いは、ソフトウェアとハードウェアの組み合わせによって形成することができる。

［注釈３］
　第１～第３実施形態に関し、例えば、以下のように考えることができる。第１、第２又は第３実施形態に係るインバータ制御回路３、１０３又は２０３は、電流検出部１２又は電流推定部２１によって或いは電流検出／推定部１１５によって検出又は推定された出力電流ｉ_Ｓに基づき、単相インバータ２を制御する主制御部を備えていると考えてもよい。主制御部による制御は、単相インバータ２の出力電圧に対する制御であると共に単相インバータ２の出力電流に対する制御でもある。インバータ制御回路３における主制御部は、制御回路３における電流検出部１２及び電流推定部２１以外の部分であると考えても良い。インバータ制御回路１０３又は２０３における主制御部は、制御回路１０３又は２０３における電流検出／推定部１１５以外の部分であると考えても良い。

　第１～第３実施形態における各主制御部は、電流検出／推定部１１５の検出又は推定結果に基づいて（或いは電流検出部１２又は電流推定部２１の検出又は推定結果に基づいて）、即ち信号ｉ_ｐ及びｉ_ｑに基づいて、又は、信号ｉ_ＳＤに基づいて、電圧指令値ｖ_Ｓ ^＊を生成する電圧指令値生成部を備えている、と考えても良い。インバータ制御回路１０３における電圧指令値生成部は、制御部１１２及び１１３並びに変換部１１４を構成要素として含み、更に制御部１１１及び推定ユニット１１８の少なくとも一方を構成要素として含みうる。インバータ制御回路２０３における電圧指令値生成部は、制御部２１３及び加算部２１４を構成要素として含み、更に、制御部１１１、生成部２１２及び推定ユニット１１８の何れか又は全部を構成要素として含みうる。

　第４～第７実施形態に関し、例えば、以下のように考えることができる。図１（ａ）、図２４又は図２６のインバータ制御回路３、１０３Ａ又は２０３Ａは、電流検出部１２、１１５Ａ又は１１５Ｂによって検出又は推定された出力電流ｉ_Ｓに基づき、単相インバータ２を制御する主制御部を備えていると考えてもよい。主制御部による制御は、単相インバータ２の出力電圧に対する制御であると共に単相インバータ２の出力電流に対する制御でもある。インバータ制御回路３における主制御部は、制御回路３における電流検出部１２以外の部分であると考えても良い。インバータ制御回路１０３Ａ又は２０３Ａにおける主制御部は、制御回路１０３Ａ又は２０３Ａにおける電流検出部１１５Ａ（又は１１５Ｂ）以外の部分であると考えても良い。

　第４～第７実施形態における各主制御部は、電流検出部（１２、１１５Ａ又は１１５Ｂ）の検出結果、即ち信号ｉ_ｐ及びｉ_ｑに基づいて、又は、信号ｉ_ＳＤに基づいて、電圧指令値ｖ_Ｓ ^＊を生成する電圧指令値生成部を備えている、と考えても良い。インバータ制御回路１０３Ａにおける電圧指令値生成部は、制御部１１２及び１１３並びに変換部１１４を構成要素として含み、更に制御部１１１及び推定ユニット１１８の少なくとも一方を構成要素として含みうる。インバータ制御回路２０３Ａにおける電圧指令値生成部は、制御部２１３及び加算部２１４を構成要素として含み、更に、制御部１１１、生成部２１２及び推定ユニット１１８の何れか又は全部を構成要素として含みうる。

　第４実施形態において、電流検出可否判定処理が、図２２（ｂ）のキャリア制御部３２又は図２７のスイッチ部１３２Ｂにて実行される例を上述したが、電流検出部１２若しくは１１５Ｂ内に、又は、インバータ制御回路３、１０３Ａ若しくは２０３Ａ内に、電流検出可否判定処理を成す判定処理部が別途設けられていると考えても構わない。また、出力電流ｉ_Ｓを推定する（即ち、ｉ_Ｓｅｓｔを算出する）電流推定部としての推定演算部１３４が、インバータ制御回路３、１０３Ａ及び２０３Ａの内部であって且つ電流検出部１１５Ｂの外部に設けられていると考えても良い。

［注釈４］
　本明細書及び図面において下記の点に留意すべきである。上記の数と表記した墨付きかっこ内の式（式（Ｂ－１ｂ）等）の記述又は図面において、所謂下付き文字として表現されているギリシャ文字（α、βを含む）は、それらの墨付きかっこ外において、下付き文字でない標準文字として表記されうる。このようなギリシャ文字における下付き文字と標準文字との相違は、日本国の電子出願用ソフトウェアが実行したフォント変換によって生じたものであり、本明細書を読むに当たり、その相違は適宜無視されるべきである。

　　１　直流電源
　　２　単相インバータ
　　３、１０３、２０３、１０３Ａ、２０３Ａ　インバータ制御回路
　　４　電流センサ
　　６、７　電圧検出センサ
　１０　負荷
　１２　電流検出部
　２１　電流推定部
１１５　電流検出／推定部
１１５Ａ、１１５Ｂ　電流検出部
１３１　Ａ／Ｄ変換部
１３２、１３２Ａ、１３２Ｂ　スイッチ部
１３３　座標変換部
１３４　推定演算部
１４１　フィルタ
１４２　ベクトル成分算出部

Claims

　電力変換制御装置であって、
　直流電力を出力する直流電源を経由することなく、複数のスイッチング素子の内の特定のスイッチング素子と前記特定のスイッチング素子及び前記直流電源を接続する配線の一部とを経由して流れる第１電流、又は、前記直流電源及び単相の電力変換回路間に流れる第２電流を、電流センサにより検出し、前記電流センサの検出結果から前記電力変換回路の出力電流を検出する電流検出部と、
　検出された前記出力電流に基づいて前記電力変換回路を制御する制御部と、を備え、
　前記直流電力を前記複数のスイッチング素子を用いて交流電力に変換する前記電力変換回路に接続された
ことを特徴とする電力変換制御装置。
　前記電流センサは単一の電流センサから成り、
　前記電流検出部は、前記第１電流を前記電流センサにより検出し、前記電流センサの検出結果から前記電力変換回路の出力電流を検出する
ことを特徴とする請求項１に記載の電力変換制御装置。
　各スイッチング素子は、キャリア周期にて周期的にオン及びオフを繰り返し、
　前記制御部は、前記電流検出部の検出結果に基づいて各スイッチング素子のオン期間を定めるパルス幅を決定することにより前記電力変換回路を制御し、各キャリア周期において前記特定のスイッチング素子のパルス幅が所定時間以上確保されるように、前記特定のスイッチング素子のパルス幅に制限を加える
ことを特徴とする請求項２に記載の電力変換制御装置。
　前記制御部は、前記電力変換回路の出力電力又は前記直流電源から出力される直流電圧に制限を加えることによって、前記パルス幅に対する前記制限を実現する
ことを特徴とする請求項３に記載の電力変換制御装置。
　各スイッチング素子は、キャリア周期にて周期的にオン及びオフを繰り返し、
　前記制御部は、前記電流検出部の検出結果に基づいて各スイッチング素子のオン期間を定めるパルス幅を決定することにより前記電力変換回路を制御し、各キャリア周期において前記特定のスイッチング素子のパルス幅が所定時間以上確保されるように、前記キャリア周期を制御する
ことを特徴とする請求項２に記載の電力変換制御装置。
　前記電流検出部は、前記電流センサの検出結果を表す前記電流センサの出力信号に基づき回転座標系上のベクトル信号を生成するベクトル信号生成部を備え、前記電流センサの出力信号と前記ベクトル信号とに基づき前記出力電流を検出又は推定する
ことを特徴とする請求項２に記載の電力変換制御装置。
　前記電流検出部は、前記電流センサの出力信号から前記出力電流を検出できない期間において、前記ベクトル信号に基づき前記出力電流を推定する
ことを特徴とする請求項６に記載の電力変換制御装置。
　前記複数のスイッチング素子は、互いに並列接続された第１及び第２アーム群を有し、各アーム群は、前記直流電源の正側に接続された上アームと前記直流電源の負側に接続された下アームとを直列接続して形成され、
　前記電流センサは、
　前記直流電源と各下アームとを接続する配線上であって且つ前記第１アーム群の前記下アームと前記第２アーム群の前記下アームとの間に設けられる、或いは、
　前記直流電源と各上アームとを接続する配線上であって且つ前記第１アーム群の前記上アームと前記第２アーム群の前記上アームとの間に設けられる
ことを特徴とする請求項２～請求項７の何れかに記載の電力変換制御装置。
　前記電流センサの検出結果を表す前記電流センサの出力信号から前記出力電流を検出できない期間において、前記期間よりも前に得られた前記電流センサの出力信号に基づき前記出力電流を推定する電流推定部を更に備え、
　前記制御部は、検出又は推定された前記出力電流に基づいて前記電力変換回路を制御する
ことを特徴とする請求項１に記載の電力変換制御装置。
　前記電流センサの出力信号に基づき回転座標系上のベクトル信号を生成するベクトル信号生成部を更に備え、
　前記電流推定部は、前記期間よりも前に得られた前記電流センサの出力信号に基づく前記ベクトル信号を用いて、前記出力電流を推定する
ことを特徴とする請求項９に記載の電力変換制御装置。
　前記複数のスイッチング素子は、互いに並列接続された第１及び第２アーム群を有し、各アーム群は、前記直流電源の正側に接続された上アームと前記直流電源の負側に接続された下アームとを直列接続して形成され、
　前記第１電流を検出する前記電流センサは、
　前記直流電源と各下アームとを接続する配線上であって且つ前記第１アーム群の前記下アームと前記第２アーム群の前記下アームとの間に設けられる、或いは、
　前記直流電源と各上アームとを接続する配線上であって且つ前記第１アーム群の前記上アームと前記第２アーム群の前記上アームとの間に設けられる
ことを特徴とする請求項１、請求項９又は請求項１０に記載の電力変換制御装置。
　電力系統に接続される電力変換回路と、
　前記電力変換回路に接続される電力変換制御装置と、を備え、
　前記電力変換制御装置として請求項１～請求項１１の何れかに記載の電力変換制御装置を用いる
ことを特徴とする系統連系装置。