WO2012096052A1 - 固体撮像装置 - Google Patents

固体撮像装置 Download PDF

Info

Publication number
WO2012096052A1
WO2012096052A1 PCT/JP2011/076112 JP2011076112W WO2012096052A1 WO 2012096052 A1 WO2012096052 A1 WO 2012096052A1 JP 2011076112 W JP2011076112 W JP 2011076112W WO 2012096052 A1 WO2012096052 A1 WO 2012096052A1
Authority
WO
WIPO (PCT)
Prior art keywords
charge
type semiconductor
unit
semiconductor layer
potential gradient
Prior art date
Application number
PCT/JP2011/076112
Other languages
English (en)
French (fr)
Inventor
友浩 池谷
康人 米田
久則 鈴木
村松　雅治
Original Assignee
浜松ホトニクス株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 浜松ホトニクス株式会社 filed Critical 浜松ホトニクス株式会社
Priority to US13/977,976 priority Critical patent/US9299860B2/en
Priority to EP11855867.5A priority patent/EP2665098B1/en
Priority to KR1020137012885A priority patent/KR101880780B1/ko
Priority to CN201180065063.XA priority patent/CN103314440B/zh
Publication of WO2012096052A1 publication Critical patent/WO2012096052A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14806—Structural or functional details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14825—Linear CCD imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14831—Area CCD imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14887—Blooming suppression

Definitions

  • the present invention relates to a solid-state imaging device.
  • a photoelectric conversion unit having a plurality of photosensitive regions, a charge output unit that acquires and transfers charges transferred from the photosensitive regions, and a charge that is transferred from the photosensitive regions, respectively.
  • emit is known (for example, refer patent document 1).
  • each photosensitive region has a substantially rectangular shape.
  • the charge output unit is disposed on one side of the photosensitive region.
  • the charge discharging portion is disposed on the other side of the photosensitive region adjacent to the one side.
  • the solid-state imaging device described in Patent Document 1 has the following problems regarding the charge accumulation period. If the photosensitive region is enlarged by lengthening the side on which the charge output unit is arranged, the charge transfer distance in the photosensitive region becomes long when discharging the charge. For this reason, it is not possible to shorten the period for discharging the electric charge. Increasing the photosensitive area by lengthening the side on which the charge discharging section is arranged and enlarging the charge discharging section according to the photosensitive area shortens the charge transfer distance in the photosensitive area when discharging charges. Can keep. However, since the electrical response of the charge discharging portion is delayed, the period until the start of discharging the charge becomes long, and the period for discharging the charge cannot be shortened. For these reasons, if the photosensitive region is increased, the charge accumulation period cannot be set longer.
  • an object of the present invention is to provide a solid-state imaging device that has high sensitivity to incident light and can set a long charge accumulation period.
  • the present invention is a solid-state imaging device, which generates a charge in response to light incidence and has a substantially rectangular shape in which a planar shape is formed by two long sides and two short sides, and intersects the long sides.
  • a photoelectric conversion unit having a plurality of photosensitive regions juxtaposed in the direction and a plurality of photosensitive regions are arranged to face each other and form a potential gradient along the second direction from one short side to the other short side
  • a second charge output unit arranged to transfer the charges transferred from the plurality of photosensitive regions in the first direction and to output them, and arranged on one short side and transferred from the plurality of photosensitive regions, respectively.
  • a second charge discharging unit that discharges the charges respectively transferred from the plurality of photosensitive regions, and the potential gradient forming unit forms a first potential gradient that is lowered along the second direction.
  • a second potential gradient forming region that forms a potential gradient that is increased along the second direction. The second potential gradient forming region is juxtaposed in the second direction with respect to the first potential gradient forming region.
  • the photosensitive region has a relatively wide area because the planar shape is a shape extended along the long side. Thereby, the sensitivity with respect to the incident light to the photosensitive region is enhanced.
  • the potential gradient forming unit has a first potential gradient forming region and a second potential gradient forming region.
  • the charge generated in the region corresponding to the first potential gradient forming region in the photosensitive region is transferred to the one short side by the potential gradient formed by the first potential gradient forming region.
  • the charges transferred to the one short side of the photosensitive region are discharged as unnecessary charges by the first charge discharging unit.
  • the charge generated in the region corresponding to the second potential gradient forming region in the photosensitive region is transferred to the other short side by the potential gradient formed by the second potential gradient forming region.
  • the charges transferred to the other short side of the photosensitive region are discharged as unnecessary charges by the second charge discharging portion.
  • the first charge discharging unit and the second charge discharging unit may be arranged corresponding to each photosensitive region. In this case, the period required for discharging the charges from each photosensitive region is shorter.
  • the first charge discharging unit and the second charge discharging unit may be arranged corresponding to each of two photosensitive regions adjacent in the first direction. In this case, the number of the first charge discharging units and the second charge discharging units is reduced, and the first charge discharging units and the second charge discharging units can be formed larger. Therefore, the first charge discharging portion and the second charge discharging portion can be easily formed.
  • first charge discharging unit and the second charge discharging unit may be alternately arranged along the first direction.
  • the discharge rate of charges transferred from one side of the corresponding two photosensitive regions may be different from the discharge rate of charges transferred from the other side. .
  • each photosensitive region transfers charges from one side to one of the first charge discharging unit and the second charge discharging unit, and charges from the other side to the other. Since the transfer is performed, the difference in the charge discharge period for each photosensitive region is reduced.
  • An addition unit that adds the charge output from the second charge output unit to the charge output from the first charge output unit may be further provided. In this case, addition processing outside the solid-state imaging device is not necessary.
  • a first charge accumulator that accumulates charges transferred from a plurality of photosensitive regions disposed on one short side, and charges respectively transferred from the plurality of photosensitive regions disposed on the other short side
  • a first charge output unit that transfers the charge transferred from the first charge storage unit in the first direction and outputs the first charge output unit, and the first charge discharge unit
  • the charge transferred from the one charge storage unit is discharged, the second charge output unit transfers the charge transferred from the second charge storage unit in the first direction, and outputs the second charge discharge unit.
  • the charge transferred from the charge storage unit may be discharged.
  • the first charge output unit, the second charge output unit, the first charge discharge unit, and the second charge discharge unit do not need to be adjacent to the photosensitive region, so that the degree of freedom of arrangement of each unit is high.
  • the potential gradient forming unit is a conductive member disposed opposite to a plurality of photosensitive regions, a pair of electrodes connected to both ends of the conductive member in the second direction, and conductive between the both ends. You may have an electrode connected to the member. In this case, the potential gradient is formed with a simple configuration of the conductive member and the electrode.
  • the solid-state imaging device may be a back-illuminated type.
  • FIG. 1 is a plan view showing the configuration of the solid-state imaging device according to the present embodiment.
  • FIG. 2 is a diagram illustrating a cross-sectional configuration along the line II-II in FIG.
  • FIG. 3 is a diagram illustrating a cross-sectional configuration along the line III-III in FIG.
  • FIG. 4 is a diagram illustrating a cross-sectional configuration along the line IV-IV in FIG.
  • FIG. 5 is a timing chart of each input signal in the solid-state imaging device according to the present embodiment.
  • FIG. 6 is a potential diagram for explaining the charge discharging operation.
  • FIG. 7 is a potential diagram for explaining the charge reading operation.
  • FIG. 8 is a plan view showing a modification of the solid-state imaging device according to the present embodiment.
  • FIG. 9 is a plan view showing another modification of the solid-state imaging device according to the present embodiment.
  • FIG. 1 is a plan view showing the configuration of the solid-state imaging device according to the present embodiment.
  • FIG. 2 is a diagram illustrating a cross-sectional configuration along the line II-II in FIG.
  • FIG. 3 is a diagram illustrating a cross-sectional configuration along the line III-III in FIG.
  • FIG. 4 is a diagram illustrating a cross-sectional configuration along the line IV-IV in FIG.
  • the solid-state imaging device 1 includes a photoelectric conversion unit 2, a potential gradient forming unit 3, a plurality of first charge storage units 4, a plurality of first charge transfer units 5, and a plurality of first charge discharges.
  • Section 6 a first shift register 7 as a first charge output section, a plurality of second charge storage sections 8, a plurality of second charge transfer sections 9, a plurality of second charge discharge sections 10, a second A second shift register 11 as a charge output unit and an addition unit 12 are provided.
  • the solid-state imaging device 1 can be used as, for example, a light detection unit of a spectroscope.
  • the photoelectric conversion unit 2 has a plurality of photosensitive regions 13 that generate charges in response to light incidence.
  • the planar shape of each photosensitive region 13 has a substantially rectangular shape formed by two long sides and two short sides.
  • the plurality of photosensitive regions 13 are juxtaposed in a first direction (here, a one-dimensional direction along the short side) intersecting the long side.
  • An isolation region (not shown) is disposed between the adjacent photosensitive regions 13 to electrically isolate the photosensitive regions 13 from each other.
  • the first direction is orthogonal to the long side.
  • the potential gradient forming unit 3 includes a conductive member 14, a pair of electrodes 15 a and 15 b, and an electrode 16.
  • the potential gradient forming unit 3 forms a potential gradient along the second direction from one short side to the other short side of each photosensitive region 13.
  • the conductive member 14 is disposed so as to face each photosensitive region 13.
  • the potential electrodes 15a and 15b are respectively disposed at both ends of the conductive member 14 in the second direction.
  • the electrode 15a is disposed at the end portion on the one short side, and the electrode 15b is disposed at the end portion on the other short side.
  • the electrodes 15a and 15b are disposed inside the ends of the conductive member 14 in the second direction. Electrode 15a, 15b may be arrange
  • the electrode 16 is disposed at a substantially intermediate position between the electrodes 15a and 15b.
  • Each first charge accumulation unit 4 is arranged for each photosensitive region 13 on the one short side. Each first charge storage unit 4 is adjacent to the corresponding photosensitive region 13 in the second direction. That is, the plurality of first charge storage units 4 are juxtaposed in the first direction on the one short side. Isolation regions (not shown) are respectively arranged between the adjacent first charge accumulation units 4 to electrically isolate the first charge accumulation units 4 from each other. Each first charge storage unit 4 stores the charge transferred from the corresponding photosensitive region 13. Each first charge storage unit 4 transfers charge to each first charge transfer unit 5. Each first charge accumulation unit 4 transfers charges to each first charge discharge unit 6.
  • Each first charge transfer unit 5 is arranged for each first charge storage unit 4. Each first charge transfer unit 5 is adjacent to the corresponding first charge storage unit 4 in the second direction. That is, the plurality of first charge transfer units 5 are juxtaposed in the first direction on the one short side. An isolation region (not shown) is disposed between the adjacent first charge transfer units 5 to electrically isolate the first charge transfer units 5 from each other. Each first charge transfer unit 5 acquires the charge transferred from the corresponding first charge storage unit 4 and transfers it to the first shift register 7.
  • Each first charge discharging unit 6 is arranged for each first charge accumulating unit 4. That is, the plurality of first charge discharging portions 6 are arranged corresponding to each photosensitive region 13. Each first charge discharging unit 6 is adjacent to the corresponding first charge storage unit 4 in the first direction. Each of the first charge discharging units 6 is arranged alternately with the first charge accumulating unit 4 along the first direction on the one short side. Each first charge discharging unit 6 discharges the charge transferred from the corresponding first charge storage unit 4.
  • the first shift register 7 is adjacent to each first charge transfer unit 5 in the second direction. That is, the first shift register 7 is disposed on the one short side. The first shift register 7 acquires the charges transferred from the first charge transfer units 5, transfers them in the first direction, and sequentially outputs them to the adder 12.
  • Each second charge storage section 8 is arranged for each photosensitive region 13 on the other short side.
  • Each second charge storage unit 8 is adjacent to the corresponding photosensitive region 13 in the second direction. That is, the plurality of second charge accumulation units 8 are juxtaposed in the first direction on the other short side. Isolation regions (not shown) are respectively arranged between the adjacent second charge accumulation units 8, and the second charge accumulation units 8 are electrically separated from each other.
  • Each second charge storage unit 8 stores the charge transferred from the corresponding photosensitive region 13.
  • Each second charge storage unit 8 transfers the charge to each second charge transfer unit 9.
  • Each second charge storage unit 8 transfers the charge to each second charge discharge unit 10.
  • Each second charge transfer unit 9 is disposed for each second charge storage unit 8. Each second charge transfer unit 9 is adjacent to the corresponding second charge storage unit 8 in the second direction. That is, the plurality of second charge transfer units 9 are juxtaposed in the first direction on the other short side. An isolation region (not shown) is disposed between the adjacent second charge transfer units 9 to electrically isolate the second charge transfer units 9 from each other. Each second charge transfer unit 9 acquires the charge transferred from the corresponding second charge storage unit 8 and transfers it to the second shift register 11.
  • Each second charge discharge unit 10 is arranged for each second charge storage unit 8. That is, the plurality of second charge discharging units 10 are arranged corresponding to each photosensitive region 13. Each second charge discharging unit 10 is adjacent to the corresponding second charge storage unit 8 in the first direction. Each of the second charge discharging units 10 is arranged alternately with the second charge accumulating unit 8 along the first direction on the other short side. Each second charge discharging unit 10 discharges the charge transferred from the corresponding second charge storage unit 8.
  • the second shift register 11 is adjacent to each second charge transfer unit 9 in the second direction. That is, the second shift register 11 is disposed on the other short side.
  • the second shift register 11 acquires the charges transferred from the second charge transfer units 9, transfers them in the first direction, and sequentially outputs them to the adder 12.
  • the addition unit 12 adds the charge output from the second shift register 11 to the charge output from the first shift register 7 and outputs the result.
  • the charge output from the adding unit 12 is converted into a voltage by the amplifier unit 17 and output to the outside of the solid-state imaging device 1.
  • Photoelectric conversion unit 2 potential gradient forming unit 3, a plurality of first charge storage units 4, a plurality of first charge transfer units 5, a plurality of first charge discharge units 6, a first shift register 7, and a plurality of second charge storages
  • the section 8, the plurality of second charge transfer sections 9, the plurality of second charge discharge sections 10, and the second shift register 11 are formed on the semiconductor substrate 20 as shown in FIGS.
  • the semiconductor substrate 20 includes a p-type semiconductor layer 21 serving as a base, a plurality of n-type semiconductor layers 22, 23, 25, 27, 29, 31, 33 and a plurality of n-type semiconductor layers formed on one side of the p-type semiconductor layer 21.
  • n ⁇ type semiconductor layers 24, 26, 30 and 32, and p + type semiconductor layers 28 and 34 As shown in FIG.
  • the semiconductor substrate 20 includes a p + type semiconductor layer 35 formed on one surface side of the p type semiconductor layer 21. As shown in FIG. 4, the semiconductor substrate 20 includes n ⁇ type semiconductor layers 36 and 38 and n + type semiconductor layers 37 and 39 formed on one surface side of the p-type semiconductor layer 21.
  • Si is used as the substrate material.
  • “High impurity concentration” means that the impurity concentration is, for example, about 1 ⁇ 10 17 cm ⁇ 3 or more. By attaching “+” to the conductivity type, “high impurity concentration” is indicated. “Low impurity concentration” means that the impurity concentration is about 1 ⁇ 10 15 cm ⁇ 3 or less, for example. By attaching “ ⁇ ” to the conductivity type, “low impurity concentration” is indicated.
  • Examples of n-type impurities include arsenic and phosphorus, and examples of p-type impurities include boron.
  • each n-type semiconductor layer 22 forms a pn junction with the p-type semiconductor layer 21, and each n-type semiconductor layer 22 constitutes each photosensitive region 13.
  • the solid-state imaging device 1 is a back-illuminated solid-state imaging device, and light enters from the p-type semiconductor layer 21 side.
  • the planar shape of each n-type semiconductor layer 22 is a substantially rectangular shape formed by two long sides and two short sides, and the planar shape corresponds to the planar shape of each photosensitive region 13.
  • the plurality of n-type semiconductor layers 22 are juxtaposed in the first direction.
  • a p + type semiconductor layer 35 is disposed between the adjacent n type semiconductor layers 22, and an isolation region between the photosensitive regions 13 is configured by the p + type semiconductor layer 35 (see FIG. 3). ).
  • a conductive member 14 is disposed on each n-type semiconductor layer 22.
  • the conductive member 14 is formed on each n-type semiconductor layer 22 via an insulating layer (not shown).
  • the electrodes 15a and 15b are respectively connected to both ends of the conductive member 14 in the second direction.
  • the electrode 16 is connected to the conductive member 14 at a substantially intermediate position between the electrodes 15a and 15b.
  • the conductive member 14 and the electrodes 15a, 15b, and 16 are formed so as to extend in the first direction and extend over each n-type semiconductor layer 22 (see FIG. 1).
  • polysilicon or the like can be used as the material of the conductive member 14, and aluminum or the like can be used as the material of the electrodes 15a, 15b, and 16.
  • the conductive member 14 constitutes a so-called resistive gate.
  • the electrodes 15a and 15b are supplied with a signal MGH from a control circuit (not shown), and the electrodes 16 are supplied with a signal MGL from a control circuit (not shown).
  • the signal MGL and the signal MGH are at the L level, no potential gradient is formed in the conductive member 14.
  • the applied voltage of the signal MGL at the H level is different from the applied voltage of the signal MGH at the H level.
  • the applied voltage of the signal MGH at the H level is higher than the applied voltage of the signal MGL at the H level.
  • the potential gradient forming unit 3 includes a first potential gradient forming region 3a that forms a potential gradient lowered along the second direction, and a potential raised along the second direction. And a second potential gradient forming region 3b that forms a gradient. The second potential gradient forming region 3b is juxtaposed in the second direction with respect to the first potential gradient forming region 3a.
  • Each n-type semiconductor layer 23 is arranged for each n-type semiconductor layer 22 on the one short side. Each n-type semiconductor layer 23 is adjacent to the corresponding n-type semiconductor layer 22 in the second direction. That is, the plurality of n-type semiconductor layers 23 are juxtaposed in the first direction on the one short side. Each n-type semiconductor layer 23 constitutes each first charge accumulation unit 4.
  • the planar shape of each n-type semiconductor layer 23 has a substantially rectangular shape formed by two sides along the second direction and two sides intersecting the second direction. One side intersecting the second direction of each n-type semiconductor layer 23 is in contact with the one short side of the corresponding n-type semiconductor layer 22.
  • the first charge accumulation unit 4 corresponds to the planar shape of the n-type semiconductor layer 23, and is substantially rectangular first charge accumulation formed by two sides along the second direction and two sides intersecting the second direction. It has area A1. As in the case of the n-type semiconductor layer 22, a p + -type semiconductor layer 35 is disposed between the adjacent n-type semiconductor layers 23, thereby forming an isolation region between the first charge accumulation units 4. .
  • An electrode 41 is disposed on each n-type semiconductor layer 23.
  • the electrode 41 is formed on each n-type semiconductor layer 23 via an insulating layer (not shown).
  • the electrode 41 extends in the first direction and is formed so as to cover each n-type semiconductor layer 23.
  • the electrode 41 may be formed for each n-type semiconductor layer 23.
  • the electrode 41 is supplied with a signal BG from a control circuit (not shown), and the first charge storage unit 4 is driven.
  • Each n ⁇ type semiconductor layer 24 is arranged for each n type semiconductor layer 23. Each n ⁇ type semiconductor layer 24 is adjacent to the corresponding n type semiconductor layer 23 in the second direction. That is, the plurality of n ⁇ type semiconductor layers 24 are juxtaposed in the first direction on the one short side. Each n-type semiconductor layer 25 is arranged for each n ⁇ -type semiconductor layer 24. Each n-type semiconductor layer 25 is adjacent to the corresponding n ⁇ -type semiconductor layer 24 in the second direction. That is, the plurality of n-type semiconductor layers 25 are juxtaposed in the first direction on the one short side. Each n ⁇ type semiconductor layer 24 and each n type semiconductor layer 25 constitute each first charge transfer section 5.
  • Each n ⁇ type semiconductor layer 24 is disposed so as to be in contact with one side of the corresponding n type semiconductor layer 23 intersecting the second direction.
  • Each first charge transfer unit 5 is arranged on one side of the corresponding side of the first charge accumulation region A1 that intersects the second direction.
  • ap + -type semiconductor layer 35 is disposed between the adjacent n ⁇ -type semiconductor layers 24 and between the adjacent n-type semiconductor layers 25, respectively. An isolation region between the two is formed.
  • An electrode 42 is disposed on each n ⁇ type semiconductor layer 24 and each n type semiconductor layer 25.
  • the electrode 42 is formed on each n ⁇ type semiconductor layer 24 and each n type semiconductor layer 25 via an insulating layer (not shown).
  • the electrode 42 extends in the first direction and is formed so as to extend over each n ⁇ type semiconductor layer 24 and each n type semiconductor layer 25.
  • the electrode 42 may be formed for each n ⁇ type semiconductor layer 24 and for each n type semiconductor layer 25.
  • the electrode 42 is supplied with a signal TG to drive the first charge transfer unit 5.
  • Each n ⁇ type semiconductor layer 26 is arranged for each n type semiconductor layer 25. Each n ⁇ type semiconductor layer 26 is adjacent to the corresponding n type semiconductor layer 25 in the second direction. That is, the plurality of n ⁇ type semiconductor layers 26 are juxtaposed in the first direction on the one short side. Each n-type semiconductor layer 27 is arranged for each n ⁇ -type semiconductor layer 26. Each n-type semiconductor layer 27 is adjacent to the corresponding n ⁇ -type semiconductor layer 26 in the second direction. That is, the plurality of n-type semiconductor layers 27 are juxtaposed in the first direction on the one short side. The adjacent n ⁇ type semiconductor layer 26 and the adjacent n type semiconductor layer 27 are in contact with each other. The plurality of n ⁇ type semiconductor layers 26 and the plurality of n type semiconductor layers 27 constitute the first shift register 7.
  • An electrode 43 is disposed on each n ⁇ type semiconductor layer 26 and each n type semiconductor layer 27.
  • the electrode 43 is formed on each n ⁇ type semiconductor layer 26 and each n type semiconductor layer 27 via an insulating layer (not shown).
  • the electrode 43 is formed for each pair of the n ⁇ type semiconductor layer 26 and the n type semiconductor layer 27.
  • a signal PG is supplied to the electrode 43 to drive the first shift register 7.
  • Each n-type semiconductor layer 29 is arranged for each n-type semiconductor layer 22 on the other short side. Each n-type semiconductor layer 29 is adjacent to the corresponding n-type semiconductor layer 22 in the second direction. That is, the plurality of n-type semiconductor layers 29 are juxtaposed in the first direction on the other short side. Each n-type semiconductor layer 29 constitutes each second charge storage unit 8.
  • the planar shape of each n-type semiconductor layer 29 has a substantially rectangular shape formed by two sides along the second direction and two sides intersecting the second direction. One side intersecting in the second direction of each n-type semiconductor layer 29 is in contact with the other short side of the corresponding n-type semiconductor layer 22.
  • the second charge accumulation unit 8 corresponds to the planar shape of the n-type semiconductor layer 29, and is a substantially rectangular second charge accumulation formed by two sides along the second direction and two sides intersecting the second direction. It has area A2. As in the case of the n-type semiconductor layer 22, the p + -type semiconductor layer 35 is disposed between the adjacent n-type semiconductor layers 29, thereby forming an isolation region between the second charge accumulation units 8. .
  • An electrode 44 is disposed on each n-type semiconductor layer 29.
  • the electrode 44 is formed on each n-type semiconductor layer 29 via an insulating layer (not shown).
  • the electrode 44 extends in the first direction and is formed to extend over each n-type semiconductor layer 29.
  • the electrode 44 may be formed for each n-type semiconductor layer 29.
  • the electrode 44 is supplied with a signal BG from a control circuit (not shown), and the second charge storage unit 8 is driven.
  • Each n ⁇ type semiconductor layer 30 is arranged for each n type semiconductor layer 29. Each n ⁇ type semiconductor layer 30 is adjacent to the corresponding n type semiconductor layer 29 in the second direction. That is, the plurality of n ⁇ type semiconductor layers 30 are juxtaposed in the first direction on the other short side. Each n-type semiconductor layer 31 is arranged for each n ⁇ -type semiconductor layer 30. Each n-type semiconductor layer 31 is adjacent to the corresponding n ⁇ -type semiconductor layer 30 in the second direction. That is, the plurality of n-type semiconductor layers 31 are juxtaposed in the first direction on the other short side. Each n ⁇ type semiconductor layer 30 and each n type semiconductor layer 31 constitute each second charge transfer section 9.
  • Each n ⁇ type semiconductor layer 30 is arranged so as to be in contact with one side of the corresponding n type semiconductor layer 29 that intersects the second direction.
  • Each second charge transfer unit 9 is disposed on one side of the corresponding side of the second charge accumulation region A2 that intersects the second direction.
  • ap + -type semiconductor layer 35 is disposed between the adjacent n ⁇ -type semiconductor layers 30 and between the adjacent n-type semiconductor layers 31, respectively. An isolation region between the two is formed.
  • An electrode 45 is disposed on each n ⁇ type semiconductor layer 30 and each n type semiconductor layer 31.
  • the electrode 45 is formed on each n ⁇ type semiconductor layer 30 and each n type semiconductor layer 31 via an insulating layer (not shown).
  • the electrode 45 extends in the first direction and is formed so as to extend over each n ⁇ type semiconductor layer 30 and each n type semiconductor layer 31.
  • the electrode 45 may be formed for each n ⁇ type semiconductor layer 30 and for each n type semiconductor layer 31.
  • the electrode 45 is supplied with a signal TG to drive the second charge transfer unit 9.
  • Each n ⁇ type semiconductor layer 32 is arranged for each n type semiconductor layer 31.
  • Each n ⁇ type semiconductor layer 32 is adjacent to the corresponding n type semiconductor layer 31 in the second direction. That is, the plurality of n ⁇ type semiconductor layers 32 are juxtaposed in the first direction on the other short side.
  • Each n-type semiconductor layer 33 is arranged for each n ⁇ -type semiconductor layer 32.
  • Each n-type semiconductor layer 33 is adjacent to the n ⁇ -type semiconductor layer 32 in the second direction. That is, the plurality of n-type semiconductor layers 33 are juxtaposed in the first direction on the other short side.
  • the adjacent n ⁇ type semiconductor layer 32 and the adjacent n type semiconductor layer 33 are in contact with each other.
  • the plurality of n ⁇ type semiconductor layers 32 and the plurality of n type semiconductor layers 33 constitute the second shift register 11.
  • An electrode 46 is disposed on each n ⁇ type semiconductor layer 32 and each n type semiconductor layer 33.
  • the electrode 46 is formed on each n ⁇ type semiconductor layer 32 and each n type semiconductor layer 33 via an insulating layer (not shown).
  • the electrode 46 is formed for each pair of the n ⁇ type semiconductor layer 32 and the n type semiconductor layer 33.
  • the electrode 46 is given a signal PG to drive the second shift register 11.
  • the p + type semiconductor layer 28 is adjacent to the n type semiconductor layer 27 in the second direction.
  • the p + type semiconductor layer 34 is adjacent to the n type semiconductor layer 33 in the second direction.
  • the p + type semiconductor layers 28 and 34 include a plurality of n type semiconductor layers 22, 23, 25, 27, 29, 31, 33 and a plurality of n ⁇ type semiconductor layers 24, 26, 30, 32 in addition to the semiconductor substrate 20. It is electrically separated from the part.
  • each n ⁇ type semiconductor layer 36 is arranged for each n type semiconductor layer 23.
  • Each n ⁇ type semiconductor layer 36 is adjacent to the corresponding n type semiconductor layer 23 in the first direction.
  • Each n + type semiconductor layer 37 is arranged for each n ⁇ type semiconductor layer 36.
  • Each n + type semiconductor layer 37 is adjacent to the corresponding n ⁇ type semiconductor layer 36 in the first direction.
  • the plurality of n ⁇ type semiconductor layers 36 and the n + type semiconductor layers 37 are alternately juxtaposed in the first direction with the plurality of n type semiconductor layers 23.
  • Each n ⁇ type semiconductor layer 36 and each n + type semiconductor layer 37 constitute each first charge discharging portion 6.
  • Each n ⁇ type semiconductor layer 36 is disposed so as to be in contact with one side of the corresponding n type semiconductor layer 23 along the second direction.
  • Each first charge discharging portion 6 is arranged on one side along the second direction among the corresponding sides of the first charge accumulation region A1.
  • An electrode 47 is disposed on each n ⁇ type semiconductor layer 36.
  • the electrode 47 is formed on each n ⁇ type semiconductor layer 36 via an insulating layer (not shown).
  • the electrode 47 is formed for each n ⁇ type semiconductor layer 36.
  • Each n + type semiconductor layer 37 is connected to a control circuit (not shown), and the charges transferred to each n + type semiconductor layer 37 are discharged to the control circuit.
  • the electrode 46 is supplied with a signal RG to drive the first charge discharging unit 6.
  • Each n ⁇ type semiconductor layer 38 is arranged for each n type semiconductor layer 29. Each n ⁇ type semiconductor layer 38 is adjacent to the corresponding n type semiconductor layer 29 in the first direction. Each n + type semiconductor layer 39 is arranged for each n ⁇ type semiconductor layer 38. Each n + type semiconductor layer 39 is adjacent to the corresponding n ⁇ type semiconductor layer 38 in the first direction. That is, the plurality of n ⁇ type semiconductor layers 38 and the n + type semiconductor layers 39 are alternately juxtaposed in the first direction with the plurality of n type semiconductor layers 23. Each n ⁇ type semiconductor layer 38 and each n + type semiconductor layer 39 constitute each second charge discharging portion 10.
  • Each n ⁇ type semiconductor layer 38 is disposed so as to be in contact with one side along the second direction among the corresponding sides of the n type semiconductor layer 29.
  • Each second charge discharging unit 10 is disposed on one side of the corresponding second charge storage region A2 along the second direction.
  • An electrode 48 is arranged on each n ⁇ type semiconductor layer 38.
  • the electrode 48 is formed on each n ⁇ type semiconductor layer 38 via an insulating layer (not shown).
  • the electrode 48 is formed for each n ⁇ type semiconductor layer 38.
  • Each n + type semiconductor layer 39 is connected to a control circuit (not shown), and the charges transferred to each n + type semiconductor layer 39 are discharged to the control circuit.
  • the electrode 48 is supplied with a signal RG to drive the second charge discharging unit 10.
  • Each insulating layer described above is made of, for example, a silicon oxide film.
  • the portion other than the portion forming the pn junction with the n-type semiconductor layer 22 may be shielded from light by arranging a light shielding member. In this case, generation of unnecessary charges is prevented.
  • the plurality of n-type semiconductor layers 22, 23, 25, 27, 29, 31, 33 and the plurality of n ⁇ -type semiconductor layers 24, 26, 30, 32 may be shielded from light by arranging a light shielding member. . In this case, generation of unnecessary charges is further prevented.
  • FIG. 5 is a timing chart of each input signal in the solid-state imaging device according to the present embodiment.
  • FIG. 6 is a potential diagram for explaining the charge discharging operation.
  • FIG. 7 is a potential diagram for explaining the charge reading operation.
  • the time t3 shown in FIG. 5 is the start time of the period targeted for light detection
  • the time t5 is the end time of the period targeted for light detection.
  • light detection first, charges generated up to the start time of a period to be detected are discharged as unnecessary charges. Next, charges generated up to the end time of the period to be detected by light are accumulated as signal charges. Next, the accumulated signal charge is read out. The signal charges are read out by the charge transfer units 5 and 9, and in this embodiment, the signal charges are stored and read out simultaneously.
  • the period from time t2 to time t3 is set to the charge discharging period Ta for discharging unnecessary charges, and the period from time t3 to time t4 is set to the charge storage period Tb for storing signal charges.
  • a period from t4 to time t5 is set as a charge reading period Tc in which signal charges are accumulated and read out simultaneously, and a predetermined period after time t5 is set as an external charge reading period Td.
  • the charge discharging period Ta is set to a length that can discharge all the charges accumulated up to time t3.
  • the potential ⁇ 22 of the n-type semiconductor layer 22 becomes the n ⁇ -type semiconductor layer 24. 30 and the potentials ⁇ 36 and ⁇ 38 of the n ⁇ -type semiconductor layers 36 and 38 (see FIG. 6A).
  • the potentials ⁇ 23 and ⁇ 29 of the n-type semiconductor layers 23 and 29 become deeper than the potential ⁇ 22 (see FIG. 7A). As a result, wells with potentials ⁇ 22, ⁇ 23, and ⁇ 29 are formed.
  • Charges generated by the incidence of light on the photosensitive region 13 are accumulated in the wells of potentials ⁇ 22, ⁇ 23, and ⁇ 29. That is, the charge generated in the photosensitive region 13 is accumulated in the photosensitive region 13, the first charge accumulation unit 4, and the second charge accumulation unit 8.
  • a potential gradient along the second direction is formed.
  • a potential gradient ⁇ 22a that deepens toward the potential ⁇ 23 and a potential gradient ⁇ 22b that deepens toward the potential ⁇ 29 are formed in the potential ⁇ 22 (see FIG. 6B).
  • the charge accumulated in the well of potential ⁇ 22 moves to the well of potential ⁇ 23 by the potential gradient ⁇ 22a, and moves to the well of ⁇ 29 by the potential gradient ⁇ 22b. That is, the charge accumulated in the photosensitive region 13 is transferred from the photosensitive region 13 and accumulated in the first charge accumulation unit 4 and the second charge accumulation unit 8.
  • the potentials ⁇ 36 and ⁇ 38 of the n ⁇ -type semiconductor layers 36 and 38 become deeper than the potentials ⁇ 23 and ⁇ 29.
  • the potentials ⁇ 37 and ⁇ 39 of the n + -type semiconductor layers 37 and 39 are deeper than the potentials ⁇ 36 and ⁇ 38 and form wells of the potentials ⁇ 37 and ⁇ 39.
  • the charge accumulated in the well of potential ⁇ 23 moves to the well of potential ⁇ 37.
  • the charge accumulated in the well having the potential ⁇ 29 moves to the well having the potential ⁇ 39.
  • the charges that have moved to the wells of potentials ⁇ 37 and ⁇ 39 are discharged to a control circuit (not shown).
  • the time when the signals MGH and RG change from the L level to the H level may be set before the time t2.
  • the potentials ⁇ 24 and ⁇ 30 of the n ⁇ -type semiconductor layers 24 and 30 become deeper than the potentials ⁇ 23 and ⁇ 29.
  • the potentials ⁇ 25 and ⁇ 31 of the n-type semiconductor layers 25 and 31 are deeper than the potentials ⁇ 24 and ⁇ 30.
  • wells with potentials ⁇ 24 and ⁇ 25 and wells with potentials ⁇ 30 and ⁇ 31 are formed.
  • the charge accumulated in the well of potential ⁇ 23 moves to the well of potential ⁇ 25.
  • the charge accumulated in the well having the potential ⁇ 29 moves to the well having the potential ⁇ 31.
  • the charge transferred from the first charge storage unit 4 is acquired as a signal charge by the first charge transfer unit 5, and the charge transferred from the second charge storage unit 8 is acquired as a signal charge by the second charge transfer unit 9. (See FIG. 7B).
  • the time when each signal MGL, MGH, TG changes from the L level to the H level may be set after the time t4.
  • the potentials ⁇ 26 and ⁇ 32 of the n ⁇ type semiconductor layers 26 and 32 are obtained from the potentials ⁇ 25 and ⁇ 31. Also deepen.
  • the potentials ⁇ 27 and ⁇ 33 of the n-type semiconductor layers 27 and 33 are deeper than the potentials ⁇ 26 and ⁇ 32.
  • wells with potentials ⁇ 26 and ⁇ 27 and wells with ⁇ 32 and ⁇ 33 are formed.
  • the charges accumulated in the well of potential ⁇ 25 move to the well of potential ⁇ 27.
  • the charges accumulated in the well having the potential ⁇ 31 move to the well having the potential ⁇ 33. That is, the charge transferred from the first charge transfer unit 5 is acquired by the first shift register 7, and the charge transferred from the second charge transfer unit 9 is acquired by the second shift register 11 (FIG. 7C). reference).
  • the charges acquired in the first shift register 7 and the second shift register 11 are transferred in the first direction and sequentially output to the adder 12.
  • the charge output from the second shift register 11 is added to the charge output from the first shift register 7 and output to the amplifier unit 17.
  • charge transfer in the first direction in the first shift register 7 and the second shift register 11 is performed using a signal PG or the like.
  • the photosensitive region 13 has a relatively wide area because the planar shape thereof is a shape extended along the long side. Thereby, the sensitivity of the solid-state imaging device 1 with respect to incident light is increased.
  • the first potential gradient forming region 3a (potential gradient forming portion 3) forms a potential gradient that is lowered from the electrode 15a toward the electrode 16 (along the second direction), and the second potential The gradient forming region 3b (potential gradient forming portion 3) forms a potential gradient that is increased from the electrode 16 toward the electrode 15b (along the second direction).
  • the charge generated in the region corresponding to the first potential gradient forming region 3 a in the photosensitive region 13 is transferred to the one short side by the potential gradient lowered from the electrode 15 a toward the electrode 16.
  • the charges transferred to the one short side of the photosensitive region 13 are discharged by the first charge discharging unit 6 as unnecessary charges.
  • the charge generated in the region corresponding to the second potential gradient forming region 3b in the photosensitive region 13 is transferred to the other short side by the potential gradient raised from the electrode 16 toward the electrode 15b.
  • the charges transferred to the other short side of the photosensitive region 13 are also discharged by the second charge discharging unit 10 as unnecessary charges.
  • the charge discharging period Ta can be set short and the charge accumulation period Tb can be set long.
  • the first potential gradient formation region 3a forms a potential gradient that is lowered from the electrode 15a toward the electrode 16 (along the second direction), and the second potential gradient formation region 3b A potential gradient that is increased from the electrode 15b toward the electrode 15b (along the second direction) is formed.
  • the electric charge generated in the region corresponding to the first potential gradient forming region 3a in the photosensitive region 13 is transferred to the one short side by the potential gradient lowered from the electrode 15a toward the electrode 16, and then the first side.
  • the data is transferred in the first direction by the shift register 7.
  • the charge generated in the region corresponding to the second potential gradient forming region 3b in the photosensitive region 13 is transferred to the other short side by the potential gradient raised from the electrode 16 toward the electrode 15b, and then the second short side. 2 is transferred in the first direction by the shift register 11. Since the charges generated in the photosensitive region 13 are respectively transferred to one short side and the other short side, a period required to read the charge generated in the photosensitive region 13 when the charge generated in the photosensitive region 13 is read as a signal charge. Is short. Therefore, the charge reading period Tc can be set short.
  • the first charge discharging unit 6 and the second charge discharging unit 10 are arranged corresponding to each photosensitive region 13. As a result, the period required for discharging the charges from each photosensitive region 13 is shorter.
  • the solid-state imaging device 1 includes an adder 12 that adds the charge output from the second shift register 11 to the charge output from the first shift register 7. Thereby, the addition process outside the solid-state imaging device 1 is unnecessary.
  • the solid-state imaging device 1 includes a first charge accumulation unit 4 and a second charge accumulation unit 8.
  • the first shift register 7 transfers the charge transferred from the first charge storage unit 4 in the first direction and outputs it, and the first charge discharge unit 6 discharges the charge transferred from the first charge storage unit 4 To do.
  • the second shift register 11 transfers the charge transferred from the second charge storage unit 8 in the first direction and outputs it, and the second charge discharge unit 10 discharges the charge transferred from the second charge storage unit 8 To do. For this reason, in the solid-state imaging device 1, it is not necessary to make the first shift register 7, the first charge discharging unit 6, the second shift register 11, and the second charge discharging unit 10 adjacent to the photosensitive region 13, and the arrangement of each unit High degree of freedom.
  • the first shift register 7, the first charge transfer unit 5, and the first charge storage unit 4 are juxtaposed in the second direction.
  • the first charge discharging unit 6 and the first charge storage unit 4 are juxtaposed in the first direction.
  • the direction of charge transfer (charge reading) from the first charge storage unit 4 to the first shift register 7 and the direction of charge transfer (charge discharge) from the first charge storage unit 4 to the first charge discharge unit 6 are: Cross each other. Therefore, the passage of the charge transferred from the first charge storage unit 4 when discharging the charge is formed in a direction without the passage of the charge transferred from the first charge storage unit 4 when reading the charge. As a result, a large passage for the charge transferred from the first charge storage unit 4 when discharging the charge is formed, and the period for discharging the charge is shorter. Since the first shift register 7 and the first charge accumulation unit 4 are juxtaposed in the second direction, the first charge accumulation unit 4 does not prevent charge transfer in the first direction by the first shift register 7.
  • the second charge storage unit 8, the second charge transfer unit 9, and the second shift register 11 are juxtaposed in the second direction.
  • the second charge discharging unit 10 and the second charge accumulating unit 8 are juxtaposed in the first direction. For this reason, the direction of charge transfer (charge readout) from the second charge storage unit 8 to the second shift register 11 and the direction of charge transfer (charge discharge) from the second charge storage unit 8 to the second charge discharge unit 10 And cross each other. Therefore, the passage of the charge transferred from the second charge storage unit 8 when discharging the charge is formed in a direction without the passage of the charge transferred from the second charge storage unit 8 when reading the charge.
  • the second shift register 11 and the second charge storage unit 8 are juxtaposed in the second direction, the second charge storage unit 8 does not hinder charge transfer in the first direction by the second shift register 11.
  • the first charge accumulation unit 4 includes a first charge accumulation region A1.
  • the first charge accumulation region A1 has a substantially rectangular planar shape formed by two sides along the second direction and two sides intersecting the second direction.
  • the first charge transfer unit 5 and the first shift register 7 are arranged on one side of the side of the first charge accumulation region A1 that intersects the second direction.
  • the first charge discharging unit 6 is arranged on one side of the first charge accumulation region A1 along the second direction. Therefore, the passage of the charge transferred from the first charge storage unit 4 when discharging the charge is formed in a direction without the passage of the charge transferred from the first charge storage unit 4 when reading the charge. As a result, a large passage for the charge transferred from the first charge storage unit 4 when discharging the charge is formed, and the period for discharging the charge is shorter.
  • a second charge storage region A2 is configured.
  • the second charge accumulation region A2 has a substantially rectangular planar shape formed by two sides along the second direction and two sides intersecting the second direction.
  • the second charge transfer unit 9 and the second shift register 11 are arranged on one side of the second charge accumulation region A2 that intersects the second direction.
  • the second charge discharging unit 10 is disposed on one side of the second charge storage region A2 along the second direction. Therefore, the passage of the charge transferred from the second charge storage unit 8 when discharging the charge is formed in a direction without the passage of the charge transferred from the second charge storage unit 8 when reading the charge. As a result, a large passage for the charge transferred from the second charge storage unit 8 at the time of discharging the charge is formed, and the period for discharging the charge is shorter.
  • the potential gradient forming unit 3 includes the conductive member 14 and the electrodes 15a, 15b, and 16, the potential gradient is formed with a simple configuration of the conductive member and the electrode.
  • the solid-state imaging device 1 is a back-illuminated type, and the incident direction of light to the photosensitive region 13 is the p-type semiconductor layer 21 side.
  • the conductive member 14 and the electrodes 15a, 15b, and 16 are not formed on the p-type semiconductor layer 21. For this reason, the conductive member 14 and the electrodes 15a, 15b, and 16 do not hinder incident light.
  • the first charge discharging unit 6 and the second charge discharging unit 10 are arranged corresponding to each photosensitive region 13, but are not limited thereto.
  • the first charge discharging unit 6 and the second charge discharging unit 10 may be arranged corresponding to each of the two photosensitive regions 13 adjacent in the first direction.
  • the plurality of first charge discharging units 6 shown in FIG. 8 are arranged corresponding to two adjacent first charge storage units 4. Each first charge discharging unit 6 is disposed adjacent to the corresponding two first charge storage units 4. Each first charge discharging unit 6 discharges the charges transferred from the corresponding two first charge storage units 4.
  • the plurality of second charge discharging units 10 are arranged corresponding to every two adjacent second charge storage units 8. Each second charge discharging unit 10 is disposed adjacent to the corresponding two second charge storage units 8. Each of the second charge discharging units 10 discharges the charges transferred from the corresponding two second charge storage units 8.
  • the number of the first charge discharging units 6 and the second charge discharging units 10 is reduced as compared with the solid-state imaging device 1 shown in FIG. 6 and the second charge discharging unit 10 can be formed larger. Therefore, the first charge discharging unit 6 and the second charge discharging unit 10 can be easily formed.
  • the first charge discharging units 6 and the second charge discharging units 10 may be alternately arranged along the first direction.
  • each of the first charge discharging unit 6 and the second charge discharging unit 10 shown in FIG. 8 and FIG. 9 the discharge rate of the charge transferred from one side of the corresponding two photosensitive regions 13 and the transfer from the other side.
  • the charge discharge rate may differ. Even in such a case, each photosensitive region 13 shown in FIG. 9 transfers the charge from one side to one of the first charge discharging unit 6 and the second charge discharging unit 10 and to the other. Transfers charge from the other side. Therefore, in the solid-state imaging device 1 shown in FIG. 9, the difference in the charge discharge period for each photosensitive region 13 is reduced as compared with the solid-state imaging device 1 shown in FIG. 8.
  • the conductive member 14 and the electrodes 15a, 15b, and 16 are formed so as to extend in the first direction and extend over the respective photosensitive regions 7, but may be formed by being divided into a plurality of parts.
  • the photosensitive regions 13 are juxtaposed in a one-dimensional direction along the short side, they may be juxtaposed in a direction along the long side and arranged in a two-dimensional direction along the short side direction and the long side direction.
  • the solid-state imaging device 1 is a back-side incident type in which light is incident from the p-type semiconductor layer 21 side, but is not limited thereto.
  • the solid-state imaging device 1 may be a surface incident type in which light enters from the n-type semiconductor layer 22 side.
  • the present invention can be used as a light detection means of a spectroscope.
  • SYMBOLS 1 Solid-state imaging device, 2 ... Photoelectric conversion part, 3 ... Potential gradient formation part, 3a ... 1st potential gradient formation area, 3b ... 2nd potential gradient formation area, 4 ... 1st charge storage part, 6 ... 1st charge Discharge unit, 7 ... first shift register, 8 ... second charge storage unit, 10 ... second charge discharge unit, 11 ... second shift register, 12 ... addition unit, 13 ... photosensitive region, 14 ... conductive member, 15a, 15b, 16 ... electrodes.

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

　固体撮像装置１は、複数の光感応領域１３を有する光電変換部２と、複数の光感応領域１３に対向して配置された電位勾配形成部３と、を備える。各光感応領域１３の平面形状は、二つの長辺と二つの短辺とによって形作られる略矩形状をなしている。複数の光感応領域１３は、長辺に交差する第１方向に並置されている。電位勾配形成部３は、光感応領域１３の一方の短辺から他方の短辺に向かう第２方向に沿った電位勾配を形成する。電位勾配形成部３は、第２方向に沿って低くされた電位勾配を形成する第１電位勾配形成領域と、第２方向に沿って高くされた電位勾配を形成する第２電位勾配形成領域とを有する。第２電位勾配形成領域は、第１電位勾配形成領域に対し第２方向に並置されている。

Description

固体撮像装置
　本発明は、固体撮像装置に関する。
　固体撮像装置として、複数の光感応領域を有する光電変換部と、光感応領域からそれぞれ転送された電荷を取得し、転送して出力する電荷出力部と、光感応領域からそれぞれ転送された電荷を排出する電荷排出部と、を備えたものが知られている（例えば、特許文献１参照）。特許文献１に記載された固体撮像装置では、各光感応領域は略矩形状をなしている。電荷出力部は、光感応領域の一辺側に配置されている。電荷排出部は、上記一辺に隣接する光感応領域の他の辺側に配置されている。
特開平６－２８３７０４号公報
　ところで、近年、微弱な光を検出可能な固体撮像装置が求められている。微弱な光を検出可能とするためには、光感応領域を大きくし、光入射に応じた電荷の発生量を増やす（入射光に対する感度を高める）と共に、電荷の蓄積期間を長く設定することが有効である。電荷の蓄積は、一般に、不要な電荷の排出を行った後に開始される。従って、一定の蓄積期間内で電荷の蓄積期間を長く設定可能とするためには、電荷の排出にかかる期間を短くする必要がある。
　特許文献１に記載の固体撮像装置は、電荷の蓄積期間について以下の問題点を有している。電荷出力部が配置されている側の辺を長くすることで光感応領域を大きくすると、電荷を排出する際に光感応領域内の電荷移送距離が長くなってしまう。このため、電荷の排出にかかる期間を短くすることができない。電荷排出部が配置されている側の辺を長くすることで光感応領域を大きくすると共に光感応領域に合わせて電荷排出部を大きくすると、電荷排出時の光感応領域内の電荷移送距離を短く保つことができる。しかしながら、電荷排出部の電気的応答が遅くなるため、電荷排出を開始するまでの期間が長くなり、電荷の排出にかかる期間を短くすることができない。これらの事情により、光感応領域を大きくすると、電荷の蓄積期間を長く設定することができない。
　そこで、本発明の目的は、入射光に対する感度が高く且つ電荷の蓄積期間を長く設定することが可能な固体撮像装置を提供することである。
　本発明は、固体撮像装置であって、光入射に応じて電荷を発生し且つ平面形状が二つの長辺と二つの短辺とによって形作られる略矩形状をなし、長辺に交差する第１方向に並置された複数の光感応領域を有する光電変換部と、複数の光感応領域に対向して配置され、一方の短辺から他方の短辺に向かう第２方向に沿った電位勾配を形成する電位勾配形成部と、一方の短辺側に配置され且つ複数の光感応領域からそれぞれ転送された電荷を第１方向に転送して出力する第１電荷出力部と、他方の短辺側に配置され且つ複数の光感応領域からそれぞれ転送された電荷を第１方向に転送して出力する第２電荷出力部と、一方の短辺側に配置され且つ複数の光感応領域からそれぞれ転送された電荷を排出する第１電荷排出部と、他方の短辺側に配置され且つ複数の光感応領域からそれぞれ転送された電荷を排出する第２電荷排出部と、を備え、電位勾配形成部は、第２方向に沿って低くされた電位勾配を形成する第１電位勾配形成領域と、第２方向に沿って高くされた電位勾配を形成する第２電位勾配形成領域とを有し、第２電位勾配形成領域は、第１電位勾配形成領域に対し第２方向に並置されている。
　本発明に係る固体撮像装置では、光感応領域は、その平面形状が長辺に沿って延伸された形状をなすため、比較的広い面積を有する。これにより、光感応領域への入射光に対する感度が高められる。
　本発明では、電位勾配形成部は、第１電位勾配形成領域及び第２電位勾配形成領域を有する。光感応領域のうち第１電位勾配形成領域に対応する領域に発生した電荷は、第１電位勾配形成領域が形成する電位勾配によって上記一方の短辺側に移送される。光感応領域の上記一方の短辺側に移送された電荷は、不要電荷として第１電荷排出部によって排出される。光感応領域のうち第２電位勾配形成領域に対応する領域に発生した電荷は、第２電位勾配形成領域が形成する電位勾配によって上記他方の短辺側に移送される。光感応領域の上記他方の短辺側に移送された電荷は、不要電荷として、第２電荷排出部によって排出される。このように、光感応領域に発生した電荷は、一方の短辺側及び他方の短辺側へそれぞれ移送されるため、光感応領域に発生した電荷が不要電荷として排出される際に、その排出にかかる期間が短い。従って、電荷の蓄積期間を長く設定することが可能である。
　第１電荷排出部及び第２電荷排出部は、光感応領域毎に対応して配置されていてもよい。この場合、各光感応領域からの電荷の排出にかかる期間がより短い。
　第１電荷排出部及び第２電荷排出部は、第１方向で隣り合う二つの光感応領域毎に対応して配置されていてもよい。この場合、第１電荷排出部及び第２電荷排出部の数が削減され、各第１電荷排出部及び第２電荷排出部を大きく形成することが可能である。従って、第１電荷排出部及び第２電荷排出部を容易に形成することができる。
　更に、第１電荷排出部と第２電荷排出部とは、第１方向に沿って交互に配置されていてもよい。各第１電荷排出部及び第２電荷排出部では、対応する二つの光感応領域の一方側から転送される電荷の排出速度と、他方側から転送される電荷の排出速度とが異なる場合がある。このような場合であっても、各光感応領域は、第１電荷排出部及び第２電荷排出部の一方には、上記一方側から電荷を転送し、他方には、上記他方側から電荷を転送するため、光感応領域毎の電荷排出期間の差異が軽減される。
　第１電荷出力部から出力された電荷に第２電荷出力部から出力された電荷を加える加算部を更に備えていてもよい。この場合、固体撮像装置の外部での加算処理が不要である。
　一方の短辺側に配置され且つ複数の光感応領域からそれぞれ転送された電荷を蓄積する第１電荷蓄積部と、他方の短辺側に配置され且つ複数の光感応領域からそれぞれ転送された電荷を蓄積する第２電荷蓄積部と、を更に備え、第１電荷出力部は、第１電荷蓄積部から転送された電荷を第１方向に転送して出力し、第１電荷排出部は、第１電荷蓄積部から転送された電荷を排出し、第２電荷出力部は、第２電荷蓄積部から転送された電荷を第１方向に転送して出力し、第２電荷排出部は、第２電荷蓄積部から転送された電荷を排出してもよい。この場合、第１電荷出力部、第２電荷出力部、第１電荷排出部、及び第２電荷排出部を光感応領域に隣接させる必要がないため、各部の配置の自由度が高い。
　電位勾配形成部は、複数の光感応領域に対向して配置された導電性部材と、導電性部材の第２方向での両端部に接続された一対の電極と、両端部の間で導電性部材に接続された電極とを有してもよい。この場合、導電性部材及び電極という簡単な構成で電位勾配が形成される。
　上記固体撮像装置は、裏面入射型であってもよい。
　本発明によれば、入射光に対する感度が高く且つ電荷の蓄積期間を長く設定することが可能な固体撮像装置を提供することができる。
図１は、本実施形態に係る固体撮像装置の構成を示す平面図である。 図２は、図１におけるＩＩ－ＩＩ線に沿った断面構成を説明する図である。 図３は、図１におけるＩＩＩ－ＩＩＩ線に沿った断面構成を説明する図である。 図４は、図１におけるＩＶ－ＩＶ線に沿った断面構成を説明する図である。 図５は、本実施形態に係る固体撮像装置において、入力される各信号のタイミングチャートである。 図６は、電荷の排出動作を説明するためのポテンシャル図である。 図７は、電荷の読出動作を説明するためのポテンシャル図である。 図８は、本実施形態に係る固体撮像装置の変形例を示す平面図である。 図９は、本実施形態に係る固体撮像装置の他の変形例を示す平面図である。
　以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。
　図１は、本実施形態に係る固体撮像装置の構成を示す平面図である。図２は、図１におけるＩＩ－ＩＩ線に沿った断面構成を説明する図である。図３は、図１におけるＩＩＩ－ＩＩＩ線に沿った断面構成を説明する図である。図４は、図１におけるＩＶ－ＩＶ線に沿った断面構成を説明する図である。
　本実施形態に係る固体撮像装置１は、光電変換部２と、電位勾配形成部３と、複数の第１電荷蓄積部４と、複数の第１電荷転送部５と、複数の第１電荷排出部６と、第１電荷出力部としての第１シフトレジスタ７と、複数の第２電荷蓄積部８と、複数の第２電荷転送部９と、複数の第２電荷排出部１０と、第２電荷出力部としての第２シフトレジスタ１１と、加算部１２とを備えている。固体撮像装置１は、例えば分光器の光検出手段として用いることができる。
　光電変換部２は、光入射に応じて電荷を発生する複数の光感応領域１３を有する。各光感応領域１３の平面形状は、二つの長辺と二つの短辺とによって形作られる略矩形状をなしている。複数の光感応領域１３は、長辺に交差する第１方向（ここでは、短辺に沿う一次元方向）に並置されている。隣り合う光感応領域１３の間には、アイソレーション領域（不図示）がそれぞれ配置されており、光感応領域１３の間を電気的に分離している。本実施形態では、第１方向は長辺と直交している。
　電位勾配形成部３は、導電性部材１４と、一対の電極１５ａ，１５ｂと、電極１６とを有している。電位勾配形成部３は、各光感応領域１３の一方の短辺から他方の短辺へ向かう第２方向に沿った電位勾配を形成する。導電性部材１４は、各光感応領域１３に対向するように配置されている。電位電極１５ａ，１５ｂは、導電性部材１４の第２方向での両端部にそれぞれ配置されている。電極１５ａは、上記一方の短辺側の端部に配置され、電極１５ｂは、上記他方の短辺側の端部に配置されている。電極１５ａ，１５ｂは、導電性部材１４の第２方向での端より内側にそれぞれ配置されている。電極１５ａ，１５ｂは、導電性部材１４の第２方向での端にそれぞれ配置されていてもよい。電極１６は、電極１５ａ，１５ｂの略中間位置に配置されている。
　各第１電荷蓄積部４は、上記一方の短辺側において、光感応領域１３毎に配置されている。各第１電荷蓄積部４は、対応する光感応領域１３と第２方向で隣接している。すなわち、複数の第１電荷蓄積部４は、上記一方の短辺側において、第１方向に並置されている。隣り合う第１電荷蓄積部４の間には、アイソレーション領域（不図示）がそれぞれ配置されており、第１電荷蓄積部４の間を電気的に分離している。各第１電荷蓄積部４は、対応する光感応領域１３から転送された電荷を蓄積する。各第１電荷蓄積部４は、各第１電荷転送部５に電荷を転送する。各第１電荷蓄積部４は、各第１電荷排出部６に電荷を転送する。
　各第１電荷転送部５は、第１電荷蓄積部４毎に配置されている。各第１電荷転送部５は、対応する第１電荷蓄積部４と第２方向で隣接している。すなわち、複数の第１電荷転送部５は、上記一方の短辺側において、第１方向に並置されている。隣り合う第１電荷転送部５の間には、アイソレーション領域（不図示）がそれぞれ配置されており、第１電荷転送部５の間を電気的に分離している。各第１電荷転送部５は、対応する第１電荷蓄積部４から転送された電荷を取得し、第１シフトレジスタ７に向けて転送する。
　各第１電荷排出部６は、第１電荷蓄積部４毎に配置されている。すなわち、複数の第１電荷排出部６は、光感応領域１３毎に対応して配置されている。各第１電荷排出部６は、対応する第１電荷蓄積部４と第１方向で隣接している。各第１電荷排出部６は、上記一方の短辺側において、第１方向に沿って第１電荷蓄積部４と交互に並置されている。各第１電荷排出部６は、対応する第１電荷蓄積部４から転送された電荷を排出する。
　第１シフトレジスタ７は、各第１電荷転送部５と第２方向で隣接している。すなわち、第１シフトレジスタ７は、上記一方の短辺側に配置されている。第１シフトレジスタ７は、各第１電荷転送部５から転送された電荷をそれぞれ取得し、第１方向に転送して加算部１２に順次出力する。
　各第２電荷蓄積部８は、上記他方の短辺側において、光感応領域１３毎に配置されている。各第２電荷蓄積部８は、対応する光感応領域１３と第２方向で隣接している。すなわち、複数の第２電荷蓄積部８は、上記他方の短辺側において、第１方向に並置されている。隣り合う第２電荷蓄積部８の間には、アイソレーション領域（不図示）がそれぞれ配置されており、第２電荷蓄積部８の間を電気的に分離している。各第２電荷蓄積部８は、対応する光感応領域１３から転送された電荷を蓄積する。各第２電荷蓄積部８は、各第２電荷転送部９に電荷を転送する。各第２電荷蓄積部８は、各第２電荷排出部１０に電荷を転送する。
　各第２電荷転送部９は、第２電荷蓄積部８毎に配置されている。各第２電荷転送部９は、対応する第２電荷蓄積部８と第２方向で隣接している。すなわち、複数の第２電荷転送部９は、上記他方の短辺側において、第１方向に並置されている。隣り合う第２電荷転送部９の間には、アイソレーション領域（不図示）がそれぞれ配置されており、第２電荷転送部９の間を電気的に分離している。各第２電荷転送部９は、対応する第２電荷蓄積部８から転送された電荷を取得し、第２シフトレジスタ１１に向けて転送する。
　各第２電荷排出部１０は、第２電荷蓄積部８毎に配置されている。すなわち、複数の第２電荷排出部１０は、光感応領域１３毎に対応して配置されている。各第２電荷排出部１０は、対応する第２電荷蓄積部８と第１方向で隣接している。各第２電荷排出部１０は、上記他方の短辺側において、第１方向に沿って第２電荷蓄積部８と交互に並置されている。各第２電荷排出部１０は、対応する第２電荷蓄積部８から転送された電荷を排出する。
　第２シフトレジスタ１１は、各第２電荷転送部９と第２方向で隣接している。すなわち、第２シフトレジスタ１１は、上記他方の短辺側に配置されている。第２シフトレジスタ１１は、各第２電荷転送部９から転送された電荷をそれぞれ取得し、第１方向に転送して加算部１２に順次出力する。
　加算部１２は、第１シフトレジスタ７から出力された電荷に、第２シフトレジスタ１１から出力された電荷を加えて出力する。加算部１２から出力された電荷は、アンプ部１７によって電圧に変換され、固体撮像装置１の外部に出力される。
　光電変換部２、電位勾配形成部３、複数の第１電荷蓄積部４、複数の第１電荷転送部５、複数の第１電荷排出部６、第１シフトレジスタ７、複数の第２電荷蓄積部８、複数の第２電荷転送部９、複数の第２電荷排出部１０、及び第２シフトレジスタ１１は、図２～４に示されるように半導体基板２０上に形成される。半導体基板２０は、基体となるｐ型半導体層２１と、ｐ型半導体層２１の一方面側に形成された複数のｎ型半導体層２２，２３，２５，２７，２９，３１，３３、複数のｎ－型半導体層２４，２６，３０，３２、及びｐ＋型半導体層２８，３４とを含んでいる。図３に示されるように、半導体基板２０は、ｐ型半導体層２１の一方面側に形成されたｐ＋型半導体層３５を含んでいる。図４に示されるように、半導体基板２０は、ｐ型半導体層２１の一方面側に形成されたｎ－型半導体層３６，３８及びｎ＋型半導体層３７，３９を含んでいる。
　本実施形態では、基板材料としてＳｉを用いている。「高不純物濃度」とは不純物濃度が例えば１×１０１７ｃｍ－３程度以上のことである。「＋」を導電型に付けることで、「高不純物濃度」であることが示される。「低不純物濃度」とは不純物濃度が例えば１×１０１５ｃｍ－３程度以下のことである。「－」を導電型に付けることで、「低不純物濃度」であることが示される。ｎ型不純物としては砒素やリンなどがあり、ｐ型不純物としては硼素などがある。
　図２に示されるように、各ｎ型半導体層２２は、ｐ型半導体層２１とｐｎ接合を形成しており、各ｎ型半導体層２２により各光感応領域１３が構成されている。固体撮像装置１は裏面入射型の固体撮像装置であり、ｐ型半導体層２１側から光が入射する。各ｎ型半導体層２２の平面形状は、二つの長辺と二つの短辺とによって形作られる略矩形状をなし、当該平面形状が各光感応領域１３の平面形状と対応している。複数のｎ型半導体層２２は、第１方向に並置されている。隣り合うｎ型半導体層２２の間には、ｐ＋型半導体層３５がそれぞれ配置され、このｐ＋型半導体層３５により光感応領域１３の間のアイソレーション領域が構成されている（図３参照）。
　各ｎ型半導体層２２上には、導電性部材１４が配置されている。導電性部材１４は、絶縁層（図示せず）を介して各ｎ型半導体層２２上に形成されている。電極１５ａ，１５ｂは、導電性部材１４の第２方向での両端部にそれぞれ接続されている。電極１６は、電極１５ａ，１５ｂの略中間位置で導電性部材１４に接続されている。導電性部材１４、電極１５ａ，１５ｂ，１６は、第１方向に伸び、各ｎ型半導体層２２にわたるように形成されている（図１参照）。本実施形態では、導電性部材１４の材料としてポリシリコン等を用いることができ、電極１５ａ，１５ｂ，１６の材料としてアルミニウム等を用いることができる。
　導電性部材１４は、いわゆる抵抗性ゲートを構成している。電極１５ａ，１５ｂには制御回路（図示せず）から信号ＭＧＨが与えられ、電極１６には、制御回路（図示せず）から信号ＭＧＬが与えられる。信号ＭＧＬと信号ＭＧＨとがＬレベルであると、導電性部材１４には電位勾配が形成されない。信号ＭＧＬのＨレベルでの印加電圧と信号ＭＧＨのＨレベルでの印加電圧とは、異なっている。信号ＭＧＨのＨレベルでの印加電圧は、信号ＭＧＬのＨレベルでの印加電圧よりも高い。このため、信号ＭＧＬと信号ＭＧＨとがＨレベルであると、電極１５ａから電極１６に向かって（第２方向に沿って）低くされた電位勾配が導電性部材１４に形成されると共に、電極１６から電極１５ｂに向かって（第２方向に沿って）高くされた電位勾配が導電性部材１４に形成される。したがって、電位勾配形成部３は、図２に示されるように、第２方向に沿って低くされた電位勾配を形成する第１電位勾配形成領域３ａと、第２方向に沿って高くされた電位勾配を形成する第２電位勾配形成領域３ｂとを有している。第２電位勾配形成領域３ｂは、第１電位勾配形成領域３ａに対し第２方向に並置されている。
　各ｎ型半導体層２３は、上記一方の短辺側において、ｎ型半導体層２２毎に配置されている。各ｎ型半導体層２３は、対応するｎ型半導体層２２と第２方向で隣接している。すなわち、複数のｎ型半導体層２３は、上記一方の短辺側において、第１方向に並置されている。各ｎ型半導体層２３により各第１電荷蓄積部４が構成されている。各ｎ型半導体層２３の平面形状は、第２方向に沿った二辺と第２方向に交差した二辺とによって形作られる略矩形状をなしている。各ｎ型半導体層２３の第２方向に交差した一辺は、対応するｎ型半導体層２２の上記一方の短辺に接している。第１電荷蓄積部４は、ｎ型半導体層２３の平面形状に対応して、第２方向に沿った二辺と第２方向に交差した二辺とによって形作られる略矩形状の第１電荷蓄積領域Ａ１を有している。隣り合うｎ型半導体層２３の間には、ｎ型半導体層２２の場合と同様にｐ＋型半導体層３５がそれぞれ配置され、第１電荷蓄積部４の間のアイソレーション領域が構成されている。
　各ｎ型半導体層２３上には、電極４１が配置されている。電極４１は、絶縁層（図示せず）を介して各ｎ型半導体層２３上に形成されている。電極４１は、第１方向に伸び、各ｎ型半導体層２３にわたるように形成されている。電極４１は、ｎ型半導体層２３毎に形成されていてもよい。電極４１には、制御回路（図示せず）から信号ＢＧが与えられ、第１電荷蓄積部４が駆動される。
　各ｎ－型半導体層２４は、ｎ型半導体層２３毎に配置されている。各ｎ－型半導体層２４は、対応するｎ型半導体層２３と第２方向で隣接している。すなわち、複数のｎ－型半導体層２４は、上記一方の短辺側において、第１方向に並置されている。各ｎ型半導体層２５は、ｎ－型半導体層２４毎に配置されている。各ｎ型半導体層２５は、対応するｎ－型半導体層２４と第２方向で隣接している。すなわち、複数のｎ型半導体層２５は、上記一方の短辺側において、第１方向に並置されている。各ｎ－型半導体層２４及び各ｎ型半導体層２５により各第１電荷転送部５が構成されている。各ｎ－型半導体層２４は、対応するｎ型半導体層２３の辺のうち第２方向と交差した一辺に接するように配置されている。各第１電荷転送部５は、対応する第１電荷蓄積領域Ａ１の辺のうち第２方向と交差した一辺側に配置されている。隣り合うｎ－型半導体層２４の間及び隣り合うｎ型半導体層２５の間には、ｎ型半導体層２２の場合と同様にｐ＋型半導体層３５がそれぞれ配置され、第１電荷転送部５の間のアイソレーション領域が構成されている。
　各ｎ－型半導体層２４及び各ｎ型半導体層２５上には、電極４２が配置されている。電極４２は、絶縁層（図示せず）を介して各ｎ－型半導体層２４及び各ｎ型半導体層２５上に形成されている。電極４２は、第１方向に伸び、各ｎ－型半導体層２４及び各ｎ型半導体層２５にわたるように形成されている。電極４２は、ｎ－型半導体層２４毎、ｎ型半導体層２５毎に形成されていてもよい。電極４２には、信号ＴＧが与えられ第１電荷転送部５が駆動される。
　各ｎ－型半導体層２６は、ｎ型半導体層２５毎に配置されている。各ｎ－型半導体層２６は、対応するｎ型半導体層２５と第２方向で隣接している。すなわち、複数のｎ－型半導体層２６は、上記一方の短辺側において、第１方向に並置されている。各ｎ型半導体層２７は、ｎ－型半導体層２６毎に配置されている。各ｎ型半導体層２７は、対応するｎ－型半導体層２６と第２方向で隣接している。すなわち、複数のｎ型半導体層２７は、上記一方の短辺側において、第１方向に並置されている。隣り合うｎ－型半導体層２６及び隣り合うｎ型半導体層２７は互いに接している。複数のｎ－型半導体層２６及び複数のｎ型半導体層２７により第１シフトレジスタ７が構成されている。
　各ｎ－型半導体層２６及び各ｎ型半導体層２７上には、電極４３が配置されている。電極４３は、絶縁層（図示せず）を介して各ｎ－型半導体層２６及び各ｎ型半導体層２７上に形成されている。電極４３は、ｎ－型半導体層２６及びｎ型半導体層２７の対毎に形成されている。電極４３には、信号ＰＧが与えられ第１シフトレジスタ７が駆動される。
　各ｎ型半導体層２９は、上記他方の短辺側において、ｎ型半導体層２２毎に配置されている。各ｎ型半導体層２９は、対応するｎ型半導体層２２と第２方向で隣接している。すなわち、複数のｎ型半導体層２９は、上記他方の短辺側において、第１方向に並置されている。各ｎ型半導体層２９により各第２電荷蓄積部８が構成されている。各ｎ型半導体層２９の平面形状は、第２方向に沿った二辺と第２方向に交差した二辺とによって形作られる略矩形状をなしている。各ｎ型半導体層２９の第２方向に交差した一辺は、対応するｎ型半導体層２２の上記他方の短辺に接している。第２電荷蓄積部８は、ｎ型半導体層２９の平面形状に対応して、第２方向に沿った二辺と第２方向に交差した二辺とによって形作られる略矩形状の第２電荷蓄積領域Ａ２を有している。隣り合うｎ型半導体層２９の間には、ｎ型半導体層２２の場合と同様にｐ＋型半導体層３５がそれぞれ配置され、第２電荷蓄積部８の間のアイソレーション領域が構成されている。
　各ｎ型半導体層２９上には、電極４４が配置されている。電極４４は、絶縁層（図示せず）を介して各ｎ型半導体層２９上に形成されている。電極４４は、第１方向に伸び、各ｎ型半導体層２９にわたるように形成されている。電極４４は、各ｎ型半導体層２９毎に形成されていてもよい。電極４４には、制御回路（図示せず）から信号ＢＧが与えられ、第２電荷蓄積部８が駆動される。
　各ｎ－型半導体層３０は、ｎ型半導体層２９毎に配置されている。各ｎ－型半導体層３０は、対応するｎ型半導体層２９と第２方向で隣接している。すなわち、複数のｎ－型半導体層３０は、上記他方の短辺側において、第１方向に並置されている。各ｎ型半導体層３１は、ｎ－型半導体層３０毎に配置されている。各ｎ型半導体層３１は、対応するｎ－型半導体層３０と第２方向で隣接している。すなわち、複数のｎ型半導体層３１は、上記他方の短辺側において、第１方向に並置されている。各ｎ－型半導体層３０及び各ｎ型半導体層３１により各第２電荷転送部９が構成されている。各ｎ－型半導体層３０は、対応するｎ型半導体層２９の辺のうち第２方向と交差した一辺に接するように配置されている。各第２電荷転送部９は、対応する第２電荷蓄積領域Ａ２の辺のうち第２方向と交差した一辺側に配置されている。隣り合うｎ－型半導体層３０の間及び隣り合うｎ型半導体層３１の間には、ｎ型半導体層２２の場合と同様にｐ＋型半導体層３５がそれぞれ配置され、第２電荷転送部９の間のアイソレーション領域が構成されている。
　各ｎ－型半導体層３０及び各ｎ型半導体層３１上には、電極４５が配置されている。電極４５は、絶縁層（図示せず）を介して各ｎ－型半導体層３０及び各ｎ型半導体層３１上に形成されている。電極４５は、第１方向に伸び、各ｎ－型半導体層３０及び各ｎ型半導体層３１にわたるように形成されている。電極４５は、ｎ－型半導体層３０毎、ｎ型半導体層３１毎に形成されていてもよい。電極４５には、信号ＴＧが与えられ第２電荷転送部９が駆動される。
　各ｎ－型半導体層３２は、ｎ型半導体層３１毎に配置されている。各ｎ－型半導体層３２は、対応するｎ型半導体層３１と第２方向で隣接している。すなわち、複数のｎ－型半導体層３２は、上記他方の短辺側において、第１方向に並置されている。各ｎ型半導体層３３は、ｎ－型半導体層３２毎に配置されている。各ｎ型半導体層３３は、ｎ－型半導体層３２と第２方向に隣接している。すなわち、複数のｎ型半導体層３３は、上記他方の短辺側において、第１方向に並置されている。隣り合うｎ－型半導体層３２及び隣り合うｎ型半導体層３３は互いに接している。複数のｎ－型半導体層３２及び複数のｎ型半導体層３３により第２シフトレジスタ１１が構成されている。
　各ｎ－型半導体層３２及び各ｎ型半導体層３３上には、電極４６が配置されている。電極４６は、絶縁層（図示せず）を介して各ｎ－型半導体層３２及び各ｎ型半導体層３３上に形成されている。電極４６は、ｎ－型半導体層３２及びｎ型半導体層３３の対毎に形成されている。電極４６には、信号ＰＧが与えられ第２シフトレジスタ１１が駆動される。
　ｐ＋型半導体層２８は、ｎ型半導体層２７と第２方向で隣接している。ｐ＋型半導体層３４は、ｎ型半導体層３３と第２方向で隣接している。ｐ＋型半導体層２８，３４は、複数のｎ型半導体層２２，２３，２５，２７，２９，３１，３３及び複数のｎ－型半導体層２４，２６，３０，３２を半導体基板２０の他の部分から電気的に分離している。
　図４に示されるように、各ｎ－型半導体層３６は、ｎ型半導体層２３毎に配置されている。各ｎ－型半導体層３６は、対応するｎ型半導体層２３と第１方向で隣接している。各ｎ＋型半導体層３７は、ｎ－型半導体層３６毎に配置されている。各ｎ＋型半導体層３７は、対応するｎ－型半導体層３６と第１方向で隣接している。すなわち、複数のｎ－型半導体層３６及びｎ＋型半導体層３７は、複数のｎ型半導体層２３と交互に第１方向に並置されている。各ｎ－型半導体層３６及び各ｎ＋型半導体層３７により各第１電荷排出部６が構成されている。各ｎ－型半導体層３６は、対応するｎ型半導体層２３の辺のうち第２方向に沿った一辺に接するように配置されている。各第１電荷排出部６は、対応する第１電荷蓄積領域Ａ１の辺のうち第２方向に沿った一辺側に配置されている。
　各ｎ－型半導体層３６上には、電極４７が配置されている。電極４７は、絶縁層（図示せず）を介して各ｎ－型半導体層３６上に形成されている。電極４７は、ｎ－型半導体層３６毎に形成されている。各ｎ＋型半導体層３７は、制御回路（図示せず）に接続され、各ｎ＋型半導体層３７に転送された電荷が制御回路に排出される。電極４６には、信号ＲＧが与えられ第１電荷排出部６が駆動される。
　各ｎ－型半導体層３８は、ｎ型半導体層２９毎に配置されている。各ｎ－型半導体層３８は、対応するｎ型半導体層２９と第１方向で隣接している。各ｎ＋型半導体層３９は、ｎ－型半導体層３８毎に配置されている。各ｎ＋型半導体層３９は、対応するｎ－型半導体層３８と第１方向で隣接している。すなわち、複数のｎ－型半導体層３８及びｎ＋型半導体層３９は、複数のｎ型半導体層２３と交互に第１方向に並置されている。各ｎ－型半導体層３８及び各ｎ＋型半導体層３９により各第２電荷排出部１０が構成されている。各ｎ－型半導体層３８は、対応するｎ型半導体層２９の辺のうち第２方向に沿った一辺に接するように配置されている。各第２電荷排出部１０は、対応する第２電荷蓄積領域Ａ２の辺のうち第２方向に沿った一辺側に配置されている。
　各ｎ－型半導体層３８上には、電極４８が配置されている。電極４８は、絶縁層（図示せず）を介して各ｎ－型半導体層３８上に形成されている。電極４８は、ｎ－型半導体層３８毎に形成されている。各ｎ＋型半導体層３９は、制御回路（図示せず）に接続され、各ｎ＋型半導体層３９に転送された電荷が制御回路に排出される。電極４８には、信号ＲＧが与えられ第２電荷排出部１０が駆動される。
　上述した各絶縁層は、例えば、シリコン酸化膜からなる。ｐ型半導体層２１のうち、ｎ型半導体層２２とｐｎ接合を形成している部分以外は、遮光部材を配置するなどして遮光されていてもよい。この場合、不要な電荷の発生が防止される。複数のｎ型半導体層２２，２３，２５，２７，２９，３１，３３及び複数のｎ－型半導体層２４，２６，３０，３２は、遮光部材を配置するなどして遮光されていてもよい。この場合、不要な電荷の発生が更に防止される。
　続いて、図５～７に基づいて、固体撮像装置１における動作を説明する。図５は、本実施形態に係る固体撮像装置において、入力される各信号のタイミングチャートである。図６は、電荷の排出動作を説明するためのポテンシャル図である。図７は、電荷の読出動作を説明するためのポテンシャル図である。
　ところで、ｎ型の半導体では正にイオン化したドナーが存在し、ｐ型の半導体では負にイオン化したアクセプターが存在する。ｐｎ接合におけるポテンシャルは、ｐ型よりもｎ型の方が高い。換言すれば、エネルギーバンド図におけるポテンシャルは、下向きが正方向であるため、ｎ型の半導体におけるポテンシャルは、エネルギーバンド図においてｐ型の半導体のポテンシャルよりも深い（高い）。各電極１５ａ，１５ｂ，１６，４１～４８に正電位を印加すると、電極直下の半導体領域のポテンシャルが深くなる（正方向に大きくなる）。各電極に印加される正電位の大きさを小さくすると、対応する電極直下の半導体のポテンシャルが浅くなる（正方向に小さくなる）。
　図５に示される時刻ｔ３は、光検出の対象とする期間の開始時刻であり、時刻ｔ５は、光検出の対象とする期間の終了時刻である。光検出においては、まず、光検出の対象とする期間の開始時刻までに発生した電荷が不要電荷として排出される。次に、光検出の対象とする期間の終了時刻までに発生した電荷が信号電荷として蓄積される。次に、蓄積された信号電荷が読み出される。信号電荷の読み出しは電荷転送部５，９により行われ、本実施形態では、信号電荷の蓄積と読み出しとが同時に行われる。本実施形態では、時刻ｔ２から時刻ｔ３までの間が不要電荷を排出する電荷排出期間Ｔａに設定され、時刻ｔ３から時刻ｔ４までの間が信号電荷を蓄積する電荷蓄積期間Ｔｂに設定され、時刻ｔ４から時刻ｔ５までの間が信号電荷の蓄積と読み出しとを同時に行う電荷読出期間Ｔｃに設定され、時刻ｔ５以降の所定期間が外部への電荷読出期間Ｔｄに設定されている。電荷排出期間Ｔａは、時刻ｔ３までに蓄積された電荷を全て排出することが可能な長さに設定されている。
　時刻ｔ２よりも前の時刻ｔ１において、各信号ＭＧＬ，ＭＧＨ，ＴＧ，ＰＧがＬレベルであり、信号ＢＧがＨレベルであると、ｎ型半導体層２２のポテンシャルφ２２は、ｎ－型半導体層２４，３０のポテンシャルφ２４，φ３０及びｎ－型半導体層３６，３８のポテンシャルφ３６，φ３８よりも深くなる（図６（ａ）参照）。ｎ型半導体層２３，２９のポテンシャルφ２３，φ２９は、ポテンシャルφ２２よりも更に深くなる（図７（ａ）参照）。これにより、ポテンシャルφ２２，φ２３，φ２９の井戸が形成される。光感応領域１３に光が入射して発生した電荷は、ポテンシャルφ２２，φ２３，φ２９の井戸内に蓄積される。すなわち、光感応領域１３で発生した電荷は、光感応領域１３、第１電荷蓄積部４、及び第２電荷蓄積部８に蓄積される。
　時刻ｔ２において、各信号ＭＧＬ，ＭＧＨがＬレベルからＨレベルに変わると、第２方向に沿った電位勾配が形成される。その電位勾配に応じ、ポテンシャルφ２２には、ポテンシャルφ２３に向かって深くなるポテンシャル勾配φ２２ａと、ポテンシャルφ２９に向かって深くなるポテンシャル勾配φ２２ｂとが形成される（図６（ｂ）参照）。ポテンシャルφ２２の井戸に蓄積された電荷は、ポテンシャル勾配φ２２ａによってポテンシャルφ２３の井戸に移動し、ポテンシャル勾配φ２２ｂによってφ２９の井戸に移動する。すなわち、光感応領域１３に蓄積された電荷は、光感応領域１３から転送され、第１電荷蓄積部４及び第２電荷蓄積部８に蓄積される。
　同じく時刻ｔ２において、信号ＲＧがＬレベルからＨレベルに変わると、ｎ－型半導体層３６，３８のポテンシャルφ３６，φ３８は、ポテンシャルφ２３，φ２９よりも深くなる。ｎ＋型半導体層３７，３９のポテンシャルφ３７，φ３９は、ポテンシャルφ３６，φ３８よりも更に深く、ポテンシャルφ３７，φ３９の井戸を形成している。ポテンシャルφ２３の井戸内に蓄積された電荷は、ポテンシャルφ３７の井戸に移動する。ポテンシャルφ２９の井戸内に蓄積された電荷は、ポテンシャルφ３９の井戸に移動する。ポテンシャルφ３７，φ３９の井戸に移動した電荷は、制御回路（図示せず）に排出される。すなわち、第１電荷蓄積部４から転送された電荷が不要電荷として第１電荷排出部６によって排出され、第２電荷蓄積部８から転送された電荷が不要電荷として第２電荷排出部１０によって排出される（図６（ｂ）参照）。信号ＭＧＨ，ＲＧがＬレベルからＨレベルに変わる時刻は、時刻ｔ２よりも前に設定されていてもよい。
　時刻ｔ３において、各信号ＭＧＬ，ＭＧＨがＨレベルからＬレベルに変わり、信号ＲＧがＨレベルからＬレベルに変わると、ポテンシャルφ２２，φ３６，φ３８は時刻ｔ１における深さに戻り、ポテンシャルφ２２，φ２３，φ２９の井戸内に電荷の蓄積が可能な状態となる（図６（ｃ）参照）。電荷蓄積期間Ｔｂに光感応領域１３で発生した電荷は、ポテンシャルφ２２，φ２３，φ２９の井戸内に蓄積される。すなわち、電荷蓄積期間Ｔｂに光感応領域１３で発生した電荷は、光感応領域１３、第１電荷蓄積部４、及び第２電荷蓄積部８に蓄積される（図７（ａ）参照）。
　時刻ｔ４において、各信号ＭＧＬ，ＭＧＨがＬレベルからＨレベルに変わると、時刻ｔ２と同様のポテンシャル勾配φ２２ａ，φ２２ｂが形成される（図７（ｂ）参照）。電荷蓄積期間Ｔｂにポテンシャルφ２２の井戸に蓄積された電荷は、ポテンシャル勾配φ２２ａによってポテンシャルφ２３の井戸に移動し、ポテンシャル勾配φ２２ｂによってポテンシャルφ２９の井戸に移動する。すなわち、電荷蓄積期間Ｔｂに光感応領域１３に蓄積された電荷は、光感応領域１３から転送され、第１電荷蓄積部４及び第２電荷蓄積部８に蓄積される。
　同じく、時刻ｔ４において、信号ＴＧがＬレベルからＨレベルに変わると、ｎ－型半導体層２４，３０のポテンシャルφ２４，φ３０はポテンシャルφ２３，φ２９よりも深くなる。ｎ型半導体層２５，３１のポテンシャルφ２５，φ３１はポテンシャルφ２４，φ３０よりも更に深くなる。これにより、ポテンシャルφ２４，φ２５の井戸及びポテンシャルφ３０，φ３１の井戸が形成される。ポテンシャルφ２３の井戸内に蓄積された電荷は、ポテンシャルφ２５の井戸に移動する。ポテンシャルφ２９の井戸内に蓄積された電荷は、ポテンシャルφ３１の井戸に移動する。すなわち、第１電荷蓄積部４から転送された電荷は信号電荷として第１電荷転送部５に取得され、第２電荷蓄積部８から転送された電荷は信号電荷として第２電荷転送部９に取得される（図７（ｂ）参照）。各信号ＭＧＬ，ＭＧＨ，ＴＧがＬレベルからＨレベルに変わる時刻は、時刻ｔ４よりも後に設定されていてもよい。
　時刻ｔ５において、各信号ＭＧＬ，ＭＧＨ，ＴＧがＨレベルからＬレベルに変わり、ＰＧがＬレベルからＨレベルに変わると、ｎ－型半導体層２６，３２のポテンシャルφ２６，φ３２はポテンシャルφ２５，φ３１よりも深くなる。ｎ型半導体層２７，３３のポテンシャルφ２７，φ３３はポテンシャルφ２６，φ３２よりも更に深くなる。これにより、ポテンシャルφ２６，φ２７の井戸及びφ３２，φ３３の井戸が形成される。ポテンシャルφ２５の井戸内に蓄積された電荷は、ポテンシャルφ２７の井戸に移動する。ポテンシャルφ３１の井戸内に蓄積された電荷は、ポテンシャルφ３３の井戸に移動する。すなわち、第１電荷転送部５から転送された電荷は第１シフトレジスタ７に取得され、第２電荷転送部９から転送された電荷は第２シフトレジスタ１１に取得される（図７（Ｃ）参照）。
　この後、第１シフトレジスタ７及び第２シフトレジスタ１１に取得された電荷は、第１方向に転送され、加算部１２に順次出力される。加算部１２では、第１シフトレジスタ７から出力された電荷に第２シフトレジスタ１１から出力された電荷が加えられ、アンプ部１７に出力される。図５での図示は省略するが、第１シフトレジスタ７及び第２シフトレジスタ１１における第１方向の電荷転送は、信号ＰＧ等を用いて行われる。
　以上のように、本実施形態では、光感応領域１３は、その平面形状が長辺に沿って延伸された形状をなすため、比較的広い面積を有する。これにより、入射光に対する固体撮像装置１の感度が高められる。
　電荷排出期間Ｔａにおいて、第１電位勾配形成領域３ａ（電位勾配形成部３）が電極１５ａから電極１６に向かって（第２方向に沿って）低くされた電位勾配を形成すると共に、第２電位勾配形成領域３ｂ（電位勾配形成部３）が電極１６から電極１５ｂに向かって（第２方向に沿って）高くされた電位勾配を形成する。光感応領域１３のうち第１電位勾配形成領域３ａに対応する領域に発生した電荷は、電極１５ａから電極１６に向かって低くされた電位勾配によって上記一方の短辺側に移送される。光感応領域１３の上記一方の短辺側に移送された電荷は、不要電荷として第１電荷排出部６によって排出される。光感応領域１３のうち第２電位勾配形成領域３ｂに対応する領域に発生した電荷は、電極１６から電極１５ｂに向かって高くされた電位勾配によって上記他方の短辺側に移送される。光感応領域１３の上記他方の短辺側に移送された電荷も、不要電荷として第２電荷排出部１０によって排出される。このように、光感応領域１３に発生した電荷は、一方の短辺側及び他方の短辺側へそれぞれ移送されるため、光感応領域１３に発生した電荷が不要電荷として排出される際に、その排出にかかる期間が短い。従って、電荷排出期間Ｔａを短く設定し、電荷蓄積期間Ｔｂを長く設定することが可能である。
　電荷読出期間Ｔｃにおいて、第１電位勾配形成領域３ａが電極１５ａから電極１６に向かって（第２方向に沿って）低くされた電位勾配を形成すると共に、第２電位勾配形成領域３ｂが電極１６から電極１５ｂに向かって（第２方向に沿って）高くされた電位勾配を形成する。光感応領域１３のうち第１電位勾配形成領域３ａに対応する領域に発生した電荷は、電極１５ａから電極１６に向かって低くされた電位勾配によって上記一方の短辺側に移送され、その後第１シフトレジスタ７によって第１方向に転送される。光感応領域１３のうち第２電位勾配形成領域３ｂに対応する領域に発生した電荷は、電極１６から電極１５ｂに向かって高くされた電位勾配によって上記他方の短辺側に移送され、その後、第２シフトレジスタ１１によって第１方向に転送される。光感応領域１３に発生した電荷は、一方の短辺側及び他方の短辺側へそれぞれ移送されるため、光感応領域１３に発生した電荷が信号電荷として読み出される際に、その読出しにかかる期間が短い。従って、電荷読出期間Ｔｃを短く設定することが可能である。
　外部への電荷読出期間Ｔｄにおいては、上述の第１シフトレジスタ７及び第２シフトレジスタ１１による第１方向への電荷の転送が行われる。
　第１電荷排出部６及び第２電荷排出部１０は、光感応領域１３毎に対応して配置されている。これにより、各光感応領域１３からの電荷の排出にかかる期間がより短い。
　固体撮像装置１は、第１シフトレジスタ７から出力された電荷に第２シフトレジスタ１１から出力された電荷を加える加算部１２を備えている。これにより、固体撮像装置１の外部での加算処理が不要である。
　固体撮像装置１は、第１電荷蓄積部４及び第２電荷蓄積部８を備えている。第１シフトレジスタ７は、第１電荷蓄積部４から転送された電荷を第１方向に転送して出力し、第１電荷排出部６は、第１電荷蓄積部４から転送された電荷を排出する。第２シフトレジスタ１１は、第２電荷蓄積部８から転送された電荷を第１方向に転送して出力し、第２電荷排出部１０は、第２電荷蓄積部８から転送された電荷を排出する。このため、固体撮像装置１では、第１シフトレジスタ７、第１電荷排出部６、第２シフトレジスタ１１、及び第２電荷排出部１０を光感応領域１３に隣接させる必要がなく、各部の配置の自由度が高い。
　第１シフトレジスタ７と、第１電荷転送部５と、第１電荷蓄積部４とは、第２方向に並置されている。第１電荷排出部６と第１電荷蓄積部４とは、第１方向に並置されている。第１電荷蓄積部４から第１シフトレジスタ７への電荷転送（電荷読出）の方向と、第１電荷蓄積部４から第１電荷排出部６への電荷転送（電荷排出）の方向とは、互いに交差している。従って、電荷排出時に第１電荷蓄積部４から転送される電荷の通路は、電荷読出時に第１電荷蓄積部４から転送される電荷の通路の無い方向に形成される。これにより、電荷排出時に第１電荷蓄積部４から転送される電荷の通路が大きく形成され、電荷の排出にかかる期間がより短い。第１シフトレジスタ７と第１電荷蓄積部４とが第２方向に並置されているため、第１シフトレジスタ７による第１方向への電荷転送を第１電荷蓄積部４が妨げることは無い。
　第２電荷蓄積部８と、第２電荷転送部９と、第２シフトレジスタ１１とは、第２方向に並置されている。第２電荷排出部１０と第２電荷蓄積部８とは、第１方向に並置されている。このため、第２電荷蓄積部８から第２シフトレジスタ１１への電荷転送（電荷読出）の方向と、第２電荷蓄積部８から第２電荷排出部１０への電荷転送（電荷排出）の方向とは、互いに交差している。従って、電荷排出時に第２電荷蓄積部８から転送される電荷の通路は、電荷読出時に第２電荷蓄積部８から転送される電荷の通路の無い方向に形成される。これにより、電荷排出時に第２電荷蓄積部８から転送される電荷の通路が大きく形成され、電荷の排出にかかる期間がより短い。第２シフトレジスタ１１と第２電荷蓄積部８とが第２方向に並置されているため、第２シフトレジスタ１１による第１方向への電荷転送を第２電荷蓄積部８が妨げることは無い。
　第１電荷蓄積部４には、第１電荷蓄積領域Ａ１が構成されている。第１電荷蓄積領域Ａ１は、第２方向に沿った二辺と第２方向に交差した二辺とによって形作られる略矩形状の平面形状を有している。第１電荷転送部５及び第１シフトレジスタ７は、第１電荷蓄積領域Ａ１の辺のうち第２方向と交差した一辺側に配置されている。第１電荷排出部６は、第１電荷蓄積領域Ａ１の辺のうち第２方向に沿った一辺側に配置されている。従って、電荷排出時に第１電荷蓄積部４から転送される電荷の通路は、電荷読出時に第１電荷蓄積部４から転送される電荷の通路の無い方向に形成される。これにより、電荷排出時に第１電荷蓄積部４から転送される電荷の通路が大きく形成され、電荷の排出にかかる期間がより短い。
　第２電荷蓄積部８には、第２電荷蓄積領域Ａ２が構成されている。第２電荷蓄積領域Ａ２は、第２方向に沿った二辺と第２方向に交差した二辺とによって形作られる略矩形状の平面形状を有している。第２電荷転送部９及び第２シフトレジスタ１１は、第２電荷蓄積領域Ａ２の辺のうち第２方向と交差した一辺側に配置されている。第２電荷排出部１０は、第２電荷蓄積領域Ａ２の辺のうち第２方向に沿った一辺側に配置されている。従って、電荷排出時に第２電荷蓄積部８から転送される電荷の通路は、電荷読出時に第２電荷蓄積部８から転送される電荷の通路の無い方向に形成される。これにより、電荷排出時に第２電荷蓄積部８から転送される電荷の通路が大きく形成され、電荷の排出にかかる期間がより短い。
　電位勾配形成部３は、導電性部材１４及び電極１５ａ，１５ｂ，１６を有しているため、導電性部材及び電極という簡単な構成で電位勾配が形成される。
　固体撮像装置１は、裏面入射型であり、光感応領域１３への光の入射方向はｐ型半導体層２１側とされている。導電性部材１４及び電極１５ａ，１５ｂ，１６は、ｐ型半導体層２１上に形成されていない。このため、導電性部材１４及び電極１５ａ，１５ｂ，１６が入射光の妨げとならない。
　以上、本発明の好適な実施形態について説明してきたが、本発明は必ずしも上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で様々な変更が可能である。
　本実施形態では、第１電荷排出部６及び第２電荷排出部１０は、光感応領域１３毎に対応して配置されているが、これに限られない。例えば、図８に示されるように、第１電荷排出部６及び第２電荷排出部１０は、第１方向で隣り合う二つの光感応領域１３毎に対応して配置されていてもよい。
　図８に示される複数の第１電荷排出部６は、隣り合う二つの第１電荷蓄積部４毎に対応して配置されている。各第１電荷排出部６は、対応する二つの第１電荷蓄積部４と隣接して配置されている。各第１電荷排出部６は、対応する二つの第１電荷蓄積部４から転送された電荷を排出する。複数の第２電荷排出部１０は、隣り合う二つの第２電荷蓄積部８毎に対応して配置されている。各第２電荷排出部１０は、対応する二つの第２電荷蓄積部８と隣接して配置されている。各第２電荷排出部１０は、対応する二つの第２電荷蓄積部８から転送された電荷を排出する。
　図８に示される固体撮像装置１では、図１に示される固体撮像装置１に比して、第１電荷排出部６及び第２電荷排出部１０の数が削減され、各第１電荷排出部６及び第２電荷排出部１０を大きく形成することが可能である。従って、第１電荷排出部６及び第２電荷排出部１０を容易に形成することができる。
　更に、図９に示されるように、第１電荷排出部６と第２電荷排出部１０とが、第１方向に沿って交互に配置されていてもよい。
　図８及び図９に示される各第１電荷排出部６及び第２電荷排出部１０では、対応する二つの光感応領域１３の一方側から転送される電荷の排出速度と、他方側から転送される電荷の排出速度とが異なる場合がある。このような場合であっても、図９に示される各光感応領域１３は、第１電荷排出部６及び第２電荷排出部１０の一方には、上記一方側から電荷を転送し、他方には、上記他方側から電荷を転送する。このため、図９に示される固体撮像装置１では、図８に示される固体撮像装置１に比して、光感応領域１３毎の電荷排出期間の差異が軽減される。
　導電性部材１４及び電極１５ａ，１５ｂ，１６は、第１方向に伸び、各光感応領域７にわたるように形成されているが、複数に分割して形成されていてもよい。
　光感応領域１３は、短辺に沿う１次元方向に並置されているが、長辺に沿う方向にも並置され、短辺方向と長辺方向に沿う２次元方向に配置されていてもよい。
　固体撮像装置１は、ｐ型半導体層２１側から光が入射する裏面入射型とされているが、これに限られない。固体撮像装置１は、ｎ型半導体層２２側から光が入射する表面入射型とされていてもよい。
　本発明は、分光器の光検出手段に利用できる。
　１…固体撮像装置、２…光電変換部、３…電位勾配形成部、３ａ…第１電位勾配形成領域、３ｂ…第２電位勾配形成領域、４…第１電荷蓄積部、６…第１電荷排出部、７…第１シフトレジスタ、８…第２電荷蓄積部、１０…第２電荷排出部、１１…第２シフトレジスタ、１２…加算部、１３…光感応領域、１４…導電性部材、１５ａ，１５ｂ，１６…電極。

Claims (8)

  1. 　固体撮像装置であって、
    　光入射に応じて電荷を発生し且つ平面形状が二つの長辺と二つの短辺とによって形作られる略矩形状をなし、前記長辺に交差する第１方向に並置された複数の光感応領域を有する光電変換部と、
    　前記複数の光感応領域に対向して配置され、一方の前記短辺から他方の前記短辺に向かう第２方向に沿った電位勾配を形成する電位勾配形成部と、
    　前記一方の短辺側に配置され且つ前記複数の光感応領域からそれぞれ転送された電荷を前記第１方向に転送して出力する第１電荷出力部と、
    　前記他方の短辺側に配置され且つ前記複数の光感応領域からそれぞれ転送された電荷を前記第１方向に転送して出力する第２電荷出力部と、
    　前記一方の短辺側に配置され且つ前記複数の光感応領域からそれぞれ転送された電荷を排出する第１電荷排出部と、
    　前記他方の短辺側に配置され且つ前記複数の光感応領域からそれぞれ転送された電荷を排出する第２電荷排出部と、を備え、
    　前記電位勾配形成部は、前記第２方向に沿って低くされた電位勾配を形成する第１電位勾配形成領域と、前記第２方向に沿って高くされた電位勾配を形成する第２電位勾配形成領域とを有し、前記第２電位勾配形成領域は、前記第１電位勾配形成領域に対し前記第２方向に並置されている。
  2. 　請求項１に記載の固体撮像装置であって、
    　前記第１電荷排出部及び前記第２電荷排出部は、前記光感応領域毎に対応して配置されている。
  3. 　請求項１に記載の固体撮像装置であって、
    　前記第１電荷排出部及び前記第２電荷排出部は、前記第１方向で隣り合う二つの前記光感応領域毎に対応して配置されている。
  4. 　請求項３に記載の固体撮像装置であって、
    　前記第１電荷排出部と前記第２電荷排出部とは、前記第１方向に沿って交互に配置されている。
  5. 　請求項１～４のいずれか一項に記載の固体撮像装置であって、
    　前記第１電荷出力部から出力された電荷に前記第２電荷出力部から出力された電荷を加える加算部を更に備えている。
  6. 　請求項１～５のいずれか一項に記載の固体撮像装置であって、
    　前記一方の短辺側に配置され且つ前記複数の光感応領域からそれぞれ転送された電荷を蓄積する第１電荷蓄積部と、
    　前記他方の短辺側に配置され且つ前記複数の光感応領域からそれぞれ転送された電荷を蓄積する第２電荷蓄積部と、を更に備え、
    　前記第１電荷出力部は、前記第１電荷蓄積部から転送された電荷を前記第１方向に転送して出力し、前記第１電荷排出部は、前記第１電荷蓄積部から転送された電荷を排出し、
    　前記第２電荷出力部は、前記第２電荷蓄積部から転送された電荷を前記第１方向に転送して出力し、前記第２電荷排出部は、前記第２電荷蓄積部から転送された電荷を排出する。
  7. 　請求項１～６のいずれか一項に記載の固体撮像装置であって、
    　前記電位勾配形成部は、前記複数の光感応領域に対向して配置された導電性部材と、前記導電性部材の前記第２方向での両端部に接続された一対の電極と、前記両端部の間で前記導電性部材に接続された電極とを有する。
  8. 　請求項１～７のいずれか一項に記載の固体撮像装置であって、
    　前記固体撮像装置は裏面入射型である。
PCT/JP2011/076112 2011-01-14 2011-11-11 固体撮像装置 WO2012096052A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US13/977,976 US9299860B2 (en) 2011-01-14 2011-11-11 Solid state imaging device including photoelectric conversion portion
EP11855867.5A EP2665098B1 (en) 2011-01-14 2011-11-11 Solid state imaging device
KR1020137012885A KR101880780B1 (ko) 2011-01-14 2011-11-11 고체 촬상 장치
CN201180065063.XA CN103314440B (zh) 2011-01-14 2011-11-11 固体摄像装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011005891A JP5485919B2 (ja) 2011-01-14 2011-01-14 固体撮像装置
JP2011-005891 2011-01-14

Publications (1)

Publication Number Publication Date
WO2012096052A1 true WO2012096052A1 (ja) 2012-07-19

Family

ID=46506969

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/076112 WO2012096052A1 (ja) 2011-01-14 2011-11-11 固体撮像装置

Country Status (7)

Country Link
US (1) US9299860B2 (ja)
EP (1) EP2665098B1 (ja)
JP (1) JP5485919B2 (ja)
KR (1) KR101880780B1 (ja)
CN (1) CN103314440B (ja)
TW (1) TWI539585B (ja)
WO (1) WO2012096052A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3067934A4 (en) * 2013-11-05 2017-07-05 Hamamatsu Photonics K.K. Linear image sensor

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5452511B2 (ja) * 2011-01-14 2014-03-26 浜松ホトニクス株式会社 固体撮像装置
JP5680979B2 (ja) * 2011-01-20 2015-03-04 浜松ホトニクス株式会社 固体撮像装置
JP6348272B2 (ja) 2013-11-05 2018-06-27 浜松ホトニクス株式会社 電荷結合素子及びその製造方法、並びに固体撮像装置
JP6306989B2 (ja) 2014-09-09 2018-04-04 浜松ホトニクス株式会社 裏面入射型固体撮像装置
US11424115B2 (en) * 2017-03-31 2022-08-23 Verity Instruments, Inc. Multimode configurable spectrometer
JP7479584B1 (ja) 2022-12-06 2024-05-08 浜松ホトニクス株式会社 半導体プロセス監視装置及び半導体プロセス監視方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04180479A (ja) * 1990-11-15 1992-06-26 Sony Corp 固体撮像装置
JP2000058810A (ja) * 1998-08-12 2000-02-25 Sony Corp 固体撮像装置
JP2003008996A (ja) * 2001-06-20 2003-01-10 Fuji Photo Film Co Ltd 固体電子撮像装置およびその制御方法
WO2008066067A1 (fr) * 2006-11-28 2008-06-05 Hamamatsu Photonics K.K. Élément d'imagerie à l'état solide
WO2009133799A1 (ja) * 2008-04-30 2009-11-05 浜松ホトニクス株式会社 固体撮像装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05283670A (ja) * 1992-04-03 1993-10-29 Sony Corp 固体撮像素子及び固体撮像素子の電荷読出し方法
JP3297947B2 (ja) 1993-03-24 2002-07-02 ソニー株式会社 固体撮像素子
JP3318814B2 (ja) * 1995-03-15 2002-08-26 ソニー株式会社 固体撮像装置及びその駆動方法
US6770860B1 (en) * 2000-02-14 2004-08-03 Dalsa, Inc. Dual line integrating line scan sensor
JP2002217399A (ja) * 2001-01-22 2002-08-02 Fuji Photo Film Co Ltd 電荷読出方法および固体撮像装置
JP5439975B2 (ja) * 2009-06-23 2014-03-12 富士ゼロックス株式会社 イメージセンサおよび画像読取装置
JP5702625B2 (ja) * 2011-02-22 2015-04-15 ソニー株式会社 撮像素子、撮像素子の製造方法、画素設計方法および電子機器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04180479A (ja) * 1990-11-15 1992-06-26 Sony Corp 固体撮像装置
JP2000058810A (ja) * 1998-08-12 2000-02-25 Sony Corp 固体撮像装置
JP2003008996A (ja) * 2001-06-20 2003-01-10 Fuji Photo Film Co Ltd 固体電子撮像装置およびその制御方法
WO2008066067A1 (fr) * 2006-11-28 2008-06-05 Hamamatsu Photonics K.K. Élément d'imagerie à l'état solide
WO2009133799A1 (ja) * 2008-04-30 2009-11-05 浜松ホトニクス株式会社 固体撮像装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3067934A4 (en) * 2013-11-05 2017-07-05 Hamamatsu Photonics K.K. Linear image sensor
US10403677B2 (en) 2013-11-05 2019-09-03 Hamamatsu Photonics K.K. Linear image sensor

Also Published As

Publication number Publication date
KR101880780B1 (ko) 2018-07-20
TWI539585B (zh) 2016-06-21
CN103314440A (zh) 2013-09-18
EP2665098B1 (en) 2021-04-28
EP2665098A1 (en) 2013-11-20
US9299860B2 (en) 2016-03-29
JP5485919B2 (ja) 2014-05-07
EP2665098A4 (en) 2017-06-28
JP2012146917A (ja) 2012-08-02
TW201230317A (en) 2012-07-16
KR20140001907A (ko) 2014-01-07
US20130285188A1 (en) 2013-10-31
CN103314440B (zh) 2016-07-20

Similar Documents

Publication Publication Date Title
WO2012096052A1 (ja) 固体撮像装置
JP5680979B2 (ja) 固体撮像装置
US7642499B2 (en) Image sensor comprising multilayer wire
US9653514B2 (en) Solid-state imaging device and method for driving the same
EP1850387B1 (en) Solid-state image pickup device
JP5134427B2 (ja) 固体撮像装置
US8659061B2 (en) Solid-state image capturing element
JP2013093562A (ja) 枯渇型電荷増倍ｃｃｄ画像センサ
US20100006910A1 (en) Image sensor
JP5452511B2 (ja) 固体撮像装置
JP2015026677A (ja) 固体撮像装置
JP2009231768A (ja) 固体撮像装置
JP2017117957A (ja) 光電変換装置
US20200099878A1 (en) Cmos image sensor with multiple stage transfer gate
US20230393249A1 (en) Sensor device and sensing module
JP7178597B2 (ja) 固体撮像素子
JP4673053B2 (ja) 電荷転送装置
JP2009170866A (ja) 撮像装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11855867

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20137012885

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 2011855867

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 13977976

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE