WO2012063459A1 - 発光ダイオードモジュールおよびそれに用いられるセラミック基板 - Google Patents
発光ダイオードモジュールおよびそれに用いられるセラミック基板 Download PDFInfo
- Publication number
- WO2012063459A1 WO2012063459A1 PCT/JP2011/006209 JP2011006209W WO2012063459A1 WO 2012063459 A1 WO2012063459 A1 WO 2012063459A1 JP 2011006209 W JP2011006209 W JP 2011006209W WO 2012063459 A1 WO2012063459 A1 WO 2012063459A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- emitting diode
- light emitting
- ceramic substrate
- esd protection
- connection terminal
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 154
- 239000000919 ceramic Substances 0.000 title claims abstract description 135
- 230000003287 optical effect Effects 0.000 claims abstract description 38
- 238000000034 method Methods 0.000 claims description 22
- 238000007747 plating Methods 0.000 claims description 19
- 229910052751 metal Inorganic materials 0.000 claims description 18
- 239000002184 metal Substances 0.000 claims description 18
- 239000010410 layer Substances 0.000 description 45
- 239000000463 material Substances 0.000 description 15
- 230000017525 heat dissipation Effects 0.000 description 10
- 238000009713 electroplating Methods 0.000 description 9
- 238000004544 sputter deposition Methods 0.000 description 9
- 239000011230 binding agent Substances 0.000 description 8
- 239000010949 copper Substances 0.000 description 8
- 239000000843 powder Substances 0.000 description 7
- 229920005989 resin Polymers 0.000 description 7
- 239000011347 resin Substances 0.000 description 7
- 239000010936 titanium Substances 0.000 description 7
- 238000010304 firing Methods 0.000 description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 6
- 229910052737 gold Inorganic materials 0.000 description 6
- 239000010931 gold Substances 0.000 description 6
- 238000001552 radio frequency sputter deposition Methods 0.000 description 6
- 239000011521 glass Substances 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 238000007789 sealing Methods 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 238000010030 laminating Methods 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 239000002243 precursor Substances 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- LYCAIKOWRPUZTN-UHFFFAOYSA-N Ethylene glycol Chemical compound OCCO LYCAIKOWRPUZTN-UHFFFAOYSA-N 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- DOIRQSBPFJWKBE-UHFFFAOYSA-N dibutyl phthalate Chemical compound CCCCOC(=O)C1=CC=CC=C1C(=O)OCCCC DOIRQSBPFJWKBE-UHFFFAOYSA-N 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 238000005477 sputtering target Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 239000001856 Ethyl cellulose Substances 0.000 description 1
- ZZSNKZQZMQGXPY-UHFFFAOYSA-N Ethyl cellulose Chemical compound CCOCC1OC(OC)C(OCC)C(OCC)C1OC1C(O)C(O)C(OC)C(CO)O1 ZZSNKZQZMQGXPY-UHFFFAOYSA-N 0.000 description 1
- 239000004372 Polyvinyl alcohol Substances 0.000 description 1
- BZHJMEDXRYGGRV-UHFFFAOYSA-N Vinyl chloride Chemical compound ClC=C BZHJMEDXRYGGRV-UHFFFAOYSA-N 0.000 description 1
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- WUOACPNHFRMFPN-UHFFFAOYSA-N alpha-terpineol Chemical compound CC1=CCC(C(C)(C)O)CC1 WUOACPNHFRMFPN-UHFFFAOYSA-N 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 239000011247 coating layer Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229920001577 copolymer Polymers 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- SQIFACVGCPWBQZ-UHFFFAOYSA-N delta-terpineol Natural products CC(C)(O)C1CCC(=C)CC1 SQIFACVGCPWBQZ-UHFFFAOYSA-N 0.000 description 1
- 238000003795 desorption Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 239000002270 dispersing agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 229920001249 ethyl cellulose Polymers 0.000 description 1
- 235000019325 ethyl cellulose Nutrition 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- WGCNASOHLSPBMP-UHFFFAOYSA-N hydroxyacetaldehyde Natural products OCC=O WGCNASOHLSPBMP-UHFFFAOYSA-N 0.000 description 1
- 150000002576 ketones Chemical class 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000001579 optical reflectometry Methods 0.000 description 1
- 239000005416 organic matter Substances 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- -1 phthalate ester Chemical class 0.000 description 1
- 239000004014 plasticizer Substances 0.000 description 1
- 229920002037 poly(vinyl butyral) polymer Polymers 0.000 description 1
- 229920002451 polyvinyl alcohol Polymers 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 1
- 229940116411 terpineol Drugs 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/483—Containers
- H01L33/486—Containers adapted for surface mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/58—Optical field-shaping elements
- H01L33/60—Reflective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
Definitions
- the present invention relates to a light emitting diode module and a ceramic substrate used therefor. More particularly, the present invention relates to a light emitting diode module including an ESD protection element and a ceramic substrate used therefor.
- the LED can be used as a light emitting diode module mounted on a ceramic substrate.
- a light emitting diode module is excellent in heat resistance and moisture resistance due to the ceramic substrate portion of the module. Therefore, a light emitting diode module including an LED and a ceramic substrate is used as a high power LED module, an LED module for a liquid crystal backlight, or the like.
- LEDs are generally not highly resistant to static electricity, there are cases where designs and measures are taken to protect the LEDs from electrostatic stress. For example, if a Zener diode is electrically connected in parallel with the LED, the stress on the LED can be reduced even when an overvoltage / overcurrent is accidentally applied.
- Electrostatic stress prevention elements such as Zener diodes are often mounted on module boards.
- the ESD protection circuit 112 ′ is mounted on the submount 104 ′ provided with the LEDs 102 a ′ and 102 b ′ (see FIG. 11A).
- the Zener diode is electrically connected in parallel with the LED as described above.
- the Zener diode is arranged on the module substrate (see FIG. 11B). That is, the overall size of the module is increased by the presence of the Zener diode.
- the LEDs 102a ′ and 102b ′ and the ESD protection circuit 112 ′ are mounted on the same surface of the submount 104 ′.
- the surface size is a size that allows at least the LEDs 102a ′ and 102b ′ and the ESD protection circuit 112 ′ (see FIG. 11A). Moreover, it is necessary to consider the balance with the optical system element.
- the optical axis center of the optical system element and the optical axis center from the LED light emitting unit need to be matched. Therefore, a large-sized element must be used as the optical system element 110 ′. Due to such restrictions, the substrate main surface of the LED module becomes large to some extent as a result. That is, it cannot be said that conventional LED products that have been subjected to electrostatic stress countermeasures are always sufficient in terms of further miniaturization.
- the LED module when the current is increased, heat generation from the LED increases, which may increase the temperature inside the module and cause deterioration.
- white LEDs are said to be about 25% of the electric power consumed and converted to visible light, and others are directly heated. Therefore, it is necessary to take measures against heat dissipation for the LED module.
- a main object of the present invention is to provide a light emitting diode module suitable for further miniaturization of an LED product to which electrostatic stress countermeasures are taken, and a ceramic substrate used therefor.
- Another object of the present invention is to provide a small light emitting diode module with a countermeasure against electrostatic stress that is excellent in terms of heat dissipation characteristics and light emission characteristics, and a ceramic substrate used therefor.
- a light emitting diode module comprising: a light emitting diode (LED element) connected to a main surface of a ceramic substrate portion; and an optical element provided so as to cover the light emitting diode on the main surface of the ceramic substrate portion.
- It further comprises an ESD protection element (electrostatic protection element) connected to the main surface of the ceramic substrate part, and the ESD protection element is covered with the light emitting diode between the main surface of the ceramic substrate part and the light emitting diode.
- an ESD protection element is disposed in a gap formed in the substrate.
- an ESD protection element connected to the main surface of the ceramic substrate portion is disposed in a gap formed between the main surface of the ceramic substrate portion and the light-emitting diode. It is that.
- the ESD protection element is configured to be covered by the light emitting diode located above the ESD protection element, and the ESD protection element is interposed in the space between the light emitting diode and the ceramic substrate portion.
- ESD Electro Static Discharging. Therefore, the term “ESD protection element” means a so-called “electrostatic protection element”. Meaning.
- the “main surface” in the present specification substantially means a surface that defines the front surface and the back surface among the surfaces constituting the ceramic substrate portion (that is, not a “side surface”). More specifically, the “main surface” in the present invention refers to a “mounting surface” on which various elements such as light emitting diodes are mounted.
- the “optical element” in the present specification substantially means a module element for effectively extracting or guiding light from the light emitting diode to the outside in order to improve the light utilization efficiency of the module. Yes.
- the expression “... the ESD protection element is covered by the light-emitting diode” used in the present specification is positioned in a state where the light-emitting diode is spaced above the ESD protection element. This means that the ESD protection element is provided so as to fit in the space below the light emitting diode. In other words, the ESD protection element is “covered by a light emitting diode” together with its peripheral region.
- the “first connecting portion for connecting the ESD protection element to the ceramic substrate portion” and the “second connecting portion for connecting the light emitting diode to the ceramic substrate portion” are on the main surface of the ceramic substrate portion.
- the first connection portion supports the ESD protection element
- the second connection portion supports the light emitting diode. That is, in the module according to the present invention, the first connection portion is preferably arranged so that the ESD protection element is preferably interposed between the light emitting diode and the ceramic substrate portion (particularly, with a certain space between them). Supports the ESD protection element and the second connection portion supports the light emitting diode.
- the top surface level of the second connection portion is preferably higher than the top surface level of the ESD protection element.
- the first connection portion is preferably composed of a “first connection terminal” directly provided on the main surface of the ceramic substrate portion and a “first bump” provided on the first connection terminal.
- the second connection portion is composed of a “second connection terminal” provided directly on the main surface of the ceramic substrate portion and a “second bump” provided on the second connection terminal. It is preferable.
- the thickness (height dimension) of the first connection terminal is preferably smaller than the thickness (height dimension) of the second connection terminal.
- the top surface level of the second bump is preferably higher than the top surface level of the ESD protection element.
- the light emitting diode has a larger size than the ESD protection element.
- the main surface size of the light emitting diode is preferably larger than the main surface size of the ESD protection element.
- the ESD protection element is a constant voltage diode or a varistor element.
- a first via connected to the first connection portion for example, a via directly connected to the first connection terminal
- a second via connected to the second connection portion are further provided inside the ceramic substrate portion.
- both the first via and the second via extend only in the lower region of the light emitting diode.
- the ESD protection element is particularly preferably a varistor element.
- the first connection terminal includes a metal component formed by a dry plating method
- the second connection terminal includes not only a metal component formed by a dry plating method, but also a wet plating method. It also comprises a metal component formed in
- the first connection terminal includes a metal component formed by sputtering
- the second connection terminal includes a metal component formed by sputtering and a metal component formed by electrolytic plating.
- a ceramic substrate used for the above-described light emitting diode module is also provided.
- a ceramic substrate is a ceramic substrate used for a “light emitting diode module having a light emitting diode (LED element) and an optical element provided so as to cover or enclose the light emitting diode” It has a first connection part for connecting elements and a second connection part for connecting light emitting diodes on the main surface, and the thickness (height dimension) of the first connection part is the second connection part. It is smaller than the thickness (height dimension).
- the first connection portion is composed of a “first connection terminal” provided directly on the main surface of the ceramic substrate and a “first bump” provided on the first connection terminal.
- the second connection portion is composed of a “second connection terminal” provided directly on the main surface of the ceramic substrate and a “second bump” provided on the second connection terminal. ing.
- the thickness of the first connection terminal is smaller than the thickness of the second connection terminal.
- a first via connected to the first connection portion for example, a via directly connected to the first connection terminal
- a second connection portion “Connected second via” (for example, a via directly connected to the second connection terminal) is provided, and both the first via and the second via extend only in a lower region of the mounting area of the light emitting diode. is doing.
- the ESD protection element connected to the main surface of the ceramic substrate portion is disposed in the “gap portion formed between the main surface of the ceramic substrate portion and the light emitting diode”. It is possible to suitably reduce the overall size of the module (particularly, the size of the main surface of the module is reduced). Therefore, the light-emitting diode module of the present invention and the ceramic substrate used therefor can effectively contribute to “further downsizing of LED products that have been subjected to countermeasures against electrostatic stress”.
- the ESD protection element is located in the lower space of the light emitting diode, there is no ceramic substrate main surface area occupied only by the ESD protection element. This means that the design freedom of the light emitting diode and the optical system element is high on the main surface of the ceramic substrate. Therefore, restrictions on the relative positional relationship between the light emitting diode and the optical system element, the size of the optical system element, and the like are reduced.
- the optical axis center of the optical system element and the optical axis center from the LED light emitting unit are It becomes easy to match, or it becomes possible to use a small-sized optical system element (for example, it becomes possible to use a small-sized optical system element that substantially covers only the light emitting diode). .
- an ESD protection element is provided so as to be close to the lower side of the light emitting diode, and the ESD protection element is connected to the ceramic substrate portion via the first connection portion. Therefore, the heat from the light emitting diode can be effectively dissipated to the outside through the ESD protection element and the first connection part (and via). That is, the ESD protection element can be used as a thermal bypass. If it is excellent in the heat dissipation characteristic from such a viewpoint, luminous efficiency will become high and a higher brightness LED product can be implement
- the ESD protection element is provided so as to be close to the lower side of the light emitting diode, in the present invention, the light reflection efficiency can be additionally improved by the presence of the ESD protection element.
- the upper surface of the ESD protection element is made of a material having a high light reflectance (for example, at least one metal material selected from the group consisting of Ag and Al, or a highly reflective silicone resin, By coating with at least one resin material selected from the group consisting of epoxy resin and fluororesin, the downward light emitted from the light emitting diode is reflected on the upper surface of the ESD protection element. As a result, the “light emitted downward” can be used as the light toward the optical system element. That is, according to the present invention, it can be said that an LED product with high luminous efficiency and high brightness can be realized while being small.
- FIG. 9A is a cross-sectional view schematically showing another embodiment of the ceramic substrate of the present invention (FIG. 9A: ceramic substrate provided with connection terminals and bumps, FIG. 9B: ceramic substrate provided with connection terminals) Sectional drawing which showed the change aspect of the light emitting diode module of this invention typically, and its partially expanded view Schematic cross-sectional view for explaining a conventional light emitting diode module (FIG. 11A: a conventional LED module described in Patent Document 1, FIG. 11B: a Zener diode is arranged on a module substrate. Conventional LED module)
- the light emitting diode module 100 of the present invention mainly includes a ceramic substrate portion 10, a light emitting diode 20, an optical system element 30, and an ESD protection element 40. As illustrated, the light emitting diode 20, the optical system element 30, and the ESD protection element 40 are all disposed on the ceramic substrate unit 10.
- the ESD protection element 40 is disposed in the gap 50 formed between the main surface 10A of the ceramic substrate 10 and the light emitting diode 20, and therefore the ESD protection element 40 is provided. Is covered with the light emitting diode 20.
- the ESD protection element 40 is provided in the space 50 between the light emitting diode 20 and the ceramic substrate portion 10 in such a form as to be covered by the light emitting diode 20 located on the upper side (note that ESD protection is provided).
- the gap 50 other than the element may be filled with sealing resin or the like, or may remain hollow.
- first connection portion 60 for connecting the ESD protection element 40 to the ceramic substrate portion 10
- second connection for connecting the light emitting diode 20 to the ceramic substrate portion 10
- the first connection portion 60 is preferably electrically connected to a conductive portion (such as a via) of the ceramic substrate portion 10. Therefore, the ESD protection element 40 and the ceramic are connected via the first connection portion 60.
- the substrate unit 10 is electrically connected to each other.
- the second connection portion 70 is preferably electrically connected to a conductive portion (such as a via) of the ceramic substrate portion 10, and therefore, the second connection portion 70 is connected to the light emitting diode 20 via the second connection portion 70.
- the ceramic substrate unit 10 is electrically connected to each other.
- the ESD protection element 40 is supported by the first connection portion 60, and the light emitting diode 20 is supported by the second connection portion 70. That is, the arrangement form of the ESD protection element 40 is substantially held by the first connection part 60, and the arrangement form of the light emitting diode 20 is substantially held by the second connection part 70.
- the first connection portion 60 plays a role of providing an electrical connection between the ESD protection element 40 and the ceramic substrate portion 10 and supports the ESD protection element 40 with respect to the ceramic substrate portion 10. Is also responsible.
- the second connection portion 70 plays a role of providing an electrical connection between the light emitting diode 20 and the ceramic substrate portion 10 and also has a role of supporting the light emitting diode 20 with respect to the ceramic substrate portion 10. I'm in charge.
- the first connection part 60 includes a first connection terminal 62 provided directly on the main surface 10 ⁇ / b> A of the ceramic substrate part 10 and a first bump provided on the first connection terminal 62. 67 (see particularly a partially enlarged view of FIG. 2).
- the second connection part 70 includes a second connection terminal 72 provided directly on the main surface 10 ⁇ / b> A of the ceramic substrate part 10 and a second bump 77 provided on the second connection terminal 72. It is preferable (see also the partially enlarged view of FIG. 2 in particular).
- the ceramic substrate portion 10 used in the light emitting diode module 100 may be a ceramic multilayer substrate obtained by laminating and firing a plurality of green sheets.
- the material and overall dimensions of the ceramic substrate portion are not particularly limited as long as they are conventionally used and adopted as a ceramic multilayer substrate (for example, an LED module substrate) in the field of electronic equipment.
- the main surface size of the ceramic substrate portion can be reduced in view of this point.
- the size of the main surface of the substrate portion is preferably reduced by about 30 to 70% compared to the conventional light emitting diode module 200 ′ shown in FIGS. 11 (a) and 11 (b). More preferably, it can be reduced by about 40% to 70%, more preferably about 50% to 70%.
- the light emitting diode module of the present invention there is no substrate main surface area occupied only by the ESD protection element, so that the optical axis center of the optical system element and the optical axis center of the light emitting diode can be easily matched while scaling down the module. It has become.
- One aspect of the coincidence between the optical axis centers will be exemplified.
- the central point “a” of the light emitting diode 20 is not limited by the ESD protection element.
- the central point b of the optical system element 30 can be aligned with each other (by matching the central points, the optical axis center of the optical system element 30 and the optical axis center of the light emitting diode) May be possible to match).
- an internal circuit pattern 14 such as an internal electrode layer and / or an internal wiring layer is provided inside the ceramic substrate portion 10. Further, the circuit patterns 14 of the respective layers are electrically connected to each other by vias 15. As shown in the figure, the via 15 extends in the thickness direction of the substrate so as to penetrate the ceramic substrate portion 10, and the via 15 in the outermost layer portion is exposed at the substrate surface 10 ⁇ / b> A.
- the material of the via 15 and the circuit pattern 14 is not particularly limited as long as it is conventionally used and adopted in the electronic equipment field (for example, an LED module substrate).
- the first connection terminal 62 provided on the surface 10A of the ceramic substrate portion 10 is preferably electrically connected to the inner layer via 15 (15a) of the ceramic substrate portion. Yes.
- the second connection terminal 72 provided on the surface 10A of the ceramic substrate portion 10 is preferably electrically connected to the inner layer via 15 (via 15b different from the via to which the first connection terminal is connected) of the ceramic substrate portion. It is connected.
- the light emitting diode 20 indicates a so-called LED (Light Emitting Diode).
- LED Light Emitting Diode
- Such LED may be not only “LED bare chip (that is, LED chip)” but also “discrete type in which an LED chip is molded so as to be easily mounted on a substrate part”. Furthermore, not only the LED chip but also a semiconductor laser chip can be used. Since the light emitting diode 20 of the present invention has a form that covers the ESD protection element 40, the main surface size of the light emitting diode 20 is preferably larger than the main surface size of the ESD protection element 40.
- the main surface size (area of the main surface) of the light emitting diode is preferably about 10% to 60% larger than the main surface size (area of the main surface) of the ESD protection element, more preferably about 10% to 50%. It is large, more preferably about 10% to 40%.
- a phosphor layer may be provided on the light emitting diode.
- the phosphor layer is not particularly limited as long as it receives light from the light emitting diode and develops desired light. That is, the phosphor type of the phosphor layer may be determined in consideration of light and electromagnetic waves from the light emitting diode.
- the ESD protection element 40 used in the light emitting diode module is electrically connected to the light emitting diode 20 in parallel, and protects the light emitting diode 20 against accidental overvoltage / overcurrent ( In other words, it is an element for protecting against ESD damage, for example, the ESD protection element can be electrically connected to the light emitting diode in parallel via a via, an internal circuit pattern and / or an external circuit pattern of the substrate).
- the type of the ESD protection element 40 is not particularly limited as long as it is conventionally used and adopted as a protection element for the LED module substrate.
- the ESD protection element 40 may be a constant voltage diode or a varistor element (particularly a chip varistor).
- the optical element 30 used in the light emitting diode module is provided on the main surface 10A of the ceramic substrate portion 10 so as to cover or enclose the light emitting diode 20.
- the optical element 30 is a module element that improves light utilization efficiency, and is a lens, for example.
- a sealing resin having a lens shape, a convex shape, a bullet shape, a cylindrical shape, or the like may be employed as the optical system element 30, “a sealing resin having a lens shape, a convex shape, a bullet shape, a cylindrical shape, or the like” may be employed.
- the type of the sealing resin is not particularly limited as long as it is used in a general LED module, and may be, for example, a transparent or milky white epoxy resin.
- the ESD protection element 40 is disposed in the gap 50 formed between the main surface 10A of the ceramic substrate 10 and the light emitting diode 20, so that it is suitably secured. Moreover, it is preferable that the top surface level L1 of the second connection portion 70 is higher than the top surface level L2 of the ESD protection element 40 (see FIG. 3).
- the value of “L1-L2” is preferably about 5 to 100 ⁇ m, more preferably about 20 to 80 ⁇ m, and further preferably about 30 to 50 ⁇ m.
- the thickness T 1 of the first connection terminal 62 is preferably smaller than the thickness T 2 of the second connection terminal 72.
- the thickness T1 of the first connection terminal 62 is preferably about 60 to 120 ⁇ m smaller than the thickness T2 of the second connection terminal 72, more preferably about 80 to 100 ⁇ m, and still more preferably about 85 to 95 ⁇ m. ing.
- the first connection terminal and the second connection terminal having different thicknesses can be formed by suitably employing a dry plating method and a wet plating method.
- the first connection terminal 62 is formed only by a dry plating method
- the second connection terminal 72 is formed by using not only a dry plating method but also a wet plating method. This is because the first connection terminal 62 includes a metal component formed by a dry plating method, while the second connection terminal 72 includes a metal component formed by a dry plating method and a metal component formed by a wet plating method. It is meant to comprise.
- the first connection terminal includes a metal component formed by sputtering
- the second connection terminal includes not only a metal component formed by sputtering but also a metal component formed by electrolytic plating.
- the first connection terminal 62 preferably has a two-layer sputtering structure, and particularly from “a sputter lower layer made of a Ti-containing material” and “a sputter upper layer made of a Cu-containing material”. Preferably, it is configured.
- the second connection terminal 72 further includes an electrolytic plating layer formed on such a two-layer sputter structure, for example, an electrolytic plating layer made of a Cu-containing material.
- nickel / gold plating may be additionally applied on the first connection terminal and the second connection terminal (that is, the two-layer sputtering structure of the first connection terminal or the electrolytic plating layer of the second connection terminal).
- a nickel / gold plating layer may be provided on top).
- the first bump 67 provided on the first connection terminal 62 is preferably a gold bump. This is because the gold bump can electrically connect the first connection terminal 62 and the ESD protection element 40 to each other with low resistance.
- the height dimension / thickness dimension t1 (see FIG. 4) of the first bump 67 is preferably about 10 to 40 ⁇ m, more preferably about 15 to 25 ⁇ m.
- the second bump 77 provided on the second connection terminal 72 is preferably a gold bump. This is because the gold bump can electrically connect the second connection terminal 72 and the light emitting diode 20 to each other with low resistance.
- the height dimension / thickness dimension t2 (see FIG.
- the second bump 77 is preferably about 10 to 40 ⁇ m, and more preferably about 15 to 25 ⁇ m.
- the top surface level of the second bump 77 is higher than the top surface level of the ESD protection element 40, for example, preferably about 5 to 100 ⁇ m, more preferably 10 to 70 ⁇ m.
- the height is higher, more preferably about 15 to 30 ⁇ m.
- the ESD protection element 40 is interposed in the space 50 between the light emitting diode 20 and the ceramic substrate portion 10 so as to be covered by the light emitting diode 20 located on the upper part thereof. Therefore, the ESD protection element can be suitably used as a thermal bypass. Specifically, as shown in FIG. 6A, an ESD protection element 40 is provided on the lower side of the light emitting diode 20 so as to be close thereto, and the ESD protection element 40 is connected to the first connection portion 60.
- both the first connection portion 60 and the second connection portion 70 emit light as shown in FIG. It is arranged only in the lower region of the diode 20. That is, both the “first via 15a connected to the first connection portion for the ESD protection element” and the “second via 15b connected to the second connection portion for the light emitting diode” are light emitting diodes. It extends only in the lower area of 20.
- a varistor element as the ESD protection element 40.
- the varistor material of the varistor element for example, a metal oxide material mainly composed of zinc oxide (ZnO), strontium titanate (SrTiO 3 ), or the like may be used.
- the ESD protection element is provided so as to be close to the lower side of the light emitting diode, the light emission efficiency and luminance can be improved by the presence of the ESD protection element itself.
- the upper side surface of the ESD protection element 40 is coated with a material having a high light reflectivity, so that downward light emitted from the light emitting diode 20 can be reduced. 40 can be reflected by the upper side, and therefore at least a portion of the “light emitted downward” can be converted to light toward the optical system element.
- the coating layer made of “a material coated with a high light reflectance” for example, a layer containing Ag and / or Al may be provided.
- the ceramic substrate 10 includes a first connection portion 60 for connecting an ESD protection element and a second connection portion 70 for connecting a light emitting diode.
- the thickness of the first connection portion 60 is smaller than the thickness of the second connection portion 70.
- the thickness Th1 of the first connection portion 60 is about 60 to 120 ⁇ m smaller than the thickness Th2 of the second connection portion 70, more preferably about 80 to 100 ⁇ m, and still more preferably about 85 to 95 ⁇ m. .
- the first connection portion 60 includes a first connection terminal 62 provided directly on the main surface 10A of the ceramic substrate and a first connection terminal provided on the first connection terminal.
- a single bump 67 may be used.
- the second connection portion 70 may include a second connection terminal 72 provided directly on the main surface 10A of the ceramic substrate and a second bump 77 provided on the second connection terminal.
- the thickness of the first connection terminal 62 is preferably smaller than the thickness of the second connection terminal 72.
- the thickness T1 of the first connection terminal 62 is about 60 to 120 ⁇ m smaller than the thickness T2 of the second connection terminal 72, more preferably about 80 to 100 ⁇ m, and still more preferably about 85 to 95 ⁇ m.
- the ceramic substrate of the present invention may have a form excluding bumps, and only the first connection terminal 62 and the second connection terminal 72 are provided on the main surface 10A of the ceramic substrate as shown in FIG. 9B. The aspect which has may be sufficient.
- the ceramic substrate of the present invention that is, the ceramic substrate portion of the light emitting diode module of the present invention.
- the body portion of the ceramic substrate may be obtained by laminating and firing a plurality of green sheets as described above.
- the green sheet itself may be a sheet-like member including a ceramic component, a glass component, and an organic binder component.
- the ceramic component may be alumina powder (average particle size: about 0.5 to 10 ⁇ m)
- the glass component may be borosilicate glass powder (average particle size: about 1 to 20 ⁇ m).
- the organic binder component may be at least one component selected from the group consisting of polyvinyl butyral resin, acrylic resin, vinyl acetate copolymer, polyvinyl alcohol and vinyl chloride resin, for example.
- the green sheet may be 40 to 50 wt% alumina powder, 30 to 40 wt% glass powder, and 10 to 30 wt% organic binder component (based on the total weight of the green sheet).
- the green sheet has a solid component (alumina powder 50 to 60 wt% and glass powder 40 to 50 wt%: based on the weight of the solid component) to the organic binder component, that is, a solid ratio.
- the green sheet component may contain other components as required.
- a plasticizer that imparts flexibility to a green sheet such as phthalate ester or dibutyl phthalate, or a dispersant for ketones such as glycol. Or an organic solvent.
- the thickness of each green sheet itself may be about 30 ⁇ m to 500 ⁇ m, for example, about 60 to 350 ⁇ m.
- vias and precursors for internal circuit patterns are formed. For example, a hole is formed in a green sheet by an NC punch press (Numerical Control Control punch press) or a carbon dioxide gas laser, and a conductive paste material serving as a via material is filled in the hole to form a via precursor. Also, a fired pattern containing a necessary internal circuit pattern precursor is formed on a green sheet.
- the conductive paste as a raw material for vias and internal circuit patterns is not particularly limited as long as it is conventionally used and adopted as an LED module wiring board.
- the conductive paste may comprise Ag powder, glass frit for obtaining adhesive strength, and an organic vehicle (for example, an organic mixture of ethyl cellulose and terpineol).
- a plurality of green sheets are stacked on each other, thereby forming a green sheet stack.
- a ceramic substrate particularly its body portion
- the green sheet laminate is preferably subjected to an organic matter decomposition / desorption treatment (binder burnout treatment) such as a binder removal step prior to firing.
- binder burnout treatment such as a binder removal step prior to firing.
- a heat treatment may be performed for 20 to 50 hours under a temperature condition of 500 ° C. to 700 ° C.
- the green sheet laminate is preferably heat-treated at a temperature of 800 ° C. to 1000 ° C. (preferably 850 ° C. to 950 ° C.) for about 0.1 hours to 3 hours.
- the pressurizing condition is preferably 0.2 to 2.0 MPa (for example, 0.3 to 1.0 MPa).
- the heat treatment itself may be performed by subjecting the green sheet laminate to a firing furnace such as a mesh belt furnace.
- the pressure treatment may be performed using a conventional press member or the like.
- the first connection terminal 62 and the second connection terminal 72 are suitably used by properly using the sputtering method and the electroplating method. Can be formed. This will be described in detail with one specific example.
- first connection terminal 62 having a two-layer sputtering structure First, the formation of “first connection terminal 62 having a two-layer sputtering structure” will be exemplified.
- a resist is applied to the “main surface region where the first connection terminals are not formed” on the ceramic substrate 10 and masking is performed.
- a titanium layer to be a sputter lower layer is formed. Specifically, it is preferable to form a thin titanium layer (for example, a thickness of 30 to 70 nm) by RF sputtering. Such RF sputtering may be performed in an argon gas atmosphere using a Ti target as a sputtering target. After the titanium layer is formed, a second copper layer is formed.
- a thin film copper layer for example, a thickness of 30 to 70 nm
- RF sputtering may be performed in an argon gas atmosphere using a Cu target as a sputtering target.
- a second connection terminal having a two-layer sputtering structure and an electrolytic plating layer will be exemplified.
- a thin film titanium layer for example, 30 to 70 nm
- a thin film copper layer for example, 30 to 70 nm
- a growth layer is formed thereon.
- a copper layer for example, a thickness of 400 to 600 nm
- an electrolytic plating method for example, electroless plating method.
- FIG. 2 referred to in the above description, a mode in which the top surface level of the second connection terminal 72 is lower than the top surface level of the ESD protection element 40 is shown. It is not limited. For example, as shown in FIG. 10 (particularly, as shown in a partially enlarged view), the second connection terminal 70 only needs to have the top surface level of the second connection portion 70 higher than the top surface level of the ESD protection element 40.
- the top surface level of 72 may be higher than the top surface level of the ESD protection element 40.
- the first connection portion 60 is composed of the first connection terminals 62 and the first bumps 67
- the second connection portion 70 is the second connection terminals 72 and the second bumps.
- the first connection part 60 may be configured by substantially only the first connection terminal 62, or the first connection part 60 may be configured by substantially only the first bump 67.
- the second connection portion 70 may be substantially composed of only the second connection terminal 72, or the second connection portion 70 may be substantially composed of only the second bump 77. Also good.
- the present invention includes the following embodiments. 1st aspect : Ceramic substrate part, A light emitting diode module comprising: a light emitting diode connected to the main surface of the ceramic substrate portion; and an optical element provided to cover the light emitting diode on the main surface of the ceramic substrate portion, An ESD protection element connected to the main surface of the ceramic substrate portion; A light emitting diode module, wherein the ESD protection element is disposed in a gap formed between the main surface of the ceramic substrate portion and the light emitting diode so as to be covered with the light emitting diode.
- the first connection part for connecting the ESD protection element to the ceramic substrate part and the second connection part for connecting the light emitting diode to the ceramic substrate part are the main parts of the ceramic substrate part. Further comprising on the surface, A light emitting diode module, wherein the first connection portion supports the ESD protection element, and the second connection portion supports the light emitting diode.
- Third aspect The light emitting diode module according to the first aspect or the second aspect, wherein the main surface size of the light emitting diode is larger than the main surface size of the ESD protection element.
- the top surface level (top height) of the second connection portion is higher than the top surface level (top height) of the ESD protection element.
- a light emitting diode module that is characterized.
- Fifth aspect In any one of the second to fourth aspects, the “first via connected to the first connecting portion” and the “second via connected to the second connecting portion” are arranged inside the ceramic substrate portion. Further comprising as an inner layer via, The light emitting diode module, wherein both the first via and the second via extend only in a lower region of the light emitting diode.
- the first connection terminal provided so that the first connection portion is in direct contact with the main surface of the ceramic substrate portion, and the first connection terminal.
- the first bump is provided on the second connecting terminal provided on the main surface of the ceramic substrate portion and the second connecting terminal is provided on the second connecting terminal.
- a light emitting diode module comprising a second bump provided.
- Seventh aspect The light-emitting diode module according to the sixth aspect, wherein the thickness of the first connection terminal is smaller than the thickness of the second connection terminal.
- the top surface level (top height) of the second bump is higher than the top surface level (top height) of the ESD protection element. Light emitting diode module.
- Ninth aspect The metal according to any one of the sixth to eighth aspects, wherein the first connection terminal includes a metal component formed by a dry plating method, while the second connection terminal is formed by a dry plating method.
- a light-emitting diode module comprising not only a component but also a metal component formed by a wet plating method.
- Tenth aspect The light-emitting diode module according to any one of the first to ninth aspects, wherein the ESD protection element is a constant voltage diode or a varistor element.
- a ceramic substrate used for a light emitting diode module comprising a light emitting diode and an optical element provided so as to cover the light emitting diode,
- the first connection portion connected to the ESD protection element and the second connection portion connected to the light emitting diode are provided on the main surface of the substrate, and the thickness of the first connection portion is larger than the thickness of the second connection portion.
- Small ceramic substrate In the eleventh aspect, the first connection portion includes a first connection terminal provided so as to be in direct contact with the substrate main surface and a first bump provided on the first connection terminal.
- the second connecting portion is composed of a second connecting terminal provided so as to be in direct contact with the main surface of the substrate and a second bump provided on the second connecting terminal.
- Characteristic ceramic substrate. Thirteenth aspect The ceramic substrate according to the twelfth aspect, wherein the thickness of the first connection terminal is smaller than the thickness of the second connection terminal.
- the first via connected to the first connection part and the second via connected to the second connection part are used as inner vias in the ceramic substrate.
- a ceramic substrate, wherein both the first via and the second via extend only in a lower region of a light emitting diode mounting area.
- the light emitting diode module of the present invention and the ceramic substrate used for the light emitting diode module can further reduce the size of the LED product.
- a backlight for a liquid crystal television or a liquid crystal screen of a mobile phone a camera flash application, an in-vehicle application, and the like can be suitably used.
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
Abstract
本発明の発光ダイオードモジュールは、セラミック基板部、そのセラミック基板部の主面に接続された発光ダイオード、および、セラミック基板部の主面上にて発光ダイオードを覆うように設けられた光学系素子を有して成る。特に、本発明の発光ダイオードモジュールは、セラミック基板部の主面に接続されたＥＳＤ保護素子を更に有して成り、そのＥＳＤ保護素子が、発光ダイオードによって覆われるような形態でもって、セラミック基板部の主面と発光ダイオードとの間に形成された隙間部に配置されている。
Description
本発明は、発光ダイオードモジュールおよびそれに用いられるセラミック基板に関する。より詳細には、本発明は、ＥＳＤ保護素子を備えた発光ダイオードモジュールおよびそれに用いられるセラミック基板に関する。
省エネルギーかつ長寿命な光源としてＬＥＤ（発光ダイオード）は近年注目を浴びている。例えばＬＥＤはセラミック基板上に搭載された発光ダイオードモジュールとして用いることができる。このような発光ダイオードモジュールは、そのモジュールのセラミック基板部に起因して耐熱性・耐湿性に優れている。それゆえ、ＬＥＤおよびセラミック基板を備えた発光ダイオードモジュールというものは、高パワーＬＥＤモジュールや液晶のバックライト向けのＬＥＤモジュールなどとして利用されている。
ＬＥＤは静電気に対する耐性が一般に高いとはいえないので、静電気ストレスからＬＥＤを保護する設計や対策がなされる場合がある。例えば、ツェナーダイオードをＬＥＤと電気的に並列に接続しておくと、過電圧・過電流が偶発的に印加された場合でもＬＥＤへのストレスを低減することができる。
ツェナーダイオードなどの静電ストレス防止素子はモジュール基板に実装されていることが多い。例えば特許文献１に記載されているＬＥＤモジュールでは、ＥＳＤ保護回路１１２’が、ＬＥＤ１０２ａ’，１０２ｂ’が設けられたサブマウント１０４’上に搭載されている（図１１（ａ）参照）。
表面実装型のＬＥＤモジュールにおいては、上述したようにツェナーダイオードがＬＥＤと電気的並列に接続されているが、あくまでもモジュール基板上にツェナーダイオードが配置されている（図１１（ｂ）参照）。つまり、ツェナーダイオードが存在する分だけモジュールの全体寸法が増す結果となっている。例えば上述の特許文献１に記載されているＬＥＤモジュールなどでは、サブマウント１０４’の同一面上にＬＥＤ１０２ａ’，１０２ｂ’とＥＳＤ保護回路１１２’とが搭載されているので、サブマウント１０４’の主面サイズは、少なくともＬＥＤ１０２ａ’，１０２ｂ’およびＥＳＤ保護回路１１２’を許容できるサイズとなっている（図１１（ａ）参照）。また、光学系素子との兼ね合いも考慮する必要があり、例えば特許文献１のＬＥＤモジュールなどでは、光学系素子の光軸中心とＬＥＤ発光部からの光軸中心とを一致させる必要があるといえ、それゆえ、光学系素子１１０’としては大サイズのものを用いなければならない。このような制約によって、ＬＥＤモジュールの基板主面は結果としてある程度大きなものとなってしまう。つまり、静電気ストレス対策が施された従来のＬＥＤ製品は、更なる小型化の点で必ずしも十分に対応できているとはいえない。
また、ＬＥＤモジュールでは、電流を増加させるとＬＥＤからの発熱が増大し、それによって、モジュール内部の温度が増大して劣化を引き起こしかねない。例えば白色ＬＥＤは消費する電力のうち可視光に変換されるのは２５％程度といわれており、他は直接熱となってしまう。したがって、ＬＥＤモジュールに対しては放熱対策を行うことが必要とされる。
本発明は上記事情に鑑みて為されたものである。即ち、本発明の主たる目的は、静電気ストレス対策が施されたＬＥＤ製品の更なる小型化に適した発光ダイオードモジュールおよびそれに用いられるセラミック基板を提供することである。また、本発明の別の目的は、放熱特性や発光特性などの点でも優れている静電気ストレス対策が施された小型の発光ダイオードモジュールおよびそれに用いられるセラミック基板を提供することである。
上記目的を達成するため、本発明では、
セラミック基板部、
セラミック基板部の主面に接続された発光ダイオード（ＬＥＤ素子）、および
セラミック基板部の主面上にて発光ダイオードを覆うように設けられた光学系素子
を有して成る発光ダイオードモジュールであって、
セラミック基板部の主面に接続されたＥＳＤ保護素子（静電気保護素子）を更に有して成り、そのＥＳＤ保護素子が発光ダイオードによって覆われるように、セラミック基板部の主面と発光ダイオードとの間に形成された隙間部にＥＳＤ保護素子が配置されている、発光ダイオードモジュールが提供される。
セラミック基板部、
セラミック基板部の主面に接続された発光ダイオード（ＬＥＤ素子）、および
セラミック基板部の主面上にて発光ダイオードを覆うように設けられた光学系素子
を有して成る発光ダイオードモジュールであって、
セラミック基板部の主面に接続されたＥＳＤ保護素子（静電気保護素子）を更に有して成り、そのＥＳＤ保護素子が発光ダイオードによって覆われるように、セラミック基板部の主面と発光ダイオードとの間に形成された隙間部にＥＳＤ保護素子が配置されている、発光ダイオードモジュールが提供される。
本発明に係る発光ダイオードモジュールの特徴の１つは、セラミック基板部の主面に接続されたＥＳＤ保護素子が、セラミック基板部の主面と発光ダイオードとの間に形成された隙間部に配置されていることである。換言すれば、ＥＳＤ保護素子は、その上部に位置する発光ダイオードによって覆われるような形態となっており、発光ダイオードとセラミック基板部との間の空間にＥＳＤ保護素子が介在している。
本明細書の「ＥＳＤ保護素子」といった用語における“ＥＳＤ”は、Electro Static Dischargingの頭文字を取ったものであり、それゆえ、「ＥＳＤ保護素子」は、いわゆる“静電気保護素子”のことを実質的に意味している。
また、本明細書における「主面」とは、セラミック基板部を構成する面のうち表面および裏面を規定する面のこと（つまり、“側面”ではないこと）を実質的に意味している。より具体的には、本発明における「主面」は、発光ダイオードなどの各種素子が実装される“実装面”のことを指している。
また、本明細書における「光学系素子」は、モジュールの光利用効率を向上させるべく発光ダイオードからの光を外部へと効果的に取り出す又は導くためのモジュール素子のことを実質的に意味している。
更に、本明細書で用いる「・・・ＥＳＤ保護素子が発光ダイオードによって覆われるように・・・」といった表現は、発光ダイオードがＥＳＤ保護素子の上方にて一定の間隔を空けた状態で位置付けられており、その発光ダイオードの下方空間に収まるようにＥＳＤ保護素子が設けられている態様を実質的に意味している。換言すれば、ＥＳＤ保護素子がその周辺領域とともに発光ダイオードによって“蓋されたような形態”となっている。
ある好適な態様では、「ＥＳＤ保護素子をセラミック基板部に接続するための第１接続部」および「発光ダイオードをセラミック基板部に接続するための第２接続部」がセラミック基板部の主面上に設けられており、第１接続部がＥＳＤ保護素子を支持していると共に、第２接続部が発光ダイオードを支持している。つまり、本発明に係るモジュールでは、発光ダイオードとセラミック基板部との間にＥＳＤ保護素子が好適に介在する（特に双方から一定の空間を空けて介在する）ことになるように、第１接続部がＥＳＤ保護素子を支持していると共に第２接続部が発光ダイオードを支持している。かかる態様では、好ましくは第２接続部の頂面レベルがＥＳＤ保護素子の頂面レベルよりも高くなっている。
第１接続部は、セラミック基板部の主面上に直接的に設けられた“第１接続端子”およびその第１接続端子上に設けられた“第１バンプ”から構成されていることが好ましい。同様に、第２接続部は、セラミック基板部の主面上に直接的に設けられた“第２接続端子”およびその第２接続端子上に設けられた“第２バンプ”から構成されていることが好ましい。
第１接続端子の厚み（高さ寸法）は第２接続端子の厚み（高さ寸法）よりも小さくなっていることが好ましい。また、第２バンプの頂面レベルはＥＳＤ保護素子の頂面レベルよりも高くなっていることが好ましい。
別のある好適な態様では、発光ダイオードがＥＳＤ保護素子よりも大きなサイズを有している。特に、発光ダイオードの主面サイズがＥＳＤ保護素子の主面サイズよりも大きくなっていることが好ましい。
更に別のある好適な態様では、ＥＳＤ保護素子が定電圧ダイオードまたはバリスタ素子となっている。
更に別のある好適な態様では、「第１接続部と接続された第１ビア」（例えば第１接続端子と直接的に接続されたビア）および「第２接続部と接続された第２ビア」（例えば第２接続端子と直接的に接続されたビア）をセラミック基板部の内部にて更に有して成る。かかる態様では、第１ビアおよび第２ビアの双方が発光ダイオードの下方領域にのみ延在していることが好ましい。また、かかる態様（後述する“放熱特性にとって好適なモジュール基板構成”の態様）においては、ＥＳＤ保護素子がバリスタ素子であることが特に好ましい。
更に別のある好適な態様では、第１接続端子が乾式めっき法で形成された金属成分を含んで成る一方、第２接続端子が乾式めっき法で形成された金属成分のみならず、湿式めっき法で形成された金属成分をも含んで成る。例えば、第１接続端子がスパッタ法で形成された金属成分を含んで成る一方、第２接続端子がスパッタ法で形成された金属成分および電解めっき法で形成された金属成分を含んで成る。
本発明では、上述の発光ダイオードモジュールに用いられるセラミック基板も提供される。かかるセラミック基板は、「発光ダイオード（ＬＥＤ素子）およびその発光ダイオードを覆うように又は包み込むように設けられた光学系素子を有して成る発光ダイオードモジュール」に用いられるセラミック基板であって、ＥＳＤ保護素子を接続するための第１接続部、および、発光ダイオードを接続するための第２接続部を主面上に有して成り、第１接続部の厚み（高さ寸法）が第２接続部の厚み（高さ寸法）よりも小さくなっている。
ある好適な態様では、第１接続部が、セラミック基板の主面上に直接的に設けられた“第１接続端子”およびその第１接続端子上に設けられた“第１バンプ”から構成されており、同様に、第２接続部が、セラミック基板の主面上に直接的に設けられた“第２接続端子”およびその第２接続端子上に設けられた“第２バンプ”から構成されている。かかる態様では、第１接続端子の厚みが第２接続端子の厚みよりも小さくなっていることが好ましい。
別のある好適な態様では、セラミック基板の内部においては、「第１接続部と接続された第１ビア」（例えば第１接続端子と直接的に接続されたビア）および「第２接続部と接続された第２ビア」（例えば第２接続端子と直接的に接続されたビア）が設けられており、第１ビアおよび第２ビアの双方が発光ダイオードの実装エリアの下方領域にのみ延在している。
本発明に従えば、セラミック基板部の主面に接続されたＥＳＤ保護素子が、「セラミック基板部の主面と発光ダイオードとの間に形成された隙間部」に配置されているので、発光ダイオードモジュールの全体的な小型化（特にモジュールの主面サイズのダウン）を好適に図ることができる。それゆえに、本発明の発光ダイオードモジュールおよびそれに用いられるセラミック基板は、「静電気ストレス対策が施されたＬＥＤ製品の更なる小型化」に有効に寄与し得る。
特に、本発明の発光ダイオードモジュールでは、ＥＳＤ保護素子が発光ダイオードの下側空間に位置しているので、ＥＳＤ保護素子だけが占めるセラミック基板主面領域というものは存在しない。これは、セラミック基板の主面上において発光ダイオードおよび光学系素子の設計自由度が高いことを意味している。それゆえ、発光ダイオードと光学系素子との相対的な位置関係や光学系素子サイズなどに関する制約が減じられているので、例えば光学系素子の光軸中心とＬＥＤ発光部からの光軸中心とを一致させ易くなったり、サイズの小さい光学系素子を用いることが可能となったりする（１つ例示すると、実質的に発光ダイオードのみを覆うような小型の光学系素子を用いることが可能となる）。
更に本発明の発光ダイオードモジュールでは、発光ダイオードの下側にてそれに近接するようにＥＳＤ保護素子が設けられていると共に、そのＥＳＤ保護素子が第１接続部を介してセラミック基板部に接続されているので、発光ダイオードからの熱をＥＳＤ保護素子および第１接続部（そして、ビア）を介して効果的に外部へと放散させることができる。つまり、ＥＳＤ保護素子を熱バイパスとしても用いることができる。このような観点で放熱特性に優れると、発光効率が高くなり、より高輝度なＬＥＤ製品を実現することができる。また、優れた放熱特性ゆえに、ＬＥＤの動作寿命が向上したり、光学系素子（例えばレンズ形状の封止樹脂部）の熱による変性・変色なども効果的に防止できたりする。
更にいえば、発光ダイオードの下側にて近接するようにＥＳＤ保護素子が設けられるので、本発明ではＥＳＤ保護素子の存在自体で光反射効率を付加的に向上させることができる。具体的には、ＥＳＤ保護素子の上側面を光反射率の高い材質（例えばＡｇおよびＡｌなどから成る群から選択される少なくとも１種以上の金属系材料、あるいは、高反射化されたシリコーン樹脂、エポキシ樹脂およびフッ素樹脂などから成る群から選択される少なくとも１種以上の樹脂系材料）でコーティングしておくことよって、発光ダイオードから発された下側向きの光をＥＳＤ保護素子の上側面で反射させることができ、その結果、“下側へと発された光”を光学系素子へ向かう光へと利用することができる。つまり、本発明では、小型でありながらも発光効率が高く、より高輝度なＬＥＤ製品を実現できるといえる。
以下、図面を参照しながら、本発明の実施の形態を説明する。図面においては、説明の簡略化のため、実質的に同一の機能を有する構成要素を同一の参照番号で示している。また、各図における寸法関係（長さ、幅、厚さなど）は実際の寸法関係を反映するものではない。更に、本明細書で用いる“上下方向”は、図中における上下方向に対応した方向に相当する。
［本発明の発光ダイオードモジュール］
本発明の発光ダイオードモジュール１００は、図１に示すように、セラミック基板部１０、発光ダイオード２０、光学系素子３０およびＥＳＤ保護素子４０から主に構成されている。図示するように、発光ダイオード２０、光学系素子３０およびＥＳＤ保護素子４０は全てセラミック基板部１０に配置されている。
本発明の発光ダイオードモジュール１００は、図１に示すように、セラミック基板部１０、発光ダイオード２０、光学系素子３０およびＥＳＤ保護素子４０から主に構成されている。図示するように、発光ダイオード２０、光学系素子３０およびＥＳＤ保護素子４０は全てセラミック基板部１０に配置されている。
特に本発明の発光ダイオードモジュール１００では、セラミック基板部１０の主面１０Ａと発光ダイオード２０との間に形成された隙間部５０にＥＳＤ保護素子４０が配置されており、それゆえに、ＥＳＤ保護素子４０が発光ダイオード２０で覆われるような形態となっている。つまり、ＥＳＤ保護素子４０は、その上部にて位置する発光ダイオード２０によってカバーされるような形態で、発光ダイオード２０とセラミック基板部１０との間の空間５０に設けられている（尚、ＥＳＤ保護素子以外の隙間部５０は封止樹脂などで埋められていてよいし、あるいは中空のままであってもよい）。
セラミック基板部１０の主面１０Ａ上には「ＥＳＤ保護素子４０をセラミック基板部１０に接続するための第１接続部６０」および「発光ダイオード２０をセラミック基板部１０に接続するための第２接続部７０」が設けられている。かかる第１接続部６０は、好ましくはセラミック基板部１０の導電性部分（ビアなど）に対して電気的に接続されており、それゆえに、第１接続部６０を介してＥＳＤ保護素子４０とセラミック基板部１０とが相互に電気的に接続されている。同様に、第２接続部７０は、好ましくはセラミック基板部１０の導電性部分（ビアなど）に対して電気的に接続されており、それゆえに、第２接続部７０を介して発光ダイオード２０とセラミック基板部１０とが相互に電気的に接続されている。
ここで、図１に示す態様から分かるように、ＥＳＤ保護素子４０は第１接続部６０によって支持されていると共に、発光ダイオード２０は第２接続部７０によって支持されている。つまり、ＥＳＤ保護素子４０の配置形態は第１接続部６０によって実質的に保持されていると共に、発光ダイオード２０の配置形態は第２接続部７０によって実質的に保持されている。換言すれば、第１接続部６０は、ＥＳＤ保護素子４０とセラミック基板部１０との間の電気的接続を供する役割を担っていると共にセラミック基板部１０に対してＥＳＤ保護素子４０を支持する役割をも担っている。同様にして、第２接続部７０は、発光ダイオード２０とセラミック基板部１０との間の電気的接続を供する役割を担っていると共にセラミック基板部１０に対して発光ダイオード２０を支持する役割をも担っている。
図２に示すように、第１接続部６０は、セラミック基板部１０の主面１０Ａ上に直接的に設けられた第１接続端子６２およびその第１接続端子６２上に設けられた第１バンプ６７から構成されていることが好ましい（特に図２の一部拡大図を参照のこと）。同様に、第２接続部７０は、セラミック基板部１０の主面１０Ａ上に直接的に設けられた第２接続端子７２およびその第２接続端子７２上に設けられた第２バンプ７７から構成されていることが好ましい（同じく特に図２の一部拡大図を参照のこと）。
発光ダイオードモジュール１００に用いられているセラミック基板部１０は、複数のグリーンシートを積層して焼成して得られたセラミック多層基板であってよい。セラミック基板部の材質や全体寸法などは、電子機器分野のセラミック多層基板（例えばＬＥＤモジュール基板など）として常套的に使用・採用されているものであれば特に制限はない。しかしながら、本発明ではモジュール全体の小型化を図ることができるので、その点に鑑みれば、セラミック基板部の主面サイズは小さくすることができる。例えば、本発明の発光ダイオードモジュール１００では、図１１（ａ）や図１１（ｂ）に示す従来の発光ダイオードモジュール２００’と比べて、基板部の主面サイズを好ましくは３０～７０％程度減じることができ、より好ましくは４０％～７０％程度減じることができ、更に好ましくは５０％～７０％程度減じることができる。
本発明の発光ダイオードモジュールでは、ＥＳＤ保護素子のみが占める基板主面領域は存在しないので、モジュールのスケールダウンを図りつつも光学系素子の光軸中心と発光ダイオードの光軸中心とを一致させ易くなっている。かかる光軸中心同士の一致について１つ態様を例示する。本発明においては、図２に示すように、ＥＳＤ保護素子が発光ダイオードの下側空間に配置されているにすぎないので、ＥＳＤ保護素子からの制約を受けることなく“発光ダイオード２０の中央ポイントａ”と“光学系素子３０の中央ポイントｂ”との相互の水平方向位置を合わせることができる（そのような中央ポイント同士の一致によって、光学系素子３０の光軸中心と発光ダイオードの光軸中心とを一致させることが可能となり得る）。
図２に示されるように、セラミック基板部１０の内部には内部電極層および／または内部配線層などの内部回路パターン１４が設けられている。また、各層の回路パターン１４はビア１５によって相互に電気的に接続されている。ビア１５は、図示されるように、セラミック基板部１０を貫通するように基板の厚み方向に延在しており、最表層部分のビア１５は基板表面１０Ａにて露出した形態となっている。ビア１５および回路パターン１４などの材質などは電子機器分野（例えばＬＥＤモジュール基板）として常套的に使用・採用されているものであれば特に制限はない。
図２の一部拡大図に示されるように、セラミック基板部１０の表面１０Ａに設けられた第１接続端子６２は、好ましくはセラミック基板部の内層ビア１５（１５ａ）に電気的に接続されている。同様に、セラミック基板部１０の表面１０Ａに設けられた第２接続端子７２は、好ましくはセラミック基板部の内層ビア１５（第１接続端子が接続されるビアとは異なるビア１５ｂ）に電気的に接続されている。
ここで、本発明の発光ダイオードモジュールに用いられている各素子について詳述しておく。まず、発光ダイオード２０は、いわゆるＬＥＤ（Light Emitting Diode）のことを指している。かかるＬＥＤは、「ＬＥＤのベアチップ（即ちＬＥＤチップ）」のみならず、「基板部に実装し易いようにＬＥＤチップがモールドされたディスクリート・タイプ」であってもよい。更にいえば、ＬＥＤチップに限らず、半導体レーザーチップなども用いることができる。本発明の発光ダイオード２０は、ＥＳＤ保護素子４０を覆うような形態を有しているので、発光ダイオード２０の主面サイズがＥＳＤ保護素子４０の主面サイズよりも大きくなっていることが好ましい。例えば、発光ダイオードの主面サイズ（主面の面積）がＥＳＤ保護素子の主面サイズ（主面の面積）よりも、好ましくは１０％～６０％程度大きく、より好ましくは１０％～５０％程度大きく、更に好ましくは１０％～４０％程度大きくなっている。尚、発光ダイオード上には蛍光体層が設けられていてもよい。かかる蛍光体層は、発光ダイオードからの光を受けて所望の光を発色するものであれば、特に制限はない。つまり、発光ダイオードからの光・電磁波との兼ね合いで蛍光体層の蛍光体種類を決定すればよい。
発光ダイオードモジュールに用いられているＥＳＤ保護素子４０は、発光ダイオード２０と電気的に並列に接続されるものであり、偶発的な過電圧・過電流に対して発光ダイオード２０を保護するものである（つまり、ＥＳＤダメージから保護するための素子である。例えばＥＳＤ保護素子は基板のビア、内部回路パターンおよび／または外部回路パターンなどを介して発光ダイオードと電気的に並列に接続され得る）。ＥＳＤ保護素子４０の種類自体は、特に制限はなく、ＬＥＤモジュール基板の保護素子として常套的に使用・採用されているものであれば特に制限はない。例えば、ＥＳＤ保護素子４０は定電圧ダイオードやバリスタ素子（特にチップバリスタ）であってよい。
発光ダイオードモジュールに用いられている光学系素子３０は、セラミック基板部１０の主面１０Ａ上にて発光ダイオード２０を覆うように又は包み込むように設けられている。光学系素子３０は、光利用効率を向上させるモジュール素子であり、例えばレンズである。この点、光学系素子３０としては「レンズ形状，凸形状，砲弾形状あるいは円筒形状などを有する封止樹脂」を採用してよい。封止樹脂の種類は、一般的なＬＥＤモジュールなどに用いられているものであれば特に制限はなく、例えば透明または乳白色のエポキシ樹脂などであってよい。
本発明の発光ダイオードモジュールでは、セラミック基板部１０の主面１０Ａと発光ダイオード２０との間に形成された隙間部５０にＥＳＤ保護素子４０が配置されているが、それが好適に担保されるように、第２接続部７０の頂面レベルＬ１がＥＳＤ保護素子４０の頂面レベルＬ２よりも高くなっていることが好ましい（図３参照）。これにつき、「Ｌ１－Ｌ２」の値は、好ましくは５～１００μｍ程度であり、より好ましくは２０～８０μｍ程度であり、更に好ましくは３０～５０μｍ程度である。
また、第１接続部６０が第１接続端子６２および第１バンプ６７から構成されており、第２接続部７０が第２接続端子７２および第２バンプ７７から構成されている場合、図４に示すように第１接続端子６２の厚みＴ１が第２接続端子７２の厚みＴ２よりも小さくなっていることが好ましい。具体的には、第１接続端子６２の厚みＴ１が第２接続端子７２の厚みＴ２よりも好ましくは６０～１２０μｍ程度小さく、より好ましくは８０～１００μｍ程度小さく、更に好ましくは８５～９５μｍ程度小さくなっている。
このような厚さの違う第１接続端子・第２接続端子は、乾式めっき法および湿式めっき法を好適に採用することによって形成することができる。具体的には、第１接続端子６２は乾式めっき法のみで形成する一方、第２接続端子７２は乾式めっき法のみならず、湿式めっき法をも併用して形成する。これは、第１接続端子６２が乾式めっき法で形成された金属成分を含んで成る一方、第２接続端子７２が乾式めっき法で形成された金属成分および湿式めっき法で形成された金属成分を含んで成ることを意味している。例えば、第１接続端子がスパッタ法で形成された金属成分を含んで成る一方、第２接続端子がスパッタ法で形成された金属成分のみならず、電解めっき法で形成された金属成分をも含んで成る。かかる場合、図５に示されるように第１接続端子６２は２層スパッタ構造を有していることが好ましく、特に“Ｔｉ含有材質から成るスパッタ下層”および“Ｃｕ含有材質から成るスパッタ上層”から構成されることが好ましい。そして、同じく図５に示されるように、第２接続端子７２は、そのような２層スパッタ構造の上に形成された電解めっき層を更に有してなり、例えばＣｕ含有材質から成る電解めっき層（特に無電解めっき層）を更に有して成ることが好ましい。ちなみに、第１接続端子および第２接続端子の上にはニッケル/金めっきが付加的に施されていてもよい（即ち、第１接続端子の２層スパッタ構造や第２接続端子の電解めっき層の上にニッケル/金めっき層が設けられていてもよい）。
第１接続端子６２の上に設けられる第１バンプ６７は、金バンプであることが好ましい。金バンプは、第１接続端子６２とＥＳＤ保護素子４０とを低抵抗で相互に電気接続できるからである。第１バンプ６７の高さ寸法・厚さ寸法ｔ１（図４参照）は、好ましくは１０～４０μｍ程度であり、より好ましくは１５～２５μｍ程度である。同様に、第２接続端子７２の上に設けられる第２バンプ７７は、金バンプであることが好ましい。金バンプは、第２接続端子７２と発光ダイオード２０とを低抵抗で相互に電気接続できるからである。第２バンプ７７の高さ寸法・厚さ寸法ｔ２（図４参照）は、好ましくは１０～４０μｍ程度であり、より好ましくは１５～２５μｍ程度である。尚、特に第２バンプ７７についていうと、第２バンプ７７の頂面レベルはＥＳＤ保護素子４０の頂面レベルよりも高くなっており、例えば好ましくは５～１００μｍ程度高く、より好ましくは１０～７０μｍ程度高く、更に好ましくは１５～３０μｍ程度高くなっている。
本発明の発光ダイオードモジュールでは、ＥＳＤ保護素子４０が、その上部にて位置する発光ダイオード２０によってカバーされるような形態で発光ダイオード２０とセラミック基板部１０との間の空間５０に介在しているので、ＥＳＤ保護素子を熱バイパスとして好適に用いることができる。具体的には、図６（ａ）に示すように、発光ダイオード２０の下側にてそれに近接するようにＥＳＤ保護素子４０が設けられていると共に、そのＥＳＤ保護素子４０が第１接続部６０によりセラミック基板部に接続・支持されているので、発光ダイオード２０からの熱をＥＳＤ保護素子４０および第１接続部６０（そして、それに接続されたビア）を介して外部へと基板裏側から放散させることができる。このような効果は、特に図６（ｂ）示す従来技術の態様と比べると良く理解することができ、図６（ｂ）に示すような従来の発光ダイオードモジュール１００’では、発光ダイオード２０’からの熱は、その発光ダイオードに接続されたビアを介してのみ放熱されるにすぎない。この点、本発明の発光ダイオードモジュール１００では、発光ダイオードの接続部７０（およびそれに接続されているビア１５ｂ）のみならず、ＥＳＤ保護素子の接続部６０（およびそれに接続されているビア１５ａ）をも介して放熱させることができる。換言すれば、本発明の発光ダイオードモジュールにおいては、従来技術のモジュールと比べて放熱パスが“密”になっているといえる（図６参照）。
上記のような本発明の優れた放熱特性はモジュール基板構成に現れており、本発明の発光ダイオードモジュール１００では、図６に示すように第１接続部６０および第２接続部７０の双方が発光ダイオード２０の下方領域にのみ配置されている。つまり、「ＥＳＤ保護素子のための第１接続部と接続されている第１ビア１５ａ」および「発光ダイオードのための第２接続部と接続されている第２ビア１５ｂ」の双方が、発光ダイオード２０の下方領域にのみ延在している。尚、放熱特性をより向上させるためには、ＥＳＤ保護素子４０としてバリスタ素子を用いることが好ましい。バリスタ素子のバリスタ材料としては、例えば酸化亜鉛（ＺｎＯ）やチタン酸ストロンチウム（ＳｒＴｉＯ３）などを主成分とした金属酸化物系の材料を用いてよい。
更にいえば、本発明の発光ダイオードモジュールでは、発光ダイオードの下側にて近接するようにＥＳＤ保護素子が設けられているので、ＥＳＤ保護素子の存在自体で発光効率・輝度を向上させることができる。具体的には、図７に示すように、ＥＳＤ保護素子４０の上側面を光反射率の高い材質でコーティングしておくことよって、発光ダイオード２０から発された下側向きの光をＥＳＤ保護素子４０の上側面で反射させることができ、それゆえ、“下側へと発された光”の少なくとも一部を光学系素子へ向かう光へと変えることができる。“光反射率の高い材質でコーティング”から成る被覆層としては、例えばＡｇおよび／またはＡｌなどを含んで成る層を設けておけばよい。
［本発明のセラミック基板］
次に、本発明のセラミック基板について説明する。かかるセラミック基板は、上述の発光ダイオードモジュールの基板部として用いられる基板である。それゆえ、図８に示すように、本発明に係るセラミック基板１０は、ＥＳＤ保護素子を接続するための第１接続部６０、および、発光ダイオードを接続するための第２接続部７０を主面１０Ａ上に有して成り、第１接続部６０の厚みが第２接続部７０の厚みよりも小さくなっている。具体的には、第１接続部６０の厚みＴｈ１が第２接続部７０の厚みＴｈ２よりも６０～１２０μｍ程度小さく、より好ましくは８０～１００μｍ程度小さく、更に好ましくは８５～９５μｍ程度小さくなっている。
次に、本発明のセラミック基板について説明する。かかるセラミック基板は、上述の発光ダイオードモジュールの基板部として用いられる基板である。それゆえ、図８に示すように、本発明に係るセラミック基板１０は、ＥＳＤ保護素子を接続するための第１接続部６０、および、発光ダイオードを接続するための第２接続部７０を主面１０Ａ上に有して成り、第１接続部６０の厚みが第２接続部７０の厚みよりも小さくなっている。具体的には、第１接続部６０の厚みＴｈ１が第２接続部７０の厚みＴｈ２よりも６０～１２０μｍ程度小さく、より好ましくは８０～１００μｍ程度小さく、更に好ましくは８５～９５μｍ程度小さくなっている。
また、図９（ａ）に示すように、第１接続部６０は、セラミック基板の主面１０Ａ上に直接的に設けられた第１接続端子６２およびその第１接続端子上に設けられた第１バンプ６７から構成されていてもよい。同様に、第２接続部７０は、セラミック基板の主面１０Ａ上に直接的に設けられた第２接続端子７２およびその第２接続端子上に設けられた第２バンプ７７から構成されていてもよい。かかる態様では、第１接続端子６２の厚みが第２接続端子７２の厚みよりも小さくなっていることが好ましい。上述したように、第１接続端子６２の厚みＴ１が第２接続端子７２の厚みＴ２よりも６０～１２０μｍ程度小さく、より好ましくは８０～１００μｍ程度小さく、更に好ましくは８５～９５μｍ程度小さくなっている。尚、本願発明のセラミック基板は、バンプを除いた形態であってもよく、図９（ｂ）に示すようにセラミック基板の主面１０Ａ上に第１接続端子６２および第２接続端子７２のみを有する態様であってもよい。
放熱特性の優れた発光ダイオードモジュールの観点でいうと、本発明のセラミック基板１０では、図９（ａ）および（ｂ）に示すように、第１接続部６０と接続された第１ビア１５ａおよび第２接続部７０と接続された第２ビア１５ｂが設けられており、第１ビア１５ａおよび第２ビア１５ｂの双方が発光ダイオード２０の実装エリアの下方領域にのみ延在していることが好ましい。
ここで、本発明のセラミック基板（即ち、本発明の発光ダイオードモジュールのセラミック基板部）の具体的な製造態様の１つについて例示的に説明しておく。
セラミック基板のボディー部分は、上述で触れたように、複数のグリーンシートを積層して焼成して得られたものであってよい。グリーンシート自体は、セラミック成分、ガラス成分および有機バインダ成分を含んで成るシート状部材であってよい。例えば、セラミック成分としては、アルミナ粉末（平均粒径：０．５～１０μｍ程度）であってよく、ガラス成分としては、ホウケイ酸塩ガラス粉末（平均粒径：１～２０μｍ程度）であってもよい。そして、有機バインダ成分としては、例えば、ポリビニルブチラール樹脂、アクリル樹脂、酢酸ビニル共重合体、ポリビニルアルコールおよび塩化ビニル樹脂から成る群から選択される少なくとも１種以上の成分であってよい。あくまでも例示にすぎないが、グリーンシートは、アルミナ粉末４０～５０ｗｔ％、ガラス粉末を３０～４０ｗｔ％、および、有機バインダ成分１０～３０ｗｔ％であってよい（グリーンシートの全重量基準）。また、別の観点で捉えるとすると、グリーンシートは、固体成分（アルミナ粉末５０～６０ｗｔ％およびガラス粉末を４０～５０ｗｔ％：固体成分の重量基準）と有機バインダ成分との重量比、即ち、固体成分重量：有機バインダ成分重量が８０～９０：１０～２０程度となっているものであってもよい。グリーンシート成分としては、必要に応じてその他の成分が含まれていてよく、例えば、フタル酸エステル、フタル酸ジブチルなどのグリーンシートに柔軟性を付与する可塑剤、グリコールなどのケトン類の分散剤や有機溶剤などが含まれていてよい。各グリーンシートの厚さ自体は３０μｍ～５００μｍ程度、例えば６０～３５０μｍ程度であってよい。グリーンシートを積層させるに先だっては、ビア、内部回路パターンのための前駆体を形成しておく。例えば、ＮＣパンチプレス（Numerical Control パンチプレス）または炭酸ガスレーザなどによってグリーンシートに孔を形成して、その孔にビアの原料となる導電性ペースト材料を充填してビア前駆体を形成する。また、必要な内部回路パターンの前駆体を含んだ焼成型のパターン等はグリーンシート上に形成する。ビアや内部回路パターンの原料となる導電性ペーストとしては、ＬＥＤモジュール配線基板として常套的に使用・採用されているものであれば特に制限はない。例えば、当該導電性ペーストは、Ａｇ粉末と、接着強度を得るためのガラスフリットと、有機ビヒクル（例えばエチルセルロースとターピネオールとの有機混合物）とを含んで成るものであってよい。
複数のグリーンシートは相互に積層させ、それによって、グリーンシート積層体を形成する。かかるグリーンシート積層体を焼成に付すとセラミック基板（特にそのボディー部分）を得ることができる。尚、グリーンシート積層体は、焼成に先立って、脱バインダ工程などの有機物の分解脱離処理（バインダのバーンアウト処理）に付すことが好ましい。例えば、脱バインダ工程として、５００℃～７００℃の温度条件で２０～５０時間の加熱処理に付してよい。また、焼成に際しては、例えば８００℃～１０００℃（好ましくは８５０℃～９５０℃）の温度条件で０．１時間～３時間ほどグリーンシート積層体を加熱処理することが好ましく、また、積層体の加圧の条件は、０．２～２．０ＭＰａ（例えば０．３～１．０ＭＰａ）であることが好ましい。加熱処理自体は、グリーンシート積層体をメッシュベルト炉などの焼成炉に供することによって行ってよい。一方、加圧処理は、常套のプレス部材などを用いて行ってよい。
ここで、例えば図９（ｂ）に示すようにセラミック基板（セラミック基板部）を得る場合では、スパッタ法と電界めっき法とを使い分けることによって第１接続端子６２および第２接続端子７２を好適に形成することができる。これにつき１つ具体例を挙げて詳述しておく。
まず、「２層スパッタ構造を有する第１接続端子６２」の形成を例示する。はじめにセラミック基板１０上の“第１接続端子を形成しない主面領域”にレジストを塗布し、マスキングを行う。次いで、スパッタ下層となるチタン層を形成する。具体的には、ＲＦスパッタ法によって薄膜チタン層（例えば厚さ３０～７０ｎｍ）を形成することが好ましい。かかるＲＦスパッタ法は、スパッタリング・ターゲットとしてＴｉターゲットを用い、アルゴンガス雰囲気中で実施してよい。チタン層を形成した後は、２層目である銅層を形成する。具体的には、ＲＦスパッタ法によって薄膜銅層（例えば厚さ３０～７０ｎｍ）を形成することが好ましい。かかるＲＦスパッタ法は、スパッタリング・ターゲットとしてＣｕターゲットを用い、アルゴンガス雰囲気中で実施してよい。以上のようなプロセスを経ることによって、“Ｔｉ含有材質から成るスパッタ下層”および“Ｃｕ含有材質から成るスパッタ上層”から構成された２層スパッタ構造の第１接続端子を得ることができる。
次に、「２層スパッタ構造および電解めっき層を備えた第２接続端子」の形成を例示する。まず、上述の第１接続端子の形成と同様に、ＲＦスパッタ法によって薄膜チタン層（例えば厚さ３０～７０ｎｍ）を形成した後で、ＲＦスパッタ法によって薄膜銅層（例えば厚さ３０～７０ｎｍ）を形成する。次いで、それらをシード層として利用し、その上に成長層を形成する。具体的には、電解めっき法（例えば無電界めっき法）を用いて、成長層としての銅層（例えば厚さ４００～６００ｎｍ）を形成する。以上のようなプロセスを経ることによって、２層スパッタ構造の上に電界めっき層を更に備えた第２接続端子を得ることができる。
以上、本発明について説明してきたが、本発明の適用範囲のうちの典型的態様を例示したにすぎない。従って、本発明ではこれに限定されず、種々の態様が付加的または代替的に考えられることを当業者は容易に理解されよう。
例えば、上記説明で参照された図２においては、第２接続端子７２の頂面レベルがＥＳＤ保護素子４０の頂面レベルよりも低くなった態様が示されているが、本発明は必ずしもこれに限定されない。例えば図１０に示すように（特にその一部拡大図に示すように）、第２接続部７０の頂面レベルがＥＳＤ保護素子４０の頂面レベルよりも高くなりさえすれば、第２接続端子７２の頂面レベルがＥＳＤ保護素子４０の頂面レベルよりも高い態様であってもよい。
また、上記説明においては、図２などを参照して、第１接続部６０が第１接続端子６２および第１バンプ６７から構成され、第２接続部７０が第２接続端子７２および第２バンプ７７から構成されている態様を中心に説明したが、本発明は必ずしもこれに限定されない。例えば、第１接続部６０が実質的に第１接続端子６２のみから成る構成であってよいし、あるいは、第１接続部６０が実質的に第１バンプ６７のみから成る構成であってもよい。同様にして、第２接続部７０が実質的に第２接続端子７２のみから成る構成であってよいし、あるいは、第２接続部７０が実質的に第２バンプ７７のみから成る構成であってもよい。
最後に、本発明は下記の態様を包含するものであることを確認的に付言しておく。
第１態様：セラミック基板部、
セラミック基板部の主面に接続された発光ダイオード、および
セラミック基板部の主面上にて発光ダイオードを覆うように設けられた光学系素子
を有して成る発光ダイオードモジュールであって、
セラミック基板部の主面に接続されたＥＳＤ保護素子を更に有して成り、
ＥＳＤ保護素子が、発光ダイオードによって覆われるように、セラミック基板部の主面と発光ダイオードとの間に形成された隙間部に配置されている、発光ダイオードモジュール。
第２態様：上記第１態様において、ＥＳＤ保護素子をセラミック基板部に接続するための第１接続部、および、発光ダイオードをセラミック基板部に接続するための第２接続部をセラミック基板部の主面上に更に有して成り、
第１接続部がＥＳＤ保護素子を支持していると共に、第２接続部が発光ダイオードを支持していることを特徴とする、発光ダイオードモジュール
第３態様：上記第１態様または第２態様において、発光ダイオードの主面サイズがＥＳＤ保護素子の主面サイズよりも大きいことを特徴とする、発光ダイオードモジュール。
第４態様：上記第２態様または第３態様のいずれかにおいて、第２接続部の頂面レベル（頂部の高さ）がＥＳＤ保護素子の頂面レベル（頂部の高さ）よりも高いことを特徴とする、発光ダイオードモジュール。
第５態様：上記第２態様～第４態様のいずれかにおいて、「第１接続部と接続された第１ビア」および「第２接続部と接続された第２ビア」をセラミック基板部の内部にて内層ビアとして更に有して成り、
第１ビアおよび第２ビアの双方が発光ダイオードの下方領域にのみ延在していることを特徴とする、発光ダイオードモジュール。
第６態様：上記第２態様～第５態様のいずれかにおいて、第１接続部が、セラミック基板部の主面上に直接的に接するように設けられた第１接続端子およびその第１接続端子上に設けられた第１バンプから構成されており、また
第２接続部が、セラミック基板部の主面上に直接的に接するように設けられた第２接続端子およびその第２接続端子上に設けられた第２バンプから構成されていることを特徴とする、発光ダイオードモジュール。
第７態様：上記第６態様において、第１接続端子の厚みが第２接続端子の厚みよりも小さいことを特徴とする、発光ダイオードモジュール。
第８態様：上記第６態様または第７態様において、第２バンプの頂面レベル（頂部の高さ）がＥＳＤ保護素子の頂面レベル（頂部の高さ）よりも高いことを特徴とする、発光ダイオードモジュール。
第９態様：上記第６態様～第８態様のいずれかにおいて、第１接続端子が乾式めっき法で形成された金属成分を含んで成る一方、第２接続端子が乾式めっき法で形成された金属成分のみならず、湿式めっき法で形成された金属成分をも含んで成ることを特徴とする、発光ダイオードモジュール。
第１０態様：上記第１態様～第９態様のいずれかにおいて、ＥＳＤ保護素子が定電圧ダイオードまたはバリスタ素子であることを特徴とする、発光ダイオードモジュール。
第１１態様：発光ダイオードおよびその発光ダイオードを覆うように設けられた光学系素子を有して成る発光ダイオードモジュールに用いられるセラミック基板であって、
ＥＳＤ保護素子と接続される第１接続部、および、発光ダイオードと接続される第２接続部を基板主面上に有して成り、第１接続部の厚みが第２接続部の厚みよりも小さい、セラミック基板。
第１２態様：上記第１１態様において、第１接続部が、基板主面上に直接的に接するように設けられた第１接続端子およびその第１接続端子上に設けられた第１バンプから構成されており、また
第２接続部が、基板主面上に直接的に接するように設けられた第２接続端子およびその第２接続端子上に設けられた第２バンプから構成されていることを特徴とする、セラミック基板。
第１３態様：上記第１２態様において、第１接続端子の厚みが第２接続端子の厚みよりも小さいことを特徴とする、セラミック基板。
第１４態様：上記第１１態様～第１３態様のいずれかにおいて、セラミック基板の内部において、第１接続部と接続された第１ビアおよび第２接続部と接続された第２ビアが内層ビアとして設けられており、
第１ビアおよび第２ビアの双方が発光ダイオードの実装エリアの下方領域にのみ延在していることを特徴とする、セラミック基板。
第１態様：セラミック基板部、
セラミック基板部の主面に接続された発光ダイオード、および
セラミック基板部の主面上にて発光ダイオードを覆うように設けられた光学系素子
を有して成る発光ダイオードモジュールであって、
セラミック基板部の主面に接続されたＥＳＤ保護素子を更に有して成り、
ＥＳＤ保護素子が、発光ダイオードによって覆われるように、セラミック基板部の主面と発光ダイオードとの間に形成された隙間部に配置されている、発光ダイオードモジュール。
第２態様：上記第１態様において、ＥＳＤ保護素子をセラミック基板部に接続するための第１接続部、および、発光ダイオードをセラミック基板部に接続するための第２接続部をセラミック基板部の主面上に更に有して成り、
第１接続部がＥＳＤ保護素子を支持していると共に、第２接続部が発光ダイオードを支持していることを特徴とする、発光ダイオードモジュール
第３態様：上記第１態様または第２態様において、発光ダイオードの主面サイズがＥＳＤ保護素子の主面サイズよりも大きいことを特徴とする、発光ダイオードモジュール。
第４態様：上記第２態様または第３態様のいずれかにおいて、第２接続部の頂面レベル（頂部の高さ）がＥＳＤ保護素子の頂面レベル（頂部の高さ）よりも高いことを特徴とする、発光ダイオードモジュール。
第５態様：上記第２態様～第４態様のいずれかにおいて、「第１接続部と接続された第１ビア」および「第２接続部と接続された第２ビア」をセラミック基板部の内部にて内層ビアとして更に有して成り、
第１ビアおよび第２ビアの双方が発光ダイオードの下方領域にのみ延在していることを特徴とする、発光ダイオードモジュール。
第６態様：上記第２態様～第５態様のいずれかにおいて、第１接続部が、セラミック基板部の主面上に直接的に接するように設けられた第１接続端子およびその第１接続端子上に設けられた第１バンプから構成されており、また
第２接続部が、セラミック基板部の主面上に直接的に接するように設けられた第２接続端子およびその第２接続端子上に設けられた第２バンプから構成されていることを特徴とする、発光ダイオードモジュール。
第７態様：上記第６態様において、第１接続端子の厚みが第２接続端子の厚みよりも小さいことを特徴とする、発光ダイオードモジュール。
第８態様：上記第６態様または第７態様において、第２バンプの頂面レベル（頂部の高さ）がＥＳＤ保護素子の頂面レベル（頂部の高さ）よりも高いことを特徴とする、発光ダイオードモジュール。
第９態様：上記第６態様～第８態様のいずれかにおいて、第１接続端子が乾式めっき法で形成された金属成分を含んで成る一方、第２接続端子が乾式めっき法で形成された金属成分のみならず、湿式めっき法で形成された金属成分をも含んで成ることを特徴とする、発光ダイオードモジュール。
第１０態様：上記第１態様～第９態様のいずれかにおいて、ＥＳＤ保護素子が定電圧ダイオードまたはバリスタ素子であることを特徴とする、発光ダイオードモジュール。
第１１態様：発光ダイオードおよびその発光ダイオードを覆うように設けられた光学系素子を有して成る発光ダイオードモジュールに用いられるセラミック基板であって、
ＥＳＤ保護素子と接続される第１接続部、および、発光ダイオードと接続される第２接続部を基板主面上に有して成り、第１接続部の厚みが第２接続部の厚みよりも小さい、セラミック基板。
第１２態様：上記第１１態様において、第１接続部が、基板主面上に直接的に接するように設けられた第１接続端子およびその第１接続端子上に設けられた第１バンプから構成されており、また
第２接続部が、基板主面上に直接的に接するように設けられた第２接続端子およびその第２接続端子上に設けられた第２バンプから構成されていることを特徴とする、セラミック基板。
第１３態様：上記第１２態様において、第１接続端子の厚みが第２接続端子の厚みよりも小さいことを特徴とする、セラミック基板。
第１４態様：上記第１１態様～第１３態様のいずれかにおいて、セラミック基板の内部において、第１接続部と接続された第１ビアおよび第２接続部と接続された第２ビアが内層ビアとして設けられており、
第１ビアおよび第２ビアの双方が発光ダイオードの実装エリアの下方領域にのみ延在していることを特徴とする、セラミック基板。
本発明の発光ダイオードモジュールおよびそれに用いられるセラミック基板は、ＬＥＤ製品の更なる小型化を図ることができるものであるので、各種の証明用途に好適に用いることができる他、表示装置のバックライト光源（例えば液晶テレビや携帯電話の液晶画面用のバックライト）、カメラフラッシュ用途、車載用途などの幅広い用途にも好適に用いることができる。
本出願は、日本国特許出願第２０１０－２４９３０１号（出願日：２０１０年１１月８日、発明の名称「セラミック基板と発光ダイオードモジュール」）に基づくパリ条約上の優先権を主張する。当該出願に開示された内容は全て、この引用により、本明細書に含まれるとする。
１０ セラミック基板部／セラミック基板
１０Ａ セラミック基板部／セラミック基板の主面
１４ 回路パターン（内部電極層および／または内部配線層）
１５ ビア（内層ビア）
２０ 発光ダイオード
３０ 光学系素子
４０ ＥＳＤ保護素子（例えば定電ダイオードまたはバリスタ素子）
５０ セラミック基板部の主面と発光ダイオードとの間に形成された隙間部
６０ 第１接続部
６２ 第１接続端子
６７ 第１バンプ
７０ 第２接続部
７２ 第２接続端子
７７ 第２バンプ
８０ 外部電極層
１００ 発光ダイオードモジュール
２０’ 従来技術の発光ダイオード
４０’ 従来技術の定電圧ダイオード
１００’ 従来技術の発光ダイオードモジュール
１０２ａ’，１０２ｂ’ ＬＥＤ（従来技術）
１０４’サブマウント（従来技術）
１１０’ レンズ（従来技術）
１１２’ ＥＳＤ保護回路（従来技術）
２００’ 従来技術の発光ダイオードモジュール
１０Ａ セラミック基板部／セラミック基板の主面
１４ 回路パターン（内部電極層および／または内部配線層）
１５ ビア（内層ビア）
２０ 発光ダイオード
３０ 光学系素子
４０ ＥＳＤ保護素子（例えば定電ダイオードまたはバリスタ素子）
５０ セラミック基板部の主面と発光ダイオードとの間に形成された隙間部
６０ 第１接続部
６２ 第１接続端子
６７ 第１バンプ
７０ 第２接続部
７２ 第２接続端子
７７ 第２バンプ
８０ 外部電極層
１００ 発光ダイオードモジュール
２０’ 従来技術の発光ダイオード
４０’ 従来技術の定電圧ダイオード
１００’ 従来技術の発光ダイオードモジュール
１０２ａ’，１０２ｂ’ ＬＥＤ（従来技術）
１０４’サブマウント（従来技術）
１１０’ レンズ（従来技術）
１１２’ ＥＳＤ保護回路（従来技術）
２００’ 従来技術の発光ダイオードモジュール
Claims (14)
- セラミック基板部、
前記セラミック基板部の主面に接続された発光ダイオード、および
前記セラミック基板部の前記主面上にて前記発光ダイオードを覆うように設けられた光学系素子
を有して成る発光ダイオードモジュールであって、
前記セラミック基板部の前記主面に接続されたＥＳＤ保護素子を更に有して成り、該ＥＳＤ保護素子が前記発光ダイオードによって覆われるように、前記セラミック基板部の前記主面と前記発光ダイオードとの間に形成された隙間部に前記ＥＳＤ保護素子が配置されている、発光ダイオードモジュール。 - 前記ＥＳＤ保護素子を前記セラミック基板部に接続するための第１接続部、および、前記発光ダイオードを前記セラミック基板部に接続するための第２接続部を前記主面上にて更に有して成り、
前記第１接続部が前記ＥＳＤ保護素子を支持していると共に、前記第２接続部が前記発光ダイオードを支持していることを特徴とする、請求項１に記載の発光ダイオードモジュール。 - 前記発光ダイオードの主面サイズが、前記ＥＳＤ保護素子の主面サイズよりも大きいことを特徴とする、請求項１に記載の発光ダイオードモジュール。
- 前記第２接続部の頂面レベルが前記ＥＳＤ保護素子の頂面レベルよりも高いことを特徴とする、請求項２に記載の発光ダイオードモジュール。
- 前記第１接続部と接続された第１ビアおよび前記第２接続部と接続された第２ビアを前記セラミック基板部の内部にて更に有して成り、
前記第１ビアおよび前記第２ビアの双方が前記発光ダイオードの下方領域にのみ延在していることを特徴とする、請求項２に記載の発光ダイオードモジュール。 - 前記第１接続部が、前記主面上に直接的に設けられた第１接続端子および該第１接続端子上に設けられた第１バンプから構成されており、また
前記第２接続部が、前記主面上に直接的に設けられた第２接続端子および該第２接続端子上に設けられた第２バンプから構成されていることを特徴とする、請求項２に記載の発光ダイオードモジュール。 - 前記第１接続端子の厚みが前記第２接続端子の厚みよりも小さいことを特徴とする、請求項６に記載の発光ダイオードモジュール。
- 前記第２バンプの頂面レベルが前記ＥＳＤ保護素子の頂面レベルよりも高いことを特徴とする、請求項６に記載の発光ダイオードモジュール。
- 前記第１接続端子が乾式めっき法で形成された金属成分を含んで成る一方、前記第２接続端子が乾式めっき法で形成された金属成分のみならず、湿式めっき法で形成された金属成分をも含んで成ることを特徴とする、請求項６に記載の発光ダイオードモジュール。
- 前記ＥＳＤ保護素子が定電圧ダイオードまたはバリスタ素子であることを特徴とする、請求項１に記載の発光ダイオードモジュール。
- 発光ダイオードおよび該発光ダイオードを覆うように設けられた光学系素子を有して成る発光ダイオードモジュールに用いられるセラミック基板であって、
ＥＳＤ保護素子を接続するための第１接続部、および、前記発光ダイオードを接続するための第２接続部を主面上に有して成り、該第１接続部の厚みが該第２接続部の厚みよりも小さい、セラミック基板。 - 前記第１接続部が、前記セラミック基板の前記主面上に直接的に設けられた第１接続端子および該第１接続端子上に設けられた第１バンプから構成されており、また
前記第２接続部が、前記セラミック基板の前記主面上に直接的に設けられた第２接続端子および該第２接続端子上に設けられた第２バンプから構成されていることを特徴とする、請求項１１に記載のセラミック基板。 - 前記第１接続端子の厚みが前記第２接続端子の厚みよりも小さいことを特徴とする、請求項１２に記載のセラミック基板。
- 前記セラミック基板の内部において、前記第１接続部と接続された第１ビアおよび前記第２接続部と接続された第２ビアが設けられており、
前記第１ビアおよび前記第２ビアの双方が前記発光ダイオードの実装エリアの下方領域にのみ延在していることを特徴とする、請求項１１に記載のセラミック基板。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010-249301 | 2010-11-08 | ||
| JP2010249301A JP2014026993A (ja) | 2010-11-08 | 2010-11-08 | セラミック基板と発光ダイオードモジュール |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| WO2012063459A1 true WO2012063459A1 (ja) | 2012-05-18 |
Family
ID=46050626
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PCT/JP2011/006209 WO2012063459A1 (ja) | 2010-11-08 | 2011-11-07 | 発光ダイオードモジュールおよびそれに用いられるセラミック基板 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2014026993A (ja) |
| WO (1) | WO2012063459A1 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014040993A1 (de) * | 2012-09-14 | 2014-03-20 | Osram Opto Semiconductors Gmbh | Optoelektronische halbleitervorrichtung und trägerverbund |
| JP2014086630A (ja) * | 2012-10-25 | 2014-05-12 | Kyocera Corp | 発光素子搭載用部品および発光装置 |
| JP2015153844A (ja) * | 2014-02-13 | 2015-08-24 | 日亜化学工業株式会社 | 発光装置 |
| JP2016015356A (ja) * | 2014-06-30 | 2016-01-28 | 日亜化学工業株式会社 | 発光装置及びその製造方法 |
| JP2016018895A (ja) * | 2014-07-08 | 2016-02-01 | 日亜化学工業株式会社 | 発光装置 |
| JP2016086111A (ja) * | 2014-10-28 | 2016-05-19 | 日亜化学工業株式会社 | 発光装置及び発光装置の製造方法 |
| CN109479370A (zh) * | 2016-05-06 | 2019-03-15 | Tdk电子股份有限公司 | 多led系统 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6635007B2 (ja) | 2016-11-30 | 2020-01-22 | 日亜化学工業株式会社 | 発光装置の製造方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005244220A (ja) * | 2004-02-25 | 2005-09-08 | Lumileds Lighting Us Llc | 基体にｅｓｄ保護を組み入れた発光ダイオード用基体 |
| JP2007049172A (ja) * | 2005-08-10 | 2007-02-22 | Philips Lumileds Lightng Co Llc | 多重ダイｌｅｄ及びレンズ光学システム |
| JP2007220852A (ja) * | 2006-02-16 | 2007-08-30 | Shinko Electric Ind Co Ltd | 発光装置及びその製造方法 |
| JP2007266222A (ja) * | 2006-03-28 | 2007-10-11 | Kyocera Corp | 発光素子搭載用基板、発光素子収納用パッケージ、発光装置および照明装置 |
| JP2007329249A (ja) * | 2006-06-07 | 2007-12-20 | Nichia Chem Ind Ltd | 表面実装型発光装置及びその製造方法 |
| JP2008147270A (ja) * | 2006-12-07 | 2008-06-26 | Nichia Chem Ind Ltd | 発光装置及びその製造方法 |
| WO2009141439A1 (de) * | 2008-05-21 | 2009-11-26 | Epcos Ag | Elektrische bauelementanordnung mit varistor und halbleiterbauelement |
-
2010
- 2010-11-08 JP JP2010249301A patent/JP2014026993A/ja active Pending
-
2011
- 2011-11-07 WO PCT/JP2011/006209 patent/WO2012063459A1/ja active Application Filing
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005244220A (ja) * | 2004-02-25 | 2005-09-08 | Lumileds Lighting Us Llc | 基体にｅｓｄ保護を組み入れた発光ダイオード用基体 |
| JP2007049172A (ja) * | 2005-08-10 | 2007-02-22 | Philips Lumileds Lightng Co Llc | 多重ダイｌｅｄ及びレンズ光学システム |
| JP2007220852A (ja) * | 2006-02-16 | 2007-08-30 | Shinko Electric Ind Co Ltd | 発光装置及びその製造方法 |
| JP2007266222A (ja) * | 2006-03-28 | 2007-10-11 | Kyocera Corp | 発光素子搭載用基板、発光素子収納用パッケージ、発光装置および照明装置 |
| JP2007329249A (ja) * | 2006-06-07 | 2007-12-20 | Nichia Chem Ind Ltd | 表面実装型発光装置及びその製造方法 |
| JP2008147270A (ja) * | 2006-12-07 | 2008-06-26 | Nichia Chem Ind Ltd | 発光装置及びその製造方法 |
| WO2009141439A1 (de) * | 2008-05-21 | 2009-11-26 | Epcos Ag | Elektrische bauelementanordnung mit varistor und halbleiterbauelement |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014040993A1 (de) * | 2012-09-14 | 2014-03-20 | Osram Opto Semiconductors Gmbh | Optoelektronische halbleitervorrichtung und trägerverbund |
| US9397076B2 (en) | 2012-09-14 | 2016-07-19 | Osram Opto Semiconductors Gmbh | Optoelectronic semiconductor apparatus and carrier assembly |
| US9831227B2 (en) | 2012-09-14 | 2017-11-28 | Osram Opto Semiconductors Gmbh | Optoelectronic semiconductor apparatus and carrier assembly |
| JP2014086630A (ja) * | 2012-10-25 | 2014-05-12 | Kyocera Corp | 発光素子搭載用部品および発光装置 |
| JP2015153844A (ja) * | 2014-02-13 | 2015-08-24 | 日亜化学工業株式会社 | 発光装置 |
| US9666567B2 (en) | 2014-02-13 | 2017-05-30 | Nichia Corporation | Light emitting device having underlying protective element |
| TWI649854B (zh) * | 2014-02-13 | 2019-02-01 | 日商日亞化學工業股份有限公司 | 發光裝置 |
| JP2016015356A (ja) * | 2014-06-30 | 2016-01-28 | 日亜化学工業株式会社 | 発光装置及びその製造方法 |
| JP2016018895A (ja) * | 2014-07-08 | 2016-02-01 | 日亜化学工業株式会社 | 発光装置 |
| JP2016086111A (ja) * | 2014-10-28 | 2016-05-19 | 日亜化学工業株式会社 | 発光装置及び発光装置の製造方法 |
| CN109479370A (zh) * | 2016-05-06 | 2019-03-15 | Tdk电子股份有限公司 | 多led系统 |
| CN109479370B (zh) * | 2016-05-06 | 2023-10-24 | Tdk电子股份有限公司 | 多led系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2014026993A (ja) | 2014-02-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2012063459A1 (ja) | 発光ダイオードモジュールおよびそれに用いられるセラミック基板 | |
| US8162510B2 (en) | LED chip package structure with multifunctional integrated chips and a method for making the same | |
| EP2544254B1 (en) | Substrate for light emitting element, method for manufacturing same, and light emitting device | |
| WO2013121787A1 (ja) | 発光装置およびその製造方法 | |
| US9966522B2 (en) | Light-emitting device substrate, light-emitting device, and method for manufacturing light-emitting device substrate | |
| EP2369903A1 (en) | Substrate for light-emitting element and light-emitting device | |
| JP5188861B2 (ja) | 静電気対策部品およびこの静電気対策部品を備えた発光ダイオードモジュール | |
| US20110284897A1 (en) | Semiconductor light emitting device | |
| JP2013522893A (ja) | Ｌｅｄで使用するためのフィルムシステム | |
| KR20110103307A (ko) | 발광 장치 | |
| JP2011023557A (ja) | 発光装置 | |
| EP2372798A1 (en) | Substrate for light-emitting element and light-emitting device employing it | |
| US8980659B1 (en) | LED package and manufacturing process of same | |
| JP2008227139A (ja) | 静電気対策部品およびこれを用いた発光ダイオードモジュール | |
| EP3669396B1 (en) | Led module | |
| JPWO2006035626A1 (ja) | 発光体ユニット | |
| JP2007123302A (ja) | 発光装置 | |
| US20080225449A1 (en) | Electrostatic discharge protection component, and electronic component module using the same | |
| JP2008270325A (ja) | 静電気対策部品およびこれを用いた発光ダイオードモジュール | |
| US10818641B2 (en) | Multi-LED system | |
| JP6092266B2 (ja) | 発光装置の製造方法 | |
| JP2008270326A (ja) | 静電気対策部品およびこれを用いた発光ダイオードモジュール | |
| JP2008227138A (ja) | 静電気対策部品およびこれを用いた発光ダイオードモジュール | |
| KR101103771B1 (ko) | Ｌｅｄ 패키지용 반도체 기판 및 그 제조 방법 | |
| JP6155181B2 (ja) | 閃光発光装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 11840474 Country of ref document: EP Kind code of ref document: A1 |
|
| NENP | Non-entry into the national phase |
Ref country code: DE |
|
| 122 | Ep: pct application non-entry in european phase |
Ref document number: 11840474 Country of ref document: EP Kind code of ref document: A1 |
|
| NENP | Non-entry into the national phase |
Ref country code: JP |