WO2012055231A1 - 一种dqpsk解调器偏置点控制装置及方法 - Google Patents

一种dqpsk解调器偏置点控制装置及方法 Download PDF

Info

Publication number
WO2012055231A1
WO2012055231A1 PCT/CN2011/074124 CN2011074124W WO2012055231A1 WO 2012055231 A1 WO2012055231 A1 WO 2012055231A1 CN 2011074124 W CN2011074124 W CN 2011074124W WO 2012055231 A1 WO2012055231 A1 WO 2012055231A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
peak
voltage
bias point
output
Prior art date
Application number
PCT/CN2011/074124
Other languages
English (en)
French (fr)
Inventor
吕书生
Original Assignee
中兴通讯股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 中兴通讯股份有限公司 filed Critical 中兴通讯股份有限公司
Publication of WO2012055231A1 publication Critical patent/WO2012055231A1/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/60—Receivers
    • H04B10/66—Non-coherent receivers, e.g. using direct detection
    • H04B10/69—Electrical arrangements in the receiver
    • H04B10/691—Arrangements for optimizing the photodetector in the receiver
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/60—Receivers
    • H04B10/66—Non-coherent receivers, e.g. using direct detection
    • H04B10/67—Optical arrangements in the receiver
    • H04B10/676—Optical arrangements in the receiver for all-optical demodulation of the input optical signal
    • H04B10/677—Optical arrangements in the receiver for all-optical demodulation of the input optical signal for differentially modulated signal, e.g. DPSK signals

Definitions

  • the present invention relates to the field of optical communications, and in particular, to a differential quadrature phase shift keying (DQPSK) demodulator bias point control apparatus and method.
  • DQPSK differential quadrature phase shift keying
  • DQPSK Different Quadrature Phase Shift Keying
  • DQPSK modulation has better dispersion tolerance and polarization mode dispersion tolerance than amplitude modulation, and is more suitable for large-capacity, long-distance optical transmission systems.
  • the DQPSK demodulator modulation principle is:
  • the information to be transmitted is encoded in the differential phase of successive optical bits, expressed by ⁇ , and ⁇ can take values in [0, ⁇ /2, ⁇ , 3 ⁇ /2].
  • the receiver optical receiver of the DQPSK modulation format includes a DQPSK demodulator and a balanced receiver.
  • the optical demodulation of the DQPSK modulation format is implemented by two Mach-Zehnder Delay Interferometers (MZDI). If the phase noise of MZDI is ignored, the input optical signal is assumed to be Equation 1:
  • the demodulation principle of the DQPSK modulation format is that the received optical signal is received by the DQPSK demodulator.
  • the number is demodulated.
  • the DQPSK demodulator consists of two DPSK demodulators, two Mach-Zehnder delay interferometers, the I arm and the Q arm, respectively, as shown in Figure 1.
  • the optical demodulator converts the DPSK signal to an amplitude modulated optical signal at one output and to an inverted amplitude modulated optical signal at the other output. Therefore, the DQPSK demodulator outputs an I-arm phase long-end amplitude optical signal E. s and I arm cancellation end amplitude optical signals
  • the output RF power output of any port of the DQPSK demodulator is proportional to the fluctuation of the AC output component of the port.
  • the output II of the long end of the I-arm phase is taken as an example.
  • S represents any of the four differential phase information (0, ⁇ /2, ⁇ , 3 ⁇ /2) of the input DQPSK signal, representing the phase information of the I arm, the long end II output of the I arm phase and cos 2 ( ⁇ L)
  • the II RF output power is proportional to x[ C0S 2 ( ⁇ )].
  • the curve of the «[ C0S 2 ( ⁇ )] function is shown in Figure 2. As can be seen from the figure, when the I arm phase is ⁇ /4 or an odd multiple of ⁇ /4, the «[ cos 2 ( ⁇ )] function takes the minimum value.
  • the four optical signals output through the DQPSK demodulator are detected by a double balanced optical receiver.
  • the double balanced receiver includes four high speed detectors, PD1, PD2, PD3, and PD4.
  • the outputs of PD1 and PD2 are electrically subtracted from each other to obtain differential current 1
  • the outputs of PD3 and PD4 are electrically subtracted from each other to obtain differential current 2
  • differential current 1 and differential current 2 are converted into two paths by subsequent transimpedance amplifiers.
  • the differential voltage signals VI and V2 are then sent to the data recovery circuit.
  • VI is proportional to the function x[ cos 2 ( ⁇ 3 ⁇ 4]
  • V2 is proportional to the function Max[ COS 2 ( ⁇ )], that is, when the maximum value of the VI voltage is the smallest, the phase of the I arm is ⁇ /4 or ⁇ /4. At odd multiples, when the maximum V2 voltage is at a minimum, the Q arm phase is also ⁇ /4 or an odd multiple of ⁇ /4.
  • the two differential voltage signals carry a modulation phase difference of adjacent optical bits, and the transmitted bit stream is obtained based on the modulation phase difference.
  • the phase difference between the I arm and the Q arm of the demodulator is required to be r/2.
  • the I arm and the Q arm are in phase with the received optical signal by ⁇ /4, that is, the phase of the I arm is ⁇ /4, and the phase of the Q arm is - ⁇ /4, otherwise an additional optical signal-to-noise ratio penalty is introduced.
  • the I arm and the Q arm are locked at ⁇ /4 or an odd multiple of ⁇ /4.
  • the commonly used control method is to directly collect and balance the voltage signal output by the receiver, and simultaneously adjust the bias of the two modes of the demodulator I and Q.
  • the point voltage is such that the peak value of the voltage signal collected by the ⁇ is minimized, so that the DQPSK modulator is locked at the correct bias point.
  • the block diagram of the current DQPSK receiving end scanning peak detecting device is shown in FIG. 1 .
  • the invention provides a DQPSK demodulator bias point control device and method, which can accurately obtain the minimum value of the peak detection signal and accurately lock the I channel signal of the DQPSK demodulator and the offset of the Q channel signal.
  • a DQPSK demodulator bias point control device includes: a DQPSK demodulator and a dual balanced optical receiver, and further includes:
  • the first sample resistor is connected at one end to the output end of the first transimpedance amplifier of the double balanced optical receiver, and one end is connected to the first peak detector for collecting the first peak signal of the first voltage signal output of the first transimpedance amplifier
  • the first voltage peak signal V IMAX of the first voltage signal is obtained according to the first voltage signal 1 ⁇ 4 collected by the first sample resistor;
  • a first DLI lock controller connected to the output of the first peak detector, for obtaining a first bias point control voltage signal according to the first voltage peak signal V MAX , and the pilot signal and the first bias point control voltage The signals are added, and the first period bias point control voltage signal is output;
  • An I driver the input being connected to the output of the first DLI lock controller for adding the first cycle bias point control voltage signal to the I signal of the DQPSK demodulator;
  • a second sample resistor one end connected to the output of the second transimpedance amplifier of the double balanced optical receiver, one end connected to the second peak detector for collecting the second voltage signal Q outputted by the second transimpedance amplifier
  • a second peak detector preclude a second resistor comp preclude second set voltage V Q signal, the second voltage signal V Q to obtain a second peak voltage signal vqmax;
  • a second DLI lock controller connected to the output of the second peak detector, for outputting a second bias point control voltage signal according to the second voltage peak signal VQMAX, and controlling the voltage signal by the pilot signal and the second bias point Adding, outputting a second period bias point control voltage signal;
  • a Q driver the input being connected to the output of the second DLI lock controller for adding the second period bias point control voltage signal to the Q signal of the DQPSK demodulator;
  • the n il driver is used to add the third bias point control voltage signal to the Q channel signal of the DQPSK demodulator, and control the phase difference between the I channel signal and the Q channel signal of the DQPSK demodulator to be ⁇ /2.
  • a DQPSK demodulator bias point control method includes:
  • the first bias point control voltage signal is adjusted based on the first voltage peak signal
  • the second bias point control voltage signal is adjusted based on the second voltage peak signal
  • the DQPSK demodulator bias point control device and method provided by the embodiment of the invention can control the phase deviation of the I channel and the Q channel to be ⁇ /2 by using the ⁇ /2 driver, and use the peak detector to accurately obtain the double balance.
  • the peak signal of the output voltage of the optical receiver, and using the DLI lock controller can obtain a peak detection error signal according to the voltage peak signal, and adjust the bias point control voltage signal according to the peak detection error signal.
  • the voltage peak signal minimum value is obtained.
  • the minimum value of the voltage peak signal can be accurately obtained, and the offset of the DQPSK demodulator I signal is accurately locked to an odd multiple of ⁇ /4 or ⁇ /4, and the Q signal is The offset is accurately locked at an odd multiple of ⁇ /4 or ⁇ /4, and the I signal is different from the Q signal by ⁇ /2.
  • Subsequent judgment if I determine the I signal and Q The signal is not biased at the correct bias point.
  • the I signal can be biased at ⁇ /4, and the Q signal is biased at ⁇ /4, ie I.
  • the road signal and the Q signal are locked to the correct offset point.
  • the peak detector of the embodiment of the present invention uses a narrowband filter and a logarithmic amplifier to accurately obtain a voltage peak signal.
  • 1 is a schematic structural diagram of a DQPSK demodulator of the prior art
  • FIG. 2 is a graph of a function of a [[ cos 2 ( ⁇ )] function
  • FIG. 3 is a structural diagram of a DQPSK demodulator bias point control apparatus according to an embodiment of the present invention
  • FIG. 4 is a first embodiment of the present invention
  • FIG. 5 is a flowchart of a method for controlling a bias point of a DQPSK demodulator according to an embodiment of the present invention. detailed description
  • the embodiment of the invention provides a DQPSK bias point control method and device, which can control the phase deviation of the I channel and the Q channel to be ⁇ /2 by using a ⁇ /2 driver, and can accurately obtain the double balanced light receiving by using a peak detector.
  • the peak signal of the output voltage of the machine, and using the DLI lock controller can obtain the peak detection error signal according to the voltage peak signal, and control and adjust the bias point control voltage signal according to the peak detection error signal feedback until the error detection signal is 0. , that is, the minimum voltage peak signal is obtained, and the bias point voltage control signal is no longer changed.
  • the DQPSK demodulator locks the offset of the I signal to an odd multiple of ⁇ /4 or ⁇ /4, and the locked Q signal is biased.
  • the peak detector of the embodiment of the invention uses a narrowband filter and a logarithmic amplifier, Accurately obtain the voltage peak signal.
  • the DQPSK demodulator bias point control device provided by the embodiment of the present invention, as shown in FIG. 3, includes:
  • the DQPSK demodulator comprising two DPSK demodulator, is divided into an I-arm demodulator and a Q-arm demodulator for splitting the input optical signal E into two optical signals via a coupler: I-channel optical signal 3 ⁇ 4 And Q channel optical signal E Q , and 3 ⁇ 4 input I arm demodulator for modulation, output I arm phase long end amplitude optical signal and I arm cancellation end amplitude optical signal E I ⁇ es ; E Q input Q arm solution
  • the modulator performs modulation, and outputs a Q-arm phase long-end amplitude optical signal E e , ⁇ s and a Q-arm cancellation end amplitude optical signal E e , ⁇ s ;
  • Double balanced optical receiver for receiving I channel optical signals of DQPSK demodulator (including I arm phase long end amplitude optical signal and I arm cancellation end amplitude optical signal) and Q path optical signal (including Q arm phase long end)
  • the amplitude optical signal and the Q-arm cancellation end amplitude optical signal obtain the I differential current signal and the Q differential current signal; convert the I differential current signal into the I voltage signal through the first transimpedance amplifier (TIA1), And converting the Q differential current signal into a Q voltage signal V Q through the second transimpedance amplifier (TIA2);
  • the first sample resistor R1 is connected to the output of the first transimpedance amplifier (TIA1) of the double balanced optical receiver, and one end is connected to the first peak detector for collecting the output of the first transimpedance amplifier (TIA1).
  • the first voltage signal 1 ⁇ 4 ie, the I voltage signal 1 ⁇ 4;
  • a first peak detector for obtaining a first voltage peak signal V MAX of the first voltage signal according to the first voltage signal 1 ⁇ 4 collected by the first sample resistor R1;
  • a first DLI (Delay Line Interferometer) lock controller connected to the output of the first peak detector for obtaining a first bias point control voltage signal according to the first voltage peak signal V MAX , and the pilot The signal and the first bias point control voltage signal are added, and the first period bias point control voltage signal is output;
  • the obtaining, by the first voltage peak signal V MAX , the first bias point control voltage signal is: obtaining the first peak error detection signal Verr according to the first voltage peak signal, according to the first peak The value error detection signal obtains a first bias point control voltage signal;
  • An I driver the input being connected to the output of the first DLI lock controller for adding the first cycle bias point control voltage signal to the I signal of the DQPSK demodulator;
  • the second sample resistor R2 is connected to the output of the second transimpedance amplifier (TIA2) of the double balanced optical receiver, and one end is connected to the second peak detector for collecting the output of the second transimpedance amplifier (TIA2).
  • a second voltage signal V Q ie, a Q channel voltage signal V Q );
  • a second peak detector for Bian Bian set according to the second resistor R2 of the second sample voltage signal V Q, obtain a second voltage signal V Q of the second peak voltage signal vqmax;
  • a second DLI lock controller connected to the output of the second peak detector, for outputting a second bias point control voltage signal according to the second voltage peak signal VQMAX, and controlling the voltage signal by the pilot signal and the second bias point Adding, outputting a second period bias point control voltage signal;
  • the obtaining, by the second voltage peak signal ⁇ 0 ⁇ , the second bias point control voltage signal is: obtaining a second peak error detection signal according to the second voltage peak signal, and obtaining a second bias point according to the second peak error detection signal Control voltage signal;
  • the Q driver the input connected to the output of the second DLI lock controller, is used to add the second period bias point control voltage signal to the Q signal of the DQPSK demodulator.
  • the I driver and the Q driver are used to amplify the periodic bias point control voltage signal, and the output is used to drive the heaters of the DQPSK demodulator I and Q to realize the bias of the I and Q signals. Point adjustment; the driver uses a common MOS tube circuit, and will not be described here.
  • An n il driver for adding a third bias point control voltage signal to the Q channel signal of the DQPSK demodulator, and controlling the phase difference between the I channel signal and the Q channel signal of the DQPSK demodulator to be ⁇ /2 , ⁇ /2 Drive, connected to the DQPSK demodulator.
  • the device further includes: a data recovery circuit, connected to the first transimpedance amplifier output of the double balanced receiver and the second transimpedance amplifier output, configured to determine, according to the received signal, whether the I and Q paths are biased at the correct bias At the set point, the I path is biased at ⁇ /4, and the Q path is biased at - ⁇ /4.
  • control signal is output to control DQPSK demodulation.
  • the I output signal of the device, the polarity of the Q output signal are reversed, or the I signal and the Q signal are interchanged until the I signal and the Q signal are biased at the correct bias point.
  • the specific judging method and the polarity reversal and interchange method are methods commonly used by those skilled in the art, and will not be described in detail herein.
  • the first peak detector specifically includes:
  • NBA1 a first narrowband filter amplifier
  • the input end is connected to the first sample resistor, and is used for bandpass filtering and amplifying the first voltage signal of the first sample resistor set;
  • a first logarithmic amplifier the input end is connected to the output end of the first narrowband filter amplifier, and the output end is connected to the first DLI lock controller for performing peak detection on the filtered and amplified first voltage signal to obtain the first voltage signal
  • the first voltage peak signal V MAX The first voltage peak signal V MAX .
  • the second peak detector specifically includes:
  • a second narrowband filter NBA2
  • the input end is connected to the second sample resistor for bandpass filtering and amplifying the second voltage signal of the second sample resistor set; the second logarithmic amplifier, The input end is connected to the output end of the second narrowband filter amplifier, and the output end is connected to the second DLI lock controller for performing peak detection on the filtered and amplified second voltage signal to obtain a second voltage peak signal V of the second voltage signal MAX .
  • the peak detector includes a narrowband filter and a logarithmic amplifier that accurately detects the peak value of the first voltage signal and the second voltage signal.
  • the first DLI lock controller specifically includes:
  • a first synchronous peak detector 41 connected to the output of the first peak detector, for obtaining a first peak detection error signal Verr according to the first voltage peak signal, and outputting;
  • the first peak detection error signal is obtained according to the first voltage peak signal, specifically: obtaining the first peak according to the first voltage peak signal of the first half period of the pilot signal and the first voltage peak signal of the second half period of the pilot signal Detecting an error signal; or subtracting two consecutive voltage peak signals according to two consecutive voltage peak signals to obtain a first peak detection error signal;
  • the sum of the first voltage peaks of the first half of the pilot signal is calculated, and the sum of the first voltage peaks of the second half of the pilot signal is calculated, and the difference between the two sums is taken, that is, the first peak detection
  • the error signal ; of course, the sum of the first voltage peaks of the pilot signals of two consecutive periods can be calculated, and the sum of the first voltage peaks of the two periods is subtracted, that is, the first peak detection error signal is obtained, and the peak is obtained.
  • There are many methods for detecting the error signal which will not be described here. The key point is that it is necessary to detect whether the first voltage peak signal is stable. If it remains stable, the first voltage peak signal at this time is the minimum value. At this time, the I channel signal of the DQPSK demodulator is biased at an odd multiple of ⁇ /4 or ⁇ /4.
  • a first peak controller 42 is connected to the first synchronous peak detector for obtaining a first bias point control voltage signal according to the first peak detection error signal, and outputting;
  • the first peak detection signal is input to the integral controller, and the integral coefficient of the integral controller is adjusted to obtain a first bias point control voltage signal, and the first bias point control voltage signal controls the phase of the I channel optical signal.
  • the first adder 43 is connected to the output of the first peak controller for increasing the pilot voltage signal to the first bias point control voltage signal and outputting the first period bias point control voltage signal.
  • the peak detection error signal When the peak detection error signal is 0, it indicates that the detected peak signal is the minimum value, that is, the I channel signal of the DQPSK demodulator is biased at an odd multiple of ⁇ /4 or ⁇ /4.
  • the first synchronous peak detector 41 specifically includes:
  • a first integral controller 411 the input end is connected to the output end of the first peak detector, and is used for summing the output first voltage peak signal in the first half of the pilot signal, and outputting to the subtractor;
  • a controller 412 the input end is connected to the output end of the first peak detector, and is used for guiding The first voltage peak signal of the output is summed in the first half of the frequency signal, and output to the subtractor;
  • the first subtractor 413 is connected to the output of the first integral controller and the second integral controller, and the first integral is The output signal of the controller and the output signal of the second integral controller are desirably reduced to obtain a first peak detection error signal and output.
  • the peak controller 42 is specifically an integral controller, and the input end thereof is connected to the output end of the first subtractor 513 for adjusting the integral coefficient of the integral controller according to the first peak detection error signal to obtain the first bias point. Control the voltage signal and output.
  • the difference between the sum of the voltage peak signals of the first and second half of the pilot signal is used for the peak detection error signal, and the sum of the voltage peak signals of the first and second half of the pilot signal is equal.
  • the peak detection error signal is 0, the description indicates that the detected peak signal is the minimum value, that is, the I channel signal of the DQPSK demodulator is offset at an odd multiple of ⁇ /4 or ⁇ /4.
  • the second DLI lock controller has the same structure as the first DLI lock controller and will not be described again here.
  • the DQPSK bias point control device forms an automatic control closed loop loop, and the loop can calculate a peak detection error signal according to the detected peak signal, and obtains according to the peak detection error signal, and adjusts the DLI lock control.
  • the integral controller in the device adjusts the integral coefficient of the integral controller, and then adjusts the bias point control voltage signal.
  • the peak detection error signal is zero, that is, the voltage peak signal is stable, that is, the voltage peak signal is minimum
  • the loop operates in a steady state, and the bias point control voltage of the peak controller output is unchanged, that is, the I arm is biased at An odd multiple of ⁇ /4 or ⁇ /4, the Q arm is biased at an odd multiple of ⁇ /4 or ⁇ /4. If the peak detection signal is not zero, the loop automatically performs closed loop adjustment so that the peak detection signal is zero.
  • the peak detector can be used to obtain the peak value of the output voltage, and the first bias point control voltage signal is adjusted according to the feedback of the voltage peak signal in the DLI lock controller until the obtained voltage peak signal is obtained.
  • the smallest, I, Q two arm lock of the DQPSK demodulator The offset is set to an odd multiple of ⁇ /4 or ⁇ /4, and the phase difference between the arms of I and Q is controlled by ⁇ /2 by the ⁇ /2 driver.
  • the peak detector uses a narrowband filter and a logarithmic amplifier to accurately detect the obtained voltage peak signal.
  • the bias point detection signal is used to adjust the bias point control voltage signal.
  • the error detection signal When the error detection signal is 0, it indicates that the obtained voltage peak signal is the smallest, that is, the I and Q of the DQPSK demodulator.
  • the arm is locked at an odd multiple of ⁇ /4 or ⁇ /4.
  • the bias point control voltage signal is adjusted according to the error detection signal until the error is zero.
  • the embodiment of the present invention further provides a DQPSK demodulator bias point control method, as shown in FIG. 5, including the following steps:
  • the same pilot signal is applied to the I channel and the Q channel of the DQPSK demodulator.
  • the dual-balanced optical receiver collects the I-channel long-end amplitude optical signal of the DQPSK demodulator and the I-channel cancellation end-amplitude optical signal to obtain the I-channel differential current signal, and the I-channel differential is performed by the first transimpedance amplifier TIA1. Converting the current signal into a first voltage signal;
  • the dual-balanced optical receiver also collects the Q-channel phase-length optical signal of the DQPSK demodulator and the Q-channel cancellation-end amplitude optical signal to obtain the Q-channel differential current signal, and the Q-channel differential current signal is transmitted through the second transimpedance amplifier. Converted to a second voltage signal.
  • S504 Detecting the first voltage signal to obtain a first voltage peak signal and detecting the second voltage signal to obtain a second voltage peak signal.
  • the first voltage signal is band-pass filtered and amplified by the first narrowband filter; the first peak voltage signal is obtained by performing peak detection on the filtered and amplified first voltage signal by the first logarithmic amplifier.
  • the method of detecting the second voltage signal to obtain the second voltage peak signal is the same as the method of obtaining the first voltage peak signal, and details are not described herein again.
  • the first bias point control voltage signal is adjusted according to the first voltage peak signal, specifically: obtaining a first peak detection error signal according to the first voltage peak signal; adjusting the first bias point control voltage according to the first peak detection error signal signal.
  • the peak detection signal obtained according to the voltage peak signal is specifically: determining the sum of the voltage peak signals detected in the first and second half cycles in one cycle of the pilot signal, and the voltage peak signal of the first half cycle And subtracting the sum of the voltage peak signals of the second half of the cycle to obtain a peak detection error signal.
  • the bias point control voltage is obtained according to the peak detection error signal:
  • the peak detection error signal into the integral controller, adjust the integral coefficient of the integral controller, obtain the bias point control voltage signal, add the obtained bias point control voltage signal and the pilot signal, and return to step S502 until the peak detection error
  • the signal is 0, that is, the first bias point control voltage signal locks the offset of the I signal at an odd multiple of ⁇ /4 or ⁇ /4 and the second bias point controls the voltage signal to lock the Q signal offset at ⁇ /4 Or an odd multiple of ⁇ /4.
  • the method of adjusting the second bias point control voltage signal according to the second voltage peak signal is the same, and will not be described here.
  • step S507. Determine whether the I channel signal and the Q channel signal are offset at the correct bias point. If yes, If it is not, go to step S507.

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Optical Communication System (AREA)

Abstract

本发明涉及光通讯领域，具体公开了一种DQPSK解调器偏置点控制装置及方法，能够准确获取峰值检测信号的最小值以及将DQPSK解调器锁定到正确的偏置点上。本发明的装置包括：采样电阻；峰值检测器，用于根据采样电阻采集的电压信号，获得电压信号的电压峰值信号；DLI锁定控制器，连接峰值检测器的输出端，输出周期偏置点控制电压信号；驱动器，输入端连接DLI锁定控制器的输出端，用于将周期偏置点控制电压信号增加到DQPSK解调器的I路或Q路信号，π/2驱动器，用于将第三偏置点控制电压信号增加到DQPSK解调器的Q路信号，控制DQPSK解调器的I路信号和Q路信号的相位差为π/2。

Description

一种 DQPSK解调器偏置点控制装置及方法 技术领域
本发明涉及光通讯领域， 尤其涉及一种差分四相相移键控（DQPSK) 解调器偏置点控制装置及方法。 背景技术
近几年来， 随着光传输系统速度的提高和容量的增大， 以 DQPSK为代 表的光相位调制方法越来越受到业界的重视。 DQPSK ( Differential Quadrature Phase Shift Keying ) 即差分四相相移键控调制方法， 是以光波的 四个不同相位来代表不同的数据信号， 因此其码元速度只有传统光幅度调 制方法的一半， 对于光器件的要求小了许多。 此外， DQPSK调制相比幅度 调制还具有更加优越的色散容限和偏振模色散容限性能， 更加适用于大容 量、 长距离的光传输系统。
DQPSK解调器调制原理是： 将要传输的信息编码于连续光比特的差分 相位中， 用 Δφ表示， Δφ可取 [ 0, π/2, π, 3π/2 ] 中的值。 假设第 k-1个 光比特脉冲的相位为 Θ (k-l)。 如果紧接下来的比特是 1、 1, 则 Θ (k) =θ (k-1 ) +π, 若是 0、 1, 则 Θ (k) =θ (k-1 ); 而若是 1、 0, 则 Θ (k) =θ (k-1 ) +3π/2。
图 1是现有技术的 DQPSK解调器的结构示意图。 DQPSK调制格式的 接收端光接收器包括 DQPSK解调器和平衡接收机。 DQPSK调制格式的光 解调是通过两个马赫曾德延迟干涉仪（MZDI) 实现， 若忽略 MZDI的相位 噪声， 并假设输入光信号见公式 1:
Ein{t) = AQxp(joX + ]φ) 公式 1
DQPSK调制格式的解调原理为， 通过 DQPSK解调器对接收到的光信 号进行解调。 DQPSK解调器包括两个 DPSK解调器， 即两个马赫曾德延迟 干涉仪， 分别为 I臂和 Q臂， 如图 1所示。 光解调器将 DPSK信号在一个 输出端转换为调幅光信号， 并在另一个输出端转换为反相调幅光信号。 因 此 DQPSK解调器输出 I臂相长端幅度光信号 E 。s和 I臂相消端幅度光信号
= V2[AQxp(jot + ]φη+χ + j^) + AQxp(j(Ot + j(f)n+ + „)]
EI es = l/2[AQxp(j(0t + ]φη+χ + j^)― AQxp(j(Ot + j(f)n+ + „)] Q臂相长端幅度光信号 ， 和 Q臂相消端幅度光信号 Ee，^：
¾,cos = /2[AQxp(jcot + ]φη+χ― 7¾ + AQxp(j(Ot + ]φη+χ + „)]
4 Ε = l/2[^exp(y^ + ]φη+χ― y¾ - Aexpijox + j(f)n+ + „)]。
4
DQPSK解调器任一端口输出射频功率输出正比于该端口交流输出组 件的波动有关。为了方便，以 I臂相长端的输出 II为例。 S代表输入 DQPSK 信号的 4个差分相位信息 （0, π/2, π, 3τ/2 ) 中的任意一个， 代表 I 臂的相位信息， I臂相长端 II输出与 cos 2(^L)正比， 因此， II射频输出功 率与 x[C0S 2(^^)]成正比。 «[C0S 2(^^)]函数的曲线如图 2所示。 从图 中可见， 当 I臂相位为 Γ/4或者为 Γ/4的奇数倍时， «[cos 2(^^)]函数都 取最小值。
通过 DQPSK解调器输出的 4路光信号用双平衡光接收机进行检测。双 平衡接收机包括 4个高速探测器， 分别为 PD1, PD2, PD3、 PD4。 PD1和 PD2的输出彼此电相减获得差分电流 1, PD3和 PD4的输出彼此电相减获 得差分电流 2,差分电流 1和差分电流 2通过后续的跨阻放大器转换成两路 差分电压信号 VI和 V2 ,然后送到数据恢复电路。 VI和函数 x[cos 2(^¾] 成正比， V2和函数 Max[COS 2(^^)]成正比， 即 VI电压最大值最小时， I臂 相位为 τ/4或者为 τ/4的奇数倍时， V2电压最大值最小时， Q臂相位也为 τ/4或者为 τ/4的奇数倍。
这两个差分电压信号携带了相邻光比特的调制相位差， 根据该调制相 位差即可获得所传输的 bit信息流。 为了能够可靠地获得可以提取调制相位 差的 I路差分电压信号和 Q路差分电压信号， 进而准确地恢复出传送信息， 要求解调器 I臂与 Q臂之间的相位相差为 r/2 , I臂与 Q臂与接收到的光信 号相位相差士 τ/4 , 即 I臂的相位为 τ/4 , Q臂的相位为- τ/4 , 否则就会引 入额外的光信噪比代价。
可见， 通过获取 VI电压和 V2电压峰值的最小值， I臂和 Q臂便锁定 在 τ/4或者为 τ/4的奇数倍。 目前， 为了精确控制 DQPSK解调器 I臂和 Q 臂与接收光信号相位差， 常用的控制方法是直接釆集平衡接收机输出的电 压信号， 同时调节解调器 I、 Q两路的偏置点电压， 使得釆集到的电压信号 峰值最小， 从而使得 DQPSK调制器便锁定在了正确的偏置点上， 目前的 DQPSK接收端扫描峰值检测装置原理框图如图 1所示。 但是， 目前这种锁 定方法， 存在两种问题： 一是， 无法保证 I臂和 Q臂相位偏差为 τ/2 , 这 样即使 I臂和 Q臂都锁定在 τ/4或者为 τ/4的奇数倍， 由于相位偏差可能 不为 πΙ2 ,通过后面的 I臂输出信号和 Q臂输出信号极性反转以及 I臂和 Q 臂互换， 也不能使得 I臂的相位为 τ/4 , Q臂的相位为- τ/4 ; 二是， 目前 平衡接收机输出信号最大值的最小检测多釆用平衡接收机内部提供的峰值 检测器。 但是， 目前平衡接收机内部的峰值检测器电路的带宽较大， 导致 对平衡接收机的输出电压信号峰值的最小检测不精确， DQPSK解调器锁定 不到正确的偏置点上。 需要额外的前向纠错编码 （ FEC , Forward Error Correction )信息辅助， 才能将 DQPSK解调器锁定到正确的偏置点上。 发明内容
本发明提供一种 DQPSK解调器偏置点控制装置及方法，能够准确获取 峰值检测信号的最小值以及准确锁定 DQPSK解调器的 I路信号以及 Q路信 号的偏置。
一种 DQPSK解调器偏置点控制装置， 包括： DQPSK解调器以及双平 衡光接收机， 还包括：
第一釆样电阻， 一端连接双平衡光接收机的第一跨阻放大器的输出端， 一端连接第一峰值检测器， 用于釆集第一跨阻放大器输出的第一电压信号 第一峰值检测器， 用于根据第一釆样电阻釆集的第一电压信号 ¼, 获 得第一电压信号的第一电压峰值信号 VIMAX;
第一 DLI锁定控制器， 连接第一峰值检测器的输出端， 用于根据第一 电压峰值信号 VMAX获得第一偏置点控制电压信号，并将导频信号和第一偏 置点控制电压信号相加， 输出第一周期偏置点控制电压信号；
I路驱动器， 输入端连接第一 DLI锁定控制器的输出端， 用于将第一周 期偏置点控制电压信号增加到 DQPSK解调器的 I路信号；
第二釆样电阻， 一端连接双平衡光接收机的第二跨阻放大器的输出端， 一端连接第二峰值检测器， 用于釆集第二跨阻放大器输出的第二电压信号 Q;
第二峰值检测器， 用于根据第二釆样电阻釆集的第二电压信号 VQ, 获 得第二电压信号 VQ的第二电压峰值信号 VQMAX;
第二 DLI锁定控制器， 连接第二峰值检测器的输出端， 用于根据第二 电压峰值信号 VQMAX输出第二偏置点控制电压信号， 并将导频信号和第二 偏置点控制电压信号相加， 输出第二周期偏置点控制电压信号； Q路驱动器， 输入端连接第二 DLI锁定控制器的输出端， 用于将第二 周期偏置点控制电压信号增加到 DQPSK解调器的 Q路信号；
n il驱动器，用于将第三偏置点控制电压信号增加到 DQPSK解调器的 Q路信号， 控制 DQPSK解调器的 I路信号和 Q路信号的相位差为 π /2。
一种 DQPSK解调器偏置点控制方法， 包括：
在 DQPSK解调器的 Q路施加第三偏置点控制电压信号， 控制 DQPSK 解调器的 I路信号和 Q路信号的相位差为 π /2;
在 DQPSK解调器的 I路施加第一偏置点控制电压信号以及导频信号， Q路施加第二偏置点控制电压信号以及导频信号；
根据双平衡光接收机釆集到的 DQPSK解调器的 I路差分电流信号获得 第一电压信号， 根据平衡光接收机釆集到的 Q路差分电流信号获得第二电 压信号；
检测第一电压信号获得第一峰值电压信号以及检测第二电压信号获得 第二峰值电压信号；
根据第一电压峰值信号调节第一偏置点控制电压信号， 以及根据第二 电压峰值信号调节第二偏置点控制电压信号。
本发明实施例提供的 DQPSK解调器偏置点控制装置及方法， 釆用 π /2 驱动器， 能够控制 I路和 Q路相位偏差为 π /2, 釆用峰值检测器， 能够准确 获得双平衡光接收机的输出电压的峰值信号， 并釆用 DLI锁定控制器， 能 够根据电压峰值信号获得峰值检测误差信号， 并根据峰值检测误差信号调 节偏置点控制电压信号。 釆用本发明实施例的方法， 当误差检测信号为 0 时， 即获得电压峰值信号最小值。 釆用本发明实施例的方法， 能够准确获 取电压峰值信号的最小值， 并将 DQPSK解调器 I路信号的偏置准确锁定在 π /4或者 π /4的奇数倍， 将 Q路信号的偏置准确锁定在 π /4或者 π /4的奇 数倍， 且 I路信号与 Q路信号相差 π /2。 后续如果判断确定 I路信号及 Q 路信号没有偏置在正确的偏置点上， 通过极性反转或者两路信号互换， 可 实现 I路信号偏置在 π /4, Q路信号偏置在一 π /4, 即 I路信号及 Q路信号 锁定到正确的偏置点上。 较佳地， 本发明实施例的峰值检测器釆用窄带滤 波器以及对数放大器， 能够精确获得电压峰值信号。 附图说明
图 1为现有技术的 DQPSK解调器的结构示意图；
图 2为 «[cos 2(^^)]函数的曲线图； 图 3为本发明实施例提供的 DQPSK解调器偏置点控制装置的结构图； 图 4为本发明实施例提供的第一 DLI锁定控制器的结构图；
图 5为本发明实施例提供的 DQPSK解调器偏置点控制方法的流程图。 具体实施方式
本发明实施例提供一种 DQPSK偏置点控制方法及装置， 釆用 π/2驱动 器， 能够控制 I路和 Q路相位偏差为 π/2 , 釆用峰值检测器， 能够准确获得 双平衡光接收机的输出电压的峰值信号， 并釆用 DLI锁定控制器， 能够根 据电压峰值信号获得峰值检测误差信号 , 并根据峰值检测误差信号反馈控 制调节偏置点控制电压信号， 直到误差检测信号为 0 时， 即获得电压峰值 信号最小值， 偏置点电压控制信号不再变化， DQPSK解调器便将 I路信号 的偏置锁定在 π/4或者 π/4的奇数倍， 将锁定 Q路信号偏置在 π/4或者 π/4 的奇数倍。 且当确定此时 I路信号及 Q路信号没有偏置在正确的偏置点时， 对 I路信号及 Q路信号进行极性反转或者互换， 使得 I路信号及 Q路信号 锁定到正确的偏置点上。 釆用本发明实施例的方法， 能够准确获取电压峰 值信号的最小值， 并将 DQPSK解调器锁定到正确的偏置点上， 即 I路上两 臂的相位差满足相位差 π/4,及解调器 Q路上两臂的相位差满足相位差 -π/4。 较佳地， 本发明实施例的峰值检测器釆用窄带滤波器以及对数放大器， 能 够精确获得电压峰值信号。
本发明实施例提供的 DQPSK解调器偏置点控制装置，如图 3所示， 包 括：
DQPSK解调器， 包括两个 DPSK解调器， 分为 I臂解调器以及 Q臂解 调器， 用于将输入的光信号 E经耦合器分为两路光信号： I路光信号 ¾以 及 Q路光信号 EQ, 并将 ¾输入 I臂解调器进行调制， 输出 I臂相长端幅度 光信号 和 I臂相消端幅度光信号 EI≠es；将 EQ输入 Q臂解调器进行调制， 输出 Q臂相长端幅度光信号 Ee,∞s和 Q臂相消端幅度光信号 Ee,∞s；
双平衡光接收机， 用于接收 DQPSK解调器的 I路光信号 (包括 I臂相 长端幅度光信号和 I臂相消端幅度光信号 ) 以及 Q路光信号 (包括 Q臂相 长端幅度光信号和 Q臂相消端幅度光信号 ), 获得 I路差分电流信号以及 Q 路差分电流信号； 将 I路差分电流信号通过第一跨阻放大器（TIA1 )转换 为 I路电压信号 ¼,以及将 Q路差分电流信号通过第二跨阻放大器（ TIA2 ) 转换为 Q路电压信号 VQ;
第一釆样电阻 R1 ,—端连接双平衡光接收机的第一跨阻放大器（TIA1 ) 的输出端， 一端连接第一峰值检测器， 用于釆集第一跨阻放大器 （TIA1 ) 输出的第一电压信号 ¼ (即 I路电压信号 ¼ )；
第一峰值检测器， 用于根据第一釆样电阻 R1釆集的第一电压信号 ¼, 获得第一电压信号的第一电压峰值信号 VMAX;
第一 DLI ( Delay Line Interferometer, 光纤解码器）锁定控制器， 连接 第一峰值检测器的输出端，用于根据第一电压峰值信号 VMAX获得第一偏置 点控制电压信号， 并将导频信号和第一偏置点控制电压信号相加， 输出第 一周期偏置点控制电压信号；
其中，根据第一电压峰值信号 VMAX获得第一偏置点控制电压信号具体 为： 根据第一电压峰值信号获得第一峰值误差检测信号 Verr, 根据第一峰 值误差检测信号获得第一偏置点控制电压信号；
I路驱动器， 输入端连接第一 DLI锁定控制器的输出端， 用于将第一周 期偏置点控制电压信号增加到 DQPSK解调器的 I路信号；
第二釆样电阻 R2 ,—端连接双平衡光接收机的第二跨阻放大器（ TIA2 ) 的输出端， 一端连接第二峰值检测器， 用于釆集第二跨阻放大器 （TIA2 ) 输出的第二电压信号 VQ (即 Q路电压信号 VQ );
第二峰值检测器，用于根据第二釆样电阻 R2釆集的第二电压信号 VQ, 获得第二电压信号 VQ的第二电压峰值信号 VQMAX;
第二 DLI锁定控制器， 连接第二峰值检测器的输出端， 用于根据第二 电压峰值信号 VQMAX输出第二偏置点控制电压信号， 并将导频信号和第二 偏置点控制电压信号相加， 输出第二周期偏置点控制电压信号；
其中， 根据第二电压峰值信号 ν0ΜΑχ获得第二偏置点控制电压信号具 体为： 根据第二电压峰值信号获得第二峰值误差检测信号， 根据第二峰值 误差检测信号获得第二偏置点控制电压信号；
Q路驱动器， 输入端连接第二 DLI锁定控制器的输出端， 用于将第二 周期偏置点控制电压信号增加到 DQPSK解调器的 Q路信号。
其中， I路驱动器以及 Q路驱动器用于将周期偏置点控制电压信号进行 放大， 输出用于驱动 DQPSK解调器 I路和 Q路内部的加热器， 实现对 I路 和 Q路信号偏置点的调节；驱动器釆用常见的 MOS管电路，在此不再赘述。
n il驱动器，用于将第三偏置点控制电压信号增加到 DQPSK解调器的 Q路信号， 控制 DQPSK解调器的 I路信号和 Q路信号的相位差为 π /2 , π /2驱动器， 连接 DQPSK解调器。
釆用上述装置， 能够准确获取电压峰值信号的最小值，将 DQPSK解调 器的 I路信号的偏置准确锁定在 π /4或者 π /4的奇数倍， 将 Q路信号的偏 置准确锁定在 π /4或者 π /4的奇数倍。 上述装置还包括： 数据恢复电路， 连接双平衡接收机的第一跨阻放大 器输出端以及第二跨阻放大器输出端， 用于根据接收的信号判断 I路和 Q 路是否偏置在正确的偏置点上， 即 I路偏置在 π /4, Q路偏置在 - π /4, 当 I 路和 Q路没有偏置在正确的偏置点上时， 输出控制信号， 控制 DQPSK解 调器的 I路输出信号、 Q路输出信号极性反转或者 I路信号和 Q路信号互换 , 直到 I路信号和 Q路信号偏置在正确的偏置点。 具体的判断方法以及极性 反转、 互换方法为本领域技术人员常用的方法， 这里不再详细描述。
较佳地， 第一峰值检测器， 具体包括：
第一窄带滤波放大器（Narrow Band Amplifier, NBA1 ), 输入端连接第 一釆样电阻， 用于对第一釆样电阻釆集的第一电压信号进行带通滤波和放 大；
第一对数放大器， 输入端连接第一窄带滤波放大器的输出端， 输出端 连接第一 DLI锁定控制器， 用于对滤波和放大后的第一电压信号进行峰值 检测， 获取第一电压信号的第一电压峰值信号 VMAX。
第二峰值检测器， 具体包括：
第二窄带滤波器（Narrow Band Amplifier, NBA2 ), 输入端连接第二釆 样电阻， 用于对第二釆样电阻釆集的第二电压信号进行带通滤波和放大； 第二对数放大器， 输入端连接第二窄带滤波放大器的输出端， 输出端 连接第二 DLI锁定控制器， 用于对滤波和放大后的第二电压信号进行峰值 检测， 获取第二电压信号的第二电压峰值信号 VMAX。
峰值检测器包括的窄带滤波器以及对数放大器， 能够精确的检测出第 一电压信号以及第二电压信号的峰值。
较佳地， 如图 4所示， 第一 DLI锁定控制器， 具体包括：
第一同步峰值检测器 41 , 连接第一峰值检测器的输出端， 用于根据第 一电压峰值信号获得第一峰值检测误差信号 Verr, 并输出； 其中， 根据第一电压峰值信号获得第一峰值检测误差信号， 具体为： 根据导频信号前半个周期的第一电压峰值信号以及导频信号后半个周期的 第一电压峰值信号获得第一峰值检测误差信号； 或者根据连续两个电压峰 值信号， 将连续两个电压峰值信号相减获得第一峰值检测误差信号；
其中， 计算导频信号的前半个周期的第一电压峰值的和， 并计算导频 信号的后半个周期的第一电压峰值的和， 取两个和的差值， 即为第一峰值 检测误差信号； 当然， 也可以计算连续两个周期的导频信号的第一电压峰 值的和， 并将两个周期的第一电压峰值的和相减， 即获得第一峰值检测误 差信号， 获得峰值误差检测信号的方法有多种， 这里不再赘述， 其关键点 是需要检测出第一电压峰值信号是否稳定， 如果持续稳定不变， 则说明此 时的第一电压峰值信号是最小值， 即此时 DQPSK解调器的 I路信号偏置在 在 π /4或者 π /4的奇数倍。
第一峰值控制器 42, 输入端连接第一同步峰值检测器， 用于根据第一 峰值检测误差信号获得第一偏置点控制电压信号， 并输出；
将第一峰值检测信号输入积分控制器， 调节积分控制器的积分系数， 即可获得第一偏置点控制电压信号，用第一偏置点控制电压信号控制 I路光 信号的相位。
第一加法器 43 , 连接第一峰值控制器的输出端， 用于将导频电压信号 增加到第一偏置点控制电压信号， 并输出第一周期偏置点控制电压信号。
当峰值检测误差信号为 0 时， 说明检测到的峰值信号是最小值， 即此 时 DQPSK解调器的 I路信号偏置在在 π /4或者 π /4的奇数倍。
其中， 第一同步峰值检测器 41 , 具体包括：
第一积分控制器 411 , 输入端连接第一峰值检测器的输出端， 用于在导 频信号的前半个周期内对输出的第一电压峰值信号求和， 并输出给减法器； 第二积分控制器 412, 输入端连接第一峰值检测器的输出端， 用于在导 频信号的前半个周期内对输出的第一电压峰值信号求和， 并输出给减法器； 第一减法器 413 , 连接第一积分控制器以及第二积分控制器的输出端， 将第一积分控制器的输出信号和第二积分控制器的输出信号想减， 获得第 一峰值检测误差信号， 并输出。
其中， 峰值控制器 42具体为一积分控制器， 其输入端连接第一减法器 513的输出端， 用于根据第一峰值检测误差信号， 调节积分控制器的积分系 数， 获得第一偏置点控制电压信号， 并输出。
较佳地， 对峰值检测误差信号可以釆用导频信号的前、 后半个周期的 电压峰值信号的和的差值， 当导频信号的前、 后半个周期的电压峰值信号 的和相等时， 即峰值检测误差信号为 0 时， 说明说明检测到的峰值信号是 最小值，， 即此时 DQPSK解调器的 I路信号偏置在在 π /4或者 π /4的奇数 倍。
第二 DLI锁定控制器， 其结构和第一 DLI锁定控制器完全相同， 这里 不再重复描述。
本发明实施例提供的 DQPSK偏置点控制装置，形成一个自动控制闭环 环路， 该环路可以根据检测的峰值信号， 计算出峰值检测误差信号， 并根 据峰值检测误差信号获得， 调节 DLI锁定控制器中的积分控制器， 调节积 分控制器的积分系数， 进而调节偏置点控制电压信号。 当峰值检测误差信 号为零时， 即电压峰值信号稳定， 也就是电压峰值信号最小， 该环路便工 作在稳定状态， 峰值控制器输出的偏置点控制电压不变， 即 I臂偏置在 π /4 或者 π /4的奇数倍， Q臂偏置在 π /4或者 π /4的奇数倍。 如果峰值检测信 号不为零， 环路会自动进行闭环调节， 使得峰值检测信号为零。
釆用本发明实施例的装置 , 能够釆用峰值检测器获得输出电压的峰值 , 并在 DLI锁定控制器中根据电压峰值信号的反馈调节第一偏置点控制电压 信号， 直到获得的电压峰值信号最小， 即将 DQPSK解调器的 I、 Q两臂锁 定在偏置为 π /4或者 π /4的奇数倍， 并通过 π /2驱动器， 控制 I、 Q两臂的 相位差为 π /2。 较佳地， 峰值检测器中釆用窄带滤波器以及对数放大器， 能 够精确检测获得电压峰值信号。 较佳地， DLI锁定控制器中， 利用峰值误 差检测信号反馈调节偏置点控制电压信号， 当误差检测信号为 0 时， 表明 获得的电压峰值信号最小， 即 DQPSK解调器的 I、 Q两臂锁定在偏置为 π /4或者 π /4的奇数倍， 当误差检测信号不为 0时， 则根据误差检测信号调 节偏置点控制电压信号， 直到误差为 0。
本发明实施例还提供一种 DQPSK解调器偏置点控制方法，如图 5所示， 包括如下步骤：
5501、 在 DQPSK解调器的 Q路施加第三偏置点控制电压信号， 控制 DQPSK解调器的 I路信号和 Q路信号的相位差为 π /2。
5502、在 DQPSK解调器的 I路施加第一偏置点控制电压信号以及导频 信号， Q路施加第二偏置点控制电压信号以及导频信号。
其中， 在 DQPSK解调器的 I路和 Q路上施加相同的导频信号。
5503、根据双平衡光接收机釆集到的 DQPSK解调器的 I路差分电流信 号获得第一电压信号， 根据双平衡光接收机釆集到的 Q路差分电流信号获 得第二电压信号。
其中， 双平衡光接收机釆集 DQPSK解调器的 I路相长端幅度光信号以 及 I路相消端幅度光信号获得 I路差分电流信号，并经第一跨阻放大器 TIA1 将 I路差分电流信号转换为第一电压信号；
双平衡光接收机还釆集 DQPSK解调器的 Q路相长端幅度光信号以及 Q 路相消端幅度光信号获得 Q路差分电流信号， 并经第二跨阻放大器将 Q路 差分电流信号转换为第二电压信号。
5504、 检测第一电压信号获得第一电压峰值信号以及检测第二电压信 号获得第二电压峰值信号。 通过第一窄带滤波器对第一电压信号进行带通滤波和放大； 通过第一对数放大器对滤波和放大后的第一电压信号进行峰值检测， 获得第一峰值电压信号。
检测第二电压信号获得第二电压峰值信号的方法同获得第一电压峰值 信号的方法相同， 这里不再赘述。
5505、 根据第一电压峰值信号调节第一偏置点控制电压信号， 以及根 据第二电压峰值信号调节第二偏置点控制电压信号， 直到第一偏置点控制 电压信号锁定 I路信号的偏置在 π /4或者 π /4的奇数倍以及第二偏置点控制 电压信号锁定 Q路信号偏置在 π /4或者 π /4的奇数倍。
其中， 根据第一电压峰值信号调节第一偏置点控制电压信号， 具体为： 根据第一电压峰值信号获得第一峰值检测误差信号； 根据第一峰值检测误 差信号调节第一偏置点控制电压信号。
其中， 根据电压峰值信号获得峰值检测信号具体为： 在导频信号的一 个周期内， 分别确定前、 后半个周期内检测到的电压峰值信号的和， 并将 前半个周期的电压峰值信号的和减去后半个周期的电压峰值信号的和， 获 得峰值检测误差信号。
其中， 根据峰值检测误差信号获得偏置点控制电压具体为：
将峰值检测误差信号输入积分控制器， 调节积分控制器的积分系数， 获得偏置点控制电压信号， 将得到的偏置点控制电压信号和导频信号相加， 返回步骤 S502, 直到峰值检测误差信号为 0, 即第一偏置点控制电压信号 锁定 I路信号的偏置在 π /4或者 π /4的奇数倍以及第二偏置点控制电压信号 锁定 Q路信号偏置在 π /4或者 π /4的奇数倍。
根据第二电压峰值信号调节第二偏置点控制电压信号的方法相同， 这 里不再赘述。
5506、 判断 I路信号以及 Q路信号是否偏置在正确的偏置点， 如果是， 直接结束， 如果否， 执行步骤 S507。
S507、 对 I路输出信号和 Q路输出信号进行极性反转或者将 I路信号 和 Q路信号互换， 控制 I路信号和 Q路信号偏置在正确的偏置点 （即 I路 信号偏置在 π /4, Q路信号偏置在 - π /4 )。 本发明的精神和范围。 这样， 倘若本发明的这些修改和变型属于本发明权 利要求及其等同技术的范围之内， 则本发明也意图包含这些改动和变型在 内。

Claims

权利要求书
1、 一种差分四相相移键控（DQPSK )解调器偏置点控制装置， 包括： DQPSK解调器以及双平衡光接收机， 其特征在于， 还包括：
第一釆样电阻， 一端连接双平衡光接收机的第一跨阻放大器的输出端， 一端连接第一峰值检测器， 用于釆集第一跨阻放大器输出的第一电压信号 第一峰值检测器， 用于根据第一釆样电阻釆集的第一电压信号 ¼, 获 得第一电压信号的第一电压峰值信号 VIMAX;
第一光纤解码器 （DLI )锁定控制器， 连接第一峰值检测器的输出端， 用于根据第一电压峰值信号 VMAX获得第一偏置点控制电压信号，并将导频 信号和第一偏置点控制电压信号相加， 输出第一周期偏置点控制电压信号；
I路驱动器， 输入端连接第一 DLI锁定控制器的输出端， 用于将第一周 期偏置点控制电压信号增加到 DQPSK解调器的 I路信号；
第二釆样电阻， 一端连接双平衡光接收机的第二跨阻放大器的输出端， 一端连接第二峰值检测器， 用于釆集第二跨阻放大器输出的第二电压信号 Q;
第二峰值检测器， 用于根据第二釆样电阻釆集的第二电压信号 VQ, 获 得第二电压信号 VQ的第二电压峰值信号 VQMAX;
第二 DLI锁定控制器， 连接第二峰值检测器的输出端， 用于根据第二 电压峰值信号 VQMAX输出第二偏置点控制电压信号， 并将导频信号和第二 偏置点控制电压信号相加， 输出第二周期偏置点控制电压信号；
Q路驱动器， 输入端连接第二 DLI锁定控制器的输出端， 用于将第二 周期偏置点控制电压信号增加到 DQPSK解调器的 Q路信号；
n il驱动器，用于将第三偏置点控制电压信号增加到 DQPSK解调器的 Q路信号， 控制 DQPSK解调器的 I路信号和 Q路信号的相位差为 π /2。
2、如权利要求 1所述的装置，其特征在于， 所述第一峰值检测器包括： 第一窄带滤波放大器， 输入端连接第一釆样电阻， 用于对第一釆样电 阻釆集的第一电压信号进行带通滤波和放大；
第一对数放大器， 输入端连接第一窄带滤波放大器的输出端， 输出端 连接第一 DLI锁定控制器， 用于对滤波和放大后的第一电压信号进行峰值 检测， 获取第一电压信号的第一电压峰值信号 VMAX;
所述第二峰值检测器包括：
第二窄带滤波放大器， 输入端连接第二釆样电阻， 用于对第二釆样电 阻釆集的第二电压信号进行带通滤波和放大；
第二对数放大器， 输入端连接第二窄带滤波放大器的输出端， 输出端 连接第二 DLI锁定控制器， 用于对滤波和放大后的第二电压信号进行峰值 检测， 获取第二电压信号的第二电压峰值信号 V0MAX。
3、 如权利要求 1或 2所述的装置， 其特征在于， 所述第一 DLI锁定控 制器包括：
第一同步峰值检测器， 输入端连接第一峰值检测器的输出端， 用于根 据第一电压峰值信号获得第一峰值检测误差信号， 并输出；
第一峰值控制器， 输入端连接第一同步峰值检测器， 用于根据第一峰 值检测误差信号输出第一偏置点控制电压信号；
第一加法器， 连接第一峰值控制器的输出端， 用于将导频电压信号增 加到第一偏置点控制电压信号， 并输出第一周期偏置点控制电压信号； 所述第二 DLI锁定控制器包括：
第二同步峰值检测器， 输入端连接第二峰值检测器的输出端， 用于根 据第二电压峰值信号获得第二峰值检测误差信号， 并输出；
第二峰值控制器， 输入端连接第二同步峰值检测器， 用于根据第二峰 值检测误差信号输出第二偏置点控制电压信号； 第二加法器， 连接第二峰值控制器的输出端， 用于将导频电压信号增 加到第二偏置点控制电压信号， 并输出第二周期偏置点控制电压信号。
4、 如权利要求 3所述的装置， 其特征在于，
所述第一同步峰值检测器， 用于根据导频信号的前半个周期的第一电 压峰值信号和后半个周期的第一电压峰值信号获得第一峰值检测误差信 号；
所述第二同步峰值检测器， 用于根据导频信号的前半个周期的第二电 压峰值信号和后半个周期的第二电压峰值信号获得第二峰值检测误差信 号。
5、 如权利要求 4所述的装置， 其特征在于， 所述第一同步峰值检测器 包括：
第一积分控制器， 输入端连接第一峰值检测器的输出端， 用于在导频 信号的前半个周期内对输出的第一电压峰值信号求和， 并输出；
第二积分控制器， 输入端连接第一峰值检测器的输出端， 用于在导频 信号的前半个周期内对输出的第一电压峰值信号求和， 并输出；
第一减法器， 两个输入端分别连接第一积分控制器以及第二积分控制 器的输出端， 将第一积分控制器的输出信号和第二积分控制器的输出信号 相减， 获得第一峰值检测误差信号， 并输出；
所述第二同步峰值检测器包括：
第三积分控制器， 输入端连接第二峰值检测器的输出端， 用于在导频 信号的前半个周期内对输出的第二电压峰值信号求和， 并输出；
第四积分控制器， 输入端连接第二峰值检测器的输出端， 用于在导频 信号的前半个周期内对输出的第二电压峰值信号求和， 并输出；
第二减法器， 两个输入端分别连接第三积分控制器以及第四积分控制 器的输出端， 将第三积分控制器的输出信号和第四积分控制器的输出信号 相减， 获得第二峰值检测误差信号， 并输出。
6、 如权利要求 5所述的装置， 其特征在于， 所述第一峰值控制器具体 为第五积分控制器， 其输入端连接第一减法器的输出端， 用于根据第一峰 值检测误差信号， 调节第五积分控制器的积分系数， 获得第一偏置点控制 电压信号， 并输出；
所述第二峰值控制器具体为第六积分控制器， 其输入端连接第二减法 器的输出端， 用于根据第二峰值检测误差信号， 调节第六积分控制器的积 分系数， 获得第二偏置点控制电压信号， 并输出。
7、 一种差分四相相移键控 DQPSK解调器偏置点控制方法， 其特征在 于， 包括：
在 DQPSK解调器的 Q路施加第三偏置点控制电压信号， 控制 DQPSK 解调器的 I路信号和 Q路信号的相位差为 π /2;
在 DQPSK解调器的 I路施加第一偏置点控制电压信号以及导频信号， Q路施加第二偏置点控制电压信号以及导频信号；
根据双平衡光接收机釆集到的 DQPSK解调器的 I路差分电流信号获得 第一电压信号， 根据双平衡光接收机釆集到的 Q路差分电流信号获得第二 电压信号；
检测第一电压信号获得第一电压峰值信号以及检测第二电压信号获得 第二电压峰值信号；
根据第一电压峰值信号调节第一偏置点控制电压信号， 以及根据第二 电压峰值信号调节第二偏置点控制电压信号。
8、 如权利要求 7所述的方法， 其特征在于， 该方法还包括：
当第一偏置点控制电压信号锁定 I路信号的偏置在 π /4或者 π /4的奇数 倍以及第二偏置点控制电压信号锁定 Q路信号偏置在 π /4或者 π /4的奇数 倍，且 I路信号和 Q路信号没有偏置在正确的偏置点时，对 I路输出信号以 及 Q路输出信号进行极性反转或者 I路信号与 Q路信号进行互换， 控制 I 路信号和 Q路信号偏置在正确的偏置点。
9、 如权利要求 7或 8所述的方法， 其特征在于， 所述检测第一电压信 号获得第一电压峰值信号， 具体为：
通过第一窄带滤波器对第一电压信号进行带通滤波和放大；
通过第一对数放大器对滤波和放大后的第一电压信号进行峰值检测， 获得第一电压峰值信号； 以及
所述检测第二电压信号获得第二电压峰值信号， 具体为：
通过第二窄带滤波器对第一电压信号进行带通滤波和放大；
通过第二对数放大器对滤波和放大后的第一电压信号进行峰值检测， 获得第二电压峰值信号。
10、 如权利要求 7或 8所述的方法， 其特征在于， 所述根据第一电压 峰值信号调节第一偏置点控制电压信号， 具体为：
根据第一电压峰值信号获得第一峰值检测误差信号；
根据第一峰值检测误差信号调节第一偏置点控制电压信号； 以及 所述根据第二电压峰值信号调节第二偏置点控制电压信号具体为： 根据第二电压峰值信号获得第二峰值检测误差信号；
根据第二峰值检测误差信号调节第二偏置点控制电压信号。
11、 如权利要求 10所述的方法， 其特征在于， 所述根据第一电压峰值 信号获得第一峰值检测误差信号， 具体为：
在导频信号的一个周期内， 分别确定前、 后半个周期内检测到的第一 电压峰值信号的和， 并将前半个周期的第一电压峰值信号的和减去后半个 周期的第一电压峰值信号的和， 获得第一峰值检测误差信号； 以及
所述根据第二电压峰值信号获得第二峰值检测误差信号， 具体为： 在导频信号的一个周期内， 分别确定前、 后半个周期内检测到的第二 电压峰值信号的和， 并将前半个周期的第二电压峰值信号的和减去后半个 周期的第第二电压峰值信号的和， 获得第二峰值检测误差信号。
PCT/CN2011/074124 2010-10-27 2011-05-16 一种dqpsk解调器偏置点控制装置及方法 WO2012055231A1 (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201010523298.6A CN101977080B (zh) 2010-10-27 2010-10-27 一种dqpsk解调器偏置点控制装置及方法
CN201010523298.6 2010-10-27

Publications (1)

Publication Number Publication Date
WO2012055231A1 true WO2012055231A1 (zh) 2012-05-03

Family

ID=43576932

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2011/074124 WO2012055231A1 (zh) 2010-10-27 2011-05-16 一种dqpsk解调器偏置点控制装置及方法

Country Status (2)

Country Link
CN (1) CN101977080B (zh)
WO (1) WO2012055231A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101977080B (zh) * 2010-10-27 2014-06-11 中兴通讯股份有限公司 一种dqpsk解调器偏置点控制装置及方法
CN102223333A (zh) * 2011-06-13 2011-10-19 中兴通讯股份有限公司 一种差分四相相移键控解调器偏置点控制方法和装置
CN102914366A (zh) * 2012-10-12 2013-02-06 中山大学 一种高共模抑制比(cmrr)的光电差分探测器
JP6064704B2 (ja) * 2013-03-15 2017-01-25 富士通株式会社 光信号復調装置、光信号復調方法、光信号復調プログラム及び光分岐挿入装置
CN103281137B (zh) * 2013-05-03 2016-08-10 武汉电信器件有限公司 Dqpsk模块延迟干涉仪控制装置及其控制方法
JP2021513306A (ja) * 2018-03-09 2021-05-20 レイセオン カンパニー 閾検出を使用した位相変調された信号の復調
CN111385028B (zh) * 2018-12-27 2021-05-14 深圳新飞通光电子技术有限公司 双极正交马赫曾德尔调制器自动偏置控制方法
CN115453778B (zh) * 2022-08-04 2024-02-27 中国电子科技集团公司第十四研究所 一种低杂散的电光调制器偏置点控制装置及方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101141202A (zh) * 2007-08-03 2008-03-12 中兴通讯股份有限公司 Dpsk光调制信号接收装置和方法
EP2066045A2 (en) * 2007-11-30 2009-06-03 Fujitsu Limited DQPSK optical receiver
CN101800602A (zh) * 2010-03-16 2010-08-11 中兴通讯股份有限公司 Dqpsk解调器偏置点控制方法及装置
CN101977080A (zh) * 2010-10-27 2011-02-16 中兴通讯股份有限公司 一种dqpsk解调器偏置点控制装置及方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7733193B2 (en) * 2007-11-01 2010-06-08 Ciena Corporation Systems and methods for DQPSK modulator control using selectively inserted dither tone
EP2099186A1 (en) * 2008-03-06 2009-09-09 CoreOptics Inc. Phase control circuit and method for optical receivers

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101141202A (zh) * 2007-08-03 2008-03-12 中兴通讯股份有限公司 Dpsk光调制信号接收装置和方法
EP2066045A2 (en) * 2007-11-30 2009-06-03 Fujitsu Limited DQPSK optical receiver
CN101800602A (zh) * 2010-03-16 2010-08-11 中兴通讯股份有限公司 Dqpsk解调器偏置点控制方法及装置
CN101977080A (zh) * 2010-10-27 2011-02-16 中兴通讯股份有限公司 一种dqpsk解调器偏置点控制装置及方法

Also Published As

Publication number Publication date
CN101977080B (zh) 2014-06-11
CN101977080A (zh) 2011-02-16

Similar Documents

Publication Publication Date Title
WO2012055231A1 (zh) 一种dqpsk解调器偏置点控制装置及方法
JP4494401B2 (ja) 光伝送システム、光伝送システムの光送信装置及び光受信装置
US7877025B2 (en) Phase monitor apparatus, phase control apparatus and methods thereof for optical DQPSK receiver
CN102820932B (zh) 相干光通信中频偏自适应精确补偿的系统及方法
JP5374596B2 (ja) コヒーレント光信号受信機の局部発振器周波数オフセットの補正
US8078066B2 (en) Optical coherent receiver, frequency offset estimating apparatus and method for optical coherent receiver
US7389055B1 (en) DQPSK receiver phase control
US8260154B2 (en) Digital equalization apparatus and method for coherent optical receiver
CN102201868B (zh) 双并联mz调制器的偏置控制方法与装置
US20100266291A1 (en) System and Method for Coherent Detection of Optical Signals
CN102511135A (zh) 路径时延差评估器、路径时延差补偿器和相干接收机
KR102234847B1 (ko) 편광-독립적 코히어런트 광 수신기
US20090214226A1 (en) Optical dqpsk receiver and optical phase monitor apparatus for use in optical dqpsk receiver
CN104919729A (zh) 光接收装置和相位周跳减少方法
WO2012109871A1 (zh) 相干接收机装置及色散补偿方法
CN109361634B (zh) 接收机载波频偏的补偿方法及系统
US20090245785A1 (en) Optical receiver
WO2008072476A1 (ja) 光受信装置および光受信方法
WO2011020260A1 (zh) 一种dpsk接收机中解调器相位锁定的装置和方法
JP6212933B2 (ja) デジタルコヒーレント受信器、光受信装置、光伝送システムおよび光受信方法
JP5358025B2 (ja) Ｄｑｐｓｋ変調に基づく位相差のモニタリング及び制御方法、並びに装置
JP4464408B2 (ja) 光受信装置
JP2011199657A (ja) 光ｍｓｋ変調／任意偏移量ｃｐｆｓｋの光サンプリング復調方法
WO2011113256A1 (zh) 差分四相相移键控解调器偏置点控制方法及装置
WO2009010007A1 (fr) Procédé, appareil et modulateur optique pour ajustement de phase

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11835505

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11835505

Country of ref document: EP

Kind code of ref document: A1