WO2011162470A2 - 리드선이 개량된 다이오드 패키지 및 그 제조방법 - Google Patents

리드선이 개량된 다이오드 패키지 및 그 제조방법 Download PDF

Info

Publication number
WO2011162470A2
WO2011162470A2 PCT/KR2011/001978 KR2011001978W WO2011162470A2 WO 2011162470 A2 WO2011162470 A2 WO 2011162470A2 KR 2011001978 W KR2011001978 W KR 2011001978W WO 2011162470 A2 WO2011162470 A2 WO 2011162470A2
Authority
WO
WIPO (PCT)
Prior art keywords
lead wire
diode chip
diode
diode package
lower lead
Prior art date
Application number
PCT/KR2011/001978
Other languages
English (en)
French (fr)
Other versions
WO2011162470A3 (ko
Inventor
김재구
Original Assignee
Kim Jae Ku
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kim Jae Ku filed Critical Kim Jae Ku
Priority to US13/805,666 priority Critical patent/US9065030B2/en
Priority to CN201180030496.1A priority patent/CN103038878B/zh
Publication of WO2011162470A2 publication Critical patent/WO2011162470A2/ko
Publication of WO2011162470A3 publication Critical patent/WO2011162470A3/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754—Coating
    • H01L2224/37599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12035—Zener diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/647—Heat extraction or cooling elements the elements conducting electric current to or from the semiconductor body

Definitions

  • the present invention relates to a diode package, and more particularly, to a diode package and a method of manufacturing the same, which can be manufactured by a simple process by improving the structure of a lead wire and also improve heat dissipation efficiency.
  • FIG. 1 is a view for explaining a conventional diode package. As shown in FIG. 1, in the conventional diode package, the ends of the lead wires 30 and 40 are fused to opposite surfaces of the diode chip 10, respectively, and the diode chip 10 and the lead wires 30 and 40 are combined together. It is made by packaging into a molding compound 20. Reference numerals 30a and 40a denote fusion portions.
  • the two lead wires 30 and 40 should be aligned so as to be arranged in a straight line, and the fusion process should be carried out. Afterwards, packaging with molding compound 20 while maintaining its shape is a cumbersome task.
  • the heat radiation efficiency is not good because the lead wires 30 and 40 have a thin wire shape.
  • the lead wires 30 and 40 In order to increase the heat dissipation efficiency, the lead wires 30 and 40 must be thickened. In this case, the size of the diode chip 10 must be large because the lead wire welding portions 30a and 40a must have a considerable thickness. Therefore, when the diode chip 10 is small, it is difficult to increase the heat radiation efficiency.
  • the conventional diode package is very cumbersome in its manufacturing process, and has a limitation in improving heat dissipation efficiency.
  • an object of the present invention is to provide a diode package and a method for manufacturing the same, which can be manufactured by a simple process by improving the structure of the lead wire and can improve heat dissipation efficiency.
  • the present invention for achieving the above object is a diode package is sealed by a molding compound and a lead wire connected to the diode chip is directed to a diode package, wherein the lead wire is specifically, the lead wire is an upper lead wire And an upper lead wire and a lower lead wire, each of the upper lead wire and the lower lead wire having a long flat plate shape and having a first end and a second end facing each other.
  • An upper surface of the diode chip has a lower surface of the first end of the upper lead wire.
  • an upper surface of the first end of the lower lead wire is attached to a lower surface of the diode chip, and a second end of the upper lead wire and a second end of the lower lead wire are externally drawn out in the lateral direction of the molding compound. It is done.
  • the first end of the upper lead wire is formed with a hemispherical contact hole which is recessed in a hemispherical shape from the top to the bottom and protrudes in a hemispherical shape below.
  • a through hole is formed in the center of the hemispherical contact hole.
  • Coupling holes may be formed in the second ends of the upper lead wire and the lower lead wire, respectively.
  • the upper lead wire is bent downward from the inside of the molding compound while going from the first end to the second end such that the second ends of the upper lead wire and the lower lead wire are drawn out at the same height in opposite directions from the molding compound. It is preferable to have a bent portion.
  • a second lead of the upper lead is continuously connected sideways, and a plurality of upper leads are connected in parallel, and a second end of the lower lead is continuously connected laterally, and a plurality of upper leads are connected in parallel.
  • the molding process can be packaged into the molding compound through a single bonding process up and down. This is simple. Therefore, the production yield can be improved, manufacturing cost can be lowered, and the heat dissipation efficiency is good, thereby improving the durability and reliability of the product.
  • the diode package according to the present invention has a thin thickness and high heat dissipation efficiency, the diode package is suitable for use as a smart diode in recent smart phones, smart TVs, etc., and also suitable for use as a bypass diode of a solar cell. Do.
  • 1 is a view for explaining a conventional diode package
  • FIG. 2 is a plan view for explaining a diode package according to the present invention.
  • FIG. 3 is a cross-sectional view taken along line AA ′ of FIG. 2;
  • FIG. 5 is a cross-sectional view taken along line AA ′ of FIG. 4;
  • FIG. 7 is a cross-sectional view taken along line AA ′ of FIG. 6;
  • FIG. 8 is a plan view illustrating an assembly process of an upper lead frame of FIG. 4 and a lower lead frame of FIG. 5;
  • FIG. 9 is a cross-sectional view taken along line AA ′ of FIG. 8;
  • FIG. 10 is a view for explaining an installation example of a diode package according to the present invention.
  • FIG. 2 is a plan view illustrating a diode package according to the present invention
  • FIG. 3 is a cross-sectional view taken along line AA ′ of FIG. 2.
  • the lead wires 130 and 140 according to the present invention have a long flat plate shape, unlike the conventional case of the wire shape, and the upper lead wire 130 and the lower lead wire 140. ).
  • the lower surface of the first end of the upper lead wire 130 is attached to the upper surface of the diode chip 110, and the coupling hole 131 penetrates through the second end.
  • the upper surface of the first end of the lower lead wire 140 is attached to the lower surface of the diode chip 110, and the coupling hole 141 penetrates through the second end.
  • the diode chip 110 to which the upper lead wire 130 and the lower lead wire 140 are attached is packaged by the molding compound 120 so that the second ends of the upper lead wire 130 and the lower lead wire 140 are respectively drawn out. Is sealed.
  • the upper lead wire 130 moves from the first end to the second end so that the upper lead wire 130 and the lower lead wire 140 extend outward from the same height in the molding compound 120. It has a bent portion (A) that is bent downward about the thickness of the diode chip (110) inside.
  • FIG. 4 is a plan view illustrating an upper lead frame
  • FIG. 5 is a cross-sectional view taken along line AA ′ of FIG. 4. 4 and 5, the second lead of the upper lead wire 130 is continuously connected to the side of the upper lead frame so that the plurality of upper lead wires 130 are connected in parallel.
  • a hemispherical contact hole 132 is formed at the first end of the upper lead wire 130 in a hemispherical shape to be recessed downward from the top to protrude downward into a hemispherical shape, and a through hole 133 is formed at the center of the hemispherical contact hole 132. Is formed.
  • the upper lead wire 130 has a bent portion A that is bent downward while going from the first end to the second end. This is because the hemispherical contact hole 132 of the upper lead wire 130 is attached to the upper surface of the diode chip 110 so that the upper lead wire 130 is flush with the lower lead wire 140 when drawn out from the molding compound 120. To be withdrawn. To this end, the bent portion A of the upper lead wire 130 is properly spaced apart from the hemispherical contact hole 132 to be located inside the molding compound 120.
  • FIG. 6 is a plan view illustrating the lower lead frame
  • FIG. 7 is a cross-sectional view taken along line AA ′ of FIG. 6. 6 and 7, the second lead of the lower lead wire 140 is continuously connected to the side of the lower lead frame 140 so that the plurality of lower lead wires 140 are connected in parallel.
  • the diode chip 110 is placed on the upper surface of the second end of the lower lead wire 140.
  • the lower lead wire 140 Since the upper lead wire 130 is bent downward, the lower lead wire 140 has a flat shape without needing to be bent upward. If the upper lead wire 130 has a flat shape, the lower lead wire 140 should be bent upward while going from the first end to the second end.
  • FIG. 8 is a plan view illustrating an assembly process of the upper lead frame of FIG. 4 and the lower lead frame of FIG. 5, and FIG. 9 is a cross-sectional view taken along line AA ′ of FIG. 8.
  • the hemispherical contact hole 132 of the upper lead wire 130 is connected to the diode chip 110 while the diode chip 110 is placed on the first end of the lower lead wire 140.
  • the upper lead wires 130 and the lower lead wires 140 are disposed in one-to-one correspondence with the upper surface.
  • the second end of the upper lead wire 130 and the second end of the lower lead wire 140 are positioned to face each other in opposite directions so that the upper lead wire 130 and the lower lead wire 140 are linearly arranged.
  • soldering is performed to join the upper lead wire 130 and the diode chip 110 at the inlet of the hemispherical contact hole 132. Soldering is then performed through the through hole 133.
  • the through hole 133 is small in size, since the inlet of the hemispherical contact hole 132 is large, the process margin during soldering is large and the soldering process can be easily performed.
  • the bonding process between the lower lead wire 140 and the diode chip 110 is also performed before or after the upper lead wire 130 is installed.
  • the packaging by the molding compound 120 is made in a single bonding process. Thereafter, cutting along the cutting line of FIG. 8 yields a diode package according to the present invention as shown in FIG. 3. After cutting along the cutting line, the packaging by the molding compound 120 may proceed separately, but the former is preferable for mass production.
  • FIG. 10 is a view for explaining an installation example of a diode package according to the present invention.
  • the widths of the upper lead wires 130 and the lower lead wires 140 are increased in order to increase heat dissipation efficiency, since the thickness does not increase, the upper lead wires 130 and the lower lead wires can be easily bent up and down.
  • the heat dissipation efficiency is increased even though the thickness is thinner than that of the wire shape.
  • the molding compound 120 is formed through a single bonding process up and down. Packaging process is simple. Therefore, the production yield can be improved, manufacturing cost can be lowered, and the heat dissipation efficiency is good, thereby improving the durability and reliability of the product.
  • the diode package according to the present invention has a thin thickness and high heat dissipation efficiency, the diode package is suitable for use as a smart diode in recent smart phones, smart TVs, etc., and also suitable for use as a bypass diode of a solar cell. Do.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명에 따른 다이오드 패키지는 상부 리드선(130)과 하부 리드선(140)은 길이가 긴 납작한 판 형태를 하여 서로 대향하는 제1단과 제2단을 각각 가지며, 다이오드 칩(110)의 윗면에는 상부 리드선(130)의 제1단의 아랫면이 부착되고, 다이오드 칩(110)의 아랫면에는 하부 리드선(140)의 제1단의 윗면이 부착되며, 상부 리드선(130)의 제2단과 하부 리드선(140)의 제2단이 몰딩 컴파운드(120)의 측방향으로 외부 인출되는 것을 특징으로 한다. 상부 리드선(130)의 제1단에는 위에서 밑으로 반구형으로 오목하게 함몰되어 밑으로 반구형으로 돌출되는 반구형 접촉구(132)가 형성되는 것이 바람직하며, 이 경우 반구형 접촉구(132)의 중앙에는 관통공(133)이 형성된다.

Description

리드선이 개량된 다이오드 패키지 및 그 제조방법
본 발명은 다이오드 패키지에 관한 것으로서, 특히 리드선의 구조를 개량함으로써 단순한 공정으로 제조할 수 있을 뿐만 아니라 방열 효율이 향상되는 다이오드 패키지 및 그 제조방법에 관한 것이다.
최근 전자부품 실장 시의 집적도가 증가하면서 보드에 실장되는 각 전자부품에서 나오는 열에 의하여 제품의 신뢰도가 떨어지거나 각 전자부품의 수명이 단축되는 문제가 빈번히 발생하고 있다. 특히 제너 다이오드나 발광 다이오드 등과 같이 역방향 바이어스에 의해 동작하는 다이오드나, 큰 용량의 전류를 소화하는 파워 다이오드 등의 경우에는 이러한 열화가 더욱 문제이다.
도 1은 종래의 다이오드 패키지를 설명하기 위한 도면이다. 도 1에 도시된 바와 같이, 종래의 다이오드 패키지는 다이오드 칩(10)의 양쪽 대향면에 리드선(30, 40)의 끝단을 각각 융착시키고, 다이오드 칩(10)과 리드선(30, 40)을 함께 몰딩 컴파운드(20)로 패키징하여 이루어진다. 참조번호 30a 및 40a는 융착부를 나타낸 것이다.
이 때, 두 개의 리드선(30, 40)을 직선적으로 배열되도록 정렬하고 융착공정을 진행해야 하는데 이렇게 직선적으로 배열되도록 정렬한 상태에서 융착공정을 진행하는 것과, 리드선(30, 40)의 융착이 이루어진 후에 그 형상을 그대로 유지시킨 상태에서 몰딩 컴파운드(20)로 패키징하는 것은 상당히 번거로운 작업이다.
또한, 리드선(30, 40)이 가는 와이어(wire) 형태를 하기 때문에 방열효율이 좋지 않다. 방열효율을 증대시키기 위해서는 리드선(30, 40)을 두껍게 해야 하는데, 이 경우 리드선 융착부(30a, 40a)가 상당한 두께를 가져야 하기 때문에 다이오드 칩(10)의 크기가 커야 한다. 따라서 다이오드 칩(10)이 소형인 경우에는 방열효율을 증대시키기가 어렵다.
상술한 바와 같이, 종래의 다이오드 패키지는 그 제조공정이 매우 번거롭고, 방열효율을 향상시키는데 한계를 갖는다.
따라서 본 발명이 해결하려는 과제는, 리드선의 구조를 개량함으로써 단순한 공정으로 제조할 수 있을 뿐만 아니라 방열 효율을 향상시킬 수 있는 다이오드 패키지 및 그 제조방법을 제공하는 데 있다.
상기 과제를 달성하기 위한 본 발명은, 다이오드 칩이 몰딩 컴파운드에 의해 밀봉되고 상기 다이오드 칩에 연결되는 리드선이 상기 몰딩 컴파운드의 외부로 인출되어 이루어지는 다이오드 패키지에 관한 것으로서, 구체적으로, 상기 리드선은 상부 리드선과 하부 리드선으로 구분되고, 상기 상부 리드선과 하부 리드선은 길이가 긴 납작한 판 형태를 하여 서로 대향하는 제1단과 제2단을 각각 가지며, 상기 다이오드 칩의 윗면에는 상기 상부 리드선의 제1단의 아랫면이 부착되고, 상기 다이오드 칩의 아랫면에는 상기 하부 리드선의 제1단의 윗면이 부착되며, 상기 상부 리드선의 제2단과 상기 하부 리드선의 제2단이 상기 몰딩 컴파운드의 측방향으로 외부 인출되는 것을 특징으로 한다.
상기 상부 리드선의 제1단에는 위에서 밑으로 반구형으로 오목하게 함몰되어 밑으로 반구형으로 돌출되는 반구형 접촉구가 형성되는 것이 바람직하며, 이 경우 상기 반구형 접촉구의 중앙에는 관통공이 형성된다.
상기 상부 리드선과 하부 리드선의 제2단에는 결합공이 각각 형성될 수 있다.
상기 상부 리드선과 하부 리드선의 제2단이 상기 몰딩 컴파운드에서 서로 반대방향으로 같은 높이에서 외부로 인출되도록 상기 상부 리드선은 상기 제1단에서 제2단쪽으로 가면서 상기 몰딩 컴파운드의 내부에서 밑으로 절곡되는 절곡부를 가지는 것이 바람직하다.
상기 과제를 달성하기 위한 본 발명에 따른 다이오드 패키지 제조방법은,
상기 상부 리드선의 제2단이 연속적으로 옆으로 연결되어 복수개의 상부 리드선이 병렬 연결되어 이루어지는 상부 리드 프레임과, 상기 하부 리드선의 제2단이 연속적으로 옆으로 연결되어 복수개의 상부 리드선이 병렬 연결되어 이루어지는 하부 리드 프레임을 준비하고, 상기 하부 리드선의 제1단의 윗면에 다이오드 칩이 부착되고 상기 상부 리드선의 반구형 접촉구가 상기 다이오드 칩의 윗면에 부착하도록 상기 상부 리드 프레임과 하부 리드 프레임을 정렬하는 단계;
상기 상부 리드선의 반구형 접촉구와 상기 관통공을 통해 상기 다이오드 칩에 납땜하는 단계;
상기 다이오드 칩이 있는 부위를 위 아래쪽에서 몰딩 컴파운드로 합착하여 패키징하는 단계; 및
상기 상부 리드선과 하부 리드선의 병렬연결이 해제되도록 상기 상부 리드 프레임과 하부 리드 프레임의 제2단의 연결부위를 절단하는 단계; 를 포함하는 것을 특징으로 한다.
본 발명에 의하면, 상기 상부 리드선과 하부 리드선이 납작한 판 형태를 하기 때문에 면상 방열되므로 와이어 형태의 경우에 비해서 두께가 얇더라도 방열효율을 증가된다. 또한 상기 상부 리드선과 하부 리드선이 상기 다이오드 칩의 윗면과 밑면에 부착되도록 상기 상부 리드 프레임과 하부 리드 프레임을 배치한 후에 위아래로의 단 한번의 접합공정을 통하여 상기 몰딩 컴파운드로 패키징할 수 있어 제조공정이 단순하다. 따라서 생산수율이 향상되어 제조단가를 낮출 수 있고, 또한 방열효율이 좋아서 제품의 내구성 및 신뢰성이 향상된다.
본 발명에 따른 다이오드 패키지는 두께가 얇으면서도 높은 방열효율을 가지므로 최근의 대세인 스마트폰, 스마트 TV 등에 스마트 다이오드로서 사용하기에 적합하고, 솔라셀의 바이패스 다이오드(bipass diode)로서도 사용하기에 적합하다.
도 1은 종래의 다이오드 패키지를 설명하기 위한 도면;
도 2는 본 발명에 따른 다이오드 패키지를 설명하기 위한 평면도;
도 3은 도 2의 A-A'선에 따른 단면도;
도 4는 상부 리드 프레임을 설명하기 위한 평면도;
도 5는 도 4의 A-A'선에 따른 단면도;
도 6은 하부 리드 프레임을 설명하기 위한 평면도;
도 7은 도 6의 A-A'선에 따른 단면도;
도 8은 도 4의 상부 리드 프레임과 도 5의 하부 리드 프레임의 조립과정을 설명하기 위한 평면도;
도 9는 도 8의 A-A'선에 따른 단면도;
도 10은 본 발명에 따른 다이오드 패키지의 설치예를 설명하기 위한 도면이다.
<부호의 설명>
110: 다이오드 칩
120: 몰딩 컴파운드
130: 상부 리드선
131, 141: 결합공
132: 반구형 접촉구
133: 관통공
140: 하부 리드선
150: 체결수단
이하에서, 본 발명의 바람직한 실시예를 첨부한 도면들을 참조하여 상세히 설명한다. 아래의 실시예는 본 발명의 내용을 이해하기 위해 제시된 것일 뿐이며 당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상 내에서 많은 변형이 가능할 것이다. 따라서 본 발명의 권리범위가 이러한 실시예에 한정되는 것으로 해석돼서는 안 된다.
도 2는 본 발명에 따른 다이오드 패키지를 설명하기 위한 평면도이고, 도 3은 도 2의 A-A'선에 따른 단면도이다. 도 2 및 도 3에 도시된 바와 같이, 본 발명에 따른 리드선(130, 140)은 와이어 형태를 하는 종래의 경우와 달리 길이가 긴 납작한 판 형태를 하며, 상부 리드선(130)과 하부 리드선(140)으로 구분된다.
상부 리드선(130)의 제1단 아랫면은 다이오드 칩(110)의 윗면에 부착되고 제2단에는 결합공(131)이 관통되도록 형성된다. 하부 리드선(140)의 제1단 윗면은 다이오드 칩(110)의 밑면에 부착되고 제2단에는 결합공(141)이 관통되도록 형성된다. 상부 리드선(130)과 하부 리드선(140)이 부착된 다이오드 칩(110)은 상부 리드선(130) 및 하부 리드선(140)의 제2단이 외부로 각각 인출되도록 몰딩 컴파운드(120)에 의해 패키징되어 밀봉된다.
상부 리드선(130)과 하부 리드선(140)이 몰딩 컴파운드(120)에서 서로 반대방향으로 같은 높이에서 외부로 인출되도록 상부 리드선(130)은 상기 제1단에서 제2단쪽으로 가면서 몰딩 컴파운드(120)의 내부에서 대략 다이오드 칩(110) 두께 정도로 밑으로 절곡되는 절곡부(A)를 갖는다.
도 4는 상부 리드 프레임을 설명하기 위한 평면도이고, 도 5는 도 4의 A-A'선에 따른 단면도이다. 도 4 및 도 5를 참조하면, 상부 리드 프레임은 상부 리드선(130)의 제2단이 옆으로 연속적으로 연결되어 복수개의 상부 리드선(130)이 병렬 연결되어 이루어진다.
상부 리드선(130)의 제1단에는 반구형으로 위에서 밑으로 오목하게 함몰되어 밑으로 반구형으로 돌출되는 반구형 접촉구(132)가 형성되며, 반구형 접촉구(132)의 중앙에는 관통공(133)이 형성된다.
상부 리드선(130)은 제1단에서 제2단쪽으로 가면서 밑으로 절곡되는 절곡부(A)를 갖는다. 이는 상부 리드선(130)의 반구형 접촉구(132)가 다이오드 칩(110)의 윗면에 부착되기 때문에 상부 리드선(130)이 몰딩 컴파운드(120)에서 외부로 인출될 때 하부 리드선(140)과 같은 높이에서 인출되도록 하기 위함이다. 이를 위해 상부 리드선(130)의 절곡부(A)는 몰딩 컴파운드(120)의 내부에 위치하도록 반구형 접촉구(132)에서 적절히 이격되어 형성된다.
도 6은 하부 리드 프레임을 설명하기 위한 평면도이고, 도 7은 도 6의 A-A'선에 따른 단면도이다. 도 6 및 도 7을 참조하면, 하부 리드 프레임은 하부 리드선(140)의 제2단이 옆으로 연속적으로 연결되어 복수개의 하부 리드선(140)이 병렬 연결되어 이루어진다. 다이오드 칩(110)은 하부 리드선(140)의 제2단의 위면에 올려 놓인다.
상부 리드선(130)이 밑으로 절곡되어 있기 때문에 하부 리드선(140)은 위로 절곡될 필요없이 평평한 형태를 한다. 만약에 상부 리드선(130)이 평평한 형태를 한다면 하부 리드선(140)은 제1단에서 제2단쪽으로 가면서 위로 절곡되어야 할 것이다.
도 8은 도 4의 상부 리드 프레임과 도 5의 하부 리드 프레임의 조립과정을 설명하기 위한 평면도이고, 도 9는 도 8의 A-A'선에 따른 단면도이다. 도 8 및 도 9에 도시된 바와 같이, 하부 리드선(140)의 제1단에 다이오드 칩(110)을 올려놓은 상태에서 상부 리드선(130)의 반구형 접촉구(132)가 다이오드 칩(110)의 윗면에 접촉되도록 하여 상부 리드선(130)과 하부 리드선(140)이 일대일로 대응하도록 배치한다. 이 때 상부 리드선(130)의 제2단과 하부 리드선(140)의 제2단은 서로 반대방향으로 대향하도록 위치하여 상부 리드선(130)과 하부 리드선(140)은 직선적으로 배열된다.
이러한 상태에서 반구형 접촉구(132)의 함몰부 입구에서 상부 리드선(130)과 다이오드 칩(110)을 접합시키기 위한 납땜(soldering)을 한다. 그러면 납땜이 관통공(133)을 통하여 이루어진다. 관통공(133)은 크기가 작지만 반구형 접촉구(132)의 함몰부 입구가 크기 때문에 상기 납땜 시 공정 여유도가 커서 납땜 공정을 편하게 진행할 수 있다. 물론, 하부 리드선(140)과 다이오드 칩(110)의 접합공정도 상부 리드선(130)의 설치 전 또는 후에 진행된다.
이와 같이 상부 리드선(130)과 하부 리드선(140)을 접합하면 하부 리드선(140)이 다이오드 칩(110)을 밑에서 받치고 있기 때문에 공간에 떠 있어도 종래의 경우와 달리 그 결과물의 형상이 제대로 유지된다. 이 때 위쪽과 아래쪽에서 동시에 몰딩 컴파운드(120)로 합착하면 단 한번의 합착공정으로 몰딩 컴파운드(120)에 의한 패키징이 이루어진다. 그런 후에 도 8의 절단선을 따라 절단하면 도 3과 같은 본 발명에 따른 다이오드 패키지가 얻어진다. 절단선을 따라 절단한 후에 개별적으로 몰딩 컴파운드(120)에 의한 패키징이 진행될 수도 있으나 전자의 경우가 더 대량생산에 바람직하다.
도 10은 본 발명에 따른 다이오드 패키지의 설치예를 설명하기 위한 도면이다. 도 10에 도시된 바와 같이, 방열효율을 증가시키기 위하여 상부 리드선(130)과 하부 리드선(140)의 폭을 크게 하더라도 두께는 증가하지 않기 때문에 상하로 쉽게 구부릴 수 있어 상부 리드선(130)과 하부 리드선(140)을 상황에 따라 적절히 절곡시켜 체결수단(150)을 통해 다양한 형태로 보드에 실장시킬 수 있게 된다.
상술한 바와 같이 본 발명에 의하면, 상부 리드선(130)과 하부 리드선(140)이 납작한 판 형태를 하기 때문에 면상 방열되므로 와이어 형태의 경우에 비해서 두께가 얇더라도 방열효율을 증가된다. 또한 상부 리드선(130)과 하부 리드선(140)이 다이오드 칩(110)의 윗면과 밑면에 부착되도록 상부 리드 프레임과 하부 리드 프레임을 배치한 후에 위아래로의 단 한번의 접합공정을 통하여 몰딩 컴파운드(120)로 패키징할 수 있어 제조공정이 단순하다. 따라서 생산수율이 향상되어 제조단가를 낮출 수 있고, 또한 방열효율이 좋아서 제품의 내구성 및 신뢰성이 향상된다.
본 발명에 따른 다이오드 패키지는 두께가 얇으면서도 높은 방열효율을 가지므로 최근의 대세인 스마트폰, 스마트 TV 등에 스마트 다이오드로서 사용하기에 적합하고, 솔라셀의 바이패스 다이오드(bipass diode)로서도 사용하기에 적합하다.

Claims (6)

  1. 다이오드 칩이 몰딩 컴파운드에 의해 밀봉되고 상기 다이오드 칩에 연결되는 리드선이 상기 몰딩 컴파운드의 외부로 인출되어 이루어지는 다이오드 패키지에 있어서,
    상기 리드선은 상부 리드선과 하부 리드선으로 구분되고, 상기 상부 리드선과 하부 리드선은 길이가 긴 납작한 판 형태를 하여 서로 대향하는 제1단과 제2단을 각각 가지며, 상기 다이오드 칩의 윗면에는 상기 상부 리드선의 제1단의 아랫면이 부착되고, 상기 다이오드 칩의 아랫면에는 상기 하부 리드선의 제1단의 윗면이 부착되며, 상기 상부 리드선의 제2단과 상기 하부 리드선의 제2단이 상기 몰딩 컴파운드의 측방향으로 외부 인출되는 것을 특징으로 하는 다이오드 패키지.
  2. 제1항에 있어서, 상기 상부 리드선의 제1단에 위에서 밑으로 반구형으로 오목하게 함몰되어 밑으로 반구형으로 돌출되는 반구형 접촉구가 형성되며, 상기 반구형 접촉구의 중앙에는 관통공이 형성되는 것을 특징으로 하는 다이오드 패키지.
  3. 제1항에 있어서, 상기 상부 리드선과 하부 리드선의 제2단에는 결합공이 각각 형성되는 것을 특징으로 하는 다이오드 패키지.
  4. 제1항에 있어서, 상기 상부 리드선과 하부 리드선의 제2단이 상기 몰딩 컴파운드에서 서로 반대방향으로 같은 높이에서 외부로 인출되도록 상기 상부 리드선은 상기 제1단에서 제2단쪽으로 가면서 상기 몰딩 컴파운드의 내부에서 밑으로 절곡되는 절곡부를 가지는 것을 특징으로 하는 다이오드 패키지.
  5. 제1항에 있어서, 상기 상부 리드선과 하부 리드선의 제2단이 상기 몰딩 컴파운드에서 서로 반대방향으로 같은 높이에서 외부로 인출되도록 상기 하부 리드선은 상기 제1단에서 제2단쪽으로 가면서 상기 몰딩 컴파운드의 내부에서 위로 절곡되는 절곡부를 가지는 것을 특징으로 하는 다이오드 패키지.
  6. 제2항의 다이오드 패키지를 제조하는 방법에 있어서,
    상기 상부 리드선의 제2단이 연속적으로 옆으로 연결되어 복수개의 상부 리드선이 병렬 연결되어 이루어지는 상부 리드 프레임과, 상기 하부 리드선의 제2단이 연속적으로 옆으로 연결되어 복수개의 상부 리드선이 병렬 연결되어 이루어지는 하부 리드 프레임을 준비하고, 상기 하부 리드선의 제1단의 윗면에 다이오드 칩이 부착되고 상기 상부 리드선의 반구형 접촉구가 상기 다이오드 칩의 윗면에 부착하도록 상기 상부 리드 프레임과 하부 리드 프레임을 정렬하는 단계;
    상기 상부 리드선의 반구형 접촉구와 상기 관통공을 통해 상기 다이오드 칩에 납땜하는 단계;
    상기 다이오드 칩이 있는 부위를 위 아래쪽에서 몰딩 컴파운드로 합착하여 패키징하는 단계; 및
    상기 상부 리드선과 하부 리드선의 병렬연결이 해제되도록 상기 상부 리드 프레임과 하부 리드 프레임의 제2단의 연결부위를 절단하는 단계; 를 포함하는 것을 특징으로 하는 다이오드 패키지 제조방법.
PCT/KR2011/001978 2010-06-21 2011-03-23 리드선이 개량된 다이오드 패키지 및 그 제조방법 WO2011162470A2 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US13/805,666 US9065030B2 (en) 2010-06-21 2011-03-23 Diode package having improved lead wire and manufacturing method thereof
CN201180030496.1A CN103038878B (zh) 2010-06-21 2011-03-23 改进引线的二极管包及其制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020100058818A KR101101018B1 (ko) 2010-06-21 2010-06-21 리드선이 개량된 다이오드 패키지 및 그 제조방법
KR10-2010-0058818 2010-06-21

Publications (2)

Publication Number Publication Date
WO2011162470A2 true WO2011162470A2 (ko) 2011-12-29
WO2011162470A3 WO2011162470A3 (ko) 2012-02-16

Family

ID=45371896

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2011/001978 WO2011162470A2 (ko) 2010-06-21 2011-03-23 리드선이 개량된 다이오드 패키지 및 그 제조방법

Country Status (5)

Country Link
US (1) US9065030B2 (ko)
KR (1) KR101101018B1 (ko)
CN (1) CN103038878B (ko)
TW (1) TWI424549B (ko)
WO (1) WO2011162470A2 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190097524A1 (en) * 2011-09-13 2019-03-28 Fsp Technology Inc. Circuit having snubber circuit in power supply device
US10032726B1 (en) * 2013-11-01 2018-07-24 Amkor Technology, Inc. Embedded vibration management system
KR20160028014A (ko) 2014-09-02 2016-03-11 삼성전자주식회사 반도체 소자 패키지 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0982865A (ja) * 1995-09-08 1997-03-28 Canon Inc リード端子付きチップダイオード及びこれを用いた太陽電池モジュール
JPH09219481A (ja) * 1997-03-17 1997-08-19 Rohm Co Ltd 面実装型ダイオードの製造方法
JP2003347491A (ja) * 2002-05-28 2003-12-05 Renesas Technology Corp 半導体装置
US20080224285A1 (en) * 2007-03-12 2008-09-18 Lim Seung-Won Power module having stacked flip-chip and method of fabricating the power module

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0621102B1 (en) * 1993-04-21 2000-06-28 Babcock-Hitachi Kabushiki Kaisha Tips for welding and their manufacturing process
TW434756B (en) * 1998-06-01 2001-05-16 Hitachi Ltd Semiconductor device and its manufacturing method
US6249041B1 (en) * 1998-06-02 2001-06-19 Siliconix Incorporated IC chip package with directly connected leads
US6040626A (en) * 1998-09-25 2000-03-21 International Rectifier Corp. Semiconductor package
TW441139B (en) * 2000-03-10 2001-06-16 Huang Wen Bin Manufacturing method of surface mounted-type diode
WO2003077312A1 (en) * 2002-03-08 2003-09-18 Rohm Co.,Ltd. Semiconductor device using semiconductor chip
TWI233195B (en) * 2003-12-19 2005-05-21 Concord Semiconductor Corp Method of distributing conducting adhesive to lead frame
CN2686094Y (zh) * 2004-01-05 2005-03-16 番禺得意精密电子工业有限公司 电子元件
TWM359797U (en) * 2009-01-20 2009-06-21 Anova Technologies Co Ltd Surface-mount semiconductor package structure and its lead-frame structure

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0982865A (ja) * 1995-09-08 1997-03-28 Canon Inc リード端子付きチップダイオード及びこれを用いた太陽電池モジュール
JPH09219481A (ja) * 1997-03-17 1997-08-19 Rohm Co Ltd 面実装型ダイオードの製造方法
JP2003347491A (ja) * 2002-05-28 2003-12-05 Renesas Technology Corp 半導体装置
US20080224285A1 (en) * 2007-03-12 2008-09-18 Lim Seung-Won Power module having stacked flip-chip and method of fabricating the power module

Also Published As

Publication number Publication date
US20130087826A1 (en) 2013-04-11
CN103038878B (zh) 2016-02-24
CN103038878A (zh) 2013-04-10
TWI424549B (zh) 2014-01-21
KR20110138749A (ko) 2011-12-28
TW201205763A (en) 2012-02-01
WO2011162470A3 (ko) 2012-02-16
KR101101018B1 (ko) 2011-12-29
US9065030B2 (en) 2015-06-23

Similar Documents

Publication Publication Date Title
CN102956627B (zh) Led封装结构
WO2013009082A2 (ko) 광 디바이스용 기판
CN102881812B (zh) 发光二极管封装结构的制造方法
WO2011162470A2 (ko) 리드선이 개량된 다이오드 패키지 및 그 제조방법
CN103366647B (zh) 一种led显示单元模组
CN1041479C (zh) 元件模块
CN203433750U (zh) 一种led显示单元模组
CN102313200A (zh) 背光单元和显示装置
WO2010137841A2 (ko) 발광 다이오드 패키지 및 백라이트 유닛
WO2014011016A1 (ko) 광 모듈 및 그 제조 방법
WO2013077674A1 (en) Solar cell module and method of fabricating the same
KR101049488B1 (ko) 측면 발광형 발광소자 패키지 및 백라이트 모듈
KR20110132754A (ko) 사이드뷰 발광 소자 패키지들을 구비한 백라이트 유닛
CN101562174B (zh) 用于背光模块的发光二极管芯片封装结构及其制作方法
CN216213439U (zh) 一种全彩led显示单元及led线路板
CN103047575B (zh) 发光二极管灯条及其制造方法
WO2013020330A1 (zh) 一种led模组及照明装置
US8888352B2 (en) Backlight structure and method for manufacturing the same
CN103178191B (zh) 发光二极管
WO2015053565A1 (ko) 태양전지 모듈
WO2014003477A1 (ko) 중첩 모듈 패키지 및 그 제조 방법
KR101859148B1 (ko) 리드 프레임 어셈블리 및 그의 발광 칩 어레이 모듈
CN213686272U (zh) 一种led灯珠结构
CN211236357U (zh) 一种光发射接收组件封装
CN2886312Y (zh) 接插式金属基多芯片led光源模块

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201180030496.1

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11798305

Country of ref document: EP

Kind code of ref document: A2

WWE Wipo information: entry into national phase

Ref document number: 13805666

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11798305

Country of ref document: EP

Kind code of ref document: A2