WO2011111749A1 - 入力装置 - Google Patents

入力装置 Download PDF

Info

Publication number
WO2011111749A1
WO2011111749A1 PCT/JP2011/055527 JP2011055527W WO2011111749A1 WO 2011111749 A1 WO2011111749 A1 WO 2011111749A1 JP 2011055527 W JP2011055527 W JP 2011055527W WO 2011111749 A1 WO2011111749 A1 WO 2011111749A1
Authority
WO
WIPO (PCT)
Prior art keywords
divided
layer
layers
substrate
wiring layer
Prior art date
Application number
PCT/JP2011/055527
Other languages
English (en)
French (fr)
Inventor
一成 瀧田
Original Assignee
アルプス電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アルプス電気株式会社 filed Critical アルプス電気株式会社
Priority to CN2011800134212A priority Critical patent/CN102792252A/zh
Priority to JP2012504500A priority patent/JP5270038B2/ja
Publication of WO2011111749A1 publication Critical patent/WO2011111749A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/045—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means using resistive elements, e.g. a single continuous surface or two parallel surfaces put in contact

Definitions

  • the present invention relates to a resistance type input device capable of multi-touch input, and more particularly to a structure of a wiring layer.
  • the following patent documents disclose the structure of a resistance type input device capable of multi-touch input.
  • the second substrate and the first substrate are arranged to face each other with a gap in the height direction.
  • Each substrate has a base material and a resistance layer formed on the surface of the base material.
  • a resistance layer formed on a substrate surface is divided into a plurality of parts, and wiring layers formed of a conductive material are electrically connected to both sides of each divided resistance layer.
  • FIG. 7 shows a plan view of one substrate constituting an input device of a comparative example for the present invention.
  • one of the two directions orthogonal to each other in the plane is defined as the horizontal direction (X), and the other is defined as the vertical direction (Y).
  • the resistance layer formed on the substrate surface is divided to form a plurality of divided resistance layers 1a to 1e.
  • Each of the divided resistance layers 1a to 1e is juxtaposed in the vertical direction (Y) at a predetermined interval.
  • wiring layers 2a to 2j are electrically connected to both sides in the lateral direction (X) of the respective divided resistance layers 1a to 1e.
  • Each of the wiring layers 2a to 2j extends to one region in the vertical direction (Y), and the distal end portion of each of the wiring layers 2a to 2j constitutes the external connection portion 3.
  • the lengths of the wiring layers 2a to 2j connected to the different divided resistance layers 1a to 1e are different, and the wirings connected to the different divided resistance layers 1a to 1e are different.
  • the resistance values of the layers 2a to 2j are different.
  • FIG. 7A schematically shows the relationship between the position in the horizontal direction (X) in each divided resistance layer 1a to 1e and the voltage in each divided resistance layer 1a to 1e.
  • a voltage is applied to the divided resistance layers 1a to 1e through wiring layers 2a to 2j (electrodes) provided on both sides in the lateral direction (X).
  • the resistance values of the respective wiring layers 2a to 2j connected to the different divided resistance layers 1a to 1e are different as described above, as shown in FIG. Are formed with voltage gradients having different slopes. As a result, as shown by an arrow in FIG.
  • each divided resistance layer 1a to 1e when each divided resistance layer 1a to 1e is operated to be obliquely traversed using an operating body such as a finger, each divided resistance layer 1a When the voltages at the operation positions distributed in ⁇ 1e are plotted, the line does not become a straight line as shown in FIG. For this reason, there existed a problem which cannot obtain operation responsiveness to linearity.
  • JP 2010-26641 A Utility Model Registration No. 3150693
  • Patent Documents 1 and 2 do not describe anything about the configuration of the wiring layer for solving the above problem.
  • the present invention is to solve the above-described conventional problems, and in particular, it is a resistance type input device capable of multi-touch input, and obtains an operation response with excellent linearity at a simple and low cost. It is an object of the present invention to provide an input device capable of performing the above-mentioned.
  • the input device in the present invention is The first substrate and the second substrate are arranged to face each other, and each substrate has a base material and a resistance layer that is provided on the inner surface of each base material and a voltage is applied to both sides to form a potential gradient.
  • first wiring layers are connected to both sides of the first resistance layer provided on the first substrate in the horizontal direction, and the second substrate is connected to the second substrate.
  • a second wiring layer is connected to both sides of the vertical direction of the provided second resistance layer; At least the first resistive layer provided on the first substrate is divided to form a plurality of first divided resistive layers, and the first divided resistive layers are arranged in parallel in the vertical direction with a space therebetween.
  • the length dimensions of the first wiring layers connected to the different first divided resistance layers are different from each other.
  • the first wiring layer having a longer length dimension has a larger average cross-sectional area.
  • the resistance values of the first wiring layers connected to the different first divided resistance layers can be made the same, and thereby the voltage gradients of the first divided resistance layers can be made the same. Therefore, the resistance-type input device capable of multi-touch input according to the present invention has a simple structure, low cost, and excellent linearity without requiring complicated calibration using an expensive controller IC. Sex can be obtained.
  • the first wiring layer having a longer length can be formed to have a larger average width.
  • the first wiring layer having a longer length can be formed to have a larger average film thickness.
  • each first wiring layer on the side opposite to the end connected to the first divided resistance layer constitutes an external connection portion, and one side of the first resistance layer in the longitudinal direction.
  • the external connection portions of the first wiring layers are concentrated in a region, and the length dimension from the position of each external connection portion to the connection position to each first divided wiring layer is different in each first wiring layer. Preferably applied.
  • the second resistive layer provided on the second substrate is divided to form a plurality of second divided resistive layers, and each of the second divided resistive layers is spaced apart from each other in the lateral direction.
  • each end of the second wiring layer connected to both sides in the longitudinal direction of each second divided resistance layer is connected to the second divided resistance layer.
  • An external connection portion is configured, and the external connection portions of the second wiring layers are aggregated in one longitudinal region of the second resistance layer.
  • the second resistance layer The width dimension in the portion passing through the lateral region can be configured to be formed with the same width dimension in each second wiring layer.
  • the resistance type input device capable of multi-touch input of the present invention an operation with a simple structure, low cost, and excellent linearity can be performed without performing complicated calibration using an expensive controller IC. Responsiveness can be obtained.
  • FIG. 3 is a partial vertical cross-sectional view of the input device (touch panel) according to the embodiment of the present invention (a partial vertical cross-sectional view cut in the height direction along the Y1-Y2 direction of FIG. 3);
  • An explanatory diagram showing the detection operation of the input device (A-1) is a plan view (schematic diagram) of the first divided resistance layer and the wiring layer provided on the first substrate constituting the input device of this embodiment, and (a-2) is the horizontal direction (X )
  • (B-2) shows the operation position in the lateral direction (X) and the operation in each first divided resistance layer when operated in the direction of the arrow (b-1).
  • a graph (schematic diagram) showing the relationship with the voltage at the position, Plan view (schematic diagram) of the second divided resistance layer and the wiring layer, (A) is a plan view (schematic diagram) of the first divided resistance layer and the wiring layer in another embodiment, and (b) is cut from the AA line shown in FIG.
  • a partial longitudinal sectional view, (c) is a partial longitudinal sectional view in another embodiment, It is a top view of the input device which shows another embodiment, (a) is a top view of a surface member, (b) is a top view of a 1st board
  • (B-1) showing the relationship between the position of and the voltage gradient in each divided wiring layer
  • (b-1) shows that the surface of the divided resistance layer shown in (a-1) was manipulated in the direction of the arrow.
  • the plan view (b-2) shows the relationship between the operation position in the horizontal direction (X) and the voltage at the operation position in each divided resistance layer when operated in the direction of the arrow (b-1).
  • FIG. 1 is a partial vertical cross-sectional view (partial vertical cross-sectional view cut in the height direction along the Y1-Y2 direction in FIG. 3) of the input device (touch panel) in the embodiment of the present invention
  • FIG. FIG. 3A-1 is a diagram illustrating the operation
  • FIG. 3A-1 is a plan view (schematic diagram) of the first divided resistance layer and the wiring layer provided on the first substrate constituting the input device of the present embodiment.
  • a-2) is a graph (schematic diagram) showing the relationship between the position in the horizontal direction (X) and the voltage gradient of the voltage applied to each first divided wiring layer
  • FIG. FIG. 3 (b-2) is a plan view showing that the surface of the first divided resistance layer shown in FIG.
  • FIG. 3 (a-1) is operated in the direction of the arrow
  • FIG. 3 (b-2) is when operated in the direction of the arrow in FIG.
  • FIG. 4 is a graph (schematic diagram) showing the relationship between the operation position in the lateral direction (X) and the voltage at the operation position in each first divided resistance layer.
  • FIG. 5A is a plan view (schematic diagram) of the split resistance layer and the wiring layer
  • FIG. 5A is a plan view (schematic diagram) of the first split resistance layer and the wiring layer in another embodiment.
  • Fig. 5 (a) is a partial longitudinal sectional view taken along the line AA and viewed from the direction of the arrow
  • Fig. 5 (c) is a partial longitudinal sectional view in another embodiment
  • FIG. 6 is an input showing another embodiment. It is a top view of an apparatus, (a) is a top view of a surface member, (b) is a top view of the 1st substrate, (c) is a top view which expanded a part of the 1st substrate, (d) is the 2nd It is a top view of a substrate (showing the inner surface facing the first substrate).
  • one of the two directions orthogonal to each other in the plane is defined as the horizontal direction (X1-X2), and the other is defined as the vertical direction (Y1-Y2).
  • the input device 20 in the present embodiment constitutes a resistance type input device capable of multi-touch input. As shown in FIG. 1, the input device 20 includes a first substrate 22, a second substrate 21, and a surface member 60.
  • the first substrate (lower substrate) 22 includes a translucent base material 30, and a translucent first resistance layer 31 formed on the upper surface of the translucent base material 30 (an inner surface facing the second substrate 21). And a first wiring layer (not shown in FIG. 1) electrically connected to the first resistance layer 31.
  • the first resistance layer 31 is divided into a plurality of first divided resistance layers 31a to 31e. As shown in FIG. 3 (a-1), the first divided resistance layers 31a to 31e are arranged in parallel in the vertical direction (Y1-Y2) at a predetermined interval. The first divided resistance layers 31a to 31e are formed in the same shape and have the same resistance value.
  • tip portions (electrodes) of the first wiring layers 38a to 38j are provided on both sides in the lateral direction (X1-X2) of the first divided resistance layers 31a to 31e, respectively. Electrically connected.
  • Each of the first divided resistance layers 31a to 31e is arranged in the input area 33 that can be operated by an operating body such as a finger, but the first wiring layers 38a to 38j are non-input provided around the input area 33. Formed in region 34.
  • the input area 33 is provided at a portion facing the liquid crystal display 81 shown in FIG. 1 in the height direction (Z).
  • the first wiring layers 38a to 38j are drawn in the non-input region 34 from both sides in the lateral direction (X1-X2) of the first divided resistance layers 31a to 31e. Rotated and collected in the Y1 side area 34a of the non-input area 34.
  • the end portions of the first wiring layers 38a to 38j collected in the Y1 side region 34a constitute an external connection portion 40 connected to a flexible printed board (not shown).
  • the second substrate 21 facing the first substrate 22 at a predetermined interval in the height direction (Z) is made of a translucent base material 35 and a translucent base material 35.
  • the transparent second resistance layer 36 formed on the lower surface (the inner surface facing the first substrate 22), and the second wiring layer (not shown in FIG. 1) electrically connected to the second resistance layer 36 And is configured.
  • the translucent base materials 30 and 35 are polycarbonate resin (PC resin), polyethylene terephthalate resin (PET resin), polyethylene naphthalate resin (PEN resin), cyclic polyolefin (COP resin), polymethyl methacrylate resin (acrylic) (PMMA). ), Etc., and a thickness of about 50 ⁇ m to 1300 ⁇ m.
  • the lower translucent substrate 30 is preferably thicker and more rigid than the upper translucent substrate 35.
  • the lower light-transmitting substrate 30 is preferably formed of a plastic substrate such as polyethylene naphthalate resin (PEN resin) and is thicker than the upper light-transmitting substrate 35.
  • the upper light-transmitting substrate 35 is preferably formed of a film or the like to ensure flexibility.
  • the first resistance layer 31 and the second resistance layer 36 are formed by forming an inorganic transparent conductive material such as ITO (Indium Tin Oxide), SnO 2 , or ZnO by sputtering or vapor deposition. Alternatively, a fine powder of these inorganic transparent conductive materials may be fixed. Alternatively, an organic transparent conductive material coated with an organic conductive polymer such as carbon nanotube, polythiofin, or polypyrrole may be used. The thickness of each resistance layer 31, 36 is about 0.005 ⁇ m to 2 ⁇ m.
  • the first wiring layers 38a to 38j (see FIG. 3) and the second wiring layer are formed by printing, for example, an Ag coating film.
  • a conductive material having a resistance value lower than that of each of the resistance layers 31 and 36 is used.
  • the input device 20 shown in FIG. 1 has a resistance touch panel structure capable of multi-touch input, and is provided with an input area 33 where input operation is possible. As shown in FIG. 1, in the input region 33, an air layer 44 is provided between the first substrate 22 and the second substrate 21. Although not shown, a large number of dot spacers are provided in the air layer 44.
  • a spacer is provided between the first substrate 22 and the second substrate 21 in the non-input region 34 (see FIGS. 3 and 6) around the input region 33, and between the first substrate 22 and the second substrate 21. Are joined.
  • the second substrate 21 bends downward and the resistance layers 31 and 36 come into contact with each other.
  • a voltage corresponding to the resistance value obtained by dividing the first divided resistance layer 31b in the X direction is the second resistance layer.
  • 36 is obtained from the second wiring layer 37 connected to both sides in the vertical direction (Y1-Y2) 36 (only the electrode portion at the tip of the wiring layer is shown in FIG. 2; the same applies to each first wiring layer).
  • a voltage corresponding to the resistance value obtained by dividing the second resistance layer 36 in the Y1-Y2 direction is obtained from the first wiring layers 38c and 38d.
  • the obtained voltage can be A / D converted to detect the position of the point P on the XY coordinates.
  • the second resistance layer 36 is not divided unlike the first resistance layer 31, but it is also possible to divide the second resistance layer 36 (the configuration in which the second resistance layer is divided will be described later with reference to FIGS. 4 and 6). To explain).
  • a translucent surface member 60 having an operation surface (the surface of the input region 33) is provided on the upper surface side of the second substrate 21.
  • a decoration portion is formed in the non-input area 34 (see FIGS. 3 to 6).
  • substrate 21 are joined via the translucent adhesion layer 61.
  • a light transmissive support member 71 is bonded to the lower surface of the first substrate 22 via an adhesive layer 70.
  • an acrylic resin adhesive tape can be used for the adhesive layers 61 and 70.
  • the support member 71 is a transparent resin plate, and is preferably formed of an acrylic plastic substrate. The formation of the support member 71 is arbitrary.
  • the first wiring layers 38a, 38c, 38e which are connected to both sides in the lateral direction (X1-X2) of different first divided resistance layers 31a to 31e,
  • the length dimension of 38g, 38i (38b, 38d, 38f, 38h, 38j) is different.
  • the length dimension is defined by the length dimension from the position of the external connection portion 40 connected to the flexible printed board to the connection position of the first divided resistance layers 31a to 31e.
  • the average width dimension is set to be larger so that the average cross-sectional area of the first wiring layer having a longer length is larger so that the resistance values of the first wiring layers 38a to 38j are all the same.
  • Each resistance value is matched.
  • FIGS. 3, 4, and 6, description will be made assuming that the thickness of each wiring layer is the same.
  • cross-sectional area in the present embodiment refers to the direction from the film thickness direction to the width direction (direction from the connection position of each wiring layer to the first divided resistance layers 31a to 31e toward the external connection portion 40).
  • the “average width dimension” means that the entire region of the first wiring layer having a long length may not be wider than the first wiring layer having a short length. For example, when a part of the first wiring layer having a long length cannot be formed wide because the formation region is narrow, it is formed with a width dimension equal to or less than that of the first wiring layer having a short length and wide in the other part. It can be configured as follows.
  • the resistance values of the first wiring layers 38a to 38j can be made to coincide with each other.
  • the same voltage is applied to both sides in the lateral direction (X1-X2) of the first divided resistive layers 31a to 31e
  • the voltage gradient in ⁇ 31e can be made the same.
  • the voltage gradients of the first divided resistance layers 31a to 31e appear as a single straight line.
  • the first wiring layers 38a, 38c, 38e, 38g, and 38i are the same left end (X2) of the first divided resistance layers 31a to 31e.
  • the external connection portions 40 of the first wiring layers 38a, 38c, 38e, 38g, and 38i are on the ground potential side.
  • the first wiring layers 38b, 38d, 38f, 38h, and 38j are connected to the same right end (X1) of each of the first divided resistance layers 31a to 31e.
  • the external connection portion 40 of one wiring layer 38b, 38d, 38f, 38h, 38j is on the input potential side.
  • the width dimensions of the first wiring layers 38a to 38j are adjusted so that the resistance values of all the first wiring layers 38a to 38j match.
  • the resistance values of the first wiring layers 38a, 38c, 38e, 38g, 38i (38b, 38d, 38f, 38h, 38j) provided at the end portions on the same side of 31a to 31e are made to coincide with each other,
  • the first wiring layers 38a, 38c, 38e, 38g, 38i and the first wiring layers 38b, 38d, 38f, 38h, 38j provided at the end portions may have different resistance values.
  • FIG. 4 is an example of a plan view (schematic diagram) of the second divided resistance layer and the wiring layer.
  • the second resistance layer 36 is divided into a plurality of second divided resistance layers 36a and 36b.
  • the second divided resistance layers 36a and 36b are juxtaposed in the horizontal direction (X1-X2) with a space therebetween.
  • the second wiring layers 37a to 37d are electrically connected to both sides of the second divided resistance layers 36a and 36b in the vertical direction (Y1-Y2).
  • the external connection portions 45 of the second wiring layers 37a to 37d are concentrated in the Y1 side region 34a of the non-input region 34.
  • Reference numeral 53 denotes a place where the external connection portions (external connection portions 40 in FIG. 3A-1) provided on the first substrate 22 are gathered.
  • the external connection portions 45 provided on the substrate 21 are collected at a position slightly shifted to the X1 side from the center in the lateral direction (X1-X2).
  • the length dimensions of the second wiring layers 37a and 37c (37b and 37d) connected to the different second divided resistance layers 36a and 36b are different. Therefore, as shown in FIG. 4A, when comparing the width dimension of the second wiring layer connected to the same side of each of the second divided resistance layers 36a and 36b, the second wiring layer 37a having a long length dimension is obtained.
  • the average width dimension is made larger to make the average cross-sectional area larger than that of the second wiring layer 37c having a short length.
  • the average width dimension of the second wiring layer 37b having a long length is made larger to make the average cross-sectional area larger than that of the second wiring layer 37d having a short length.
  • the resistance values of the second wiring layers 37a and 37c (37b and 37d) are made to coincide.
  • the second wiring layer 37a extends from the Y2 side region 34c of the non-input region 34 to the Y1 side region 34a through the X2 side region 34d.
  • the second wiring layer 37c extends from the Y2 side region 34c of the non-input region 34 through the X1 side region 34b to the Y1 side region 34a.
  • the second wiring layers 37a and 37c have the same width dimension and the same cross-sectional area in the Y2 side region 34c and the X1 side region 34b and X2 side region 34d. By changing the width dimension, the resistance value of the second wiring layer 37a and the resistance value of the second wiring layer 37c are matched.
  • the non-input region 34 is narrowed (narrowed frame). It is possible to respond appropriately. Further, it is not necessary to form a dummy wiring layer unlike the embodiment shown in FIG.
  • the resistance values of the second wiring layers 37a to 37d are adjusted in the Y1 side region 34a of the non-input region 34.
  • the width dimensions of the second wiring layers 37a and 37c are the same in the X1 side region 34b and the X2 side region 34d extending long in the vertical direction (Y1-Y2) of the second wiring layers 37a and 37c. Therefore, it is possible to stably form the second wiring layers 37a and 37c in the long wiring portion, and to prevent problems such as disconnection.
  • the external connection portions 45 of the second wiring layers 37a to 37d are arranged in the lateral direction (X1-X2) of the place 53 where the external connection portions provided on the first substrate 22 are gathered.
  • the second wiring layers 37a and 37c are connected to different second divided resistance layers 36a and 36b, and are connected to the same side with respect to the second divided resistance layers 36a and 36b.
  • the length dimension of (37b, 37d) can be made the same. That is, the second wiring layer 37a and the second wiring layer 37c can be formed in a symmetrical pattern, and the second wiring layer 37b and the second wiring layer 37d can be formed in a symmetrical pattern. Therefore, in the form of FIG.
  • the cross-sectional areas of the second wiring layer 37a and the second wiring layer 37c are made the same, and the resistance values of the second wiring layer 37a and the second wiring layer 37c are made the same.
  • the second wiring layer 37b and the second wiring layer 37d have the same cross-sectional area, and the second wiring layer 37b and the second wiring layer 37d have the same resistance value. Note that even when the configuration of FIG. 4B is employed, the average cross-sectional area of the first wiring layer 22 with a longer length is larger on the counterpart first substrate 22.
  • the first divided resistance layers 31a to 31e similar to FIG. 3A-1 are formed, but the first divided resistance layers 31a to 31e connected to the first divided resistance layers 31a to 31e are formed.
  • the one wiring layers 54a to 54j all have the same width dimension.
  • the longer the first wiring layer the larger the average film thickness and the larger the average cross-sectional area (film thickness of the first wiring layer 54b> first wiring layer).
  • the width dimension of each of the first wiring layers 54a to 54j can be formed narrow, and it is possible to appropriately cope with the narrowing (narrow frame) of the non-input region 34.
  • the first wiring layers 54b, 54d, 54f, 54h, and 54j can be divided into a layer that adjusts the resistance value by changing the width dimension and a layer that adjusts the resistance value by changing the film thickness.
  • the form in which the resistance value is adjusted by changing the film thickness can also be applied to the second wiring layer formed on the second substrate 21.
  • FIG. 6 shows the input device of another embodiment more specifically.
  • FIG. 6A shows a planar shape of a surface member (panel portion) 60 formed of a translucent substrate.
  • the central portion of the surface member 60 is an input region 33, and the periphery of the input region 33 is a non-input region 34. It has become.
  • a decorative portion 41 is formed on the lower surface side of the non-input area 34.
  • FIG. 6B shows the surface shape of the first substrate 22.
  • the first resistance layer 46 formed on the first substrate 22 is divided into two parts, a first divided resistance layer 46a and a first divided resistance layer 46b.
  • the first wiring layers 47a to 47d connected to both sides in the lateral direction (X1-X2) of the first divided resistance layers 46a and 46b are formed to extend to the Y1 side region 34a of the non-input region 34.
  • the end portions of the first wiring layers 47a to 47d constitute an external connection portion 48 in the Y1 side region 34a.
  • the first wiring layers 47a and 47b are formed longer than the first wiring layers 47c and 47d. Therefore, as shown in FIGS. 6B and 6C (FIG.
  • FIG. 6C is a partially enlarged plan view in which a part near the upper left in FIG. 6B is enlarged), the first wiring layers 47a and 47b are provided.
  • the average width dimension of the first wiring layers 47c and 47d is larger than the average width dimension (average cross-sectional area), so that the resistance values of the first wiring layers 47a to 47d are adjusted to be the same. ing. As shown in FIGS. 5B and 5C, the resistance value can be adjusted by changing the film thickness of each of the first wiring layers 47a to 47d.
  • FIG. 6D shows the planar shape of the second substrate 21 (the inner surface facing the first substrate 22).
  • the second resistance layer 49 formed on the second substrate 21 is divided into a second divided resistance layer 49a and a second divided resistance layer 49b.
  • the second divided resistance layers 49a and 49b are arranged side by side with a space in the X1-X2 direction.
  • the second wiring layers 50a to 50d formed on both sides in the longitudinal direction (Y1-Y2) of the second divided resistance layers 49a and 49b are formed to extend to the Y1 side region 34a of the non-input region 34.
  • the end portions of the second wiring layers 50a to 50d constitute the external connection portion 51 in the Y1 side region 34a.
  • the second wiring layers 50a and 50c connected to the ends of the second divided resistance layers 49a and 49b on the Y1 side are adjusted to have the same resistance.
  • the second wiring layers 50b and 50d connected to the Y2 side ends of the second divided resistance layers 49a and 49b are adjusted to have the same resistance.
  • Reference numeral 50e shown in FIG. 6D is a dummy wiring layer.
  • the dummy wiring layer 50e is provided to make it easier to dispose the first substrate 22 and the second substrate 21 in parallel when the first substrate 22 and the second substrate 21 are opposed to each other via a spacer. It is.
  • the dummy wiring layer 50e is provided to compensate for the height of the X2 side region 34d. Whether or not the layer 50e is formed can be arbitrarily determined.
  • the second wiring layers 50 b and 50 d both pass through the X1 side region 34 b of the non-input region 34 formed around the second resistance layer 49.
  • the external shape of the second substrate 21 is longer in the vertical direction (Y1-Y2) than in the horizontal direction (X1-X2), and thus extends longer in the vertical direction (Y1-Y2).
  • the second wiring layers 50b and 50d extending the existing X1-side region 34b with substantially the same length do not greatly differ in resistance value.
  • the width dimensions of the second wiring layers 50b and 50d are set to be the same, and in the Y2 side region 34c of the non-input region 34, the width dimension of the second wiring layer 50d having a long wiring length is set.
  • the resistance values of the second wiring layers 50b and 50d can be adjusted to be wider than the width dimension of the second wiring layer 50b having a short wiring length.
  • the width dimension of the second wiring layers 50b and 50d can be set to be the same in the X1-side region 34b extending long in the vertical direction (Y1-Y2), each second wiring layer 50b of the long wiring portion is set. , 50d can be formed stably, and problems such as disconnection can be prevented.
  • resistive layers formed on the first substrate and the second substrate are divided. Further, as shown in FIG. 2, it may be configured such that only the resistance layer formed on one substrate is divided and the resistance layer formed on the other substrate is not divided.
  • the input device in this embodiment is used for a mobile phone, a digital camera, a PDA, a game machine, a car navigation system, and the like.

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Position Input By Displaying (AREA)

Abstract

簡単且つ低コストで、リニアリティに優れた操作応答性を得るために、対 向配置される第１基板と第２基板とのうち、少なくとも第１基板に設けられた第１抵抗層が分割されて複数の第１分割抵抗層３１ａ～３１ｅを構成しており、各第１分割抵抗層は、間隔を空けて縦方向（Ｙ）に並設されている。異なる各第１分割抵抗層３１ａ～３１ｅに接続された各第１配線層の長さ寸法は夫々、異なっている。そして、長さ寸法の長い前記第１配線層ほど平均幅寸法が大きく形成されている。

Description

入力装置
　本発明は、マルチタッチ入力が可能な抵抗式の入力装置に関し、特に配線層の構造に関する。
　以下の特許文献には、マルチタッチ入力が可能な抵抗式の入力装置の構造が開示されている。抵抗式の入力装置は、第２基板と第１基板とが高さ方向に間隔を空けて対向配置されている。各基板は、基材と、基材表面に形成された抵抗層とを有して構成される。マルチタッチ入力が可能な入力装置では、基材表面に形成された抵抗層が複数に分割され、各分割抵抗層の両側に導電性材料で形成された配線層が電気的に接続されている。
　図７は、本発明に対する比較例の入力装置を構成する一方の基板の平面図を示す。ここで平面内にて直交する２方向の一方を横方向（Ｘ）、他方を縦方向（Ｙ）と定義する。
　図７（ａ－１）に示すように、基材表面に形成された抵抗層が分割されて複数の分割抵抗層１ａ～１ｅを構成している。各分割抵抗層１ａ～１ｅは夫々、所定の間隔を空けて、縦方向（Ｙ）に並設されている。
　図７（ａ－１）に示すように、各分割抵抗層１ａ～１ｅの横方向（Ｘ）の両側には配線層２ａ～２ｊが電気的に接続されている。各配線層２ａ～２ｊは、縦方向（Ｙ）における一方の領域に延出しており、各配線層２ａ～２ｊの先端部は外部接続部３を構成している。
　図７（ａ－１）に示すように、異なる分割抵抗層１ａ～１ｅに接続された夫々の配線層２ａ～２ｊの長さ寸法は異なり、異なる分割抵抗層１ａ～１ｅに接続された各配線層２ａ～２ｊの抵抗値が異なっている。
　図７（ａ）の下図には各分割抵抗層１ａ～１ｅにおける横方向（Ｘ）への位置と各分割抵抗層１ａ～１ｅ内での電圧との関係が模式図で示されている。各分割抵抗層１ａ～１ｅには横方向（Ｘ）の両側に設けられた配線層２ａ～２ｊ（電極）にて電圧が印加される。このとき上記したように異なる分割抵抗層１ａ～１ｅに接続された各配線層２ａ～２ｊの抵抗値が異なるために、図７（ａ－２）に示すように各分割抵抗層１ａ～１ｅ内には異なる傾きの電圧勾配が形成される。この結果、図７（ｂ－１）の矢印に示すように、例えば、指等の操作体を用いて各分割抵抗層１ａ～１ｅを斜めに横断するように操作したとき、各分割抵抗層１ａ～１ｅ内に分布している操作位置での電圧をプロットすると、図７（ｂ－２）に示されるように直線にならず、ばらつきが生じる。このため、操作応答性をリニアリティに得ることができない問題があった。
　そこで、例えば、コントローラＩＣにてキャリブレーションを行い各分割抵抗層での電圧勾配が同じとなるように調整する方法があるが、キャリブレーションが複雑であり、高価なコントローラＩＣが必要となる問題があった。
特開２０１０－２６６４１号公報 実用新案登録第３１５０６９３号公報
　特許文献１，２には、上記問題を解決するための配線層の構成について何も記載されていない。
　そこで本発明は上記従来の課題を解決するためのものであり、特に、マルチタッチ入力が可能な抵抗式の入力装置であって、簡単且つ低コストで、リニアリティに優れた操作応答性を得ることが可能な入力装置を提供することを目的とする。
　本発明における入力装置は、
　第１基板と第２基板とが対向配置され、各基板は、基材と、各基材の内面に設けられ、両側に電圧が印加されて電位勾配が形成される抵抗層と、を有し、
　平面内にて直交する２方向を縦方向と横方向としたとき、前記第１基板に設けられた第１抵抗層の前記横方向の両側に第１配線層が接続され、前記第２基板に設けられた第２抵抗層の前記縦方向の両側に第２配線層が接続されており、
　少なくとも前記第１基板に設けられた前記第１抵抗層が分割されて複数の第１分割抵抗層を構成しており、各第１分割抵抗層は、間隔を空けて前記縦方向に並設されており、異なる各第１分割抵抗層に接続された各第１配線層の長さ寸法は夫々、異なっており、
　長さ寸法の長い前記第１配線層ほど平均断面積が大きく形成されていることを特徴とするものである。
　これにより本発明では、異なる各第１分割抵抗層に接続された各第１配線層の抵抗値を同じにでき、これにより各第１分割抵抗層の電圧勾配を同じにできる。よって本発明のマルチタッチ入力が可能な抵抗式の入力装置では、高価なコントローラＩＣを用いて複雑なキャリブレーション等を行わなくても、簡単な構造で且つ低コストで、リニアリティに優れた操作応答性を得ることができる。
　本発明では、長さ寸法の長い前記第１配線層ほど平均幅寸法が大きく形成されている形態にできる。あるいは、長さ寸法の長い前記第１配線層ほど平均膜厚が大きく形成されている形態にできる。
　また本発明では、各第１配線層の前記第１分割抵抗層と接続される側の端部と逆側の端部が外部接続部を構成し、前記第１抵抗層の前記縦方向の片側領域に各第１配線層の前記外部接続部が集約されており、各外部接続部の位置から各第１分割配線層への接続位置までの長さ寸法が各第１配線層で異なる構成に好ましく適用される。
　また本発明では、前記第２基板に設けられた前記第２抵抗層が分割されて複数の第２分割抵抗層を構成しており、各第２分割抵抗層は、間隔を空けて前記横方向に並設されており、各第２分割抵抗層の前記縦方向の両側に接続された各第２配線層の前記第２分割抵抗層と接続される側の端部と逆側の端部が外部接続部を構成し、前記第２抵抗層の前記縦方向の片側領域に各第２配線層の前記外部接続部が集約されており、各第２配線層のうち、前記第２抵抗層の前記横方向の領域を通る部分での幅寸法は各第２配線層において同じ幅寸法で形成されている構成にできる。
　本発明のマルチタッチ入力が可能な抵抗式の入力装置によれば、高価なコントローラＩＣを用いて複雑なキャリブレーション等を行わなくても、簡単な構造で且つ低コストで、リニアリティに優れた操作応答性を得ることができる。
本発明の実施形態における入力装置（タッチパネル）の部分縦断面図（図３のＹ１－Ｙ２方向に沿って高さ方向に切断した部分縦断面図）、 入力装置の検知動作を示す説明図、 （ａ－１）は、本実施形態の入力装置を構成する第１基板に設けられた第１分割抵抗層及び配線層の平面図（模式図）、（ａ－２）は、横方向（Ｘ）への位置と各第１分割配線層内の電圧勾配との関係を示すグラフ（模式図）、（ｂ－１）は、（ａ－１）に示す第１分割抵抗層の表面を矢印方向に操作したことを示す平面図、（ｂ－２）は、（ｂ－１）の矢印方向に操作したときに、横方向（Ｘ）への操作位置と、各第１分割抵抗層での操作位置における電圧との関係を示すグラフ（模式図）、 第２分割抵抗層及び配線層の平面図（模式図）、 （ａ）は、別の実施形態における第１分割抵抗層及び配線層の平面図（模式図）であり、（ｂ）は、図５（ａ）に示すＡ－Ａ線から切断し矢印方向から見た部分縦断面図、（ｃ）は別の実施形態における部分縦断面図、 別の実施形態を示す入力装置の平面図であり、（ａ）は表面部材の平面図、（ｂ）は第１基板の平面図、（ｃ）は第１基板の一部を拡大した平面図、（ｄ）は第２基板の平面図（第１基板と対向する内面を示す）、 （ａ－１）は、本発明に対する比較例の入力装置を構成する基板に設けられた分割抵抗層及び配線層の平面図（模式図）、（ａ－２）は、横方向（Ｘ）への位置と各分割配線層内の電圧勾配との関係を示すグラフ（模式図）、（ｂ－１）は、（ａ－１）に示す分割抵抗層の表面を矢印方向に操作したことを示す平面図、（ｂ－２）は、（ｂ－１）の矢印方向に操作したときに、横方向（Ｘ）への操作位置と、各分割抵抗層での操作位置における電圧との関係を示すグラフ（模式図）。
　図１は本発明の実施形態における入力装置（タッチパネル）の部分縦断面図（図３のＹ１－Ｙ２方向に沿って高さ方向に切断した部分縦断面図）、図２は、入力装置の検知動作を示す説明図、図３（ａ－１）は、本実施形態の入力装置を構成する第１基板に設けられた第１分割抵抗層及び配線層の平面図（模式図）、図３（ａ－２）は、横方向（Ｘ）への位置と各第１分割配線層に印加された電圧の電圧勾配との関係を示すグラフ（模式図）、図３（ｂ－１）は、図３（ａ－１）に示す第１分割抵抗層の表面を矢印方向に操作したことを示す平面図、図３（ｂ－２）は、図３（ｂ－１）の矢印方向に操作したときに、横方向（Ｘ）への操作位置と、各第１分割抵抗層での操作位置における電圧との関係を示すグラフ（模式図）、図４は、第２分割抵抗層及び配線層の平面図（模式図）、図５（ａ）は、別の実施形態における第１分割抵抗層及び配線層の平面図（模式図）であり、（ｂ）は、図５（ａ）に示すＡ－Ａ線から切断し矢印方向から見た部分縦断面図、図５（ｃ）は別の実施形態における部分縦断面図、図６は、別の実施形態を示す入力装置の平面図であり、（ａ）は表面部材の平面図、（ｂ）は第１基板の平面図、（ｃ）は第１基板の一部を拡大した平面図、（ｄ）は第２基板の平面図（第１基板と対向する内面を示す）である。
　各図において平面内にて直交する２方向のうち、一方を横方向（Ｘ１－Ｘ２）とし、他方を縦方向（Ｙ１－Ｙ２）と定義する。
　本実施形態における入力装置２０は、マルチタッチ入力が可能な抵抗式の入力装置を構成する。図１に示すように入力装置２０は、第１基板２２、第２基板２１、及び表面部材６０とを有して構成される。
　第１基板（下部基板）２２は、透光性基材３０と、透光性基材３０の上面（第２基板２１と対向する内面）に形成された透光性の第１抵抗層３１と、第１抵抗層３１に電気的に接続される第１配線層（図１では図示しない）とを有して構成される。
　図３（ａ－１）に示すように第１抵抗層３１は分割されて複数の第１分割抵抗層３１ａ～３１ｅを構成する。図３（ａ－１）に示すように、各第１分割抵抗層３１ａ～３１ｅは、所定の間隔を空けて縦方向（Ｙ１－Ｙ２）に並設される。各第１分割抵抗層３１ａ～３１ｅは、同じ形状で形成され同じ抵抗値となっている。
　図３（ａ－１）に示すように、各第１分割抵抗層３１ａ～３１ｅの横方向（Ｘ１－Ｘ２）の両側には、夫々、第１配線層３８ａ～３８ｊの先端部（電極）が電気的に接続される。各第１分割抵抗層３１ａ～３１ｅは夫々、指等の操作体で操作可能な入力領域３３に配置されるが、第１配線層３８ａ～３８ｊは、入力領域３３の周囲に設けられた非入力領域３４に形成される。入力領域３３は図１に示す液晶ディスプレイ８１と高さ方向（Ｚ）にて対向する部分に設けられる。
　図３（ａ－１）に示すように各第１配線層３８ａ～３８ｊは、各第１分割抵抗層３１ａ～３１ｅの横方向（Ｘ１－Ｘ２）の両側から前記非入力領域３４内にて引き回され、非入力領域３４のＹ１側領域３４ａに集約される。そして、Ｙ１側領域３４ａに集約された各第１配線層３８ａ～３８ｊの端部が図示しないフレキシブルプリント基板と接続される外部接続部４０を構成している。
　次に、図１に示すように、第１基板２２と高さ方向（Ｚ）にて所定間隔を空けて対向する第２基板２１は、透光性基材３５と、透光性基材３５の下面（第１基板２２と対向する内面）に形成された透光性の第２抵抗層３６と、第２抵抗層３６に電気的に接続される第２配線層（図１では図示しない）とを有して構成される。
　透光性基材３０，３５はポリカーボネート樹脂（ＰＣ樹脂）やポリエチレンテレフタレート樹脂（ＰＥＴ樹脂）、ポリエチレンナフタレート樹脂（ＰＥＮ樹脂）、環状ポリオレフィン（ＣＯＰ樹脂）、ポリメタクリル酸メチル樹脂（アクリル）（ＰＭＭＡ）等の透明基材で形成され、厚みが５０μｍ～１３００μｍ程度で形成される。下側の透光性基材３０は上側の透光性基材３５より厚くまた剛性が高いことが好適である。例えば下側の透光性基材３０は、ポリエチレンナフタレート樹脂（ＰＥＮ樹脂）等のプラスチック基材で形成され、上側の透光性基材３５よりも厚く形成されることが好ましい。一方、上側の透光性基材３５は可撓性を確保すべくフィルム等で形成されることが好適である。
　第１抵抗層３１及び第２抵抗層３６は、ＩＴＯ（Indium Tin Oxide）、ＳｎＯ2，ＺｎＯ等の無機透明導電材料を、スパッタや蒸着等で成膜して形成される。又は、これらの無機透明導電材料の微粉末を固着したものでもよい。あるいは、有機透明導電材料として、カーボンナノチューブやポリチオフィン、ポリピロール等の有機導電性ポリマーをコーティングしたものでもよい。各抵抗層３１，３６の厚さは、０．００５μｍ～２μｍ程度である。
　また、第１配線層３８ａ～３８ｊ（図３参照）及び第２配線層は例えばＡｇ塗膜を印刷形成したものである。各配線層には各抵抗層３１，３６よりも抵抗値の低い導電材料が使用される。
　図１に示す入力装置２０はマルチタッチ入力が可能な抵抗式のタッチパネルの構造であり、入力操作可能な入力領域３３が設けられる。図１に示すように入力領域３３では、第１基板２２と第２基板２１との間に空気層４４が設けられている。また図示しないが空気層４４内には多数のドットスペーサが設けられている。
　なお第１基板２２と第２基板２１の間には入力領域３３の周囲の非入力領域３４（図３，図６参照）にスペーサが設けられ、第１基板２２と第２基板２１との間が接合されている。
　図２にて本実施形態における入力装置の検知動作を説明する。操作者が指やペンで入力領域３３を下方向へ押圧すると、第２基板２１が下方向へ撓み、抵抗層３１，３６が当接する。このとき、図２のＰ点で、第１分割抵抗層３１ｂと第２抵抗層３６同士が接触すると、第１分割抵抗層３１ｂをＸ方向に分割した抵抗値に対応する電圧が第２抵抗層３６の縦方向（Ｙ１－Ｙ２）の両側に接続された第２配線層３７（図２には配線層の先端の電極部分のみを示した。各第１配線層についても同様）から得られ、また、第２抵抗層３６をＹ１－Ｙ２方向に分割した抵抗値に対応する電圧が第１配線層３８ｃ，３８ｄから得られる。そして得られた各電圧をＡ／Ｄ変換することにより、Ｐ点のＸ－Ｙ座標上の位置を検知できる。なお図２では、第２抵抗層３６を第１抵抗層３１と異なって分割していないが分割することも可能である（第２抵抗層を分割した構成を図４、図６を用いて後で説明する）。
　また本実施形態では図１に示すように、第２基板２１の上面側には、操作面（入力領域３３の表面）を備える透光性の表面部材６０が設けられる。また表面部材６０の下面には非入力領域３４（図３～図６参照）の部分に加飾部が形成される。そして、表面部材６０と第２基板２１との間が透光性の粘着層６１を介して接合されている。
　また図１に示す実施形態では、第１基板２２の下面には粘着層７０を介して光透過性の支持部材７１が接合されている。粘着層６１，７０には、例えば、アクリル樹脂系粘着テープを用いることが出来る。支持部材７１は、透明な樹脂板であり、アクリル系のプラスチック基材で形成されることが好適である。なお支持部材７１の形成は任意である。
　図３（ａ－１）に示すように本実施形態では、異なる第１分割抵抗層３１ａ～３１ｅの横方向（Ｘ１－Ｘ２）の両側に接続される各第１配線層３８ａ，３８ｃ，３８ｅ，３８ｇ，３８ｉ（３８ｂ，３８ｄ，３８ｆ，３８ｈ，３８ｊ）の長さ寸法が異なっている。長さ寸法は、フレキシブルプリント基板と接続される外部接続部４０の位置から各第１分割抵抗層３１ａ～３１ｅの接続位置までの長さ寸法で規定される。
　そこで本実施形態では、各第１配線層３８ａ～３８ｊの抵抗値が全て同じとなるように、長さ寸法の長い第１配線層ほど平均断面積を大きくすべく平均幅寸法を大きく設定して、各抵抗値を合わせている。なお図３、図４、図６に示す実施形態では各配線層の膜厚は同一であるものとして説明する。
　ここで本実施形態における「断面積」とは、各第１配線層を膜厚方向から幅方向（各配線層の第１分割抵抗層３１ａ～３１ｅとの接続位置から外部接続部４０に向う方向に対して直交する方向）と平行な方向に切断したときの切断面の面積を指す。また「平均幅寸法」とは、長さの長い第１配線層の全領域が長さの短い第１配線層に比べて幅広でなくてもよいことを意味する。例えば、長さの長い第１配線層の一部を、形成領域が狭いことから幅広で形成できない場合、長さの短い第１配線層と同等以下の幅寸法で形成し、他の部分で幅広とする構成にできる。このように本実施形態では、長さ寸法の長い第１配線層ほど平均断面積を大きくすることで、各第１配線層３８ａ～３８ｊの抵抗値を一致させることができるので、図３（ａ－２）に示すように、各第１分割抵抗層３１ａ～３１ｅの横方向（Ｘ１－Ｘ２）の両側に同じ電圧を印加したとき、横方向（Ｘ１－Ｘ２）における各第１分割抵抗層３１ａ～３１ｅ内での電圧勾配を同じにすることが出来る。これにより図３（ａ－２）に示すように、各第１分割抵抗層３１ａ～３１ｅの電圧勾配は一本の直線として現れる。
　そして図３（ｂ－１）の矢印に示すように、例えば、指等の操作体を用いて、各第１分割抵抗層３１ａ～３１ｅを斜めに横断するように入力領域３３を押圧操作したとき、押圧操作した部分での各第１分割抵抗層３１ａ～３１ｅ内の電圧をプロットすると図３（ｂ－２）に示すように一直線上に得ることができる。このため、例えば横方向（Ｘ１－Ｘ２）の同位置に、異なる第１分割抵抗層３１ａ～３１ｅに対してマルチタッチにより押圧操作したとき、横方向の操作位置に対する検出出力を同じにでき、マルチタッチにおける操作位置を高精度に検出することができる。よって本実施形態では、高価なコントローラＩＣを接続して複雑なキャリブレーション等を行わなくても、簡単な構造且つ低コストで、リニアリティに優れた操作応答性を得ることができる。
　図３（ａ－１）に示す各第１配線層３８ａ～３８ｊのうち、第１配線層３８ａ，３８ｃ，３８ｅ，３８ｇ，３８ｉは各第１分割抵抗層３１ａ～３１ｅの同じ左側端部（Ｘ２）に接続され、各第１配線層３８ａ，３８ｃ，３８ｅ，３８ｇ，３８ｉの外部接続部４０はグランド電位側となっている。一方、各第１配線層３８ａ～３８ｊのうち、第１配線層３８ｂ，３８ｄ，３８ｆ，３８ｈ，３８ｊは各第１分割抵抗層３１ａ～３１ｅの同じ右側端部（Ｘ１）に接続され、各第１配線層３８ｂ，３８ｄ，３８ｆ，３８ｈ，３８ｊの外部接続部４０は入力電位側となっている。図３（ａ－１）では、全ての第１配線層３８ａ～３８ｊの抵抗値が一致するように各第１配線層３８ａ～３８ｊの幅寸法を調整したが、少なくとも、各第１分割抵抗層３１ａ～３１ｅの同じ側の端部に設けられた各第１配線層３８ａ，３８ｃ，３８ｅ，３８ｇ，３８ｉ（３８ｂ，３８ｄ，３８ｆ，３８ｈ，３８ｊ）の抵抗値を夫々、一致させ、別の側の端部に設けられた各第１配線層３８ａ，３８ｃ，３８ｅ，３８ｇ，３８ｉと各第１配線層３８ｂ，３８ｄ，３８ｆ，３８ｈ，３８ｊ同士を異なる抵抗値としてもよい。
　図４は、第２分割抵抗層及び配線層の平面図（模式図）の一例である。図４（ａ）では、第２抵抗層３６が分割されて複数の第２分割抵抗層３６ａ，３６ｂを構成している。各第２分割抵抗層３６ａ，３６ｂは、間隔を空けて横方向（Ｘ１－Ｘ２）に並設されている。
　図４（ａ）に示すように、各第２分割抵抗層３６ａ，３６ｂの縦方向（Ｙ１－Ｙ２）の両側には第２配線層３７ａ～３７ｄが電気的に接続されている。そして各第２配線層３７ａ～３７ｄの外部接続部４５が、非入力領域３４のＹ１側領域３４ａに集約している。符号５３は、第１基板２２に設けられた外部接続部（図３（ａ－１）の外部接続部４０）が集約する場所であり、フレキシブルプリント基板との接合性を考慮して、第２基板２１に設けられる外部接続部４５は、横方向（Ｘ１－Ｘ２）の中心よりもややＸ１側にずれた位置にて集約される。
　これにより、異なる第２分割抵抗層３６ａ，３６ｂに接続される第２配線層３７ａ，３７ｃ（３７ｂ，３７ｄ）の長さ寸法が異なる。このため図４（ａ）に示すように、各第２分割抵抗層３６ａ，３６ｂの同じ側に接続された第２配線層の幅寸法を比較すると、長さ寸法の長い第２配線層３７ａを、長さの短い第２配線層３７ｃよりも平均断面積を大きくすべく平均幅寸法を大きくしている。同様に、長さ寸法の長い第２配線層３７ｂを、長さの短い第２配線層３７ｄよりも平均断面積を大きくすべく平均幅寸法を大きくしている。これにより、各第２配線層３７ａ，３７ｃ（３７ｂ，３７ｄ）の抵抗値を一致させている。
　図４（ａ）では、第２配線層３７ａが、非入力領域３４のＹ２側領域３４ｃからＸ２側領域３４ｄを通って、Ｙ１側領域３４ａに延出している。一方、第２配線層３７ｃは、非入力領域３４のＹ２側領域３４ｃからＸ１側領域３４ｂを通って、Ｙ１側領域３４ａに延出している。そして、第２配線層３７ａ，３７ｃは、Ｙ２側領域３４ｃ、及びＸ１側領域３４ｂ，Ｘ２側領域３４ｄでは、互いに同じ幅寸法で形成され同じ断面積となっているが、Ｙ１側領域３４ａにて互いに幅寸法を変えて、第２配線層３７ａの抵抗値と第２配線層３７ｃの抵抗値とを一致させている。
　図４（ａ）では、第２配線層３７ａ，３７ｃを非入力領域３４のＸ１側領域３４ｂとＸ２側領域３４ｄとに分けて通しているから、非入力領域３４の狭小化（狭額縁化）に適切に対応することが可能である。また後述する図６（ｄ）の形態のようにダミー配線層の形成を必要としない。
　このように図４（ａ）の実施形態では、各第２配線層３７ａ～３７ｄの抵抗値の調整を非入力領域３４のＹ１側領域３４ａで行っている。
　また上記のように、第２配線層３７ａ，３７ｃの縦方向（Ｙ１－Ｙ２）に長く延在するＸ１側領域３４ｂ及びＸ２側領域３４ｄにて、第２配線層３７ａ，３７ｃの幅寸法を同じに設定できるから、長い配線部分の各第２配線層３７ａ，３７ｃを安定して形成することができ断線等の不具合が生じないように出来る。
　図４（ｂ）に示す実施形態では、各第２配線層３７ａ～３７ｄの外部接続部４５を、第１基板２２に設けられた外部接続部が集約する場所５３の横方向（Ｘ１－Ｘ２）の両側に分割して配置することで、異なる第２分割抵抗層３６ａ，３６ｂに接続され、且つ各第２分割抵抗層３６ａ，３６ｂに対して同じ側に接続される第２配線層３７ａ，３７ｃ（３７ｂ，３７ｄ）の長さ寸法を同じにできる。すなわち第２配線層３７ａと第２配線層３７ｃとを左右対称のパターンにでき、また第２配線層３７ｂと第２配線層３７ｄとを左右対称のパターンに形成できる。よって、図４（ｂ）の形態では、第２配線層３７ａと第２配線層３７ｃとの断面積を同じにして第２配線層３７ａと第２配線層３７ｃの抵抗値を同じにしており、同様に、第２配線層３７ｂと第２配線層３７ｄとの断面積を同じにして第２配線層３７ｂと第２配線層３７ｄの抵抗値を同じにしている。なお、図４（ｂ）の形態が採用されても、相手側の第１基板２２では、長さ寸法の長い第１配線層ほど平均断面積が大きくなる形態となっている。
　図５（ａ）に示す実施形態では、図３（ａ－１）と同様の第１分割抵抗層３１ａ～３１ｅが形成されているが、各第１分割抵抗層３１ａ～３１ｅに接続される第１配線層５４ａ～５４ｊは全て同じ幅寸法となっている。
　ただし図５（ｂ）に示すように、長さの長い第１配線層ほど平均膜厚が大きく形成されて平均断面積が大きくされており（第１配線層５４ｂの膜厚＞第１配線層５４ｄの膜厚＞第１配線層５４ｆの膜厚＞第１配線層５４ｈの膜厚＞第１配線層５４ｊの膜厚）、これにより各第１配線層の抵抗値を一致させている。このように膜厚を変化させることで、各第１配線層５４ａ～５４ｊの幅寸法を幅細で形成でき、非入力領域３４の狭小化（狭額縁化）に適切に対応することができる。
　あるいは図５（ｃ）に示すように、各第１配線層の膜厚のみならず、一つ以上の第１配線層については幅寸法も変えて、各第１配線層の抵抗値が一致するように調整してもよい（なお図５（ｃ）では各第１配線層５４ｂ，５４ｄ，５４ｆ，５４ｈ，５４ｊの膜厚及び幅寸法の双方を夫々、変化させている）。当然のことながら図３（ａ－１）の形態において、各第１配線層の幅寸法のみならず、一つ以上の第１配線層については膜厚も変えて、各第１配線層の抵抗値が一致するように調整することができる。
　または第１配線層５４ｂ，５４ｄ，５４ｆ，５４ｈ，５４ｊのうち、幅寸法を変化させて抵抗値を調整する層と、膜厚を変化させて抵抗値を調整する層とに分けることもできる。
　膜厚を変化させて抵抗値を調整する形態は第２基板２１に形成される第２配線層に対しても適用することができる。
　図６では、別の実施形態の入力装置をより具体的に示した。図６（ａ）は透光性基材で形成された表面部材（パネル部）６０の平面形状であり、表面部材６０の中央部が入力領域３３、入力領域３３の周囲が非入力領域３４となっている。非入力領域３４の下面側には加飾部４１が形成されている。
　図６（ｂ）は第１基板２２の表面形状を示している。この実施形態では、第１基板２２に形成された第１抵抗層４６が第１分割抵抗層４６ａと第１分割抵抗層４６ｂとに２分割されている。各第１分割抵抗層４６ａ，４６ｂの横方向（Ｘ１－Ｘ２）の両側に接続された第１配線層４７ａ～４７ｄは、非入力領域３４のＹ１側領域３４ａにまで延出形成される。そして各第１配線層４７ａ～４７ｄの端部は、Ｙ１側領域３４ａにて外部接続部４８を構成している。図６（ｂ）に示すように第１配線層４７ａ，４７ｂは、第１配線層４７ｃ，４７ｄよりも長く形成されている。よって図６（ｂ）（ｃ）（図６（ｃ）は図６（ｂ）の図示左上付近の一部を拡大した部分拡大平面図である）に示すように、第１配線層４７ａ，４７ｂの平均幅寸法は、第１配線層４７ｃ，４７ｄの平均幅寸法（平均断面積）よりも大きくなっており、これにより各第１配線層４７ａ～４７ｄの抵抗値が同じになるように調整している。図５（ｂ）（ｃ）に示すように、各第１配線層４７ａ～４７ｄの膜厚を変化させて抵抗値を調整することもできる。
　図６（ｄ）は、第２基板２１の平面形状（第１基板２２と対向する内面）を示している。図６（ｄ）に示すように、第２基板２１に形成された第２抵抗層４９は、第２分割抵抗層４９ａと第２分割抵抗層４９ｂとに２分割されている。各第２分割抵抗層４９ａ，４９ｂはＸ１－Ｘ２方向に間隔を空けて並設される。そして各第２分割抵抗層４９ａ，４９ｂの縦方向（Ｙ１－Ｙ２）の両側に形成された第２配線層５０ａ～５０ｄは、非入力領域３４のＹ１側領域３４ａにまで延出形成される。そして各第２配線層５０ａ～５０ｄの端部は、Ｙ１側領域３４ａにて外部接続部５１を構成している。この実施形態でも、第２分割抵抗層４９ａ，４９ｂのＹ１側の端部に接続された第２配線層５０ａ，５０ｃが同じ抵抗となるように調整されている。同様に、第２分割抵抗層４９ａ，４９ｂのＹ２側の端部に接続された第２配線層５０ｂ，５０ｄが同じ抵抗となるように調整されている。
　図６（ｄ）に示す符号５０ｅはダミー配線層である。ダミー配線層５０ｅは、第１基板２２と第２基板２１とをスペーサを介して対向させるときに、第１基板２２と第２基板２１とを平行に対向配置しやすくするために設けられたものである。図６（ｄ）では、第２配線層５０ｂ，５０ｄが非入力領域３４の同じＸ１側領域３４ｂを通るためＸ２側領域３４ｄの高さを補うためにダミー配線層５０ｅを設けたが、ダミー配線層５０ｅを形成するか否かは任意することができる。
　図６（ｄ）に示すように第２配線層５０ｂ，５０ｄは共に、第２抵抗層４９の周囲に形成された非入力領域３４のＸ１側領域３４ｂを通っている。図６（ｄ）に示すように、第２基板２１の外形は横方向（Ｘ１－Ｘ２）よりも縦方向（Ｙ１－Ｙ２）に長い形態であるため、縦方向（Ｙ１－Ｙ２）に長く延在するＸ１側領域３４ｂをほぼ同じ長さで延出する第２配線層５０ｂ，５０ｄは、大きく抵抗値が違わない。このため、Ｘ１側領域３４ｂでは、第２配線層５０ｂ，５０ｄの幅寸法を同じに設定し、非入力領域３４のＹ２側領域３４ｃで、配線長さが長い第２配線層５０ｄの幅寸法を、配線長さが短い第２配線層５０ｂの幅寸法よりも幅広として、第２配線層５０ｂ，５０ｄの抵抗値を合わせることができる。このように、縦方向（Ｙ１－Ｙ２）に長く延在するＸ１側領域３４ｂにて、第２配線層５０ｂ，５０ｄの幅寸法を同じに設定できるから、長い配線部分の各第２配線層５０ｂ，５０ｄを安定して形成することができ断線等の不具合が生じないように出来る。
　第１基板及び第２基板に形成された各抵抗層を何分割するかは任意に決定することが出来る。また図２に示すように、一方の基板に形成された抵抗層だけを分割し他方の基板に形成された抵抗層を分割しない構成であってもよい。
　本実施形態における入力装置は、携帯電話機、デジタルカメラ、ＰＤＡ、ゲーム機、カーナビゲーション等に使用される。
２０　入力装置
２１　第２基板
２２　第１基板
３０、３５　透光性基材
３１、４６　第１抵抗層
３１ａ～３１ｅ、４６ａ、４６ｂ　第１分割抵抗層
３３　入力領域
３４　非入力領域
３６、４９　第２抵抗層
３８ａ～３８ｊ、４７ａ～４７ｄ　第１配線層
４０、４５、４８　外部接続部
４１　加飾部
３６ａ、３６ｂ、４９ａ、４９ｂ　第２分割抵抗層
３７ａ～３７ｄ、５０ａ～５０ｄ　第２配線層
６０　表面部材
７１　支持部材
８１　液晶ディスプレイ

Claims (5)

  1. 　第１基板と第２基板とが対向配置され、各基板は、基材と、各基材の内面に設けられ、両側に電圧が印加されて電位勾配が形成される抵抗層と、を有し、
    　平面内にて直交する２方向を縦方向と横方向としたとき、前記第１基板に設けられた第１抵抗層の前記横方向の両側に第１配線層が接続され、前記第２基板に設けられた第２抵抗層の前記縦方向の両側に第２配線層が接続されており、
    　少なくとも前記第１基板に設けられた前記第１抵抗層が分割されて複数の第１分割抵抗層を構成しており、各第１分割抵抗層は、間隔を空けて前記縦方向に並設されており、異なる各第１分割抵抗層に接続された各第１配線層の長さ寸法は夫々、異なっており、
    　長さ寸法の長い前記第１配線層ほど平均断面積が大きく形成されていることを特徴とする入力装置。
  2. 　長さ寸法の長い前記第１配線層ほど平均幅寸法が大きく形成されている請求項１記載の入力装置。
  3. 　長さ寸法の長い前記第１配線層ほど平均膜厚が大きく形成されている請求項１又は２に記載の入力装置。
  4. 　各第１配線層の前記第１分割抵抗層と接続される側の端部と逆側の端部が外部接続部を構成し、前記第１抵抗層の前記縦方向の片側領域に各第１配線層の前記外部接続部が集約されており、各外部接続部の位置から各第１分割配線層への接続位置までの長さ寸法が各第１配線層で異なる請求項１ないし３のいずれか１項に記載の入力装置。
  5. 　前記第２基板に設けられた前記第２抵抗層が分割されて複数の第２分割抵抗層を構成しており、各第２分割抵抗層は、間隔を空けて前記横方向に並設されており、各第２分割抵抗層の前記縦方向の両側に接続された各第２配線層の前記第２分割抵抗層と接続される側の端部と逆側の端部が外部接続部を構成し、前記第２抵抗層の前記縦方向の片側領域に各第２配線層の前記外部接続部が集約されており、各第２配線層のうち、前記第２抵抗層の前記横方向の領域を通る部分での幅寸法は各第２配線層において同じ幅寸法で形成されている請求項１ないし４のいずれか１項に記載の入力装置。
PCT/JP2011/055527 2010-03-12 2011-03-09 入力装置 WO2011111749A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN2011800134212A CN102792252A (zh) 2010-03-12 2011-03-09 输入装置
JP2012504500A JP5270038B2 (ja) 2010-03-12 2011-03-09 入力装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010-056388 2010-03-12
JP2010056388 2010-03-12

Publications (1)

Publication Number Publication Date
WO2011111749A1 true WO2011111749A1 (ja) 2011-09-15

Family

ID=44563548

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/055527 WO2011111749A1 (ja) 2010-03-12 2011-03-09 入力装置

Country Status (4)

Country Link
JP (1) JP5270038B2 (ja)
CN (1) CN102792252A (ja)
TW (1) TWI471798B (ja)
WO (1) WO2011111749A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5839132B2 (ja) * 2012-09-27 2016-01-06 株式会社村田製作所 タッチパネル

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105446533B (zh) * 2015-11-19 2018-08-31 业成光电（深圳）有限公司 触控面板之线路结构
CN106066740B (zh) * 2016-08-02 2019-02-12 厦门天马微电子有限公司 触控显示面板和触控显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009176199A (ja) * 2008-01-28 2009-08-06 Panasonic Corp タッチパネル
JP2010026641A (ja) * 2008-07-16 2010-02-04 Nissha Printing Co Ltd マルチタッチ入力が可能なアナログ抵抗膜方式タッチパネル

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3702859B2 (ja) * 2001-04-16 2005-10-05 セイコーエプソン株式会社 電気光学装置及び電子機器
US7209209B2 (en) * 2003-08-29 2007-04-24 Samsung Electronics Co., Ltd. Display device and panel therefor
JP2008003134A (ja) * 2006-06-20 2008-01-10 Mitsubishi Electric Corp 配線構造、及び表示装置
CN102016768B (zh) * 2008-02-28 2014-11-19 3M创新有限公司 具有变化的薄层电阻的触屏传感器
JP4582169B2 (ja) * 2008-03-26 2010-11-17 ソニー株式会社 静電容量型入力装置、入力機能付き表示装置および電子機器
JP5103254B2 (ja) * 2008-04-16 2012-12-19 株式会社ジャパンディスプレイイースト 静電容量方式タッチパネルおよびそれを備える画面入力型表示装置
CN101957677A (zh) * 2009-07-17 2011-01-26 台达电子工业股份有限公司 触控板
CN201508536U (zh) * 2009-08-14 2010-06-16 敏理投资股份有限公司 复合型触控面板
TWM374617U (en) * 2009-09-02 2010-02-21 Minlad Invest Ltd Double-layered resistive touch panel
TWM387310U (en) * 2009-11-16 2010-08-21 J Touch Corp Improved circuit for transparent conductive panel and touch control panel

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009176199A (ja) * 2008-01-28 2009-08-06 Panasonic Corp タッチパネル
JP2010026641A (ja) * 2008-07-16 2010-02-04 Nissha Printing Co Ltd マルチタッチ入力が可能なアナログ抵抗膜方式タッチパネル

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5839132B2 (ja) * 2012-09-27 2016-01-06 株式会社村田製作所 タッチパネル

Also Published As

Publication number Publication date
TW201205408A (en) 2012-02-01
JPWO2011111749A1 (ja) 2013-06-27
JP5270038B2 (ja) 2013-08-21
TWI471798B (zh) 2015-02-01
CN102792252A (zh) 2012-11-21

Similar Documents

Publication Publication Date Title
JP5990195B2 (ja) タッチパネル、その製造方法、及びタッチパネルを含む液晶表示装置
US9304630B2 (en) Touch panel
KR101103751B1 (ko) 메쉬형 전극패턴을 갖는 터치스크린 패널
JP5374457B2 (ja) 面状体及びタッチパネル
KR101376887B1 (ko) 터치스크린 패널 및 터치스크린 장치
US9383781B2 (en) Touch sensor
CN103176597A (zh) 具有反馈功能的触控板及其所应用的触控装置
JP2013134768A (ja) タッチパネルのセンシング電極パターン
US20140340590A1 (en) Touch panel
KR20170040071A (ko) 터치 패드, 이를 이용한 터치 스크린 및 전자 장치, 및 터치 패드의 제조 방법
KR101765950B1 (ko) 터치 패널
KR20140012501A (ko) 터치 패널, 표시 장치 및 이의 제조방법
JP5270038B2 (ja) 入力装置
KR101524928B1 (ko) 디지타이저 기능을 구비한 터치패널
TW201818214A (zh) 內嵌式觸控顯示裝置
TWI447978B (zh) 觸摸屏面板的製備方法
KR101089873B1 (ko) 터치 스크린의 입력장치 및 그 제조방법
KR20140016623A (ko) 터치스크린 패널 및 그 형성방법
JPWO2011021579A1 (ja) 入力装置
KR20130003510A (ko) 압저항 방식 터치스크린 패널
US20130319832A1 (en) Touch panel
US20130015908A1 (en) Touch panel
KR101084775B1 (ko) 터치 패널
JP2014146138A (ja) タッチパネル
JP3163718U (ja) 静電容量式タッチセンサー

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201180013421.2

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11753407

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2012504500

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11753407

Country of ref document: EP

Kind code of ref document: A1