WO2011104795A1 - 多結晶シリコンウェーハ - Google Patents

多結晶シリコンウェーハ Download PDF

Info

Publication number
WO2011104795A1
WO2011104795A1 PCT/JP2010/006734 JP2010006734W WO2011104795A1 WO 2011104795 A1 WO2011104795 A1 WO 2011104795A1 JP 2010006734 W JP2010006734 W JP 2010006734W WO 2011104795 A1 WO2011104795 A1 WO 2011104795A1
Authority
WO
WIPO (PCT)
Prior art keywords
wafer
polycrystalline silicon
ingot
crystal
silicon wafer
Prior art date
Application number
PCT/JP2010/006734
Other languages
English (en)
French (fr)
Inventor
渉 杉村
貴裕 安部
貴文 北村
竜介 横山
藤原　俊幸
Original Assignee
株式会社Sumco
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社Sumco filed Critical 株式会社Sumco
Publication of WO2011104795A1 publication Critical patent/WO2011104795A1/ja

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/08—Downward pulling
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B33/00—Silicon; Compounds thereof
    • C01B33/02—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B28/00—Production of homogeneous polycrystalline material with defined structure
    • C30B28/04—Production of homogeneous polycrystalline material with defined structure from liquids
    • C30B28/10—Production of homogeneous polycrystalline material with defined structure from liquids by pulling from a melt
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0368—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including polycrystalline semiconductors
    • H01L31/03682—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including polycrystalline semiconductors including only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/546—Polycrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the present invention relates to a polycrystalline silicon wafer used for a solar cell, and more particularly to a polycrystalline silicon wafer that can obtain a high photoelectric conversion efficiency when applied to a solar cell and has few subgrain boundaries.
  • subgrain boundaries refer to a plurality of grains partitioned by a plurality of networks formed by proliferating dislocations in a crystal grain.
  • Photovoltaic power generation is a power generation method in which solar energy is directly converted into electric power using a solar cell, and a polycrystalline silicon wafer is mainly used as a substrate of the solar cell.
  • a polycrystalline silicon wafer for solar cells is manufactured by slicing a unidirectionally solidified polycrystalline silicon ingot, and slicing the ingot. For this reason, in order to promote the spread of solar cells, it is necessary to secure the quality of the silicon wafer and reduce the cost, and it is required to manufacture a high-quality silicon ingot at a low cost in the previous stage.
  • an EMC method Electromagnetic Casting Method
  • an EMC method Electromagnetic Casting Method
  • FIG. 1 is a schematic diagram showing a configuration of a typical continuous casting apparatus (hereinafter referred to as “EMC furnace”) used in the EMC method.
  • the EMC furnace includes a chamber 1.
  • the chamber 1 is a water-cooled container having a double wall structure in which the inside is isolated from the outside air and maintained in an inert gas atmosphere suitable for casting.
  • a raw material supply device (not shown) is connected to the upper wall of the chamber 1 via an openable / closable shutter 2.
  • the chamber 1 is provided with an inert gas inlet 5 on the upper side wall and an exhaust port 6 on the lower side wall.
  • a bottomless cooling crucible 7, a high-frequency coil 8, an after heater 9 and a soaking tube 10 are arranged.
  • the bottomless cooling crucible 7 functions not only as a melting vessel but also as a mold, and is a rectangular tube made of metal (for example, copper) excellent in thermal conductivity and electrical conductivity, and is suspended in the chamber 1. ing.
  • the bottomless cooling crucible 7 is divided into a plurality of strip-shaped pieces in the circumferential direction, leaving the upper part, and is forcibly cooled by cooling water flowing inside.
  • the high-frequency coil 8 is concentrically provided with the bottomless cooling crucible 7 so as to surround the bottomless cooling crucible 7 and is connected to a power supply device (not shown).
  • a plurality of after-heaters 9 are connected to the bottom of the bottomless cooling crucible 7 so as to be concentric with the bottomless cooling crucible 7 and heat the ingot 3 pulled down from the bottomless cooling crucible 7 so that an appropriate temperature gradient in the axial direction thereof give.
  • the soaking tube 10 is arranged below the after heater 9 and concentrically with the after heater 9, and cools the ingot 3 to room temperature over a long period of time.
  • a raw material introduction pipe 11 is attached below the shutter 2 connected to the raw material supply device. As the shutter 2 is opened and closed, the granular or lump silicon raw material 12 is supplied from the raw material supply device into the raw material introduction tube 11 and charged into the bottomless cooling crucible 7.
  • a drawing port 4 for extracting the ingot 3 is provided below the soaking cylinder 10, and a gas seal portion is provided in the drawing port 4.
  • the ingot 3 is pulled down while being supported by a support base 15 that descends through the drawer port 4.
  • a plasma torch 14 is provided above the bottomless cooling crucible 7 so as to be movable up and down.
  • the plasma torch 14 is connected to one pole of a plasma power supply device (not shown), and the other pole is connected to the ingot 3 side.
  • the plasma torch 14 is inserted into the bottomless cooling crucible 7 in a lowered state.
  • the silicon raw material 12 is charged into the bottomless cooling crucible 7, an alternating current is applied to the high-frequency coil 8, and the lowered plasma torch 14 is energized.
  • an eddy current is generated in each piece due to electromagnetic induction by the high-frequency coil 8, and no The eddy current on the inner wall side of the bottom cooling crucible 7 generates a magnetic field in the bottomless cooling crucible 7.
  • the silicon raw material 12 in the bottomless cooling crucible 7 is melted by electromagnetic induction heating, and a molten silicon 13 is formed.
  • a plasma arc is generated between the plasma torch 14 and the silicon raw material 12, and further, the molten silicon 13, and the silicon raw material 12 is heated and melted by the Joule heat to reduce the burden of electromagnetic induction heating.
  • the molten silicon 13 is efficiently formed.
  • the molten silicon 13 has a force (in the normal direction of the surface of the molten silicon 13) due to the interaction between the magnetic field generated along with the eddy current on the inner wall of the bottomless cooling crucible 7 and the current generated on the surface of the molten silicon 13 ( Therefore, the bottomless cooling crucible 7 is held in a non-contact state.
  • the support 15 for supporting the molten silicon 13 is gradually lowered while melting the silicon raw material 12 in the bottomless cooling crucible 7, the induction magnetic field decreases as the distance from the lower end of the high-frequency coil 8 increases. The force is reduced, and further, the molten silicon 13 is solidified from the outer peripheral portion by the cooling from the bottomless cooling crucible 7.
  • the support base 15 is lowered, the silicon raw material 12 is continuously charged, and melting and solidification are continued, so that the molten silicon 13 is solidified in one direction and the ingot 3 is continuously cast. it can.
  • the present invention has been made in view of the above knowledge, and an object of the present invention is to provide a polycrystalline silicon wafer that can form a solar cell with less formation of subgrain boundaries and high photoelectric conversion efficiency.
  • the present inventors further studied the relationship between the amount of sub-boundary of the polycrystalline silicon wafer and the photoelectric conversion efficiency of the solar cell to which the polycrystalline silicon wafer was applied.
  • the polycrystalline silicon wafer is immersed in a mixed acid solution composed of 1.0% by volume of nitric acid, 10% by volume of acetic acid and 1.0% by volume of hydrofluoric acid. It has been found that good photoelectric conversion efficiency can be obtained when the grain boundary occupancy is 10% or less.
  • the present invention has been completed on the basis of this finding, and is immersed in a mixed acid solution composed of nitric acid, acetic acid and hydrofluoric acid, and when dislocations are manifested, the occupancy ratio of subgrain boundaries observed on the wafer surface
  • the gist of the present invention is a polycrystalline silicon wafer characterized in that is 10% or less.
  • occupation ratio refers to the ratio of the area occupied by the observed subgrain boundaries to the surface of the polycrystalline silicon wafer.
  • the occupancy ratio of the subgrain boundaries is 6% or less.
  • the polycrystalline silicon wafer of the present invention has a sub-grain boundary occupancy of 10% or less observed on the surface, high photoelectric conversion efficiency can be obtained by applying it to a solar cell.
  • FIG. 1 is a schematic diagram showing the configuration of an EMC furnace.
  • FIG. 2 is a schematic diagram showing the cooling behavior of molten silicon in a bottomless cooling crucible.
  • FIG. 3 is a cross-sectional photograph of an ingot cut perpendicular to the casting direction.
  • FIG. 4 is a schematic view of an ingot being heated by an after heater.
  • FIG. 5 is a defect image on the surface of the polycrystalline silicon wafer after the etching process
  • FIG. 5A shows an image observed by the image photographing apparatus
  • FIG. 5B shows a binarized image.
  • FIG. 6 is a schematic diagram showing the position where the ingot (EMC crystal) is divided.
  • FIG. 7 is a process diagram showing a procedure for preparing a sample for measuring photoelectric conversion efficiency.
  • FIG. 7 is a process diagram showing a procedure for preparing a sample for measuring photoelectric conversion efficiency.
  • FIG. 7A is a cut-out wafer
  • FIG. 7B is a wafer from which a damaged layer is removed
  • FIG. 7C Is a wafer on which an n + layer and a PSG film are formed
  • FIG. 7D is a wafer with a protective film
  • FIG. 7E is a wafer with silicon exposed
  • FIG. 7F is an aluminum electrode deposited.
  • 7 (g) shows a wafer coated with a silver electrode
  • FIG. 7 (h) shows a wafer fired with a silver electrode.
  • the occupancy ratio of the subgrain boundaries observed on the wafer surface is 10%. It is characterized by the following.
  • the present inventors examined a method for suppressing the formation of subgrain boundaries in an ingot being cast by the EMC method.
  • FIG. 2 is a schematic diagram showing the cooling behavior of molten silicon in a bottomless cooling crucible.
  • the ingot 3 is locally cooled with a bottomless cooling crucible 7 that is water-cooled. Therefore, in the ingot 3 coexisting with the molten silicon 13 (solid-liquid coexistence state), the temperature difference between the outer peripheral portion and the central portion inevitably increases, and the shape of the solid-liquid interface 16 is as shown in FIG. A large downward convex state is obtained.
  • the growth direction of the crystal grains forming the ingot 13 changes within the crystal plane (in the same plane perpendicular to the casting direction).
  • the vicinity of the outer periphery of the ingot 13 is nearly horizontal (perpendicular to the casting direction), and the closer to the center of the ingot 13, the closer to the vertical direction (the opposite direction to the casting direction).
  • fine crystals (chill crystals) having a small crystal grain size are formed, and columnar crystals having a slightly large crystal grain diameter are formed in the center.
  • FIG. 3 is a cross-sectional photograph of an ingot cut perpendicular to the casting direction.
  • the crystal grain growth direction changes in the crystal plane as described above, and as shown in the figure, microcrystals (chill crystals) are formed on the outer periphery of the ingot. And columnar crystals are formed at the center.
  • the solidified ingot 3 is slowly drawn downward in the growth axis, and after cooling into the soaking cylinder, is cooled to room temperature over a long period of time. Since crystal defects in the ingot 3 are formed during this cooling process, the crystal defects can be reduced by controlling the thermal history after solidification.
  • the main crystal defects present in the polycrystal are dislocations.
  • the dislocations generated in the crystal grains constituting the polycrystal propagate in the crystal grains using the thermal stress generated by the temperature difference between the inside and outside of the crystal grains as a driving force, and eventually stop at the crystal grain boundaries.
  • the dislocations generated in the crystal grains grow and eventually form a small network.
  • a plurality of dislocation networks are formed in crystal grains, a plurality of grains partitioned by dislocations are formed in one crystal grain, which is crystallographically called a sub-grain boundary.
  • the present inventors have found that the smaller the sub-boundary in the polycrystalline silicon wafer applied to the solar cell, the higher the photoelectric conversion efficiency. Therefore, in the following, a method for suppressing the generation of dislocations, which is a source of subgrain boundaries, will be considered.
  • FIG. 4 is a schematic diagram of an ingot being heated by an after heater. Since the sub-boundary is formed by the elementary process of dislocation propagation and multiplication, the sub-boundary is not formed unless the dislocation is propagated more than necessary.
  • the driving force for dislocation propagation during continuous casting of the ingot is thermal stress in the crystal plane. Therefore, if the temperature difference between the outer peripheral portion 3a and the central portion 3b of the ingot 3 after solidification shown in the figure is reduced, the thermal stress in the crystal plane can be reduced and the propagation of dislocations can be suppressed.
  • Another method for reducing the thermal stress in the crystal plane is to gradually cool a high-temperature zone (temperature range from the melting point of silicon to 1200 ° C.) near the solid-liquid interface where dislocations propagate easily, that is, the dislocation propagation speed is large.
  • a method is mentioned. Specifically, by controlling the temperature and calorific value of the afterheater used for temperature control near the solid-liquid interface of silicon, the surface temperature of the ingot is intentionally increased to reduce the thermal stress in the crystal plane. It is a method to do. According to this method, it is possible to reduce the thermal stress in the crystal plane and suppress the propagation of dislocations which are the subgrain boundary formation source.
  • Dislocations propagate even in a temperature zone below 1200 ° C, which is lower than the high temperature zone. However, in this temperature zone, the propagation speed of dislocation is smaller than that in the high temperature zone, and as a result, the effect of reducing defects by slow cooling cannot be obtained.
  • the temperature in the vicinity of the solid-liquid interface of silicon is a factor that is controlled as a measure for preventing leakage and reducing cracks, and is conventionally controlled to reduce crystal defects, particularly subgrain boundaries. There wasn't.
  • the following method can be applied to confirm the effect of reducing crystal defects, that is, to measure the occupancy ratio of subgrain boundaries on the surface of a polycrystalline silicon wafer cut out from an ingot.
  • FIG. 5 is a defect image on the surface of the polycrystalline silicon wafer after the etching process.
  • FIG. 5A shows an image observed by an image photographing apparatus
  • FIG. 5B shows a binarized image.
  • a polycrystalline silicon wafer is immersed in a mixed acid solution of nitric acid, acetic acid and hydrofluoric acid, which is an etching solution for polycrystalline applications, and an etching process is performed.
  • the polycrystalline silicon wafer subjected to the etching process is observed with an image photographing apparatus, as shown in FIG. 5A, the higher the defect density, the whiter the region, and the lower the region, the blacker the black.
  • this defect can be confirmed to be an aggregate of subgrain boundaries.
  • the image obtained by the image photographing device is binarized into black and white as shown in FIG. 5B, and the ratio of the white portion occupying the surface of the polycrystalline silicon wafer is calculated. Can be calculated.
  • EMC crystals Test Method Four ingots (hereinafter referred to as “EMC crystals”) were continuously cast by the EMC method.
  • the charge amount was 2.8 m
  • the casting length was 7 m
  • the target value of the resistance of the top portion was 1.5 ⁇ cm.
  • the set temperature of the after heater that controls the temperature near the solid-liquid interface of the crystal at the time of casting each EMC crystal was the value shown in Table 1.
  • FIG. 6 is a schematic diagram showing the position where the EMC crystal is divided. As shown in FIG. 6, the EMC crystal 20 was divided into two vertically and three horizontally on a plane perpendicular to the casting direction, thereby forming six divided crystals 21 having the casting direction as the longitudinal direction. In the present example, the test was performed using the divided crystal 21 at the position with hatching.
  • the crystal A was cast at a conventional temperature (1275 ° C.) with the set temperature of the after heater, using the manufacturing method as Method 1.
  • Crystals B to F were produced by methods 2 to 6, and the set temperatures of the after heater were 1270 ° C., 1265 ° C., 1260 ° C., 1280 ° C. and 1300 ° C., respectively. Wafers were cut out from the positions of 2500 mm from the bottom side of the crystals A to F thus cast.
  • the cut wafer was immersed in a mixed acid solution (1.0% by volume of nitric acid, 10% by volume of acetic acid and 1.0% by volume of hydrofluoric acid) for 1 minute. Thereafter, a defect image on the wafer surface as shown in FIG. 5 was obtained by an image photographing apparatus. By performing image analysis on the defect image on the wafer surface obtained by the image capturing apparatus, the occupancy ratio of the subgrain boundaries (white region in the defect image) was calculated.
  • wafers cut from crystals A to F were introduced into an actual solar cell process, and the photoelectric conversion efficiency was measured.
  • FIG. 7 is a process diagram showing a procedure for preparing a sample for measuring photoelectric conversion efficiency.
  • FIG. 7A is a cut wafer
  • FIG. 7B is a wafer from which a damaged layer is removed
  • FIG. ) Is a wafer on which an n + layer and a PSG film are formed
  • FIG. 8D is a wafer with a protective film
  • FIG. 8E is a wafer with silicon exposed
  • FIG. 8F is an aluminum electrode.
  • the vapor-deposited wafer FIG. 11G shows a wafer coated with a silver electrode
  • FIG. 11H shows a wafer fired with a silver electrode.
  • the damage layer 41 formed on the surface of the cut-out wafer 40 shown in FIG. 7A was removed using a cleaning solution as shown in FIG. 7B.
  • the wafer 40 was introduced into a phosphorus (P) deposition furnace, and phosphorus diffusion was performed using POCl 3 as a diffusion source.
  • P phosphorus
  • an n + layer 42 was formed on the surface layer of the wafer 40 and a PSG film 43 was formed on the surface as shown in FIG.
  • a protective film 44 was applied to the front surface of the wafer 40, and in this state, the n + layer 42 was removed by etching.
  • the back surface of the wafer 40 was exposed to silicon.
  • an aluminum (Al) electrode 45 is deposited on the exposed back surface of the wafer 40, and as shown in FIG. A silver (Ag) electrode 46 was applied.
  • the paste-like silver electrode 46 was baked by heat treatment. Thereby, since the filler contained in the silver electrode 46 penetrates the PSG film 43, the silver electrode 46 and the n + layer 42 are connected.
  • the reason why the aluminum electrode 45 on the back surface of the wafer 40 is formed first is to prevent junction breakdown due to silver diffusion.
  • the photoelectric conversion efficiency of the sample prepared by such a method was measured using a solar simulator and a curve tracer measuring instrument.
  • Test results Table 2 shows the occupancy ratio and photoelectric conversion efficiency of subgrain boundaries observed on the wafer surface for each EMC crystal.
  • crystals A to C, E, and F had a sub-boundary occupancy of 10% or less, and satisfied the conditions of the present invention in which the sub-boundary occupancy was 10% or less.
  • Crystal D had a sub-boundary occupancy of 12% and did not satisfy the conditions of the present invention.
  • the photoelectric conversion efficiency was an excellent value of 16.0% or more in the wafer cut from the crystals E and F, in which the subgrain boundary occupancy was 6% or less.
  • a high value of 16.3% was obtained in a wafer cut out from the crystal D having the smallest occupancy ratio of subgrain boundaries.
  • the value was as low as 12.9%.
  • the polycrystalline silicon wafer of the present invention has a sub-grain boundary occupancy of 10% or less observed on the surface, high photoelectric conversion efficiency can be obtained by applying it to a solar cell.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Photovoltaic Devices (AREA)
  • Silicon Compounds (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

硝酸、酢酸および弗酸からなる混酸液に浸漬し、転位を顕在化させたとき、ウェーハ表面において観察される亜粒界の占有率が１０％以下であることを特徴とする多結晶シリコンウェーハ。前記亜粒界の占有率を６％以下にすると、さらに光電変換効率を高めることができるので望ましい。これにより、太陽電池に適用することによって、高い光電変換効率を得られる多結晶シリコンウェーハを提供することができる。

Description

多結晶シリコンウェーハ
　本発明は、太陽電池に使用される多結晶シリコンウェーハに関し、さらに詳しくは、太陽電池に適用することにより高い光電変換効率を得ることができる、亜粒界の形成が少ない多結晶シリコンウェーハに関する。
　以下の説明で、「亜粒界」とは、結晶粒内において、増殖した転位によって形成された複数のネットワークによって仕切られた複数の粒をいう。
　近年、ＣＯ２排出による地球温暖化問題やエネルギー資源の枯渇問題が深刻化しており、それらの問題の対応策の一つとして、無尽蔵に降りそそぐ太陽光エネルギーを活用する太陽光発電が注目されている。太陽光発電は、太陽電池を使用して太陽光エネルギーを直接電力に変換する発電方式であり、太陽電池の基板には、多結晶のシリコンウェーハを用いるのが主流である。
　太陽電池用の多結晶シリコンウェーハは、一方向性凝固の多結晶シリコン鋳塊を素材とし、この鋳塊をスライスして製造される。このため、太陽電池の普及を図るには、シリコンウェーハの品質を確保するとともに、コストを低減する必要があり、その前段階で、高品質のシリコンインゴットを安価に製造することが要求される。この要求に対応できる方法として、例えば、特許文献１や特許文献２に開示されるように、電磁誘導を利用した連続鋳造方法であるＥＭＣ法（Ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ　Ｃａｓｔｉｎｇ法、電磁鋳造法）が実用化されている。
　図１は、ＥＭＣ法に用いる代表的な連続鋳造装置（以下、「ＥＭＣ炉」という。）の構成を示す模式図である。同図に示すように、ＥＭＣ炉はチャンバー１を備える。チャンバー１は、内部を外気から隔離し鋳造に適した不活性ガス雰囲気に維持する二重壁構造の水冷容器である。チャンバー１の上壁には、開閉可能なシャッター２を介し、図示しない原料供給装置が連結されている。チャンバー１は、上部の側壁に不活性ガス導入口５が設けられ、下部の側壁に排気口６が設けられている。
　チャンバー１内には、無底冷却ルツボ７、高周波コイル８、アフターヒーター９および均熱筒１０が配置されている。無底冷却ルツボ７は、融解容器としてのみならず、鋳型としても機能し、熱伝導性および電気伝導性に優れた金属（例えば、銅）製の角筒体で、チャンバー１内に吊り下げられている。この無底冷却ルツボ７は、上部を残して周方向で複数の短冊状の素片に分割され、内部を流通する冷却水によって強制冷却される。
　高周波コイル８は、無底冷却ルツボ７を囲繞するように、無底冷却ルツボ７と同芯に周設され、図示しない電源装置に接続されている。アフターヒーター９は、無底冷却ルツボ７の下方に無底冷却ルツボ７と同芯に複数連設され、無底冷却ルツボ７から引き下げられるインゴット３を加熱して、その軸方向に適切な温度勾配を与える。均熱筒１０は、アフターヒーター９の下方にアフターヒーター９と同芯に配置され、インゴット３を長時間かけて室温まで冷却する。
　また、チャンバー１内には、原料供給装置に連結されたシャッター２の下方に原料導入管１１が取り付けられている。シャッター２の開閉に伴って、粒状や塊状のシリコン原料１２が原料供給装置から原料導入管１１内に供給され、無底冷却ルツボ７内に装入される。
　チャンバー１の底壁には、均熱筒１０の下方に、インゴット３を抜き出すための引出し口４が設けられ、この引出し口４にはガスシール部が設けられている。インゴット３は、引出し口４を貫通して下降する支持台１５によって支えられながら引き下げられる。
　無底冷却ルツボ７の上方には、プラズマトーチ１４が昇降可能に設けられている。プラズマトーチ１４は、図示しないプラズマ電源装置の一方の極に接続され、他方の極は、インゴット３側に接続されている。このプラズマトーチ１４は、下降させた状態で無底冷却ルツボ７内に挿入される。
　このようなＥＭＣ炉を用いたＥＭＣ法では、無底冷却ルツボ７にシリコン原料１２を装入し、高周波コイル８に交流電流を印加するとともに、下降させたプラズマトーチ１４に通電を行う。このとき、無底冷却ルツボ７を構成する短冊状の各素片が互いに電気的に分割されていることから、高周波コイル８による電磁誘導に伴って各素片内で渦電流が発生し、無底冷却ルツボ７の内壁側の渦電流が無底冷却ルツボ７内に磁界を発生させる。これにより、無底冷却ルツボ７内のシリコン原料１２は電磁誘導加熱されて融解し、溶融シリコン１３が形成される。また、プラズマトーチ１４とシリコン原料１２、さらには溶融シリコン１３との間にプラズマアークが発生し、そのジュール熱によっても、シリコン原料１２が加熱されて融解し、電磁誘導加熱の負担を軽減して効率良く溶融シリコン１３が形成される。
　溶融シリコン１３は、無底冷却ルツボ７の内壁の渦電流に伴って生じる磁界と、溶融シリコン１３の表面に発生する電流との相互作用により、溶融シリコン１３の表面の内側法線方向に力（ピンチ力）を受けるため、無底冷却ルツボ７と非接触の状態に保持される。無底冷却ルツボ７内でシリコン原料１２を融解させながら、溶融シリコン１３を支える支持台１５を徐々に下降させると、高周波コイル８の下端から遠ざかるにつれて誘導磁界が小さくなることから、発熱量およびピンチ力が減少し、さらに無底冷却ルツボ７からの冷却により、溶融シリコン１３は外周部から凝固が進行する。そして、支持台１５の下降に伴ってシリコン原料１２を連続的に装入し、融解および凝固を継続することにより、溶融シリコン１３が一方向に凝固し、インゴット３を連続して鋳造することができる。
　このようなＥＭＣ法によれば、溶融シリコン１３と無底冷却ルツボ７との接触が軽減されるため、その接触に伴う無底冷却ルツボ７からの不純物の汚染が防止され、高品質のインゴット３を得ることができる。しかも、連続鋳造であることから、安価に一方向凝固されたインゴット３を製造することが可能になる。
特許第３００５６３３号公報 特許第２６９６６６４号公報
　太陽電池を用いた太陽光発電の活用には、発電効率に相当する光電変換効率の向上が重要である。本発明者らが検討したところ、太陽電池に適用される多結晶シリコンウェーハの亜粒界が少ないほど光電変換効率が高いことを知見した。
　本発明は、上記知見に鑑みてなされたものであり、亜粒界の形成が少なく、光電変換効率の高い太陽電池を得ることのできる多結晶シリコンウェーハを提供することを目的とする。
　本発明者らは、上記目的を達成するため、多結晶シリコンウェーハの亜粒界量とこの多結晶シリコンウェーハを適用した太陽電池の光電変換効率との関係について、さらに検討した。その結果、多結晶シリコンウェーハを、硝酸１．０体積％、酢酸１０体積％および弗酸１．０体積％からなる混酸液に浸漬し、転位を顕在化させたときに表面に観察される亜粒界の占有率が１０％以下である場合に、良好な光電変換効率が得られることを知見した。
　本発明は、この知見に基づいて完成されたものであり、硝酸、酢酸および弗酸からなる混酸液に浸漬し、転位を顕在化させたとき、ウェーハ表面において観察される亜粒界の占有率が１０％以下であることを特徴とする多結晶シリコンウェーハを要旨とする。
　本発明において、「占有率」とは、観察される亜粒界が多結晶シリコンウェーハの表面に占める面積の比率をいう。
　本発明の多結晶シリコンウェーハは、前記亜粒界の占有率が６％以下であることが望ましい。
　本発明の多結晶シリコンウェーハは、表面において観察される亜粒界の占有率が１０％以下であるため、太陽電池に適用することにより、高い光電変換効率を得ることができる。
図１はＥＭＣ炉の構成を示す模式図である。 図２は無底冷却ルツボにおける溶融シリコンの冷却挙動を示す模式図である。 図３は鋳造方向に対して垂直に切断したインゴットの断面写真である。 図４はアフターヒーターで加熱中のインゴットの模式図である。 図５はエッチング処理後の多結晶シリコンウェーハ表面の欠陥像であり、図５（ａ）は画像撮影装置で観察された状態の画像、図５（ｂ）は二値化した画像を示す。 図６はインゴット（ＥＭＣ結晶）を分割する位置を示す模式図である。 図７は光電変換効率測定用の試料の作成手順を示す工程図であり、図７（ａ）は切り出した状態のウェーハ、図７（ｂ）はダメージ層を除去したウェーハ、図７（ｃ）はｎ＋層およびＰＳＧ膜が形成されたウェーハ、図７（ｄ）は保護フィルムを貼付したウェーハ、図７（ｅ）はシリコンが露出した状態のウェーハ、図７（ｆ）はアルミニウム電極が蒸着されたウェーハ、図７（ｇ）は銀電極を塗布したウェーハ、図７（ｈ）は銀電極を焼成したウェーハを、それぞれ示す。
　本発明の多結晶シリコンウェーハは、上述の通り、硝酸、酢酸および弗酸からなる混酸液に浸漬し、転位を顕在化させたとき、ウェーハ表面において観察される亜粒界の占有率が１０％以下であることを特徴とする。
　本発明者らは、本発明の多結晶シリコンウェーハの製造方法を確立するため、ＥＭＣ法で鋳造中のインゴットにおける亜粒界の形成を抑制する方法について検討した。
　図２は、無底冷却ルツボにおける溶融シリコンの冷却挙動を示す模式図である。高周波コイル８を用いてインゴット３を育成するＥＭＣ法では、インゴット３を水冷された無底冷却ルツボ７で局所的に冷却する。そのため、溶融シリコン１３と共存した状態（固液共存状態）のインゴット３では、外周部と中心部との温度差が必然的に大きくなり、同図に示すように、固液界面１６の形状が大きく下に凸の状態となる。それとともに、インゴット１３を形成する結晶粒の成長方向は結晶面内（鋳造方向に垂直な同一面内）で変化する。すなわち、インゴット１３の外周近傍では水平（鋳造方向に垂直）に近く、インゴット１３の中心に近づくほど鉛直方向上向き（鋳造方向の反対方向）に近くなる。インゴット１３の外周近傍では結晶粒径の小さな微細晶（チル晶）が形成され、中心部ではやや結晶粒径の大きな柱状晶が形成される。
　図３は、鋳造方向に対して垂直に切断したインゴットの断面写真である。固液界面の形状が大きく下に凸の状態となると、上述のように結晶面内で結晶粒の成長方向が変化するため、同図に示すように、インゴットの外周では微結晶（チル晶）が形成され、中心部では柱状晶が形成される。
　固化したインゴット３は、成長軸の下方向にゆっくり引き出され、均熱筒に入った後、長時間かけて室温まで冷却される。インゴット３中の結晶欠陥はこの冷却過程で形成されるため、固化後の熱履歴を制御することにより結晶欠陥を低減することができる。
　一般的に、多結晶中に存在する主な結晶欠陥は転位である。多結晶を構成する結晶粒内で発生した転位は、結晶粒内外の温度差で生じる熱応力を駆動力として結晶粒内を伝播し、やがては結晶粒界で停止する。さらに大きな熱応力が付加されると、結晶粒内で発生した転位が増殖し、やがては小さなネットワークを形成する。この転位のネットワークが結晶粒内で複数形成されると、ひとつの結晶粒の中に転位で仕切られた複数の粒が形成されることになり、これを結晶学的に亜粒界と呼ぶ。
　上述のように、本発明者らは、太陽電池に適用される多結晶シリコンウェーハ中の亜粒界が少ないほど、光電変換効率が高いことを知見した。そこで、以下では亜粒界の発生源である転位の発生を抑制する方法について考える。
　図４は、アフターヒーターで加熱中のインゴットの模式図である。亜粒界は、転位の伝播と増殖の繰り返しの素過程で形成されるため、必要以上に転位を伝播させなければ亜粒界は形成されない。インゴットの連続鋳造時の転位の伝播の駆動力は、結晶面内の熱応力である。そのため、同図に示す、固化後のインゴット３の外周部３ａと中心部３ｂの温度差を小さくすれば、結晶面内の熱応力を小さくし、転位の伝播を抑制することができる。
　しかし、実際にはインゴット３の外周部３ａと中心部３ｂの温度差を０（ゼロ）にすることは不可能であり、すなわち結晶面内の熱応力は常に発生している。
　結晶面内の熱応力を小さくする他の方法としては、転位が伝播しやすい、すなわち転位の伝播速度が大きい固液界面近傍の高温帯（シリコンの融点から１２００℃の温度帯）を徐冷する方法が挙げられる。具体的には、シリコンの固液界面近傍の温度制御に用いられるアフターヒーターの温度、熱量を制御することにより、インゴットの表面の温度を意図的に高くして、結晶面内の熱応力を小さくする方法である。この方法によれば、結晶面内の熱応力を小さくし、亜粒界の形成源である転位の伝播を抑制することができる。
　高温帯よりも低温の、１２００℃未満の温度帯においても転位は伝播する。しかし、この温度帯では、転位の伝播速度は高温帯と比較すると小さいため結果的に徐冷による欠陥低減効果を得ることができない。
　なお、従来のＥＭＣ法では、シリコンの固液界面近傍の温度は、湯漏れ防止やクラック低減対策として制御された因子であり、結晶欠陥、特に亜粒界の低減のためには従来制御されていなかった。
　結晶欠陥の低減効果の確認、すなわちインゴットから切り出された多結晶シリコンウェーハの表面における、亜粒界の占有率の測定には、以下の方法を適用できる。
　図５は、エッチング処理後の多結晶シリコンウェーハ表面の欠陥像であり、同図（ａ）は画像撮影装置で観察された状態の画像、同図（ｂ）は二値化した画像を示す。まず、多結晶シリコンウェーハを、多結晶用途のエッチング液である硝酸、酢酸および弗酸の混酸液に浸漬し、エッチング処理を施す。エッチング処理を施した多結晶シリコンウェーハは、画像撮影装置で観察すると同図（ａ）に示すように、欠陥の密度が高い領域ほど白く、低い領域ほど黒く見える。光学顕微鏡で観察すると、この欠陥は亜粒界の集合体であることが確認できる。そして、画像撮影装置で得られた画像を、同図（ｂ）に示すように白黒二値化し、多結晶シリコンウェーハの表面に占める白色の部分の領域の比率を算出することにより、亜粒界の占有率を算出することができる。
　本発明の多結晶シリコンウェーハの効果を確認するため、以下の試験を行った。
１．試験方法
　ＥＭＣ法によって、４本のインゴット（以下、「ＥＭＣ結晶」という。）を連続鋳造した。チャージ量は２．８ｍ、鋳造長さは７ｍ、トップ部分の抵抗の目標値は１．５Ωｃｍとした。各ＥＭＣ結晶の鋳造時の、結晶の固液界面近傍温度を制御するアフターヒーターの設定温度は、表１に示す値とした。
Figure JPOXMLDOC01-appb-T000001
　図６は、ＥＭＣ結晶を分割する位置を示す模式図である。図６に示すように、ＥＭＣ結晶２０は鋳造方向に垂直な面において縦２個、横３個に分割し、鋳造方向を長手方向とする６個の分割結晶２１とした。本実施例では、斜線を付した位置の分割結晶２１を用いて試験を行った。
　表１に示すように、結晶Ａは、製造方法を方法１として、アフターヒーターの設定温度を従来の温度（１２７５℃）で鋳造した。結晶Ｂ～Ｆは、製造方法を方法２～６として、それぞれアフターヒーターの設定温度を１２７０℃、１２６５℃、１２６０℃、１２８０℃および１３００℃とした。このようにして鋳造した結晶Ａ～Ｆのボトム側から２５００ｍｍの位置からそれぞれウェーハを切り出した。
　切り出したウェーハは、混酸液（硝酸１．０体積％、酢酸１０体積％および弗酸１．０体積％）に１分間浸漬した。その後、画像撮影装置によって、前記図５に示すようなウェーハ表面の欠陥像を得た。画像撮影装置によって得たウェーハ表面の欠陥像に対して画像解析を行うことにより、亜粒界（欠陥像における白色の領域）の占有率を算出した。
　また、結晶Ａ～Ｆから切り出したウェーハを実際のソーラセルプロセスに導入し、光電変換効率を測定した。
　図７は、光電変換効率測定用の試料の作成手順を示す工程図であり、同図（ａ）は切り出した状態のウェーハ、同図（ｂ）はダメージ層を除去したウェーハ、同図（ｃ）はｎ＋層およびＰＳＧ膜が形成されたウェーハ、同図（ｄ）は保護フィルムを貼付したウェーハ、同図（ｅ）はシリコンが露出した状態のウェーハ、同図（ｆ）はアルミニウム電極が蒸着されたウェーハ、同図（ｇ）は銀電極を塗布したウェーハ、同図（ｈ）は銀電極を焼成したウェーハを、それぞれ示す。
　まず、図７（ａ）に示す切り出した状態のウェーハ４０の表面に形成されたダメージ層４１を、洗浄液を用いて同図（ｂ）に示すように除去した。次に、ウェーハ４０をリン（Ｐ）デポジション炉に導入し、ＰＯＣｌ３を拡散源とするリン拡散を行った。これにより、同図（ｃ）に示すようにウェーハ４０の表層にはｎ＋層４２が形成され、表面にはＰＳＧ膜４３が形成された。
　次に、図７（ｄ）に示すように、ウェーハ４０のおもて面に保護フィルム４４を貼付し、この状態でｎ＋層４２をエッチング除去した。これにより、同図（ｅ）に示すように、ウェーハ４０の裏面はシリコンが露出した状態となった。次に、同図（ｆ）に示すように、露出したウェーハ４０の裏面にアルミニウム（Ａｌ）電極４５を蒸着し、同図（ｇ）に示すようにウェーハ４０のおもて面にペースト状の銀（Ａｇ）電極４６を塗布した。最後に、同図（ｈ）に示すように、熱処理によってペースト状の銀電極４６を焼成した。これにより、銀電極４６に含まれるフィラーがＰＳＧ膜４３を突き抜けるため、銀電極４６とｎ＋層４２とが接続される。ウェーハ４０の裏面のアルミニウム電極４５を先に形成したのは、銀の拡散による接合破壊を防ぐためである。
　このような方法で作成した試料に対し、ソーラーシミュレータおよびカーブトレーサー測定器により、光電変換効率を測定した。
２．試験結果
　各ＥＭＣ結晶の、ウェーハ表面において観察される亜粒界の占有率および光電変換効率を、表２に示す。
Figure JPOXMLDOC01-appb-T000002
　表２に示すように、結晶Ａ～Ｃ、ＥおよびＦは亜粒界の占有率が１０％以下であり、亜粒界の占有率を１０％以下とする本発明の条件を満足した。結晶Ｄは亜粒界の占有率が１２％であり、本発明の条件を満足しなかった。
　また、結晶Ａと結晶Ｆの結果から、アフターヒーターの設定温度を従来よりも２５℃高くすることによって、亜粒界の占有率が減少したことがわかる。これは、固液界面近傍の熱応力が緩和されたからである。
　光電変換効率は、亜粒界の占有率が６％以下である、結晶ＥおよびＦから切り出したウェーハにおいて１６．０％以上の優れた値であった。特に、亜粒界の占有率が最も小さい結晶Ｄから切り出したウェーハにおいて、１６．３％という高い値が得られた。一方、亜粒界の占有率が１０％よりも大きかった結晶Ｄから切り出したウェーハでは、１２．９％と低い値であった。
　本発明の多結晶シリコンウェーハは、表面において観察される亜粒界の占有率が１０％以下であるため、太陽電池に適用することにより、高い光電変換効率を得ることができる。
１：チャンバー、　２：シャッター、　３：インゴット、３ａ：外周部、　
３ｂ：中心部、　４：引出し口、　５：不活性ガス導入口、　６：排気口、
７：無底冷却ルツボ、　８：高周波コイル、　９：アフターヒーター、　
１０：均熱筒、　１１：原料導入管、　１２：シリコン原料、　
１３：溶融シリコン、　１４：プラズマトーチ、　１５：支持台、　
１６：固液界面、　２０：ＥＭＣ結晶、　２１：分割結晶、　
４０：ウェーハ、　４１：ダメージ層、　４２：ｎ＋層、　４３：ＰＳＧ膜、４４：保護フィルム、　４５：アルミニウム電極、　４６：銀電極

Claims (2)

  1. 　硝酸、酢酸および弗酸からなる混酸液に浸漬し、転位を顕在化させたとき、ウェーハ表面において観察される亜粒界の占有率が１０％以下であることを特徴とする多結晶シリコンウェーハ。
  2. 　前記亜粒界の占有率が６％以下であることを特徴とする請求項１に記載の多結晶シリコンウェーハ。
     
PCT/JP2010/006734 2010-02-24 2010-11-17 多結晶シリコンウェーハ WO2011104795A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010038634A JP2011173753A (ja) 2010-02-24 2010-02-24 多結晶シリコンウェーハ
JP2010-038634 2010-02-24

Publications (1)

Publication Number Publication Date
WO2011104795A1 true WO2011104795A1 (ja) 2011-09-01

Family

ID=44506243

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/006734 WO2011104795A1 (ja) 2010-02-24 2010-11-17 多結晶シリコンウェーハ

Country Status (3)

Country Link
JP (1) JP2011173753A (ja)
TW (1) TW201129734A (ja)
WO (1) WO2011104795A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016142611A1 (fr) * 2015-03-12 2016-09-15 Snecma Procédé de fabrication de pièces de turbomachine, ébauche et pièce finale

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001019594A (ja) * 1999-07-01 2001-01-23 Sumitomo Sitix Of Amagasaki Inc シリコン連続鋳造方法
JP2007051026A (ja) * 2005-08-18 2007-03-01 Sumco Solar Corp シリコン多結晶の鋳造方法
WO2009130786A1 (ja) * 2008-04-25 2009-10-29 テイーアンドエス インベストメント リミテッド 太陽電池用シリコン原料製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001019594A (ja) * 1999-07-01 2001-01-23 Sumitomo Sitix Of Amagasaki Inc シリコン連続鋳造方法
JP2007051026A (ja) * 2005-08-18 2007-03-01 Sumco Solar Corp シリコン多結晶の鋳造方法
WO2009130786A1 (ja) * 2008-04-25 2009-10-29 テイーアンドエス インベストメント リミテッド 太陽電池用シリコン原料製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016142611A1 (fr) * 2015-03-12 2016-09-15 Snecma Procédé de fabrication de pièces de turbomachine, ébauche et pièce finale
FR3033508A1 (fr) * 2015-03-12 2016-09-16 Snecma Procede de fabrication de pieces de turbomachine, ebauche et piece finale
CN107405681A (zh) * 2015-03-12 2017-11-28 赛峰航空器发动机 用于制造涡轮机部件、坯件以及最终部件的方法
RU2712203C2 (ru) * 2015-03-12 2020-01-24 Сафран Эйркрафт Энджинз Способ изготовления компонентов турбомашины, заготовка и готовый компонент
US10760153B2 (en) 2015-03-12 2020-09-01 Safran Aircraft Engines Method for manufacturing turbomachine components, blank and final component
CN107405681B (zh) * 2015-03-12 2020-12-22 赛峰航空器发动机 用于制造涡轮机部件、坯件以及最终部件的方法

Also Published As

Publication number Publication date
TW201129734A (en) 2011-09-01
JP2011173753A (ja) 2011-09-08

Similar Documents

Publication Publication Date Title
Jouini et al. Improved multicrystalline silicon ingot crystal quality through seed growth for high efficiency solar cells
JP5380442B2 (ja) 種結晶から鋳造シリコンを製造するための方法および装置
JP2008156166A (ja) シリコンインゴットの鋳造方法および切断方法
JP2017149641A (ja) 液冷式熱交換機
US9546436B2 (en) Polycrystalline silicon and method of casting the same
JP4664967B2 (ja) シリコン鋳造装置およびシリコン基板の製造方法
US9080814B2 (en) Continuous casting method of silicon ingot
JP2006273628A (ja) 多結晶シリコンインゴットの製造方法
WO2011104795A1 (ja) 多結晶シリコンウェーハ
CN110396719A (zh) 一种提高硅锭少子寿命的方法
JP2004196577A (ja) 多結晶シリコンの製造方法
JP2012106881A (ja) ｎ型多結晶シリコンウェーハ並びにｎ型多結晶シリコンインゴット及びその製造方法
JP2012056826A (ja) シリコンインゴットの電磁鋳造方法
JPH04342496A (ja) 太陽電池用多結晶シリコン鋳塊の製造方法
JP2004284892A (ja) 多結晶シリコンの製造方法
JP2012066970A (ja) シリコンインゴットの電磁鋳造方法
KR20120016591A (ko) 다결정 실리콘 웨이퍼 및 다결정 실리콘의 주조방법
JP2012017232A (ja) シリコンインゴットの連続鋳造方法
JPS5899115A (ja) 多結晶シリコンインゴツトの鋳造方法
WO2012011159A1 (ja) シリコンインゴットの連続鋳造方法
WO2011104796A1 (ja) 太陽電池用多結晶シリコン
JP6014336B2 (ja) シリコン鋳造用鋳型、シリコン鋳造方法、シリコン材料の製造方法および太陽電池の製造方法
JP2012035320A (ja) シリコンインゴットの連続鋳造装置および連続鋳造方法
JP2010095421A (ja) 多結晶シリコンの製造方法及び多結晶シリコンウェーハ
JP2012091964A (ja) 多結晶シリコンの製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10846463

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 10846463

Country of ref document: EP

Kind code of ref document: A1