WO2011083540A1 - Ｓｅｍを用いた欠陥検査方法及び装置 - Google Patents

Ｓｅｍを用いた欠陥検査方法及び装置 Download PDF

Info

Publication number
WO2011083540A1
WO2011083540A1 PCT/JP2010/007409 JP2010007409W WO2011083540A1 WO 2011083540 A1 WO2011083540 A1 WO 2011083540A1 JP 2010007409 W JP2010007409 W JP 2010007409W WO 2011083540 A1 WO2011083540 A1 WO 2011083540A1
Authority
WO
WIPO (PCT)
Prior art keywords
image
sem
defect
reference image
images
Prior art date
Application number
PCT/JP2010/007409
Other languages
English (en)
French (fr)
Inventor
高木　裕治
原田　実
亮 中垣
細谷　直樹
本田　敏文
大博 平井
Original Assignee
株式会社日立ハイテクノロジーズ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2010000629A external-priority patent/JP5622398B2/ja
Priority claimed from JP2010056912A external-priority patent/JP5341801B2/ja
Application filed by 株式会社日立ハイテクノロジーズ filed Critical 株式会社日立ハイテクノロジーズ
Priority to US13/520,210 priority Critical patent/US9390490B2/en
Priority to KR1020127017383A priority patent/KR101342203B1/ko
Publication of WO2011083540A1 publication Critical patent/WO2011083540A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G06T7/001—Industrial image inspection using an image reference approach
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N23/00—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00
    • G01N23/22—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material
    • G01N23/225—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material using electron or ion
    • G01N23/2255—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material using electron or ion using incident ion beams, e.g. proton beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/10—Image acquisition modality
    • G06T2207/10056—Microscopic image
    • G06T2207/10061—Microscopic image from scanning electron microscope
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/20—Special algorithmic details
    • G06T2207/20081—Training; Learning
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30148—Semiconductor; IC; Wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Definitions

  • the present invention relates to a semiconductor wafer inspection technique, and more particularly to a defect inspection method and apparatus using an SEM suitable for inspecting a defect of a pattern formed on a semiconductor wafer using a scanning electron microscope (SEM). It is.
  • the present invention relates to a comparative inspection at a predetermined position in the appearance inspection of a semiconductor wafer, and in particular, it is possible to generate a reference image that is effective when it is difficult to acquire a reference image used for the comparative inspection from a specific location. Regarding the method.
  • a defect inspection device is a device that quickly examines where a defect exists on a wafer by imaging the state of the wafer surface using optical means or an electron beam and automatically processing the image. .
  • the high speed is important, and therefore the amount of image data is reduced by increasing the pixel size of the acquired image as much as possible (that is, by reducing the resolution).
  • the defect observation apparatus is an apparatus used for acquiring and observing an image with a small pixel size (that is, high resolution) for each defect detected by the defect inspection apparatus.
  • Such defect observation apparatuses are currently put on the market by a plurality of manufacturers. Some of these apparatuses are equipped with a function of automatically classifying captured images to help identify the cause of the occurrence of a defect.
  • the defect observation apparatus has a function (ADR) for automatically capturing an image of a defect position detected by a defect inspection apparatus. : Automatic Defect Review) and a function for classifying the obtained images (ADC: Automatic Defect Classification).
  • ADR Automatic Defect Review
  • ADC Automatic Defect Classification
  • Patent Document 1 describes the structure of a review SEM, the functions and operation sequences of ADR and ADC, and the display method of acquired images and classification results.
  • High-resolution images captured with an electron microscope may be used to detect extremely fine defects in semiconductor appearance inspection.
  • inspection using an electron microscope does not achieve both ultra-fine defect detection and high-speed inspection. Therefore, fixed point observation (fixed point inspection) is performed in which inspection points in the chip are determined in advance, and the same inspection point of all or selected chips in the wafer is inspected. If this fixed point inspection is executed by image comparison with a reference image, high sensitivity inspection can be realized.
  • fixed point inspection using an electron microscope in the early stages of semiconductor process development, it is possible to obtain appearance information of defects that have occurred and information on the distribution of defect occurrences within the wafer surface. Can be performed efficiently.
  • Patent Document 2 discloses a comparative inspection method using a reference image as a fixed point observation method using an electron beam microscope.
  • Non-Patent Document 1 discloses a case of defect quantification using an inspection image as a fixed point observation method using an electron microscope.
  • the size of the defect to be inspected / observed is also made finer. If the design rule of the circuit pattern is several tens of nm or less, a proximity effect occurs between the light that exposes adjacent patterns, and a pattern having a desired shape cannot be exposed.
  • exposure is performed using a mask pattern that has been subjected to optical proximity correction (OPC).
  • OPC optical proximity correction
  • length measurement SEM Criti-cal Dimension SEM: CD-SEM
  • SEM scanning electron microscope
  • review SEM Review SEM
  • the length measurement SEM is used for the purpose of measuring pattern dimensions and pattern intervals from acquired SEM images, and is not suitable for pattern shape observation and defect detection.
  • the review SEM is an apparatus that acquires SEM images of defects using position information of defects detected by other inspection apparatuses, and observes / classifies defects, and observes the shape of a fine pattern targeted by the present invention. It is suitable for detecting defects.
  • One of the objects of the present invention is to provide a defect inspection / observation method and apparatus capable of performing observation of a fine pattern and inspection of a defect without reducing the throughput.
  • Patent Document 2 discloses a comparative inspection method using a reference image stored in advance as a fixed point observation method using an electron microscope, since it does not touch the above problem, a method for acquiring a reference image is disclosed. It has not been. For this reason, the method described in Patent Document 2 has a problem in that when no non-defective chip exists on the entire wafer surface, a reference image cannot be acquired and a comparative inspection cannot be performed.
  • Non-Patent Document 1 discloses a method for quantifying a defect image captured by image processing as a fixed point observation method using an electron beam microscope. However, no comparative inspection using a reference image is disclosed. For this reason, the method described in Non-Patent Document 1 has a problem that a high-sensitivity inspection capable of extracting fine defects cannot be performed.
  • the present invention provides a method for generating a reference image in a comparative inspection and a method for evaluating the generated reference image, thereby enabling the application of a comparative inspection in an inspection target in which no non-defective product exists, and performing a high-sensitivity inspection. It is an object of the present invention to provide an appearance inspection method and an appearance inspection apparatus that are realized.
  • SEM imaging a semiconductor wafer is scanned by deflecting an electron beam, and secondary electrons and reflected electrons generated from the wafer are acquired by a detector and imaged.
  • a plurality of dies are repeatedly arranged in a lattice pattern on the wafer, and since the same circuit pattern is formed on each die, in order to perform inspection, one of the corresponding portions of each die is used as an inspection image, A defect is detected by comparing another one as a reference image.
  • a plurality of memory cells are repeatedly arranged in a lattice pattern, and the same circuit pattern is formed in each memory cell.
  • a plurality of SEM images obtained by sequentially imaging a region of interest (ROI) determined in advance in each die with the SEM are stored in the storage means.
  • a reference image is created from the stored SEM image, and the reference image and the stored SEM image are sequentially compared to perform fixed point inspection or ROI inspection for detecting defects.
  • a scanning electron microscope means equipped with a table on which a sample on which a plurality of dies having the same shape pattern are formed is mounted and movable in a plane
  • Storage means for storing a SEM image of a sample obtained by imaging a sample placed on a table with a scanning electron microscope means, and an image for detecting defects on the sample by processing the SEM image of the sample stored in the storage means
  • Controlling the processing means, the input / output means for inputting the conditions for processing the SEM image of the sample by the image processing means, and outputting the processing results, the scanning electron microscope means, the storage means, the image processing means, and the input / output means
  • the control means controls the scanning electron microscope means to sequentially set a predetermined area for a plurality of dies formed on the sample.
  • a plurality of dies having patterns of the same shape formed on a sample using a scanning electron microscope means are set in advance.
  • the SEM images of the preset areas of a plurality of dies are sequentially acquired and the SEM images of the preset areas that are sequentially acquired are stored in the storage means, and the sequential acquisition is stored in the storage means.
  • a reference image is created using the SEM image of the preset area, and the reference image thus created is extracted and extracted by comparing with the sequentially obtained SEM image of the preset area stored in the storage means. The defect was made to be classified.
  • a plurality of dies having patterns of the same shape formed on a sample using scanning electron microscope means are set in advance.
  • the SEM images of the preset areas of the plurality of dies are sequentially acquired by sequentially capturing the captured areas, and the plurality of SEM images of the preset areas that are sequentially acquired are stored in the storage means and stored in the storage means.
  • a plurality of SEM images are processed to generate a histogram of feature amounts of the plurality of SEM images and displayed on the screen, and a range of SEM image feature amounts is set on the screen on which the histogram of the SEM image feature amounts is displayed,
  • a SEM image having a feature amount within a set range is selected from a plurality of SEM images stored in the storage means, and a reference image is created using the selected SEM image. Referring image compared to the predetermined area of the SEM image are sequentially acquired stored in the storage means to extract defects, it was to classify the extracted defect.
  • the present invention is an appearance inspection method for inspecting the appearance of a semiconductor wafer on which a plurality of chips are formed, and the observation positions of corresponding patterns formed to be the same as each other for the plurality of chips.
  • a step of generating an averaged image using the picked-up captured image, comparing the averaged image with information representing a circuit design corresponding to the captured image, and satisfying a predetermined condition A method for inspecting appearance, comprising: selecting a reference image; and comparing and inspecting the reference image and the captured image.
  • the step of imaging the same chip coordinate position of a plurality of chips fabricated on the wafer the step of comparing the captured image with a reference image, And evaluating the reference image generated from the captured image using circuit design information corresponding to the captured image.
  • the present invention also includes a step of imaging different positions of a plurality of chips formed on a semiconductor wafer, a step of comparing the captured image with a reference image, and a circuit design corresponding to the captured image. It is an inspection method including a step of evaluating the reference image generated from the captured image using information for each different position.
  • the present invention also includes a step of imaging different positions of a plurality of chips formed on a semiconductor wafer, a step of comparing the captured image with a reference image, and a circuit design corresponding to the captured image.
  • the inspection method includes a step of evaluating the reference image generated from the captured image using information for each position having the same circuit pattern.
  • the present invention also provides means for imaging the observation position of the corresponding pattern formed to be the same for each of the plurality of chips formed on the semiconductor wafer, and the captured image and the reference image Means for comparing data, input means for inputting information representing a circuit design corresponding to the captured image, and data converting means for converting data so as to compare the information representing the circuit design with the captured image.
  • An appearance inspection apparatus which compares the averaged image with information representing a circuit design corresponding to the captured image and a unit that generates an averaged image using the captured captured image, and sets a predetermined condition. And a means for selecting a satisfying image as the reference image.
  • the present invention it is possible to generate a reference image for executing a comparative inspection even when a non-defective chip at the initial stage of semiconductor development cannot be obtained. As a result, it is possible to grasp the occurrence state of defects by performing a highly sensitive comparative inspection, and it is possible to speed up the process condition determination.
  • FIG. 3 is a flowchart illustrating a procedure of a method for performing a fixed point inspection in the first embodiment. It is a figure which shows the process sequence of the defect detection using the average image in Example 1.
  • FIG. FIG. 10 is a diagram illustrating a processing procedure of a GP image creation method in Embodiment 2. It is a figure which shows the process sequence of the GP image production method which used the sum total of the difference in Example 2 as an index value. It is a figure explaining the concept of the reference image acquisition location in Example 2.
  • FIG. It is a figure which shows another example of the process sequence of the GP image creation method in Example 2.
  • FIG. 10 is a diagram for explaining an outlier removal processing procedure for each pixel in the second embodiment.
  • FIG. 10 is a diagram illustrating a reference image averaging process procedure according to the second embodiment.
  • FIG. 10 is a diagram illustrating a GUI for inputting a range in the second embodiment.
  • FIG. 10 is a diagram illustrating a GUI for setting an inspection region in advance in the second embodiment.
  • FIG. 10 is a diagram illustrating a GUI for setting an inspection area in the second embodiment.
  • FIG. 10 is a diagram illustrating a GUI for setting an inspection area in the second embodiment.
  • 6 is a flowchart showing a procedure of a method for performing a comparative inspection in Example 2.
  • FIG. 6 is a diagram illustrating a schematic configuration of a defect observation apparatus using an SEM in Example 3.
  • FIG. 10 is a diagram illustrating a processing procedure of a GP image creation method according to a third embodiment. It is a block diagram which shows the structure of the outline
  • FIG. It is a block diagram of Example 5 of this application. It is a figure which shows the arrangement
  • FIG. 10 is a second screen configuration diagram for generating a reference image. It is a standard image generation flow figure in the 2nd screen composition.
  • the defect observation apparatus includes an electron beam microscope 100, an A / D converter 110, a processing unit 111, a user interface unit 112, a storage unit 113, and an overall control unit 114.
  • the electron beam microscope 100 includes a table 102 that can move in a plane inside a housing 101, an electron beam source 104 that emits an electron beam 105, and a deflector that deflects the electron beam 105 emitted from the electron beam source 104.
  • 106 an electron lens 107 that adjusts the focus position of the electron beam 105, and a secondary electron 108 generated from the semiconductor wafer 103 irradiated with the electron beam 105 whose focus position is adjusted by the electron lens 107 is scanned by the deflector 106.
  • a detector 109 for detecting in synchronization with the deflection signal is provided. The secondary electrons detected by the detector 109 are converted into electric signals, further converted into digital image signals by the A / D converter 110, and input to the processing means 111 for image processing.
  • the overall control unit 114 drives the table 102 based on the position information of the inspection area on the semiconductor wafer 103 stored in advance in the storage unit 113 to inspect the inspection area on the semiconductor wafer 103. Is set to be within the observation field of view by the detector 109 of the electron beam microscope 100. Next, the overall control unit 114 controls the electron beam microscope 100 to acquire an alignment pattern image within this observation field of view, and calculates the position of the inspection region by comparing with a previously registered alignment pattern registration image. . Next, the calculated position of the inspection region is imaged by the electron beam microscope 100 to acquire an inspection region image, and a defect is extracted by comparison with a previously registered GP. Finally, the feature amount on the extracted defect image is extracted, and the defect is classified based on a preset rule. The extracted defect image and the result of classifying the defect are displayed on the screen 1121 of the user interface unit 112.
  • FIG. 2 shows an example of the procedure of a method for performing ROI inspection (Region Of Interest).
  • DOI Defect of Interest
  • ROI Specify Region of Interest (region of interest)
  • S203 an area including a pattern having the same shape as the designated DOI or an area identical to the ROI is sequentially imaged using the SEM, and a plurality of SEM images are acquired and stored together with the position information.
  • the information is stored in the means 113 (S203).
  • the processing means 111 performs an averaging process using a plurality of SEM images acquired in S203 and stored in the storage means 113. A GP image is created (S205). Next, the processing unit 111 sequentially compares and inspects the GP image and the plurality of images stored in the storage unit 113 to detect defect candidates (S206), and extracts defects from the detected defect candidates (S207).
  • the extracted defects are classified by type (S208), and the result is output (S209).
  • the wafer for which the SEM image has been acquired in S203 is unloaded from the review SEM while the processing unit 111 and the storage unit 113 are executing the steps S203 to S209, and the next wafer to be inspected is loaded.
  • the loaded wafer to be inspected is determined not to be the first wafer in S201, and the SEM image acquisition step in S203 is immediately executed.
  • the information on the inspection area set in S202 is used for SEM. An image is acquired and stored in the storage unit 113.
  • the SEM image of the region including the DOI specified in S201 or the ROI SEM image is sequentially acquired over the entire region of the wafer in step S202, and all the SEM images acquired in the storage means 113 are temporarily stored. Since the series of processing from S203 to S207 can be executed asynchronously with the acquisition of the SEM image using the stored image, the review SEM immediately follows the image of the inspection target area on the wafer. The same operation can be repeated by replacing the wafer with the other wafer, and the region including the DOI or the ROI can be observed and the defect can be extracted without reducing the throughput.
  • FIG. 2 the processing flow for skipping the steps S202 and S205 for the second and subsequent wafers has been described. However, since the processing after S205 is performed asynchronously with S203, the determination step of S204 is deleted. For the second and subsequent wafers, a GP image may be created in S205 for each wafer using the SEM image of each wafer. Also in this case, the region including the DOI or the ROI can be observed and the defect can be extracted without reducing the throughput.
  • image noise (hereinafter simply referred to as noise) is generated due to circuit noise or the like generated in the electro-optical engineering circuit. . Since the noise state is different between the inspection image and the reference image, a difference in noise is detected as false information when comparing the inspection and reference images. In order to suppress false alarms, it is necessary to lower the defect detection sensitivity, and the actual defect may be overlooked. In order to suppress false reports and prevent oversight of actual defects, it is necessary to reduce noise generated in an image. As semiconductor process nodes are miniaturized, it is required to detect finer defects, and there is an increasing need for reducing noise generated in images.
  • an average is calculated by using an image of a plurality of dies to create an average image, and this is used as a reference image to reduce noise generated in the reference image.
  • a plurality of dies 210 are repeatedly arranged in a lattice pattern on the wafer 209, and a reference image (SEM image) (1) 201 obtained by imaging a corresponding portion of each die with an SEM type wafer inspection apparatus, see There are an image (SEM image) (2) 202, a reference image (SEM image) (3) 203, and a reference image (SEM image) (4) 204.
  • the reference image (1) 201 has a narrow circuit pattern line width
  • the reference image (2) 202 and the reference image (3) 203 have a medium line width
  • the reference image (4) 204 has a large line width.
  • the corresponding luminance waveforms of the A-A ′ portion are a reference waveform (1) 211, a reference waveform (2) 212, a reference waveform (3) 213, and a reference waveform (4) 214, respectively.
  • An average image 206 is obtained by calculating the average of them (in FIG. 3, the case where the average image 206 is created by using four reference images (1) to (4) for easy understanding) will be described. Actually, however, an average image 206 is created using SEM images of all the dies on the wafer 209).
  • the averaging process is performed by obtaining the average value of the corresponding pixel values of each reference image to obtain the average image 206.
  • the luminance waveform in the B-B ′ portion is an average waveform 216.
  • the luminance waveform of the inspection image 205 and the B-B ′ portion obtained by imaging the corresponding part of the inspection die is the inspection waveform 215.
  • a difference image 207 is obtained by comparison inspection between the inspection image 205 and the average image 206, and a luminance waveform of the B-B ′ portion is a difference waveform 217.
  • the difference waveform 217 is compared with the threshold 220, and a difference waveform equal to or greater than the threshold is extracted as a defect.
  • the average image 206 is created by using the SEM images of all the dies on the wafer 209.
  • the shape of the pattern formed on each die is slightly different between the wafer peripheral portion and the central portion. Differences can occur.
  • an average image that is different between the wafer peripheral portion and the central portion that is, an average image for die inspection at the peripheral portion using only the die pattern at the wafer peripheral portion, and a die image near the wafer central portion.
  • Two types of average images that is, an average image for die inspection at the center portion, may be created using only the pattern of the center portion, and an intermediate portion is provided between the center portion and the peripheral portion of the wafer to provide each of the three regions. An inspection may be performed by creating an average image.
  • the average may be calculated from the reference image (1) 201 and the reference image (4) 204 which are regarded as abnormal values and removed.
  • the abnormal removal average image 208 is obtained.
  • the corresponding luminance waveform of the C-C ′ portion is an abnormal removal average waveform 218.
  • the average image 208 from which the abnormality has been removed can prevent the average image from deviating from the ideal image due to a sharp edge of the circuit pattern and variations in the edge cross-sectional shape.
  • an average image is created from a plurality of acquired SEM images and used as a reference image.
  • one image is extracted from the plurality of acquired SEM images, and the extracted image is used as a reference image. Also good.
  • the sharpness (edge sharpness) and pattern width of a plurality of acquired images can be evaluated, and an image closest to an ideal pattern (design pattern) can be selected as a reference image. .
  • the average image can be created relatively easily from the stored SEM image, so that the GP comparison inspection can be carried out relatively easily without performing complicated processing. .
  • an average image created using all SEM images or images excluding abnormal values is a GP image.
  • the average image 206 is not necessarily the same. It may not be an ideal image. In other words, if the signal at the edge of the pattern is rounded in the average image created from all SEM images, if the inspection image is a normal pattern image and the pattern edge is steep, this normal pattern is regarded as a defect. There is a possibility of being detected.
  • the abnormal removal average image 208 has a different line width. It may not be an image.
  • an average for each image is calculated for each pixel using an image history of a plurality of dies, and an ideal image is created.
  • noise generated in the reference image is reduced.
  • an ideal image is created by calculating an average excluding the abnormal value by regarding each pixel that the pixel value is outlier or far from the median value as an abnormal value.
  • the overall processing flow in the present embodiment is the same as the processing flow shown in FIG. 2 described in the implementation example 1, but the details of the GP203 image creation step in S203 are different.
  • FIG. 1 Corresponding portions of a plurality of dies on the wafer are picked up by the review SEM shown in FIG. 1 and a plurality of reference images.
  • FIG. 3 The reference image (3) 203 and the reference image (4) 204 are acquired and stored in the storage means 113.
  • the image stored in the storage unit 113 is called to the processing unit 111, and the processing unit 111 calculates an index value for each reference image.
  • the index value may be an image feature amount of the circuit pattern image included in each SEM image, for example, a line width of the circuit pattern.
  • the line widths corresponding to the respective reference images are a line width (1) 301, a line width (2) 302, a line width (3) 303, and a line width (4) 304, respectively.
  • a histogram 307 is calculated from the calculated index value and displayed on the GUI screen 1121 of the user interface unit 112. Although only four reference images, reference waveforms, and line widths are shown in the figure, reference images may be acquired for more dies, and the histogram 307 in FIG. 4 is an index value calculated for more dies. Represents the histogram.
  • the appropriate range 308 is a range of index values corresponding to a reference image suitable for use in creating a GP image. This is a reference image that the user has determined to be close to the ideal state from among a plurality of reference images.
  • the index value (2) 312 corresponding to the reference image (2) 202 is included in the appropriate range 308.
  • the range lower limit 309 is set, and similarly, the range upper limit 310 is set so that the index value (3) 313 corresponding to the reference image (3) 203 is included in the appropriate range 308. Yes.
  • a GP image 305 is created by selecting and averaging only the reference image corresponding to the appropriate input range 308, and the reference image (2) 202 and the reference image (3) 203 in the figure, and displayed on the GUI.
  • a corresponding luminance waveform of the C-C ′ portion is a GP waveform 315.
  • a GP difference image 306 is obtained, and the luminance waveform of the C-C ′ portion is a GP inspection waveform 316.
  • the luminance difference on the GP difference image 306 is reduced from the difference image 206 of the conventional method, and the false information is suppressed.
  • this index value may be, for example, the total sum of pixel value differences between each reference image and a normal image.
  • the concept of a GP image creation method using the sum of differences as an index value is shown in FIG.
  • the difference waveforms between each reference image and the normal image are the difference waveform (1) 501, the difference waveform (2) 502, the difference waveform (3) 503, and the difference waveform, respectively.
  • the sum of differences is calculated as the index value of each reference image.
  • a histogram 307 is calculated from the calculated index value and displayed on the GUI.
  • the user inputs an appropriate range 308 on the histogram 307.
  • the user adjusts the range upper limit 310 so that the index value (3) 513 corresponding to the reference image (3) 203 is included in the appropriate range 308.
  • a GP image 305 in which only the reference images corresponding to the input appropriate range 308 are selectively averaged is created and displayed on the GUI.
  • a GP difference image 306 is obtained by comparison inspection between the inspection image 205 and the created GP image 305, and a luminance waveform of the C-C ′ portion is a GP inspection waveform 316.
  • reference images may be obtained from multiple locations within one die.
  • An example of the concept of the reference image acquisition location is shown in FIG.
  • a plurality of identical patterns 601 may be arranged on each die 210 on the wafer 209.
  • a reference image (1) 201, a reference image (2) 202, a reference image (3) 203, and a reference image (4) 204 obtained by imaging corresponding portions of the same pattern 601 with the review SEM are obtained.
  • the corresponding luminance waveforms of the A-A ′ portion are a reference waveform (1) 211, a reference waveform (2) 212, a reference waveform (3) 213, and a reference waveform (4) 214, respectively.
  • the position of the same pattern may be obtained from the design information, the user may specify it by looking at the acquired image, or the acquired image may be processed to search for the same pattern.
  • FIG. 7 shows a case where an FEM (Focus Exposure Matrix) wafer created by changing the focal length and exposure degree in the lithography process of the semiconductor process is used. Corresponding portions of a plurality of dies on the FEM wafer are imaged by a review SEM, and in FIG. 7, reference images (1) 701, reference images (2) 702, reference images (3) 703, reference images (4) 704 is acquired.
  • FEM Fluorescence Matrix
  • This index value may be, for example, the amount of deviation at a location where the deviation between the circuit pattern shape of each reference image and the design shape 709 is large.
  • the divergence amounts of the reference images are the divergence amount (1) 711, the divergence amount (2) 712, the divergence amount (3) 713, and the divergence amount (4) 714, respectively.
  • a histogram 707 is calculated from the calculated index value and displayed on the GUI.
  • the user inputs an appropriate range 708 on the histogram 707.
  • the user adjusts the range upper limit 710 on the GUI screen 1121 of the user interface unit 112 so that the deviation amount (3) 713 corresponding to the reference image (3) 703 is included in the appropriate range 708.
  • a GP image 706 in which only the reference images corresponding to the input appropriate range 708 are selected and averaged is created and displayed on the GUI.
  • a divergence amount 715 at a location where the divergence is large is obtained by the shape comparison between the inspection image 705 and the created GP image 706.
  • the variation for each pixel of the selected reference image, or the difference between the maximum value and the minimum value may be added to the defect detection threshold at the time of inspection.
  • the defect detection threshold is high at a portion where the variation is large even between the selected reference images, and the generation of false information at that portion is suppressed.
  • the above-described index value may be calculated for each inspection image of each die at the time of inspection, and a correction value proportional to the index value may be added to the defect detection threshold at the time of inspection.
  • outliers may be removed for each pixel.
  • An example of the concept of outlier removal for each pixel is shown in FIG.
  • a histogram of luminance values is calculated for each pixel of the reference image (1) 201, the reference image (2) 202, the reference image (3) 203, and the reference image (4) 204.
  • the histogram 206 of pixels corresponding to the defective portion is A normal part 802 and a defective part 803 are separately plotted.
  • the defective portion may be removed as an outlier and selected and averaged to create a GP image 305 having no defect.
  • a GP difference image 306 is obtained by comparison inspection between the inspection image 205 and the generated GP image 305.
  • Reference waveform (1) 211, reference waveform (2) 212, reference waveform (3) 213, and reference waveform (4) 214 are basically the same.
  • Each waveform is sampled for each pixel size and converted into a digital image.
  • the phases of the waveforms are shifted from each other, the sampling positions between the waveforms are shifted. Therefore, when averaging the reference image, it is synthesized into one GP waveform in consideration of the phase shift.
  • each reference image there are a sampling point (1) 901, a sampling point (2) 902, a sampling point (3) 903, and a sampling point (4) 904, and when synthesizing into one GP waveform 905,
  • FIG. 10 shows an example of a GUI for the user to input an appropriate range on the histogram.
  • the wafer map 1003 displays a chip layout 1005 in which dies 1004 are arranged in a lattice pattern on the wafer.
  • the die 1006 used for GP creation is displayed in a different color.
  • a predetermined inspection area 1007 is displayed on each die.
  • an image acquisition button 1008 an image of the inspection area 1007 on the die 406 used for GP creation is acquired.
  • the image of the inspection area 1007 on the die 1006 used for GP creation is loaded. These images correspond to the aforementioned reference images.
  • An index value such as a line width, is calculated for each acquired reference image.
  • a histogram 307 calculated from the index values is displayed.
  • the inspection area 1008 blinks and is displayed. Also, the acquired image 1009 at the designated location is displayed, and the location 1010 corresponding to the index value of the image blinks on the histogram.
  • the user confirms the acquired image 1009 and determines whether or not it is appropriate to use it for GP creation. If it is determined to be appropriate, the appropriate button 1011 is clicked. If it is determined to be inappropriate, the inappropriate button 1012 is clicked. If it is determined as inappropriate, the range lower limit 309 is adjusted so that the corresponding location 1010 does not fall within the appropriate range 308. On the contrary, if it is determined to be appropriate, the corresponding location is adjusted to fall within the appropriate range 308.
  • the range upper limit 310 is also adjusted to determine an appropriate range 308.
  • the index value (1) 311 corresponding to the reference image (1) 201 is inappropriate and the index value (2) 312 corresponding to the reference image (1) 202 is appropriate, and the range lower limit 309 is in between. Adjusted.
  • the index value (3) 313 corresponding to the reference image (3) 203 is appropriate and the index value (4) 314 corresponding to the reference image (4) 204 is inappropriate, and the range upper limit 310 is adjusted during that time.
  • the user may adjust the range lower limit 309 and the range upper limit 310 by dragging them.
  • the appropriate inspection area 1013 corresponding to the reference image in the appropriate range 308 is displayed in black on the wafer map 1003.
  • the improper inspection area 1014 corresponding to the reference image not included in the appropriate range 308 is displayed in white.
  • a GP image 305 obtained by selectively averaging only the appropriate range 308 reference images determined in the above-described procedure is displayed.
  • the user sees the GP image 305 and clicks a save button 1016 if appropriate, and the GP image 305 is saved. If it is not appropriate to see the GP image 305, a cancel button 1017 is clicked, and the GP image 305 is cancelled.
  • the GP image creation is completed by the above procedure, the user clicks the end button 1018, and the GP image creation is finished.
  • the user clicks on the inspection tab 1019 on the GUI screen 1121 the state transitions to inspection processing.
  • FIG. 611 shows an example of the procedure for setting the inspection area 1007 in advance before the above-described GP creation.
  • the screen changes to the die map 1101.
  • an inspection position 1102 is displayed.
  • an image acquisition button 1008 an image around the inspection position 1102 is acquired, and an acquired image 1103 is displayed.
  • a region dragged by the user on the acquired image 1103 is displayed as a rectangular region 1104.
  • the registration button 1105 the coordinates of the rectangular area 1104 are set as the inspection area 1107.
  • FIG. 1107 Another example of the procedure for setting the inspection area 1107 is shown in FIG.
  • the circuit pattern has no repeatability. Therefore, it is necessary to pinpoint the inspection area on the acquired image. For example, the user drags and designates a small area such as a rectangular area C1203 on the acquired image 1103.
  • a plurality of inspection areas may exist on the acquired image.
  • the search button 1201 clicks the search button 1201 in a state where the rectangular area 1204 is set on the acquired image 1103, a similar circuit pattern is searched on the acquired image 1103 using the rectangular area 1204 as a template, and a similar circuit pattern is detected.
  • a rectangular area B1202 is displayed at the position where the change is made.
  • a method such as general pattern matching may be used for the pattern search.
  • FIG. 13 shows another example of the procedure for setting the inspection area when the reference images are acquired from a plurality of locations in the die as shown in FIG.
  • a reference image may be acquired from a corner portion of a memory area of a semiconductor wafer. Since there are a memory area (1) 1301, a memory area (2) 1302, a memory area (3) 1303, and a memory area (4) 1304 on the die map 1101, there are a plurality of corner portions of the memory area having the same pattern. . For example, when the user clicks the upper left corner of the memory area (1) 1301 as the position to be inspected, the inspection position (1) 1311 is displayed.
  • the inspection position duplication button 1305 When the user clicks the inspection position duplication button 1305, the inspection position (2) 1312, the inspection position (3) 1313, and the inspection position (4) 1314 are displayed in the upper left corner of each memory area.
  • the position of the memory area may be obtained from design information, for example.
  • the area is displayed as a rectangular area 1306.
  • the coordinates of the rectangular area 1306 are set as the inspection area.
  • FIG. 14 shows an example of the procedure of a comparative inspection method using a GP image appropriately set as a detailed step of the GP image creation step S204 in the inspection flow described in FIG.
  • the index value (for example, pattern dimension) of each reference image having the same pattern as the inspection image acquired in the SEM image acquisition step of S202 in FIG. 2 and stored in the storage unit 113 is calculated to calculate its histogram.
  • S1401 a histogram is displayed on the display screen 1121 (S1402).
  • S1403 an appropriate range corresponding to 308 in FIG. 3 or 708 in FIG. 7 is input on the histogram (S1403).
  • an average image (GP image) obtained by selecting and averaging only the reference images corresponding to the input range is created (S1404), and the created GP image is displayed on the display screen 1121 (S1405). This completes the GP image creation step S203, and then executes the GP comparison inspection step of S204 in FIG.
  • the present embodiment even when the circuit pattern variation is large, it is possible to perform an inspection with suppressed false information by a comparative inspection using an appropriately set average image.
  • FIG. 15 shows another embodiment of the configuration of the defect observation apparatus (defect review SEM apparatus) using the SEM in the present embodiment.
  • the defect observation apparatus of FIG. 15 is obtained by adding a pair of backscattered electron detectors 1501 to the configuration of the defect observation apparatus of FIG.
  • the pair of backscattered electron detectors 1501 are installed in different directions, and preferably installed in a point-symmetrical relationship with respect to the irradiation position of the beam (hereinafter referred to as the left backscattered electron detector (backscattered electron detector L). ), Right side backscattered electron detector (backscattered electron detector R)).
  • backscattered electron detector L left backscattered electron detector
  • R Right side backscattered electron detector
  • the electron beam microscope 100 includes a table 102 that can move in a plane inside a housing 101, an electron beam source 104 that emits an electron beam 105, and a deflector that deflects the electron beam 105 emitted from the electron beam source 104.
  • 106 an electron lens 107 that adjusts the focus position of the electron beam 105, and a secondary electron 108 generated from the semiconductor wafer 103 irradiated with the electron beam 105 whose focus position is adjusted by the electron lens 107 is scanned by the deflector 106.
  • a detector 109 for detecting in synchronization with the deflection signal is provided.
  • the secondary electrons detected by the detector 109 and the backscattered electrons 1502 detected by the backscattered electron detectors 1501L and 1501R are converted into electrical signals, and then converted into digital image signals by the A / D converter 110.
  • the image is input to the processing means 111 and processed.
  • the overall control unit 114 drives the table 102 based on the position information of the inspection area on the semiconductor wafer 103 stored in advance in the storage unit 113 to inspect the inspection area on the semiconductor wafer 103. Is set to be within the observation field of view by the detector 109 of the electron beam microscope 100. Next, the overall control unit 114 controls the electron beam microscope 100 to acquire an alignment pattern image within this observation field of view, and calculates the position of the inspection region by comparing with a previously registered alignment pattern registration image. . Next, the calculated position of the inspection region is imaged by the electron beam microscope 100 to obtain a secondary electron image and a reflected electron image of the inspection region, and a defect is extracted by comparison with a previously registered GP. Finally, the feature amount on the extracted defect image is extracted, and the defect is classified based on a preset rule.
  • the strength of the detected intensity depends on the relationship between the direction in which the backscattered electrons are detected by the detector and the normal direction of the target surface irradiated with the electrons. Therefore, since the gradient of the surface of the object can be estimated based on the distribution of the reflected electron intensity, the shape can be easily estimated. Therefore, the index value calculated from the image may be the shape of the object, for example, the height of the circuit pattern.
  • FIG. 16 shows the processing procedure of the GP image creation method according to this configuration.
  • a corresponding image of a plurality of dies on the wafer is picked up by a review SEM and a reference image made up of two backscattered electron images detected by backscattered electron detectors 1501L and 1501R, which is detected by backscattered electron detector 1501L in the figure.
  • R (1) 1611, reference image R (2) 1612, reference image R (3) 1613, and reference image R (4) 1614 are acquired.
  • the acquired image is stored in the storage unit 113.
  • the index value is calculated for each reference image stored in the storage means 113.
  • This index value may be, for example, the height obtained from the estimated shape of the circuit pattern.
  • the height corresponding to each reference image is height (1) 1621, height (2) 1622, height (3) 1623, and height (4) 1624, respectively.
  • a histogram 307 is calculated from the calculated index value and displayed on the GUI. Although only four reference images, reference waveforms, and line widths are shown in the figure, reference images may be acquired for more dies, and the histogram 307 in the figure shows index values calculated for more dies. Represents a histogram.
  • the appropriate range 308 is a range of index values corresponding to a reference image suitable for use in creating a GP image.
  • This is an index value (2) 312 corresponding to a reference image that the user has determined to be close to the ideal state from among a plurality of reference images, for example, reference image L (2) 1602 and reference image R (2) 1612 in the figure. Is adjusted within the appropriate range 308 by the user.
  • the user adjusts the range upper limit 310 so that the index value (3) 313 corresponding to the reference image L (3) 1603 and the reference image R (3) 1613 is included in the appropriate range 308.
  • a GP image L1606 and a GP image R1616 obtained by selectively averaging are generated and displayed on the GUI. By displaying on the GUI, the user can confirm the validity of the GP image L1606 and the GP image R1616.
  • the GP difference image L1607 and the GP difference image R1617 are obtained by the comparison inspection between the inspection image L1605 and the inspection image R1615 and the created GP image L1606 and GP image R1616. Image processing is performed on the difference image to detect defects.
  • FIG. 1 An example in which the present invention is applied to an inspection apparatus using an SEM will be described.
  • An example of the configuration of the inspection apparatus according to this embodiment is shown in FIG.
  • an image obtained by imaging a semiconductor wafer with an operation type electron microscope is processed by an image processing circuit to determine a defect.
  • the main configuration of the apparatus is an electron beam source 1701 that generates an electron beam 1702, a deflector 1703 that deflects the electron beam 1702 from the electron beam source 1701 in the X direction, and an objective that converges the electron beam 1702 on the semiconductor wafer 1705.
  • An image processing circuit 1710 composed of a plurality of processors determined as defect candidates and an electric circuit such as an FPGA, and an electron beam 1701, a deflector 1702, an objective lens 1704, a detector 1708, a stage 1706, and the like, a detection condition control unit 1711 that controls a part related to image formation, an image processing control unit 1712 that controls an image processing circuit, and An overall control unit 1713 that controls the entire system, a data storage unit 1714 that stores inspection conditions and inspection images, and a user interface unit 1715 that displays inspection images on a GUI screen 401 are configured. It is connected so that data can be exchanged as needed.
  • the electron beam 1702 emitted from the electron beam source 1701 has a constant period in the X direction by the deflector 1703. , Repeatedly deflected by the objective lens, and focused on the surface of the semiconductor wafer 1705 moving at a constant speed in the Y direction by the stage 1706, and scanned in synchronization with the movement in the Y direction by the stage 1706. .
  • Secondary electrons (including reflected electrons) 1707 generated from the semiconductor wafer 1705 irradiated and scanned with the electron beam 1702 in this way are detected by a detector 1708 and converted into a digital signal by an A / D converter 1709.
  • An inspection image is obtained, and image processing is performed by the image processing circuit 1710 to extract a difference from the reference image stored in the inspection image, thereby detecting a defect.
  • FIG. 18 shows the overall configuration of the inspection apparatus used in the fifth embodiment.
  • the SEM apparatus main body 10-a includes the following electron optical system and detection system.
  • Reference numeral 101-a denotes an electron source which emits an electron beam 100-a.
  • the emitted electron beam 100-a passes through the electron lenses 102-a and 103-a, and astigmatism and misalignment are corrected by the electron beam axis adjuster 104-a.
  • Reference numerals 105-a and 106-a denote two-stage deflectors that deflect the electron beam 100-a and control the position where the electron beam 100-a is irradiated.
  • the deflected electron beam 100-a is converged by the objective lens 107-a and applied to the imaging target area 109-a of the wafer 108-a. Secondary electrons and reflected electrons from the irradiated electron beam 100-a are emitted from the imaging target region 109-a, and the secondary electrons and the reflected electrons are reflected by the reflecting plate 110- having a primary electron beam passage hole 110′-a. Secondary electrons generated by collision with a are detected by the electron detector 111-a.
  • Secondary electrons and reflected electrons detected by the detector 111-a are converted into digital signals by the A / D converter 112-a of the image signal processing system indicated by 127-a and stored in the memory 114-a. .
  • An adder circuit 113-a may be disposed between the A / D converter and the memory. The addition circuit 113-a calculates the addition average (frame addition) of detection signals obtained at the same beam irradiation position when raster scanning the electron beam 100-a on the imaging target region 109-a. , Shot noise can be reduced, and an image with a high S / N can be obtained.
  • Reference numeral 115-a denotes an image processing unit, which performs extraction of an abnormal portion, measurement of the size of the extracted abnormal portion, calculation of an appearance characteristic of the abnormal portion, and the like using an image stored in the memory 114-a.
  • data representing a circuit design or data obtained by converting the data can be input to the image processing unit 115-a.
  • the image processing unit 115-a has a function of obtaining an imaging position shift correction at the time of SEM imaging by matching an SEM image with data representing a circuit design or data converted from the SEM image. Specifically, as this method, a method of calculating the position where the maximum normalized correlation value is obtained as a position where the design data and the data representing the circuit design are matched can be used. You may use.
  • Reference numeral 116-a denotes an XY stage.
  • the wafer 108-a placed on the XY stage is moved so that an image can be taken at an arbitrary position on the wafer 108-a.
  • Reference numeral 117-a denotes a secondary storage device that can store an image stored in the memory 114-a.
  • the abnormal portion of the inspection target area 109-a obtained by image processing and the appearance feature of the abnormal portion can be stored in the memory 114-a.
  • a computer terminal 118-a can display an image stored in the secondary storage device 117-a or the memory 114-a.
  • the user inputs to the terminal 118-a to control and set various operations such as the SEM apparatus main body 10-a, the image processing system 127-a, and the overall control system 119-a described later shown in FIG. It can be performed.
  • 119-a is an overall control system
  • 120-a is a current amount control unit of the electron source 101-a of the electron beam 100-a
  • 121-a is a deflection control unit for controlling the deflectors 105-a and 106-a
  • 122-a is an electronic lens control unit that controls the electron lenses 102-a, 103-a, 104-a, and 107-a
  • 123-a is a stage control unit that controls the field of view movement due to the movement of the XY stage 116-a.
  • 124-a are sequence control units for controlling the entire inspection sequence.
  • Reference numeral 126-a denotes a data input unit, to which data representing the coordinates of the inspection target region 109-a and the circuit design to be compared with the SEM image are input.
  • a data conversion unit 125-a performs data conversion so that the data representing the circuit design can be easily compared with the SEM image. Note that the terminal 118-a may be used as the data input unit 126-a.
  • FIG. 19 shows a top view of the wafer to be inspected.
  • a large number of chips formed so as to have the same circuit pattern are arranged in a lattice pattern.
  • Each chip can be specified by a row and a column number as shown in FIG.
  • a chip 30-a shown in FIG. 20 is an enlargement of one of the many chips shown in FIG.
  • the observation position 31-a is designated by chip coordinates having an origin at the lower left of the chip, for example. Wafer coordinates, which are the positions on the wafer at the observation position 31-a, are determined from the chip row and column numbers and the chip coordinates.
  • the observation position in the chip 30-a is not limited to one point, and a plurality of points formed in the chip so as to have the same pattern may be used.
  • FIG. 21 shows a captured image at the observation position 31-a in FIG. 20, and represents a line-and-space in the vertical direction.
  • FIG. 21 is an example of a captured image, and the pattern to be captured is not limited to this.
  • the image of the same chip coordinate of different chips on the same wafer is taken and inspected, or the image of the same chip coordinate of a plurality of predetermined chips is taken across the plurality of wafers and inspected. Is called fixed point observation or fixed point inspection.
  • FIG. 22 is a diagram showing an outline of the defect area extraction processing required when performing inspection by image processing.
  • a fixed point observation image 50-a obtained by fixed point observation is a captured image at the fixed point observation position shown in FIG. However, a defect 54-a occurs at the fixed point observation position in FIG. 22, and the fixed point observation image 50-a shows a state in which the defect 54-a is captured. Extraction of a defective area in the fixed-point observation image 50-a is performed, for example, by differential processing with respect to the reference image 51-a that does not include a defect.
  • a defect area image 52-a is generated by binarizing the image subjected to the difference processing with an appropriate threshold value, and a defect area 53-a is obtained. The defect is quantified using the image feature of the area on the fixed point observation image 50-a corresponding to the defect area 53-a.
  • the wafer 108-a is loaded onto the stage 116-a of the SEM apparatus main body 10-a, and the wafer coordinate and the coordinate system of the stage 116-a are associated with each other using the alignment mark on the wafer (S600-a).
  • the chip coordinates of the fixed point observation position and the chip for performing the fixed point observation are designated (S601-a). Thereafter, necessary input is performed through the user terminal 118-a. Note that the order of step S600-a and step S601-a may be reversed.
  • a reference image is designated (S602-a).
  • the reference image is specified by further specifying a reference chip from the specified chips, positioning the stage 116-a so that the fixed point observation position of the reference chip becomes the imaging target region 109-a, This is executed by capturing the reference image 51-a.
  • the reference image is stored in the memory 114-a or the secondary storage device 117-a, and is reused when executing the differential process for extracting the defective area shown in FIG.
  • a reference image may be set for each point, or a reference image may be set by grouping for each shape of a circuit pattern to be imaged. Can be set as appropriate.
  • S603-a to S607-a are performed for each chip designated in S601-a, and this is repeated until the last designated chip.
  • the stage 116-a is positioned so that the fixed point observation position of the designated chip becomes the imaging target area 109-a (S603-a).
  • the fixed point observation image 50-a is captured and stored in the memory 114-a (S604-a).
  • the defect area extraction processing (S605-a)
  • the fixed point observation image 50-a stored in the memory 114-a and the reference image 51-a stored in the memory 114-a or the secondary storage device 117-a are used.
  • the difference processing of both images is executed by the image processing unit 115-a.
  • the defective area image 52-a obtained as a result of the difference processing is stored in the memory 114-a.
  • the image processing unit 115-a calculates the image feature of the area on the fixed point observation image 50-a corresponding to the defect area 53-a.
  • the defect is quantified (S606-a).
  • the process returns to S603-a (S607-a). If there is no chip for the next fixed point observation, the wafer is unloaded from the stage 116-a of the SEM apparatus 10-a (S608-a).
  • step S608-a may be skipped and the subsequent processing may be performed while the wafer is held in the apparatus.
  • the defect quantitative value calculated at each fixed point observation position is output to the user terminal 118-a and the process ends (S609-a).
  • the output method is fixed point observation for the wafer and chip diagram shown in FIG. 19 for each fixed point observation position in the chip or for each group of fixed point observation positions having the same circuit pattern shape in the chip. It is conceivable to display a figure called a wafer map that displays the defect quantitative value of the chip that has been subjected to pseudo color according to the value, or to display a histogram for the defect quantitative value.
  • FIG. 19 the output method is fixed point observation for the wafer and chip diagram shown in FIG. 19 for each fixed point observation position in the chip or for each group of fixed point observation positions having the same circuit pattern shape in the chip. It is conceivable to display a figure called a wafer map that displays the defect quantitative value of the chip that has been subjected to pseudo color according to the value,
  • the predetermined chip coordinate of a predetermined chip is determined. Images may be taken and inspected over a plurality of wafers. In this case, for each fixed point observation position in the chip, or for each group of fixed point observation positions having the same circuit pattern shape in the chip, a transition diagram of defect quantitative values over a plurality of wafers of the same chip is shown, or It is conceivable to show a transition diagram of defect quantitative values over a plurality of wafers of chips included in an arbitrary region of the wafer, or to simultaneously display the above-described wafer map over a plurality of wafers.
  • the display content may be stored in the memory 114-a or the secondary storage device 117-a so that it can be reproduced later.
  • FIG. 24 is a diagram schematically showing a state in which images are taken at fixed point observation positions in N chips.
  • the non-defective product does not exist in any place, and the defect does not occur uniquely, and the appearance position and the appearance of the generated defect such as the black defect 70-a and the white defect 71-a change depending on the place. . Since there is no non-defective chip, a reference image cannot be obtained from one place for one pattern.
  • FIG. 25 shows a procedure for creating a reference image by capturing images at a plurality of fixed point observation positions for one circuit pattern shape.
  • a circuit design image is input (S800-a).
  • FIG. 26 shows a circuit design image corresponding to the fixed point observation image shown in FIG. 24 as an example.
  • the circuit design image is an image for identifying a layer such as a wiring or a ground, and the correspondence between image coordinates on the circuit design image and the layer can be known.
  • the circuit design image may be generated from the design data of the circuit design, may be generated from a line drawing representing the circuit design by manual input based on the fixed point observation image, or one or more fixed point observation images are added to the image Then, a line drawing representing a circuit design may be generated by image processing such as extracting a circuit pattern edge after binarization with an appropriate threshold value.
  • a method for inputting a line drawing representing a circuit design by manual input based on a fixed point observation image the fixed point observation image is displayed on the display of the computer terminal 118-a in FIG. 18, and the edge position of the circuit pattern on the image is displayed on the screen.
  • the process proceeds to step S804-a described later. If there is an already generated averaged image in the second and subsequent chips (N ⁇ 2), the averaged image is updated after alignment with the fixed point observation image (S803-a).
  • the averaged image is an averaged image obtained by adding pixel values for each pixel in a simple case.
  • the averaged image may be used to proceed to step S803-a from the first chip.
  • step S804-a the standard deviation value (variation) of the pixel value of the averaged image is calculated for each region indicated by each layer indicated in the circuit design image, and determined in units of each layer in step S805-a.
  • the calculated threshold value is compared with the calculated standard deviation value. If the standard deviation value is within the threshold value in all the layers, the process ends (S807-a). Otherwise, the next chip image is further displayed. Imaging is performed, and steps S802-a to S805-a are repeated.
  • the fixed point observation image for generating the reference image shows a flow of sequentially capturing images. However, first, all or a plurality of fixed point observation images are captured, and then an image for generating the reference image is selected. May be.
  • the processing procedure will be described with reference to FIGS.
  • the chip coordinates of the fixed point observation position and the chip for performing the fixed point observation are designated (S1001-a). These designations are made from the user terminal 118-a.
  • the wafer 108-a is loaded on the stage 116-a of the SEM apparatus main body 10-a, and the wafer coordinate and the coordinate system of the stage 116-a are associated with each other using the alignment mark on the wafer (S1002-a). ).
  • the order of step S1000-a and step S1001-a may be reversed. Thereafter, S1003-a to S1005-a are repeated for the chip specified in S1001-a.
  • the stage 116-a is positioned so that the fixed point observation position of the designated chip becomes the imaging target area 109-a (S1003-a). Subsequently, the fixed point observation image 50-a is captured and stored in the memory 114-a (S1004-a). If there is still a chip for fixed point observation, the process returns to S1003-a (S1005-a). If there is no chip for the next fixed point observation, the wafer is unloaded from the stage 116-a of the SEM apparatus 10-a (S1006-a). Step S1006-a may be skipped and the subsequent processing may be performed while the wafer is held in the apparatus.
  • step 1007-a one or a plurality of images for generating a reference image are selected from a plurality of captured fixed point observation images.
  • step S1008-a a reference image is generated and stored in the memory 114-a. To do. A method for selecting a fixed point observation image and a method for generating a reference image using the selected fixed point observation image will be described later with reference to FIGS.
  • the image processing unit 115-a executes the difference processing between both images using all the fixed-point observation images stored in the memory 114-a and the reference image stored in the memory 114-a. .
  • the defective area image obtained as a result of the difference processing is stored in the memory 114-a.
  • the image feature of the area on the fixed point observation image corresponding to the defect area is calculated by the image processing unit 115-a, and the defect is quantified (S1009-a). ). Finally, the defect quantitative value calculated at each fixed point observation position is output to the user terminal 118-a and the process ends (S1010-a). The output method is as described above.
  • FIG. 28 is a diagram showing a first screen configuration for selecting all fixed point observation images from the fixed point observation images obtained by capturing the images for generating the reference image, and 1100-a indicates the screen.
  • Reference numeral 1101-a denotes an area for displaying a captured fixed point observation image.
  • an image surrounded by a thick line indicates a fixed-point observation image that is instructed to be used for generating an averaged image. Instructed.
  • Reference numeral 1102-a denotes a circuit design image corresponding to the fixed point observation image, which may be generated from the circuit design data, may be manually input by the operator based on the fixed point observation image, or based on the fixed point observation image. Alternatively, it may be generated by image processing. 1102-a can be used to confirm in what layer region the fixed-point observation image is processed in order to generate a reference image.
  • 1103-a is an averaged image generated from one or more fixed-point observation images selected within 1101-a.
  • Reference numeral 1104-a denotes a numerical display area for displaying the standard deviation of the averaged image of each layer and the threshold value determined for each layer.
  • FIG. 29 shows a flow for generating a reference image using the screen shown in FIG.
  • a circuit design image is input (S1200-a), and a fixed point observation image is selected from a plurality of fixed point observation images stored in the memory 114-a (S1202-a).
  • step S1204-a the standard deviation value of the pixel value of the averaged image is calculated for each region indicated by each layer indicated in the circuit design image, and in step S1205-a, the averaged image is displayed as 1103-a in FIG.
  • the standard deviation of the averaged image of each layer and the threshold value determined in each layer are displayed in 1104-a of FIG. 28 (S1206-a).
  • the operator displays the averaged image displayed in 1103-a and the averaged image generated with reference to the standard deviation of the averaged image of each layer displayed in 1104-a and the threshold value defined in each layer. It is determined whether or not to use the reference image, and it is determined whether or not to end the processing (S1207-a).
  • step S1202-a the selected fixed point observation image can be excluded from the selection target simultaneously with the selection of the fixed point observation image, and the optimum fixed point observation image for generating an appropriate reference image can be selected. Like that. If the operator determines in step S1207-a that the relationship between the averaged image or the standard deviation of the averaged image of each layer and the threshold value determined in each layer is appropriate, the process proceeds to step S1209-a. Then, the generated averaged image is set as a reference image, and the process is terminated (S1210-a).
  • FIG. 1301-a displayed on the screen 1300-a is an area for displaying a captured fixed point observation image.
  • the image indicated by the bold line is a fixed-point observation image that is instructed to be used for generating an averaged image, and the operator clicks on the selected image.
  • Indicated by 1303-a is a circuit design image corresponding to the fixed point observation image, which may be generated from the circuit design data, may be manually input by the operator based on the fixed point observation image, or based on the fixed point observation image. Alternatively, it may be generated by image processing. 1303-a can be used to confirm what layer region the fixed-point observation image is processed in order to generate an averaged image.
  • 1304-a is an averaged image generated from one or more fixed-point observation images selected from a plurality of fixed-point observation images in 1301-a.
  • 1302-a is an area for displaying an image showing the result of extracting the defect area using the fixed point observation image displayed on 1301-a and the averaged image, and is displayed at the same position of 1301-a and 1302-a.
  • step S609-a of FIG. 23 The information described in step S609-a of FIG. 23 is output to the wafer map indicated by 1305-a.
  • Reference numeral 1306-a denotes a numerical display area for displaying the standard deviation of the averaged image of each layer and the threshold value determined for each layer.
  • FIG. 31 shows a flow for generating a reference image using the screen shown in FIG.
  • a circuit design image is input (S1400-a), and a fixed point observation image is selected (S1402-a).
  • the standard deviation value of the pixel value of the averaged image is calculated for each region indicated by each layer indicated in the circuit design image.
  • the averaged image is converted into 1304-a in FIG.
  • the standard deviation of the averaged image of each layer and the threshold value determined in each layer are displayed on 1306-a in FIG. 30 (S1406-a).
  • a defect area image is generated from each fixed-point observation image using the averaged image and displayed on 1302-a (S1407-a).
  • the operator can display the averaged image displayed on 1304-a or the relationship between the standard deviation of the averaged image of each layer displayed on 1306-a and the threshold value determined on each layer, or displayed on 1302-a. It is determined whether or not the averaged image generated with reference to the defect area image as a reference is used as a reference image (S1408-a). If a fixed point observation image is additionally selected, the process returns to step S1402-a, and step S1402 is performed.
  • step S1402-a the selected fixed point observation image can be removed from the selection target simultaneously with the selection of the fixed point observation image, and the optimum fixed point observation image for generating an appropriate reference image can be selected.
  • the operator determines that the averaged image or the relationship between the standard deviation of the averaged image of each layer and the threshold value determined for each layer, or that the defect area image is appropriate
  • step S1410-a the generated averaged image is set as a reference image, and the process ends (S1411-a). According to the reference image generation method based on the screen configuration shown in FIG.
  • the processing in the fixed point observation image is further intuitively performed by comparing the defect area image with the defect area image.
  • the wafer map cannot be created unless the reference image is determined, and the wafer map is also updated sequentially, so that the outline of the defect occurrence status can be known quickly.
  • the threshold value shown in S805-a of FIG. 25 will be described.
  • a fixed value may be set in advance for each layer, or a method of automatically determining from a captured image may be used.
  • An example of a method for automatically determining the threshold value from the captured image will be described below.
  • a grid for subdividing the image is set. The grid is not uniformly applied to the image, but is set for each layer, and the size of the grid is adjusted so that no grid crosses the layers.
  • N fixed-point observation images that have already been captured, and there are M lattices belonging to a certain layer, and the following description will focus on one layer.
  • the standard deviation value of the pixel value in the lattice is calculated for each of N fixed-point observation images for M lattices. As a result, N ⁇ M standard deviation values are obtained.
  • the maximum value A (%) considered as the ratio of the normal region to the area of the layer of interest can be input and set from, for example, the computer terminal 118-a of FIG. 18, and the obtained N * M standard deviation values are arranged in ascending order, and the ((N * M) * A / 100) th standard deviation value (rounded down to the nearest decimal point) from the beginning is set as a threshold value in the equal layer.
  • the threshold value TH for the standard deviation value for determination as the reference image can be obtained. According to this method, it is possible to generate an averaged image of each lattice by selecting one having N standard deviation values or less from the N lattice images in each lattice.
  • DESCRIPTION OF SYMBOLS 100 Electron beam microscope, 101 ... Case, 102 ... Table, 103 ... Semiconductor wafer, 104 ... Electron beam source, 105 ... Electron beam, 106 ... Deflector, 107 ... Electron lens, 110 ... A / D converter, DESCRIPTION OF SYMBOLS 111 ... Processing means, 112 ... User interface part, 113 ... Memory
  • a / D converter 1310 ... image processing circuit, 1311 ... detection condition control unit, 1312 ... image processing control unit, 1313 ... overall control unit, 1314 ... data storage , 1315... User interface unit, 10-a... SEM apparatus main body, 100-a... Electron beam, 101-a. 102-a ... electron lens, 103-a ... electron lens, 104-a ... electron beam axis adjuster, 105-a ... deflector, 106-a ... deflector, 107-a ... objective lens, 108-a ... Wafer, 109-a ... imaging target area, 110-a ... reflector, 110'-a ... primary electron beam passage hole, 111-a ... electron detector, 112-a ...
  • a / D converter, 113-a ... addition Circuit 114-a Memory 115-a Image processing unit 116-a XY stage 117-a Secondary storage 118-a Computer terminal 119-a Overall control system 120-a ... Current amount control unit, 121-a ... Deflection control unit, 122-a ... Electronic lens control unit, 123-a ... Stage control unit, 124-a ... Sequence control unit, 125-a ... Data conversion unit, 126-a ... data input unit, 127-a ... image signal processing system, 30-a ... chip, 31-a ... observation position, 50-a ... fixed point observation image, 51-a ... reference image, 52-a ... defective area image, 53-a ... defective area, 1100-a ...

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Analysing Materials By The Use Of Radiation (AREA)
  • Chemical & Material Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Biochemistry (AREA)
  • Analytical Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)

Abstract

レビューＳＥＭを用いて回路パターンを定点観察する場合に、観察する回路パターンのばらつきが大きい場合でも、虚報の発生を抑えて安定した検査を行えるようにする。 レビューＳＥＭを用いて所定の回路パターンを順次撮像してえたＳＥＭ画像を記憶手段に記憶し、この記憶したＳＥＭ画像の中から設定した条件に適合する画像を選択し平均化して平均画像（ＧＰ画像）を作成し、このＧＰ画像を用いたＧＰ比較によりパターン検査を行うことにより、回路パターンのばらつきが大きい場合でも虚報の発生をおさえた検査を可能にした。

Description

ＳＥＭを用いた欠陥検査方法及び装置
　本発明は、半導体ウェハの検査技術に関し、特に走査型電子顕微鏡（ＳＥＭ）を用いて半導体ウェハ上に形成されたパターンの欠陥を検査するのに適したＳＥＭを用いた欠陥検査方法及び装置に関するものである。
　また、本発明は半導体ウェーハの外観検査において予め定められた位置における比較検査に関するものであり、特に比較検査に用いる基準画像を特定の場所から取得するのが困難な場合に有効な基準画像の生成方法に関する。
　半導体ウェハに形成される回路パターンの微細化が進むにつれ、その製造工程で発生する欠陥が製品歩留まりに与える影響は大きくなってきており、製造段階においてそのような欠陥が発生しないように管理することはますます重要となっている。現在、半導体ウェハの製造現場では、一般的に、欠陥検査装置と欠陥観察装置とを用いて歩留り対策を行っている。欠陥検査装置とは、光学的な手段もしくは電子線を用いてウェハ表面の状態を画像化しその画像を自動処理することで、ウェハ上のどの位置に欠陥が存在するかを高速に調べるものである。このような欠陥検査装置では、その高速性が重要であるため、可能な限り取得する画像の画素サイズを大きく（つまり低解像度化）することによる画像データ量の削減を行っており、多くの場合、検出した低解像度の画像からは欠陥の存在は確認できても、その欠陥の種類を詳細に判別することはできない。
　一方、欠陥観察装置（レビュー装置）とは、欠陥検査装置によって検出された各欠陥について、画素サイズを小さくした状態で（つまり解像度の高い）画像を取得し観察するために用いられる装置である。このような欠陥観察装置は、現在、複数のメーカより市場に投入されている。それらの装置には、欠陥発生原因を特定するのに役立てる為、撮像した画像を自動で分類する機能を搭載するものもある。
　益々微細化が進む半導体製造プロセスにおいては、その欠陥サイズが数十ナノメートルのオーダに達していることもあり、欠陥の観察や分類のためには、ナノメートルオーダの分解能が必要になる。そのため、近年は、走査型電子顕微鏡を用いた欠陥観察装置が広く使われだしてきている。また、半導体デバイスの量産ラインでは欠陥の観察作業（レビュー作業）の効率化が望まれており、欠陥観察装置には、欠陥検査装置で検出された欠陥位置の画像を自動で撮像する機能（ＡＤＲ：Automatic　Defect　Review）や得られた画像を分類する機能（ＡＤＣ：Automatic　Defect　Ｃlassification）が搭載されるようになってきた。
　半導体製造の量産ラインにおいては、製造プロセスにおける欠陥発生状態を正しくモニタリングする必要がある。そのため、可能な限り多くのウェハについて、欠陥検査装置による検査と欠陥観察装置であるレビューＳＥＭによる欠陥の観察・分類を行う必要があり、欠陥検査装置及びレビューＳＥＭにおいては、処理速度つまりスループットの向上が特に重要となっている。レビューＳＥＭにおけるスループットとは、単位時間内で、画像撮像及び分類を行うことのできる欠陥の数を意味する。現在市場に投入されているレビューＳＥＭのスループットは１０００～２０００［欠陥／時間］である。スループット性能は、飛躍的に向上しており今後もさらに高性能化する可能性が高い。このようなレビューＳＥＭの機能等についての従来技術については特開２００１－３３１７８４号公報（特許文献１）に開示されている。この特許文献１には、レビューＳＥＭの構成、ＡＤＲ及びＡＤＣの機能並びに動作シーケンス、さらに、取得した画像や分類結果の表示方法等について記載されている。
　半導体の外観検査において極微細な欠陥を検出するために電子線顕微鏡で撮像された高解像度画像を用いることがあるが、電子線顕微鏡を用いた検査では極微細欠陥検出と、高速検査は両立しないので、予めチップ内の検査点を決め、ウェーハ内の全ての、あるいは選択されたチップの同一検査点の検査を行う定点観察（定点検査）を行う。この定点検査を基準画像との画像比較により実行すれば高感度な検査が実現する。電子線顕微鏡を用いた定点検査を半導体のプロセス開発の初期に用いることにより、発生している欠陥の外観情報と、ウェーハ面内における欠陥発生分布情報を得ることができ、これによりプロセスの条件出しを効率的に行うことができる。
　これに関連する文献として、特許文献２には電子線顕微鏡を用いた定点観察方法として基準画像を用いた比較検査方法が開示されている。また、非特許文献１には電子線顕微鏡を用いた定点観察方法として検査画像を用いた欠陥の定量化の事例が開示されている。
特開２００１－３３１７８４号公報 特開２００９－３７９３９号公報
V.Svidenko，　et　al.　，"Powerful　Quantitative　Monitoring　Tool　Improves　Ｃu　and　W　Plug　Fill"，pp.5-１１，Issue　Two　２004，Nanochip　Technology　Journal（２004）
　回路パターンの微細化が進むにつれ、検査・観察すべき欠陥のサイズも微細化が進んでいる。回路パターンの設計ルールが数１０ｎｍ以下になると隣接するパターンを露光する光の間で近接効果が発生して所望の形状のパターンを露光できなくなってしまう。この対策として光近接効果補正（Ｏｐｔｉｃａｌ　Ｐｒｏｘｉｍｉｔｙ　Ｃｏｒｒｅｃｔｉｏｎ：ＯＰＣ）を行ったマスクパターンを用いて露光することが行われている。しかし、このようなマスクパターンを用いて露光しウェハ上にパターンを形成する場合、パターンの形状はプロセスの変動を受けやすく、パターンの形状不良や微細な欠陥の発生を引き起こしやすくなる。
　このようなパターンの生産を歩留まりよく行うためには、ＯＰＣ補正を行ったプロセスの変動に敏感な特定のパターンを観察して（定点観察）形状の不良や微細な欠陥の検出を行い、プロセスの安定性を監視する必要がある。このようなパターンの観察・検査を従来の光学式検査装置で行おうとする解像度が十分でなく、微細な欠陥を検査することは低解像度の欠陥検査装置では困難となってきている。
　一方、高解像度の画像を取得できる手段として、走査型電子顕微鏡（Ｓｃａｎｎｉｎｇ　Ｅｌｅｃｔｒｏｎ　Ｍｉｃｒｏｓｃｏｐｅ：ＳＥＭ）を用いた測長ＳＥＭ（Ｃｒｉｔｉ－ｃａｌ　Ｄｉｍｅｎｓｉｏｎ　ＳＥＭ：ＣＤ－ＳＥＭ）やレビューＳＥＭ（Ｒｅｖｉｅｗ　　ＳＥＭ）などが実用化されている。測長ＳＥＭは取得したＳＥＭの画像からパターンの寸法やパターンの間隔を測定する用途で用いられるものであり、パターンの形状観察や欠陥の検出を行うには適していない。一方、レビューＳＥＭは他の検査装置で検出した欠陥の位置情報を用いて欠陥のＳＥＭ画像を取得し、欠陥の観察・分類を行う装置であり、本発明で対象とする微細なパターンの形状観察や欠陥の検出に適している。
　従来レビューＳＥＭ装置を用いて欠陥を観察する場合、観察対象の欠陥を含む領域を撮像して得たＳＥＭ画像と欠陥を含まない領域を撮像して得たＳＥＭ画像とを比較して差のある部分を欠陥として抽出しその画像を観察することを、観察対象の欠陥ごとに行っていた。しかし、半導体デバイスの高集積化に伴い、プロセスの変動に敏感な箇所の数が大幅に増えてきており、レビューＳＥＭを用いた従来の方法では、取得するＳＥＭ画像の数、及び、処理する画像データ量の増大を招き画像処理する時間も大幅に増えてしまうため、パターン観察及び欠陥検査のスループットは使用に耐えないほどの低下を余儀なくされてしまう。
　本発明の目的の一つは、微細なパターンの観察及び欠陥の検査を、スループットを低下させることなく実行することを可能とする欠陥検査・観察方法及びその装置を提供することである。
　半導体の微細化、プロセスの複雑化に伴いプロセスのマージンは減り、プロセスの条件出しが難しくなっている。このため半導体の開発初期においてはウェーハ全面において良品チップが存在しない場合もあり、比較検査のための基準画像を撮像することができないという課題があった。
　特許文献２には電子線顕微鏡を用いた定点観察方法として予め記憶された基準画像を用いた比較検査方法が開示されているものの、上記課題にふれていないため、基準画像の取得方法については開示されていない。このため、特許文献２に記載の方法では、ウェーハ全面において良品チップが存在しない場合、基準画像を取得できず比較検査が実施できないという問題があった。
　また、非特許文献１には電子線顕微鏡を用いた定点観察方法として撮像した欠陥画像を画像処理により定量化する方法が開示されている。しかしながら、基準画像を用いた比較検査については開示されていない。このため、非特許文献１に記載の方法では、微細欠陥を抽出可能な高感度検査が実施できないという問題があった。
　上記問題に鑑み、本発明は、比較検査における基準画像の生成方法及び生成した基準画像の評価方法を提供することにより、良品が存在しない検査対象における比較検査の適用を可能とし、高感度検査を実現する外観検査方法及び外観検査装置を提供しようとするものである。
　半導体ウェハ上に形成された回路パターンの検査として、ウェハを走査型電子顕微鏡（ＳＥＭ）で撮像し、得られた画像を処理して回路パターンの欠陥を検出することが一般に行われている。ＳＥＭにおける撮像は，電子ビームを偏向させて半導体ウェハを走査し、ウェハから発生する２次電子、反射電子を検出器で取得して画像化する。ウェハ上には複数のダイが格子状に繰り返し配列されており、各ダイには同じ回路パターンが形成されるので、検査を行うために、各ダイの対応する部分の一つを検査画像とし、別の一つを参照画像として比較して欠陥を検出することが行われる。また、ダイの中のメモリマット部は複数のメモリセルが格子状に繰り返し配列されており、各メモリセルには同じ回路パターンが形成されるので、メモリセル同士で同様に比較検査が行われる。
　上記目的を達成するため、本発明の検査方法及び検査装置では、各ダイにおいて予め定めた注目領域（Region　Of　Interest：ＲＯＩ）を順次ＳＥＭで撮像して得た複数のＳＥＭ画像を記憶手段に記憶させておき、この記憶させたＳＥＭ画像から参照画像を作成し、この参照画像と記憶させておいたＳＥＭ画像とを順次比較して欠陥を検出する定点検査、あるいはＲＯＩ検査を行うようにした。
　即ち、上記目的を達成するために、本発明では、同じ形状のパターンを有するダイが複数形成された試料を載置して平面内で移動可能なテーブルを備えた走査型電子顕微鏡手段と、走査型電子顕微鏡手段でテーブルに載置された試料を撮像して得た試料のＳＥＭ画像を記憶する記憶手段と、記憶手段に記憶した試料のＳＥＭ画像を処理して試料上の欠陥を検出する画像処理手段と、画像処理手段で試料のＳＥＭ画像を処理する条件を入力するとともに処理した結果を出力する入出力手段と、走査型電子顕微鏡手段と記憶手段と画像処理手段と入出力手段とを制御する制御手段とを備えたＳＥＭを用いた欠陥検査装置において、制御手段は、走査型電子顕微鏡手段を制御して試料上に形成された複数のダイについて予め設定された領域を順次撮像して複数のダイの予め設定された領域のＳＥＭ画像を順次取得し、順次取得した予め設定された領域のＳＥＭ画像を記憶手段に記憶させ、画像処理手段は、記憶手段に記憶させた順次取得した予め設定された領域のＳＥＭ画像を用いて参照画像を作成し、作成した参照画像を記憶手段に記憶させた順次取得した予め設定された領域のＳＥＭ画像と比較して欠陥を抽出し、抽出した欠陥を分類するようにした。
　また、上記目的を達成するために、本発明では、ＳＥＭを用いた欠陥検査方法において、走査型電子顕微鏡手段を用いて試料上に形成された同じ形状のパターンを有する複数のダイについて予め設定された領域を順次撮像して複数のダイの予め設定された領域のＳＥＭ画像を順次取得し、順次取得した予め設定された領域のＳＥＭ画像を記憶手段に記憶させ、記憶手段に記憶させた順次取得した予め設定された領域のＳＥＭ画像を用いて参照画像を作成し、作成した参照画像を記憶手段に記憶させた順次取得した予め設定された領域のＳＥＭ画像と比較して欠陥を抽出し、抽出した欠陥を分類するようにした。
　更に、上記目的を達成するために、本発明では、ＳＥＭを用いた欠陥検査方法において、走査型電子顕微鏡手段を用いて試料上に形成された同じ形状のパターンを有する複数のダイについて予め設定された領域を順次撮像して複数のダイの予め設定された領域のＳＥＭ画像を順次取得し、この順次取得した予め設定された領域の複数のＳＥＭ画像を記憶手段に記憶させ、記憶手段に記憶させた複数のＳＥＭ画像を処理して複数のＳＥＭ画像の特徴量のヒストグラムを作成して画面に表示し、ＳＥＭ画像特徴量のヒストグラムが表示された画面上でＳＥＭ画像特徴量の範囲を設定し、設定された範囲内の特徴量を有するＳＥＭ画像を記憶手段に記憶させた複数のＳＥＭ画像の中から選択し、選択したＳＥＭ画像を用いて参照画像を作成し、作成した参照画像を記憶手段に記憶させた順次取得した予め設定された領域のＳＥＭ画像と比較して欠陥を抽出し、抽出した欠陥を分類するようにした。
　さらに、本発明は、複数のチップが形成された半導体ウェーハの外観を検査する外観検査方法であって、前記複数のチップ各々に対して互いに同一となるように形成された対応するパターンの観察位置を撮像するステップと、前記撮像された撮像画像を用いて平均化画像を生成するステップと、前記平均化画像を前記撮像画像に対応する回路デザインを表す情報と比較し、所定の条件を満たすものを基準画像を選定するステップと、前記基準画像と前記撮像画像とを比較して検査するステップと、を有することを特徴とする外観検査方法である。
　また、本発明は、半導体ウェーハ検査方法においてはウェーハ上に作製された複数のチップの同一のチップ座標位置を撮像するステップと、該撮像された画像と基準画像を比較するステップと、該撮像された画像に対応する回路デザインの情報を用いて該撮像された画像から生成された該基準画像を評価するステップとを有する検査方法である。
　また、本発明は、半導体ウェーハ上に作成された複数のチップの異なる位置を撮像するステップと、該撮像された画像と基準画像を比較するステップと、該撮像された画像に対応する回路デザインの情報を用いて該撮像された画像から生成された該基準画像を該異なる位置ごとに評価するステップを有する検査方法である。
　また、本発明は、半導体ウェーハ上に作成された複数のチップの異なる位置を撮像するステップと、該撮像された画像と基準画像を比較するステップと、該撮像された画像に対応する回路デザインの情報を用いて該撮像された画像から生成された該基準画像を該同じ回路パターンを有する位置ごとに評価するステップを有する検査方法である。
　また、本発明は、半導体ウェーハ上に形成された複数のチップ各々に対して互いに同一となるように形成された対応するパターンの観察位置を撮像する手段と、前記撮像された撮像画像と基準画像を比較する手段と、前記撮像画像に対応する回路デザインを表す情報が入力される入力手段と、前記回路デザインを表す情報を前記撮像画像と比較するようにデータを変換するデータ変換手段とを有する外観検査装置であって、前記撮像された撮像画像を用いて平均化画像を生成する手段と、前記平均化画像と前記撮像画像に対応する回路デザインを表す情報とを比較し、所定の条件を満たすものを前記基準画像として選定する手段と、を有することを特徴とする外観検査装置である。
　本発明によれば、ウェハ上の定点観察による微細なパターンの観察及び欠陥の検査を、スループットを低下させることなく実行することが可能となった。
　また、本発明によれば半導体開発初期の良品チップの取れない状態においても、比較検査を実行するための基準画像を生成することが可能となる。これにより高感度な比較検査を実施することで欠陥の発生状況の把握が可能となり、プロセスの条件出しの迅速化を図ることが可能となる。
本発明の実施の形態において、欠陥観察装置の例を表す図である。 実施例１における定点検査を行う方法の手順を表すフロー図である。 実施例１における平均画像を用いた欠陥検出の処理手順を示す図である。 実施例２におけるＧＰ画像作成方法の処理手順を示す図である。 実施例２における差分の総和を指標値としたＧＰ画像作成方法の処理手順を示す図である。 実施例２における参照画像取得箇所の概念を説明する図である。 実施例２におけるＧＰ画像作成方法の処理手順の別の例を示す図である。 実施例２における画素毎の外れ値除去の処理手順を説明する図である。 実施例２における参照画像の平均化の処理手順を説明する図である。 実施例２における範囲を入力するためのＧＵＩを表す図である。 実施例２において検査領域を予め設定するためのＧＵＩを表す図である。 実施例２において検査領域を設定するためのＧＵＩを表す図である。 実施例２において検査領域を設定するためのＧＵＩを表す図である。 実施例２において比較検査を行う方法の手順を表すフロー図である。 実施例３におけるＳＥＭを用いた欠陥観察装置の概略の構成を示す図である。 実施例３におけるＧＰ画像作成方法の処理手順を説明する図である。 実施例４における検査装置の概略の構成を示すブロック図である。 本願の実施例５の構成図である。 ウェーハ上のチップの配列を示す図である。 チップとチップ座標を説明する図である。 観察位置における撮像画像の例を示す図である。 欠陥領域画像を生成するフローを示す図である。 定点観察のフロー図である。 基準画像を生成するために用いる定点観察画像の例である。 基準画像を生成するフロー図である。 回路デザイン画像の例である。 定点観察の第２のフロー図である。 基準画像生成のための第１の画面構成図である。 第１の画面構成における基準画像生成フロー図である。 基準画像生成のための第２の画面構成図である。 第２の画面構成における基準画像生成フロー図である。
以下に、本発明の実施例について図面を参照しながら説明する。
　本発明をＳＥＭを用いた欠陥観察装置（以下、レビューＳＥＭを記載する）に適用した第一の実施例を以下に説明する。図１に、本実施例におけるＳＥＭを用いた欠陥観察装置（欠陥レビューＳＥＭ装置）の構成の例を示す。欠陥観察装置は、電子線式顕微鏡１００と、Ａ／Ｄ変換器１１０、処理手段１１１、ユーザインターフェース部１１２、記憶手段１１３、全体制御部１１４を備えて構成される。
　電子線式顕微鏡１００は、筐体１０１の内部に平面内で移動可能なテーブル１０２と、電子線１０５を発射する電子線源１０４、電子線源１０４から発射された電子線１０５を偏向させる偏向器１０６、電子線１０５のフォーカス位置を調整する電子レンズ１０７、電子レンズ１０７でフォーカス位置を調整された電子線１０５が走査して照射された半導体ウェハ１０３から発生する二次電子１０８を偏向器１０６による偏向の信号と同期させて検出する検出器１０９を備えている。検出器１０９で検出された二次電子は、電気信号に変換された後、更にＡ／Ｄ変換器１１０によりデジタル画像信号に変換され、処理手段１１１に入力されて画像処理される。
　上記した構成を備えた欠陥観察装置において、予め記憶手段１１３に記憶された半導体ウェハ１０３上の検査領域の位置情報に基づいて全体制御部１１４はテーブル１０２を駆動して半導体ウェハ１０３上の検査領域が電子線式顕微鏡１００の検出器１０９による観察視野の中に入るように設定する。次に、全体制御部１１４は電子線式顕微鏡１００を制御してこの観察視野の内部で位置合わせパターン画像を取得し、予め登録した位置合わせパターン登録画像と比較して検査領域の位置を算出する。次にこの算出した検査領域の位置を電子線式顕微鏡１００で撮像して検査領域画像を取得し、予め登録したＧＰと比較して欠陥を抽出する。最後に、この抽出した欠陥の画像上の特徴量を抽出して予め設定されたルールに基づいて欠陥を分類する。抽出した欠陥の画像や欠陥を分類した結果は、ユーザインターフェース部１１２の画面１１２１に表示される。
　上記した装置を用いて半導体ウェハ上に形成された各ダイにおいて予め定めた注目領域（又はパターン）を検査画像とし、参照画像（ＧＰ（Ｇｏｌｄｅｎ　Ｐａｔｔｅｒｎ）画像）と比較して欠陥を検出する定点検査、あるいはＲＯＩ検査（Region　Of　Interest）を行う方法の手順の例を図２に示す。
　まず、最初のウェハであるかを判断し（Ｓ２０１）、ＹＥＳの場合にはユーザインタフェース部１１２から検査対象ウェハのダイパターンのうちでＤＯＩ（Ｄｅｆｅｃｔ　ｏｆ　Ｉｎｔｅｒｅｓｔ：関心欠陥）を含む領域、又はＲＯＩ（Ｒｅｇｉｏｎ　ｏｆ　　　　Ｉｎｔｅｒｅｓｔ：関心領域）を指定する（Ｓ２０２）。次に、検査対象ウェハの各ダイについて、指定されたＤＯＩと同一形状のパターンを含む領域又はＲＯＩと同一の領域をＳＥＭを用いて順次撮像して複数のＳＥＭ画像を取得して位置情報とともに記憶手段１１３に記憶する（Ｓ２０３）。
　次に、再度最初のウェハであるかを判断し（Ｓ２０４）、ＹＥＳの場合にはＳ２０３で取得されて記憶手段１１３に記憶された複数のＳＥＭ画像を用いて処理手段１１１において平均化処理をしてＧＰ画像を作成する（Ｓ２０５）。次に処理手段１１１においてＧＰ画像と記憶手段１１３に記憶されている複数の画像を順次比較検査して欠陥候補を検出し（Ｓ２０６）、この検出した欠陥候補から欠陥を抽出する（Ｓ２０７）。
　次に、抽出した欠陥を種類毎に分類し（Ｓ２０８）、その結果を出力する（Ｓ２０９）。Ｓ２０３でＳＥＭ画像の取得が終わったウェハは、処理手段１１１と記憶手段１１３とでＳ２０３からＳ２０９までのステップの処理を実行している間にレビューＳＥＭから搬出され、次の検査対象ウェハが搬入される。この搬入された検査対象ウェハはＳ２０１で最初のウェハではないと判断されてＳ２０３のＳＥＭ画像取得のステップが直ちに実行され、最初のウェハのときにＳ２０２で設定された検査領域の情報を用いてＳＥＭ画像が取得されて記憶手段１１３に記憶される。
　さらに、Ｓ２０４でも最初のウェハではないと判断されてＳ２０６のＧＰ比較検査のステップに進み、最初のウェハを用いて作成されたＧＰが像を用いてＧＰ比較検査が実行され、その後Ｓ２０７からＳ２０９までが順次実行される。
　本実施例では、Ｓ２０１で指定されたＤＯＩを含む領域又はＲＯＩのＳＥＭ画像をＳ２０２のステップにおいてウェハの全領域に亘って順次取得して記憶手段１１３に取得した全てのＳＥＭ画像を一旦記憶し、その記憶した画像を用いてＳ２０３からＳ２０７までの一連の処理をＳＥＭ画像の取得とは非同期で実行することが可能であるために、レビューＳＥＭはウェハ上の検査対象領域の画像を取得後直ちに次のウェハと入れ替えて同じ動作を繰り返すことができ、スループットを低減させることなくＤＯＩを含む領域又はＲＯＩの観察及び欠陥の抽出を行うことができる。
　図２において、２枚目以降のウェハについてはＳ２０２とＳ２０５のステップをスキップする処理フローを説明したが、Ｓ２０５以降の処理はＳ２０３とは非同期で処理されるので、Ｓ２０４の判定ステップを削除して、２枚目以降のウェハについてもそれぞれのウェハのＳＥＭ画像を用いて、それぞれのウェハごとにＳ２０５でＧＰ画像を作成しても良い。この場合にも、スループットを低減させることなくＤＯＩを含む領域又はＲＯＩの観察及び欠陥の抽出を行うことができる。
　Ｓ２０２のＳＥＭ画像を取得するステップにおいてウェハの全領域に亘って順次取得したＳＥＭ画像には、電子光工学系の回路に発生する回路ノイズ等によって、画像ノイズ（以降、単にノイズと記す）が生じる。検査画像と参照画像とではノイズ状態が異なるため、検査・参照画像の比較の際に、ノイズの差異を虚報として検出してしまう。虚報を抑えるためには欠陥検出感度を下げることを余儀なくされ，実欠陥見逃しが発生してしまう場合がある。虚報を抑制し実欠陥見逃しを防ぐためには画像に生じるノイズを低減することが必要である。半導体のプロセスノードの微細化に伴い，より微小な欠陥を検出することが要求され、画像に生じるノイズの低減の必要性が高まる方向にある。
　本発明では、画像に生じるノイズを低減するため、複数のダイの画像を用いて、平均を算出して平均画像を作成し、これを参照画像として用いることで参照画像に生じるノイズを低減する。
　平均画像の概念を図３に示す。ウェハ２０９上には複数のダイ２１０が格子状に繰り返し配列されており、各ダイの対応する部分をSEM式ウェハ検査装置で撮像して得られた参照画像（ＳＥＭ画像）（１）２０１、参照画像（ＳＥＭ画像）（２）２０２、参照画像（ＳＥＭ画像）（３）２０３、参照画像（ＳＥＭ画像）（４）２０４がある。参照画像（１）２０１は回路パターンの線幅が細く、参照画像（２）２０２、参照画像（３）２０３は線幅が中ぐらい、参照画像（４）２０４は線幅が太い。対応するＡ－Ａ’部の輝度波形はそれぞれ、参照波形（１）２１１、参照波形（２）２１２、参照波形（３）２１３、参照波形（４）２１４である。
　それらの平均を算出して得られたのが平均画像２０６である（図３では判りやすくするために４枚の参照画像（１）～（４）を用いて平均画像２０６を作成する場合について説明したが、実際にはウェハ２０９の全部のダイのＳＥＭ画像を用いて平均画像２０６を作成する）。ここで、平均処理は各参照画像の対応する画素値の平均値を求めて平均画像２０６にすることで行う。Ｂ－Ｂ’部の輝度波形は平均波形２１６である。検査ダイの対応する部分を撮像して得られた検査画像２０５、Ｂ－Ｂ’部の輝度波形は検査波形２１５である。検査画像２０５と平均画像２０６との比較検査で得られるのは差分画像２０７、Ｂ－Ｂ’部の輝度波形は差分波形２１７となる。この差分波形２１７をしきい値２２０と比較してしきい値以上の差分波形を欠陥として抽出する。
　上記実施例では、ウェハ２０９の全部のダイのＳＥＭ画像を用いて平均画像２０６を作成することで説明したが、一般にウェハ周辺部と中央部とではそれぞれのダイに形成されるパターンの形状に多少違いが生ずる場合がある。このような場合には、ウェハ周辺部と中央部とでそれぞれ異なる平均画像、即ち、ウェハ周辺部のダイのパターンだけを用いて周辺部のダイ検査用の平均画像と、ウェハ中央部付近のダイのパターンだけを用いて中央部のダイ検査用の平均画像との二種類の平均画像を作成してもよく、更にウェハの中央部と周辺部の間に中間部を設けて３つの領域ごとの平均画像を作成して検査を実行してもよい。
　また、参照画像（１）２０１、参照画像（４）２０４を異常値とみなして除いたものから平均を算出するようにしても良い。した場合が異常除去平均画像２０８である。対応するＣ－Ｃ’部の輝度波形は、異常除去平均波形２１８である。異常を除去した平均画像２０８は回路パターンのエッジが急峻な状態となりエッジ断面形状のばらつきにより平均画像が理想画像からずれてしまうのを防止できる。
　上記に説明した実施例においては、取得した複数のＳＥＭ画像から平均画像を作成して参照画像としていたが、取得した複数のＳＥＭ画像から一つの画像を抽出し、この抽出した画像を参照画像としても良い。例えば、取得した複数の画像についてパターンエッジ信号の急峻さ（ｅｄｇｅ　ｓｈａｒｐｎｅｓｓ：エッジシャープネス）やパターン幅を評価し、理想パターン（設計パターン）に最も近い画像を選択して、参照画像とすることができる。
　本実施例によれば、記憶しておいたＳＥＭ画像から比較的容易に平均画像を作成することができるので、あまり複雑は処理を行わずに比較的簡単にＧＰ比較検査を実施することができる。
　　実施例１においては、全てのＳＥＭ画像または異常値を除いた画像を用いて作成した平均画像をＧＰ画像としているが、回路パターンのエッジは急峻な状態が理想であるため、平均画像２０６は必ずしも理想画像とはならない場合がある。即ち、全てのＳＥＭ画像から作成した平均画像でパターンのエッジ部分の信号が丸まってしまった場合、検査画像が正常なパターンの画像でパターンのエッジが急峻な場合にはこの正常なパターンが欠陥として検出されてしまう可能性がある。
　また、回路パターンのばらつきの中で理想画像が偏ったものであった場合、例えば参照画像（４）２０４が理想的な画像であっても異常除去平均画像２０８は線幅が異なるため、やはり理想画像にはならない場合がある。
　そこで、本実施例においては、画像に生じるノイズを低減するため、複数のダイの画像の履歴を用いて、各画素毎にこれら各画像についての平均を算出して理想画像を作成し、これを参照画像として用いることで参照画像に生じるノイズを低減する。また、各画素毎に画素値が外れ値となっているものや中央値からかけ離れているもの等を異常値とみなして、異常値を除いた平均を算出して理想画像を作成する。
　本実施例における処理の全体のフローは実施定１で説明した図２に示した処理フローと同じであるが、Ｓ２０３のＧＰ画像作成のステップの詳細な処理の内容が異なる。
　本実施例によるＧＰ画像作成方法の概念を図４に示す。ウェハ上の複数のダイの対応する部分を図１に示したレビューＳＥＭで撮像して複数の参照画像、図４では、実施例１と同様に参照画像（１）２０１、参照画像（２）２０２、参照画像（３）２０３、参照画像（４）２０４を取得し記憶手段１１３に記憶しておく。
　記憶手段１１３に記憶された画像を処理手段１１１に呼び出して、処理手段１１１で各参照画像について指標値を演算する。この指標値は、各ＳＥＭ画像に含まれる回路パターンの像の画像特徴量、例えば回路パターンの線幅等でも良い。図４では、各参照画像に対応する線幅はそれぞれ、線幅（１）３０１、線幅（２）３０２、線幅（３）３０３、線幅（４）３０４である。算出した指標値からヒストグラム３０７を算出してユーザインターフェース部１１２のＧＵＩ画面１１２１上に表示する。図では参照画像、参照波形、線幅はそれぞれ４個しか図示していないが、もっと多くのダイについて参照画像を取得しても良く、図４のヒストグラム３０７はもっと多くのダイについて算出した指標値のヒストグラムを表している。
　次に、ヒストグラム３０７上で適切な範囲３０８をユーザが入力する。適切な範囲３０８とは、ＧＰ画像を作成するために使用するのに適した参照画像に対応した指標値の範囲である。これは、複数の参照画像の中から理想状態に近いとユーザが判断した参照画像、図４の例では、参照画像（２）２０２に対応する指標値（２）３１２が適切な範囲３０８に含まれるように、範囲下限３０９を設定し、同様に、参照画像（３）２０３に対応する指標値（３）３１３が適切な範囲３０８に含まれるように、範囲上限３１０を設定した場合を示している。
　次に入力された適切な範囲３０８に対応する参照画像のみ、図では参照画像（２）２０２、参照画像（３）２０３、を選択平均化したＧＰ画像３０５を作成しＧＵＩ上に表示する。対応するＣ－Ｃ’部の輝度波形は、ＧＰ波形３１５である。ユーザインターフェース部１１２のＧＵＩ画面１１２１上に表示されることでＧＰ画像３０５の妥当性をユーザが確認することができる。
　検査画像２０５と作成されたＧＰ画像３０５との比較検査で得られるのはＧＰ差分画像３０６、Ｃ－Ｃ’部の輝度波形はＧＰ検査波形３１６となる。ＧＰ差分画像３０６上の輝度差分は従来方法の差分画像２０６より低減し、虚報は抑制される。また、この指標値は、例えば各参照画像と正常画像との画素値の差分の総和でも良い。
　差分の総和を指標値としたＧＰ画像作成方法の概念を図５に示す。参照画像（２）が正常画像であるとすると、各参照画像と正常画像との差分の波形はそれぞれ、差分波形（１）５０１、差分波形（２）５０２、差分波形（３）５０３、差分波形（４）５０４となる。各参照画像の指標値として差分の総和が算出される。算出した指標値からヒストグラム３０７を算出してＧＵＩに表示される。
　次にヒストグラム３０７上で適切な範囲３０８をユーザが入力する。図５では例えば、参照画像（３）２０３に対応する指標値（３）５１３が適切な範囲３０８に含まれるように、範囲上限３１０をユーザが調整する。次に入力された適切な範囲３０８に対応する参照画像のみを選択平均化したＧＰ画像３０５を作成しＧＵＩ上に表示する。検査画像２０５と作成されたＧＰ画像３０５との比較検査で得られるのはＧＰ差分画像３０６、Ｃ－Ｃ’部の輝度波形はＧＰ検査波形３１６となる。
　また、参照画像は１ダイ内の複数個所から取得しても良い。参照画像取得箇所の概念の例を図６に示す。ウェハ２０９上の各ダイ２１０には同一のパターン６０１が複数配置されている場合がある。この場合は同一のパターン６０１の対応する部分をレビューＳＥＭで撮像して得られた参照画像（１）２０１、参照画像（２）２０２、参照画像（３）２０３、参照画像（４）２０４となる。対応するＡ－Ａ’部の輝度波形はそれぞれ、参照波形（１）２１１、参照波形（２）２１２、参照波形（３）２１３、参照波形（４）２１４である。同一パターンの位置は設計情報から求めても良く、ユーザが取得画像を見て指定しても良く、取得画像を画像処理して同一パターンを探索しても良い。
　本実施例によるＧＰ画像作成方法の概念の別の例として、半導体プロセスのリソグラフィ工程で焦点距離と露出度を振って作成したＦＥＭ（Focus　Exposure　Matrix）ウェハを対象とした場合を図７に示す。ＦＥＭウェハ上の複数のダイの対応する部分をレビューＳＥＭで撮像して複数の参照画像、図７では、参照画像（１）７０１、参照画像（２）７０２、参照画像（３）７０３、参照画像（４）７０４を取得する。
　各参照画像について指標値を演算する。この指標値は、例えば、各参照画像の回路パターンの形状と設計形状７０９とで乖離が大きい箇所の乖離量等でも良い。図では、各参照画像の乖離量はそれぞれ、乖離量（１）７１１、乖離量（２）７１２、乖離量（３）７１３、乖離量（４）７１４である。算出した指標値からヒストグラム７０７を算出してＧＵＩに表示される。
　次にヒストグラム７０７上で適切な範囲７０８をユーザが入力する。図では例えば、参照画像（３）７０３に対応する乖離量（３）７１３が適切な範囲７０８に含まれるように、範囲上限７１０をユーザがユーザインターフェース部１１２のＧＵＩ画面１１２１上で調整する。次に入力された適切な範囲７０８に対応する参照画像のみを選択平均化したＧＰ画像７０６を作成しＧＵＩ上に表示する。検査画像７０５と作成されたＧＰ画像７０６との形状比較で乖離が大きい箇所の乖離量７１５が得られる。
　また、選択された参照画像の画素毎のばらつき、あるいは最大値と最小値の差、を検査時の欠陥検出しきい値に上乗せしても良い。これによって、選択された参照画像間でもばらつきが大きい箇所は欠陥検出しきい値が高目となり、その箇所での虚報発生が抑制される。
　また、検査時に各ダイの検査画像毎に上述の指標値を算出し、指標値に比例した補正値を検査時の欠陥検出しきい値に上乗せしても良い。これによって、各ダイの検査画像がＧＰ画像から乖離している度合いを欠陥検出しきい値に反映させることができ、ウェハ面内でのダイ間の虚報の発生偏りを調整することができる。
　また、適切な範囲３０８に対応する参照画像のみを選択平均化する際に、画素毎に外れ値を除去しても良い。画素毎の外れ値除去の概念の例を図８に示す。参照画像（１）２０１、参照画像（２）２０２、参照画像（３）２０３、参照画像（４）２０４の画素毎に輝度値のヒストグラムを算出する。このとき参照画像（１）２０１、参照画像（２）２０２、参照画像（３）２０３は欠陥がなく、参照画像（４）２０４は欠陥８０１があるため、欠陥箇所に対応する画素のヒストグラム２０６は正常部８０２と欠陥部８０３に分かれてプロットされる。平均輝度値をaとし，a－Δからa＋Δの範囲の値を用いることによって、欠陥部を外れ値として除去して選択平均化して欠陥の無いＧＰ画像３０５を作成しても良い。検査画像２０５と作成されたＧＰ画像３０５との比較検査で得られるのはＧＰ差分画像３０６となる。
　次に、参照画像の平均化の概念の例を図９に示す。ここで説明を簡単化するため１次元波形を用いて説明する。参照波形（１）２１１、参照波形（２）２１２、参照波形（３）２１３、参照波形（４）２１４は基本的に同一である。各波形は画素サイズ毎にサンプリングしてデジタル画像化されるが、各波形の位相は互いにずれがあるため、波形間のサンプリング位置にはずれがある。そこで参照画像の平均化の際には、位相のずれを考慮して一つのＧＰ波形に合成する。例えば、各参照画像の左端に、サンプリング点（１）９０１、サンプリング点（２）９０２、サンプリング点（３）９０３、サンプリング点（４）９０４があり、一つのＧＰ波形９０５に合成する際には、位相のずれを考慮して合成位置（１）９１１、合成位置（２）９１２、合成位置（３）９１３、合成位置（４）９１４に位置づけて平均画像を合成するのが望ましい。
　ユーザがヒストグラム上で適切な範囲を入力するためのＧＵＩの例を図１０に示す。ＧＵＩ画面１１２１上のＧＰ作成タブ１００２をユーザがクリックすると、本画面が表示される。ウェハマップ１００３にはウェハ上にダイ１００４が格子状に配列されたチップレイアウト１００５が表示される。ウェハマップ１００３上でＧＰ作成に使うダイ１００６をユーザがクリックすると、それらのＧＰ作成に使うダイ１００６は別の色で表示される。各ダイには予め設定した検査領域１００７が表示される。画像取得ボタン１００８をユーザがクリックすると、ＧＰ作成に使うダイ４０６上の検査領域１００７の画像が取得される。または、既に取得済みの画像がある場合はロードボタン１０２０をユーザがクリックすると、ＧＰ作成に使うダイ１００６上の検査領域１００７の画像がロードされる。　　これらの画像は前述の参照画像に相当する。取得した各参照画像について指標値、例えば線幅を算出する。それらの指標値から算出したヒストグラム３０７を表示する。
　次にウェハマップ１００３上のある検査領域１００８をユーザがクリックして指定すると、その検査領域１００８が点滅して表示される。また、指定箇所での取得画像１００９が表示され、ヒストグラム上でその画像の指標値に対応する箇所１０１０が点滅する。取得画像１００９をユーザが確認しＧＰ作成に使用するのに適切か否かを判断する。適切と判断した場合は適切ボタン１０１１をクリックし、不適切と判断した場合は不適ボタン１０１２をクリックする。不適切と判断した場合は対応する箇所１０１０が適切な範囲３０８に入らないように範囲下限３０９が調節される。逆に、適切と判断した場合は対応する箇所が適切な範囲３０８に入るように調節される。ユーザの箇所指定と適切／不適判断を繰り返すことによって、範囲上限３１０も調節し適切な範囲３０８を定める。図１０の例では、参照画像（１）２０１に対応する指標値（１）３１１が不適で参照画像（１）２０２に対応する指標値（２）３１２が適切であり、その間に範囲下限３０９が調節される。また、参照画像（３）２０３に対応する指標値（３）３１３が適切で参照画像（４）２０４に対応する指標値（４）３１４が不適であり、その間に範囲上限３１０が調節される。　
　また、適切な範囲３０８を微調整したい場合は、範囲下限３０９と範囲上限３１０をユーザがドラッグして調節しても良い。
　適切な範囲３０８の調整に応じてウェハマップ１００３上では、適切な範囲３０８に入っている参照画像に対応する適切検査領域１０１３は黒色で表示される。適切な範囲３０８に入っていない参照画像に対応する不適検査領域１０１４は白色で表示される。
　次に、ＧＵＩ画面１１２１上の確認ボタン１０１５をユーザがクリックすると、上述の手順で定められた適切な範囲３０８参照画像のみを選択平均化したＧＰ画像３０５が表示される。ユーザはＧＰ画像３０５を見て妥当であれば保存ボタン１０１６をクリックし、ＧＰ画像３０５が保存される。ＧＰ画像３０５を見て妥当でなければキャンセルボタン１０１７をクリックし、ＧＰ画像３０５はキャンセルされる。以上の手順でＧＰ画像作成が完了したら、ユーザが終了ボタン１０１８をクリックし、ＧＰ画像作成は終了される。　　ＧＵＩ画面１１２１上の検査タブ１０１９をユーザがクリックすると、検査処理に遷移する。
　前述のＧＰ作成の前に検査領域１００７を予め設定する手順の例を図６１１に示す。ＧＵＩ画面１１２１上で、検査領域の設定に使用するダイ１００６をユーザがダブルクリックするとダイマップ１１０１に遷移する。ダイマップ１１０１上で検査したい位置をユーザがクリックすると検査位置１１０２が表示される。画像取得ボタン１００８をユーザがクリックすると検査位置１１０２の周辺の画像が取得され、取得画像１１０３が表示される。取得画像１１０３上でユーザがドラッグした領域が矩形領域１１０４として表示される。ユーザが登録ボタン１１０５をクリックすると矩形領域１１０４の座標が検査領域１１０７として設定される。
　検査領域１１０７を設定する手順の別の例を図１２に示す。半導体ウェハのロジック部では回路パターンに繰り返し性が無い。そのため取得画像上で検査領域をピンポイントで指定する必要がある。例えば、取得画像１１０３上に矩形領域Ｃ１２０３のように小さい領域をユーザがドラッグして指定する。
　ここで、取得画像上に検査領域が複数存在しても良い。取得画像１１０３上に矩形領域１２０４が設定された状態で、ユーザが検索ボタン１２０１をクリックすると、矩形領域１２０４をテンプレートとして、取得画像１１０３上で同様の回路パターンが探索され、同様の回路パターンが検出された箇所に矩形領域Ｂ１２０２が表示される。ここでパターンの探索は例えば一般的パターンマッチングなどの手法を用いると良い。
　また、図６に示したようにダイ内の複数個所から参照画像を取得する場合に検査領域を設定する手順の別の例を図１３に示す。このケースには例えば、半導体ウェハのメモリ領域のコーナ部から参照画像を取得する場合がある。ダイマップ１１０１上にはメモリ領域（１）１３０１、メモリ領域（２）１３０２、メモリ領域（３）１３０３、メモリ領域（４）１３０４が存在するため同一パターンであるメモリ領域のコーナ部が複数存在する。例えば、メモリ領域（１）１３０１の左上コーナを検査したい位置としてユーザがクリックすると検査位置（１）１３１１が表示される。
　次にユーザが検査位置複製ボタン１３０５をクリックすると、各メモリ領域の左上コーナに検査位置（２）１３１２、検査位置（３）１３１３、検査位置（４）１３１４が表示される。メモリ領域の位置は例えば設計情報から求めれば良い。
　次に画像取得ボタン１００８をユーザがクリックすると検査位置（１）１３１１、検査位置（２）１３１２、検査位置（３）１３１３、検査位置（４）１３１４の周辺の画像が取得され、検査位置（１）１３１１に対応する取得画像（１）１３２１が表示される。ここで、検査位置（２）１３１２、検査位置（３）１３１３、検査位置（４）１３１４をユーザがクリックすると取得画像（２）、取得画像（３）、取得画像（４）が表示される。
　次に、取得画像（１）１３２１上でユーザがドラッグするとその領域が矩形領域１３０６として表示される。ユーザが登録ボタン１１０５をクリックすると矩形領域１３０６の座標が検査領域として設定される。
　メモリ領域のコーナは左上、右上、左下、右下の４箇所あるのでそれぞれ同様に検査領域を設定する。以上はＧＵＩ表示の一例であり他の表示形態でも良い。
　以上をまとめて、図２で説明した検査フローのうちのＧＰ画像作成ステップＳ２０４の詳細ステップとして適切に設定したＧＰ画像を用いた比較検査を行う方法の手順の例を、図１４に示す。
　まず図２のＳ２０２のＳＥＭ画像取得ステップで取得して記憶手段１１３に記憶しておいた検査画像と同一パターンの各参照画像の指標値（例：パターン寸法）を演算してそのヒストグラムを算出し（Ｓ１４０１）、ヒストグラムを表示画面１１２１上に表示する（Ｓ１４０２）。次に、ヒストグラム上で図３の３０８または図７の７０８に対応する適切な範囲を入力する（Ｓ１４０３）。次に、入力範囲に対応する参照画像のみ選択平均化した平均画像（ＧＰ画像）を作成し（Ｓ１４０４）、作成したＧＰ画像を表示画面１１２１上に表示する（Ｓ１４０５）。これでＧＰ画像作成ステップＳ２０３が終了し、次に、図２のＳ２０４のＧＰ比較検査ステップを実行する。
　本実施例によれば、回路パターンばらつきが大きい場合でも、適切に設定した平均画像を用いた比較検査により、虚報を抑えた検査が可能となる。
　図１５に、本実施例におけるＳＥＭを用いた欠陥観察装置（欠陥レビューＳＥＭ装置）の構成の別の実施例を示す。図１５の欠陥観察装置は、図１の欠陥観察装置の構成に、１対の反射電子検出器１５０１を加えたものである。１対の反射電子検出器１５０１は互いに異なる方向に設置されており、好ましくはビームの照射位置に対して点対称の関係で設置する（以下、これを左側反射電子検出器（反射電子検出器Ｌ），右側反射電子検出器（反射電子検出器Ｒ）と記す）。図では、反射電子検出器を２つ備えた例を示したが、これは数を減らすことも、あるいは増やすことも可能である。
　電子線式顕微鏡１００は、筐体１０１の内部に平面内で移動可能なテーブル１０２と、電子線１０５を発射する電子線源１０４、電子線源１０４から発射された電子線１０５を偏向させる偏向器１０６、電子線１０５のフォーカス位置を調整する電子レンズ１０７、電子レンズ１０７でフォーカス位置を調整された電子線１０５が走査して照射された半導体ウェハ１０３から発生する二次電子１０８を偏向器１０６による偏向の信号と同期させて検出する検出器１０９を備えている。検出器１０９で検出された二次電子と、反射電子検出器１５０１Ｌ及び１５０１Ｒで検出された反射電子１５０２は、それぞれ電気信号に変換された後、更にＡ／Ｄ変換器１１０によりデジタル画像信号に変換され、処理手段１１１に入力されて画像処理される。
　上記した構成を備えた欠陥観察装置において、予め記憶手段１１３に記憶された半導体ウェハ１０３上の検査領域の位置情報に基づいて全体制御部１１４はテーブル１０２を駆動して半導体ウェハ１０３上の検査領域が電子線式顕微鏡１００の検出器１０９による観察視野の中に入るように設定する。次に、全体制御部１１４は電子線式顕微鏡１００を制御してこの観察視野の内部で位置合わせパターン画像を取得し、予め登録した位置合わせパターン登録画像と比較して検査領域の位置を算出する。次にこの算出した検査領域の位置を電子線式顕微鏡１００で撮像して検査領域の２次電子画像と反射電子画像を取得し、予め登録したＧＰと比較して欠陥を抽出する。最後に、この抽出した欠陥の画像上の特徴量を抽出して予め設定されたルールに基づいて欠陥を分類する。
　反射電子画像においては、検出強度の強弱は、検出器の反射電子を検出する方向と、電子が照射された対象表面の法線方向との関係に依存して反射電子の検出される強度が決定されるため、反射電子強度の分布をもとに対象物表面の勾配の推定が可能であるため、容易に形状を推定できる。そのため、画像から算出する指標値を対象物の形状、例えば回路パターンの高さにしても良い。
　本構成によるＧＰ画像作成方法の処理手順を図１６に示す。ウェハ上の複数のダイの対応する部分をレビューＳＥＭで撮像して反射電子検出器１５０１Ｌ及び１５０１Ｒで検出された２枚の反射電子画像からなる参照画像、図では、反射電子検出器１５０１Ｌで検出された反射電子による参照画像Ｌ（１）１６０１、参照画像Ｌ（２）１６０２、参照画像Ｌ（３）１６０３、参照画像Ｌ（４）１６０４、反射電子検出器１５０１Ｌで検出された反射電子による参照画像Ｒ（１）１６１１、参照画像Ｒ（２）１６１２、参照画像Ｒ（３）１６１３、参照画像Ｒ（４）１６１４を取得する。取得した画像は、記憶手段１１３に記憶される。
　記憶手段１１３に記憶された各参照画像について指標値を演算する。この指標値は、例えば回路パターンの推定形状から求めた高さ等でも良い。図では、各参照画像に対応する高さはそれぞれ、高さ（１）１６２１、高さ（２）１６２２、高さ（３）１６２３、高さ（４）１６２４である。算出した指標値からヒストグラム３０７を算出してＧＵＩに表示する。図では参照画像、参照波形、線幅はそれぞれ４個しか図示していないが、もっと多くのダイについて参照画像を取得しても良く、図のヒストグラム３０７はもっと多くのダイについて算出した指標値のヒストグラムを表している。
　次にヒストグラム３０７上で適切な範囲３０８をユーザが入力する。適切な範囲３０８とは、ＧＰ画像を作成するために使用するのに適した参照画像に対応した指標値の範囲である。これは、複数の参照画像の中から理想状態に近いとユーザが判断した参照画像、図では例えば、参照画像Ｌ（２）１６０２、参照画像Ｒ（２）１６１２に対応する指標値（２）３１２が適切な範囲３０８に含まれるように、範囲下限３０９をユーザが調整する。同様に、参照画像Ｌ（３）１６０３、参照画像Ｒ（３）１６１３に対応する指標値（３）３１３が適切な範囲３０８に含まれるように、範囲上限３１０をユーザが調整する。
　次に入力された適切な範囲３０８に対応する参照画像のみ、図では参照画像Ｌ（２）１６０２、参照画像Ｒ（２）１６１２と、参照画像Ｌ（３）１６０３、参照画像Ｒ（３）１６１３とを選択平均化したＧＰ画像Ｌ１６０６、ＧＰ画像Ｒ１６１６、を作成しＧＵＩ上に表示する。ＧＵＩ上に表示されることでＧＰ画像Ｌ１６０６、ＧＰ画像Ｒ１６１６の妥当性をユーザが確認可能である。
　検査画像Ｌ１６０５、検査画像Ｒ１６１５と作成されたＧＰ画像Ｌ１６０６、ＧＰ画像Ｒ１６１６との比較検査で得られるのはＧＰ差分画像Ｌ１６０７、ＧＰ差分画像Ｒ１６１７となる。この差分画像に画像処理を行い欠陥を検出する。
　本発明をＳＥＭを用いた検査装置に適用した例を説明する。本実施例による検査装置の構成の例を図１７に示す。この検査装置は、操作型電子顕微鏡で半導体ウェハを撮像して得た画像を画像処理回路で処理して欠陥の判定を行うものである。
　装置の主な構成は、電子線１７０２を発生させる電子線源１７０１、及び電子線源１７０１からの電子線１７０２をＸ方向に偏向させる偏向器１７０３、及び電子線１７０２を半導体ウェハ１７０５に収束させる対物レンズ１７０４、及び電子線１７０２の偏向と同期して半導体ウェハ１７０５をＹ方向に連続的に移動させるステージ１７０６、及び半導体ウェハ１７０５からの二次電子等１７０７を検出する検出器１７０８、及び検出信号をＡ／Ｄ変換してデジタル画像とするＡ／Ｄ変換器１７０９、及び検出したデジタル画像を本来同一である事が期待できる場所のデジタル画像とを処理して両者を比較して差がある場所を欠陥候補と判定する複数のプロセッサとＦＰＧＡ等の電気回路で構成された画像処理回路１７１０、及び電子線源１７０１と偏向器１７０２と対物レンズ１７０４と検出器１７０８とステージ１７０６等の画像を形成することに関与する部分を制御する検出条件制御部１７１１、及び画像処理回路を制御する画像処理制御部１７１２、及び全体を制御する全体制御部１７１３、および検査条件と検査画像とを記憶しておくデータ記憶部１７１４と、検査画像をＧＵＩの画面４０１上に表示するユーザインターフェース部１７１５とから構成される。必要に応じてデータのやり取りが行えるように接続されている。
　上記した構成を備えたＳＥＭ式の半導体ウェハ検査装置を用いて試料である半導体ウェハ１７０５を撮像する際は，電子線源１７０１から発射された電子ビーム１７０２を偏向器１７０３でＸ方向に一定の周期で繰り返し偏向させ対物レンズで収束させて、ステージ１７０６によりＹ方向に一定の速度で移動している半導体ウェハ１７０５の表面に焦点を合わせて、ステージ１７０６によるＹ方向への移動と同期させて走査する。このようにして電子ビーム１７０２が照射され走査された半導体ウェハ１７０５から発生した二次電子（反射電子も含む）子１７０７を検出器１７０８で検出しＡ／Ｄ変換器１７０９でデジタル信号に変換して検査画像を得、画像処理回路１７１０でこの検査画像を記憶しておいた参照画像と比較して差異を抽出する画像処理を行い、欠陥を検出する。
　図１８に第５の実施例で用いる検査装置の全体構成を示す。ＳＥＭ装置本体１０－ａは、以下の電子光学系及び検出系を備える。１０１－ａは電子源であり、電子ビーム１００－ａを射出する。射出された電子ビーム１００－ａは電子レンズ１０２－ａ、１０３－ａを通過した後、電子ビーム軸調整器１０４－ａにより非点収差やアライメントずれを補正される。１０５－ａと１０６－ａは２段の偏向器であり電子ビーム１００－ａを偏向し、電子ビーム１００－ａを照射する位置を制御する。偏向された電子ビーム１００－ａは対物レンズ１０７－ａにより収束されてウェーハ１０８－ａの撮像対象領域１０９－ａに対して照射される。撮像対象領域１０９－ａからは、照射された電子ビーム１００－ａによる２次電子と反射電子が放出され、２次電子および反射電子は一次電子ビーム通過穴１１０’　－ａを有する反射板１１０－ａに衝突し，そこで発生した２次電子が電子検出器１１１－ａにより検出される。
　検出器１１１－ａで検出された２次電子および反射電子は、１２７－ａで示す画像信号処理系のＡ／Ｄコンバータ１１２－ａにてデジタル信号に変換され、メモリ１１４－ａに格納される。なお，Ａ／Ｄコンバータとメモリとの間には加算回路１１３－ａが配置されていてもよい。加算回路１１３－ａは，電子ビーム１００－ａを撮像対象領域１０９－ａ上でラスタ走査する場合に，同一のビーム照射位置で得られた検出信号の加算平均（フレーム加算）を算出することで，ショットノイズを小さくすることを可能になり、Ｓ／Ｎの高い画像を得ることができる。１１５－ａは画像処理ユニットであり、メモリ１１４－ａに格納された画像を用いて異常部の抽出，抽出異常部の寸法測定、異常部位の外観特徴算出などが行われる。後述する回路デザインを表すデータを用いた基準画像の生成を実行可能とするために，回路デザインを表すデータか，あるいはこれを変換したデータが画像処理ユニット１１５－ａに入力できるようにしておく。　画像処理ユニット１１５－ａはＳＥＭ撮像時の撮像位置ずれ補正をＳＥＭ画像と回路デザインを表すデータ、あるいはこれを変換したデータとのマッチングより求める機能を有する。この方法として、具体的には、正規化相関値の最大値をとる位置を，設計データと回路デザインを表すデータがマッチングをとれた位置として算出する方法を用いることができるが、他の方法を用いても構わない。
　１１６－ａはＸＹステージであり、これに載置したウェーハ１０８－ａを移動させ、ウェーハ１０８－ａの任意の位置の画像撮像を可能にしている。
　　１１７－ａは二次記憶装置であり、メモリ１１４－ａに格納された画像を記憶することが可能である。また，画像処理により得られた検査対象領域１０９－ａの異常部や，異常部の外観特徴もメモリ１１４－ａに格納することができる。１１８－ａはコンピュータ端末であり、二次記憶装置１１７－ａ、あるいはメモリ１１４－ａに格納された画像を表示することができる。また、ユーザは端末１１８－ａに入力することにより、図１８に示すＳＥＭ装置本体１０－ａ、画像処理系１２７－ａ、後述する全体制御系１１９－ａ等の様々な動作の制御、及び設定を行うことができる。
　１１９－ａは全体制御系であり、１２０－ａは電子ビーム１００－ａの電子源１０１－ａの電流量制御ユニット，１２１－ａは偏向器１０５－ａと１０６－ａを制御する偏向制御ユニット，１２２－ａは電子レンズ１０２－ａと１０３－ａと１０４－ａと１０７－ａを制御する電子レンズ制御ユニット，１２３－ａはＸＹステージ１１６－ａの移動による視野移動を制御するステージ制御ユニット，１２４－ａは検査シーケンス全体を制御するシーケンス制御ユニットである。１２６－ａはデータ入力部であり，検査対象領域１０９－ａの座標，およびＳＥＭ画像と比較すべき回路デザインを表すデータが入力される。１２５－ａはデータ変換部であり，　回路デザインを表すデータをＳＥＭ画像との比較が実行容易なようにデータ変換を行う。なお、データ入力部１２６－ａとして端末１１８－ａを用いる構成としても構わない。
　図１９に検査対象となるウェーハを上面からみた図を示す。ウェーハ上には互いに同一の回路パターンとなるように作成された多数のチップが格子状に並んでいる。各チップは図１９に示すように行及び列番号にて指定することができる。図２０に示すチップ３０－ａは図１９に示した多数のチップの中の一つを拡大したものである。観察位置３１－ａはたとえばチップの左下に原点を持つチップ座標で指定される。観察位置３１－ａのウェーハ上での位置であるウェーハ座標はチップの行及び列番号と、チップ座標から定まる。チップ３０－ａ内の観察位置は１点に限るものではなく、チップ内で互いに同一パターンとなるように形成された複数の点を用いてもよい。また、チップ内で互いに異なるパターンとなるように形成された点をそれぞれ指定し、各チップごとに対応する指定した点を観測するようにしても構わない。図２１は図２０の観察位置３１－ａでの撮像画像を表したものであり、たて方向のライン・アンド・スペースを表している。なお、図２１は撮像画像の一例であり、撮像されるパターンはこれに限られるものではない。以降、同一ウェーハ上の異なるチップの同一チップ座標の画像を撮像し検査を行うこと、あるいは、予め定められた複数のチップの同一チップ座標の画像を複数のウェーハに渡って撮像し検査を行うことを定点観察あるいは定点検査と呼ぶことにする。
　図２２は画像処理にて検査を行うとき必要となる欠陥領域抽出処理の概略を示す図である。定点観察によって得られた定点観察画像５０－ａは図２１で示した定点観察位置での撮像画像である。ただし、図２２の定点観察位置には欠陥５４－ａが発生しており、定点観察画像５０－ａは欠陥５４－ａが撮像されている様子を示している。定点観察画像５０－ａにおける欠陥領域の抽出は、例えば、欠陥を含まない基準画像５１－ａとの差分処理により行う。差分処理を施した画像を適切なしきい値で２値化することにより欠陥領域画像５２－ａを生成し、欠陥領域５３－ａを得る。欠陥領域５３－ａに相当する定点観察画像５０－ａ上の領域の画像特徴を用いて欠陥を定量化する。
　次に、定点観察のフローを図１８と図２３を用いて説明する。まず、ウェーハ１０８－ａをＳＥＭ装置本体１０－ａのステージ１１６－ａ上にロードし、ウェーハ上にあるアライメントマークを用いて、ウェーハ座標とステージ１１６－ａの座標系を関連付ける（Ｓ６００－ａ）。次に、ユーザ端末１１８－ａからの入力を受け、定点観察位置のチップ座標と、定点観察を行うチップの指定を行う（Ｓ６０１－ａ）。以降も必要な入力はユーザ端末１１８－ａを介して行うこととする。なお、ステップＳ６００－ａとステップＳ６０１－ａの順番は逆でも構わない。次に基準画像の指定を行う（Ｓ６０２－ａ）。基準画像の指定は、指定されたチップの中から基準となるチップをさらに指定し、基準としたチップの定点観察位置が撮像対象領域１０９－ａになるようステージ１１６－ａの位置出しを行い、基準画像５１－ａの撮像を行うことで実行される。基準画像はメモリ１１４－ａあるいは二次記憶装置１１７－ａに記憶され、図２２で示した欠陥領域抽出のための差分処理実行時に再利用される。一つのチップ内に複数の定点観察位置が有る場合は、各点に対し基準画像を設定しても良いし、撮像される回路パターンの形状ごとにグループ分けして基準画像を設定しても良く、適宜設定可能である。以降、Ｓ６０１－ａで指定された各チップに対し、Ｓ６０３－ａからＳ６０７－ａを実施し、最後の指定されたチップまでこれを繰り返す。まず、指定されたチップの定点観察位置が撮像対象領域１０９－ａになるようステージ１１６－ａの位置出しを行う（Ｓ６０３－ａ）。続いて定点観察画像５０－ａを撮像し、メモリ１１４－ａに記憶する（Ｓ６０４－ａ）。欠陥領域の抽出処理（Ｓ６０５－ａ）では、メモリ１１４－ａに記憶された定点観察画像５０－ａと、メモリ１１４－ａあるいは二次記憶装置１１７－ａに記憶された基準画像５１－ａを用いて、両画像の差分処理を画像処理ユニット１１５－ａで実行する。差分処理の結果得られる欠陥領域画像５２－ａはメモリ１１４－ａに記憶される。次に、欠陥領域画像５２－ａから得られる欠陥領域５３－ａを用いて、欠陥領域５３－ａに相当する定点観察画像５０－ａ上の領域の画像特徴を画像処理ユニット１１５－ａで計算し、欠陥の定量化を行う（Ｓ６０６－ａ）。続いて、次の定点観察を行うチップがある場合はＳ６０３－ａに戻る（Ｓ６０７－ａ）。次の定点観察を行うチップが無い場合は、ウェーハをＳＥＭ装置１０－ａのステージ１１６－ａからアンロードする（Ｓ６０８－ａ）。なお、ステップＳ６０８－ａはスキップし、ウェーハを装置内に保持したままで以降の処理を行っても構わない。最後に、各定点観察位置で計算された欠陥定量値をユーザ端末１１８－ａに出力して終了する（Ｓ６０９－ａ）。ここで、出力の方法は、チップ内の定点観察位置ごとに、あるいはチップ内の同じ回路パターン形状を有する定点観察位置のグループごとに、図１９で示したウェーハとチップの図に対し、定点観察を行ったチップの欠陥定量値を値に応じて疑似カラーなどを施して表示するウェーハマップと呼ばれる図を示したり、欠陥定量値に対するヒストグラムを表示したりなどが考えられる。図２３のフローは同一ウェーハ上の異なるチップの予め定められたチップ座標の画像を撮像し検査を行うことを前提としているが、このほか、予め定められたチップの、予め定められたチップ座標の画像を、複数のウェーハに渡って撮像し検査を行うようにしてもよい。この場合には、チップ内の定点観察位置ごとに、あるいはチップ内の同じ回路パターン形状を有する定点観察位置のグループごとに、同一チップの複数ウェーハに渡る欠陥定量値の遷移図を示したり、またはウェーハの任意の領域に含まれるチップの複数ウェーハに渡る欠陥定量値の遷移図を示したり、または複数ウェーハに渡る前述のウェーハマップを同時に表示したりすることが考えられる。表示内容は後から再生可能なように、メモリ１１４－ａあるいは二次記憶装置１１７－ａに記憶してもよい。
　ところで、半導体の開発初期などにおけるプロセスの条件出しの状態では、欠陥のない良品チップを取ることが困難なケースがある。図２４はＮ箇所のチップにおける定点観察位置で画像を撮像した様子を模式的に表した図である。どの場所においても良品が存在せず、また欠陥も一意に発生せず、場所によって発生位置や、黒い欠陥７０－ａ、白い欠陥７１－ａなど発生する欠陥の見え方も変わる様子を表している。良品チップが存在しないため、一つのパターンについて一箇所から基準画像を得ることはできない。
　このように１回の撮像で基準画像を得られない場合、複数の場所で撮像した画像を用いて基準画像を生成する。
　　図２５に一つの回路パターン形状について複数の定点観察位置で画像を撮像し基準画像を作成する手順を示す。
　　まず、回路デザイン画像を入力する（Ｓ８００－ａ）。図２６に一例として図２４に示した定点観察画像に対応する回路デザイン画像を示す。回路デザイン画像は配線や下地などのレイヤが識別できる画像であり、回路デザイン画像上の画像座標とレイヤの対応を知ることができる。回路デザイン画像は回路デザインの設計データから生成しても良いし、定点観察画像を元にしたマニュアル入力による回路デザインを表す線画から生成しても良いし、１枚以上の定点観察画像を画像加算し、適当なしきい値により２値化した後に回路パターンのエッジを抽出するなどの画像処理により回路デザインを表す線画を生成しても良い。定点観察画像を元にマニュアル入力で回路デザインを表す線画を入力する方法としては、定点観察画像を図１８のコンピュータ端末１１８－ａのディスプレイに表示し、画像上の回路パターンのエッジ位置を画面上に表示されるポインタで指示することで線画を作成する方法がある。ポインタでの指示は、回路パターンのエッジ位置をポインタでなぞるだけではなく、回路パターンのエッジが直線であれば画像上の両端点を指示して入力するなどの効率的な方法も考えられる。
　次に、最初のチップ（Ｎ＝１）の定点観察位置が図１８の撮像対象領域１０９－ａになるように、図１８のステージ１１６の位置出しを行い、定点観察画像を撮像する（Ｓ８０１－ａ、Ｓ８０２－ａ）。ここで、最初のチップの場合、通常平均化画像がないので、後述するステップＳ８０４－ａに進む。２番目以降のチップ（Ｎ≧２）で既生成の平均化画像があれば、定点観察画像との位置合わせを行った上で、平均化画像を更新する（Ｓ８０３－ａ）。ここで平均化画像とは、単純な場合には画素ごとに画素値を加算し平均したものである。この他に、撮像した複数の画像の各同一画素について、その画素値の中央値を求める方法、撮像した複数の画像の各同一画素について、画素値の標準偏差を求め例外値を除いて平均値を求める方法なども適宜用いて作成可能である。なお、同種又は同工程を経たウェーハにて利用可能な平均化画像が既に生成されている場合には、当該平均化画像を用いて最初のチップからステップＳ８０３－ａに進んでもよい。
　続いて、ステップＳ８０４－ａにて回路デザイン画像に示される各レイヤで示される領域別に平均化画像の画素値の標準偏差値（ばらつき）を計算し、ステップＳ８０５－ａにて各レイヤ単位で定められたしきい値と計算された標準偏差値を比較し、全てのレイヤにおいて標準偏差値がしきい値以内であれば終了し（Ｓ８０７－ａ）、そうでなければ次のチップの画像をさらに撮像し、ステップＳ８０２－ａからステップＳ８０５－ａを繰り返す。
　上記の通り、図２５では基準画像を生成するための定点観察画像は逐次撮像するフローを示したが、定点観察画像をまず全て又は複数撮像してから、基準画像生成のための画像を選択しても良い。その処理手順を図１８と図２７を用いて説明する。
　　まず、定点観察位置のチップ座標と、定点観察を行うチップの指定を行う（Ｓ１００１－ａ）。これらの指定はユーザ端末１１８－ａより行う。次に、ウェーハ１０８－ａをＳＥＭ装置本体１０－ａのステージ１１６－ａ上にロードし、ウェーハ上にあるアライメントマークを用いて、ウェーハ座標とステージ１１６－ａの座標系を関連付ける（Ｓ１００２－ａ）。ステップＳ１０００－ａとステップＳ１００１－ａの順番は逆でも構わない。以降、Ｓ１００１－ａで指定されたチップに対し、Ｓ１００３－ａからＳ１００５－ａを繰り返す。
　まず、指定されたチップの定点観察位置が撮像対象領域１０９－ａになるようステージ１１６－ａの位置出しを行う（Ｓ１００３－ａ）。続いて定点観察画像５０－ａを撮像し、メモリ１１４－ａに記憶する（Ｓ１００４－ａ）。定点観察を行うチップがまだある場合はＳ１００３－ａに戻る（Ｓ１００５－ａ）。次の定点観察を行うチップが無い場合は、ウェーハをＳＥＭ装置１０－ａのステージ１１６－ａからアンロードする（Ｓ１００６－ａ）。ステップＳ１００６－ａはスキップし、ウェーハを装置内に保持したままで以降の処理を行っても構わない。
　次に、ステップ１００７－ａにて、撮像した複数の定点観察画像から基準画像を生成するための画像を一又は複数選択し、ステップＳ１００８－ａにて基準画像を生成しメモリ１１４－ａに記憶する。なお、定点観察画像の選択方法並びに選択された定点観察画像を用いた基準画像の生成方法については図２８、図２９を用いて後述する。基準画像生成後、メモリ１１４－ａに記憶されている全ての定点観察画像と、メモリ１１４－ａに記憶された基準画像を用いて、両画像の差分処理を画像処理ユニット１１５－ａで実行する。差分処理の結果得られる欠陥領域画像はメモリ１１４－ａに記憶される。次に、欠陥領域画像から得られる欠陥領域を用いて、欠陥領域に相当する定点観察画像上の領域の画像特徴を画像処理ユニット１１５－ａで計算し、欠陥の定量化を行う（Ｓ１００９－ａ）。最後に、各定点観察位置で計算された欠陥定量値をユーザ端末１１８－ａに出力して終了する（Ｓ１０１０－ａ）。出力の方法は前述の通りである。
　図２８は定点観察画像を全て撮像してから、基準画像生成のための画像を撮像した定点観察画像から選択するための第１の画面構成を表す図であり、１１００－ａは画面を示す。１１０１－ａは撮像した定点観察画像を表示する領域である。撮像した全ての定点観察画像が一度に表示できない場合には、図示しない手段により１１０１－ａ内のみをスクロールしたり、画面を切り替え可能にするなどして、必要な全ての定点観察画像を閲覧可能とする。１１０１－ａ内に表示されている複数の定点観察画像の内、太線で囲まれた画像は平均化画像生成に使用することが指示された定点観察画像を示し、操作者による選択画像のクリックにより指示される。１１０２－ａは定点観察画像に対応する回路デザイン画像であり、回路デザインデータから生成されても良いし、定点観察画像を元に操作者によりマニュアル入力されても良いし、定点観察画像をもとに画像処理により生成されても良い。１１０２－ａは基準画像生成のために、定点観察画像をどのようなレイヤ領域に応じて処理するかを確認するために利用できる。１１０３－ａは１１０１－ａ内で選択された１枚以上の定点観察画像より生成された平均化画像である。１１０４－ａは各レイヤの平均化画像の標準偏差と各レイヤで定められたしきい値を表示する数値表示領域である。
　図２８に示した画面を用いて基準画像を生成するフローを図２９に示す。まず、回路デザイン画像を入力し（Ｓ１２００－ａ）、メモリ１１４－ａに記憶された複数の定点観察画像の中から定点観察画像を選択する（Ｓ１２０２－ａ）。続いて、既生成の平均化画像があれば、撮像画像との位置合わせを行った上で、平均化画像を更新する（Ｓ１２０３－ａ）。なお、既生成の平均化画像がない（Ｎ＝１）場合には、ステップＳ１２０３－ａを経ることなく、ステップＳ１２０４－ａに進む。ステップＳ１２０４－ａでは、回路デザイン画像に示される各レイヤで示される領域別に平均化画像の画素値の標準偏差値を計算し、ステップＳ１２０５－ａにて平均化画像を図２８の１１０３－ａに表示するとともに、各レイヤの平均化画像の標準偏差と各レイヤで定められたしきい値を図２８の１１０４－ａに表示する（Ｓ１２０６－ａ）。操作者は１１０３－ａに表示された平均化画像及び１１０４－ａに表示された各レイヤの平均化画像の標準偏差と各レイヤで定められたしきい値を参考に生成された平均化画像を基準画像とするか否か検討し、処理を終了するか否かを判断する（Ｓ１２０７－ａ）。更に定点観察画像を追加選択する場合はステップＳ１２０２－ａに戻り、ステップＳ１２０２－ａからＳ１２０７－ａまでを繰り返す。なお、ステップＳ１２０２－ａでは定点観察画像の選択と同時に、選択されている定点観察画像を選択対象から外すことも可能とし、適切な基準画像を生成するための最適な定点観察画像の選択ができるようにする。ステップＳ１２０７－ａにおいて平均化画像あるいは、各レイヤの平均化画像の標準偏差と各レイヤで定められたしきい値の関係が適切であると操作者に判断された場合はステップＳ１２０９－ａに進み、生成された平均化画像を基準画像とし、処理を終了する（Ｓ１２１０－ａ）。　次に、定点観察画像を全て撮像してから、基準画像生成のための画像を撮像した定点観察画像から選択するための第２の画面構成例について、図３０を用いて説明する。画面１３００－ａに表示された１３０１－ａは撮像した定点観察画像を表示する領域である。撮像した全ての定点観察画像が一度に表示できない場合には、図示しない手段により１３０１－ａ内のみをスクロールするなどして、全ての定点観察画像を閲覧可能とする。１３０１－ａ内に表示されている定点観察画像の内、太線で示された画像は平均化画像を生成するために使用することが指示された定点観察画像であり、操作者による選択画像のクリックにより指示される。１３０３－ａは定点観察画像に対応する回路デザイン画像であり、回路デザインデータから生成されても良いし、定点観察画像を元に操作者によりマニュアル入力されても良いし、定点観察画像をもとに画像処理により生成されても良い。１３０３－ａは平均化画像生成のために、定点観察画像をどのようなレイヤ領域に応じて処理するかを確認するために利用可能である。１３０４－ａは１３０１－ａ内の複数の定点観察画像のうちで選択された１枚以上の定点観察画像より生成された平均化画像である。１３０２－ａは１３０１－ａに表示されている定点観察画像と平均化画像を用いて欠陥領域を抽出した結果を示す画像を表示する領域であり、１３０１－ａと１３０２－ａの同じ位置に表示される画像は対応している。１３０５－ａで示すウェーハマップには図２３のステップＳ６０９－ａにて説明した情報が出力される。１３０６－ａは各レイヤの平均化画像の標準偏差と各レイヤで定められたしきい値を表示する数値表示領域である。
　図３０に示した画面を用いて基準画像を生成するフローを図３１に示す。まず回路デザイン画像を入力し（Ｓ１４００－ａ）、定点観察画像を選択する（Ｓ１４０２－ａ）。続いて、既生成の平均化画像があれば、撮像画像との位置合わせを行った上で、平均化画像を更新する（Ｓ１４０３－ａ）。なお、既生成の平均化画像がない（Ｎ＝１）場合には、ステップＳ１４０３－ａを経ることなく、ステップＳ１４０４－ａに進む。ステップＳ１４０４－ａでは、回路デザイン画像に示される各レイヤで示される領域別に平均化画像の画素値の標準偏差値を計算し、ステップＳ１４０５－ａにて平均化画像を図３０の１３０４－ａに表示するとともに、各レイヤの平均化画像の標準偏差と各レイヤで定められたしきい値を図３０の１３０６－ａに表示する（Ｓ１４０６－ａ）。更に、平均化画像を用いて各定点観察画像から欠陥領域画像を生成し１３０２－ａに表示する（Ｓ１４０７－ａ）。操作者は１３０４－ａに表示された平均化画像、あるいは１３０６－ａに表示された各レイヤの平均化画像の標準偏差と各レイヤで定められたしきい値の関係、あるいは１３０２－ａに表示された欠陥領域画像を参考に生成された平均化画像を基準画像とするか否かを判断し（Ｓ１４０８－ａ）、更に定点観察画像を追加選択する場合はステップＳ１４０２－ａに戻り、ステップＳ１４０２－ａからＳ１４０８－ａまでを繰り返す。なお、ステップＳ１４０２－ａでは定点観察画像の選択と同時に、選択されている定点観察画像を選択対象から外すことも可能とし、適切な基準画像を生成するための最適な定点観察画像の選択ができるようにする。ステップＳ１４０８－ａにおいて平均化画像、あるいは、各レイヤの平均化画像の標準偏差と各レイヤで定められたしきい値の関係、あるいは、欠陥領域画像が適切であると操作者に判断された場合はステップＳ１４１０－ａに進み、生成された平均化画像を基準画像とし、処理を終了する（Ｓ１４１１－ａ）。図３０に示した画面構成による基準画像生成方法によれば、生成した基準画像による欠陥領域画像を逐次確認できるので、定点観察画像中の欠陥と欠陥領域画像を比べることによりさらに直感的に処理を進めることができると同時に、基準画像が定まらないとウェーハマップを作成できないということがなく、ウェーハマップも逐次更新されていくので欠陥発生の状況の概略をいち早く知ることができる。
　最後に図２５のＳ８０５－ａに示したしきい値に関して述べる。しきい値に関しては、各レイヤに予め一定の値を設定しておいてもよいし、撮像した画像から自動的に決める方法でも良い。撮像画像からしきい値を自動的に決める方法の一例を以下に述べる。まず画像を細分化する格子を設定する。格子は画像に対し一律にかけるのではなく、各レイヤ別に設定する、また、レイヤをまたぐ格子は生じないよう格子の寸法を調整する。ここで、定点観察画像は既に撮像したものがＮ枚あるとし、ある一つのレイヤに属する格子はＭ個あるものとし、ある一つのレイヤに着目し以下述べる。Ｍ個の格子について定点観察画像のＮ枚各々につき格子内の画素値の標準偏差値を計算する。これによりＮ×Ｍ個の標準偏差値を得る。ここで、着目しているレイヤの面積に対して正常部位が占める割合として考えられる最大値Ａ（％）を例えば図１８のコンピュータ端末１１８－ａから入力設定できるようにしておき、得られたＮ×Ｍ個の標準偏差値を昇順に並べ、最初から（（Ｎ×Ｍ）×Ａ／１００）個め（少数点以下切捨て）の標準偏差値を該等レイヤにおけるしきい値とする。これにより基準画像として判定するための標準偏差値に対するしきい値ＴＨを得ることができる。この方法によれば、各格子にＮ枚ある格子画像から、その標準偏差値が前記のＴＨ以下のものを選択することにより、各格子の平均化画像を生成することもできる。
　以上述べた方法によれば半導体開発初期の良品チップの取れない状態においても、比較検査を実行するための基準画像を生成することが可能となる。これにより高感度な比較検査を実施することで欠陥の発生状況の把握が可能となり、プロセスの条件出しの迅速化を図ることが可能となる。
１００…電子線式顕微鏡、１０１…筐体、１０２…テーブル、１０３…半導体ウェハ、１０４…電子線源、１０５…電子線、１０６…偏向器、１０７…電子レンズ、１１０…Ａ／Ｄ変換器、１１１…処理手段、１１２…ユーザインターフェース部、１１３…記憶手段、１１４…全体制御部、１１２１…GUI画面、１７０１…電子線源、１３０２…電子線、１３０３…偏向器、１３０４…対物レンズ、１３０５…半導体ウェハ、１３０６…ステージ、１３０８…検出器、１３０９…Ａ／Ｄ変換器、１３１０…画像処理回路、１３１１…検出条件制御部、１３１２…画像処理制御部、１３１３…全体制御部、１３１４…データ記憶部、１３１５…ユーザインターフェース部、１０－ａ…ＳＥＭ装置本体、１００－ａ…電子ビーム、１０１－ａ…電子源、１０２－ａ…電子レンズ、１０３－ａ…電子レンズ、１０４－ａ…電子ビーム軸調整器、１０５－ａ…偏向器、１０６－ａ…偏向器、１０７－ａ…対物レンズ、１０８－ａ…ウェーハ、１０９－ａ…撮像対象領域、１１０－ａ…反射板、１１０’　－ａ…一次電子ビーム通過穴、１１１－ａ…電子検出器、１１２－ａ…Ａ／Ｄコンバータ、１１３－ａ…加算回路、１１４－ａ…メモリ、１１５－ａ…画像処理ユニット、１１６－ａ…ＸＹステージ、１１７－ａ…二次記憶装置、１１８－ａ…コンピュータ端末、１１９－ａ…全体制御系、１２０－ａ…電流量制御ユニット、１２１－ａ…偏向制御ユニット、１２２－ａ…電子レンズ制御ユニット、１２３－ａ…ステージ制御ユニット、１２４－ａ…シーケンス制御ユニット、１２５－ａ…データ変換部、１２６－ａ…データ入力部、１２７－ａ…画像信号処理系、３０－ａ…チップ、３１－ａ…観察位置、５０－ａ…定点観察画像、５１－ａ…基準画像、５２－ａ…欠陥領域画像、５３－ａ…欠陥領域、１１００－ａ…画面、１１０１－ａ…定点観察画像表示領域、１１０２－ａ…回路デザイン画像、１１０３－ａ…平均化画像、１１０４－ａ…数値表示領域、１３００－ａ…画面、１３０１－ａ…定点観察画像表示領域、１３０２－ａ…欠陥領域画像表示領域、１３０３－ａ…回路デザイン画像、１３０４－ａ…平均化画像、１３０５－ａ…ウェーハマップ、１３０６－ａ…数値表示領域

Claims (27)

  1. 同じ形状のパターンを有するダイが複数形成された試料を載置して平面内で移動可能なテーブルを備えた走査型電子顕微鏡手段と、
    該走査型電子顕微鏡手段で前記テーブルに載置された試料を撮像して得た該試料のＳＥＭ画像を記憶する記憶手段と、
    該記憶手段に記憶した前記試料のＳＥＭ画像を処理して前記試料上の欠陥を検出する画像処理手段と、
    該画像処理手段で前記試料のＳＥＭ画像を処理する条件を入力するとともに処理した結果を出力する入出力手段と、
    前記走査型電子顕微鏡手段と前記記憶手段と前記画像処理手段と前記出力手段とを制御する制御手段と
    を備えた装置であって、
    前記制御手段は、前記走査型電子顕微鏡手段を制御して前記試料上に形成された複数のダイについて予め設定された領域を順次撮像して該複数のダイの予め設定された領域のＳＥＭ画像を順次取得し、該順次取得した予め設定された領域のＳＥＭ画像を前記記憶手段に記憶させ、前記画像処理手段は、該記憶手段に記憶させた順次取得した予め設定された領域のＳＥＭ画像を用いて参照画像を作成し、該作成した参照画像を前記記憶手段に記憶させた順次取得した予め設定された領域のＳＥＭ画像と比較して欠陥を抽出し、該抽出した欠陥を分類することを特徴とするＳＥＭを用いた欠陥検査装置。
  2. 前記走査型電子顕微鏡手段で前記試料を撮像して前記ＳＥＭ画像を取得することと前記画像処理手段で前記記憶手段に記憶した前記試料のＳＥＭ画像を処理して前記試料上の欠陥を検出することとを非同期で実行することを特徴とする請求項１記載のＳＥＭを用いた欠陥検査装置。
  3. 前記画像処理手段は、前記記憶手段に記憶させた予め設定された領域の複数のＳＥＭ画像の平均画像を作成し、該平均画像を参照画像とすることを特徴とする請求項１又は２に記載のＳＥＭを用いた欠陥検査装置。
  4. 前記画像処理手段は、前記記憶手段に記憶させた予め設定された領域の複数のＳＥＭ画像の中から選択したＳＥＭ画像を用いて参照画像を作成することを特徴とする請求項１又は２に記載のＳＥＭを用いた欠陥検査装置。
  5. 前記画像処理手段は、前記記憶手段に記憶させた予め設定された領域の複数のＳＥＭ画像の画像特徴量のうち特定の画像特徴量を指標値とし、該指標値が所定の範囲にある画像を選択して前記参照画像を作成することを特徴とする請求項４記載のＳＥＭを用いた欠陥検査装置。
  6. 前記指標値の所定の範囲を前記入出力手段上で設定することを特徴とする請求項５記載のＳＥＭを用いた欠陥検査装置。
  7. 走査型電子顕微鏡手段を用いて試料上に形成された同じ形状のパターンを有する複数のダイについて予め設定された領域を順次撮像して該複数のダイの予め設定された領域のＳＥＭ画像を順次取得し、
    該順次取得した予め設定された領域のＳＥＭ画像を記憶手段に記憶させ、
    該記憶手段に記憶させた順次取得した予め設定された領域のＳＥＭ画像を用いて参照画像を作成し、
    該作成した参照画像を前記記憶手段に記憶させた順次取得した予め設定された領域のＳＥＭ画像と比較して欠陥を抽出し、
    該抽出した欠陥を分類する
    ことを特徴とするＳＥＭを用いた欠陥検査方法。
  8. 前記走査型電子顕微鏡手段で前記試料を撮像して前記ＳＥＭ画像を取得することと前記記憶手段に記憶した前記試料のＳＥＭ画像を処理して前記試料上の欠陥を検出することとを非同期で実行することを特徴とする請求項７記載のＳＥＭを用いた欠陥検査方法。
  9. 前記参照画像を、前記記憶手段に記憶させた予め設定された領域の複数のＳＥＭ画像の平均画像を作成し、該平均画像を参照画像とすることを特徴とする請求項７又は８に記載のＳＥＭを用いた欠陥検査方法。
  10. 前記参照画像を、前記記憶手段に記憶させた予め設定された領域の複数のＳＥＭ画像の中から選択したＳＥＭ画像を用いて作成することを特徴とする請求項７又は８に記載のＳＥＭを用いた欠陥検査方法。
  11. 前記記憶手段に記憶させた予め設定された領域の複数のＳＥＭ画像の画像特徴量のうち指定した画像特徴量を指標値とし、該指標値が所定の範囲にある画像を選択して前記参照画像を作成することを特徴とする請求項１０記載のＳＥＭを用いた欠陥検査方法。
  12. 前記指標値を前記入出力手段から入力することを特徴とする請求項１０記載のＳＥＭを用いた欠陥検査方法。
  13. 走査型電子顕微鏡手段を用いて試料上に形成された同じ形状のパターンを有する複数のダイについて予め設定された領域を順次撮像して該複数のダイの予め設定された領域のＳＥＭ画像を順次取得し、
    該順次取得した予め設定された領域の複数のＳＥＭ画像を記憶手段に記憶させ、
    該記憶手段に記憶させた複数のＳＥＭ画像を処理して該複数のＳＥＭ画像の特徴量のヒストグラムを作成して画面に表示し、
    該ＳＥＭ画像特徴量のヒストグラムが表示された画面上で該ＳＥＭ画像特徴量の範囲を設定し、
    該設定された範囲内の特徴量を有するＳＥＭ画像を前記記憶手段に記憶させた複数のＳＥＭ画像の中から選択し、
    該選択したＳＥＭ画像を用いて参照画像を作成し、
    該作成した参照画像を前記記憶手段に記憶させた順次取得した予め設定された領域のＳＥＭ画像と比較して欠陥を抽出し、
    該抽出した欠陥を分類する
    ことを特徴とするＳＥＭを用いた欠陥検査方法。
  14. 前記ヒストグラムを作成する前記ＳＥＭ画像の特徴量が、前記複数のダイについて予め設定された領域のパターンの寸法であることを特徴とする請求項１３記載のＳＥＭを用いた欠陥検査方法。
  15. 複数のチップが形成された半導体ウェーハの外観を検査する外観検査方法であって、
    前記複数のチップ各々に対して互いに同一となるように形成された対応するパターンの観察位置を撮像するステップと、
    前記撮像された撮像画像を用いて平均化画像を生成するステップと、
    前記平均化画像を前記撮像画像に対応する回路デザインを表す情報と比較し、所定の条件を満たすものを基準画像として選定するステップと、
    前記基準画像と前記撮像画像とを比較して検査するステップと、
    を有することを特徴とする外観検査方法。
  16. 請求項１５記載の外観検査方法であって、
    前記観察位置を撮像するステップでは、前記チップ毎に複数の観察位置を撮像することを特徴とする外観検査方法。
  17. 請求項１５又は１６記載の外観検査方法であって、
    前記基準画像を選定するステップでは、前記回路デザインを表す情報として、回路デザインを画像にしたものを用いることを特徴とする外観検査方法。
  18. 請求項１５又は１６記載の外観検査方法であって、
    前記基準画像を選定するステップでは、前記回路デザインを表す情報として、回路設計情報、前記撮像された画像を基に入力された回路パターンの線画、又は前記撮像された画像を処理して抽出された回路パターンのエッジから生成された回路パターンの線画、のいずれかを用いることを特徴とする外観検査方法。
  19. 請求項１５又は１６記載の外観検査方法であって、
    さらに、前記撮像した複数の撮像画像を画面に表示するステップと、
    前記平均化画像の生成に用いる撮像画像を前記画面に表示された複数の撮像画像から選択するステップと、
    を有することを特徴とする外観検査方法。
  20. 請求項１９記載の外観検査方法であって、
    さらに、前記基準画像と前記撮像画像との比較により生成された欠陥領域画像を表示するステップと、
    を有することを特徴とする外観検査方法。
  21. 請求項１５記載の外観検査方法であって、
    前記基準画像を選定するステップでは、前記所定の条件として、前記平均化画像において各レイヤの各回路パターンの領域に属する画素の値のばらつきが前記各レイヤの前記各回路パターンに設けられたしきい値以下であるかを判定することを特徴とする外観検査方法。
  22. 請求項２１記載の外観検査方法であって、
    前記観察位置を撮像するステップでは、前記平均化画像を生成するステップの前に、必要な画像をすべて撮像し、
    さらに、前記基準画像を選定するステップでは、前記しきい値を定めるために前記各レイヤの面積に対して正常部位が占める割合を入力するステップ、
    を有することを特徴とする外観検査方法。
  23. 請求項２２記載の外観検査方法であって、
    さらに、前記撮像した複数の撮像画像を画面に表示するステップと、
    前記平均化画像の生成に用いる撮像画像を前記画面に表示された複数の撮像画像から選択するステップと、
    を有することを特徴とする外観検査方法。
  24. 請求項２３記載の外観検査方法であって、
    さらに、前記基準画像と前記撮像画像との比較より生成された欠陥領域画像を表示するステップと、
    を有することを特徴とする外観検査方法。
  25. 半導体ウェーハ上に形成された複数のチップ各々に対して互いに同一となるように形成された対応するパターンの観察位置を撮像する手段と、
    前記撮像された撮像画像と基準画像を比較する手段と、
    前記撮像画像に対応する回路デザインを表す情報が入力される入力手段と、
    前記回路デザインを表す情報を前記撮像画像と比較するようにデータを変換するデータ変換手段とを有する外観検査装置であって、
    前記撮像された撮像画像を用いて平均化画像を生成する手段と、
    前記平均化画像と前記撮像画像に対応する回路デザインを表す情報とを比較し、所定の条件を満たすものを前記基準画像として選定する手段と、
    を有することを特徴とする外観検査装置。
  26. 請求項２５記載の外観検査装置であって、
    さらに、前記撮像した複数の撮像画像を画面に表示する表示手段と、
    前記平均化画像の生成に用いる撮像画像を前記画面に表示された複数の撮像画像から選択する手段と、
    を有することを特徴とする外観検査装置。
  27. 請求項２６記載の外観検査装置であって、
    前記表示手段は、さらに、前記基準画像と前記撮像画像との比較により生成された欠陥領域画像を表示することを特徴とする半導体ウェーハの外観検査装置。
PCT/JP2010/007409 2010-01-05 2010-12-22 Ｓｅｍを用いた欠陥検査方法及び装置 WO2011083540A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US13/520,210 US9390490B2 (en) 2010-01-05 2010-12-22 Method and device for testing defect using SEM
KR1020127017383A KR101342203B1 (ko) 2010-01-05 2010-12-22 Ｓｅｍ을 이용한 결함 검사 방법 및 장치

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010000629A JP5622398B2 (ja) 2010-01-05 2010-01-05 Ｓｅｍを用いた欠陥検査方法及び装置
JP2010-000629 2010-01-05
JP2010-056912 2010-03-15
JP2010056912A JP5341801B2 (ja) 2010-03-15 2010-03-15 半導体ウェーハの外観検査方法及びその装置

Publications (1)

Publication Number Publication Date
WO2011083540A1 true WO2011083540A1 (ja) 2011-07-14

Family

ID=44305287

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/007409 WO2011083540A1 (ja) 2010-01-05 2010-12-22 Ｓｅｍを用いた欠陥検査方法及び装置

Country Status (3)

Country Link
US (1) US9390490B2 (ja)
KR (1) KR101342203B1 (ja)
WO (1) WO2011083540A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102353697A (zh) * 2011-08-31 2012-02-15 上海宏力半导体制造有限公司 在线测评缺陷的方法
US20140212024A1 (en) * 2013-01-29 2014-07-31 Kla-Tencor Corporation Contour-based array inspection of patterned defects
CN117333441A (zh) * 2023-09-27 2024-01-02 威海天拓合创电子工程有限公司 一种基于图像数据的pcb板缺陷检测方法及系统

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5379571B2 (ja) * 2009-06-19 2013-12-25 株式会社アドバンテスト パターン検査装置及びパターン検査方法
JP5988615B2 (ja) 2012-02-28 2016-09-07 株式会社日立ハイテクノロジーズ 半導体評価装置、及びコンピュータープログラム
JP6063630B2 (ja) * 2012-03-19 2017-01-18 株式会社日立ハイテクノロジーズ パターン計測装置、及び半導体計測システム
US9275450B2 (en) * 2013-04-09 2016-03-01 Kla-Tencor Corp. High accuracy design based classification
US9171364B2 (en) * 2013-06-21 2015-10-27 Kla-Tencor Corp. Wafer inspection using free-form care areas
CN103344660B (zh) * 2013-06-27 2015-07-08 上海华力微电子有限公司 一种按照电路图形进行缺陷检测的电子显微镜分析方法
US9262578B2 (en) * 2014-04-25 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit manufacturing
KR102392057B1 (ko) 2014-12-22 2022-04-28 삼성전자주식회사 자동 결함 분류 방법
KR101784276B1 (ko) 2015-02-27 2017-10-12 주식회사 고영테크놀러지 기판 검사 방법 및 시스템
JP6281019B2 (ja) * 2015-03-20 2018-02-14 株式会社日立ハイテクノロジーズ 電子線式パターン検査装置
JP6391170B2 (ja) * 2015-09-03 2018-09-19 東芝メモリ株式会社 検査装置
DE102016205941B4 (de) * 2016-04-08 2020-11-05 Carl Zeiss Smt Gmbh Vorrichtung und Verfahren zum Analysieren eines Defekts einer fotolithographischen Maske oder eines Wafers
US9984454B2 (en) * 2016-04-22 2018-05-29 Kla-Tencor Corporation System, method and computer program product for correcting a difference image generated from a comparison of target and reference dies
JP6666046B2 (ja) * 2016-04-25 2020-03-13 キヤノン株式会社 画像処理装置および画像処理方法
US9940705B2 (en) * 2016-05-04 2018-04-10 Kla-Tencor Corporation System, method and computer program product for detecting defects in a fabricated target component using consistent modulation for the target and reference components
JP6758929B2 (ja) * 2016-06-03 2020-09-23 株式会社ニューフレアテクノロジー 検査方法
KR101686386B1 (ko) 2016-07-20 2016-12-13 인천대학교 산학협력단 선명한 sem 측정을 위한 3차원 전도성 코팅 방법
JP2018151202A (ja) * 2017-03-10 2018-09-27 株式会社ニューフレアテクノロジー 電子ビーム検査装置および電子ビーム検査方法
US10636140B2 (en) * 2017-05-18 2020-04-28 Applied Materials Israel Ltd. Technique for inspecting semiconductor wafers
US11270430B2 (en) * 2017-05-23 2022-03-08 Kla-Tencor Corporation Wafer inspection using difference images
US11175590B2 (en) * 2017-10-10 2021-11-16 Asml Netherlands B.V. Low dose charged particle metrology system
US10755405B2 (en) * 2017-11-24 2020-08-25 Taiwan Semiconductor Manufacturing Co., Ltd. Method and system for diagnosing a semiconductor wafer
JP7126355B2 (ja) * 2018-02-21 2022-08-26 株式会社ニューフレアテクノロジー 荷電粒子ビーム検査方法
KR102585069B1 (ko) * 2018-06-04 2023-10-05 에이에스엠엘 네델란즈 비.브이. 패터닝 공정을 위한 공정 모델을 개선하는 방법
CN109003918B (zh) * 2018-07-05 2020-06-30 汕头大学 一种芯片主动遍历匹配方法
KR102538785B1 (ko) * 2018-07-27 2023-05-31 삼성전자주식회사 컴퓨터 지원 설계(cad) 파일로부터 웨이퍼 이미지를 생성하는 방법 및 시스템
JP7053417B2 (ja) * 2018-09-13 2022-04-12 キオクシア株式会社 欠陥検査装置および欠陥検査方法
JP2020047761A (ja) * 2018-09-19 2020-03-26 キオクシア株式会社 欠陥検査装置、欠陥検査方法、及び欠陥検査プログラム
US11276161B2 (en) * 2019-02-26 2022-03-15 KLA Corp. Reference image generation for semiconductor applications
KR20220002572A (ko) 2019-06-13 2022-01-06 주식회사 히타치하이테크 화상 처리 프로그램, 화상 처리 장치 및 화상 처리 방법
US11379972B2 (en) * 2020-06-03 2022-07-05 Applied Materials Israel Ltd. Detecting defects in semiconductor specimens using weak labeling
US20230298158A1 (en) * 2020-08-19 2023-09-21 Asml Netherlands B.V. Apparatus and method for selecting high quality images from raw images automatically
DE102020210974A1 (de) * 2020-08-31 2022-03-03 Ford Global Technologies, Llc Verfahren und Vorrichtung zum Ermitteln von Defekten während eines Oberflächenmodifizierungsverfahrens
US11761903B2 (en) * 2020-11-23 2023-09-19 International Business Machines Corporation Wafer inspection and verification
FR3127319B1 (fr) * 2021-09-23 2023-09-29 Commissariat Energie Atomique Procédé de classification de défauts d’un réseau à analyser

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002074335A (ja) * 2000-08-30 2002-03-15 Hitachi Ltd パターン検査方法及び装置
JP2007040910A (ja) * 2005-08-05 2007-02-15 Hitachi High-Technologies Corp 半導体デバイスの欠陥レビュー方法及びその装置
JP2008286586A (ja) * 2007-05-16 2008-11-27 Hitachi High-Technologies Corp パターン検査方法及び装置
JP2009204410A (ja) * 2008-02-27 2009-09-10 Tokyo Seimitsu Co Ltd 画像欠陥検査装置及び画像欠陥検査方法
JP2009218241A (ja) * 2008-03-07 2009-09-24 Hitachi High-Technologies Corp 回路パターン検査装置、および回路パターン検査方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5923430A (en) * 1993-06-17 1999-07-13 Ultrapointe Corporation Method for characterizing defects on semiconductor wafers
US5991699A (en) * 1995-05-04 1999-11-23 Kla Instruments Corporation Detecting groups of defects in semiconductor feature space
JPH10213422A (ja) * 1997-01-29 1998-08-11 Hitachi Ltd パタ−ン検査装置
US6284553B1 (en) * 1999-02-16 2001-09-04 Advanced Micro Devices, Inc. Location dependent automatic defect classification
US6252981B1 (en) * 1999-03-17 2001-06-26 Semiconductor Technologies & Instruments, Inc. System and method for selection of a reference die
US6456899B1 (en) * 1999-12-07 2002-09-24 Ut-Battelle, Llc Context-based automated defect classification system using multiple morphological masks
JP2001304842A (ja) * 2000-04-25 2001-10-31 Hitachi Ltd パターン検査方法及びその装置並びに基板の処理方法
JP2001331784A (ja) 2000-05-18 2001-11-30 Hitachi Ltd 欠陥分類方法及びその装置
US6975754B2 (en) * 2000-10-26 2005-12-13 Hitachi, Ltd. Circuit pattern inspection method and apparatus
US6898305B2 (en) * 2001-02-22 2005-05-24 Hitachi, Ltd. Circuit pattern inspection method and apparatus
JP3788279B2 (ja) * 2001-07-09 2006-06-21 株式会社日立製作所 パターン検査方法及び装置
JP3743319B2 (ja) * 2001-07-18 2006-02-08 株式会社日立製作所 欠陥検出方法及びその装置
US7065239B2 (en) * 2001-10-24 2006-06-20 Applied Materials, Inc. Automated repetitive array microstructure defect inspection
JP4008291B2 (ja) * 2002-06-10 2007-11-14 大日本スクリーン製造株式会社 パターン検査装置、パターン検査方法およびプログラム
JP4095860B2 (ja) * 2002-08-12 2008-06-04 株式会社日立ハイテクノロジーズ 欠陥検査方法及びその装置
US7729529B2 (en) * 2004-12-07 2010-06-01 Kla-Tencor Technologies Corp. Computer-implemented methods for detecting and/or sorting defects in a design pattern of a reticle
US7570797B1 (en) * 2005-05-10 2009-08-04 Kla-Tencor Technologies Corp. Methods and systems for generating an inspection process for an inspection system
US7570796B2 (en) * 2005-11-18 2009-08-04 Kla-Tencor Technologies Corp. Methods and systems for utilizing design data in combination with inspection data
JP4586051B2 (ja) 2007-08-03 2010-11-24 株式会社日立ハイテクノロジーズ 走査型電子顕微鏡
US8351683B2 (en) * 2007-12-25 2013-01-08 Hitachi High-Technologies Corporation Inspection apparatus and inspection method
JP2009250645A (ja) 2008-04-02 2009-10-29 Hitachi High-Technologies Corp 欠陥レビュー方法およびその装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002074335A (ja) * 2000-08-30 2002-03-15 Hitachi Ltd パターン検査方法及び装置
JP2007040910A (ja) * 2005-08-05 2007-02-15 Hitachi High-Technologies Corp 半導体デバイスの欠陥レビュー方法及びその装置
JP2008286586A (ja) * 2007-05-16 2008-11-27 Hitachi High-Technologies Corp パターン検査方法及び装置
JP2009204410A (ja) * 2008-02-27 2009-09-10 Tokyo Seimitsu Co Ltd 画像欠陥検査装置及び画像欠陥検査方法
JP2009218241A (ja) * 2008-03-07 2009-09-24 Hitachi High-Technologies Corp 回路パターン検査装置、および回路パターン検査方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102353697A (zh) * 2011-08-31 2012-02-15 上海宏力半导体制造有限公司 在线测评缺陷的方法
CN102353697B (zh) * 2011-08-31 2015-04-29 上海华虹宏力半导体制造有限公司 在线测评缺陷的方法
US20140212024A1 (en) * 2013-01-29 2014-07-31 Kla-Tencor Corporation Contour-based array inspection of patterned defects
US9483819B2 (en) * 2013-01-29 2016-11-01 Kla-Tencor Corporation Contour-based array inspection of patterned defects
CN117333441A (zh) * 2023-09-27 2024-01-02 威海天拓合创电子工程有限公司 一种基于图像数据的pcb板缺陷检测方法及系统
CN117333441B (zh) * 2023-09-27 2024-04-02 威海天拓合创电子工程有限公司 一种基于图像数据的pcb板缺陷检测方法及系统

Also Published As

Publication number Publication date
US9390490B2 (en) 2016-07-12
US20130070078A1 (en) 2013-03-21
KR20130007542A (ko) 2013-01-18
KR101342203B1 (ko) 2013-12-16

Similar Documents

Publication Publication Date Title
WO2011083540A1 (ja) Ｓｅｍを用いた欠陥検査方法及び装置
JP5118872B2 (ja) 半導体デバイスの欠陥観察方法及びその装置
JP5081590B2 (ja) 欠陥観察分類方法及びその装置
US9311697B2 (en) Inspection method and device therefor
JP5622398B2 (ja) Ｓｅｍを用いた欠陥検査方法及び装置
JP5325580B2 (ja) Ｓｅｍを用いた欠陥観察方法及びその装置
US9342878B2 (en) Charged particle beam apparatus
US9040937B2 (en) Charged particle beam apparatus
US7932493B2 (en) Method and system for observing a specimen using a scanning electron microscope
JP2008041940A (ja) Ｓｅｍ式レビュー装置並びにｓｅｍ式レビュー装置を用いた欠陥のレビュー方法及び欠陥検査方法
JP5722551B2 (ja) 欠陥検査方法及びその装置
WO2010098004A1 (ja) 欠陥観察方法および欠陥観察装置
JP2006145269A (ja) 欠陥レビュー装置及び欠陥レビュー方法
JP4177375B2 (ja) 回路パターンの検査方法及び検査装置
JP5341801B2 (ja) 半導体ウェーハの外観検査方法及びその装置
JP5039594B2 (ja) レビュー装置，検査領域設定支援システム、および、欠陥の画像得方法
JP2008147679A (ja) 電子線応用装置
JP6138460B2 (ja) 荷電粒子線装置
JP2004260193A (ja) 回路パターンの検査方法及び検査装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10842060

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20127017383

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 13520210

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 10842060

Country of ref document: EP

Kind code of ref document: A1